半導体駆動装置
【課題】駆動回路にヒューズを設け、半導体デバイス破壊時、このヒューズを積極的に溶断させ、駆動回路を保護する方式では、半導体デバイスの故障検出用に、主電流が流れる回路にもヒューズが必要で、大容量装置では、回路が大形化する。また、ヒューズ交換のため、故障回復に非常に長い時間を要する。
【解決手段】オンゲート抵抗に第１のサーミスタを、オフゲート抵抗に第２のサーミスタを設置し、各サーミスタに定常的に電流が流れるように構成し、いずれかのゲート抵抗の温度が上昇した時のサーミスタ抵抗値の変化を利用して、駆動回路出力のスイッチ素子をオフさせる。
【解決手段】オンゲート抵抗に第１のサーミスタを、オフゲート抵抗に第２のサーミスタを設置し、各サーミスタに定常的に電流が流れるように構成し、いずれかのゲート抵抗の温度が上昇した時のサーミスタ抵抗値の変化を利用して、駆動回路出力のスイッチ素子をオフさせる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、IGBTなどの半導体デバイスをオン・オフする駆動回路において、半導体デバイスが短絡破壊して低インピーダンスとなった時の、駆動回路の保護に関する。
【背景技術】
【０００２】
従来技術の一例に関する回路構成を、図４に示す。この図において、E3、E4がそれぞれ、順バイアス用電源、逆バイアス用電源、Tr5、Tr6はそれぞれ、順バイアス用、逆バイアス用スイッチ素子、R5、R6はそれぞれ、順バイアス用、逆バイアス用のゲート抵抗を表している。終段ドライバ回路DCCは、制御信号に応じて、Tr5とTr6を駆動するための回路である。ここでは、半導体デバイスとしてIGBT（IGBT2）を用いている。
【０００３】
このような構成において、半導体デバイスに短絡破壊が発生すると、全端子間G2、C2、E2で短絡破壊する可能性が非常に大きい。そのため、図４の場合では、ゲート端子G2とエミッタ端子E2の間が短絡状態となると、これらの端子間に接続されている駆動回路の出力が、短絡されることになり、順バイアス用スイッチ素子Tr5がオンしている場合には、順バイアス用電源E3と順バイアス用ゲート抵抗R5で決まる大きな電流が流れ続け、また逆バイアス用スイッチ素子Tr6がオンしている場合には、逆バイアス用電源E4と逆バイアス用ゲート抵抗R6で決まる大きな電流が流れ続ける。
【０００４】
図４の回路方式では、半導体デバイスの破壊を考慮すると、このような電流を許容できるように設計することが必須であり、電流が流れるバイアス用電源E3、E4と、各ゲート抵抗R5、R6の容量が非常に大きくなって、駆動回路の大形化と高コスト化につながる。
【０００５】
このような課題を改善する従来技術として、図５に示す方式がある。Tr7、Tr8、およびR7、R8は図４と同様、バイアス用スイッチ素子、およびゲート抵抗を表している。また、F1、F2、F3はヒューズであり、SW1、SW2はそれぞれ、ヒューズF2又はF3を介して電源E5、E6を短絡するためのスイッチである。
【０００６】
この回路構成において、半導体デバイスであるIGBT3に短絡破壊が発生した時の動作を説明する。IGBT3が短絡し、コレクタに大電流が流れると、ヒューズF1が溶断する。このヒューズF1には溶断を検出する手段が設けられており、これを検出すると、スイッチSW1とSW2がオンするようにしている。これらのスイッチがオンすると、各バイアス用電源E5、E6がヒューズF2、F3を介して短絡され、ヒューズF2、F3が溶断される。このような動作により、バイアス用半導体スイッチTr7、Tr8がバイアス用電源から短時間で切り離されるため、図４で発生した駆動回路内での大電流は発生することは無くなる。
図４および図５に示した駆動回路方式は、特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】実開平６−８８１９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来技術では、駆動回路にヒューズを設けて、半導体デバイスが破壊した場合には、これらのヒューズを積極的に溶断させることで、駆動回路の保護を実現している。しかし、この方式では、半導体デバイスの故障を検出するために、主電流が流れる回路にもヒューズが必要であり、大容量装置においては、回路が大形化する。また、保護回路が動作した後は、各ヒューズを交換する必要があるため、駆動回路の数が多い装置では、故障回復に非常に長い時間が必要となる。
したがって、本発明の課題は、ヒューズを用いずに半導体デバイスの短絡破壊を検出し、駆動回路を保護することである。
【課題を解決するための手段】
【０００９】
上述の課題を解決するために、第1の発明においては、半導体素子をオンするための、順バイアス電源、第１のスイッチ素子、及びオンゲート抵抗を備えたオン駆動回路と、前記半導体素子をオフするための、逆バイアス電源、第２のスイッチ素子、及びオフゲート抵抗を備えたオフ駆動回路と、を有する駆動装置において、前記オンゲート抵抗に第１のサーミスタを、前記オフゲート抵抗に第２のサーミスタを、各々設置して、前記各サーミスタに定常的に電流が流れるように構成し、前記いずれかのゲート抵抗の温度が上昇した時に、前記該当するサーミスタの抵抗値が変化して電流が変化することで、前記第1又は第２のスイッチ素子をオフさせる手段を備える。
【００１０】
第２の発明においては、前記第1のスイッチ素子をオフさせる手段は、前記半導体駆動装置の電源の正極と負極との間に接続した第1の抵抗と前記第1のサーミスタとの直列回路を用いて、前記第1の抵抗の両端電圧に応じてオン又はオフする第３のスイッチ素子とする。
【００１１】
第３の発明においては、前記第２のスイッチ素子をオフさせる手段は、前記半導体駆動装置の電源の正極と負極との間に接続した第２の抵抗と前記第２のサーミスタとの直列回路を用いて、前記第２の抵抗の両端電圧に応じてオン又はオフする第４のスイッチ素子とする。
【００１２】
第４の発明においては、前記第1のスイッチ素子をオフさせる手段は、前記半導体駆動装置の電源の正極と負極との間に接続した第１の抵抗と、前記第１のサーミスタと、前記第２のサーミスタと、第２の抵抗との直列回路を用いて、前記第1の抵抗の両端電圧に応じてオン又はオフする第３のスイッチ素子とする。
【００１３】
第５の発明においては、前記第２のスイッチ素子をオフさせる手段は、前記半導体駆動装置の電源の正極と負極との間に接続した第１の抵抗と、前記第１のサーミスタと、前記第２のサーミスタと、第２の抵抗との直列回路を用いて、前記第２の抵抗の両端電圧に応じてオン又はオフする第４のスイッチ素子とする。
【発明の効果】
【００１４】
本発明では、オンゲート抵抗に第１のサーミスタを、オフゲート抵抗に第２のサーミスタを、各々設置して、前記各サーミスタに定常的に電流が流れるように構成し、前記いずれかのゲート抵抗の温度が上昇した時に、前記該当するサーミスタの抵抗値が変化して電流が変化することで、前記第1又は第２のスイッチ素子をオフさせる手段を備えているため、半導体デバイス用のヒューズや駆動回路電源を遮断するヒューズが不要となる。
この結果、装置の小型化と、故障回復時の部品交換時間の短縮が可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第1の実施例を示す回路図である。
【図２】図1の動作を示す動作波形図である。
【図３】本発明の第2の実施例を示す回路図である。
【図４】従来の駆動回路図である。
【図５】従来の駆動回路の保護回路図例である。
【発明を実施するための形態】
【００１６】
本発明の要点は、オンゲート抵抗に第１のサーミスタを、オフゲート抵抗に第２のサーミスタを、各々設置して、前記各サーミスタに定常的に電流が流れるように構成し、前記いずれかのゲート抵抗の温度が上昇した時に、前記該当するサーミスタの抵抗値が変化して電流が変化することで、前記第1又は第２のスイッチ素子をオフさせる手段を備えている点である。
【実施例１】
【００１７】
図１に、本発明の第1の実施例を示す。この図において、th1、th2がそれぞれゲート抵抗R1、R2の温度に応じて抵抗値が変化するサーミスタ（この例では温度上昇に応じて抵抗値が減少するNTCサーミスタ）である。Tr3、Tr4はスイッチ素子であり、これらがオンすることで、バイアス用半導体スイッチ素子Tr1、Tr2の入力信号が０となり、これらがオフする。また、R3、R4はスイッチ素子Tr3、Tr4に入力信号を与えるための抵抗であり、これらのゲートに印加する電圧値は、直列に接続しているサーミスタの抵抗値に依存する。
【００１８】
図２に、IGBTが短絡破壊を起こした時の、各部動作を示す。この動作では、IGBTがオン状態で破壊が発生する条件を示している。IGBT正常時では、ゲート電流Igは図示のように、スイッチング時の短時間のみ流れる波形となり、順バイアス用ゲート抵抗R1の温度は、ある一定値に保たれる。IGBTが破壊して、ゲート・エミッタ間が短絡されると、オン用ゲート抵抗R1には順バイアス電源電圧E1とオン用ゲート抵抗R1で決まる電流が流れ続けるため、R1の温度が上昇する。
【００１９】
これにともない、サーミスタth1の抵抗値が減少し、これと直列接続されている抵抗R3に印加され電圧VGE3が増加する。これがスイッチ素子Tr3のゲートしきい値電圧に達すると、スイッチ素子Tr3がオンするため、オン用スイッチ素子Tr1の入力信号が０となり、Tr1がオフする。このような動作により、駆動回路内に流れる大きな電流は遮断される。
【００２０】
IGBTがオフ状態、すなわち、スイッチ素子Tr2がオンしている時のIGBT破壊時も同様な動作により、オフ用ゲート抵抗R2の温度が上昇するとサーミスタth2の抵抗値が減少し、スイッチ素子Tr4がオンしてオフ用スイッチ素子Tr2がオフされる。このように、ヒューズを溶断させることなく駆動回路の保護が可能であるため、部品の交換も必要なく回路の復帰ができる。
【実施例２】
【００２１】
図３に、本発明の第２の実施例を示す。第1の実施例との違いは、ゲート駆動用電源の正極と負極との間に抵抗R3、サーミスタth1、サーミスタth2及び抵抗R4の直列回路が接続されている点である。ＩＧＢＴの順バイアス期間中にゲート・エミッタ間が短絡故障すると、順バイアス用ゲート抵抗の温度が上昇し、これに伴いサ−ミスタth1の抵抗値が減少する。その結果、抵抗R3、サーミスタth1、サーミスタth2及び抵抗R4の直列回路の電流が上昇し、抵抗R3の両端電圧が大きくなり、この電圧がスイッチ素子Tr3のしきい値電圧に達すると、Tr3がオンし、続いてスイッチ素子Tr1がオフとなり、駆動回路が保護される。
【００２２】
また、ＩＧＢＴの逆バイアス期間中にゲート・エミッタ間が短絡故障すると逆バイアス用ゲート抵抗の温度が上昇し、これに伴いサーミスタth2の抵抗値が減少する。その結果、抵抗R3、サーミスタth1、サーミスタth2及び抵抗R4の直列回路の電流が上昇し、抵抗R4の両端電圧が大きくなり、この電圧がスイッチ素子Tr4のしきい値電圧に達すると、Tr4がオンし、続いてスイッチ素子Tr2がオフとなり、駆動回路が保護される。
【００２３】
尚、上記実施例には、サーミスタとして、温度上昇に伴って抵抗値が減少するＮＴＣサーミスタ（negative temperature coefficient thermistor）を用いた例を示したが、サーミスタはＮＴＣサーミスタに限らず、温度上昇に伴って抵抗値が増加するＰＴＣサーミスタ（positive temperature coefficient thermistor）を用いても実現可能である。
【産業上の利用可能性】
【００２４】
本発明は、半導体デバイスを用いた電動機駆動用インバータ、無停電電源装置、系統用電力変換装置などへの適用が可能である。
【符号の説明】
【００２５】
ＩＧＢＴ１〜３・・・半導体デバイス（ＩＧＢＴ）
Ｅ１〜Ｅ６・・・駆動回路電源（バイアス用電源）
Ｆ１〜Ｆ３・・・ヒューズ ＳＷ１、ＳＷ２・・・スイッチ
Ｔｒ１、Ｔｒ５、Ｔｒ７・・・オン用スイッチ素子
Ｔｒ２、Ｔｒ６、Ｔｒ８・・・オフ用スイッチ素子
Ｔｒ３、Ｔｒ４・・・スイッチ素子
ｔｈ１、ｔｈ２・・・サーミスタ Ｒ１、Ｒ５、Ｒ７・・・オン用ゲート抵抗
Ｒ２、Ｒ６、Ｒ８・・・オフ用ゲート抵抗 Ｒ３、Ｒ４・・・抵抗
DCC・・・最終段ドライバ回路
【技術分野】
【０００１】
本発明は、IGBTなどの半導体デバイスをオン・オフする駆動回路において、半導体デバイスが短絡破壊して低インピーダンスとなった時の、駆動回路の保護に関する。
【背景技術】
【０００２】
従来技術の一例に関する回路構成を、図４に示す。この図において、E3、E4がそれぞれ、順バイアス用電源、逆バイアス用電源、Tr5、Tr6はそれぞれ、順バイアス用、逆バイアス用スイッチ素子、R5、R6はそれぞれ、順バイアス用、逆バイアス用のゲート抵抗を表している。終段ドライバ回路DCCは、制御信号に応じて、Tr5とTr6を駆動するための回路である。ここでは、半導体デバイスとしてIGBT（IGBT2）を用いている。
【０００３】
このような構成において、半導体デバイスに短絡破壊が発生すると、全端子間G2、C2、E2で短絡破壊する可能性が非常に大きい。そのため、図４の場合では、ゲート端子G2とエミッタ端子E2の間が短絡状態となると、これらの端子間に接続されている駆動回路の出力が、短絡されることになり、順バイアス用スイッチ素子Tr5がオンしている場合には、順バイアス用電源E3と順バイアス用ゲート抵抗R5で決まる大きな電流が流れ続け、また逆バイアス用スイッチ素子Tr6がオンしている場合には、逆バイアス用電源E4と逆バイアス用ゲート抵抗R6で決まる大きな電流が流れ続ける。
【０００４】
図４の回路方式では、半導体デバイスの破壊を考慮すると、このような電流を許容できるように設計することが必須であり、電流が流れるバイアス用電源E3、E4と、各ゲート抵抗R5、R6の容量が非常に大きくなって、駆動回路の大形化と高コスト化につながる。
【０００５】
このような課題を改善する従来技術として、図５に示す方式がある。Tr7、Tr8、およびR7、R8は図４と同様、バイアス用スイッチ素子、およびゲート抵抗を表している。また、F1、F2、F3はヒューズであり、SW1、SW2はそれぞれ、ヒューズF2又はF3を介して電源E5、E6を短絡するためのスイッチである。
【０００６】
この回路構成において、半導体デバイスであるIGBT3に短絡破壊が発生した時の動作を説明する。IGBT3が短絡し、コレクタに大電流が流れると、ヒューズF1が溶断する。このヒューズF1には溶断を検出する手段が設けられており、これを検出すると、スイッチSW1とSW2がオンするようにしている。これらのスイッチがオンすると、各バイアス用電源E5、E6がヒューズF2、F3を介して短絡され、ヒューズF2、F3が溶断される。このような動作により、バイアス用半導体スイッチTr7、Tr8がバイアス用電源から短時間で切り離されるため、図４で発生した駆動回路内での大電流は発生することは無くなる。
図４および図５に示した駆動回路方式は、特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】実開平６−８８１９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来技術では、駆動回路にヒューズを設けて、半導体デバイスが破壊した場合には、これらのヒューズを積極的に溶断させることで、駆動回路の保護を実現している。しかし、この方式では、半導体デバイスの故障を検出するために、主電流が流れる回路にもヒューズが必要であり、大容量装置においては、回路が大形化する。また、保護回路が動作した後は、各ヒューズを交換する必要があるため、駆動回路の数が多い装置では、故障回復に非常に長い時間が必要となる。
したがって、本発明の課題は、ヒューズを用いずに半導体デバイスの短絡破壊を検出し、駆動回路を保護することである。
【課題を解決するための手段】
【０００９】
上述の課題を解決するために、第1の発明においては、半導体素子をオンするための、順バイアス電源、第１のスイッチ素子、及びオンゲート抵抗を備えたオン駆動回路と、前記半導体素子をオフするための、逆バイアス電源、第２のスイッチ素子、及びオフゲート抵抗を備えたオフ駆動回路と、を有する駆動装置において、前記オンゲート抵抗に第１のサーミスタを、前記オフゲート抵抗に第２のサーミスタを、各々設置して、前記各サーミスタに定常的に電流が流れるように構成し、前記いずれかのゲート抵抗の温度が上昇した時に、前記該当するサーミスタの抵抗値が変化して電流が変化することで、前記第1又は第２のスイッチ素子をオフさせる手段を備える。
【００１０】
第２の発明においては、前記第1のスイッチ素子をオフさせる手段は、前記半導体駆動装置の電源の正極と負極との間に接続した第1の抵抗と前記第1のサーミスタとの直列回路を用いて、前記第1の抵抗の両端電圧に応じてオン又はオフする第３のスイッチ素子とする。
【００１１】
第３の発明においては、前記第２のスイッチ素子をオフさせる手段は、前記半導体駆動装置の電源の正極と負極との間に接続した第２の抵抗と前記第２のサーミスタとの直列回路を用いて、前記第２の抵抗の両端電圧に応じてオン又はオフする第４のスイッチ素子とする。
【００１２】
第４の発明においては、前記第1のスイッチ素子をオフさせる手段は、前記半導体駆動装置の電源の正極と負極との間に接続した第１の抵抗と、前記第１のサーミスタと、前記第２のサーミスタと、第２の抵抗との直列回路を用いて、前記第1の抵抗の両端電圧に応じてオン又はオフする第３のスイッチ素子とする。
【００１３】
第５の発明においては、前記第２のスイッチ素子をオフさせる手段は、前記半導体駆動装置の電源の正極と負極との間に接続した第１の抵抗と、前記第１のサーミスタと、前記第２のサーミスタと、第２の抵抗との直列回路を用いて、前記第２の抵抗の両端電圧に応じてオン又はオフする第４のスイッチ素子とする。
【発明の効果】
【００１４】
本発明では、オンゲート抵抗に第１のサーミスタを、オフゲート抵抗に第２のサーミスタを、各々設置して、前記各サーミスタに定常的に電流が流れるように構成し、前記いずれかのゲート抵抗の温度が上昇した時に、前記該当するサーミスタの抵抗値が変化して電流が変化することで、前記第1又は第２のスイッチ素子をオフさせる手段を備えているため、半導体デバイス用のヒューズや駆動回路電源を遮断するヒューズが不要となる。
この結果、装置の小型化と、故障回復時の部品交換時間の短縮が可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第1の実施例を示す回路図である。
【図２】図1の動作を示す動作波形図である。
【図３】本発明の第2の実施例を示す回路図である。
【図４】従来の駆動回路図である。
【図５】従来の駆動回路の保護回路図例である。
【発明を実施するための形態】
【００１６】
本発明の要点は、オンゲート抵抗に第１のサーミスタを、オフゲート抵抗に第２のサーミスタを、各々設置して、前記各サーミスタに定常的に電流が流れるように構成し、前記いずれかのゲート抵抗の温度が上昇した時に、前記該当するサーミスタの抵抗値が変化して電流が変化することで、前記第1又は第２のスイッチ素子をオフさせる手段を備えている点である。
【実施例１】
【００１７】
図１に、本発明の第1の実施例を示す。この図において、th1、th2がそれぞれゲート抵抗R1、R2の温度に応じて抵抗値が変化するサーミスタ（この例では温度上昇に応じて抵抗値が減少するNTCサーミスタ）である。Tr3、Tr4はスイッチ素子であり、これらがオンすることで、バイアス用半導体スイッチ素子Tr1、Tr2の入力信号が０となり、これらがオフする。また、R3、R4はスイッチ素子Tr3、Tr4に入力信号を与えるための抵抗であり、これらのゲートに印加する電圧値は、直列に接続しているサーミスタの抵抗値に依存する。
【００１８】
図２に、IGBTが短絡破壊を起こした時の、各部動作を示す。この動作では、IGBTがオン状態で破壊が発生する条件を示している。IGBT正常時では、ゲート電流Igは図示のように、スイッチング時の短時間のみ流れる波形となり、順バイアス用ゲート抵抗R1の温度は、ある一定値に保たれる。IGBTが破壊して、ゲート・エミッタ間が短絡されると、オン用ゲート抵抗R1には順バイアス電源電圧E1とオン用ゲート抵抗R1で決まる電流が流れ続けるため、R1の温度が上昇する。
【００１９】
これにともない、サーミスタth1の抵抗値が減少し、これと直列接続されている抵抗R3に印加され電圧VGE3が増加する。これがスイッチ素子Tr3のゲートしきい値電圧に達すると、スイッチ素子Tr3がオンするため、オン用スイッチ素子Tr1の入力信号が０となり、Tr1がオフする。このような動作により、駆動回路内に流れる大きな電流は遮断される。
【００２０】
IGBTがオフ状態、すなわち、スイッチ素子Tr2がオンしている時のIGBT破壊時も同様な動作により、オフ用ゲート抵抗R2の温度が上昇するとサーミスタth2の抵抗値が減少し、スイッチ素子Tr4がオンしてオフ用スイッチ素子Tr2がオフされる。このように、ヒューズを溶断させることなく駆動回路の保護が可能であるため、部品の交換も必要なく回路の復帰ができる。
【実施例２】
【００２１】
図３に、本発明の第２の実施例を示す。第1の実施例との違いは、ゲート駆動用電源の正極と負極との間に抵抗R3、サーミスタth1、サーミスタth2及び抵抗R4の直列回路が接続されている点である。ＩＧＢＴの順バイアス期間中にゲート・エミッタ間が短絡故障すると、順バイアス用ゲート抵抗の温度が上昇し、これに伴いサ−ミスタth1の抵抗値が減少する。その結果、抵抗R3、サーミスタth1、サーミスタth2及び抵抗R4の直列回路の電流が上昇し、抵抗R3の両端電圧が大きくなり、この電圧がスイッチ素子Tr3のしきい値電圧に達すると、Tr3がオンし、続いてスイッチ素子Tr1がオフとなり、駆動回路が保護される。
【００２２】
また、ＩＧＢＴの逆バイアス期間中にゲート・エミッタ間が短絡故障すると逆バイアス用ゲート抵抗の温度が上昇し、これに伴いサーミスタth2の抵抗値が減少する。その結果、抵抗R3、サーミスタth1、サーミスタth2及び抵抗R4の直列回路の電流が上昇し、抵抗R4の両端電圧が大きくなり、この電圧がスイッチ素子Tr4のしきい値電圧に達すると、Tr4がオンし、続いてスイッチ素子Tr2がオフとなり、駆動回路が保護される。
【００２３】
尚、上記実施例には、サーミスタとして、温度上昇に伴って抵抗値が減少するＮＴＣサーミスタ（negative temperature coefficient thermistor）を用いた例を示したが、サーミスタはＮＴＣサーミスタに限らず、温度上昇に伴って抵抗値が増加するＰＴＣサーミスタ（positive temperature coefficient thermistor）を用いても実現可能である。
【産業上の利用可能性】
【００２４】
本発明は、半導体デバイスを用いた電動機駆動用インバータ、無停電電源装置、系統用電力変換装置などへの適用が可能である。
【符号の説明】
【００２５】
ＩＧＢＴ１〜３・・・半導体デバイス（ＩＧＢＴ）
Ｅ１〜Ｅ６・・・駆動回路電源（バイアス用電源）
Ｆ１〜Ｆ３・・・ヒューズ ＳＷ１、ＳＷ２・・・スイッチ
Ｔｒ１、Ｔｒ５、Ｔｒ７・・・オン用スイッチ素子
Ｔｒ２、Ｔｒ６、Ｔｒ８・・・オフ用スイッチ素子
Ｔｒ３、Ｔｒ４・・・スイッチ素子
ｔｈ１、ｔｈ２・・・サーミスタ Ｒ１、Ｒ５、Ｒ７・・・オン用ゲート抵抗
Ｒ２、Ｒ６、Ｒ８・・・オフ用ゲート抵抗 Ｒ３、Ｒ４・・・抵抗
DCC・・・最終段ドライバ回路
【特許請求の範囲】
【請求項１】
半導体素子をオンするための、順バイアス電源、第１のスイッチ素子、及びオンゲート抵抗を備えたオン駆動回路と、前記半導体素子をオフするための、逆バイアス電源、第２のスイッチ素子、及びオフゲート抵抗を備えたオフ駆動回路と、を有する駆動装置において、前記オンゲート抵抗に第１のサーミスタを、前記オフゲート抵抗に第２のサーミスタを、各々設置して、前記各サーミスタに定常的に電流が流れるように構成し、前記いずれかのゲート抵抗の温度が上昇した時に、前記該当するサーミスタの抵抗値が変化して電流が変化することで、前記第1又は第２のスイッチ素子をオフさせる手段を備えることを特徴とする半導体駆動装置。
【請求項２】
前記第1のスイッチ素子をオフさせる手段は、前記半導体駆動装置の電源の正極と負極との間に接続した第1の抵抗と前記第1のサーミスタとの直列回路を用いて、前記第1の抵抗の両端電圧に応じてオン又はオフする第３のスイッチ素子であることを特徴とする請求項１に記載の半導体駆動装置。
【請求項３】
前記第２のスイッチ素子をオフさせる手段は、前記半導体駆動装置の電源の正極と負極との間に接続した第２の抵抗と前記第２のサーミスタとの直列回路を用いて、前記第２の抵抗の両端電圧に応じてオン又はオフする第４のスイッチ素子であることを特徴とする請求項１に記載の半導体駆動装置。
【請求項４】
前記第1のスイッチ素子をオフさせる手段は、前記半導体駆動装置の電源の正極と負極との間に接続した第１の抵抗と、前記第１のサーミスタと、前記第２のサーミスタと、第２の抵抗との直列回路を用いて、前記第1の抵抗の両端電圧に応じてオン又はオフする第３のスイッチ素子であることを特徴とする請求項１に記載の半導体駆動装置。
【請求項５】
前記第２のスイッチ素子をオフさせる手段は、前記半導体駆動装置の電源の正極と負極との間に接続した第１の抵抗と、前記第１のサーミスタと、前記第２のサーミスタと、第２の抵抗との直列回路を用いて、前記第２の抵抗の両端電圧に応じてオン又はオフする第４のスイッチ素子であることを特徴とする請求項１に記載の半導体駆動装置。
【請求項１】
半導体素子をオンするための、順バイアス電源、第１のスイッチ素子、及びオンゲート抵抗を備えたオン駆動回路と、前記半導体素子をオフするための、逆バイアス電源、第２のスイッチ素子、及びオフゲート抵抗を備えたオフ駆動回路と、を有する駆動装置において、前記オンゲート抵抗に第１のサーミスタを、前記オフゲート抵抗に第２のサーミスタを、各々設置して、前記各サーミスタに定常的に電流が流れるように構成し、前記いずれかのゲート抵抗の温度が上昇した時に、前記該当するサーミスタの抵抗値が変化して電流が変化することで、前記第1又は第２のスイッチ素子をオフさせる手段を備えることを特徴とする半導体駆動装置。
【請求項２】
前記第1のスイッチ素子をオフさせる手段は、前記半導体駆動装置の電源の正極と負極との間に接続した第1の抵抗と前記第1のサーミスタとの直列回路を用いて、前記第1の抵抗の両端電圧に応じてオン又はオフする第３のスイッチ素子であることを特徴とする請求項１に記載の半導体駆動装置。
【請求項３】
前記第２のスイッチ素子をオフさせる手段は、前記半導体駆動装置の電源の正極と負極との間に接続した第２の抵抗と前記第２のサーミスタとの直列回路を用いて、前記第２の抵抗の両端電圧に応じてオン又はオフする第４のスイッチ素子であることを特徴とする請求項１に記載の半導体駆動装置。
【請求項４】
前記第1のスイッチ素子をオフさせる手段は、前記半導体駆動装置の電源の正極と負極との間に接続した第１の抵抗と、前記第１のサーミスタと、前記第２のサーミスタと、第２の抵抗との直列回路を用いて、前記第1の抵抗の両端電圧に応じてオン又はオフする第３のスイッチ素子であることを特徴とする請求項１に記載の半導体駆動装置。
【請求項５】
前記第２のスイッチ素子をオフさせる手段は、前記半導体駆動装置の電源の正極と負極との間に接続した第１の抵抗と、前記第１のサーミスタと、前記第２のサーミスタと、第２の抵抗との直列回路を用いて、前記第２の抵抗の両端電圧に応じてオン又はオフする第４のスイッチ素子であることを特徴とする請求項１に記載の半導体駆動装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１０−２４６２６２（Ｐ２０１０−２４６２６２Ａ）
【公開日】平成２２年１０月２８日（２０１０．１０．２８）
【国際特許分類】
【出願番号】特願２００９−９２０１８（Ｐ２００９−９２０１８）
【出願日】平成２１年４月６日（２００９．４．６）
【出願人】（５９１０８３２４４）富士電機システムズ株式会社 (1,717)
【Ｆターム（参考）】
【公開日】平成２２年１０月２８日（２０１０．１０．２８）
【国際特許分類】
【出願日】平成２１年４月６日（２００９．４．６）
【出願人】（５９１０８３２４４）富士電機システムズ株式会社 (1,717)
【Ｆターム（参考）】
[ Back to top ]