印刷装置
【課題】確実で安全な装着検出ができる印刷装置等を提供すること。
【解決手段】印刷装置は、第１、第２の短絡検出端子ＣＯ１、ＣＯ２と、第１、第２の装着検出端子ＤＴ１、ＤＴ２とを有する印刷材収容体と、第１の装着検出端子ＤＴ１に高電圧を印加するための高電圧電源４４２と、第１、第２の短絡検出端子ＣＯ１、ＣＯ２の少なくとも一方と、第１、第２の装着検出端子ＤＴ１、ＤＴ２の少なくとも一方との間の短絡を、検出ノードＮＤの電圧と参照電圧との比較に基づいて検出する短絡検出部３１０と、短絡検出部３１０が短絡を検出した場合に、高電圧電源４４２からの高電圧の供給を遮断する高電圧印加制御部３２０と、高電圧電源と第１の装着検出端子ＤＴ１との間に設けられる抵抗素子ＲＡと、短絡検出部３１０の検出ノードＮＤと低電位側電源ノードＶＳＳとの間に設けられる静電容量素子ＣＡとを含む。
【解決手段】印刷装置は、第１、第２の短絡検出端子ＣＯ１、ＣＯ２と、第１、第２の装着検出端子ＤＴ１、ＤＴ２とを有する印刷材収容体と、第１の装着検出端子ＤＴ１に高電圧を印加するための高電圧電源４４２と、第１、第２の短絡検出端子ＣＯ１、ＣＯ２の少なくとも一方と、第１、第２の装着検出端子ＤＴ１、ＤＴ２の少なくとも一方との間の短絡を、検出ノードＮＤの電圧と参照電圧との比較に基づいて検出する短絡検出部３１０と、短絡検出部３１０が短絡を検出した場合に、高電圧電源４４２からの高電圧の供給を遮断する高電圧印加制御部３２０と、高電圧電源と第１の装着検出端子ＤＴ１との間に設けられる抵抗素子ＲＡと、短絡検出部３１０の検出ノードＮＤと低電位側電源ノードＶＳＳとの間に設けられる静電容量素子ＣＡとを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印刷装置等に関する。
【背景技術】
【０００２】
印刷材収容体（インクカートリッジ等）の種類、印刷材収容体の装着の有無等を検出する検出回路を有する印刷装置において、検出回路と、印刷装置の他の回路との短絡による印刷材収容体及び印刷装置の不具合を防止又は抑制する技術は、例えば、特許文献１に記載されている。
【０００３】
また、残量容量表示機能付き充電式二次電池パックの短絡保護回路は、例えば、特許文献２に記載されている。
【０００４】
しかしながらこれらの手法では、短絡の有無を判定する判定回路の精度を上げることが難しいこと、短絡の発生が検出されてから保護回路が動作する間に、短時間であっても短絡による電流が流れて他の回路が破壊される危険性があることなどの問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許公報第４５３９６５４号
【特許文献２】特開平５−２９９１２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の幾つかの態様によれば、確実で安全な装着検出ができる印刷装置等を提供できる。
【課題を解決するための手段】
【０００７】
本発明の一態様は、第１の短絡検出端子と、第２の短絡検出端子と、第１の装着検出端子と、第２の装着検出端子とを有する印刷材収容体と、前記第１の装着検出端子に高電圧を印加するための高電圧電源と、前記第１の短絡検出端子及び前記第２の短絡検出端子の少なくとも一方と、前記第１の装着検出端子及び前記第２の装着検出端子の少なくとも一方との間の短絡を、検出ノードの電圧と参照電圧との比較に基づいて検出する短絡検出部と、前記短絡検出部が短絡を検出した場合に、前記高電圧電源からの高電圧の供給を遮断する高電圧印加制御部と、前記高電圧電源と前記第１の装着検出端子との間に設けられる抵抗素子と、前記短絡検出部の前記検出ノードと低電位側電源ノードとの間に設けられる静電容量素子とを含み、前記短絡が検出される場合に、前記第１の装着検出端子に前記高電圧が印加されてから、前記短絡検出部の前記検出ノードの電圧が所定の電圧になるまでの時間が、前記抵抗素子の抵抗値と前記静電容量素子の容量値とに基づいて設定される印刷装置に関係する。
【０００８】
本発明の一態様によれば、印刷材収容体の装着を検出する際に、短絡検出部が端子間の短絡の有無を検出することができる。そして短絡を検出した場合には、高電圧印加制御部が高電圧の供給を遮断することができる。さらに抵抗素子と静電容量素子とを設けることで、検出ノードの電圧が所定の電圧になるまでの時間を長くすることができるから、例えば記憶装置など他の回路を破壊するおそれのある高電圧が印加される前に高電圧の供給を遮断することができる。その結果、確実で安全な装着検出が可能であって、信頼性の高い印刷装置を実現することなどができる。
【０００９】
また本発明の一態様では、集積回路装置を含み、前記短絡検出部及び前記高電圧印加制御部は、前記集積回路装置に設けられ、前記抵抗素子は、前記高電圧電源と前記集積回路装置との間に設けられ、前記高電圧電源に対する過電流保護用抵抗素子であってもよい。
【００１０】
このようにすれば、集積回路装置の内部において過剰な電流が発生した場合に、抵抗素子が高電圧電源に対する過電流保護用抵抗素子として機能することができるから、過剰電流によって高電圧電源が破壊されること、或いは不具合が生じることなどを防止できる。
【００１１】
また本発明の一態様では、前記抵抗素子は、前記集積回路装置に含まれる高電圧電源ノードと前記低電位側電源ノードとの短絡を検出する短絡検出用抵抗素子であってもよい。
【００１２】
このようにすれば、集積回路装置において高電圧電源ノードと低電位側電源ノードとの短絡が発生した場合に、抵抗素子を流れる電流が急激に増加して電圧降下が生じる。この電圧降下を検出することで、集積回路装置の内部での短絡を検出することができる。
【００１３】
また本発明の一態様では、前記印刷材収容体は、前記第１の装着検出端子と前記第２の装着検出端子との間に設けられる装着検出用抵抗素子を含み、前記集積回路装置は、前記印刷材収容体の装着を検出する装着検出部を含み、前記装着検出部は、前記高電圧電源から供給される前記高電圧に基づいて生成される基準電圧と、前記装着検出用抵抗素子を流れる電流とに基づいて、前記印刷材収容体の装着を検出してもよい。
【００１４】
このようにすれば、印刷材収容体の装着・非装着の２つの状態に対応して、装着検出部に流入する電流の電流値は互いに異なる値をとる。装着検出部は、この電流値の差を検出することで、装着・非装着を判別することができる。さらに高電圧電源から供給される高電圧に基づいて生成される基準電圧を用いることで、電流値の差を精度良く検出することができるから、確実な装着検出などが可能になる。
【００１５】
また本発明の一態様では、複数の前記印刷材収容体を含み、前記複数の印刷材収容体の各印刷材収容体の前記第１の短絡検出端子及び前記第２の短絡検出端子は、複数のダイオード素子を介して１つの前記短絡検出部の前記検出ノードに接続されてもよい。
【００１６】
このようにすれば、第１、第２の短絡検出端子から検出ノードに向かってダイオードの順方向電流が流れるから、複数の印刷材収容体を含む印刷装置において、各印刷材収容体における端子間の短絡により生じた電流を、各ダイオードを介して短絡検出部の検出ノードに集めることができる。
【００１７】
また本発明の一態様では、前記印刷材収容体は、記憶装置を含み、前記参照電圧は、前記短絡が生じた場合に、前記記憶装置が破壊されない電圧値に設定されてもよい。
【００１８】
このようにすれば、検出ノードの電圧が、記憶装置が破壊されるおそれのある電圧値よりも低い電圧値に到達した時に、短絡検出部により短絡が検出される。その結果、高電圧が印加されることにより記憶装置など他の回路が破壊されることなどを防止できる。
【図面の簡単な説明】
【００１９】
【図１】印刷装置の構成例を示す斜視図。
【図２】図２（Ａ）、図２（Ｂ）は、印刷材収容体の外観を示す斜視図。
【図３】図３（Ａ）、図３（Ｂ）は、基板の構成例。
【図４】印刷装置の電気的構成の基本的な構成例。
【図５】複数の印刷材収容体を含む場合の構成例。
【図６】短絡検出部及び高電圧印加制御部の詳細な構成例。
【図７】抵抗素子及び静電容量素子の効果を説明する図。
【図８】図８（Ａ）、図８（Ｂ）は、カートリッジの装着検出の手法を説明する図。
【図９】装着検出部の詳細な構成例。
【発明を実施するための形態】
【００２０】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２１】
１．印刷装置
図１は、本実施形態における印刷装置の構成例を示す斜視図である。印刷装置１０００は、インクカートリッジ（印刷材収容体）が装着されるカートリッジ装着部１１００と、回動自在なカバー１２００と、操作部１３００とを有する。カートリッジ装着部１１００を「カートリッジホルダー」又は単に「ホルダー」とも呼ぶ。図１に示す例では、カートリッジ装着部１１００には、４つのインクカートリッジが独立に装着可能であり、例えば、ブラック、イエロー、マゼンタ、シアンの４種類のインクカートリッジ（印刷材収容体）１００が装着される。カバー１２００は省略可能である。操作部１３００は、ユーザーが各種の指示や設定を行うための入力装置であり、また、ユーザーに各種の通知を行うための表示部を備えている。
【００２２】
図２（Ａ）、図２（Ｂ）は、印刷材収容体（インクカートリッジ）１００の外観を示す斜視図である。図２（Ａ）、図２（Ｂ）におけるＸＹＺ軸は、図１のＸＹＺ軸に対応している。なお、インクカートリッジを単に「カートリッジ」とも呼ぶ。このカートリッジ１００は、扁平な略直方体の外観形状を有しており、３方向の寸法Ｌ１、Ｌ２、Ｌ３のうちで、長さＬ１（挿入方向のサイズ）が最も大きく、幅Ｌ２が最も小さく、高さＬ３が長さＬ１と幅Ｌ２の中間である。
【００２３】
カートリッジ１００は、先端面（第１の面）Ｓｆと、後端面（第２の面）Ｓｒと、天井面（第３の面）Ｓｔと、底面（第４の面）Ｓｂと、２つの側面（第５及び第６の面）Ｓｃ、Ｓｄとを備えている。カートリッジ１００の内部には、可撓性材料で形成されたインク収容室１２０（「インク収容袋」とも呼ぶ）が設けられている。先端面Ｓｆは、２つの位置決め穴１３１，１３２と、インク供給口１１０とを有している。天井面ｓｔには、回路基板２００が設けられている。回路基板２００には、インクに関する情報を格納するための不揮発性の記憶素子が搭載されている。第１の側面Ｓｃと第２の側面Ｓｄは互いに対向しており、また、先端面Ｓｆ、天井面Ｓｔ、後端面Ｓｒ、及び、底面Ｓｂと直交する。第２の側面Ｓｄと先端面Ｓｆが交わる位置には、凹凸嵌合部１３４が配置されている。
【００２４】
図３（Ａ）は、本実施形態における基板２００の構成を示している。基板２００の表面は、カートリッジ１００に基板２００が装着されたときに外側に露出している面である。図３（Ｂ）は、基板２００の側面から見た図を示している。基板２００の上端部には、ボス溝２０１が形成され、基板２００の下端部には、ボス穴２０２が形成されている。
【００２５】
図３（Ａ）における矢印ＳＤは、カートリッジ装着部１１００へのカートリッジ１００の装着方向を示している。この装着方向ＳＤは、図２に示すカートリッジの装着方向（Ｘ方向）と一致する。基板２００は、裏面に記憶装置２０３を有しており、表面には９つの端子からなる端子群が設けられている。記憶装置２０３は、カートリッジ１００のインクに関する情報（例えばインク残量）を格納する。これらの端子は、略矩形状に形成され、装着方向ＳＤと略垂直な列を２列形成するように配置されている。
【００２６】
２つの列のうち、装着方向ＳＤの手前側の例（図３（Ａ）における上側に位置する列）を上側列Ａ１（第１列）と呼び、装着方向ＳＤの奥側の列（図３（Ａ）における下側に位置する列）を下側列Ａ２（第２列）と呼ぶ。なお、これらの列Ａ１、Ａ２は、複数の端子の接触部ｃｐによって形成される列であると考えることも可能である。
【００２７】
上側列Ａ１を形成する端子ＣＯ１、ＲＳＴ、ＳＣＫ、ＣＯ２と、下側列Ａ２を形成する端子ＤＴ１、ＶＤＤ、ＶＳＳ、ＳＤＡ、ＤＴ２は、それぞれ以下の機能（用途）を有する。
＜上側列Ａ１＞
（１）第１の短絡検出端子ＣＯ１
（２）リセット端子ＲＳＴ
（３）クロック端子ＳＣＫ
（４）第２の短絡検出端子ＣＯ２
＜下側列Ａ２＞
（５）第１の装着検出端子ＤＴ１
（６）電源端子ＶＤＤ
（７）接地端子ＶＳＳ
（８）データ端子ＳＤＡ
（９）第２の装着検出端子ＤＴ２
第１、第２の装着検出端子ＤＴ１、ＤＴ２は、後述するように、印刷材収容体（インクカートリッジ）１００がカートリッジ装着部１１００に正しく装着されているか否かを検出する際に使用される。また、第１、第２の短絡検出端子ＣＯ１、ＣＯ２は、第１、第２の装着検出端子ＤＴ１、ＤＴ２との短絡を検出する際に使用されるものである。他の５つの端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、記憶装置２０３用の端子であり、「メモリー端子」とも呼ぶ。
【００２８】
各端子は、その中央部に、複数の装置側端子のうちの対応する端子と接触する接触部ｃｐを含んでいる。上側列Ａ１を形成する端子の各接触部ｃｐと、下側列Ａ２を形成する端子の各接触部ｃｐは、互い違いに配置され、いわゆる千鳥状の配置を構成している。また、上側列Ａ１を形成する端子と、下側列Ａ２を形成する端子も、互いの端子中心が装着方向ＳＤに並ばないように、互い違いに配置され、千鳥状の配置を構成している。
【００２９】
上側列Ａ１の第１、第２の短絡検出端子ＣＯ１、ＣＯ２の各接触部は、上側列Ａ１の両端部、すなわち、上側列Ａ１の最も外側にそれぞれ配置されている。また、下側列Ａ２の第１、第２の装着検出端子ＤＴ１、ＤＴ２の各接触部は、下側列Ａ２の両端部、すなわち、下側列Ａ２の最も外側に配置されている。メモリー端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡの接触部は、９つの端子の全体が配置されている領域内の略中央に集合して配置されている。また、第１、第２の短絡検出端子ＣＯ１、ＣＯ２及び第１、第２の装着検出端子ＤＴ１、ＤＴ２の接触部は、メモリー端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡの集合の四隅に配置されている。
【００３０】
図４に、本実施形態における印刷装置の電気的構成の基本的な構成例を示す。本構成例の印刷装置１０００は、印刷材収容体１００、集積回路装置３００、主制御部４００、低電圧電源４４１、高電圧電源４４２、表示部４３０、抵抗素子ＲＡ及び静電容量素子ＣＡを含む。集積回路装置３００は、短絡検出部３１０、高電圧印加制御部３２０、装着検出部３３０、ＣＯ（カートリッジアウト）検出部３４０及び制御部３５０を含む。なお、本実施形態の印刷装置は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。例えば、ＣＯ検出部３４０を省略することができる。
【００３１】
主制御部４００は、ＣＰＵ４１０と、メモリー４２０とを含み、集積回路装置３００との間でバスＢＵＳを介して必要な通信を行う。
【００３２】
表示部４３０は、ユーザーに印刷装置１０００の動作状態やカートリッジの装着状態などの各種の通知を行うためのものである。表示部４３０は、例えば、図１の操作部１３００に設けられる。
【００３３】
低電圧電源４４１は、低電圧電源電圧（第１の電源電圧）ＶＤＤを生成する。第１の電源電圧ＶＤＤは、ロジック回路に用いられる通常の電源電圧（定格３．３Ｖ）である。高電圧電源４４２は、第１の装着検出端子ＤＴ１に高電圧を印加するための電源であって、高電圧電源電圧（第２の電源電圧）ＶＨＶを生成する。第２の電源電圧ＶＨＶは、印刷ヘッドを駆動してインクを吐出させるために用いられる高い電圧（例えば定格４２Ｖ）である。これらの電圧ＶＤＤ、ＶＨＶは、集積回路装置３００に供給され、また、必要に応じて他の回路にも供給される。具体的には、例えば高電圧電源電圧ＶＨＶは、高電圧電源４４２から抵抗素子ＲＡを介して集積回路装置３００の高電圧印加制御部３２０に供給され、高電圧印加制御部３２０から出力される高電圧出力電圧ＶＨＯが印刷材収容体１００の第１の装着検出端子ＤＴ１及び装着検出部３３０に供給される。
【００３４】
カートリッジの基板２００（図３）に設けられた９つの端子のうち、リセット端子ＲＳＴと、クロック端子ＳＣＫと、電源端子ＶＤＤと、接地端子ＶＳＳと、データ端子ＳＤＡは、記憶装置２０３に電気的に接続されている。記憶装置２０３は、アドレス端子を持たず、クロック端子ＳＣＫから入力されるクロック信号のパルス数と、データ端子ＳＤＡから入力されるコマンドデータとに基づいてアクセスするメモリセルが決定され、クロック信号に同期して、データ端子ＳＤＡよりデータを受信し、もしくは、データ端子ＳＤＡからデータを送信する不揮発性メモリーである。クロック端子ＳＣＫは、制御部３５０から記憶装置２０３にクロック信号を供給するために用いられる。
【００３５】
電源端子ＶＤＤと接地端子ＶＳＳには、印刷装置１０００からの記憶装置を駆動するための電源電圧（例えば３．３Ｖ）と接地電圧（０Ｖ）がそれぞれ供給されている。この記憶装置２０３を駆動するための電源電圧は、第１の電源電圧ＶＤＤから直接与えられる電圧か、第１の電源電圧ＶＤＤから生成されるもので第１の電源電圧ＶＤＤよりも低い電圧でもよい。
【００３６】
データ端子ＳＤＡは、制御部３５０と記憶装置２０３との間で、データ信号をやり取りするために用いられる。リセット端子ＲＳＴは、制御部３５０から記憶装置２０３にリセット信号を供給するために用いられる。
【００３７】
第１、第２の装着検出端子ＤＴ１、ＤＴ２は、印刷材収容体（インクカートリッジ）１００がカートリッジ装着部１１００に正しく装着されているか否かを検出する際に使用される。第１の装着検出端子ＤＴ１と第２の装着検出端子ＤＴ２との間には、装着検出用抵抗素子ＲＤが設けられる。装着検出部３３０は、高電圧電源４４２から供給される高電圧（具体的には高電圧出力電圧ＶＨＯ）に基づいて生成される基準電圧と、装着検出用抵抗素子ＲＤを流れる電流とに基づいて、印刷材収容体１００の装着を検出する。具体的には、高電圧印加制御部３２０から出力される高電圧出力電圧ＶＨＯが第１の装着検出端子ＤＴ１に印加されることで、装着検出用抵抗素子ＲＤに電圧が印加されて電流が流れ、この電流を装着検出部３３０が検出することで、装着を検出する。この装着検出の方法については、後で詳細に説明する。
【００３８】
第１、第２の短絡検出端子ＣＯ１、ＣＯ２は、印刷材収容体１００（具体的には、基板２００）の内部で、例えば電気的に接続されている。ＣＯ検出部３４０は、後述するように、ＣＯ１とＣＯ２との間の電気的導通を検出することで、ＣＯ１及びＣＯ２がカートリッジ装着部１１００の対応する端子にそれぞれ電気的に接触しているか否か、即ち、印刷材収容体１００が正しく装着されているか否かを検出することができる。もっとも、本実施形態の印刷装置では、第１、第２の装着検出端子ＤＴ１、ＤＴ２及び装着検出部３３０が設けられており、これらを用いることで印刷材収容体１００の装着を検出することができるから、ＣＯ検出部３４０を省略することができる。ＣＯ検出部３４０を省略した場合、或いはＣＯ検出部３４０を用いた装着検出（カートリッジアウト検出）を実行しない場合には、ＣＯ１とＣＯ２とを電気的に接続しなくてもよい。
【００３９】
第１、第２の短絡検出端子ＣＯ１、ＣＯ２と検出ノードＮＤとの間にダイオードＤ１、Ｄ２が設けられているが、ＣＯ検出（カートリッジアウト検出）を行わない場合には、ダイオードを介さずに、ＣＯ１、ＣＯ２を検出ノードＮＤに直接接続してもよい。
【００４０】
短絡検出部３１０は、第１の短絡検出端子ＣＯ１及び第２の短絡検出端子ＣＯ２の少なくとも一方と、第１の装着検出端子ＤＴ１及び第２の装着検出端子ＤＴ２の少なくとも一方との間の短絡を、検出ノードＮＤの電圧と参照電圧との比較に基づいて検出する。即ち、検出ノードＮＤの電圧が参照電圧より高くなる場合に、短絡を検出する。短絡検出部３１０は、短絡を検出すると、制御部３５０に対して短絡検出信号ＶＳＨＴを出力する。
【００４１】
高電圧印加制御部３２０は、制御部３５０からの制御信号ＶＣＮＴに基づいて、高電圧電源４４２からの高電圧ＶＨＶの供給を遮断する。ここで、参照電圧は、上記の短絡が生じた場合に、記憶装置２０３（或いは、ＣＯ検出部３４０などの回路）が破壊されない電圧値に設定される。こうすることで、短絡検出部３１０は、検出ノードＮＤの電圧が記憶装置２０３などの回路を破壊する電圧値に到達する前に、短絡を検出することができる。
【００４２】
制御部３５０は、記憶装置２０３に対するデータの書き込み又は読み出しの制御を行い、また装着検出、ＣＯ検出、短絡検出、高電圧の遮断などに必要な制御を行う。制御部３５０は、例えばＣＭＯＳトランジスターなどで構成されるロジック回路で実現することができる。制御部３５０は、短絡検出信号ＶＳＨＴに基づいて、高電圧印加制御部３２０に対して高電圧ＶＨＶの供給を遮断するための制御信号ＶＣＮＴを出力する。
【００４３】
先に図３（Ａ）に示したように、第１の短絡検出端子ＣＯ１と第１の装着検出端子ＤＴ１とは隣り合っており、第２の短絡検出端子ＣＯ２と第２の装着検出端子ＤＴ２とは隣り合っている。そのために、例えば導電性のインク等が基板２００の端子側に付着することで、隣り合っている２つの端子ＣＯ１とＤＴ１、或いはＣＯ２とＤＴ２が導電性のインク等によって短絡（リーク）する可能性がある。また、第１の装着検出端子ＤＴ１と電源端子ＶＤＤとが短絡したり、第２の装着検出端子ＤＴ２とデータ端子ＳＤＡとが短絡したりする可能性もある。
【００４４】
上述したように、装着検出部３３０による装着検出時には、高電圧ＶＨＯが第１の装着検出端子ＤＴ１に印加される。従って、導電性インク等により第１、第２の装着検出端子ＤＴ１、ＤＴ２と第１、第２の短絡検出端子ＣＯ１、ＣＯ２とが短絡（リーク）している場合には、装着検出時にＣＯ検出部３４０に高電圧が印加されるおそれがある。また、第１、第２の装着検出端子ＤＴ１、ＤＴ２と電源端子ＶＤＤ又はデータ端子ＳＤＡとが短絡している場合には、記憶装置２０３に高電圧が印加されるおそれがある。
【００４５】
本実施形態の印刷装置によれば、短絡検出部３１０が端子間の短絡を検出し、短絡が検出された場合には、高電圧印加制御部３２０が高電圧電源４４２からの高電圧ＶＨＶの供給を遮断することができる。
【００４６】
具体的には、例えば図４のＢ１に示すように、ＤＴ１とＣＯ１とが短絡している場合には、ＤＴ１からＣＯ１へ、そしてＣＯ１から検出ノードＮＤへダイオードＤ１の順方向電流が流れ、その結果、検出ノードＮＤの電位が上昇する。また、図４のＢ２に示すように、ＤＴ２とＣＯ２とが短絡している場合には、ＤＴ２からＣＯ２へ、そしてＣＯ２から検出ノードＮＤへダイオードＤ２の順方向電流が流れ、その結果、検出ノードＮＤの電位が上昇する。短絡検出部３１０は、この検出ノードＮＤの電圧と参照電圧とを比較することで、短絡を検出することができる。なお、以下の説明において、特に断りがない限り、ＤＴ１とＣＯ１との短絡及びＤＴ２とＣＯ２との短絡を単に「短絡」、或いは「端子間の短絡」と呼ぶ。
【００４７】
抵抗素子ＲＡは、高電圧電源４４２と第１の装着検出端子ＤＴ１との間に設けられる。具体的には、例えば高電圧電源４４２と集積回路装置３００との間に設けられる。また、静電容量素子（キャパシター）ＣＡは、短絡検出部３１０の検出ノードＮＤと低電位側電源ノード（接地ノード）ＶＳＳとの間に設けられる。こうすることで、短絡が検出される場合に、第１の装着検出端子ＤＴ１に高電圧（高電圧出力電圧ＶＨＯ）が印加されてから、短絡検出部３１０の検出ノードＮＤの電圧が所定の電圧になるまでの時間が、抵抗素子ＲＡの抵抗値と静電容量素子ＣＡの容量値（キャパシタンス値）とに基づいて設定される。ここで所定の電圧とは、例えば上記の参照電圧より高く、且つ、記憶装置２０３などが破壊されない電圧値である。
【００４８】
抵抗素子ＲＡと静電容量素子（キャパシター）ＣＡとを設けることで、検出ノードＮＤの電位の上昇を緩やかにすることができる。具体的には、第１の装着検出端子ＤＴ１に高電圧（高電圧出力電圧ＶＨＯ）が印加されてから、検出ノードＮＤの電圧（ＶＳＳを基準電位とする電圧）が所定の電圧になるまでの時間は、抵抗素子ＲＡの抵抗値と静電容量素子ＣＡの容量値との積が大きいほど、長くなる。後述するように、検出ノードＮＤの電圧の上昇を緩やかにすることで、端子に印加される電圧が記憶装置２０３などの回路が破壊される電圧に到達する前に、高電圧ＶＨＶの供給を遮断することができる。
【００４９】
本実施形態の印刷装置によれば、短絡検出部３１０が端子間の短絡を検出し、短絡が検出された場合には、高電圧印加制御部３２０が高電圧電源４４２からの高電圧ＶＨＶの供給を遮断することができる。さらに抵抗素子ＲＡと静電容量素子ＣＡとを設けることで、電圧の上昇を緩やかにすることができる。こうすることで、ＣＯ検出部３４０や記憶装置２０３などの回路を破壊するおそれのある高電圧が印加される前に、高電圧ＶＨＶの供給を遮断することができる。その結果、確実で安全な装着検出が可能であって、信頼性の高い印刷装置を実現することができる。
【００５０】
抵抗素子ＲＡは、高電圧電源４４２と集積回路装置３００との間に設けられてもよく、このようにすることで、高電圧電源４４２に対する過電流保護用抵抗素子として機能することができる。また抵抗素子ＲＡは、集積回路装置３００に含まれる高電圧電源ノードと低電位側電源ノードとの短絡を検出する短絡検出用抵抗素子としても機能することができる。即ち、集積回路装置３００の内部で何らかの原因により高電圧電源ノードと低電位側電源ノードとの短絡が発生した場合に、抵抗素子ＲＡを流れる電流が急激に増加し、これによって集積回路装置３００に入力する高電圧ＶＨＶの電圧が急激に降下する。この電圧降下を検出することで、集積回路装置３００内部での短絡を検出することができる。なお、この電圧降下を検出するための回路は、図示していないが、例えばコンパレーターなどを用いて構成することができる。
【００５１】
図５に、本実施形態の印刷装置において複数の印刷材収容体を含む場合の構成例を示す。図５に示される印刷装置１０００の構成例は、４個の印刷材収容体（インクカートリッジ）１００（ＩＣ１〜ＩＣ４）を含む。なお、印刷材収容体の個数は４個に限定されるものではなく、２個、３個、或いは５個以上であってもよい。
【００５２】
各印刷材収容体ＩＣ１〜ＩＣ４は、図４に示したものと同様な構成であるから、詳細な説明を省略する。また、集積回路装置３００の構成も、図４に示したものと同様である。但し、図５では、説明の便宜上、ＣＯ検出部３４０を、ＣＯ検出部（出力側）３４０ａとＣＯ検出部（入力側）３４０ｂとに分けて示してある。
【００５３】
印刷装置が複数の印刷材収容体を含む場合には、複数の印刷材収容体（例えばＩＣ１〜ＩＣ４）の各印刷材収容体の第１の短絡検出端子ＣＯ１及び第２の短絡検出端子ＣＯ２は、複数のダイオード素子（例えばＤ１〜Ｄ５）を介して１つの短絡検出部３１０の検出ノードＮＤに接続される。具体的には、例えば図５では、ＩＣ１のＣＯ１はダイオードＤ１を介して、またＩＣ１のＣＯ２とＩＣ２のＣＯ１はダイオードＤ２を介して、またＩＣ２のＣＯ２とＩＣ３のＣＯ１はダイオードＤ３を介して、それぞれ検出ノードＮＤに接続される。各ダイオードのカソード（負極）が検出ノードＮＤに接続される。このようにすることで、ＣＯ検出部３４０によるカートリッジアウト検出に支障を与えることなく、短絡検出部３１０が短絡検出を行うことができる。
【００５４】
短絡検出の手法は、図４で説明したものと同様である。短絡検出部３１０は、検出ノードＮＤの電圧と参照電圧との比較に基づいて検出する。即ち、検出ノードＮＤの電圧が参照電圧より高くなる場合に、短絡を検出する。そして高電圧印加制御部３２０は、短絡検出部３１０が短絡を検出した場合に、高電圧電源４４２からの高電圧ＶＨＶの供給を遮断する。
【００５５】
抵抗素子ＲＢ１〜ＲＢ４は、装着検出部３３０による装着検出に用いられるものであって、それぞれ互いに異なる抵抗値を有する。こうすることで、印刷材収容体ＩＣ１〜ＩＣ４のうちの、どの印刷材収容体が非装着であるかを検出することができる。この装着検出の手法については、後で詳細に説明する。
【００５６】
ＣＯ検出部３４０（３４０ａ、３４０ｂ）によるカートリッジアウト検出は、次のように行われる。４個のインクカートリッジが全て装着されている場合には、図５に示すように、ＩＣ１の第１の短絡検出端子ＣＯ１からＩＣ４の第２の短絡検出端子ＣＯ２まで電気的に導通状態となる。従って、ＣＯ検出部（出力側）３４０ａから出力された信号ＤＰｉｎｓは、ＣＯ検出部（入力側）３４０ｂにより信号ＤＰｒｅｓとして検出される。一方、４個のインクカートリッジのうち、いずれか１個でも非装着の場合には、電気的に非導通であるから、ＣＯ検出部（入力側）３４０ｂは信号ＤＰｒｅｓを検出しない。このように、ＣＯ検出部（入力側）３４０ｂが信号ＤＰｒｅｓを検出するか否かによって、カートリッジアウトを検出することができる。
【００５７】
２．回路の詳細な構成例
図６に、短絡検出部３１０及び高電圧印加制御部３２０の詳細な構成例を示す。短絡検出部３１０は、コンパレーターＣＭＰ及び抵抗素子ＲＳを含む。また、高電圧印加制御部３２０は、Ｐ型トランジスターＴＰを含む。なお、本実施形態の短絡検出部３１０及び高電圧印加制御部３２０は図６の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００５８】
上述したように、短絡が発生している場合には、装着検出の際に検出ノードＮＤには、接地電圧（低電位側電源電圧）ＶＳＳ（例えば０Ｖ）より高い電圧が生じる。検出ノードＮＤの電圧は、コンパレーターＣＭＰの一方の入力端子（＋）に印加される。また、コンパレーターＣＭＰの他方の入力端子（−）には、参照電圧ＶＲＥＦが印加される。
【００５９】
コンパレーターＣＭＰは、入力端子（＋）の電圧が参照電圧ＶＲＥＦより低い場合には、短絡検出信号ＶＳＨＴとしてＬレベル（低電位レベル）を出力し、入力端子（＋）の電圧が参照電圧ＶＲＥＦより高い場合には、短絡検出信号ＶＳＨＴとしてＨレベル（高電位レベル）を出力する。従って、短絡が発生している場合には、検出ノードＮＤの電圧が参照電圧ＶＲＥＦより高くなることで、短絡検出信号ＶＳＨＴはＨレベルに設定される。参照電圧ＶＲＥＦは、短絡が生じた場合に、記憶装置２０３などが破壊されない電圧値に設定される。
【００６０】
制御部３５０は、短絡検出部３１０が短絡を検出した場合、即ち短絡検出信号ＶＳＨＴがＬレベルからＨレベルに変化した場合に、制御信号ＶＣＮＴをＬレベルからＨレベルに変化させる。
【００６１】
Ｐ型トランジスターＴＰは、ソースが高電圧電源ノードＶＨＶに接続され、ゲートには制御部３５０からの制御信号ＶＣＮＴが入力する。制御信号ＶＣＮＴがＬレベルの場合にはトランジスターＴＰがオン状態であるから、ドレインから高電圧ＶＨＯが出力される。一方、制御信号ＶＣＮＴがＨレベルの場合、即ち短絡が検出された場合にはトランジスターＴＰがオフ状態になるから、高電圧の供給が遮断される。従って、短絡検出部３１０が短絡を検出した場合には、制御部３５０からの制御信号ＶＣＮＴがＨレベルに設定され、トランジスターＴＰがオフ状態になり、その結果、高電圧出力ＶＨＯは遮断される。
【００６２】
高電圧出力ＶＨＯが遮断されると、印刷材収容体１００の第１の装着検出端子ＤＴ１には高電圧が印加されなくなるから、検出ノードＮＤの電圧はＬレベルに降下する。この場合には、短絡検出信号ＶＳＨＴは再びＬレベルに変化するが、制御部３５０は制御信号ＶＣＮＴをＨレベルに保持し続ける。このようにすることで、端子間の短絡が発生した場合に、短絡を検出して、高電圧の供給を遮断することができる。
【００６３】
図７は、抵抗素子ＲＡ及び静電容量素子ＣＡの効果を説明する図である。図７には、装着検出の際に短絡が発生している場合の、検出ノードＮＤの電圧Ｖ（ＮＤ）の時間的変化を示している。実線は、抵抗素子ＲＡの抵抗値と静電容量素子ＣＡの容量値との積（時定数）が大きい場合を示し、破線はその積が小さい場合を示す。
【００６４】
高電圧ＶＨＯが印加されると、図７に示すように、検出ノードＮＤの電圧Ｖ（ＮＤ）が上昇していく。この電圧上昇は、時定数が大きいほど緩やかであり、逆に時定数が小さいほど急峻になる。Ｖ（ＮＤ）が参照電圧ＶＲＥＦを越えるタイミングで、短絡検出部３１０は短絡を検出する。例えば図７では、時定数が大きい場合（実線）にはｔ１で、時定数が小さい場合（破線）にはｔ３で、短絡検出部３１０が短絡を検出する。
【００６５】
短絡検出部３１０が短絡を検出してから、高電圧印加制御部３２０が高電圧ＶＨＯを遮断するまでには、一定の時間（遅延時間）ＴＤを要する。例えば図７に示すように、時定数が大きい場合（実線）にはｔ２で高電圧ＶＨＯが遮断され、この時にはＶ（ＮＤ）は電圧値Ｖ１まで上昇している。一方、時定数が小さい場合（破線）にはｔ４で高電圧ＶＨＯが遮断され、この時にはＶ（ＮＤ）は電圧値Ｖ３（Ｖ３＞Ｖ１）まで上昇している。このように、時定数を大きく設定することで、高電圧ＶＨＯが遮断されるまでに到達する電圧値を低くすることができる。
【００６６】
例えば図７に示すように、Ｖ（ＮＤ）が電圧値Ｖ２を越えた場合に記憶装置２０３などが破壊されるおそれがある場合には、上記の時定数を調整することで、高電圧ＶＨＯが遮断されるまでに到達する電圧値をＶ２より低い値に設定することができる。なお、具体的には、抵抗素子ＲＡの抵抗値及び静電容量素子ＣＡの容量値は、回路シミュレーション等により、装着検出に支障を与えない範囲で望ましい値に設定することができる。
【００６７】
図８（Ａ）、図８（Ｂ）は、本実施形態の印刷装置におけるカートリッジ（印刷材収容体）の装着検出の手法を説明する図である。図８（Ａ）では、印刷装置のカートリッジ装着部１１００に装着可能なカートリッジＩＣ１〜ＩＣ４が全て装着された状態を示している。４つのカートリッジＩＣ１〜ＩＣ４の装着検出用抵抗素子ＲＤの抵抗値は、同一の値Ｒに設定されている。各カートリッジの装着検出用抵抗素子ＲＤとそれぞれ直列接続される抵抗素子ＲＢ１〜ＲＢ４が設けられている。これらの抵抗素子ＲＢ１〜ＲＢ４の抵抗値は、互いに異なる値に設定されている。具体的には、これらの抵抗素子ＲＢ１〜ＲＢ４のうち、ｎ番目（ｎ＝１〜４）のカートリッジＩＣｎに対応づけられた抵抗素子ＲＢｎの抵抗値は、（２ｎ−１）Ｒ（Ｒは一定値）に設定されている。この結果、ｎ番目のカートリッジ内の装着検出用抵抗素子ＲＤと、抵抗素子ＲＢｎとの直列接続によって、２ｎＲの抵抗値を有する抵抗が形成される。ｎ番目（ｎ＝１〜Ｎ）のカートリッジに対する２ｎＲの抵抗は、装着検出部３３０に対して互いに並列に接続される。なお、以下では、装着検出用抵抗素子ＲＤと抵抗素子ＲＢ１〜ＲＢ４との直列接続により形成される合成抵抗７０１〜７０４を単に「抵抗」とも呼ぶ。
【００６８】
装着検出部３３０で検出される検出電流ＩＤＥＴは、装着検出部３３０のバイアス電圧をＶＲＥＦとすると、これらの４つの抵抗７０１〜７０４の合成抵抗値Ｒｃで電圧（ＶＨＯ−ＶＲＥＦ）を除した値（ＶＨＯ−ＶＲＥＦ）／Ｒｃである。ここで、カートリッジの個数をＮとしたとき、Ｎ個のカートリッジが全て装着されている場合には、検出電流ＩＤＥＴは以下の式で与えられる。
【００６９】
【数１】
【００７０】
【数２】
【００７１】
１つ以上のカートリッジが未装着であれば、これに応じて合成抵抗値Ｒｃが上昇し、検出電流ＩＤＥＴは低下する。
【００７２】
図８（Ｂ）は、カートリッジＩＣ１〜ＩＣ４の装着状態と、検出電流ＩＤＥＴとの関係を示している。図の横軸は、１６種類の装着状態を示しており、縦軸はこれらの装着状態における検出電流ＩＤＥＴの値を示している。１６種類の装着状態は、４つのカートリッジＩＣ１〜ＩＣ４から任意に１〜４個を選択することによって得られる１６個の組み合わせに対応している。なお、これらの個々の組み合わせを「サブセット」とも呼ぶ。検出電流ＩＤＥＴは、これらの１６種類の装着状態を一意に識別可能な電流値となる。換言すれば、４つのカートリッジＩＣ１〜ＩＣ４に対応づけられた４つの抵抗７０１〜７０４の個々の抵抗値は、４つのカートリッジが取り得る１６種類の装着状態が、互いに異なる合成抵抗値Ｒｃを与えるように設定されている。
【００７３】
４つのカートリッジＩＣ１〜ＩＣ４が全て装着状態にあれば、検出電流ＩＤＥＴはその最大値Ｉｍａｘとなる。一方、最も抵抗値の大きな抵抗７０４に対応づけられたカートリッジＩＣ４のみが未装着の状態では、検出電流ＩＤＥＴは最大値Ｉｍａｘの０．９３倍となる。従って、検出電流ＩＤＥＴが、これらの２つの電流値の間の値として予め設定されたしきい値電流Ｉｔｈｍａｘ以上であるか否かを調べれば、４つのカートリッジＩＣ１〜ＩＣ４が全て装着されているか否かを検出することが可能である。なお、装着検出のために、通常のロジック回路の電源電圧（約３．３Ｖ）よりも高い電圧ＶＨＯを使用する理由は、検出電流ＩＤＥＴのダイナミックレンジを広くとることによって、検出精度を高めるためである。
【００７４】
装着検出部３３０は、検出電流ＩＤＥＴをデジタル検出信号ＳＩＤＥＴに変換して、ＣＰＵ４１０（図４）にそのデジタル検出信号ＳＩＤＥＴを送信する。ＣＰＵ４１０は、このデジタル検出信号ＳＩＤＥＴの値から、１６種類の装着状態のいずれであるかを判定することが可能である。１つ以上のカートリッジが未装着であると判定された場合には、ＣＰＵ４１０は、表示部４３０にその未装着状態を示す情報（文字や画像）を表示してユーザーに通知する。
【００７５】
上述したカートリッジの装着検出処理は、Ｎ個のカートリッジに関する２Ｎ種類の装着状態に応じて合成抵抗値Ｒｃが一意に決まり、これに応じて検出電流ＩＤＥＴが一意に決まることを利用している。ここで、抵抗７０１〜７０４の抵抗値の許容誤差をεと仮定する。また、全カートリッジＩＣ１〜ＩＣ４が装着された状態の第１の合成抵抗値をＲｃ１とし、４番目のカートリッジＩＣ４のみが非装着である状態の第２の合成抵抗値をＲｃ２とすると、Ｒｃ１＜Ｒｃ２が成立する（図８（Ｂ））。この関係Ｒｃ１＜Ｒｃ２は、各抵抗７０１〜７０４の抵抗値が許容誤差±εの範囲内で変動する場合にも成立することが好ましい。このとき、最悪条件は、許容誤差±εを考慮した場合に、第１の合成抵抗値Ｒｃ１がその最大値Ｒｃ１ｍａｘを取り、第２の合成抵抗値Ｒｃ２がその最小値Ｒｃ２ｍｉｎを取る場合である。これらの合成抵抗値Ｒｃ１ｍａｘ、Ｒｃ２ｍｉｎを識別できるようにするためには、Ｒｃ１ｍａｘ＜Ｒｃ２ｍｉｎという条件が満足されていれば良い。この条件Ｒｃ１ｍａｘ＜Ｒｃ２ｍｉｎから、以下の式が導かれる。
【００７６】
【数３】
【００７７】
すなわち、許容誤差±εが（３）式を満足すれば、常にＮ個のカートリッジの装着状態に応じて合成抵抗値Ｒｃが一意に決まり、これに応じて検出電流ＩＤＥＴが一意に決まることを保証することができる。但し、実際の設計上の抵抗値の許容誤差は、（３）式の右辺の値よりも小さな値に設定することが好ましい。また、上述のような検討を行わずに、抵抗７０１〜７０４の抵抗値の許容誤差を十分に小さな値（例えば１％以下の値）に設定するようにしてもよい。
【００７８】
図９は、本実施形態の印刷装置の装着検出部３３０の詳細な構成例である。装着検出部３３０は、電流−電圧変換部７１０と、電圧比較部７２０と、比較結果記億部７３０と、電圧補正部７４０とを含む。なお、本実施形態の装着検出部３３０は図９の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００７９】
電流−電圧変換部７１０は、オペアンプ７１２と帰還抵抗Ｒ１１とで構成される反転増幅回路である。オペアンプ７１２の出力電圧ＶＤＥＴは、以下の式で与えられる。
【００８０】
【数４】
【００８１】
ここで、ＶＨＯは高電圧印加制御部３２０（図４）の出力電圧、Ｒｃは４つの抵抗７０１〜７０４（図８（Ａ））の合成抵抗である。この出力電圧ＶＤＥＴは、検出電流ＩＤＥＴに対応する電圧値を有する。
【００８２】
なお、（４）式で与えられる電圧ＶＤＥＴは、検出電流ＩＤＥＴによる電圧（ＩＤＥＴ・Ｒ１１）を反転した値を示す。そこで、電流−電圧変換部７１０に反転増幅器を追加し、この追加の反転増幅器で電圧ＶＤＥＴを反転した電圧を、電流−電圧変換部７１０の出力電圧として出力してもよい。この追加の反転増幅器の増幅率の絶対値は、１とすることが好ましい。
【００８３】
電圧比較部７２０は、しきい値電圧生成部７２２とコンパレーター７２４（オペアンプ）と切換制御部７２６とを有している。しきい値電圧生成部７２２は、参照電圧ＶＲＥＦを複数の抵抗Ｒ１〜Ｒｍで分圧して得られる複数のしきい値電圧Ｖｔｈ（ｊ）の一つを、切換スイッチ７２３で選択して出力する。これらの複数のしきい値電圧Ｖｔｈ（ｊ）は、図８（Ｂ）に示した１６種類の装着状態における検出電流ＩＤＥＴの値を識別するしきい値に相当する。コンパレーター７２４は、電流−電圧変換部７１０の出力電圧ＶＤＥＴと、しきい値電圧生成部７２２から出力されるしきい値電圧Ｖｔｈ（ｊ）とを比較して、２値の比較結果を出力する。
【００８４】
切換制御部７２６は、出力電圧ＶＤＥＴとしきい値電圧Ｖｔｈ（ｊ）との比較結果に基づいて、次にしきい値電圧生成部７２２から出力すべき電圧値Ｖｔｈ（ｊ）を切り換える制御を行う。
【００８５】
比較結果記億部７３０は、電圧比較部７２０から出力される２値の比較結果に基づいて、ビットレジスター７３４内の適切なビット位置にフラグを立てる（例えば１を書き込む）。この切換スイッチ７３２の切り換えタイミングは、切換制御部７２６から指定される。ビットレジスター７３４は、印刷装置に装着可能な個々のカートリッジの装着の有無を示すＮ個（ここではＮ＝４）のカートリッジ検出ビットと、異常な電流値が検出されたことを示す異常フラグビットとを有している。異常フラグビットは、全てのカートリッジが装着されている状態での電流値Ｉｍａｘ（図８（Ｂ））に比べて有意に大きな電流が流れている場合にＨレベルとなる。但し、異常フラグビットは省略可能である。ビットレジスター７３４に格納された複数のビット値は、デジタル検出信号ＳＩＤＥＴ（検出電流信号）として主制御部４００のＣＰＵ４１０（図４）に送信される。ＣＰＵ４１０は、このデジタル検出信号ＳＩＤＥＴのビット値から、個々のカートリッジが装着されているか否かを判定する。前述したように、デジタル検出信号ＳＩＤＥＴの４つのビット値は、個々のカートリッジが装着されているか否かを示している。従って、ＣＰＵ４１０は、デジタル検出信号ＳＩＤＥＴの個々のビット値から、個々のカートリッジが装着されているか否かを直ちに判定することが可能である。
【００８６】
電圧比較部７２０と比較結果記億部７３０の両者は、いわゆるＡ−Ｄ変換部を構成している。Ａ−Ｄ変換部としては、図９に示した電圧比較部７２０と比較結果記億部７３０の代わりに、周知の他の種々の構成を採用することが可能である。
【００８７】
電圧補正部７４０は、しきい値電圧生成部７２２で生成される複数のしきい値電圧Ｖｔｈ（ｊ）を、装着検出用の高電圧ＶＨＯの変動に追従して補正するための回路である。電圧補正部７４０は、オペアンプ７４２と２つの抵抗Ｒ２１、Ｒ２２とを含む反転増幅回路として構成されている。オペアンプ７４２の反転入力端子には、入力抵抗Ｒ２２を介して高電圧印加制御部３２０の出力電圧ＶＨＯが入力されており、非反転入力端子には参照電圧ＶＲＥＦが入力されている。このとき、オペアンプ７４２の出力電圧ＡＧＮＤは以下の式で与えられる。
【００８８】
【数５】
【００８９】
この電圧ＡＧＮＤは、しきい値電圧生成部７２２の低電圧側の基準電圧ＡＧＮＤとして使用される。例えば、ＶＲＥＦ＝２．４Ｖ、ＶＨＯ＝４２Ｖ、Ｒ２１＝２０ｋΩ、Ｒ２２＝４００ｋΩとすれば、ＡＧＮＤ＝０．４２Ｖとなる。上述した（４）式と、（５）式とを比較すれば理解できるように、しきい値電圧生成部７２２の低電圧側の基準電圧ＡＧＮＤは、検出電圧値ＶＤＥＴと同様に、高電圧印加制御部３２０の出力電圧ＶＨＯ（すなわち高電圧電源ＶＨＶ）の値に応じて変化する。これらの２つの電圧ＡＧＮＤ、ＶＤＥＴの差異は、抵抗比Ｒ２１／Ｒ２２、Ｒ１１／Ｒｃの差から生じている。このような電圧補正部７４０を使用すれば、電源電圧ＶＨＶが何らかの原因で変動しても、しきい値電圧生成部７２２で生成される複数のしきい値電圧Ｖｔｈ（ｊ）が、電源電圧ＶＨＶの変動に追従して変化する。この結果、検出電圧値ＶＤＥＴと複数のしきい値電圧Ｖｔｈ（ｊ）の両方が、電源電圧ＶＨＶの変動に追従して変化するので、電圧比較部７２０において正確な装着状態を表す比較結果を得ることができる。特に、抵抗比Ｒ２１／Ｒ２２と抵抗比Ｒ１１／Ｒｃ１（Ｒｃ１は全カートリッジ装着時の合成抵抗値）の値を等しく設定すれば、検出電圧値ＶＤＥＴと複数のしきい値電圧Ｖｔｈ（ｊ）を、電源電圧ＶＨＶの変動に対してほぼ同じ変化幅で変化するように正確に追従させることが可能である。但し、電圧補正部７４０は省略してもよい。
【００９０】
以上説明したように、本実施形態の印刷装置によれば、複数の印刷材収容体（インクカートリッジ）を用いる場合において、どのインクカートリッジが未装着であるかを検出することができる。さらにこの装着検出時において、インクカートリッジの端子間で短絡が発生している場合に、その短絡を検出して装着検出に用いる高電圧の供給を遮断することができる。また、さらに抵抗素子と静電容量素子とを設けることで、端子に印加される電圧の急峻な上昇を抑えることができる。その結果、端子に印加される電圧が記憶装置などの回路を破壊するおそれのある電圧値に到達する前に、高電圧の供給を遮断することができる。その結果、確実で安全な装着検出が可能であって、信頼性の高い印刷装置を実現することなどができる。
【００９１】
なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例は全て本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また印刷装置の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【００９２】
１００ 印刷材収容体、２００ 基板、２０１ ボス溝、２０２ ボス穴、
２０３ 記憶装置、３００ 集積回路装置、３１０ 短絡検出部、
３２０ 高電圧印加制御部、３３０ 装着検出部、３４０ ＣＯ検出部、
３５０ 制御部、４００ 主制御部、４１０ ＣＰＵ、４２０ メモリー、
４３０ 表示部、４４１ 低電圧電源、４４２ 高電圧電源、
ＣＯ１、ＣＯ２ 第１、第２の短絡検出端子、
ＤＴ１、ＤＴ２ 第１、第２の装着検出端子、
ＮＤ 検出ノード、ＲＡ 抵抗素子、ＣＡ 静電容量素子
【技術分野】
【０００１】
本発明は、印刷装置等に関する。
【背景技術】
【０００２】
印刷材収容体（インクカートリッジ等）の種類、印刷材収容体の装着の有無等を検出する検出回路を有する印刷装置において、検出回路と、印刷装置の他の回路との短絡による印刷材収容体及び印刷装置の不具合を防止又は抑制する技術は、例えば、特許文献１に記載されている。
【０００３】
また、残量容量表示機能付き充電式二次電池パックの短絡保護回路は、例えば、特許文献２に記載されている。
【０００４】
しかしながらこれらの手法では、短絡の有無を判定する判定回路の精度を上げることが難しいこと、短絡の発生が検出されてから保護回路が動作する間に、短時間であっても短絡による電流が流れて他の回路が破壊される危険性があることなどの問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許公報第４５３９６５４号
【特許文献２】特開平５−２９９１２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の幾つかの態様によれば、確実で安全な装着検出ができる印刷装置等を提供できる。
【課題を解決するための手段】
【０００７】
本発明の一態様は、第１の短絡検出端子と、第２の短絡検出端子と、第１の装着検出端子と、第２の装着検出端子とを有する印刷材収容体と、前記第１の装着検出端子に高電圧を印加するための高電圧電源と、前記第１の短絡検出端子及び前記第２の短絡検出端子の少なくとも一方と、前記第１の装着検出端子及び前記第２の装着検出端子の少なくとも一方との間の短絡を、検出ノードの電圧と参照電圧との比較に基づいて検出する短絡検出部と、前記短絡検出部が短絡を検出した場合に、前記高電圧電源からの高電圧の供給を遮断する高電圧印加制御部と、前記高電圧電源と前記第１の装着検出端子との間に設けられる抵抗素子と、前記短絡検出部の前記検出ノードと低電位側電源ノードとの間に設けられる静電容量素子とを含み、前記短絡が検出される場合に、前記第１の装着検出端子に前記高電圧が印加されてから、前記短絡検出部の前記検出ノードの電圧が所定の電圧になるまでの時間が、前記抵抗素子の抵抗値と前記静電容量素子の容量値とに基づいて設定される印刷装置に関係する。
【０００８】
本発明の一態様によれば、印刷材収容体の装着を検出する際に、短絡検出部が端子間の短絡の有無を検出することができる。そして短絡を検出した場合には、高電圧印加制御部が高電圧の供給を遮断することができる。さらに抵抗素子と静電容量素子とを設けることで、検出ノードの電圧が所定の電圧になるまでの時間を長くすることができるから、例えば記憶装置など他の回路を破壊するおそれのある高電圧が印加される前に高電圧の供給を遮断することができる。その結果、確実で安全な装着検出が可能であって、信頼性の高い印刷装置を実現することなどができる。
【０００９】
また本発明の一態様では、集積回路装置を含み、前記短絡検出部及び前記高電圧印加制御部は、前記集積回路装置に設けられ、前記抵抗素子は、前記高電圧電源と前記集積回路装置との間に設けられ、前記高電圧電源に対する過電流保護用抵抗素子であってもよい。
【００１０】
このようにすれば、集積回路装置の内部において過剰な電流が発生した場合に、抵抗素子が高電圧電源に対する過電流保護用抵抗素子として機能することができるから、過剰電流によって高電圧電源が破壊されること、或いは不具合が生じることなどを防止できる。
【００１１】
また本発明の一態様では、前記抵抗素子は、前記集積回路装置に含まれる高電圧電源ノードと前記低電位側電源ノードとの短絡を検出する短絡検出用抵抗素子であってもよい。
【００１２】
このようにすれば、集積回路装置において高電圧電源ノードと低電位側電源ノードとの短絡が発生した場合に、抵抗素子を流れる電流が急激に増加して電圧降下が生じる。この電圧降下を検出することで、集積回路装置の内部での短絡を検出することができる。
【００１３】
また本発明の一態様では、前記印刷材収容体は、前記第１の装着検出端子と前記第２の装着検出端子との間に設けられる装着検出用抵抗素子を含み、前記集積回路装置は、前記印刷材収容体の装着を検出する装着検出部を含み、前記装着検出部は、前記高電圧電源から供給される前記高電圧に基づいて生成される基準電圧と、前記装着検出用抵抗素子を流れる電流とに基づいて、前記印刷材収容体の装着を検出してもよい。
【００１４】
このようにすれば、印刷材収容体の装着・非装着の２つの状態に対応して、装着検出部に流入する電流の電流値は互いに異なる値をとる。装着検出部は、この電流値の差を検出することで、装着・非装着を判別することができる。さらに高電圧電源から供給される高電圧に基づいて生成される基準電圧を用いることで、電流値の差を精度良く検出することができるから、確実な装着検出などが可能になる。
【００１５】
また本発明の一態様では、複数の前記印刷材収容体を含み、前記複数の印刷材収容体の各印刷材収容体の前記第１の短絡検出端子及び前記第２の短絡検出端子は、複数のダイオード素子を介して１つの前記短絡検出部の前記検出ノードに接続されてもよい。
【００１６】
このようにすれば、第１、第２の短絡検出端子から検出ノードに向かってダイオードの順方向電流が流れるから、複数の印刷材収容体を含む印刷装置において、各印刷材収容体における端子間の短絡により生じた電流を、各ダイオードを介して短絡検出部の検出ノードに集めることができる。
【００１７】
また本発明の一態様では、前記印刷材収容体は、記憶装置を含み、前記参照電圧は、前記短絡が生じた場合に、前記記憶装置が破壊されない電圧値に設定されてもよい。
【００１８】
このようにすれば、検出ノードの電圧が、記憶装置が破壊されるおそれのある電圧値よりも低い電圧値に到達した時に、短絡検出部により短絡が検出される。その結果、高電圧が印加されることにより記憶装置など他の回路が破壊されることなどを防止できる。
【図面の簡単な説明】
【００１９】
【図１】印刷装置の構成例を示す斜視図。
【図２】図２（Ａ）、図２（Ｂ）は、印刷材収容体の外観を示す斜視図。
【図３】図３（Ａ）、図３（Ｂ）は、基板の構成例。
【図４】印刷装置の電気的構成の基本的な構成例。
【図５】複数の印刷材収容体を含む場合の構成例。
【図６】短絡検出部及び高電圧印加制御部の詳細な構成例。
【図７】抵抗素子及び静電容量素子の効果を説明する図。
【図８】図８（Ａ）、図８（Ｂ）は、カートリッジの装着検出の手法を説明する図。
【図９】装着検出部の詳細な構成例。
【発明を実施するための形態】
【００２０】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２１】
１．印刷装置
図１は、本実施形態における印刷装置の構成例を示す斜視図である。印刷装置１０００は、インクカートリッジ（印刷材収容体）が装着されるカートリッジ装着部１１００と、回動自在なカバー１２００と、操作部１３００とを有する。カートリッジ装着部１１００を「カートリッジホルダー」又は単に「ホルダー」とも呼ぶ。図１に示す例では、カートリッジ装着部１１００には、４つのインクカートリッジが独立に装着可能であり、例えば、ブラック、イエロー、マゼンタ、シアンの４種類のインクカートリッジ（印刷材収容体）１００が装着される。カバー１２００は省略可能である。操作部１３００は、ユーザーが各種の指示や設定を行うための入力装置であり、また、ユーザーに各種の通知を行うための表示部を備えている。
【００２２】
図２（Ａ）、図２（Ｂ）は、印刷材収容体（インクカートリッジ）１００の外観を示す斜視図である。図２（Ａ）、図２（Ｂ）におけるＸＹＺ軸は、図１のＸＹＺ軸に対応している。なお、インクカートリッジを単に「カートリッジ」とも呼ぶ。このカートリッジ１００は、扁平な略直方体の外観形状を有しており、３方向の寸法Ｌ１、Ｌ２、Ｌ３のうちで、長さＬ１（挿入方向のサイズ）が最も大きく、幅Ｌ２が最も小さく、高さＬ３が長さＬ１と幅Ｌ２の中間である。
【００２３】
カートリッジ１００は、先端面（第１の面）Ｓｆと、後端面（第２の面）Ｓｒと、天井面（第３の面）Ｓｔと、底面（第４の面）Ｓｂと、２つの側面（第５及び第６の面）Ｓｃ、Ｓｄとを備えている。カートリッジ１００の内部には、可撓性材料で形成されたインク収容室１２０（「インク収容袋」とも呼ぶ）が設けられている。先端面Ｓｆは、２つの位置決め穴１３１，１３２と、インク供給口１１０とを有している。天井面ｓｔには、回路基板２００が設けられている。回路基板２００には、インクに関する情報を格納するための不揮発性の記憶素子が搭載されている。第１の側面Ｓｃと第２の側面Ｓｄは互いに対向しており、また、先端面Ｓｆ、天井面Ｓｔ、後端面Ｓｒ、及び、底面Ｓｂと直交する。第２の側面Ｓｄと先端面Ｓｆが交わる位置には、凹凸嵌合部１３４が配置されている。
【００２４】
図３（Ａ）は、本実施形態における基板２００の構成を示している。基板２００の表面は、カートリッジ１００に基板２００が装着されたときに外側に露出している面である。図３（Ｂ）は、基板２００の側面から見た図を示している。基板２００の上端部には、ボス溝２０１が形成され、基板２００の下端部には、ボス穴２０２が形成されている。
【００２５】
図３（Ａ）における矢印ＳＤは、カートリッジ装着部１１００へのカートリッジ１００の装着方向を示している。この装着方向ＳＤは、図２に示すカートリッジの装着方向（Ｘ方向）と一致する。基板２００は、裏面に記憶装置２０３を有しており、表面には９つの端子からなる端子群が設けられている。記憶装置２０３は、カートリッジ１００のインクに関する情報（例えばインク残量）を格納する。これらの端子は、略矩形状に形成され、装着方向ＳＤと略垂直な列を２列形成するように配置されている。
【００２６】
２つの列のうち、装着方向ＳＤの手前側の例（図３（Ａ）における上側に位置する列）を上側列Ａ１（第１列）と呼び、装着方向ＳＤの奥側の列（図３（Ａ）における下側に位置する列）を下側列Ａ２（第２列）と呼ぶ。なお、これらの列Ａ１、Ａ２は、複数の端子の接触部ｃｐによって形成される列であると考えることも可能である。
【００２７】
上側列Ａ１を形成する端子ＣＯ１、ＲＳＴ、ＳＣＫ、ＣＯ２と、下側列Ａ２を形成する端子ＤＴ１、ＶＤＤ、ＶＳＳ、ＳＤＡ、ＤＴ２は、それぞれ以下の機能（用途）を有する。
＜上側列Ａ１＞
（１）第１の短絡検出端子ＣＯ１
（２）リセット端子ＲＳＴ
（３）クロック端子ＳＣＫ
（４）第２の短絡検出端子ＣＯ２
＜下側列Ａ２＞
（５）第１の装着検出端子ＤＴ１
（６）電源端子ＶＤＤ
（７）接地端子ＶＳＳ
（８）データ端子ＳＤＡ
（９）第２の装着検出端子ＤＴ２
第１、第２の装着検出端子ＤＴ１、ＤＴ２は、後述するように、印刷材収容体（インクカートリッジ）１００がカートリッジ装着部１１００に正しく装着されているか否かを検出する際に使用される。また、第１、第２の短絡検出端子ＣＯ１、ＣＯ２は、第１、第２の装着検出端子ＤＴ１、ＤＴ２との短絡を検出する際に使用されるものである。他の５つの端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡは、記憶装置２０３用の端子であり、「メモリー端子」とも呼ぶ。
【００２８】
各端子は、その中央部に、複数の装置側端子のうちの対応する端子と接触する接触部ｃｐを含んでいる。上側列Ａ１を形成する端子の各接触部ｃｐと、下側列Ａ２を形成する端子の各接触部ｃｐは、互い違いに配置され、いわゆる千鳥状の配置を構成している。また、上側列Ａ１を形成する端子と、下側列Ａ２を形成する端子も、互いの端子中心が装着方向ＳＤに並ばないように、互い違いに配置され、千鳥状の配置を構成している。
【００２９】
上側列Ａ１の第１、第２の短絡検出端子ＣＯ１、ＣＯ２の各接触部は、上側列Ａ１の両端部、すなわち、上側列Ａ１の最も外側にそれぞれ配置されている。また、下側列Ａ２の第１、第２の装着検出端子ＤＴ１、ＤＴ２の各接触部は、下側列Ａ２の両端部、すなわち、下側列Ａ２の最も外側に配置されている。メモリー端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡの接触部は、９つの端子の全体が配置されている領域内の略中央に集合して配置されている。また、第１、第２の短絡検出端子ＣＯ１、ＣＯ２及び第１、第２の装着検出端子ＤＴ１、ＤＴ２の接触部は、メモリー端子ＲＳＴ、ＳＣＫ、ＶＤＤ、ＶＳＳ、ＳＤＡの集合の四隅に配置されている。
【００３０】
図４に、本実施形態における印刷装置の電気的構成の基本的な構成例を示す。本構成例の印刷装置１０００は、印刷材収容体１００、集積回路装置３００、主制御部４００、低電圧電源４４１、高電圧電源４４２、表示部４３０、抵抗素子ＲＡ及び静電容量素子ＣＡを含む。集積回路装置３００は、短絡検出部３１０、高電圧印加制御部３２０、装着検出部３３０、ＣＯ（カートリッジアウト）検出部３４０及び制御部３５０を含む。なお、本実施形態の印刷装置は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。例えば、ＣＯ検出部３４０を省略することができる。
【００３１】
主制御部４００は、ＣＰＵ４１０と、メモリー４２０とを含み、集積回路装置３００との間でバスＢＵＳを介して必要な通信を行う。
【００３２】
表示部４３０は、ユーザーに印刷装置１０００の動作状態やカートリッジの装着状態などの各種の通知を行うためのものである。表示部４３０は、例えば、図１の操作部１３００に設けられる。
【００３３】
低電圧電源４４１は、低電圧電源電圧（第１の電源電圧）ＶＤＤを生成する。第１の電源電圧ＶＤＤは、ロジック回路に用いられる通常の電源電圧（定格３．３Ｖ）である。高電圧電源４４２は、第１の装着検出端子ＤＴ１に高電圧を印加するための電源であって、高電圧電源電圧（第２の電源電圧）ＶＨＶを生成する。第２の電源電圧ＶＨＶは、印刷ヘッドを駆動してインクを吐出させるために用いられる高い電圧（例えば定格４２Ｖ）である。これらの電圧ＶＤＤ、ＶＨＶは、集積回路装置３００に供給され、また、必要に応じて他の回路にも供給される。具体的には、例えば高電圧電源電圧ＶＨＶは、高電圧電源４４２から抵抗素子ＲＡを介して集積回路装置３００の高電圧印加制御部３２０に供給され、高電圧印加制御部３２０から出力される高電圧出力電圧ＶＨＯが印刷材収容体１００の第１の装着検出端子ＤＴ１及び装着検出部３３０に供給される。
【００３４】
カートリッジの基板２００（図３）に設けられた９つの端子のうち、リセット端子ＲＳＴと、クロック端子ＳＣＫと、電源端子ＶＤＤと、接地端子ＶＳＳと、データ端子ＳＤＡは、記憶装置２０３に電気的に接続されている。記憶装置２０３は、アドレス端子を持たず、クロック端子ＳＣＫから入力されるクロック信号のパルス数と、データ端子ＳＤＡから入力されるコマンドデータとに基づいてアクセスするメモリセルが決定され、クロック信号に同期して、データ端子ＳＤＡよりデータを受信し、もしくは、データ端子ＳＤＡからデータを送信する不揮発性メモリーである。クロック端子ＳＣＫは、制御部３５０から記憶装置２０３にクロック信号を供給するために用いられる。
【００３５】
電源端子ＶＤＤと接地端子ＶＳＳには、印刷装置１０００からの記憶装置を駆動するための電源電圧（例えば３．３Ｖ）と接地電圧（０Ｖ）がそれぞれ供給されている。この記憶装置２０３を駆動するための電源電圧は、第１の電源電圧ＶＤＤから直接与えられる電圧か、第１の電源電圧ＶＤＤから生成されるもので第１の電源電圧ＶＤＤよりも低い電圧でもよい。
【００３６】
データ端子ＳＤＡは、制御部３５０と記憶装置２０３との間で、データ信号をやり取りするために用いられる。リセット端子ＲＳＴは、制御部３５０から記憶装置２０３にリセット信号を供給するために用いられる。
【００３７】
第１、第２の装着検出端子ＤＴ１、ＤＴ２は、印刷材収容体（インクカートリッジ）１００がカートリッジ装着部１１００に正しく装着されているか否かを検出する際に使用される。第１の装着検出端子ＤＴ１と第２の装着検出端子ＤＴ２との間には、装着検出用抵抗素子ＲＤが設けられる。装着検出部３３０は、高電圧電源４４２から供給される高電圧（具体的には高電圧出力電圧ＶＨＯ）に基づいて生成される基準電圧と、装着検出用抵抗素子ＲＤを流れる電流とに基づいて、印刷材収容体１００の装着を検出する。具体的には、高電圧印加制御部３２０から出力される高電圧出力電圧ＶＨＯが第１の装着検出端子ＤＴ１に印加されることで、装着検出用抵抗素子ＲＤに電圧が印加されて電流が流れ、この電流を装着検出部３３０が検出することで、装着を検出する。この装着検出の方法については、後で詳細に説明する。
【００３８】
第１、第２の短絡検出端子ＣＯ１、ＣＯ２は、印刷材収容体１００（具体的には、基板２００）の内部で、例えば電気的に接続されている。ＣＯ検出部３４０は、後述するように、ＣＯ１とＣＯ２との間の電気的導通を検出することで、ＣＯ１及びＣＯ２がカートリッジ装着部１１００の対応する端子にそれぞれ電気的に接触しているか否か、即ち、印刷材収容体１００が正しく装着されているか否かを検出することができる。もっとも、本実施形態の印刷装置では、第１、第２の装着検出端子ＤＴ１、ＤＴ２及び装着検出部３３０が設けられており、これらを用いることで印刷材収容体１００の装着を検出することができるから、ＣＯ検出部３４０を省略することができる。ＣＯ検出部３４０を省略した場合、或いはＣＯ検出部３４０を用いた装着検出（カートリッジアウト検出）を実行しない場合には、ＣＯ１とＣＯ２とを電気的に接続しなくてもよい。
【００３９】
第１、第２の短絡検出端子ＣＯ１、ＣＯ２と検出ノードＮＤとの間にダイオードＤ１、Ｄ２が設けられているが、ＣＯ検出（カートリッジアウト検出）を行わない場合には、ダイオードを介さずに、ＣＯ１、ＣＯ２を検出ノードＮＤに直接接続してもよい。
【００４０】
短絡検出部３１０は、第１の短絡検出端子ＣＯ１及び第２の短絡検出端子ＣＯ２の少なくとも一方と、第１の装着検出端子ＤＴ１及び第２の装着検出端子ＤＴ２の少なくとも一方との間の短絡を、検出ノードＮＤの電圧と参照電圧との比較に基づいて検出する。即ち、検出ノードＮＤの電圧が参照電圧より高くなる場合に、短絡を検出する。短絡検出部３１０は、短絡を検出すると、制御部３５０に対して短絡検出信号ＶＳＨＴを出力する。
【００４１】
高電圧印加制御部３２０は、制御部３５０からの制御信号ＶＣＮＴに基づいて、高電圧電源４４２からの高電圧ＶＨＶの供給を遮断する。ここで、参照電圧は、上記の短絡が生じた場合に、記憶装置２０３（或いは、ＣＯ検出部３４０などの回路）が破壊されない電圧値に設定される。こうすることで、短絡検出部３１０は、検出ノードＮＤの電圧が記憶装置２０３などの回路を破壊する電圧値に到達する前に、短絡を検出することができる。
【００４２】
制御部３５０は、記憶装置２０３に対するデータの書き込み又は読み出しの制御を行い、また装着検出、ＣＯ検出、短絡検出、高電圧の遮断などに必要な制御を行う。制御部３５０は、例えばＣＭＯＳトランジスターなどで構成されるロジック回路で実現することができる。制御部３５０は、短絡検出信号ＶＳＨＴに基づいて、高電圧印加制御部３２０に対して高電圧ＶＨＶの供給を遮断するための制御信号ＶＣＮＴを出力する。
【００４３】
先に図３（Ａ）に示したように、第１の短絡検出端子ＣＯ１と第１の装着検出端子ＤＴ１とは隣り合っており、第２の短絡検出端子ＣＯ２と第２の装着検出端子ＤＴ２とは隣り合っている。そのために、例えば導電性のインク等が基板２００の端子側に付着することで、隣り合っている２つの端子ＣＯ１とＤＴ１、或いはＣＯ２とＤＴ２が導電性のインク等によって短絡（リーク）する可能性がある。また、第１の装着検出端子ＤＴ１と電源端子ＶＤＤとが短絡したり、第２の装着検出端子ＤＴ２とデータ端子ＳＤＡとが短絡したりする可能性もある。
【００４４】
上述したように、装着検出部３３０による装着検出時には、高電圧ＶＨＯが第１の装着検出端子ＤＴ１に印加される。従って、導電性インク等により第１、第２の装着検出端子ＤＴ１、ＤＴ２と第１、第２の短絡検出端子ＣＯ１、ＣＯ２とが短絡（リーク）している場合には、装着検出時にＣＯ検出部３４０に高電圧が印加されるおそれがある。また、第１、第２の装着検出端子ＤＴ１、ＤＴ２と電源端子ＶＤＤ又はデータ端子ＳＤＡとが短絡している場合には、記憶装置２０３に高電圧が印加されるおそれがある。
【００４５】
本実施形態の印刷装置によれば、短絡検出部３１０が端子間の短絡を検出し、短絡が検出された場合には、高電圧印加制御部３２０が高電圧電源４４２からの高電圧ＶＨＶの供給を遮断することができる。
【００４６】
具体的には、例えば図４のＢ１に示すように、ＤＴ１とＣＯ１とが短絡している場合には、ＤＴ１からＣＯ１へ、そしてＣＯ１から検出ノードＮＤへダイオードＤ１の順方向電流が流れ、その結果、検出ノードＮＤの電位が上昇する。また、図４のＢ２に示すように、ＤＴ２とＣＯ２とが短絡している場合には、ＤＴ２からＣＯ２へ、そしてＣＯ２から検出ノードＮＤへダイオードＤ２の順方向電流が流れ、その結果、検出ノードＮＤの電位が上昇する。短絡検出部３１０は、この検出ノードＮＤの電圧と参照電圧とを比較することで、短絡を検出することができる。なお、以下の説明において、特に断りがない限り、ＤＴ１とＣＯ１との短絡及びＤＴ２とＣＯ２との短絡を単に「短絡」、或いは「端子間の短絡」と呼ぶ。
【００４７】
抵抗素子ＲＡは、高電圧電源４４２と第１の装着検出端子ＤＴ１との間に設けられる。具体的には、例えば高電圧電源４４２と集積回路装置３００との間に設けられる。また、静電容量素子（キャパシター）ＣＡは、短絡検出部３１０の検出ノードＮＤと低電位側電源ノード（接地ノード）ＶＳＳとの間に設けられる。こうすることで、短絡が検出される場合に、第１の装着検出端子ＤＴ１に高電圧（高電圧出力電圧ＶＨＯ）が印加されてから、短絡検出部３１０の検出ノードＮＤの電圧が所定の電圧になるまでの時間が、抵抗素子ＲＡの抵抗値と静電容量素子ＣＡの容量値（キャパシタンス値）とに基づいて設定される。ここで所定の電圧とは、例えば上記の参照電圧より高く、且つ、記憶装置２０３などが破壊されない電圧値である。
【００４８】
抵抗素子ＲＡと静電容量素子（キャパシター）ＣＡとを設けることで、検出ノードＮＤの電位の上昇を緩やかにすることができる。具体的には、第１の装着検出端子ＤＴ１に高電圧（高電圧出力電圧ＶＨＯ）が印加されてから、検出ノードＮＤの電圧（ＶＳＳを基準電位とする電圧）が所定の電圧になるまでの時間は、抵抗素子ＲＡの抵抗値と静電容量素子ＣＡの容量値との積が大きいほど、長くなる。後述するように、検出ノードＮＤの電圧の上昇を緩やかにすることで、端子に印加される電圧が記憶装置２０３などの回路が破壊される電圧に到達する前に、高電圧ＶＨＶの供給を遮断することができる。
【００４９】
本実施形態の印刷装置によれば、短絡検出部３１０が端子間の短絡を検出し、短絡が検出された場合には、高電圧印加制御部３２０が高電圧電源４４２からの高電圧ＶＨＶの供給を遮断することができる。さらに抵抗素子ＲＡと静電容量素子ＣＡとを設けることで、電圧の上昇を緩やかにすることができる。こうすることで、ＣＯ検出部３４０や記憶装置２０３などの回路を破壊するおそれのある高電圧が印加される前に、高電圧ＶＨＶの供給を遮断することができる。その結果、確実で安全な装着検出が可能であって、信頼性の高い印刷装置を実現することができる。
【００５０】
抵抗素子ＲＡは、高電圧電源４４２と集積回路装置３００との間に設けられてもよく、このようにすることで、高電圧電源４４２に対する過電流保護用抵抗素子として機能することができる。また抵抗素子ＲＡは、集積回路装置３００に含まれる高電圧電源ノードと低電位側電源ノードとの短絡を検出する短絡検出用抵抗素子としても機能することができる。即ち、集積回路装置３００の内部で何らかの原因により高電圧電源ノードと低電位側電源ノードとの短絡が発生した場合に、抵抗素子ＲＡを流れる電流が急激に増加し、これによって集積回路装置３００に入力する高電圧ＶＨＶの電圧が急激に降下する。この電圧降下を検出することで、集積回路装置３００内部での短絡を検出することができる。なお、この電圧降下を検出するための回路は、図示していないが、例えばコンパレーターなどを用いて構成することができる。
【００５１】
図５に、本実施形態の印刷装置において複数の印刷材収容体を含む場合の構成例を示す。図５に示される印刷装置１０００の構成例は、４個の印刷材収容体（インクカートリッジ）１００（ＩＣ１〜ＩＣ４）を含む。なお、印刷材収容体の個数は４個に限定されるものではなく、２個、３個、或いは５個以上であってもよい。
【００５２】
各印刷材収容体ＩＣ１〜ＩＣ４は、図４に示したものと同様な構成であるから、詳細な説明を省略する。また、集積回路装置３００の構成も、図４に示したものと同様である。但し、図５では、説明の便宜上、ＣＯ検出部３４０を、ＣＯ検出部（出力側）３４０ａとＣＯ検出部（入力側）３４０ｂとに分けて示してある。
【００５３】
印刷装置が複数の印刷材収容体を含む場合には、複数の印刷材収容体（例えばＩＣ１〜ＩＣ４）の各印刷材収容体の第１の短絡検出端子ＣＯ１及び第２の短絡検出端子ＣＯ２は、複数のダイオード素子（例えばＤ１〜Ｄ５）を介して１つの短絡検出部３１０の検出ノードＮＤに接続される。具体的には、例えば図５では、ＩＣ１のＣＯ１はダイオードＤ１を介して、またＩＣ１のＣＯ２とＩＣ２のＣＯ１はダイオードＤ２を介して、またＩＣ２のＣＯ２とＩＣ３のＣＯ１はダイオードＤ３を介して、それぞれ検出ノードＮＤに接続される。各ダイオードのカソード（負極）が検出ノードＮＤに接続される。このようにすることで、ＣＯ検出部３４０によるカートリッジアウト検出に支障を与えることなく、短絡検出部３１０が短絡検出を行うことができる。
【００５４】
短絡検出の手法は、図４で説明したものと同様である。短絡検出部３１０は、検出ノードＮＤの電圧と参照電圧との比較に基づいて検出する。即ち、検出ノードＮＤの電圧が参照電圧より高くなる場合に、短絡を検出する。そして高電圧印加制御部３２０は、短絡検出部３１０が短絡を検出した場合に、高電圧電源４４２からの高電圧ＶＨＶの供給を遮断する。
【００５５】
抵抗素子ＲＢ１〜ＲＢ４は、装着検出部３３０による装着検出に用いられるものであって、それぞれ互いに異なる抵抗値を有する。こうすることで、印刷材収容体ＩＣ１〜ＩＣ４のうちの、どの印刷材収容体が非装着であるかを検出することができる。この装着検出の手法については、後で詳細に説明する。
【００５６】
ＣＯ検出部３４０（３４０ａ、３４０ｂ）によるカートリッジアウト検出は、次のように行われる。４個のインクカートリッジが全て装着されている場合には、図５に示すように、ＩＣ１の第１の短絡検出端子ＣＯ１からＩＣ４の第２の短絡検出端子ＣＯ２まで電気的に導通状態となる。従って、ＣＯ検出部（出力側）３４０ａから出力された信号ＤＰｉｎｓは、ＣＯ検出部（入力側）３４０ｂにより信号ＤＰｒｅｓとして検出される。一方、４個のインクカートリッジのうち、いずれか１個でも非装着の場合には、電気的に非導通であるから、ＣＯ検出部（入力側）３４０ｂは信号ＤＰｒｅｓを検出しない。このように、ＣＯ検出部（入力側）３４０ｂが信号ＤＰｒｅｓを検出するか否かによって、カートリッジアウトを検出することができる。
【００５７】
２．回路の詳細な構成例
図６に、短絡検出部３１０及び高電圧印加制御部３２０の詳細な構成例を示す。短絡検出部３１０は、コンパレーターＣＭＰ及び抵抗素子ＲＳを含む。また、高電圧印加制御部３２０は、Ｐ型トランジスターＴＰを含む。なお、本実施形態の短絡検出部３１０及び高電圧印加制御部３２０は図６の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００５８】
上述したように、短絡が発生している場合には、装着検出の際に検出ノードＮＤには、接地電圧（低電位側電源電圧）ＶＳＳ（例えば０Ｖ）より高い電圧が生じる。検出ノードＮＤの電圧は、コンパレーターＣＭＰの一方の入力端子（＋）に印加される。また、コンパレーターＣＭＰの他方の入力端子（−）には、参照電圧ＶＲＥＦが印加される。
【００５９】
コンパレーターＣＭＰは、入力端子（＋）の電圧が参照電圧ＶＲＥＦより低い場合には、短絡検出信号ＶＳＨＴとしてＬレベル（低電位レベル）を出力し、入力端子（＋）の電圧が参照電圧ＶＲＥＦより高い場合には、短絡検出信号ＶＳＨＴとしてＨレベル（高電位レベル）を出力する。従って、短絡が発生している場合には、検出ノードＮＤの電圧が参照電圧ＶＲＥＦより高くなることで、短絡検出信号ＶＳＨＴはＨレベルに設定される。参照電圧ＶＲＥＦは、短絡が生じた場合に、記憶装置２０３などが破壊されない電圧値に設定される。
【００６０】
制御部３５０は、短絡検出部３１０が短絡を検出した場合、即ち短絡検出信号ＶＳＨＴがＬレベルからＨレベルに変化した場合に、制御信号ＶＣＮＴをＬレベルからＨレベルに変化させる。
【００６１】
Ｐ型トランジスターＴＰは、ソースが高電圧電源ノードＶＨＶに接続され、ゲートには制御部３５０からの制御信号ＶＣＮＴが入力する。制御信号ＶＣＮＴがＬレベルの場合にはトランジスターＴＰがオン状態であるから、ドレインから高電圧ＶＨＯが出力される。一方、制御信号ＶＣＮＴがＨレベルの場合、即ち短絡が検出された場合にはトランジスターＴＰがオフ状態になるから、高電圧の供給が遮断される。従って、短絡検出部３１０が短絡を検出した場合には、制御部３５０からの制御信号ＶＣＮＴがＨレベルに設定され、トランジスターＴＰがオフ状態になり、その結果、高電圧出力ＶＨＯは遮断される。
【００６２】
高電圧出力ＶＨＯが遮断されると、印刷材収容体１００の第１の装着検出端子ＤＴ１には高電圧が印加されなくなるから、検出ノードＮＤの電圧はＬレベルに降下する。この場合には、短絡検出信号ＶＳＨＴは再びＬレベルに変化するが、制御部３５０は制御信号ＶＣＮＴをＨレベルに保持し続ける。このようにすることで、端子間の短絡が発生した場合に、短絡を検出して、高電圧の供給を遮断することができる。
【００６３】
図７は、抵抗素子ＲＡ及び静電容量素子ＣＡの効果を説明する図である。図７には、装着検出の際に短絡が発生している場合の、検出ノードＮＤの電圧Ｖ（ＮＤ）の時間的変化を示している。実線は、抵抗素子ＲＡの抵抗値と静電容量素子ＣＡの容量値との積（時定数）が大きい場合を示し、破線はその積が小さい場合を示す。
【００６４】
高電圧ＶＨＯが印加されると、図７に示すように、検出ノードＮＤの電圧Ｖ（ＮＤ）が上昇していく。この電圧上昇は、時定数が大きいほど緩やかであり、逆に時定数が小さいほど急峻になる。Ｖ（ＮＤ）が参照電圧ＶＲＥＦを越えるタイミングで、短絡検出部３１０は短絡を検出する。例えば図７では、時定数が大きい場合（実線）にはｔ１で、時定数が小さい場合（破線）にはｔ３で、短絡検出部３１０が短絡を検出する。
【００６５】
短絡検出部３１０が短絡を検出してから、高電圧印加制御部３２０が高電圧ＶＨＯを遮断するまでには、一定の時間（遅延時間）ＴＤを要する。例えば図７に示すように、時定数が大きい場合（実線）にはｔ２で高電圧ＶＨＯが遮断され、この時にはＶ（ＮＤ）は電圧値Ｖ１まで上昇している。一方、時定数が小さい場合（破線）にはｔ４で高電圧ＶＨＯが遮断され、この時にはＶ（ＮＤ）は電圧値Ｖ３（Ｖ３＞Ｖ１）まで上昇している。このように、時定数を大きく設定することで、高電圧ＶＨＯが遮断されるまでに到達する電圧値を低くすることができる。
【００６６】
例えば図７に示すように、Ｖ（ＮＤ）が電圧値Ｖ２を越えた場合に記憶装置２０３などが破壊されるおそれがある場合には、上記の時定数を調整することで、高電圧ＶＨＯが遮断されるまでに到達する電圧値をＶ２より低い値に設定することができる。なお、具体的には、抵抗素子ＲＡの抵抗値及び静電容量素子ＣＡの容量値は、回路シミュレーション等により、装着検出に支障を与えない範囲で望ましい値に設定することができる。
【００６７】
図８（Ａ）、図８（Ｂ）は、本実施形態の印刷装置におけるカートリッジ（印刷材収容体）の装着検出の手法を説明する図である。図８（Ａ）では、印刷装置のカートリッジ装着部１１００に装着可能なカートリッジＩＣ１〜ＩＣ４が全て装着された状態を示している。４つのカートリッジＩＣ１〜ＩＣ４の装着検出用抵抗素子ＲＤの抵抗値は、同一の値Ｒに設定されている。各カートリッジの装着検出用抵抗素子ＲＤとそれぞれ直列接続される抵抗素子ＲＢ１〜ＲＢ４が設けられている。これらの抵抗素子ＲＢ１〜ＲＢ４の抵抗値は、互いに異なる値に設定されている。具体的には、これらの抵抗素子ＲＢ１〜ＲＢ４のうち、ｎ番目（ｎ＝１〜４）のカートリッジＩＣｎに対応づけられた抵抗素子ＲＢｎの抵抗値は、（２ｎ−１）Ｒ（Ｒは一定値）に設定されている。この結果、ｎ番目のカートリッジ内の装着検出用抵抗素子ＲＤと、抵抗素子ＲＢｎとの直列接続によって、２ｎＲの抵抗値を有する抵抗が形成される。ｎ番目（ｎ＝１〜Ｎ）のカートリッジに対する２ｎＲの抵抗は、装着検出部３３０に対して互いに並列に接続される。なお、以下では、装着検出用抵抗素子ＲＤと抵抗素子ＲＢ１〜ＲＢ４との直列接続により形成される合成抵抗７０１〜７０４を単に「抵抗」とも呼ぶ。
【００６８】
装着検出部３３０で検出される検出電流ＩＤＥＴは、装着検出部３３０のバイアス電圧をＶＲＥＦとすると、これらの４つの抵抗７０１〜７０４の合成抵抗値Ｒｃで電圧（ＶＨＯ−ＶＲＥＦ）を除した値（ＶＨＯ−ＶＲＥＦ）／Ｒｃである。ここで、カートリッジの個数をＮとしたとき、Ｎ個のカートリッジが全て装着されている場合には、検出電流ＩＤＥＴは以下の式で与えられる。
【００６９】
【数１】
【００７０】
【数２】
【００７１】
１つ以上のカートリッジが未装着であれば、これに応じて合成抵抗値Ｒｃが上昇し、検出電流ＩＤＥＴは低下する。
【００７２】
図８（Ｂ）は、カートリッジＩＣ１〜ＩＣ４の装着状態と、検出電流ＩＤＥＴとの関係を示している。図の横軸は、１６種類の装着状態を示しており、縦軸はこれらの装着状態における検出電流ＩＤＥＴの値を示している。１６種類の装着状態は、４つのカートリッジＩＣ１〜ＩＣ４から任意に１〜４個を選択することによって得られる１６個の組み合わせに対応している。なお、これらの個々の組み合わせを「サブセット」とも呼ぶ。検出電流ＩＤＥＴは、これらの１６種類の装着状態を一意に識別可能な電流値となる。換言すれば、４つのカートリッジＩＣ１〜ＩＣ４に対応づけられた４つの抵抗７０１〜７０４の個々の抵抗値は、４つのカートリッジが取り得る１６種類の装着状態が、互いに異なる合成抵抗値Ｒｃを与えるように設定されている。
【００７３】
４つのカートリッジＩＣ１〜ＩＣ４が全て装着状態にあれば、検出電流ＩＤＥＴはその最大値Ｉｍａｘとなる。一方、最も抵抗値の大きな抵抗７０４に対応づけられたカートリッジＩＣ４のみが未装着の状態では、検出電流ＩＤＥＴは最大値Ｉｍａｘの０．９３倍となる。従って、検出電流ＩＤＥＴが、これらの２つの電流値の間の値として予め設定されたしきい値電流Ｉｔｈｍａｘ以上であるか否かを調べれば、４つのカートリッジＩＣ１〜ＩＣ４が全て装着されているか否かを検出することが可能である。なお、装着検出のために、通常のロジック回路の電源電圧（約３．３Ｖ）よりも高い電圧ＶＨＯを使用する理由は、検出電流ＩＤＥＴのダイナミックレンジを広くとることによって、検出精度を高めるためである。
【００７４】
装着検出部３３０は、検出電流ＩＤＥＴをデジタル検出信号ＳＩＤＥＴに変換して、ＣＰＵ４１０（図４）にそのデジタル検出信号ＳＩＤＥＴを送信する。ＣＰＵ４１０は、このデジタル検出信号ＳＩＤＥＴの値から、１６種類の装着状態のいずれであるかを判定することが可能である。１つ以上のカートリッジが未装着であると判定された場合には、ＣＰＵ４１０は、表示部４３０にその未装着状態を示す情報（文字や画像）を表示してユーザーに通知する。
【００７５】
上述したカートリッジの装着検出処理は、Ｎ個のカートリッジに関する２Ｎ種類の装着状態に応じて合成抵抗値Ｒｃが一意に決まり、これに応じて検出電流ＩＤＥＴが一意に決まることを利用している。ここで、抵抗７０１〜７０４の抵抗値の許容誤差をεと仮定する。また、全カートリッジＩＣ１〜ＩＣ４が装着された状態の第１の合成抵抗値をＲｃ１とし、４番目のカートリッジＩＣ４のみが非装着である状態の第２の合成抵抗値をＲｃ２とすると、Ｒｃ１＜Ｒｃ２が成立する（図８（Ｂ））。この関係Ｒｃ１＜Ｒｃ２は、各抵抗７０１〜７０４の抵抗値が許容誤差±εの範囲内で変動する場合にも成立することが好ましい。このとき、最悪条件は、許容誤差±εを考慮した場合に、第１の合成抵抗値Ｒｃ１がその最大値Ｒｃ１ｍａｘを取り、第２の合成抵抗値Ｒｃ２がその最小値Ｒｃ２ｍｉｎを取る場合である。これらの合成抵抗値Ｒｃ１ｍａｘ、Ｒｃ２ｍｉｎを識別できるようにするためには、Ｒｃ１ｍａｘ＜Ｒｃ２ｍｉｎという条件が満足されていれば良い。この条件Ｒｃ１ｍａｘ＜Ｒｃ２ｍｉｎから、以下の式が導かれる。
【００７６】
【数３】
【００７７】
すなわち、許容誤差±εが（３）式を満足すれば、常にＮ個のカートリッジの装着状態に応じて合成抵抗値Ｒｃが一意に決まり、これに応じて検出電流ＩＤＥＴが一意に決まることを保証することができる。但し、実際の設計上の抵抗値の許容誤差は、（３）式の右辺の値よりも小さな値に設定することが好ましい。また、上述のような検討を行わずに、抵抗７０１〜７０４の抵抗値の許容誤差を十分に小さな値（例えば１％以下の値）に設定するようにしてもよい。
【００７８】
図９は、本実施形態の印刷装置の装着検出部３３０の詳細な構成例である。装着検出部３３０は、電流−電圧変換部７１０と、電圧比較部７２０と、比較結果記億部７３０と、電圧補正部７４０とを含む。なお、本実施形態の装着検出部３３０は図９の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００７９】
電流−電圧変換部７１０は、オペアンプ７１２と帰還抵抗Ｒ１１とで構成される反転増幅回路である。オペアンプ７１２の出力電圧ＶＤＥＴは、以下の式で与えられる。
【００８０】
【数４】
【００８１】
ここで、ＶＨＯは高電圧印加制御部３２０（図４）の出力電圧、Ｒｃは４つの抵抗７０１〜７０４（図８（Ａ））の合成抵抗である。この出力電圧ＶＤＥＴは、検出電流ＩＤＥＴに対応する電圧値を有する。
【００８２】
なお、（４）式で与えられる電圧ＶＤＥＴは、検出電流ＩＤＥＴによる電圧（ＩＤＥＴ・Ｒ１１）を反転した値を示す。そこで、電流−電圧変換部７１０に反転増幅器を追加し、この追加の反転増幅器で電圧ＶＤＥＴを反転した電圧を、電流−電圧変換部７１０の出力電圧として出力してもよい。この追加の反転増幅器の増幅率の絶対値は、１とすることが好ましい。
【００８３】
電圧比較部７２０は、しきい値電圧生成部７２２とコンパレーター７２４（オペアンプ）と切換制御部７２６とを有している。しきい値電圧生成部７２２は、参照電圧ＶＲＥＦを複数の抵抗Ｒ１〜Ｒｍで分圧して得られる複数のしきい値電圧Ｖｔｈ（ｊ）の一つを、切換スイッチ７２３で選択して出力する。これらの複数のしきい値電圧Ｖｔｈ（ｊ）は、図８（Ｂ）に示した１６種類の装着状態における検出電流ＩＤＥＴの値を識別するしきい値に相当する。コンパレーター７２４は、電流−電圧変換部７１０の出力電圧ＶＤＥＴと、しきい値電圧生成部７２２から出力されるしきい値電圧Ｖｔｈ（ｊ）とを比較して、２値の比較結果を出力する。
【００８４】
切換制御部７２６は、出力電圧ＶＤＥＴとしきい値電圧Ｖｔｈ（ｊ）との比較結果に基づいて、次にしきい値電圧生成部７２２から出力すべき電圧値Ｖｔｈ（ｊ）を切り換える制御を行う。
【００８５】
比較結果記億部７３０は、電圧比較部７２０から出力される２値の比較結果に基づいて、ビットレジスター７３４内の適切なビット位置にフラグを立てる（例えば１を書き込む）。この切換スイッチ７３２の切り換えタイミングは、切換制御部７２６から指定される。ビットレジスター７３４は、印刷装置に装着可能な個々のカートリッジの装着の有無を示すＮ個（ここではＮ＝４）のカートリッジ検出ビットと、異常な電流値が検出されたことを示す異常フラグビットとを有している。異常フラグビットは、全てのカートリッジが装着されている状態での電流値Ｉｍａｘ（図８（Ｂ））に比べて有意に大きな電流が流れている場合にＨレベルとなる。但し、異常フラグビットは省略可能である。ビットレジスター７３４に格納された複数のビット値は、デジタル検出信号ＳＩＤＥＴ（検出電流信号）として主制御部４００のＣＰＵ４１０（図４）に送信される。ＣＰＵ４１０は、このデジタル検出信号ＳＩＤＥＴのビット値から、個々のカートリッジが装着されているか否かを判定する。前述したように、デジタル検出信号ＳＩＤＥＴの４つのビット値は、個々のカートリッジが装着されているか否かを示している。従って、ＣＰＵ４１０は、デジタル検出信号ＳＩＤＥＴの個々のビット値から、個々のカートリッジが装着されているか否かを直ちに判定することが可能である。
【００８６】
電圧比較部７２０と比較結果記億部７３０の両者は、いわゆるＡ−Ｄ変換部を構成している。Ａ−Ｄ変換部としては、図９に示した電圧比較部７２０と比較結果記億部７３０の代わりに、周知の他の種々の構成を採用することが可能である。
【００８７】
電圧補正部７４０は、しきい値電圧生成部７２２で生成される複数のしきい値電圧Ｖｔｈ（ｊ）を、装着検出用の高電圧ＶＨＯの変動に追従して補正するための回路である。電圧補正部７４０は、オペアンプ７４２と２つの抵抗Ｒ２１、Ｒ２２とを含む反転増幅回路として構成されている。オペアンプ７４２の反転入力端子には、入力抵抗Ｒ２２を介して高電圧印加制御部３２０の出力電圧ＶＨＯが入力されており、非反転入力端子には参照電圧ＶＲＥＦが入力されている。このとき、オペアンプ７４２の出力電圧ＡＧＮＤは以下の式で与えられる。
【００８８】
【数５】
【００８９】
この電圧ＡＧＮＤは、しきい値電圧生成部７２２の低電圧側の基準電圧ＡＧＮＤとして使用される。例えば、ＶＲＥＦ＝２．４Ｖ、ＶＨＯ＝４２Ｖ、Ｒ２１＝２０ｋΩ、Ｒ２２＝４００ｋΩとすれば、ＡＧＮＤ＝０．４２Ｖとなる。上述した（４）式と、（５）式とを比較すれば理解できるように、しきい値電圧生成部７２２の低電圧側の基準電圧ＡＧＮＤは、検出電圧値ＶＤＥＴと同様に、高電圧印加制御部３２０の出力電圧ＶＨＯ（すなわち高電圧電源ＶＨＶ）の値に応じて変化する。これらの２つの電圧ＡＧＮＤ、ＶＤＥＴの差異は、抵抗比Ｒ２１／Ｒ２２、Ｒ１１／Ｒｃの差から生じている。このような電圧補正部７４０を使用すれば、電源電圧ＶＨＶが何らかの原因で変動しても、しきい値電圧生成部７２２で生成される複数のしきい値電圧Ｖｔｈ（ｊ）が、電源電圧ＶＨＶの変動に追従して変化する。この結果、検出電圧値ＶＤＥＴと複数のしきい値電圧Ｖｔｈ（ｊ）の両方が、電源電圧ＶＨＶの変動に追従して変化するので、電圧比較部７２０において正確な装着状態を表す比較結果を得ることができる。特に、抵抗比Ｒ２１／Ｒ２２と抵抗比Ｒ１１／Ｒｃ１（Ｒｃ１は全カートリッジ装着時の合成抵抗値）の値を等しく設定すれば、検出電圧値ＶＤＥＴと複数のしきい値電圧Ｖｔｈ（ｊ）を、電源電圧ＶＨＶの変動に対してほぼ同じ変化幅で変化するように正確に追従させることが可能である。但し、電圧補正部７４０は省略してもよい。
【００９０】
以上説明したように、本実施形態の印刷装置によれば、複数の印刷材収容体（インクカートリッジ）を用いる場合において、どのインクカートリッジが未装着であるかを検出することができる。さらにこの装着検出時において、インクカートリッジの端子間で短絡が発生している場合に、その短絡を検出して装着検出に用いる高電圧の供給を遮断することができる。また、さらに抵抗素子と静電容量素子とを設けることで、端子に印加される電圧の急峻な上昇を抑えることができる。その結果、端子に印加される電圧が記憶装置などの回路を破壊するおそれのある電圧値に到達する前に、高電圧の供給を遮断することができる。その結果、確実で安全な装着検出が可能であって、信頼性の高い印刷装置を実現することなどができる。
【００９１】
なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例は全て本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また印刷装置の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【００９２】
１００ 印刷材収容体、２００ 基板、２０１ ボス溝、２０２ ボス穴、
２０３ 記憶装置、３００ 集積回路装置、３１０ 短絡検出部、
３２０ 高電圧印加制御部、３３０ 装着検出部、３４０ ＣＯ検出部、
３５０ 制御部、４００ 主制御部、４１０ ＣＰＵ、４２０ メモリー、
４３０ 表示部、４４１ 低電圧電源、４４２ 高電圧電源、
ＣＯ１、ＣＯ２ 第１、第２の短絡検出端子、
ＤＴ１、ＤＴ２ 第１、第２の装着検出端子、
ＮＤ 検出ノード、ＲＡ 抵抗素子、ＣＡ 静電容量素子
【特許請求の範囲】
【請求項１】
第１の短絡検出端子と、第２の短絡検出端子と、第１の装着検出端子と、第２の装着検出端子とを有する印刷材収容体と、
前記第１の装着検出端子に高電圧を印加するための高電圧電源と、
前記第１の短絡検出端子及び前記第２の短絡検出端子の少なくとも一方と、前記第１の装着検出端子及び前記第２の装着検出端子の少なくとも一方との間の短絡を、検出ノードの電圧と参照電圧との比較に基づいて検出する短絡検出部と、
前記短絡検出部が短絡を検出した場合に、前記高電圧電源からの高電圧の供給を遮断する高電圧印加制御部と、
前記高電圧電源と前記第１の装着検出端子との間に設けられる抵抗素子と、
前記短絡検出部の前記検出ノードと低電位側電源ノードとの間に設けられる静電容量素子とを含み、
前記短絡が検出される場合に、前記第１の装着検出端子に前記高電圧が印加されてから、前記短絡検出部の前記検出ノードの電圧が所定の電圧になるまでの時間が、前記抵抗素子の抵抗値と前記静電容量素子の容量値とに基づいて設定されることを特徴とする印刷装置。
【請求項２】
請求項１において、
集積回路装置を含み、
前記短絡検出部及び前記高電圧印加制御部は、前記集積回路装置に設けられ、
前記抵抗素子は、
前記高電圧電源と前記集積回路装置との間に設けられ、前記高電圧電源に対する過電流保護用抵抗素子であることを特徴とする印刷装置。
【請求項３】
請求項２において、
前記抵抗素子は、
前記集積回路装置に含まれる高電圧電源ノードと前記低電位側電源ノードとの短絡を検出する短絡検出用抵抗素子であることを特徴とする印刷装置。
【請求項４】
請求項２又は３において、
前記印刷材収容体は、
前記第１の装着検出端子と前記第２の装着検出端子との間に設けられる装着検出用抵抗素子を含み、
前記集積回路装置は、
前記印刷材収容体の装着を検出する装着検出部を含み、
前記装着検出部は、
前記高電圧電源から供給される前記高電圧に基づいて生成される基準電圧と、前記装着検出用抵抗素子を流れる電流とに基づいて、前記印刷材収容体の装着を検出することを特徴とする印刷装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
複数の前記印刷材収容体を含み、
前記複数の印刷材収容体の各印刷材収容体の前記第１の短絡検出端子及び前記第２の短絡検出端子は、複数のダイオード素子を介して１つの前記短絡検出部の前記検出ノードに接続されることを特徴とする印刷装置。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記印刷材収容体は、記憶装置を含み、
前記参照電圧は、前記短絡が生じた場合に、前記記憶装置が破壊されない電圧値に設定されることを特徴とする印刷装置。
【請求項１】
第１の短絡検出端子と、第２の短絡検出端子と、第１の装着検出端子と、第２の装着検出端子とを有する印刷材収容体と、
前記第１の装着検出端子に高電圧を印加するための高電圧電源と、
前記第１の短絡検出端子及び前記第２の短絡検出端子の少なくとも一方と、前記第１の装着検出端子及び前記第２の装着検出端子の少なくとも一方との間の短絡を、検出ノードの電圧と参照電圧との比較に基づいて検出する短絡検出部と、
前記短絡検出部が短絡を検出した場合に、前記高電圧電源からの高電圧の供給を遮断する高電圧印加制御部と、
前記高電圧電源と前記第１の装着検出端子との間に設けられる抵抗素子と、
前記短絡検出部の前記検出ノードと低電位側電源ノードとの間に設けられる静電容量素子とを含み、
前記短絡が検出される場合に、前記第１の装着検出端子に前記高電圧が印加されてから、前記短絡検出部の前記検出ノードの電圧が所定の電圧になるまでの時間が、前記抵抗素子の抵抗値と前記静電容量素子の容量値とに基づいて設定されることを特徴とする印刷装置。
【請求項２】
請求項１において、
集積回路装置を含み、
前記短絡検出部及び前記高電圧印加制御部は、前記集積回路装置に設けられ、
前記抵抗素子は、
前記高電圧電源と前記集積回路装置との間に設けられ、前記高電圧電源に対する過電流保護用抵抗素子であることを特徴とする印刷装置。
【請求項３】
請求項２において、
前記抵抗素子は、
前記集積回路装置に含まれる高電圧電源ノードと前記低電位側電源ノードとの短絡を検出する短絡検出用抵抗素子であることを特徴とする印刷装置。
【請求項４】
請求項２又は３において、
前記印刷材収容体は、
前記第１の装着検出端子と前記第２の装着検出端子との間に設けられる装着検出用抵抗素子を含み、
前記集積回路装置は、
前記印刷材収容体の装着を検出する装着検出部を含み、
前記装着検出部は、
前記高電圧電源から供給される前記高電圧に基づいて生成される基準電圧と、前記装着検出用抵抗素子を流れる電流とに基づいて、前記印刷材収容体の装着を検出することを特徴とする印刷装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
複数の前記印刷材収容体を含み、
前記複数の印刷材収容体の各印刷材収容体の前記第１の短絡検出端子及び前記第２の短絡検出端子は、複数のダイオード素子を介して１つの前記短絡検出部の前記検出ノードに接続されることを特徴とする印刷装置。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記印刷材収容体は、記憶装置を含み、
前記参照電圧は、前記短絡が生じた場合に、前記記憶装置が破壊されない電圧値に設定されることを特徴とする印刷装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−２４５７２７（Ｐ２０１２−２４５７２７Ａ）
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願番号】特願２０１１−１２０２８４（Ｐ２０１１−１２０２８４）
【出願日】平成２３年５月３０日（２０１１．５．３０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願日】平成２３年５月３０日（２０１１．５．３０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]