双方向伝送回路及び送受信素子
【課題】複数の送受信素子が伝送バスを介して信号を送受信する双方向伝送回路において、信号の反射を抑止した高速伝送と消費電力の低減とを同時に実現できるようにする。
【解決手段】第１送受信素子１０が送信側として動作する場合、第１制御部１７が、第１スイッチによる伝送バス２の第１終端抵抗１４を介した第１終端電圧源１５への接続をオフに設定するとともに、第２制御部２７が、第２スイッチ２６による伝送バス２の第２終端抵抗２４を介した第２終端電圧源２５への接続をオンに設定するように構成する。
【解決手段】第１送受信素子１０が送信側として動作する場合、第１制御部１７が、第１スイッチによる伝送バス２の第１終端抵抗１４を介した第１終端電圧源１５への接続をオフに設定するとともに、第２制御部２７が、第２スイッチ２６による伝送バス２の第２終端抵抗２４を介した第２終端電圧源２５への接続をオンに設定するように構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送バスを介して複数の送受信素子が相互に信号を送受信する、ＳＳＴＬ（Stab Series Terminated Logic）の双方向伝送回路に関する。
【背景技術】
【０００２】
図２に従来のＳＳＴＬ（Stab Series Terminated Logic）の双方向伝送回路（以下、単に伝送回路という）１００の構成を示す。この図２に示すように、従来の伝送回路１００は、信号を転送する伝送バス１０１と、この伝送バス１０１を介して互いに信号の送受信が可能な第１送受信素子１１０及び第２送受信素子１２０と、第１送受信素子１１０から第２送受信素子１２０にＷｒｉｔｅ／Ｒｅａｄ信号（送受信切換信号）を送信するための信号線１０２と、伝送バス１０１と第１送受信素子１１０との間に介装され、終端電圧源（図中“Ｖｔｔ”と表記）１３１に接続された第１送受信素子１１０側の終端抵抗１３２と、伝送バス１０１と第２送受信素子１２０との間に介装され、終端電圧源（図中“Ｖｔｔ”と表記）１４１に接続された第２送受信素子１２０側の終端抵抗１４２とから構成されている。
【０００３】
第１送受信素子１１０と第２送受信素子１２０とは、同一の構成をしており、第１送受信素子１１０は、信号を出力するドライバ１１１と、このドライバ１１１の出力インピーダンスとしての抵抗１１２、信号を受信するレシーバ１１３とをそなえて構成されている。
また、第２送受信素子１２０は、信号を出力するドライバ１２１と、このドライバ１２１の出力インピーダンスとしての抵抗１２２と、信号を受信するレシーバ１２３とをそなえて構成されている。
【０００４】
ここで、データ転送において、より高い周波数を用いた方がより高速なデータ転送を実現できる。しかしながら、信号の周波数を高くすると、第１送受信素子１１０もしくは第２送受信素子１２０の入出力端１１４，１２４における信号の反射が発生しやすくなり、正常なデータ転送ができないおそれがある。そこで、従来のＳＳＴＬの伝送回路１００では、終端電圧源１３１，１４１にそれぞれ接続した終端抵抗１３２，１４２を伝送バス１０１の両端にそなえることによって、第１送受信素子１１０及び第２送受信素子１２０の入出力端１１４，１２４における信号の反射を低減している。
【０００５】
例えば、伝送回路１００において、電源電圧を２．５Ｖ、伝送バス１０１の伝送線の特性インピーダンスを５０Ω、終端電圧源１３１，１４１を１．２５Ｖ、終端抵抗１３２，１４２を５０Ω、抵抗１１２，１２２を２５Ωとすると、第１送受信素子１１０から伝送バス１０１を介して第２送受信素子１２０に信号を送信した場合（つまり、第１送受信素子１１０から第２送受信素子１２０にＷｒｉｔｅ／Ｒｅａｄ信号線１０２によってＷｒｉｔｅ（送信）信号が送信された場合）には、信号レベルが高（Ｈｉｇｈ）レベル時には第２送受信素子１２０の入出力端１２４の電圧が１．８７５Ｖになり、信号レベルが低（Ｌｏｗ）レベル時には入出力端１２４の電圧が０．６２５Ｖになり、正常なデータ転送（つまり、第１送受信素子１１０から第２送受信素子１２０への信号送信）を実現できる。
【０００６】
しかしながら、このとき第１送受信素子１１０のドライバ１１１の出力端に流れる電流は、±２５ｍＡとなり、かなり大きい電流が流れることになる。
このように、伝送バス１０１の両端部に終端電圧源１３１，１４１に接続された終端抵抗１３２，１４２を設けることによって、信号の反射を抑止できる反面、消費電力が大きくなってしまう。
【０００７】
さらに、図２には示していないが、伝送回路１００において第１送受信素子１１０と第２送受信素子１２０との間に複数（例えば、３２本や６４本）の伝送バス１０１が配設され、これら複数の伝送バス１０１によってデータ転送が実行される場合（つまり、データバスとして使用される場合）、ドライバ１１１の出力端に流れる電流が±２５ｍＡと大きいため、これら複数の伝送バス１０１において同時にスイッチングした際に生じるノイズがかなり大きなものになってしまう。
【０００８】
なお、終端抵抗１３２，１４２と終端電圧源１３１，１４１とのそれぞれの間にスイッチを設け、高速転送モード時にはこれらスイッチをオンに設定し高周波数による高速データ転送を実現する一方、低速転送モード時にはこれらスイッチをオフに設定し低周波数による低速な転送を実現する技術がある（例えば、下記特許文献１参照）。
【特許文献１】特開平１０−２０９７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、上述した従来の伝送回路１００においては、データ（信号）の高速転送と消費電力の低減とを両立することが最も望ましい。
しかしながら、上記特許文献１に開示された技術では、低速転送モードに切り換えることによって消費電力を低減して信号の反射を抑えることは可能ではあるが、信号の反射を抑え得る低周波数によるデータ転送であるため、データの転送速度は遅くなってしまう。
【００１０】
つまり、上記特許文献１に開示された技術によっては、信号の反射を抑止したデータの高速転送と消費電力の低減とを同時に実現することはできない。
本発明は、このような課題に鑑み創案されたもので、複数の送受信素子が伝送バスを介して信号を送受信する双方向伝送回路において、信号の反射を抑止した高速伝送と消費電力の低減とを同時に実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、双方向伝送回路は、信号を伝送する伝送バスを介して、互いに信号の送受信が可能な第１送受信素子及び第２送受信素子をそなえ、さらに、第１終端電圧源に接続され、前記伝送バスを通じて送信された信号の反射を防止する、前記第１送受信素子に対応する第１終端抵抗と、第２終端電圧源に接続され、前記伝送バスを通じて送信された信号の反射を防止する、前記第２送受信素子に対応する第２終端抵抗と、前記伝送バスの前記第１終端抵抗を介した前記第１終端電圧源への接続のオン／オフを切り換える第１スイッチと、前記伝送バスの前記第２終端抵抗を介した前記第２終端電圧源への接続のオン／オフを切り換える第２スイッチと、前記第１スイッチによる前記接続のオン／オフの切り換えを制御する第１制御部と、前記第２スイッチによる前記接続のオン／オフの切り換えを制御する第２制御部とをそなえ、前記第１送受信素子が送信側として動作する場合、前記第１制御部が、前記第１スイッチによる前記接続をオフに設定するとともに、前記第２制御部が、前記第２スイッチによる前記接続をオンに設定することを特徴としている（請求項１）。
【００１２】
また、前記第１終端抵抗，前記第１スイッチ，及び第１制御部が、前記第１送受信素子の内部に設けられ、前記第２終端抵抗，前記第２スイッチ，及び第２制御部が、前記第２送受信素子の内部に設けられていることが好ましい（請求項２）。
さらに、前記第１制御部が、前記第１送受信素子によって発生された送受信切換信号に基づいて、前記第１スイッチによる前記接続のオン／オフの切り換えを制御することが好ましい（請求項３）。
【００１３】
なお、前記第２制御部が、前記第１送受信素子によって発行された前記送受信切換信号に基づいて、前記第２スイッチによる前記接続のオン／オフの切り換えを制御することが好ましい（請求項４）。
また、上記目的を達成するために、本発明の送受信素子は、信号を伝送する伝送バスを介して接続された他の送受信素子と互いに信号の送受信が可能なものであって、終端電圧源に接続され、前記伝送バスを通じて送信された信号の反射を防止する終端抵抗と、前記伝送バスの前記終端抵抗を介した前記終端電圧源への接続のオン／オフを切り換えるスイッチと、このスイッチによる前記接続のオン／オフの切り換えを制御する制御部とをそなえ、この制御部が、前記他の送受信素子に対して送信側として動作する場合には前記スイッチによる前記接続をオフに設定する一方、前記他の送受信素子に対して受信側として動作する場合には前記スイッチによる前記接続をオンに設定することを特徴としている（請求項５）。
【発明の効果】
【００１４】
このように、本発明によれば、第１送受信素子が送信側として動作する場合は、第１制御部が第１スイッチによる接続をオフに設定して、伝送バスの第１終端抵抗を介した第１終端電圧源への接続を切断するとともに、第２制御部が第２スイッチによる接続をオンに設定して、伝送バスの第２終端抵抗を介した第２終端電圧源への接続をオンに設定するので、第１送受信素子から第２送受信素子へのデータ送信が高周波数の信号を用いた高速伝送であっても、第１送受信素子から第２送受信素子への信号が反射されることなく、かかるデータ送信を確実に実行できる。
【００１５】
しかも、このとき、第１制御部によって伝送バスの送信側の第１終端抵抗は伝送バスから切り離され、第２制御部によって伝送バスの受信側の第２終端抵抗だけが伝送バスに接続されるので、第１送受信素子から第２送受信素子への信号伝送によって双方向伝送回路に流れる電流を、上記図２を参照しながら上述した従来技術に比して小さくすることができ、低消費電力を実現することができる。
【００１６】
つまり、本発明によれば、信号の反射を抑止した高速伝送と消費電力の低減とを同時に実現できる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照しながら本発明の実施の形態について説明する。
〔１〕本発明の一実施形態について
〔１−１〕構成について
まず、図１を参照しながら、本発明の一実施形態としての双方向伝送回路１の構成について説明する。
【００１８】
この図１に示すように、本双方向伝送回路１は、伝送バス２，信号線３，第１送受信素子１０，第２送受信素子２０，第３送受信素子３０，Ｗｒｉｔｅ／Ｒｅａｄ信号線（以下、制御信号線という）４０，第１ＣＳ（Chip Select）信号線４１，及び第２ＣＳ信号線４２をそなえて構成されている。
伝送バス２は、双方向に信号（データ）を伝送（転送）するものである。
【００１９】
第１送受信素子１０は、伝送バス２の一端に接続された主制御側（マスタ側）として動作する素子（チップ；例えばＣＰＵ（Central Processing Unit）側）である。つまり、第１送受信素子１０は、他の送受信素子（ここでは第２送受信素子２０及び第３送受信素子３０）に対して、信号の送受信の切り換えを制御する主制御側として動作する。
そして、第２送受信素子２０は、伝送バス２の他端に接続され、主制御側の第１送受信素子１０によって信号の送受信の切り換えを制御される従属側（スレーブ側）として動作する素子（チップ；例えばメモリ側）である。
【００２０】
また、第３送受信素子３０は、伝送バス２の途中に信号線３を介して接続された、主制御側の第１送受信素子１０に対して従属側として機能する素子（チップ；例えばメモリ側）であり、少なくとも第１送受信素子１０とデータの送受信を行なうものである。
なお、図１において、信号線３を伝送バス２よりも長く示しているが、実際には、信号線３は伝送バス２の長さに対して非常に短いことが好ましい。これにより、より安定した信号の送受信を実現することができる。
【００２１】
そして、制御信号線４０は、第１送受信素子１０から発行され、第１送受信素子１０から第２送受信素子２０及び第３送受信素子３０に対するデータの送信（つまり、書き込み（Ｗｒｉｔｅ））と受信（つまり、読み出し（Ｒｅａｄ））との切り換えを制御するための送受信切換信号Ｗ／Ｒ（Ｗｒｉｔｅ／Ｒｅａｄ信号；図中“Ｗ／Ｒ”と表記）を、第１送受信素子１０から第２送受信素子２０及び第３送受信素子３０に送信する信号線である。
【００２２】
また、第１ＣＳ信号線４１は、第１送受信素子１０から送受信切換信号Ｗ／Ｒとともに発行された、第１送受信素子１０がデータの送受信相手として第２送受信素子２０を選択するための第１選択信号ＣＳ０（図中“ＣＳ０”と表記）を、第１送受信素子１０から第２送受信素子２０に送信するための信号線である。
一方、第２ＣＳ信号線４２は、第１送受信素子１０から送受信切換信号Ｗ／Ｒとともに発行された、第１送受信素子１０がデータの送受信相手として第３送受信素子３０を選択するための第２選択信号ＣＳ１（図中“ＣＳ１”と表記）を、第１送受信素子１０から第３送受信素子３０に送信するための信号線である。
【００２３】
次に、第１送受信素子１０，第２送受信素子２０，及び第３送受信素子３０のそれぞれの信号送受信に関係する部分について説明すると、かかる部分は第１送受信素子１０，第２送受信素子２０，及び第３送受信素子３０のそれぞれにおいて、同様に構成されている。
つまり、第１送受信素子１０は、ドライバ１１，抵抗１２，レシーバ１３，終端抵抗（第１終端抵抗）１４，終端電圧源（第１終端電圧源）１５，スイッチ（第１スイッチ）１６，制御部（第１制御部）１７及び入出力端（ピン）１８をそなえて構成されており、第２送受信素子２０は、ドライバ２１，抵抗２２，レシーバ２３，終端抵抗（第２終端抵抗）２４，終端電圧源（第２終端電圧源）２５，スイッチ（第２スイッチ）２６，制御部（第２制御部）２７及び入出力端（ピン）２８をそなえて構成されており、第３送受信素子３０は、ドライバ３１，抵抗３２，レシーバ３３，終端抵抗（第３終端抵抗）３４，終端電圧源（第３終端電圧源）３５，スイッチ（第３スイッチ）３６，制御部（第３制御部）３７及び入出力端（ピン）３８をそなえて構成されている。
【００２４】
ここで、第１送受信素子１０〜第３送受信素子３０における各構成要素のうち、制御部１７，２７，３７（以下、符号“１７〜３７”で示す）以外の構成要素は、それぞれ同様もしくは略同様に動作するものであるので、以下、これら同様に動作する構成要素についてはまとめて説明する。
まず、ドライバ１１，２１，３１（以下、符号“１１〜３１”で示す）は、信号を出力するものであり、それぞれ、信号線１７ａ，２７ａ，３７ａ（以下、符号“１７ａ〜３７ａ”で示す）を通じて入力される制御部１７〜３７からの信号（第１Ｉ／Ｏｃｏｎｔ信号；ドライバ１１ではＩ／ＯｃｏｎｔＭ１信号、ドライバ２１ではＩ／ＯｃｏｎｔＳ１信号、ドライバ３１ではＩ／ＯｃｏｎｔＴ１信号）と、信号線１１ａ，２１ａ，３１ａ（以下、符号“１１ａ〜３１ａ”で示す）を通じた上流側からの入力に基づいて、データ信号を出力する。
【００２５】
ここでは、ドライバ１１〜３１は、第１Ｉ／Ｏｃｏｎｔ信号として“１”を入力されると、アクティブ状態となり、信号線１１ａ〜３１ａを通じた上流側からの入力に基づいて高（Ｈｉｇｈ）レベル（電源電圧；例えば、電源電圧が２．５Ｖの場合は２．５Ｖ）または低（Ｌｏｗ）レベル（ＧＮＤ；０Ｖ）を出力する。
一方、ドライバ１１〜３１は、第１Ｉ／Ｏｃｏｎｔ信号として“０”を入力されると、パッシブ状態となり、動作しない。
【００２６】
なお、図１では図の簡略化のために省略しているが、第１送受信素子１０においてドライバ１１の信号線１１ａの上流側には、例えば演算部が接続されており、そこからデータ（ここでは第２，３送受信素子２０，３０への送信データ）が信号線１１ａを介してドライバ１１に入力される。
また、第２，３送受信素子２０，３０においてドライバ２１，３１の信号線２１ａ，３１ａの上流側には、例えばデータを保持する記憶部が接続されており、そこからデータ（例えば、第１送受信素子１０への送信データ）が信号線２１ａ，３１ａを介してドライバ２１，３１に入力される。
【００２７】
抵抗１２，２２，３２（以下、符号“１２〜３２”で示す）は、それぞれ、ドライバ１１〜３１の出力側に設けられた抵抗である。
ここで、第１送受信素子１０の抵抗１２と第２送受信素子２０の抵抗２２とは、伝送バス２の特性インピーダンスと等しい抵抗値に設定され、これら抵抗１２，２２に対して第３送受信素子３０の抵抗３２の抵抗値は小さく（ここでは半分）なるように設定される。
【００２８】
レシーバ（コンパレータ）１３，２３，３３（以下、符号“１３〜３３”で示す）は、伝送バス２及び入出力端１８，２８，３８（以下、符号“１８〜３８”で示す）を介して入力された信号を受信するものである。
つまり、レシーバ１３〜３３は、それぞれ、入出力端１８〜３８から入力され信号線１３ａ，２３ａ，３３ａ（以下、符号“１３ａ〜３３ａ”で示す）を介して入力された信号（入力電圧）を、参照電圧（図中“Ｖｒｅｆ”と表記；電源電圧が２．５Ｖのときは１．２５Ｖ）と比較し、入力電圧が参照電圧より低ければ“０”を出力する一方、入力電圧が参照電圧よりも高ければ“１”を出力するように構成されている。
【００２９】
終端抵抗１４，２４，３４（以下、符号“１４〜３４”で示す）は、それぞれ、終端電圧源１５，２５，３５（以下、“符号１５〜３５”で示す）に接続され、伝送バス２及び入出力端１８〜３８を通じて他の送受信素子１０，２０，３０のいずれかから送信（入力）された信号の反射を防止するものである。
具体的には、図１に示すごとく、終端抵抗１４〜３４は、それぞれ、第１送受信素子１０〜第３送受信素子３０の内部に設けられ、スイッチ１６，２６，３６（以下、符号“１６〜３６”で示す）を介して信号線１６ａ，２６ａ，３６ａ（以下、符号“１６ａ〜３６ａ”で示す）によって第１送受信素子１０〜第３送受信素子３０それぞれの内部における最も入出力端１８〜３８側に接続されている。
【００３０】
また、終端抵抗１４〜３４のそれぞれは、伝送バス２の特性インピーダンスと等しい値に設定される。
なお、終端電圧源１５〜３５のそれぞれは、電源電圧の中間、つまり、電源電圧が２．５Ｖのときは１．２５Ｖに設定される。
スイッチ１６〜３６は、それぞれ、信号線１６ａ〜３６ａと終端抵抗１４〜３４との間の接続をオン／オフ（つまり、接続／切断）するものであり、それぞれ、入力線１７ｂ，２７ｂ，３７ｂを通じて入力される制御部１７〜３７からの信号（第２Ｉ／Ｏｃｏｎｔ信号；スイッチ１６ではＩ／ＯｃｏｎｔＭ２信号、スイッチ２６ではＩ／ＯｃｏｎｔＳ２信号、スイッチ３６ではＩ／ＯｃｏｎｔＴ２信号）に基づいてオン／オフを切り換える。
【００３１】
つまり、スイッチ１６〜３６は、それぞれ、伝送バス２の終端抵抗１４〜３４を介した終端電圧源１５〜３５への接続のオン／オフを切り換える。
なお、ここでは、スイッチ１６〜３６は、第２Ｉ／Ｏｃｏｎｔ信号として“１”を入力されると接続をオンに設定する一方、第２Ｉ／Ｏｃｏｎｔ信号として“０”を入力されると接続をオフに設定する、高速のアナログスイッチで構成されている。
【００３２】
次に、制御部１７〜３７のそれぞれについて説明する。
第１送受信素子１０の制御部１７は、第１送受信素子１０内の例えば演算部（図示略）によって発生された、第２送受信素子２０または第３送受信素子３０に対するデータの送受信を切り換えるための送受信切換信号Ｗ／Ｒに基づいて、ドライバ１１のアクティブ状態／パッシブ状態の切り換えを制御するとともに、スイッチ１６のオン／オフの切り換えを制御するものである。
【００３３】
具体的には、第１送受信素子１０によって、信号の送受信の切り換えを制御すべく発生（生成）された送受信切換信号Ｗ／Ｒが、信号の送信を示す“１”である場合（つまり、第１送受信素子１０がデータの送信側として動作するためのものである場合）には、制御部１７は、ドライバ１１をアクティブ状態に設定すべくＩ／ＯｃｏｎｔＭ１信号として“１”を信号線１７ａを介してドライバ１１に発信するとともに、さらに、スイッチ１６をオフに設定すべくＩ／ＯｃｏｎｔＭ２信号として“０”を信号線１７ｂを介してスイッチ１６に発信する。
【００３４】
一方、第１送受信素子１０によって、信号の送受信の切り換えを制御すべく発生された送受信切換信号Ｗ／Ｒが、信号の受信を示す“０”である場合（つまり、第１送受信素子１０がデータの受信側として動作するためのものである場合）には、制御部１７は、ドライバ１１をパッシブ状態に設定すべくＩ／ＯｃｏｎｔＭ１信号として“０”を信号線１７ａを介してドライバ１１に発信するとともに、スイッチ１６をオンに設定すべくＩ／ＯｃｏｎｔＭ２信号として“１”を信号線１７ｂを介してスイッチ１６に発信する。
【００３５】
このように、制御部１７は、送受信切換信号Ｗ／Ｒに基づき、以下の論理式（１）に従ってＩ／ＯｃｏｎｔＭ１信号を生成し、以下の論理式（２）に従ってＩ／ＯｃｏｎｔＭ２信号を生成する。
Ｉ／ＯｃｏｎｔＭ１＝Ｗ／Ｒ ・・・（１）
Ｉ／ＯｃｏｎｔＭ２＝ｎｏｔ（Ｗ／Ｒ） ・・・（２）
第２送受信素子２０の制御部２７は、第１送受信素子１０から制御信号線４０を介して入力される送受信切換信号Ｗ／Ｒと、第１送受信素子１０の演算部によって当該送受信切換信号Ｗ／Ｒとともに生成され、第１ＣＳ信号線４１を介して入力される第２送受信素子２０を選択するための第１選択信号ＣＳ０とに基づいて、ドライバ２１のアクティブ状態／パッシブ状態の切り換え、及び、スイッチ２６のオン／オフの切り換えを制御するものである。
【００３６】
具体的には、第１ＣＳ信号線４１を通じて入力された第１選択信号ＣＳ０が、第１送受信素子１０が送受信相手として第２送受信素子２０を選択したことを示す“１”であり、且つ、送受信切換信号Ｗ／Ｒが、第１送受信素子１０が送信側（つまり、第２送受信素子２０が受信側）として動作することを示す“１”である場合には、制御部２７は、ドライバ２１をパッシブ状態に設定すべくＩ／ＯｃｏｎｔＳ１信号として“０”を信号線２７ａを介してドライバ２１に発行するとともに、スイッチ２６をオンに設定すべくＩ／ＯｃｏｎｔＳ２信号として“１”を信号線２７ｂを介してスイッチ２６に発行する。
【００３７】
また、第１選択信号ＣＳ０が“１”であり、送受信切換信号Ｗ／Ｒが、第１送受信素子１０が受信側（つまり、第２送受信素子２０が送信側）として動作することを示す“０”である場合には、制御部２７は、ドライバ２１をアクティブ状態に設定すべくＩ／ＯｃｏｎｔＳ１信号として“１”を信号線２７ａを介してドライバ２１に発信するとともに、スイッチ２６をオフに設定すべくＩ／ＯｃｏｎｔＳ２信号として“０”を信号線２７ｂを介してスイッチ２６に発信する。
【００３８】
さらに、第１選択信号ＣＳ０が、第１送受信素子１０が送受信先として第２送受信素子２０を選択しなかったことを示す“０”である場合（つまり、送受信先として第３送受信素子３０を選択した場合）であり、且つ、送受信切換信号Ｗ／Ｒが、第１送受信素子１０が送信側として動作することを示す“１”である場合には、制御部２７は、ドライバ２１をパッシブ状態に設定すべくＩ／ＯｃｏｎｔＳ１信号として“０”を発信するとともに、スイッチ２６をオンに設定すべくＩ／ＯｃｏｎｔＳ２信号として“１”を発信する。
【００３９】
一方、第１選択信号ＣＳ０が“０”であり、且つ、送受信切換信号Ｗ／Ｒが、第１送受信素子１０が受信側として動作することを示す“０”である場合にも、制御部２７は、ドライバ２１をパッシブ状態に設定すべくＩ／ＯｃｏｎｔＳ１信号として“０”を発信するとともに、スイッチ２６をオンに設定すべくＩ／ＯｃｏｎｔＳ２信号として“１”を発信する。
【００４０】
このように、制御部２７は、送受信切換信号Ｗ／Ｒ及び第１選択信号ＣＳ０に基づいて、以下の論理式（３）に従ってＩ／ＯｃｏｎｔＳ１信号を生成し、以下の論理式（４）に従ってＩ／ＯｃｏｎｔＳ２信号を生成する。
Ｉ／ＯｃｏｎｔＳ１＝ｎｏｔ（Ｗ／Ｒ） ａｎｄ ＣＳ０ ・・・（３）
Ｉ／ＯｃｏｎｔＳ２＝Ｗ／Ｒ ｏｒ （ｎｏｔ（Ｗ／Ｒ） ａｎｄ ｎｏｔ（ＣＳ０））
・・・（４）
第３送受信素子３０の制御部３７は、第１送受信素子１０から制御信号線４０を介して入力される送受信切換信号Ｗ／Ｒと、第１送受信素子１０の演算部によって当該送受信切換信号Ｗ／Ｒとともに生成され、第２ＣＳ信号線４２を介して入力される第３送受信素子３０を選択するための第２選択信号ＣＳ１とに基づいて、ドライバ３１のアクティブ状態／パッシブ状態の切り換えを制御するものである。
【００４１】
具体的には、第２ＣＳ信号線４２を通じて入力された第２選択信号ＣＳ１が、第１送受信素子１０が送受信相手として第２送受信素子２０を選択したことを示す“１”であり、且つ、送受信切換信号Ｗ／Ｒが、第１送受信素子１０が送信側（つまり、第３送受信素子３０が受信側）として動作することを示す“１”である場合には、制御部３７は、ドライバ３１をパッシブ状態に設定すべくＩ／ＯｃｏｎｔＴ１信号として“０”を信号線３７ａを介してドライバ３１に発信する。
【００４２】
一方、第２選択信号ＣＳ１が“１”であり、送受信切換信号Ｗ／Ｒが、第１送受信素子１０が受信側（つまり、第３送受信素子３０が送信側）として動作することを示す“０”である場合には、制御部３７は、ドライバ３１をアクティブ状態に設定すべくＩ／ＯｃｏｎｔＴ１信号として“１”を信号線３７ａを介してドライバ３１に発信する。
また、制御部３７は、第１送受信素子１０からの送受信切換信号Ｗ／Ｒ及び第２選択信号ＣＳ１に係わらず、スイッチ３６を常にオフに設定すべく、Ｉ／ＯｃｏｎｔＴ２信号として“０”を常に発信する。
【００４３】
このように、制御部３７は、送受信切換信号Ｗ／Ｒ及び第２選択信号ＣＳ１に基づいて、以下の論理式（５）に従ってＩ／ＯｃｏｎｔＴ１信号を生成し、以下の論理式（６）に従ってＩ／ＯｃｏｎｔＴ２信号を生成する。
Ｉ／ＯｃｏｎｔＴ１＝ｎｏｔ（Ｗ／Ｒ） ａｎｄ ＣＳ１ ・・・（５）
Ｉ／ＯｃｏｎｔＴ２＝０ ・・・（６）
【００４４】
〔１−２〕動作例について
次に、本双方向伝送回路１の具体的な動作例について説明する。
ここで、電源電圧が２．５Ｖ、伝送バス２の特性インピーダンスが５０Ω、抵抗１２，２２が５０Ω、抵抗３２が２５Ω、終端抵抗１４〜３４が５０Ω、終端電圧源１５〜３５が１．２５Ｖであり、ドライバ１１〜３１が、アクティブ状態時（第１Ｉ／Ｏｃｏｎｔ信号が“１”の時）にはその出力インピーダンスが０Ωであり、パッシブ状態時（第１Ｉ／Ｏｃｏｎｔ信号が“０”の時）にはハイインピーダンス状態となるものであると仮定する。
【００４５】
〔１−２−１〕第１送受信素子１０と第２送受信素子２０とが信号を送受信する場合
まず、第１送受信素子１０から第２送受信素子２０へ信号の送信（つまり、データの書き込み）が行なわれる場合について説明すると、このとき、第１送受信素子１０からは送受信切換信号Ｗ／Ｒとして“１”及び第１選択信号ＣＳ０として“１”が出力され、制御部１７によってドライバ１１はアクティブ状態に切換制御され、スイッチ１６はオフに切換制御されるとともに、制御部２７によってドライバ２１はパッシブ状態に切換制御され、スイッチ２６はオンに切換制御される。なお、このとき、第１送受信素子１０からは第２選択信号ＣＳ１として“０”が出力され、制御部３７によってドライバ３１はパッシブ状態に切換制御され、スイッチ３６はオフに設定される。
【００４６】
そして、信号の送信側の第１送受信素子１０側の終端抵抗１４は制御部１７によって伝送バス２から切り離され、信号の受信側の第２送受信素子２０側の終端抵抗２４は制御部２７によって伝送バス２に接続される。
このとき、ドライバ１１が高レベルの信号（２．５Ｖ）を出力していれば従属側である第２送受信素子２０のレシーバ２３の入力は１．８７５Ｖとなり、ドライバ１１が低レベルの信号（０Ｖ）を出力していればレシーバ２３の入力は０．６２５Ｖになる。
【００４７】
したがって、レシーバ２３は、これら入力（１．８７５Ｖまたは０．６２５Ｖ）を参照電圧１．２５Ｖに基づいて、“１”もしくは“０”と確実に判定することができ、第１送受信素子１０から第２送受信素子２０への信号が反射されることなく、データ送信が確実に実行される。
さらに、このとき、信号の受信側の第２送受信素子２０の入出力端２８における電圧（電位）が１．８７５Ｖまたは０．６２５Ｖであるとともに、伝送バス２の送信側（信号の伝送方向上流側）の第１送受信素子１０の終端抵抗１４は伝送バス２には接続されておらず、伝送バス２の受信側（信号の伝送方向下流側）の第２送受信素子２０の終端電圧源（１．２５Ｖ）に接続された終端抵抗２４（５０Ω）だけが伝送バス２に接続されるので、ドライバ１１の出力端に流れる電流は±１２．５ｍＡとなり、低消費電力を実現できる。
【００４８】
つまり、上記図２を参照しながら上述したように、伝送バス１０１の送受信側両端に終端電圧源１３１，１４１にそれぞれ接続された終端抵抗１３２，１４２が接続されている従来技術では、ドライバ１１１の出力端に流れる電流が±２５ｍＡであったのに対して、本双方向伝送回路１では、同条件（つまり電源電圧（２．５Ｖ）及び伝送バス２の特性インピーダンス（５０Ω）が同一）で、ドライバ１１の出力端に流れる電流を半分の±１２．５ｍＡに低減して、従来技術に対して電力消費量を半分にすることができる。
【００４９】
なお、第１送受信素子１０が受信側、第２送受信素子２０が送信側として動作する場合（つまり、第１送受信素子１０が第２送受信素子２０からデータを読み出す場合）には、制御部１７によってドライバ１１がパッシブ状態、スイッチ１６がオンに切換制御され、制御部２７によってドライバ２１がアクティブ状態、スイッチ２６がオフに切換制御されることにより、第１送受信素子１０のレシーバ１３の入力は、ドライバ２１から高レベルの信号が出力されたときには１．８７５Ｖとなり、ドライバ２１から低レベルの信号が出力されたときは０．６２５Ｖになる。したがって、第２送受信素子２０から第１送受信素１０への信号が反射されることなく、データ送信が確実に実行される。
さらに、ドライバ２１の出力端に流れる電流は±１２．５ｍＡとなり、低消費電力を実現できる。
【００５０】
〔１−２−２〕第１送受信素子１０と第３送受信素子３０とが信号を送受信する場合
次に、第１送受信素子１０から第３送受信素子３０へ信号の送信（つまり、データの書き込み）が行なわれる場合について説明すると、このとき、第１送受信素子１０からは送受信切換信号Ｗ／Ｒとして“１”及び第２選択信号ＣＳ１として“１”が出力され、制御部１７によってドライバ１１はアクティブ状態に切換制御され、スイッチ１６はオフに切換制御されるとともに、制御部３７によってドライバ３１はパッシブ状態に切換制御され、スイッチ３６はオンに設定される。なお、このとき、第１送受信素子１０からは第１選択信号ＣＳ０として“０”が出力され、制御部２７によってドライバ２１はパッシブ状態に切換制御され、スイッチ２６はオンに切換制御される。
【００５１】
つまり、信号の送信側の第１送受信素子１０側の終端抵抗１４は制御部１７によって伝送バス２から切り離され、信号の受信側の第３送受信素子３０側の終端抵抗３４は制御部３７によって伝送バス２には接続されないが、第２送受信素子２０の終端抵抗２４は伝送バス２に接続される。
ここで、第３送受信素子３０の抵抗３２は２５Ωであり、第２送受信素子２０の終端電圧源２５（１．２５Ｖ）に接続された終端抵抗２４（５０Ω）が伝送バス２に接続されているので、ドライバ１１が高レベルの信号（２．５Ｖ）を出力していれば従属側である第３送受信素子３０のレシーバ３３の入力は１．８７５Ｖとなり、ドライバ１１が低レベルの信号（０Ｖ）を出力していればレシーバ３３の入力は０．６２５Ｖになり、上述した第１送受信素子１０と第２送受信素子２０との信号伝送時と同様に、第１送受信素子１０から第３送受信素子３０への信号が反射されることなく、データ送信が確実に実行される。
【００５２】
さらに、このとき、ドライバ１１の出力端に流れる電流は±１２．５ｍＡとなり、上述した第１送受信素子１０と第２送受信素子２０との信号伝送時と同様に、低消費電力を実現できる。
なお、第１送受信素子１０が受信側、第３送受信素子３０が送信側として動作する場合（つまり、第１送受信素子１０が第３送受信素子３０からデータを読み出す場合）には、制御部１７によってドライバ１１がパッシブ状態、スイッチ１６がオンに切換制御され、制御部２７によってドライバ２１がパッシブ状態、スイッチ２６がオンに切換制御され、制御部３７によってドライバ３１がアクティブ状態に切換制御され、スイッチ３６がオフに設定されることにより、第１送受信素子１０のレシーバ１３の入力は、ドライバ３１から高レベルの信号が出力されたときには１．８７５Ｖとなり、ドライバ３１から低レベルの信号が出力されたときは０．６２５Ｖになる。したがって、第３送受信素子３０から第１送受信素１０への信号が反射されることなく、データ送信が確実に実行される。
【００５３】
〔１−３〕効果について
このように、本発明の一実施形態としての双方向伝送回路１によれば、第１送受信素子１０が第２送受信素子２０と伝送バス２を介した信号伝送を行なう場合であって、第１送受信素子１０が送信側として動作する際には、制御部１７がスイッチ１６をオフに設定して、伝送バス２の終端抵抗１４を介した終端電圧源１５への接続を切断するとともに、制御部２７がスイッチ２６をオンに設定して、伝送バス２の終端抵抗２４を介した終端電圧源２５への接続をオンに設定するので、第１送受信素子１０から第２送受信素子へのデータ送信が高周波数の信号を用いた高速伝送であっても、第１送受信素子１０から第２送受信素子２０への信号が反射されることなく、かかるデータ送信が確実に実行される。
【００５４】
しかも、このとき、制御部１７によって伝送バス２の送信側の終端抵抗１４は伝送バス２から切り離され、制御部２７によって伝送バス２の受信側の終端抵抗２４だけが伝送バス２に接続されるので、第１送受信素子１０から第２送受信素子２０へのデータ送信によって双方向伝送回路１に流れる電流（つまり、ドライバ１１の出力端における電流）が、上記図２を参照しながら上述した従来技術に対して同条件下で１／２になり、低消費電力を実現することができ、その結果、第１送受信素子１０と第２送受信素子２０との間に他の伝送バス（図示略）が複数（例えば、３２本や６４本）ある場合の同時スイッチングによるノイズやＥＭＩ（Electro Magnetic Interference）の発生を低減することができる。
【００５５】
換言すると、第１送受信素子１０と第２送受信素子２０とがデータ送受信を行なう場合には、上述のごとく制御部１７がドライバ１１及びスイッチ１６を制御するとともに制御部２７がドライバ２１及びスイッチ２６を制御するので、高周波数の信号を用いた高速伝送を、信号の反射を抑止しながら少ない消費電力で実現することができ、すなわち、信号の反射を抑止した高速伝送と消費電力の低減とを同時に実現できる。
【００５６】
また、終端抵抗１４，スイッチ１５，及び制御部１７が第１送受信素子１０の内部に設けられ、終端抵抗２４，スイッチ２５，及び制御部２７が第２送受信素子２０の内部に設けられ、終端抵抗３４，スイッチ３５，及び制御部３７が第３送受信素子３０の内部に設けられているので、同一の送受信素子を用いて各送受信素子１０，２０，３０を実現することができ、生産性が向上する。
【００５７】
なお、第２送受信素子２０と第３送受信素子３０とは動作が一部違うが、これは各送受信素子１０，２０，３０を、外部信号あるいは内部レジスタ（図示略）の設定により、ドライバ１１〜３１の出力インピーダンスを変更できる構成、及びスイッチ１６〜３６の動作を変更できる構成にすることにより、各送受信素子１０，２０，３０を同一構成の送受信素子で実現することができる。
【００５８】
また、他の送受信素子（ここでは、第２送受信素子２０及び第３送受信素子３０）に対して信号の送受信の切り換えを制御する主制御側として動作する第１送受信素子１０の制御部１７が、第１送受信素子１０において他の送受信素子（ここでは、第２送受信素子２０及び第３送受信素子３０）との信号の送受信の切り換えを制御すべく生成される送受信切換信号Ｗ／Ｒに基づいて、スイッチ１６の接続のオン／オフの切り換えを制御するので、スイッチ１６の切り換えを確実に行なうことができる。
【００５９】
さらに、第１送受信素子１０によって信号の送受信の切り換えを制御される従属側として動作する第２送受信素子２０の制御部２７が、第１送受信素子１０から制御信号線４０を通じて発行された送受信の切り換えを制御するための送受信切換信号Ｗ／Ｒに基づいてスイッチ２６のオン／オフの切り換えを制御するので、スイッチ２６の切換制御を確実に行なうことができる。
【００６０】
なお、第２送受信素子２０の制御部２７が、送信側として動作する第１送受信素子１０からの第１ＣＳ信号線４１を通じた第１選択信号ＣＳ０に基づいてスイッチ２６のオン／オフの切り換えを制御するので、スイッチ２６の切換制御を確実に行なうことができる。
また、第１送受信素子１０と第３送受信素子３０とが信号の送受信をする場合には、第２送受信素子２０の制御部２７が、送受信切換信号Ｗ／Ｒ及び第１選択信号ＣＳ０に基づいて、スイッチ２６による接続をオンに設定するとともに、第１送受信素子１０が、第３送受信素子３０に対して送信側として動作する場合には、制御部１７がスイッチ１６による接続をオフに設定する一方、第１送受信素子１０が、第３送受信素子３０に対して受信側として動作する場合には、制御部１７がスイッチ２６による接続をオンに設定するので、伝送バス２の途中に接続された第３送受信素子３０と第１送受信素子１０とがデータ送受信を行なう場合にも、第１送受信素子１０と第２送受信素子２０とがデータ送受信を行なうときと同様の効果を得ることができる。
【００６１】
つまり、第１送受信素子１０と第３送受信素子３０とがデータ送受信を行なう場合にも、高周波数の信号を用いた高速伝送を、信号の反射を抑止しながらも省消費電力で実現することができる。
【００６２】
〔２〕その他
なお、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
【００６３】
例えば、上述した実施形態では、第３送受信素子３０が終端抵抗３４，終端電圧源３５，及びスイッチ３６をそなえて構成された例（つまり、第１送受信素子１０〜第３送受信素子３０の送受信にかかる部分が同様の構成をそなえた同一の送受信素子で実現された例）をあげて説明したが、本発明はこれに限定されるものではなく、伝送バス２の途中に接続される第３送受信素子３０は、これら終端抵抗３４，終端電圧源３５，及びスイッチ３６をそなえなくてもよい。
【００６４】
また、上述した実施形態では、終端抵抗１４〜３４，終端電圧源１５〜３５，スイッチ１６〜３６，及び制御部１７〜３７が、それぞれ、第１送受信素子１０〜第３送受信素子３０内に設けられている例をあげて説明したが、本発明はこれに限定されるものではなく、これら端抵抗１４〜３４，終端電圧源１５〜３５，スイッチ１６〜３６，及び制御部１７〜３７が、それぞれ、第１送受信素子１０〜第３送受信素子３０の外部に設けられていてもよい。この場合、伝送バス２とスイッチ１６，２６とをつなぐ信号線１６ａ，２６ａは、それぞれ、入出力端１８，２８と伝送バス２との間の信号線に接続されることが好ましく、伝送バスに接続された信号線３とスイッチ３６とをつなぐ信号線３６ａは信号線３に接続されることが好ましい。
【００６５】
なお、上述した実施形態では、双方向伝送回路１が第１送受信素子１０〜第３送受信素子３０の３つの送受信素子をそなえて構成された例をあげて説明したが、本発明はこれに限定されるものではなく、本発明の双方向伝送回路は、第１送受信素子１０と第２送受信素子２０との２つの送受信素子で構成されてもよいし、伝送バス２の途中に第３送受信素子３０と同一の構成及び機能を有する送受信素子が複数接続されて構成されてもよく、本発明の双方向伝送回路がそなえる送受信素子の数は本発明において限定されるものではない。
【００６６】
〔３〕付記
（付記１）
信号を伝送する伝送バスを介して、互いに信号の送受信が可能な第１送受信素子及び第２送受信素子をそなえた双方向伝送回路であって、
第１終端電圧源に接続され、前記伝送バスを通じて送信された信号の反射を防止する、前記第１送受信素子に対応する第１終端抵抗と、
第２終端電圧源に接続され、前記伝送バスを通じて送信された信号の反射を防止する、前記第２送受信素子に対応する第２終端抵抗と、
前記伝送バスの前記第１終端抵抗を介した前記第１終端電圧源への接続のオン／オフを切り換える第１スイッチと、
前記伝送バスの前記第２終端抵抗を介した前記第２終端電圧源への接続のオン／オフを切り換える第２スイッチと、
前記第１スイッチによる前記接続のオン／オフの切り換えを制御する第１制御部と、
前記第２スイッチによる前記接続のオン／オフの切り換えを制御する第２制御部とをそなえ、
前記第１送受信素子が送信側として動作する場合、前記第１制御部が、前記第１スイッチによる前記接続をオフに設定するとともに、前記第２制御部が、前記第２スイッチによる前記接続をオンに設定することを特徴とする、双方向伝送回路。
【００６７】
（付記２）
前記第１終端抵抗，前記第１スイッチ，及び第１制御部が、前記第１送受信素子の内部に設けられ、前記第２終端抵抗，前記第２スイッチ，及び第２制御部が、前記第２送受信素子の内部に設けられていることを特徴とする、付記１記載の双方向伝送回路。
（付記３）
前記第１制御部が、前記第１送受信素子によって発生された送受信切換信号に基づいて、前記第１スイッチによる前記接続のオン／オフの切り換えを制御することを特徴とする、付記１または付記２記載の双方向伝送回路。
【００６８】
（付記４）
前記第２制御部が、前記第１送受信素子によって発行された前記送受信切換信号に基づいて、前記第２スイッチによる前記接続のオン／オフの切り換えを制御することを特徴とする、付記３記載の双方向伝送回路。
（付記５）
前記第２制御部が、送信側として動作する前記第１送受信素子によって発行された送信先を指定するための選択信号に基づいて、前記第２スイッチによる前記接続のオン／オフの切り換えを制御することを特徴とする、付記４記載の双方向伝送回路。
【００６９】
（付記６）
前記伝送バスの途中に接続され、少なくとも前記第１送受信素子と相互に信号の送受信が可能な第３送受信素子をさらにそなえ、
前記第１送受信素子と前記第３送受信素子とが信号の送受信をする場合には、前記第２制御部が、前記第２スイッチによる前記接続をオンに設定するとともに、
前記第１送受信素子が、前記第３送受信素子に対して送信側として動作する場合には、前記第１制御部が前記第１スイッチによる前記接続をオフに設定する一方、前記第１送受信素子が、前記第３送受信素子に対して受信側として動作する場合には、前記第１制御部が前記第１スイッチによる前記接続をオンに設定することを特徴とすることを特徴とする、付記１〜付記５のいずれか１項に記載の双方向伝送回路。
【００７０】
（付記７）
前記第１制御部が、前記第１送受信素子によって発生された送受信切換信号に基づいて、前記第１スイッチによる前記接続のオン／オフの切り換えを制御することを特徴とする、付記６記載の双方向伝送回路。
（付記８）
前記第２制御部が、前記第１送受信素子によって発行された前記送受信切換信号に基づいて、前記第２スイッチによる前記接続のオン／オフの切り換えを制御することを特徴とする、付記７記載の双方向伝送回路。
【００７１】
（付記９）
信号を伝送する伝送バスを介して接続された他の送受信素子と互いに信号の送受信が可能な送受信素子であって、
終端電圧源に接続され、前記伝送バスを通じて送信された信号の反射を防止する終端抵抗と、
前記伝送バスの前記終端抵抗を介した前記終端電圧源への接続のオン／オフを切り換えるスイッチと、
該スイッチによる前記接続のオン／オフの切り換えを制御する制御部とをそなえ、
該制御部が、前記他の送受信素子に対して送信側として動作する場合には前記スイッチによる前記接続をオフに設定する一方、前記他の送受信素子に対して受信側として動作する場合には前記スイッチによる前記接続をオンに設定することを特徴とする、送受信素子。
【００７２】
（付記１０）
前記他の送受信素子との信号の送受信の切り換えを制御する主制御側として動作する場合、前記制御部が、前記他の送受信素子との信号の送受信の切り換えを制御すべく発生された送受信切換信号に基づいて、前記スイッチによる前記接続のオン／オフの切り換えを制御することを特徴とする、付記９記載の送受信素子。
【００７３】
（付記１１）
前記他の送受信素子によって信号の送受信の切り換えを制御される従属側として動作する場合、前記制御部が、前記他の送受信素子によって発行された送受信の切り換えを制御するための前記送受信切換信号に基づいて、前記スイッチによる前記接続のオン／オフの切り換えを制御することを特徴とする、付記９記載の送受信素子。
【００７４】
（付記１２）
前記他の送受信素子によって信号の送受信の切り換えを制御される従属側として動作する場合、前記制御部が、前記他の送受信素子によって発行された送信先を指定するための選択信号に基づいて、前記スイッチによる前記接続のオン／オフの切り換えを制御することを特徴とする、付記９記載の送受信素子。
【図面の簡単な説明】
【００７５】
【図１】本発明の一実施形態としての双方向伝送回路の構成を示す図である。
【図２】従来の双方向伝送回路の構成を示す図である。
【符号の説明】
【００７６】
１，１００ 双方向伝送回路
２，１０１ 伝送バス
３，１１ａ，１３ａ，１６ａ，１７ａ，１７ｂ，２１ａ，２３ａ，２６ａ，２７ａ，２７ｂ，３１ａ，３３ａ，３６ａ，３７ａ，３７ｂ，１０２ 信号線
１０，１１０ 第１送受信素子
１１，２１，３１，１１１，１２１ ドライバ
１２，２２，３２，１１２，１２２ 抵抗
１３，２３，３３，１１３，１２３ レシーバ
１４ 終端抵抗（第１終端抵抗）
１５ 終端電圧源（第１終端電圧源）
１６ スイッチ（第１スイッチ）
１７ 制御部（第１制御部）
１８，２８，３８，１１４，１２４ 入出力端
２０，１２０ 第２送受信素子
２４ 終端抵抗（第２終端抵抗）
２５ 終端電圧源（第２終端電圧源）
２６ スイッチ（第２スイッチ）
２７ 制御部（第２制御部）
３０ 第３送受信素子
３４ 終端抵抗（第３終端抵抗）
３５ 終端電圧源（第３終端電圧源）
３６ スイッチ（第３スイッチ）
３７ 制御部（第３制御部）
１３１，１４１ 終端電圧源
１３２，１４２ 終端抵抗
【技術分野】
【０００１】
本発明は、伝送バスを介して複数の送受信素子が相互に信号を送受信する、ＳＳＴＬ（Stab Series Terminated Logic）の双方向伝送回路に関する。
【背景技術】
【０００２】
図２に従来のＳＳＴＬ（Stab Series Terminated Logic）の双方向伝送回路（以下、単に伝送回路という）１００の構成を示す。この図２に示すように、従来の伝送回路１００は、信号を転送する伝送バス１０１と、この伝送バス１０１を介して互いに信号の送受信が可能な第１送受信素子１１０及び第２送受信素子１２０と、第１送受信素子１１０から第２送受信素子１２０にＷｒｉｔｅ／Ｒｅａｄ信号（送受信切換信号）を送信するための信号線１０２と、伝送バス１０１と第１送受信素子１１０との間に介装され、終端電圧源（図中“Ｖｔｔ”と表記）１３１に接続された第１送受信素子１１０側の終端抵抗１３２と、伝送バス１０１と第２送受信素子１２０との間に介装され、終端電圧源（図中“Ｖｔｔ”と表記）１４１に接続された第２送受信素子１２０側の終端抵抗１４２とから構成されている。
【０００３】
第１送受信素子１１０と第２送受信素子１２０とは、同一の構成をしており、第１送受信素子１１０は、信号を出力するドライバ１１１と、このドライバ１１１の出力インピーダンスとしての抵抗１１２、信号を受信するレシーバ１１３とをそなえて構成されている。
また、第２送受信素子１２０は、信号を出力するドライバ１２１と、このドライバ１２１の出力インピーダンスとしての抵抗１２２と、信号を受信するレシーバ１２３とをそなえて構成されている。
【０００４】
ここで、データ転送において、より高い周波数を用いた方がより高速なデータ転送を実現できる。しかしながら、信号の周波数を高くすると、第１送受信素子１１０もしくは第２送受信素子１２０の入出力端１１４，１２４における信号の反射が発生しやすくなり、正常なデータ転送ができないおそれがある。そこで、従来のＳＳＴＬの伝送回路１００では、終端電圧源１３１，１４１にそれぞれ接続した終端抵抗１３２，１４２を伝送バス１０１の両端にそなえることによって、第１送受信素子１１０及び第２送受信素子１２０の入出力端１１４，１２４における信号の反射を低減している。
【０００５】
例えば、伝送回路１００において、電源電圧を２．５Ｖ、伝送バス１０１の伝送線の特性インピーダンスを５０Ω、終端電圧源１３１，１４１を１．２５Ｖ、終端抵抗１３２，１４２を５０Ω、抵抗１１２，１２２を２５Ωとすると、第１送受信素子１１０から伝送バス１０１を介して第２送受信素子１２０に信号を送信した場合（つまり、第１送受信素子１１０から第２送受信素子１２０にＷｒｉｔｅ／Ｒｅａｄ信号線１０２によってＷｒｉｔｅ（送信）信号が送信された場合）には、信号レベルが高（Ｈｉｇｈ）レベル時には第２送受信素子１２０の入出力端１２４の電圧が１．８７５Ｖになり、信号レベルが低（Ｌｏｗ）レベル時には入出力端１２４の電圧が０．６２５Ｖになり、正常なデータ転送（つまり、第１送受信素子１１０から第２送受信素子１２０への信号送信）を実現できる。
【０００６】
しかしながら、このとき第１送受信素子１１０のドライバ１１１の出力端に流れる電流は、±２５ｍＡとなり、かなり大きい電流が流れることになる。
このように、伝送バス１０１の両端部に終端電圧源１３１，１４１に接続された終端抵抗１３２，１４２を設けることによって、信号の反射を抑止できる反面、消費電力が大きくなってしまう。
【０００７】
さらに、図２には示していないが、伝送回路１００において第１送受信素子１１０と第２送受信素子１２０との間に複数（例えば、３２本や６４本）の伝送バス１０１が配設され、これら複数の伝送バス１０１によってデータ転送が実行される場合（つまり、データバスとして使用される場合）、ドライバ１１１の出力端に流れる電流が±２５ｍＡと大きいため、これら複数の伝送バス１０１において同時にスイッチングした際に生じるノイズがかなり大きなものになってしまう。
【０００８】
なお、終端抵抗１３２，１４２と終端電圧源１３１，１４１とのそれぞれの間にスイッチを設け、高速転送モード時にはこれらスイッチをオンに設定し高周波数による高速データ転送を実現する一方、低速転送モード時にはこれらスイッチをオフに設定し低周波数による低速な転送を実現する技術がある（例えば、下記特許文献１参照）。
【特許文献１】特開平１０−２０９７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、上述した従来の伝送回路１００においては、データ（信号）の高速転送と消費電力の低減とを両立することが最も望ましい。
しかしながら、上記特許文献１に開示された技術では、低速転送モードに切り換えることによって消費電力を低減して信号の反射を抑えることは可能ではあるが、信号の反射を抑え得る低周波数によるデータ転送であるため、データの転送速度は遅くなってしまう。
【００１０】
つまり、上記特許文献１に開示された技術によっては、信号の反射を抑止したデータの高速転送と消費電力の低減とを同時に実現することはできない。
本発明は、このような課題に鑑み創案されたもので、複数の送受信素子が伝送バスを介して信号を送受信する双方向伝送回路において、信号の反射を抑止した高速伝送と消費電力の低減とを同時に実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、双方向伝送回路は、信号を伝送する伝送バスを介して、互いに信号の送受信が可能な第１送受信素子及び第２送受信素子をそなえ、さらに、第１終端電圧源に接続され、前記伝送バスを通じて送信された信号の反射を防止する、前記第１送受信素子に対応する第１終端抵抗と、第２終端電圧源に接続され、前記伝送バスを通じて送信された信号の反射を防止する、前記第２送受信素子に対応する第２終端抵抗と、前記伝送バスの前記第１終端抵抗を介した前記第１終端電圧源への接続のオン／オフを切り換える第１スイッチと、前記伝送バスの前記第２終端抵抗を介した前記第２終端電圧源への接続のオン／オフを切り換える第２スイッチと、前記第１スイッチによる前記接続のオン／オフの切り換えを制御する第１制御部と、前記第２スイッチによる前記接続のオン／オフの切り換えを制御する第２制御部とをそなえ、前記第１送受信素子が送信側として動作する場合、前記第１制御部が、前記第１スイッチによる前記接続をオフに設定するとともに、前記第２制御部が、前記第２スイッチによる前記接続をオンに設定することを特徴としている（請求項１）。
【００１２】
また、前記第１終端抵抗，前記第１スイッチ，及び第１制御部が、前記第１送受信素子の内部に設けられ、前記第２終端抵抗，前記第２スイッチ，及び第２制御部が、前記第２送受信素子の内部に設けられていることが好ましい（請求項２）。
さらに、前記第１制御部が、前記第１送受信素子によって発生された送受信切換信号に基づいて、前記第１スイッチによる前記接続のオン／オフの切り換えを制御することが好ましい（請求項３）。
【００１３】
なお、前記第２制御部が、前記第１送受信素子によって発行された前記送受信切換信号に基づいて、前記第２スイッチによる前記接続のオン／オフの切り換えを制御することが好ましい（請求項４）。
また、上記目的を達成するために、本発明の送受信素子は、信号を伝送する伝送バスを介して接続された他の送受信素子と互いに信号の送受信が可能なものであって、終端電圧源に接続され、前記伝送バスを通じて送信された信号の反射を防止する終端抵抗と、前記伝送バスの前記終端抵抗を介した前記終端電圧源への接続のオン／オフを切り換えるスイッチと、このスイッチによる前記接続のオン／オフの切り換えを制御する制御部とをそなえ、この制御部が、前記他の送受信素子に対して送信側として動作する場合には前記スイッチによる前記接続をオフに設定する一方、前記他の送受信素子に対して受信側として動作する場合には前記スイッチによる前記接続をオンに設定することを特徴としている（請求項５）。
【発明の効果】
【００１４】
このように、本発明によれば、第１送受信素子が送信側として動作する場合は、第１制御部が第１スイッチによる接続をオフに設定して、伝送バスの第１終端抵抗を介した第１終端電圧源への接続を切断するとともに、第２制御部が第２スイッチによる接続をオンに設定して、伝送バスの第２終端抵抗を介した第２終端電圧源への接続をオンに設定するので、第１送受信素子から第２送受信素子へのデータ送信が高周波数の信号を用いた高速伝送であっても、第１送受信素子から第２送受信素子への信号が反射されることなく、かかるデータ送信を確実に実行できる。
【００１５】
しかも、このとき、第１制御部によって伝送バスの送信側の第１終端抵抗は伝送バスから切り離され、第２制御部によって伝送バスの受信側の第２終端抵抗だけが伝送バスに接続されるので、第１送受信素子から第２送受信素子への信号伝送によって双方向伝送回路に流れる電流を、上記図２を参照しながら上述した従来技術に比して小さくすることができ、低消費電力を実現することができる。
【００１６】
つまり、本発明によれば、信号の反射を抑止した高速伝送と消費電力の低減とを同時に実現できる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照しながら本発明の実施の形態について説明する。
〔１〕本発明の一実施形態について
〔１−１〕構成について
まず、図１を参照しながら、本発明の一実施形態としての双方向伝送回路１の構成について説明する。
【００１８】
この図１に示すように、本双方向伝送回路１は、伝送バス２，信号線３，第１送受信素子１０，第２送受信素子２０，第３送受信素子３０，Ｗｒｉｔｅ／Ｒｅａｄ信号線（以下、制御信号線という）４０，第１ＣＳ（Chip Select）信号線４１，及び第２ＣＳ信号線４２をそなえて構成されている。
伝送バス２は、双方向に信号（データ）を伝送（転送）するものである。
【００１９】
第１送受信素子１０は、伝送バス２の一端に接続された主制御側（マスタ側）として動作する素子（チップ；例えばＣＰＵ（Central Processing Unit）側）である。つまり、第１送受信素子１０は、他の送受信素子（ここでは第２送受信素子２０及び第３送受信素子３０）に対して、信号の送受信の切り換えを制御する主制御側として動作する。
そして、第２送受信素子２０は、伝送バス２の他端に接続され、主制御側の第１送受信素子１０によって信号の送受信の切り換えを制御される従属側（スレーブ側）として動作する素子（チップ；例えばメモリ側）である。
【００２０】
また、第３送受信素子３０は、伝送バス２の途中に信号線３を介して接続された、主制御側の第１送受信素子１０に対して従属側として機能する素子（チップ；例えばメモリ側）であり、少なくとも第１送受信素子１０とデータの送受信を行なうものである。
なお、図１において、信号線３を伝送バス２よりも長く示しているが、実際には、信号線３は伝送バス２の長さに対して非常に短いことが好ましい。これにより、より安定した信号の送受信を実現することができる。
【００２１】
そして、制御信号線４０は、第１送受信素子１０から発行され、第１送受信素子１０から第２送受信素子２０及び第３送受信素子３０に対するデータの送信（つまり、書き込み（Ｗｒｉｔｅ））と受信（つまり、読み出し（Ｒｅａｄ））との切り換えを制御するための送受信切換信号Ｗ／Ｒ（Ｗｒｉｔｅ／Ｒｅａｄ信号；図中“Ｗ／Ｒ”と表記）を、第１送受信素子１０から第２送受信素子２０及び第３送受信素子３０に送信する信号線である。
【００２２】
また、第１ＣＳ信号線４１は、第１送受信素子１０から送受信切換信号Ｗ／Ｒとともに発行された、第１送受信素子１０がデータの送受信相手として第２送受信素子２０を選択するための第１選択信号ＣＳ０（図中“ＣＳ０”と表記）を、第１送受信素子１０から第２送受信素子２０に送信するための信号線である。
一方、第２ＣＳ信号線４２は、第１送受信素子１０から送受信切換信号Ｗ／Ｒとともに発行された、第１送受信素子１０がデータの送受信相手として第３送受信素子３０を選択するための第２選択信号ＣＳ１（図中“ＣＳ１”と表記）を、第１送受信素子１０から第３送受信素子３０に送信するための信号線である。
【００２３】
次に、第１送受信素子１０，第２送受信素子２０，及び第３送受信素子３０のそれぞれの信号送受信に関係する部分について説明すると、かかる部分は第１送受信素子１０，第２送受信素子２０，及び第３送受信素子３０のそれぞれにおいて、同様に構成されている。
つまり、第１送受信素子１０は、ドライバ１１，抵抗１２，レシーバ１３，終端抵抗（第１終端抵抗）１４，終端電圧源（第１終端電圧源）１５，スイッチ（第１スイッチ）１６，制御部（第１制御部）１７及び入出力端（ピン）１８をそなえて構成されており、第２送受信素子２０は、ドライバ２１，抵抗２２，レシーバ２３，終端抵抗（第２終端抵抗）２４，終端電圧源（第２終端電圧源）２５，スイッチ（第２スイッチ）２６，制御部（第２制御部）２７及び入出力端（ピン）２８をそなえて構成されており、第３送受信素子３０は、ドライバ３１，抵抗３２，レシーバ３３，終端抵抗（第３終端抵抗）３４，終端電圧源（第３終端電圧源）３５，スイッチ（第３スイッチ）３６，制御部（第３制御部）３７及び入出力端（ピン）３８をそなえて構成されている。
【００２４】
ここで、第１送受信素子１０〜第３送受信素子３０における各構成要素のうち、制御部１７，２７，３７（以下、符号“１７〜３７”で示す）以外の構成要素は、それぞれ同様もしくは略同様に動作するものであるので、以下、これら同様に動作する構成要素についてはまとめて説明する。
まず、ドライバ１１，２１，３１（以下、符号“１１〜３１”で示す）は、信号を出力するものであり、それぞれ、信号線１７ａ，２７ａ，３７ａ（以下、符号“１７ａ〜３７ａ”で示す）を通じて入力される制御部１７〜３７からの信号（第１Ｉ／Ｏｃｏｎｔ信号；ドライバ１１ではＩ／ＯｃｏｎｔＭ１信号、ドライバ２１ではＩ／ＯｃｏｎｔＳ１信号、ドライバ３１ではＩ／ＯｃｏｎｔＴ１信号）と、信号線１１ａ，２１ａ，３１ａ（以下、符号“１１ａ〜３１ａ”で示す）を通じた上流側からの入力に基づいて、データ信号を出力する。
【００２５】
ここでは、ドライバ１１〜３１は、第１Ｉ／Ｏｃｏｎｔ信号として“１”を入力されると、アクティブ状態となり、信号線１１ａ〜３１ａを通じた上流側からの入力に基づいて高（Ｈｉｇｈ）レベル（電源電圧；例えば、電源電圧が２．５Ｖの場合は２．５Ｖ）または低（Ｌｏｗ）レベル（ＧＮＤ；０Ｖ）を出力する。
一方、ドライバ１１〜３１は、第１Ｉ／Ｏｃｏｎｔ信号として“０”を入力されると、パッシブ状態となり、動作しない。
【００２６】
なお、図１では図の簡略化のために省略しているが、第１送受信素子１０においてドライバ１１の信号線１１ａの上流側には、例えば演算部が接続されており、そこからデータ（ここでは第２，３送受信素子２０，３０への送信データ）が信号線１１ａを介してドライバ１１に入力される。
また、第２，３送受信素子２０，３０においてドライバ２１，３１の信号線２１ａ，３１ａの上流側には、例えばデータを保持する記憶部が接続されており、そこからデータ（例えば、第１送受信素子１０への送信データ）が信号線２１ａ，３１ａを介してドライバ２１，３１に入力される。
【００２７】
抵抗１２，２２，３２（以下、符号“１２〜３２”で示す）は、それぞれ、ドライバ１１〜３１の出力側に設けられた抵抗である。
ここで、第１送受信素子１０の抵抗１２と第２送受信素子２０の抵抗２２とは、伝送バス２の特性インピーダンスと等しい抵抗値に設定され、これら抵抗１２，２２に対して第３送受信素子３０の抵抗３２の抵抗値は小さく（ここでは半分）なるように設定される。
【００２８】
レシーバ（コンパレータ）１３，２３，３３（以下、符号“１３〜３３”で示す）は、伝送バス２及び入出力端１８，２８，３８（以下、符号“１８〜３８”で示す）を介して入力された信号を受信するものである。
つまり、レシーバ１３〜３３は、それぞれ、入出力端１８〜３８から入力され信号線１３ａ，２３ａ，３３ａ（以下、符号“１３ａ〜３３ａ”で示す）を介して入力された信号（入力電圧）を、参照電圧（図中“Ｖｒｅｆ”と表記；電源電圧が２．５Ｖのときは１．２５Ｖ）と比較し、入力電圧が参照電圧より低ければ“０”を出力する一方、入力電圧が参照電圧よりも高ければ“１”を出力するように構成されている。
【００２９】
終端抵抗１４，２４，３４（以下、符号“１４〜３４”で示す）は、それぞれ、終端電圧源１５，２５，３５（以下、“符号１５〜３５”で示す）に接続され、伝送バス２及び入出力端１８〜３８を通じて他の送受信素子１０，２０，３０のいずれかから送信（入力）された信号の反射を防止するものである。
具体的には、図１に示すごとく、終端抵抗１４〜３４は、それぞれ、第１送受信素子１０〜第３送受信素子３０の内部に設けられ、スイッチ１６，２６，３６（以下、符号“１６〜３６”で示す）を介して信号線１６ａ，２６ａ，３６ａ（以下、符号“１６ａ〜３６ａ”で示す）によって第１送受信素子１０〜第３送受信素子３０それぞれの内部における最も入出力端１８〜３８側に接続されている。
【００３０】
また、終端抵抗１４〜３４のそれぞれは、伝送バス２の特性インピーダンスと等しい値に設定される。
なお、終端電圧源１５〜３５のそれぞれは、電源電圧の中間、つまり、電源電圧が２．５Ｖのときは１．２５Ｖに設定される。
スイッチ１６〜３６は、それぞれ、信号線１６ａ〜３６ａと終端抵抗１４〜３４との間の接続をオン／オフ（つまり、接続／切断）するものであり、それぞれ、入力線１７ｂ，２７ｂ，３７ｂを通じて入力される制御部１７〜３７からの信号（第２Ｉ／Ｏｃｏｎｔ信号；スイッチ１６ではＩ／ＯｃｏｎｔＭ２信号、スイッチ２６ではＩ／ＯｃｏｎｔＳ２信号、スイッチ３６ではＩ／ＯｃｏｎｔＴ２信号）に基づいてオン／オフを切り換える。
【００３１】
つまり、スイッチ１６〜３６は、それぞれ、伝送バス２の終端抵抗１４〜３４を介した終端電圧源１５〜３５への接続のオン／オフを切り換える。
なお、ここでは、スイッチ１６〜３６は、第２Ｉ／Ｏｃｏｎｔ信号として“１”を入力されると接続をオンに設定する一方、第２Ｉ／Ｏｃｏｎｔ信号として“０”を入力されると接続をオフに設定する、高速のアナログスイッチで構成されている。
【００３２】
次に、制御部１７〜３７のそれぞれについて説明する。
第１送受信素子１０の制御部１７は、第１送受信素子１０内の例えば演算部（図示略）によって発生された、第２送受信素子２０または第３送受信素子３０に対するデータの送受信を切り換えるための送受信切換信号Ｗ／Ｒに基づいて、ドライバ１１のアクティブ状態／パッシブ状態の切り換えを制御するとともに、スイッチ１６のオン／オフの切り換えを制御するものである。
【００３３】
具体的には、第１送受信素子１０によって、信号の送受信の切り換えを制御すべく発生（生成）された送受信切換信号Ｗ／Ｒが、信号の送信を示す“１”である場合（つまり、第１送受信素子１０がデータの送信側として動作するためのものである場合）には、制御部１７は、ドライバ１１をアクティブ状態に設定すべくＩ／ＯｃｏｎｔＭ１信号として“１”を信号線１７ａを介してドライバ１１に発信するとともに、さらに、スイッチ１６をオフに設定すべくＩ／ＯｃｏｎｔＭ２信号として“０”を信号線１７ｂを介してスイッチ１６に発信する。
【００３４】
一方、第１送受信素子１０によって、信号の送受信の切り換えを制御すべく発生された送受信切換信号Ｗ／Ｒが、信号の受信を示す“０”である場合（つまり、第１送受信素子１０がデータの受信側として動作するためのものである場合）には、制御部１７は、ドライバ１１をパッシブ状態に設定すべくＩ／ＯｃｏｎｔＭ１信号として“０”を信号線１７ａを介してドライバ１１に発信するとともに、スイッチ１６をオンに設定すべくＩ／ＯｃｏｎｔＭ２信号として“１”を信号線１７ｂを介してスイッチ１６に発信する。
【００３５】
このように、制御部１７は、送受信切換信号Ｗ／Ｒに基づき、以下の論理式（１）に従ってＩ／ＯｃｏｎｔＭ１信号を生成し、以下の論理式（２）に従ってＩ／ＯｃｏｎｔＭ２信号を生成する。
Ｉ／ＯｃｏｎｔＭ１＝Ｗ／Ｒ ・・・（１）
Ｉ／ＯｃｏｎｔＭ２＝ｎｏｔ（Ｗ／Ｒ） ・・・（２）
第２送受信素子２０の制御部２７は、第１送受信素子１０から制御信号線４０を介して入力される送受信切換信号Ｗ／Ｒと、第１送受信素子１０の演算部によって当該送受信切換信号Ｗ／Ｒとともに生成され、第１ＣＳ信号線４１を介して入力される第２送受信素子２０を選択するための第１選択信号ＣＳ０とに基づいて、ドライバ２１のアクティブ状態／パッシブ状態の切り換え、及び、スイッチ２６のオン／オフの切り換えを制御するものである。
【００３６】
具体的には、第１ＣＳ信号線４１を通じて入力された第１選択信号ＣＳ０が、第１送受信素子１０が送受信相手として第２送受信素子２０を選択したことを示す“１”であり、且つ、送受信切換信号Ｗ／Ｒが、第１送受信素子１０が送信側（つまり、第２送受信素子２０が受信側）として動作することを示す“１”である場合には、制御部２７は、ドライバ２１をパッシブ状態に設定すべくＩ／ＯｃｏｎｔＳ１信号として“０”を信号線２７ａを介してドライバ２１に発行するとともに、スイッチ２６をオンに設定すべくＩ／ＯｃｏｎｔＳ２信号として“１”を信号線２７ｂを介してスイッチ２６に発行する。
【００３７】
また、第１選択信号ＣＳ０が“１”であり、送受信切換信号Ｗ／Ｒが、第１送受信素子１０が受信側（つまり、第２送受信素子２０が送信側）として動作することを示す“０”である場合には、制御部２７は、ドライバ２１をアクティブ状態に設定すべくＩ／ＯｃｏｎｔＳ１信号として“１”を信号線２７ａを介してドライバ２１に発信するとともに、スイッチ２６をオフに設定すべくＩ／ＯｃｏｎｔＳ２信号として“０”を信号線２７ｂを介してスイッチ２６に発信する。
【００３８】
さらに、第１選択信号ＣＳ０が、第１送受信素子１０が送受信先として第２送受信素子２０を選択しなかったことを示す“０”である場合（つまり、送受信先として第３送受信素子３０を選択した場合）であり、且つ、送受信切換信号Ｗ／Ｒが、第１送受信素子１０が送信側として動作することを示す“１”である場合には、制御部２７は、ドライバ２１をパッシブ状態に設定すべくＩ／ＯｃｏｎｔＳ１信号として“０”を発信するとともに、スイッチ２６をオンに設定すべくＩ／ＯｃｏｎｔＳ２信号として“１”を発信する。
【００３９】
一方、第１選択信号ＣＳ０が“０”であり、且つ、送受信切換信号Ｗ／Ｒが、第１送受信素子１０が受信側として動作することを示す“０”である場合にも、制御部２７は、ドライバ２１をパッシブ状態に設定すべくＩ／ＯｃｏｎｔＳ１信号として“０”を発信するとともに、スイッチ２６をオンに設定すべくＩ／ＯｃｏｎｔＳ２信号として“１”を発信する。
【００４０】
このように、制御部２７は、送受信切換信号Ｗ／Ｒ及び第１選択信号ＣＳ０に基づいて、以下の論理式（３）に従ってＩ／ＯｃｏｎｔＳ１信号を生成し、以下の論理式（４）に従ってＩ／ＯｃｏｎｔＳ２信号を生成する。
Ｉ／ＯｃｏｎｔＳ１＝ｎｏｔ（Ｗ／Ｒ） ａｎｄ ＣＳ０ ・・・（３）
Ｉ／ＯｃｏｎｔＳ２＝Ｗ／Ｒ ｏｒ （ｎｏｔ（Ｗ／Ｒ） ａｎｄ ｎｏｔ（ＣＳ０））
・・・（４）
第３送受信素子３０の制御部３７は、第１送受信素子１０から制御信号線４０を介して入力される送受信切換信号Ｗ／Ｒと、第１送受信素子１０の演算部によって当該送受信切換信号Ｗ／Ｒとともに生成され、第２ＣＳ信号線４２を介して入力される第３送受信素子３０を選択するための第２選択信号ＣＳ１とに基づいて、ドライバ３１のアクティブ状態／パッシブ状態の切り換えを制御するものである。
【００４１】
具体的には、第２ＣＳ信号線４２を通じて入力された第２選択信号ＣＳ１が、第１送受信素子１０が送受信相手として第２送受信素子２０を選択したことを示す“１”であり、且つ、送受信切換信号Ｗ／Ｒが、第１送受信素子１０が送信側（つまり、第３送受信素子３０が受信側）として動作することを示す“１”である場合には、制御部３７は、ドライバ３１をパッシブ状態に設定すべくＩ／ＯｃｏｎｔＴ１信号として“０”を信号線３７ａを介してドライバ３１に発信する。
【００４２】
一方、第２選択信号ＣＳ１が“１”であり、送受信切換信号Ｗ／Ｒが、第１送受信素子１０が受信側（つまり、第３送受信素子３０が送信側）として動作することを示す“０”である場合には、制御部３７は、ドライバ３１をアクティブ状態に設定すべくＩ／ＯｃｏｎｔＴ１信号として“１”を信号線３７ａを介してドライバ３１に発信する。
また、制御部３７は、第１送受信素子１０からの送受信切換信号Ｗ／Ｒ及び第２選択信号ＣＳ１に係わらず、スイッチ３６を常にオフに設定すべく、Ｉ／ＯｃｏｎｔＴ２信号として“０”を常に発信する。
【００４３】
このように、制御部３７は、送受信切換信号Ｗ／Ｒ及び第２選択信号ＣＳ１に基づいて、以下の論理式（５）に従ってＩ／ＯｃｏｎｔＴ１信号を生成し、以下の論理式（６）に従ってＩ／ＯｃｏｎｔＴ２信号を生成する。
Ｉ／ＯｃｏｎｔＴ１＝ｎｏｔ（Ｗ／Ｒ） ａｎｄ ＣＳ１ ・・・（５）
Ｉ／ＯｃｏｎｔＴ２＝０ ・・・（６）
【００４４】
〔１−２〕動作例について
次に、本双方向伝送回路１の具体的な動作例について説明する。
ここで、電源電圧が２．５Ｖ、伝送バス２の特性インピーダンスが５０Ω、抵抗１２，２２が５０Ω、抵抗３２が２５Ω、終端抵抗１４〜３４が５０Ω、終端電圧源１５〜３５が１．２５Ｖであり、ドライバ１１〜３１が、アクティブ状態時（第１Ｉ／Ｏｃｏｎｔ信号が“１”の時）にはその出力インピーダンスが０Ωであり、パッシブ状態時（第１Ｉ／Ｏｃｏｎｔ信号が“０”の時）にはハイインピーダンス状態となるものであると仮定する。
【００４５】
〔１−２−１〕第１送受信素子１０と第２送受信素子２０とが信号を送受信する場合
まず、第１送受信素子１０から第２送受信素子２０へ信号の送信（つまり、データの書き込み）が行なわれる場合について説明すると、このとき、第１送受信素子１０からは送受信切換信号Ｗ／Ｒとして“１”及び第１選択信号ＣＳ０として“１”が出力され、制御部１７によってドライバ１１はアクティブ状態に切換制御され、スイッチ１６はオフに切換制御されるとともに、制御部２７によってドライバ２１はパッシブ状態に切換制御され、スイッチ２６はオンに切換制御される。なお、このとき、第１送受信素子１０からは第２選択信号ＣＳ１として“０”が出力され、制御部３７によってドライバ３１はパッシブ状態に切換制御され、スイッチ３６はオフに設定される。
【００４６】
そして、信号の送信側の第１送受信素子１０側の終端抵抗１４は制御部１７によって伝送バス２から切り離され、信号の受信側の第２送受信素子２０側の終端抵抗２４は制御部２７によって伝送バス２に接続される。
このとき、ドライバ１１が高レベルの信号（２．５Ｖ）を出力していれば従属側である第２送受信素子２０のレシーバ２３の入力は１．８７５Ｖとなり、ドライバ１１が低レベルの信号（０Ｖ）を出力していればレシーバ２３の入力は０．６２５Ｖになる。
【００４７】
したがって、レシーバ２３は、これら入力（１．８７５Ｖまたは０．６２５Ｖ）を参照電圧１．２５Ｖに基づいて、“１”もしくは“０”と確実に判定することができ、第１送受信素子１０から第２送受信素子２０への信号が反射されることなく、データ送信が確実に実行される。
さらに、このとき、信号の受信側の第２送受信素子２０の入出力端２８における電圧（電位）が１．８７５Ｖまたは０．６２５Ｖであるとともに、伝送バス２の送信側（信号の伝送方向上流側）の第１送受信素子１０の終端抵抗１４は伝送バス２には接続されておらず、伝送バス２の受信側（信号の伝送方向下流側）の第２送受信素子２０の終端電圧源（１．２５Ｖ）に接続された終端抵抗２４（５０Ω）だけが伝送バス２に接続されるので、ドライバ１１の出力端に流れる電流は±１２．５ｍＡとなり、低消費電力を実現できる。
【００４８】
つまり、上記図２を参照しながら上述したように、伝送バス１０１の送受信側両端に終端電圧源１３１，１４１にそれぞれ接続された終端抵抗１３２，１４２が接続されている従来技術では、ドライバ１１１の出力端に流れる電流が±２５ｍＡであったのに対して、本双方向伝送回路１では、同条件（つまり電源電圧（２．５Ｖ）及び伝送バス２の特性インピーダンス（５０Ω）が同一）で、ドライバ１１の出力端に流れる電流を半分の±１２．５ｍＡに低減して、従来技術に対して電力消費量を半分にすることができる。
【００４９】
なお、第１送受信素子１０が受信側、第２送受信素子２０が送信側として動作する場合（つまり、第１送受信素子１０が第２送受信素子２０からデータを読み出す場合）には、制御部１７によってドライバ１１がパッシブ状態、スイッチ１６がオンに切換制御され、制御部２７によってドライバ２１がアクティブ状態、スイッチ２６がオフに切換制御されることにより、第１送受信素子１０のレシーバ１３の入力は、ドライバ２１から高レベルの信号が出力されたときには１．８７５Ｖとなり、ドライバ２１から低レベルの信号が出力されたときは０．６２５Ｖになる。したがって、第２送受信素子２０から第１送受信素１０への信号が反射されることなく、データ送信が確実に実行される。
さらに、ドライバ２１の出力端に流れる電流は±１２．５ｍＡとなり、低消費電力を実現できる。
【００５０】
〔１−２−２〕第１送受信素子１０と第３送受信素子３０とが信号を送受信する場合
次に、第１送受信素子１０から第３送受信素子３０へ信号の送信（つまり、データの書き込み）が行なわれる場合について説明すると、このとき、第１送受信素子１０からは送受信切換信号Ｗ／Ｒとして“１”及び第２選択信号ＣＳ１として“１”が出力され、制御部１７によってドライバ１１はアクティブ状態に切換制御され、スイッチ１６はオフに切換制御されるとともに、制御部３７によってドライバ３１はパッシブ状態に切換制御され、スイッチ３６はオンに設定される。なお、このとき、第１送受信素子１０からは第１選択信号ＣＳ０として“０”が出力され、制御部２７によってドライバ２１はパッシブ状態に切換制御され、スイッチ２６はオンに切換制御される。
【００５１】
つまり、信号の送信側の第１送受信素子１０側の終端抵抗１４は制御部１７によって伝送バス２から切り離され、信号の受信側の第３送受信素子３０側の終端抵抗３４は制御部３７によって伝送バス２には接続されないが、第２送受信素子２０の終端抵抗２４は伝送バス２に接続される。
ここで、第３送受信素子３０の抵抗３２は２５Ωであり、第２送受信素子２０の終端電圧源２５（１．２５Ｖ）に接続された終端抵抗２４（５０Ω）が伝送バス２に接続されているので、ドライバ１１が高レベルの信号（２．５Ｖ）を出力していれば従属側である第３送受信素子３０のレシーバ３３の入力は１．８７５Ｖとなり、ドライバ１１が低レベルの信号（０Ｖ）を出力していればレシーバ３３の入力は０．６２５Ｖになり、上述した第１送受信素子１０と第２送受信素子２０との信号伝送時と同様に、第１送受信素子１０から第３送受信素子３０への信号が反射されることなく、データ送信が確実に実行される。
【００５２】
さらに、このとき、ドライバ１１の出力端に流れる電流は±１２．５ｍＡとなり、上述した第１送受信素子１０と第２送受信素子２０との信号伝送時と同様に、低消費電力を実現できる。
なお、第１送受信素子１０が受信側、第３送受信素子３０が送信側として動作する場合（つまり、第１送受信素子１０が第３送受信素子３０からデータを読み出す場合）には、制御部１７によってドライバ１１がパッシブ状態、スイッチ１６がオンに切換制御され、制御部２７によってドライバ２１がパッシブ状態、スイッチ２６がオンに切換制御され、制御部３７によってドライバ３１がアクティブ状態に切換制御され、スイッチ３６がオフに設定されることにより、第１送受信素子１０のレシーバ１３の入力は、ドライバ３１から高レベルの信号が出力されたときには１．８７５Ｖとなり、ドライバ３１から低レベルの信号が出力されたときは０．６２５Ｖになる。したがって、第３送受信素子３０から第１送受信素１０への信号が反射されることなく、データ送信が確実に実行される。
【００５３】
〔１−３〕効果について
このように、本発明の一実施形態としての双方向伝送回路１によれば、第１送受信素子１０が第２送受信素子２０と伝送バス２を介した信号伝送を行なう場合であって、第１送受信素子１０が送信側として動作する際には、制御部１７がスイッチ１６をオフに設定して、伝送バス２の終端抵抗１４を介した終端電圧源１５への接続を切断するとともに、制御部２７がスイッチ２６をオンに設定して、伝送バス２の終端抵抗２４を介した終端電圧源２５への接続をオンに設定するので、第１送受信素子１０から第２送受信素子へのデータ送信が高周波数の信号を用いた高速伝送であっても、第１送受信素子１０から第２送受信素子２０への信号が反射されることなく、かかるデータ送信が確実に実行される。
【００５４】
しかも、このとき、制御部１７によって伝送バス２の送信側の終端抵抗１４は伝送バス２から切り離され、制御部２７によって伝送バス２の受信側の終端抵抗２４だけが伝送バス２に接続されるので、第１送受信素子１０から第２送受信素子２０へのデータ送信によって双方向伝送回路１に流れる電流（つまり、ドライバ１１の出力端における電流）が、上記図２を参照しながら上述した従来技術に対して同条件下で１／２になり、低消費電力を実現することができ、その結果、第１送受信素子１０と第２送受信素子２０との間に他の伝送バス（図示略）が複数（例えば、３２本や６４本）ある場合の同時スイッチングによるノイズやＥＭＩ（Electro Magnetic Interference）の発生を低減することができる。
【００５５】
換言すると、第１送受信素子１０と第２送受信素子２０とがデータ送受信を行なう場合には、上述のごとく制御部１７がドライバ１１及びスイッチ１６を制御するとともに制御部２７がドライバ２１及びスイッチ２６を制御するので、高周波数の信号を用いた高速伝送を、信号の反射を抑止しながら少ない消費電力で実現することができ、すなわち、信号の反射を抑止した高速伝送と消費電力の低減とを同時に実現できる。
【００５６】
また、終端抵抗１４，スイッチ１５，及び制御部１７が第１送受信素子１０の内部に設けられ、終端抵抗２４，スイッチ２５，及び制御部２７が第２送受信素子２０の内部に設けられ、終端抵抗３４，スイッチ３５，及び制御部３７が第３送受信素子３０の内部に設けられているので、同一の送受信素子を用いて各送受信素子１０，２０，３０を実現することができ、生産性が向上する。
【００５７】
なお、第２送受信素子２０と第３送受信素子３０とは動作が一部違うが、これは各送受信素子１０，２０，３０を、外部信号あるいは内部レジスタ（図示略）の設定により、ドライバ１１〜３１の出力インピーダンスを変更できる構成、及びスイッチ１６〜３６の動作を変更できる構成にすることにより、各送受信素子１０，２０，３０を同一構成の送受信素子で実現することができる。
【００５８】
また、他の送受信素子（ここでは、第２送受信素子２０及び第３送受信素子３０）に対して信号の送受信の切り換えを制御する主制御側として動作する第１送受信素子１０の制御部１７が、第１送受信素子１０において他の送受信素子（ここでは、第２送受信素子２０及び第３送受信素子３０）との信号の送受信の切り換えを制御すべく生成される送受信切換信号Ｗ／Ｒに基づいて、スイッチ１６の接続のオン／オフの切り換えを制御するので、スイッチ１６の切り換えを確実に行なうことができる。
【００５９】
さらに、第１送受信素子１０によって信号の送受信の切り換えを制御される従属側として動作する第２送受信素子２０の制御部２７が、第１送受信素子１０から制御信号線４０を通じて発行された送受信の切り換えを制御するための送受信切換信号Ｗ／Ｒに基づいてスイッチ２６のオン／オフの切り換えを制御するので、スイッチ２６の切換制御を確実に行なうことができる。
【００６０】
なお、第２送受信素子２０の制御部２７が、送信側として動作する第１送受信素子１０からの第１ＣＳ信号線４１を通じた第１選択信号ＣＳ０に基づいてスイッチ２６のオン／オフの切り換えを制御するので、スイッチ２６の切換制御を確実に行なうことができる。
また、第１送受信素子１０と第３送受信素子３０とが信号の送受信をする場合には、第２送受信素子２０の制御部２７が、送受信切換信号Ｗ／Ｒ及び第１選択信号ＣＳ０に基づいて、スイッチ２６による接続をオンに設定するとともに、第１送受信素子１０が、第３送受信素子３０に対して送信側として動作する場合には、制御部１７がスイッチ１６による接続をオフに設定する一方、第１送受信素子１０が、第３送受信素子３０に対して受信側として動作する場合には、制御部１７がスイッチ２６による接続をオンに設定するので、伝送バス２の途中に接続された第３送受信素子３０と第１送受信素子１０とがデータ送受信を行なう場合にも、第１送受信素子１０と第２送受信素子２０とがデータ送受信を行なうときと同様の効果を得ることができる。
【００６１】
つまり、第１送受信素子１０と第３送受信素子３０とがデータ送受信を行なう場合にも、高周波数の信号を用いた高速伝送を、信号の反射を抑止しながらも省消費電力で実現することができる。
【００６２】
〔２〕その他
なお、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
【００６３】
例えば、上述した実施形態では、第３送受信素子３０が終端抵抗３４，終端電圧源３５，及びスイッチ３６をそなえて構成された例（つまり、第１送受信素子１０〜第３送受信素子３０の送受信にかかる部分が同様の構成をそなえた同一の送受信素子で実現された例）をあげて説明したが、本発明はこれに限定されるものではなく、伝送バス２の途中に接続される第３送受信素子３０は、これら終端抵抗３４，終端電圧源３５，及びスイッチ３６をそなえなくてもよい。
【００６４】
また、上述した実施形態では、終端抵抗１４〜３４，終端電圧源１５〜３５，スイッチ１６〜３６，及び制御部１７〜３７が、それぞれ、第１送受信素子１０〜第３送受信素子３０内に設けられている例をあげて説明したが、本発明はこれに限定されるものではなく、これら端抵抗１４〜３４，終端電圧源１５〜３５，スイッチ１６〜３６，及び制御部１７〜３７が、それぞれ、第１送受信素子１０〜第３送受信素子３０の外部に設けられていてもよい。この場合、伝送バス２とスイッチ１６，２６とをつなぐ信号線１６ａ，２６ａは、それぞれ、入出力端１８，２８と伝送バス２との間の信号線に接続されることが好ましく、伝送バスに接続された信号線３とスイッチ３６とをつなぐ信号線３６ａは信号線３に接続されることが好ましい。
【００６５】
なお、上述した実施形態では、双方向伝送回路１が第１送受信素子１０〜第３送受信素子３０の３つの送受信素子をそなえて構成された例をあげて説明したが、本発明はこれに限定されるものではなく、本発明の双方向伝送回路は、第１送受信素子１０と第２送受信素子２０との２つの送受信素子で構成されてもよいし、伝送バス２の途中に第３送受信素子３０と同一の構成及び機能を有する送受信素子が複数接続されて構成されてもよく、本発明の双方向伝送回路がそなえる送受信素子の数は本発明において限定されるものではない。
【００６６】
〔３〕付記
（付記１）
信号を伝送する伝送バスを介して、互いに信号の送受信が可能な第１送受信素子及び第２送受信素子をそなえた双方向伝送回路であって、
第１終端電圧源に接続され、前記伝送バスを通じて送信された信号の反射を防止する、前記第１送受信素子に対応する第１終端抵抗と、
第２終端電圧源に接続され、前記伝送バスを通じて送信された信号の反射を防止する、前記第２送受信素子に対応する第２終端抵抗と、
前記伝送バスの前記第１終端抵抗を介した前記第１終端電圧源への接続のオン／オフを切り換える第１スイッチと、
前記伝送バスの前記第２終端抵抗を介した前記第２終端電圧源への接続のオン／オフを切り換える第２スイッチと、
前記第１スイッチによる前記接続のオン／オフの切り換えを制御する第１制御部と、
前記第２スイッチによる前記接続のオン／オフの切り換えを制御する第２制御部とをそなえ、
前記第１送受信素子が送信側として動作する場合、前記第１制御部が、前記第１スイッチによる前記接続をオフに設定するとともに、前記第２制御部が、前記第２スイッチによる前記接続をオンに設定することを特徴とする、双方向伝送回路。
【００６７】
（付記２）
前記第１終端抵抗，前記第１スイッチ，及び第１制御部が、前記第１送受信素子の内部に設けられ、前記第２終端抵抗，前記第２スイッチ，及び第２制御部が、前記第２送受信素子の内部に設けられていることを特徴とする、付記１記載の双方向伝送回路。
（付記３）
前記第１制御部が、前記第１送受信素子によって発生された送受信切換信号に基づいて、前記第１スイッチによる前記接続のオン／オフの切り換えを制御することを特徴とする、付記１または付記２記載の双方向伝送回路。
【００６８】
（付記４）
前記第２制御部が、前記第１送受信素子によって発行された前記送受信切換信号に基づいて、前記第２スイッチによる前記接続のオン／オフの切り換えを制御することを特徴とする、付記３記載の双方向伝送回路。
（付記５）
前記第２制御部が、送信側として動作する前記第１送受信素子によって発行された送信先を指定するための選択信号に基づいて、前記第２スイッチによる前記接続のオン／オフの切り換えを制御することを特徴とする、付記４記載の双方向伝送回路。
【００６９】
（付記６）
前記伝送バスの途中に接続され、少なくとも前記第１送受信素子と相互に信号の送受信が可能な第３送受信素子をさらにそなえ、
前記第１送受信素子と前記第３送受信素子とが信号の送受信をする場合には、前記第２制御部が、前記第２スイッチによる前記接続をオンに設定するとともに、
前記第１送受信素子が、前記第３送受信素子に対して送信側として動作する場合には、前記第１制御部が前記第１スイッチによる前記接続をオフに設定する一方、前記第１送受信素子が、前記第３送受信素子に対して受信側として動作する場合には、前記第１制御部が前記第１スイッチによる前記接続をオンに設定することを特徴とすることを特徴とする、付記１〜付記５のいずれか１項に記載の双方向伝送回路。
【００７０】
（付記７）
前記第１制御部が、前記第１送受信素子によって発生された送受信切換信号に基づいて、前記第１スイッチによる前記接続のオン／オフの切り換えを制御することを特徴とする、付記６記載の双方向伝送回路。
（付記８）
前記第２制御部が、前記第１送受信素子によって発行された前記送受信切換信号に基づいて、前記第２スイッチによる前記接続のオン／オフの切り換えを制御することを特徴とする、付記７記載の双方向伝送回路。
【００７１】
（付記９）
信号を伝送する伝送バスを介して接続された他の送受信素子と互いに信号の送受信が可能な送受信素子であって、
終端電圧源に接続され、前記伝送バスを通じて送信された信号の反射を防止する終端抵抗と、
前記伝送バスの前記終端抵抗を介した前記終端電圧源への接続のオン／オフを切り換えるスイッチと、
該スイッチによる前記接続のオン／オフの切り換えを制御する制御部とをそなえ、
該制御部が、前記他の送受信素子に対して送信側として動作する場合には前記スイッチによる前記接続をオフに設定する一方、前記他の送受信素子に対して受信側として動作する場合には前記スイッチによる前記接続をオンに設定することを特徴とする、送受信素子。
【００７２】
（付記１０）
前記他の送受信素子との信号の送受信の切り換えを制御する主制御側として動作する場合、前記制御部が、前記他の送受信素子との信号の送受信の切り換えを制御すべく発生された送受信切換信号に基づいて、前記スイッチによる前記接続のオン／オフの切り換えを制御することを特徴とする、付記９記載の送受信素子。
【００７３】
（付記１１）
前記他の送受信素子によって信号の送受信の切り換えを制御される従属側として動作する場合、前記制御部が、前記他の送受信素子によって発行された送受信の切り換えを制御するための前記送受信切換信号に基づいて、前記スイッチによる前記接続のオン／オフの切り換えを制御することを特徴とする、付記９記載の送受信素子。
【００７４】
（付記１２）
前記他の送受信素子によって信号の送受信の切り換えを制御される従属側として動作する場合、前記制御部が、前記他の送受信素子によって発行された送信先を指定するための選択信号に基づいて、前記スイッチによる前記接続のオン／オフの切り換えを制御することを特徴とする、付記９記載の送受信素子。
【図面の簡単な説明】
【００７５】
【図１】本発明の一実施形態としての双方向伝送回路の構成を示す図である。
【図２】従来の双方向伝送回路の構成を示す図である。
【符号の説明】
【００７６】
１，１００ 双方向伝送回路
２，１０１ 伝送バス
３，１１ａ，１３ａ，１６ａ，１７ａ，１７ｂ，２１ａ，２３ａ，２６ａ，２７ａ，２７ｂ，３１ａ，３３ａ，３６ａ，３７ａ，３７ｂ，１０２ 信号線
１０，１１０ 第１送受信素子
１１，２１，３１，１１１，１２１ ドライバ
１２，２２，３２，１１２，１２２ 抵抗
１３，２３，３３，１１３，１２３ レシーバ
１４ 終端抵抗（第１終端抵抗）
１５ 終端電圧源（第１終端電圧源）
１６ スイッチ（第１スイッチ）
１７ 制御部（第１制御部）
１８，２８，３８，１１４，１２４ 入出力端
２０，１２０ 第２送受信素子
２４ 終端抵抗（第２終端抵抗）
２５ 終端電圧源（第２終端電圧源）
２６ スイッチ（第２スイッチ）
２７ 制御部（第２制御部）
３０ 第３送受信素子
３４ 終端抵抗（第３終端抵抗）
３５ 終端電圧源（第３終端電圧源）
３６ スイッチ（第３スイッチ）
３７ 制御部（第３制御部）
１３１，１４１ 終端電圧源
１３２，１４２ 終端抵抗
【特許請求の範囲】
【請求項１】
信号を伝送する伝送バスを介して、互いに信号の送受信が可能な第１送受信素子及び第２送受信素子をそなえた双方向伝送回路であって、
第１終端電圧源に接続され、前記伝送バスを通じて送信された信号の反射を防止する、前記第１送受信素子に対応する第１終端抵抗と、
第２終端電圧源に接続され、前記伝送バスを通じて送信された信号の反射を防止する、前記第２送受信素子に対応する第２終端抵抗と、
前記伝送バスの前記第１終端抵抗を介した前記第１終端電圧源への接続のオン／オフを切り換える第１スイッチと、
前記伝送バスの前記第２終端抵抗を介した前記第２終端電圧源への接続のオン／オフを切り換える第２スイッチと、
前記第１スイッチによる前記接続のオン／オフの切り換えを制御する第１制御部と、
前記第２スイッチによる前記接続のオン／オフの切り換えを制御する第２制御部とをそなえ、
前記第１送受信素子が送信側として動作する場合、前記第１制御部が、前記第１スイッチによる前記接続をオフに設定するとともに、前記第２制御部が、前記第２スイッチによる前記接続をオンに設定することを特徴とする、双方向伝送回路。
【請求項２】
前記第１終端抵抗，前記第１スイッチ，及び第１制御部が、前記第１送受信素子の内部に設けられ、前記第２終端抵抗，前記第２スイッチ，及び第２制御部が、前記第２送受信素子の内部に設けられていることを特徴とする、請求項１記載の双方向伝送回路。
【請求項３】
前記第１制御部が、前記第１送受信素子によって発生された送受信切換信号に基づいて、前記第１スイッチによる前記接続のオン／オフの切り換えを制御することを特徴とする、請求項１または請求項２記載の双方向伝送回路。
【請求項４】
前記第２制御部が、前記第１送受信素子によって発行された前記送受信切換信号に基づいて、前記第２スイッチによる前記接続のオン／オフの切り換えを制御することを特徴とする、請求項３記載の双方向伝送回路。
【請求項５】
信号を伝送する伝送バスを介して接続された他の送受信素子と互いに信号の送受信が可能な送受信素子であって、
終端電圧源に接続され、前記伝送バスを通じて送信された信号の反射を防止する終端抵抗と、
前記伝送バスの前記終端抵抗を介した前記終端電圧源への接続のオン／オフを切り換えるスイッチと、
該スイッチによる前記接続のオン／オフの切り換えを制御する制御部とをそなえ、
該制御部が、前記他の送受信素子に対して送信側として動作する場合には前記スイッチによる前記接続をオフに設定する一方、前記他の送受信素子に対して受信側として動作する場合には前記スイッチによる前記接続をオンに設定することを特徴とする、送受信素子。
【請求項１】
信号を伝送する伝送バスを介して、互いに信号の送受信が可能な第１送受信素子及び第２送受信素子をそなえた双方向伝送回路であって、
第１終端電圧源に接続され、前記伝送バスを通じて送信された信号の反射を防止する、前記第１送受信素子に対応する第１終端抵抗と、
第２終端電圧源に接続され、前記伝送バスを通じて送信された信号の反射を防止する、前記第２送受信素子に対応する第２終端抵抗と、
前記伝送バスの前記第１終端抵抗を介した前記第１終端電圧源への接続のオン／オフを切り換える第１スイッチと、
前記伝送バスの前記第２終端抵抗を介した前記第２終端電圧源への接続のオン／オフを切り換える第２スイッチと、
前記第１スイッチによる前記接続のオン／オフの切り換えを制御する第１制御部と、
前記第２スイッチによる前記接続のオン／オフの切り換えを制御する第２制御部とをそなえ、
前記第１送受信素子が送信側として動作する場合、前記第１制御部が、前記第１スイッチによる前記接続をオフに設定するとともに、前記第２制御部が、前記第２スイッチによる前記接続をオンに設定することを特徴とする、双方向伝送回路。
【請求項２】
前記第１終端抵抗，前記第１スイッチ，及び第１制御部が、前記第１送受信素子の内部に設けられ、前記第２終端抵抗，前記第２スイッチ，及び第２制御部が、前記第２送受信素子の内部に設けられていることを特徴とする、請求項１記載の双方向伝送回路。
【請求項３】
前記第１制御部が、前記第１送受信素子によって発生された送受信切換信号に基づいて、前記第１スイッチによる前記接続のオン／オフの切り換えを制御することを特徴とする、請求項１または請求項２記載の双方向伝送回路。
【請求項４】
前記第２制御部が、前記第１送受信素子によって発行された前記送受信切換信号に基づいて、前記第２スイッチによる前記接続のオン／オフの切り換えを制御することを特徴とする、請求項３記載の双方向伝送回路。
【請求項５】
信号を伝送する伝送バスを介して接続された他の送受信素子と互いに信号の送受信が可能な送受信素子であって、
終端電圧源に接続され、前記伝送バスを通じて送信された信号の反射を防止する終端抵抗と、
前記伝送バスの前記終端抵抗を介した前記終端電圧源への接続のオン／オフを切り換えるスイッチと、
該スイッチによる前記接続のオン／オフの切り換えを制御する制御部とをそなえ、
該制御部が、前記他の送受信素子に対して送信側として動作する場合には前記スイッチによる前記接続をオフに設定する一方、前記他の送受信素子に対して受信側として動作する場合には前記スイッチによる前記接続をオンに設定することを特徴とする、送受信素子。
【図１】
【図２】
【図２】
【公開番号】特開２００８−４２３７６（Ｐ２００８−４２３７６Ａ）
【公開日】平成２０年２月２１日（２００８．２．２１）
【国際特許分類】
【出願番号】特願２００６−２１１８７５（Ｐ２００６−２１１８７５）
【出願日】平成１８年８月３日（２００６．８．３）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２０年２月２１日（２００８．２．２１）
【国際特許分類】
【出願日】平成１８年８月３日（２００６．８．３）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]