反射式空間光変調素子配列及びその形成方法
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ディスプレイ装置に関連し、更に詳細に述べれば、個々のピクセルの制御のための適切な制御回路を有する、半導体基板上の空間光変調素子配列に関連する。
【０００２】
【従来の技術】ライト・バルブ配列とも呼ばれる空間光変調素子（ＳＬＭ）配列は、投写型ディスプレイ、光学式相互接続、ホログラフィ式記憶、及びその他のアプリケーションに使用され、ここでは、光が空間的及び時間的にデータの配列に対応して変調される。ＳｉベースのＳＬＭには数々の長所がある。Ｓｉベースの反射式ＳＬＭを使用すると、ピクセルが小さくても高い光スループットを達成できる。これは、アドレス・ライン及びピクセル記憶コンデンサが、光が基板を透過する透過ディスプレイの場合のように光をブロックしないためである。単結晶Ｓｉトランジスタを使用すると、現在フラット・パネル・ディスプレイで使用されているアモルファスＳｉ叉は多結晶Ｓｉトランジスタの場合よりトランジスタのスイッチング速度が速く、フレーム周波数が高く情報密度の高いディスプレイが可能になる。更に、旧式のＳｉチップ製造装置でも、現行のフラット・パネル製造技術で可能なものより精細なＳＬＭの形状サイズをサポートできる。ディスプレイ用の他の光学的構成部品はＳＬＭのサイズに応じて大きさが決まるので、形状サイズを最小にすること、即ちピクセル・サイズを最小にすることが望ましい。
【０００３】
【発明が解決しようとする課題】１９９１年３月１２日に発行されたＴ．Ｓ．Ｔｅ Ｖｅｌｄｅによる米国特許第４，９９９，６１９号では、電気光学的ディスプレイ装置が開示された。この装置は、少なくとも１つの透明な第１の制御電極をもつ第１の透明支持プレートと第２の支持プレートとの間に液晶物質層を備え、又、行と列に配列した画素マトリックスを駆動するための１つ以上のスイッチング要素をもつ少なくとも１つの半導体素子があり、更に電気的に個別に駆動できる画素電極をもつ。第２の支持プレートには追加の反射層（絶縁体ミラー）が装備できる。この層は画素及び（可能な場合は）半導体物質の中間部分を覆う。中間の半導体物質はこれによって入射光からうまく遮蔽される。
【０００４】Ｊ．Ｇｌｕｅｃｋ、外が発表した主題「Ｉｍｐｒｏｖｅｍｅｎｔ ｉｎ ｌｉｇｈｔ ｅｆｆｉｃｉｅｎｃｙ ｏｆ ａ−Ｓｉ：Ｈ ＴＦＴ−ａｄｄｒｅｓｓｅｄ ｒｅｆｌｅｃｔｉｖｅ λ／４−ＨＡＮ−Ｍｏｄｅ ｌｉｇｈｔ ｖａｌｖｅｓ ｆｏｒ Ｃｏｌｏｒ ＴＶ ｐｒｏｊｅｃｉｏｎ」、頁２９９、ＳＩＤ１９９３ Ｄｉｇｅｓｔでは、反射アルミニウム画素電極の配列の下にＴＦＴ、記憶コンデンサ、及び行と列のラインを配置して、解像度が４００×２００ピクセル、ピクセル・サイズが５０μｍ×５５μｍ、アパーチャ率が８４％のａ−Ｓｉ：Ｈ ＴＦＴがアドレスするライト・バルブを設けることにより、大きな光学的活性領域が得られる。
【０００５】Ａ．Ｏ’Ｈａｒａ、外が発表した主題「Ｍｉｒｒｏｒ ｑｕａｌｉｔｙ ａｎｄ ｅｆｆｉｃｉｅｎｃｙ ｉｍｐｒｏｖｅｍｅｎｔｓ ｏｆ ｒｅｆｌｅｃｔｉｖｅ ｓｐａｔｉａｌ ｌｉｇｈｔ ｍｏｄｕｌａｔｏｒｓ ｂｙ ｔｈｅｕｓｅ ｏｆ ｄｉｅｌｅｃｔｒｉｃ ｃｏａｔｉｎｇｓ ａｎｄ ｃｈｅｍｎｉｃａｌ−ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ」、Ａｐｐｌｉｅｄ Ｏｐｔｉｃｓ、３２，５５４９（１９９３）では、ミラーの表面を二酸化ケイ素で塗膜するか、叉はアルミニウムを付着させてミラーを形成する前に下の二酸化ケイ素を化学的・機械的に研磨することによって、空間光変調素子の鏡質が改善された。
【０００６】フラット・パネル・ディスプレイでは、数ミクロンのサイズのプラスチック球体が不規則に液晶素子間隙の中に分散し、スペーサとして機能する。使用されるピクセル・サイズが非常に小さい場合は（１辺が１７μｍ）、単一のスペーサ・ボールが有効なミラー領域の４％をブロックするので、これは実用的ではない。なぜなら、４ビット・グレー・スケールでは最下位ビットが６％に相当し、球体が集まってしまうとミラーの遮光が更に厳しくなる可能性があるからである。
【０００７】前面ガラスに硬質のＳｉＯ2スペーサを形成することについては、Ｊ．Ｇｌｕｅｃｋ、外が「Ｃｏｌｏｒ−ＴＶ ｐｒｏｊｅｃｔｉｏｎ ｗｉｔｈ ｆａｓｔ−ｓｗｉｔｃｈｉｎｇ ｒｅｆｌｅｃｔｉｖｅ ＨＡＮ ｍｏｄｅ ｌｉｇｈｔｖａｌｖｅｓ」、頁２７７、ＳＩＤ １９９２ Ｄｉｇｅｓｔ、及びＪ．Ｇｌｕｅｃｋ、外が前述の頁２９９、ＳＩＤ １９９３ Ｄｉｇｅｓｔで発表している。前述のＴ．Ｓ．Ｔｅ Ｖｅｌｄｅによる米国特許第４，９９９，６１９号では、フォトリソグラフ及びエッチングによりマグネシウム酸化物の層から形成されたスペーサ、叉はポストについて説明している。
【０００８】
【課題を解決するための手段】本発明に基づき、光変調のための空間光変調素子配列、及びその製作について説明する。これは、半導体基板上の絶縁体層の上の個々のミラーの上に配置された複数の液晶素子と、半導体の中に形成され、液晶素子にそれぞれ結合され、そこを透過する光を変調するための複数の電気回路と、ミラーに関連して配置されパターン化された反射体・吸収体層とで構成される。反射体・吸収体層は、複数の電気回路を周囲光及び侵入光から光学的に遮蔽し、そのため反射体・吸収体層はミラーのエッジの上に重なるエッジをもち、周囲光及び侵入光の半導体基板への透過を約１００，０００分の１より小さく減衰させるオーバラップ領域を形成する。
【０００９】
【発明の実施の形態】図１は、空間光変調素子１０の半分の断面図である。複数の空間光変調素子１０が、例えば２０４８×２０４８ピクセルの配列１１に同時に形成される。ピクセル・サイズは、１．４μｍのリソグラフを使用して１辺が１７μｍである。液晶素子１２が基板１４の上に配置され、これは単結晶半導体もしくはＳｉ叉はＳｉＧｅなどの絶縁体上半導体（ＳＯＩ）であり、レベル間バイア（バイア又はスタッド１７）により接続された複数の電気回路１６（表示されていない）、多結晶シリコン層１８及び２０、ならびに金属層２２を含む。液晶素子１２は、液晶物質２６、Ｉｎ−Ｓｎ酸化物（ＩＴＯ）などの上部電極２８、電極及びミラーとして機能する下部電極・ミラー３０、ならびに上部電極２８と下部電極３０を分離するスペーサ３２で構成される。スペーサ３２は、すべての液晶素子１２で必要なわけではない。反射体・吸収体層３４は、空間光変調素子１０の周囲光及び外から侵入し、下部電極・ミラー３３と下部電極・ミラー３０との間のようなミラー間の開口部、即ち間隙５６を通り抜ける矢印５４、５８、５９で示す光をブロック叉は減衰させ、光が半導体基板１４中に透過することを防ぐ。
【００１０】空間光変調素子１０を全体的に説明すると、例えば熱酸化物などの絶縁体層３６が基板１４と多結晶シリコン層１８との間に配置される。約６５０オングストロームの薄い絶縁体層３８が、多結晶シリコン層１８と２０との間に配置される。絶縁体層４０が、多結晶シリコン層２０及び絶縁体層３８と、又は多結晶シリコン層もしくは絶縁体層と、金属層２２及び絶縁体層４２との、又は金属層もしくは絶縁体層との間に配置される。絶縁体層３８は多結晶シリコン層１８の上に熱成長させる場合がある。絶縁体層４０及び４２は、化学蒸着（ＣＶＤ）により、例えばＴＥＯＳを前駆ガスとして使用して形成される。図１に示すように、絶縁体層４２は平坦化した上部表面４３を設けるために化学的・機械的に研磨される。絶縁体層４４は、同じ物質の絶縁体層４２の上に形成される。絶縁体層４６は、反射体・吸収体層３４の上に形成され、反射体・吸収体層３４と金属層２４及び電極・ミラー３０、又は金属層もしくは電極・ミラーとの間の間隙を充填する。絶縁体層４６は、約７イプシロンの高い誘電率材料のシリコン窒化物であり、金属層２４と反射体・吸収体層３４との間にコンデンサ４８を形成する。コンデンサ４８は、多結晶シリコン層１８、絶縁体層３８及び多結晶シリコン層２０で形成されるコンデンサ５０と結合され（相互接続は表示されていない）、電極・ミラー３０に電圧を保持する機能を果たす。反射体・吸収体層３４は接地電位である。
【００１１】反射式空間光変調素子１０の機能的要件は次のとおりである。即ち、１）入射光（周辺光及び侵入光）からの半導体基板１４の遮蔽、２）高い光学的スループット及びコントラスト、３）ピクセル記憶コンデンサ、及び４）ミラーを暗くするスペーサのない、液晶セルの厚さの厳密な制御である。図１に示すように、スペーサ３２は電極・ミラー３０を暗くしない。スペーサ３２はピクセル毎に設置されるわけではなく、カバー・プレート５２を下部電極・ミラー３０から一定の距離に保つために必要な間隔で配置される。１０ピクセルから４００ピクセル毎に１つのスペーサが必要である。
【００１２】図１に示す構造では、基板１４中に電気回路１６を形成する半導体素子は、電極・ミラー３０及び反射体・吸収体層３４の組合わせにより光から遮蔽される。電極・ミラー３０及び反射体・吸収体層３４のどちらも光を通さない、十分な厚さをもつ。液晶素子１２及び隣接する液晶素子の電極・ミラー３０と３３（図１の３０の左側に部分的に示される）との間の開口部５６に入射する光即ち放射エネルギ−５４及び５８は、絶縁体層４６に侵入し、反射体・吸収体層３４の上部表面５５と電極・ミラー３０の下部表面との間で矢印５９で示すように複数回反射して、絶縁体層４４、４２、４０及び３６、ならびに電気回路１６（表示されていない）を含む半導体基板１４に到達する。反射体・吸収体層３４の上部表面５５はＴｉＮであり、この物体の反射率は青色光の２０％から赤色光の６５％までの間である。垂線に対して７度の角度で入射する赤色光は、反射光がスタッド１７の周りの開口部５７に到達するために、約１００回の矢印５９で示すような反射が必要であり、光度は１０-19以下に減少、即ち減衰される。液晶素子１２の配列の外では、被覆反射体・吸収体層３４を使用して、半導体素子を入射光即ち放射エネルギ−５４から保護する。
【００１３】光学的スループットは、電極・ミラー３０が占める空間光変調素子１０の面積の割合、電極・ミラー３０の反射率、及び電極・ミラー３０の平坦さに依存する。電極・ミラー３０のフィル・ファクタ（ｆｉｌｌ ｆａｃｔｏｒ）は、隣接する電極ミラー３０と３３との間で確実にパターン化できる最小の空間により決定され、また使用できるリソグラフ及びパターン化技術に依存する。図１に示す空間光変調素子１０では、電極・ミラーの直径、即ち幅叉はピクセル・サイズは１辺が１７μｍであり、電極・ミラー３０間の公称間隔は１．７μｍであり、電極・ミラー３０のフィル・ファクタは８１％である。スペースを小さくすることは可能だが、２，０４８×２，０４８ピクセルなど配列面積が非常に大きいために、電極・ミラー３０同士が短絡する可能性が高くなる。電極・ミラー３０はＡｌ叉はＡｌの合金で作られるが、これはＡｌが最も反射率の高い金属の１つであるため、例えば平均で対象の波長に対して９２％を反射するためである。また、半導体金属化にはＡｌ−Ｃｕ合金が使用され、これは１９７３年４月に発行され、本願と同じ出願人に譲渡されたＡｍｅｓ、外による米国特許第３，７２５，３０９号などに記述されている。銅がアルミニウムに加えられ、その結果エレクトロマイグレーション特性を改善され、ヒロック（ｈｉｌｌｏｃｋ）形成を減少させる。銀は例えば反射率が９３％でわずかに高いが、酸化が速く、一般的な半導体製造プロセスに適しない。アルミニウムを使用する場合の欠点は、基板との熱膨張の不一致が原因で熱サイクル中にヒロックが形成されることである。金属層２４の付着後の熱処理を制限すること、叉はアルミニウム粒子の大きさを制限することにより、このヒロック形成を最小にできる。金属層２４の形成後の一般的なプロセス温度は４００℃だが、これを例えば３５０℃に下げる。Ａｌ粒子の大きさは、金属層２４の薄膜の厚さを制限するか、叉は合金付加物により小さくできる。Ａｌ薄膜の厚さを薄くし過ぎると、アニール処理後の薄膜の凝集が起こる可能性があり、これも反射率を減少させる。
【００１４】図２は、さまざまな厚さのＡｌミラーの熱処理に対する反射率のグラフである。図２では、縦座標がパーセント単位の光の反射率（アニール処理されていない１００ｎｍ Ａｌに相対する）、及び横座標が３０分間の熱処理の温度を表す。Ａｌミラーは二酸化物ケイ素の上にＴｉを１０ｎｍの厚さに蒸着させ、その後Ｔｉ層の上にＡｌを蒸着させて形成した。Ａｌを厚さ５０ｎｍに付着させたものは、曲線６１から曲線６３を構成する相互接続された黒円で表す。曲線６１から曲線６３は、それぞれ４５０ｎｍ、５５０ｎｍ、及び６８０ｎｍの光の波長に対応する。厚さが１００ｎｍに付着されたＡｌは、曲線６４から曲線６６で結ばれた黒い四角で表示される。曲線６４から曲線６６は、それぞれ４５０ｎｍ、５５０ｎｍ、及び６８０ｎｍの光の波長に対応する。厚さが１５０ｎｍに付着されたＡｌは、図２の曲線６７から曲線６９で結ばれた黒い三角で表示される。曲線６７から曲線６９は、それぞれ４５０ｎｍ、５５０ｎｍ、及び６８０ｎｍの光の波長に対応する。これらの結果に基づき、厚さ１５０ｎｍのＡｌミラーで下に１０ｎｍのＴｉ層を有するものが、密着性及び接触抵抗を改善するために採用された。ＡｌとＣｕの合金では、低温のアニール処理でわずかに反射率が落ちるが、４００℃のアニール処理の後では、純粋なＡｌの場合と比較してヒロック形成が減少するため、反射率が十分に改善される。
【００１５】図３は、Ａｌのアニール処理とＡｌ（０．５重量％銅）合金のアニール処理に対する反射率のグラフである。図３では、縦座標は光の反射率を表し、横座標は２００℃、３５０℃及び２００℃、ならびに４００℃及び２００℃でのアニール処理を表し、各温度は１時間持続する。曲線７１から曲線７３は、黒い三角、四角、丸でそれぞれ結ばれ、二酸化ケイ素の層、その上の１０ｎｍのＴｉ層、及びそのＴｉ被覆層の上に１７７ｎｍのＡｌ被覆層が形成されたもののデータである。曲線７４から曲線７６は、白い三角、四角、円の枠でそれぞれ結ばれ、二酸化ケイ素の層、その上の１０ｎｍのＴｉ層、及びそのＴｉ被覆層の上に１７３ｎｍのＡｌ（０．５重量％Ｃｕ）被覆層が形成されたもののデータである。曲線７１及び曲線７４は、４５０ｎｍの光（青）の反射率を示す。曲線７２及び曲線７５は、５５０ｎｍの光（緑）の反射率を示す。曲線７３及び曲線７６は、６２５ｎｍの光（赤）の反射率を示す。バルクＡｌは、約９２％の反射率である。図３に曲線７１から曲線７３で示すように、４００℃で１時間のアニール温度及び２００℃で１時間のアニール温度では、反射率は８７％以下に落ちる。曲線７４から曲線７６では、上記のアニール温度と時間において反射率は約０．５％から０．８％のわずかな減退しか示さず、曲線７４から曲線７６で示された反射率は、８９．３％以上に保たれている。この反射率の良さは、Ａｌ（０．５重量％Ｃｕ）薄膜の４００℃でのアニール処理の間に形成されるヒロックが少ないことに起因する。
【００１６】ミラーの平面度は、ミラーが形成される表面の平坦さに依存する。駆動要素を含む半導体基板上の平坦化されたミラーには、化学的・機械的研磨（ＣＭＰ）した絶縁体層が使用される。図１でパターン化されている金属層２２の上に絶縁体層４２が形成され、これが研磨されて図１に示す反射体・吸収体層３４の下の平坦な表面となる。化学的・機械的研磨は、平坦な絶縁体層４６及び電極・ミラー３０の形成に非常に適しており、この形成後の光学的パターン（ＯＰ）及びコンデンサ（Ｃ）試験構造での反射率の結果を図４に示す。
【００１７】図４は、光学的試験構造Ｃ１、ＯＰ２、及びＯＰ３に対する反射率のグラフであり、下部に存在する集積回路及び相互接続に起因する反射率の許容できる減少率を示す。図４では、縦座標は反射率（絶対パーセント）を表し、横座標は３つの試験構造、即ちＣ１、ＯＰ２、及びＯＰ３を表す。試験構造Ｃ１は、図１に示すように、基板１４、絶縁体層３６、４２、４４、及び４６、ならびに下部電極・ミラー層で構成され、下部電極・ミラー層は下部に存在する形状のない、即ちすべてが被覆層の領域に１５０ｎｍ Ａｌ被覆ミラーを構成する。試験構造ＯＰ２は、図１に示すように、基板１４、絶縁体層３６、４０、４２、４４及び４６、被覆金属層２２、スタッド１７、パターン化された１７μｍのグリッド上の反射体・吸収体層３４、ならびに厚さ１５０ｎｍのＡｌの被覆層を構成する下部電極・ミラー３０からなる。試験構造ＯＰ３は、ＯＰ２と同じ構造を取るが、金属層２２も１７μｍのグリッド上にパターン化され、被覆電極・ミラー３０の下に典型的な電気的相互接続を行う点が異なる。曲線８１から曲線８３は１つのサンプル・ウェハーを表し、曲線８４から曲線８６は第２のサンプル・ウェハーを表す。黒い三角、四角、及び丸は、それぞれ光又は放射エネルギーの波長が４５０ｎｍ（青）、５５０ｎｍ（緑）、及び６２０ｎｍ（赤）の曲線８１から曲線８３に対応する。白い三角、四角、及び丸は、それぞれ光又は放射エネルギ−の波長が４５０ｎｍ、５５０ｎｍ、及び６２０ｎｍの曲線８４から曲線８６に対応する。図４に示すように、トポロジーの増加は絶対反射率に影響し、どの試験サンプルも反射率は８９．１％を下回らない。最も低い反射率は、６２０ｎｍ（赤色光）の曲線８３及び曲線８６である。試験構造ＯＰ２及びＯＰ３のスタッド１７、パターン化された金属層２２、及び反射体・吸収体層３４は、光の波長に応じて反射率を約０．３％から１％減少させた。反射率の減少の主要因は、おそらくスタッド１７の上の電極・ミラー３０により形成された圧縮箇所、すなわち「窪み」であり、これはスタッド１７の充填に使用されたＷ層のＣＭＰ平坦化の最中にへこんだものである。
【００１８】空間光変調素子１０のコントラスト率は、画素電極・ミラー３０と３３との間の露出した反射体・吸収体層３４から反射される光により劣化する。これは、反射体・吸収体層３４の反射率を最大限減少させるべき追加要因である。コントラストは、使用される液晶モード及びピクセル間に存在する電界にも依存する。なぜならば、反射光がイメージの一部として現れるためには、反射光が適切な偏光をもつ必要があるからである。反射体・吸収体層の上のＳｉ3Ｎ4の絶縁体層４６も、所定の光の波長に対して弱め合う干渉が起こるように、例えば４分の１波長などに厚さを調整できる。
【００１９】半導体素子プロセスの変更及びピクセル・サイズを最小にするために、ピクセル記憶コンデンサの重要部分を、金属化層中の反射体・吸収体層３４と画素電極・ミラー３０との間に組込んだ。反射体・吸収体層３４は、固定ポテンシャルに接続され、更に反射体・吸収体層３４は、ピクセル毎に約２３０μｍ2ある電極・ミラー３０とのオーバラップ領域に接続される。この領域は、ピクセル・コンデンサの一部である。Ｓｉ3Ｎ4の層が、絶縁体として使用される。これは、Ｓｉ3Ｎ4の誘電率の約７が、ＳｉＯ2の誘電率の約４．１より高いためである。この構造の０．５＆３ｃm2の大領域コンデンサは、約１４ｎＦ／ｃｍ2の値をもつ。データがリフレッシュされたり更新されるまで、望ましい数のグレー・レベルが得られるように液晶素子１２間の電圧をかなり正確に保つために、十分なピクセル記憶コンデンサが必要である。
【００２０】高いコントラストと良好な均一性を得るには、液晶素子１２の厚さの絶対値と均一性を正確に制御することが必要である。望ましいデバイス間隙は、使用される液晶物質２６、選択された液晶モード、及び光の波長により決定される。液晶素子１２の間隙は、ミラー上に付着され、及びミラーの隅にスペーサ・ポストを残すようにパターン化された、適切な厚みをもつＳｉＯ2の均一被覆層により決定される。使用されるスペーサ・ポスト３２の密度は、有限要素ストレス・モデリングから決定され、スペーサ・ポスト３２の間は約７０μｍから１４０μｍの範囲である。液晶物質２６はスペーサ・ポスト３２の周りでは正しく配列されず、この配列不具合がコントラスト率を減少させ、また配列不具合は反射光がディスプレイ画面に投射されるときにイメージに現れるので、スペーサの数即ち密度を最小にすることが望ましい。
【００２１】図１に示した空間光変調素子１０の製作方法を、図５から図１０を参照して説明する。図５から図１０１０は、各種のプロセス・ステップが実施された後の、部分的に形成された空間光変調素子１０の断面図である。図５から図１０では、図１の構造体に対応する機能について類似参照を行う。半導体基板１４で半導体素子プロセスが完了した後で、フォトリソグラフィによりリフトオフ・ステンシル（ｓｔｅｎｃｉｌ）がパターン化され、Ｓｉ層、次に０．７μｍのＡｌ（Ｃｕ）が蒸着され、次にリフトオフ・ステンシルが適切な溶剤で除去され、この結果目的の領域に金属化層が残る。Ｓｉ層は、Ｓｉが素子からＡｌの中に溶解すること、及びこの後の熱処理中の接点領域の突出を防ぐために必要である。金属層２２の下の個別のＳｉ層は、図１叉は図５では表示されていない。金属層２２のリフトオフが完了してパターン化層９０が形成された後で、例えば二酸化ケイ素等の厚さが共形的である絶縁体層４２が、図５に示すように付着される。
【００２２】次のプロセス・ステップは、平面的即ち平坦な表面をもつ反射体・吸収体層２４を絶縁体層４２の上に形成するための、絶縁体層４２の化学的・機械的研磨（ＣＭＰ）である。形状は一般的な超大型集積回路（ＶＬＳＩ）より大きい場合があり、チップ・サイズは非常に大きくなる。
【００２３】図６に示すように、単一のＣＭＰステップが使用され、Ｓｉ素子及びパターン化された層９０の両方から同時に立上がる形状になっている絶縁体層４２を平面化する。形状変化が通常より大きいので、平面化は難しい。チップ・サイズが大きいことにより、２つの問題が生じる。即ち、グローバルな平面化を必要とする面積が大きくなること、及び異なるパターン密度をもつ領域が増えることである。これを詳しく説明すると、チップは多結晶シリコン層１８及び２０ならびにパターン化層９０の高密度の配列などの領域を含み、一方で接点領域は同じようなパターン化層９０の密度だが、限定された多結晶シリコン層１８及び２０だけを含み、更に場所によってはこれらの層を何も含まない。これらの領域が非常に大きいときは、研磨パッドはそれらを「橋絡」できず、グローバルな平面化が困難叉は不可能になる。この問題は、「ダミー」の多結晶シリコン層１８及び２０ならびにパターン化層９０形状をチップ設計の間に追加し、その結果、グローバルな平面化を達成するために十分に小さい領域で、パターン密度を十分均一にすることで解決させる。ＣＭＰの端点では、約５００ｎｍの二酸化ケイ素などの絶縁体が、最も高いパターン化層９０形状の上に残る。
【００２４】次に図６を参照すると、約２００ｎｍの絶縁体層４４が絶縁体層４２の上部表面４３の上に形成、又は付着され、絶縁体層４２中のさまざまなピン・ホール、及びスクラッチにより露出されたパターン化層９０の導体に対する保護となる。パターン化層９０から近くの被覆反射体・吸収体層３４への露出短絡は障害の原因となるので、絶縁体層４４が高い歩留まりを達成するための重要なステップであることが判明した。
【００２５】反射体・吸収体層３４は、１０ｎｍ Ｔｉ、１００ｎｍ Ａｌ（Ｃｕ）、及び５０ｎｍ ＴｉＮのスパッタ付着、ならびに反応性イオン・エッチング（ＲＩＥ）によるパターン化で形成される。図７に示す層３４の一部である下部Ｔｉ層９２は、密着性及び接触抵抗を改善するために使用され、図７に示す層３４の一部である上部即ち表面ＴｉＮ層９４は、反射防止コーティングとして使用される。金属化層のバルクはＡｌ（Ｃｕ）層９３であり、金属層９２から金属層９４は、ＲＩＥによりパターン化される。ＴｉＮ層９４がＡｌ（Ｃｕ）層９３の上に設けられ、反射を減らし、その結果微細な形状がフォトリソグラフィによりパターン化できる。低い赤色光反射率が望ましい場合でも、既に必要なプロセス・ステップが使用できたので、窒化チタンが反射体・吸収体層３４の表面に使用された。１つの可能性は、炭素をＴｉＮへ追加することである。即ち、Ｂ．Ｋａｒｌｓｓｏｎが「Ｏｐｔｉｃａｌ Ｃｏｎｓｔａｎｔｓ ａｎｄ Ｓｐｅｃｔｒａｌ Ｓｅｌｅｃｔｉｖｉｔｙ ｏｆ Ｔｉｔａｎｉｕｍ Ｃａｒｂｏｎｉｔｒｉｄｅｓ」、Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓの頁１８１、８７（１９８２）の中で、ＴｉＮ0.33Ｃ0.67では、対象のすべての波長について約３０％の反射率が得られると発表した。反射体・吸収体層３４がパターン化された後で、４００ｎｍから５００ｎｍのＳｉ3Ｎ4の層が付着され、図７に示すような絶縁体層４６を形成する。絶縁体層４６の厚さは、反射体・吸収体層３４と電極・ミラー３０との間の静電容量を大きくするために必要なできるだけ薄い層と、反射体・吸収体層３４と電極・ミラー３０の欠陥及び短絡の可能性を減少させるために必要なできるだけ厚い層との妥協点である。
【００２６】次のステップは、バイア・マスクＶ１を使用したスタッド１７のための、Ｓｉ3Ｎ4層及びＳｉＯ2のパターン化層９０までのパターン化である。エッチングの深さは、パターン化層９０上のＳｉＯ2厚みの変化を補正するために適切な深さである必要がある。スタッド１７は、Ｔｉ及びＴｉＮライナー層をスパッタリングし、化学蒸着（ＣＶＤ）Ｗ層を成長させてタングステンで形成し、ＣＭＰにより形状外の余分なＷを除去する。Ｓｉ3Ｎ4に対してＷの研磨率が高く、ＣＭＰ中に生じる図８の表面９６に示すような「皿状のへこみ」のため、反射体・吸収体層３４開口部とほとんど同じ幅の「窪み」が形成される場合がある。
【００２７】電極・ミラー３０は、１０ｎｍのＴｉの後に１５０ｎｍのＡｌ、Ａｌ（Ｃｕ）、叉は他の合金を蒸着叉はスパッタリングして形成される。Ｔｉ層は、密着性及び接触抵抗の改善のために使用される。電極・ミラー層３０の反射率が高いためにフォトリソグラフィが難しく、これは次に図９に示すようにＲＩＥによりパターン化される。ウェハー上に二酸化ケイ素の層を３μｍより厚く付着させることにより、固定スペーサ・ポスト３２が形成される。使用される紫外線（ＵＶ）の反射率が、露出されたＴｉＮ層とＡｌ層との間での変動が甚だしいため、スペーサ３２をパターン化するフォトリソグラフィ・プロセスは複雑である。スペーサ３２の高さの均一性は、液晶素子１２の性能にとって非常に重要なので、ＳｉＯ2付着プロセスは、２％（１シグマ）より良い均一性を与えるように最適化された。被覆ＳｉＯ2層３１は、低いＳｉ3Ｎ4エッチング率になるように調整されたプロセスのＲＩＥによりパターン化され、その結果、要求されるオーバ・エッチングは電極・ミラー３０と３３との間の間隙５６で反射体・吸収体層３４を露出させない。最後のプロセス・ステップはターミナル・バイア（ＴＶ）エッチングであり、ここでは図１０のパターン化層９０接点（表示されていない）及び試験パッド（表示されていない）の上のＳｉ3Ｎ4及びＳｉＯ2層を除去する。
【００２８】上記の説明叉は図で取り上げなかった詳細の１つは、電気的接点を配列の外の反射体・吸収体層３４に対して形成する方法である。バイア又はスタッド１７より小さい反射体・吸収体層３４の開口部５７の組合せを使用して、パターン化層９０叉は電極・ミラー３０から反射体・吸収体層３４への相互接続が形成できる。なぜなら、反射体・吸収体層３４は１００ｎｍのＡｌ（Ｃｕ）を含み、これがバイア即ちスタッド１７の開口部をパターン化するときにエッチング・ストップとして作用するためである。この方法で唯一難しい点は、バイア１７開口部エッチングがＡｌ層で止まらない場合である。この場合、エッジ接点だけが形成される。この理由により、反射体・吸収体層３４への必要な接点数が限定されているので、設計規則では、性能に影響しない反射体・吸収体層３４の冗長な電気的接点が要求される。
【００２９】図１１は、液晶物質２６、上部電極２８及びガラス・カバー・プレート２９を設けない、図１に示す空間光変調素子１０の配列１１の走査電子顕微鏡写真である。いくつかのＡｌヒロックが電極・ミラー３０上に顕在する。２つのスペーサ・ポストが行方向に６行、及び列方向に６列の間隔を空けて配置されているのが示されている。各電極・ミラー３０の窪みは、バイア即ちスタッド１７によるものであり、電極・ミラー３０の下のタングステン・スタッド１７の上部による電子散乱の増加によりはっきり見える。最も明るい領域は、タングステン・スタッド１７を形成するＷに相当し、周囲のかすかに暗い領域は、図１及び図１１に示すＳｉ3Ｎ4の厚さだけ減少した反射体・吸収体層開口部に相当する。
【００３０】より小さいピクセル・サイズ及び空間光変調素子配列外で相互接続のための金属の第２のレベルをサポートする代替プロセスを、図１２から図１７に示す。図１２から図１７は、空間光変調素子配列１０を製造する選択的プロセス・ステップ後の断面図である。図１２１２から図１７では、図１の構造体に対応する機能に類似参照が行われる。
【００３１】Ｓｉ素子から始めて、合計８個のマスクが必要である（３つの金属レベル、３つのバイア／スタッド・レベル、及び２つの絶縁体レベル）。図１２のＳ１レベルで始まり、反射体・吸収体層３４が図１３に示すようにパターン化され、空間光変調素子配列１０の中では反射体・吸収体層３４として機能し、空間光変調素子１０の配列領域の外ではＭ２配線として機能する。反射体・吸収体層３４上の平面化されたＳｉＯ2はＳｉ3Ｎ4絶縁体層４６で覆われ、これは図１７に示すように、スペーサ・ポスト３２を形成する絶縁体層３２のエッチングのときに、ミラー間のエッチング・ストップとして使用される。空間光変調素子配列１０の内部で、最も効果的な光遮蔽を行うために、図１５に示すようにＳ１スタッド上にＳ２スタッドが直接積層される。代替方法として、２つのスタッドの間にＭ２セグメントを入れることができるが、これはＭ２／ＡＲ層に大きな切断を要し、ここから下の半導体基板に光が透過しやすくなる。Ａｌ叉はＡｌ（Ｃｕ）の付着及びパターン化により、図１６に示すようにＭ３ミラー層が形成される。改良されたリソグラフィでは、ピクセル間間隔を減少させて、小さいピクセル・サイズでも高いフィル・ファクタを得ることができる。Ｍ２が配線に使用される配列の外側の光ブロック層として、Ｍ３ミラーが使用され、叉は液晶グルー・シール領域の外側で、電気的接点が形成された後のパッケージング中に不透明ポリマーを塗布することもできる。最後の２つのリソグラフィック・ステップは、ＳｉＯ2スペーサの形成、ならびにＭ２接点及び試験パッドの露出である。このプロセスの重要な利点の１つは、Ｍ２が配線のために配列の外側で使用可能な点である。この結果、チップ上のデータ・ドライバの統合が可能となる。
【００３２】反射型液晶をベースにした、２０４８×２０４８ピクセルの空間光変調素子配列について説明した。配列は、半導体基板上の絶縁体層の上の個々のミラーの上に配置された複数の液晶素子と、液晶素子に電圧を印加して液晶素子を透過する光を変調するために半導体基板の中に形成された複数の電気回路と、電気回路を含む半導体基板に光が侵入することを遮蔽叉はブロックするために、ミラーに関連付けて配置されパターン化された反射体・吸収体層とを含む。ここで、反射体・吸収体層は、ミラーのエッジに重なるエッジを有し、それがオーバラップ領域を形成して周囲光が半導体基板に侵入するのを減少させ、更に個々の液晶素子の下部電極として機能するミラー上の電圧を維持するためのコンデンサとなる。
【００３３】図１に示す空間光変調素子配列１０を製作するための、標準の半導体製造ツールを使用した６つのマスク・プロセス（Ｓｉ素子プロセス後）を説明した。上記で説明したように、空間光変調素子１０は次の要件を満足する。即ち、１）入射光からのＳｉの遮蔽、２）高い光学的スループット及びコントラスト、３）ピクセル記憶コンデンサの形成、４）ミラーを暗くするスペーサのない、液晶セルの厚さの厳密な制御である。空間光変調素子配列のピクセル・サイズは、図５から図１０で説明したプロセス・フローを使用すると、１辺が１５．６μｍより大きくなり、図１２から図１７で説明した更に高度なプロセスではもっと小さなピクセルになる。
【００３４】液晶素子、電気回路、ならびに電気回路への光の干渉を防ぐための電極・ミラー及び反射体・吸収体層を含む、空間光変調素子配列について図示して説明したが、前記特許請求の範囲で限定した本発明の広い範囲から逸脱することなく、修正及び変更が可能であることは、当分野に知識をもつ当業者には明かである。
【００３５】まとめとして、本発明の構成に関して以下の事項を開示する。
【００３６】（１） イメージを形成するために光を変調する空間光変調素子配列であって、(a) 半導体基板上の絶縁体層上の個々のミラー上に配置された複数の液晶素子と(b) 前記半導体基板の中に形成され、前記液晶素子のそれぞれに結合され、前 記液晶素子の電極に電圧を印加するための複数の電気回路と、(c) 前記複数の電気回路を周囲光から遮蔽するために前記ミラーに関連付けて配置され、パターン化された反射体・吸収体層であって、前記半導体基板に透過する周囲光を減らすためのオーバラップ領域を形成するために、前記ミラーのエッジに重なるエッジを有する反射体・吸収体層と、を含む空間光変調素子配列。
（２） 前記反射体・吸収体層が前記ミラーの前記エッジに少なくとも５．４μｍ重なる、（１）に記載の空間光変調素子配列。
（３） 前記ミラーが金属層で形成され、前記金属層がＡｇ、Ａｌ及びそれらの合金からなるグループ中から選択される、（１）に記載の空間光変調素子配列。
（４） 前記ミラーが十分に平坦な上部表面を備える支持層を有し、前記ミラーが前記支持層の前記十分に平坦な上部表面上に光を反射するための個々の金属層を含む、（１）に記載の空間光変調素子配列。
（５） 前記支持層が前記金属層との電気的接続のための絶縁物質及び電気的バイアを含む、（４）に記載の空間光変調素子配列。
（６） 前記複数の液晶素子が、前記個々のミラーの上に形成された開口部を有する絶縁体層により決定される厚みを保持する、（１）に記載の空間光変調素子配列。
（７） 前記絶縁体層がＳｉＯ2、Ｓｉ3Ｎ4、ダイアモンド状炭素、及びポリアミドからなるグループ中から選択された物質を含む、（６）に記載の空間光変調素子配列。
（８） 前記個々のミラーが前記複数の液晶素子の下部電極を形成し、更に前記複数の電気回路の個々の出力と電気的に結合する、（６）に記載の空間光変調素子配列。
（９） 前記反射体・吸収体層がＡｌ、Ｃｒ−ＣｒxＯy、Ｔｉ、ＴｉＮ、及びＴｉＮxＣyのいずれかからなるグループの中から選択される、（１）に記載の空間光変調素子配列。
（１０） 前記反射体・吸収体層が伝導体であり、更に前記反射体・吸収体層が、前記ミラーに達する電気的バイアのための開口部を有する被覆層を前記半導体基板上に形成する、（１）に記載の空間光変調素子配列。
（１１） 前記電気回路が相補型金属酸化膜半導体（ＣＭＯＳ）回路を含む、（１）に記載の空間光変調素子配列。
（１２） 各前記ミラー及び前記反射体・吸収体層が少なくとも０．０３ｐｆのコンデンサを形成する、（１）に記載の空間光変調素子配列。
（１３） 前記液晶素子が、ほぼ１７ミクロン以下のピッチで行と列の２方向のそれぞれに配置される、（１）に記載の空間光変調素子配列。
（１４） 空間光変調素子配列を形成する方法であって、(a) 後に形成される液晶素子と個々に相互接続するために、半導体基板内に配 列する複数の電気回路を形成するステップと、(b) 前記複数の電気回路の上に１つ以上の相互接続層を形成するステップと、(c) 前記電気回路及び前記相互接続層の上に第１の絶縁体層を形成するステッ プと、(d) 前記第１の絶縁体層上に十分平坦な上部表面を設けるために前記第１の絶 縁体層を平面化するステップと、(e) 前記複数の電気回路を周囲光から遮蔽するために、後に形成される液晶素子に関連して配置されてパターン化される伝導物質の反射体・吸収体層を形成するステップと、(f) 前記パターン化された反射体・吸収体層の上に第２の絶縁体層を形成する テップと、(g) 後に形成されるミラーとの電気的接続のために前記第２の絶縁体層を貫く スタッドを形成するステップと、(h) 前記複数の液晶素子の下部電極を形成するために、前記絶縁体層上にパターン化された複数のミラーを形成するステップであって、前記ミラーが前記反射体・吸収体層に重なり、前記重なったミラーに相当するコンデンサを形成し、更に前記反射体・吸収体と前記ミラーとの間を往復する光を減衰させるものであるステップと、(i) 前記複数のミラー中の選択されたミラー間に配置する複数のスペーサを形成するステップと、(j) 液晶物質の層を塗布するステップと、(k) 前記液晶物質の層を配向するステップと、(l) 前記複数の液晶素子を形成するために前記複数のミラーの上部電極を形成するステップと、を含む方法。
【図面の簡単な説明】
【図１】本発明の１つの実施例を示す断面図である。
【図２】さまざまな厚さのアルミニウム・ミラーの熱処理に対する反射率を示すグラフである。
【図３】アルミニウム及びアルミニウム（０．５重量％銅）合金のアニール処理温度に対する反射率を示すグラフである。
【図４】光学的試験構造Ｃ１、ＯＰ２、及びＯＰ３の反射率を示すグラフである。
【図５】図１に示す実施例を作成するための選択的プロセス・ステップ後を示す断面図である。
【図６】図１に示す実施例を作成するための選択的プロセス・ステップ後を示す断面図である。
【図７】図１に示す実施例を作成するための選択的プロセス・ステップ後を示す断面図である。
【図８】図１に示す実施例を作成するための選択的プロセス・ステップ後を示す断面図である。
【図９】図１に示す実施例を作成するための選択的プロセス・ステップ後を示す断面図である。
【図１０】図１に示す実施例を作成するための選択的プロセス・ステップ後を示す断面図である。
【図１１】図１０に示す構造の走査電子顕微鏡写真の上面図である。
【図１２】本発明の代替実施例の製作のための各種のプロセス・ステップ後の断面図である。
【図１３】本発明の代替実施例の製作のための各種のプロセス・ステップ後を示す断面図である。
【図１４】本発明の代替実施例の製作のための各種のプロセス・ステップ後を示す断面図である。
【図１５】本発明の代替実施例の製作のための各種のプロセス・ステップ後を示す断面図である。
【図１６】本発明の代替実施例の製作のための各種のプロセス・ステップ後を示す断面図である。
【図１７】本発明の代替実施例の製作のための各種のプロセス・ステップ後を示す断面図である。
【符号の説明】
１０ 空間光変調素子の１／２
１２ 液晶素子
１４ 基板
１７ スタッド
１８ 多結晶シリコン
２０ 多結晶シリコン
２２ 金属層
２４ 金属層又は下部電極・ミラー
２６ 液晶材料
２８ 上部電極
２９ ガラス・カバー・プレート
３０ 金属層又は下部電極・ミラー
３２ スペーサ
３３ 金属層又は下部電極・ミラー
３４ 反射体・吸収体層
３６ 絶縁体層
３８ 薄い絶縁体層
４０ 絶縁体層
４２ 絶縁体層
４３ 絶縁体層４２の表面
４４ 絶縁体層
４６ 絶縁体層
４８ コンデンサ
５０ コンデンサ
５２ カバー・プレート
５４、５８、５９ 周囲光、侵入光
５５ 反射体・吸収体層の表面
５６ 開口部又はギャップ
５７ 開口部
６１ 相対光反射率、５０ｎｍＡｌ層、１０ｎｍＴｉ層、４５０ｎｍ波長
６２ 相対光反射率、５０ｎｍＡｌ層、１０ｎｍＴｉ層、５５０ｎｍ波長
６３ 相対光反射率、５０ｎｍＡｌ層、１０ｎｍＴｉ層、６８０ｎｍ波長
６４ 相対光反射率、１００ｎｍＡｌ層、１０ｎｍＴｉ層、４５０ｎｍ波長
６５ 相対光反射率、１００ｎｍＡｌ層、１０ｎｍＴｉ層、５５０ｎｍ波長
６６ 相対光反射率、１００ｎｍＡｌ層、１０ｎｍＴｉ層、６８０ｎｍ波長
６７ 相対光反射率、１５０ｎｍＡｌ層、１０ｎｍＴｉ層、４５０ｎｍ波長
６８ 相対光反射率、１５０ｎｍＡｌ層、１０ｎｍＴｉ層、５５０ｎｍ波長
６９ 相対光反射率、１５０ｎｍＡｌ層、１０ｎｍＴｉ層、６８０ｎｍ波長
７１ 絶対光反射率、１７７ｎｍＡｌ層、１０ｎｍＴｉ層、４５０ｎｍ波長
７２ 絶対光反射率、１７７ｎｍＡｌ層、１０ｎｍＴｉ層、５５０ｎｍ波長
７３ 絶対光反射率、１７７ｎｍＡｌ層、１０ｎｍＴｉ層、６２５ｎｍ波長
７４ 絶対光反射率、１７３ｎｍＡｌ層（０．５重量％ｃｕ）、１０ｎｍＴｉ層、４５０ｎｍ波長
７５ 絶対光反射率、１７３ｎｍＡｌ層（０．５重量％ｃｕ）、１０ｎｍＴｉ層、５５０ｎｍ波長
７６ 絶対光反射率、１７３ｎｍＡｌ層（０．５重量％ｃｕ）、１０ｎｍＴｉ層、６２５ｎｍ波長
８１ 絶対光反射率、第１サンプル・ウェハー上の試験構造、４５０ｎｍ波長
８２ 絶対光反射率、第１サンプル・ウェハー上の試験構造、５５０ｎｍ波長
８３ 絶対光反射率、第１サンプル・ウェハー上の試験構造、６２０ｎｍ波長
８４ 絶対光反射率、第２サンプル・ウェハー上の試験構造、４５０ｎｍ波長
８５ 絶対光反射率、第２サンプル・ウェハー上の試験構造、５５０ｎｍ波長
８６ 絶対光反射率、第２サンプル・ウェハー上の試験構造、６２０ｎｍ波長
９０ パターン化された金属層
９２ 下部Ｔｉ層
【０００１】
【発明の属する技術分野】本発明は、ディスプレイ装置に関連し、更に詳細に述べれば、個々のピクセルの制御のための適切な制御回路を有する、半導体基板上の空間光変調素子配列に関連する。
【０００２】
【従来の技術】ライト・バルブ配列とも呼ばれる空間光変調素子（ＳＬＭ）配列は、投写型ディスプレイ、光学式相互接続、ホログラフィ式記憶、及びその他のアプリケーションに使用され、ここでは、光が空間的及び時間的にデータの配列に対応して変調される。ＳｉベースのＳＬＭには数々の長所がある。Ｓｉベースの反射式ＳＬＭを使用すると、ピクセルが小さくても高い光スループットを達成できる。これは、アドレス・ライン及びピクセル記憶コンデンサが、光が基板を透過する透過ディスプレイの場合のように光をブロックしないためである。単結晶Ｓｉトランジスタを使用すると、現在フラット・パネル・ディスプレイで使用されているアモルファスＳｉ叉は多結晶Ｓｉトランジスタの場合よりトランジスタのスイッチング速度が速く、フレーム周波数が高く情報密度の高いディスプレイが可能になる。更に、旧式のＳｉチップ製造装置でも、現行のフラット・パネル製造技術で可能なものより精細なＳＬＭの形状サイズをサポートできる。ディスプレイ用の他の光学的構成部品はＳＬＭのサイズに応じて大きさが決まるので、形状サイズを最小にすること、即ちピクセル・サイズを最小にすることが望ましい。
【０００３】
【発明が解決しようとする課題】１９９１年３月１２日に発行されたＴ．Ｓ．Ｔｅ Ｖｅｌｄｅによる米国特許第４，９９９，６１９号では、電気光学的ディスプレイ装置が開示された。この装置は、少なくとも１つの透明な第１の制御電極をもつ第１の透明支持プレートと第２の支持プレートとの間に液晶物質層を備え、又、行と列に配列した画素マトリックスを駆動するための１つ以上のスイッチング要素をもつ少なくとも１つの半導体素子があり、更に電気的に個別に駆動できる画素電極をもつ。第２の支持プレートには追加の反射層（絶縁体ミラー）が装備できる。この層は画素及び（可能な場合は）半導体物質の中間部分を覆う。中間の半導体物質はこれによって入射光からうまく遮蔽される。
【０００４】Ｊ．Ｇｌｕｅｃｋ、外が発表した主題「Ｉｍｐｒｏｖｅｍｅｎｔ ｉｎ ｌｉｇｈｔ ｅｆｆｉｃｉｅｎｃｙ ｏｆ ａ−Ｓｉ：Ｈ ＴＦＴ−ａｄｄｒｅｓｓｅｄ ｒｅｆｌｅｃｔｉｖｅ λ／４−ＨＡＮ−Ｍｏｄｅ ｌｉｇｈｔ ｖａｌｖｅｓ ｆｏｒ Ｃｏｌｏｒ ＴＶ ｐｒｏｊｅｃｉｏｎ」、頁２９９、ＳＩＤ１９９３ Ｄｉｇｅｓｔでは、反射アルミニウム画素電極の配列の下にＴＦＴ、記憶コンデンサ、及び行と列のラインを配置して、解像度が４００×２００ピクセル、ピクセル・サイズが５０μｍ×５５μｍ、アパーチャ率が８４％のａ−Ｓｉ：Ｈ ＴＦＴがアドレスするライト・バルブを設けることにより、大きな光学的活性領域が得られる。
【０００５】Ａ．Ｏ’Ｈａｒａ、外が発表した主題「Ｍｉｒｒｏｒ ｑｕａｌｉｔｙ ａｎｄ ｅｆｆｉｃｉｅｎｃｙ ｉｍｐｒｏｖｅｍｅｎｔｓ ｏｆ ｒｅｆｌｅｃｔｉｖｅ ｓｐａｔｉａｌ ｌｉｇｈｔ ｍｏｄｕｌａｔｏｒｓ ｂｙ ｔｈｅｕｓｅ ｏｆ ｄｉｅｌｅｃｔｒｉｃ ｃｏａｔｉｎｇｓ ａｎｄ ｃｈｅｍｎｉｃａｌ−ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ」、Ａｐｐｌｉｅｄ Ｏｐｔｉｃｓ、３２，５５４９（１９９３）では、ミラーの表面を二酸化ケイ素で塗膜するか、叉はアルミニウムを付着させてミラーを形成する前に下の二酸化ケイ素を化学的・機械的に研磨することによって、空間光変調素子の鏡質が改善された。
【０００６】フラット・パネル・ディスプレイでは、数ミクロンのサイズのプラスチック球体が不規則に液晶素子間隙の中に分散し、スペーサとして機能する。使用されるピクセル・サイズが非常に小さい場合は（１辺が１７μｍ）、単一のスペーサ・ボールが有効なミラー領域の４％をブロックするので、これは実用的ではない。なぜなら、４ビット・グレー・スケールでは最下位ビットが６％に相当し、球体が集まってしまうとミラーの遮光が更に厳しくなる可能性があるからである。
【０００７】前面ガラスに硬質のＳｉＯ2スペーサを形成することについては、Ｊ．Ｇｌｕｅｃｋ、外が「Ｃｏｌｏｒ−ＴＶ ｐｒｏｊｅｃｔｉｏｎ ｗｉｔｈ ｆａｓｔ−ｓｗｉｔｃｈｉｎｇ ｒｅｆｌｅｃｔｉｖｅ ＨＡＮ ｍｏｄｅ ｌｉｇｈｔｖａｌｖｅｓ」、頁２７７、ＳＩＤ １９９２ Ｄｉｇｅｓｔ、及びＪ．Ｇｌｕｅｃｋ、外が前述の頁２９９、ＳＩＤ １９９３ Ｄｉｇｅｓｔで発表している。前述のＴ．Ｓ．Ｔｅ Ｖｅｌｄｅによる米国特許第４，９９９，６１９号では、フォトリソグラフ及びエッチングによりマグネシウム酸化物の層から形成されたスペーサ、叉はポストについて説明している。
【０００８】
【課題を解決するための手段】本発明に基づき、光変調のための空間光変調素子配列、及びその製作について説明する。これは、半導体基板上の絶縁体層の上の個々のミラーの上に配置された複数の液晶素子と、半導体の中に形成され、液晶素子にそれぞれ結合され、そこを透過する光を変調するための複数の電気回路と、ミラーに関連して配置されパターン化された反射体・吸収体層とで構成される。反射体・吸収体層は、複数の電気回路を周囲光及び侵入光から光学的に遮蔽し、そのため反射体・吸収体層はミラーのエッジの上に重なるエッジをもち、周囲光及び侵入光の半導体基板への透過を約１００，０００分の１より小さく減衰させるオーバラップ領域を形成する。
【０００９】
【発明の実施の形態】図１は、空間光変調素子１０の半分の断面図である。複数の空間光変調素子１０が、例えば２０４８×２０４８ピクセルの配列１１に同時に形成される。ピクセル・サイズは、１．４μｍのリソグラフを使用して１辺が１７μｍである。液晶素子１２が基板１４の上に配置され、これは単結晶半導体もしくはＳｉ叉はＳｉＧｅなどの絶縁体上半導体（ＳＯＩ）であり、レベル間バイア（バイア又はスタッド１７）により接続された複数の電気回路１６（表示されていない）、多結晶シリコン層１８及び２０、ならびに金属層２２を含む。液晶素子１２は、液晶物質２６、Ｉｎ−Ｓｎ酸化物（ＩＴＯ）などの上部電極２８、電極及びミラーとして機能する下部電極・ミラー３０、ならびに上部電極２８と下部電極３０を分離するスペーサ３２で構成される。スペーサ３２は、すべての液晶素子１２で必要なわけではない。反射体・吸収体層３４は、空間光変調素子１０の周囲光及び外から侵入し、下部電極・ミラー３３と下部電極・ミラー３０との間のようなミラー間の開口部、即ち間隙５６を通り抜ける矢印５４、５８、５９で示す光をブロック叉は減衰させ、光が半導体基板１４中に透過することを防ぐ。
【００１０】空間光変調素子１０を全体的に説明すると、例えば熱酸化物などの絶縁体層３６が基板１４と多結晶シリコン層１８との間に配置される。約６５０オングストロームの薄い絶縁体層３８が、多結晶シリコン層１８と２０との間に配置される。絶縁体層４０が、多結晶シリコン層２０及び絶縁体層３８と、又は多結晶シリコン層もしくは絶縁体層と、金属層２２及び絶縁体層４２との、又は金属層もしくは絶縁体層との間に配置される。絶縁体層３８は多結晶シリコン層１８の上に熱成長させる場合がある。絶縁体層４０及び４２は、化学蒸着（ＣＶＤ）により、例えばＴＥＯＳを前駆ガスとして使用して形成される。図１に示すように、絶縁体層４２は平坦化した上部表面４３を設けるために化学的・機械的に研磨される。絶縁体層４４は、同じ物質の絶縁体層４２の上に形成される。絶縁体層４６は、反射体・吸収体層３４の上に形成され、反射体・吸収体層３４と金属層２４及び電極・ミラー３０、又は金属層もしくは電極・ミラーとの間の間隙を充填する。絶縁体層４６は、約７イプシロンの高い誘電率材料のシリコン窒化物であり、金属層２４と反射体・吸収体層３４との間にコンデンサ４８を形成する。コンデンサ４８は、多結晶シリコン層１８、絶縁体層３８及び多結晶シリコン層２０で形成されるコンデンサ５０と結合され（相互接続は表示されていない）、電極・ミラー３０に電圧を保持する機能を果たす。反射体・吸収体層３４は接地電位である。
【００１１】反射式空間光変調素子１０の機能的要件は次のとおりである。即ち、１）入射光（周辺光及び侵入光）からの半導体基板１４の遮蔽、２）高い光学的スループット及びコントラスト、３）ピクセル記憶コンデンサ、及び４）ミラーを暗くするスペーサのない、液晶セルの厚さの厳密な制御である。図１に示すように、スペーサ３２は電極・ミラー３０を暗くしない。スペーサ３２はピクセル毎に設置されるわけではなく、カバー・プレート５２を下部電極・ミラー３０から一定の距離に保つために必要な間隔で配置される。１０ピクセルから４００ピクセル毎に１つのスペーサが必要である。
【００１２】図１に示す構造では、基板１４中に電気回路１６を形成する半導体素子は、電極・ミラー３０及び反射体・吸収体層３４の組合わせにより光から遮蔽される。電極・ミラー３０及び反射体・吸収体層３４のどちらも光を通さない、十分な厚さをもつ。液晶素子１２及び隣接する液晶素子の電極・ミラー３０と３３（図１の３０の左側に部分的に示される）との間の開口部５６に入射する光即ち放射エネルギ−５４及び５８は、絶縁体層４６に侵入し、反射体・吸収体層３４の上部表面５５と電極・ミラー３０の下部表面との間で矢印５９で示すように複数回反射して、絶縁体層４４、４２、４０及び３６、ならびに電気回路１６（表示されていない）を含む半導体基板１４に到達する。反射体・吸収体層３４の上部表面５５はＴｉＮであり、この物体の反射率は青色光の２０％から赤色光の６５％までの間である。垂線に対して７度の角度で入射する赤色光は、反射光がスタッド１７の周りの開口部５７に到達するために、約１００回の矢印５９で示すような反射が必要であり、光度は１０-19以下に減少、即ち減衰される。液晶素子１２の配列の外では、被覆反射体・吸収体層３４を使用して、半導体素子を入射光即ち放射エネルギ−５４から保護する。
【００１３】光学的スループットは、電極・ミラー３０が占める空間光変調素子１０の面積の割合、電極・ミラー３０の反射率、及び電極・ミラー３０の平坦さに依存する。電極・ミラー３０のフィル・ファクタ（ｆｉｌｌ ｆａｃｔｏｒ）は、隣接する電極ミラー３０と３３との間で確実にパターン化できる最小の空間により決定され、また使用できるリソグラフ及びパターン化技術に依存する。図１に示す空間光変調素子１０では、電極・ミラーの直径、即ち幅叉はピクセル・サイズは１辺が１７μｍであり、電極・ミラー３０間の公称間隔は１．７μｍであり、電極・ミラー３０のフィル・ファクタは８１％である。スペースを小さくすることは可能だが、２，０４８×２，０４８ピクセルなど配列面積が非常に大きいために、電極・ミラー３０同士が短絡する可能性が高くなる。電極・ミラー３０はＡｌ叉はＡｌの合金で作られるが、これはＡｌが最も反射率の高い金属の１つであるため、例えば平均で対象の波長に対して９２％を反射するためである。また、半導体金属化にはＡｌ−Ｃｕ合金が使用され、これは１９７３年４月に発行され、本願と同じ出願人に譲渡されたＡｍｅｓ、外による米国特許第３，７２５，３０９号などに記述されている。銅がアルミニウムに加えられ、その結果エレクトロマイグレーション特性を改善され、ヒロック（ｈｉｌｌｏｃｋ）形成を減少させる。銀は例えば反射率が９３％でわずかに高いが、酸化が速く、一般的な半導体製造プロセスに適しない。アルミニウムを使用する場合の欠点は、基板との熱膨張の不一致が原因で熱サイクル中にヒロックが形成されることである。金属層２４の付着後の熱処理を制限すること、叉はアルミニウム粒子の大きさを制限することにより、このヒロック形成を最小にできる。金属層２４の形成後の一般的なプロセス温度は４００℃だが、これを例えば３５０℃に下げる。Ａｌ粒子の大きさは、金属層２４の薄膜の厚さを制限するか、叉は合金付加物により小さくできる。Ａｌ薄膜の厚さを薄くし過ぎると、アニール処理後の薄膜の凝集が起こる可能性があり、これも反射率を減少させる。
【００１４】図２は、さまざまな厚さのＡｌミラーの熱処理に対する反射率のグラフである。図２では、縦座標がパーセント単位の光の反射率（アニール処理されていない１００ｎｍ Ａｌに相対する）、及び横座標が３０分間の熱処理の温度を表す。Ａｌミラーは二酸化物ケイ素の上にＴｉを１０ｎｍの厚さに蒸着させ、その後Ｔｉ層の上にＡｌを蒸着させて形成した。Ａｌを厚さ５０ｎｍに付着させたものは、曲線６１から曲線６３を構成する相互接続された黒円で表す。曲線６１から曲線６３は、それぞれ４５０ｎｍ、５５０ｎｍ、及び６８０ｎｍの光の波長に対応する。厚さが１００ｎｍに付着されたＡｌは、曲線６４から曲線６６で結ばれた黒い四角で表示される。曲線６４から曲線６６は、それぞれ４５０ｎｍ、５５０ｎｍ、及び６８０ｎｍの光の波長に対応する。厚さが１５０ｎｍに付着されたＡｌは、図２の曲線６７から曲線６９で結ばれた黒い三角で表示される。曲線６７から曲線６９は、それぞれ４５０ｎｍ、５５０ｎｍ、及び６８０ｎｍの光の波長に対応する。これらの結果に基づき、厚さ１５０ｎｍのＡｌミラーで下に１０ｎｍのＴｉ層を有するものが、密着性及び接触抵抗を改善するために採用された。ＡｌとＣｕの合金では、低温のアニール処理でわずかに反射率が落ちるが、４００℃のアニール処理の後では、純粋なＡｌの場合と比較してヒロック形成が減少するため、反射率が十分に改善される。
【００１５】図３は、Ａｌのアニール処理とＡｌ（０．５重量％銅）合金のアニール処理に対する反射率のグラフである。図３では、縦座標は光の反射率を表し、横座標は２００℃、３５０℃及び２００℃、ならびに４００℃及び２００℃でのアニール処理を表し、各温度は１時間持続する。曲線７１から曲線７３は、黒い三角、四角、丸でそれぞれ結ばれ、二酸化ケイ素の層、その上の１０ｎｍのＴｉ層、及びそのＴｉ被覆層の上に１７７ｎｍのＡｌ被覆層が形成されたもののデータである。曲線７４から曲線７６は、白い三角、四角、円の枠でそれぞれ結ばれ、二酸化ケイ素の層、その上の１０ｎｍのＴｉ層、及びそのＴｉ被覆層の上に１７３ｎｍのＡｌ（０．５重量％Ｃｕ）被覆層が形成されたもののデータである。曲線７１及び曲線７４は、４５０ｎｍの光（青）の反射率を示す。曲線７２及び曲線７５は、５５０ｎｍの光（緑）の反射率を示す。曲線７３及び曲線７６は、６２５ｎｍの光（赤）の反射率を示す。バルクＡｌは、約９２％の反射率である。図３に曲線７１から曲線７３で示すように、４００℃で１時間のアニール温度及び２００℃で１時間のアニール温度では、反射率は８７％以下に落ちる。曲線７４から曲線７６では、上記のアニール温度と時間において反射率は約０．５％から０．８％のわずかな減退しか示さず、曲線７４から曲線７６で示された反射率は、８９．３％以上に保たれている。この反射率の良さは、Ａｌ（０．５重量％Ｃｕ）薄膜の４００℃でのアニール処理の間に形成されるヒロックが少ないことに起因する。
【００１６】ミラーの平面度は、ミラーが形成される表面の平坦さに依存する。駆動要素を含む半導体基板上の平坦化されたミラーには、化学的・機械的研磨（ＣＭＰ）した絶縁体層が使用される。図１でパターン化されている金属層２２の上に絶縁体層４２が形成され、これが研磨されて図１に示す反射体・吸収体層３４の下の平坦な表面となる。化学的・機械的研磨は、平坦な絶縁体層４６及び電極・ミラー３０の形成に非常に適しており、この形成後の光学的パターン（ＯＰ）及びコンデンサ（Ｃ）試験構造での反射率の結果を図４に示す。
【００１７】図４は、光学的試験構造Ｃ１、ＯＰ２、及びＯＰ３に対する反射率のグラフであり、下部に存在する集積回路及び相互接続に起因する反射率の許容できる減少率を示す。図４では、縦座標は反射率（絶対パーセント）を表し、横座標は３つの試験構造、即ちＣ１、ＯＰ２、及びＯＰ３を表す。試験構造Ｃ１は、図１に示すように、基板１４、絶縁体層３６、４２、４４、及び４６、ならびに下部電極・ミラー層で構成され、下部電極・ミラー層は下部に存在する形状のない、即ちすべてが被覆層の領域に１５０ｎｍ Ａｌ被覆ミラーを構成する。試験構造ＯＰ２は、図１に示すように、基板１４、絶縁体層３６、４０、４２、４４及び４６、被覆金属層２２、スタッド１７、パターン化された１７μｍのグリッド上の反射体・吸収体層３４、ならびに厚さ１５０ｎｍのＡｌの被覆層を構成する下部電極・ミラー３０からなる。試験構造ＯＰ３は、ＯＰ２と同じ構造を取るが、金属層２２も１７μｍのグリッド上にパターン化され、被覆電極・ミラー３０の下に典型的な電気的相互接続を行う点が異なる。曲線８１から曲線８３は１つのサンプル・ウェハーを表し、曲線８４から曲線８６は第２のサンプル・ウェハーを表す。黒い三角、四角、及び丸は、それぞれ光又は放射エネルギーの波長が４５０ｎｍ（青）、５５０ｎｍ（緑）、及び６２０ｎｍ（赤）の曲線８１から曲線８３に対応する。白い三角、四角、及び丸は、それぞれ光又は放射エネルギ−の波長が４５０ｎｍ、５５０ｎｍ、及び６２０ｎｍの曲線８４から曲線８６に対応する。図４に示すように、トポロジーの増加は絶対反射率に影響し、どの試験サンプルも反射率は８９．１％を下回らない。最も低い反射率は、６２０ｎｍ（赤色光）の曲線８３及び曲線８６である。試験構造ＯＰ２及びＯＰ３のスタッド１７、パターン化された金属層２２、及び反射体・吸収体層３４は、光の波長に応じて反射率を約０．３％から１％減少させた。反射率の減少の主要因は、おそらくスタッド１７の上の電極・ミラー３０により形成された圧縮箇所、すなわち「窪み」であり、これはスタッド１７の充填に使用されたＷ層のＣＭＰ平坦化の最中にへこんだものである。
【００１８】空間光変調素子１０のコントラスト率は、画素電極・ミラー３０と３３との間の露出した反射体・吸収体層３４から反射される光により劣化する。これは、反射体・吸収体層３４の反射率を最大限減少させるべき追加要因である。コントラストは、使用される液晶モード及びピクセル間に存在する電界にも依存する。なぜならば、反射光がイメージの一部として現れるためには、反射光が適切な偏光をもつ必要があるからである。反射体・吸収体層の上のＳｉ3Ｎ4の絶縁体層４６も、所定の光の波長に対して弱め合う干渉が起こるように、例えば４分の１波長などに厚さを調整できる。
【００１９】半導体素子プロセスの変更及びピクセル・サイズを最小にするために、ピクセル記憶コンデンサの重要部分を、金属化層中の反射体・吸収体層３４と画素電極・ミラー３０との間に組込んだ。反射体・吸収体層３４は、固定ポテンシャルに接続され、更に反射体・吸収体層３４は、ピクセル毎に約２３０μｍ2ある電極・ミラー３０とのオーバラップ領域に接続される。この領域は、ピクセル・コンデンサの一部である。Ｓｉ3Ｎ4の層が、絶縁体として使用される。これは、Ｓｉ3Ｎ4の誘電率の約７が、ＳｉＯ2の誘電率の約４．１より高いためである。この構造の０．５＆３ｃm2の大領域コンデンサは、約１４ｎＦ／ｃｍ2の値をもつ。データがリフレッシュされたり更新されるまで、望ましい数のグレー・レベルが得られるように液晶素子１２間の電圧をかなり正確に保つために、十分なピクセル記憶コンデンサが必要である。
【００２０】高いコントラストと良好な均一性を得るには、液晶素子１２の厚さの絶対値と均一性を正確に制御することが必要である。望ましいデバイス間隙は、使用される液晶物質２６、選択された液晶モード、及び光の波長により決定される。液晶素子１２の間隙は、ミラー上に付着され、及びミラーの隅にスペーサ・ポストを残すようにパターン化された、適切な厚みをもつＳｉＯ2の均一被覆層により決定される。使用されるスペーサ・ポスト３２の密度は、有限要素ストレス・モデリングから決定され、スペーサ・ポスト３２の間は約７０μｍから１４０μｍの範囲である。液晶物質２６はスペーサ・ポスト３２の周りでは正しく配列されず、この配列不具合がコントラスト率を減少させ、また配列不具合は反射光がディスプレイ画面に投射されるときにイメージに現れるので、スペーサの数即ち密度を最小にすることが望ましい。
【００２１】図１に示した空間光変調素子１０の製作方法を、図５から図１０を参照して説明する。図５から図１０１０は、各種のプロセス・ステップが実施された後の、部分的に形成された空間光変調素子１０の断面図である。図５から図１０では、図１の構造体に対応する機能について類似参照を行う。半導体基板１４で半導体素子プロセスが完了した後で、フォトリソグラフィによりリフトオフ・ステンシル（ｓｔｅｎｃｉｌ）がパターン化され、Ｓｉ層、次に０．７μｍのＡｌ（Ｃｕ）が蒸着され、次にリフトオフ・ステンシルが適切な溶剤で除去され、この結果目的の領域に金属化層が残る。Ｓｉ層は、Ｓｉが素子からＡｌの中に溶解すること、及びこの後の熱処理中の接点領域の突出を防ぐために必要である。金属層２２の下の個別のＳｉ層は、図１叉は図５では表示されていない。金属層２２のリフトオフが完了してパターン化層９０が形成された後で、例えば二酸化ケイ素等の厚さが共形的である絶縁体層４２が、図５に示すように付着される。
【００２２】次のプロセス・ステップは、平面的即ち平坦な表面をもつ反射体・吸収体層２４を絶縁体層４２の上に形成するための、絶縁体層４２の化学的・機械的研磨（ＣＭＰ）である。形状は一般的な超大型集積回路（ＶＬＳＩ）より大きい場合があり、チップ・サイズは非常に大きくなる。
【００２３】図６に示すように、単一のＣＭＰステップが使用され、Ｓｉ素子及びパターン化された層９０の両方から同時に立上がる形状になっている絶縁体層４２を平面化する。形状変化が通常より大きいので、平面化は難しい。チップ・サイズが大きいことにより、２つの問題が生じる。即ち、グローバルな平面化を必要とする面積が大きくなること、及び異なるパターン密度をもつ領域が増えることである。これを詳しく説明すると、チップは多結晶シリコン層１８及び２０ならびにパターン化層９０の高密度の配列などの領域を含み、一方で接点領域は同じようなパターン化層９０の密度だが、限定された多結晶シリコン層１８及び２０だけを含み、更に場所によってはこれらの層を何も含まない。これらの領域が非常に大きいときは、研磨パッドはそれらを「橋絡」できず、グローバルな平面化が困難叉は不可能になる。この問題は、「ダミー」の多結晶シリコン層１８及び２０ならびにパターン化層９０形状をチップ設計の間に追加し、その結果、グローバルな平面化を達成するために十分に小さい領域で、パターン密度を十分均一にすることで解決させる。ＣＭＰの端点では、約５００ｎｍの二酸化ケイ素などの絶縁体が、最も高いパターン化層９０形状の上に残る。
【００２４】次に図６を参照すると、約２００ｎｍの絶縁体層４４が絶縁体層４２の上部表面４３の上に形成、又は付着され、絶縁体層４２中のさまざまなピン・ホール、及びスクラッチにより露出されたパターン化層９０の導体に対する保護となる。パターン化層９０から近くの被覆反射体・吸収体層３４への露出短絡は障害の原因となるので、絶縁体層４４が高い歩留まりを達成するための重要なステップであることが判明した。
【００２５】反射体・吸収体層３４は、１０ｎｍ Ｔｉ、１００ｎｍ Ａｌ（Ｃｕ）、及び５０ｎｍ ＴｉＮのスパッタ付着、ならびに反応性イオン・エッチング（ＲＩＥ）によるパターン化で形成される。図７に示す層３４の一部である下部Ｔｉ層９２は、密着性及び接触抵抗を改善するために使用され、図７に示す層３４の一部である上部即ち表面ＴｉＮ層９４は、反射防止コーティングとして使用される。金属化層のバルクはＡｌ（Ｃｕ）層９３であり、金属層９２から金属層９４は、ＲＩＥによりパターン化される。ＴｉＮ層９４がＡｌ（Ｃｕ）層９３の上に設けられ、反射を減らし、その結果微細な形状がフォトリソグラフィによりパターン化できる。低い赤色光反射率が望ましい場合でも、既に必要なプロセス・ステップが使用できたので、窒化チタンが反射体・吸収体層３４の表面に使用された。１つの可能性は、炭素をＴｉＮへ追加することである。即ち、Ｂ．Ｋａｒｌｓｓｏｎが「Ｏｐｔｉｃａｌ Ｃｏｎｓｔａｎｔｓ ａｎｄ Ｓｐｅｃｔｒａｌ Ｓｅｌｅｃｔｉｖｉｔｙ ｏｆ Ｔｉｔａｎｉｕｍ Ｃａｒｂｏｎｉｔｒｉｄｅｓ」、Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓの頁１８１、８７（１９８２）の中で、ＴｉＮ0.33Ｃ0.67では、対象のすべての波長について約３０％の反射率が得られると発表した。反射体・吸収体層３４がパターン化された後で、４００ｎｍから５００ｎｍのＳｉ3Ｎ4の層が付着され、図７に示すような絶縁体層４６を形成する。絶縁体層４６の厚さは、反射体・吸収体層３４と電極・ミラー３０との間の静電容量を大きくするために必要なできるだけ薄い層と、反射体・吸収体層３４と電極・ミラー３０の欠陥及び短絡の可能性を減少させるために必要なできるだけ厚い層との妥協点である。
【００２６】次のステップは、バイア・マスクＶ１を使用したスタッド１７のための、Ｓｉ3Ｎ4層及びＳｉＯ2のパターン化層９０までのパターン化である。エッチングの深さは、パターン化層９０上のＳｉＯ2厚みの変化を補正するために適切な深さである必要がある。スタッド１７は、Ｔｉ及びＴｉＮライナー層をスパッタリングし、化学蒸着（ＣＶＤ）Ｗ層を成長させてタングステンで形成し、ＣＭＰにより形状外の余分なＷを除去する。Ｓｉ3Ｎ4に対してＷの研磨率が高く、ＣＭＰ中に生じる図８の表面９６に示すような「皿状のへこみ」のため、反射体・吸収体層３４開口部とほとんど同じ幅の「窪み」が形成される場合がある。
【００２７】電極・ミラー３０は、１０ｎｍのＴｉの後に１５０ｎｍのＡｌ、Ａｌ（Ｃｕ）、叉は他の合金を蒸着叉はスパッタリングして形成される。Ｔｉ層は、密着性及び接触抵抗の改善のために使用される。電極・ミラー層３０の反射率が高いためにフォトリソグラフィが難しく、これは次に図９に示すようにＲＩＥによりパターン化される。ウェハー上に二酸化ケイ素の層を３μｍより厚く付着させることにより、固定スペーサ・ポスト３２が形成される。使用される紫外線（ＵＶ）の反射率が、露出されたＴｉＮ層とＡｌ層との間での変動が甚だしいため、スペーサ３２をパターン化するフォトリソグラフィ・プロセスは複雑である。スペーサ３２の高さの均一性は、液晶素子１２の性能にとって非常に重要なので、ＳｉＯ2付着プロセスは、２％（１シグマ）より良い均一性を与えるように最適化された。被覆ＳｉＯ2層３１は、低いＳｉ3Ｎ4エッチング率になるように調整されたプロセスのＲＩＥによりパターン化され、その結果、要求されるオーバ・エッチングは電極・ミラー３０と３３との間の間隙５６で反射体・吸収体層３４を露出させない。最後のプロセス・ステップはターミナル・バイア（ＴＶ）エッチングであり、ここでは図１０のパターン化層９０接点（表示されていない）及び試験パッド（表示されていない）の上のＳｉ3Ｎ4及びＳｉＯ2層を除去する。
【００２８】上記の説明叉は図で取り上げなかった詳細の１つは、電気的接点を配列の外の反射体・吸収体層３４に対して形成する方法である。バイア又はスタッド１７より小さい反射体・吸収体層３４の開口部５７の組合せを使用して、パターン化層９０叉は電極・ミラー３０から反射体・吸収体層３４への相互接続が形成できる。なぜなら、反射体・吸収体層３４は１００ｎｍのＡｌ（Ｃｕ）を含み、これがバイア即ちスタッド１７の開口部をパターン化するときにエッチング・ストップとして作用するためである。この方法で唯一難しい点は、バイア１７開口部エッチングがＡｌ層で止まらない場合である。この場合、エッジ接点だけが形成される。この理由により、反射体・吸収体層３４への必要な接点数が限定されているので、設計規則では、性能に影響しない反射体・吸収体層３４の冗長な電気的接点が要求される。
【００２９】図１１は、液晶物質２６、上部電極２８及びガラス・カバー・プレート２９を設けない、図１に示す空間光変調素子１０の配列１１の走査電子顕微鏡写真である。いくつかのＡｌヒロックが電極・ミラー３０上に顕在する。２つのスペーサ・ポストが行方向に６行、及び列方向に６列の間隔を空けて配置されているのが示されている。各電極・ミラー３０の窪みは、バイア即ちスタッド１７によるものであり、電極・ミラー３０の下のタングステン・スタッド１７の上部による電子散乱の増加によりはっきり見える。最も明るい領域は、タングステン・スタッド１７を形成するＷに相当し、周囲のかすかに暗い領域は、図１及び図１１に示すＳｉ3Ｎ4の厚さだけ減少した反射体・吸収体層開口部に相当する。
【００３０】より小さいピクセル・サイズ及び空間光変調素子配列外で相互接続のための金属の第２のレベルをサポートする代替プロセスを、図１２から図１７に示す。図１２から図１７は、空間光変調素子配列１０を製造する選択的プロセス・ステップ後の断面図である。図１２１２から図１７では、図１の構造体に対応する機能に類似参照が行われる。
【００３１】Ｓｉ素子から始めて、合計８個のマスクが必要である（３つの金属レベル、３つのバイア／スタッド・レベル、及び２つの絶縁体レベル）。図１２のＳ１レベルで始まり、反射体・吸収体層３４が図１３に示すようにパターン化され、空間光変調素子配列１０の中では反射体・吸収体層３４として機能し、空間光変調素子１０の配列領域の外ではＭ２配線として機能する。反射体・吸収体層３４上の平面化されたＳｉＯ2はＳｉ3Ｎ4絶縁体層４６で覆われ、これは図１７に示すように、スペーサ・ポスト３２を形成する絶縁体層３２のエッチングのときに、ミラー間のエッチング・ストップとして使用される。空間光変調素子配列１０の内部で、最も効果的な光遮蔽を行うために、図１５に示すようにＳ１スタッド上にＳ２スタッドが直接積層される。代替方法として、２つのスタッドの間にＭ２セグメントを入れることができるが、これはＭ２／ＡＲ層に大きな切断を要し、ここから下の半導体基板に光が透過しやすくなる。Ａｌ叉はＡｌ（Ｃｕ）の付着及びパターン化により、図１６に示すようにＭ３ミラー層が形成される。改良されたリソグラフィでは、ピクセル間間隔を減少させて、小さいピクセル・サイズでも高いフィル・ファクタを得ることができる。Ｍ２が配線に使用される配列の外側の光ブロック層として、Ｍ３ミラーが使用され、叉は液晶グルー・シール領域の外側で、電気的接点が形成された後のパッケージング中に不透明ポリマーを塗布することもできる。最後の２つのリソグラフィック・ステップは、ＳｉＯ2スペーサの形成、ならびにＭ２接点及び試験パッドの露出である。このプロセスの重要な利点の１つは、Ｍ２が配線のために配列の外側で使用可能な点である。この結果、チップ上のデータ・ドライバの統合が可能となる。
【００３２】反射型液晶をベースにした、２０４８×２０４８ピクセルの空間光変調素子配列について説明した。配列は、半導体基板上の絶縁体層の上の個々のミラーの上に配置された複数の液晶素子と、液晶素子に電圧を印加して液晶素子を透過する光を変調するために半導体基板の中に形成された複数の電気回路と、電気回路を含む半導体基板に光が侵入することを遮蔽叉はブロックするために、ミラーに関連付けて配置されパターン化された反射体・吸収体層とを含む。ここで、反射体・吸収体層は、ミラーのエッジに重なるエッジを有し、それがオーバラップ領域を形成して周囲光が半導体基板に侵入するのを減少させ、更に個々の液晶素子の下部電極として機能するミラー上の電圧を維持するためのコンデンサとなる。
【００３３】図１に示す空間光変調素子配列１０を製作するための、標準の半導体製造ツールを使用した６つのマスク・プロセス（Ｓｉ素子プロセス後）を説明した。上記で説明したように、空間光変調素子１０は次の要件を満足する。即ち、１）入射光からのＳｉの遮蔽、２）高い光学的スループット及びコントラスト、３）ピクセル記憶コンデンサの形成、４）ミラーを暗くするスペーサのない、液晶セルの厚さの厳密な制御である。空間光変調素子配列のピクセル・サイズは、図５から図１０で説明したプロセス・フローを使用すると、１辺が１５．６μｍより大きくなり、図１２から図１７で説明した更に高度なプロセスではもっと小さなピクセルになる。
【００３４】液晶素子、電気回路、ならびに電気回路への光の干渉を防ぐための電極・ミラー及び反射体・吸収体層を含む、空間光変調素子配列について図示して説明したが、前記特許請求の範囲で限定した本発明の広い範囲から逸脱することなく、修正及び変更が可能であることは、当分野に知識をもつ当業者には明かである。
【００３５】まとめとして、本発明の構成に関して以下の事項を開示する。
【００３６】（１） イメージを形成するために光を変調する空間光変調素子配列であって、(a) 半導体基板上の絶縁体層上の個々のミラー上に配置された複数の液晶素子と(b) 前記半導体基板の中に形成され、前記液晶素子のそれぞれに結合され、前 記液晶素子の電極に電圧を印加するための複数の電気回路と、(c) 前記複数の電気回路を周囲光から遮蔽するために前記ミラーに関連付けて配置され、パターン化された反射体・吸収体層であって、前記半導体基板に透過する周囲光を減らすためのオーバラップ領域を形成するために、前記ミラーのエッジに重なるエッジを有する反射体・吸収体層と、を含む空間光変調素子配列。
（２） 前記反射体・吸収体層が前記ミラーの前記エッジに少なくとも５．４μｍ重なる、（１）に記載の空間光変調素子配列。
（３） 前記ミラーが金属層で形成され、前記金属層がＡｇ、Ａｌ及びそれらの合金からなるグループ中から選択される、（１）に記載の空間光変調素子配列。
（４） 前記ミラーが十分に平坦な上部表面を備える支持層を有し、前記ミラーが前記支持層の前記十分に平坦な上部表面上に光を反射するための個々の金属層を含む、（１）に記載の空間光変調素子配列。
（５） 前記支持層が前記金属層との電気的接続のための絶縁物質及び電気的バイアを含む、（４）に記載の空間光変調素子配列。
（６） 前記複数の液晶素子が、前記個々のミラーの上に形成された開口部を有する絶縁体層により決定される厚みを保持する、（１）に記載の空間光変調素子配列。
（７） 前記絶縁体層がＳｉＯ2、Ｓｉ3Ｎ4、ダイアモンド状炭素、及びポリアミドからなるグループ中から選択された物質を含む、（６）に記載の空間光変調素子配列。
（８） 前記個々のミラーが前記複数の液晶素子の下部電極を形成し、更に前記複数の電気回路の個々の出力と電気的に結合する、（６）に記載の空間光変調素子配列。
（９） 前記反射体・吸収体層がＡｌ、Ｃｒ−ＣｒxＯy、Ｔｉ、ＴｉＮ、及びＴｉＮxＣyのいずれかからなるグループの中から選択される、（１）に記載の空間光変調素子配列。
（１０） 前記反射体・吸収体層が伝導体であり、更に前記反射体・吸収体層が、前記ミラーに達する電気的バイアのための開口部を有する被覆層を前記半導体基板上に形成する、（１）に記載の空間光変調素子配列。
（１１） 前記電気回路が相補型金属酸化膜半導体（ＣＭＯＳ）回路を含む、（１）に記載の空間光変調素子配列。
（１２） 各前記ミラー及び前記反射体・吸収体層が少なくとも０．０３ｐｆのコンデンサを形成する、（１）に記載の空間光変調素子配列。
（１３） 前記液晶素子が、ほぼ１７ミクロン以下のピッチで行と列の２方向のそれぞれに配置される、（１）に記載の空間光変調素子配列。
（１４） 空間光変調素子配列を形成する方法であって、(a) 後に形成される液晶素子と個々に相互接続するために、半導体基板内に配 列する複数の電気回路を形成するステップと、(b) 前記複数の電気回路の上に１つ以上の相互接続層を形成するステップと、(c) 前記電気回路及び前記相互接続層の上に第１の絶縁体層を形成するステッ プと、(d) 前記第１の絶縁体層上に十分平坦な上部表面を設けるために前記第１の絶 縁体層を平面化するステップと、(e) 前記複数の電気回路を周囲光から遮蔽するために、後に形成される液晶素子に関連して配置されてパターン化される伝導物質の反射体・吸収体層を形成するステップと、(f) 前記パターン化された反射体・吸収体層の上に第２の絶縁体層を形成する テップと、(g) 後に形成されるミラーとの電気的接続のために前記第２の絶縁体層を貫く スタッドを形成するステップと、(h) 前記複数の液晶素子の下部電極を形成するために、前記絶縁体層上にパターン化された複数のミラーを形成するステップであって、前記ミラーが前記反射体・吸収体層に重なり、前記重なったミラーに相当するコンデンサを形成し、更に前記反射体・吸収体と前記ミラーとの間を往復する光を減衰させるものであるステップと、(i) 前記複数のミラー中の選択されたミラー間に配置する複数のスペーサを形成するステップと、(j) 液晶物質の層を塗布するステップと、(k) 前記液晶物質の層を配向するステップと、(l) 前記複数の液晶素子を形成するために前記複数のミラーの上部電極を形成するステップと、を含む方法。
【図面の簡単な説明】
【図１】本発明の１つの実施例を示す断面図である。
【図２】さまざまな厚さのアルミニウム・ミラーの熱処理に対する反射率を示すグラフである。
【図３】アルミニウム及びアルミニウム（０．５重量％銅）合金のアニール処理温度に対する反射率を示すグラフである。
【図４】光学的試験構造Ｃ１、ＯＰ２、及びＯＰ３の反射率を示すグラフである。
【図５】図１に示す実施例を作成するための選択的プロセス・ステップ後を示す断面図である。
【図６】図１に示す実施例を作成するための選択的プロセス・ステップ後を示す断面図である。
【図７】図１に示す実施例を作成するための選択的プロセス・ステップ後を示す断面図である。
【図８】図１に示す実施例を作成するための選択的プロセス・ステップ後を示す断面図である。
【図９】図１に示す実施例を作成するための選択的プロセス・ステップ後を示す断面図である。
【図１０】図１に示す実施例を作成するための選択的プロセス・ステップ後を示す断面図である。
【図１１】図１０に示す構造の走査電子顕微鏡写真の上面図である。
【図１２】本発明の代替実施例の製作のための各種のプロセス・ステップ後の断面図である。
【図１３】本発明の代替実施例の製作のための各種のプロセス・ステップ後を示す断面図である。
【図１４】本発明の代替実施例の製作のための各種のプロセス・ステップ後を示す断面図である。
【図１５】本発明の代替実施例の製作のための各種のプロセス・ステップ後を示す断面図である。
【図１６】本発明の代替実施例の製作のための各種のプロセス・ステップ後を示す断面図である。
【図１７】本発明の代替実施例の製作のための各種のプロセス・ステップ後を示す断面図である。
【符号の説明】
１０ 空間光変調素子の１／２
１２ 液晶素子
１４ 基板
１７ スタッド
１８ 多結晶シリコン
２０ 多結晶シリコン
２２ 金属層
２４ 金属層又は下部電極・ミラー
２６ 液晶材料
２８ 上部電極
２９ ガラス・カバー・プレート
３０ 金属層又は下部電極・ミラー
３２ スペーサ
３３ 金属層又は下部電極・ミラー
３４ 反射体・吸収体層
３６ 絶縁体層
３８ 薄い絶縁体層
４０ 絶縁体層
４２ 絶縁体層
４３ 絶縁体層４２の表面
４４ 絶縁体層
４６ 絶縁体層
４８ コンデンサ
５０ コンデンサ
５２ カバー・プレート
５４、５８、５９ 周囲光、侵入光
５５ 反射体・吸収体層の表面
５６ 開口部又はギャップ
５７ 開口部
６１ 相対光反射率、５０ｎｍＡｌ層、１０ｎｍＴｉ層、４５０ｎｍ波長
６２ 相対光反射率、５０ｎｍＡｌ層、１０ｎｍＴｉ層、５５０ｎｍ波長
６３ 相対光反射率、５０ｎｍＡｌ層、１０ｎｍＴｉ層、６８０ｎｍ波長
６４ 相対光反射率、１００ｎｍＡｌ層、１０ｎｍＴｉ層、４５０ｎｍ波長
６５ 相対光反射率、１００ｎｍＡｌ層、１０ｎｍＴｉ層、５５０ｎｍ波長
６６ 相対光反射率、１００ｎｍＡｌ層、１０ｎｍＴｉ層、６８０ｎｍ波長
６７ 相対光反射率、１５０ｎｍＡｌ層、１０ｎｍＴｉ層、４５０ｎｍ波長
６８ 相対光反射率、１５０ｎｍＡｌ層、１０ｎｍＴｉ層、５５０ｎｍ波長
６９ 相対光反射率、１５０ｎｍＡｌ層、１０ｎｍＴｉ層、６８０ｎｍ波長
７１ 絶対光反射率、１７７ｎｍＡｌ層、１０ｎｍＴｉ層、４５０ｎｍ波長
７２ 絶対光反射率、１７７ｎｍＡｌ層、１０ｎｍＴｉ層、５５０ｎｍ波長
７３ 絶対光反射率、１７７ｎｍＡｌ層、１０ｎｍＴｉ層、６２５ｎｍ波長
７４ 絶対光反射率、１７３ｎｍＡｌ層（０．５重量％ｃｕ）、１０ｎｍＴｉ層、４５０ｎｍ波長
７５ 絶対光反射率、１７３ｎｍＡｌ層（０．５重量％ｃｕ）、１０ｎｍＴｉ層、５５０ｎｍ波長
７６ 絶対光反射率、１７３ｎｍＡｌ層（０．５重量％ｃｕ）、１０ｎｍＴｉ層、６２５ｎｍ波長
８１ 絶対光反射率、第１サンプル・ウェハー上の試験構造、４５０ｎｍ波長
８２ 絶対光反射率、第１サンプル・ウェハー上の試験構造、５５０ｎｍ波長
８３ 絶対光反射率、第１サンプル・ウェハー上の試験構造、６２０ｎｍ波長
８４ 絶対光反射率、第２サンプル・ウェハー上の試験構造、４５０ｎｍ波長
８５ 絶対光反射率、第２サンプル・ウェハー上の試験構造、５５０ｎｍ波長
８６ 絶対光反射率、第２サンプル・ウェハー上の試験構造、６２０ｎｍ波長
９０ パターン化された金属層
９２ 下部Ｔｉ層
【特許請求の範囲】
【請求項１】イメージを形成するために光を変調する空間光変調素子配列であって、半導体基板上の絶縁体層上の個々のミラーを含む複数の液晶素子と、前記半導体基板に形成され、前記液晶素子のそれぞれに結合され、前記液晶素子の電極に電圧を印加するための複数の電気回路と、前記液晶素子の少なくとも一つは反射体・吸収体層を有し、前記反射体・吸収体層は前記複数の電気回路をシールドし、前記液晶素子の電極及び誘電体層とともにキャパシタを形成するように配置され、前記液晶素子の電極を過ぎた光が前記液晶素子の電極と前記反射体・吸収体層との間で複数回反射して減衰し、前記半導体基板に届く光が減少するように、前記反射体・吸収体層は部分的に前記液晶素子の電極と重なり、前記反射体・吸収体層は導電体層と、前記導電体層上であって前記反射体・吸収体層の表面に形成された光反射抑制層と、を有し、前記光反射抑制層は、ＴｉＮ及びＴｉＮｘＣｙからなる群から選択された材料で形成されている、空間光変調素子配列。
【請求項２】イメージを形成するために光を変調する空間光変調素子配列であって、複数の液晶素子と、半導体基板に形成され、前記液晶素子のそれぞれに結合され、前記液晶素子のトップ及びボトム電極に電圧を印加するための複数の電気回路と、を有し、前記液晶素子のそれぞれは、ミラー層と反射体・吸収体層とを有し、前記ミラー層と反射体・吸収体層とは誘電体層によって分離され、第１のコンデンサを形成し、前記ミラー層は前記第１のコンデンサの上部電極として機能し、前記反射体・吸収体層は下部電極として機能し、前記反射体・吸収体層は、前記複数の電気回路を周囲光からシールドするように配置及びパターングされており、前記反射体・吸収体層は、前記半導体基板に透過する周囲光を減らすためのオーバラップ領域を形成するために、前記ミラー層のエッジに重なるエッジを有し、前記ミラー層は前記液晶素子のボトム電極として機能し、前記液晶素子のそれぞれは、前記第１のコンデンサよりも下に、前記第１のコンデンサとは異なる２つの導電層とその間に形成された誘電体層によって形成され、前記トップとボトム電極間の前記電圧を保持するための蓄積容量を与えるように前記第１のコンデンサに結合されている、第２のキャパシタを有する、空間光変調素子配列。
【請求項３】前記反射体・吸収体層は導電体層と、前記導電体層上であって前記反射体・吸収体層の表面に形成された光反射抑制層と、を有している、請求項２に記載の空間光変調素子配列。
【請求項４】前記反射抑制層が、ＴｉＮ及びＴｉＮｘＣｙからなる群から選択された材料で形成される、請求項３に記載の空間光変調素子配列。
【請求項５】前記導電体層が、ＡｌもしくはＣｕからなるグループの中から選択される、請求項１又は３に記載の空間光変調素子配列。
【請求項６】前記反射体・吸収体層が前記ミラー層の前記エッジに少なくとも５．４μｍ重なる、請求項２に記載の空間光変調素子配列。
【請求項７】前記ミラーが十分に平坦な上部表面を備える支持層を有し、前記ミラーが前記支持層の前記十分に平坦な上部表面上に光を反射するための個々の金属層を含む、請求項１又は２に記載の空間光変調素子配列。
【請求項８】前記支持層が前記金属層との電気的接続のための絶縁物質及び電気的バイアを含む、請求項７に記載の空間光変調素子配列。
【請求項９】前記反射体・吸収体層が、前記ミラーに達する電気的バイアのための開口部を有する被覆層を前記半導体基板上に形成する、請求項１に記載の空間光変調素子配列。
【請求項１０】前記ミラーが金属層で形成され、前記金属層がＡｇ、Ａｌ及びそれらの合金からなるグループから選択される、請求項１又は２に記載の空間光変調素子配列。
【請求項１１】前記第２のコンデンサは、２つの多結晶シリコン層と、前記２つの多結晶シリコン層の間に形成された絶縁体層とによって形成されている、請求項２に記載の空間光変調素子配列。
【請求項１２】前記第１のコンデンサの一部である絶縁体層は、窒化シリコンである、請求項２に記載の空間光変調素子配列。
【請求項１３】空間光変調素子配列を形成する方法であって、後に形成される液晶素子と個々に相互接続するために、半導体基板内に配列する複数の電気回路を形成するステップと、前記複数の電気回路の上に１つ以上の相互接続層を形成するステップと、前記電気回路及び前記相互接続層の上に第１の絶縁体層を形成するステップと、前記第１の絶縁体層上に十分平坦な上部表面を設けるために前記第１の絶縁体層を平面化するステップと、前記複数の電気回路を周囲光から遮蔽するために、後に形成される液晶素子に関連して配置されてパターン化される伝導物質の反射体・吸収体層であって、導電性下層とその上部表面に、ＴｉＮ及びＴｉＮｘＣｙからなる群から選択された材料で形成される層を有する反射体・吸収体層、を形成するステップと、前記パターン化された反射体・吸収体層の上に第２の絶縁体層を形成するステップと、後に形成されるミラーとの電気的接続のために前記第２の絶縁体層を貫くスタッドを形成するステップと、前記複数の液晶素子の下部電極を形成するために、前記絶縁体層上にパターン化された複数のミラーを形成するステップであって、前記ミラーが前記反射体・吸収体層に重なり、前記重なったミラーに相当するコンデンサを形成し、更に前記反射体・吸収体と前記ミラーとの間を往復する光を減衰させるものであるステップと、前記複数のミラー中の選択されたミラー間に配置する複数のスペーサを形成するステップと、液晶物質の層を塗布するステップと、前記液晶物質の層を配向するステップと、前記複数の液晶素子を形成するために前記複数のミラーの上部電極を形成するステップと、を含む方法。
【請求項１４】空間光変調素子配列を形成する方法であって、後に形成される液晶素子と個々に相互接続するために、半導体基板内に配列する複数の電気回路を形成するステップと、前記半導体基板の上にコンデンサを形成するステップと、前記複数の電気回路の上に１つ以上の相互接続層を形成するステップと、前記電気回路及び前記相互接続層の上に第１の絶縁体層を形成するステップと、前記第１の絶縁体層上に十分平坦な上部表面を設けるために前記第１の絶縁体層を平面化するステップと、前記複数の電気回路を周囲光から遮蔽するために、後に形成される液晶素子に関連して配置されてパターン化される伝導物質の反射体・吸収体層を形成するステップと、前記パターン化された反射体・吸収体層の上に第２の絶縁体層を形成するステップと、後に形成されるミラーとの電気的接続のために前記第２の絶縁体層を貫くスタッドを形成するステップと、前記複数の液晶素子の下部電極を形成するために、前記絶縁体層上にパターン化された複数のミラーを形成するステップであって、前記ミラーが前記反射体・吸収体層に重なり、前記重なったミラーに相当するコンデンサであって前記半導体基板上のコンデンサに結合された第２のコンデンサを形成し、更に前記反射体・吸収体と前記ミラーとの間を往復する光を減衰させるものであるステップと、前記複数のミラー中の選択されたミラー間に配置する複数のスペーサを形成するステップと、液晶物質の層を塗布するステップと、前記液晶物質の層を配向するステップと、前記複数の液晶素子を形成するために前記複数のミラーの上部電極を形成するステップと、を含む方法。
【請求項１】イメージを形成するために光を変調する空間光変調素子配列であって、半導体基板上の絶縁体層上の個々のミラーを含む複数の液晶素子と、前記半導体基板に形成され、前記液晶素子のそれぞれに結合され、前記液晶素子の電極に電圧を印加するための複数の電気回路と、前記液晶素子の少なくとも一つは反射体・吸収体層を有し、前記反射体・吸収体層は前記複数の電気回路をシールドし、前記液晶素子の電極及び誘電体層とともにキャパシタを形成するように配置され、前記液晶素子の電極を過ぎた光が前記液晶素子の電極と前記反射体・吸収体層との間で複数回反射して減衰し、前記半導体基板に届く光が減少するように、前記反射体・吸収体層は部分的に前記液晶素子の電極と重なり、前記反射体・吸収体層は導電体層と、前記導電体層上であって前記反射体・吸収体層の表面に形成された光反射抑制層と、を有し、前記光反射抑制層は、ＴｉＮ及びＴｉＮｘＣｙからなる群から選択された材料で形成されている、空間光変調素子配列。
【請求項２】イメージを形成するために光を変調する空間光変調素子配列であって、複数の液晶素子と、半導体基板に形成され、前記液晶素子のそれぞれに結合され、前記液晶素子のトップ及びボトム電極に電圧を印加するための複数の電気回路と、を有し、前記液晶素子のそれぞれは、ミラー層と反射体・吸収体層とを有し、前記ミラー層と反射体・吸収体層とは誘電体層によって分離され、第１のコンデンサを形成し、前記ミラー層は前記第１のコンデンサの上部電極として機能し、前記反射体・吸収体層は下部電極として機能し、前記反射体・吸収体層は、前記複数の電気回路を周囲光からシールドするように配置及びパターングされており、前記反射体・吸収体層は、前記半導体基板に透過する周囲光を減らすためのオーバラップ領域を形成するために、前記ミラー層のエッジに重なるエッジを有し、前記ミラー層は前記液晶素子のボトム電極として機能し、前記液晶素子のそれぞれは、前記第１のコンデンサよりも下に、前記第１のコンデンサとは異なる２つの導電層とその間に形成された誘電体層によって形成され、前記トップとボトム電極間の前記電圧を保持するための蓄積容量を与えるように前記第１のコンデンサに結合されている、第２のキャパシタを有する、空間光変調素子配列。
【請求項３】前記反射体・吸収体層は導電体層と、前記導電体層上であって前記反射体・吸収体層の表面に形成された光反射抑制層と、を有している、請求項２に記載の空間光変調素子配列。
【請求項４】前記反射抑制層が、ＴｉＮ及びＴｉＮｘＣｙからなる群から選択された材料で形成される、請求項３に記載の空間光変調素子配列。
【請求項５】前記導電体層が、ＡｌもしくはＣｕからなるグループの中から選択される、請求項１又は３に記載の空間光変調素子配列。
【請求項６】前記反射体・吸収体層が前記ミラー層の前記エッジに少なくとも５．４μｍ重なる、請求項２に記載の空間光変調素子配列。
【請求項７】前記ミラーが十分に平坦な上部表面を備える支持層を有し、前記ミラーが前記支持層の前記十分に平坦な上部表面上に光を反射するための個々の金属層を含む、請求項１又は２に記載の空間光変調素子配列。
【請求項８】前記支持層が前記金属層との電気的接続のための絶縁物質及び電気的バイアを含む、請求項７に記載の空間光変調素子配列。
【請求項９】前記反射体・吸収体層が、前記ミラーに達する電気的バイアのための開口部を有する被覆層を前記半導体基板上に形成する、請求項１に記載の空間光変調素子配列。
【請求項１０】前記ミラーが金属層で形成され、前記金属層がＡｇ、Ａｌ及びそれらの合金からなるグループから選択される、請求項１又は２に記載の空間光変調素子配列。
【請求項１１】前記第２のコンデンサは、２つの多結晶シリコン層と、前記２つの多結晶シリコン層の間に形成された絶縁体層とによって形成されている、請求項２に記載の空間光変調素子配列。
【請求項１２】前記第１のコンデンサの一部である絶縁体層は、窒化シリコンである、請求項２に記載の空間光変調素子配列。
【請求項１３】空間光変調素子配列を形成する方法であって、後に形成される液晶素子と個々に相互接続するために、半導体基板内に配列する複数の電気回路を形成するステップと、前記複数の電気回路の上に１つ以上の相互接続層を形成するステップと、前記電気回路及び前記相互接続層の上に第１の絶縁体層を形成するステップと、前記第１の絶縁体層上に十分平坦な上部表面を設けるために前記第１の絶縁体層を平面化するステップと、前記複数の電気回路を周囲光から遮蔽するために、後に形成される液晶素子に関連して配置されてパターン化される伝導物質の反射体・吸収体層であって、導電性下層とその上部表面に、ＴｉＮ及びＴｉＮｘＣｙからなる群から選択された材料で形成される層を有する反射体・吸収体層、を形成するステップと、前記パターン化された反射体・吸収体層の上に第２の絶縁体層を形成するステップと、後に形成されるミラーとの電気的接続のために前記第２の絶縁体層を貫くスタッドを形成するステップと、前記複数の液晶素子の下部電極を形成するために、前記絶縁体層上にパターン化された複数のミラーを形成するステップであって、前記ミラーが前記反射体・吸収体層に重なり、前記重なったミラーに相当するコンデンサを形成し、更に前記反射体・吸収体と前記ミラーとの間を往復する光を減衰させるものであるステップと、前記複数のミラー中の選択されたミラー間に配置する複数のスペーサを形成するステップと、液晶物質の層を塗布するステップと、前記液晶物質の層を配向するステップと、前記複数の液晶素子を形成するために前記複数のミラーの上部電極を形成するステップと、を含む方法。
【請求項１４】空間光変調素子配列を形成する方法であって、後に形成される液晶素子と個々に相互接続するために、半導体基板内に配列する複数の電気回路を形成するステップと、前記半導体基板の上にコンデンサを形成するステップと、前記複数の電気回路の上に１つ以上の相互接続層を形成するステップと、前記電気回路及び前記相互接続層の上に第１の絶縁体層を形成するステップと、前記第１の絶縁体層上に十分平坦な上部表面を設けるために前記第１の絶縁体層を平面化するステップと、前記複数の電気回路を周囲光から遮蔽するために、後に形成される液晶素子に関連して配置されてパターン化される伝導物質の反射体・吸収体層を形成するステップと、前記パターン化された反射体・吸収体層の上に第２の絶縁体層を形成するステップと、後に形成されるミラーとの電気的接続のために前記第２の絶縁体層を貫くスタッドを形成するステップと、前記複数の液晶素子の下部電極を形成するために、前記絶縁体層上にパターン化された複数のミラーを形成するステップであって、前記ミラーが前記反射体・吸収体層に重なり、前記重なったミラーに相当するコンデンサであって前記半導体基板上のコンデンサに結合された第２のコンデンサを形成し、更に前記反射体・吸収体と前記ミラーとの間を往復する光を減衰させるものであるステップと、前記複数のミラー中の選択されたミラー間に配置する複数のスペーサを形成するステップと、液晶物質の層を塗布するステップと、前記液晶物質の層を配向するステップと、前記複数の液晶素子を形成するために前記複数のミラーの上部電極を形成するステップと、を含む方法。
【図１】
【図５】
【図６】
【図７】
【図２】
【図１２】
【図３】
【図８】
【図９】
【図４】
【図１０】
【図１１】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図５】
【図６】
【図７】
【図２】
【図１２】
【図３】
【図８】
【図９】
【図４】
【図１０】
【図１１】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【特許番号】特許第３３４９３３２号（Ｐ３３４９３３２）
【登録日】平成１４年９月１３日（２００２．９．１３）
【発行日】平成１４年１１月２５日（２００２．１１．２５）
【国際特許分類】
【出願番号】特願平８−６４５０５
【出願日】平成８年３月２１日（１９９６．３．２１）
【公開番号】特開平８−３０４８１９
【公開日】平成８年１１月２２日（１９９６．１１．２２）
【審査請求日】平成１１年１２月１日（１９９９．１２．１）
【前置審査】 前置審査
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【参考文献】
【文献】特開 昭５７−２０７７８（ＪＰ，Ａ）
【文献】特開 平８−１６６６０１（ＪＰ，Ａ）
【文献】特開 平８−３０４８５３（ＪＰ，Ａ）
【文献】特開 昭５５−９５９８０（ＪＰ，Ａ）
【文献】特開 昭５７−６６４７２（ＪＰ，Ａ）
【文献】特開 平２−２４５７４１（ＪＰ，Ａ）
【文献】特開 平６−１９４６９０（ＪＰ，Ａ）
【文献】特開 平８−１２２７６１（ＪＰ，Ａ）
【登録日】平成１４年９月１３日（２００２．９．１３）
【発行日】平成１４年１１月２５日（２００２．１１．２５）
【国際特許分類】
【出願日】平成８年３月２１日（１９９６．３．２１）
【公開番号】特開平８−３０４８１９
【公開日】平成８年１１月２２日（１９９６．１１．２２）
【審査請求日】平成１１年１２月１日（１９９９．１２．１）
【前置審査】 前置審査
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【参考文献】
【文献】特開 昭５７−２０７７８（ＪＰ，Ａ）
【文献】特開 平８−１６６６０１（ＪＰ，Ａ）
【文献】特開 平８−３０４８５３（ＪＰ，Ａ）
【文献】特開 昭５５−９５９８０（ＪＰ，Ａ）
【文献】特開 昭５７−６６４７２（ＪＰ，Ａ）
【文献】特開 平２−２４５７４１（ＪＰ，Ａ）
【文献】特開 平６−１９４６９０（ＪＰ，Ａ）
【文献】特開 平８−１２２７６１（ＪＰ，Ａ）
[ Back to top ]