同期整流回路
【課題】部品点数の少ない同期整流型全波整流回路を提供する。
【解決手段】第１ノードおよび第２ノードに交流電圧が入力され、第３ノードから整流電圧が出力され、第４ノードがグランドとなるようにブリッジ構成された同期整流素子Ｍ１〜Ｍ４と、平滑コンデンサＣ１を含む全波整流回路における同期整流素子のオン／オフを制御する制御回路であって、タイミング制御回路２は、同期整流用素子Ｍ３、Ｍ４の電圧降下を検出し、該検出値に応じて同期整流用素子Ｍ１〜Ｍ４をオン・オフする制御信号を出力する電流検出回路４と、第４ノード電位を基準にして交流電圧の極性を検出し極性信号を出力する極性検出回路５とを備え、ゲートドライブ回路３は、電流検出回路４からのオン・オフ制御信号と、交流電圧の極性検出回路５の検出信号により各ノード間に接続された同期整流用素子Ｍ１〜Ｍ４のうち１対の素子を選択してオン・オフ駆動することを特徴とする。
【解決手段】第１ノードおよび第２ノードに交流電圧が入力され、第３ノードから整流電圧が出力され、第４ノードがグランドとなるようにブリッジ構成された同期整流素子Ｍ１〜Ｍ４と、平滑コンデンサＣ１を含む全波整流回路における同期整流素子のオン／オフを制御する制御回路であって、タイミング制御回路２は、同期整流用素子Ｍ３、Ｍ４の電圧降下を検出し、該検出値に応じて同期整流用素子Ｍ１〜Ｍ４をオン・オフする制御信号を出力する電流検出回路４と、第４ノード電位を基準にして交流電圧の極性を検出し極性信号を出力する極性検出回路５とを備え、ゲートドライブ回路３は、電流検出回路４からのオン・オフ制御信号と、交流電圧の極性検出回路５の検出信号により各ノード間に接続された同期整流用素子Ｍ１〜Ｍ４のうち１対の素子を選択してオン・オフ駆動することを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源を整流する全波整流回路の同期整流に関するものである。
【背景技術】
【０００２】
一般に、交流電源を直流に変換する整流回路にはダイオードが使用される。しかし、ダイオードを使用する場合、ダイオードの順方向電圧が存在するため整流損失が増える。また、ダイオードの放熱のために放熱板を使用すると実装スペースが必要になるなど小型軽量化を損なう。
このため、整流回路の損失を低減するために、図5に示すようなブリッジ整流器の各ダイオードにMOSFETを並列接続した同期整流回路が開示されている。先行特許文献１は、各ダイオードのアノード・カソード間電圧であるAC入力電圧と直流出力電圧とを比較して、AC入力電圧が直流出力電圧を超える期間に該ダイオードに並列に接続されたMOSFETをオン状態にする。または、各ダイオードのアノード・カソード間電圧であるAC入力電圧と接地電圧とを比較して、AC入力電圧が接地電圧より低い期間に該ダイオードに並列に接続されたMOSFETをオン状態にすることで、各ダイオードの損失を低減するものである。
【０００３】
【特許文献１】特開平９−１３１０６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１ではダイオード毎に電圧比較回路が必要である。また、AC電圧が６Vのような低電圧ではなく、比較的高い１５V前後の電圧では各電圧比較回路の入力電圧保護回路等が必要となる。さらに、直流出力電圧の正極側に接続される電圧比較回路においてはフローティングとなるため、AC電圧によってはさらにフローティング電源が必要になるなど、部品点数が多くなる傾向にあった。
【０００５】
そこで本発明では従来技術を鑑み、ダイオード毎の電圧検出を、一つの第１の電圧比較回路にまとめ、AC電圧の極性を第２の電圧比較回路にて検出し、第１の電圧比較結果と第２の電圧比較結果から各同期整流素子のオンオフを行うことで、同期整流回路の部品点数を削減することを提案する。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明に係る同期整流回路は、複数の同期整流素子を含み、第１ノードおよび第２ノードに交流電圧が入力され、第３ノードから整流電圧が出力され、第４ノードが基準電位に接続される整流ブリッジと、 第３ノードと第４ノード間に接続される平滑コンデンサと、を含む全波整流回路における複数の同期整流素子のオン／オフを制御する整流制御回路であって、
正極の整流平滑電圧が出力される第３ノードと第１ノード間に第１の抵抗が接続され、第３ノードと第２ノード間に第２の抵抗が接続され、複数の同期整流素子のオン／オフを制御するタイミング制御回路と、複数の同期整流素子をオン／オフ駆動するゲートドライブ回路を含み、
タイミング制御回路は、同期整流用素子に流れる電流の電圧降下を検出し、該検出値に応じて同期整流用素子をオン・オフする制御信号を出力する電流検出回路と、第４ノード電位を基準にして交流電圧の極性を検出し極性信号を出力する極性検出回路とを備え、
ゲートドライブ回路は、電流検出回路の同期整流用素子をオン・オフする制御信号とともに、交流電圧の極性検出回路の検出信号により各ノード間に接続された同期整流用素子のうち１対の素子を選択してオン・オフ駆動することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、ダイオード毎の電圧検出を、一つの第１の電圧比較回路にまとめられるので、部品点数を大幅に削減できる。また、一つの電圧検出回路を低圧側で構成できるため、電圧検出回路のためのフローティング電源などは不要になる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施例の同期整流回路の構成図である。
【図２】本発明の実施例の各部の信号を示すタイミングチャートである。
【図３】本発明の実施例におけるゲートドライブ回路の一例を示す構成図である。
【図４】図３に示したゲートドライブ回路の各部の信号を示すタイミングチャートである。
【図５】従来のスイッチング電源装置の回路構成図である。
【発明を実施するための形態】
【０００９】
次に、本発明による実施形態を、図面を参照して具体的に説明する。
【実施例】
【００１０】
図１は、本発明の実施例の同期整流回路の構成図である。
図１は、交流電源ＡＣの交流電圧Vinを全波整流部１と平滑コンデンサＣ１により整流平滑した直流電圧を負荷RLに供給するものである。全波整流部１は、交流電圧Vinを第１のノードＮ１と第２のノードＮ２に入力し、第３のノードと第４のノード間に接続された平滑コンデンサＣ１から整流電圧を出力し、かつ第４のノードが接地電位となる。また、全波整流部１の同期整流素子のオン/オフ制御はタイミング制御回路２により行われ、タイミング制御回路２は、同期整流素子を駆動するゲートドライブ回路３を備える。
【００１１】
全波整流部１は、ブリッジダイオードを構成するダイオードＤｉ１、Ｄｉ２、Ｄｉ３、Ｄｉ４と、各ダイオードと各々並列接続された同期整流素子Ｍ１、Ｍ２、Ｍ３、Ｍ４から構成されている。 また、例えば同期整流素子Ｍ１〜Ｍ４をＭＯＳＦＥＴで構成することで、ダイオードＤｉ１〜Ｄｉ４をＭＯＳＦＥＴのボディダイオードで代用してもよい。
ここで、同期整流素子はＭＯＳＦＥＴなどのトランジスタ素子から構成されるが、限定されるものではなく、オン/オフ制御端子を備えたスイッチ機能を有した素子に置き換えることが可能である。
同期整流素子Ｍ１〜Ｍ４のオン/オフ制御端子Ｇ１〜Ｇ４は、ゲートドライブ回路３の出力に各々接続されている。
【００１２】
タイミング制御回路２は、ゲートドライブ回路３と、同期整流素子に流れる電流の電圧降下を検出する電流検出回路４と、交流電圧Ｖｉｎの極性を検出する極性検出回路５とを備える。
【００１３】
電流検出回路４は、電圧比較器ＣＰ１、抵抗Ｒ１〜Ｒ６、ダイオードＤ１〜Ｄ３及び基準電圧Ｖｃｃから構成されている。基準電圧Ｖｃｃの負極は第４のノードに接続され、基準電圧Ｖｃｃの正極には、抵抗３の一方の端子が接続され、抵抗Ｒ３の他方の端子には抵抗４とダイオードＤ１との直列回路が接続され、ダイオードＤ１のカソードは第１のノードに接続されている。電圧比較器ＣＰ１の反転端子は、抵抗Ｒ３と抵抗Ｒ４との接続点に接続されている。
また、電圧比較器ＣＰ１の非反転端子は基準電源から抵抗Ｒ５を介して接続され、かつ抵抗Ｒ６とダイオードＤ３との直列回路を介して第４のノードに接続されている。なお、抵抗とダイオードの各直列回路はダイオードのカソード側が、各ノードに接続されている。
また、抵抗Ｒ１、Ｒ２の一方の端子が直流出力電圧の正極である第３のノードに接続され、抵抗Ｒ１の他方の端子が第１のノードに接続され、抵抗Ｒ２の他方の端子が第２のノードに接続されている。
なお、抵抗Ｒ３〜Ｒ６の抵抗比は、Ｒ３：Ｒ４＝Ｒ５：Ｒ６の設定となっている。また、ダイオードＤ１、Ｄ２、Ｄ３は同一パッケージ等による温度補償されていることが好ましい。
【００１４】
電流検出回路４は、第４のノードの電位をグランド電位として、同期整流素子Ｍ３またはＭ４に流れる電流の電圧降下を検出する。
まず、交流電圧Ｖｉｎがゼロボルトのとき、電圧比較器ＣＰ１の非反転端子電圧と反転端子電圧は、抵抗Ｒ３〜Ｒ６の抵抗比がＲ３：Ｒ４＝Ｒ５：Ｒ６の設定となっているため、同一の電圧となる。
次に、交流電圧Ｖｉｎが平滑コンデンサＣ１の充電電圧を超えた状態では、ダイオードＤｉ３またはＤｉ４を介して電流が流れるので、ダイオードＤｉ３またはＤｉ４の順方向電圧降下が生じ、ダイオードＤ１またはＤ２のカソードの電位がグランドである第４のノードの電位より下がる。これにより電圧比較器ＣＰ１の反転端子電圧は非反転端子電圧よりも下がるので、電圧比較器ＣＰ１はＨレベルの出力信号をゲートドライブ回路３に送出し、ゲートドライブ回路３はダイオードＤｉ１〜Ｄｉ４または同期整流素子Ｍ１〜Ｍ４のいずれかに電流が流れている期間のみ、同期整流素子Ｍ１、Ｍ２、Ｍ３、Ｍ４の同期整流素子をオンするための信号を出力する。
なお、同期整流素子がオン状態になっても、同期整流素子に流れる電流による電圧降下があるので、電圧比較器ＣＰ１はＨレベルの出力信号を保持する。
また、交流電圧Ｖｉｎが平滑コンデンサＣ１の充電電圧未満となった時点で同期整流素子に流れる電流による電圧降下がなくなり、電圧比較器ＣＰ１はＨレベルからＬレベル信号を出力する。
なお、交流電圧Ｖｉｎが平滑コンデンサＣ１の充電電圧未満となった期間において、電圧比較器ＣＰ１の反転端子はハイインピーダンス状態にあるため、電流検出回路４は誤動作をおこしやすい。このため、平滑コンデンサの正極電圧に抵抗Ｒ１、Ｒ２を介してダイオードＤ１、Ｄ２のアノードに接続することで、平滑コンデンサ電圧ＶＣ１からバイアス電圧を得て、電圧比較器ＣＰ１の反転端子をＶｃｃ電圧にプルアップする。これにより、電圧比較器ＣＰ１の誤動作を防止することができる。
【００１５】
極性検出回路５は、電圧比較器ＣＰ２、抵抗Ｒ７〜Ｒ１０、及び基準電圧Ｖｃｃから構成されている。
電圧比較器ＣＰ２の反転端子は、基準電圧Ｖｃｃとグランドである第４のノード間に接続された抵抗Ｒ７と抵抗Ｒ８の直列回路の抵抗間の接続点に接続されている。また、電圧比較器ＣＰ２の非反転端子は、第１のノードから第９の抵抗Ｒ９を介して接続され、かつ第１０の抵抗Ｒ１０を介してグランドである第４のノードに接続されている。
【００１６】
極性検出回路５は、基準電圧Ｖｃｃの電圧を抵抗Ｒ７と抵抗Ｒ８の直列回路により分圧された抵抗Ｒ８の電圧降下と、交流電圧Ｖｉｎの電圧を抵抗Ｒ９とＲ１０の直列回路により分圧された抵抗Ｒ９の電圧降下とを比較して、交流電圧Ｖｉｎの極性が第４のノードの電位に対して正極／負極いずれの電位かを検出する。
交流電圧Ｖｉｎの極性が第４のノードの電位に対して正極の場合には、電圧比較器ＣＰ２はＨレベルの出力信号をゲートドライブ回路３に送出し、負極の場合はＬレベルを出力する。
ゲートドライブ回路３は、極性検出回路５からの信号に基づき、Ｈレベル信号時には同期整流素子Ｍ１、Ｍ４の対となる同期整流素子をオンするための信号を出力し、Ｌレベル信号時には同期整流素子Ｍ２、Ｍ３の対となる同期整流素子をオンするための信号を出力する。
すなわち、極性検出回路５は、交流電圧Ｖｉｎの極性により整流回路の対となる素子側をオンにするための信号を出力する。
なお、ゲートドライブ回路３の構成については後述する。
【００１７】
図２は、図１に示した実施例の各部の信号を示すタイミングチャートである。図２（１）の交流電圧が負電圧からゼロボルトに達した時刻ｔ１において、図２（２）の電圧比較器CP１の反転端子電圧CP1-と非反転端子電圧CP1+は反転端子電圧CP1-のほうが高い状態にある。このため、図２（３）の電圧比較器CP１の出力電圧CP1_outはLレベルを出力している。
また、図２（４）に示す時刻ｔ１における電圧比較器CP2の反転端子電圧CP２-と非反転端子電圧CP２＋は非反転端子電圧CP２＋のほうが高い状態にある。このため、図２（５）の電圧比較器CP２の出力電圧CP２_outはHレベルを出力している。
図２（４）に示す時刻ｔ１から時刻ｔ２となると、電圧比較器CP2の非反転端子電圧CP1２は交流電圧Vinの上昇に伴い徐々に低下し、時刻ｔ２にて電圧比較器CP2の反転端子電圧CP２-と非反転端子電圧CP1２は逆転する。このため、図２（５）の電圧比較器CP２の出力電圧CP２_outはLレベルに変化し、交流電圧Vinが低下する時刻ｔ５まで電圧比較器CP２の出力電圧CP２_outはLレベルを維持する。
【００１８】
時刻ｔ３になると、図２（１）に示す交流電流IinがダイオードD1、D４を介して流れ始める。このため電圧比較器CP1の反転端子電圧CP1-はダイオードD3の電圧降下により非反転端子電圧CP1+よりも電圧が低下する。このため、時刻ｔ３にて電圧比較器CP1の出力電圧CP1_outはHレベルを出力し、交流電流Iinが流れる時刻ｔ４まで保持する。
なお、交流電流Iinが流れる時刻ｔ３〜ｔ４期間における交流電圧VinとなるノードN1,N2の電位及び平滑コンデンサC1の平滑電圧VC1を図２（６）に示す。平滑コンデンサC1の平滑電圧VC1をノードN1,N2の電位が超える期間は、時刻ｔ３〜ｔ４期間及び時刻ｔ６〜ｔ７となっていることが分かる。
【００１９】
また、時刻ｔ３〜ｔ４期間において図２（８）に示すゲートドライブ回路の同期整流素子M1、M4の駆動信号G1、G4は、Hレベルの信号が出力される。これは、電圧比較器CP2の出力電圧CP２_outがLレベル、かつ電圧比較器CP１の出力電圧CP1_outがHレベルの条件が揃ったときにゲートドライブ回路３から駆動信号が出力される。この駆動信号G1、G4により、時刻ｔ３〜ｔ４期間は同期整流素子M1、M4がオン状態になる。
また同様に、交流電圧Vinの極性が反転して負電位となり、ダイオードD2、D3を介して交流電流Iinが流れ始める期間の時刻ｔ６においては、電圧比較器CP2の出力電圧CP２_outがHレベル、かつ電圧比較器CP１の出力電圧CP1_outがHレベルの条件となり、図２（７）に示すようにゲートドライブ回路３の駆動信号G２、G３が出力され、同期整流素子M２、M３がオン状態になり、前述の条件となる時刻ｔ７まで保持される。
【００２０】
上述したように、交流電流Iinを検出する電流検出回路４の電圧比較器CP１の出力電圧CP1_outがHレベルの時に同期整流素子の駆動信号が出力される期間が決定され、かつ、極性検出回路５の電圧比較器CP2の出力電圧CP２_outのH/L状態により、全波整流回路の対となる同期整流素子を選択できる。
従って、ゲートドライブ回路３によって、上記条件の組み合わせから全波整流回路の対となる同期整流素子を選択し駆動することが可能になる。
【００２１】
図３は、本発明の実施例におけるゲートドライブ回路３の一例を示す構成図である。ゲートドライブ回路３は、論理回路AND１〜AND4、インバータ回路INV1、ドライブ回路DR1〜DR4からなる。
また、図３においては、同期整流素子M２、M３の駆動電位と異なる同期整流素子M１、M３を駆動信号を送出するためのレベルシフト回路LS1、LS2が接続される構成を示す。なお、交流電圧の大きさによるが、例えば同期整流素子Ｍ１、Ｍ２をＰ型ＭＯＳＦＥＴ等で構成することにより、レベルシフト回路LS1、LS2を不要にすることも可能である。
論理回路AND１〜AND4の一方の端子は電流検出回路４の電圧比較器CP１の出力端子に接続されている。論理回路AND２とAND３の他方の端子は接続され、極性検出回路５の電圧比較器CP2の出力端子及びインバータ回路INV1の入力端子と接続されている。論理回路AND１とAND４の他方の端子は接続され、インバータ回路INV1の出力端子に接続されている。
論理回路AND１とAND２の出力端子は、各々レベルシフト回路LF1、LF2を介してドライブ回路DR1、DR２の入力端子に接続されて、論理回路AND３とAND４の出力端子はドライブ回路DR３、DR４の入力端子に接続されている。ドライブ回路DR1〜DR4の出力は、各々ゲートドライブ回路３の駆動信号G1〜G4を出力する。
【００２２】
図４は、図３に示したゲートドライブ回路の各部の信号を示すタイミングチャートを示したものである。
電圧比較器CP１の出力電圧CP1_outがHレベル、かつ電圧比較器CP2の出力電圧CP２_outがLレベルの時に論理回路AND１とAND４の入力は全てHレベルとなり、ドライブ回路DR1、DR4を介して駆動信号G1、G4を出力する。このとき、論理回路AND２とAND３の他方の入力端子はLレベルにあるため、駆動信号を出力しない。
また、電圧比較器CP１の出力電圧CP1_outがHレベル、かつ電圧比較器CP2の出力電圧CP２_outがHレベルの時に論理回路AND２とAND３の入力は全てHレベルとなり、ドライブ回路DR２、DR３を介して駆動信号G２、G３を出力する。このとき、論理回路AND１とAND４の他方の入力端子はインバータ回路INV1を介してLレベルが入力されているので駆動信号を出力しない。
【００２３】
以上により、ダイオードＤｉ１〜Ｄｉ４毎に流れる電流による電圧降下の検出を、一つの電圧比較回路にまとめられるので、部品点数を大幅に削減できる。また、一つの電圧検出回路を低圧側で構成できるため、電圧比較回路のためのフローティング電源などは不要にすることが可能である。
【００２４】
以上、本発明を実施形態で具体的に説明したが、本発明は上記実施形態に限定されないことは言うまでもなく、本発明の主旨を逸脱しない範囲で変形して実施できる。
【符号の説明】
【００２５】
１・・・全波整流部
２・・・タイミング制御回路
３・・・ゲートドライブ回路
４・・・電流検出回路
５・・・極性検出回路
Ｄｉ１〜Ｄｉ４・・・ダイオード
Ｍ１〜Ｍ４・・・同期整流素子
Ｃ１・・・平滑コンデンサ
ＲＬ・・・負荷
ＣＰ１、ＣＰ２・・・電圧比較器
Ｖｃｃ・・・基準電圧
Ｒ１〜Ｒ１２・・・抵抗
ＡＮＤ１〜ＡＮＤ４・・・論理回路
ＩＮＶ１・・・インバータ回路
【技術分野】
【０００１】
本発明は、交流電源を整流する全波整流回路の同期整流に関するものである。
【背景技術】
【０００２】
一般に、交流電源を直流に変換する整流回路にはダイオードが使用される。しかし、ダイオードを使用する場合、ダイオードの順方向電圧が存在するため整流損失が増える。また、ダイオードの放熱のために放熱板を使用すると実装スペースが必要になるなど小型軽量化を損なう。
このため、整流回路の損失を低減するために、図5に示すようなブリッジ整流器の各ダイオードにMOSFETを並列接続した同期整流回路が開示されている。先行特許文献１は、各ダイオードのアノード・カソード間電圧であるAC入力電圧と直流出力電圧とを比較して、AC入力電圧が直流出力電圧を超える期間に該ダイオードに並列に接続されたMOSFETをオン状態にする。または、各ダイオードのアノード・カソード間電圧であるAC入力電圧と接地電圧とを比較して、AC入力電圧が接地電圧より低い期間に該ダイオードに並列に接続されたMOSFETをオン状態にすることで、各ダイオードの損失を低減するものである。
【０００３】
【特許文献１】特開平９−１３１０６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１ではダイオード毎に電圧比較回路が必要である。また、AC電圧が６Vのような低電圧ではなく、比較的高い１５V前後の電圧では各電圧比較回路の入力電圧保護回路等が必要となる。さらに、直流出力電圧の正極側に接続される電圧比較回路においてはフローティングとなるため、AC電圧によってはさらにフローティング電源が必要になるなど、部品点数が多くなる傾向にあった。
【０００５】
そこで本発明では従来技術を鑑み、ダイオード毎の電圧検出を、一つの第１の電圧比較回路にまとめ、AC電圧の極性を第２の電圧比較回路にて検出し、第１の電圧比較結果と第２の電圧比較結果から各同期整流素子のオンオフを行うことで、同期整流回路の部品点数を削減することを提案する。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明に係る同期整流回路は、複数の同期整流素子を含み、第１ノードおよび第２ノードに交流電圧が入力され、第３ノードから整流電圧が出力され、第４ノードが基準電位に接続される整流ブリッジと、 第３ノードと第４ノード間に接続される平滑コンデンサと、を含む全波整流回路における複数の同期整流素子のオン／オフを制御する整流制御回路であって、
正極の整流平滑電圧が出力される第３ノードと第１ノード間に第１の抵抗が接続され、第３ノードと第２ノード間に第２の抵抗が接続され、複数の同期整流素子のオン／オフを制御するタイミング制御回路と、複数の同期整流素子をオン／オフ駆動するゲートドライブ回路を含み、
タイミング制御回路は、同期整流用素子に流れる電流の電圧降下を検出し、該検出値に応じて同期整流用素子をオン・オフする制御信号を出力する電流検出回路と、第４ノード電位を基準にして交流電圧の極性を検出し極性信号を出力する極性検出回路とを備え、
ゲートドライブ回路は、電流検出回路の同期整流用素子をオン・オフする制御信号とともに、交流電圧の極性検出回路の検出信号により各ノード間に接続された同期整流用素子のうち１対の素子を選択してオン・オフ駆動することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、ダイオード毎の電圧検出を、一つの第１の電圧比較回路にまとめられるので、部品点数を大幅に削減できる。また、一つの電圧検出回路を低圧側で構成できるため、電圧検出回路のためのフローティング電源などは不要になる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施例の同期整流回路の構成図である。
【図２】本発明の実施例の各部の信号を示すタイミングチャートである。
【図３】本発明の実施例におけるゲートドライブ回路の一例を示す構成図である。
【図４】図３に示したゲートドライブ回路の各部の信号を示すタイミングチャートである。
【図５】従来のスイッチング電源装置の回路構成図である。
【発明を実施するための形態】
【０００９】
次に、本発明による実施形態を、図面を参照して具体的に説明する。
【実施例】
【００１０】
図１は、本発明の実施例の同期整流回路の構成図である。
図１は、交流電源ＡＣの交流電圧Vinを全波整流部１と平滑コンデンサＣ１により整流平滑した直流電圧を負荷RLに供給するものである。全波整流部１は、交流電圧Vinを第１のノードＮ１と第２のノードＮ２に入力し、第３のノードと第４のノード間に接続された平滑コンデンサＣ１から整流電圧を出力し、かつ第４のノードが接地電位となる。また、全波整流部１の同期整流素子のオン/オフ制御はタイミング制御回路２により行われ、タイミング制御回路２は、同期整流素子を駆動するゲートドライブ回路３を備える。
【００１１】
全波整流部１は、ブリッジダイオードを構成するダイオードＤｉ１、Ｄｉ２、Ｄｉ３、Ｄｉ４と、各ダイオードと各々並列接続された同期整流素子Ｍ１、Ｍ２、Ｍ３、Ｍ４から構成されている。 また、例えば同期整流素子Ｍ１〜Ｍ４をＭＯＳＦＥＴで構成することで、ダイオードＤｉ１〜Ｄｉ４をＭＯＳＦＥＴのボディダイオードで代用してもよい。
ここで、同期整流素子はＭＯＳＦＥＴなどのトランジスタ素子から構成されるが、限定されるものではなく、オン/オフ制御端子を備えたスイッチ機能を有した素子に置き換えることが可能である。
同期整流素子Ｍ１〜Ｍ４のオン/オフ制御端子Ｇ１〜Ｇ４は、ゲートドライブ回路３の出力に各々接続されている。
【００１２】
タイミング制御回路２は、ゲートドライブ回路３と、同期整流素子に流れる電流の電圧降下を検出する電流検出回路４と、交流電圧Ｖｉｎの極性を検出する極性検出回路５とを備える。
【００１３】
電流検出回路４は、電圧比較器ＣＰ１、抵抗Ｒ１〜Ｒ６、ダイオードＤ１〜Ｄ３及び基準電圧Ｖｃｃから構成されている。基準電圧Ｖｃｃの負極は第４のノードに接続され、基準電圧Ｖｃｃの正極には、抵抗３の一方の端子が接続され、抵抗Ｒ３の他方の端子には抵抗４とダイオードＤ１との直列回路が接続され、ダイオードＤ１のカソードは第１のノードに接続されている。電圧比較器ＣＰ１の反転端子は、抵抗Ｒ３と抵抗Ｒ４との接続点に接続されている。
また、電圧比較器ＣＰ１の非反転端子は基準電源から抵抗Ｒ５を介して接続され、かつ抵抗Ｒ６とダイオードＤ３との直列回路を介して第４のノードに接続されている。なお、抵抗とダイオードの各直列回路はダイオードのカソード側が、各ノードに接続されている。
また、抵抗Ｒ１、Ｒ２の一方の端子が直流出力電圧の正極である第３のノードに接続され、抵抗Ｒ１の他方の端子が第１のノードに接続され、抵抗Ｒ２の他方の端子が第２のノードに接続されている。
なお、抵抗Ｒ３〜Ｒ６の抵抗比は、Ｒ３：Ｒ４＝Ｒ５：Ｒ６の設定となっている。また、ダイオードＤ１、Ｄ２、Ｄ３は同一パッケージ等による温度補償されていることが好ましい。
【００１４】
電流検出回路４は、第４のノードの電位をグランド電位として、同期整流素子Ｍ３またはＭ４に流れる電流の電圧降下を検出する。
まず、交流電圧Ｖｉｎがゼロボルトのとき、電圧比較器ＣＰ１の非反転端子電圧と反転端子電圧は、抵抗Ｒ３〜Ｒ６の抵抗比がＲ３：Ｒ４＝Ｒ５：Ｒ６の設定となっているため、同一の電圧となる。
次に、交流電圧Ｖｉｎが平滑コンデンサＣ１の充電電圧を超えた状態では、ダイオードＤｉ３またはＤｉ４を介して電流が流れるので、ダイオードＤｉ３またはＤｉ４の順方向電圧降下が生じ、ダイオードＤ１またはＤ２のカソードの電位がグランドである第４のノードの電位より下がる。これにより電圧比較器ＣＰ１の反転端子電圧は非反転端子電圧よりも下がるので、電圧比較器ＣＰ１はＨレベルの出力信号をゲートドライブ回路３に送出し、ゲートドライブ回路３はダイオードＤｉ１〜Ｄｉ４または同期整流素子Ｍ１〜Ｍ４のいずれかに電流が流れている期間のみ、同期整流素子Ｍ１、Ｍ２、Ｍ３、Ｍ４の同期整流素子をオンするための信号を出力する。
なお、同期整流素子がオン状態になっても、同期整流素子に流れる電流による電圧降下があるので、電圧比較器ＣＰ１はＨレベルの出力信号を保持する。
また、交流電圧Ｖｉｎが平滑コンデンサＣ１の充電電圧未満となった時点で同期整流素子に流れる電流による電圧降下がなくなり、電圧比較器ＣＰ１はＨレベルからＬレベル信号を出力する。
なお、交流電圧Ｖｉｎが平滑コンデンサＣ１の充電電圧未満となった期間において、電圧比較器ＣＰ１の反転端子はハイインピーダンス状態にあるため、電流検出回路４は誤動作をおこしやすい。このため、平滑コンデンサの正極電圧に抵抗Ｒ１、Ｒ２を介してダイオードＤ１、Ｄ２のアノードに接続することで、平滑コンデンサ電圧ＶＣ１からバイアス電圧を得て、電圧比較器ＣＰ１の反転端子をＶｃｃ電圧にプルアップする。これにより、電圧比較器ＣＰ１の誤動作を防止することができる。
【００１５】
極性検出回路５は、電圧比較器ＣＰ２、抵抗Ｒ７〜Ｒ１０、及び基準電圧Ｖｃｃから構成されている。
電圧比較器ＣＰ２の反転端子は、基準電圧Ｖｃｃとグランドである第４のノード間に接続された抵抗Ｒ７と抵抗Ｒ８の直列回路の抵抗間の接続点に接続されている。また、電圧比較器ＣＰ２の非反転端子は、第１のノードから第９の抵抗Ｒ９を介して接続され、かつ第１０の抵抗Ｒ１０を介してグランドである第４のノードに接続されている。
【００１６】
極性検出回路５は、基準電圧Ｖｃｃの電圧を抵抗Ｒ７と抵抗Ｒ８の直列回路により分圧された抵抗Ｒ８の電圧降下と、交流電圧Ｖｉｎの電圧を抵抗Ｒ９とＲ１０の直列回路により分圧された抵抗Ｒ９の電圧降下とを比較して、交流電圧Ｖｉｎの極性が第４のノードの電位に対して正極／負極いずれの電位かを検出する。
交流電圧Ｖｉｎの極性が第４のノードの電位に対して正極の場合には、電圧比較器ＣＰ２はＨレベルの出力信号をゲートドライブ回路３に送出し、負極の場合はＬレベルを出力する。
ゲートドライブ回路３は、極性検出回路５からの信号に基づき、Ｈレベル信号時には同期整流素子Ｍ１、Ｍ４の対となる同期整流素子をオンするための信号を出力し、Ｌレベル信号時には同期整流素子Ｍ２、Ｍ３の対となる同期整流素子をオンするための信号を出力する。
すなわち、極性検出回路５は、交流電圧Ｖｉｎの極性により整流回路の対となる素子側をオンにするための信号を出力する。
なお、ゲートドライブ回路３の構成については後述する。
【００１７】
図２は、図１に示した実施例の各部の信号を示すタイミングチャートである。図２（１）の交流電圧が負電圧からゼロボルトに達した時刻ｔ１において、図２（２）の電圧比較器CP１の反転端子電圧CP1-と非反転端子電圧CP1+は反転端子電圧CP1-のほうが高い状態にある。このため、図２（３）の電圧比較器CP１の出力電圧CP1_outはLレベルを出力している。
また、図２（４）に示す時刻ｔ１における電圧比較器CP2の反転端子電圧CP２-と非反転端子電圧CP２＋は非反転端子電圧CP２＋のほうが高い状態にある。このため、図２（５）の電圧比較器CP２の出力電圧CP２_outはHレベルを出力している。
図２（４）に示す時刻ｔ１から時刻ｔ２となると、電圧比較器CP2の非反転端子電圧CP1２は交流電圧Vinの上昇に伴い徐々に低下し、時刻ｔ２にて電圧比較器CP2の反転端子電圧CP２-と非反転端子電圧CP1２は逆転する。このため、図２（５）の電圧比較器CP２の出力電圧CP２_outはLレベルに変化し、交流電圧Vinが低下する時刻ｔ５まで電圧比較器CP２の出力電圧CP２_outはLレベルを維持する。
【００１８】
時刻ｔ３になると、図２（１）に示す交流電流IinがダイオードD1、D４を介して流れ始める。このため電圧比較器CP1の反転端子電圧CP1-はダイオードD3の電圧降下により非反転端子電圧CP1+よりも電圧が低下する。このため、時刻ｔ３にて電圧比較器CP1の出力電圧CP1_outはHレベルを出力し、交流電流Iinが流れる時刻ｔ４まで保持する。
なお、交流電流Iinが流れる時刻ｔ３〜ｔ４期間における交流電圧VinとなるノードN1,N2の電位及び平滑コンデンサC1の平滑電圧VC1を図２（６）に示す。平滑コンデンサC1の平滑電圧VC1をノードN1,N2の電位が超える期間は、時刻ｔ３〜ｔ４期間及び時刻ｔ６〜ｔ７となっていることが分かる。
【００１９】
また、時刻ｔ３〜ｔ４期間において図２（８）に示すゲートドライブ回路の同期整流素子M1、M4の駆動信号G1、G4は、Hレベルの信号が出力される。これは、電圧比較器CP2の出力電圧CP２_outがLレベル、かつ電圧比較器CP１の出力電圧CP1_outがHレベルの条件が揃ったときにゲートドライブ回路３から駆動信号が出力される。この駆動信号G1、G4により、時刻ｔ３〜ｔ４期間は同期整流素子M1、M4がオン状態になる。
また同様に、交流電圧Vinの極性が反転して負電位となり、ダイオードD2、D3を介して交流電流Iinが流れ始める期間の時刻ｔ６においては、電圧比較器CP2の出力電圧CP２_outがHレベル、かつ電圧比較器CP１の出力電圧CP1_outがHレベルの条件となり、図２（７）に示すようにゲートドライブ回路３の駆動信号G２、G３が出力され、同期整流素子M２、M３がオン状態になり、前述の条件となる時刻ｔ７まで保持される。
【００２０】
上述したように、交流電流Iinを検出する電流検出回路４の電圧比較器CP１の出力電圧CP1_outがHレベルの時に同期整流素子の駆動信号が出力される期間が決定され、かつ、極性検出回路５の電圧比較器CP2の出力電圧CP２_outのH/L状態により、全波整流回路の対となる同期整流素子を選択できる。
従って、ゲートドライブ回路３によって、上記条件の組み合わせから全波整流回路の対となる同期整流素子を選択し駆動することが可能になる。
【００２１】
図３は、本発明の実施例におけるゲートドライブ回路３の一例を示す構成図である。ゲートドライブ回路３は、論理回路AND１〜AND4、インバータ回路INV1、ドライブ回路DR1〜DR4からなる。
また、図３においては、同期整流素子M２、M３の駆動電位と異なる同期整流素子M１、M３を駆動信号を送出するためのレベルシフト回路LS1、LS2が接続される構成を示す。なお、交流電圧の大きさによるが、例えば同期整流素子Ｍ１、Ｍ２をＰ型ＭＯＳＦＥＴ等で構成することにより、レベルシフト回路LS1、LS2を不要にすることも可能である。
論理回路AND１〜AND4の一方の端子は電流検出回路４の電圧比較器CP１の出力端子に接続されている。論理回路AND２とAND３の他方の端子は接続され、極性検出回路５の電圧比較器CP2の出力端子及びインバータ回路INV1の入力端子と接続されている。論理回路AND１とAND４の他方の端子は接続され、インバータ回路INV1の出力端子に接続されている。
論理回路AND１とAND２の出力端子は、各々レベルシフト回路LF1、LF2を介してドライブ回路DR1、DR２の入力端子に接続されて、論理回路AND３とAND４の出力端子はドライブ回路DR３、DR４の入力端子に接続されている。ドライブ回路DR1〜DR4の出力は、各々ゲートドライブ回路３の駆動信号G1〜G4を出力する。
【００２２】
図４は、図３に示したゲートドライブ回路の各部の信号を示すタイミングチャートを示したものである。
電圧比較器CP１の出力電圧CP1_outがHレベル、かつ電圧比較器CP2の出力電圧CP２_outがLレベルの時に論理回路AND１とAND４の入力は全てHレベルとなり、ドライブ回路DR1、DR4を介して駆動信号G1、G4を出力する。このとき、論理回路AND２とAND３の他方の入力端子はLレベルにあるため、駆動信号を出力しない。
また、電圧比較器CP１の出力電圧CP1_outがHレベル、かつ電圧比較器CP2の出力電圧CP２_outがHレベルの時に論理回路AND２とAND３の入力は全てHレベルとなり、ドライブ回路DR２、DR３を介して駆動信号G２、G３を出力する。このとき、論理回路AND１とAND４の他方の入力端子はインバータ回路INV1を介してLレベルが入力されているので駆動信号を出力しない。
【００２３】
以上により、ダイオードＤｉ１〜Ｄｉ４毎に流れる電流による電圧降下の検出を、一つの電圧比較回路にまとめられるので、部品点数を大幅に削減できる。また、一つの電圧検出回路を低圧側で構成できるため、電圧比較回路のためのフローティング電源などは不要にすることが可能である。
【００２４】
以上、本発明を実施形態で具体的に説明したが、本発明は上記実施形態に限定されないことは言うまでもなく、本発明の主旨を逸脱しない範囲で変形して実施できる。
【符号の説明】
【００２５】
１・・・全波整流部
２・・・タイミング制御回路
３・・・ゲートドライブ回路
４・・・電流検出回路
５・・・極性検出回路
Ｄｉ１〜Ｄｉ４・・・ダイオード
Ｍ１〜Ｍ４・・・同期整流素子
Ｃ１・・・平滑コンデンサ
ＲＬ・・・負荷
ＣＰ１、ＣＰ２・・・電圧比較器
Ｖｃｃ・・・基準電圧
Ｒ１〜Ｒ１２・・・抵抗
ＡＮＤ１〜ＡＮＤ４・・・論理回路
ＩＮＶ１・・・インバータ回路
【特許請求の範囲】
【請求項１】
複数の同期整流素子を含み、第１ノードおよび第２ノードに交流電圧が入力され、第３ノードから整流電圧が出力され、第４ノードが基準電位に接続される整流ブリッジと、 前記第３ノードと前記第４ノード間に接続される平滑コンデンサと、を含む全波整流回路における前記複数の同期整流素子のオン／オフを制御する整流制御回路であって、
正極の整流平滑電圧が出力される前記第３ノードと第１ノード間に第１の抵抗が接続され、前記第３ノードと第２ノード間に第２の抵抗が接続され、
前記複数の同期整流素子のオン／オフを制御するタイミング制御回路と、前記複数の同期整流素子をオン／オフ駆動するゲートドライブ回路を含み、
前記タイミング制御回路は、前記同期整流用素子に流れる電流の電圧降下を検出し、該検出値に応じて前記同期整流用素子をオン・オフする制御信号を出力する電流検出回路と、前記第４ノード電位を基準にして前記交流電圧の極性を検出し極性信号を出力する極性検出回路とを備え、
前記ゲートドライブ回路は、前記電流検出回路の同期整流用素子をオン・オフする制御信号とともに、前記交流電圧の極性検出回路の検出信号により各ノード間に接続された前記同期整流用素子のうち１対の素子を選択してオン・オフ駆動することを特徴とする同期整流回路。
【請求項２】
前記電流検出回路は電圧比較器と基準電圧を備え、
前記電流検出回路は前記第４のノードの電位を接地電位とし、
前記電圧比較器の反転端子には、前記基準電圧から第３の抵抗を介して接続され、かつ第４の抵抗と第１のダイオードとの直列回路を介して前記第１のノードに接続され、また、前記第４の抵抗と前記第１のダイオードとの接続点に第２のダイオードのアノードが接続され、前記第２のダイオードのカソードが前記第２のノードに接続され、
非反転端子には前記基準電圧から第５の抵抗を介して接続され、かつ第６の抵抗と第３のダイオードとの直列回路を介して前記第４のノードに接続されていることを特徴とする請求項1記載の同期整流回路。
【請求項３】
前記極性検出回路は電圧比較器と前記基準電圧とを備え、前記電圧比較器は前記第４のノードを接地電位とし、
前記電圧比較器の反転端子は、前記基準電圧と前記第４のノード間に接続された第７の抵抗と第８の抵抗との直列回路の抵抗間の接続点に接続され、
前記電圧比較器の非反転端子は前記第１のノードから第９の抵抗を介して接続され、かつ第１０の抵抗介して前記第４のノードに接続されていることを特徴とする請求項１乃至２記載の同期整流回路。
【請求項１】
複数の同期整流素子を含み、第１ノードおよび第２ノードに交流電圧が入力され、第３ノードから整流電圧が出力され、第４ノードが基準電位に接続される整流ブリッジと、 前記第３ノードと前記第４ノード間に接続される平滑コンデンサと、を含む全波整流回路における前記複数の同期整流素子のオン／オフを制御する整流制御回路であって、
正極の整流平滑電圧が出力される前記第３ノードと第１ノード間に第１の抵抗が接続され、前記第３ノードと第２ノード間に第２の抵抗が接続され、
前記複数の同期整流素子のオン／オフを制御するタイミング制御回路と、前記複数の同期整流素子をオン／オフ駆動するゲートドライブ回路を含み、
前記タイミング制御回路は、前記同期整流用素子に流れる電流の電圧降下を検出し、該検出値に応じて前記同期整流用素子をオン・オフする制御信号を出力する電流検出回路と、前記第４ノード電位を基準にして前記交流電圧の極性を検出し極性信号を出力する極性検出回路とを備え、
前記ゲートドライブ回路は、前記電流検出回路の同期整流用素子をオン・オフする制御信号とともに、前記交流電圧の極性検出回路の検出信号により各ノード間に接続された前記同期整流用素子のうち１対の素子を選択してオン・オフ駆動することを特徴とする同期整流回路。
【請求項２】
前記電流検出回路は電圧比較器と基準電圧を備え、
前記電流検出回路は前記第４のノードの電位を接地電位とし、
前記電圧比較器の反転端子には、前記基準電圧から第３の抵抗を介して接続され、かつ第４の抵抗と第１のダイオードとの直列回路を介して前記第１のノードに接続され、また、前記第４の抵抗と前記第１のダイオードとの接続点に第２のダイオードのアノードが接続され、前記第２のダイオードのカソードが前記第２のノードに接続され、
非反転端子には前記基準電圧から第５の抵抗を介して接続され、かつ第６の抵抗と第３のダイオードとの直列回路を介して前記第４のノードに接続されていることを特徴とする請求項1記載の同期整流回路。
【請求項３】
前記極性検出回路は電圧比較器と前記基準電圧とを備え、前記電圧比較器は前記第４のノードを接地電位とし、
前記電圧比較器の反転端子は、前記基準電圧と前記第４のノード間に接続された第７の抵抗と第８の抵抗との直列回路の抵抗間の接続点に接続され、
前記電圧比較器の非反転端子は前記第１のノードから第９の抵抗を介して接続され、かつ第１０の抵抗介して前記第４のノードに接続されていることを特徴とする請求項１乃至２記載の同期整流回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１３−１１５９２８（Ｐ２０１３−１１５９２８Ａ）
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願番号】特願２０１１−２６０１４８（Ｐ２０１１−２６０１４８）
【出願日】平成２３年１１月２９日（２０１１．１１．２９）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願日】平成２３年１１月２９日（２０１１．１１．２９）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
[ Back to top ]