周波数変換回路、位相比較回路、およびこれらを備えた遅延検波復調装置
【目的】 ディジタル回路化集積回路化による回路の無調整化や小形化、また消費電力の低減が容易な周波数変換回路、位相比較回路、およびこれらを備えた遅延検波復調装置を得る。
【構成】 受信信号はリミタ増幅器１００によって２値化された後、移動平均生成手段５０２を通して周波数変換回路５００に入力され、そこで周波数変換される。周波数変換された受信信号は位相比較回路６００で位相基準信号に対する位相差を示す相対位相信号を出力する。更に、相対位相信号は遅延素子４００によって出力を遅延された後に減算器４０１によって遅延素子４００の出力を減算する。
【構成】 受信信号はリミタ増幅器１００によって２値化された後、移動平均生成手段５０２を通して周波数変換回路５００に入力され、そこで周波数変換される。周波数変換された受信信号は位相比較回路６００で位相基準信号に対する位相差を示す相対位相信号を出力する。更に、相対位相信号は遅延素子４００によって出力を遅延された後に減算器４０１によって遅延素子４００の出力を減算する。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、無線通信方式の分野における遅延検波復調装置、特に、位相比較回路を用いた遅延検波復調装置、並びにこれに用いる位相比較回路および周波数変換回路の改良に関するものである。
【０００２】
【従来の技術】従来の位相比較回路を用いた遅延検波復調装置は例えば特開昭６４−１２６４６号公報「ＤＰＳＫ復調方式」に記載されている。以下、図を用いて従来技術の説明を行う。
【０００３】図８は従来の周波数変換回路および位相比較回路を備えた遅延検波復調装置の構成を示す構成図であり、図において、２００は周波数変換回路、この周波数変換回路２００の構成として２０１は乗算器、２０２は乗算器２０１の出力より高周波成分を除去するローパスフィルタ、３００は位相比較回路、この位相比較回路の構成として３０１は局部搬送波の位相をπ／２ラジアン移相する移相器、３０２はローパスフィルタ２０２の出力と局部搬送波を乗算する乗算器、３０３は移相器３０１の出力とローパスフィルタ２０２の出力を乗算する乗算器、３０４は乗算器３０２の出力より高周波成分を除去するローパスフィルタ、３０５は乗算器３０３の出力より高周波成分を除去するローパスフィルタ、３０６はローパスフィルタ３０４の出力を標本化する標本化器、３０７はローパスフィルタ３０５の出力を標本化する標本化器、３０８は各標本化器３０６，３０７より絶対位相信号を生成し出力する座標変換器、４００は座標変換器３０８より出力された絶対位相信号を遅延時間が受信信号の１シンボル周期に等しい遅延時間で遅延する遅延素子、４０１は絶対位相信号２πを法として減算する減算器、４０２は減算器４０１より出力された位相差信号に復調データを出力する判定器である。
【０００４】次に動作について説明する。通常、復調装置においては、周波数変換器回路を用いて受信信号の周波数を信号処理が容易な低い周波数に変換することが行われる。図８において、差動位相シフトキーイング（以下、ＤＰＳＫと略称する）変調信号である受信信号は周波数変換回路２００に入力される。周波数変換回路２００内において、受信信号は乗算器２０１により周波数変換用信号と乗算される。ここで受信信号の周波数をｆ1（Ｈz）、周波数変換用信号の周波数をｆ2（Ｈz）とすると、乗算器２０１から出力される乗算信号はｆ1＋ｆ2（Ｈz)と│ｆ1 −ｆ2 │（Ｈz ）の周波数成分を含んでいる。この乗算信号はローパスフィルタ２０２に入力され、低い周波数成分である│ｆ1 −ｆ2 │（Ｈz ）の成分のみが通過し、周波数変換された受信信号となる。
【０００５】周波数変換回路２００の出力である周波数変換された受信信号は位相比較回路３００に入力される。位相比較回路３００において、移相器３０１は位相基準信号である局部搬送波の位相をπ／２ラジアン移相する。周波数変換された受信信号は乗算器３０２により局部搬送波と乗算され、次いでローパスフィルタ３０４により高周波成分が除去され、局部搬送波と同位相の成分のベースバンド信号（以下、同相ベースバンド信号と称する）に変換される。同時に、周波数変換された受信信号は乗算器３０３により移相器３０１から出力されるπ／２ラジアン移相された局部搬送波とも乗算され、次いでローパスフィルタ３０５により高周波成分が除去され、局部搬送波と直交した成分のベースバンド信号（以下、直交ベースバンド信号と称する）に変換される。
【０００６】ローパスフィルタ３０４から出力される同相ベースバンド信号は標本化器３０６により標本化される。同様に、ローパスフィルタ３０５から出力される直交ベースバンド信号は標本化器３０７により標本化される。標本化された同相ベースバンド信号と標本化された直交ベースバンド信号は座標変換器３０８に入力される。座標変換器３０８からは周波数変換された受信信号と局部搬送波の位相差を表す相対位相信号が出力される。ここで、標本化された同相ベースバンド信号、標本化された直交ベースバンド信号、および相対位相信号の値をそれぞれｘ，ｙおよびθとすると、この三者の関係は次式で表される。
【０００７】θ ＝ ｔａｎ-1（ｘ／ｙ）
【０００８】位相比較回路３００の出力である相対位相信号は遅延時間が受信信号の１シンボル周期に等しい遅延素子４００により遅延される。同時に、相対移相信号は２πを法とする減算器４０１にも入力される。２πを法とする減算器４０１には遅延素子４００から出力される１シンボル周期遅延された相対位相信号も入力され、相対位相信号から１シンボル周期遅延された相対位相信号を２πを法として減算した値である位相差信号が出力される。
【０００９】この位相差信号は受信信号の１シンボル周期の間の位相遷移を表している。２πを法とする減算器４０１から出力される位相差信号は判定器４０２に入力される。判定器４０２は、あらかじめ定められた位相差信号と復調データの対応規則により、位相差信号の値に応じた復調データを出力する。
【００１０】
【発明が解決しようとする課題】以上のように、従来の周波数変換回路および位相比較回路はアナログ素子により構成されるため集積回路化が容易ではなく、したがって、回路の無調整化や小形化、また消費電力の低減が困難であるという課題があった。
【００１１】この発明は上記のような課題を解消するためになされたもので、ディジタル回路により構成され、このため集積回路化による回路の無調整化や小形化、また消費電力の低減が容易な周波数変換回路、位相比較回路、およびこれらを備えた遅延検波復調装置を得ることを目的とする。
【００１２】
【課題を解決するための手段】請求項１による周波数変換回路は、２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子と、前期排他的論理和信号の移動平均値をｋ（ｋは正の整数）倍した信号を生成する移動平均生成手段と、前記移動平均生成手段の出力値の論理“０”および論理“１”の２値に変換する硬判定手段とを設けたものである。
【００１３】請求項２による周波数変換回路は、２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子と、前記排他的論理和素子から出力される信号を入力とする段数２ｎ＋１（ｎは正の整数）のシフトレジスタ、および前記シフトレジスタの各段の出力を加算する加算器を有する移動平均生成手段と、前記移動平均生成手段の出力値を論理“０”および論理“１”の２値に変換する硬判定手段とを設けたものである。
【００１４】請求項３による周波数変換回路は、２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子と、前記排他的論理和素子から出力される信号を入力とする段数２ｎ＋２（ｎは正の整数）のシフトレジスタ、前記シフトレジスタの第２ｎ＋２段の出力の符号を反転する符号反転手段、遅延素子、および前記シフトレジスタの段１段の出力と前記符号反転手段の出力と前記遅延素子の出力とを加算する加算器を有し、前記遅延素子が前記加算器から出力される加算結果を記憶する移動平均生成手段と、前記移動平均生成手段の出力値を論理“０”および論理“１”の２値に変換する硬判定手段とを設けたものである。
【００１５】請求項４による周波数変換回路は、２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子と、前記排他的論理和素子信号の移動平均値をｋ（ｋは正の整数）倍した信号を生成する移動平均生成手段と、前記移動平均生成手段の出力値と任意の定数であるしきい値とを比較する比較器を有する硬判定手段とを設けたものである。
【００１６】請求項５による位相比較回路は入力信号とこれと概略等しい一定周波数の位相基準信号との排他的論理和信号を生成する排他的論理和素子と、前記位相基準信号の１／２周期中で前記排他的論理和信号が論理“１”となる時間を測定する位相差絶対値測定手段と、前記位相基準信号の１／２周期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記入力信号の位相の遅れ進みを判定する位相差正負判定手段とを設けたものである。
【００１７】請求項６による位相比較回路は、入力信号とこれと概略等しい一定周波数の位相基準信号と排他的論理和信号を生成する排他的論理和素子と、加算器および遅延素子を有し、前記加算器が前記排他的論理和信号と前記遅延素子の出力を加算し、前記遅延素子が前記加算器から出力される加算結果を記憶する位相差絶対値測定手段と、前記位相基準信号の１／２周期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記入力信号の位相の遅れ進みを判定する位相差正負判定手段とを設けたものである。
【００１８】請求項７による遅延検波復調装置は、入力信号とこれと概略等しい一定周波数の位相基準信号との排他的論理和信号を生成する排他的論理和素子、前記位相基準信号の１／２周期中で前記排他的論理和信号が論理“１”となる時間を測定する位相差絶対値測定手段、および前記位相基準信号の１／２周期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記入力信号の位相の遅れ進みを判定する位相差正負判定手段を有する位相比較回路と、前記位相比較回路から出力される位相差信号を受信信号の１シンボル周期遅延させる遅延素子と、前記位相差信号から前記遅延素子の出力信号を減算する減算器とを設けたものである。
【００１９】請求項８による遅延検波復調装置は、２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子、前記排他的論理和信号の移動平均値をｋ（ｋは正の整数）倍した信号を生成する移動平均生成手段、および前記移動平均生成手段の出力値を論理“０”および論理“１”の２値に変換する硬判定手段を有する周波数変換回路と、前記周波数変換器回路の出力信号とこれと概略等しい一定周波数の位相基準信号との排他的論理和信号を生成する排他的論理和素子、前記位相基準信号の１／２周期中で前記排他的論理和信号が論理“１”となる時間を測定する位相差絶対値測定手段、および前記位相基準信号の１／２周期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記出力信号の位相の遅れ進みを判定する位相差正負判定手段を有する位相比較回路と、前記位相比較回路から出力される位相差信号を受信信号の１シンボル周期遅延させる遅延素子と、前記位相差信号から前記遅延素子の出力信号を減算する減算器とを設けたものである。
【００２０】
【作用】請求項１の発明に係る周波数変換回路においては、排他的論理和素子は第１の入力信号と第２の入力信号との乗算を行う乗算器として作用し、移動平均生成手段と硬判定手段は排他的論理和素子の出力から高周波変動成分を除去するローパスフィルタとして作用することで乗算器より出力される周波数変換器の第１の入力信号より高周波変動成分を除去する。
【００２１】請求項２の発明に係る周波数変換回路においては、移動平均成分手段の一部を構成する段数２ｎ＋１のシフトレジスタは駆動クロックに同期して各段より出力される合計２ｎ＋１個の信号をそれぞれ加算器に出力し、この加算器は出力信号として排他的論理的素子の出力値の２ｎ＋１回移動平均値を２ｎ＋１倍した信号を出力し、この出力信号が周波数変換後の第１の入力信号の２値量子化信号となる。
【００２２】請求項３の発明に係る周波数変換回路においては、移動平均生成手段の一部を構成する段数２ｎ＋２のシフトレジスタに入力された排他的論理和信号の第１段目の出力は加算器に入力され、また第２ｎ＋２段目の出力は符号反転器によって符号反転された後に加算器に入力され、この加算出力をフリップフロップに入力して記憶する。
【００２３】請求項４の発明に係る周波数回路において、硬判定手段は移動平均生成手段の出力値と定数とを比較器にて比較し、各比較値との大小関係に応じて論理“０”及び論理“１”の信号を出力することで数値化された移動平均生成手段の出力、すなわち周波数変換後の第１の入力信号を２値量子化する。
【００２４】請求項５に係る位相比較回路においては、排他的論理和素子にて周波数変換後の第１の入力信号と位相基準信号との排他的論理和をとり、この排他的和信号が位相基準信号の１／２周期中で連続して１となる時間を位相差絶対値測定手段にて測定し、前記各信号間の位相差の絶対値を測定する一方、位相差正負判定手段において、位相基準信号の１／２周期毎の排他的論理和素子の出力値をもとに前記位相基準信号に対する受信信号の位相の遅れ進みを判定する。
【００２５】請求項６に係る位相比較回路において、位相差絶対測定手段の一部を、構成する加算器に排他的論理和素子の出力と遅延素子を構成するＤフリップクロップの出力が加算され、且つ加算出力が前記Ｄフリップクロップに入力されることで、加算器の出力値は、排他的論理和素子の出力が論理“１”である期間は、Ｄフリップクロップの駆動クロックの１周期毎に１づつ増加し、また排他的論理和素子の出力が論理“０”である間は加算器の出力値は不要となり、したがって排他的論理和素子の出力が連続して論理“１”となる時間を測定することで、周波数変換後の第一の入力信号と位相基準信号との位相差の絶対値を知ることができる。
【００２６】請求項７の発明に係る遅延検波復調装置によれば、位相比較回路の出力である相対位相信号は遅延時間が受信信号の１シンボル周期に等しい遅延素子により遅延されると同時に２πを法とする減算器にも入力される。前記減算器には前記遅延素子から出力された相対位相信号も入力され、相対位相信号から１シンボル周期遅延された相対位相信号を２πを法として減算した値である位相差信号が出力される。
【００２７】請求項８の発明に係る遅延検波復調装置によれば、周波数変換回路において排他的論理和素子は２値量子化された第１の入力信号と第２の入力信号との乗算を行い、第１の入力信号を周波数変換した際、この周波数変換された第１の入力信号をローパスフィルタとして作用する移動平均生成手段を硬判定手段に通して高周波変動成分を除去する。
【００２８】前期周波数変換後の第１の入力信号は、その後位相比較回路で位相基準信号との位相差の絶対値と位相の遅れ進みを判定された後、遅延時間が受信信号の１シンボル周期に等しい遅延素子により遅延されると同時に２πを法とする減算器にも入力される。前記減算器には前記遅延素子から出力された相対位相信号も入力され、相対位相信号から１シンボル周期遅延された相対位相信号を２πを法として減算した値である位相差信号が出力される。
【００２９】
【実施例】実施例１．以下、図を用いて実施例１について説明する。図１は、実施例１による周波数変換回路および位相比較回路を備えた遅延検波復調装置の構成を示す構成図であり、図において、１００は受信信号を２値量子化するリミタ増幅器、５００はリミッタ増幅器１００によって２値量子化された受信信号を周波数変換する周波数変換回路、この周波数変換回路５００の構成として５０１はリミッタ増幅器１００によって２値量子化された受信信号と周波数変換用信号との排他的論理和を取り周波数変換する排他的論理和素子、５０２は排他的論理和素子５０１によって周波数変換された受信号周波数より高調波成分を除去する移動平均生成手段、この移動平均生成手段５０２の構成として、５０３は排他的論理和素子５０１から出力される信号を入力するシフトレジスタ、５０４はシフトレジスタ５０３の各段の出力を加算する加算器、５０５は加算器５０４の出力を任意定数である閾値と比較する硬判定手段としての比較器、６００は周波数変換後の受信信号と位相基準信号との位相を比較する位相比較回路、この位相比較回路６００の構成として６０１は比較器５０５の出力である周波数変換後の受信信号と位相基準信号との排他的論理和をとる排他的論理和素子、６０２は排他的論理和素子６０１より出力される位相差信号の位相差絶対値を測定する位相差絶対値測定手段、この位相差絶対値測定手段６０２の構成として６０３は排他的論理和素子６０１より出力される位相差信号とこの位相差信号を遅延した位相差信号を加算する加算器、６０４は加算器６０３の出力を遅延する遅延素子としてのＤフリップフロップ、６０５は加算器６０３の出力を記憶するＤフリップフロップ、６０６は排他的論理和素子６０１より出力される位相差信号の正負を判定する位相差正負判定手段としてのＤフリップフロップである。また、図８と同一または相当部分は同一符号を付してその説明は省略する。
【００３０】次の動作について説明する。受信信号はリミタ増幅器１００により一定振幅の矩形波形の信号となる。すなわち、リミタ増幅器１００は受信信号を２値量子化する量子化器として作用する。以下、受信信号はリミタ増幅器１００により論理“０”および論理“１”の２値に量子化されるものとする。
【００３１】リミタ増幅器１００から出力される２値量子化された受信信号は周波数変換回路５００に入力される。周波数変換回路５００において、排他的論理和素子５０１は２値量子化された受信信号と、同様に論理“０”および論理“１”の２値のみをとる周波数変換用信号との排他的論理和演算を行う。ここで、論理“０”を数値“＋１”に、論理“１”を数値“−１”に変換することを考えると、排他的論理和演算は乗算に変換される。すなわち、排他的論理和素子５０１は２値量子化された受信信号と周波数変換用信号との乗算を行う乗算器として作用する。
【００３２】排他的論理和素子５０１の出力である排他的論理和信号は、移動平均生成手段５０２の構成要素である段数２ｎ＋１（ｎは正の整数）のシフトレジスタ５０３に入力される。ここで、シフトレジスタ５０３を駆動するクロック信号（以下、“駆動クロック”と略称する）の周波数は、２値量子化された受信信号と周波数変換用信号のどちらの周波数よりも高いものとする。シフトレジスタ５０３の各段から出力される合計２ｎ＋１個の信号はそれぞれ加算器５０４に入力される。
【００３３】ここで、シフトレジスタ５０３の駆動クロックの周期をＴc とし、時刻ｔ＝ｉＴc （ｉは整数）において排他的論理和素子５０１から出力される排他的論理和信号の値をａ0i∈｛０，１｝、同じく時刻ｔ＝ｉＴc におけるシフトレジスタ５０３の第ｍ段目（ｍ＝１，・・・，２ｎ＋１）から出力される信号の値をａmi∈｛０，１｝とすると、次式で与えられる関係が成立する。
【００３４】ａmi ＝ ａ0(i-m)
【００３５】したがって、時刻ｔ＝ｉＴc に加算器５０４から出力される信号の値をｂi とすると、次式で与えられる関係が成立する。
【００３６】
【数１】
【００３７】すなわち、移動平均生成手段５０２の出力となる加算器５０４の出力は、排他的論理和素子５０１の出力の値ａ0iの２ｎ＋１回移動平均値を２ｎ＋１倍した値をとる。
【００３８】移動平均生成手段５０２の出力は比較器５０５に入力される。比較器５０５は入力された信号の値と定数ｎを比較する。比較器５０５から出力される信号の値をｄi とすると、移動平均生成手段５０２の出力信号の値ｂi と定数ｎの大小関係に応じて次式で与えられる関係が成立するものとする。
【００３９】
【数２】
【００４０】すなわち、比較器５０５は移動平均生成手段５０２の出力ｄi を論理“０”および論理“１”の２値に変換する硬判定手段として作用する。
【００４１】以上のような周波数変換回路５００内における信号処理により、リミタ増幅器１００から出力される２値量子化された受信信号の周波数は変換される。すなわち、２値量子化された受信信号の周波数ｆ1（Ｈz）、周波数変換用信号の周波数をｆ2（Ｈz）とすると、比較器５０５から出力される周波数変換後の受信信号の周波数は│ｆ1 −ｆ2 │（Ｈz ）となる。
【００４２】このことを図を用いて説明する。図２はｎ＝２、すなわち、シフトレジスタ５０３の段数が５段である場合の周波数変換回路５００の動作の一例を示すタイミングチャートである。ただし、図２では、時刻“１”においてシフトレジスタ５０３の各段の内容はすべて論理“０”であるものとしている。
【００４３】図２において、シフトレジスタ５０３の駆動クロック周波数をｆ0（Ｈz）であるものとすると、周波数変換回路５００に入力される２値量子化された受信信号の周波数ｆ1 および周波数変換用信号の周波数ｆ2 はそれぞれ以下の式で与えられる。
【００４４】
ｆ1 ＝ ｆ0 ／ ４ｆ2 ＝ ｆ0 ／ ６
【００４５】このとき、図２に示された周波数変換回路５００の出力である比較器５０５の出力の周波数をｆ3（Ｈz）とすると、ｆ3 とｆ0 の関係は次式で与えられる。
【００４６】ｆ3 ＝ ｆ0 ／ １２
【００４７】以上の３式より、周波数変換後の受信信号の周波数ｆ3 と２値量子化された受信信号の周波数ｆ1 および周波数変換用信号の周波数ｆ2 の関係は次式で与えられる。
【００４８】
ｆ3 ＝ ｆ0 ／１２＝ｆ0 ／４−ｆ0 ／６＝ｆ1 −ｆ2
【００４９】また、排他的論理和演算には交換法則が成立するので、図２において、２値量子化された受信信号と周波数変換用信号を入れ替えても排他的論理和素子５０１の出力から比較器５０５の出力までの信号はまったく同一となる。この場合、シフトレジスタ５０３の駆動クロックの周波数ｆ0 と、２値量子化された受信信号の周波数ｆ1 および周波数変換用信号の周波数ｆ2 の関係はそれぞれ以下の式で与えられる。
【００５０】
ｆ1 ＝ ｆ0 ／ ６ｆ2 ＝ ｆ0 ／ ４
【００５１】したがって、この場合には、周波数変換後の受信信号の周波数ｆ3 とｆ1 およびｆ2 の関係は次式で与えられる。
【００５２】
ｆ3 ＝ ｆ0 ／１２＝ｆ0 ／４−ｆ0 ／６＝ｆ2 −ｆ1
【００５３】以上の関係をまとめれば、比較器５０５の出力である周波数変換後の受信信号の周波数ｆ3 と２値量子化された受信信号の周波数ｆ1 および周波数変換用信号の周波数ｆ2 の関係は次式で与えられることが判る。
【００５４】ｆ3 ＝ │ｆ1 −ｆ2 │
【００５５】図２において、排他的論理和素子５０１の出力には、周波数ｆ0 ／２（Ｈz ）の変動成分が含まれているが、比較器５０５の出力にはこのような高い周波数の変動成分は含まれていない。すなわち、シフトレジスタ５０３と加算器５０４で構成される移動平均生成手段５０２と、硬判定手段としての比較器５０５は、排他的論理和素子５０１の出力から高周波変動成分を除去するローパスフィルタとして作用することが判る。
【００５６】周波数変換回路５００から出力される周波数変換後の受信信号は位相比較回路６００に入力される。位相比較回路６００において、排他的論理和素子６０１は周波数変換後の受信信号と、論理“０”および論理“１”の２値のみをとる位相基準信号との排他的論理和演算を行う。周波数変換回路５００内の排他的論理和素子５０１と同様に排他的論理和素子６０１は周波数変換後の受信信号と位相基準信号との乗算を行う乗算器として作用する。
【００５７】排他的論理和素子６０１の出力である周波数変換後の受信信号と位相基準信号との排他的論理和信号が連続した論理“１”となる時間は、周波数変換後の受信信号と位相基準信号との位相差の絶対値に比例する。
【００５８】このことを図を用いて説明する。図３は、位相基準信号、周波数変換後の受信信号および排他的論理和素子６０１の出力である周波数変換後の受信出力と位相基準周波数との排他的論理和信号の関係を、位相基準信号より周波数変換後の受信信号の位相が進んでいる場合と遅れている場合のそれぞれについて示したタイミングチャートである。
【００５９】図３において、位相基準信号と周波数変換用後の受信信号との位相差ψの絶対値、位相基準信号と周波数変換後の受信信号との立上がりまたは立盛下がりの時間差をτ、位相基準信号の周期をＴとすると、次式で与えられ。
【００６０】│ ψ │ ＝ ２πτ ／ Ｔ
【００６１】とこが、図３に示すように、位相基準信号と周波数変換後の受信信号の立上がりおよび立下がりの時間差τは、排他的論理和素子６０１の出力である周波数変換後の受信信号と位相基準信号との排他的論理和信号が連続して論理“１”となる時間に等しい。すなわち、排他的論理和素子６０１の出力が連続して論理“１”となる時間は、周波数変換後の受信信号と位相基準信号との位相差の絶対値に比例することは明らかである。
【００６２】したがって、排他的論理和素子６０１の出力が連続して論理“１”となる時間を測定することにより、周波数変換後の受信信号と位相基準信号との位相差の絶対値を知ることができる。
【００６３】排他的論理和素子６０１の出力は位相差絶対値測定手段６０２に入力される。位相差絶対値測定手段６０２においては、加算器６０３により、排他的論理和素子６０１の出力にＤフリップフロップ６０４の出力が加算されて出力される。加算器６０３の出力はＤフリップフロップ６０４に入力される。
【００６４】ここで、Ｄフリップフロップ６０４の駆動クロックの周波数は位相基準信号の周波数のＭ倍（Ｍは４以上の偶数）であるものとする。Ｄフリップフロップ６０４は加算器６０３の出力を記憶する遅延素子として作用し、排他的論理和素子６０１の出力が論理“１”である間はＤフリップフロップ６０４の駆動クロックの１周期ごとに加算器６０３の出力の値は１づつ増加する。また、排他的論理和素子６０１の出力が論理“０”である間は加算器６０３の出力の値は不変である。
【００６５】一方、加算器６０３の出力はＤフリップフロップ６０５にも入力される。ここで、Ｄフリップフロップ６０５の駆動クロックの周波数は位相基準信号の周波数の２倍であり、その立上がりは位相基準信号の立上がりおよび立下がりに一致するものとする。さらに、Ｄフリップフロップ６０４はＤフリップフロップ６０５の駆動クロックが立上がる瞬間にリセットされるものとする。すなわち、Ｄフリップフロップ６０４は位相基準信号の１／２周期ごとにリセットされるものとする。
【００６６】このような構成とすることにより、位相差絶対値測定手段６０２の出力であるＤフリップフロップ６０５の出力は、位相基準信号の１／２周期中で排他的論理和素子６０１の出力が論理“１”となる時間をＤフリップフロップ６０４の駆動クロック周期で正規化した値の小数点以下を切り捨てた整数値となる。
【００６７】このことを図を用いて説明する。図４および５は、Ｄフリップフロップ６０４の駆動クロックの周波数が位相基準信号の周波数の１６倍（すなわち、Ｍ＝１６）である場合の、位相差絶対値測定手段６０２の動作の一例を示すタイミングチャートであり、図４は周波数変換された受信信号の位相が位相基準信号より進んでいる場合を、図５は遅れている場合をそれぞれ示している。
【００６８】図４および図５においては、前述したように、Ｄフリップフロップ６０５の駆動クロックの周波数は位相基準信号の周波数の２倍であり、その立上がりは位相基準信号の立上がりおよび立下がりに一致している。また、Ｄフリップフロップ６０４はＤフリップフロップ６０５の駆動クロックが立上がる瞬間にリセットされる。
【００６９】図４および図５より、前述したように、Ｄフリップフロップ６０５の出力は、位相基準信号の１／２周期中で排他的論理和素子６０１の出力が論理“１”となる時間をＤフリップフロップ６０４の駆動クロック周期で正規化した値の小数点以下を切り捨てた整数値となることが判る。
【００７０】ここで、Ｄフリップフロップ６０５の出力の値をμ（μ∈｛０，１，・・・，Ｍ／２｝）とすると、μとＤフリップフロップ６０４の駆動クロックと位相基準信号の周波数の比Ｍ、および位相基準信号と周波数変換後の受信信号との位相差ψの絶対値との間には次式で示す関係が成立する。
【００７１】２πμ／Ｍ≦│ψ│＜２π（μ＋１）／Ｍ
【００７２】すなわち、位相差絶対値測定手段６０２の出力の値μは、周波数変換後の受信信号と位相基準信号との位相差の絶対値として扱うことができ、その誤差は±π／Ｍ以内であることが判る。したがって、Ｄフリップフロップ６０４の駆動クロックと位相基準信号の周波数の比Ｍを大きくすることにより位相差の絶対値の測定誤差を小さくできることも明らかである。
【００７３】以上のように、位相差絶対値測定手段６０２により周波数変換後の受信信号と位相基準信号との位相差の絶対値μが測定されるので、この測定値μに周波数変換後の受信信号の位相基準信号に対する位相の遅れ進みに応じて正または負の符号を付加することにより、周波数変換後の受信信号と位相基準信号との位相差を表現することができる。
【００７４】ここで図４および図５を再び参照すると、Ｄフリップフロップ６０５の駆動クロックの立上がりの瞬間における排他的論理和素子６０１の出力の値が、周波数変換後の受信信号の位相基準信号に対する位相の遅れ進みに対応していることが判る。
【００７５】すなわち、位相基準信号に対して受信信号の位相が進んでいる図４の場合は、Ｄフリップフロップ６０５の駆動クロックの立上がりの瞬間における排他的論理和素子６０１の出力の値は常に論理“１”である。また、位相基準信号に対して受信信号の位相が遅れている図５の場合は、Ｄフリップフロップ６０５の駆動クロックの立上がりの瞬間における排他的論理和素子６０１の出力の値は常に論理“０”である。
【００７６】したがって、排他的論理和素子６０１の出力をＤフリップフロップ６０６に入力し、Ｄフリップフロップ６０６をＤフリップフロップ６０５の駆動クロックと同一のクロック信号で駆動することにより、Ｄフリップフロップ６０６の出力は位相基準信号に対する受信信号の位相の遅れ進みを示す信号となる。
【００７７】このことを図を用いて説明する。図６は、Ｄフリップフロップ６０６の動作を示すタイミンチャートである。図６においては、前述したように、Ｄフリップフロップ６０６の駆動クロックはＤフリップフロップ６０５の駆動クロックと同一である。すなわち、Ｄフリップフロップ６０６の駆動クロックの周波数は位相基準信号の周波数の２倍であり、その立上がりは位相基準信号の立上がりおよび立下がりに一致している。
【００７８】図６より、位相基準信号に対して受信信号の位相が遅れている場合、すなわち、受信信号の立上がりまたは立下がりの位置が位相基準信号の立上がりまたは立下がりの位置より遅れている場合は、Ｄフリップフロップ６０６からは位相基準信号の１／２周期ごとに論理“０”が出力されることが判る。また、位相基準信号に対して受信信号の位相が進んでいる場合、すなわち、受信信号の立上がりまたは立下がりの位置が位相基準信号の立上がりまたは立下がりの位置より進んでいる場合は、Ｄフリップフロップ６０６からは位相基準信号の１／２周期ごとに論理“１”が出力されることが判る。
【００７９】すなわち、Ｄフリップフロップ６０６は、位相基準信号の１／２周期ごとに排他的論理和素子６０１の出力の値により、位相基準信号に対する受信信号の位相の遅れ進みを判定する位相差正負判定手段として作用する。
【００８０】Ｄフリップフロップ６０６の出力は、周波数変換後の受信信号の位相基準信号に対する位相差の正負を示す符号ビットとして、位相差絶対値測定手段６０２の出力に付加され、位相比較回路６００の出力となる。
【００８１】このように、位相比較回路６００の出力は、受信信号と位相基準信号との位相差の絶対値を示す位相差絶対値測定手段６０２の出力に、受信信号の位相基準信号に対する位相差の正負を示すＤフリップフロップ６０６の出力を付加したものとなるので、周波数変換後の受信信号と位相基準信号との位相差を表す信号になる。すなわち、位相比較回路６００からは、周波数変換後の受信信号の位相基準信号に対する位相差である相対位相信号が出力される。
【００８２】位相比較回路６００の出力である相対位相信号は遅延時間が受信信号の１シンボル周期に等しい遅延素子４００により遅延される。同時に、相対位相信号は２πを法とする減算器４０１にも入力される。２πを法とする減算器４０１には遅延素子４００から出力される１シンボル周期遅延された相対位相信号も入力され、相対位相信号から１シンボル周期遅延された相対位相信号を２πを法として減算した値である位相差信号が出力される。この位相差信号は受信信号の１シンボル周期の間の位相遷移を表している。２πを法とする減算器４０１から出力される位相差信号は判定器４０２に入力される。判定器４０２は、あらかじめ定められた位相差信号と復調データの対応規則により、位相差信号の値に応じた復調データを出力する。
【００８３】なお、上記実施例では受信信号の変調方式がＤＰＳＫ変調方式である場合について説明したが、他の変調方式、例えばＭＳＫ変調方式やＧＭＳＫ変調方式などであってもよい。また、上記実施例では、周波数変換回路５００のパラメータである定数ｎが、ｎ＝２（すなわち、シフトレジスタ５０３の段数が５段）である場合について説明したが、定数ｎは正の整数であればよく、例えば、ｎ＝６（すなわち、シフトレジスタ５０３の段数が１３段）や、ｎ＝７（すなわち、シフトレジスタ５０３の段数が１５段）であってもよい。さらに、上記実施例では、位相比較回路６００内の位相差絶対値測定手段６０２の構成要素であるＤフリップフロップ６０４の駆動クロックと位相基準信号の周波数の比Ｍが、Ｍ＝１６である場合について説明したが、定数Ｍは正の偶数であればよく、例えば、Ｍ＝３２やＭ＝６４であってもよい。
【００８４】実施例２．次に、図を用いて実施例２について説明する。図７は、実施例２による周波数変換回路および位相比較回路を備えた遅延検波復調装置の構成を示す構成図であり、図において、５００ａは周波数変換回路、５０２ａは周波数変換後の受信信号より高調波成分を除去する移動平均生成手段、この移動平均生成手段５０２ａの構成として５０３ａは周波数変換後の受信信号をシフト出力するシフトレジスタ、５０４ａはシフトレジスタ５０３ａの１段目出力と符号反転された第２ｎ＋２段目の出力を加算する加算器、５０６は前記シフトレジスタ５０３ａの第２ｎ＋２段目の出力の符号反転器、５０７は符号を反転する前記加算器５０４ａの出力を記憶する遅延素子としてＤフリップフロップである。また、図８および図１と同一または相当部分は同一符号を付してその説明は省略する。
【００８５】次に動作について説明する。実施例１と同様に、受信信号はリミタ増幅器１００により論理“０”および論理“１”の２値に量子化される。リミタ増幅器１００から出力される２値量子化された受信信号は周波数変換回路５００ａに入力される。周波数変換回路５００ａにおいて、排他的論理和素子５０１は２値量子化された受信信号と、同様に論理“０”および論理“１”の２値のみをとる周波数変換用信号との排他的論理和演算を行う。排他的論理和素子５０１は２値量子化された受信信号と周波数変換用信号との乗算を行う乗算器として作用することも実施例１と同様である。
【００８６】排他的論理和素子５０１の出力である排他的論理和信号は、移動平均生成手段５０２ａの構成要素である段数２ｎ＋２（ｎは正の整数）のシフトレジスタ５０３ａに入力される。ここで、シフトレジスタ５０３ａの駆動クロックの周波数は、２値量子化された受信信号と周波数変換用信号のどちらの周波数よりも高いものとする。
【００８７】シフトレジスタ５０３ａの第１段目の出力は加算器５０４ａに入力される。また、シフトレジスタ５０３ａの第２ｎ＋２段目の出力は符号反転器５０６に入力されて符号反転が行われ、加算器５０４ａに入力される。また、加算器５０４ａにはＤフリップフロップ５０７の出力も入力される。
【００８８】すなわち、加算器５０４ａにおいては、シフトレジスタ５０３ａの第１段目の出力と、シフトレジスタ５０３ａの第２ｎ＋２段目の出力符号を反転した値である符号反転器５０６の出力と、Ｄフリップフロップ５０７の出力とが加算される。加算器５０４ａの出力はＤフリップフロップ５０７に入力される。すなわち、Ｄフリップフロップ５０７は加算器５０４ａの出力を記憶する遅延素子として作用する。
【００８９】ここで、Ｄフリップフロップ５０７の駆動クロックをシフトレジスタ５０３ａの駆動クロックと同一とし、初期状態におけるＤフリップフロップ５０７とシフトレジスタ５０３ａの各段の内容をすべて論理“０”とする。
【００９０】このとき、シフトレジスタ５０３ａおよびＤフリップフロップ５０７の駆動クロックの周期Ｔc とし、時刻ｔ＝ｉＴc （ｉは整数）において排他的論理和素子５０１の出力の値をａ0i∈｛０，１｝、同じく時刻ｔ＝ｉＴc におけるシフトレジスタ５０３ａの第１段目および第２ｎ＋２段目の出力の値をそれぞれｐi ∈｛０，１｝およびｑi∈｛０，１｝とする。初期状態、すなわち時刻ｔ＝０においてシフトレジスタ５０３ａの各段の内容がすべて論理“０”であることを考慮すると、次式で与えられる関係が成立する。
【００９１】
【数３】
【００９２】前述のように、符号反転器５０６の出力はシフトレジスタ５０３ａの第２ｎ＋２段目の出力の符号を反転した値をとる。したがって、時刻ｔ＝ｉＴc における符号反転器５０６の出力の値をｒi∈｛−１，０｝ とすると、次式で与えられる関係が成立する。
【００９３】
【数４】
【００９４】また、同じく時刻ｔ＝ｉＴc （ｉは整数）におけるＤフリップフロップ５０７の出力の値をｓi とすると、次式で与えられる関係が成立する。
【００９５】ｓi ＝ｐi＋ｒi＋ｓi-1
【００９６】ここで、初期状態、すなわち時刻ｔ＝０におけるＤフリップフロップ５０７の出力の値ｓ0 ＝０であること、および時刻ｔ≦（２ｎ＋１）ｔc の範囲において符号反転器５０６の出力の値ｒi ＝０であることを考慮すると次式で与えられる関係が成立する。
【００９７】
【数５】
【００９８】以下、数学的帰納法により証明を行う。
【００９９】まず、ｉ＝１の場合はｓ1 ＝ｐ1＋ｒ1＋ｓ0＝ ｐ1＝ ａ00
【０１００】となり、成立する。次に、ｉ＝ｊのときに成立したものとすると、ｉ＝ｊ＋１のとき、
【０１０１】
【数６】
【０１０２】となり、成立する。したがって、１≦ｉ≦２ｎ＋１なる範囲のすべての整数ｉに対して成立する。（証明終わり）
【０１０３】したがって、時刻ｔ＝（２ｎ＋１）Ｔc におけるＤフリップフロップ５０７の出力の値ｓ2n+1は次式で与えられる。
【０１０４】
【数７】
【０１０５】すなわち、ｓ2n+1は排他的論理和素子５０１の出力の値ａ0iの２ｎ＋１回平均値を２ｎ＋１倍した値をとる。これより、ｔ≧（２ｎ＋１）Ｔc の範囲においては次式で与えられる関係が成立する。
【０１０６】
【数８】
【０１０７】以下、数学的帰納法により証明を行う。
【０１０８】まず、ｉ＝２ｎ＋１の場合は
【０１０９】
【数９】
【０１１０】であるから、成立している。次に、ｉ＝ｊのときに成立したものとすると、ｉ＝ｊ＋１のとき、
【０１１１】
【数１０】
【０１１２】となり、成立する。したがって、ｉ≧２ｎ＋１なる範囲のすべての整数ｉに対して成立する。（証明終わり）
【０１１３】このことにより、移動平均生成手段５０２ａの出力となるＤフリップフロップ５０７の出力は、ｔ≧（２ｎ＋１）Ｔc の範囲においては、排他的論理和素子５０１の出力の値ａ0iの２ｎ＋１回移動平均値を２ｎ＋１倍した値をとることが判る。すなわち、移動平均生成手段５０２ａは、ｔ＝（２ｎ＋１）Ｔc 以降において、実施例１における移動平均生成手段５０２と同様に作用する。
【０１１４】ところで、移動平均生成手段５０２ａ内の加算器５０４ａに入力される信号数はシフトレジスタ５０３ａの段数によらず３である。しかるに、実施例１における移動平均生成手段５０２内の加算器５０４に入力される信号数はシフトレジスタ５０３の段数２ｎ＋１に等しい。
【０１１５】したがって、ｎ≧１であることを考慮すれば、移動平均生成手段５０２ａ内の加算器５０４ａに入力される信号数は、実施例１における移動平均生成手段５０２内の加算器５０４に入力される信号数より多くはならないことは明らかである。すなわち、実施例２は実施例１に比較して、移動平均生成手段内の加算器の構成が簡単になるという利点がある。
【０１１６】移動平均生成手段５０２ａの出力は比較器５０５に入力される。比較器５０５は入力された信号の値と定数ｎを比較する。比較器５０５から出力される信号の値をｄi とすると、移動平均生成手段５０２ａの出力信号の値ｓi と定数ｎの大小関係に応じて次式で与えられる関係が成立するものとする。
【０１１７】
ｄi ＝ ０（ｓi ≦ｎ）
１（ｓi ＞ｎ）
【０１１８】すなわち、比較器５０５は移動平均生成手段５０２ａの出力ｓi を論理“０”および論理“１”の２値に変換する硬判定手段として作用する。
【０１１９】このように、周波数変換回路５００ａ内における移動平均生成手段５０２ａ以降の信号処理は、実施例１の周波数変換回路５００内における移動平均生成手段５０２以降の信号処理と同一である。また、前述のように、移動平均生成手段５０２ａは、実施例１における移動平均生成手段５０２と同様に作用する。
【０１２０】このため、シフトレジスタ５０３ａ、加算器５０４ａ、符号反転器５０６、およびＤフリップフロップ５０７で構成される移動平均生成手段５０２ａと、硬判定手段として比較器５０５は、排他的論理和素子５０１の出力から高周波変動成分を除去するローパスフィルタとして作用することも実施例１と同様である。
【０１２１】したがって、上述の周波数変換回路５００ａ内における信号処理により、リミタ増幅器１００から出力される２値量子化された受信信号に対して、実施例１と同様の周波数変換が行われる。すなわち、２値量子化された受信信号の周波数をｆ1（Ｈz）、周波数変換用信号の周波数をｆ2（Ｈz）とすると、比較器５０５から出力される周波数変換後の受信信号の周波数は│ｆ1 −ｆ2 │（Ｈz ）となる。
【０１２２】周波数変換回路５００ａから出力される周波数変換後の受信信号は実施例１と同一の位相比較回路６００に入力される。したがって、位相比較回路６００からは、実施例１と同様に、周波数変換後の受信信号の位相基準信号に対する位相差である相対位相信号が出力される。
【０１２３】位相比較回路６００の出力である相対位相信号は遅延時間ず受信信号の１シンボル周期に等しい遅延素子４００により遅延される。同時に、相対位相信号は２πを法とする減算器４０１にも入力される。２πを法とする減算器４０１には遅延素子４００から出力される１シンボル周期遅延された相対位相信号も入力され、相対位相信号から１シンボル周期遅延された相対位相信号を２πを法として減算した値である位相差信号が出力される。この位相差信号は受信信号の１シンボル周期の間の位相遷移を表している。２πを法とする減算器４０１から出力される位相差信号は判定器４０２に入力される。判定器４０２は、あらかじめ定められた位相差信号と復調データの対応規則により、位相差信号の値に応じた復調データを出力する。
【０１２４】なお、上記実施例では受信信号の変調方式がＤＰＳＫ変調方式である場合について説明したが、他の変調方式、例えばＭＳＫ変調方式やＧＭＳＫ変調方式などであってもよい。また、上記実施例では周波数変換回路５００ａのパラメータである定数ｎが、ｎ＝２（すなわち、シフトレジスタ５０３ａの段数が６段）である場合について説明したが、定数ｎは正の整数であればよく、例えば、ｎ＝６（すなわち、シフトレジスタ５０３ａの段数が１４段）や、ｎ＝７（すなわち、シフトレジスタ５０３ａの段数が１６段）であってもよい。
【０１２５】
【発明の効果】以上のように、請求項１ないし請求項４に係る発明は、２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子と、前記排他的論理和信号の移動平均値をｋ（ｋは正の整数）倍した信号を生成する移動平均生成手段と、前記移動平均生成手段の出力を論理“０”及び論理“１”の２値に変換する硬判定手段とを備えたことにより、ディジタル回路により構成され、このため集積回路化による回路の無調整化や小形化、また消費電力の低減が容易な周波数変換回路を得ることができるという効果を奏する。
【０１２６】また、請求項５及び請求項６に係る発明は、入力信号とこれと概略等しい一定周波数の位相基準信号との排他的論理和信号を生成する排他的論理和素子と、前記位相基準信号の１／２周期中で前記排他的論理和信号が論理“１”となる時間の比を測定する位相差絶対値測定手段と、前記位相基準信号の１／２周期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記入力信号の位相の遅れ進みを判定する位相差正負判定手段とを備えることにより、ディジタル回路により構成され、このため集積回路化による回路の無調整化や小形化、また消費電力の低減が容易な位相比較回路を得ることができるという効果を奏する。
【０１２７】また、請求項７および請求項８に係る発明は、受信信号を入力信号とし、入力信号とこれと概略等しい一定周波数の位相基準信号との排他的論理和信号を生成する排他的論理和素子と、前記位相基準信号の１／２周期中で前記排他的論理和信号が論理“１”となる時間を測定する位相差絶対値測定手段と、前記位相基準信号の１／２周期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記入力信号の位相の遅れ進みを判定する位相差政府判定手段とを有する位相比較回路と、前記位相比較回路から出力される位相差信号を受信信号の１シンボル周期遅延させる遅延素子と、前記位相差信号から前記遅延素子の出力信号を減算する減算器とを備えることにより、ディジタル回路により構成され、このため集積回路化による回路の無調整化や小形化、また消費電力の低減が容易な遅延検波復調装置を得ることができるという効果を奏する。
【０１２８】また、請求項８に係る発明は、受信信号を第１の入力信号とし、この２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子と、前記排他的論理和信号の移動平均値をｋ（ｋは正の整数）倍した信号を生成する移動平均生成手段と、前記移動平均生成手段の出力値を論理“０”及び論理“１”の２値に変換する硬判定手段とを周波数変換回路と、前記周波数変換回路の出力を入力信号とし、この入力信号とこれと概略等しい一定周波数の位相基準信号との排他的論理和信号を生成する排他的論理和素子と、加算器および遅延素子を有し、前記加算器が前記排他的論理和信号と前記遅延素子の出力を加算し前記遅延素子が前記加算器から出力される加算結果を記憶する位相差絶対値測定手段と、前記位相基準信号の１／２同期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記入力信号の位相の遅れ進みを判定する位相差正負判定手段とを位相比較回路と、該位相比較回路から出力される位相差信号を受信信号の１シンボル周期遅延させる遅延素子と、前記位相差信号から前記遅延素子の出力信号を減算する減算器を備えたことにより、ディジタル回路により構成され、このため集積回路化による回路の無調整化や小形化、また消費電力の低減が容易な遅延検波復調装置を得ることができるという効果を奏する。
【図面の簡単な説明】
【図１】この発明の実施例１による周波数変換回路および位相比較回路を備えた遅延検波復調装置の構成を示す構成図である。
【図２】この発明の実施例１による周波数変換回路の動作の一例を示すタイミングチャートである。
【図３】この発明の実施例１による位相比較回路内の位相基準信号、周波数変換後の受信信号および排他的論理和素子の出力の関係を示したタイミングチャートである。
【図４】この発明の実施例１による位相比較回路内の位相差絶対値測定手段の動作の一例を示すタイミングチャートである。
【図５】この発明の実施例１による位相比較回路内の位相差絶対値測定手段の動作の一例を示すタイミングチャートである。
【図６】この発明の実施例１による位相比較回路内の位相差正負判定手段としてのＤフリップフロップの動作の一例を示すタイミングチャートである。
【図７】この発明の実施例２による周波数変換回路および位相比較回路を備えた遅延検波復調装置の構成を示す構成図である。
【図８】従来の周波数変換回路および位相比較回路を備えた遅延検波復調装置の構成を示す構成図である。
【符号の説明】
１００ リミタ増幅器
４００ 遅延素子
４０１ 減算器
４０２ 判定器
５００，５００ａ 周波数変換回路
５０１ 排他的論理和素子
５０２，５０２ａ 移動平均生成手段
５０３，５０３ａ シフトレジスタ
５０４，５０４ａ 加算器
５０５ 比較器
５０６ 符合反転器
５０７ Ｄフリップフロップ
６００ 位相比較回路
６０１ 排他的論理和素子
６０２ 位相差絶対値測定手段
６０３ 加算器
６０４，６０５，６０６ Ｄフリップフロップ
【０００１】
【産業上の利用分野】この発明は、無線通信方式の分野における遅延検波復調装置、特に、位相比較回路を用いた遅延検波復調装置、並びにこれに用いる位相比較回路および周波数変換回路の改良に関するものである。
【０００２】
【従来の技術】従来の位相比較回路を用いた遅延検波復調装置は例えば特開昭６４−１２６４６号公報「ＤＰＳＫ復調方式」に記載されている。以下、図を用いて従来技術の説明を行う。
【０００３】図８は従来の周波数変換回路および位相比較回路を備えた遅延検波復調装置の構成を示す構成図であり、図において、２００は周波数変換回路、この周波数変換回路２００の構成として２０１は乗算器、２０２は乗算器２０１の出力より高周波成分を除去するローパスフィルタ、３００は位相比較回路、この位相比較回路の構成として３０１は局部搬送波の位相をπ／２ラジアン移相する移相器、３０２はローパスフィルタ２０２の出力と局部搬送波を乗算する乗算器、３０３は移相器３０１の出力とローパスフィルタ２０２の出力を乗算する乗算器、３０４は乗算器３０２の出力より高周波成分を除去するローパスフィルタ、３０５は乗算器３０３の出力より高周波成分を除去するローパスフィルタ、３０６はローパスフィルタ３０４の出力を標本化する標本化器、３０７はローパスフィルタ３０５の出力を標本化する標本化器、３０８は各標本化器３０６，３０７より絶対位相信号を生成し出力する座標変換器、４００は座標変換器３０８より出力された絶対位相信号を遅延時間が受信信号の１シンボル周期に等しい遅延時間で遅延する遅延素子、４０１は絶対位相信号２πを法として減算する減算器、４０２は減算器４０１より出力された位相差信号に復調データを出力する判定器である。
【０００４】次に動作について説明する。通常、復調装置においては、周波数変換器回路を用いて受信信号の周波数を信号処理が容易な低い周波数に変換することが行われる。図８において、差動位相シフトキーイング（以下、ＤＰＳＫと略称する）変調信号である受信信号は周波数変換回路２００に入力される。周波数変換回路２００内において、受信信号は乗算器２０１により周波数変換用信号と乗算される。ここで受信信号の周波数をｆ1（Ｈz）、周波数変換用信号の周波数をｆ2（Ｈz）とすると、乗算器２０１から出力される乗算信号はｆ1＋ｆ2（Ｈz)と│ｆ1 −ｆ2 │（Ｈz ）の周波数成分を含んでいる。この乗算信号はローパスフィルタ２０２に入力され、低い周波数成分である│ｆ1 −ｆ2 │（Ｈz ）の成分のみが通過し、周波数変換された受信信号となる。
【０００５】周波数変換回路２００の出力である周波数変換された受信信号は位相比較回路３００に入力される。位相比較回路３００において、移相器３０１は位相基準信号である局部搬送波の位相をπ／２ラジアン移相する。周波数変換された受信信号は乗算器３０２により局部搬送波と乗算され、次いでローパスフィルタ３０４により高周波成分が除去され、局部搬送波と同位相の成分のベースバンド信号（以下、同相ベースバンド信号と称する）に変換される。同時に、周波数変換された受信信号は乗算器３０３により移相器３０１から出力されるπ／２ラジアン移相された局部搬送波とも乗算され、次いでローパスフィルタ３０５により高周波成分が除去され、局部搬送波と直交した成分のベースバンド信号（以下、直交ベースバンド信号と称する）に変換される。
【０００６】ローパスフィルタ３０４から出力される同相ベースバンド信号は標本化器３０６により標本化される。同様に、ローパスフィルタ３０５から出力される直交ベースバンド信号は標本化器３０７により標本化される。標本化された同相ベースバンド信号と標本化された直交ベースバンド信号は座標変換器３０８に入力される。座標変換器３０８からは周波数変換された受信信号と局部搬送波の位相差を表す相対位相信号が出力される。ここで、標本化された同相ベースバンド信号、標本化された直交ベースバンド信号、および相対位相信号の値をそれぞれｘ，ｙおよびθとすると、この三者の関係は次式で表される。
【０００７】θ ＝ ｔａｎ-1（ｘ／ｙ）
【０００８】位相比較回路３００の出力である相対位相信号は遅延時間が受信信号の１シンボル周期に等しい遅延素子４００により遅延される。同時に、相対移相信号は２πを法とする減算器４０１にも入力される。２πを法とする減算器４０１には遅延素子４００から出力される１シンボル周期遅延された相対位相信号も入力され、相対位相信号から１シンボル周期遅延された相対位相信号を２πを法として減算した値である位相差信号が出力される。
【０００９】この位相差信号は受信信号の１シンボル周期の間の位相遷移を表している。２πを法とする減算器４０１から出力される位相差信号は判定器４０２に入力される。判定器４０２は、あらかじめ定められた位相差信号と復調データの対応規則により、位相差信号の値に応じた復調データを出力する。
【００１０】
【発明が解決しようとする課題】以上のように、従来の周波数変換回路および位相比較回路はアナログ素子により構成されるため集積回路化が容易ではなく、したがって、回路の無調整化や小形化、また消費電力の低減が困難であるという課題があった。
【００１１】この発明は上記のような課題を解消するためになされたもので、ディジタル回路により構成され、このため集積回路化による回路の無調整化や小形化、また消費電力の低減が容易な周波数変換回路、位相比較回路、およびこれらを備えた遅延検波復調装置を得ることを目的とする。
【００１２】
【課題を解決するための手段】請求項１による周波数変換回路は、２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子と、前期排他的論理和信号の移動平均値をｋ（ｋは正の整数）倍した信号を生成する移動平均生成手段と、前記移動平均生成手段の出力値の論理“０”および論理“１”の２値に変換する硬判定手段とを設けたものである。
【００１３】請求項２による周波数変換回路は、２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子と、前記排他的論理和素子から出力される信号を入力とする段数２ｎ＋１（ｎは正の整数）のシフトレジスタ、および前記シフトレジスタの各段の出力を加算する加算器を有する移動平均生成手段と、前記移動平均生成手段の出力値を論理“０”および論理“１”の２値に変換する硬判定手段とを設けたものである。
【００１４】請求項３による周波数変換回路は、２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子と、前記排他的論理和素子から出力される信号を入力とする段数２ｎ＋２（ｎは正の整数）のシフトレジスタ、前記シフトレジスタの第２ｎ＋２段の出力の符号を反転する符号反転手段、遅延素子、および前記シフトレジスタの段１段の出力と前記符号反転手段の出力と前記遅延素子の出力とを加算する加算器を有し、前記遅延素子が前記加算器から出力される加算結果を記憶する移動平均生成手段と、前記移動平均生成手段の出力値を論理“０”および論理“１”の２値に変換する硬判定手段とを設けたものである。
【００１５】請求項４による周波数変換回路は、２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子と、前記排他的論理和素子信号の移動平均値をｋ（ｋは正の整数）倍した信号を生成する移動平均生成手段と、前記移動平均生成手段の出力値と任意の定数であるしきい値とを比較する比較器を有する硬判定手段とを設けたものである。
【００１６】請求項５による位相比較回路は入力信号とこれと概略等しい一定周波数の位相基準信号との排他的論理和信号を生成する排他的論理和素子と、前記位相基準信号の１／２周期中で前記排他的論理和信号が論理“１”となる時間を測定する位相差絶対値測定手段と、前記位相基準信号の１／２周期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記入力信号の位相の遅れ進みを判定する位相差正負判定手段とを設けたものである。
【００１７】請求項６による位相比較回路は、入力信号とこれと概略等しい一定周波数の位相基準信号と排他的論理和信号を生成する排他的論理和素子と、加算器および遅延素子を有し、前記加算器が前記排他的論理和信号と前記遅延素子の出力を加算し、前記遅延素子が前記加算器から出力される加算結果を記憶する位相差絶対値測定手段と、前記位相基準信号の１／２周期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記入力信号の位相の遅れ進みを判定する位相差正負判定手段とを設けたものである。
【００１８】請求項７による遅延検波復調装置は、入力信号とこれと概略等しい一定周波数の位相基準信号との排他的論理和信号を生成する排他的論理和素子、前記位相基準信号の１／２周期中で前記排他的論理和信号が論理“１”となる時間を測定する位相差絶対値測定手段、および前記位相基準信号の１／２周期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記入力信号の位相の遅れ進みを判定する位相差正負判定手段を有する位相比較回路と、前記位相比較回路から出力される位相差信号を受信信号の１シンボル周期遅延させる遅延素子と、前記位相差信号から前記遅延素子の出力信号を減算する減算器とを設けたものである。
【００１９】請求項８による遅延検波復調装置は、２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子、前記排他的論理和信号の移動平均値をｋ（ｋは正の整数）倍した信号を生成する移動平均生成手段、および前記移動平均生成手段の出力値を論理“０”および論理“１”の２値に変換する硬判定手段を有する周波数変換回路と、前記周波数変換器回路の出力信号とこれと概略等しい一定周波数の位相基準信号との排他的論理和信号を生成する排他的論理和素子、前記位相基準信号の１／２周期中で前記排他的論理和信号が論理“１”となる時間を測定する位相差絶対値測定手段、および前記位相基準信号の１／２周期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記出力信号の位相の遅れ進みを判定する位相差正負判定手段を有する位相比較回路と、前記位相比較回路から出力される位相差信号を受信信号の１シンボル周期遅延させる遅延素子と、前記位相差信号から前記遅延素子の出力信号を減算する減算器とを設けたものである。
【００２０】
【作用】請求項１の発明に係る周波数変換回路においては、排他的論理和素子は第１の入力信号と第２の入力信号との乗算を行う乗算器として作用し、移動平均生成手段と硬判定手段は排他的論理和素子の出力から高周波変動成分を除去するローパスフィルタとして作用することで乗算器より出力される周波数変換器の第１の入力信号より高周波変動成分を除去する。
【００２１】請求項２の発明に係る周波数変換回路においては、移動平均成分手段の一部を構成する段数２ｎ＋１のシフトレジスタは駆動クロックに同期して各段より出力される合計２ｎ＋１個の信号をそれぞれ加算器に出力し、この加算器は出力信号として排他的論理的素子の出力値の２ｎ＋１回移動平均値を２ｎ＋１倍した信号を出力し、この出力信号が周波数変換後の第１の入力信号の２値量子化信号となる。
【００２２】請求項３の発明に係る周波数変換回路においては、移動平均生成手段の一部を構成する段数２ｎ＋２のシフトレジスタに入力された排他的論理和信号の第１段目の出力は加算器に入力され、また第２ｎ＋２段目の出力は符号反転器によって符号反転された後に加算器に入力され、この加算出力をフリップフロップに入力して記憶する。
【００２３】請求項４の発明に係る周波数回路において、硬判定手段は移動平均生成手段の出力値と定数とを比較器にて比較し、各比較値との大小関係に応じて論理“０”及び論理“１”の信号を出力することで数値化された移動平均生成手段の出力、すなわち周波数変換後の第１の入力信号を２値量子化する。
【００２４】請求項５に係る位相比較回路においては、排他的論理和素子にて周波数変換後の第１の入力信号と位相基準信号との排他的論理和をとり、この排他的和信号が位相基準信号の１／２周期中で連続して１となる時間を位相差絶対値測定手段にて測定し、前記各信号間の位相差の絶対値を測定する一方、位相差正負判定手段において、位相基準信号の１／２周期毎の排他的論理和素子の出力値をもとに前記位相基準信号に対する受信信号の位相の遅れ進みを判定する。
【００２５】請求項６に係る位相比較回路において、位相差絶対測定手段の一部を、構成する加算器に排他的論理和素子の出力と遅延素子を構成するＤフリップクロップの出力が加算され、且つ加算出力が前記Ｄフリップクロップに入力されることで、加算器の出力値は、排他的論理和素子の出力が論理“１”である期間は、Ｄフリップクロップの駆動クロックの１周期毎に１づつ増加し、また排他的論理和素子の出力が論理“０”である間は加算器の出力値は不要となり、したがって排他的論理和素子の出力が連続して論理“１”となる時間を測定することで、周波数変換後の第一の入力信号と位相基準信号との位相差の絶対値を知ることができる。
【００２６】請求項７の発明に係る遅延検波復調装置によれば、位相比較回路の出力である相対位相信号は遅延時間が受信信号の１シンボル周期に等しい遅延素子により遅延されると同時に２πを法とする減算器にも入力される。前記減算器には前記遅延素子から出力された相対位相信号も入力され、相対位相信号から１シンボル周期遅延された相対位相信号を２πを法として減算した値である位相差信号が出力される。
【００２７】請求項８の発明に係る遅延検波復調装置によれば、周波数変換回路において排他的論理和素子は２値量子化された第１の入力信号と第２の入力信号との乗算を行い、第１の入力信号を周波数変換した際、この周波数変換された第１の入力信号をローパスフィルタとして作用する移動平均生成手段を硬判定手段に通して高周波変動成分を除去する。
【００２８】前期周波数変換後の第１の入力信号は、その後位相比較回路で位相基準信号との位相差の絶対値と位相の遅れ進みを判定された後、遅延時間が受信信号の１シンボル周期に等しい遅延素子により遅延されると同時に２πを法とする減算器にも入力される。前記減算器には前記遅延素子から出力された相対位相信号も入力され、相対位相信号から１シンボル周期遅延された相対位相信号を２πを法として減算した値である位相差信号が出力される。
【００２９】
【実施例】実施例１．以下、図を用いて実施例１について説明する。図１は、実施例１による周波数変換回路および位相比較回路を備えた遅延検波復調装置の構成を示す構成図であり、図において、１００は受信信号を２値量子化するリミタ増幅器、５００はリミッタ増幅器１００によって２値量子化された受信信号を周波数変換する周波数変換回路、この周波数変換回路５００の構成として５０１はリミッタ増幅器１００によって２値量子化された受信信号と周波数変換用信号との排他的論理和を取り周波数変換する排他的論理和素子、５０２は排他的論理和素子５０１によって周波数変換された受信号周波数より高調波成分を除去する移動平均生成手段、この移動平均生成手段５０２の構成として、５０３は排他的論理和素子５０１から出力される信号を入力するシフトレジスタ、５０４はシフトレジスタ５０３の各段の出力を加算する加算器、５０５は加算器５０４の出力を任意定数である閾値と比較する硬判定手段としての比較器、６００は周波数変換後の受信信号と位相基準信号との位相を比較する位相比較回路、この位相比較回路６００の構成として６０１は比較器５０５の出力である周波数変換後の受信信号と位相基準信号との排他的論理和をとる排他的論理和素子、６０２は排他的論理和素子６０１より出力される位相差信号の位相差絶対値を測定する位相差絶対値測定手段、この位相差絶対値測定手段６０２の構成として６０３は排他的論理和素子６０１より出力される位相差信号とこの位相差信号を遅延した位相差信号を加算する加算器、６０４は加算器６０３の出力を遅延する遅延素子としてのＤフリップフロップ、６０５は加算器６０３の出力を記憶するＤフリップフロップ、６０６は排他的論理和素子６０１より出力される位相差信号の正負を判定する位相差正負判定手段としてのＤフリップフロップである。また、図８と同一または相当部分は同一符号を付してその説明は省略する。
【００３０】次の動作について説明する。受信信号はリミタ増幅器１００により一定振幅の矩形波形の信号となる。すなわち、リミタ増幅器１００は受信信号を２値量子化する量子化器として作用する。以下、受信信号はリミタ増幅器１００により論理“０”および論理“１”の２値に量子化されるものとする。
【００３１】リミタ増幅器１００から出力される２値量子化された受信信号は周波数変換回路５００に入力される。周波数変換回路５００において、排他的論理和素子５０１は２値量子化された受信信号と、同様に論理“０”および論理“１”の２値のみをとる周波数変換用信号との排他的論理和演算を行う。ここで、論理“０”を数値“＋１”に、論理“１”を数値“−１”に変換することを考えると、排他的論理和演算は乗算に変換される。すなわち、排他的論理和素子５０１は２値量子化された受信信号と周波数変換用信号との乗算を行う乗算器として作用する。
【００３２】排他的論理和素子５０１の出力である排他的論理和信号は、移動平均生成手段５０２の構成要素である段数２ｎ＋１（ｎは正の整数）のシフトレジスタ５０３に入力される。ここで、シフトレジスタ５０３を駆動するクロック信号（以下、“駆動クロック”と略称する）の周波数は、２値量子化された受信信号と周波数変換用信号のどちらの周波数よりも高いものとする。シフトレジスタ５０３の各段から出力される合計２ｎ＋１個の信号はそれぞれ加算器５０４に入力される。
【００３３】ここで、シフトレジスタ５０３の駆動クロックの周期をＴc とし、時刻ｔ＝ｉＴc （ｉは整数）において排他的論理和素子５０１から出力される排他的論理和信号の値をａ0i∈｛０，１｝、同じく時刻ｔ＝ｉＴc におけるシフトレジスタ５０３の第ｍ段目（ｍ＝１，・・・，２ｎ＋１）から出力される信号の値をａmi∈｛０，１｝とすると、次式で与えられる関係が成立する。
【００３４】ａmi ＝ ａ0(i-m)
【００３５】したがって、時刻ｔ＝ｉＴc に加算器５０４から出力される信号の値をｂi とすると、次式で与えられる関係が成立する。
【００３６】
【数１】
【００３７】すなわち、移動平均生成手段５０２の出力となる加算器５０４の出力は、排他的論理和素子５０１の出力の値ａ0iの２ｎ＋１回移動平均値を２ｎ＋１倍した値をとる。
【００３８】移動平均生成手段５０２の出力は比較器５０５に入力される。比較器５０５は入力された信号の値と定数ｎを比較する。比較器５０５から出力される信号の値をｄi とすると、移動平均生成手段５０２の出力信号の値ｂi と定数ｎの大小関係に応じて次式で与えられる関係が成立するものとする。
【００３９】
【数２】
【００４０】すなわち、比較器５０５は移動平均生成手段５０２の出力ｄi を論理“０”および論理“１”の２値に変換する硬判定手段として作用する。
【００４１】以上のような周波数変換回路５００内における信号処理により、リミタ増幅器１００から出力される２値量子化された受信信号の周波数は変換される。すなわち、２値量子化された受信信号の周波数ｆ1（Ｈz）、周波数変換用信号の周波数をｆ2（Ｈz）とすると、比較器５０５から出力される周波数変換後の受信信号の周波数は│ｆ1 −ｆ2 │（Ｈz ）となる。
【００４２】このことを図を用いて説明する。図２はｎ＝２、すなわち、シフトレジスタ５０３の段数が５段である場合の周波数変換回路５００の動作の一例を示すタイミングチャートである。ただし、図２では、時刻“１”においてシフトレジスタ５０３の各段の内容はすべて論理“０”であるものとしている。
【００４３】図２において、シフトレジスタ５０３の駆動クロック周波数をｆ0（Ｈz）であるものとすると、周波数変換回路５００に入力される２値量子化された受信信号の周波数ｆ1 および周波数変換用信号の周波数ｆ2 はそれぞれ以下の式で与えられる。
【００４４】
ｆ1 ＝ ｆ0 ／ ４ｆ2 ＝ ｆ0 ／ ６
【００４５】このとき、図２に示された周波数変換回路５００の出力である比較器５０５の出力の周波数をｆ3（Ｈz）とすると、ｆ3 とｆ0 の関係は次式で与えられる。
【００４６】ｆ3 ＝ ｆ0 ／ １２
【００４７】以上の３式より、周波数変換後の受信信号の周波数ｆ3 と２値量子化された受信信号の周波数ｆ1 および周波数変換用信号の周波数ｆ2 の関係は次式で与えられる。
【００４８】
ｆ3 ＝ ｆ0 ／１２＝ｆ0 ／４−ｆ0 ／６＝ｆ1 −ｆ2
【００４９】また、排他的論理和演算には交換法則が成立するので、図２において、２値量子化された受信信号と周波数変換用信号を入れ替えても排他的論理和素子５０１の出力から比較器５０５の出力までの信号はまったく同一となる。この場合、シフトレジスタ５０３の駆動クロックの周波数ｆ0 と、２値量子化された受信信号の周波数ｆ1 および周波数変換用信号の周波数ｆ2 の関係はそれぞれ以下の式で与えられる。
【００５０】
ｆ1 ＝ ｆ0 ／ ６ｆ2 ＝ ｆ0 ／ ４
【００５１】したがって、この場合には、周波数変換後の受信信号の周波数ｆ3 とｆ1 およびｆ2 の関係は次式で与えられる。
【００５２】
ｆ3 ＝ ｆ0 ／１２＝ｆ0 ／４−ｆ0 ／６＝ｆ2 −ｆ1
【００５３】以上の関係をまとめれば、比較器５０５の出力である周波数変換後の受信信号の周波数ｆ3 と２値量子化された受信信号の周波数ｆ1 および周波数変換用信号の周波数ｆ2 の関係は次式で与えられることが判る。
【００５４】ｆ3 ＝ │ｆ1 −ｆ2 │
【００５５】図２において、排他的論理和素子５０１の出力には、周波数ｆ0 ／２（Ｈz ）の変動成分が含まれているが、比較器５０５の出力にはこのような高い周波数の変動成分は含まれていない。すなわち、シフトレジスタ５０３と加算器５０４で構成される移動平均生成手段５０２と、硬判定手段としての比較器５０５は、排他的論理和素子５０１の出力から高周波変動成分を除去するローパスフィルタとして作用することが判る。
【００５６】周波数変換回路５００から出力される周波数変換後の受信信号は位相比較回路６００に入力される。位相比較回路６００において、排他的論理和素子６０１は周波数変換後の受信信号と、論理“０”および論理“１”の２値のみをとる位相基準信号との排他的論理和演算を行う。周波数変換回路５００内の排他的論理和素子５０１と同様に排他的論理和素子６０１は周波数変換後の受信信号と位相基準信号との乗算を行う乗算器として作用する。
【００５７】排他的論理和素子６０１の出力である周波数変換後の受信信号と位相基準信号との排他的論理和信号が連続した論理“１”となる時間は、周波数変換後の受信信号と位相基準信号との位相差の絶対値に比例する。
【００５８】このことを図を用いて説明する。図３は、位相基準信号、周波数変換後の受信信号および排他的論理和素子６０１の出力である周波数変換後の受信出力と位相基準周波数との排他的論理和信号の関係を、位相基準信号より周波数変換後の受信信号の位相が進んでいる場合と遅れている場合のそれぞれについて示したタイミングチャートである。
【００５９】図３において、位相基準信号と周波数変換用後の受信信号との位相差ψの絶対値、位相基準信号と周波数変換後の受信信号との立上がりまたは立盛下がりの時間差をτ、位相基準信号の周期をＴとすると、次式で与えられ。
【００６０】│ ψ │ ＝ ２πτ ／ Ｔ
【００６１】とこが、図３に示すように、位相基準信号と周波数変換後の受信信号の立上がりおよび立下がりの時間差τは、排他的論理和素子６０１の出力である周波数変換後の受信信号と位相基準信号との排他的論理和信号が連続して論理“１”となる時間に等しい。すなわち、排他的論理和素子６０１の出力が連続して論理“１”となる時間は、周波数変換後の受信信号と位相基準信号との位相差の絶対値に比例することは明らかである。
【００６２】したがって、排他的論理和素子６０１の出力が連続して論理“１”となる時間を測定することにより、周波数変換後の受信信号と位相基準信号との位相差の絶対値を知ることができる。
【００６３】排他的論理和素子６０１の出力は位相差絶対値測定手段６０２に入力される。位相差絶対値測定手段６０２においては、加算器６０３により、排他的論理和素子６０１の出力にＤフリップフロップ６０４の出力が加算されて出力される。加算器６０３の出力はＤフリップフロップ６０４に入力される。
【００６４】ここで、Ｄフリップフロップ６０４の駆動クロックの周波数は位相基準信号の周波数のＭ倍（Ｍは４以上の偶数）であるものとする。Ｄフリップフロップ６０４は加算器６０３の出力を記憶する遅延素子として作用し、排他的論理和素子６０１の出力が論理“１”である間はＤフリップフロップ６０４の駆動クロックの１周期ごとに加算器６０３の出力の値は１づつ増加する。また、排他的論理和素子６０１の出力が論理“０”である間は加算器６０３の出力の値は不変である。
【００６５】一方、加算器６０３の出力はＤフリップフロップ６０５にも入力される。ここで、Ｄフリップフロップ６０５の駆動クロックの周波数は位相基準信号の周波数の２倍であり、その立上がりは位相基準信号の立上がりおよび立下がりに一致するものとする。さらに、Ｄフリップフロップ６０４はＤフリップフロップ６０５の駆動クロックが立上がる瞬間にリセットされるものとする。すなわち、Ｄフリップフロップ６０４は位相基準信号の１／２周期ごとにリセットされるものとする。
【００６６】このような構成とすることにより、位相差絶対値測定手段６０２の出力であるＤフリップフロップ６０５の出力は、位相基準信号の１／２周期中で排他的論理和素子６０１の出力が論理“１”となる時間をＤフリップフロップ６０４の駆動クロック周期で正規化した値の小数点以下を切り捨てた整数値となる。
【００６７】このことを図を用いて説明する。図４および５は、Ｄフリップフロップ６０４の駆動クロックの周波数が位相基準信号の周波数の１６倍（すなわち、Ｍ＝１６）である場合の、位相差絶対値測定手段６０２の動作の一例を示すタイミングチャートであり、図４は周波数変換された受信信号の位相が位相基準信号より進んでいる場合を、図５は遅れている場合をそれぞれ示している。
【００６８】図４および図５においては、前述したように、Ｄフリップフロップ６０５の駆動クロックの周波数は位相基準信号の周波数の２倍であり、その立上がりは位相基準信号の立上がりおよび立下がりに一致している。また、Ｄフリップフロップ６０４はＤフリップフロップ６０５の駆動クロックが立上がる瞬間にリセットされる。
【００６９】図４および図５より、前述したように、Ｄフリップフロップ６０５の出力は、位相基準信号の１／２周期中で排他的論理和素子６０１の出力が論理“１”となる時間をＤフリップフロップ６０４の駆動クロック周期で正規化した値の小数点以下を切り捨てた整数値となることが判る。
【００７０】ここで、Ｄフリップフロップ６０５の出力の値をμ（μ∈｛０，１，・・・，Ｍ／２｝）とすると、μとＤフリップフロップ６０４の駆動クロックと位相基準信号の周波数の比Ｍ、および位相基準信号と周波数変換後の受信信号との位相差ψの絶対値との間には次式で示す関係が成立する。
【００７１】２πμ／Ｍ≦│ψ│＜２π（μ＋１）／Ｍ
【００７２】すなわち、位相差絶対値測定手段６０２の出力の値μは、周波数変換後の受信信号と位相基準信号との位相差の絶対値として扱うことができ、その誤差は±π／Ｍ以内であることが判る。したがって、Ｄフリップフロップ６０４の駆動クロックと位相基準信号の周波数の比Ｍを大きくすることにより位相差の絶対値の測定誤差を小さくできることも明らかである。
【００７３】以上のように、位相差絶対値測定手段６０２により周波数変換後の受信信号と位相基準信号との位相差の絶対値μが測定されるので、この測定値μに周波数変換後の受信信号の位相基準信号に対する位相の遅れ進みに応じて正または負の符号を付加することにより、周波数変換後の受信信号と位相基準信号との位相差を表現することができる。
【００７４】ここで図４および図５を再び参照すると、Ｄフリップフロップ６０５の駆動クロックの立上がりの瞬間における排他的論理和素子６０１の出力の値が、周波数変換後の受信信号の位相基準信号に対する位相の遅れ進みに対応していることが判る。
【００７５】すなわち、位相基準信号に対して受信信号の位相が進んでいる図４の場合は、Ｄフリップフロップ６０５の駆動クロックの立上がりの瞬間における排他的論理和素子６０１の出力の値は常に論理“１”である。また、位相基準信号に対して受信信号の位相が遅れている図５の場合は、Ｄフリップフロップ６０５の駆動クロックの立上がりの瞬間における排他的論理和素子６０１の出力の値は常に論理“０”である。
【００７６】したがって、排他的論理和素子６０１の出力をＤフリップフロップ６０６に入力し、Ｄフリップフロップ６０６をＤフリップフロップ６０５の駆動クロックと同一のクロック信号で駆動することにより、Ｄフリップフロップ６０６の出力は位相基準信号に対する受信信号の位相の遅れ進みを示す信号となる。
【００７７】このことを図を用いて説明する。図６は、Ｄフリップフロップ６０６の動作を示すタイミンチャートである。図６においては、前述したように、Ｄフリップフロップ６０６の駆動クロックはＤフリップフロップ６０５の駆動クロックと同一である。すなわち、Ｄフリップフロップ６０６の駆動クロックの周波数は位相基準信号の周波数の２倍であり、その立上がりは位相基準信号の立上がりおよび立下がりに一致している。
【００７８】図６より、位相基準信号に対して受信信号の位相が遅れている場合、すなわち、受信信号の立上がりまたは立下がりの位置が位相基準信号の立上がりまたは立下がりの位置より遅れている場合は、Ｄフリップフロップ６０６からは位相基準信号の１／２周期ごとに論理“０”が出力されることが判る。また、位相基準信号に対して受信信号の位相が進んでいる場合、すなわち、受信信号の立上がりまたは立下がりの位置が位相基準信号の立上がりまたは立下がりの位置より進んでいる場合は、Ｄフリップフロップ６０６からは位相基準信号の１／２周期ごとに論理“１”が出力されることが判る。
【００７９】すなわち、Ｄフリップフロップ６０６は、位相基準信号の１／２周期ごとに排他的論理和素子６０１の出力の値により、位相基準信号に対する受信信号の位相の遅れ進みを判定する位相差正負判定手段として作用する。
【００８０】Ｄフリップフロップ６０６の出力は、周波数変換後の受信信号の位相基準信号に対する位相差の正負を示す符号ビットとして、位相差絶対値測定手段６０２の出力に付加され、位相比較回路６００の出力となる。
【００８１】このように、位相比較回路６００の出力は、受信信号と位相基準信号との位相差の絶対値を示す位相差絶対値測定手段６０２の出力に、受信信号の位相基準信号に対する位相差の正負を示すＤフリップフロップ６０６の出力を付加したものとなるので、周波数変換後の受信信号と位相基準信号との位相差を表す信号になる。すなわち、位相比較回路６００からは、周波数変換後の受信信号の位相基準信号に対する位相差である相対位相信号が出力される。
【００８２】位相比較回路６００の出力である相対位相信号は遅延時間が受信信号の１シンボル周期に等しい遅延素子４００により遅延される。同時に、相対位相信号は２πを法とする減算器４０１にも入力される。２πを法とする減算器４０１には遅延素子４００から出力される１シンボル周期遅延された相対位相信号も入力され、相対位相信号から１シンボル周期遅延された相対位相信号を２πを法として減算した値である位相差信号が出力される。この位相差信号は受信信号の１シンボル周期の間の位相遷移を表している。２πを法とする減算器４０１から出力される位相差信号は判定器４０２に入力される。判定器４０２は、あらかじめ定められた位相差信号と復調データの対応規則により、位相差信号の値に応じた復調データを出力する。
【００８３】なお、上記実施例では受信信号の変調方式がＤＰＳＫ変調方式である場合について説明したが、他の変調方式、例えばＭＳＫ変調方式やＧＭＳＫ変調方式などであってもよい。また、上記実施例では、周波数変換回路５００のパラメータである定数ｎが、ｎ＝２（すなわち、シフトレジスタ５０３の段数が５段）である場合について説明したが、定数ｎは正の整数であればよく、例えば、ｎ＝６（すなわち、シフトレジスタ５０３の段数が１３段）や、ｎ＝７（すなわち、シフトレジスタ５０３の段数が１５段）であってもよい。さらに、上記実施例では、位相比較回路６００内の位相差絶対値測定手段６０２の構成要素であるＤフリップフロップ６０４の駆動クロックと位相基準信号の周波数の比Ｍが、Ｍ＝１６である場合について説明したが、定数Ｍは正の偶数であればよく、例えば、Ｍ＝３２やＭ＝６４であってもよい。
【００８４】実施例２．次に、図を用いて実施例２について説明する。図７は、実施例２による周波数変換回路および位相比較回路を備えた遅延検波復調装置の構成を示す構成図であり、図において、５００ａは周波数変換回路、５０２ａは周波数変換後の受信信号より高調波成分を除去する移動平均生成手段、この移動平均生成手段５０２ａの構成として５０３ａは周波数変換後の受信信号をシフト出力するシフトレジスタ、５０４ａはシフトレジスタ５０３ａの１段目出力と符号反転された第２ｎ＋２段目の出力を加算する加算器、５０６は前記シフトレジスタ５０３ａの第２ｎ＋２段目の出力の符号反転器、５０７は符号を反転する前記加算器５０４ａの出力を記憶する遅延素子としてＤフリップフロップである。また、図８および図１と同一または相当部分は同一符号を付してその説明は省略する。
【００８５】次に動作について説明する。実施例１と同様に、受信信号はリミタ増幅器１００により論理“０”および論理“１”の２値に量子化される。リミタ増幅器１００から出力される２値量子化された受信信号は周波数変換回路５００ａに入力される。周波数変換回路５００ａにおいて、排他的論理和素子５０１は２値量子化された受信信号と、同様に論理“０”および論理“１”の２値のみをとる周波数変換用信号との排他的論理和演算を行う。排他的論理和素子５０１は２値量子化された受信信号と周波数変換用信号との乗算を行う乗算器として作用することも実施例１と同様である。
【００８６】排他的論理和素子５０１の出力である排他的論理和信号は、移動平均生成手段５０２ａの構成要素である段数２ｎ＋２（ｎは正の整数）のシフトレジスタ５０３ａに入力される。ここで、シフトレジスタ５０３ａの駆動クロックの周波数は、２値量子化された受信信号と周波数変換用信号のどちらの周波数よりも高いものとする。
【００８７】シフトレジスタ５０３ａの第１段目の出力は加算器５０４ａに入力される。また、シフトレジスタ５０３ａの第２ｎ＋２段目の出力は符号反転器５０６に入力されて符号反転が行われ、加算器５０４ａに入力される。また、加算器５０４ａにはＤフリップフロップ５０７の出力も入力される。
【００８８】すなわち、加算器５０４ａにおいては、シフトレジスタ５０３ａの第１段目の出力と、シフトレジスタ５０３ａの第２ｎ＋２段目の出力符号を反転した値である符号反転器５０６の出力と、Ｄフリップフロップ５０７の出力とが加算される。加算器５０４ａの出力はＤフリップフロップ５０７に入力される。すなわち、Ｄフリップフロップ５０７は加算器５０４ａの出力を記憶する遅延素子として作用する。
【００８９】ここで、Ｄフリップフロップ５０７の駆動クロックをシフトレジスタ５０３ａの駆動クロックと同一とし、初期状態におけるＤフリップフロップ５０７とシフトレジスタ５０３ａの各段の内容をすべて論理“０”とする。
【００９０】このとき、シフトレジスタ５０３ａおよびＤフリップフロップ５０７の駆動クロックの周期Ｔc とし、時刻ｔ＝ｉＴc （ｉは整数）において排他的論理和素子５０１の出力の値をａ0i∈｛０，１｝、同じく時刻ｔ＝ｉＴc におけるシフトレジスタ５０３ａの第１段目および第２ｎ＋２段目の出力の値をそれぞれｐi ∈｛０，１｝およびｑi∈｛０，１｝とする。初期状態、すなわち時刻ｔ＝０においてシフトレジスタ５０３ａの各段の内容がすべて論理“０”であることを考慮すると、次式で与えられる関係が成立する。
【００９１】
【数３】
【００９２】前述のように、符号反転器５０６の出力はシフトレジスタ５０３ａの第２ｎ＋２段目の出力の符号を反転した値をとる。したがって、時刻ｔ＝ｉＴc における符号反転器５０６の出力の値をｒi∈｛−１，０｝ とすると、次式で与えられる関係が成立する。
【００９３】
【数４】
【００９４】また、同じく時刻ｔ＝ｉＴc （ｉは整数）におけるＤフリップフロップ５０７の出力の値をｓi とすると、次式で与えられる関係が成立する。
【００９５】ｓi ＝ｐi＋ｒi＋ｓi-1
【００９６】ここで、初期状態、すなわち時刻ｔ＝０におけるＤフリップフロップ５０７の出力の値ｓ0 ＝０であること、および時刻ｔ≦（２ｎ＋１）ｔc の範囲において符号反転器５０６の出力の値ｒi ＝０であることを考慮すると次式で与えられる関係が成立する。
【００９７】
【数５】
【００９８】以下、数学的帰納法により証明を行う。
【００９９】まず、ｉ＝１の場合はｓ1 ＝ｐ1＋ｒ1＋ｓ0＝ ｐ1＝ ａ00
【０１００】となり、成立する。次に、ｉ＝ｊのときに成立したものとすると、ｉ＝ｊ＋１のとき、
【０１０１】
【数６】
【０１０２】となり、成立する。したがって、１≦ｉ≦２ｎ＋１なる範囲のすべての整数ｉに対して成立する。（証明終わり）
【０１０３】したがって、時刻ｔ＝（２ｎ＋１）Ｔc におけるＤフリップフロップ５０７の出力の値ｓ2n+1は次式で与えられる。
【０１０４】
【数７】
【０１０５】すなわち、ｓ2n+1は排他的論理和素子５０１の出力の値ａ0iの２ｎ＋１回平均値を２ｎ＋１倍した値をとる。これより、ｔ≧（２ｎ＋１）Ｔc の範囲においては次式で与えられる関係が成立する。
【０１０６】
【数８】
【０１０７】以下、数学的帰納法により証明を行う。
【０１０８】まず、ｉ＝２ｎ＋１の場合は
【０１０９】
【数９】
【０１１０】であるから、成立している。次に、ｉ＝ｊのときに成立したものとすると、ｉ＝ｊ＋１のとき、
【０１１１】
【数１０】
【０１１２】となり、成立する。したがって、ｉ≧２ｎ＋１なる範囲のすべての整数ｉに対して成立する。（証明終わり）
【０１１３】このことにより、移動平均生成手段５０２ａの出力となるＤフリップフロップ５０７の出力は、ｔ≧（２ｎ＋１）Ｔc の範囲においては、排他的論理和素子５０１の出力の値ａ0iの２ｎ＋１回移動平均値を２ｎ＋１倍した値をとることが判る。すなわち、移動平均生成手段５０２ａは、ｔ＝（２ｎ＋１）Ｔc 以降において、実施例１における移動平均生成手段５０２と同様に作用する。
【０１１４】ところで、移動平均生成手段５０２ａ内の加算器５０４ａに入力される信号数はシフトレジスタ５０３ａの段数によらず３である。しかるに、実施例１における移動平均生成手段５０２内の加算器５０４に入力される信号数はシフトレジスタ５０３の段数２ｎ＋１に等しい。
【０１１５】したがって、ｎ≧１であることを考慮すれば、移動平均生成手段５０２ａ内の加算器５０４ａに入力される信号数は、実施例１における移動平均生成手段５０２内の加算器５０４に入力される信号数より多くはならないことは明らかである。すなわち、実施例２は実施例１に比較して、移動平均生成手段内の加算器の構成が簡単になるという利点がある。
【０１１６】移動平均生成手段５０２ａの出力は比較器５０５に入力される。比較器５０５は入力された信号の値と定数ｎを比較する。比較器５０５から出力される信号の値をｄi とすると、移動平均生成手段５０２ａの出力信号の値ｓi と定数ｎの大小関係に応じて次式で与えられる関係が成立するものとする。
【０１１７】
ｄi ＝ ０（ｓi ≦ｎ）
１（ｓi ＞ｎ）
【０１１８】すなわち、比較器５０５は移動平均生成手段５０２ａの出力ｓi を論理“０”および論理“１”の２値に変換する硬判定手段として作用する。
【０１１９】このように、周波数変換回路５００ａ内における移動平均生成手段５０２ａ以降の信号処理は、実施例１の周波数変換回路５００内における移動平均生成手段５０２以降の信号処理と同一である。また、前述のように、移動平均生成手段５０２ａは、実施例１における移動平均生成手段５０２と同様に作用する。
【０１２０】このため、シフトレジスタ５０３ａ、加算器５０４ａ、符号反転器５０６、およびＤフリップフロップ５０７で構成される移動平均生成手段５０２ａと、硬判定手段として比較器５０５は、排他的論理和素子５０１の出力から高周波変動成分を除去するローパスフィルタとして作用することも実施例１と同様である。
【０１２１】したがって、上述の周波数変換回路５００ａ内における信号処理により、リミタ増幅器１００から出力される２値量子化された受信信号に対して、実施例１と同様の周波数変換が行われる。すなわち、２値量子化された受信信号の周波数をｆ1（Ｈz）、周波数変換用信号の周波数をｆ2（Ｈz）とすると、比較器５０５から出力される周波数変換後の受信信号の周波数は│ｆ1 −ｆ2 │（Ｈz ）となる。
【０１２２】周波数変換回路５００ａから出力される周波数変換後の受信信号は実施例１と同一の位相比較回路６００に入力される。したがって、位相比較回路６００からは、実施例１と同様に、周波数変換後の受信信号の位相基準信号に対する位相差である相対位相信号が出力される。
【０１２３】位相比較回路６００の出力である相対位相信号は遅延時間ず受信信号の１シンボル周期に等しい遅延素子４００により遅延される。同時に、相対位相信号は２πを法とする減算器４０１にも入力される。２πを法とする減算器４０１には遅延素子４００から出力される１シンボル周期遅延された相対位相信号も入力され、相対位相信号から１シンボル周期遅延された相対位相信号を２πを法として減算した値である位相差信号が出力される。この位相差信号は受信信号の１シンボル周期の間の位相遷移を表している。２πを法とする減算器４０１から出力される位相差信号は判定器４０２に入力される。判定器４０２は、あらかじめ定められた位相差信号と復調データの対応規則により、位相差信号の値に応じた復調データを出力する。
【０１２４】なお、上記実施例では受信信号の変調方式がＤＰＳＫ変調方式である場合について説明したが、他の変調方式、例えばＭＳＫ変調方式やＧＭＳＫ変調方式などであってもよい。また、上記実施例では周波数変換回路５００ａのパラメータである定数ｎが、ｎ＝２（すなわち、シフトレジスタ５０３ａの段数が６段）である場合について説明したが、定数ｎは正の整数であればよく、例えば、ｎ＝６（すなわち、シフトレジスタ５０３ａの段数が１４段）や、ｎ＝７（すなわち、シフトレジスタ５０３ａの段数が１６段）であってもよい。
【０１２５】
【発明の効果】以上のように、請求項１ないし請求項４に係る発明は、２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子と、前記排他的論理和信号の移動平均値をｋ（ｋは正の整数）倍した信号を生成する移動平均生成手段と、前記移動平均生成手段の出力を論理“０”及び論理“１”の２値に変換する硬判定手段とを備えたことにより、ディジタル回路により構成され、このため集積回路化による回路の無調整化や小形化、また消費電力の低減が容易な周波数変換回路を得ることができるという効果を奏する。
【０１２６】また、請求項５及び請求項６に係る発明は、入力信号とこれと概略等しい一定周波数の位相基準信号との排他的論理和信号を生成する排他的論理和素子と、前記位相基準信号の１／２周期中で前記排他的論理和信号が論理“１”となる時間の比を測定する位相差絶対値測定手段と、前記位相基準信号の１／２周期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記入力信号の位相の遅れ進みを判定する位相差正負判定手段とを備えることにより、ディジタル回路により構成され、このため集積回路化による回路の無調整化や小形化、また消費電力の低減が容易な位相比較回路を得ることができるという効果を奏する。
【０１２７】また、請求項７および請求項８に係る発明は、受信信号を入力信号とし、入力信号とこれと概略等しい一定周波数の位相基準信号との排他的論理和信号を生成する排他的論理和素子と、前記位相基準信号の１／２周期中で前記排他的論理和信号が論理“１”となる時間を測定する位相差絶対値測定手段と、前記位相基準信号の１／２周期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記入力信号の位相の遅れ進みを判定する位相差政府判定手段とを有する位相比較回路と、前記位相比較回路から出力される位相差信号を受信信号の１シンボル周期遅延させる遅延素子と、前記位相差信号から前記遅延素子の出力信号を減算する減算器とを備えることにより、ディジタル回路により構成され、このため集積回路化による回路の無調整化や小形化、また消費電力の低減が容易な遅延検波復調装置を得ることができるという効果を奏する。
【０１２８】また、請求項８に係る発明は、受信信号を第１の入力信号とし、この２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子と、前記排他的論理和信号の移動平均値をｋ（ｋは正の整数）倍した信号を生成する移動平均生成手段と、前記移動平均生成手段の出力値を論理“０”及び論理“１”の２値に変換する硬判定手段とを周波数変換回路と、前記周波数変換回路の出力を入力信号とし、この入力信号とこれと概略等しい一定周波数の位相基準信号との排他的論理和信号を生成する排他的論理和素子と、加算器および遅延素子を有し、前記加算器が前記排他的論理和信号と前記遅延素子の出力を加算し前記遅延素子が前記加算器から出力される加算結果を記憶する位相差絶対値測定手段と、前記位相基準信号の１／２同期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記入力信号の位相の遅れ進みを判定する位相差正負判定手段とを位相比較回路と、該位相比較回路から出力される位相差信号を受信信号の１シンボル周期遅延させる遅延素子と、前記位相差信号から前記遅延素子の出力信号を減算する減算器を備えたことにより、ディジタル回路により構成され、このため集積回路化による回路の無調整化や小形化、また消費電力の低減が容易な遅延検波復調装置を得ることができるという効果を奏する。
【図面の簡単な説明】
【図１】この発明の実施例１による周波数変換回路および位相比較回路を備えた遅延検波復調装置の構成を示す構成図である。
【図２】この発明の実施例１による周波数変換回路の動作の一例を示すタイミングチャートである。
【図３】この発明の実施例１による位相比較回路内の位相基準信号、周波数変換後の受信信号および排他的論理和素子の出力の関係を示したタイミングチャートである。
【図４】この発明の実施例１による位相比較回路内の位相差絶対値測定手段の動作の一例を示すタイミングチャートである。
【図５】この発明の実施例１による位相比較回路内の位相差絶対値測定手段の動作の一例を示すタイミングチャートである。
【図６】この発明の実施例１による位相比較回路内の位相差正負判定手段としてのＤフリップフロップの動作の一例を示すタイミングチャートである。
【図７】この発明の実施例２による周波数変換回路および位相比較回路を備えた遅延検波復調装置の構成を示す構成図である。
【図８】従来の周波数変換回路および位相比較回路を備えた遅延検波復調装置の構成を示す構成図である。
【符号の説明】
１００ リミタ増幅器
４００ 遅延素子
４０１ 減算器
４０２ 判定器
５００，５００ａ 周波数変換回路
５０１ 排他的論理和素子
５０２，５０２ａ 移動平均生成手段
５０３，５０３ａ シフトレジスタ
５０４，５０４ａ 加算器
５０５ 比較器
５０６ 符合反転器
５０７ Ｄフリップフロップ
６００ 位相比較回路
６０１ 排他的論理和素子
６０２ 位相差絶対値測定手段
６０３ 加算器
６０４，６０５，６０６ Ｄフリップフロップ
【特許請求の範囲】
【請求項１】 ２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子と、前期排他的論理和信号の移動平均値をｋ（ｋは正の整数）倍した信号を生成する移動平均生成手段と、前記移動平“１”の２値に変換する硬判定手段とを備えたことを特徴とする周波数変換回路。
【請求項２】 ２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子と、前記排他的論理和素子から出力される信号を入力とする段数２ｎ＋１（ｎは正の整数）のシフトレジスタ、および前記シフトレジスタの各段の出力を加算する加算器を有する移動平均生成手段と、前記移動平均生成手段の出力値を論理“０”および論理“１”の２値に変換する硬判定手段とを備えたことを特徴とする周波数変換回路。
【請求項３】 ２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子と、前記排他的論理和素子から出力される信号を入力とする段数２ｎ＋２（ｎは正の整数）のシフトレジスタ、前記シフトレジスタの第２ｎ＋２段の出力の符号を反転する符号反転手段、遅延素子、および前記シフトレジスタの段１段の出力と前記符号反転手段の出力と前記遅延素子の出力とを加算する加算器を有し、前記遅延素子が前記加算器から出力される加算結果を記憶する移動平均生成手段と、前記移動平均生成手段の出力値を論理“０”および論理“１”の２値に変換する硬判定手段とを備えたことを特徴とする周波数変換回路。
【請求項４】 ２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子と、前記排他的論理和素子信号の移動平均値をｋ（ｋは正の整数）倍した信号を生成する移動平均生成手段と、前記移動平均生成手段の出力値と任意の定数であるしきい値とを比較する比較器を有する硬判定手段とを備えたことを特徴とする周波数変換回路。
【請求項５】 入力信号とこれと概略等しい一定周波数の位相基準信号との排他的論理和信号を生成する排他的論理和素子と、前記位相基準信号の１／２周期中で前記排他的論理和信号が論理“１”となる時間を測定する位相差絶対値測定手段と、前記位相基準信号の１／２周期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記入力信号の位相の遅れ進みを判定する位相差正負判定手段とを備えたことを特徴とする位相比較回路。
【請求項６】 入力信号とこれと概略等しい一定周波数の位相基準信号と排他的論理和信号を生成する排他的論理和素子と、加算器および遅延素子を有し、前記加算器が前記排他的論理和信号と前記遅延素子の出力を加算し、前記遅延素子が前記加算器から出力される加算結果を記憶する位相差絶対値測定手段と、前記位相基準信号の１／２周期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記入力信号の位相の遅れ進みを決定する位相差正負判定手段とを備えたことを特徴とする位相比較回路。
【請求項７】 入力信号とこれと概略等しい一定周波数の位相基準信号との排他的論理和信号を生成する排他的論理和素子、前記位相基準信号の１／２周期中で前記排他的論理和信号が論理“１”となる時間を測定する位相差絶対値測定手段、および前記位相基準信号の１／２周期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記入力信号の位相の遅れ進みを判定する位相差正負判定手段を有する位相比較回路と、前記位相比較回路から出力される位相差信号を受信信号の１シンボル周期遅延させる遅延素子と、前記位相差信号から前記遅延素子の出力信号を減算する減算器とを備えたことを特徴とする遅延検波復調装置。
【請求項８】 ２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子、前記排他的論理和信号の移動平均値をｋ（ｋは正の整数）倍した信号を生成する移動平均生成手段、および前記移動平均生成手段の出力値を論理“０”および論理“１”の２値に変換する硬判定手段を有する周波数変換回路と、前記周波数変換器回路の出力信号とこれと概略等しい一定周波数の位相基準信号との排他的論理和信号を生成する排他的論理和素子、前記位相基準信号の１／２周期中で前記排他的論理和信号が論理“１”となる時間を測定する位相差絶対値測定手段、および前記位相基準信号の１／２周期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記出力信号の位相の遅れ進みを判定する位相差正負判定手段を有する位相比較回路と、前記位相比較回路から出力される位相差信号を受信信号の１シンボル周期遅延させる遅延素子と、前記位相差信号から前記遅延素子の出力信号を減算する減算器とを備えたことを特徴とする遅延検波復調装置。
【請求項１】 ２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子と、前期排他的論理和信号の移動平均値をｋ（ｋは正の整数）倍した信号を生成する移動平均生成手段と、前記移動平“１”の２値に変換する硬判定手段とを備えたことを特徴とする周波数変換回路。
【請求項２】 ２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子と、前記排他的論理和素子から出力される信号を入力とする段数２ｎ＋１（ｎは正の整数）のシフトレジスタ、および前記シフトレジスタの各段の出力を加算する加算器を有する移動平均生成手段と、前記移動平均生成手段の出力値を論理“０”および論理“１”の２値に変換する硬判定手段とを備えたことを特徴とする周波数変換回路。
【請求項３】 ２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子と、前記排他的論理和素子から出力される信号を入力とする段数２ｎ＋２（ｎは正の整数）のシフトレジスタ、前記シフトレジスタの第２ｎ＋２段の出力の符号を反転する符号反転手段、遅延素子、および前記シフトレジスタの段１段の出力と前記符号反転手段の出力と前記遅延素子の出力とを加算する加算器を有し、前記遅延素子が前記加算器から出力される加算結果を記憶する移動平均生成手段と、前記移動平均生成手段の出力値を論理“０”および論理“１”の２値に変換する硬判定手段とを備えたことを特徴とする周波数変換回路。
【請求項４】 ２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子と、前記排他的論理和素子信号の移動平均値をｋ（ｋは正の整数）倍した信号を生成する移動平均生成手段と、前記移動平均生成手段の出力値と任意の定数であるしきい値とを比較する比較器を有する硬判定手段とを備えたことを特徴とする周波数変換回路。
【請求項５】 入力信号とこれと概略等しい一定周波数の位相基準信号との排他的論理和信号を生成する排他的論理和素子と、前記位相基準信号の１／２周期中で前記排他的論理和信号が論理“１”となる時間を測定する位相差絶対値測定手段と、前記位相基準信号の１／２周期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記入力信号の位相の遅れ進みを判定する位相差正負判定手段とを備えたことを特徴とする位相比較回路。
【請求項６】 入力信号とこれと概略等しい一定周波数の位相基準信号と排他的論理和信号を生成する排他的論理和素子と、加算器および遅延素子を有し、前記加算器が前記排他的論理和信号と前記遅延素子の出力を加算し、前記遅延素子が前記加算器から出力される加算結果を記憶する位相差絶対値測定手段と、前記位相基準信号の１／２周期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記入力信号の位相の遅れ進みを決定する位相差正負判定手段とを備えたことを特徴とする位相比較回路。
【請求項７】 入力信号とこれと概略等しい一定周波数の位相基準信号との排他的論理和信号を生成する排他的論理和素子、前記位相基準信号の１／２周期中で前記排他的論理和信号が論理“１”となる時間を測定する位相差絶対値測定手段、および前記位相基準信号の１／２周期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記入力信号の位相の遅れ進みを判定する位相差正負判定手段を有する位相比較回路と、前記位相比較回路から出力される位相差信号を受信信号の１シンボル周期遅延させる遅延素子と、前記位相差信号から前記遅延素子の出力信号を減算する減算器とを備えたことを特徴とする遅延検波復調装置。
【請求項８】 ２値量子化された第１の入力信号と第２の入力信号との排他的論理和信号を生成する排他的論理和素子、前記排他的論理和信号の移動平均値をｋ（ｋは正の整数）倍した信号を生成する移動平均生成手段、および前記移動平均生成手段の出力値を論理“０”および論理“１”の２値に変換する硬判定手段を有する周波数変換回路と、前記周波数変換器回路の出力信号とこれと概略等しい一定周波数の位相基準信号との排他的論理和信号を生成する排他的論理和素子、前記位相基準信号の１／２周期中で前記排他的論理和信号が論理“１”となる時間を測定する位相差絶対値測定手段、および前記位相基準信号の１／２周期ごとの前記排他的論理和信号の値により前記位相基準信号に対する前記出力信号の位相の遅れ進みを判定する位相差正負判定手段を有する位相比較回路と、前記位相比較回路から出力される位相差信号を受信信号の１シンボル周期遅延させる遅延素子と、前記位相差信号から前記遅延素子の出力信号を減算する減算器とを備えたことを特徴とする遅延検波復調装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開平５−１８３５９２
【公開日】平成５年（１９９３）７月２３日
【国際特許分類】
【出願番号】特願平３−３４７２４５
【出願日】平成３年（１９９１）１２月２７日
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【公開日】平成５年（１９９３）７月２３日
【国際特許分類】
【出願日】平成３年（１９９１）１２月２７日
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
[ Back to top ]