回路モジュール
【課題】送信信号の損失を発生させることなく小型化を図ることが可能な回路モジュールを提供することである。
【解決手段】コアアイソレータ８ａは、フェライトと、直流磁界を該フェライトに印加する永久磁石とにより構成されている。スイッチ９は、コアアイソレータ８ａから出力される高周波信号を信号経路ＳＬ１又は信号経路ＳＬ２に出力する。ＳＡＷフィルタ１１ａは、信号経路ＳＬ１に設けられている。ＳＡＷフィルタ１１ｃは、信号経路ＳＬ２に設けられている。整合回路１０ａは、信号経路ＳＬ１に設けられ、かつ、アイソレータ８ａのコアアイソレータの出力インピーダンスとＳＡＷフィルタ１１ａの入力インピーダンスとのインピーダンス整合をとる。整合回路１０ｂは、信号経路ＳＬ２に設けられ、かつ、アイソレータ８ａのコアアイソレータの出力インピーダンスとＳＡＷフィルタ１１ｃの入力インピーダンスとのインピーダンス整合をとる。
【解決手段】コアアイソレータ８ａは、フェライトと、直流磁界を該フェライトに印加する永久磁石とにより構成されている。スイッチ９は、コアアイソレータ８ａから出力される高周波信号を信号経路ＳＬ１又は信号経路ＳＬ２に出力する。ＳＡＷフィルタ１１ａは、信号経路ＳＬ１に設けられている。ＳＡＷフィルタ１１ｃは、信号経路ＳＬ２に設けられている。整合回路１０ａは、信号経路ＳＬ１に設けられ、かつ、アイソレータ８ａのコアアイソレータの出力インピーダンスとＳＡＷフィルタ１１ａの入力インピーダンスとのインピーダンス整合をとる。整合回路１０ｂは、信号経路ＳＬ２に設けられ、かつ、アイソレータ８ａのコアアイソレータの出力インピーダンスとＳＡＷフィルタ１１ｃの入力インピーダンスとのインピーダンス整合をとる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路モジュールに関し、より特定的には、アイソレータを備えている回路モジュールに関する。
【背景技術】
【０００２】
従来の回路モジュールとしては、例えば、特許文献１に記載の送信装置が知られている。該送信装置は、電力増幅器、アイソレータ、スイッチ、第１のデュプレクサ及び第２のデュプレクサを備えている。電力増幅器は、異なる複数の周波数帯である第１の周波数帯域の送信信号及び第２の周波数帯域の送信信号を増幅してアイソレータに出力する、いわゆるマルチバンド対応の電力増幅器である。アイソレータは、電力増幅器から出力されてきた第１の周波数帯域の送信信号及び第２の周波数帯域の送信信号を通過させ、電力増幅器の反対側から入力してくる信号を電力増幅器に出力しない。スイッチは、アイソレータを通過してきた送信信号を第１のデュプレクサ又は第２のデュプレクサに対して出力する。第１のデュプレクサは、第１の周波数帯域の送信信号を通過させるフィルタであり、第２のデュプレクサは、第２の周波数帯域の送信信号を通過させるフィルタである。
【０００３】
以上のような送信装置では、第１の周波数帯域の送信信号及び第２の周波数帯域の送信信号のそれぞれに対してアイソレータの出力インピーダンスと第１のデュプレクサの入力インピーダンス及び第２のデュプレクサの入力インピーダンスとのインピーダンス整合を最適にする必要がある。そして、特許文献１には説明されていないものの、一般的には、インピーダンス整合をとるための整合回路がアイソレータ内に設けられている。
【０００４】
ただし、第１のデュプレクサと第２のデュプレクサとは通過する信号の周波数帯域が異なっているため、各デュプレクサの通過帯域において入力インピーダンスが５０Ωになるように設計されている。そのため、アイソレータの出力側の整合回路は、第１のデュプレクサの入力インピーダンス及び第２のデュプレクサの入力インピーダンスの両方にインピーダンス整合させることは難しい。したがって、従来のアイソレータの出力側整合回路は、第１のデュプレクサの通過周波数帯域及び第２のデュプレクサの通過周波数帯域の両方に対して最も最適な周波数、例えば第１の周波数帯域と第２の周波数帯域の中間の周波数において整合をとるような整合回路の設計を行っていた。しかし、このような設計では第１周波数帯域の信号及び第２の周波数帯域の信号の両方においてインピーダンスが完全な整合状態とはならないため、送信信号に損失が発生する。また、この送信信号の損失の発生を防ぐために、スイッチと第１のデュプレクサとの間、及び、スイッチと第２のデュプレクサとの間に整合回路を設ける構成も考えられるが、その場合は複数の整合回路を用いるため素子数が多くなり、送信装置が大型化するという問題がある。
【０００５】
以上のように、特許文献１に記載の送信装置は、送信信号に損失を発生させたり、３箇所に整合回路を設ける必要があるので、素子数が多くなり、大型化してしまうという問題を有している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１５４２０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の目的は、送信信号に損失を発生させることなく小型化を図ることが可能な回路モジュールを提供することである。
【課題を解決するための手段】
【０００８】
本発明の一形態に係る回路モジュールは、フェライトと、直流磁界を該フェライトに印加する永久磁石と、該フェライトに設けられ、一端が入力ポートに接続され、他端が出力ポートに接続されている第１の中心電極と、該第１の中心電極と絶縁状態で交差するように該フェライトに設けられ、一端が該出力ポートに接続され、他端がグランドポートに接続されている第２の中心電極と、を有するコアアイソレータと、一方端が前記コアアイソレータの出力ポートに接続され、前記出力ポートから出力される信号を第１の信号経路又は第２の信号経路に出力する分岐部と、前記第１の信号経路に設けられている第１の処理回路と、前記分岐部の前記第１の信号経路側の切替端子に接続されて前記第１の信号経路に設けられ、かつ、前記コアアイソレータの出力インピーダンスと前記第１の処理回路の入力インピーダンスとのインピーダンス整合をとるための第１の整合回路と、を備えていること、を特徴とする。
【発明の効果】
【０００９】
本発明によれば、送信信号に損失を発生させることなく回路モジュールの小型化を図ることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係る回路モジュールの分解斜視図である。
【図２】図１の回路モジュールのブロック図である。
【図３】アイソレータの外観斜視図である。
【図４】中心電極が設けられたフェライトの外観斜視図である。
【図５】フェライトの外観斜視図である。
【図６】コアアイソレータの分解斜視図である。
【図７】アイソレータの等価回路図である。
【発明を実施するための形態】
【００１１】
以下に、本発明の一実施形態に係る回路モジュールについて図面を参照しながら説明する。
【００１２】
（回路モジュールの構成）
まず、回路モジュールの構成について図面を参照しながら説明する。図１は、本発明の一実施形態に係る回路モジュール１の分解斜視図である。図２は、図１の回路モジュール１のブロック図である。なお、図１では、主要な電子部品のみが示されており、チップコンデンサやチップインダクタ等の細かな電子部品については省略してある。
【００１３】
回路モジュール１は、携帯電話等の無線通信機の送信回路の一部を構成しており、複数種類の高周波信号を増幅して出力する。回路モジュール１は、図１及び図２に示すように、回路基板２、送信経路Ｒ１，Ｒ２（図１には図示せず）及び金属ケース５０を備えている。
【００１４】
回路基板２は、図１に示すように、表面及び内部に電気回路が形成された板状のプリント多層基板である。回路基板２は、主面Ｓ１，Ｓ２を有している。
【００１５】
送信経路Ｒ１は、図２に示すように、入力信号ＲＦｉｎ＿ＢＣ０（８００ＭＨｚ帯），ＲＦｉｎ＿ＢＣ３（９００ＭＨｚ帯）を増幅して、出力信号ＲＦｏｕｔ１＿ＢＣ０（８００ＭＨｚ帯），ＲＦｏｕｔ１＿ＢＣ３（９００ＭＨｚ帯）として出力する。送信経路Ｒ１は、図２に示すように、ＳＡＷフィルタ（表面波フィルタ）３ａ，３ｂ、スイッチ４、パワーアンプ（増幅器）６ａ、カプラ７、アイソレータ８ａ、スイッチ９、整合回路１０ａ，１０ｂ及びＳＡＷフィルタ１１ａ〜１１ｄにより構成されている。ＳＡＷフィルタ３ａ，３ｂ、スイッチ４、パワーアンプ６ａ、カプラ７、アイソレータ８ａ、スイッチ９、整合回路１０ａ，１０ｂ及びＳＡＷフィルタ１１ａ〜１１ｄは、図１に示すように、回路基板２の主面Ｓ１上に実装されている電子部品である。
【００１６】
ＳＡＷフィルタ３ａ，３ｂは、図１に示すように、一つの電子部品により構成されており、所定の周波数帯域の信号のみを通過させるバンドパスフィルタである。ＳＡＷフィルタ３ａには、図２に示すように、入力信号ＲＦｉｎ＿ＢＣ３が入力している。また、ＳＡＷフィルタ３ｂには、図２に示すように、入力信号ＲＦｉｎ＿ＢＣ０が入力している。
【００１７】
スイッチ４は、図２に示すように、ＳＡＷフィルタ３ａ，３ｂ及びパワーアンプ６ａに接続されており、ＳＡＷフィルタ３ａから出力されてくる入力信号ＲＦｉｎ＿ＢＣ３、又は、ＳＡＷフィルタ３ｂから出力されてくる入力信号ＲＦｉｎ＿ＢＣ０のいずれかをパワーアンプ６ａに出力する。
【００１８】
パワーアンプ６ａは、スイッチ４から出力されてくる入力信号ＲＦｉｎ＿ＢＣ０，ＲＦｉｎ＿ＢＣ３を増幅する。パワーアンプ６ａは、図２に示すように、後段のカプラ７の入力端子（図示せず）に接続されている。カプラ７は、図２に示すように、アイソレータ８ａの入力端子（図示せず）に接続されている。そして、カプラ７は、パワーアンプ６ａが増幅した入力信号ＲＦｉｎ＿ＢＣ０，ＲＦｉｎ＿ＢＣ３の一部を出力信号Ｃｏｕｐｌｅｒ ｏｕｔとして、回路モジュール１外に分離して出力すると共に、入力信号ＲＦｉｎ＿ＢＣ０，ＲＦｉｎ＿ＢＣ３を後段のアイソレータ８ａに対して出力する。
【００１９】
アイソレータ８ａは、図２に示すように、入力信号ＲＦｉｎ＿ＢＣ０，ＲＦｉｎ＿ＢＣ３を後段のスイッチ９に出力し、スイッチ９側から反射してきた信号をカプラ７側に出力しない非可逆回路素子である。なお、アイソレータ８ａの詳細については後述する。
【００２０】
スイッチ９は、図２に示すように、アイソレータ８ａから出力されてきた入力信号ＲＦｉｎ＿ＢＣ３，ＲＦｉｎ＿ＢＣ０を信号経路ＳＬ１，ＳＬ２に出力する。より詳細には、スイッチ９は、アイソレータ８ａから出力されてきた入力信号ＲＦｉｎ＿ＢＣ３を信号経路ＳＬ１に出力し、アイソレータ８ａから出力されてきた入力信号ＲＦｉｎ＿ＢＣ０を信号経路ＳＬ２に出力する。
【００２１】
ＳＡＷフィルタ１１ａ，１１ｃはそれぞれ、信号経路ＳＬ１，ＳＬ２に設けられており、入力信号ＲＦｉｎ＿ＢＣ３，ＲＦｉｎ＿ＢＣ０に対して所定の処理を施して、出力信号ＲＦｏｕｔ１＿ＢＣ３，ＲＦｏｕｔ１＿ＢＣ０として回路モジュール１外に出力する処理回路を構成している。具体的には、ＳＡＷフィルタ１１ａは、第１の周波数帯域である所定の周波数帯域（９００ＭＨｚ帯）の高周波信号を通過させ、所定の周波数帯域外の高周波信号を通過させないバンドパスフィルタである。ＳＡＷフィルタ１１ｃは、第２の周波数帯域である所定の周波数帯域（８００ＭＨｚ帯）の高周波信号を通過させ、所定の周波数帯域外の高周波信号を通過させないバンドパスフィルタである。なお、ここでの高周波信号を通過させるとは、高周波信号に対する挿入損失が相対的に小さいことを示し、高周波信号を通過させないとは、高周波信号に対する挿入損失が相対的に大きいことを示している。
【００２２】
整合回路１０ａは、信号経路ＳＬ１に設けられ、かつ、アイソレータ８ａに含まれているコアアイソレータ３０ａ（詳細については後述する）の出力インピーダンスとＳＡＷフィルタ１１ａの入力インピーダンスとのインピーダンス整合をとる回路である。整合回路１０ａは、スイッチ９とＳＡＷフィルタ１１ａとの間に設けられ、例えば、コンデンサやインダクタ等の組み合わせにより構成されている。整合回路１０ｂは、信号経路ＳＬ２に設けられ、かつ、アイソレータ８ａに含まれているコアアイソレータ３０ａ（詳細については後述する）の出力インピーダンスとＳＡＷフィルタ１１ｃの入力インピーダンスとのインピーダンス整合をとる回路である。整合回路１０ｂは、スイッチ９とＳＡＷフィルタ１１ｃとの間に設けられ、例えば、コンデンサやインダクタ等の組み合わせにより構成されている。
【００２３】
ＳＡＷフィルタ１１ｂ，１１ｄはそれぞれ、入力信号ＲＦｉｎ１＿ＢＣ３，ＲＦｉｎ１＿ＢＣ０に対して所定の処理を施して、受信回路（図示せず）に出力する。なお、ＳＡＷフィルタ１１ａ，１１ｂは、図１に示すように、一つの電子部品により構成されており、ＳＡＷフィルタ１１ｃ，１１ｄは、図１に示すように、一つの電子部品により構成されている。
【００２４】
送信経路Ｒ２は、図２に示すように、入力信号ＲＦｉｎ＿ＢＣ６（２ＧＨｚ帯）を増幅して、出力信号ＲＦｏｕｔ１＿ＢＣ６（２ＧＨｚ帯）として出力する。送信経路Ｒ２は、図２に示すように、ＳＡＷフィルタ３ｃ、パワーアンプ６ｂ、アイソレータ８ｂ、整合回路１０ｃ及びＳＡＷフィルタ１１ｅ，１１ｆにより構成されている。ＳＡＷフィルタ３ｃ、パワーアンプ６ｂ、アイソレータ８ｂ、整合回路１０ｃ及びＳＡＷフィルタ１１ｅ，１１ｆは、図１に示すように、回路基板２上に実装されている電子部品である。
【００２５】
ＳＡＷフィルタ３ｃは、所定の周波数帯域の信号のみを通過させるバンドパスフィルタである。ＳＡＷフィルタ３ｃには、図２に示すように、入力信号ＲＦｉｎ＿ＢＣ６が入力している。
【００２６】
パワーアンプ６ｂは、図２に示すように、ＳＡＷフィルタ３ｃから出力されてくる入力信号ＲＦｉｎ＿ＢＣ６を増幅する。アイソレータ８ｂは、図２に示すように、入力信号ＲＦｉｎ＿ＢＣ６を後段の整合回路１０ｃへと出力し、整合回路１０ｃ側から反射してきた信号をパワーアンプ６ｂ側に出力しない非可逆回路素子である。なお、アイソレータ８ｂの詳細については後述する。
【００２７】
ＳＡＷフィルタ１１ｅはそれぞれ、入力信号ＲＦｉｎ＿ＢＣ６に対して所定の処理を施して、出力信号ＲＦｏｕｔ１＿ＢＣ６として回路モジュール１外に出力する処理回路を構成している。具体的には、ＳＡＷフィルタ１１ｅは、所定の周波数帯域（２ＧＨｚ帯）の高周波信号を通過させ、所定の周波数帯域外の高周波信号を通過させないバンドパスフィルタである。
【００２８】
整合回路１０ｃは、アイソレータ８ｂに含まれているコアアイソレータ３０ｂ（詳細については後述する）の出力インピーダンスとＳＡＷフィルタ１１ｅの入力インピーダンスとのインピーダンス整合をとる回路である。整合回路１０ｃは、アイソレータ８ｂとＳＡＷフィルタ１１ｅとの間に設けられ、例えば、コンデンサやインダクタ等の組み合わせにより構成されている。
【００２９】
ＳＡＷフィルタ１１ｆは、入力信号ＲＦｉｎ１＿ＢＣ６に対して所定の処理を施して、受信回路（図示せず）に出力する。なお、ＳＡＷフィルタ１１ｅ，１１ｆは、図１に示すように、一つの電子部品により構成されている。
【００３０】
また、図２に示すように、出力信号Ｃｏｕｐｌｅｒ ｏｕｔが出力される配線と信号経路Ｒ２との間には、コンデンサＣｃが設けられている。より詳細には、コンデンサＣｃの一端は、アイソレータ８ｂとパワーアンプ６ｂとの間に接続され、コンデンサＣｃの他端は、出力信号Ｃｏｕｐｌｅｒ ｏｕｔを出力する配線に接続されている。そして、コンデンサＣｃは、パワーアンプ６ｂが増幅した入力信号ＲＦｉｎ＿ＢＣ６の一部を、出力信号Ｃｏｕｐｌｅｒ ｏｕｔとして回路モジュール１外に出力する。
【００３１】
金属ケース５０は、回路基板２に取り付けられており、回路基板２の主面Ｓ１と対向し、かつ、長方形状をなしている主面Ｓ３を有している。そして、金属ケース５０は、主面Ｓ３によって、ＳＡＷフィルタ３ａ〜３ｃ、スイッチ４、パワーアンプ６ａ，６ｂ、カプラ７、アイソレータ８ａ，８ｂ、スイッチ９、整合回路１０ａ〜１０ｃ及びＳＡＷフィルタ１１ａ〜１１fを覆っている。更に、金属ケース５０には、回路基板２内のグランド電極を介して接地電位が印加されている。
【００３２】
（アイソレータの構成）
以下に、アイソレータ８ａ，８ｂについて図面を参照しながら説明する。図３は、アイソレータ８ａの外観斜視図である。図４は、中心電極３５，３６が設けられたフェライト３２の外観斜視図である。図５は、フェライト３２の外観斜視図である。図６は、コアアイソレータ３０ａ，３０ｂの分解斜視図である。
【００３３】
アイソレータ８ａは、集中定数型アイソレータであり、図３に示すように、回路基板２、コアアイソレータ３０ａ、コンデンサＣ１，ＣＳ１及び抵抗Ｒにより構成されている。アイソレータ８ｂも、アイソレータ８ａと同様に、集中定数型アイソレータであり、回路基板２、コアアイソレータ３０ｂ、コンデンサＣ１，ＣＳ１及び抵抗Ｒにより構成されている。ただし、アイソレータ８ａ，８ｂは、直流磁界が外部に漏れることを防止するヨークを有していない。なお、アイソレータ８ａ，８ｂの構成は同じであるので、以下では、アイソレータ８ａを例にとって説明する。
【００３４】
コアアイソレータ３０ａは、図３に示すように、フェライト３２、及び、一対の永久磁石４１により構成されている。なお、本実施形態におけるコアアイソレータ３０ａとは、フェライト３２及び永久磁石４１のみで構成された部分である。フェライト３２には、図４に示すように、表裏の主面３２ａ，３２ｂに互いに電気的に絶縁された中心電極３５，３６が設けられている。ここで、フェライト３２は、互いに対向する平行な主面３２ａ，３２ｂを有する直方体形状をなしている。
【００３５】
また、永久磁石４１は、フェライト３２に対して直流磁界を主面３２ａ，３２ｂに略垂直方向に印加するように主面３２ａ，３２ｂに対して、例えば、エポキシ系の接着剤４２を介して接着されている（図６参照）。永久磁石４１の主面４１ａは、フェライト３２の主面３２ａ，３２ｂと同一寸法である。そして、フェライト３２及び永久磁石４１は、主面３２ａ，３２ｂの外形と主面４１ａの外形とが一致した状態で対向するように、配置されている。
【００３６】
中心電極３５は、導体膜である。すなわち、中心電極３５は、図４に示すように、フェライト３２の主面３２ａにおいて右下から立ち上がって２本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜している。そして、中心電極３５は、左上方に立ち上がり、上面３２ｃ上の中継用電極３５ａを介して主面３２ｂに回り込んでいる。更に、中心電極３５は、主面３２ｂにおいて主面３２ａと透視状態で重なるように２本に分岐するように設けられている。中心電極３５の一端は、下面３２ｄに形成された接続用電極３５ｂに接続されている。また、中心電極３５の他端は、下面３２ｄに形成された接続用電極３５ｃに接続されている。このように、中心電極３５は、フェライト３２に１ターン巻回されている。そして、中心電極３５と以下に説明する中心電極３６とは、間に絶縁膜が設けられることにより互いに絶縁された状態で交差している。中心電極３５，３６の交差角は、必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。
【００３７】
中心電極３６は、導体膜である。中心電極３６は、０．５ターン目３６ａが主面３２ａにおいて右下から左上に長辺に対して比較的大きな角度で傾斜して中心電極３５と交差した状態で形成され、上面３２ｃ上の中継用電極３６ｂを介して主面３２ｂに回り込み、この１ターン目３６ｃが主面３２ｂにおいてほぼ垂直に中心電極３５と交差した状態で形成されている。１ターン目３６ｃの下端部は下面３２ｄの中継用電極３６ｄを介して主面３２ａに回り込み、この１．５ターン目３６ｅが主面３２ａにおいて０．５ターン目３６ａと平行に中心電極３５と交差した状態で形成され、上面３２ｃ上の中継用電極３６ｆを介して主面３２ｂに回り込んでいる。以下同様に、２ターン目３６ｇ、中継用電極３６ｈ、２．５ターン目３６ｉ、中継用電極３６ｊ、３ターン目３６ｋ、中継用電極３６ｌ、３．５ターン目３６ｍ、中継用電極３６ｎ、４ターン目３６ｏ、がフェライト３２の表面にそれぞれ形成されている。また、中心電極３６の両端は、それぞれフェライト３２の下面３２ｄに形成された接続用電極３５ｃ，３６ｐに接続されている。なお、接続用電極３５ｃは中心電極３５及び中心電極３６のそれぞれの端部の接続用電極として共用されている。
【００３８】
また、接続用電極３５ｂ，３５ｃ，３６ｐ及び中継用電極３５ａ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊ，３６ｌ，３６ｎは、フェライト３２の上面３２ｃ及び下面３２ｄに形成された凹部３７（図５参照）に銀、銀合金、銅、銅合金などの電極用導体を塗布又は充填することにより設けられている。また、上面３２ｃ及び下面３２ｄには、各種電極と平行に凹部３８も設けられ、かつ、ダミー電極３９ａ，３９ｂ，３９ｃが設けられている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極は凹部３７，３８に導体膜として形成したものであってもよい。
【００３９】
フェライト３２としてはＹＩＧフェライトなどが用いられている。中心電極３５，３６及び各種電極は、銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフなどの工法で形成可能である。中心電極３５，３６の絶縁膜としては、ガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。これらも印刷、転写、フォトリソグラフなどの工法で形成することができる。
【００４０】
なお、フェライト３２を絶縁膜及び各種電極を含めて磁性体材料にて一体的に焼成することが可能である。この場合、各種電極を高温焼成に耐えるＰｄ，Ａｇ又はＰｄ／Ａｇを用いることになる。
【００４１】
永久磁石４１には、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石４１とフェライト３２とを接着する接着剤４２としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。
【００４２】
回路基板２は、通常のプリント多層基板と同種の樹脂材料からなるが、複数のセラミック絶縁層を積層して得られた多層セラミック基板でもよい。回路基板２の表面には、図３に示すように、コアアイソレータ３０ａ、コンデンサＣ１，ＣＳ１及び抵抗Ｒを実装するための端子電極２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２ｅ，２２ｆ，２２ｉ，２２ｊや入出力用電極、グランド電極（図示せず）等が設けられている。
【００４３】
コアアイソレータ３０ａは、回路基板２上に実装される。具体的には、フェライト３２の下面３２ｄの接続用電極３５ｂ，３５ｃ，３６ｐが回路基板２上の端子電極２１ａ，２１ｂ，２１ｃとリフローはんだ付けされて一体化される。すなわち、コアアイソレータ３０ａは、一直線上に並ぶ端子電極（固定部）２１ａ，２１ｂ，２１ｃにより回路基板２に固定されている。更に、コアアイソレータ３０ａは、永久磁石４１の下面が回路基板２上に接着剤にて一体化される。
【００４４】
また、コンデンサＣ１，ＣＳ１及び抵抗Ｒは、回路基板２上の端子電極２２ａ，２２ｂ，２２ｅ，２２ｆ，２２ｉ，２２ｊとリフローはんだ付けされる。コンデンサＣＳ１は、コアアイソレータ３０ａの入力インピーダンスとカプラ７の出力インピーダンスとのインピーダンス整合をとるための回路である。コアアイソレータ３０ａとコンデンサＣ１，ＣＳ１と抵抗Ｒとは、回路基板２内の配線により接続されており、アイソレータ８ａを構成している。
【００４５】
（アイソレータの回路構成）
次に、アイソレータ８ａ，８ｂの回路構成について図面を参照しながら説明する。図７は、アイソレータ８ａ，８ｂの等価回路図である。
【００４６】
入力ポートＰ１は、コンデンサＣＳ１を介してコンデンサＣ１と抵抗Ｒとに接続されている。コンデンサＣＳ１は、中心電極３５の一端に接続されている。中心電極３５の他端及び中心電極３６の一端は、抵抗Ｒ及びコンデンサＣ１に接続され、かつ、出力ポートＰ２に接続されている。中心電極３６の他端は、グランドポートＰ３に接続されている。
【００４７】
以上の等価回路からなるアイソレータ８ａ，８ｂにおいては、中心電極３５の一端が入力ポートＰ１に接続され他端が出力ポートＰ２に接続され、中心電極３６の一端が出力ポートＰ２に接続され他端がグランドポートＰ３に接続されているため、挿入損失の小さな２ポート型の集中定数型アイソレータとすることができる。
【００４８】
（効果）
以上のように構成された回路モジュール１では、送信信号の損失を発生させることなく小型化を図ることが可能である。より詳細には、特許文献１に記載の送信装置では、アイソレータ内、スイッチと第１のデュプレクサとの間、及び、スイッチと第２のデュプレクサとの間の３箇所に整合回路を設ける必要がある。
【００４９】
一方、回路モジュール１では、図２に示すように、スイッチ９とＳＡＷフィルタ１１ａとの間に、整合回路１０ａが設けられている。これにより、第１の周波数帯域においてコアアイソレータ３０ａの出力インピーダンスとＳＡＷフィルタ１１ａの入力インピーダンスとのインピーダンス整合がとられている。同様に、スイッチ９とＳＡＷフィルタ１１ｃとの間に、整合回路１０ｂが設けられている。これにより、第２の周波数帯域においてコアアイソレータ３０ａの出力インピーダンスとＳＡＷフィルタ１１ｃの入力インピーダンスとのインピーダンス整合がとられている。このような構成により、第１及び第２の周波数帯域の送信信号のそれぞれをインピーダンス整合させることができ、送信信号の損失の発生を防ぐことができる。また、アイソレータ８ａの出力側整合回路の機能を整合回路１０ａと整合回路１０ｂに含めることにより、コアアイソレータ３０ａとスイッチ９との間には、コアアイソレータ３０ａの出力インピーダンスとスイッチ９の入力インピーダンスとのインピーダンス整合をとるための整合回路が設けられていなくてもよい。以上のように、回路モジュール１では、整合回路１０ａ，１０ｂを２箇所に設けるだけで足りる。よって、回路モジュール１では、特許文献１に記載の送信装置に比べて、送信信号の損失を発生させることなく電子部品の数を少なくすることができ、小型化を図ることが可能となる。また、各整合回路をその信号経路を通過する信号の周波数にあわせた最適な設計ができるため、信号経路における損失を低減することができる。
【００５０】
（その他の実施形態）
以上のように構成された回路モジュール１は、前記実施形態に示したものに限らず、その要旨の範囲内において変更可能である。
【００５１】
整合回路１０ａ〜１０ｃは、インピーダンス整合をとるための回路であるとしたが、例えば、所定の周波数帯域の信号を通過するフィルタとして機能していてもよい。整合回路１０ａ〜１０ｃは、パワーアンプ６ａ，６ｂよりも後段に設けられているので、パワーアンプ６ａ，６ｂにて発生した高次高調波を除くことができる。
【００５２】
また、図１では、コアアイソレータ３０ａ，３０ｂは、離されて配置されているが、隣り合った状態で配置されていてもよい。コアアイソレータ３０ａ，３０ｂが隣り合って配置されている場合には、整合回路１０ａ又は整合回路１０ｂは、コアアイソレータ３０ａ，３０ｂ間に位置するように回路基板２上に実装されていることが望ましい。これにより、整合回路１０ａ又は整合回路１０ｂがシールドとして機能して、コアアイソレータ３０ａの直流磁界がコアアイソレータ３０ｂの直流磁界に影響をおよぼすことを抑制できるとともに、コアアイソレータ３０ｂの直流磁界がコアアイソレータ３０ａの直流磁界に影響をおよぼすことを抑制できる。
【産業上の利用可能性】
【００５３】
以上のように、本発明は、回路モジュールに有用であり、特に、送信信号の損失を発生させることなく小型化を図ることができる点において優れている。
【符号の説明】
【００５４】
Ｃ１，ＣＳ１ コンデンサ
Ｒ１，Ｒ２ 送信経路
１ 回路モジュール
２ 回路基板
３ａ〜３ｃ，１１ａ〜１１ｆ ＳＡＷフィルタ
４，９ スイッチ
６ａ，６ｂ パワーアンプ
８ａ，８ｂ アイソレータ
１０ａ〜１０ｃ 整合回路
５０ 金属ケース
【技術分野】
【０００１】
本発明は、回路モジュールに関し、より特定的には、アイソレータを備えている回路モジュールに関する。
【背景技術】
【０００２】
従来の回路モジュールとしては、例えば、特許文献１に記載の送信装置が知られている。該送信装置は、電力増幅器、アイソレータ、スイッチ、第１のデュプレクサ及び第２のデュプレクサを備えている。電力増幅器は、異なる複数の周波数帯である第１の周波数帯域の送信信号及び第２の周波数帯域の送信信号を増幅してアイソレータに出力する、いわゆるマルチバンド対応の電力増幅器である。アイソレータは、電力増幅器から出力されてきた第１の周波数帯域の送信信号及び第２の周波数帯域の送信信号を通過させ、電力増幅器の反対側から入力してくる信号を電力増幅器に出力しない。スイッチは、アイソレータを通過してきた送信信号を第１のデュプレクサ又は第２のデュプレクサに対して出力する。第１のデュプレクサは、第１の周波数帯域の送信信号を通過させるフィルタであり、第２のデュプレクサは、第２の周波数帯域の送信信号を通過させるフィルタである。
【０００３】
以上のような送信装置では、第１の周波数帯域の送信信号及び第２の周波数帯域の送信信号のそれぞれに対してアイソレータの出力インピーダンスと第１のデュプレクサの入力インピーダンス及び第２のデュプレクサの入力インピーダンスとのインピーダンス整合を最適にする必要がある。そして、特許文献１には説明されていないものの、一般的には、インピーダンス整合をとるための整合回路がアイソレータ内に設けられている。
【０００４】
ただし、第１のデュプレクサと第２のデュプレクサとは通過する信号の周波数帯域が異なっているため、各デュプレクサの通過帯域において入力インピーダンスが５０Ωになるように設計されている。そのため、アイソレータの出力側の整合回路は、第１のデュプレクサの入力インピーダンス及び第２のデュプレクサの入力インピーダンスの両方にインピーダンス整合させることは難しい。したがって、従来のアイソレータの出力側整合回路は、第１のデュプレクサの通過周波数帯域及び第２のデュプレクサの通過周波数帯域の両方に対して最も最適な周波数、例えば第１の周波数帯域と第２の周波数帯域の中間の周波数において整合をとるような整合回路の設計を行っていた。しかし、このような設計では第１周波数帯域の信号及び第２の周波数帯域の信号の両方においてインピーダンスが完全な整合状態とはならないため、送信信号に損失が発生する。また、この送信信号の損失の発生を防ぐために、スイッチと第１のデュプレクサとの間、及び、スイッチと第２のデュプレクサとの間に整合回路を設ける構成も考えられるが、その場合は複数の整合回路を用いるため素子数が多くなり、送信装置が大型化するという問題がある。
【０００５】
以上のように、特許文献１に記載の送信装置は、送信信号に損失を発生させたり、３箇所に整合回路を設ける必要があるので、素子数が多くなり、大型化してしまうという問題を有している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１５４２０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の目的は、送信信号に損失を発生させることなく小型化を図ることが可能な回路モジュールを提供することである。
【課題を解決するための手段】
【０００８】
本発明の一形態に係る回路モジュールは、フェライトと、直流磁界を該フェライトに印加する永久磁石と、該フェライトに設けられ、一端が入力ポートに接続され、他端が出力ポートに接続されている第１の中心電極と、該第１の中心電極と絶縁状態で交差するように該フェライトに設けられ、一端が該出力ポートに接続され、他端がグランドポートに接続されている第２の中心電極と、を有するコアアイソレータと、一方端が前記コアアイソレータの出力ポートに接続され、前記出力ポートから出力される信号を第１の信号経路又は第２の信号経路に出力する分岐部と、前記第１の信号経路に設けられている第１の処理回路と、前記分岐部の前記第１の信号経路側の切替端子に接続されて前記第１の信号経路に設けられ、かつ、前記コアアイソレータの出力インピーダンスと前記第１の処理回路の入力インピーダンスとのインピーダンス整合をとるための第１の整合回路と、を備えていること、を特徴とする。
【発明の効果】
【０００９】
本発明によれば、送信信号に損失を発生させることなく回路モジュールの小型化を図ることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係る回路モジュールの分解斜視図である。
【図２】図１の回路モジュールのブロック図である。
【図３】アイソレータの外観斜視図である。
【図４】中心電極が設けられたフェライトの外観斜視図である。
【図５】フェライトの外観斜視図である。
【図６】コアアイソレータの分解斜視図である。
【図７】アイソレータの等価回路図である。
【発明を実施するための形態】
【００１１】
以下に、本発明の一実施形態に係る回路モジュールについて図面を参照しながら説明する。
【００１２】
（回路モジュールの構成）
まず、回路モジュールの構成について図面を参照しながら説明する。図１は、本発明の一実施形態に係る回路モジュール１の分解斜視図である。図２は、図１の回路モジュール１のブロック図である。なお、図１では、主要な電子部品のみが示されており、チップコンデンサやチップインダクタ等の細かな電子部品については省略してある。
【００１３】
回路モジュール１は、携帯電話等の無線通信機の送信回路の一部を構成しており、複数種類の高周波信号を増幅して出力する。回路モジュール１は、図１及び図２に示すように、回路基板２、送信経路Ｒ１，Ｒ２（図１には図示せず）及び金属ケース５０を備えている。
【００１４】
回路基板２は、図１に示すように、表面及び内部に電気回路が形成された板状のプリント多層基板である。回路基板２は、主面Ｓ１，Ｓ２を有している。
【００１５】
送信経路Ｒ１は、図２に示すように、入力信号ＲＦｉｎ＿ＢＣ０（８００ＭＨｚ帯），ＲＦｉｎ＿ＢＣ３（９００ＭＨｚ帯）を増幅して、出力信号ＲＦｏｕｔ１＿ＢＣ０（８００ＭＨｚ帯），ＲＦｏｕｔ１＿ＢＣ３（９００ＭＨｚ帯）として出力する。送信経路Ｒ１は、図２に示すように、ＳＡＷフィルタ（表面波フィルタ）３ａ，３ｂ、スイッチ４、パワーアンプ（増幅器）６ａ、カプラ７、アイソレータ８ａ、スイッチ９、整合回路１０ａ，１０ｂ及びＳＡＷフィルタ１１ａ〜１１ｄにより構成されている。ＳＡＷフィルタ３ａ，３ｂ、スイッチ４、パワーアンプ６ａ、カプラ７、アイソレータ８ａ、スイッチ９、整合回路１０ａ，１０ｂ及びＳＡＷフィルタ１１ａ〜１１ｄは、図１に示すように、回路基板２の主面Ｓ１上に実装されている電子部品である。
【００１６】
ＳＡＷフィルタ３ａ，３ｂは、図１に示すように、一つの電子部品により構成されており、所定の周波数帯域の信号のみを通過させるバンドパスフィルタである。ＳＡＷフィルタ３ａには、図２に示すように、入力信号ＲＦｉｎ＿ＢＣ３が入力している。また、ＳＡＷフィルタ３ｂには、図２に示すように、入力信号ＲＦｉｎ＿ＢＣ０が入力している。
【００１７】
スイッチ４は、図２に示すように、ＳＡＷフィルタ３ａ，３ｂ及びパワーアンプ６ａに接続されており、ＳＡＷフィルタ３ａから出力されてくる入力信号ＲＦｉｎ＿ＢＣ３、又は、ＳＡＷフィルタ３ｂから出力されてくる入力信号ＲＦｉｎ＿ＢＣ０のいずれかをパワーアンプ６ａに出力する。
【００１８】
パワーアンプ６ａは、スイッチ４から出力されてくる入力信号ＲＦｉｎ＿ＢＣ０，ＲＦｉｎ＿ＢＣ３を増幅する。パワーアンプ６ａは、図２に示すように、後段のカプラ７の入力端子（図示せず）に接続されている。カプラ７は、図２に示すように、アイソレータ８ａの入力端子（図示せず）に接続されている。そして、カプラ７は、パワーアンプ６ａが増幅した入力信号ＲＦｉｎ＿ＢＣ０，ＲＦｉｎ＿ＢＣ３の一部を出力信号Ｃｏｕｐｌｅｒ ｏｕｔとして、回路モジュール１外に分離して出力すると共に、入力信号ＲＦｉｎ＿ＢＣ０，ＲＦｉｎ＿ＢＣ３を後段のアイソレータ８ａに対して出力する。
【００１９】
アイソレータ８ａは、図２に示すように、入力信号ＲＦｉｎ＿ＢＣ０，ＲＦｉｎ＿ＢＣ３を後段のスイッチ９に出力し、スイッチ９側から反射してきた信号をカプラ７側に出力しない非可逆回路素子である。なお、アイソレータ８ａの詳細については後述する。
【００２０】
スイッチ９は、図２に示すように、アイソレータ８ａから出力されてきた入力信号ＲＦｉｎ＿ＢＣ３，ＲＦｉｎ＿ＢＣ０を信号経路ＳＬ１，ＳＬ２に出力する。より詳細には、スイッチ９は、アイソレータ８ａから出力されてきた入力信号ＲＦｉｎ＿ＢＣ３を信号経路ＳＬ１に出力し、アイソレータ８ａから出力されてきた入力信号ＲＦｉｎ＿ＢＣ０を信号経路ＳＬ２に出力する。
【００２１】
ＳＡＷフィルタ１１ａ，１１ｃはそれぞれ、信号経路ＳＬ１，ＳＬ２に設けられており、入力信号ＲＦｉｎ＿ＢＣ３，ＲＦｉｎ＿ＢＣ０に対して所定の処理を施して、出力信号ＲＦｏｕｔ１＿ＢＣ３，ＲＦｏｕｔ１＿ＢＣ０として回路モジュール１外に出力する処理回路を構成している。具体的には、ＳＡＷフィルタ１１ａは、第１の周波数帯域である所定の周波数帯域（９００ＭＨｚ帯）の高周波信号を通過させ、所定の周波数帯域外の高周波信号を通過させないバンドパスフィルタである。ＳＡＷフィルタ１１ｃは、第２の周波数帯域である所定の周波数帯域（８００ＭＨｚ帯）の高周波信号を通過させ、所定の周波数帯域外の高周波信号を通過させないバンドパスフィルタである。なお、ここでの高周波信号を通過させるとは、高周波信号に対する挿入損失が相対的に小さいことを示し、高周波信号を通過させないとは、高周波信号に対する挿入損失が相対的に大きいことを示している。
【００２２】
整合回路１０ａは、信号経路ＳＬ１に設けられ、かつ、アイソレータ８ａに含まれているコアアイソレータ３０ａ（詳細については後述する）の出力インピーダンスとＳＡＷフィルタ１１ａの入力インピーダンスとのインピーダンス整合をとる回路である。整合回路１０ａは、スイッチ９とＳＡＷフィルタ１１ａとの間に設けられ、例えば、コンデンサやインダクタ等の組み合わせにより構成されている。整合回路１０ｂは、信号経路ＳＬ２に設けられ、かつ、アイソレータ８ａに含まれているコアアイソレータ３０ａ（詳細については後述する）の出力インピーダンスとＳＡＷフィルタ１１ｃの入力インピーダンスとのインピーダンス整合をとる回路である。整合回路１０ｂは、スイッチ９とＳＡＷフィルタ１１ｃとの間に設けられ、例えば、コンデンサやインダクタ等の組み合わせにより構成されている。
【００２３】
ＳＡＷフィルタ１１ｂ，１１ｄはそれぞれ、入力信号ＲＦｉｎ１＿ＢＣ３，ＲＦｉｎ１＿ＢＣ０に対して所定の処理を施して、受信回路（図示せず）に出力する。なお、ＳＡＷフィルタ１１ａ，１１ｂは、図１に示すように、一つの電子部品により構成されており、ＳＡＷフィルタ１１ｃ，１１ｄは、図１に示すように、一つの電子部品により構成されている。
【００２４】
送信経路Ｒ２は、図２に示すように、入力信号ＲＦｉｎ＿ＢＣ６（２ＧＨｚ帯）を増幅して、出力信号ＲＦｏｕｔ１＿ＢＣ６（２ＧＨｚ帯）として出力する。送信経路Ｒ２は、図２に示すように、ＳＡＷフィルタ３ｃ、パワーアンプ６ｂ、アイソレータ８ｂ、整合回路１０ｃ及びＳＡＷフィルタ１１ｅ，１１ｆにより構成されている。ＳＡＷフィルタ３ｃ、パワーアンプ６ｂ、アイソレータ８ｂ、整合回路１０ｃ及びＳＡＷフィルタ１１ｅ，１１ｆは、図１に示すように、回路基板２上に実装されている電子部品である。
【００２５】
ＳＡＷフィルタ３ｃは、所定の周波数帯域の信号のみを通過させるバンドパスフィルタである。ＳＡＷフィルタ３ｃには、図２に示すように、入力信号ＲＦｉｎ＿ＢＣ６が入力している。
【００２６】
パワーアンプ６ｂは、図２に示すように、ＳＡＷフィルタ３ｃから出力されてくる入力信号ＲＦｉｎ＿ＢＣ６を増幅する。アイソレータ８ｂは、図２に示すように、入力信号ＲＦｉｎ＿ＢＣ６を後段の整合回路１０ｃへと出力し、整合回路１０ｃ側から反射してきた信号をパワーアンプ６ｂ側に出力しない非可逆回路素子である。なお、アイソレータ８ｂの詳細については後述する。
【００２７】
ＳＡＷフィルタ１１ｅはそれぞれ、入力信号ＲＦｉｎ＿ＢＣ６に対して所定の処理を施して、出力信号ＲＦｏｕｔ１＿ＢＣ６として回路モジュール１外に出力する処理回路を構成している。具体的には、ＳＡＷフィルタ１１ｅは、所定の周波数帯域（２ＧＨｚ帯）の高周波信号を通過させ、所定の周波数帯域外の高周波信号を通過させないバンドパスフィルタである。
【００２８】
整合回路１０ｃは、アイソレータ８ｂに含まれているコアアイソレータ３０ｂ（詳細については後述する）の出力インピーダンスとＳＡＷフィルタ１１ｅの入力インピーダンスとのインピーダンス整合をとる回路である。整合回路１０ｃは、アイソレータ８ｂとＳＡＷフィルタ１１ｅとの間に設けられ、例えば、コンデンサやインダクタ等の組み合わせにより構成されている。
【００２９】
ＳＡＷフィルタ１１ｆは、入力信号ＲＦｉｎ１＿ＢＣ６に対して所定の処理を施して、受信回路（図示せず）に出力する。なお、ＳＡＷフィルタ１１ｅ，１１ｆは、図１に示すように、一つの電子部品により構成されている。
【００３０】
また、図２に示すように、出力信号Ｃｏｕｐｌｅｒ ｏｕｔが出力される配線と信号経路Ｒ２との間には、コンデンサＣｃが設けられている。より詳細には、コンデンサＣｃの一端は、アイソレータ８ｂとパワーアンプ６ｂとの間に接続され、コンデンサＣｃの他端は、出力信号Ｃｏｕｐｌｅｒ ｏｕｔを出力する配線に接続されている。そして、コンデンサＣｃは、パワーアンプ６ｂが増幅した入力信号ＲＦｉｎ＿ＢＣ６の一部を、出力信号Ｃｏｕｐｌｅｒ ｏｕｔとして回路モジュール１外に出力する。
【００３１】
金属ケース５０は、回路基板２に取り付けられており、回路基板２の主面Ｓ１と対向し、かつ、長方形状をなしている主面Ｓ３を有している。そして、金属ケース５０は、主面Ｓ３によって、ＳＡＷフィルタ３ａ〜３ｃ、スイッチ４、パワーアンプ６ａ，６ｂ、カプラ７、アイソレータ８ａ，８ｂ、スイッチ９、整合回路１０ａ〜１０ｃ及びＳＡＷフィルタ１１ａ〜１１fを覆っている。更に、金属ケース５０には、回路基板２内のグランド電極を介して接地電位が印加されている。
【００３２】
（アイソレータの構成）
以下に、アイソレータ８ａ，８ｂについて図面を参照しながら説明する。図３は、アイソレータ８ａの外観斜視図である。図４は、中心電極３５，３６が設けられたフェライト３２の外観斜視図である。図５は、フェライト３２の外観斜視図である。図６は、コアアイソレータ３０ａ，３０ｂの分解斜視図である。
【００３３】
アイソレータ８ａは、集中定数型アイソレータであり、図３に示すように、回路基板２、コアアイソレータ３０ａ、コンデンサＣ１，ＣＳ１及び抵抗Ｒにより構成されている。アイソレータ８ｂも、アイソレータ８ａと同様に、集中定数型アイソレータであり、回路基板２、コアアイソレータ３０ｂ、コンデンサＣ１，ＣＳ１及び抵抗Ｒにより構成されている。ただし、アイソレータ８ａ，８ｂは、直流磁界が外部に漏れることを防止するヨークを有していない。なお、アイソレータ８ａ，８ｂの構成は同じであるので、以下では、アイソレータ８ａを例にとって説明する。
【００３４】
コアアイソレータ３０ａは、図３に示すように、フェライト３２、及び、一対の永久磁石４１により構成されている。なお、本実施形態におけるコアアイソレータ３０ａとは、フェライト３２及び永久磁石４１のみで構成された部分である。フェライト３２には、図４に示すように、表裏の主面３２ａ，３２ｂに互いに電気的に絶縁された中心電極３５，３６が設けられている。ここで、フェライト３２は、互いに対向する平行な主面３２ａ，３２ｂを有する直方体形状をなしている。
【００３５】
また、永久磁石４１は、フェライト３２に対して直流磁界を主面３２ａ，３２ｂに略垂直方向に印加するように主面３２ａ，３２ｂに対して、例えば、エポキシ系の接着剤４２を介して接着されている（図６参照）。永久磁石４１の主面４１ａは、フェライト３２の主面３２ａ，３２ｂと同一寸法である。そして、フェライト３２及び永久磁石４１は、主面３２ａ，３２ｂの外形と主面４１ａの外形とが一致した状態で対向するように、配置されている。
【００３６】
中心電極３５は、導体膜である。すなわち、中心電極３５は、図４に示すように、フェライト３２の主面３２ａにおいて右下から立ち上がって２本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜している。そして、中心電極３５は、左上方に立ち上がり、上面３２ｃ上の中継用電極３５ａを介して主面３２ｂに回り込んでいる。更に、中心電極３５は、主面３２ｂにおいて主面３２ａと透視状態で重なるように２本に分岐するように設けられている。中心電極３５の一端は、下面３２ｄに形成された接続用電極３５ｂに接続されている。また、中心電極３５の他端は、下面３２ｄに形成された接続用電極３５ｃに接続されている。このように、中心電極３５は、フェライト３２に１ターン巻回されている。そして、中心電極３５と以下に説明する中心電極３６とは、間に絶縁膜が設けられることにより互いに絶縁された状態で交差している。中心電極３５，３６の交差角は、必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。
【００３７】
中心電極３６は、導体膜である。中心電極３６は、０．５ターン目３６ａが主面３２ａにおいて右下から左上に長辺に対して比較的大きな角度で傾斜して中心電極３５と交差した状態で形成され、上面３２ｃ上の中継用電極３６ｂを介して主面３２ｂに回り込み、この１ターン目３６ｃが主面３２ｂにおいてほぼ垂直に中心電極３５と交差した状態で形成されている。１ターン目３６ｃの下端部は下面３２ｄの中継用電極３６ｄを介して主面３２ａに回り込み、この１．５ターン目３６ｅが主面３２ａにおいて０．５ターン目３６ａと平行に中心電極３５と交差した状態で形成され、上面３２ｃ上の中継用電極３６ｆを介して主面３２ｂに回り込んでいる。以下同様に、２ターン目３６ｇ、中継用電極３６ｈ、２．５ターン目３６ｉ、中継用電極３６ｊ、３ターン目３６ｋ、中継用電極３６ｌ、３．５ターン目３６ｍ、中継用電極３６ｎ、４ターン目３６ｏ、がフェライト３２の表面にそれぞれ形成されている。また、中心電極３６の両端は、それぞれフェライト３２の下面３２ｄに形成された接続用電極３５ｃ，３６ｐに接続されている。なお、接続用電極３５ｃは中心電極３５及び中心電極３６のそれぞれの端部の接続用電極として共用されている。
【００３８】
また、接続用電極３５ｂ，３５ｃ，３６ｐ及び中継用電極３５ａ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊ，３６ｌ，３６ｎは、フェライト３２の上面３２ｃ及び下面３２ｄに形成された凹部３７（図５参照）に銀、銀合金、銅、銅合金などの電極用導体を塗布又は充填することにより設けられている。また、上面３２ｃ及び下面３２ｄには、各種電極と平行に凹部３８も設けられ、かつ、ダミー電極３９ａ，３９ｂ，３９ｃが設けられている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極は凹部３７，３８に導体膜として形成したものであってもよい。
【００３９】
フェライト３２としてはＹＩＧフェライトなどが用いられている。中心電極３５，３６及び各種電極は、銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフなどの工法で形成可能である。中心電極３５，３６の絶縁膜としては、ガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。これらも印刷、転写、フォトリソグラフなどの工法で形成することができる。
【００４０】
なお、フェライト３２を絶縁膜及び各種電極を含めて磁性体材料にて一体的に焼成することが可能である。この場合、各種電極を高温焼成に耐えるＰｄ，Ａｇ又はＰｄ／Ａｇを用いることになる。
【００４１】
永久磁石４１には、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石４１とフェライト３２とを接着する接着剤４２としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。
【００４２】
回路基板２は、通常のプリント多層基板と同種の樹脂材料からなるが、複数のセラミック絶縁層を積層して得られた多層セラミック基板でもよい。回路基板２の表面には、図３に示すように、コアアイソレータ３０ａ、コンデンサＣ１，ＣＳ１及び抵抗Ｒを実装するための端子電極２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２ｅ，２２ｆ，２２ｉ，２２ｊや入出力用電極、グランド電極（図示せず）等が設けられている。
【００４３】
コアアイソレータ３０ａは、回路基板２上に実装される。具体的には、フェライト３２の下面３２ｄの接続用電極３５ｂ，３５ｃ，３６ｐが回路基板２上の端子電極２１ａ，２１ｂ，２１ｃとリフローはんだ付けされて一体化される。すなわち、コアアイソレータ３０ａは、一直線上に並ぶ端子電極（固定部）２１ａ，２１ｂ，２１ｃにより回路基板２に固定されている。更に、コアアイソレータ３０ａは、永久磁石４１の下面が回路基板２上に接着剤にて一体化される。
【００４４】
また、コンデンサＣ１，ＣＳ１及び抵抗Ｒは、回路基板２上の端子電極２２ａ，２２ｂ，２２ｅ，２２ｆ，２２ｉ，２２ｊとリフローはんだ付けされる。コンデンサＣＳ１は、コアアイソレータ３０ａの入力インピーダンスとカプラ７の出力インピーダンスとのインピーダンス整合をとるための回路である。コアアイソレータ３０ａとコンデンサＣ１，ＣＳ１と抵抗Ｒとは、回路基板２内の配線により接続されており、アイソレータ８ａを構成している。
【００４５】
（アイソレータの回路構成）
次に、アイソレータ８ａ，８ｂの回路構成について図面を参照しながら説明する。図７は、アイソレータ８ａ，８ｂの等価回路図である。
【００４６】
入力ポートＰ１は、コンデンサＣＳ１を介してコンデンサＣ１と抵抗Ｒとに接続されている。コンデンサＣＳ１は、中心電極３５の一端に接続されている。中心電極３５の他端及び中心電極３６の一端は、抵抗Ｒ及びコンデンサＣ１に接続され、かつ、出力ポートＰ２に接続されている。中心電極３６の他端は、グランドポートＰ３に接続されている。
【００４７】
以上の等価回路からなるアイソレータ８ａ，８ｂにおいては、中心電極３５の一端が入力ポートＰ１に接続され他端が出力ポートＰ２に接続され、中心電極３６の一端が出力ポートＰ２に接続され他端がグランドポートＰ３に接続されているため、挿入損失の小さな２ポート型の集中定数型アイソレータとすることができる。
【００４８】
（効果）
以上のように構成された回路モジュール１では、送信信号の損失を発生させることなく小型化を図ることが可能である。より詳細には、特許文献１に記載の送信装置では、アイソレータ内、スイッチと第１のデュプレクサとの間、及び、スイッチと第２のデュプレクサとの間の３箇所に整合回路を設ける必要がある。
【００４９】
一方、回路モジュール１では、図２に示すように、スイッチ９とＳＡＷフィルタ１１ａとの間に、整合回路１０ａが設けられている。これにより、第１の周波数帯域においてコアアイソレータ３０ａの出力インピーダンスとＳＡＷフィルタ１１ａの入力インピーダンスとのインピーダンス整合がとられている。同様に、スイッチ９とＳＡＷフィルタ１１ｃとの間に、整合回路１０ｂが設けられている。これにより、第２の周波数帯域においてコアアイソレータ３０ａの出力インピーダンスとＳＡＷフィルタ１１ｃの入力インピーダンスとのインピーダンス整合がとられている。このような構成により、第１及び第２の周波数帯域の送信信号のそれぞれをインピーダンス整合させることができ、送信信号の損失の発生を防ぐことができる。また、アイソレータ８ａの出力側整合回路の機能を整合回路１０ａと整合回路１０ｂに含めることにより、コアアイソレータ３０ａとスイッチ９との間には、コアアイソレータ３０ａの出力インピーダンスとスイッチ９の入力インピーダンスとのインピーダンス整合をとるための整合回路が設けられていなくてもよい。以上のように、回路モジュール１では、整合回路１０ａ，１０ｂを２箇所に設けるだけで足りる。よって、回路モジュール１では、特許文献１に記載の送信装置に比べて、送信信号の損失を発生させることなく電子部品の数を少なくすることができ、小型化を図ることが可能となる。また、各整合回路をその信号経路を通過する信号の周波数にあわせた最適な設計ができるため、信号経路における損失を低減することができる。
【００５０】
（その他の実施形態）
以上のように構成された回路モジュール１は、前記実施形態に示したものに限らず、その要旨の範囲内において変更可能である。
【００５１】
整合回路１０ａ〜１０ｃは、インピーダンス整合をとるための回路であるとしたが、例えば、所定の周波数帯域の信号を通過するフィルタとして機能していてもよい。整合回路１０ａ〜１０ｃは、パワーアンプ６ａ，６ｂよりも後段に設けられているので、パワーアンプ６ａ，６ｂにて発生した高次高調波を除くことができる。
【００５２】
また、図１では、コアアイソレータ３０ａ，３０ｂは、離されて配置されているが、隣り合った状態で配置されていてもよい。コアアイソレータ３０ａ，３０ｂが隣り合って配置されている場合には、整合回路１０ａ又は整合回路１０ｂは、コアアイソレータ３０ａ，３０ｂ間に位置するように回路基板２上に実装されていることが望ましい。これにより、整合回路１０ａ又は整合回路１０ｂがシールドとして機能して、コアアイソレータ３０ａの直流磁界がコアアイソレータ３０ｂの直流磁界に影響をおよぼすことを抑制できるとともに、コアアイソレータ３０ｂの直流磁界がコアアイソレータ３０ａの直流磁界に影響をおよぼすことを抑制できる。
【産業上の利用可能性】
【００５３】
以上のように、本発明は、回路モジュールに有用であり、特に、送信信号の損失を発生させることなく小型化を図ることができる点において優れている。
【符号の説明】
【００５４】
Ｃ１，ＣＳ１ コンデンサ
Ｒ１，Ｒ２ 送信経路
１ 回路モジュール
２ 回路基板
３ａ〜３ｃ，１１ａ〜１１ｆ ＳＡＷフィルタ
４，９ スイッチ
６ａ，６ｂ パワーアンプ
８ａ，８ｂ アイソレータ
１０ａ〜１０ｃ 整合回路
５０ 金属ケース
【特許請求の範囲】
【請求項１】
フェライトと、直流磁界を該フェライトに印加する永久磁石と、該フェライトに設けられ、一端が入力ポートに接続され、他端が出力ポートに接続されている第１の中心電極と、該第１の中心電極と絶縁状態で交差するように該フェライトに設けられ、一端が該出力ポートに接続され、他端がグランドポートに接続されている第２の中心電極と、を有するコアアイソレータと、
一方端が前記コアアイソレータの出力ポートに接続され、前記出力ポートから出力される信号を第１の信号経路又は第２の信号経路に出力する分岐部と、
前記第１の信号経路に設けられている第１の処理回路と、
前記分岐部の前記第１の信号経路側の切替端子に接続されて前記第１の信号経路に設けられ、かつ、前記コアアイソレータの出力インピーダンスと前記第１の処理回路の入力インピーダンスとのインピーダンス整合をとるための第１の整合回路と、
を備えていること、
を特徴とする回路モジュール。
【請求項２】
前記回路モジュールは、
前記第２の信号経路に設けられている第２の処理回路と、
前記分岐部の前記第２の信号経路側の切替端子に接続されて前記第２の信号経路に設けられ、かつ、前記コアアイソレータの出力インピーダンスと前記第２の処理回路の入力インピーダンスとのインピーダンス整合をとるための第２の整合回路と、
を更に備えていること、
を特徴とする請求項１に記載の回路モジュール。
【請求項３】
前記第１の処理回路及び／又は前記第２の処理回路は、第１の周波数帯域の高周波信号を通過させ、該第１の周波数帯域以外の高周波信号を通過させないフィルタであること、
を特徴とする請求項１又は請求項２のいずれかに記載の回路モジュール。
【請求項４】
前記第１の整合回路及び／又は前記第２の整合回路は、フィルタとして機能していること、
を特徴とする請求項２又は請求項３のいずれかに記載の回路モジュール。
【請求項５】
前記コアアイソレータと前記分岐部との間には、該コアアイソレータの出力インピーダンスと前記第１の処理回路の入力インピーダンスとを整合させるための整合回路が設けられていないこと、
を特徴とする請求項１ないし請求項４のいずれかに記載の回路モジュール。
【請求項６】
前記回路モジュールは、
回路基板を、
更に備えており、
前記コアアイソレータは、前記回路基板上に複数実装されており、
前記第１の整合回路又は前記第２の整合回路は、前記コアアイソレータ間に位置するように前記回路基板上に実装されていること、
を特徴とする請求項２ないし請求項５のいずれかに記載の回路モジュール。
【請求項１】
フェライトと、直流磁界を該フェライトに印加する永久磁石と、該フェライトに設けられ、一端が入力ポートに接続され、他端が出力ポートに接続されている第１の中心電極と、該第１の中心電極と絶縁状態で交差するように該フェライトに設けられ、一端が該出力ポートに接続され、他端がグランドポートに接続されている第２の中心電極と、を有するコアアイソレータと、
一方端が前記コアアイソレータの出力ポートに接続され、前記出力ポートから出力される信号を第１の信号経路又は第２の信号経路に出力する分岐部と、
前記第１の信号経路に設けられている第１の処理回路と、
前記分岐部の前記第１の信号経路側の切替端子に接続されて前記第１の信号経路に設けられ、かつ、前記コアアイソレータの出力インピーダンスと前記第１の処理回路の入力インピーダンスとのインピーダンス整合をとるための第１の整合回路と、
を備えていること、
を特徴とする回路モジュール。
【請求項２】
前記回路モジュールは、
前記第２の信号経路に設けられている第２の処理回路と、
前記分岐部の前記第２の信号経路側の切替端子に接続されて前記第２の信号経路に設けられ、かつ、前記コアアイソレータの出力インピーダンスと前記第２の処理回路の入力インピーダンスとのインピーダンス整合をとるための第２の整合回路と、
を更に備えていること、
を特徴とする請求項１に記載の回路モジュール。
【請求項３】
前記第１の処理回路及び／又は前記第２の処理回路は、第１の周波数帯域の高周波信号を通過させ、該第１の周波数帯域以外の高周波信号を通過させないフィルタであること、
を特徴とする請求項１又は請求項２のいずれかに記載の回路モジュール。
【請求項４】
前記第１の整合回路及び／又は前記第２の整合回路は、フィルタとして機能していること、
を特徴とする請求項２又は請求項３のいずれかに記載の回路モジュール。
【請求項５】
前記コアアイソレータと前記分岐部との間には、該コアアイソレータの出力インピーダンスと前記第１の処理回路の入力インピーダンスとを整合させるための整合回路が設けられていないこと、
を特徴とする請求項１ないし請求項４のいずれかに記載の回路モジュール。
【請求項６】
前記回路モジュールは、
回路基板を、
更に備えており、
前記コアアイソレータは、前記回路基板上に複数実装されており、
前記第１の整合回路又は前記第２の整合回路は、前記コアアイソレータ間に位置するように前記回路基板上に実装されていること、
を特徴とする請求項２ないし請求項５のいずれかに記載の回路モジュール。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−１９９７２１（Ｐ２０１１−１９９７２１Ａ）
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願番号】特願２０１０−６５９４０（Ｐ２０１０−６５９４０）
【出願日】平成２２年３月２３日（２０１０．３．２３）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願日】平成２２年３月２３日（２０１０．３．２３）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
[ Back to top ]