微細構造の作製方法
【課題】微細構造を制御された位置に、高精度に高密度で形成することができる、量産に適した微細構造の作製方法を提供すること。
【解決手段】半導体基板２上に、当該基板の半導体材料の格子定数よりも大きな格子定数を有する半導体材料をエピタキシャル成長させることにより三次元の微細構造６を作製する場合において、当該エピタキシャル成長処理を行うに先だって、電子ビームリソグラフィー技術及びウェットエッチング技術を用いて上記半導体基板２に予め段差構造２ａを形成し、当該段差構造の特定領域に上記エピタキシャル成長を行わせることにより、半導体基板上の所望位置に選択的に上記三次元の微細構造を形成せしめる。
【解決手段】半導体基板２上に、当該基板の半導体材料の格子定数よりも大きな格子定数を有する半導体材料をエピタキシャル成長させることにより三次元の微細構造６を作製する場合において、当該エピタキシャル成長処理を行うに先だって、電子ビームリソグラフィー技術及びウェットエッチング技術を用いて上記半導体基板２に予め段差構造２ａを形成し、当該段差構造の特定領域に上記エピタキシャル成長を行わせることにより、半導体基板上の所望位置に選択的に上記三次元の微細構造を形成せしめる。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体のナノオーダーの微細構造（半導体量子ナノ構造）の作製に関わるものであり、特に、そのような微細構造を半導体基板上の所望の位置に制御性よく形成させる為の技術に関する発明である。より具体的には、例えば、半導体基板材料として化合物半導体、特にＧａＡｓを用い、このＧａＡｓ（００１）Ｊｕｓｔ基板に電子ビームリソグラフィー技術とウェットエッチング技術を利用して加工を施すことでピラミッド状の段差構造を作製し、更にこのピラミッド状の段差構造を形成した基板にＭＯＶＰＥ法（有機金属気相成長法）を用いて数十ナノメートルのＩｎＡｓ微細構造を作製する技術に関するものである。
【０００２】
【従来の技術】
半導体の性能は、素子のサイズに反比例する形で進歩して来た。すなわち、素子のサイズの小型化を追求することは、素子の性能を向上させることを意味する。しかしながら近年素子の小型化に限界が見え始めてきた。それは、これまで素子のサイズを決定しているものに、リソグラフィーのパターン転写能力が大きく関わってきた為である。ここで言うパターン転写能力とは、どのくらい微小なパターンサイズまで基板上に描けるか、という事を意味する。現在ではＸ線露光や電子ビーム露光、エキシマレーザを用いる方法等が開発され、１００ｎｍ付近のパターンサイズまで描けるようになった。しかしこれらの方法についても、紫外線露光と同様にいずれは限界が訪れる事には間違い無いと考えられる。
【０００３】
そこで別の観点からナノメートルオーダーの微細構造を作製しようとする研究も試みられてきた。
【０００４】
詳述するに、半導体微細構造の厚みと幅が、半導体結晶中の電子の波長程度になると、一次元あるいは０次元に閉じ込められたキャリアによる量子効果が現れる。すなわち、キャリアの自由度を一次元で閉じ込めると、キャリアは二次元空間（面）内で運動することになる。このような構造は、量子井戸や超格子と呼ばれ、レーザや高電子移動度トランジスタ（ＨＥＭＴ）に利用されている。 また、キャリアの自由度を二次元で閉じ込めると、キャリアは一次元空間（線）内で運動することになる。このような構造は量子細線と呼ばれる。さらに、キャリアの自由度を三次元で閉じ込めると、キャリアは０次元空間（点）での自由度しか有さなくなる。このような構造は量子箱（量子ドット）と呼ばれる。量子細線や量子ドットにおいては、状態密度が離散化し、さらにデルタ関数化し、三次元自由度を有するキャリアとは大きく異なる振る舞いが期待できる。すなわち、その低次元での量子効果を利用することにより、従来にない高性能な光デバイスや電子デバイスの実現が期待される。
【０００５】
従来知られた量子ドット（微細構造）を作製する方法の代表例は、図８（ａ）に示すように、化合物半導体基板１００上のエピタキシャル成長層１０１の表面に、作製すべき量子ドット（微細構造）のサイズに対応する微小パターンが開口されたマスク１０２が、電子ビーム、イオンビーム、走査型トンネル顕微鏡（ＳＴＭ）などによるリソグラフィー技術で形成され、その後、ガスソース分子線エピタキシー（ＭＢＥ）法等により、開口部のみに選択的に量子ドット１０３が形成される手法が提案されている。この手法は、作製した量子ドットの位置およびサイズが直接、開口した領域により限定できるため、制御性は良好である。
【０００６】
化合物半導体を用いた量子ドットの他の代表的な作製方法は、Ｓｔｒａｎｓｋｙ−Ｋｒａｓｔａｎｏｖ（ＳＫ）モード成長と呼ばれる成長方法である。これは、図８（ｂ）に示すように、基板１００上のエピタキシャル成長膜１０１に、成長膜１０１より格子定数が大きい材料１０５及び１０４を、材料に依存して決まる臨界膜厚と呼ばれる厚み以上に堆積する事で、まずウェッティングレイヤ１０５と呼ばれる薄膜層を形成した後、島状のドット１０４が自己組織的にウェッティングレイヤ１０５の上に形成される結晶成長モードの事である。この方法は、リソグラフィーを必要とせず結晶成長のみによるため、良質な量子ドットができるものとして注目されている。
【０００７】
しかしながら、この方法では高品質、且つ比較的サイズの揃った量子ドットが得られるものの、形成位置の制御が不十分であることが判明しつつあり、今後の開発課題であるとされている。
【０００８】
なお、半導体量子ナノ構造の作製に関し、特許文献的には、例えば、基板の所定の面部上に高速成長面部（Ｖ溝の底）と低速成長面部（平坦面）とを設け、高速成長面部に乗った余剰なＩＩＩ族原子を、表面マイグレーション現象により低速成長面部へ移行させることにより、高速成長面部にＩＩＩ族原子を一原子層分のみ形成する方法（例えば、特許文献１参照。）や、基板の表面に予め微細穴を形成し、この微細穴上にのみ数十ｎｍオーダーの微細構造を１個単位で作製する試みや（例えば、特許文献２参照。）、或いはまた、走査型トンネル顕微鏡（ＳＴＭ）を用いて、その探針に高電界をかけ探針先端から基板に向かって金属、或いは半導体材料を飛ばして微細構造を堆積させる方法（例えば、特許文献３参照。）が試みられている。
【０００９】
【特許文献１】
特開平１０−０６４８２５号公報
【００１０】
【特許文献２】
特開平１１−３４０４４９号公報
【００１１】
【特許文献３】
特開平２００１−００７３１５号公報
【００１２】
【発明が解決しようとする課題】
ところで、予めリソグラフィーとエッチングによる加工を何ら施していない平坦なＧａＡｓ（００１）Ｊｕｓｔ基板上に、ＭＯＶＰＥ法、ＭＢＥ法等によりＩｎＡｓを堆積させると、ＩｎＡｓ微細構造はＧａＡｓ（００１）Ｊｕｓｔ基板上の至る所に無秩序に形成される。そもそもＩｎＡｓ微細構造を作製する目的は、その内部に電子を数個程度閉じ込め、これを例えば電圧印加等の外部からの刺激により、その挙動を自由に制御して、単電子トランジスタや単電子メモリ等の単電子デバイスに用いる為である。しかしデバイスとして動作させるには、最低でも数個の微細構造の相互作用が無ければならず、このために微細構造の形成位置を自由に制御するための技術が必要である。
【００１３】
特許文献１の方法は、基板上のＶ字溝にのみＩＩＩ族原子の一原子層分を形成することはできるが、Ｖ字溝自体はリソグラフィーとエッチングにより形成するため、数ナノオーダーのＶ字溝を作製する事は難しく、従って直径２０〜３０ｎｍ、高さ１０ｎｍ前後の微細構造を所望位置に作製するには適していない。
【００１４】
また、特許文献２の方法は、図８（ａ）の技術に属するもので、基板上に微細穴を作製し、この微細穴の中に数十ｎｍオーダーの微細構造を１個単位で作製するものである。従って、量子ドットを制御された位置に高密度で形成することが要請されると共に、量産性の点での解決が望まれる。
【００１５】
特許文献３のＳＴＭを用いる方法は、非常に精度良く微細構造を作製できるが、一度に多数の素子を作製できるという観点では、結晶成長技術を用いた方が有利である。
【００１６】
よって、高品質、且つ比較的サイズの揃った微細構造が、高密度に効率よく得られるＳｔｒａｎｓｋｙ−Ｋｒａｓｔａｎｏｖ（ＳＫ）成長モードを利用して、直径２０〜３０ｎｍ、高さ１０ｎｍ前後の量子ドット（三次元の微細構造）を所望位置に作製するに方法において、その微細構造の形成位置の制御性を改善し、量産に適したものとすることが望まれている。
【００１７】
そこで、本発明の目的は、上記課題を解決し、直径２０〜３０ｎｍ、高さ１０ｎｍ前後の量子ドットから成る三次元の微細構造を、制御された位置に高密度で効率よく形成することができる、量産に適した微細構造の作製方法を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１９】
請求項１の発明に係る微細構造の作製方法は、半導体基板上に、当該基板の半導体材料の格子定数よりも大きな格子定数を有する半導体材料をエピタキシャル成長させる際に、当該エピタキシャル層を二次元成長させた後、更に臨界膜厚以上の原料を供給してエピタキシャル成長させることにより三次元の微細構造を作製する方法において、上記エピタキシャル成長を行うに先だって、電子ビームリソグラフィー技術及びウェットエッチング技術を用いて上記半導体基板に予め段差構造を形成し、当該段差構造の特定領域に上記エピタキシャル成長を行わせることにより、半導体基板上の所望位置に選択的に上記三次元の微細構造を形成せしめることを特徴とする。
【００２０】
これは、例えばＩｎＡｓ微細構造の形成位置を正確に制御する為に、ＧａＡｓ（００１）Ｊｕｓｔ基板を電子ビームリソグラフィーとウェットエッチングにより加工し、この加工を施したＧａＡｓ（００１）Ｊｕｓｔ基板上にＩｎＡｓを堆積させ、ＩｎＡｓ微細構造をこのＧａＡｓ（００１）Ｊｕｓｔ基板上の特定の場所にのみ形成する形態を包含する。
【００２１】
この特徴によれば、電子ビームリソグラフィー技術及びウェットエッチング技術を用いて基板を加工することで、他のリソグラフィーに比べて格段に微細な段差構造を形成でき、その段差構造によって微細構造の位置およびサイズが直接に限定できるため、制御性が極めて良好である。即ち、電子ビームの波長は０．１ｎｍ程度であるため、光によるリソグラフィーに比べて格段に高い解像度が得られ、更にまた、電子ビームはその照射位置の制御を電気的に容易に行い得るため、基板上に極めて微細な段差構造を高精度に形成することができる。
【００２２】
また、得られる微細構造は、当該段差構造に対する結晶成長技術の適用によって自己組織的に自然に形成されるものであるため、欠陥のない良質な微細構造が形成される。
【００２３】
ここで段差構造を有する基板上の特定の部位とは、自己組織化が促進される部位、例えば台形状の段差構造である場合、その台形頂部を意味する。そして、通常は、この段差構造の頂上部約３０ｎｍから５０ｎｍの正方形の狭い領域に、例えば直径２０〜３０ｎｍ、高さ１０ｎｍ前後の量子ドット（三次元の微細構造）を、１個〜５個前後の少数個形成する。
【００２４】
また特に、基板と微細構造の材料間の格子定数の調整のため、両者間にバッファ層を形成、介在させると、当該バッファ層はその成長、堆積の過程でピラミッド状になり、その頂上部の面積が次第に狭められるため、この頂上部に形成される微細構造の位置を一層厳密に制御することが可能となる。
【００２５】
請求項２の発明は、請求項１に記載の微細構造の作製方法において、上記半導体基板の化合物半導体材料がＧａＡｓであり、その基板上にエピタキシャル成長させる化合物半導体材料がＩｎＡｓであることを特徴とする。この特徴によれば、基板と微細構造の格子定数の差が前記Ｓｔｒａｎｓｋｙ−Ｋｒａｓｔａｎｏｖ（ＳＫ）成長モードを誘起させる上で好適であり、サイズの揃った高品質の微細構造を形成することができる。
【００２６】
請求項３の発明は、請求項２に記載の微細構造の作製方法において、上記半導体基板がＧａＡｓ（００１）Ｊｕｓｔ基板であることを特徴とする。この特徴によれば、微細構造のエピタキシャル成長が円滑に行われる。
【００２７】
請求項４の発明は、請求項１、２又は３に記載の微細構造の作製方法において、有機金属気相成長法（ＭＯＶＰＥ法）を用いてエピタキシャル成長を行わせることを特徴とする。この特徴によれば、微細構造のエピタキシャル成長を安定して高精度に行わせることができる。
【００２８】
＜発明の要点＞
本発明は、量子効果デバイスとして動作させる為の前段階として、その素子として用いる微細構造を、基板上の所望の位置に制御性良く形成させることが課題である。
【００２９】
そもそも、結晶成長において微細構造が形成される要因は、下地の基板材料に比べて、堆積する材料の格子定数が３〜１０％程の不整合率を持つ事に由来する。すなわち基板上に微細構造の材料を堆積させると、堆積した材料は下地基板の格子定数に一致するように成長しようとする。しかし実際には格子定数が基板材料と異なるために、成長させるに従い圧縮歪を受ける。更に成長が進むと、基板上に堆積させた材料は、この歪エネルギーを緩和しようとする。この緩和の過程で形成されるのが三次元の微細構造であり、このように微細構造を形成するような成長をＳｔｒａｎｓｋｙ−Ｋｒａｓｔａｎｏｖ（ＳＫ）成長モードと呼んでいる。
【００３０】
ところで、この微細構造をデバイスとして動作させるためには、その位置関係が重要である。これは微細構造を利用する目的が、それらを介してキャリアを量子力学的トンネル効果により輸送することにあるからである。従って微細構造同士の間隔が電子のドブロイ波長とほぼ等しい１０〜２０ｎｍ程度に配置されなければ意味を成さない。このような観点から、微細構造を精密に位置制御する技術が必要とされるものである。
【００３１】
そこで本発明においては、微細構造のエピタキシャル成長処理に先だって、電子ビームリソグラフィー技術及びウェットエッチング技術を用いて半導体基板に予め段差構造を形成しておき、この段差構造の特定領域に上記エピタキシャル成長を行わせることにより、半導体基板上の所望位置に選択的に上記三次元の微細構造を形成可能とした。即ち、電子ビームリソグラフィー技術を用いることにより、基板上に極めて微細な段差構造を高精度に形成し、その段差構造の特定領域にエピタキシャル成長により微細構造を形成させるものであるから、微細構造の形成位置を精密に位置制御することが可能となる。
【００３２】
また、基板の上記段差構造の頂上部にピラミッド状のバッファ層を形成するようにすると、その頂上部の面積が次第に狭められるため、この頂上部に形成される微細構造の位置を一層厳密に制御することが可能になる。
【００３３】
本発明のような微細構造（量子ドット）を始めとする量子構造は、キャリアを１個ないし２個と言った、極めて少ない数の単位で扱う事ができる。この利点は、例えば単電子トランジスタや単電子メモリと言った単電子デバイスに応用できることである。これら単電子デバイスは量子効果デバイスとも称され、先に述べたとおり量子力学的な効果により、キャリアを高速に動作させることができるものであり、実現できれば現在最速のコンピュータよりも数万倍早く計算が可能なコンピュータを作り出すことができる。
【００３４】
【発明の実施の形態】
以下、本発明を図面の実施形態に基づいて説明する。
【００３５】
図１に、本発明による微細構造の作製方法を段階的に示す。図１（ａ）に示すように、まずエッチングに備え、ＧａＡｓ（００１）基板２上に電子ビームリソグラフィー装置を用いて電子レジストパターン１を転写する（電子ビームリソグラフィー工程）。次いで、図１R>１（ｂ）に示すように、基板２を燐酸系のエッチング溶液を用いてウェットエッチングすることにより、頂上部３及び傾斜側面部４を有する段差構造２ａを形成する（ウェットエッチング工程）。次いで、図１（ｃ）に示すように、ＭＯＶＰＥ法により上記段差構造２ａの頂上部３に、ＧａＡｓをエピタキシャル成長させて、ＧａＡｓバッファ層５を成長させる。最後に、図１（ｄ）に示すように、上記ＧａＡｓバッファ層５の頂上部に、ドーム型のＩｎＡｓ微細構造（量子ドット）６を作製する。
【００３６】
［実施例］
以下、実施例について説明する。
【００３７】
本発明の実施例の概要を説明すれば、エピタキシャル成長による微細構造の形成に先立ち、先ず、所定の段差構造を有するＧａＡｓ（００１）加工基板を作製すべく、電子ビームリソグラフィー装置を用いて、ＧａＡｓ（００１）基板上に塗布したポジ型レジストに５００μＣ／ｃｍ２のドーズ量で電子ビームを照射して露光し、この露光した基板を現像液に浸して電子ビームにより露光した部分のポジ型レジストを剥離する。この後ポジ型レジストが剥離されて露出した部分のＧａＡｓ（００１）基板を、基板全体を燐酸系のエッチング溶液に浸すことによりエッチングして加工基板を作製する。
【００３８】
ＩｎＡｓ微細構造は、加工基板上に形成したピラミッド頂上部の狭い正方形領域に１個ないし２個選択的に作製され、正方形領域外側のファセット面領域には全く形成されない。微細構造の形状と大きさについては原子間力顕微鏡（ＡＦＭ）、ＩｎＡｓ微細構造の結晶性についてはフォトルミネッセンス（ＰＬ）を用いて評価を行うことができる。
【００３９】
図２は、エッチングに備え、ＧａＡｓ（００１）基板上にレジストパターンを転写した状態を示す図、図３は、図２に示す如くレジストパターンを転写したＧａＡｓ（００１）基板を燐酸系エッチング溶液によりエッチングし、上記基板に段差構造を形成した後の状態を示す図、図４は、ＭＯＶＰＥ法により上記段差構造の頂上部にＧａＡｓバッファ層を成長させた後の状態を示す図、図５は、上記ＧａＡｓバッファ層の頂上部にドーム型のＩｎＡｓ微細構造を作製した後の状態を示す図であり、それぞれ（ａ）にその上面図、（ｂ）に断面図が示されている。
【００４０】
本実施例においては、まず図２に示すように電子ビームリソグラフィー処理する。すなわち、電子ビームリソグラフィー装置を用いて電子ビームを照射して露光することにより、ＧａＡｓ（００１）Ｊｕｓｔ基板２の表面に、当該基板の［１００］と［０１０］方向に平行な辺からなる、一辺２００ｎｍの正方形のポジ型フォトレジストパターン（電子レジストパターン）１を２００ｎｍ間隔で転写する。
【００４１】
次に、図３に示すようにウェットエッチング処理する。すなわち、このポジ型フォトレジストパターン１が転写されたＧａＡｓ（００１）ｊｕｓｔ基板２を、燐酸系のエッチング溶液中に１分程度浸した後、アセトンとメタノールによりレジストを剥離する。これにより、ＧａＡｓ（００１）ｊｕｓｔ基板上に、図３に示すような、ＧａＡｓ（００１）Ｊｕｓｔ基板の［１００］と［０１０］方向に平行な辺からなる一辺１００〜１５０ｎｍのＧａＡｓ（００１）面から成る正方形領域（頂上部）３と、この正方形領域を囲むＧａＡｓ｛２０１｝面もしくは｛３０１｝面もしくは｛４０１｝面もしくは｛５０１｝面のファセット面（傾斜側面部）４とから成るピラミッド状の段差構造２ａと、やはりこれらのファセット面で囲まれたＧａＡｓ（００１）面から成る燐酸系エッチング溶液によりエッチングされた、ＧａＡｓ（００１）Ｊｕｓｔ基板の［１００］と［０１０］方向に平行な辺からなる正方形領域（ピラミッド構造底面部）とを有するＧａＡｓ加工基板を作製する。
【００４２】
次いで、図４に示すようにＧａＡｓバッファ層５を形成する。すなわち、この加工基板上にＩｎＡｓ微細構造（量子ドット）６を形成するため、この加工基板を水素雰囲気中のＭＯＶＰＥ装置内に搬入し、数分間アルシン雰囲気中において基板表面をクリーニングした後、ＧａＡｓ加工基板の加熱温度を６００℃に安定させ、水素により希釈したトリメチルガリウム（ＴＭＧ）をアルシン（ＡｓＨ３）といっしょにＧａＡｓ加工基板がセットされている炉に流し、図４に示すようなＧａＡｓバッファ層５を２０から３０ｎｍ堆積させた。これにより、前記の一辺の長さが１００〜１５０ｎｍのＧａＡｓ（００１）面を有する段差構造頂上部３の正方形領域の上にＧａＡｓバッファ層５が形成され、その頂上部３の正方形領域は一辺の長さが３０ｎｍから５０ｎｍ程度に狭められる。
【００４３】
次いで、図５に示すようにＩｎＡｓ微細構造（量子ドット）６を形成する。すなわち、ＴＭＧに変えてトリメチルインジウム（ＴＭＩ）を、１から３分子層相当ＧａＡｓ加工基板上に流し、図５に示すような直径が１０から２０ｎｍ、高さが５から１０ｎｍのドーム型をしたＩｎＡｓ微細構造（量子ドット）６を、加工基板上の各ピラミッド構造頂上部の正方形領域に１個から５個程度作製する。
【００４４】
上記ＧａＡｓバッファ層５は、基本的には、基板２の半導体材料ＧａＡｓの格子定数と微細構造６の半導体材料ＩｎＡｓの格子定数との調整をとることを目的として形成されるものであるが、その成長、堆積の形状が図４に示すようにピラミッド状になり、その頂上部の面積が次第に狭められるため、この頂上部に形成される微細構造の位置を一層厳密に制御することが可能になるという効果も得られるものである。
【００４５】
上記実施例の各工程を実行して、ＧａＡｓ（００１）Ｊｕｓｔ基板に形成されたピラミッド状の段差構造を形成し、その頂上部にＩｎＡｓ微細構造（量子ドット）を作製し、その加工基板上に形成されたピラミッド構造頂上部の正方形領域を原子間力顕微鏡（ＡＦＭ）で観察した。その結果、図５に示すように、この正方形領域内に直径２０から３０ｎｍ、高さ１０ｎｍ前後の微細構造６を確認した。この微細構造６の数は、先に述べたピラミッド頂上部の正方形領域の一辺の長さ、すなわち面積により図６のグラフのように変化する。
【００４６】
また、この形成された微細構造がＩｎＡｓであるかどうかを検証するため、ＰＬによりピーク波長を調べた。このときは、ＰＬ測定用サンプルとするために、上記の微細構造を形成したＧａＡｓ加工基板上に、更に同じくＭＯＶＰＥを用いて、ＧａＡｓキャップ層を１００ｎｍ堆積させた構造を用いた。その結果、図７に示すようにピーク波長が１１００ｎｍ付近に存在するＰＬ特性が得られた。これは加工を施さないＧａＡｓ（００１）Ｊｕｓｔ基板上に作製されるＩｎＡｓ微細構造のＰＬピーク波長にほぼ一致することから、今回ＧａＡｓ加工基板上に形成された微細構造が、ＩｎＡｓから成る微細構造であることを確認した。
【００４７】
［比較例］
上記実施例では、ＧａＡｓ加工基板を作製する際に電子ビームリソグラフィー装置を用いたが、この方法は精密に微細なパターンを形成する場合に有効であるが、もっと手軽に実施するため、量産工程で用いられている紫外線領域の光を利用したフォトリソグラフィーを用いて、同様にＧａＡｓ（００１）Ｊｕｓｔ基板を加工した。このとき加工したパターンはＧａＡｓ（００１）Ｊｕｓｔ基板の［１００］と［０１０］方向に平行な辺からなる一辺５０００ｎｍの正方形で、その間隔が５０００ｎｍのポジ型フォトレジストパターンである。この加工基板も先の通りにエッチングしたところ台形状の段差構造が形成されたが、その頂上部正方形一辺の長さは加工した寸法である５０００ｎｍ近くあり、ＩｎＡｓ微細構造はこの正方形領域内にのみ形成され、周囲ファセット面には形成は確認されなかったものの、その形成密度は８００／μｍ２と非常に多く、制御性が低かった。
【００４８】
そこでＧａＡｓバッファ層を、正方形領域の一辺の長さが上記実施例と同様に３０から５０ｎｍになるまで堆積させた後、ＩｎＡｓを１から３分子層相当堆積させたところ、同じく正方形領域に１個から３個程度のＩｎＡｓ微細構造を作製することができた。しかしながら、ＰＬ測定を行ったところ、発光強度が１／１００程度にまで低下した。これは通常のフォトリソグラフィーを用いたために、微細構造を形成するための正方形領域を、電子ビームリソグラフィーを用いた場合に比べて多数形成できなかったためである。
【００４９】
これにより、本発明で対象とする三次元の微細構造である直径２０〜３０ｎｍ、高さ１０ｎｍ前後の量子ドットを成長するためのピラミッド構造に加工するためには、通常のフォトリソグラフィーではなく、電子ビームリソグラフィーを用いることが有効であることが確認できた。
【００５０】
【発明の効果】
以上説明したように、本発明に係る微細構造の作製方法は、電子ビームリソグラフィー及びウェットエッチング技術を用いて基板を加工することで段差構造を形成しており、その段差構造によって微細構造の位置およびサイズが直接に限定できるため、制御性が良好であると共に、従来のリソグラフィーとエッチングでは形成することが困難であった直径２０〜３０ｎｍ、高さ１０ｎｍ前後の量子ドットから成る微細構造のための段差構造を極めて容易に形成することができる。
【００５１】
また、この微細構造（量子ドット）は、当該段差構造に対する結晶成長技術の適用によって自己組織的に自然に形成されるものであるため、欠陥のない良質な微細構造が形成される。
【００５２】
即ち、本発明によれば、これまでＧａＡｓ（００１）基板上に無秩序に形成されていたＩｎＡｓ等の微細構造を、電子ビームリソグラフィー技術及びウェットエッチング技術を用いて基板を加工し、この加工基板を用いることで、特定の場所にのみ高精度に、且つ効率よく形成することができる。
【図面の簡単な説明】
【図１】本発明による微細構造の作製方法を段階的に示したもので、（ａ）は基板上にレジストパターンを転写した段階を示す図、（ｂ）はエッチングにより段差構造を形成した段階を示す図、（ｃ）はＭＯＶＰＥ法によりＧａＡｓバッファ層を成長させた段階を示す図、（ｄ）は上記ＧａＡｓバッファ層の頂上部にＩｎＡｓ微細構造を作製した段階を示す図である。
【図２】エッチングに備え、ＧａＡｓ基板上にレジストパターンを転写した状態を示したもので、（ａ）はその上面図、（ｂ）は断面図である。
【図３】図２のＧａＡｓ基板をウェットエッチングした後の状態を示したもので、（ａ）はその上面図、（ｂ）は断面図である。
【図４】ＭＯＶＰＥ法によりＧａＡｓバッファ層を成長させた後の状態を示したもので、（ａ）はその上面図、（ｂ）は断面図である。
【図５】上記ＧａＡｓバッファ層の頂上部にＩｎＡｓ微細構造を作製した後の状態を示したもので、（ａ）はその上面図、（ｂ）は断面図である。
【図６】上記ＧａＡｓバッファ層の頂上部の正方形領域一辺の長さとその領域内に形成されたＩｎＡｓ微細構造の個数の関係を示すグラフである。
【図７】本発明により作製したＩｎＡｓ微細構造からのＰＬ（フォトルミネッセンス）ピークを示すグラフである。
【図８】従来技術による微細構造の作製方法を示した図である。
【符号の説明】
１ 電子レジストパターン
２ 基板
２ａ 段差構造
３ 頂上部
４ 傾斜側面部
５ バッファ層
６ 微細構造
【０００１】
【発明の属する技術分野】
本発明は、半導体のナノオーダーの微細構造（半導体量子ナノ構造）の作製に関わるものであり、特に、そのような微細構造を半導体基板上の所望の位置に制御性よく形成させる為の技術に関する発明である。より具体的には、例えば、半導体基板材料として化合物半導体、特にＧａＡｓを用い、このＧａＡｓ（００１）Ｊｕｓｔ基板に電子ビームリソグラフィー技術とウェットエッチング技術を利用して加工を施すことでピラミッド状の段差構造を作製し、更にこのピラミッド状の段差構造を形成した基板にＭＯＶＰＥ法（有機金属気相成長法）を用いて数十ナノメートルのＩｎＡｓ微細構造を作製する技術に関するものである。
【０００２】
【従来の技術】
半導体の性能は、素子のサイズに反比例する形で進歩して来た。すなわち、素子のサイズの小型化を追求することは、素子の性能を向上させることを意味する。しかしながら近年素子の小型化に限界が見え始めてきた。それは、これまで素子のサイズを決定しているものに、リソグラフィーのパターン転写能力が大きく関わってきた為である。ここで言うパターン転写能力とは、どのくらい微小なパターンサイズまで基板上に描けるか、という事を意味する。現在ではＸ線露光や電子ビーム露光、エキシマレーザを用いる方法等が開発され、１００ｎｍ付近のパターンサイズまで描けるようになった。しかしこれらの方法についても、紫外線露光と同様にいずれは限界が訪れる事には間違い無いと考えられる。
【０００３】
そこで別の観点からナノメートルオーダーの微細構造を作製しようとする研究も試みられてきた。
【０００４】
詳述するに、半導体微細構造の厚みと幅が、半導体結晶中の電子の波長程度になると、一次元あるいは０次元に閉じ込められたキャリアによる量子効果が現れる。すなわち、キャリアの自由度を一次元で閉じ込めると、キャリアは二次元空間（面）内で運動することになる。このような構造は、量子井戸や超格子と呼ばれ、レーザや高電子移動度トランジスタ（ＨＥＭＴ）に利用されている。 また、キャリアの自由度を二次元で閉じ込めると、キャリアは一次元空間（線）内で運動することになる。このような構造は量子細線と呼ばれる。さらに、キャリアの自由度を三次元で閉じ込めると、キャリアは０次元空間（点）での自由度しか有さなくなる。このような構造は量子箱（量子ドット）と呼ばれる。量子細線や量子ドットにおいては、状態密度が離散化し、さらにデルタ関数化し、三次元自由度を有するキャリアとは大きく異なる振る舞いが期待できる。すなわち、その低次元での量子効果を利用することにより、従来にない高性能な光デバイスや電子デバイスの実現が期待される。
【０００５】
従来知られた量子ドット（微細構造）を作製する方法の代表例は、図８（ａ）に示すように、化合物半導体基板１００上のエピタキシャル成長層１０１の表面に、作製すべき量子ドット（微細構造）のサイズに対応する微小パターンが開口されたマスク１０２が、電子ビーム、イオンビーム、走査型トンネル顕微鏡（ＳＴＭ）などによるリソグラフィー技術で形成され、その後、ガスソース分子線エピタキシー（ＭＢＥ）法等により、開口部のみに選択的に量子ドット１０３が形成される手法が提案されている。この手法は、作製した量子ドットの位置およびサイズが直接、開口した領域により限定できるため、制御性は良好である。
【０００６】
化合物半導体を用いた量子ドットの他の代表的な作製方法は、Ｓｔｒａｎｓｋｙ−Ｋｒａｓｔａｎｏｖ（ＳＫ）モード成長と呼ばれる成長方法である。これは、図８（ｂ）に示すように、基板１００上のエピタキシャル成長膜１０１に、成長膜１０１より格子定数が大きい材料１０５及び１０４を、材料に依存して決まる臨界膜厚と呼ばれる厚み以上に堆積する事で、まずウェッティングレイヤ１０５と呼ばれる薄膜層を形成した後、島状のドット１０４が自己組織的にウェッティングレイヤ１０５の上に形成される結晶成長モードの事である。この方法は、リソグラフィーを必要とせず結晶成長のみによるため、良質な量子ドットができるものとして注目されている。
【０００７】
しかしながら、この方法では高品質、且つ比較的サイズの揃った量子ドットが得られるものの、形成位置の制御が不十分であることが判明しつつあり、今後の開発課題であるとされている。
【０００８】
なお、半導体量子ナノ構造の作製に関し、特許文献的には、例えば、基板の所定の面部上に高速成長面部（Ｖ溝の底）と低速成長面部（平坦面）とを設け、高速成長面部に乗った余剰なＩＩＩ族原子を、表面マイグレーション現象により低速成長面部へ移行させることにより、高速成長面部にＩＩＩ族原子を一原子層分のみ形成する方法（例えば、特許文献１参照。）や、基板の表面に予め微細穴を形成し、この微細穴上にのみ数十ｎｍオーダーの微細構造を１個単位で作製する試みや（例えば、特許文献２参照。）、或いはまた、走査型トンネル顕微鏡（ＳＴＭ）を用いて、その探針に高電界をかけ探針先端から基板に向かって金属、或いは半導体材料を飛ばして微細構造を堆積させる方法（例えば、特許文献３参照。）が試みられている。
【０００９】
【特許文献１】
特開平１０−０６４８２５号公報
【００１０】
【特許文献２】
特開平１１−３４０４４９号公報
【００１１】
【特許文献３】
特開平２００１−００７３１５号公報
【００１２】
【発明が解決しようとする課題】
ところで、予めリソグラフィーとエッチングによる加工を何ら施していない平坦なＧａＡｓ（００１）Ｊｕｓｔ基板上に、ＭＯＶＰＥ法、ＭＢＥ法等によりＩｎＡｓを堆積させると、ＩｎＡｓ微細構造はＧａＡｓ（００１）Ｊｕｓｔ基板上の至る所に無秩序に形成される。そもそもＩｎＡｓ微細構造を作製する目的は、その内部に電子を数個程度閉じ込め、これを例えば電圧印加等の外部からの刺激により、その挙動を自由に制御して、単電子トランジスタや単電子メモリ等の単電子デバイスに用いる為である。しかしデバイスとして動作させるには、最低でも数個の微細構造の相互作用が無ければならず、このために微細構造の形成位置を自由に制御するための技術が必要である。
【００１３】
特許文献１の方法は、基板上のＶ字溝にのみＩＩＩ族原子の一原子層分を形成することはできるが、Ｖ字溝自体はリソグラフィーとエッチングにより形成するため、数ナノオーダーのＶ字溝を作製する事は難しく、従って直径２０〜３０ｎｍ、高さ１０ｎｍ前後の微細構造を所望位置に作製するには適していない。
【００１４】
また、特許文献２の方法は、図８（ａ）の技術に属するもので、基板上に微細穴を作製し、この微細穴の中に数十ｎｍオーダーの微細構造を１個単位で作製するものである。従って、量子ドットを制御された位置に高密度で形成することが要請されると共に、量産性の点での解決が望まれる。
【００１５】
特許文献３のＳＴＭを用いる方法は、非常に精度良く微細構造を作製できるが、一度に多数の素子を作製できるという観点では、結晶成長技術を用いた方が有利である。
【００１６】
よって、高品質、且つ比較的サイズの揃った微細構造が、高密度に効率よく得られるＳｔｒａｎｓｋｙ−Ｋｒａｓｔａｎｏｖ（ＳＫ）成長モードを利用して、直径２０〜３０ｎｍ、高さ１０ｎｍ前後の量子ドット（三次元の微細構造）を所望位置に作製するに方法において、その微細構造の形成位置の制御性を改善し、量産に適したものとすることが望まれている。
【００１７】
そこで、本発明の目的は、上記課題を解決し、直径２０〜３０ｎｍ、高さ１０ｎｍ前後の量子ドットから成る三次元の微細構造を、制御された位置に高密度で効率よく形成することができる、量産に適した微細構造の作製方法を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１９】
請求項１の発明に係る微細構造の作製方法は、半導体基板上に、当該基板の半導体材料の格子定数よりも大きな格子定数を有する半導体材料をエピタキシャル成長させる際に、当該エピタキシャル層を二次元成長させた後、更に臨界膜厚以上の原料を供給してエピタキシャル成長させることにより三次元の微細構造を作製する方法において、上記エピタキシャル成長を行うに先だって、電子ビームリソグラフィー技術及びウェットエッチング技術を用いて上記半導体基板に予め段差構造を形成し、当該段差構造の特定領域に上記エピタキシャル成長を行わせることにより、半導体基板上の所望位置に選択的に上記三次元の微細構造を形成せしめることを特徴とする。
【００２０】
これは、例えばＩｎＡｓ微細構造の形成位置を正確に制御する為に、ＧａＡｓ（００１）Ｊｕｓｔ基板を電子ビームリソグラフィーとウェットエッチングにより加工し、この加工を施したＧａＡｓ（００１）Ｊｕｓｔ基板上にＩｎＡｓを堆積させ、ＩｎＡｓ微細構造をこのＧａＡｓ（００１）Ｊｕｓｔ基板上の特定の場所にのみ形成する形態を包含する。
【００２１】
この特徴によれば、電子ビームリソグラフィー技術及びウェットエッチング技術を用いて基板を加工することで、他のリソグラフィーに比べて格段に微細な段差構造を形成でき、その段差構造によって微細構造の位置およびサイズが直接に限定できるため、制御性が極めて良好である。即ち、電子ビームの波長は０．１ｎｍ程度であるため、光によるリソグラフィーに比べて格段に高い解像度が得られ、更にまた、電子ビームはその照射位置の制御を電気的に容易に行い得るため、基板上に極めて微細な段差構造を高精度に形成することができる。
【００２２】
また、得られる微細構造は、当該段差構造に対する結晶成長技術の適用によって自己組織的に自然に形成されるものであるため、欠陥のない良質な微細構造が形成される。
【００２３】
ここで段差構造を有する基板上の特定の部位とは、自己組織化が促進される部位、例えば台形状の段差構造である場合、その台形頂部を意味する。そして、通常は、この段差構造の頂上部約３０ｎｍから５０ｎｍの正方形の狭い領域に、例えば直径２０〜３０ｎｍ、高さ１０ｎｍ前後の量子ドット（三次元の微細構造）を、１個〜５個前後の少数個形成する。
【００２４】
また特に、基板と微細構造の材料間の格子定数の調整のため、両者間にバッファ層を形成、介在させると、当該バッファ層はその成長、堆積の過程でピラミッド状になり、その頂上部の面積が次第に狭められるため、この頂上部に形成される微細構造の位置を一層厳密に制御することが可能となる。
【００２５】
請求項２の発明は、請求項１に記載の微細構造の作製方法において、上記半導体基板の化合物半導体材料がＧａＡｓであり、その基板上にエピタキシャル成長させる化合物半導体材料がＩｎＡｓであることを特徴とする。この特徴によれば、基板と微細構造の格子定数の差が前記Ｓｔｒａｎｓｋｙ−Ｋｒａｓｔａｎｏｖ（ＳＫ）成長モードを誘起させる上で好適であり、サイズの揃った高品質の微細構造を形成することができる。
【００２６】
請求項３の発明は、請求項２に記載の微細構造の作製方法において、上記半導体基板がＧａＡｓ（００１）Ｊｕｓｔ基板であることを特徴とする。この特徴によれば、微細構造のエピタキシャル成長が円滑に行われる。
【００２７】
請求項４の発明は、請求項１、２又は３に記載の微細構造の作製方法において、有機金属気相成長法（ＭＯＶＰＥ法）を用いてエピタキシャル成長を行わせることを特徴とする。この特徴によれば、微細構造のエピタキシャル成長を安定して高精度に行わせることができる。
【００２８】
＜発明の要点＞
本発明は、量子効果デバイスとして動作させる為の前段階として、その素子として用いる微細構造を、基板上の所望の位置に制御性良く形成させることが課題である。
【００２９】
そもそも、結晶成長において微細構造が形成される要因は、下地の基板材料に比べて、堆積する材料の格子定数が３〜１０％程の不整合率を持つ事に由来する。すなわち基板上に微細構造の材料を堆積させると、堆積した材料は下地基板の格子定数に一致するように成長しようとする。しかし実際には格子定数が基板材料と異なるために、成長させるに従い圧縮歪を受ける。更に成長が進むと、基板上に堆積させた材料は、この歪エネルギーを緩和しようとする。この緩和の過程で形成されるのが三次元の微細構造であり、このように微細構造を形成するような成長をＳｔｒａｎｓｋｙ−Ｋｒａｓｔａｎｏｖ（ＳＫ）成長モードと呼んでいる。
【００３０】
ところで、この微細構造をデバイスとして動作させるためには、その位置関係が重要である。これは微細構造を利用する目的が、それらを介してキャリアを量子力学的トンネル効果により輸送することにあるからである。従って微細構造同士の間隔が電子のドブロイ波長とほぼ等しい１０〜２０ｎｍ程度に配置されなければ意味を成さない。このような観点から、微細構造を精密に位置制御する技術が必要とされるものである。
【００３１】
そこで本発明においては、微細構造のエピタキシャル成長処理に先だって、電子ビームリソグラフィー技術及びウェットエッチング技術を用いて半導体基板に予め段差構造を形成しておき、この段差構造の特定領域に上記エピタキシャル成長を行わせることにより、半導体基板上の所望位置に選択的に上記三次元の微細構造を形成可能とした。即ち、電子ビームリソグラフィー技術を用いることにより、基板上に極めて微細な段差構造を高精度に形成し、その段差構造の特定領域にエピタキシャル成長により微細構造を形成させるものであるから、微細構造の形成位置を精密に位置制御することが可能となる。
【００３２】
また、基板の上記段差構造の頂上部にピラミッド状のバッファ層を形成するようにすると、その頂上部の面積が次第に狭められるため、この頂上部に形成される微細構造の位置を一層厳密に制御することが可能になる。
【００３３】
本発明のような微細構造（量子ドット）を始めとする量子構造は、キャリアを１個ないし２個と言った、極めて少ない数の単位で扱う事ができる。この利点は、例えば単電子トランジスタや単電子メモリと言った単電子デバイスに応用できることである。これら単電子デバイスは量子効果デバイスとも称され、先に述べたとおり量子力学的な効果により、キャリアを高速に動作させることができるものであり、実現できれば現在最速のコンピュータよりも数万倍早く計算が可能なコンピュータを作り出すことができる。
【００３４】
【発明の実施の形態】
以下、本発明を図面の実施形態に基づいて説明する。
【００３５】
図１に、本発明による微細構造の作製方法を段階的に示す。図１（ａ）に示すように、まずエッチングに備え、ＧａＡｓ（００１）基板２上に電子ビームリソグラフィー装置を用いて電子レジストパターン１を転写する（電子ビームリソグラフィー工程）。次いで、図１R>１（ｂ）に示すように、基板２を燐酸系のエッチング溶液を用いてウェットエッチングすることにより、頂上部３及び傾斜側面部４を有する段差構造２ａを形成する（ウェットエッチング工程）。次いで、図１（ｃ）に示すように、ＭＯＶＰＥ法により上記段差構造２ａの頂上部３に、ＧａＡｓをエピタキシャル成長させて、ＧａＡｓバッファ層５を成長させる。最後に、図１（ｄ）に示すように、上記ＧａＡｓバッファ層５の頂上部に、ドーム型のＩｎＡｓ微細構造（量子ドット）６を作製する。
【００３６】
［実施例］
以下、実施例について説明する。
【００３７】
本発明の実施例の概要を説明すれば、エピタキシャル成長による微細構造の形成に先立ち、先ず、所定の段差構造を有するＧａＡｓ（００１）加工基板を作製すべく、電子ビームリソグラフィー装置を用いて、ＧａＡｓ（００１）基板上に塗布したポジ型レジストに５００μＣ／ｃｍ２のドーズ量で電子ビームを照射して露光し、この露光した基板を現像液に浸して電子ビームにより露光した部分のポジ型レジストを剥離する。この後ポジ型レジストが剥離されて露出した部分のＧａＡｓ（００１）基板を、基板全体を燐酸系のエッチング溶液に浸すことによりエッチングして加工基板を作製する。
【００３８】
ＩｎＡｓ微細構造は、加工基板上に形成したピラミッド頂上部の狭い正方形領域に１個ないし２個選択的に作製され、正方形領域外側のファセット面領域には全く形成されない。微細構造の形状と大きさについては原子間力顕微鏡（ＡＦＭ）、ＩｎＡｓ微細構造の結晶性についてはフォトルミネッセンス（ＰＬ）を用いて評価を行うことができる。
【００３９】
図２は、エッチングに備え、ＧａＡｓ（００１）基板上にレジストパターンを転写した状態を示す図、図３は、図２に示す如くレジストパターンを転写したＧａＡｓ（００１）基板を燐酸系エッチング溶液によりエッチングし、上記基板に段差構造を形成した後の状態を示す図、図４は、ＭＯＶＰＥ法により上記段差構造の頂上部にＧａＡｓバッファ層を成長させた後の状態を示す図、図５は、上記ＧａＡｓバッファ層の頂上部にドーム型のＩｎＡｓ微細構造を作製した後の状態を示す図であり、それぞれ（ａ）にその上面図、（ｂ）に断面図が示されている。
【００４０】
本実施例においては、まず図２に示すように電子ビームリソグラフィー処理する。すなわち、電子ビームリソグラフィー装置を用いて電子ビームを照射して露光することにより、ＧａＡｓ（００１）Ｊｕｓｔ基板２の表面に、当該基板の［１００］と［０１０］方向に平行な辺からなる、一辺２００ｎｍの正方形のポジ型フォトレジストパターン（電子レジストパターン）１を２００ｎｍ間隔で転写する。
【００４１】
次に、図３に示すようにウェットエッチング処理する。すなわち、このポジ型フォトレジストパターン１が転写されたＧａＡｓ（００１）ｊｕｓｔ基板２を、燐酸系のエッチング溶液中に１分程度浸した後、アセトンとメタノールによりレジストを剥離する。これにより、ＧａＡｓ（００１）ｊｕｓｔ基板上に、図３に示すような、ＧａＡｓ（００１）Ｊｕｓｔ基板の［１００］と［０１０］方向に平行な辺からなる一辺１００〜１５０ｎｍのＧａＡｓ（００１）面から成る正方形領域（頂上部）３と、この正方形領域を囲むＧａＡｓ｛２０１｝面もしくは｛３０１｝面もしくは｛４０１｝面もしくは｛５０１｝面のファセット面（傾斜側面部）４とから成るピラミッド状の段差構造２ａと、やはりこれらのファセット面で囲まれたＧａＡｓ（００１）面から成る燐酸系エッチング溶液によりエッチングされた、ＧａＡｓ（００１）Ｊｕｓｔ基板の［１００］と［０１０］方向に平行な辺からなる正方形領域（ピラミッド構造底面部）とを有するＧａＡｓ加工基板を作製する。
【００４２】
次いで、図４に示すようにＧａＡｓバッファ層５を形成する。すなわち、この加工基板上にＩｎＡｓ微細構造（量子ドット）６を形成するため、この加工基板を水素雰囲気中のＭＯＶＰＥ装置内に搬入し、数分間アルシン雰囲気中において基板表面をクリーニングした後、ＧａＡｓ加工基板の加熱温度を６００℃に安定させ、水素により希釈したトリメチルガリウム（ＴＭＧ）をアルシン（ＡｓＨ３）といっしょにＧａＡｓ加工基板がセットされている炉に流し、図４に示すようなＧａＡｓバッファ層５を２０から３０ｎｍ堆積させた。これにより、前記の一辺の長さが１００〜１５０ｎｍのＧａＡｓ（００１）面を有する段差構造頂上部３の正方形領域の上にＧａＡｓバッファ層５が形成され、その頂上部３の正方形領域は一辺の長さが３０ｎｍから５０ｎｍ程度に狭められる。
【００４３】
次いで、図５に示すようにＩｎＡｓ微細構造（量子ドット）６を形成する。すなわち、ＴＭＧに変えてトリメチルインジウム（ＴＭＩ）を、１から３分子層相当ＧａＡｓ加工基板上に流し、図５に示すような直径が１０から２０ｎｍ、高さが５から１０ｎｍのドーム型をしたＩｎＡｓ微細構造（量子ドット）６を、加工基板上の各ピラミッド構造頂上部の正方形領域に１個から５個程度作製する。
【００４４】
上記ＧａＡｓバッファ層５は、基本的には、基板２の半導体材料ＧａＡｓの格子定数と微細構造６の半導体材料ＩｎＡｓの格子定数との調整をとることを目的として形成されるものであるが、その成長、堆積の形状が図４に示すようにピラミッド状になり、その頂上部の面積が次第に狭められるため、この頂上部に形成される微細構造の位置を一層厳密に制御することが可能になるという効果も得られるものである。
【００４５】
上記実施例の各工程を実行して、ＧａＡｓ（００１）Ｊｕｓｔ基板に形成されたピラミッド状の段差構造を形成し、その頂上部にＩｎＡｓ微細構造（量子ドット）を作製し、その加工基板上に形成されたピラミッド構造頂上部の正方形領域を原子間力顕微鏡（ＡＦＭ）で観察した。その結果、図５に示すように、この正方形領域内に直径２０から３０ｎｍ、高さ１０ｎｍ前後の微細構造６を確認した。この微細構造６の数は、先に述べたピラミッド頂上部の正方形領域の一辺の長さ、すなわち面積により図６のグラフのように変化する。
【００４６】
また、この形成された微細構造がＩｎＡｓであるかどうかを検証するため、ＰＬによりピーク波長を調べた。このときは、ＰＬ測定用サンプルとするために、上記の微細構造を形成したＧａＡｓ加工基板上に、更に同じくＭＯＶＰＥを用いて、ＧａＡｓキャップ層を１００ｎｍ堆積させた構造を用いた。その結果、図７に示すようにピーク波長が１１００ｎｍ付近に存在するＰＬ特性が得られた。これは加工を施さないＧａＡｓ（００１）Ｊｕｓｔ基板上に作製されるＩｎＡｓ微細構造のＰＬピーク波長にほぼ一致することから、今回ＧａＡｓ加工基板上に形成された微細構造が、ＩｎＡｓから成る微細構造であることを確認した。
【００４７】
［比較例］
上記実施例では、ＧａＡｓ加工基板を作製する際に電子ビームリソグラフィー装置を用いたが、この方法は精密に微細なパターンを形成する場合に有効であるが、もっと手軽に実施するため、量産工程で用いられている紫外線領域の光を利用したフォトリソグラフィーを用いて、同様にＧａＡｓ（００１）Ｊｕｓｔ基板を加工した。このとき加工したパターンはＧａＡｓ（００１）Ｊｕｓｔ基板の［１００］と［０１０］方向に平行な辺からなる一辺５０００ｎｍの正方形で、その間隔が５０００ｎｍのポジ型フォトレジストパターンである。この加工基板も先の通りにエッチングしたところ台形状の段差構造が形成されたが、その頂上部正方形一辺の長さは加工した寸法である５０００ｎｍ近くあり、ＩｎＡｓ微細構造はこの正方形領域内にのみ形成され、周囲ファセット面には形成は確認されなかったものの、その形成密度は８００／μｍ２と非常に多く、制御性が低かった。
【００４８】
そこでＧａＡｓバッファ層を、正方形領域の一辺の長さが上記実施例と同様に３０から５０ｎｍになるまで堆積させた後、ＩｎＡｓを１から３分子層相当堆積させたところ、同じく正方形領域に１個から３個程度のＩｎＡｓ微細構造を作製することができた。しかしながら、ＰＬ測定を行ったところ、発光強度が１／１００程度にまで低下した。これは通常のフォトリソグラフィーを用いたために、微細構造を形成するための正方形領域を、電子ビームリソグラフィーを用いた場合に比べて多数形成できなかったためである。
【００４９】
これにより、本発明で対象とする三次元の微細構造である直径２０〜３０ｎｍ、高さ１０ｎｍ前後の量子ドットを成長するためのピラミッド構造に加工するためには、通常のフォトリソグラフィーではなく、電子ビームリソグラフィーを用いることが有効であることが確認できた。
【００５０】
【発明の効果】
以上説明したように、本発明に係る微細構造の作製方法は、電子ビームリソグラフィー及びウェットエッチング技術を用いて基板を加工することで段差構造を形成しており、その段差構造によって微細構造の位置およびサイズが直接に限定できるため、制御性が良好であると共に、従来のリソグラフィーとエッチングでは形成することが困難であった直径２０〜３０ｎｍ、高さ１０ｎｍ前後の量子ドットから成る微細構造のための段差構造を極めて容易に形成することができる。
【００５１】
また、この微細構造（量子ドット）は、当該段差構造に対する結晶成長技術の適用によって自己組織的に自然に形成されるものであるため、欠陥のない良質な微細構造が形成される。
【００５２】
即ち、本発明によれば、これまでＧａＡｓ（００１）基板上に無秩序に形成されていたＩｎＡｓ等の微細構造を、電子ビームリソグラフィー技術及びウェットエッチング技術を用いて基板を加工し、この加工基板を用いることで、特定の場所にのみ高精度に、且つ効率よく形成することができる。
【図面の簡単な説明】
【図１】本発明による微細構造の作製方法を段階的に示したもので、（ａ）は基板上にレジストパターンを転写した段階を示す図、（ｂ）はエッチングにより段差構造を形成した段階を示す図、（ｃ）はＭＯＶＰＥ法によりＧａＡｓバッファ層を成長させた段階を示す図、（ｄ）は上記ＧａＡｓバッファ層の頂上部にＩｎＡｓ微細構造を作製した段階を示す図である。
【図２】エッチングに備え、ＧａＡｓ基板上にレジストパターンを転写した状態を示したもので、（ａ）はその上面図、（ｂ）は断面図である。
【図３】図２のＧａＡｓ基板をウェットエッチングした後の状態を示したもので、（ａ）はその上面図、（ｂ）は断面図である。
【図４】ＭＯＶＰＥ法によりＧａＡｓバッファ層を成長させた後の状態を示したもので、（ａ）はその上面図、（ｂ）は断面図である。
【図５】上記ＧａＡｓバッファ層の頂上部にＩｎＡｓ微細構造を作製した後の状態を示したもので、（ａ）はその上面図、（ｂ）は断面図である。
【図６】上記ＧａＡｓバッファ層の頂上部の正方形領域一辺の長さとその領域内に形成されたＩｎＡｓ微細構造の個数の関係を示すグラフである。
【図７】本発明により作製したＩｎＡｓ微細構造からのＰＬ（フォトルミネッセンス）ピークを示すグラフである。
【図８】従来技術による微細構造の作製方法を示した図である。
【符号の説明】
１ 電子レジストパターン
２ 基板
２ａ 段差構造
３ 頂上部
４ 傾斜側面部
５ バッファ層
６ 微細構造
【特許請求の範囲】
【請求項１】
半導体基板上に、当該基板の半導体材料の格子定数よりも大きな格子定数を有する半導体材料をエピタキシャル成長させる際に、エピタキシャル層を二次元成長させた後、更に臨界膜厚以上の原料を供給してエピタキシャル成長させることにより三次元の微細構造を作製する方法において、
上記エピタキシャル成長を行うに先だって、電子ビームリソグラフィー技術及びウェットエッチング技術を用いて上記半導体基板に予め段差構造を形成し、当該段差構造の特定領域に上記エピタキシャル成長を行わせることにより、半導体基板上の所望位置に選択的に上記三次元の微細構造を形成せしめることを特徴とする微細構造の作製方法。
【請求項２】
請求項１に記載の微細構造の作製方法において、
上記半導体基板の化合物半導体材料がＧａＡｓであり、その基板上にエピタキシャル成長させる化合物半導体材料がＩｎＡｓであることを特徴とする微細構造の作製方法。
【請求項３】
請求項２に記載の微細構造の作製方法において、
上記半導体基板がＧａＡｓ（００１）Ｊｕｓｔ基板であることを特徴とする微細構造の作製方法。
【請求項４】
請求項１、２又は３に記載の微細構造の作製方法において、
有機金属気相成長法（ＭＯＶＰＥ法）を用いてエピタキシャル成長を行わせることを特徴とする微細構造の作製方法。
【請求項１】
半導体基板上に、当該基板の半導体材料の格子定数よりも大きな格子定数を有する半導体材料をエピタキシャル成長させる際に、エピタキシャル層を二次元成長させた後、更に臨界膜厚以上の原料を供給してエピタキシャル成長させることにより三次元の微細構造を作製する方法において、
上記エピタキシャル成長を行うに先だって、電子ビームリソグラフィー技術及びウェットエッチング技術を用いて上記半導体基板に予め段差構造を形成し、当該段差構造の特定領域に上記エピタキシャル成長を行わせることにより、半導体基板上の所望位置に選択的に上記三次元の微細構造を形成せしめることを特徴とする微細構造の作製方法。
【請求項２】
請求項１に記載の微細構造の作製方法において、
上記半導体基板の化合物半導体材料がＧａＡｓであり、その基板上にエピタキシャル成長させる化合物半導体材料がＩｎＡｓであることを特徴とする微細構造の作製方法。
【請求項３】
請求項２に記載の微細構造の作製方法において、
上記半導体基板がＧａＡｓ（００１）Ｊｕｓｔ基板であることを特徴とする微細構造の作製方法。
【請求項４】
請求項１、２又は３に記載の微細構造の作製方法において、
有機金属気相成長法（ＭＯＶＰＥ法）を用いてエピタキシャル成長を行わせることを特徴とする微細構造の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００４−２８１９５３（Ｐ２００４−２８１９５３Ａ）
【公開日】平成１６年１０月７日（２００４．１０．７）
【国際特許分類】
【出願番号】特願２００３−７４６８４（Ｐ２００３−７４６８４）
【出願日】平成１５年３月１９日（２００３．３．１９）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【公開日】平成１６年１０月７日（２００４．１０．７）
【国際特許分類】
【出願日】平成１５年３月１９日（２００３．３．１９）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
[ Back to top ]