情報読み出し回路、情報再生装置及び情報読み出し方法
【課題】シンドローム生成を行う際に、フレーム欠損箇所から確実にエラー情報を検出することができる情報読み出し回路、情報再生装置及び情報読み出し方法を提供すること
【解決手段】本発明にかかる情報読み出し回路は、一定周期で同期信号が挿入された情報を光ディスク１から読み出し、読み出した情報をデータバッファ１４へ格納するとともに情報のシンドローム生成を行う。光ディスク１から読み出した情報の同期信号が一定期間検出されず同期ずれが発生した場合に、同期信号の検索を行い、同期ずれを解消する同期回路３と、同期ずれを解消してデータバッファ１４へ出力するデータに未書き込み部分が生じた場合に、未書き込み部分が生じた箇所のデータとして誤り訂正をすると訂正不能となるデータを用いてシンドローム生成を行うＰＩシンドローム生成部１５及びＰＯシンドローム生成回路１６と、を備える。
【解決手段】本発明にかかる情報読み出し回路は、一定周期で同期信号が挿入された情報を光ディスク１から読み出し、読み出した情報をデータバッファ１４へ格納するとともに情報のシンドローム生成を行う。光ディスク１から読み出した情報の同期信号が一定期間検出されず同期ずれが発生した場合に、同期信号の検索を行い、同期ずれを解消する同期回路３と、同期ずれを解消してデータバッファ１４へ出力するデータに未書き込み部分が生じた場合に、未書き込み部分が生じた箇所のデータとして誤り訂正をすると訂正不能となるデータを用いてシンドローム生成を行うＰＩシンドローム生成部１５及びＰＯシンドローム生成回路１６と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は情報読み出し回路、情報再生装置及び情報読み出し方法に関し、特にシンドローム生成を行う情報読み出し回路、情報再生装置及び情報読み出し方法に関する。
【背景技術】
【０００２】
近年の情報量の増大により情報機器の大容量化が進んでいる。情報機器の大容量化に対応して高倍速で記録再生できる高倍速処理と、高倍速処理を満たしながらも少ない消費電力で動作できる低消費電力処理、更には低コストでの構成が求められている。光ディスク装置においても、高倍速処理、低消費電力処理及び低コスト構成への対応が進んでおり、これらを実現するために効率的な信号処理が求められている。
【０００３】
図１５にＤＶＤにおいて用いられているデータ構成であるＥＣＣブロック構成を示す。行方向には１７２バイトのデータに対して１０バイトのＰＩパリティが付加され、列方向には１９２バイトのデータに対して１６バイトのＰＯパリティが付加されている。ＥＣＣブロックは、行方向のＰＩ誤り訂正符号と列方向のＰＯ誤り訂正符号との積符号により構成されており、記録方向に沿ったＰＩ誤り訂正符号を用いて復号できなかったとしても、列方向のＰＯ誤り訂正符号で復号を行える可能性が高い方式である。
【０００４】
図１６に１行分のデータに同期信号（ＳＹＮＣ）を付加したディスク記録時の構成を示す。データ部１７２バイトとＰＩパリティ１０バイトの計１８２バイトを９１バイトずつのフレームデータに分割してＳＹＮＣ ２バイトを付加し、更に１行分のデータをビット単位の記録フォーマットに変調して記録する。ＳＹＮＣは変調したデータ部とは異なる特異なビット列になっており、それによりＳＹＮＣは９３バイト周期で検出される。
【０００５】
図１７にＳＹＮＣで表せる情報について示す。ＤＶＤでの１セクタは１２行であり、記録時には更にＰＯパリティ１行を付加した１３行を１つの単位としている。ＳＹＮＣ、フレームデータ共、記録時には１バイトは１６ビットに変調される。ＳＹＮＣ ２バイトは３２ビットになり、その中にはデータ部を変調したビット列からは検出されないＳＹＮＣであることを示す特異なビット列の他に、ＳＹ０、ＳＹ１、ＳＹ２、ＳＹ３、ＳＹ４、ＳＹ５、ＳＹ６、ＳＹ７の８個に分類される情報が含まれている。
【０００６】
１セクタの中で、ＳＹ０からＳＹ７はフレームデータの先頭に規則的に付加されており、その検出順序で何番目のフレームかを識別できる。具体的には、ＳＹ０が検出されれば第０フレームであり、検出順がＳＹ０、ＳＹ５であれば第１フレーム、ＳＹ５、ＳＹ１であれば第２フレーム、ＳＹ１、ＳＹ５であれば第３フレーム、となっている。第４フレーム以降も同様である。
【０００７】
よって、ＳＹＮＣ検出周期が乱れてフレームデータの先頭が検出されなくなったとしても、ＳＹＮＣ検出周期が一定になった時点においてフレームデータの先頭が特定される。更にＳＹ０からＳＹ７の検出順を確認すれば何番目のフレームデータかを識別できる。このようにすることで、検出したＳＹＮＣに基づいて同期を取り直すことができる。
【０００８】
特許文献１には、光ディスク媒体に記録されているデータを再生する際に、情報再生装置においてフレームデータが転送されず、フレームスキップ（欠落）が発生した場合の動作について記載されている。フレームスキップが発生した場合、データバッファは、フレームデータが未格納の状態になっている。このようなフレームスキップは、同期信号検出結果情報が通知されることにより検出される。スキップされたデータに対しては、消失ポインタが生成され、消失訂正を行うことにより、フレームデータの復元が行われる。
【０００９】
特許文献２及び３には、光ディスクに記録されている情報を再生する情報再生装置において、同期情報を用いてフレーム検出を行い、検出されたフレーム（以下、復調データと称する）を、情報再生装置内のＲＡＭに記録するとともに、フレームのＰＩシンドロームを計算する構成が開示されている。具体的には、図１６において説明したように、１行分のデータは、９１バイトのフレームデータに分割される。このフレームデータを、ＲＡＭに記録するとともに、ＰＩシンドロームを計算する。この時、前半もしくは後半９１バイトのフレームデータが欠損した場合に、ＰＩシンドロームを計算するＰＩシンドローム計算回路は、欠損したデータを０とみなしてＰＩシンドローム計算を行う。また、フレームデータの欠損が検出された場合、該当欠損部分についてはゴミデータがＲＡＭに記録される。ここで、欠損部分として記録されたゴミデータについては、０データに修正されＲＡＭに記録される。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００４−１７８７８９号公報
【特許文献２】特開２００４−２１３７３９号公報
【特許文献３】特開２００６−１８９０９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
光ディスク等を用いた記録再生動作においては、一般的に、データをバッファへ格納した後に、格納されたデータを読み出してＰＩシンドロームを計算する処理が実行されていた。しかし、処理の高速化に対する要求に応えるために、特許文献２及び３に記載されているように、データをバッファへ格納する処理とＰＩシンドローム計算処理とを同時に行う構成が用いられている。このような構成において、フレーム欠損が発生した場合に、特許文献１のように欠損が生じた箇所のフレームを転送しない場合には、ＰＩシンドローム計算を行うことができず、以降の誤り訂正処理が正しく実行されない。これに対して、特許文献２及び３においては、欠損箇所に関するデータを０とみなして、ＰＩシンドローム計算を行う。しかし、欠損箇所に関するデータを０と見なすため、ＰＩ１行分の欠損が生じればＰＩシンドローム計算結果は、エラー未発生という状態を示すことになる。つまり、特許文献２及び３に記載されているＰＩシンドローム計算方法を用いた場合、欠損箇所に関するデータを０と見なすことにより、ＰＩ１行分の欠損が生じればＰＩシンドローム計算結果を用いて、フレーム欠損という情報エラーを検出することができないという問題がある。
【課題を解決するための手段】
【００１２】
本発明の第１の態様にかかる情報読み出し回路は、一定周期で同期信号が挿入された情報を情報記録媒体から読み出し、前記読み出した情報をデータバッファへ格納するとともに前記情報のシンドローム生成を行う情報読み出し回路であって、前記情報記録媒体から読み出した情報における前記同期信号が一定期間検出されず同期ずれが発生した場合に、前記同期信号の検索を行い、前記同期ずれを解消する同期部と、前記同期ずれを解消することにより、前記データバッファへ出力するデータに未書き込み部分が生じる場合に、前記未書き込み部分のデータとして誤り訂正をすると訂正不能となるデータに差し替え、前記データバッファへの書き込みを行うのと同時にシンドローム生成を行うシンドローム生成部と、を備えるものである。
【００１３】
このような情報読み出し回路を用いることにより、データバッファへ出力するデータに未書き込み部分が生じた場合においても、当該個所を、誤り訂正をすると訂正不能となるデータを用いてシンドローム生成を行うことができる。そのため、データの未書き込み部分から確実にエラーを検出することができ、このエラー検出情報を用いて誤り訂正を行うことができる。
【００１４】
本発明の第２の態様にかかる情報再生装置は、一定周期で同期信号が挿入された情報を情報記録媒体から読み出し、前記読み出した情報をデータバッファへ格納するとともに前記情報のシンドローム生成を行う情報読み出し回路であって、前記情報記録媒体から読み出した情報における前記同期信号が一定期間検出されず同期ずれが発生した場合に、前記同期信号の検索を行い、前記同期ずれを解消する同期部と、前記同期ずれを解消することにより、前記データバッファへ出力するデータに未書き込み部分が生じる場合に、前記未書き込み部分のデータとして誤り訂正をすると訂正不能となるデータに差し替え、前記データバッファへの書き込みを行うのと同時にシンドローム生成を行うシンドローム生成部と、前記シンドローム生成部において生成されたシンドロームを用いて、前記読み出された情報の誤り訂正を行う誤り訂正回路と、を備えるものである。
【００１５】
このような情報再生装置を用いることにより、データバッファへ出力するデータに未書き込み部分が生じた場合においても、当該個所を、誤り訂正をすると訂正不能となるデータを用いてシンドローム生成を行うことができる。そのため、データの未書き込み部分から確実にエラーを検出することができ、このエラー検出情報を用いて誤り訂正を行うことができる。
【００１６】
本発明の第３の態様にかかる情報読み出し方法は、一定周期で同期信号が挿入された情報を情報記録媒体から読み出し、前記読み出した情報をデータバッファへ格納するとともに前記情報のシンドローム生成を行う情報読み出し方法であって、前記情報記録媒体から読み出した情報における前記同期信号が一定期間検出されず同期ずれが発生した場合に、前記同期信号の検索を行い、前記同期ずれを解消し、前記同期ずれを解消することにより、前記データバッファへ出力するデータに未書き込み部分が生じる場合に、前記未書き込み部分のデータとして誤り訂正をすると訂正不能となるデータに差し替え、前記データバッファへの書き込みを行うのと同時にシンドローム生成を行うものである。
【００１７】
このような情報読み出し方法を用いることにより、データバッファへ出力するデータに未書き込み部分が生じた場合においても、当該個所を、誤り訂正をすると訂正不能となるデータを用いてシンドローム生成を行うことができる。そのため、データの未書き込み部分から確実にエラーを検出することができ、このエラー検出情報を用いて誤り訂正を行うことができる。
【発明の効果】
【００１８】
本発明により、シンドローム生成を行う際に、フレーム欠損箇所から確実にエラー情報を検出することができる情報読み出し回路、情報再生装置及び情報読み出し方法を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】実施の形態１にかかる情報再生装置の構成図である。
【図２】実施の形態１にかかる同期ずれの発生を説明する図である。
【図３Ａ】実施の形態１にかかる通常の同期状態を示す図である。
【図３Ｂ】実施の形態１にかかる数バイトの同期進みが発生している状態を示す図である。
【図３Ｃ】実施の形態１にかかる数バイトの同期遅れが発生している状態を示す図である。
【図３Ｄ】実施の形態１にかかる１フレーム以上の同期進みが発生している状態を示す図である。
【図３Ｅ】実施の形態１にかかる１フレーム以上の同期遅れが発生している状態を示す図である。
【図４Ａ】実施の形態１にかかる通常同期状態のフレームデータが同期処理メモリから読み出された状態を示す図である。
【図４Ｂ】実施の形態１にかかる数バイト同期進みが発生した場合に同期処理メモリに書込まれているフレームデータが読み出された状態を示す図である。
【図４Ｃ】実施の形態１にかかる数バイト同期遅れが発生した場合に同期処理メモリに書込まれているフレームデータが読み出された状態を示す図である。
【図４Ｄ】実施の形態１にかかる１フレーム以上同期進みが発生した場合に同期処理メモリに書込まれているフレームデータが読み出された状態を示す図である。
【図４Ｅ】実施の形態１にかかる１フレーム以上同期遅れが発生した場合に同期処理メモリに書込まれているフレームデータが読み出された状態を示す図である。
【図５】実施の形態１にかかるシンドローム計算及び誤り訂正を示す図である。
【図６】実施の形態１にかかるシンドローム計算及び誤り訂正を示す図である。
【図７】実施の形態１にかかる同期処理メモリにおける書き込み及び読み出し処理を示す図である。
【図８】実施の形態１にかかる同期処理メモリにおける書き込み及び読み出し処理を示す図である。
【図９】実施の形態１にかかるデータ差し替え処理の流れを示す図である。
【図１０】実施の形態２にかかる同期処理メモリにおける書き込み及び読み出し処理を示す図である。
【図１１】実施の形態３にかかる同期処理メモリにおける書き込み及び読み出し処理を示す図である。
【図１２】実施の形態４にかかる情報再生装置の構成図である。
【図１３】実施の形態５にかかる情報再生装置の構成図である。
【図１４】実施の形態５にかかる同期処理メモリにおける書き込み及び読み出し処理を示す図である。
【図１５】ＤＶＤにおいて用いられているデータ構成であるＥＣＣブロック構成を示す図である。
【図１６】１行分のデータに同期信号を付加したディスク記録時の構成を示す図である。
【図１７】ＤＶＤにおける１セクタ構成を示す図である。
【発明を実施するための形態】
【００２０】
（実施の形態１）
以下、図面を参照して本発明の実施の形態について説明する。図１を用いて本発明の実施の形態１にかかる情報再生装置の構成例について説明する。情報再生装置は、光ディスク１に記録されている情報を読み出し、読み出した情報を再生する。情報再生装置は、光ヘッド２と、同期回路３と、復調回路４と、同期処理メモリ制御回路５と、同期処理メモリ１０と、データ補正回路１１と、データバッファ制御回路１２と、データバッファ１４と、ＰＩシンドローム生成回路１５と、ＰＯシンドローム生成回路１６と、誤り訂正回路１７と、を備えている。同期処理メモリ制御回路５は、書込みアドレス制御回路６と、読出しアドレス制御回路７と、未書き込み領域検出回路８と、読出しタイミング制御回路９と、を有している。また、データバッファ制御回路１２は、書き込みアドレス制御回路１３を有している。
【００２１】
光ディスク１は、例えば、ＤＶＤ（Digital Versatile Disc）や、ＣＤ（Compact Disc）等である。光ディスク１は、音楽データや、映像データ等の各種データを記録している。以下に、光ディスク１として、ＤＶＤに記録されている情報を再生するための情報再生装置の構成について説明する。
【００２２】
光ヘッド２は、光ディスク１から出力される信号を受け取り、光ディスク１に記録されている情報を読み出す。光ディスク１から出力された信号は、図示しないアナログ回路や、アナログデジタル変換回路、ＰＬＬ（Phase Locked Loop）回路等における再生信号処理を経て、同期回路３及び復調回路４へ出力される。
【００２３】
同期回路３は、光ディスク１から読み出す情報に周期的に設定されているＳＹＮＣを検出する。ＳＹＮＣは、図１６において説明したように９３バイト周期に設定されている。同期回路３は、ＳＹＮＣを検出し、検出したＳＹＮＣを同期処理メモリ制御回路５へ出力する。
【００２４】
復調回路４は、光ヘッド２から読み出された情報であって、光ディスク１に変調して記録されていたデータを復調する。例えば、光ディスク１は、１バイトのデータを１６ビットに変調して記録している。復調回路４は、復調したデータを同期処理メモリ制御回路５へ出力する。
【００２５】
書込みアドレス制御回路６は、同期回路３から出力されたＳＹＮＣを用いて１フレームデータを検出し、検出したフレームデータを同期処理メモリ１０へ書き込む。ＳＹＮＣは、１フレーム単位に設定されている。そのため、ＳＹＮＣを検出することにより、１フレーム単位のデータを検出することができる。ここで、同期処理メモリ１０は、リングバッファとする。書込みアドレス制御回路６は、同期処理メモリ１０の行アドレスをインクリメントしながらフレームデータを行アドレスに対応する領域に書き込む。書込みアドレス制御回路６は、１つの行アドレスに対して１つのフレームデータを書き込む。フレームデータを書き込まれる行アドレスが、リング領域としての最大行アドレスに到達した場合、書込みアドレス制御回路６は、フレームデータを書き込む行アドレスを最小行アドレスに移動して、繰り返しフレームデータの書き込みを行う。
【００２６】
読出しアドレス制御回路７は、同期処理メモリ１０に書き込まれたフレームデータを読み出して、データ補正回路１１へ出力する。また、読出しタイミング制御回路９は、読出しアドレス制御回路７によってフレームデータが読み出される際に、フレームデータを同期処理メモリ１０に対して書き込むタイミングとフレームデータを同期処理メモリ１０から読み出すタイミングとの間に追い越しが起きないように制御する。書き込みタイミングと読み出しタイミングとの制御の具体例については、後に詳述する。
【００２７】
未書き込み領域検出回路８は、同期回路３において検出したＳＹＮＣに同期ずれが発生した場合に、同期処理メモリ１０内において未書き込みとなる行アドレスを検出して、その行アドレス情報をデータ補正回路１１へ出力する。ここで、同期ずれについて図２を用いて具体的に説明する。
【００２８】
図２は、同期ずれが発生した後に、再度ＳＹＮＣを検出して、再同期する例を示している。同期ずれとは、ＳＹＮＣを検出するための一定の周期においてＳＹＮＣを検出することができなくなる事象である。同期ずれが発生する要因は、例えば、ディスク上のゴミや、記録品質の低下等により、再生信号のＰＬＬ同期がはずれる等して、再生クロックと再生データとの関係が乱れたりすることが挙げられる。図２において、＃０〜＃８は、フレームデータを示している。＃０〜＃２及び＃５〜＃８には、それぞれＳＹＮＣが設定されている。また、Ｔ１〜Ｔ９は、ＳＹＮＣを検出するタイミング情報を示す。
【００２９】
同期回路３は、Ｔ１〜Ｔ３においてＳＹＮＣを正常に検出する。この場合、同期処理メモリ制御回路５は、同期回路３において検出されたＳＹＮＣと、復調回路４において復調された復調データとから、フレームデータの抽出を行う。さらに、書込みアドレス制御回路６は、抽出したフレームデータを同期処理メモリ１０へ書き込む。
【００３０】
Ｔ４及びＴ５のタイミングにおいては、ＳＹＮＣが検出されていない。この場合においても、同期処理メモリ制御回路５は、本来の周期間隔位置にＳＹＮＣはあるものとして復調データから、フレームデータの抽出を行う。さらに、同期処理メモリ制御回路５は、抽出したフレームデータを自走で同期処理メモリ１０へ書き込みを行う。自走とは、ＳＹＮＣを検出しなかった場合においても、ＳＹＮＣを検出したものとみなして抽出したフレームデータを同期処理メモリ１０へ書き込むことを意味する。
【００３１】
ＳＹＮＣが所定の範囲内において所定の回数検出できない場合、ＳＹＮＣを検出する周期性が崩れたとして、同期回路３は、新たにＳＹＮＣ検出を開始する。図２においては、２回ＳＹＮＣが検出できなかった場合に、新たにＳＹＮＣ検出が開始される。
【００３２】
新たにＳＹＮＣ検出が開始された後、所定の回数ＳＹＮＣが検出された場合に、正常にＳＹＮＣが検出されたと判定して、同期引きこみを行う。同期引き込みとは、ＳＹＮＣを検出することができず、同期がとれていない状態から、再度同期となる状態にすることである。同期引き込みは、再同期や、再引き込み等と称されることもある。ここでは、Ｔ６及びＴ７においてＳＹＮＣが検出されたことにより、同期処理メモリ制御回路５は、ＳＹＮＣの検出結果に基づいてフレームデータを抽出する。同期処理メモリ制御回路５は、抽出したフレームデータを同期処理メモリ１０へ書き込む。また、Ｔ８及びＴ９では、ＳＹＮＣが正常に検出されており、同期処理メモリ制御回路５は、継続してフレームデータを同期処理メモリ１０へ書き込む。
【００３３】
続いて、図３を用いて同期ずれが発生した後の同期引き込み動作について説明する。図３Ａは、通常の同期状態を示している。一定周期で同期回路３においてＳＹＮＣが検出され、同期処理メモリ制御回路５は、フレームデータを抽出している。ＳＹＮＣに合わせて＃０（第０フレームデータ）と、＃１（第１フレームデータ）と、＃２（第２フレームデータ）と、＃３（第３フレームデータ）と、＃４（第４フレームデータ）と、が抽出されている。以下、＃Ｎ（Ｎは０以上の整数）は、第Ｎ番目のフレームデータとする。
【００３４】
図３Ｂは、数バイトの同期進みが発生している状態を示している。図３Ｂの上段のフレーム構造は、復調回路４から出力される本来のフレームデータであり、図３Ｂの下段のフレーム構造は、同期処理メモリ制御回路５によって認識されたフレームデータである。以下、図３Ｃ〜図３Ｅも同様とする。同期回路３において＃０のＳＹＮＣが検出されなかった場合、同期処理メモリ制御回路５は、認識した＃０のフレームデータを、自走により同期処理メモリ１０へフレームデータを書き込む。さらに、＃１と認識したフレームデータを自走により同期処理メモリ１０へ書き込んでいる最中に、新たにＳＹＮＣ（ＳＹ５）を検出する。さらに、＃２と認識したフレームデータを自走により同期処理メモリ１０へ書き込んでいる最中に、新たにＳＹＮＣ（ＳＹ１）を検出することにより、ＳＹ１を検出した際のフレームデータが＃２であると識別し、＃２を同期処理メモリ１０へ書き込む。つまり、図３Ｂにおいては、ＳＹ５及びＳＹ１を検出することにより、同期処理メモリにおけるフレームデータの書き込み位置を示す位置情報を検出し、位置情報検出結果に基づいて定まる格納エリアへの書き込みを行い同期を引き込み直している。自走により同期処理メモリ１０へ書き込みを行ったＴ１１の期間は、認識したフレームデータが本来のフレームデータと異なっている。ここで、図３Ｂは、再引き込みしたフレームデータ＃２に対して、自走で書き込まれたフレームデータが進んでいるので同期進みと定義する。
【００３５】
図３Ｃは、数バイトの同期遅れが発生している状態を示している。Ｔ１２の期間は、自走により同期処理メモリ１０へ書き込みを行っている期間である。Ｔ１２の期間に、ＳＹ５及びＳＹ１を検出することにより、ＳＹ１を検出した際のフレームデータが＃２であることを識別し、＃２を同期処理メモリ１０へ書き込む。図３Ｃにおいては、フレームデータ＃１を書き込んでいる最中に、同期引き込みを行い、フレームデータ＃２が同期処理メモリ１０に書込まれている。自走により同期処理メモリ１０へ書き込みを行ったＴ１２の期間は、認識したフレームデータが本来のフレームデータと異なっている。ここで、図３Ｃは、再引き込みしたフレームデータ＃２に対して、自走で書き込まれたフレームデータが遅れているため、同期遅れと定義する。
【００３６】
図３Ｄは、１フレーム以上の同期進みが発生している状態を示している。図３Ｄは、図３Ｂと同様に同期進みが発生しているが、ＳＹ５を検出した時点において自走で書き込まれたフレームデータは＃２であり、再引き込みされたフレームデータは、＃１であり、自走のフレームデータが１フレーム進んでいる。
【００３７】
図３Ｅは、１フレーム以上の同期遅れが発生している状態を示している。図３Ｅは、図３Ｃと同様に同期遅れが発生しているが、ＳＹ５を検出した時点において自走で書き込まれたフレームデータは＃１であり、再引き込みされたフレームデータは、＃３であり、自走のフレームデータが１フレーム以上遅れている。
【００３８】
図１に戻り、データ補正回路１１は、未書き込み領域検出回路８から、未書き込みとなる行アドレス情報を受け取る。データ補正回路１１は、同期処理メモリ１０から、未書き込みとなる行アドレスから読み出したデータを、誤り訂正すると訂正不能となるデータへの差し替えを行う。或いは、読み出さずに誤り訂正すると訂正不能となるデータの挿入を行う。データ補正回路１１は、差し替えを行ったデータをデータバッファ１４と、ＰＩシンドローム生成回路１５と、ＰＯシンドローム生成回路１６とへ出力する。データ補正回路１１は、未書き込みとなる行アドレス以外から読み出したデータは、差し替えを行うことなく、同期処理メモリ１０から読み出したデータを、データバッファ１４と、ＰＩシンドローム生成回路１５と、ＰＯシンドローム生成回路１６と、へ出力する。
【００３９】
誤り訂正すると訂正不能となるデータとは、ＰＩパリティを用いて誤り検出を行った場合に、誤り訂正することができるデータ量以上の誤りを検出することとなるデータである。例えば、データ補正回路１１は、未書き込みとなる行アドレスから読み出したデータを、全て「１１」や、「ＦＦ」等の同じバイト値を有するデータに差し替えてもよい。ここで、全て００のデータに差し替えた場合には、後のＰＩシンドローム計算においてエラー無しとする結果が導かれるため、差し替えるデータは、００以外のデータにすることが望ましい。また、差し替えるデータは、上記の同じバイト値を有するデータに制限されるものではなく、任意に選択した値のデータであってもよい。
【００４０】
ここで、図４を用いて、データ補正回路１１が、同期処理メモリ１０から読み出したデータの構成について説明する。
【００４１】
図４Ａは、図３Ａの通常同期状態のフレームデータを読み出した状態を示している。同期処理メモリ１０は、１行アドレス毎に１フレームデータを格納する。同期処理メモリ１０に書込まれたフレームデータは、同期状態が正常なため、＃０〜＃３のフレームデータが正しく読み出される。
【００４２】
図４Ｂは、図３Ｂの数バイト同期進みが発生した場合に同期処理メモリ１０に書込まれているフレームデータが読み出された状態を示している。＃０及び＃１に関してＳＹＮＣは検出されず、同期処理メモリ制御回路５は、＃０及び＃１と認識したフレームデータを自走で行アドレス０及び１に書き込みを行っている。さらに、＃１を自走で行アドレス２に書き込みを行っている最中に再引き込みし、＃２を行アドレス２に書き直している。これにより、行アドレス２の先頭部は上書き部となっている。
【００４３】
図４Ｃは、図３Ｃの数バイト同期遅れが発生した場合に同期処理メモリ１０に書込まれているフレームデータが読み出された状態を示している。＃０及び＃１に関してＳＹＮＣは検出されず、同期処理メモリ制御回路５は、自走で＃０及び＃１と認識して行アドレス０及び１に書き込みを行っている。同期処理メモリ制御回路５が行アドレス１に＃１を書き込んでいる最中に再引き込みし、＃２を行アドレス２から書き直している。これにより、行アドレス１の後尾部は未書き込み部となっている。
【００４４】
図４Ｄは、図３Ｄの１フレーム以上同期進みが発生した場合に同期処理メモリ１０に書込まれているフレームデータが読み出された状態を示している。＃０及び＃１は、ＳＹＮＣが検出されず、同期処理メモリ制御回路５は、＃０及び＃１と認識したフレームデータを自走で行アドレス０及び１に書き込みを行っている。同期処理メモリ制御回路５が行アドレス２に＃０を書き込んでいる最中に再引き込みし、真の＃１を行アドレス１から書き直している。これにより、行アドレス１全体と、行アドレス２の先頭部は上書き部となっている。
【００４５】
図４Ｅは、図３Ｅの１フレーム以上同期遅れが発生した場合に同期処理メモリ１０に書込まれているフレームデータが読み出された状態を示している。＃０及び＃１に関してＳＹＮＣは検出されず、同期処理メモリ制御回路５は、＃０及び＃１と認識したフレームデータを自走で行アドレス０及び１に書き込みを行っている。同期処理メモリ制御回路５が行アドレス１に＃２を書き込んでいる最中に再引き込みし、真の＃３を行アドレス３から書き直している。これにより、行アドレス１の後尾部と、行アドレス２の全体とは未書き込み部となっている。
【００４６】
同期処理メモリ１０は、リングバッファであるため、データ補正回路１１は、図４Ｃ及び図４Ｅの未書き込み部からは１周前に書込まれたデータを読み出すことになる。データ補正回路１１は、図４Ｃ及び図４Ｅにおいて発生する未書き込み部のデータを差し替えて、データバッファ１４、ＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６へ出力する。
【００４７】
図１に戻り、データバッファ制御回路１２の書き込みアドレス制御回路１３は、同期処理メモリ制御回路５から出力される同期タイミング信号に基づいて、データ補正回路１１から出力されたフレームデータをデータバッファ１４へ書き込む。さらに、データ補正回路１１から出力されたフレームデータがデータバッファへ書込まれるとともに、ＰＩシンドローム生成回路１５はＰＩシンドロームを生成し、ＰＯシンドローム生成回路１６は、ＰＯシンドロームを生成する。誤り訂正回路１７は、生成されたＰＩシンドローム及びＰＯシンドロームに基づいてデータバッファ１４に記録されたフレームデータの誤り訂正を行う。
【００４８】
図１の情報再生装置は、同期処理メモリ１０から出力されたフレームデータを、データバッファ１４へ記録すると同時にＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６においてＰＩ及びＰＯシンドロームの生成を行う。つまり、一旦データバッファ１４に記録されたフレームデータを読み出して、ＰＩ及びＰＯシンドロームを生成するのではなく、データ補正回路１１から出力されたフレームデータから直接ＰＩ及びＰＯシンドロームを生成する。そのために、ＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６は、行アドレスの順序に従い、全ての行アドレスのフレームデータを受け取り、ＰＩ及びＰＯシンドロームを生成する必要がある。
【００４９】
ここで、図５を用いてデータバッファ１４に書込まれたデータを読み出してシンドローム計算及び誤り訂正動作を行う場合について説明し、図６を用いてデータバッファ１４にデータを書き込みながらシンドローム計算及び誤り訂正を行う場合について説明する。
【００５０】
図５の（１）は、同期処理メモリから読み出すデータの行アドレスを示している。図５の（２）は、データバッファ１４へ書き込むデータの行アドレスを示している。図５の（３）は、データバッファ１４から読み出すデータの行アドレス及び列アドレスを示している。図５の（４）は、ＰＩ及びＰＯシンドロームの生成に用いられる行アドレス及び列アドレスを示している。図５の（５）は、誤り訂正が行われる行アドレス及び列アドレスを示している。また、横方向は時間の経過を示している。
【００５１】
はじめに、同期処理メモリ１０から第１行のデータを読み出し、データバッファ１４へ書き込みを行う。次に、同期処理メモリ１０から第２行のデータを読み出して、第２行のデータをデータバッファ１４へ書き込むのとあわせて、データバッファ１４から第１行のデータを読み出してＰＩシンドロームを生成する。さらに、同期処理メモリ１０から第３行のデータを読み出して、第３行のデータをデータバッファ１４へ書き込むのとあわせて、生成された第１行のＰＩシンドロームに基づいて行方向の誤り訂正（以下、ＰＩ誤り訂正と称する）を行う。このようにして、２０８行分のデータをデータバッファ１４から読み出した後に、第１列のデータをデータバッファ１４から読み出して、列方向の誤り訂正（以下、ＰＯ誤り訂正と称する）を行う。
【００５２】
続いて、図６について説明を行う。図６の（１）は、同期処理メモリから読み出すデータの行アドレスを示している。図６の（２）は、データバッファ１４へ書き込むデータの行アドレスを示している。図６の（３）は、ＰＩシンドロームの生成に用いられる行アドレスを示している。図６の（４）は、誤り訂正が行われる行アドレス及び列アドレスを示している。図６の（５）は、ＰＯシンドロームの生成に用いられる列アドレスを示している。また、横方向は時間の経過を示している。
【００５３】
はじめに、同期処理メモリ１０から第１行のデータを読み出して、読み出したデータをデータバッファ１４へ書き込むとともに、ＰＩシンドローム生成とＰＯシンドローム生成とを行う。ＰＩシンドロームは１行分のデータが揃えば生成される。しかし、ＰＯシンドロームは、１行で各列１バイトずつの演算しかできないため、２０８行読み出したところで、ＰＯシンドロームは全て生成される。次に、同期処理メモリ１０から第２行のデータを読み出すのとあわせて、生成された第１行のシンドロームに基づいてＰＩ誤り訂正を行う。このようにして２０８行分のＰＩ誤り訂正を行った後、生成されたＰＯシンドロームを用いて１８２列分のＰＯ誤り訂正を行う。
【００５４】
図５においては、ＰＩ及びＰＯシンドロームを生成するためにデータバッファ１４から必ず各行及び各列のデータ読み出し処理が行われる。しかし、図６においては、データバッファ１４からの読み出し処理がなく、さらに、ＰＯシンドロームが生成された時点において誤りが無い列が存在すれば、その列の誤り訂正処理は不要となる。これにより、演算時間を短縮及び消費電力を削減することができる。
【００５５】
ここで、図６のように、データバッファ１４への書き込みと同時にＰＩ及びＰＯシンドロームを生成するためには、フレームデータが既定順通りで、かつ、既定数だけＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６に転送される必要がある。このようにしなければ、ＰＩ及びＰＯシンドロームは求められず、以降の誤り訂正処理が正しく実行されない。これに対して、図１の情報再生装置は、図４Ｅのように未書き込みとなる行アドレスが発生する場合においても、未書き込みとなる行アドレスのフレームデータをデータ補正回路１１において差し替えもしくは追加する補正を行う。これにより、ＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６は、行アドレスの順序に従い、既定数のフレームデータを受け取ることができる。そのため、誤り訂正回路１７は、ＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６から受け取ったシンドローム算出結果を用いて、正しく誤り訂正を行うことができる。
【００５６】
また、データ補正回路１１は、未書き込みとなる行アドレスのフレームデータを、誤り訂正を行った場合に訂正不能となるデータに差し替えを行う。これにより、未書き込みとなる行アドレスにおけるＰＩシンドロームを用いた誤り訂正を行ったとしても、誤りがすべて訂正されることはない。そのため、誤り訂正後も誤りが存在する行アドレスのフレームデータを消失とし、ＰＯ消失訂正を行うことにより訂正能力を向上させることができる。
【００５７】
続いて、図７及び図８を用いて、同期処理メモリ１０における書き込み及び読み出し処理について説明する。図７は、リングバッファである同期処理メモリ１０の通常動作を示している。（１）は、同期処理メモリ１０に書込まれるフレームデータを示している。（２）は、フレームデータが書き込まれる行アドレスを示している。（３）は、フレームデータが読み出される行アドレスを示している。（４）は、同期処理メモリ１０から読み出されるフレームデータを示している。図８についても同様である。
【００５８】
同期処理メモリ１０は、１フレーム毎に行アドレスを割り当て、同期処理メモリ制御回路５は、割り当てられた行アドレスの中の列アドレスを指定して、１フレーム分のデータを書き込む。同期処理メモリ制御回路５は、ＳＹＮＣを検出すると１フレームの先頭であると判断し、次の行アドレス内の列アドレス先頭へ書き込みアドレスを移動して、フレームデータの先頭を書き込む。同期処理メモリ１０は、同期補正用なので大容量メモリである必要はない。そのため、図７においては、同期処理メモリ１０は、８フレームサイズ（行アドレス０〜７）で構成されている例について説明する。図８も同様とする。但し、同期処理メモリ１０の容量は、８フレームサイズに制限されない。
【００５９】
同期処理メモリ１０は、リングバッファであるため、８フレーム分の書き込みが終わったら、最初の行アドレスに戻って書き込みを繰り返す。読み出しは、行アドレスにフレームデータが書き込まれた後、同じ行アドレスに再度フレームデータが書き込まれる前に行われなければならない。そのため、読み出しは、書き込みが行われてから４フレーム経過後に行われるようにする。このようにすることにより、書き込みが読み出しを追い越してしまう、或いは、読み出しが書き込みを追い越してしまう事象を考慮した場合に、最も安定的な書き込みと読み出しとの関係になる。具体的には、行アドレス４に対するデータの書き込みが行われると同時に、事前に書込まれた行アドレス０のデータを読み出すようなタイミングに調整される。このようなタイミングを４フレーム遅延関係と称する。
【００６０】
通常は、図７のように、同期処理メモリ１０における書き込みと読み出しとが４フレーム遅延の関係を保って繰り返される。しかし、同期が乱れることにより、４フレーム遅延の関係が保たれなくなる。図８を用いて、４フレーム遅延の関係が保たれなくなった場合について説明する。
【００６１】
図８は、１フレーム以上の同期遅れが発生した場合の例を示している。通常、同期処理メモリ制御回路５は、一定周期で再生されるＳＹＮＣをある範囲内に検出すると、ＳＹＮＣと判断し、ＳＹＮＣの後のフレームデータを同期処理メモリ１０の行アドレスの先頭へ書き込む。しかし、同期処理メモリ制御回路５は、所定の範囲内にＳＹＮＣが検出できないような再生状態のときには、ＳＹＮＣを検出できなくても、自走で行アドレスに対してフレームデータの書き込みを行う。同期処理メモリ制御回路５は、ＳＹＮＣを検出できなくても、ＳＹＮＣは、本来の一定周期で再生されてきているが、検出できなかっただけとみなす。その後、ＳＹＮＣが一定周期で検出できるようになると、検出したＳＹＮＣが正しいＳＹＮＣ位置であり、ＳＹＮＣを検出した後のフレームデータが、行アドレスの先頭と再認識してそこから書き込みを行う。
【００６２】
図８においては、＃４まではＳＹＮＣが正しく検出され、行アドレス４に書き込みを行っている。しかし、＃５になった時点において同期ずれが発生し、ＳＹＮＣが検出されないまま、自走で行アドレス５、６、７、０、１へ書き込みを継続している。ここで、＃１２において同期の再引き込みをし、行アドレスを補正して書き込み直しをしている。同期が復活するためには、ＳＹＮＣが一定周期で、一定回数検出できた場合に正しいＳＹＮＣであると認識する。図８では＃１２において、このような状態になったとする。また、フレーム番号は、前述したようにＳＹ０〜ＳＹ７の検出順序で認識できる。これにより、再同期時にはフレーム番号として＃１２を認識し、本来＃１２が書込まれる行アドレス４への書き込みを行っている。そのため、行アドレス２及び３への書き込みは行われなかったことになる。つまり、行アドレス２及び３は、未書き込みとなる。未書き込みとなっている行アドレス２及び３には、訂正不能となるデータとして、例えばそれぞれのバイトデータを「ＦＦ」に差し替える。
【００６３】
図８の（５）には、データ補正回路１１から出力されたフレームデータを用いて生成したＰＩシンドロームのエラー検出状態が示されている。ここでは、自走でフレームデータが書き込まれた行アドレス５、６、７、０及び１と、訂正不能となるデータに差し替えられた行アドレス２及び３とにおいて、ＰＩシンドロームエラーが検出されている。
【００６４】
ここで、行アドレス２及び３が未書き込みの状態となり、行アドレス４への書き込みを行ったことにより、書き込みと読み出しとの関係が崩れている。再引き込みの時点においては、行アドレス２へ書き込み、行アドレス６のデータを読み出すことが最も安定的な関係であるが、書き込まれる行アドレスが４になったことにより、４フレーム遅延の関係が崩れている。このような場合に、４フレーム遅延関係に戻すよう制御する必要がある。
【００６５】
そこで、読出しタイミング制御回路９は、読み出し周期を早めることにより４フレーム遅延関係に戻すように制御する。読出しタイミング制御回路９は、例えば、読み出し回数を多くすることにより、読み出し周期を早めてもよい。同期処理メモリ１０は、１フレーム期間、全て書き込み処理、読み出し処理に充てられていなければ、その隙間の時間を使って読み出し数を増やすことができる。例えば、ＳＹＮＣ ２バイトの期間等は、同期処理メモリへの書き込み、読み出しは不要である。また、同期処理メモリのビット幅が大きければ大きいほど、１回の処理での書き込み、読み出しのデータ量が増えるため、空き時間も増える。これらの時間を、読み出し回数の増加に充ててもよい。このようにすることにより、４フレーム遅延の状態へ戻すことができる。
【００６６】
また、読出しタイミング制御回路９は、再引き込みが行われるまでの同期ずれが発生している期間において、４フレーム遅延関係を保つように読み出しタイミングを制御してもよい。図８においては、同期ずれが発生している期間においては、フレームデータの書き込み時間が通常よりも長くなる例を示している。このような場合、読出しタイミング制御回路９は、４フレーム遅延関係を保つために、同期処理メモリ１０からフレームデータを読み出すタイミングを遅らせて、データ補正回路１１へ転送するタイミングを遅らせる。このようにすることにより、同期ずれが発生している期間における最も安定的な書き込みと読み出しのタイミングを調整することができる。
【００６７】
続いて、図９を用いて本発明の実施の形態１にかかるデータ差し替え処理の流れについて説明する。はじめに、光ヘッド２は、光ディスク１に記録されている情報を読み出す（Ｓ１１）。次に、同期回路３は、読み出した情報から、ＳＹＮＣを検出する（Ｓ１２）。同期回路３においてＳＹＮＣが検出された場合、同期処理メモリ制御回路５は、ＳＹＮＣ毎にフレームデータを抽出して、同期処理メモリ１０へ書き込む（Ｓ１３）。
【００６８】
次に、データ補正回路１１は、同期処理メモリ１０に書込まれたフレームデータを読み出し、データバッファ１４、ＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６へ出力する（Ｓ１４）。ここで、データ補正回路１１は、データバッファ１４、ＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６に対して、実質的に同一のタイミングにフレームデータを出力する。
【００６９】
次に、ＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６は、出力されたフレームデータを用いてＰＩ及びＰＯシンドローム生成を行う（Ｓ１５）。次に、誤り訂正回路１７は、生成されたＰＩ及びＰＯシンドロームに基づいて誤り訂正を行う（Ｓ１６）。
【００７０】
ステップＳ１２において、同期回路３によってＳＹＮＣが検出されなかった場合、同期処理メモリ制御回路５は、自走でフレームデータを同期処理メモリ１０へ書き込む（Ｓ１７）。次に、同期回路３は、ＳＹＮＣが検出されず同期ずれが発生した後に、ＳＹＮＣの再検出処理を実行する。同期回路３は、ＳＹＮＣの再検出処理において、ＳＹＮＣを所定回数検出したか否かを判定する（Ｓ１８）。ＳＹＮＣの検出回数は、任意に設定することができる。
【００７１】
次に、同期回路３において、ＳＹＮＣが所定回数検出された場合、同期処理メモリ制御回路５は、同期引き込みを行い、検出されたＳＹＮＣに対応するフレームデータを同期処理メモリ１０へ書き込む（Ｓ１９）。同期回路３において、ＳＹＮＣが所定回数検出されなかった場合、ステップＳ１７の処理に戻る。
【００７２】
次に、未書き込み領域検出回路８は、同期引き込みが行われたことにより、同期処理メモリ１０に未書き込み部分が発生しているか否かを判定する（Ｓ２０）。未書き込み領域検出回路８によって未書き込み部分があると判定された場合、データ補正回路１１は、未書き込み部分を、誤り訂正すると訂正不能となるデータに差し替える（Ｓ２１）。データ補正回路１１は、データの差し替えを行った後、ステップＳ１４以降の処理を実行する。また、未書き込み領域検出回路８によって未書き込み部分がないと判定された場合、ステップＳ２１の処理は行われず、ステップＳ１４以降の処理が実行される。
【００７３】
以上説明したように、本発明の実施の形態１にかかる情報再生装置を用いることにより、光ディスク等の情報記録媒体から情報を読み出す際に発生した同期ずれが解消された後に、同期処理メモリ１０に対して未書き込みとなる領域が発生した場合においても、未書き込みとなる領域のデータを、誤り訂正すると誤り訂正不能となるデータに差し替えることができる。これにより、ＰＩ及びＰＯシンドロームを生成する際に、既定順に既定数のシンドローム生成を行うことができる。そのため、ＰＩ及びＰＯシンドロームを用いた誤り訂正を正常に実施することができる。
【００７４】
さらに、未書き込みとなる領域のデータを、誤り訂正不能となるデータに差し替えることにより、該当する行のＰＩ誤り訂正は不能となり、ＰＯ訂正において消失とし、ＰＯ消失訂正を行うことにより訂正能力を向上させることができる。
【００７５】
さらに、同期ずれが解消された後の再引き込み時に発生する同期処理メモリ１０へフレームデータを書き込むタイミングと同期処理メモリ１０からフレームデータを読み出すタイミングとのずれを、読出しタイミング制御回路９を用いて、読み出しタイミングを制御することにより、書き込みタイミングと読み出しタイミングとを所定の遅延関係、例えば４フレーム遅延関係を保つことができる。
【００７６】
さらに、情報再生装置は、データバッファ１４に記録されたフレームデータを読み出すことなく、データ補正回路１１から出力されたフレームデータを用いてＰＩ及びＰＯシンドロームを生成する。そのため、データバッファ１４には、ＰＩパリティ及びＰＯパリティを記録する必要はない。これにより、データバッファ１４の容量を削減することも可能であり、データバッファ１４の低コスト化等を実現することができる。
【００７７】
（実施の形態２）
続いて、図１０を用いて１フレーム以上の同期遅れが発生した別の例について説明する。図１０は、リングバッファである同期処理メモリ１０の通常動作を示している。（１）に示すデータは、同期処理メモリ１０に書込まれるフレームデータを示している。（２）に示すデータは、フレームデータが書き込まれる同期処理メモリ１０の行アドレスを示している。（３）に示すデータは、フレームデータが読み出される同期処理メモリ１０の行アドレスを示している。（４）に示すデータは、同期処理メモリ１０から読み出されるフレームデータを示している。
【００７８】
図１０においては、＃４まではＳＹＮＣが正しく検出され、行アドレス４に書き込みを行っている。しかし、＃５になった時点において同期ずれが発生し、ＳＹＮＣが検出されないまま、自走で行アドレス５、６、７、０、１へ書き込みを継続している。さらに、行アドレス２の一部にも書き込みを行っている。
【００７９】
ここで、＃１２において同期の再引き込みをし、行アドレスを補正して書き込み直しをしているとする。同期の再引き込みをするためには、ＳＹＮＣが一定周期で、一定回数検出できた場合に正しいＳＹＮＣであると認識する。図１０では＃１２において、このような状態になったとする。また、フレーム番号は、前述したようにＳＹ０〜ＳＹ７の検出順序で認識できる。これにより、同期引き込み時にはフレーム番号は＃１２を認識し、本来＃１２が書込まれる行アドレス４への書き込みを行っている。そのため、行アドレス３への書き込みは行われなかったことになる。さらに、行アドレス２の一部のみ書き込みが行われ、残りの部分は書き込みが行われなかったことになる。
【００８０】
行アドレス２への書き込み量が少ない場合、１周前に書込まれた誤り訂正符号語としては数バイトの誤りとなることも考えられる。そのため、誤りが訂正できる範囲内であれば、誤りなしの状態へ訂正することが可能となる。しかし、行アドレス２には、本来のフレームデータの大部分を書き込むことができなかったため、訂正不能となることが望ましい。
【００８１】
そこで、データ補正回路１１は、１つの行アドレス全体が未書き込みとなっておらず、一部のみが書込まれている状態において、一部のみが書込まれた行アドレスのフレームデータについてもデータの差し替えを行う。差し替えられるデータは、誤り訂正すると訂正不能となるデータである。
【００８２】
図１０の（５）には、データ補正回路１１から出力されたフレームデータを用いて生成したＰＩシンドロームのエラー検出状態が示されている。ここでは、自走でフレームデータが書き込まれた行アドレス５、６、７、０及び１と、訂正不能となるデータに差し替えられた行アドレス２及び３とにおいて、ＰＩシンドロームエラーが検出されている。
【００８３】
以上説明したように、本発明の実施の形態２にかかるデータ補正回路を用いることにより、１つの行アドレスの一部にフレームデータが書き込まれた場合においても、行アドレス全体のフレームデータの差し替えを行うことができる。そのため、ＰＯ消失訂正を行う場合の訂正能力をさらに向上させることができる。
【００８４】
（実施の形態３）
続いて、図１１を用いて本発明の実施の形態３にかかる同期処理メモリ１０における書き込み及び読み出し処理について説明する。図１１は、書き継ぎを要因とする同期遅れが発生した例について示している。図１１においては、フレームデータ＃９の途中で書き継ぎが発生したことを示している。一般的には、フレームデータ＃０から書き継ぎが行われるが、記録が途中で中断され、その続きとして途中から書き継ぎが行われることがある。図１１においては、フレームデータ＃９の途中で書き継ぎが発生したことにより、これまでの同期関係が崩れ、再引き込みが必要となる。ここでは、フレームデータ＃１４において再引き込みし、再引き込みが行われるまでは自走による書き込みが行われている。
【００８５】
再引き込みが行われた時点において、フレームデータ＃１４は、本来書き込まれる行アドレス６に書込まれる。そのため、行アドレス４及び５には書き込みが行われず、行アドレス４及び５には、１周前のフレームデータである＃４及び＃５が残っている。そのため、データ補正回路１１は、行アドレス４及び５のデータを、訂正不能となるデータへ差し替えて出力する。
【００８６】
図１１の（５）には、データ補正回路１１から出力されたフレームデータを用いて生成したＰＩシンドロームのエラー検出状態が示されている。ここでは、自走でフレームデータが書き込まれた行アドレス５、６、７、０、１、２及び３と、訂正不能となるデータに差し替えられた行アドレス４及び５とにおいて、ＰＩシンドロームエラーが検出されている。
【００８７】
また、再引き込み時点における書き込みタイミング及び読み出しタイミングが、図８及び図１０と同様乱れている。そのため、読出しタイミング制御回路９は、図８及び図１０と同様に読み出しタイミングを制御する。
【００８８】
（実施の形態４）
続いて、図１２を用いて本発明の実施の形態４にかかる情報再生装置の構成例について説明する。図１２にかかる情報再生装置における同期処理メモリ制御回路５は、書込みアドレス制御回路６と、読出しアドレス制御回路７と、読出しタイミング制御回路９と、データ補正回路２１と、未書き込み領域検出回路２２と、を有している。図１２における情報再生装置は、図１の情報再生装置と比較して、データ補正回路２１が、書込みアドレス制御回路６と、同期処理メモリ２０との間に配置されている点において異なる。さらに、未書き込み領域検出回路２２が、未書き込み部に関する情報を、データ補正回路２１へ出力する点が異なる。以下に、図１と異なる点について主に説明する。図１と同一の機能を有する構成要素については、同一符号を付し、説明を省略する。
【００８９】
未書き込み領域検出回路２２は、同期回路３において検出したＳＹＮＣに同期ずれが発生した場合に、同期処理メモリ２０内の未書き込みとなる行アドレスを検出する。未書き込み領域検出回路２２は、検出した行アドレスに関する情報をデータ補正回路２１へ出力する。
【００９０】
データ補正回路２１は、未書き込み領域検出回路２２から受け取った、未書き込みとなる行アドレスにおけるデータを、誤り訂正をすると訂正不能となるデータに差し替えて、同期処理メモリ２０へ書き込みを行う。同期処理メモリ２０は、書き込まれたデータを、データバッファ１４、ＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６へ出力する。
【００９１】
これにより、図１の情報再生装置と同様に、本来であれば未書き込みとなる行アドレスがある場合においても、あらかじめ訂正不能となるフレームデータが同期処理メモリ２０に登録される。そのため、同期処理メモリ２０からフレームデータを受け取るＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６は、既定順に既定数のシンドローム生成を行うことができる。また、図１２においては、データ補正回路２１を、同期処理メモリ制御回路５内に配置されるように説明したが、データ補正回路２１は、同期処理メモリ制御回路５の外部に配置されてもよい。
【００９２】
（実施の形態５）
続いて、図１３を用いて本発明の実施の形態５にかかる情報再生装置の構成例について説明する。図１３における情報再生装置は、図１の情報再生装置と比較して、同期回路３０が、ＳＹＮＣ検出に関する情報をデータ補正回路１１へ出力している点において異なる。同期回路３０は、光ヘッド２から読み出した情報におけるＳＹＮＣを検出する。ここで、ＳＹＮＣを検出できなかった場合に、ＳＹＮＣ未検出情報をデータ補正回路１１へ出力する。同期処理メモリ１０には、図１における情報再生装置と同様、ＳＹＮＣが検出されなかった場合においても、ＳＹＮＣを検出したものとみなして、フレームデータが書き込まれる。
【００９３】
データ補正回路１１は、同期処理メモリ１０からフレームデータを読み出して、データバッファ１４、ＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６へ出力する際に、ＳＹＮＣが検出されず自走で同期処理メモリ１０に書込まれたデータについて、誤り訂正を行うと訂正不能となるデータに差し替える。データの差し替えについて、図１４を用いて説明を行う。
【００９４】
図１４においては、＃４まではＳＹＮＣが正しく検出され、同期処理メモリ１０の行アドレス４に書き込みを行っている。しかし、＃５になった時点において同期ずれが発生し、ＳＹＮＣが検出されないまま、自走で行アドレス５、６、７、０、１へ書き込みを継続している。そして、＃１２において同期の再引き込みをし、行アドレスを補正して書き込み直しをしている。
【００９５】
ここで、データ補正回路１１は、同期回路３０から出力されるＳＹＮＣ未検出情報を受け取ることにより、自走で書き込みが行われた行アドレスを認識する。さらに、データ補正回路１１は、自走で書き込みが行われた行アドレスのフレームデータを、訂正不能となるデータとして、例えば、ＦＦのバイトデータに差し替えを行う。データ補正回路１１は、差し替えを行ったデータをデータバッファ１４、ＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６へ出力する。
【００９６】
図１４の（５）には、同期処理メモリ１０から読み出したフレームデータを用いて生成したＰＩシンドロームのエラー検出状態が示されている。訂正不能となるデータに差し替えられた行アドレス５乃至７及び０乃至３において、ＰＩシンドロームエラーが検出されている。
【００９７】
以上説明したように、本発明の実施の形態５にかかる情報再生装置は、ＳＹＮＣを検出することができず同期処理メモリ１０に自走で書き込まれたフレームデータについても訂正不能となるデータに差し替えを行う。これにより、ＳＹＮＣが検出されなかったフレームデータのＰＩ訂正において、誤りが存在して消失とすることにより、ＰＯ消失訂正を行う場合の訂正能力を向上させることができる。
【００９８】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、１つの誤り訂正符号語を、１フレームで構成してもよく、２フレームで構成してもよい。また、誤り訂正符号語が、フレーム単位で構成されていない場合、その誤り訂正符号語を含むすべての行アドレスのデータを訂正不能となるデータへの差し替えを行ってもよい。
【００９９】
また、上述した発明の実施の形態においては、主にＤＶＤ等の光ディスクに記録されている情報の読み出しについて説明したが、光ディスクに限らず、情報記録媒体から読み出して同様に同期ずれが生じるシステムであれば、どのようなシステムにも適用することができる。さらに、本発明は、情報記録媒体から再生する情報再生装置に限らず情報伝送経路から受信する情報受信装置においても適用することができる。
【符号の説明】
【０１００】
１ 光ディスク
２ 光ヘッド
３ 同期回路
４ 復調回路
５ 同期処理メモリ制御回路
６ 書込みアドレス制御回路
７ 読出しアドレス制御回路
８ 未書き込み領域検出回路
９ 読出しタイミング制御回路
１０ 同期処理メモリ
１１ データ補正回路
１２ データバッファ制御回路
１３ 書き込みアドレス制御回路
１４ データバッファ
１５ ＰＩシンドローム生成回路
１６ ＰＯシンドローム生成回路
１７ 誤り訂正回路
２０ 同期処理メモリ
２１ データ補正回路
２２ 未書き込み領域検出回路
３０ 同期回路
【技術分野】
【０００１】
本発明は情報読み出し回路、情報再生装置及び情報読み出し方法に関し、特にシンドローム生成を行う情報読み出し回路、情報再生装置及び情報読み出し方法に関する。
【背景技術】
【０００２】
近年の情報量の増大により情報機器の大容量化が進んでいる。情報機器の大容量化に対応して高倍速で記録再生できる高倍速処理と、高倍速処理を満たしながらも少ない消費電力で動作できる低消費電力処理、更には低コストでの構成が求められている。光ディスク装置においても、高倍速処理、低消費電力処理及び低コスト構成への対応が進んでおり、これらを実現するために効率的な信号処理が求められている。
【０００３】
図１５にＤＶＤにおいて用いられているデータ構成であるＥＣＣブロック構成を示す。行方向には１７２バイトのデータに対して１０バイトのＰＩパリティが付加され、列方向には１９２バイトのデータに対して１６バイトのＰＯパリティが付加されている。ＥＣＣブロックは、行方向のＰＩ誤り訂正符号と列方向のＰＯ誤り訂正符号との積符号により構成されており、記録方向に沿ったＰＩ誤り訂正符号を用いて復号できなかったとしても、列方向のＰＯ誤り訂正符号で復号を行える可能性が高い方式である。
【０００４】
図１６に１行分のデータに同期信号（ＳＹＮＣ）を付加したディスク記録時の構成を示す。データ部１７２バイトとＰＩパリティ１０バイトの計１８２バイトを９１バイトずつのフレームデータに分割してＳＹＮＣ ２バイトを付加し、更に１行分のデータをビット単位の記録フォーマットに変調して記録する。ＳＹＮＣは変調したデータ部とは異なる特異なビット列になっており、それによりＳＹＮＣは９３バイト周期で検出される。
【０００５】
図１７にＳＹＮＣで表せる情報について示す。ＤＶＤでの１セクタは１２行であり、記録時には更にＰＯパリティ１行を付加した１３行を１つの単位としている。ＳＹＮＣ、フレームデータ共、記録時には１バイトは１６ビットに変調される。ＳＹＮＣ ２バイトは３２ビットになり、その中にはデータ部を変調したビット列からは検出されないＳＹＮＣであることを示す特異なビット列の他に、ＳＹ０、ＳＹ１、ＳＹ２、ＳＹ３、ＳＹ４、ＳＹ５、ＳＹ６、ＳＹ７の８個に分類される情報が含まれている。
【０００６】
１セクタの中で、ＳＹ０からＳＹ７はフレームデータの先頭に規則的に付加されており、その検出順序で何番目のフレームかを識別できる。具体的には、ＳＹ０が検出されれば第０フレームであり、検出順がＳＹ０、ＳＹ５であれば第１フレーム、ＳＹ５、ＳＹ１であれば第２フレーム、ＳＹ１、ＳＹ５であれば第３フレーム、となっている。第４フレーム以降も同様である。
【０００７】
よって、ＳＹＮＣ検出周期が乱れてフレームデータの先頭が検出されなくなったとしても、ＳＹＮＣ検出周期が一定になった時点においてフレームデータの先頭が特定される。更にＳＹ０からＳＹ７の検出順を確認すれば何番目のフレームデータかを識別できる。このようにすることで、検出したＳＹＮＣに基づいて同期を取り直すことができる。
【０００８】
特許文献１には、光ディスク媒体に記録されているデータを再生する際に、情報再生装置においてフレームデータが転送されず、フレームスキップ（欠落）が発生した場合の動作について記載されている。フレームスキップが発生した場合、データバッファは、フレームデータが未格納の状態になっている。このようなフレームスキップは、同期信号検出結果情報が通知されることにより検出される。スキップされたデータに対しては、消失ポインタが生成され、消失訂正を行うことにより、フレームデータの復元が行われる。
【０００９】
特許文献２及び３には、光ディスクに記録されている情報を再生する情報再生装置において、同期情報を用いてフレーム検出を行い、検出されたフレーム（以下、復調データと称する）を、情報再生装置内のＲＡＭに記録するとともに、フレームのＰＩシンドロームを計算する構成が開示されている。具体的には、図１６において説明したように、１行分のデータは、９１バイトのフレームデータに分割される。このフレームデータを、ＲＡＭに記録するとともに、ＰＩシンドロームを計算する。この時、前半もしくは後半９１バイトのフレームデータが欠損した場合に、ＰＩシンドロームを計算するＰＩシンドローム計算回路は、欠損したデータを０とみなしてＰＩシンドローム計算を行う。また、フレームデータの欠損が検出された場合、該当欠損部分についてはゴミデータがＲＡＭに記録される。ここで、欠損部分として記録されたゴミデータについては、０データに修正されＲＡＭに記録される。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００４−１７８７８９号公報
【特許文献２】特開２００４−２１３７３９号公報
【特許文献３】特開２００６−１８９０９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
光ディスク等を用いた記録再生動作においては、一般的に、データをバッファへ格納した後に、格納されたデータを読み出してＰＩシンドロームを計算する処理が実行されていた。しかし、処理の高速化に対する要求に応えるために、特許文献２及び３に記載されているように、データをバッファへ格納する処理とＰＩシンドローム計算処理とを同時に行う構成が用いられている。このような構成において、フレーム欠損が発生した場合に、特許文献１のように欠損が生じた箇所のフレームを転送しない場合には、ＰＩシンドローム計算を行うことができず、以降の誤り訂正処理が正しく実行されない。これに対して、特許文献２及び３においては、欠損箇所に関するデータを０とみなして、ＰＩシンドローム計算を行う。しかし、欠損箇所に関するデータを０と見なすため、ＰＩ１行分の欠損が生じればＰＩシンドローム計算結果は、エラー未発生という状態を示すことになる。つまり、特許文献２及び３に記載されているＰＩシンドローム計算方法を用いた場合、欠損箇所に関するデータを０と見なすことにより、ＰＩ１行分の欠損が生じればＰＩシンドローム計算結果を用いて、フレーム欠損という情報エラーを検出することができないという問題がある。
【課題を解決するための手段】
【００１２】
本発明の第１の態様にかかる情報読み出し回路は、一定周期で同期信号が挿入された情報を情報記録媒体から読み出し、前記読み出した情報をデータバッファへ格納するとともに前記情報のシンドローム生成を行う情報読み出し回路であって、前記情報記録媒体から読み出した情報における前記同期信号が一定期間検出されず同期ずれが発生した場合に、前記同期信号の検索を行い、前記同期ずれを解消する同期部と、前記同期ずれを解消することにより、前記データバッファへ出力するデータに未書き込み部分が生じる場合に、前記未書き込み部分のデータとして誤り訂正をすると訂正不能となるデータに差し替え、前記データバッファへの書き込みを行うのと同時にシンドローム生成を行うシンドローム生成部と、を備えるものである。
【００１３】
このような情報読み出し回路を用いることにより、データバッファへ出力するデータに未書き込み部分が生じた場合においても、当該個所を、誤り訂正をすると訂正不能となるデータを用いてシンドローム生成を行うことができる。そのため、データの未書き込み部分から確実にエラーを検出することができ、このエラー検出情報を用いて誤り訂正を行うことができる。
【００１４】
本発明の第２の態様にかかる情報再生装置は、一定周期で同期信号が挿入された情報を情報記録媒体から読み出し、前記読み出した情報をデータバッファへ格納するとともに前記情報のシンドローム生成を行う情報読み出し回路であって、前記情報記録媒体から読み出した情報における前記同期信号が一定期間検出されず同期ずれが発生した場合に、前記同期信号の検索を行い、前記同期ずれを解消する同期部と、前記同期ずれを解消することにより、前記データバッファへ出力するデータに未書き込み部分が生じる場合に、前記未書き込み部分のデータとして誤り訂正をすると訂正不能となるデータに差し替え、前記データバッファへの書き込みを行うのと同時にシンドローム生成を行うシンドローム生成部と、前記シンドローム生成部において生成されたシンドロームを用いて、前記読み出された情報の誤り訂正を行う誤り訂正回路と、を備えるものである。
【００１５】
このような情報再生装置を用いることにより、データバッファへ出力するデータに未書き込み部分が生じた場合においても、当該個所を、誤り訂正をすると訂正不能となるデータを用いてシンドローム生成を行うことができる。そのため、データの未書き込み部分から確実にエラーを検出することができ、このエラー検出情報を用いて誤り訂正を行うことができる。
【００１６】
本発明の第３の態様にかかる情報読み出し方法は、一定周期で同期信号が挿入された情報を情報記録媒体から読み出し、前記読み出した情報をデータバッファへ格納するとともに前記情報のシンドローム生成を行う情報読み出し方法であって、前記情報記録媒体から読み出した情報における前記同期信号が一定期間検出されず同期ずれが発生した場合に、前記同期信号の検索を行い、前記同期ずれを解消し、前記同期ずれを解消することにより、前記データバッファへ出力するデータに未書き込み部分が生じる場合に、前記未書き込み部分のデータとして誤り訂正をすると訂正不能となるデータに差し替え、前記データバッファへの書き込みを行うのと同時にシンドローム生成を行うものである。
【００１７】
このような情報読み出し方法を用いることにより、データバッファへ出力するデータに未書き込み部分が生じた場合においても、当該個所を、誤り訂正をすると訂正不能となるデータを用いてシンドローム生成を行うことができる。そのため、データの未書き込み部分から確実にエラーを検出することができ、このエラー検出情報を用いて誤り訂正を行うことができる。
【発明の効果】
【００１８】
本発明により、シンドローム生成を行う際に、フレーム欠損箇所から確実にエラー情報を検出することができる情報読み出し回路、情報再生装置及び情報読み出し方法を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】実施の形態１にかかる情報再生装置の構成図である。
【図２】実施の形態１にかかる同期ずれの発生を説明する図である。
【図３Ａ】実施の形態１にかかる通常の同期状態を示す図である。
【図３Ｂ】実施の形態１にかかる数バイトの同期進みが発生している状態を示す図である。
【図３Ｃ】実施の形態１にかかる数バイトの同期遅れが発生している状態を示す図である。
【図３Ｄ】実施の形態１にかかる１フレーム以上の同期進みが発生している状態を示す図である。
【図３Ｅ】実施の形態１にかかる１フレーム以上の同期遅れが発生している状態を示す図である。
【図４Ａ】実施の形態１にかかる通常同期状態のフレームデータが同期処理メモリから読み出された状態を示す図である。
【図４Ｂ】実施の形態１にかかる数バイト同期進みが発生した場合に同期処理メモリに書込まれているフレームデータが読み出された状態を示す図である。
【図４Ｃ】実施の形態１にかかる数バイト同期遅れが発生した場合に同期処理メモリに書込まれているフレームデータが読み出された状態を示す図である。
【図４Ｄ】実施の形態１にかかる１フレーム以上同期進みが発生した場合に同期処理メモリに書込まれているフレームデータが読み出された状態を示す図である。
【図４Ｅ】実施の形態１にかかる１フレーム以上同期遅れが発生した場合に同期処理メモリに書込まれているフレームデータが読み出された状態を示す図である。
【図５】実施の形態１にかかるシンドローム計算及び誤り訂正を示す図である。
【図６】実施の形態１にかかるシンドローム計算及び誤り訂正を示す図である。
【図７】実施の形態１にかかる同期処理メモリにおける書き込み及び読み出し処理を示す図である。
【図８】実施の形態１にかかる同期処理メモリにおける書き込み及び読み出し処理を示す図である。
【図９】実施の形態１にかかるデータ差し替え処理の流れを示す図である。
【図１０】実施の形態２にかかる同期処理メモリにおける書き込み及び読み出し処理を示す図である。
【図１１】実施の形態３にかかる同期処理メモリにおける書き込み及び読み出し処理を示す図である。
【図１２】実施の形態４にかかる情報再生装置の構成図である。
【図１３】実施の形態５にかかる情報再生装置の構成図である。
【図１４】実施の形態５にかかる同期処理メモリにおける書き込み及び読み出し処理を示す図である。
【図１５】ＤＶＤにおいて用いられているデータ構成であるＥＣＣブロック構成を示す図である。
【図１６】１行分のデータに同期信号を付加したディスク記録時の構成を示す図である。
【図１７】ＤＶＤにおける１セクタ構成を示す図である。
【発明を実施するための形態】
【００２０】
（実施の形態１）
以下、図面を参照して本発明の実施の形態について説明する。図１を用いて本発明の実施の形態１にかかる情報再生装置の構成例について説明する。情報再生装置は、光ディスク１に記録されている情報を読み出し、読み出した情報を再生する。情報再生装置は、光ヘッド２と、同期回路３と、復調回路４と、同期処理メモリ制御回路５と、同期処理メモリ１０と、データ補正回路１１と、データバッファ制御回路１２と、データバッファ１４と、ＰＩシンドローム生成回路１５と、ＰＯシンドローム生成回路１６と、誤り訂正回路１７と、を備えている。同期処理メモリ制御回路５は、書込みアドレス制御回路６と、読出しアドレス制御回路７と、未書き込み領域検出回路８と、読出しタイミング制御回路９と、を有している。また、データバッファ制御回路１２は、書き込みアドレス制御回路１３を有している。
【００２１】
光ディスク１は、例えば、ＤＶＤ（Digital Versatile Disc）や、ＣＤ（Compact Disc）等である。光ディスク１は、音楽データや、映像データ等の各種データを記録している。以下に、光ディスク１として、ＤＶＤに記録されている情報を再生するための情報再生装置の構成について説明する。
【００２２】
光ヘッド２は、光ディスク１から出力される信号を受け取り、光ディスク１に記録されている情報を読み出す。光ディスク１から出力された信号は、図示しないアナログ回路や、アナログデジタル変換回路、ＰＬＬ（Phase Locked Loop）回路等における再生信号処理を経て、同期回路３及び復調回路４へ出力される。
【００２３】
同期回路３は、光ディスク１から読み出す情報に周期的に設定されているＳＹＮＣを検出する。ＳＹＮＣは、図１６において説明したように９３バイト周期に設定されている。同期回路３は、ＳＹＮＣを検出し、検出したＳＹＮＣを同期処理メモリ制御回路５へ出力する。
【００２４】
復調回路４は、光ヘッド２から読み出された情報であって、光ディスク１に変調して記録されていたデータを復調する。例えば、光ディスク１は、１バイトのデータを１６ビットに変調して記録している。復調回路４は、復調したデータを同期処理メモリ制御回路５へ出力する。
【００２５】
書込みアドレス制御回路６は、同期回路３から出力されたＳＹＮＣを用いて１フレームデータを検出し、検出したフレームデータを同期処理メモリ１０へ書き込む。ＳＹＮＣは、１フレーム単位に設定されている。そのため、ＳＹＮＣを検出することにより、１フレーム単位のデータを検出することができる。ここで、同期処理メモリ１０は、リングバッファとする。書込みアドレス制御回路６は、同期処理メモリ１０の行アドレスをインクリメントしながらフレームデータを行アドレスに対応する領域に書き込む。書込みアドレス制御回路６は、１つの行アドレスに対して１つのフレームデータを書き込む。フレームデータを書き込まれる行アドレスが、リング領域としての最大行アドレスに到達した場合、書込みアドレス制御回路６は、フレームデータを書き込む行アドレスを最小行アドレスに移動して、繰り返しフレームデータの書き込みを行う。
【００２６】
読出しアドレス制御回路７は、同期処理メモリ１０に書き込まれたフレームデータを読み出して、データ補正回路１１へ出力する。また、読出しタイミング制御回路９は、読出しアドレス制御回路７によってフレームデータが読み出される際に、フレームデータを同期処理メモリ１０に対して書き込むタイミングとフレームデータを同期処理メモリ１０から読み出すタイミングとの間に追い越しが起きないように制御する。書き込みタイミングと読み出しタイミングとの制御の具体例については、後に詳述する。
【００２７】
未書き込み領域検出回路８は、同期回路３において検出したＳＹＮＣに同期ずれが発生した場合に、同期処理メモリ１０内において未書き込みとなる行アドレスを検出して、その行アドレス情報をデータ補正回路１１へ出力する。ここで、同期ずれについて図２を用いて具体的に説明する。
【００２８】
図２は、同期ずれが発生した後に、再度ＳＹＮＣを検出して、再同期する例を示している。同期ずれとは、ＳＹＮＣを検出するための一定の周期においてＳＹＮＣを検出することができなくなる事象である。同期ずれが発生する要因は、例えば、ディスク上のゴミや、記録品質の低下等により、再生信号のＰＬＬ同期がはずれる等して、再生クロックと再生データとの関係が乱れたりすることが挙げられる。図２において、＃０〜＃８は、フレームデータを示している。＃０〜＃２及び＃５〜＃８には、それぞれＳＹＮＣが設定されている。また、Ｔ１〜Ｔ９は、ＳＹＮＣを検出するタイミング情報を示す。
【００２９】
同期回路３は、Ｔ１〜Ｔ３においてＳＹＮＣを正常に検出する。この場合、同期処理メモリ制御回路５は、同期回路３において検出されたＳＹＮＣと、復調回路４において復調された復調データとから、フレームデータの抽出を行う。さらに、書込みアドレス制御回路６は、抽出したフレームデータを同期処理メモリ１０へ書き込む。
【００３０】
Ｔ４及びＴ５のタイミングにおいては、ＳＹＮＣが検出されていない。この場合においても、同期処理メモリ制御回路５は、本来の周期間隔位置にＳＹＮＣはあるものとして復調データから、フレームデータの抽出を行う。さらに、同期処理メモリ制御回路５は、抽出したフレームデータを自走で同期処理メモリ１０へ書き込みを行う。自走とは、ＳＹＮＣを検出しなかった場合においても、ＳＹＮＣを検出したものとみなして抽出したフレームデータを同期処理メモリ１０へ書き込むことを意味する。
【００３１】
ＳＹＮＣが所定の範囲内において所定の回数検出できない場合、ＳＹＮＣを検出する周期性が崩れたとして、同期回路３は、新たにＳＹＮＣ検出を開始する。図２においては、２回ＳＹＮＣが検出できなかった場合に、新たにＳＹＮＣ検出が開始される。
【００３２】
新たにＳＹＮＣ検出が開始された後、所定の回数ＳＹＮＣが検出された場合に、正常にＳＹＮＣが検出されたと判定して、同期引きこみを行う。同期引き込みとは、ＳＹＮＣを検出することができず、同期がとれていない状態から、再度同期となる状態にすることである。同期引き込みは、再同期や、再引き込み等と称されることもある。ここでは、Ｔ６及びＴ７においてＳＹＮＣが検出されたことにより、同期処理メモリ制御回路５は、ＳＹＮＣの検出結果に基づいてフレームデータを抽出する。同期処理メモリ制御回路５は、抽出したフレームデータを同期処理メモリ１０へ書き込む。また、Ｔ８及びＴ９では、ＳＹＮＣが正常に検出されており、同期処理メモリ制御回路５は、継続してフレームデータを同期処理メモリ１０へ書き込む。
【００３３】
続いて、図３を用いて同期ずれが発生した後の同期引き込み動作について説明する。図３Ａは、通常の同期状態を示している。一定周期で同期回路３においてＳＹＮＣが検出され、同期処理メモリ制御回路５は、フレームデータを抽出している。ＳＹＮＣに合わせて＃０（第０フレームデータ）と、＃１（第１フレームデータ）と、＃２（第２フレームデータ）と、＃３（第３フレームデータ）と、＃４（第４フレームデータ）と、が抽出されている。以下、＃Ｎ（Ｎは０以上の整数）は、第Ｎ番目のフレームデータとする。
【００３４】
図３Ｂは、数バイトの同期進みが発生している状態を示している。図３Ｂの上段のフレーム構造は、復調回路４から出力される本来のフレームデータであり、図３Ｂの下段のフレーム構造は、同期処理メモリ制御回路５によって認識されたフレームデータである。以下、図３Ｃ〜図３Ｅも同様とする。同期回路３において＃０のＳＹＮＣが検出されなかった場合、同期処理メモリ制御回路５は、認識した＃０のフレームデータを、自走により同期処理メモリ１０へフレームデータを書き込む。さらに、＃１と認識したフレームデータを自走により同期処理メモリ１０へ書き込んでいる最中に、新たにＳＹＮＣ（ＳＹ５）を検出する。さらに、＃２と認識したフレームデータを自走により同期処理メモリ１０へ書き込んでいる最中に、新たにＳＹＮＣ（ＳＹ１）を検出することにより、ＳＹ１を検出した際のフレームデータが＃２であると識別し、＃２を同期処理メモリ１０へ書き込む。つまり、図３Ｂにおいては、ＳＹ５及びＳＹ１を検出することにより、同期処理メモリにおけるフレームデータの書き込み位置を示す位置情報を検出し、位置情報検出結果に基づいて定まる格納エリアへの書き込みを行い同期を引き込み直している。自走により同期処理メモリ１０へ書き込みを行ったＴ１１の期間は、認識したフレームデータが本来のフレームデータと異なっている。ここで、図３Ｂは、再引き込みしたフレームデータ＃２に対して、自走で書き込まれたフレームデータが進んでいるので同期進みと定義する。
【００３５】
図３Ｃは、数バイトの同期遅れが発生している状態を示している。Ｔ１２の期間は、自走により同期処理メモリ１０へ書き込みを行っている期間である。Ｔ１２の期間に、ＳＹ５及びＳＹ１を検出することにより、ＳＹ１を検出した際のフレームデータが＃２であることを識別し、＃２を同期処理メモリ１０へ書き込む。図３Ｃにおいては、フレームデータ＃１を書き込んでいる最中に、同期引き込みを行い、フレームデータ＃２が同期処理メモリ１０に書込まれている。自走により同期処理メモリ１０へ書き込みを行ったＴ１２の期間は、認識したフレームデータが本来のフレームデータと異なっている。ここで、図３Ｃは、再引き込みしたフレームデータ＃２に対して、自走で書き込まれたフレームデータが遅れているため、同期遅れと定義する。
【００３６】
図３Ｄは、１フレーム以上の同期進みが発生している状態を示している。図３Ｄは、図３Ｂと同様に同期進みが発生しているが、ＳＹ５を検出した時点において自走で書き込まれたフレームデータは＃２であり、再引き込みされたフレームデータは、＃１であり、自走のフレームデータが１フレーム進んでいる。
【００３７】
図３Ｅは、１フレーム以上の同期遅れが発生している状態を示している。図３Ｅは、図３Ｃと同様に同期遅れが発生しているが、ＳＹ５を検出した時点において自走で書き込まれたフレームデータは＃１であり、再引き込みされたフレームデータは、＃３であり、自走のフレームデータが１フレーム以上遅れている。
【００３８】
図１に戻り、データ補正回路１１は、未書き込み領域検出回路８から、未書き込みとなる行アドレス情報を受け取る。データ補正回路１１は、同期処理メモリ１０から、未書き込みとなる行アドレスから読み出したデータを、誤り訂正すると訂正不能となるデータへの差し替えを行う。或いは、読み出さずに誤り訂正すると訂正不能となるデータの挿入を行う。データ補正回路１１は、差し替えを行ったデータをデータバッファ１４と、ＰＩシンドローム生成回路１５と、ＰＯシンドローム生成回路１６とへ出力する。データ補正回路１１は、未書き込みとなる行アドレス以外から読み出したデータは、差し替えを行うことなく、同期処理メモリ１０から読み出したデータを、データバッファ１４と、ＰＩシンドローム生成回路１５と、ＰＯシンドローム生成回路１６と、へ出力する。
【００３９】
誤り訂正すると訂正不能となるデータとは、ＰＩパリティを用いて誤り検出を行った場合に、誤り訂正することができるデータ量以上の誤りを検出することとなるデータである。例えば、データ補正回路１１は、未書き込みとなる行アドレスから読み出したデータを、全て「１１」や、「ＦＦ」等の同じバイト値を有するデータに差し替えてもよい。ここで、全て００のデータに差し替えた場合には、後のＰＩシンドローム計算においてエラー無しとする結果が導かれるため、差し替えるデータは、００以外のデータにすることが望ましい。また、差し替えるデータは、上記の同じバイト値を有するデータに制限されるものではなく、任意に選択した値のデータであってもよい。
【００４０】
ここで、図４を用いて、データ補正回路１１が、同期処理メモリ１０から読み出したデータの構成について説明する。
【００４１】
図４Ａは、図３Ａの通常同期状態のフレームデータを読み出した状態を示している。同期処理メモリ１０は、１行アドレス毎に１フレームデータを格納する。同期処理メモリ１０に書込まれたフレームデータは、同期状態が正常なため、＃０〜＃３のフレームデータが正しく読み出される。
【００４２】
図４Ｂは、図３Ｂの数バイト同期進みが発生した場合に同期処理メモリ１０に書込まれているフレームデータが読み出された状態を示している。＃０及び＃１に関してＳＹＮＣは検出されず、同期処理メモリ制御回路５は、＃０及び＃１と認識したフレームデータを自走で行アドレス０及び１に書き込みを行っている。さらに、＃１を自走で行アドレス２に書き込みを行っている最中に再引き込みし、＃２を行アドレス２に書き直している。これにより、行アドレス２の先頭部は上書き部となっている。
【００４３】
図４Ｃは、図３Ｃの数バイト同期遅れが発生した場合に同期処理メモリ１０に書込まれているフレームデータが読み出された状態を示している。＃０及び＃１に関してＳＹＮＣは検出されず、同期処理メモリ制御回路５は、自走で＃０及び＃１と認識して行アドレス０及び１に書き込みを行っている。同期処理メモリ制御回路５が行アドレス１に＃１を書き込んでいる最中に再引き込みし、＃２を行アドレス２から書き直している。これにより、行アドレス１の後尾部は未書き込み部となっている。
【００４４】
図４Ｄは、図３Ｄの１フレーム以上同期進みが発生した場合に同期処理メモリ１０に書込まれているフレームデータが読み出された状態を示している。＃０及び＃１は、ＳＹＮＣが検出されず、同期処理メモリ制御回路５は、＃０及び＃１と認識したフレームデータを自走で行アドレス０及び１に書き込みを行っている。同期処理メモリ制御回路５が行アドレス２に＃０を書き込んでいる最中に再引き込みし、真の＃１を行アドレス１から書き直している。これにより、行アドレス１全体と、行アドレス２の先頭部は上書き部となっている。
【００４５】
図４Ｅは、図３Ｅの１フレーム以上同期遅れが発生した場合に同期処理メモリ１０に書込まれているフレームデータが読み出された状態を示している。＃０及び＃１に関してＳＹＮＣは検出されず、同期処理メモリ制御回路５は、＃０及び＃１と認識したフレームデータを自走で行アドレス０及び１に書き込みを行っている。同期処理メモリ制御回路５が行アドレス１に＃２を書き込んでいる最中に再引き込みし、真の＃３を行アドレス３から書き直している。これにより、行アドレス１の後尾部と、行アドレス２の全体とは未書き込み部となっている。
【００４６】
同期処理メモリ１０は、リングバッファであるため、データ補正回路１１は、図４Ｃ及び図４Ｅの未書き込み部からは１周前に書込まれたデータを読み出すことになる。データ補正回路１１は、図４Ｃ及び図４Ｅにおいて発生する未書き込み部のデータを差し替えて、データバッファ１４、ＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６へ出力する。
【００４７】
図１に戻り、データバッファ制御回路１２の書き込みアドレス制御回路１３は、同期処理メモリ制御回路５から出力される同期タイミング信号に基づいて、データ補正回路１１から出力されたフレームデータをデータバッファ１４へ書き込む。さらに、データ補正回路１１から出力されたフレームデータがデータバッファへ書込まれるとともに、ＰＩシンドローム生成回路１５はＰＩシンドロームを生成し、ＰＯシンドローム生成回路１６は、ＰＯシンドロームを生成する。誤り訂正回路１７は、生成されたＰＩシンドローム及びＰＯシンドロームに基づいてデータバッファ１４に記録されたフレームデータの誤り訂正を行う。
【００４８】
図１の情報再生装置は、同期処理メモリ１０から出力されたフレームデータを、データバッファ１４へ記録すると同時にＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６においてＰＩ及びＰＯシンドロームの生成を行う。つまり、一旦データバッファ１４に記録されたフレームデータを読み出して、ＰＩ及びＰＯシンドロームを生成するのではなく、データ補正回路１１から出力されたフレームデータから直接ＰＩ及びＰＯシンドロームを生成する。そのために、ＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６は、行アドレスの順序に従い、全ての行アドレスのフレームデータを受け取り、ＰＩ及びＰＯシンドロームを生成する必要がある。
【００４９】
ここで、図５を用いてデータバッファ１４に書込まれたデータを読み出してシンドローム計算及び誤り訂正動作を行う場合について説明し、図６を用いてデータバッファ１４にデータを書き込みながらシンドローム計算及び誤り訂正を行う場合について説明する。
【００５０】
図５の（１）は、同期処理メモリから読み出すデータの行アドレスを示している。図５の（２）は、データバッファ１４へ書き込むデータの行アドレスを示している。図５の（３）は、データバッファ１４から読み出すデータの行アドレス及び列アドレスを示している。図５の（４）は、ＰＩ及びＰＯシンドロームの生成に用いられる行アドレス及び列アドレスを示している。図５の（５）は、誤り訂正が行われる行アドレス及び列アドレスを示している。また、横方向は時間の経過を示している。
【００５１】
はじめに、同期処理メモリ１０から第１行のデータを読み出し、データバッファ１４へ書き込みを行う。次に、同期処理メモリ１０から第２行のデータを読み出して、第２行のデータをデータバッファ１４へ書き込むのとあわせて、データバッファ１４から第１行のデータを読み出してＰＩシンドロームを生成する。さらに、同期処理メモリ１０から第３行のデータを読み出して、第３行のデータをデータバッファ１４へ書き込むのとあわせて、生成された第１行のＰＩシンドロームに基づいて行方向の誤り訂正（以下、ＰＩ誤り訂正と称する）を行う。このようにして、２０８行分のデータをデータバッファ１４から読み出した後に、第１列のデータをデータバッファ１４から読み出して、列方向の誤り訂正（以下、ＰＯ誤り訂正と称する）を行う。
【００５２】
続いて、図６について説明を行う。図６の（１）は、同期処理メモリから読み出すデータの行アドレスを示している。図６の（２）は、データバッファ１４へ書き込むデータの行アドレスを示している。図６の（３）は、ＰＩシンドロームの生成に用いられる行アドレスを示している。図６の（４）は、誤り訂正が行われる行アドレス及び列アドレスを示している。図６の（５）は、ＰＯシンドロームの生成に用いられる列アドレスを示している。また、横方向は時間の経過を示している。
【００５３】
はじめに、同期処理メモリ１０から第１行のデータを読み出して、読み出したデータをデータバッファ１４へ書き込むとともに、ＰＩシンドローム生成とＰＯシンドローム生成とを行う。ＰＩシンドロームは１行分のデータが揃えば生成される。しかし、ＰＯシンドロームは、１行で各列１バイトずつの演算しかできないため、２０８行読み出したところで、ＰＯシンドロームは全て生成される。次に、同期処理メモリ１０から第２行のデータを読み出すのとあわせて、生成された第１行のシンドロームに基づいてＰＩ誤り訂正を行う。このようにして２０８行分のＰＩ誤り訂正を行った後、生成されたＰＯシンドロームを用いて１８２列分のＰＯ誤り訂正を行う。
【００５４】
図５においては、ＰＩ及びＰＯシンドロームを生成するためにデータバッファ１４から必ず各行及び各列のデータ読み出し処理が行われる。しかし、図６においては、データバッファ１４からの読み出し処理がなく、さらに、ＰＯシンドロームが生成された時点において誤りが無い列が存在すれば、その列の誤り訂正処理は不要となる。これにより、演算時間を短縮及び消費電力を削減することができる。
【００５５】
ここで、図６のように、データバッファ１４への書き込みと同時にＰＩ及びＰＯシンドロームを生成するためには、フレームデータが既定順通りで、かつ、既定数だけＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６に転送される必要がある。このようにしなければ、ＰＩ及びＰＯシンドロームは求められず、以降の誤り訂正処理が正しく実行されない。これに対して、図１の情報再生装置は、図４Ｅのように未書き込みとなる行アドレスが発生する場合においても、未書き込みとなる行アドレスのフレームデータをデータ補正回路１１において差し替えもしくは追加する補正を行う。これにより、ＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６は、行アドレスの順序に従い、既定数のフレームデータを受け取ることができる。そのため、誤り訂正回路１７は、ＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６から受け取ったシンドローム算出結果を用いて、正しく誤り訂正を行うことができる。
【００５６】
また、データ補正回路１１は、未書き込みとなる行アドレスのフレームデータを、誤り訂正を行った場合に訂正不能となるデータに差し替えを行う。これにより、未書き込みとなる行アドレスにおけるＰＩシンドロームを用いた誤り訂正を行ったとしても、誤りがすべて訂正されることはない。そのため、誤り訂正後も誤りが存在する行アドレスのフレームデータを消失とし、ＰＯ消失訂正を行うことにより訂正能力を向上させることができる。
【００５７】
続いて、図７及び図８を用いて、同期処理メモリ１０における書き込み及び読み出し処理について説明する。図７は、リングバッファである同期処理メモリ１０の通常動作を示している。（１）は、同期処理メモリ１０に書込まれるフレームデータを示している。（２）は、フレームデータが書き込まれる行アドレスを示している。（３）は、フレームデータが読み出される行アドレスを示している。（４）は、同期処理メモリ１０から読み出されるフレームデータを示している。図８についても同様である。
【００５８】
同期処理メモリ１０は、１フレーム毎に行アドレスを割り当て、同期処理メモリ制御回路５は、割り当てられた行アドレスの中の列アドレスを指定して、１フレーム分のデータを書き込む。同期処理メモリ制御回路５は、ＳＹＮＣを検出すると１フレームの先頭であると判断し、次の行アドレス内の列アドレス先頭へ書き込みアドレスを移動して、フレームデータの先頭を書き込む。同期処理メモリ１０は、同期補正用なので大容量メモリである必要はない。そのため、図７においては、同期処理メモリ１０は、８フレームサイズ（行アドレス０〜７）で構成されている例について説明する。図８も同様とする。但し、同期処理メモリ１０の容量は、８フレームサイズに制限されない。
【００５９】
同期処理メモリ１０は、リングバッファであるため、８フレーム分の書き込みが終わったら、最初の行アドレスに戻って書き込みを繰り返す。読み出しは、行アドレスにフレームデータが書き込まれた後、同じ行アドレスに再度フレームデータが書き込まれる前に行われなければならない。そのため、読み出しは、書き込みが行われてから４フレーム経過後に行われるようにする。このようにすることにより、書き込みが読み出しを追い越してしまう、或いは、読み出しが書き込みを追い越してしまう事象を考慮した場合に、最も安定的な書き込みと読み出しとの関係になる。具体的には、行アドレス４に対するデータの書き込みが行われると同時に、事前に書込まれた行アドレス０のデータを読み出すようなタイミングに調整される。このようなタイミングを４フレーム遅延関係と称する。
【００６０】
通常は、図７のように、同期処理メモリ１０における書き込みと読み出しとが４フレーム遅延の関係を保って繰り返される。しかし、同期が乱れることにより、４フレーム遅延の関係が保たれなくなる。図８を用いて、４フレーム遅延の関係が保たれなくなった場合について説明する。
【００６１】
図８は、１フレーム以上の同期遅れが発生した場合の例を示している。通常、同期処理メモリ制御回路５は、一定周期で再生されるＳＹＮＣをある範囲内に検出すると、ＳＹＮＣと判断し、ＳＹＮＣの後のフレームデータを同期処理メモリ１０の行アドレスの先頭へ書き込む。しかし、同期処理メモリ制御回路５は、所定の範囲内にＳＹＮＣが検出できないような再生状態のときには、ＳＹＮＣを検出できなくても、自走で行アドレスに対してフレームデータの書き込みを行う。同期処理メモリ制御回路５は、ＳＹＮＣを検出できなくても、ＳＹＮＣは、本来の一定周期で再生されてきているが、検出できなかっただけとみなす。その後、ＳＹＮＣが一定周期で検出できるようになると、検出したＳＹＮＣが正しいＳＹＮＣ位置であり、ＳＹＮＣを検出した後のフレームデータが、行アドレスの先頭と再認識してそこから書き込みを行う。
【００６２】
図８においては、＃４まではＳＹＮＣが正しく検出され、行アドレス４に書き込みを行っている。しかし、＃５になった時点において同期ずれが発生し、ＳＹＮＣが検出されないまま、自走で行アドレス５、６、７、０、１へ書き込みを継続している。ここで、＃１２において同期の再引き込みをし、行アドレスを補正して書き込み直しをしている。同期が復活するためには、ＳＹＮＣが一定周期で、一定回数検出できた場合に正しいＳＹＮＣであると認識する。図８では＃１２において、このような状態になったとする。また、フレーム番号は、前述したようにＳＹ０〜ＳＹ７の検出順序で認識できる。これにより、再同期時にはフレーム番号として＃１２を認識し、本来＃１２が書込まれる行アドレス４への書き込みを行っている。そのため、行アドレス２及び３への書き込みは行われなかったことになる。つまり、行アドレス２及び３は、未書き込みとなる。未書き込みとなっている行アドレス２及び３には、訂正不能となるデータとして、例えばそれぞれのバイトデータを「ＦＦ」に差し替える。
【００６３】
図８の（５）には、データ補正回路１１から出力されたフレームデータを用いて生成したＰＩシンドロームのエラー検出状態が示されている。ここでは、自走でフレームデータが書き込まれた行アドレス５、６、７、０及び１と、訂正不能となるデータに差し替えられた行アドレス２及び３とにおいて、ＰＩシンドロームエラーが検出されている。
【００６４】
ここで、行アドレス２及び３が未書き込みの状態となり、行アドレス４への書き込みを行ったことにより、書き込みと読み出しとの関係が崩れている。再引き込みの時点においては、行アドレス２へ書き込み、行アドレス６のデータを読み出すことが最も安定的な関係であるが、書き込まれる行アドレスが４になったことにより、４フレーム遅延の関係が崩れている。このような場合に、４フレーム遅延関係に戻すよう制御する必要がある。
【００６５】
そこで、読出しタイミング制御回路９は、読み出し周期を早めることにより４フレーム遅延関係に戻すように制御する。読出しタイミング制御回路９は、例えば、読み出し回数を多くすることにより、読み出し周期を早めてもよい。同期処理メモリ１０は、１フレーム期間、全て書き込み処理、読み出し処理に充てられていなければ、その隙間の時間を使って読み出し数を増やすことができる。例えば、ＳＹＮＣ ２バイトの期間等は、同期処理メモリへの書き込み、読み出しは不要である。また、同期処理メモリのビット幅が大きければ大きいほど、１回の処理での書き込み、読み出しのデータ量が増えるため、空き時間も増える。これらの時間を、読み出し回数の増加に充ててもよい。このようにすることにより、４フレーム遅延の状態へ戻すことができる。
【００６６】
また、読出しタイミング制御回路９は、再引き込みが行われるまでの同期ずれが発生している期間において、４フレーム遅延関係を保つように読み出しタイミングを制御してもよい。図８においては、同期ずれが発生している期間においては、フレームデータの書き込み時間が通常よりも長くなる例を示している。このような場合、読出しタイミング制御回路９は、４フレーム遅延関係を保つために、同期処理メモリ１０からフレームデータを読み出すタイミングを遅らせて、データ補正回路１１へ転送するタイミングを遅らせる。このようにすることにより、同期ずれが発生している期間における最も安定的な書き込みと読み出しのタイミングを調整することができる。
【００６７】
続いて、図９を用いて本発明の実施の形態１にかかるデータ差し替え処理の流れについて説明する。はじめに、光ヘッド２は、光ディスク１に記録されている情報を読み出す（Ｓ１１）。次に、同期回路３は、読み出した情報から、ＳＹＮＣを検出する（Ｓ１２）。同期回路３においてＳＹＮＣが検出された場合、同期処理メモリ制御回路５は、ＳＹＮＣ毎にフレームデータを抽出して、同期処理メモリ１０へ書き込む（Ｓ１３）。
【００６８】
次に、データ補正回路１１は、同期処理メモリ１０に書込まれたフレームデータを読み出し、データバッファ１４、ＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６へ出力する（Ｓ１４）。ここで、データ補正回路１１は、データバッファ１４、ＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６に対して、実質的に同一のタイミングにフレームデータを出力する。
【００６９】
次に、ＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６は、出力されたフレームデータを用いてＰＩ及びＰＯシンドローム生成を行う（Ｓ１５）。次に、誤り訂正回路１７は、生成されたＰＩ及びＰＯシンドロームに基づいて誤り訂正を行う（Ｓ１６）。
【００７０】
ステップＳ１２において、同期回路３によってＳＹＮＣが検出されなかった場合、同期処理メモリ制御回路５は、自走でフレームデータを同期処理メモリ１０へ書き込む（Ｓ１７）。次に、同期回路３は、ＳＹＮＣが検出されず同期ずれが発生した後に、ＳＹＮＣの再検出処理を実行する。同期回路３は、ＳＹＮＣの再検出処理において、ＳＹＮＣを所定回数検出したか否かを判定する（Ｓ１８）。ＳＹＮＣの検出回数は、任意に設定することができる。
【００７１】
次に、同期回路３において、ＳＹＮＣが所定回数検出された場合、同期処理メモリ制御回路５は、同期引き込みを行い、検出されたＳＹＮＣに対応するフレームデータを同期処理メモリ１０へ書き込む（Ｓ１９）。同期回路３において、ＳＹＮＣが所定回数検出されなかった場合、ステップＳ１７の処理に戻る。
【００７２】
次に、未書き込み領域検出回路８は、同期引き込みが行われたことにより、同期処理メモリ１０に未書き込み部分が発生しているか否かを判定する（Ｓ２０）。未書き込み領域検出回路８によって未書き込み部分があると判定された場合、データ補正回路１１は、未書き込み部分を、誤り訂正すると訂正不能となるデータに差し替える（Ｓ２１）。データ補正回路１１は、データの差し替えを行った後、ステップＳ１４以降の処理を実行する。また、未書き込み領域検出回路８によって未書き込み部分がないと判定された場合、ステップＳ２１の処理は行われず、ステップＳ１４以降の処理が実行される。
【００７３】
以上説明したように、本発明の実施の形態１にかかる情報再生装置を用いることにより、光ディスク等の情報記録媒体から情報を読み出す際に発生した同期ずれが解消された後に、同期処理メモリ１０に対して未書き込みとなる領域が発生した場合においても、未書き込みとなる領域のデータを、誤り訂正すると誤り訂正不能となるデータに差し替えることができる。これにより、ＰＩ及びＰＯシンドロームを生成する際に、既定順に既定数のシンドローム生成を行うことができる。そのため、ＰＩ及びＰＯシンドロームを用いた誤り訂正を正常に実施することができる。
【００７４】
さらに、未書き込みとなる領域のデータを、誤り訂正不能となるデータに差し替えることにより、該当する行のＰＩ誤り訂正は不能となり、ＰＯ訂正において消失とし、ＰＯ消失訂正を行うことにより訂正能力を向上させることができる。
【００７５】
さらに、同期ずれが解消された後の再引き込み時に発生する同期処理メモリ１０へフレームデータを書き込むタイミングと同期処理メモリ１０からフレームデータを読み出すタイミングとのずれを、読出しタイミング制御回路９を用いて、読み出しタイミングを制御することにより、書き込みタイミングと読み出しタイミングとを所定の遅延関係、例えば４フレーム遅延関係を保つことができる。
【００７６】
さらに、情報再生装置は、データバッファ１４に記録されたフレームデータを読み出すことなく、データ補正回路１１から出力されたフレームデータを用いてＰＩ及びＰＯシンドロームを生成する。そのため、データバッファ１４には、ＰＩパリティ及びＰＯパリティを記録する必要はない。これにより、データバッファ１４の容量を削減することも可能であり、データバッファ１４の低コスト化等を実現することができる。
【００７７】
（実施の形態２）
続いて、図１０を用いて１フレーム以上の同期遅れが発生した別の例について説明する。図１０は、リングバッファである同期処理メモリ１０の通常動作を示している。（１）に示すデータは、同期処理メモリ１０に書込まれるフレームデータを示している。（２）に示すデータは、フレームデータが書き込まれる同期処理メモリ１０の行アドレスを示している。（３）に示すデータは、フレームデータが読み出される同期処理メモリ１０の行アドレスを示している。（４）に示すデータは、同期処理メモリ１０から読み出されるフレームデータを示している。
【００７８】
図１０においては、＃４まではＳＹＮＣが正しく検出され、行アドレス４に書き込みを行っている。しかし、＃５になった時点において同期ずれが発生し、ＳＹＮＣが検出されないまま、自走で行アドレス５、６、７、０、１へ書き込みを継続している。さらに、行アドレス２の一部にも書き込みを行っている。
【００７９】
ここで、＃１２において同期の再引き込みをし、行アドレスを補正して書き込み直しをしているとする。同期の再引き込みをするためには、ＳＹＮＣが一定周期で、一定回数検出できた場合に正しいＳＹＮＣであると認識する。図１０では＃１２において、このような状態になったとする。また、フレーム番号は、前述したようにＳＹ０〜ＳＹ７の検出順序で認識できる。これにより、同期引き込み時にはフレーム番号は＃１２を認識し、本来＃１２が書込まれる行アドレス４への書き込みを行っている。そのため、行アドレス３への書き込みは行われなかったことになる。さらに、行アドレス２の一部のみ書き込みが行われ、残りの部分は書き込みが行われなかったことになる。
【００８０】
行アドレス２への書き込み量が少ない場合、１周前に書込まれた誤り訂正符号語としては数バイトの誤りとなることも考えられる。そのため、誤りが訂正できる範囲内であれば、誤りなしの状態へ訂正することが可能となる。しかし、行アドレス２には、本来のフレームデータの大部分を書き込むことができなかったため、訂正不能となることが望ましい。
【００８１】
そこで、データ補正回路１１は、１つの行アドレス全体が未書き込みとなっておらず、一部のみが書込まれている状態において、一部のみが書込まれた行アドレスのフレームデータについてもデータの差し替えを行う。差し替えられるデータは、誤り訂正すると訂正不能となるデータである。
【００８２】
図１０の（５）には、データ補正回路１１から出力されたフレームデータを用いて生成したＰＩシンドロームのエラー検出状態が示されている。ここでは、自走でフレームデータが書き込まれた行アドレス５、６、７、０及び１と、訂正不能となるデータに差し替えられた行アドレス２及び３とにおいて、ＰＩシンドロームエラーが検出されている。
【００８３】
以上説明したように、本発明の実施の形態２にかかるデータ補正回路を用いることにより、１つの行アドレスの一部にフレームデータが書き込まれた場合においても、行アドレス全体のフレームデータの差し替えを行うことができる。そのため、ＰＯ消失訂正を行う場合の訂正能力をさらに向上させることができる。
【００８４】
（実施の形態３）
続いて、図１１を用いて本発明の実施の形態３にかかる同期処理メモリ１０における書き込み及び読み出し処理について説明する。図１１は、書き継ぎを要因とする同期遅れが発生した例について示している。図１１においては、フレームデータ＃９の途中で書き継ぎが発生したことを示している。一般的には、フレームデータ＃０から書き継ぎが行われるが、記録が途中で中断され、その続きとして途中から書き継ぎが行われることがある。図１１においては、フレームデータ＃９の途中で書き継ぎが発生したことにより、これまでの同期関係が崩れ、再引き込みが必要となる。ここでは、フレームデータ＃１４において再引き込みし、再引き込みが行われるまでは自走による書き込みが行われている。
【００８５】
再引き込みが行われた時点において、フレームデータ＃１４は、本来書き込まれる行アドレス６に書込まれる。そのため、行アドレス４及び５には書き込みが行われず、行アドレス４及び５には、１周前のフレームデータである＃４及び＃５が残っている。そのため、データ補正回路１１は、行アドレス４及び５のデータを、訂正不能となるデータへ差し替えて出力する。
【００８６】
図１１の（５）には、データ補正回路１１から出力されたフレームデータを用いて生成したＰＩシンドロームのエラー検出状態が示されている。ここでは、自走でフレームデータが書き込まれた行アドレス５、６、７、０、１、２及び３と、訂正不能となるデータに差し替えられた行アドレス４及び５とにおいて、ＰＩシンドロームエラーが検出されている。
【００８７】
また、再引き込み時点における書き込みタイミング及び読み出しタイミングが、図８及び図１０と同様乱れている。そのため、読出しタイミング制御回路９は、図８及び図１０と同様に読み出しタイミングを制御する。
【００８８】
（実施の形態４）
続いて、図１２を用いて本発明の実施の形態４にかかる情報再生装置の構成例について説明する。図１２にかかる情報再生装置における同期処理メモリ制御回路５は、書込みアドレス制御回路６と、読出しアドレス制御回路７と、読出しタイミング制御回路９と、データ補正回路２１と、未書き込み領域検出回路２２と、を有している。図１２における情報再生装置は、図１の情報再生装置と比較して、データ補正回路２１が、書込みアドレス制御回路６と、同期処理メモリ２０との間に配置されている点において異なる。さらに、未書き込み領域検出回路２２が、未書き込み部に関する情報を、データ補正回路２１へ出力する点が異なる。以下に、図１と異なる点について主に説明する。図１と同一の機能を有する構成要素については、同一符号を付し、説明を省略する。
【００８９】
未書き込み領域検出回路２２は、同期回路３において検出したＳＹＮＣに同期ずれが発生した場合に、同期処理メモリ２０内の未書き込みとなる行アドレスを検出する。未書き込み領域検出回路２２は、検出した行アドレスに関する情報をデータ補正回路２１へ出力する。
【００９０】
データ補正回路２１は、未書き込み領域検出回路２２から受け取った、未書き込みとなる行アドレスにおけるデータを、誤り訂正をすると訂正不能となるデータに差し替えて、同期処理メモリ２０へ書き込みを行う。同期処理メモリ２０は、書き込まれたデータを、データバッファ１４、ＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６へ出力する。
【００９１】
これにより、図１の情報再生装置と同様に、本来であれば未書き込みとなる行アドレスがある場合においても、あらかじめ訂正不能となるフレームデータが同期処理メモリ２０に登録される。そのため、同期処理メモリ２０からフレームデータを受け取るＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６は、既定順に既定数のシンドローム生成を行うことができる。また、図１２においては、データ補正回路２１を、同期処理メモリ制御回路５内に配置されるように説明したが、データ補正回路２１は、同期処理メモリ制御回路５の外部に配置されてもよい。
【００９２】
（実施の形態５）
続いて、図１３を用いて本発明の実施の形態５にかかる情報再生装置の構成例について説明する。図１３における情報再生装置は、図１の情報再生装置と比較して、同期回路３０が、ＳＹＮＣ検出に関する情報をデータ補正回路１１へ出力している点において異なる。同期回路３０は、光ヘッド２から読み出した情報におけるＳＹＮＣを検出する。ここで、ＳＹＮＣを検出できなかった場合に、ＳＹＮＣ未検出情報をデータ補正回路１１へ出力する。同期処理メモリ１０には、図１における情報再生装置と同様、ＳＹＮＣが検出されなかった場合においても、ＳＹＮＣを検出したものとみなして、フレームデータが書き込まれる。
【００９３】
データ補正回路１１は、同期処理メモリ１０からフレームデータを読み出して、データバッファ１４、ＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６へ出力する際に、ＳＹＮＣが検出されず自走で同期処理メモリ１０に書込まれたデータについて、誤り訂正を行うと訂正不能となるデータに差し替える。データの差し替えについて、図１４を用いて説明を行う。
【００９４】
図１４においては、＃４まではＳＹＮＣが正しく検出され、同期処理メモリ１０の行アドレス４に書き込みを行っている。しかし、＃５になった時点において同期ずれが発生し、ＳＹＮＣが検出されないまま、自走で行アドレス５、６、７、０、１へ書き込みを継続している。そして、＃１２において同期の再引き込みをし、行アドレスを補正して書き込み直しをしている。
【００９５】
ここで、データ補正回路１１は、同期回路３０から出力されるＳＹＮＣ未検出情報を受け取ることにより、自走で書き込みが行われた行アドレスを認識する。さらに、データ補正回路１１は、自走で書き込みが行われた行アドレスのフレームデータを、訂正不能となるデータとして、例えば、ＦＦのバイトデータに差し替えを行う。データ補正回路１１は、差し替えを行ったデータをデータバッファ１４、ＰＩシンドローム生成回路１５及びＰＯシンドローム生成回路１６へ出力する。
【００９６】
図１４の（５）には、同期処理メモリ１０から読み出したフレームデータを用いて生成したＰＩシンドロームのエラー検出状態が示されている。訂正不能となるデータに差し替えられた行アドレス５乃至７及び０乃至３において、ＰＩシンドロームエラーが検出されている。
【００９７】
以上説明したように、本発明の実施の形態５にかかる情報再生装置は、ＳＹＮＣを検出することができず同期処理メモリ１０に自走で書き込まれたフレームデータについても訂正不能となるデータに差し替えを行う。これにより、ＳＹＮＣが検出されなかったフレームデータのＰＩ訂正において、誤りが存在して消失とすることにより、ＰＯ消失訂正を行う場合の訂正能力を向上させることができる。
【００９８】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、１つの誤り訂正符号語を、１フレームで構成してもよく、２フレームで構成してもよい。また、誤り訂正符号語が、フレーム単位で構成されていない場合、その誤り訂正符号語を含むすべての行アドレスのデータを訂正不能となるデータへの差し替えを行ってもよい。
【００９９】
また、上述した発明の実施の形態においては、主にＤＶＤ等の光ディスクに記録されている情報の読み出しについて説明したが、光ディスクに限らず、情報記録媒体から読み出して同様に同期ずれが生じるシステムであれば、どのようなシステムにも適用することができる。さらに、本発明は、情報記録媒体から再生する情報再生装置に限らず情報伝送経路から受信する情報受信装置においても適用することができる。
【符号の説明】
【０１００】
１ 光ディスク
２ 光ヘッド
３ 同期回路
４ 復調回路
５ 同期処理メモリ制御回路
６ 書込みアドレス制御回路
７ 読出しアドレス制御回路
８ 未書き込み領域検出回路
９ 読出しタイミング制御回路
１０ 同期処理メモリ
１１ データ補正回路
１２ データバッファ制御回路
１３ 書き込みアドレス制御回路
１４ データバッファ
１５ ＰＩシンドローム生成回路
１６ ＰＯシンドローム生成回路
１７ 誤り訂正回路
２０ 同期処理メモリ
２１ データ補正回路
２２ 未書き込み領域検出回路
３０ 同期回路
【特許請求の範囲】
【請求項１】
一定周期で同期信号が挿入された情報を情報記録媒体から読み出し、前記読み出した情報をデータバッファへ格納するとともに前記情報のシンドローム生成を行う情報読み出し回路であって、
前記情報記録媒体から読み出した情報における前記同期信号が一定期間検出されず同期ずれが発生した場合に、前記同期信号の検索を行い、前記同期ずれを解消する同期部と、
前記同期ずれを解消することにより、前記データバッファへ出力するデータに未書き込み部分が生じる場合に、前記未書き込み部分のデータとして誤り訂正をすると訂正不能となるデータに差し替え、前記データバッファへの書き込みを行うのと同時にシンドローム生成を行うシンドローム生成部と、を備える情報読み出し回路。
【請求項２】
前記情報記録媒体から読み出した情報に同期ずれが発生した場合に、同期処理メモリを用いて前記読み出した情報の位置情報検出結果に基づいて定まる格納エリアへの書き込みを行うことにより同期補正を行う同期処理メモリ制御部、をさらに備える請求項１記載の情報読み出し回路。
【請求項３】
前記情報記録媒体に記録された情報は、
行方向のデータに対してＰＩパリティが付加され、列方向のデータに対してＰＯパリティが付加されている、請求項２記載の情報読み出し回路。
【請求項４】
前記シンドローム生成部は、
前記行方向のデータのシンドローム計算結果であるＰＩシンドロームを生成するのと同時に、前記列方向のデータのシンドローム計算結果であるＰＯシンドロームをも生成する、請求項３記載の情報読み出し回路。
【請求項５】
前記同期処理メモリに記録されたデータを読み出し、前記読み出したデータから前記ＰＩパリティ及びＰＯパリティを除くデータを前記データバッファへ記録する、データバッファ制御部と、をさらに備える請求項３又は４に記載の情報読み出し回路。
【請求項６】
前記同期処理メモリにおける前記未書き込み部分を検出する未書き込み領域検出部と、
前記検出された未書き込み部分を含むデータを誤り訂正すると訂正不能となるデータに差し替えるデータ補正回路と、をさらに備える、請求項３乃至５のいずれか１項に記載の情報読み出し回路。
【請求項７】
前記同期処理メモリは、リングバッファであり、
前記同期部を用いて前記同期ずれが解消されることにより、前記同期処理メモリへ前記情報が書込まれる領域を示す書き込みアドレスと、前記同期処理メモリから前記情報が読み出される領域を示す読み出しアドレスとの遅延関係が予め定められた遅延関係と比較してずれた場合に、前記同期処理メモリから前記情報を読み出す読出しタイミングを制御する、タイミング制御部をさらに備える、請求項３乃至６のいずれか１項に記載の情報読み出し回路。
【請求項８】
前記タイミング制御部は、
前記書込みアドレスと前記読み出しアドレスとの遅延関係が、前記書込みアドレスが前記読み出しアドレスに追いつく方向にずれた時は前記同期処理メモリから前記情報を読み出すタイミングを現在の読出しタイミングよりも早め、前記読み出しアドレスが前記書込みアドレスに追いつく方向にずれた時は、前記同期処理メモリから前記情報を読み出すタイミングを現在の読出しタイミングよりも遅くする、請求項７記載の情報読み出し回路。
【請求項９】
請求項１乃至８のいずれか１項に記載の情報読み出し回路と、
前記情報読み出し回路において生成されたシンドロームを用いて、前記情報読み出し回路において読み出された情報の誤り訂正を行う誤り訂正回路と、を備える情報再生装置。
【請求項１０】
前記情報読み出し回路において生成されたシンドロームは、
行方向のデータのシンドローム計算結果であるＰＩシンドロームと、列方向のデータのシンドローム計算結果であるＰＯシンドロームであり、
前記誤り訂正回路は、
前記ＰＩシンドロームを用いて前記行方向のデータの誤り訂正を行い、当該行方向のデータの誤り訂正後も誤りが存在する場合、当該行方向のデータを消失とし、前記ＰＯシンドロームを用いて消失訂正を行う、請求項９記載の情報再生装置。
【請求項１１】
一定周期で同期信号が挿入された情報を情報記録媒体から読み出し、前記読み出した情報をデータバッファへ格納するとともに前記情報のシンドローム生成を行う情報読み出し方法であって、
前記情報記録媒体から読み出した情報における前記同期信号が一定期間検出されず同期ずれが発生した場合に、前記同期信号の検索を行い、前記同期ずれを解消し、
前記同期ずれを解消することにより、前記データバッファへ出力するデータに未書き込み部分が生じる場合に、前記未書き込み部分のデータとして誤り訂正をすると訂正不能となるデータに差し替え、前記データバッファへの書き込みを行うのと同時にシンドローム生成を行う情報読み出し方法。
【請求項１２】
前記情報記録媒体から読み出した情報に同期ずれが発生した場合に、同期処理メモリを用いて前記読み出した情報の位置情報検出結果に基づいて定まる格納エリアへの書き込みを行うことにより同期補正を行う、請求項１１記載の情報読み出し方法。
【請求項１３】
前記情報記録媒体に記録された情報は、
行方向のデータに対してＰＩパリティが付加され、列方向のデータに対してＰＯパリティが付加されている、請求項１２記載の情報読み出し方法。
【請求項１４】
前記シンドローム生成を行う際に、
前記行方向のデータのシンドローム計算結果であるＰＩシンドロームを生成するのと同時に、前記列方向のデータのシンドローム計算結果であるＰＯシンドロームをも生成する、請求項１３記載の情報読み出し方法。
【請求項１５】
前記同期処理メモリに記録された情報を読み出して、前記読み出した情報を前記データバッファへ出力する際に、
前記同期処理メモリに記録されデータを読み出し、前記読み出したデータから前記ＰＩパリティ及びＰＯパリティを除くデータを前記データバッファへ記録する、請求項１３又は１４に記載の情報読み出し方法。
【請求項１６】
前記同期ずれを解消する際に、
前記同期処理メモリにおける前記未書き込み部分を検出し、
前記検出された未書き込み部分を含むデータを誤り訂正すると訂正不能となるデータに差し替える請求項１３乃至１５のいずれか１項に記載の情報読み出し方法。
【請求項１７】
前記同期処理メモリは、リングバッファであり、
前記同期ずれが解消されることにより、前記同期処理メモリへ前記情報が書込まれる領域を示す書き込みアドレスと、前記同期処理メモリから前記情報が読み出される領域を示す読み出しアドレスとの遅延関係が予め定められた遅延関係と比較してずれた場合に、前記同期処理メモリから前記情報を読み出す読出しタイミングを制御する、請求項１３乃至１６のいずれか１項に記載の情報読み出し回路。
【請求項１８】
前記読み出しタイミングを制御する際に、
前記書込みアドレスと前記読み出しアドレスとの遅延関係が、前記書込みアドレスが前記読み出しアドレスに追いつく方向にずれた時は前記同期処理メモリから前記情報を読み出すタイミングを現在の読出しタイミングよりも早め、前記読み出しアドレスが前記書込みアドレスに追いつく方向にずれた時は、前記同期処理メモリから前記情報を読み出すタイミングを現在の読出しタイミングよりも遅くする、請求項１７記載の情報読み出し方法。
【請求項１】
一定周期で同期信号が挿入された情報を情報記録媒体から読み出し、前記読み出した情報をデータバッファへ格納するとともに前記情報のシンドローム生成を行う情報読み出し回路であって、
前記情報記録媒体から読み出した情報における前記同期信号が一定期間検出されず同期ずれが発生した場合に、前記同期信号の検索を行い、前記同期ずれを解消する同期部と、
前記同期ずれを解消することにより、前記データバッファへ出力するデータに未書き込み部分が生じる場合に、前記未書き込み部分のデータとして誤り訂正をすると訂正不能となるデータに差し替え、前記データバッファへの書き込みを行うのと同時にシンドローム生成を行うシンドローム生成部と、を備える情報読み出し回路。
【請求項２】
前記情報記録媒体から読み出した情報に同期ずれが発生した場合に、同期処理メモリを用いて前記読み出した情報の位置情報検出結果に基づいて定まる格納エリアへの書き込みを行うことにより同期補正を行う同期処理メモリ制御部、をさらに備える請求項１記載の情報読み出し回路。
【請求項３】
前記情報記録媒体に記録された情報は、
行方向のデータに対してＰＩパリティが付加され、列方向のデータに対してＰＯパリティが付加されている、請求項２記載の情報読み出し回路。
【請求項４】
前記シンドローム生成部は、
前記行方向のデータのシンドローム計算結果であるＰＩシンドロームを生成するのと同時に、前記列方向のデータのシンドローム計算結果であるＰＯシンドロームをも生成する、請求項３記載の情報読み出し回路。
【請求項５】
前記同期処理メモリに記録されたデータを読み出し、前記読み出したデータから前記ＰＩパリティ及びＰＯパリティを除くデータを前記データバッファへ記録する、データバッファ制御部と、をさらに備える請求項３又は４に記載の情報読み出し回路。
【請求項６】
前記同期処理メモリにおける前記未書き込み部分を検出する未書き込み領域検出部と、
前記検出された未書き込み部分を含むデータを誤り訂正すると訂正不能となるデータに差し替えるデータ補正回路と、をさらに備える、請求項３乃至５のいずれか１項に記載の情報読み出し回路。
【請求項７】
前記同期処理メモリは、リングバッファであり、
前記同期部を用いて前記同期ずれが解消されることにより、前記同期処理メモリへ前記情報が書込まれる領域を示す書き込みアドレスと、前記同期処理メモリから前記情報が読み出される領域を示す読み出しアドレスとの遅延関係が予め定められた遅延関係と比較してずれた場合に、前記同期処理メモリから前記情報を読み出す読出しタイミングを制御する、タイミング制御部をさらに備える、請求項３乃至６のいずれか１項に記載の情報読み出し回路。
【請求項８】
前記タイミング制御部は、
前記書込みアドレスと前記読み出しアドレスとの遅延関係が、前記書込みアドレスが前記読み出しアドレスに追いつく方向にずれた時は前記同期処理メモリから前記情報を読み出すタイミングを現在の読出しタイミングよりも早め、前記読み出しアドレスが前記書込みアドレスに追いつく方向にずれた時は、前記同期処理メモリから前記情報を読み出すタイミングを現在の読出しタイミングよりも遅くする、請求項７記載の情報読み出し回路。
【請求項９】
請求項１乃至８のいずれか１項に記載の情報読み出し回路と、
前記情報読み出し回路において生成されたシンドロームを用いて、前記情報読み出し回路において読み出された情報の誤り訂正を行う誤り訂正回路と、を備える情報再生装置。
【請求項１０】
前記情報読み出し回路において生成されたシンドロームは、
行方向のデータのシンドローム計算結果であるＰＩシンドロームと、列方向のデータのシンドローム計算結果であるＰＯシンドロームであり、
前記誤り訂正回路は、
前記ＰＩシンドロームを用いて前記行方向のデータの誤り訂正を行い、当該行方向のデータの誤り訂正後も誤りが存在する場合、当該行方向のデータを消失とし、前記ＰＯシンドロームを用いて消失訂正を行う、請求項９記載の情報再生装置。
【請求項１１】
一定周期で同期信号が挿入された情報を情報記録媒体から読み出し、前記読み出した情報をデータバッファへ格納するとともに前記情報のシンドローム生成を行う情報読み出し方法であって、
前記情報記録媒体から読み出した情報における前記同期信号が一定期間検出されず同期ずれが発生した場合に、前記同期信号の検索を行い、前記同期ずれを解消し、
前記同期ずれを解消することにより、前記データバッファへ出力するデータに未書き込み部分が生じる場合に、前記未書き込み部分のデータとして誤り訂正をすると訂正不能となるデータに差し替え、前記データバッファへの書き込みを行うのと同時にシンドローム生成を行う情報読み出し方法。
【請求項１２】
前記情報記録媒体から読み出した情報に同期ずれが発生した場合に、同期処理メモリを用いて前記読み出した情報の位置情報検出結果に基づいて定まる格納エリアへの書き込みを行うことにより同期補正を行う、請求項１１記載の情報読み出し方法。
【請求項１３】
前記情報記録媒体に記録された情報は、
行方向のデータに対してＰＩパリティが付加され、列方向のデータに対してＰＯパリティが付加されている、請求項１２記載の情報読み出し方法。
【請求項１４】
前記シンドローム生成を行う際に、
前記行方向のデータのシンドローム計算結果であるＰＩシンドロームを生成するのと同時に、前記列方向のデータのシンドローム計算結果であるＰＯシンドロームをも生成する、請求項１３記載の情報読み出し方法。
【請求項１５】
前記同期処理メモリに記録された情報を読み出して、前記読み出した情報を前記データバッファへ出力する際に、
前記同期処理メモリに記録されデータを読み出し、前記読み出したデータから前記ＰＩパリティ及びＰＯパリティを除くデータを前記データバッファへ記録する、請求項１３又は１４に記載の情報読み出し方法。
【請求項１６】
前記同期ずれを解消する際に、
前記同期処理メモリにおける前記未書き込み部分を検出し、
前記検出された未書き込み部分を含むデータを誤り訂正すると訂正不能となるデータに差し替える請求項１３乃至１５のいずれか１項に記載の情報読み出し方法。
【請求項１７】
前記同期処理メモリは、リングバッファであり、
前記同期ずれが解消されることにより、前記同期処理メモリへ前記情報が書込まれる領域を示す書き込みアドレスと、前記同期処理メモリから前記情報が読み出される領域を示す読み出しアドレスとの遅延関係が予め定められた遅延関係と比較してずれた場合に、前記同期処理メモリから前記情報を読み出す読出しタイミングを制御する、請求項１３乃至１６のいずれか１項に記載の情報読み出し回路。
【請求項１８】
前記読み出しタイミングを制御する際に、
前記書込みアドレスと前記読み出しアドレスとの遅延関係が、前記書込みアドレスが前記読み出しアドレスに追いつく方向にずれた時は前記同期処理メモリから前記情報を読み出すタイミングを現在の読出しタイミングよりも早め、前記読み出しアドレスが前記書込みアドレスに追いつく方向にずれた時は、前記同期処理メモリから前記情報を読み出すタイミングを現在の読出しタイミングよりも遅くする、請求項１７記載の情報読み出し方法。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１３−８４２３（Ｐ２０１３−８４２３Ａ）
【公開日】平成２５年１月１０日（２０１３．１．１０）
【国際特許分類】
【出願番号】特願２０１１−１４１４９１（Ｐ２０１１−１４１４９１）
【出願日】平成２３年６月２７日（２０１１．６．２７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２５年１月１０日（２０１３．１．１０）
【国際特許分類】
【出願日】平成２３年６月２７日（２０１１．６．２７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]