抵抗性の相互接続層を有するセグメント化されたエレクトロルミネセンス素子
セグメント化されたエレクトロルミネセンス素子（１００）は抵抗性の相互接続層（１０２）を有し、各セグメント（１０４，１０４’、１０４”）は、第１の電極層（１０６）と第２の電極層（１０８）との間に配置されるエレクトロルミネセンス層（１１０）を有する。セグメントは、第２の電極層よりも大きいスクエア抵抗を有する抵抗性相互接続層（１０２）へ接続される。抵抗性相互接続層（１０２）は、バラスト抵抗をエレクトロルミネセンス素子に加えて、更なる電子バラストが必要とされないようにする。電子バラストが複数の層にわたって分割されるので、電子バラストの熱管理の問題に対する重要性は低下する。絶縁層（１２２）を加えることで、抵抗性相互接続層（１０２）の表面は、エレクトロルミネセンス素子（１００）のほぼ全ての表面まで大きくなる。電極層（１０８）絶縁層（１２２）及び抵抗層（１０２）のシステムはキャパシタとして働く。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロルミネセンス素子の分野に関し、より具体的には、有機発光ダイオード（ＯＬＥＤ）素子、及びセグメント化されたイルミネーション素子に関する。
【背景技術】
【０００２】
エレクトロルミネセンス素子は、電流を流されると光を放射することができるエレクトロルミネセンス材料を有する。エレクトロルミネセンス素子に使用される材料は、光を放射するポリマー又は小さな有機分子であってよい。有機素子は、例えば、有機発光ダイオード（ＯＬＥＤ）であってよく、これは、当該技術において知られている。エレクトロルミネセンス素子をアクティブにするために、電極を用いて電流がエレクトロルミネセンス材料に印加される。
【０００３】
ＯＬＥＤのようなエレクトロルミネセンス素子は、電極間に配置されるエレクトロルミネセンス材料を有する。適切な電圧の印加時に、電流はアノードからカソードへとエレクトロルミネセンス材料を通って流れる。エレクトロルミネセンス材料の内部の空孔及び電子の放射再結合によって、光が生成される。
【０００４】
一般的な照明のために有機エレクトロルミネセンス材料を用いるエレクトロルミネセンス素子は、２から５ボルトの範囲にある順方向電圧を有する。このように低い電圧は、エレクトロルミネセンス素子を、幹線からの直接駆動には不向きとする。この問題の解決法の１つは、電子回路の必要とされる抵抗を達成するために必要とされる数のＯＬＥＤを直列に接続することである。そのような回路に伴う問題は、ＯＬＥＤのピーク電流が平均電流よりもはるかに高く、幹線電流の高調波は規制制限を超え、ＯＬＥＤの平均電流及びピーク電流が幹線電圧の変動に伴って大いに変動することである。
【０００５】
他の可能な解決法は、ＯＬＥＤ素子を幹線から直接に動作させるのに必要とされるバラストとして知られる電気回路である。バラストは、公共電力網のＡＣ電圧を、所定の輝度でＯＬＥＤ光源を駆動するのに適した形に変換する。ＯＬＥＤを幹線から直接に駆動する案は、従来技術から知られている。これらの解決法は、付加的な回路素子が必要とされるとともに。熱管理のための余分な労力が必要とされるために、依然として実施するには高価すぎる。これは、主として、従来技術により解決法の集中素子性質に起因する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従って、本発明は、改善されたエレクトロルミネセンス素子、特に、改善されたＯＬＥＤ素子を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、請求項１に記載されるセグメント化されたエレクトロルミネセンス素子を提供する。本発明の実施形態は、従属請求項において与えられる。
【０００８】
本発明の実施形態に従って、複数のセグメントを有し、各セグメントは第１の電極層と第２の電極層との間に入れられている第１のエレクトロルミネセンス層を有する、セグメント化されたエレクトロルミネセンス素子が提供される。前記第１の電極層は、前記第１のエレクトロルミネセンス層の第１の面に配置され、前記第２の電極層は、前記第１のエレクトロルミネセンス層の第２の面に配置される。前記第２の面は、前記第１のエレクトロルミネセンス層の前記第１の面と反対にある。前記第１の電極層及び前記第２の電極層は、前記エレクトロルミネセンス層へ電荷を供給するために配置される。すなわち、前記第１の電極層は、当該セグメント化されたエレクトロルミネセンス素子のアノードを構成し、前記第２の電極層は、当該セグメント化されたエレクトロルミネセンス素子のカソードを構成する。前記第１の電極層は、透明な材料から成り、前記第２の電極層は、金属のような不透明な材料から成る。従って、前記第１の電極層は、当該エレクトロルミネセンス素子の透明導電性（ＴＣＯ）層を構成する。例えば、前記第１の電極層は、インジウムスズ酸化物（ＩＴＯ）から成ってよい。カソードに相当する前記第２の電極層は、通常は、アルミニウム又は銀のような、反射率が非常に高い良好な導電材料である。２つの隣接するするセグメントの電極は、直接には接続されない。
【０００９】
当該セグメント化されたエレクトロルミネセンス素子は、２つの隣接するセグメントを接続する抵抗性の相互接続層を更に有する。該抵抗性相互接続層は、２つの隣接するセグメントのアノードとカソードとを接続するとともに、従来技術とは対照的に、バラスト抵抗を負荷するよう構成される。従って、前記抵抗性相互接続層の抵抗は、アルミニウム又は銀の抵抗よりも高くなければならない。本発明の実施形態に従って、前記抵抗性相互接続層は、合金膜、単一金属膜、半金属膜、陶性合金又は半導体膜から成る。該膜は、２つの隣接するセグメントの間で所望のバラスト値を実現するのに十分な抵抗を有さなければならない。
【００１０】
薄膜の抵抗は、Ｒｓｑ＝ρ／ｔと定義されるスクエア抵抗によって表される。ここで、ρは材料の抵抗を表し、ｔはその厚さを表す。原理上、膜厚を変えることによってどんな値も得ることが可能である。しかし、実際的及び理論的限界が存在し、得られる抵抗は、バルク抵抗を用いて上記の計算式からは外れる。様々な薄膜シート材に係るスクエア抵抗値の典型的な範囲は、５０から２０００オームの範囲にある。
【００１１】
単一金属膜が抵抗シート材として使用されてよい。Ｆｕｃｈｓ−Ｓｏｎｄｈｅｉｍｅｒ理論に対して、薄膜の抵抗ρＦは、実質的に、バルク抵抗ρＢよりも高い。
【００１２】
本発明の実施形態に従って、前記抵抗性相互接続層は、その抵抗性を高めるために構造化される。これは、抵抗性相互接続層にギャップを組み込むことによって達成可能である。側方のギャップサイズを変化させることで、実行抵抗は増大することができる。他の選択肢は、スロットを導入することである。抵抗性相互接続層の成形は、堆積の間に、例えば、適切に設計されたシャドー・マスクを介して、あるいは、ウェット若しくはドライ・エッチング又はレーザー・アブレーションによる層堆積の後、達成され得る。他の可能性は、導電塗装がエレクトロルミネセンス素子上に堆積される印刷技術を用いることである。
【００１３】
本発明の実施形態に従って、絶縁層は、接続されている隣接したセグメントに対して遠位にあるセグメント端部上の小さいストリップを除いて第２の電極層の表面を覆うように加えられる。第２の電極層の抵抗が低いという事実により、相互接続層は、有効となるよう、小さいストリップを除いてカソード層から分離されるべきである。側方抵抗は、基本的に、相互接続層の長さＬ、幅ｗ及び厚さｔによって決定される。側方電流フローにより、抵抗層において電圧降下が現れる。この電圧降下は、一次線形である：
ｄＶ（ｘ）＝Ｖｏ×ｘ／ｗ
ここで、Ｖｏは、ｘ＝ｗでの電圧を表す。
【００１４】
Ｖｏは、エレクトロルミネセンス素子を通って流れる総電流から導出可能である：
Ｖｏ＝Ｉｏ×Ｒ
なお、Ｒ＝ρ×ｗ×Ｌ／ｔであり、ρは、前記相互接続層の抵抗を表す。
【００１５】
３つの層、すなわち、第２の電極層、絶縁層、抵抗性相互接続層は、抵抗としてのみならず、容量としても働く。これは、第２の電極層及び相互接続層が絶縁層によって分離されるためである。全体の実効キャパシタンスＣｅｆｆを計算するよう、側方電圧変化が考慮されるべきである。
【００１６】
第２の電極層が完全な導電体であるとすると、側方電圧は一定であり、従って、絶縁層にかかる電圧は：Ｖｉｓｏ（ｘ）＝Ｖｏ×ｘ／ｗになる。
【００１７】
実効キャパシタンスＣｅｆｆは：
Ｅ＝（１／２）・Ｃｅｆｆ・Ｖｏ２
を用いて、蓄えられるエネルギＥから導出される。
【００１８】
このとき、微分キャパシタンスｄＣをｄＣ＝（１／２）×ε×Ｌ×（ｄｘ／ｔ）を持って観察すると、蓄えられるエネルギｄＥは：
ｄＥ＝（１／２）・ｄＣ・Ｖ（ｘ）
＝（１／２）・｛（ε・Ｌ・ｄｘ）／ｔ｝・｛Ｖｏ／（ｘ／ｗ）｝２
である。
【００１９】
ｘ＝０からｘ＝ｗまでｘを積分することで、全体的な蓄積エネルギのための所望の式：
Ｅ＝（１／６）・ｗ・ε・（Ｌ／ｔ）・Ｖｏ２
が得られる。
【００２０】
そのとき、実効キャパシタンスは：
Ｃｅｆｆ＝（１／３）・Ｃｏ
であり、ここで、Ｃｏ＝（ε・Ｌ・ｗ）／ｔ。
【００２１】
そのとき、ＲＣバラスト回路の時定数は、τ＝Ｒ×Ｃである。全体のバラスト抵抗は、幹線電源へのエレクトロルミネセンス素子の直接接続のための要件を満たすよう設計される。かかる要件に従って、相互接続層の抵抗及び厚さが選択されるべきである。
【００２２】
例えば：
サイズが３０×３００平方ミリメートル（ｍｍ２）であるＯＬＥＤストリップの電流電圧特性ｖｄ（ｉｄ）は、ｖｄ＝ｋ１×ｌｎ（ｉｄ／ｋ２＋１）＋ｉｄ×Ｒｓにより表されるとする。ここで、
ｖｄ：ＯＬＥＤ素子にかかる電圧、
ｉｄ：ＯＬＥＤ素子を流れる電流、
ｋ１，ｋ２：ＯＬＥＤ素子に依存する定数、及び
ｋ１＝０．２２Ｖ、
ｋ２＝０．２１μＡ、
Ｒｓ＝０．１６Ωの標準値。
【００２３】
更に、５０ヘルツの周波数を有する交流２３０ボルトの正弦波幹線電圧が与えられる。
【００２４】
上記特性を備えたＯＬＥＤ素子が特定の幹線に直接接続されたときに０．１アンペアの平均電流を達成するよう、６５個のセグメントが、セグメントごとに３Ωのバラスト抵抗を有して必要とされる。
【００２５】
この材料積層を用いるＯＬＥＤ素子は、５０ヘルツの周波数を有する交流２３０ボルトの幹線電圧に接続される場合に、０．１アンペアの平均電流を達成するのに６５このセグメントを必要とする。
【００２６】
抵抗性相互接続のための必要とされるスクエア抵抗Ｒｓｑを計算するよう、相互接続抵抗は、主として、セグメント幅ｗ、セグメント長さＬ、セグメント厚さｔ及びセグメント抵抗ρによって決定されるとする。それにより、セグメント及びシート抵抗の以下の関係：
Ｒ＝（ρ・ｗ）／（Ｌ／ｔｈ）＝ρ・（ｗ／Ｌ）＝０．１・Ｒｓｑ
が成立する。
【００２７】
Ｒ＝３Ωを観測するならば、相互接続材料の必要とされるスクエア抵抗は、従って、Ｒｓｑ＝３０Ωである。
【００２８】
抵抗性相互接続層は、絶縁層の表面全体を覆い、該絶縁層によってできた小さいストリップでのみ第２の電極層へ接続される。隣接するセグメントへの接続は、絶縁層を用いない実施形態と同じように行われる。従って、抵抗性相互接続層は、より大きい表面上に広げられ、セグメント化されたエレクトロルミネセンス素子のほぼ全ての領域は、熱管理のために使用可能である。
【００２９】
この実施形態では、絶縁層は、第２の電極層を抵抗性相互接続層から分離する。セグメントのこの部分は、キャパシタとして機能する。高いキャパシタンス値を達成するよう、高い誘電率を有する材料が絶縁層には好まれる。例えば、窒化ケイ素（６＜ε＜９）、二酸化ケイ素（ε＝３．９）、酸化ケイ素（ε＝３．９）、酸化アルミニウム（ε＝９）又は高ｋ材料（例えば、酸化ハフニウム（ε＝４０））がある。
【００３０】
本発明の実施形態に従って、キャパシタンス及び抵抗の夫々の値は、複数の複合材料層、すなわち、絶縁層及び抵抗層が積層において互いに交互に現れる層を用いることによって、高められる。この方法によれば、エレクトロルミネセンス素子の回路の時定数を、５０から６０ヘルツの範囲にある周波数に関してフリッカを低減することができる値へと増大させることが可能である。この実施形態の他の可能な効果は、ピンホールによる拡散がブロックされるので、改善されたデバイス封止である。
【図面の簡単な説明】
【００３１】
【図１】本発明に従う３セグメント・エレクトロルミネセンス素子の上面図である。
【図２】図１のエレクトロルミネセンス素子の断面図である。
【図３】構造化された相互接続層を備える本発明に従うエレクトロルミネセンス素子の上面図である。
【図４】絶縁層を備える本発明に従うエレクトロルミネセンス素子の断面図である。
【図５】全体的なキャパシタンスを低減しつつ全体的な抵抗を増大させるために使用される複数の複合材料層を備える単一セグメントの詳細図である。
【図６】図５に示される素子の等価回路である。
【図７】全体的な抵抗及び全体的なキャパシタンスを増大させるために使用される複数の複合材料層を備える単一セグメントの詳細図である。
【図８】図７に示される素子の等価回路である。
【発明を実施するための形態】
【００３２】
以下、本発明の実施形態について、一例として添付の図面を参照して、より詳細に記載する。
【００３３】
明細書において、同じ参照符号は、各セグメント１０４の同じコンポーネントに使用される。同じ参照符号を付されたコンポーネントは、同じように機能し且つ製造される。
【００３４】
図１は、抵抗性相互接続層１０２を組み込まれた３セグメント・エレクトロルミネセンス素子の上面図を示す。エレクトロルミネセンス素子１００は、複数のセグメント１０４を有する。各セグメントは、２つの電極層１０６、１０８、すなわち、アノード及びカソードと、エレクトロルミネセンス層１１０とを有する。各セグメント１０４の第１の電極層１０６は、エレクトロルミネセンス層１１０の下の面に配置され、第２の電極層は、エレクトロルミネセンス層１１０の反対側の上の面に配置される。抵抗性相互接続層１０２は、１つのセグメント１０４の第２の電極層１０８を、隣接するセグメント１０４’の第１の電極１０６と接続する。エレクトロルミネセンス素子１００の２つの端部には、端子１１２が、エレクトロルミネセンス素子１００を電源へ接続するよう配置される。
【００３５】
第１の電極層１０６は、ＩＴＯのような透明な導電材料から成る透明導電層である。第２の電極層１０８は、不透明であり、電流がエレクトロルミネセンス素子１００を通って流れる場合にエレクトロルミネセンス層から放射される光を反射するために反射体であってよい。エレクトロルミネセンス層１１０から放射されて、第２の電極層１０８から反射された光は、第１の電極層１０６を通って放射される。
【００３６】
１つのセグメント１０４の第２の電極層１０８を隣接するセグメント１０４’の第１の電極層１０６へ接続するために抵抗性相互接続層１０２を用いることによって、幹線のような電源へエレクトロルミネセンス素子１００を接続するのに必要とされる電気バラストは、複数の抵抗性相互接続層１０２にわたって分布する。これは、熱管理のための労力を減らす。
【００３７】
抵抗性相互接続層１０２の製造は、同じ技術を用いることによって、エレクトロルミネセンス素子の製造とシームレスに一体化する。
【００３８】
図２は、図１のエレクトロルミネセンス素子１００の断面図を示す。エレクトロルミネセンス素子１００は、複数のセグメント１０４、１０４’、１０４”を有し、複数の部分１１４、１１６、１１８に分けられる。各セグメント１０４は、発光部１１４に相当する。２つの隣接するセグメント１０４、１０４’の間には、ギャップ部１１６が配置される。エレクトロルミネセンス素子の２つの端部には、端子部１１８が、エレクトロルミネセンス素子１００を電源へ接続するよう配置される。
【００３９】
エレクトロルミネセンス素子１００の発光部１１４は夫々、２つの電極層１０６、１０８、すなわち、アノード及びカソードと、エレクトロルミネセンス層１１０とを有する。各セグメント１０４の第１の電極層１０６は、エレクトロルミネセンス層１１０の下の面に配置され、第２の電極層１０８は、エレクトロルミネセンス層１１０の反対側の上の面に配置される。エレクトロルミネセンス層１１０は、隣接するギャップ部１１６において配置される抵抗性相互接続層１０２に対する第１の電極層１０６の第２の端部１１５の接続を防ぐために、第１の電極層１０６の第２の端部１１５を囲む。抵抗性相互接続層１０２は、１つのセグメント１０４の第２の電極層１０８の第１の端部１１９を隣接するセグメント１０４’の第１の電極層１０６の第１の端部１２１へ接続する。夫々の第１の端部１１９、１２１は、夫々の隣接するセグメント１０４、１０４’に対して近位にある。
【００４０】
図３は、構造化された相互接続層１２０を備える、図１と同様の３セグメント・エレクトロルミネセンス素子を表す。かかる構造においては、抵抗を高めるために、複数のギャップ又はスロット１１７が挿入されている。成形は、堆積の間に達成され得る。
【００４１】
図４から明らかなように、絶縁層１２２が、図２のエレクトロルミネセンス素子１００の各セグメント１０４に加えられる。従って、抵抗性相互接続層１０２は、第２の電極層１０８により回路が短絡されることなく、第２の電極層０１８の第２の端部１２３を隣接するセグメント１０４’の第１の電極層１０６の第１の端部１２１へ接続するように、より大きい表面にわたって広げられてよい。第２の電極層１０８の第２の端部１２３は、隣接するセグメント１０４’に対して遠位にある。絶縁層１２２は、抵抗性相互接続層１０２を第２の電極層１０８から分離する。このようにして、エレクトロルミネセンス素子１００のほぼ全ての領域は、抵抗層１０２のために及び熱管理のために使用可能である。追加の絶縁層１２２により、抵抗性相互接続層１０２と第２の電極層１０８との間のキャパシタンスが有効となる。
【００４２】
図５は、多相相互接続を備えるエレクトロルミネセンス素子１００の単一セグメント１０４の詳細図を示す。絶縁層１２２及び抵抗層１０２は、積層において互いに交互に現れる。各抵抗層１０２は互いに接続され、一方、絶縁層１２２は抵抗層１０２によって分離される。
【００４３】
図６は、図５の積層セグメント１０４の等価回路図を示す。明らかなように、抵抗１２４及びキャパシタ１２６は、実際上、直列に接続される。従って、抵抗は増大し、キャパシタンスは低下する。
【００４４】
図７においては、エレクトロルミネセンス素子１００の積層セグメント１０４の他の実施形態が示される。各絶縁層１２２は、屈曲して他の絶縁層１２２’へ接続される。導電層１０３は、絶縁層１２２の屈曲した部分を包む。導電層１０３の枝は、絶縁層１２２の屈曲部に及ぶ。セグメント１０４の上部には、２つの導電層１０３を接続する抵抗性相互接続層１０２がある。
【００４５】
全体的な抵抗に対する導電層１０３の影響は、セグメントの上部にある抵抗層１０２の影響と比べて、無視することができるほど小さい。従って、導電層１０３の抵抗は重要ではなく、抵抗層１０２の抵抗と同程度又はそれより小さい大きさを有してよい。
【００４６】
図８は、図７の等価回路図を示す。抵抗器１２４は、抵抗性相互接続層１０２の抵抗に相当する。キャパシタ１２６は並列に接続される。従って、キャパシタンスは大きくなる。従って、エレクトロルミネセンス素子１００の回路の時定数は増大する。この方法によれば、エレクトロルミネセンス素子１００の回路の時定数を、幹線電源の周波数である５０から６０ヘルツの範囲にある周波数に関してフリッカを低減することができる値へと増大させることが可能である。
【００４７】
エレクトロルミネセンス素子１００の実施形態は、抵抗性相互接続層１０２が、エレクトロルミネセンス素子１００を幹線電源へ直接結合するためのバラスト抵抗として使用される得る点で、特に有利である。
【００４８】
本発明の更なる実施形態に従って、抵抗性相互接続層１０２は、絶縁層１２２によって第２の電極層１０８から分離されながら、エレクトロルミネセンス素子のほぼ表面全体にわたって広げられ得る。このようにして、更なる熱管理は必要とされない。このシステムは、キャパシタ１２６として機能する。キャパシタンス及び抵抗は、適切な方法で複数の層を積み重ねることによって、高められ得る。
【符号の説明】
【００４９】
１００ エレクトロルミネセンス素子
１０２ 抵抗層
１０２ 導電層
１０４ セグメント
１０６ 第１の電極層
１０８ 第２の電極層
１１０ エレクトロルミネセンス層
１１２ 端子
１１４ 発光部
１１５ 第１の電極層の第２の端部
１１６ ギャップ部
１１７ ギャップ又はスロット
１１８ 端子部
１１９ 第２の電極層の第１の端部
１２０ 構造化された相互接続層
１２１ 第１の電極層の第１の端部
１２２ 絶縁層
１２３ 第２の電極層の第２の端部
１２４ 抵抗器
１２６ キャパシタ
【技術分野】
【０００１】
本発明は、エレクトロルミネセンス素子の分野に関し、より具体的には、有機発光ダイオード（ＯＬＥＤ）素子、及びセグメント化されたイルミネーション素子に関する。
【背景技術】
【０００２】
エレクトロルミネセンス素子は、電流を流されると光を放射することができるエレクトロルミネセンス材料を有する。エレクトロルミネセンス素子に使用される材料は、光を放射するポリマー又は小さな有機分子であってよい。有機素子は、例えば、有機発光ダイオード（ＯＬＥＤ）であってよく、これは、当該技術において知られている。エレクトロルミネセンス素子をアクティブにするために、電極を用いて電流がエレクトロルミネセンス材料に印加される。
【０００３】
ＯＬＥＤのようなエレクトロルミネセンス素子は、電極間に配置されるエレクトロルミネセンス材料を有する。適切な電圧の印加時に、電流はアノードからカソードへとエレクトロルミネセンス材料を通って流れる。エレクトロルミネセンス材料の内部の空孔及び電子の放射再結合によって、光が生成される。
【０００４】
一般的な照明のために有機エレクトロルミネセンス材料を用いるエレクトロルミネセンス素子は、２から５ボルトの範囲にある順方向電圧を有する。このように低い電圧は、エレクトロルミネセンス素子を、幹線からの直接駆動には不向きとする。この問題の解決法の１つは、電子回路の必要とされる抵抗を達成するために必要とされる数のＯＬＥＤを直列に接続することである。そのような回路に伴う問題は、ＯＬＥＤのピーク電流が平均電流よりもはるかに高く、幹線電流の高調波は規制制限を超え、ＯＬＥＤの平均電流及びピーク電流が幹線電圧の変動に伴って大いに変動することである。
【０００５】
他の可能な解決法は、ＯＬＥＤ素子を幹線から直接に動作させるのに必要とされるバラストとして知られる電気回路である。バラストは、公共電力網のＡＣ電圧を、所定の輝度でＯＬＥＤ光源を駆動するのに適した形に変換する。ＯＬＥＤを幹線から直接に駆動する案は、従来技術から知られている。これらの解決法は、付加的な回路素子が必要とされるとともに。熱管理のための余分な労力が必要とされるために、依然として実施するには高価すぎる。これは、主として、従来技術により解決法の集中素子性質に起因する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従って、本発明は、改善されたエレクトロルミネセンス素子、特に、改善されたＯＬＥＤ素子を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、請求項１に記載されるセグメント化されたエレクトロルミネセンス素子を提供する。本発明の実施形態は、従属請求項において与えられる。
【０００８】
本発明の実施形態に従って、複数のセグメントを有し、各セグメントは第１の電極層と第２の電極層との間に入れられている第１のエレクトロルミネセンス層を有する、セグメント化されたエレクトロルミネセンス素子が提供される。前記第１の電極層は、前記第１のエレクトロルミネセンス層の第１の面に配置され、前記第２の電極層は、前記第１のエレクトロルミネセンス層の第２の面に配置される。前記第２の面は、前記第１のエレクトロルミネセンス層の前記第１の面と反対にある。前記第１の電極層及び前記第２の電極層は、前記エレクトロルミネセンス層へ電荷を供給するために配置される。すなわち、前記第１の電極層は、当該セグメント化されたエレクトロルミネセンス素子のアノードを構成し、前記第２の電極層は、当該セグメント化されたエレクトロルミネセンス素子のカソードを構成する。前記第１の電極層は、透明な材料から成り、前記第２の電極層は、金属のような不透明な材料から成る。従って、前記第１の電極層は、当該エレクトロルミネセンス素子の透明導電性（ＴＣＯ）層を構成する。例えば、前記第１の電極層は、インジウムスズ酸化物（ＩＴＯ）から成ってよい。カソードに相当する前記第２の電極層は、通常は、アルミニウム又は銀のような、反射率が非常に高い良好な導電材料である。２つの隣接するするセグメントの電極は、直接には接続されない。
【０００９】
当該セグメント化されたエレクトロルミネセンス素子は、２つの隣接するセグメントを接続する抵抗性の相互接続層を更に有する。該抵抗性相互接続層は、２つの隣接するセグメントのアノードとカソードとを接続するとともに、従来技術とは対照的に、バラスト抵抗を負荷するよう構成される。従って、前記抵抗性相互接続層の抵抗は、アルミニウム又は銀の抵抗よりも高くなければならない。本発明の実施形態に従って、前記抵抗性相互接続層は、合金膜、単一金属膜、半金属膜、陶性合金又は半導体膜から成る。該膜は、２つの隣接するセグメントの間で所望のバラスト値を実現するのに十分な抵抗を有さなければならない。
【００１０】
薄膜の抵抗は、Ｒｓｑ＝ρ／ｔと定義されるスクエア抵抗によって表される。ここで、ρは材料の抵抗を表し、ｔはその厚さを表す。原理上、膜厚を変えることによってどんな値も得ることが可能である。しかし、実際的及び理論的限界が存在し、得られる抵抗は、バルク抵抗を用いて上記の計算式からは外れる。様々な薄膜シート材に係るスクエア抵抗値の典型的な範囲は、５０から２０００オームの範囲にある。
【００１１】
単一金属膜が抵抗シート材として使用されてよい。Ｆｕｃｈｓ−Ｓｏｎｄｈｅｉｍｅｒ理論に対して、薄膜の抵抗ρＦは、実質的に、バルク抵抗ρＢよりも高い。
【００１２】
本発明の実施形態に従って、前記抵抗性相互接続層は、その抵抗性を高めるために構造化される。これは、抵抗性相互接続層にギャップを組み込むことによって達成可能である。側方のギャップサイズを変化させることで、実行抵抗は増大することができる。他の選択肢は、スロットを導入することである。抵抗性相互接続層の成形は、堆積の間に、例えば、適切に設計されたシャドー・マスクを介して、あるいは、ウェット若しくはドライ・エッチング又はレーザー・アブレーションによる層堆積の後、達成され得る。他の可能性は、導電塗装がエレクトロルミネセンス素子上に堆積される印刷技術を用いることである。
【００１３】
本発明の実施形態に従って、絶縁層は、接続されている隣接したセグメントに対して遠位にあるセグメント端部上の小さいストリップを除いて第２の電極層の表面を覆うように加えられる。第２の電極層の抵抗が低いという事実により、相互接続層は、有効となるよう、小さいストリップを除いてカソード層から分離されるべきである。側方抵抗は、基本的に、相互接続層の長さＬ、幅ｗ及び厚さｔによって決定される。側方電流フローにより、抵抗層において電圧降下が現れる。この電圧降下は、一次線形である：
ｄＶ（ｘ）＝Ｖｏ×ｘ／ｗ
ここで、Ｖｏは、ｘ＝ｗでの電圧を表す。
【００１４】
Ｖｏは、エレクトロルミネセンス素子を通って流れる総電流から導出可能である：
Ｖｏ＝Ｉｏ×Ｒ
なお、Ｒ＝ρ×ｗ×Ｌ／ｔであり、ρは、前記相互接続層の抵抗を表す。
【００１５】
３つの層、すなわち、第２の電極層、絶縁層、抵抗性相互接続層は、抵抗としてのみならず、容量としても働く。これは、第２の電極層及び相互接続層が絶縁層によって分離されるためである。全体の実効キャパシタンスＣｅｆｆを計算するよう、側方電圧変化が考慮されるべきである。
【００１６】
第２の電極層が完全な導電体であるとすると、側方電圧は一定であり、従って、絶縁層にかかる電圧は：Ｖｉｓｏ（ｘ）＝Ｖｏ×ｘ／ｗになる。
【００１７】
実効キャパシタンスＣｅｆｆは：
Ｅ＝（１／２）・Ｃｅｆｆ・Ｖｏ２
を用いて、蓄えられるエネルギＥから導出される。
【００１８】
このとき、微分キャパシタンスｄＣをｄＣ＝（１／２）×ε×Ｌ×（ｄｘ／ｔ）を持って観察すると、蓄えられるエネルギｄＥは：
ｄＥ＝（１／２）・ｄＣ・Ｖ（ｘ）
＝（１／２）・｛（ε・Ｌ・ｄｘ）／ｔ｝・｛Ｖｏ／（ｘ／ｗ）｝２
である。
【００１９】
ｘ＝０からｘ＝ｗまでｘを積分することで、全体的な蓄積エネルギのための所望の式：
Ｅ＝（１／６）・ｗ・ε・（Ｌ／ｔ）・Ｖｏ２
が得られる。
【００２０】
そのとき、実効キャパシタンスは：
Ｃｅｆｆ＝（１／３）・Ｃｏ
であり、ここで、Ｃｏ＝（ε・Ｌ・ｗ）／ｔ。
【００２１】
そのとき、ＲＣバラスト回路の時定数は、τ＝Ｒ×Ｃである。全体のバラスト抵抗は、幹線電源へのエレクトロルミネセンス素子の直接接続のための要件を満たすよう設計される。かかる要件に従って、相互接続層の抵抗及び厚さが選択されるべきである。
【００２２】
例えば：
サイズが３０×３００平方ミリメートル（ｍｍ２）であるＯＬＥＤストリップの電流電圧特性ｖｄ（ｉｄ）は、ｖｄ＝ｋ１×ｌｎ（ｉｄ／ｋ２＋１）＋ｉｄ×Ｒｓにより表されるとする。ここで、
ｖｄ：ＯＬＥＤ素子にかかる電圧、
ｉｄ：ＯＬＥＤ素子を流れる電流、
ｋ１，ｋ２：ＯＬＥＤ素子に依存する定数、及び
ｋ１＝０．２２Ｖ、
ｋ２＝０．２１μＡ、
Ｒｓ＝０．１６Ωの標準値。
【００２３】
更に、５０ヘルツの周波数を有する交流２３０ボルトの正弦波幹線電圧が与えられる。
【００２４】
上記特性を備えたＯＬＥＤ素子が特定の幹線に直接接続されたときに０．１アンペアの平均電流を達成するよう、６５個のセグメントが、セグメントごとに３Ωのバラスト抵抗を有して必要とされる。
【００２５】
この材料積層を用いるＯＬＥＤ素子は、５０ヘルツの周波数を有する交流２３０ボルトの幹線電圧に接続される場合に、０．１アンペアの平均電流を達成するのに６５このセグメントを必要とする。
【００２６】
抵抗性相互接続のための必要とされるスクエア抵抗Ｒｓｑを計算するよう、相互接続抵抗は、主として、セグメント幅ｗ、セグメント長さＬ、セグメント厚さｔ及びセグメント抵抗ρによって決定されるとする。それにより、セグメント及びシート抵抗の以下の関係：
Ｒ＝（ρ・ｗ）／（Ｌ／ｔｈ）＝ρ・（ｗ／Ｌ）＝０．１・Ｒｓｑ
が成立する。
【００２７】
Ｒ＝３Ωを観測するならば、相互接続材料の必要とされるスクエア抵抗は、従って、Ｒｓｑ＝３０Ωである。
【００２８】
抵抗性相互接続層は、絶縁層の表面全体を覆い、該絶縁層によってできた小さいストリップでのみ第２の電極層へ接続される。隣接するセグメントへの接続は、絶縁層を用いない実施形態と同じように行われる。従って、抵抗性相互接続層は、より大きい表面上に広げられ、セグメント化されたエレクトロルミネセンス素子のほぼ全ての領域は、熱管理のために使用可能である。
【００２９】
この実施形態では、絶縁層は、第２の電極層を抵抗性相互接続層から分離する。セグメントのこの部分は、キャパシタとして機能する。高いキャパシタンス値を達成するよう、高い誘電率を有する材料が絶縁層には好まれる。例えば、窒化ケイ素（６＜ε＜９）、二酸化ケイ素（ε＝３．９）、酸化ケイ素（ε＝３．９）、酸化アルミニウム（ε＝９）又は高ｋ材料（例えば、酸化ハフニウム（ε＝４０））がある。
【００３０】
本発明の実施形態に従って、キャパシタンス及び抵抗の夫々の値は、複数の複合材料層、すなわち、絶縁層及び抵抗層が積層において互いに交互に現れる層を用いることによって、高められる。この方法によれば、エレクトロルミネセンス素子の回路の時定数を、５０から６０ヘルツの範囲にある周波数に関してフリッカを低減することができる値へと増大させることが可能である。この実施形態の他の可能な効果は、ピンホールによる拡散がブロックされるので、改善されたデバイス封止である。
【図面の簡単な説明】
【００３１】
【図１】本発明に従う３セグメント・エレクトロルミネセンス素子の上面図である。
【図２】図１のエレクトロルミネセンス素子の断面図である。
【図３】構造化された相互接続層を備える本発明に従うエレクトロルミネセンス素子の上面図である。
【図４】絶縁層を備える本発明に従うエレクトロルミネセンス素子の断面図である。
【図５】全体的なキャパシタンスを低減しつつ全体的な抵抗を増大させるために使用される複数の複合材料層を備える単一セグメントの詳細図である。
【図６】図５に示される素子の等価回路である。
【図７】全体的な抵抗及び全体的なキャパシタンスを増大させるために使用される複数の複合材料層を備える単一セグメントの詳細図である。
【図８】図７に示される素子の等価回路である。
【発明を実施するための形態】
【００３２】
以下、本発明の実施形態について、一例として添付の図面を参照して、より詳細に記載する。
【００３３】
明細書において、同じ参照符号は、各セグメント１０４の同じコンポーネントに使用される。同じ参照符号を付されたコンポーネントは、同じように機能し且つ製造される。
【００３４】
図１は、抵抗性相互接続層１０２を組み込まれた３セグメント・エレクトロルミネセンス素子の上面図を示す。エレクトロルミネセンス素子１００は、複数のセグメント１０４を有する。各セグメントは、２つの電極層１０６、１０８、すなわち、アノード及びカソードと、エレクトロルミネセンス層１１０とを有する。各セグメント１０４の第１の電極層１０６は、エレクトロルミネセンス層１１０の下の面に配置され、第２の電極層は、エレクトロルミネセンス層１１０の反対側の上の面に配置される。抵抗性相互接続層１０２は、１つのセグメント１０４の第２の電極層１０８を、隣接するセグメント１０４’の第１の電極１０６と接続する。エレクトロルミネセンス素子１００の２つの端部には、端子１１２が、エレクトロルミネセンス素子１００を電源へ接続するよう配置される。
【００３５】
第１の電極層１０６は、ＩＴＯのような透明な導電材料から成る透明導電層である。第２の電極層１０８は、不透明であり、電流がエレクトロルミネセンス素子１００を通って流れる場合にエレクトロルミネセンス層から放射される光を反射するために反射体であってよい。エレクトロルミネセンス層１１０から放射されて、第２の電極層１０８から反射された光は、第１の電極層１０６を通って放射される。
【００３６】
１つのセグメント１０４の第２の電極層１０８を隣接するセグメント１０４’の第１の電極層１０６へ接続するために抵抗性相互接続層１０２を用いることによって、幹線のような電源へエレクトロルミネセンス素子１００を接続するのに必要とされる電気バラストは、複数の抵抗性相互接続層１０２にわたって分布する。これは、熱管理のための労力を減らす。
【００３７】
抵抗性相互接続層１０２の製造は、同じ技術を用いることによって、エレクトロルミネセンス素子の製造とシームレスに一体化する。
【００３８】
図２は、図１のエレクトロルミネセンス素子１００の断面図を示す。エレクトロルミネセンス素子１００は、複数のセグメント１０４、１０４’、１０４”を有し、複数の部分１１４、１１６、１１８に分けられる。各セグメント１０４は、発光部１１４に相当する。２つの隣接するセグメント１０４、１０４’の間には、ギャップ部１１６が配置される。エレクトロルミネセンス素子の２つの端部には、端子部１１８が、エレクトロルミネセンス素子１００を電源へ接続するよう配置される。
【００３９】
エレクトロルミネセンス素子１００の発光部１１４は夫々、２つの電極層１０６、１０８、すなわち、アノード及びカソードと、エレクトロルミネセンス層１１０とを有する。各セグメント１０４の第１の電極層１０６は、エレクトロルミネセンス層１１０の下の面に配置され、第２の電極層１０８は、エレクトロルミネセンス層１１０の反対側の上の面に配置される。エレクトロルミネセンス層１１０は、隣接するギャップ部１１６において配置される抵抗性相互接続層１０２に対する第１の電極層１０６の第２の端部１１５の接続を防ぐために、第１の電極層１０６の第２の端部１１５を囲む。抵抗性相互接続層１０２は、１つのセグメント１０４の第２の電極層１０８の第１の端部１１９を隣接するセグメント１０４’の第１の電極層１０６の第１の端部１２１へ接続する。夫々の第１の端部１１９、１２１は、夫々の隣接するセグメント１０４、１０４’に対して近位にある。
【００４０】
図３は、構造化された相互接続層１２０を備える、図１と同様の３セグメント・エレクトロルミネセンス素子を表す。かかる構造においては、抵抗を高めるために、複数のギャップ又はスロット１１７が挿入されている。成形は、堆積の間に達成され得る。
【００４１】
図４から明らかなように、絶縁層１２２が、図２のエレクトロルミネセンス素子１００の各セグメント１０４に加えられる。従って、抵抗性相互接続層１０２は、第２の電極層１０８により回路が短絡されることなく、第２の電極層０１８の第２の端部１２３を隣接するセグメント１０４’の第１の電極層１０６の第１の端部１２１へ接続するように、より大きい表面にわたって広げられてよい。第２の電極層１０８の第２の端部１２３は、隣接するセグメント１０４’に対して遠位にある。絶縁層１２２は、抵抗性相互接続層１０２を第２の電極層１０８から分離する。このようにして、エレクトロルミネセンス素子１００のほぼ全ての領域は、抵抗層１０２のために及び熱管理のために使用可能である。追加の絶縁層１２２により、抵抗性相互接続層１０２と第２の電極層１０８との間のキャパシタンスが有効となる。
【００４２】
図５は、多相相互接続を備えるエレクトロルミネセンス素子１００の単一セグメント１０４の詳細図を示す。絶縁層１２２及び抵抗層１０２は、積層において互いに交互に現れる。各抵抗層１０２は互いに接続され、一方、絶縁層１２２は抵抗層１０２によって分離される。
【００４３】
図６は、図５の積層セグメント１０４の等価回路図を示す。明らかなように、抵抗１２４及びキャパシタ１２６は、実際上、直列に接続される。従って、抵抗は増大し、キャパシタンスは低下する。
【００４４】
図７においては、エレクトロルミネセンス素子１００の積層セグメント１０４の他の実施形態が示される。各絶縁層１２２は、屈曲して他の絶縁層１２２’へ接続される。導電層１０３は、絶縁層１２２の屈曲した部分を包む。導電層１０３の枝は、絶縁層１２２の屈曲部に及ぶ。セグメント１０４の上部には、２つの導電層１０３を接続する抵抗性相互接続層１０２がある。
【００４５】
全体的な抵抗に対する導電層１０３の影響は、セグメントの上部にある抵抗層１０２の影響と比べて、無視することができるほど小さい。従って、導電層１０３の抵抗は重要ではなく、抵抗層１０２の抵抗と同程度又はそれより小さい大きさを有してよい。
【００４６】
図８は、図７の等価回路図を示す。抵抗器１２４は、抵抗性相互接続層１０２の抵抗に相当する。キャパシタ１２６は並列に接続される。従って、キャパシタンスは大きくなる。従って、エレクトロルミネセンス素子１００の回路の時定数は増大する。この方法によれば、エレクトロルミネセンス素子１００の回路の時定数を、幹線電源の周波数である５０から６０ヘルツの範囲にある周波数に関してフリッカを低減することができる値へと増大させることが可能である。
【００４７】
エレクトロルミネセンス素子１００の実施形態は、抵抗性相互接続層１０２が、エレクトロルミネセンス素子１００を幹線電源へ直接結合するためのバラスト抵抗として使用される得る点で、特に有利である。
【００４８】
本発明の更なる実施形態に従って、抵抗性相互接続層１０２は、絶縁層１２２によって第２の電極層１０８から分離されながら、エレクトロルミネセンス素子のほぼ表面全体にわたって広げられ得る。このようにして、更なる熱管理は必要とされない。このシステムは、キャパシタ１２６として機能する。キャパシタンス及び抵抗は、適切な方法で複数の層を積み重ねることによって、高められ得る。
【符号の説明】
【００４９】
１００ エレクトロルミネセンス素子
１０２ 抵抗層
１０２ 導電層
１０４ セグメント
１０６ 第１の電極層
１０８ 第２の電極層
１１０ エレクトロルミネセンス層
１１２ 端子
１１４ 発光部
１１５ 第１の電極層の第２の端部
１１６ ギャップ部
１１７ ギャップ又はスロット
１１８ 端子部
１１９ 第２の電極層の第１の端部
１２０ 構造化された相互接続層
１２１ 第１の電極層の第１の端部
１２２ 絶縁層
１２３ 第２の電極層の第２の端部
１２４ 抵抗器
１２６ キャパシタ
【特許請求の範囲】
【請求項１】
複数のセグメントを有するセグメント化されたエレクトロルミネセンス素子であって、
各セグメントは、エレクトロルミネセンス層の第１の面に配置される第１の電極層と、前記エレクトロルミネセンス層の第２の面に配置される第１のスクエア抵抗を有する第２の電極層とを備えるエレクトロルミネセンス層、及び前記第１のスクエア抵抗よりも大きい第２のスクエア抵抗を有する抵抗層を有し、
前記抵抗層は、前記複数のセグメントの中の第１のセグメントを前記複数のセグメントの中の隣接する第２のセグメントと接続し、
前記抵抗層は、前記第１のセグメントの第２の電極層を前記第２のセグメントの第１の電極層と接続する、エレクトロルミネセンス素子。
【請求項２】
前記第２のスクエア抵抗は、前記第１のスクエア抵抗の少なくとも５倍、望ましくは前記第１のスクエア抵抗の１０倍である、
請求項１に記載のエレクトロルミネセンス素子。
【請求項３】
前記抵抗層は構造化される、
請求項１に記載のエレクトロルミネセンス素子。
【請求項４】
前記抵抗層は、合金膜、単一金属膜、半金属膜、陶性合金又は半導体膜から成る、
請求項１乃至３のうちいずれか一項に記載のエレクトロルミネセンス素子。
【請求項５】
前記抵抗層は、２つの隣接するセグメントの間のギャップに延在する、
請求項１乃至４のうちいずれか一項に記載のエレクトロルミネセンス素子。
【請求項６】
前記抵抗層は、前記第１のセグメントの第２の電極層の第１の端部を前記第２のセグメントの第１の電極層の第１の端部へ接続し、
前記第１の端部は、隣接するセグメントに対して近位にある、
請求項１乃至５のうちいずれか一項に記載のエレクトロルミネセンス素子。
【請求項７】
前記抵抗層は、前記第１のセグメントの第２の電極層の第２の端部を前記第２のセグメントの第１の電極層の第１の端部へ接続し、
前記第１の端部は、隣接するセグメントに対して近位にあり、前記第２の端部は、隣接するセグメントに対して遠位にある、
請求項１乃至５のうちいずれか一項に記載のエレクトロルミネセンス素子。
【請求項８】
前記第２の電極層を前記抵抗層から分離する絶縁層を有する、
請求項１乃至７のうちいずれか一項に記載のエレクトロルミネセンス素子。
【請求項９】
前記第２の電極層と前記抵抗層との間の接触表面を有し、該接触表面は、前記絶縁層に隣接して配置される、
請求項８に記載のエレクトロルミネセンス素子。
【請求項１０】
前記複数のセグメントの中の少なくとも１つのセグメントは、複数の絶縁層、導電層及び／又は抵抗層を有し、
前記抵抗層又は前記導電層の中の１つは、隣接するセグメントに対してギャップにわたって延在する、
請求項８又は９に記載のエレクトロルミネセンス素子。
【請求項１１】
前記絶縁層、前記導電層及び／又は抵抗層は、積層において互いに交互に現れる、
請求項１０に記載のエレクトロルミネセンス素子。
【請求項１２】
前記絶縁層の中の少なくとも２つは、前記抵抗層の中の１つ又は前記導電層の中の１つによって分離される、
請求項１０に記載のエレクトロルミネセンス素子。
【請求項１３】
少なくとも１つの抵抗層は、少なくとも１つの抵抗層へ接続される、
請求項１２に記載のエレクトロルミネセンス素子。
【請求項１４】
少なくとも１つの絶縁層は、少なくとも１つの絶縁層へ接続される、
請求項１０に記載のエレクトロルミネセンス素子。
【請求項１５】
少なくとも１つの導電層は、少なくとも１つの導電層へ接続される、
請求項１４に記載のエレクトロルミネセンス素子。
【請求項１】
複数のセグメントを有するセグメント化されたエレクトロルミネセンス素子であって、
各セグメントは、エレクトロルミネセンス層の第１の面に配置される第１の電極層と、前記エレクトロルミネセンス層の第２の面に配置される第１のスクエア抵抗を有する第２の電極層とを備えるエレクトロルミネセンス層、及び前記第１のスクエア抵抗よりも大きい第２のスクエア抵抗を有する抵抗層を有し、
前記抵抗層は、前記複数のセグメントの中の第１のセグメントを前記複数のセグメントの中の隣接する第２のセグメントと接続し、
前記抵抗層は、前記第１のセグメントの第２の電極層を前記第２のセグメントの第１の電極層と接続する、エレクトロルミネセンス素子。
【請求項２】
前記第２のスクエア抵抗は、前記第１のスクエア抵抗の少なくとも５倍、望ましくは前記第１のスクエア抵抗の１０倍である、
請求項１に記載のエレクトロルミネセンス素子。
【請求項３】
前記抵抗層は構造化される、
請求項１に記載のエレクトロルミネセンス素子。
【請求項４】
前記抵抗層は、合金膜、単一金属膜、半金属膜、陶性合金又は半導体膜から成る、
請求項１乃至３のうちいずれか一項に記載のエレクトロルミネセンス素子。
【請求項５】
前記抵抗層は、２つの隣接するセグメントの間のギャップに延在する、
請求項１乃至４のうちいずれか一項に記載のエレクトロルミネセンス素子。
【請求項６】
前記抵抗層は、前記第１のセグメントの第２の電極層の第１の端部を前記第２のセグメントの第１の電極層の第１の端部へ接続し、
前記第１の端部は、隣接するセグメントに対して近位にある、
請求項１乃至５のうちいずれか一項に記載のエレクトロルミネセンス素子。
【請求項７】
前記抵抗層は、前記第１のセグメントの第２の電極層の第２の端部を前記第２のセグメントの第１の電極層の第１の端部へ接続し、
前記第１の端部は、隣接するセグメントに対して近位にあり、前記第２の端部は、隣接するセグメントに対して遠位にある、
請求項１乃至５のうちいずれか一項に記載のエレクトロルミネセンス素子。
【請求項８】
前記第２の電極層を前記抵抗層から分離する絶縁層を有する、
請求項１乃至７のうちいずれか一項に記載のエレクトロルミネセンス素子。
【請求項９】
前記第２の電極層と前記抵抗層との間の接触表面を有し、該接触表面は、前記絶縁層に隣接して配置される、
請求項８に記載のエレクトロルミネセンス素子。
【請求項１０】
前記複数のセグメントの中の少なくとも１つのセグメントは、複数の絶縁層、導電層及び／又は抵抗層を有し、
前記抵抗層又は前記導電層の中の１つは、隣接するセグメントに対してギャップにわたって延在する、
請求項８又は９に記載のエレクトロルミネセンス素子。
【請求項１１】
前記絶縁層、前記導電層及び／又は抵抗層は、積層において互いに交互に現れる、
請求項１０に記載のエレクトロルミネセンス素子。
【請求項１２】
前記絶縁層の中の少なくとも２つは、前記抵抗層の中の１つ又は前記導電層の中の１つによって分離される、
請求項１０に記載のエレクトロルミネセンス素子。
【請求項１３】
少なくとも１つの抵抗層は、少なくとも１つの抵抗層へ接続される、
請求項１２に記載のエレクトロルミネセンス素子。
【請求項１４】
少なくとも１つの絶縁層は、少なくとも１つの絶縁層へ接続される、
請求項１０に記載のエレクトロルミネセンス素子。
【請求項１５】
少なくとも１つの導電層は、少なくとも１つの導電層へ接続される、
請求項１４に記載のエレクトロルミネセンス素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公表番号】特表２０１２−５２４９６３（Ｐ２０１２−５２４９６３Ａ）
【公表日】平成２４年１０月１８日（２０１２．１０．１８）
【国際特許分類】
【出願番号】特願２０１２−５０６６２１（Ｐ２０１２−５０６６２１）
【出願日】平成２２年４月１９日（２０１０．４．１９）
【国際出願番号】ＰＣＴ／ＩＢ２０１０／０５１６９５
【国際公開番号】ＷＯ２０１０／１２５４９３
【国際公開日】平成２２年１１月４日（２０１０．１１．４）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
【公表日】平成２４年１０月１８日（２０１２．１０．１８）
【国際特許分類】
【出願日】平成２２年４月１９日（２０１０．４．１９）
【国際出願番号】ＰＣＴ／ＩＢ２０１０／０５１６９５
【国際公開番号】ＷＯ２０１０／１２５４９３
【国際公開日】平成２２年１１月４日（２０１０．１１．４）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
[ Back to top ]