振幅制限回路及びデジタル処理装置
【課題】後段でサンプリングレートが変換されてもデジタル信号を所望の振幅に制限できる振幅制限回路及びこれを有するデジタル処理装置を提供することを目的とする。
【解決手段】振幅制限回路１００は、デジタル信号を所望の振幅値に制限する振幅制限部１２と、振幅制限部１２の入力側に接続され、デジタル信号のサンプリングレートを変換するサンプリングレート変換部１１と、振幅制限部１２の出力側に接続され、デジタル信号のサンプリングレートを変換するサンプリングレート変換部１３と、を有する。デジタル処理装置３０１は、振幅制限回路１００とデジタル回路２００を備える。
【解決手段】振幅制限回路１００は、デジタル信号を所望の振幅値に制限する振幅制限部１２と、振幅制限部１２の入力側に接続され、デジタル信号のサンプリングレートを変換するサンプリングレート変換部１１と、振幅制限部１２の出力側に接続され、デジタル信号のサンプリングレートを変換するサンプリングレート変換部１３と、を有する。デジタル処理装置３０１は、振幅制限回路１００とデジタル回路２００を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号の振幅を制限する振幅制限回路及びこれを備えるデジタル処理装置に関する。
【背景技術】
【０００２】
アンプの高効率化を検討する場合、入力信号の振幅制限は重要な技術の一つである。このため、信号品質の劣化を抑えた振幅制限方法が考案されている（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２７４３１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
以下の説明において、デジタル処理とはデジタル信号を含む信号処理、デジタル−アナログ変換、アナログ−デジタル変換、デジタル信号処理のための振幅制限等の処理を示すものとする。図１は、振幅制限をしてデジタル処理を行う従来のデジタル処理装置におけるデジタル信号の状態を説明する図である。従来のデジタル処理装置は、デジタル回路の前段でデジタル信号を振幅制限し、デジタル回路でデジタル信号のサンプリングレートを変換している。図１（ａ）は、振幅制限前のデジタル信号の周波数特性を説明する図である。図１（ｂ）は、振幅制限前のデジタル信号の時間軸波形を説明する図である。図１（ｃ）は、振幅制限（振幅制限閾値７ｄＢ）を行った後にサンプリングレートを変換したデジタル信号の時間軸波形を説明する図である。
【０００５】
図１のように、入力されたデジタル信号のピーク値を７ｄＢに振幅制限しても、サンプリングレートを変換すると、デジタル信号のピーク値は振幅制限閾値７ｄＢを超過することになる。このように、従来のデジタル処理装置は、デジタル信号の振幅制限を行ったとしても後段のデジタル回路でサンプリングレートが変換されれば再び振幅が大きくなり、所望の振幅に制限することが困難という課題があった。
【０００６】
前記課題を解決するために、本発明は、後段でサンプリングレートが変換されてもデジタル信号を所望の振幅に制限できる振幅制限回路及びこれを有するデジタル処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係る振幅制限回路は、入力されるデジタル信号のサンプリングレートを変換して振幅制限処理を行い、もとのサンプリングレートに戻すこととした。
【０００８】
具体的には、本発明に係る振幅制限回路は、デジタル信号を所望の振幅値に制限する振幅制限部と、前記振幅制限部の入力側と出力側の双方に接続され、デジタル信号のサンプリングレートを変換するサンプリングレート変換部と、を有する。
【０００９】
本発明に係る振幅制限回路は、入力されるデジタル信号のサンプリングレートを変換後に振幅制限処理を行い、再び入力時のサンプリングレートに戻して出力している。このような回路とすることで、後段でサンプリングレートが変換されてもデジタル信号を所望の振幅に制限できる振幅制限回路を提供することができる。
【００１０】
本発明に係る振幅制限回路の出力側の前記サンプリングレート変換部は、前記振幅制限部から出力されるデジタル信号のサンプリングレートを入力側の前記サンプリングレート変換部へ入力されるデジタル信号のサンプリングレートへ戻すことを特徴とする。本振幅制限回路の前後でサンプリングレートが変わらないため、本振幅制限回路を既存の装置に組み込むことができる。また、本発明は、従来のデジタル処理装置の振幅制限部を変更せずにその前後にサンプリングレート変換回路を加えるだけであり、適用が簡単である。
【００１１】
本発明に係るデジタル処理装置は、前記振幅制限回路と、前記振幅制限回路から入力されるデジタル信号のサンプリングレートを変換する前置サンプリングレート変換部、及び前記前置サンプリングレート変換部でサンプリングレートを変換されたデジタル信号に対して所定の処理を行うデジタル処理部を有するデジタル回路と、を備える。
【００１２】
デジタル処理装置は、内部でサンプリングレートを変換するデジタル回路を備えることができ、デジタル処理の効率化を図ることができる。
【００１３】
本発明に係るデジタル処理装置において、前記振幅制限回路の前記振幅制限部が振幅制限を行うデジタル信号のサンプリングレートと前記デジタル処理部が処理するデジタル信号のサンプリングレートとが等しいことが好ましい。本デジタル回路の内部でサンプリングレートを変換されたデジタル信号は本振幅変換回路で制限した振幅となるため、デジタル処理装置の処理のさらなる効率化を図ることができる。
【発明の効果】
【００１４】
本発明は、後段でサンプリングレートが変換されてもデジタル信号を所望の振幅に制限できる振幅制限回路及びこれを有するデジタル処理装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】従来のデジタル処理装置におけるデジタル信号の振幅を説明する図である。
【図２】本発明に係る振幅制限回路を説明するブロック図である。
【図３】本発明に係るデジタル処理装置におけるデジタル信号の振幅を説明する図である。
【発明を実施するための形態】
【００１６】
添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
【００１７】
図２は、本実施形態のデジタル処理装置３０１を説明するブロック図である。デジタル処理装置３０１は、振幅制限回路１００とデジタル回路２００を備える。振幅制限回路１００は、デジタル信号を所望の振幅値に制限する振幅制限部１２と、振幅制限部１２の入力側に接続され、デジタル信号のサンプリングレートを変換するサンプリングレート変換部１１と、振幅制限部１２の出力側に接続され、デジタル信号のサンプリングレートを変換するサンプリングレート変換部１３と、を有する。
【００１８】
振幅制限部１２は、入力されるデジタル信号のピーク値を低減し、振幅値が所定の範囲にあるように調整する。
【００１９】
サンプリングレート変換部１１は振幅制限部１２の前段に配置される。サンプリングレート変換部１１は振幅制限回路１００に入力されるデジタル信号のサンプリングレートを変換する。例えば、サンプリングレート変換部１１はインターポレータであり、デジタル信号のサンプリングレートＰを上げてサンプリングレートＱに変換する。ここで、サンプリングレートＱは、後述するデジタル回路２００の前置サンプリングレート変換部２１が変換するデジタル信号のサンプリングレートと等しくしておく。
【００２０】
サンプリングレート変換部１３は振幅制限部１２の後段に配置される。サンプリングレート変換部１３は振幅制限部１２が出力するデジタル信号のサンプリングレートを変換する。例えば、サンプリングレート変換部１３はデシメータである。サンプリングレート変換部１３は、振幅制限部１２が出力したデジタル信号のサンプリングレートＱを下げて、振幅制限回路１００に入力されるデジタル信号のサンプリングレートＰに戻す。
【００２１】
サンプリングレート変換部１３が出力するデジタル信号はデジタル回路２００に入力される。デジタル回路２００は、前置サンプリングレート変換部２１とデジタル処理部２２を有する。
【００２２】
前置サンプリングレート変換部２１は、デジタル回路２００に入力されるデジタル信号のサンプリングレートを変換する。例えば、前置サンプリングレート変換部２１はインターポレータであり、デジタル信号のサンプリングレートＰを上げてサンプリングレートＱに変換する。
【００２３】
デジタル処理部２２は、前置サンプリングレート変換部２１でサンプリングレートを変換されたデジタル信号に所定のデジタル処理を行い出力する。例えば、デジタル処理部２２はデジタルプリディストーションアンプであり、該デジタル信号を増幅して出力する。
【００２４】
次に、図３を用いてデジタル処理装置３０１の効果を説明する。デジタル処理装置３０１は、振幅制限回路１００で入力されたデジタル信号の振幅制限を行い、デジタル回路２００で振幅制限されたデジタル信号のデジタル処理を行っている。図３（ａ）は、振幅制限回路１００に入力されるデジタル信号の周波数特性を説明する図である。図３（ｂ）は、振幅制限回路１００に入力されるデジタル信号の時間軸波形を説明する図である。入力されるデジタル信号は図１（ａ）（ｂ）で説明したデジタル信号と同じである。
【００２５】
振幅制限回路１００は図３（ａ）（ｂ）で説明したデジタル信号に対して、デジタル回路２００の前置サンプリングレート変換部２１が変換するサンプリングレートに変換して振幅制限（振幅制限閾値７ｄＢ）を行い、もとのサンプリングレートに戻す。振幅制限回路１００はこのデジタル信号をデジタル回路２００に入力する。デジタル回路２００は、前置サンプリングレート変換部２１で入力されたデジタル信号のサンプリングレートを変換し、デジタル処理部２２でこのデジタル信号にデジタル処理する。図３（ｃ）は前置サンプリングレート変換部２１が出力するデジタル信号の時間軸波形を説明する図である。
【００２６】
図１（ｃ）で説明した従来のデジタル処理装置におけるデジタル信号の時間軸波形とは異なり、前置サンプリングレート変換部２１が出力するデジタル信号の振幅は図３（ｃ）のようにピーク値が７ｄＢに抑えられている。振幅制限回路１００を用いて後段のデジタル回路２００において変換されるサンプリングレートで振幅制限をしておくことで、デジタル処理部２２に入力されるデジタル信号の振幅を所望の値に抑えることができた。
【産業上の利用可能性】
【００２７】
本発明に係る振幅制限回路は、処理の効率を高めるために内部でサンプリングレートを変換するデジタル回路の前段に配置することができる。
【符号の説明】
【００２８】
１１、１３：サンプリングレート変換部
１２：振幅制限部
２１：前置サンプリングレート変換部
２２：デジタル処理部
１００：振幅制限回路
２００：デジタル回路
３０１：デジタル処理装置
【技術分野】
【０００１】
本発明は、デジタル信号の振幅を制限する振幅制限回路及びこれを備えるデジタル処理装置に関する。
【背景技術】
【０００２】
アンプの高効率化を検討する場合、入力信号の振幅制限は重要な技術の一つである。このため、信号品質の劣化を抑えた振幅制限方法が考案されている（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２７４３１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
以下の説明において、デジタル処理とはデジタル信号を含む信号処理、デジタル−アナログ変換、アナログ−デジタル変換、デジタル信号処理のための振幅制限等の処理を示すものとする。図１は、振幅制限をしてデジタル処理を行う従来のデジタル処理装置におけるデジタル信号の状態を説明する図である。従来のデジタル処理装置は、デジタル回路の前段でデジタル信号を振幅制限し、デジタル回路でデジタル信号のサンプリングレートを変換している。図１（ａ）は、振幅制限前のデジタル信号の周波数特性を説明する図である。図１（ｂ）は、振幅制限前のデジタル信号の時間軸波形を説明する図である。図１（ｃ）は、振幅制限（振幅制限閾値７ｄＢ）を行った後にサンプリングレートを変換したデジタル信号の時間軸波形を説明する図である。
【０００５】
図１のように、入力されたデジタル信号のピーク値を７ｄＢに振幅制限しても、サンプリングレートを変換すると、デジタル信号のピーク値は振幅制限閾値７ｄＢを超過することになる。このように、従来のデジタル処理装置は、デジタル信号の振幅制限を行ったとしても後段のデジタル回路でサンプリングレートが変換されれば再び振幅が大きくなり、所望の振幅に制限することが困難という課題があった。
【０００６】
前記課題を解決するために、本発明は、後段でサンプリングレートが変換されてもデジタル信号を所望の振幅に制限できる振幅制限回路及びこれを有するデジタル処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係る振幅制限回路は、入力されるデジタル信号のサンプリングレートを変換して振幅制限処理を行い、もとのサンプリングレートに戻すこととした。
【０００８】
具体的には、本発明に係る振幅制限回路は、デジタル信号を所望の振幅値に制限する振幅制限部と、前記振幅制限部の入力側と出力側の双方に接続され、デジタル信号のサンプリングレートを変換するサンプリングレート変換部と、を有する。
【０００９】
本発明に係る振幅制限回路は、入力されるデジタル信号のサンプリングレートを変換後に振幅制限処理を行い、再び入力時のサンプリングレートに戻して出力している。このような回路とすることで、後段でサンプリングレートが変換されてもデジタル信号を所望の振幅に制限できる振幅制限回路を提供することができる。
【００１０】
本発明に係る振幅制限回路の出力側の前記サンプリングレート変換部は、前記振幅制限部から出力されるデジタル信号のサンプリングレートを入力側の前記サンプリングレート変換部へ入力されるデジタル信号のサンプリングレートへ戻すことを特徴とする。本振幅制限回路の前後でサンプリングレートが変わらないため、本振幅制限回路を既存の装置に組み込むことができる。また、本発明は、従来のデジタル処理装置の振幅制限部を変更せずにその前後にサンプリングレート変換回路を加えるだけであり、適用が簡単である。
【００１１】
本発明に係るデジタル処理装置は、前記振幅制限回路と、前記振幅制限回路から入力されるデジタル信号のサンプリングレートを変換する前置サンプリングレート変換部、及び前記前置サンプリングレート変換部でサンプリングレートを変換されたデジタル信号に対して所定の処理を行うデジタル処理部を有するデジタル回路と、を備える。
【００１２】
デジタル処理装置は、内部でサンプリングレートを変換するデジタル回路を備えることができ、デジタル処理の効率化を図ることができる。
【００１３】
本発明に係るデジタル処理装置において、前記振幅制限回路の前記振幅制限部が振幅制限を行うデジタル信号のサンプリングレートと前記デジタル処理部が処理するデジタル信号のサンプリングレートとが等しいことが好ましい。本デジタル回路の内部でサンプリングレートを変換されたデジタル信号は本振幅変換回路で制限した振幅となるため、デジタル処理装置の処理のさらなる効率化を図ることができる。
【発明の効果】
【００１４】
本発明は、後段でサンプリングレートが変換されてもデジタル信号を所望の振幅に制限できる振幅制限回路及びこれを有するデジタル処理装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】従来のデジタル処理装置におけるデジタル信号の振幅を説明する図である。
【図２】本発明に係る振幅制限回路を説明するブロック図である。
【図３】本発明に係るデジタル処理装置におけるデジタル信号の振幅を説明する図である。
【発明を実施するための形態】
【００１６】
添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
【００１７】
図２は、本実施形態のデジタル処理装置３０１を説明するブロック図である。デジタル処理装置３０１は、振幅制限回路１００とデジタル回路２００を備える。振幅制限回路１００は、デジタル信号を所望の振幅値に制限する振幅制限部１２と、振幅制限部１２の入力側に接続され、デジタル信号のサンプリングレートを変換するサンプリングレート変換部１１と、振幅制限部１２の出力側に接続され、デジタル信号のサンプリングレートを変換するサンプリングレート変換部１３と、を有する。
【００１８】
振幅制限部１２は、入力されるデジタル信号のピーク値を低減し、振幅値が所定の範囲にあるように調整する。
【００１９】
サンプリングレート変換部１１は振幅制限部１２の前段に配置される。サンプリングレート変換部１１は振幅制限回路１００に入力されるデジタル信号のサンプリングレートを変換する。例えば、サンプリングレート変換部１１はインターポレータであり、デジタル信号のサンプリングレートＰを上げてサンプリングレートＱに変換する。ここで、サンプリングレートＱは、後述するデジタル回路２００の前置サンプリングレート変換部２１が変換するデジタル信号のサンプリングレートと等しくしておく。
【００２０】
サンプリングレート変換部１３は振幅制限部１２の後段に配置される。サンプリングレート変換部１３は振幅制限部１２が出力するデジタル信号のサンプリングレートを変換する。例えば、サンプリングレート変換部１３はデシメータである。サンプリングレート変換部１３は、振幅制限部１２が出力したデジタル信号のサンプリングレートＱを下げて、振幅制限回路１００に入力されるデジタル信号のサンプリングレートＰに戻す。
【００２１】
サンプリングレート変換部１３が出力するデジタル信号はデジタル回路２００に入力される。デジタル回路２００は、前置サンプリングレート変換部２１とデジタル処理部２２を有する。
【００２２】
前置サンプリングレート変換部２１は、デジタル回路２００に入力されるデジタル信号のサンプリングレートを変換する。例えば、前置サンプリングレート変換部２１はインターポレータであり、デジタル信号のサンプリングレートＰを上げてサンプリングレートＱに変換する。
【００２３】
デジタル処理部２２は、前置サンプリングレート変換部２１でサンプリングレートを変換されたデジタル信号に所定のデジタル処理を行い出力する。例えば、デジタル処理部２２はデジタルプリディストーションアンプであり、該デジタル信号を増幅して出力する。
【００２４】
次に、図３を用いてデジタル処理装置３０１の効果を説明する。デジタル処理装置３０１は、振幅制限回路１００で入力されたデジタル信号の振幅制限を行い、デジタル回路２００で振幅制限されたデジタル信号のデジタル処理を行っている。図３（ａ）は、振幅制限回路１００に入力されるデジタル信号の周波数特性を説明する図である。図３（ｂ）は、振幅制限回路１００に入力されるデジタル信号の時間軸波形を説明する図である。入力されるデジタル信号は図１（ａ）（ｂ）で説明したデジタル信号と同じである。
【００２５】
振幅制限回路１００は図３（ａ）（ｂ）で説明したデジタル信号に対して、デジタル回路２００の前置サンプリングレート変換部２１が変換するサンプリングレートに変換して振幅制限（振幅制限閾値７ｄＢ）を行い、もとのサンプリングレートに戻す。振幅制限回路１００はこのデジタル信号をデジタル回路２００に入力する。デジタル回路２００は、前置サンプリングレート変換部２１で入力されたデジタル信号のサンプリングレートを変換し、デジタル処理部２２でこのデジタル信号にデジタル処理する。図３（ｃ）は前置サンプリングレート変換部２１が出力するデジタル信号の時間軸波形を説明する図である。
【００２６】
図１（ｃ）で説明した従来のデジタル処理装置におけるデジタル信号の時間軸波形とは異なり、前置サンプリングレート変換部２１が出力するデジタル信号の振幅は図３（ｃ）のようにピーク値が７ｄＢに抑えられている。振幅制限回路１００を用いて後段のデジタル回路２００において変換されるサンプリングレートで振幅制限をしておくことで、デジタル処理部２２に入力されるデジタル信号の振幅を所望の値に抑えることができた。
【産業上の利用可能性】
【００２７】
本発明に係る振幅制限回路は、処理の効率を高めるために内部でサンプリングレートを変換するデジタル回路の前段に配置することができる。
【符号の説明】
【００２８】
１１、１３：サンプリングレート変換部
１２：振幅制限部
２１：前置サンプリングレート変換部
２２：デジタル処理部
１００：振幅制限回路
２００：デジタル回路
３０１：デジタル処理装置
【特許請求の範囲】
【請求項１】
デジタル信号を所望の振幅値に制限する振幅制限部と、
前記振幅制限部の入力側と出力側の双方に接続され、デジタル信号のサンプリングレートを変換するサンプリングレート変換部と、
を有する振幅制限回路。
【請求項２】
出力側の前記サンプリングレート変換部は、前記振幅制限部から出力されるデジタル信号のサンプリングレートを入力側の前記サンプリングレート変換部へ入力されるデジタル信号のサンプリングレートへ戻すことを特徴とする請求項１に記載される振幅制限回路。
【請求項３】
請求項１又は２に記載される振幅制限回路と、
前記振幅制限回路から入力されるデジタル信号のサンプリングレートを変換する前置サンプリングレート変換部、及び前記前置サンプリングレート変換部でサンプリングレートを変換されたデジタル信号に対して所定の処理を行うデジタル処理部を有するデジタル回路と、
を備えるデジタル処理装置。
【請求項４】
前記振幅制限回路の前記振幅制限部が振幅制限を行うデジタル信号のサンプリングレートと前記デジタル処理部が処理するデジタル信号のサンプリングレートとが等しいことを特徴とする請求項３に記載のデジタル処理装置。
【請求項１】
デジタル信号を所望の振幅値に制限する振幅制限部と、
前記振幅制限部の入力側と出力側の双方に接続され、デジタル信号のサンプリングレートを変換するサンプリングレート変換部と、
を有する振幅制限回路。
【請求項２】
出力側の前記サンプリングレート変換部は、前記振幅制限部から出力されるデジタル信号のサンプリングレートを入力側の前記サンプリングレート変換部へ入力されるデジタル信号のサンプリングレートへ戻すことを特徴とする請求項１に記載される振幅制限回路。
【請求項３】
請求項１又は２に記載される振幅制限回路と、
前記振幅制限回路から入力されるデジタル信号のサンプリングレートを変換する前置サンプリングレート変換部、及び前記前置サンプリングレート変換部でサンプリングレートを変換されたデジタル信号に対して所定の処理を行うデジタル処理部を有するデジタル回路と、
を備えるデジタル処理装置。
【請求項４】
前記振幅制限回路の前記振幅制限部が振幅制限を行うデジタル信号のサンプリングレートと前記デジタル処理部が処理するデジタル信号のサンプリングレートとが等しいことを特徴とする請求項３に記載のデジタル処理装置。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１１−２３９８２（Ｐ２０１１−２３９８２Ａ）
【公開日】平成２３年２月３日（２０１１．２．３）
【国際特許分類】
【出願番号】特願２００９−１６７２２６（Ｐ２００９−１６７２２６）
【出願日】平成２１年７月１５日（２００９．７．１５）
【出願人】（０００００４３３０）日本無線株式会社 (1,186)
【Ｆターム（参考）】
【公開日】平成２３年２月３日（２０１１．２．３）
【国際特許分類】
【出願日】平成２１年７月１５日（２００９．７．１５）
【出願人】（０００００４３３０）日本無線株式会社 (1,186)
【Ｆターム（参考）】
[ Back to top ]