【課題】装置の大型化、伝送周波数における通過損失の上昇を招くことなく、高周波帯域の不要波による影響を抑制可能とするリミッタ回路を得る。
【解決手段】誘導性のマイクロストリップ線路１を含む入力側経路１１と、誘導性のマイクロストリップ線路２を含む出力側経路１２と、一端が接地され、他端が入力側経路１１と出力側経路１２との間に接続されたＰＩＮダイオード３と、を備え、ＰＩＮダイオード３がキャパシタ性を有する小信号入力時において、入力側経路１１および出力側経路１２のインダクタンス値とＰＩＮダイオード３のキャパシタンス値とにより、当該リミッタ回路の伝送周波数を遮断周波数以下の通過帯域に含み、且つ、不要波の周波数を通過帯域に含まないローパスフィルタを形成する。 （もっと読む）

【課題】電子機器に搭載され、何らかの信号処理の対象となる信号の振幅を既定のしきい値以下に制限する振幅制限装置に関し、構成が複雑化することなく、入力信号の振幅制限を高い精度で安定的に実現できる振幅制限装置を提供する。
【解決手段】しきい値に対する入力信号の瞬時値の超過分を示すパルスの帯域制限によって得られた補正信号を前記入力信号から減じ、前記入力信号の振幅を制限する振幅制限装置であって、前記パルスに先行して前記しきい値に対する前記入力信号の瞬時値の超過分を示す先行パルスを帯域制限し、前記補正信号を予測する予測手段と、前記予測手段によって予測された補正信号の前記パルスの時点における瞬時値と、前記パルスの尖頭値との内、大きい一方を前記補正信号を得る帯域制限の対象とする制御手段とを備える。 （もっと読む）

【課題】 演算処理量を削減しつつ広帯域の周波数にわたって騒音補正をすることができる「騒音補正装置」を提供する。
【解決手段】 本発明のオーディオ装置は、オーディオ信号Ｓａを車内の音響空間に出力する出力手段と、音響空間内の音声を入力するマイクロフォン３０と、マイクロフォン３０から得られた音声信号Ｓｄとオーディオ信号Ｓａを用いて騒音信号を検出し、検出された騒音信号に応じた利得ＧＬを算出する補正パラメータ算出部１２０と、車速に応じた騒音レベルの利得ＧＬを推定するコントローラ６０と、低域のオーディオ信号を算出された利得ＧＬにより補正し、高域のオーディオ信号を推定された利得ＧＨにより補正する信号レベル補正部１３０とを有する。 （もっと読む）

【課題】動作が安定するとともに、後段に接続されるＣＭＯＳのＬＳＩの安定な動作を実現するデジタル信号入力装置を提供する。
【解決手段】外部から入力された信号を増幅する増幅部と、前記増幅部で増幅された信号を波形整形する波形整形部と、オフセット電圧を保持するコンデンサと、前記波形整形部の出力をハイレベル状態に固定するように、前記コンデンサの充電と放電を制御して前記オフセット電圧を決定する制御部とを備える。 （もっと読む）

【課題】調整機構等を精密な部品を用いることなく、低背化できる簡素な構成の、導波管を入出力とするダイオードリミッタ装置を提供する。
【解決手段】導波管下板３０は所定深さの溝が形成されたアルミニウム板である。導波管上板３１は所定厚さの単純なアルミニウム板である。導波管下板３０に形成されている溝と導波管上板３１とで囲まれた空間によって導波路及び共振器が構成されている。導波管共振器３４と導波管３２，３６との境界部分には、幅方向を狭めた窓３３，３５が形成されている。同軸共振器３７は、中心導体３８とその周囲の部分円柱状の空間とで第２の共振器を構成している。中心導体３８の先端と導波管上板３１との間には間隙が生じていて、その間隙にＰＩＮダイオード４１が接続されている。これにより、導波管を入出力とし、途中に同軸共振器３７と導波管共振器３４が挿入された回路が構成される。 （もっと読む）

本発明は、信号入力（Ｅ１）と信号出力（Ａ）を有し、出力信号を制限するためのリミッタ回路であって、前記出力信号は、前記信号出力（Ａ）に存在すると共に、前記リミッタ回路の前記信号出力（Ａ）に接続された追加の回路（ＳＣＨ）に供給され得、バイアス電圧（Ｕ）を供給するための電圧接続部（Ｅ２）と、トランジスタ（Ｔ）とが存在し、前記トランジスタ（Ｔ）のゲート接続部（Ｇ）は、第１のマッチング回路（Ａ１）を介して前記電圧接続部（Ｅ２）に、且つ、第２のマッチング回路（Ａ２）を介して前記信号入力（Ｅ１）に接続されているリミッタ回路に関する。
（もっと読む）

【課題】後段でサンプリングレートが変換されてもデジタル信号を所望の振幅に制限できる振幅制限回路及びこれを有するデジタル処理装置を提供することを目的とする。
【解決手段】振幅制限回路１００は、デジタル信号を所望の振幅値に制限する振幅制限部１２と、振幅制限部１２の入力側に接続され、デジタル信号のサンプリングレートを変換するサンプリングレート変換部１１と、振幅制限部１２の出力側に接続され、デジタル信号のサンプリングレートを変換するサンプリングレート変換部１３と、を有する。デジタル処理装置３０１は、振幅制限回路１００とデジタル回路２００を備える。 （もっと読む）

【課題】簡単な回路構成でクリップすることを防止できるリミッタ装置を提供する。
【解決手段】アナログレベル調整器７は、入力端子６に入力されたアナログ信号のレベルを調整する回路であって、ＣＰＵ２により供給されるデジタル信号に応じてレベルを調整する。リミッタスイッチ５ｂによりリミッタ機能がオンされた場合は、リミッタ機能がオフされた場合より１２ｄＢゲインが低くなるように調整される。このことにより、リミッタ機能がオンの場合に、アナログ信号で、クリップすることを抑制することができる。また、この時、ＤＳＰ９には、逆に１２ｄＢゲインを高くするように制御する。このことにより、デジタルリミッタ９ｃから出力されるレベルは、リミッタ機能をオン、オフした場合に、変化しないので、リミッタ機能をオンオフした場合に、再度、ゲインを調整する必要がない。 （もっと読む）

【課題】 部品点数を削減でき、小型化、低価格化、低リーケージ化および低損失化を実現するリミッタ回路を得る。
【解決手段】 入力端子１ａからの高周波信号を分岐する結合回路２と、入力側キャパシタ３ａと出力側キャパシタ３ｂとの間に高周波信号線路７を挟んで並列接続された複数のＰＩＮダイオード回路６ａ，６ｂと、結合回路２の分岐側から入力される高周波信号の信号レベルに応じた直流バイアスを入力側キャパシタ３ａと出力側キャパシタ３ｂとの間に供給する検波回路８とを備えたものである。
一組の結合回路２および検波回路８によって複数のＰＩＮダイオード回路６ａ，６ｂに直流バイアスを供給するので、部品点数を削減でき、小型化、低価格化、低リーケージ化および低損失化を実現することができる。 （もっと読む）

【課題】より高い周波数で動作し、物理的に小さく、また電力制限状態に迅速にセットできる能動制限器を備えた集積回路を提供する。
【解決手段】本発明の集積回路（１０３）は第１のＲＦポート（１３４）と、第２のＲＦポート（１３６）と、前記第１のＲＦポートと第２のＲＦポートの間に配置された制限器部分（１０５）と、検出器部分（１０２）とを具備する。検出器部分（１０２）は、前記制限器部分に結合され、かつ、前記第１のＲＦポートと前記第２のＲＦポートの間のＲＦ信号経路に結合されて、入力信号の電力レベルを検出するように構成されている。 （もっと読む）

【課題】
スイッチトキャパシタアンプ回路およびこれを用いた固体撮像装置で任意の利得でログリニア可変する。
【解決手段】
アンプと、第１の時間位相に、入力信号が供給される入力端子と前記アンプの入力端子間に接続される第１の固定キャパシタと第１の可変キャパシタを有するｎ（ｎは１以上に整数）個の入力回路と、第２の時間位相に、アンプの出力端子に接続される、第２の固定キャパシタと第２の可変キャパシタを有するｍ（ｍは１以上の整数）個の帰還回路とを有し、第１と第２の可変キャパシタの総和を一定とした条件で可変して入出力特性がログリニアで可変するようにした。 （もっと読む）

【課題】入力信号を特定の基準レベルに固定するクランプ回路のプログラマブル・ゲイン・アンプのゲインの影響を受けることなく、安定したクランプレベルを発生するビデオ信号のクランプ回路を提供する。
【解決手段】 プログラマブル・ゲイン・アンプ１とキャパシタ２が直列接続されて成るビデオ信号増幅回路２００のプログラマブル・ゲイン・アンプ１の出力端子にクランプ用アンプ５の負端子が接続され、正端子がクランプ電圧入力端子に接続され、クランプ用アンプ５の出力端子が第１スイッチ４の一方の端子に接続され、他方の端子はプログラマブル・ゲイン・アンプ１の入力端子に接続され、さらに第１スイッチ４の制御端子が制御信号入力端子に接続されて構成される。 （もっと読む）

【課題】 より少ない素子数で簡単に構成することができるクランプ回路装置を提供する。
【解決手段】 ＦＥＴ１，抵抗素子２，ＦＥＴ３の直列回路によって基準電圧Ｖ１，Ｖ２を設定し、それらの基準電圧とバンドギャップリファレンス回路６により生成した基準電圧Ｖ２とを加算回路４，減算回路９により夫々加算，減算してＦＥＴ７，１１のゲート電位Ｖ４，Ｖ５を設定し、電源にドレインを接続したＦＥＴ７のソースと、グランドにドレインを接続したＦＥＴ１１のソースとを、制御ＩＣ部８の入力端子に共通に接続してクランプ回路装置１２を構成する。そして、入力端子に正極性の過電圧が印加された場合には電圧を（Ｖ４＋Ｖｔｐ）にクランプし、負極性の過電圧が印加された場合には電圧を（Ｖ５−Ｖｔｎ）にクランプする。 （もっと読む）

【課題】 回路規模が小さく、クリップ精度が高く、しかも、大きな容量のコンデンサを必要としないリミッタ回路を提供する。
【解決手段】 制御端子３０にクリップ電圧として例えば＋２Ｖを加えると、この電圧＋２ＶはＦＥＴ２８のソースに加えられると共に、オペアンプ３１の−入力端へ加えられ、オペアンプ３１から電圧−２Ｖが出力され、ＦＥＴ２３のソースへ加えられる。この状態において、入力端子２１の入力信号が−２Ｖ〜＋２Ｖの範囲にある場合は、ＦＥＴ２５、２６が共にオフとなり、回路が入力信号に影響を与えることはない。入力信号が＋２Ｖ以上になると、ＦＥＴ２６のソース電圧がゲート電圧より高くなり、ＦＥＴ２６がオン状態となり、入力信号が＋２Ｖでクリップされる。また、入力信号が−２Ｖ以下になると、ＦＥＴ２５のソース電圧がゲート電圧より低くなり、ＦＥＴ２５がオン状態となり、入力信号が−２Ｖでクリップされる。 （もっと読む）