振幅調整装置、振幅調整方法、および記憶システム
【課題】より少ない回路規模で、振幅の非対称性を低減すること。
【解決手段】ＡＤＣ３１３は、破線で示す前置調整部６０と、離散化部６２とを含む。ＡＤＣ３１３は、入力部で入力されたアナログ信号の振幅が非線形区間に存在する場合、アナログ信号に対して振幅を調整しつつ、デジタル信号に変換して出力する。すなわち、前置調整部６０は、アナログデジタル変換部は、アナログ信号をデジタル信号に変換する前に、非線形区間における非線形性を打ち消すように、アナログ信号の振幅を調整する。具体的には、前置調整部６０は、非線形区間における入出力特性を双曲線正接関数の逆数の近似値とすることによって、非線形区間におけるアナログ信号の振幅を調整する。つぎに、離散化部６２は、前置調整部６０によって振幅が調整されたアナログ信号をデジタル信号に変換して出力する。
【解決手段】ＡＤＣ３１３は、破線で示す前置調整部６０と、離散化部６２とを含む。ＡＤＣ３１３は、入力部で入力されたアナログ信号の振幅が非線形区間に存在する場合、アナログ信号に対して振幅を調整しつつ、デジタル信号に変換して出力する。すなわち、前置調整部６０は、アナログデジタル変換部は、アナログ信号をデジタル信号に変換する前に、非線形区間における非線形性を打ち消すように、アナログ信号の振幅を調整する。具体的には、前置調整部６０は、非線形区間における入出力特性を双曲線正接関数の逆数の近似値とすることによって、非線形区間におけるアナログ信号の振幅を調整する。つぎに、離散化部６２は、前置調整部６０によって振幅が調整されたアナログ信号をデジタル信号に変換して出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶媒体へのアクセス技術に関し、特に、記憶媒体から読み出した信号の振幅を調整する振幅調整装置、振幅調整方法、および記憶システムに関する。
【背景技術】
【０００２】
近年、ハードディスクを用いた記憶装置は、パーソナルコンピュータ、ハードディスクレコーダー、ビデオカメラ、携帯電話など、さまざまな分野において必須の装置となりつつある。ハードディスクを用いた記憶装置は、適用される分野によって求められる仕様もさまざまである。たとえば、パーソナルコンピュータに搭載するハードディスクには、高速性、大容量性が求められる。しかしながら、高速化が進むほど単位時間あたりに扱うデータの量が増えるため、単位時間あたりの誤りも比例して増大する。そうすると、すべての誤りを訂正することが困難となり、結果的にハードディスクへのアクセスに要する時間が増大する場合があり、高速化のボトルネックとなる。
【０００３】
一般的に、記憶装置に記憶されている信号を読み出す素子として、磁気抵抗素子（ＭａｇｎｅｔｏＲｅｓｉｓｔｉｖｅ）が用いられていた。しかし、磁気抵抗素子を介して記憶装置から読み出した再生信号波形は、正パルスの出力振幅と負パルスの出力振幅とが非対称となる（以下、「振幅の非対称性」と表記する。）問題があった（たとえば、非特許文献１参照。）。振幅の非対称性（Ａｍｐｌｉｔｕｄｅ Ａｓｙｍｍｅｔｒｙ）の問題は、磁気抵抗素子により、正パルスと負パルスのいずれか一方の出力振幅が低減されて出力されることによって生じ、両パルスのダイナミックレンジが異なることをいう。振幅の非対称性が顕著に現れる場合、磁気抵抗素子の後段において実行されるデータ検出処理の検出精度が劣化することとなる。そうすると、データ検出の後に実行される誤り訂正復号の訂正能力が低減してしまう。このような場合、記憶装置に記憶されたデータを正しく再生するために、再度、記憶装置にアクセスする必要が生じるため、記憶装置の高速化が困難となっていた。この非対称性を解消する技術として、従来、磁気抵抗素子に印加するバイアス磁界を制御していた（たとえば、特許文献１参照。）。また、アナログ／デジタル変換器のゼロレベルを調整することによって、非対称性を補正していた（たとえば、特許文献２参照。）。また、誤り訂正処理後の結果をフィードバックすることによって、非対称性を補正していた（たとえば、特許文献３参照。）。
【０００４】
【非特許文献１】Ａｋｉｈｉｋｏ Ｔａｋｅｏ、ｅｔ． ａｌ．、「Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ＧＭＲ Ｎｏｎｌｉｎｅａｒ Ｒｅｓｐｏｎｓｅ ａｎｄ ｔｈｅ Ｉｍｐａｃｔ ｏｎ ＢＥＲ ｉｎ Ｐｅｒｐｅｎｄｉｃｕｌａｒ Ｍａｇｎｅｔｉｃ Ｒｅｃｏｒｄｉｎｇ」、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｍａｇｎｅｔｉｃｓ、Ｊｕｌｙ，２００４、Ｖｏｌ．４０、Ｎｏ．４
【特許文献１】特開平４−２０５９０３号公報
【特許文献２】特開平５−２０５２０５号公報
【特許文献３】特開平１１−２３８２０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明者はこうした状況下、以下の課題を認識するに至った。すなわち、アナログ回路によっては動作が不安定となるので非線形性を正確に補正することが困難であり、また、回路規模が増大するといった課題である。一方、デジタル処理によって非線形性を補正すると、フィードバックループに伴う遅延の発生、あるいは、アナログ／デジタル変換器におけるビット数の増加に伴う回路規模の増大といった課題である。
【０００６】
本発明はこうした状況に鑑みてなされたものであり、その目的は、より少ない回路規模で、振幅の非対称性を低減できる記憶装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のある態様の振幅調整装置は、入力部と、アナログデジタル変換部とを備える。入力部は、磁気抵抗素子を介して出力されたアナログ信号であって、正区間におけるダイナミックレンジと負区間におけるダイナミックレンジとが非対称となり、いずれか一方の区間に非線形区間を含むアナログ信号を入力する。アナログデジタル変換部は、入力部で入力されたアナログ信号の振幅が非線形区間に存在する場合、アナログ信号に対して振幅を調整しつつ、デジタル信号に変換して出力する。また、アナログデジタル変換部は、アナログ信号をデジタル信号に変換する前に、非線形区間における非線形性を打ち消すように、アナログ信号の振幅を調整する前置調整部を有する。
【０００８】
ここで、「非線形区間」とは、磁気抵抗素子の入出力特性において磁気抵抗素子に入力されたアナログ信号の振幅が歪まされて出力される区間などを含む。また、「非線形区間における非線形性を打ち消すように、アナログ信号の振幅を調整する前置調整部」とは、その入出力特性として、非線形区間における入出力特性の逆特性、もしくは、逆特性に近似した特性を有する前置補正部などを含む。
【０００９】
この態様によると、アナログデジタル変換部において、アナログ信号の振幅を調整することによって、磁気抵抗素子において発生した振幅の非線形性を打ち消すことができる。また、磁気抵抗素子において発生した振幅の非線形性を打ち消すことによって、後段において実行するデータ検出の検出精度を向上できる。また、さらに後段において実行される誤り訂正復号後の誤り特性を改善できる。
【００１０】
前置調整部は、非線形区間における入出力特性を双曲線正接関数の逆数に相当する値とすることによって、非線形区間におけるアナログ信号の振幅を調整してもよい。前置調整部は、非線形区間に含まれる複数の部分区間において、複数の部分区間のうちの第１部分区間の入出力特性として、少なくとも１より大きい第１の傾きを有する１次関数が設定され、また、複数の部分区間のうち、第１部分区間と連続する第２部分区間の入出力特性として、第１の傾きと異なる傾きを有する１次関数が設定されていてもよい。ここで、「双曲線正接関数の逆数に相当する値」とは、少なくとも双曲線正接関数の入出力特性を近似した値などを含み、たとえば、双曲線正接関数の入出力特性とｎ次関数（ｎは１以上の整数）の入出力特性とを加算、減算、乗算、もしくは除算した複数の値なども含む。また、「連続する」とは、第１部分区間の終点と第２部分区間の始点とが一致することなどを含み、また、第１部分区間の始点と第２部分区間の終点とが一致することも含む。
【００１１】
前置調整部は、複数の抵抗素子と、比較部とを有してもよい。複数の抵抗素子は、直列に設置された複数の抵抗素子であって、一定電圧を有する参照信号を入力として、順次、後段の抵抗素子に対し、それぞれ振幅調整された参照信号を出力する。比較部は、複数の抵抗素子のそれぞれから出力された参照信号と、入力部から入力されたアナログ信号の振幅とをそれぞれ比較することによって、アナログ信号の振幅を調整する。また、複数の抵抗素子は、それぞれの抵抗素子の抵抗値に非均一性をもたせることによって、振幅調整の幅を変えてもよい。また、複数の抵抗素子のうち非線形区間に対応する抵抗素子は、非線形区間以外の区間に対応する抵抗素子の抵抗値と異なる抵抗値に設定されることによって、非線形区間における非線形性を調整してもよい。ここで、「それぞれの抵抗素子の抵抗値に非均一性をもたせる」とは、複数の抵抗素子のうち、少なくとも１以上の抵抗素子の抵抗値が他の抵抗素子の抵抗値と異なることなどを含み、複数の抵抗素子において、同一の抵抗値を有する抵抗素子が複数存在してもよい。この態様によると、アナログデジタル変換部に含まれる複数の抵抗素子の抵抗値をそれぞれ設定するだけで、アナログ信号の振幅の非対称性の低減化を小規模な回路で実現できる。
【００１２】
前置調整部は、複数の抵抗素子のうち少なくとも１以上の抵抗素子の入力端に接続され、入力端のそれぞれに対し、対応する参照電圧を印加することによって、前記複数の抵抗素子のそれぞれから出力される参照信号の振幅を調整する参照電圧制御部と、をさらに有してもよい。この場合、複数の抵抗素子は、同一の抵抗値を有してもよい。また、参照電圧制御部は、複数の抵抗素子のうち非線形区間に対応する抵抗素子の入力端に対し、非線形区間以外の区間に対応する抵抗素子の入力端とは異なる参照電圧を印加することによって、非線形区間における非線形性を調整してもよい。ここで、「対応する参照電圧」とは、抵抗素子ごとに対応づけられて決定された参照電圧を含み、予め設定されていてもよく、また、磁気抵抗素子の品質にしたがって動的に変化してもよい。この態様によると、参照電圧制御部によって柔軟に参照信号の振幅を制御できる。また、アナログデジタル変換部に含まれる複数の抵抗素子の抵抗値を同一にできるので回路コストが低減できる。また、アナログ信号の振幅の非対称性の低減化を小規模な回路で実現できる。
【００１３】
本発明の別の態様は、振幅調整方法である。この方法は、入力するステップと、出力するステップとを含む。入力するステップは、磁気抵抗素子を介して出力されたアナログ信号であって、正区間におけるダイナミックレンジと負区間におけるダイナミックレンジとが非対称となり、いずれか一方の区間に非線形区間を含むアナログ信号を入力する。出力するステップは、非線形区間に存在するアナログ信号に対して、非線形区間における非線形性を打ち消すようにその振幅を調整しつつ、デジタル信号に変換して出力する。この態様によると、出力するステップにおいて、アナログ信号の振幅を調整することによって、磁気抵抗素子において発生した振幅の非線形性を打ち消すことができる。また、磁気抵抗素子において発生した振幅の非線形性を打ち消すことによって、後段において実行するデータ検出の検出精度を向上できる。また、さらに後段において実行される誤り訂正復号後の誤り特性を改善できる。
【００１４】
本発明のさらに別の態様は、記憶システムである。この記憶システムは、データを記憶装置に書き込むライトチャネルと、記憶装置に記憶されているデータを読み出すリードチャネルとを備える信号記憶システムである。ライトチャネルは、データをランレングス符号化する第１の符号化部と、第１の符号化部で符号化されたデータに対し、低密度パリティ検査符号を用いて符号化する第２の符号化部と、第２の符号化部で符号化されたデータを記憶装置に書き込む書き込み部と、を有する。リードチャネルは、入力部と、アナログデジタル変換部と、ソフト出力検出部と、第１の復号部と、第２の復号部とを有する。入力部は、磁気抵抗素子を介して記憶装置から出力されたアナログ信号であって、正区間におけるダイナミックレンジと負区間におけるダイナミックレンジとが非対称となり、いずれか一方の区間に非線形区間を含むアナログ信号を入力する。アナログデジタル変換部は、入力部から入力されたアナログ信号をデジタル信号に変換して出力する。ソフト出力検出部は、アナログデジタル変換部から出力されたデジタル信号の尤度を計算して軟判定値を出力する。第１の復号部は、ソフト出力検出部から出力されたデータを復号し、第２の符号化部に対応している。第２の復号部は、第１の復号部で復号されたデータを復号し、第１の符号化部に対応している。アナログデジタル変換部は、入力部で入力されたアナログ信号の振幅が非線形区間に存在する場合、アナログ信号をデジタル信号に変換する前に、アナログ信号に対して、非線形区間における非線形性を打ち消すように振幅を調整する前置調整部を有する。この態様によると、磁気抵抗素子において発生した振幅の非対称性による影響を低減することができ、より高速に記憶システムにアクセスすることができる。
【００１５】
本発明のさらに別の態様もまた、記憶システムである。この記憶システムは、さらに、データを記憶する記憶装置と、記憶装置への書き込みと、記憶装置からの読み出しとを制御する制御部と、を有する。リードチャネルは、制御部の指示に従って、記憶装置に記憶されているデータを磁気抵抗素子を介して読み出し、ライトチャネルは、制御部の指示に従って、符号化されたデータを記憶装置に書き込む。この態様によると、磁気抵抗素子において発生した振幅の非対称性による影響を低減することができ、より高速に記憶システムにアクセスすることができる。
【００１６】
本発明のさらに別の態様は、振幅調整装置である。この装置は、１つの半導体基板上に一体集積化されている。この態様によると、一体集積化されることにより、低規模な半導体集積回路を実現できる。
【００１７】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１８】
本発明によれば、より少ない回路規模で、振幅の非対称性をより低減できる記憶装置を提供することができる。
【発明を実施するための最良の形態】
【００１９】
本発明の実施形態を具体的に説明する前に、まず本実施形態にかかる記憶装置について概要を述べる。本実施形態にかかる記憶装置は、ハードディスクコントローラと、磁気ディスク装置と、リードチャネルとライトチャネルを含むリードライトチャネルと、を有する。磁気ディスク装置においては、通常、磁気抵抗素子（ＭａｇｎｅｔｒｏＲｅｓｉｓｔｉｖｅ。以下、「ＭＲ素子」と略記する。）を含むヘッドを介して、ハードディスクに記憶されているデータを読み出す。ここで、ハードディスクから読み出した信号の波形は、正パルスの出力振幅と負パルスの出力振幅とが非対称となることがあり、高速化のボトルネックとなっていた。そこで、本発明の実施形態においては、リードチャネルにおいて読出したアナログ信号をデジタル信号に変換する際に、振幅の非対称性を改善する。詳細は後述するが、アナログデジタル変換器の入出力特性を振幅の非対称性を打ち消すような特性とすることによって、振幅の非対称性を低減する。
【００２０】
以下、図面を用いて、本発明の実施形態について詳細に説明する。
【００２１】
図１は、本発明の実施形態に係る磁気ディスク装置１００の構成を示す図である。図１の磁気ディスク装置１００は、大きく分けて、ハードディスクコントローラ１（以下、「ＨＤＣ１」と略記する。）、中央処理演算装置２（以下、「ＣＰＵ２」と略記する。）、リードライトチャネル３（以下、「Ｒ／Ｗチャネル３」と略記する。）、ボイスコイルモータ／スピンドルモータ制御部４（以下、「ＶＣＭ／ＳＰＭ制御部４」と略記する。）、及びディスクエンクロージャ５（以下、「ＤＥ５」と略記する。）とから構成される。一般に、ＨＤＣ１、ＣＰＵ２、Ｒ／Ｗチャネル３、及びＶＣＭ／ＳＰＭ制御部４は同一の基板上に構成される。
【００２２】
ＨＤＣ１は、ＨＤＣ１全体を制御する主制御部１１、データフォーマット制御部１２、誤り訂正符号化制御部１３（以下、「ＥＣＣ制御部１３」と略記する。）、及びバッファＲＡＭ１４を含む。ＨＤＣ１は、図示しないインタフェース部を介してホストシステムと接続される。また、Ｒ／Ｗチャネル３を介して、ＤＥ５と接続されており、主制御部１１の制御により、ホストとＤＥ５の間のデータ転送を行う。このＨＤＣ１には、Ｒ／Ｗチャネル３で生成されるリードリファレンスクロック（ＲＲＣＫ）が入力される。データフォーマット制御部１２は、ホストから転送されたデータをディスク媒体５０上に記録するのに適したフォーマットに変換し、逆に、ディスク媒体５０から再生されたデータをホストに転送するのに適したフォーマットに変換する。ディスク媒体５０は、たとえば、磁気ディスクを含む。ＥＣＣ制御部１３は、ディスク媒体５０から再生されたデータに含まれる誤りの訂正及び検出を可能にするために、記録するデータを情報シンボルとして、冗長シンボルを付加する。またＥＣＣ制御部１３は、再生されたデータに誤りが生じているかを判断し、誤りがある場合には訂正或いは検出を行う。但し、誤りが訂正できるシンボル数は有限であり、冗長データの長さに関係する。即ち、多くの冗長データを付加するとフォーマット効率が悪化するため、誤り訂正可能シンボル数とはトレードオフとなる。ＥＣＣとしてリードソロモン（ＲＳ）符号を利用して誤り訂正を行う場合、（冗長シンボル数／２）個までの誤りを訂正できる。バッファＲＡＭ１４は、ホストから転送されたデータを一時的に保存し、適切なタイミングでＲ／Ｗチャネル３に転送する。逆に、Ｒ／Ｗチャネル３から転送されたリードデータを一時的に保存し、ＥＣＣ復号処理などの終了後、適切なタイミングでホストに転送する。
【００２３】
ＣＰＵ２は、フラッシュＲＯＭ２１（以下、「ＦＲＯＭ２１」と略記する。）、及びＲＡＭ２２を含み、ＨＤＣ１、Ｒ／Ｗチャネル３、ＶＣＭ／ＳＰＭ制御部４、及びＤＥ５と接続される。ＦＲＯＭ２１には、ＣＰＵ２の動作プログラムが保存されている。
【００２４】
Ｒ／Ｗチャネル３は、ライトチャネル３１とリードチャネル３２とに大別され、ＨＤＣ１との間で記録するデータ及び再生されたデータの転送を行う。また、Ｒ／Ｗチャネル３は、ＤＥ５と接続され、記録信号の送信、再生信号の受信を行う。詳細は後述する。
【００２５】
ＶＣＭ／ＳＰＭ制御部４は、ＤＥ５中のボイスコイルモータ５２（以下、「ＶＣＭ５２」と略記する。）とスピンドルモータ５３（以下、「ＳＰＭ５３」と略記する。）を制御する。
【００２６】
ＤＥ５は、Ｒ／Ｗチャネル３と接続され、記録信号の受信、再生信号の送信を行う。またＤＥ５は、ＶＣＭ／ＳＰＭ制御部４と接続されている。ＤＥ５は、ディスク媒体５０、ヘッド５１、ＶＣＭ５２、ＳＰＭ５３、及びプリアンプ５４等を有している。図１の磁気ディスク装置１００においては、ディスク媒体５０が１枚であり、且つヘッド５１がディスク媒体５０の一方の面側のみに配置されている場合を想定しているが、複数のディスク媒体５０が積層配置された構成であってもよい。また、ヘッド５１は、ディスク媒体５０の各面に対応して設けられるのが一般的である。Ｒ／Ｗチャネル３により送信された記録信号は、ＤＥ５内のプリアンプ５４を経由してヘッド５１に供給され、ヘッド５１によりディスク媒体５０に記録される。逆に、ヘッド５１によりディスク媒体５０から再生された信号は、プリアンプ５４を経由してＲ／Ｗチャネル３に送信される。ＤＥ５内のＶＣＭ５２は、ヘッド５１をディスク媒体５０上の目標位置に位置決めするために、ヘッド５１をディスク媒体５０の半径方向に移動させる。また、ＳＰＭ５３は、ディスク媒体５０を回転させる。なお、ヘッド５１には、前述したようにＭＲ素子に起因して、その出力振幅が非対称となる。詳細は後述する。
【００２７】
ここで、図２を用いて、Ｒ／Ｗチャネル３について説明する。図２は、図１のＲ／Ｗチャネル３の構成を示す図である。Ｒ／Ｗチャネル３は、大きく分けて、ライトチャネル３１とリードチャネル３２から構成される。
【００２８】
ライトチャネル３１は、バイトインターフェース部３０１、スクランブラ３０２、ランレングス制限符号化部３０３（以下、「ＲＬＬ符号化部３０３」と略記する。）、低密度パリティチェック符号化部３０４（以下、「ＬＤＰＣ符号化部３０４」と略記する。）、書き込み補償部３０５（以下、「ライトプリコン部３０５」と略記する。）、ドライバ３０６を含む。
【００２９】
バイトインターフェース部３０１では、ＨＤＣ１から転送されたデータが入力データとして処理される。メディア上に書き込むデータは１セクタ単位でＨＤＣ１から入力される。このとき１セクタ分のユーザデータ（５１２バイト）だけでなく、ＨＤＣ１によって付加されたＥＣＣバイトも同時に入力される。データバスは通常１バイト（８ビット）であり、バイトインターフェース部３０１により入力データとして処理される。スクランブラ３０２はライトデータをランダムな系列に変換する。同じ規則のデータの繰り返しは、リード時における検出性能に悪影響を与え、エラーレートを悪化させるのを防ぐためである。ＲＬＬ符号化部３０３は０の最大連続長を制限するためのものである。０の最大連続長を制限することにより、自動利得制御部３１７（以下、「ＡＧＣ３１７」と略記する。）などに適したデータ系列にする。
【００３０】
ＬＤＰＣ符号化部３０４は、データ系列をＬＤＰＣ符号化して冗長ビットであるパリティビットを含む系列を生成する役割を有する。ＬＤＰＣ符号化は、生成行列と呼ばれるｋ×ｎの行列に、長さｋのデータ系列を左から掛け合わせることで行う。この生成行列に対応する検査行列Ｈに含まれる各要素は、０もしくは１であり、１の数が０の数に比べて少ないことから、低密度パリティ検査符号（Ｌｏｗ Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ Ｃｈｅｃｋ Ｃｏｄｅｓ）と呼ばれている。この１と０の配置を利用することによって、ＬＤＰＣ繰返復号部にて、効率的にエラーの訂正を行うことができる。
【００３１】
ライトプリコン部３０５は、メディア上の磁化遷移の連続による非線形歪を補償する回路である。ライトデータから補償に必要な規則を検出し、正しい位置で磁化遷移が生ずるようにライト電流波形を予め調整をする。ドライバ３０６は擬似ＥＣＬレベルに対応した信号を出力するドライバである。ドライバ３０６からの出力は図示しないＤＥ５に送られ、プリアンプ５４を通してヘッド５１に送られ、ライトデータがディスク媒体５０上に記録される。
【００３２】
リードチャネル３２は、可変利得増幅器３１１（以下、「ＶＧＡ３１１」と略記する。）、ローパスフィルタ３１２（以下、「ＬＰＦ３１２」と略記する。）、ＡＧＣ３１７、デジタル／アナログ変換器３１３（以下、「ＡＤＣ３１３」と略記する。）、周波数シンセサイザ３１４、フィルタ３１５、ソフト出力検出部３２０、ＬＤＰＣ繰返復号部３２２、同期信号検出部３２１、ランレングス制限復号部３２３（以下、「ＲＬＬ復号部３２３」と略記する。）、デスクランブラ３２４とから構成されている。
【００３３】
ＶＧＡ３１１及びＡＧＣ３１７は、図示しないプリアンプ５４から送られたデータのリード波形の振幅の調整を行う。ＡＧＣ３１７は理想的な振幅と実際の振幅を比較し、ＶＧＡ３１１に設定すべきゲインを決定する。ＬＰＦ３１２は、カットオフ周波数とブースト量を調整することができ、高周波ノイズの低減と部分応答（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ。以下、「ＰＲ」と略記する。）波形への等化の一部を担う。ＬＰＦ３１２でＰＲ波形への等化を行うが、ヘッドの浮上量変動、媒体の不均一性、モータの回転変動などの多くの要因により、アナログのＬＰＦによる完全な等化は難しいので、後段に配置され、よりフレキシビリティに富んだフィルタ３１５を用いて、再度ＰＲ波形への等化を行う。フィルタ３１５は、そのタップ係数を適応的に調整する機能を有していてもよい。周波数シンセサイザ３１４は、ＡＤＣ３１３のサンプリング用クロックを生成する。
【００３４】
ＡＤＣ３１３は、ＡＤ変換により直接同期サンプルを得る構成とした。なお、この構成の他に、ＡＤ変換により非同期サンプルを得る構成であってもよい。この場合は、ゼロ相リスタート部、タイミング制御部、及び補間フィルタをさらにＡＤＣ３１３の後段に設ければよい。非同期サンプルから同期サンプルを得る必要があり、これらのブロックがその役割を担う。ゼロ相リスタート部は初期位相を決定するためのブロックで、できるだけ早く同期サンプルを得るために用いられる。初期位相を決定した後は、タイミング制御部で理想的なサンプル値と実際のサンプル値を比較し、位相のずれを検出する。これを用いて補間フィルタのパラメータを決定することにより、同期サンプルを得ることができる。また、ＡＤＣ３１３は、非対称性と逆の入出力特性を有するように構成され、ヘッド５１において生じた振幅の非対称性を改善する。詳細は後述する。
【００３５】
ソフト出力検出部３２０は、符号間干渉に伴う復号特性の劣化を回避するために、ビタビアルゴリズムの一種であるソフト出力ビタビアルゴリズム（Ｓｏｆｔ−Ｏｕｔｐｕｔ Ｖｉｔｅｒｂｉ Ａｌｇｏｒｉｔｈｍ。以下、「ＳＯＶＡ」と略記する。）が用いられる。すなわち、近年の磁気ディスク装置の記録密度の上昇に伴い、記録された符号間の干渉が大きくなり、復号特性が劣化するといった課題を解決するため、これを克服する方式として符号間干渉による部分応答を利用した最ゆう復号（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ ＭａｘｉｍｕｍＬｉｋｅｉｈｏｏｄ。以下、「ＰＲＭＬ」と略記する。）方式を用いる。ＰＲＭＬは、再生信号の部分応答のゆう度を最大にする信号系列を求める方式である。
【００３６】
ソフト出力検出部３２０としてＳＯＶＡ方式が用いられている場合、軟判定値を出力する。例えば、ＳＯＶＡの出力として、（−０．７１、＋０．１８、＋０．４５、−０．４５、−０．９）という軟判定値が出力されたとする。これらの値は、０である可能性が大きいか、１である可能性が大きいかを数値で表している。例えば、１番目の「−０．７１」は１である可能性が大きいことを示しており、２番目の「＋０．１８」は０である可能性が大きいが１である可能性も小さくはないことを意味する。従来のビタビディテクタの出力はハード値であり、ＳＯＶＡの出力を硬判定したものである。上記の例の場合、（１、０、０、１、１）である。ハード値は、０であるか、１であるかのみを表しており、どちらの可能性が高いかという情報が失われている。このためＬＤＰＣ繰返復号部３２２に軟判定値を入力する方が復号性能が向上する。
【００３７】
ＬＤＰＣ繰返復号部３２２は、ＬＤＰＣ符号化されているデータ系列から、ＬＤＰＣ符号化前の系列に復元する役割を有する。復号化の方法としては、主に、ｓｕｍ−ｐｒｏｄｕｃｔ復号法とｍｉｎ−ｓｕｍ復号法があり、復号性能の面ではｓｕｍ−ｐｒｏｄｕｃｔ復号法が有利であるが、ｍｉｎ−ｓｕｍ復号法はハードウェアによる実現が容易である特徴を持つ。ＬＤＰＣ符号を用いる実際の復号操作では、ソフト出力検出部３２０とＬＤＰＣ繰返復号部３２２の間で繰り返し復号を行うことにより、非常に良好な復号性能を得ることができる。このために実際はソフト出力検出部３２０とＬＤＰＣ繰返復号部３２２を複数段配列した構成が必要になる。
【００３８】
同期信号検出部３２１はデータの先頭に付加された同期信号（Ｓｙｎｃ Ｍａｒｋ）を検出し、データの先頭位置を認識する役割を有する。ＲＬＬ復号部３２３は、ＬＤＰＣ繰返復号部３２２から出力されたデータに対して、ライトチャネル３１のＲＬＬ符号化部３０３の逆操作を行い、元のデータ系列に戻す。デスクランブラ３２４は、ライトチャネル３１のスクランブラ３０２の逆操作を行い、元のデータ系列に戻す。ここで生成されたデータはＨＤＣ１に転送される。
【００３９】
これらの構成は、ハードウエア的には、任意のコンピュータのＣＰＵ、メモリ、その他のＬＳＩで実現でき、ソフトウエア的にはメモリにロードされた通信機能のあるプログラムなどによって実現されるが、ここではそれらの連携によって実現される機能ブロックを描いている。したがって、これらの機能ブロックがハードウエアのみ、ソフトウエアのみ、またはそれらの組合せによっていろいろな形で実現できることは、当業者には理解されるところである。
【００４０】
ここで、図１のヘッド５１の入出力特性と、図２のＡＤＣ３１３に望まれる入出力特性について説明する。図３（ａ）は、図１のヘッド５１の入出力特性の例を示す図である。横軸は入力磁界Ｈｉｎ、縦軸は出力電圧Ｖｏｕｔを示す。入力磁界は、Ｈｉｎ０＿ｍｉｎ〜Ｈｉｎ０＿ｍａｘの範囲の値をとる。出力電圧は、ヘッド５１のＭＲ素子に起因する非線形性がない場合、破線で図示するように、Ｖｏｕｔ０＿ｍｉｎ〜Ｖｏｕｔ０＿ｍａｘの範囲の値となる。しかしながら、ヘッド５１のＭＲ素子に起因する非線形性が存在する場合、実線で図示するように、出力電圧は、Ｖｏｕｔ０＿ｍｉｎ〜Ｖ’ｏｕｔ０＿ｍａｘの範囲の値となる。すなわち、原点を中心として、入出力特性が非対称となる。また、図３（ａ）は、正区間のうちの非線形区間２００において、入出力特性が非線形となることを示す。このため、入力電圧がＶｉｎ０＿ｍａｘの場合の出力電圧は、Ｖｏｕｔ０＿ｍａｘとはならずにＶ’ｏｕｔ０＿ｍａｘとなる。図３（ｂ）は、図２のＬＰＦ３１２の出力特性の例を示す図である。また、図３（ｂ）は、図３（ａ）に図示するヘッド５１の出力電圧のダイナミックレンジが、ＬＰＦ３１２によってさらに歪んだ特性となることを示す図である。横軸は入力磁界Ｈｉｎ、縦軸は出力電圧Ｖｏｕｔを示す。入力磁界は、Ｈｉｎ０＿ｍｉｎ〜Ｈｉｎ０＿ｍａｘの範囲の値をとる。
【００４１】
図３（ｃ）は、図１のヘッド５１の出力波形の例を示す図である。横軸は時間、縦軸は出力電圧を示す。図３（ｃ）は、０Ｖを中心として正区間と負区間とで非対称となることを図示している。すなわち、ヘッド５１により、振幅エネルギーが（Ｖｏｕｔ０＿ｍａｘ−Ｖ’ｏｕｔ０＿ｍａｘ）だけ低減されたことを示す。そうすると、後段に存在する図示しないデータ検出の検出精度が劣化する。また、さらに後段に存在する図示しない誤り訂正回路における誤り訂正能力が劣化することとなる。なお、ＭＲ素子に起因する非線形性とは、図３（ｃ）に図示するように、正区間におけるダイナミックレンジと負区間におけるダイナミックレンジとが非対称となることなどをいう。
【００４２】
図４（ａ）〜（ｂ）は、図２のＡＤＣ３１３の入出力特性の例を示す図である。横軸は入力電圧Ｖｉｎ、縦軸は出力電圧Ｖｏｕｔを示す。図４（ａ）〜（ｂ）に示す出力電圧は、ＡＤＣ３１３におけるデジタル信号出力ではなく、ＡＤＣ３１３の内部における振幅調整されたアナログ信号の出力電圧とした。入力電圧は、Ｖｉｎ１＿ｍｉｎ〜Ｖｉｎ１＿ｍａｘの範囲の値をとる。また、ヘッド５１のＭＲ素子に起因する非線形性が存在する場合、実線で図示するように、出力電圧は、Ｖｏｕｔ１＿ｍｉｎ〜Ｖｏｕｔ１＿ｍａｘの範囲の値となる。図４（ａ）は、図３（ａ）に図示するヘッド５１のＭＲ素子に起因する非線形性を解消するために、ＡＤＣ３１３に、その逆特性に相当する特性を備えさせた場合を示す。また、図４（ｂ）は、図３（ｂ）に図示するヘッド５１のＭＲ素子に起因する非線形性とＬＰＦ３１２による歪みを解消するために、ＡＤＣ３１３に、その逆特性に相当する特性を備えさせた場合を示す。ここで、ヘッド５１とＡＤＣ３１３の間において電圧の変動がないと仮定した場合、図３（ａ）〜（ｂ）と図４（ａ）〜（ｂ）とに図示する電圧は、以下のような関係となる。
Ｖｉｎ１＿ｍａｘ ＝ Ｖ’ｏｕｔ０＿ｍａｘ ・・・式（１）
Ｖｏｕｔ１＿ｍａｘ ＝ Ｖｏｕｔ０＿ｍａｘ ・・・式（２）
【００４３】
これらは、ヘッド５１に含まれるＭＲ素子に起因する非線形性が解消されたことを意味する。いいかえると、図３（ａ）〜（ｂ）のそれぞれの非線形区間２００における入出力特性の逆特性となる特性、すなわち、図４（ａ）〜（ｂ）における非線形区間３００における特性をＡＤＣ３１３に備えさせることによって、ＭＲ素子に起因する非線形性を解消できる。図３（ａ）の非線形区間２００における入出力特性は、一般的に、次式のような双曲線正接関数（Ｈｙｐｅｒｂｏｌｉｃ Ｔａｎｇｅｎｔ）となることが知られている。
【数１】
・・・式（３）
したがって、ＡＤＣ３１３の入出力特性としては、たとえば次式で示すような、双曲線正接関数の逆特性に相当する特性とすればよい。ここで、ａは実数であり、ヘッド５１の特性により決定されてもよい。
【数２】
・・・式（４）
【００４４】
図４（ｃ）は、図４（ｂ）の非線形区間３００における入出力特性を２つの１次関数で近似させた場合におけるＡＤＣ３１３の入出力特性の例を示す図である。図４（ｃ）は、図４（ｂ）と同様に、横軸は入力電圧、縦軸は出力電圧を示す。また、入力電圧は、Ｖｉｎ１＿ｍｉｎ〜Ｖｉｎ１＿ｍａｘの範囲の値をとる。また、出力電圧は、Ｖｏｕｔ１＿ｍｉｎ〜Ｖｏｕｔ１＿ｍａｘの範囲の値となる。前述のように、ＭＲ素子に起因する非線形性を解消するためには、ＡＤＣ３１３の入出力特性を双曲線正接関数と逆の特性とすればよい。しかし、一般的に、この特性を実現することは困難である。したがって、本発明の実施形態においては、図４（ｃ）に図示するように、２つの１次関数で近似することとしている。具体的には、入力電圧がＶｉｎ１ａ〜Ｖｉｎ１ｂの範囲にある場合は、第１の１次関数３３０で表される入出力特性とする。また、入力電圧がＶｉｎ１ｂ〜Ｖｉｎ１＿ｍａｘの範囲にある場合は、第２の１次関数３４０で表される入出力特性とすればよい。
【００４５】
ここで、図４（ｃ）に示す入出力特性を実現するＡＤＣ３１３の具体的な構成について説明する。図５は、図２のＡＤＣ３１３の構成例を示す図である。ＡＤＣ３１３は、破線で示す前置調整部６０と、離散化部６２とを含む。ここでは、アナログ信号を３ビットからなるデジタル信号に変換する場合について図示したが、本発明はこれに限定されない。
【００４６】
ＡＤＣ３１３は、入力部で入力されたアナログ信号の振幅が非線形区間に存在する場合、アナログ信号に対して振幅を調整しつつ、デジタル信号に変換して出力する。すなわち、前置調整部６０は、アナログ信号をデジタル信号に変換する前に、非線形区間における非線形性を打ち消すように、アナログ信号の振幅を調整する。具体的には、前置調整部６０は、非線形区間における入出力特性を双曲線正接関数の逆数の近似値とすることによって、非線形区間におけるアナログ信号の振幅を調整する。つぎに、離散化部６２は、前置調整部６０によって振幅が調整されたアナログ信号を３ビットのデジタル信号に変換して出力する。
【００４７】
前置調整部６０は、非線形区間に含まれる複数の部分区間において、複数の部分区間のうちの第１部分区間の入出力特性として、少なくとも１より大きい第１の傾きを有する第１の１次関数３３０が設定される。また、複数の部分区間のうち、第１部分区間と連続する第２部分区間の入出力特性として、第１の傾きと異なる傾きを有する第２の１次関数３４０が設定される。ここで、第１部分区間とは、たとえば、図４（ｃ）に図示したＶｉｎ１ａ〜Ｖｉｎ１ｂの区間をいう。また、第１部分区間と連続する第２部分区間とは、たとえば、図４（ｃ）に図示したＶｉｎ１ｂ〜Ｖｉｎ１＿ｍａｘの区間をいう。第２部分区間の入出力特性を図４（ｃ）に図示するような入出力特性とする場合、第２の１次関数３４０の傾きは第１の傾きより小さくなるように設定される。
【００４８】
具体的に説明する。前置調整部６０は、抵抗素子４００で代表される第１抵抗素子６４と第２抵抗素子６６と第３抵抗素子６８と第４抵抗素子７０と第５抵抗素子７２と第６抵抗素子７４と第７抵抗素子７６と第８抵抗素子７８と第９抵抗素子８０と、比較部８２とを含む。抵抗素子４００は、それぞれ直列に設置され、一定電圧を有する参照信号Ｖｒｅｆを入力として、順次、後段の抵抗素子に対し、それぞれ振幅調整された参照信号を出力する。つぎに、比較部８２は、複数の抵抗素子４００のそれぞれから出力された参照信号と、ＬＰＦ３１２から入力されたアナログ信号の振幅とをそれぞれ比較することによって、アナログ信号の振幅を調整する。すなわち、時間的に連続した値であるアナログ信号を各抵抗素子４００から出力された参照信号と比較し、その大小関係により、離散的な８つの信号を出力する。ここでの８つの信号はアナログ信号であるものの、プラスかマイナスのいずれかを示す一定の振幅をそれぞれ有する。
【００４９】
複数の抵抗素子４００は、それぞれの抵抗値を非均一な値とすることによって、それぞれの抵抗素子から出力される電圧の減少幅を変えている。具体的には、各抵抗素子に印加される参照信号の電圧Ｖｒｅｆは、それぞれの抵抗素子の出力において、抵抗値にしたがって低減されて出力される。すなわち、抵抗値が大きいほど電圧が低減され、小さいほど低減の度合いが少ない。言い換えると、複数の抵抗素子４００において、区間ごとに、それぞれの抵抗値を非均一な値とすることによって、各抵抗素子４００における電圧調整幅が異なり、これにより、入出力特性の傾きを区間ごとに変化させることができる。本発明の実施形態においては、非線形区間である第１部分区間と第２部分区間において、それぞれ対応する抵抗素子４００の抵抗値を他の抵抗素子の抵抗値と異ならせることによって、区間ごとの入出力特性の傾きを調整している。
【００５０】
たとえば、第１部分区間もしくは第２部分区間以外の区間に対応する抵抗素子を、第５抵抗素子７２と、第６抵抗素子７４と、第７抵抗素子７６と、第８抵抗素子７８と仮定し、これらの抵抗値をＲと仮定する。また、第１部分区間に対応する抵抗素子を第３抵抗素子６８と第４抵抗素子７０と仮定する。また、第２部分区間に対応する抵抗素子を第２抵抗素子６６と仮定する。この場合、第１部分区間に対応する第３抵抗素子６８と第４抵抗素子７０の抵抗値は、第１部分区間もしくは第２部分区間以外の区間に対応する抵抗素子の抵抗値Ｒよりも小さい値、たとえば、Ｒ／３と設定すればよい。また、第２部分区間に対応する第２抵抗素子６６の抵抗値は、抵抗値Ｒよりも大きい値、たとえば、２Ｒと設定すればよい。なお、一般的に、両端の抵抗素子である第１抵抗素子６４と第９抵抗素子８０は、通常の抵抗素子の抵抗値Ｒの半分の値Ｒ／２に設定される。
【００５１】
図６（ａ）〜（ｃ）は、図２のソフト出力検出部３２０の出力信号の特性の例を示す図である。各図において、縦軸はビット誤り率（Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ）、横軸は信号対ノイズ比（Ｓｉｇｎａｌ ｔｏ Ｎｏｉｓｅ Ｒａｔｉｏ）を示す。図６（ａ）は、図１のヘッド５１において入出力特性に５％の非対称性が存在した場合におけるソフト出力検出部３２０の第１ビット誤り率特性３５０と、本発明の実施形態を適用した場合の第２ビット誤り率特性３６０を示す図である。図６（ａ）は、さらに、前述の非対称性を理想的に解消できた場合、もしくは、図１のヘッド５１において入出力特性に非対称性が存在しなかった場合における、第３ビット誤り率特性３７０を示す図である。５％の非対称性とは、正区間におけるダイナミックレンジＶ１が負区間におけるダイナミックレンジＶ２の約９０％（Ｖ１＝Ｖ２×（１−０．０５）／（１＋０．０５）≒０．９×Ｖ２）であることを意味する。図６（ａ）の第２ビット誤り率特性３６０に図示するように、本発明の実施形態を適用することによって、ビット誤り率特性を改善できる。たとえば、第２ビット誤り率特性３６０に示されるように、ビット誤り率が１０−５における所望ＳＮＲは、本発明の実施形態を適用しない第１ビット誤り率特性３５０にくらべ、０．１ｄＢ程度改善されている。
【００５２】
一般的に、ハードディスクをはじめとする記憶装置の分野において、ビット誤り率を０．１ｄＢ程度改善するためには、通常、１世代程度の技術革新が必要であることが知られている。したがって、本発明の実施形態による０．１ｄＢものビット誤り率の改善は、当業者にとって、顕著な効果であることは言うまでもない。
【００５３】
図６（ｂ）は、図１のヘッド５１において入出力特性に１０％の非対称性が存在した場合におけるビット誤り率特性を示す図である。また、図６（ｃ）は、図１のヘッド５１において入出力特性に１５％の非対称性が存在した場合におけるビット誤り率特性を示す図である。図６（ｂ）、図６（ｃ）の第２ビット誤り率特性３６０に図示するように、図６（ａ）の場合と同様に、本発明の実施形態によって振幅の非対称性を低減し、また、ビット誤り率を顕著に改善できる。
【００５４】
以上、本発明を実施形態をもとに説明した。この実施形態は例示であり、実施形態相互の組み合わせ、または、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００５５】
本実施形態によれば、アナログデジタル変換部において、アナログ信号の振幅を調整することによって、磁気抵抗素子において発生した振幅の非線形性を低減できる。また、磁気抵抗素子において発生した振幅の非線形性を低減することによって、誤り訂正復号後の誤り特性を顕著に改善できる。また、アナログデジタル変換部に含まれる複数の抵抗素子の抵抗値をそれぞれ設定するだけで、アナログ信号の振幅の非対称性の低減化を小規模かつ安定性の高い回路で実現できる。また、磁気抵抗素子において発生した振幅の非対称性による影響を低減することによって、より高速に記憶システムにアクセスすることができる。また、余分なハードウェアを搭載する必要がなくなるので、低規模な半導体集積回路を実現できる。
【００５６】
次に、本発明の実施例の変形例を示す。まず概要を述べる。本変形例は、ヘッドに含まれるＭＲ素子に起因する振幅の非対称性を低減する記憶システムに関する。また、本変形例においては、磁気ディスク装置１００は、図１と同様の構成をとる。また、Ｒ／Ｗチャネル３は、図２と同様の構成をとる。本発明の実施形態の違いは、図２のＡＤＣ３１３が図７の構成をとる点である。すなわち、本変形例は、記憶システムに含まれるアナログデジタル変換器における抵抗値を可変とすることを特徴とする。なお、前述した実施の形態と共通する部分については同一の符号を付して説明を簡略化する。
【００５７】
図７は、図２のＡＤＣ３１３の構成の変形例を示す図である。ＡＤＣ３１３は、前置調整部６０と、離散化部６２と、抵抗値制御部８６とを含む。抵抗値制御部８６は、外部からの指示に応じて、前置調整部６０に含まれる抵抗素子４００の抵抗値を制御する。「外部からの指示」とは、ＡＤＣ３１３以外の回路からの指示を含み、たとえば、ＬＤＰＣ繰返復号部３２２からの指示であってもよい。この場合、ＬＤＰＣ繰返復号部３２２における誤り訂正結果が通知され、その結果が良い場合は、前置調整部６０の抵抗値を変えず、逆に悪い場合は、抵抗値を変える制御を行なえばよい。また、抵抗値を変化させるべき抵抗素子と、変化後の抵抗値について、図示しないインタフェースを介してされたユーザの指示に応じて、抵抗値制御部８６は前置調整部６０に対し指示してもよい。この場合、抵抗値制御部８６は、指定された抵抗素子４００に対して、指定された抵抗値となるように前置調整部６０を制御する。
【００５８】
図８は、図５の抵抗素子４００の構成の変形例を示す図である。抵抗素子４００は、調整抵抗素子８４で代表される第１調整抵抗素子８４ａと、第２調整抵抗素子８４ｂと、第ｎ調整抵抗素子８４ｎと、切替部８８で代表される第１切替部８８ａと、第ｍ切替部８８ｍとを含む。ｎは２以上、ｍは１以上の整数である。それぞれの切替部８８は、抵抗値制御部８６の指示にもとづいて、スイッチをＯＮ、もしくはＯＦＦにする。例を用いて具体的に説明する。たとえば、すべての調整抵抗素子８４の抵抗値が２Ｒであると仮定する。この場合、いずれの切替部８８もＯＦＦである場合、抵抗素子４００における抵抗値は２Ｒとなる。また、いずれか１つの切替部８８のみＯＮである場合、抵抗素子４００における抵抗値はＲとなる。また、ｋ個の切替部８８がＯＮである場合、抵抗素子４００における抵抗値は２Ｒ／ｋとなる。いいかえると、非線形区間以外の区間に対応する抵抗素子４００に対しては、抵抗値制御部８６はいずれか１つの切替部８８をＯＮとし、その抵抗値をＲとする。また、非線形区間に対応する抵抗素子４００に対しては、抵抗値制御部８６は０、もしくは２つ以上の切替部８８をＯＮとし、その抵抗値をＲ以外の値とすればよい。なお、前置調整部６０に含まれる複数の抵抗素子のうち、いずれか１つ以上の抵抗素子のみを図８に示す構成としてもよい。また、調整抵抗素子８４の抵抗値は全て同じでなくともよい。これらの場合であっても、抵抗値制御部８６による切替部８８の制御を適宜変更することによって同様の効果を得られることは言うまでもない。
【００５９】
図９は、図５の前置調整部６０の構成の変形例を示す図である。図９に示す前置調整部６０は、図５に示す前置調整部６０に、参照電圧制御部９０が付加された構成をとる。なお、前述した図５に示す前置調整部６０と共通する部分については同一の符号を付して説明を簡略化する。参照電圧制御部９０は、複数の抵抗素子のうち少なくとも１以上の抵抗素子の入力端に接続され、入力端のそれぞれに対し、対応する参照電圧を印加することによって、前記複数の抵抗素子のそれぞれから出力される参照信号の振幅を調整する。本変形例においては、複数の抵抗素子は、同一の抵抗値を有してもよい。また、参照電圧制御部９０は、複数の抵抗素子のうち非線形区間に対応する抵抗素子の入力端に対し、非線形区間以外の区間に対応する抵抗素子の入力端とは異なる参照電圧を印加することによって、非線形区間における非線形性を調整してもよい。ここで、「対応する参照電圧」とは、抵抗素子ごとに対応づけられて決定された参照電圧を含み、予め設定されていてもよく、また、磁気抵抗素子の品質にしたがって動的に変化してもよい。この態様によると、参照電圧制御部によって柔軟に参照信号の振幅を制御できる。また、アナログデジタル変換部に含まれる複数の抵抗素子の抵抗値を同一にできるので回路コストが低減できる。また、アナログ信号の振幅の非対称性の低減化を小規模な回路で実現できる。
【００６０】
以上、本発明の変形例を実施形態をもとに説明した。この変形例は例示であり、実施形態相互の組み合わせ、または、それらの各構成要素や各処理プロセスの組合せにいろいろな他の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００６１】
本実施形態の変形例によれば、前述した実施形態と同様の効果を得ることができる。また、抵抗素子の抵抗値を可変とすることによって、柔軟に振幅の非線形性の改善を図れる。
【００６２】
本実施形態において、ヘッド５１の入出力特性のうち、正区間において非線形区間が存在するとして説明した。しかしながらこれに限らず、負区間に非線形性が存在してもよい。この場合であっても、非線形区間に対応する抵抗素子４００の抵抗値を他の区間の抵抗値と異ならせることによって、同様の効果を得ることができる。また、Ｒ／Ｗチャネル３は、１つの半導体基板上に一体集積化されてもよい。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施形態に係る磁気ディスク装置の構成を示す図である。
【図２】図１のＲ／Ｗチャネルの構成を示す図である。
【図３】図３（ａ）は、図１のヘッドの入出力特性の例を示す図である。図３（ｂ）は、図２のＬＰＦの出力特性の例を示す図である。図３（ｃ）は、図１のヘッドの出力波形の例を示す図である。
【図４】図４（ａ）〜（ｃ）は、図２のＡＤＣの入出力特性の例を示す図である。
【図５】図２のＡＤＣの構成例を示す図である。
【図６】図６（ａ）〜（ｃ）は、図２のソフト出力検出部の出力信号の特性の例を示す図である。
【図７】図２のＡＤＣの構成の変形例を示す図である。
【図８】図５の抵抗素子の構成の変形例を示す図である。
【図９】図５の前置調整部の構成の変形例を示す図である。
【符号の説明】
【００６４】
１ ＨＤＣ、 ２ ＣＰＵ、 ３ Ｒ／Ｗチャネル、 ４ ＶＣＭ／ＳＰＭ制御部、 ５ ＤＥ、 １１ 主制御部、 １２ データフォーマット制御部、 １３ ＥＣＣ制御部、 １４ バッファＲＡＭ、 ２１ ＦＲＯＭ、 ２２ ＲＡＭ、 ３１ ライトチャネル、 ３２ リードチャネル、 ５０ ディスク媒体、 ５１ ヘッド、 ５２ ＶＣＭ、 ５３ ＳＰＭ、 ５４ プリアンプ、 ６０ 前置調整部、 ６２ 離散化部、 ６４ 第１抵抗素子、 ６６ 第２抵抗素子、 ６８ 第３抵抗素子、 ７０ 第４抵抗素子、 ７２ 第５抵抗素子、 ７４ 第６抵抗素子、 ７６ 第７抵抗素子、 ７８ 第８抵抗素子、 ８０ 第９抵抗素子、 ８２ 比較部、 ８４ 調整抵抗素子、 ８４ａ 第１調整抵抗素子、 ８４ｂ 第２調整抵抗素子、 ８４ｎ 第ｎ調整抵抗素子、 ８６ 抵抗値制御部、 ８８ 切替部、 ８８ａ 第１切替部、 ８８ｍ 第ｍ切替部、 ９０ 参照電圧制御部、 ２００ 非線形区間、 ３００ 非線形区間、 ３０１ バイトインターフェース部、 ３０２ スクランブラ、 ３０３ ＲＬＬ符号化部、 ３０４ ＬＤＰＣ符号化部、 ３０５ ライトプリコン部、 ３０６ ドライバ、 ３１１ ＶＧＡ、 ３１２ ＬＰＦ、 ３１３ ＡＤＣ、 ３１４ 周波数シンセサイザ、 ３１５ フィルタ、 ３１６ 補間フィルタ、 ３１７ ＡＧＣ、 ３１８ ゼロ相リスタート部、 ３１９ タイミング制御部、 ３２０ ソフト出力検出部、 ３２１ 同期信号検出部、 ３２２ ＬＤＰＣ繰返復号部、 ３２３ ＲＬＬ復号部、 ３２４ デスクランブラ、 ３３０ 第１の１次関数、 ３４０ 第２の１次関数、 ３５０ 第１ビット誤り率特性、 ３６０ 第２ビット誤り率特性、 ３７０ 第３ビット誤り率特性、 ４００ 抵抗素子。
【技術分野】
【０００１】
本発明は、記憶媒体へのアクセス技術に関し、特に、記憶媒体から読み出した信号の振幅を調整する振幅調整装置、振幅調整方法、および記憶システムに関する。
【背景技術】
【０００２】
近年、ハードディスクを用いた記憶装置は、パーソナルコンピュータ、ハードディスクレコーダー、ビデオカメラ、携帯電話など、さまざまな分野において必須の装置となりつつある。ハードディスクを用いた記憶装置は、適用される分野によって求められる仕様もさまざまである。たとえば、パーソナルコンピュータに搭載するハードディスクには、高速性、大容量性が求められる。しかしながら、高速化が進むほど単位時間あたりに扱うデータの量が増えるため、単位時間あたりの誤りも比例して増大する。そうすると、すべての誤りを訂正することが困難となり、結果的にハードディスクへのアクセスに要する時間が増大する場合があり、高速化のボトルネックとなる。
【０００３】
一般的に、記憶装置に記憶されている信号を読み出す素子として、磁気抵抗素子（ＭａｇｎｅｔｏＲｅｓｉｓｔｉｖｅ）が用いられていた。しかし、磁気抵抗素子を介して記憶装置から読み出した再生信号波形は、正パルスの出力振幅と負パルスの出力振幅とが非対称となる（以下、「振幅の非対称性」と表記する。）問題があった（たとえば、非特許文献１参照。）。振幅の非対称性（Ａｍｐｌｉｔｕｄｅ Ａｓｙｍｍｅｔｒｙ）の問題は、磁気抵抗素子により、正パルスと負パルスのいずれか一方の出力振幅が低減されて出力されることによって生じ、両パルスのダイナミックレンジが異なることをいう。振幅の非対称性が顕著に現れる場合、磁気抵抗素子の後段において実行されるデータ検出処理の検出精度が劣化することとなる。そうすると、データ検出の後に実行される誤り訂正復号の訂正能力が低減してしまう。このような場合、記憶装置に記憶されたデータを正しく再生するために、再度、記憶装置にアクセスする必要が生じるため、記憶装置の高速化が困難となっていた。この非対称性を解消する技術として、従来、磁気抵抗素子に印加するバイアス磁界を制御していた（たとえば、特許文献１参照。）。また、アナログ／デジタル変換器のゼロレベルを調整することによって、非対称性を補正していた（たとえば、特許文献２参照。）。また、誤り訂正処理後の結果をフィードバックすることによって、非対称性を補正していた（たとえば、特許文献３参照。）。
【０００４】
【非特許文献１】Ａｋｉｈｉｋｏ Ｔａｋｅｏ、ｅｔ． ａｌ．、「Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ＧＭＲ Ｎｏｎｌｉｎｅａｒ Ｒｅｓｐｏｎｓｅ ａｎｄ ｔｈｅ Ｉｍｐａｃｔ ｏｎ ＢＥＲ ｉｎ Ｐｅｒｐｅｎｄｉｃｕｌａｒ Ｍａｇｎｅｔｉｃ Ｒｅｃｏｒｄｉｎｇ」、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｍａｇｎｅｔｉｃｓ、Ｊｕｌｙ，２００４、Ｖｏｌ．４０、Ｎｏ．４
【特許文献１】特開平４−２０５９０３号公報
【特許文献２】特開平５−２０５２０５号公報
【特許文献３】特開平１１−２３８２０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明者はこうした状況下、以下の課題を認識するに至った。すなわち、アナログ回路によっては動作が不安定となるので非線形性を正確に補正することが困難であり、また、回路規模が増大するといった課題である。一方、デジタル処理によって非線形性を補正すると、フィードバックループに伴う遅延の発生、あるいは、アナログ／デジタル変換器におけるビット数の増加に伴う回路規模の増大といった課題である。
【０００６】
本発明はこうした状況に鑑みてなされたものであり、その目的は、より少ない回路規模で、振幅の非対称性を低減できる記憶装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のある態様の振幅調整装置は、入力部と、アナログデジタル変換部とを備える。入力部は、磁気抵抗素子を介して出力されたアナログ信号であって、正区間におけるダイナミックレンジと負区間におけるダイナミックレンジとが非対称となり、いずれか一方の区間に非線形区間を含むアナログ信号を入力する。アナログデジタル変換部は、入力部で入力されたアナログ信号の振幅が非線形区間に存在する場合、アナログ信号に対して振幅を調整しつつ、デジタル信号に変換して出力する。また、アナログデジタル変換部は、アナログ信号をデジタル信号に変換する前に、非線形区間における非線形性を打ち消すように、アナログ信号の振幅を調整する前置調整部を有する。
【０００８】
ここで、「非線形区間」とは、磁気抵抗素子の入出力特性において磁気抵抗素子に入力されたアナログ信号の振幅が歪まされて出力される区間などを含む。また、「非線形区間における非線形性を打ち消すように、アナログ信号の振幅を調整する前置調整部」とは、その入出力特性として、非線形区間における入出力特性の逆特性、もしくは、逆特性に近似した特性を有する前置補正部などを含む。
【０００９】
この態様によると、アナログデジタル変換部において、アナログ信号の振幅を調整することによって、磁気抵抗素子において発生した振幅の非線形性を打ち消すことができる。また、磁気抵抗素子において発生した振幅の非線形性を打ち消すことによって、後段において実行するデータ検出の検出精度を向上できる。また、さらに後段において実行される誤り訂正復号後の誤り特性を改善できる。
【００１０】
前置調整部は、非線形区間における入出力特性を双曲線正接関数の逆数に相当する値とすることによって、非線形区間におけるアナログ信号の振幅を調整してもよい。前置調整部は、非線形区間に含まれる複数の部分区間において、複数の部分区間のうちの第１部分区間の入出力特性として、少なくとも１より大きい第１の傾きを有する１次関数が設定され、また、複数の部分区間のうち、第１部分区間と連続する第２部分区間の入出力特性として、第１の傾きと異なる傾きを有する１次関数が設定されていてもよい。ここで、「双曲線正接関数の逆数に相当する値」とは、少なくとも双曲線正接関数の入出力特性を近似した値などを含み、たとえば、双曲線正接関数の入出力特性とｎ次関数（ｎは１以上の整数）の入出力特性とを加算、減算、乗算、もしくは除算した複数の値なども含む。また、「連続する」とは、第１部分区間の終点と第２部分区間の始点とが一致することなどを含み、また、第１部分区間の始点と第２部分区間の終点とが一致することも含む。
【００１１】
前置調整部は、複数の抵抗素子と、比較部とを有してもよい。複数の抵抗素子は、直列に設置された複数の抵抗素子であって、一定電圧を有する参照信号を入力として、順次、後段の抵抗素子に対し、それぞれ振幅調整された参照信号を出力する。比較部は、複数の抵抗素子のそれぞれから出力された参照信号と、入力部から入力されたアナログ信号の振幅とをそれぞれ比較することによって、アナログ信号の振幅を調整する。また、複数の抵抗素子は、それぞれの抵抗素子の抵抗値に非均一性をもたせることによって、振幅調整の幅を変えてもよい。また、複数の抵抗素子のうち非線形区間に対応する抵抗素子は、非線形区間以外の区間に対応する抵抗素子の抵抗値と異なる抵抗値に設定されることによって、非線形区間における非線形性を調整してもよい。ここで、「それぞれの抵抗素子の抵抗値に非均一性をもたせる」とは、複数の抵抗素子のうち、少なくとも１以上の抵抗素子の抵抗値が他の抵抗素子の抵抗値と異なることなどを含み、複数の抵抗素子において、同一の抵抗値を有する抵抗素子が複数存在してもよい。この態様によると、アナログデジタル変換部に含まれる複数の抵抗素子の抵抗値をそれぞれ設定するだけで、アナログ信号の振幅の非対称性の低減化を小規模な回路で実現できる。
【００１２】
前置調整部は、複数の抵抗素子のうち少なくとも１以上の抵抗素子の入力端に接続され、入力端のそれぞれに対し、対応する参照電圧を印加することによって、前記複数の抵抗素子のそれぞれから出力される参照信号の振幅を調整する参照電圧制御部と、をさらに有してもよい。この場合、複数の抵抗素子は、同一の抵抗値を有してもよい。また、参照電圧制御部は、複数の抵抗素子のうち非線形区間に対応する抵抗素子の入力端に対し、非線形区間以外の区間に対応する抵抗素子の入力端とは異なる参照電圧を印加することによって、非線形区間における非線形性を調整してもよい。ここで、「対応する参照電圧」とは、抵抗素子ごとに対応づけられて決定された参照電圧を含み、予め設定されていてもよく、また、磁気抵抗素子の品質にしたがって動的に変化してもよい。この態様によると、参照電圧制御部によって柔軟に参照信号の振幅を制御できる。また、アナログデジタル変換部に含まれる複数の抵抗素子の抵抗値を同一にできるので回路コストが低減できる。また、アナログ信号の振幅の非対称性の低減化を小規模な回路で実現できる。
【００１３】
本発明の別の態様は、振幅調整方法である。この方法は、入力するステップと、出力するステップとを含む。入力するステップは、磁気抵抗素子を介して出力されたアナログ信号であって、正区間におけるダイナミックレンジと負区間におけるダイナミックレンジとが非対称となり、いずれか一方の区間に非線形区間を含むアナログ信号を入力する。出力するステップは、非線形区間に存在するアナログ信号に対して、非線形区間における非線形性を打ち消すようにその振幅を調整しつつ、デジタル信号に変換して出力する。この態様によると、出力するステップにおいて、アナログ信号の振幅を調整することによって、磁気抵抗素子において発生した振幅の非線形性を打ち消すことができる。また、磁気抵抗素子において発生した振幅の非線形性を打ち消すことによって、後段において実行するデータ検出の検出精度を向上できる。また、さらに後段において実行される誤り訂正復号後の誤り特性を改善できる。
【００１４】
本発明のさらに別の態様は、記憶システムである。この記憶システムは、データを記憶装置に書き込むライトチャネルと、記憶装置に記憶されているデータを読み出すリードチャネルとを備える信号記憶システムである。ライトチャネルは、データをランレングス符号化する第１の符号化部と、第１の符号化部で符号化されたデータに対し、低密度パリティ検査符号を用いて符号化する第２の符号化部と、第２の符号化部で符号化されたデータを記憶装置に書き込む書き込み部と、を有する。リードチャネルは、入力部と、アナログデジタル変換部と、ソフト出力検出部と、第１の復号部と、第２の復号部とを有する。入力部は、磁気抵抗素子を介して記憶装置から出力されたアナログ信号であって、正区間におけるダイナミックレンジと負区間におけるダイナミックレンジとが非対称となり、いずれか一方の区間に非線形区間を含むアナログ信号を入力する。アナログデジタル変換部は、入力部から入力されたアナログ信号をデジタル信号に変換して出力する。ソフト出力検出部は、アナログデジタル変換部から出力されたデジタル信号の尤度を計算して軟判定値を出力する。第１の復号部は、ソフト出力検出部から出力されたデータを復号し、第２の符号化部に対応している。第２の復号部は、第１の復号部で復号されたデータを復号し、第１の符号化部に対応している。アナログデジタル変換部は、入力部で入力されたアナログ信号の振幅が非線形区間に存在する場合、アナログ信号をデジタル信号に変換する前に、アナログ信号に対して、非線形区間における非線形性を打ち消すように振幅を調整する前置調整部を有する。この態様によると、磁気抵抗素子において発生した振幅の非対称性による影響を低減することができ、より高速に記憶システムにアクセスすることができる。
【００１５】
本発明のさらに別の態様もまた、記憶システムである。この記憶システムは、さらに、データを記憶する記憶装置と、記憶装置への書き込みと、記憶装置からの読み出しとを制御する制御部と、を有する。リードチャネルは、制御部の指示に従って、記憶装置に記憶されているデータを磁気抵抗素子を介して読み出し、ライトチャネルは、制御部の指示に従って、符号化されたデータを記憶装置に書き込む。この態様によると、磁気抵抗素子において発生した振幅の非対称性による影響を低減することができ、より高速に記憶システムにアクセスすることができる。
【００１６】
本発明のさらに別の態様は、振幅調整装置である。この装置は、１つの半導体基板上に一体集積化されている。この態様によると、一体集積化されることにより、低規模な半導体集積回路を実現できる。
【００１７】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１８】
本発明によれば、より少ない回路規模で、振幅の非対称性をより低減できる記憶装置を提供することができる。
【発明を実施するための最良の形態】
【００１９】
本発明の実施形態を具体的に説明する前に、まず本実施形態にかかる記憶装置について概要を述べる。本実施形態にかかる記憶装置は、ハードディスクコントローラと、磁気ディスク装置と、リードチャネルとライトチャネルを含むリードライトチャネルと、を有する。磁気ディスク装置においては、通常、磁気抵抗素子（ＭａｇｎｅｔｒｏＲｅｓｉｓｔｉｖｅ。以下、「ＭＲ素子」と略記する。）を含むヘッドを介して、ハードディスクに記憶されているデータを読み出す。ここで、ハードディスクから読み出した信号の波形は、正パルスの出力振幅と負パルスの出力振幅とが非対称となることがあり、高速化のボトルネックとなっていた。そこで、本発明の実施形態においては、リードチャネルにおいて読出したアナログ信号をデジタル信号に変換する際に、振幅の非対称性を改善する。詳細は後述するが、アナログデジタル変換器の入出力特性を振幅の非対称性を打ち消すような特性とすることによって、振幅の非対称性を低減する。
【００２０】
以下、図面を用いて、本発明の実施形態について詳細に説明する。
【００２１】
図１は、本発明の実施形態に係る磁気ディスク装置１００の構成を示す図である。図１の磁気ディスク装置１００は、大きく分けて、ハードディスクコントローラ１（以下、「ＨＤＣ１」と略記する。）、中央処理演算装置２（以下、「ＣＰＵ２」と略記する。）、リードライトチャネル３（以下、「Ｒ／Ｗチャネル３」と略記する。）、ボイスコイルモータ／スピンドルモータ制御部４（以下、「ＶＣＭ／ＳＰＭ制御部４」と略記する。）、及びディスクエンクロージャ５（以下、「ＤＥ５」と略記する。）とから構成される。一般に、ＨＤＣ１、ＣＰＵ２、Ｒ／Ｗチャネル３、及びＶＣＭ／ＳＰＭ制御部４は同一の基板上に構成される。
【００２２】
ＨＤＣ１は、ＨＤＣ１全体を制御する主制御部１１、データフォーマット制御部１２、誤り訂正符号化制御部１３（以下、「ＥＣＣ制御部１３」と略記する。）、及びバッファＲＡＭ１４を含む。ＨＤＣ１は、図示しないインタフェース部を介してホストシステムと接続される。また、Ｒ／Ｗチャネル３を介して、ＤＥ５と接続されており、主制御部１１の制御により、ホストとＤＥ５の間のデータ転送を行う。このＨＤＣ１には、Ｒ／Ｗチャネル３で生成されるリードリファレンスクロック（ＲＲＣＫ）が入力される。データフォーマット制御部１２は、ホストから転送されたデータをディスク媒体５０上に記録するのに適したフォーマットに変換し、逆に、ディスク媒体５０から再生されたデータをホストに転送するのに適したフォーマットに変換する。ディスク媒体５０は、たとえば、磁気ディスクを含む。ＥＣＣ制御部１３は、ディスク媒体５０から再生されたデータに含まれる誤りの訂正及び検出を可能にするために、記録するデータを情報シンボルとして、冗長シンボルを付加する。またＥＣＣ制御部１３は、再生されたデータに誤りが生じているかを判断し、誤りがある場合には訂正或いは検出を行う。但し、誤りが訂正できるシンボル数は有限であり、冗長データの長さに関係する。即ち、多くの冗長データを付加するとフォーマット効率が悪化するため、誤り訂正可能シンボル数とはトレードオフとなる。ＥＣＣとしてリードソロモン（ＲＳ）符号を利用して誤り訂正を行う場合、（冗長シンボル数／２）個までの誤りを訂正できる。バッファＲＡＭ１４は、ホストから転送されたデータを一時的に保存し、適切なタイミングでＲ／Ｗチャネル３に転送する。逆に、Ｒ／Ｗチャネル３から転送されたリードデータを一時的に保存し、ＥＣＣ復号処理などの終了後、適切なタイミングでホストに転送する。
【００２３】
ＣＰＵ２は、フラッシュＲＯＭ２１（以下、「ＦＲＯＭ２１」と略記する。）、及びＲＡＭ２２を含み、ＨＤＣ１、Ｒ／Ｗチャネル３、ＶＣＭ／ＳＰＭ制御部４、及びＤＥ５と接続される。ＦＲＯＭ２１には、ＣＰＵ２の動作プログラムが保存されている。
【００２４】
Ｒ／Ｗチャネル３は、ライトチャネル３１とリードチャネル３２とに大別され、ＨＤＣ１との間で記録するデータ及び再生されたデータの転送を行う。また、Ｒ／Ｗチャネル３は、ＤＥ５と接続され、記録信号の送信、再生信号の受信を行う。詳細は後述する。
【００２５】
ＶＣＭ／ＳＰＭ制御部４は、ＤＥ５中のボイスコイルモータ５２（以下、「ＶＣＭ５２」と略記する。）とスピンドルモータ５３（以下、「ＳＰＭ５３」と略記する。）を制御する。
【００２６】
ＤＥ５は、Ｒ／Ｗチャネル３と接続され、記録信号の受信、再生信号の送信を行う。またＤＥ５は、ＶＣＭ／ＳＰＭ制御部４と接続されている。ＤＥ５は、ディスク媒体５０、ヘッド５１、ＶＣＭ５２、ＳＰＭ５３、及びプリアンプ５４等を有している。図１の磁気ディスク装置１００においては、ディスク媒体５０が１枚であり、且つヘッド５１がディスク媒体５０の一方の面側のみに配置されている場合を想定しているが、複数のディスク媒体５０が積層配置された構成であってもよい。また、ヘッド５１は、ディスク媒体５０の各面に対応して設けられるのが一般的である。Ｒ／Ｗチャネル３により送信された記録信号は、ＤＥ５内のプリアンプ５４を経由してヘッド５１に供給され、ヘッド５１によりディスク媒体５０に記録される。逆に、ヘッド５１によりディスク媒体５０から再生された信号は、プリアンプ５４を経由してＲ／Ｗチャネル３に送信される。ＤＥ５内のＶＣＭ５２は、ヘッド５１をディスク媒体５０上の目標位置に位置決めするために、ヘッド５１をディスク媒体５０の半径方向に移動させる。また、ＳＰＭ５３は、ディスク媒体５０を回転させる。なお、ヘッド５１には、前述したようにＭＲ素子に起因して、その出力振幅が非対称となる。詳細は後述する。
【００２７】
ここで、図２を用いて、Ｒ／Ｗチャネル３について説明する。図２は、図１のＲ／Ｗチャネル３の構成を示す図である。Ｒ／Ｗチャネル３は、大きく分けて、ライトチャネル３１とリードチャネル３２から構成される。
【００２８】
ライトチャネル３１は、バイトインターフェース部３０１、スクランブラ３０２、ランレングス制限符号化部３０３（以下、「ＲＬＬ符号化部３０３」と略記する。）、低密度パリティチェック符号化部３０４（以下、「ＬＤＰＣ符号化部３０４」と略記する。）、書き込み補償部３０５（以下、「ライトプリコン部３０５」と略記する。）、ドライバ３０６を含む。
【００２９】
バイトインターフェース部３０１では、ＨＤＣ１から転送されたデータが入力データとして処理される。メディア上に書き込むデータは１セクタ単位でＨＤＣ１から入力される。このとき１セクタ分のユーザデータ（５１２バイト）だけでなく、ＨＤＣ１によって付加されたＥＣＣバイトも同時に入力される。データバスは通常１バイト（８ビット）であり、バイトインターフェース部３０１により入力データとして処理される。スクランブラ３０２はライトデータをランダムな系列に変換する。同じ規則のデータの繰り返しは、リード時における検出性能に悪影響を与え、エラーレートを悪化させるのを防ぐためである。ＲＬＬ符号化部３０３は０の最大連続長を制限するためのものである。０の最大連続長を制限することにより、自動利得制御部３１７（以下、「ＡＧＣ３１７」と略記する。）などに適したデータ系列にする。
【００３０】
ＬＤＰＣ符号化部３０４は、データ系列をＬＤＰＣ符号化して冗長ビットであるパリティビットを含む系列を生成する役割を有する。ＬＤＰＣ符号化は、生成行列と呼ばれるｋ×ｎの行列に、長さｋのデータ系列を左から掛け合わせることで行う。この生成行列に対応する検査行列Ｈに含まれる各要素は、０もしくは１であり、１の数が０の数に比べて少ないことから、低密度パリティ検査符号（Ｌｏｗ Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ Ｃｈｅｃｋ Ｃｏｄｅｓ）と呼ばれている。この１と０の配置を利用することによって、ＬＤＰＣ繰返復号部にて、効率的にエラーの訂正を行うことができる。
【００３１】
ライトプリコン部３０５は、メディア上の磁化遷移の連続による非線形歪を補償する回路である。ライトデータから補償に必要な規則を検出し、正しい位置で磁化遷移が生ずるようにライト電流波形を予め調整をする。ドライバ３０６は擬似ＥＣＬレベルに対応した信号を出力するドライバである。ドライバ３０６からの出力は図示しないＤＥ５に送られ、プリアンプ５４を通してヘッド５１に送られ、ライトデータがディスク媒体５０上に記録される。
【００３２】
リードチャネル３２は、可変利得増幅器３１１（以下、「ＶＧＡ３１１」と略記する。）、ローパスフィルタ３１２（以下、「ＬＰＦ３１２」と略記する。）、ＡＧＣ３１７、デジタル／アナログ変換器３１３（以下、「ＡＤＣ３１３」と略記する。）、周波数シンセサイザ３１４、フィルタ３１５、ソフト出力検出部３２０、ＬＤＰＣ繰返復号部３２２、同期信号検出部３２１、ランレングス制限復号部３２３（以下、「ＲＬＬ復号部３２３」と略記する。）、デスクランブラ３２４とから構成されている。
【００３３】
ＶＧＡ３１１及びＡＧＣ３１７は、図示しないプリアンプ５４から送られたデータのリード波形の振幅の調整を行う。ＡＧＣ３１７は理想的な振幅と実際の振幅を比較し、ＶＧＡ３１１に設定すべきゲインを決定する。ＬＰＦ３１２は、カットオフ周波数とブースト量を調整することができ、高周波ノイズの低減と部分応答（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ。以下、「ＰＲ」と略記する。）波形への等化の一部を担う。ＬＰＦ３１２でＰＲ波形への等化を行うが、ヘッドの浮上量変動、媒体の不均一性、モータの回転変動などの多くの要因により、アナログのＬＰＦによる完全な等化は難しいので、後段に配置され、よりフレキシビリティに富んだフィルタ３１５を用いて、再度ＰＲ波形への等化を行う。フィルタ３１５は、そのタップ係数を適応的に調整する機能を有していてもよい。周波数シンセサイザ３１４は、ＡＤＣ３１３のサンプリング用クロックを生成する。
【００３４】
ＡＤＣ３１３は、ＡＤ変換により直接同期サンプルを得る構成とした。なお、この構成の他に、ＡＤ変換により非同期サンプルを得る構成であってもよい。この場合は、ゼロ相リスタート部、タイミング制御部、及び補間フィルタをさらにＡＤＣ３１３の後段に設ければよい。非同期サンプルから同期サンプルを得る必要があり、これらのブロックがその役割を担う。ゼロ相リスタート部は初期位相を決定するためのブロックで、できるだけ早く同期サンプルを得るために用いられる。初期位相を決定した後は、タイミング制御部で理想的なサンプル値と実際のサンプル値を比較し、位相のずれを検出する。これを用いて補間フィルタのパラメータを決定することにより、同期サンプルを得ることができる。また、ＡＤＣ３１３は、非対称性と逆の入出力特性を有するように構成され、ヘッド５１において生じた振幅の非対称性を改善する。詳細は後述する。
【００３５】
ソフト出力検出部３２０は、符号間干渉に伴う復号特性の劣化を回避するために、ビタビアルゴリズムの一種であるソフト出力ビタビアルゴリズム（Ｓｏｆｔ−Ｏｕｔｐｕｔ Ｖｉｔｅｒｂｉ Ａｌｇｏｒｉｔｈｍ。以下、「ＳＯＶＡ」と略記する。）が用いられる。すなわち、近年の磁気ディスク装置の記録密度の上昇に伴い、記録された符号間の干渉が大きくなり、復号特性が劣化するといった課題を解決するため、これを克服する方式として符号間干渉による部分応答を利用した最ゆう復号（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ ＭａｘｉｍｕｍＬｉｋｅｉｈｏｏｄ。以下、「ＰＲＭＬ」と略記する。）方式を用いる。ＰＲＭＬは、再生信号の部分応答のゆう度を最大にする信号系列を求める方式である。
【００３６】
ソフト出力検出部３２０としてＳＯＶＡ方式が用いられている場合、軟判定値を出力する。例えば、ＳＯＶＡの出力として、（−０．７１、＋０．１８、＋０．４５、−０．４５、−０．９）という軟判定値が出力されたとする。これらの値は、０である可能性が大きいか、１である可能性が大きいかを数値で表している。例えば、１番目の「−０．７１」は１である可能性が大きいことを示しており、２番目の「＋０．１８」は０である可能性が大きいが１である可能性も小さくはないことを意味する。従来のビタビディテクタの出力はハード値であり、ＳＯＶＡの出力を硬判定したものである。上記の例の場合、（１、０、０、１、１）である。ハード値は、０であるか、１であるかのみを表しており、どちらの可能性が高いかという情報が失われている。このためＬＤＰＣ繰返復号部３２２に軟判定値を入力する方が復号性能が向上する。
【００３７】
ＬＤＰＣ繰返復号部３２２は、ＬＤＰＣ符号化されているデータ系列から、ＬＤＰＣ符号化前の系列に復元する役割を有する。復号化の方法としては、主に、ｓｕｍ−ｐｒｏｄｕｃｔ復号法とｍｉｎ−ｓｕｍ復号法があり、復号性能の面ではｓｕｍ−ｐｒｏｄｕｃｔ復号法が有利であるが、ｍｉｎ−ｓｕｍ復号法はハードウェアによる実現が容易である特徴を持つ。ＬＤＰＣ符号を用いる実際の復号操作では、ソフト出力検出部３２０とＬＤＰＣ繰返復号部３２２の間で繰り返し復号を行うことにより、非常に良好な復号性能を得ることができる。このために実際はソフト出力検出部３２０とＬＤＰＣ繰返復号部３２２を複数段配列した構成が必要になる。
【００３８】
同期信号検出部３２１はデータの先頭に付加された同期信号（Ｓｙｎｃ Ｍａｒｋ）を検出し、データの先頭位置を認識する役割を有する。ＲＬＬ復号部３２３は、ＬＤＰＣ繰返復号部３２２から出力されたデータに対して、ライトチャネル３１のＲＬＬ符号化部３０３の逆操作を行い、元のデータ系列に戻す。デスクランブラ３２４は、ライトチャネル３１のスクランブラ３０２の逆操作を行い、元のデータ系列に戻す。ここで生成されたデータはＨＤＣ１に転送される。
【００３９】
これらの構成は、ハードウエア的には、任意のコンピュータのＣＰＵ、メモリ、その他のＬＳＩで実現でき、ソフトウエア的にはメモリにロードされた通信機能のあるプログラムなどによって実現されるが、ここではそれらの連携によって実現される機能ブロックを描いている。したがって、これらの機能ブロックがハードウエアのみ、ソフトウエアのみ、またはそれらの組合せによっていろいろな形で実現できることは、当業者には理解されるところである。
【００４０】
ここで、図１のヘッド５１の入出力特性と、図２のＡＤＣ３１３に望まれる入出力特性について説明する。図３（ａ）は、図１のヘッド５１の入出力特性の例を示す図である。横軸は入力磁界Ｈｉｎ、縦軸は出力電圧Ｖｏｕｔを示す。入力磁界は、Ｈｉｎ０＿ｍｉｎ〜Ｈｉｎ０＿ｍａｘの範囲の値をとる。出力電圧は、ヘッド５１のＭＲ素子に起因する非線形性がない場合、破線で図示するように、Ｖｏｕｔ０＿ｍｉｎ〜Ｖｏｕｔ０＿ｍａｘの範囲の値となる。しかしながら、ヘッド５１のＭＲ素子に起因する非線形性が存在する場合、実線で図示するように、出力電圧は、Ｖｏｕｔ０＿ｍｉｎ〜Ｖ’ｏｕｔ０＿ｍａｘの範囲の値となる。すなわち、原点を中心として、入出力特性が非対称となる。また、図３（ａ）は、正区間のうちの非線形区間２００において、入出力特性が非線形となることを示す。このため、入力電圧がＶｉｎ０＿ｍａｘの場合の出力電圧は、Ｖｏｕｔ０＿ｍａｘとはならずにＶ’ｏｕｔ０＿ｍａｘとなる。図３（ｂ）は、図２のＬＰＦ３１２の出力特性の例を示す図である。また、図３（ｂ）は、図３（ａ）に図示するヘッド５１の出力電圧のダイナミックレンジが、ＬＰＦ３１２によってさらに歪んだ特性となることを示す図である。横軸は入力磁界Ｈｉｎ、縦軸は出力電圧Ｖｏｕｔを示す。入力磁界は、Ｈｉｎ０＿ｍｉｎ〜Ｈｉｎ０＿ｍａｘの範囲の値をとる。
【００４１】
図３（ｃ）は、図１のヘッド５１の出力波形の例を示す図である。横軸は時間、縦軸は出力電圧を示す。図３（ｃ）は、０Ｖを中心として正区間と負区間とで非対称となることを図示している。すなわち、ヘッド５１により、振幅エネルギーが（Ｖｏｕｔ０＿ｍａｘ−Ｖ’ｏｕｔ０＿ｍａｘ）だけ低減されたことを示す。そうすると、後段に存在する図示しないデータ検出の検出精度が劣化する。また、さらに後段に存在する図示しない誤り訂正回路における誤り訂正能力が劣化することとなる。なお、ＭＲ素子に起因する非線形性とは、図３（ｃ）に図示するように、正区間におけるダイナミックレンジと負区間におけるダイナミックレンジとが非対称となることなどをいう。
【００４２】
図４（ａ）〜（ｂ）は、図２のＡＤＣ３１３の入出力特性の例を示す図である。横軸は入力電圧Ｖｉｎ、縦軸は出力電圧Ｖｏｕｔを示す。図４（ａ）〜（ｂ）に示す出力電圧は、ＡＤＣ３１３におけるデジタル信号出力ではなく、ＡＤＣ３１３の内部における振幅調整されたアナログ信号の出力電圧とした。入力電圧は、Ｖｉｎ１＿ｍｉｎ〜Ｖｉｎ１＿ｍａｘの範囲の値をとる。また、ヘッド５１のＭＲ素子に起因する非線形性が存在する場合、実線で図示するように、出力電圧は、Ｖｏｕｔ１＿ｍｉｎ〜Ｖｏｕｔ１＿ｍａｘの範囲の値となる。図４（ａ）は、図３（ａ）に図示するヘッド５１のＭＲ素子に起因する非線形性を解消するために、ＡＤＣ３１３に、その逆特性に相当する特性を備えさせた場合を示す。また、図４（ｂ）は、図３（ｂ）に図示するヘッド５１のＭＲ素子に起因する非線形性とＬＰＦ３１２による歪みを解消するために、ＡＤＣ３１３に、その逆特性に相当する特性を備えさせた場合を示す。ここで、ヘッド５１とＡＤＣ３１３の間において電圧の変動がないと仮定した場合、図３（ａ）〜（ｂ）と図４（ａ）〜（ｂ）とに図示する電圧は、以下のような関係となる。
Ｖｉｎ１＿ｍａｘ ＝ Ｖ’ｏｕｔ０＿ｍａｘ ・・・式（１）
Ｖｏｕｔ１＿ｍａｘ ＝ Ｖｏｕｔ０＿ｍａｘ ・・・式（２）
【００４３】
これらは、ヘッド５１に含まれるＭＲ素子に起因する非線形性が解消されたことを意味する。いいかえると、図３（ａ）〜（ｂ）のそれぞれの非線形区間２００における入出力特性の逆特性となる特性、すなわち、図４（ａ）〜（ｂ）における非線形区間３００における特性をＡＤＣ３１３に備えさせることによって、ＭＲ素子に起因する非線形性を解消できる。図３（ａ）の非線形区間２００における入出力特性は、一般的に、次式のような双曲線正接関数（Ｈｙｐｅｒｂｏｌｉｃ Ｔａｎｇｅｎｔ）となることが知られている。
【数１】
・・・式（３）
したがって、ＡＤＣ３１３の入出力特性としては、たとえば次式で示すような、双曲線正接関数の逆特性に相当する特性とすればよい。ここで、ａは実数であり、ヘッド５１の特性により決定されてもよい。
【数２】
・・・式（４）
【００４４】
図４（ｃ）は、図４（ｂ）の非線形区間３００における入出力特性を２つの１次関数で近似させた場合におけるＡＤＣ３１３の入出力特性の例を示す図である。図４（ｃ）は、図４（ｂ）と同様に、横軸は入力電圧、縦軸は出力電圧を示す。また、入力電圧は、Ｖｉｎ１＿ｍｉｎ〜Ｖｉｎ１＿ｍａｘの範囲の値をとる。また、出力電圧は、Ｖｏｕｔ１＿ｍｉｎ〜Ｖｏｕｔ１＿ｍａｘの範囲の値となる。前述のように、ＭＲ素子に起因する非線形性を解消するためには、ＡＤＣ３１３の入出力特性を双曲線正接関数と逆の特性とすればよい。しかし、一般的に、この特性を実現することは困難である。したがって、本発明の実施形態においては、図４（ｃ）に図示するように、２つの１次関数で近似することとしている。具体的には、入力電圧がＶｉｎ１ａ〜Ｖｉｎ１ｂの範囲にある場合は、第１の１次関数３３０で表される入出力特性とする。また、入力電圧がＶｉｎ１ｂ〜Ｖｉｎ１＿ｍａｘの範囲にある場合は、第２の１次関数３４０で表される入出力特性とすればよい。
【００４５】
ここで、図４（ｃ）に示す入出力特性を実現するＡＤＣ３１３の具体的な構成について説明する。図５は、図２のＡＤＣ３１３の構成例を示す図である。ＡＤＣ３１３は、破線で示す前置調整部６０と、離散化部６２とを含む。ここでは、アナログ信号を３ビットからなるデジタル信号に変換する場合について図示したが、本発明はこれに限定されない。
【００４６】
ＡＤＣ３１３は、入力部で入力されたアナログ信号の振幅が非線形区間に存在する場合、アナログ信号に対して振幅を調整しつつ、デジタル信号に変換して出力する。すなわち、前置調整部６０は、アナログ信号をデジタル信号に変換する前に、非線形区間における非線形性を打ち消すように、アナログ信号の振幅を調整する。具体的には、前置調整部６０は、非線形区間における入出力特性を双曲線正接関数の逆数の近似値とすることによって、非線形区間におけるアナログ信号の振幅を調整する。つぎに、離散化部６２は、前置調整部６０によって振幅が調整されたアナログ信号を３ビットのデジタル信号に変換して出力する。
【００４７】
前置調整部６０は、非線形区間に含まれる複数の部分区間において、複数の部分区間のうちの第１部分区間の入出力特性として、少なくとも１より大きい第１の傾きを有する第１の１次関数３３０が設定される。また、複数の部分区間のうち、第１部分区間と連続する第２部分区間の入出力特性として、第１の傾きと異なる傾きを有する第２の１次関数３４０が設定される。ここで、第１部分区間とは、たとえば、図４（ｃ）に図示したＶｉｎ１ａ〜Ｖｉｎ１ｂの区間をいう。また、第１部分区間と連続する第２部分区間とは、たとえば、図４（ｃ）に図示したＶｉｎ１ｂ〜Ｖｉｎ１＿ｍａｘの区間をいう。第２部分区間の入出力特性を図４（ｃ）に図示するような入出力特性とする場合、第２の１次関数３４０の傾きは第１の傾きより小さくなるように設定される。
【００４８】
具体的に説明する。前置調整部６０は、抵抗素子４００で代表される第１抵抗素子６４と第２抵抗素子６６と第３抵抗素子６８と第４抵抗素子７０と第５抵抗素子７２と第６抵抗素子７４と第７抵抗素子７６と第８抵抗素子７８と第９抵抗素子８０と、比較部８２とを含む。抵抗素子４００は、それぞれ直列に設置され、一定電圧を有する参照信号Ｖｒｅｆを入力として、順次、後段の抵抗素子に対し、それぞれ振幅調整された参照信号を出力する。つぎに、比較部８２は、複数の抵抗素子４００のそれぞれから出力された参照信号と、ＬＰＦ３１２から入力されたアナログ信号の振幅とをそれぞれ比較することによって、アナログ信号の振幅を調整する。すなわち、時間的に連続した値であるアナログ信号を各抵抗素子４００から出力された参照信号と比較し、その大小関係により、離散的な８つの信号を出力する。ここでの８つの信号はアナログ信号であるものの、プラスかマイナスのいずれかを示す一定の振幅をそれぞれ有する。
【００４９】
複数の抵抗素子４００は、それぞれの抵抗値を非均一な値とすることによって、それぞれの抵抗素子から出力される電圧の減少幅を変えている。具体的には、各抵抗素子に印加される参照信号の電圧Ｖｒｅｆは、それぞれの抵抗素子の出力において、抵抗値にしたがって低減されて出力される。すなわち、抵抗値が大きいほど電圧が低減され、小さいほど低減の度合いが少ない。言い換えると、複数の抵抗素子４００において、区間ごとに、それぞれの抵抗値を非均一な値とすることによって、各抵抗素子４００における電圧調整幅が異なり、これにより、入出力特性の傾きを区間ごとに変化させることができる。本発明の実施形態においては、非線形区間である第１部分区間と第２部分区間において、それぞれ対応する抵抗素子４００の抵抗値を他の抵抗素子の抵抗値と異ならせることによって、区間ごとの入出力特性の傾きを調整している。
【００５０】
たとえば、第１部分区間もしくは第２部分区間以外の区間に対応する抵抗素子を、第５抵抗素子７２と、第６抵抗素子７４と、第７抵抗素子７６と、第８抵抗素子７８と仮定し、これらの抵抗値をＲと仮定する。また、第１部分区間に対応する抵抗素子を第３抵抗素子６８と第４抵抗素子７０と仮定する。また、第２部分区間に対応する抵抗素子を第２抵抗素子６６と仮定する。この場合、第１部分区間に対応する第３抵抗素子６８と第４抵抗素子７０の抵抗値は、第１部分区間もしくは第２部分区間以外の区間に対応する抵抗素子の抵抗値Ｒよりも小さい値、たとえば、Ｒ／３と設定すればよい。また、第２部分区間に対応する第２抵抗素子６６の抵抗値は、抵抗値Ｒよりも大きい値、たとえば、２Ｒと設定すればよい。なお、一般的に、両端の抵抗素子である第１抵抗素子６４と第９抵抗素子８０は、通常の抵抗素子の抵抗値Ｒの半分の値Ｒ／２に設定される。
【００５１】
図６（ａ）〜（ｃ）は、図２のソフト出力検出部３２０の出力信号の特性の例を示す図である。各図において、縦軸はビット誤り率（Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ）、横軸は信号対ノイズ比（Ｓｉｇｎａｌ ｔｏ Ｎｏｉｓｅ Ｒａｔｉｏ）を示す。図６（ａ）は、図１のヘッド５１において入出力特性に５％の非対称性が存在した場合におけるソフト出力検出部３２０の第１ビット誤り率特性３５０と、本発明の実施形態を適用した場合の第２ビット誤り率特性３６０を示す図である。図６（ａ）は、さらに、前述の非対称性を理想的に解消できた場合、もしくは、図１のヘッド５１において入出力特性に非対称性が存在しなかった場合における、第３ビット誤り率特性３７０を示す図である。５％の非対称性とは、正区間におけるダイナミックレンジＶ１が負区間におけるダイナミックレンジＶ２の約９０％（Ｖ１＝Ｖ２×（１−０．０５）／（１＋０．０５）≒０．９×Ｖ２）であることを意味する。図６（ａ）の第２ビット誤り率特性３６０に図示するように、本発明の実施形態を適用することによって、ビット誤り率特性を改善できる。たとえば、第２ビット誤り率特性３６０に示されるように、ビット誤り率が１０−５における所望ＳＮＲは、本発明の実施形態を適用しない第１ビット誤り率特性３５０にくらべ、０．１ｄＢ程度改善されている。
【００５２】
一般的に、ハードディスクをはじめとする記憶装置の分野において、ビット誤り率を０．１ｄＢ程度改善するためには、通常、１世代程度の技術革新が必要であることが知られている。したがって、本発明の実施形態による０．１ｄＢものビット誤り率の改善は、当業者にとって、顕著な効果であることは言うまでもない。
【００５３】
図６（ｂ）は、図１のヘッド５１において入出力特性に１０％の非対称性が存在した場合におけるビット誤り率特性を示す図である。また、図６（ｃ）は、図１のヘッド５１において入出力特性に１５％の非対称性が存在した場合におけるビット誤り率特性を示す図である。図６（ｂ）、図６（ｃ）の第２ビット誤り率特性３６０に図示するように、図６（ａ）の場合と同様に、本発明の実施形態によって振幅の非対称性を低減し、また、ビット誤り率を顕著に改善できる。
【００５４】
以上、本発明を実施形態をもとに説明した。この実施形態は例示であり、実施形態相互の組み合わせ、または、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００５５】
本実施形態によれば、アナログデジタル変換部において、アナログ信号の振幅を調整することによって、磁気抵抗素子において発生した振幅の非線形性を低減できる。また、磁気抵抗素子において発生した振幅の非線形性を低減することによって、誤り訂正復号後の誤り特性を顕著に改善できる。また、アナログデジタル変換部に含まれる複数の抵抗素子の抵抗値をそれぞれ設定するだけで、アナログ信号の振幅の非対称性の低減化を小規模かつ安定性の高い回路で実現できる。また、磁気抵抗素子において発生した振幅の非対称性による影響を低減することによって、より高速に記憶システムにアクセスすることができる。また、余分なハードウェアを搭載する必要がなくなるので、低規模な半導体集積回路を実現できる。
【００５６】
次に、本発明の実施例の変形例を示す。まず概要を述べる。本変形例は、ヘッドに含まれるＭＲ素子に起因する振幅の非対称性を低減する記憶システムに関する。また、本変形例においては、磁気ディスク装置１００は、図１と同様の構成をとる。また、Ｒ／Ｗチャネル３は、図２と同様の構成をとる。本発明の実施形態の違いは、図２のＡＤＣ３１３が図７の構成をとる点である。すなわち、本変形例は、記憶システムに含まれるアナログデジタル変換器における抵抗値を可変とすることを特徴とする。なお、前述した実施の形態と共通する部分については同一の符号を付して説明を簡略化する。
【００５７】
図７は、図２のＡＤＣ３１３の構成の変形例を示す図である。ＡＤＣ３１３は、前置調整部６０と、離散化部６２と、抵抗値制御部８６とを含む。抵抗値制御部８６は、外部からの指示に応じて、前置調整部６０に含まれる抵抗素子４００の抵抗値を制御する。「外部からの指示」とは、ＡＤＣ３１３以外の回路からの指示を含み、たとえば、ＬＤＰＣ繰返復号部３２２からの指示であってもよい。この場合、ＬＤＰＣ繰返復号部３２２における誤り訂正結果が通知され、その結果が良い場合は、前置調整部６０の抵抗値を変えず、逆に悪い場合は、抵抗値を変える制御を行なえばよい。また、抵抗値を変化させるべき抵抗素子と、変化後の抵抗値について、図示しないインタフェースを介してされたユーザの指示に応じて、抵抗値制御部８６は前置調整部６０に対し指示してもよい。この場合、抵抗値制御部８６は、指定された抵抗素子４００に対して、指定された抵抗値となるように前置調整部６０を制御する。
【００５８】
図８は、図５の抵抗素子４００の構成の変形例を示す図である。抵抗素子４００は、調整抵抗素子８４で代表される第１調整抵抗素子８４ａと、第２調整抵抗素子８４ｂと、第ｎ調整抵抗素子８４ｎと、切替部８８で代表される第１切替部８８ａと、第ｍ切替部８８ｍとを含む。ｎは２以上、ｍは１以上の整数である。それぞれの切替部８８は、抵抗値制御部８６の指示にもとづいて、スイッチをＯＮ、もしくはＯＦＦにする。例を用いて具体的に説明する。たとえば、すべての調整抵抗素子８４の抵抗値が２Ｒであると仮定する。この場合、いずれの切替部８８もＯＦＦである場合、抵抗素子４００における抵抗値は２Ｒとなる。また、いずれか１つの切替部８８のみＯＮである場合、抵抗素子４００における抵抗値はＲとなる。また、ｋ個の切替部８８がＯＮである場合、抵抗素子４００における抵抗値は２Ｒ／ｋとなる。いいかえると、非線形区間以外の区間に対応する抵抗素子４００に対しては、抵抗値制御部８６はいずれか１つの切替部８８をＯＮとし、その抵抗値をＲとする。また、非線形区間に対応する抵抗素子４００に対しては、抵抗値制御部８６は０、もしくは２つ以上の切替部８８をＯＮとし、その抵抗値をＲ以外の値とすればよい。なお、前置調整部６０に含まれる複数の抵抗素子のうち、いずれか１つ以上の抵抗素子のみを図８に示す構成としてもよい。また、調整抵抗素子８４の抵抗値は全て同じでなくともよい。これらの場合であっても、抵抗値制御部８６による切替部８８の制御を適宜変更することによって同様の効果を得られることは言うまでもない。
【００５９】
図９は、図５の前置調整部６０の構成の変形例を示す図である。図９に示す前置調整部６０は、図５に示す前置調整部６０に、参照電圧制御部９０が付加された構成をとる。なお、前述した図５に示す前置調整部６０と共通する部分については同一の符号を付して説明を簡略化する。参照電圧制御部９０は、複数の抵抗素子のうち少なくとも１以上の抵抗素子の入力端に接続され、入力端のそれぞれに対し、対応する参照電圧を印加することによって、前記複数の抵抗素子のそれぞれから出力される参照信号の振幅を調整する。本変形例においては、複数の抵抗素子は、同一の抵抗値を有してもよい。また、参照電圧制御部９０は、複数の抵抗素子のうち非線形区間に対応する抵抗素子の入力端に対し、非線形区間以外の区間に対応する抵抗素子の入力端とは異なる参照電圧を印加することによって、非線形区間における非線形性を調整してもよい。ここで、「対応する参照電圧」とは、抵抗素子ごとに対応づけられて決定された参照電圧を含み、予め設定されていてもよく、また、磁気抵抗素子の品質にしたがって動的に変化してもよい。この態様によると、参照電圧制御部によって柔軟に参照信号の振幅を制御できる。また、アナログデジタル変換部に含まれる複数の抵抗素子の抵抗値を同一にできるので回路コストが低減できる。また、アナログ信号の振幅の非対称性の低減化を小規模な回路で実現できる。
【００６０】
以上、本発明の変形例を実施形態をもとに説明した。この変形例は例示であり、実施形態相互の組み合わせ、または、それらの各構成要素や各処理プロセスの組合せにいろいろな他の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００６１】
本実施形態の変形例によれば、前述した実施形態と同様の効果を得ることができる。また、抵抗素子の抵抗値を可変とすることによって、柔軟に振幅の非線形性の改善を図れる。
【００６２】
本実施形態において、ヘッド５１の入出力特性のうち、正区間において非線形区間が存在するとして説明した。しかしながらこれに限らず、負区間に非線形性が存在してもよい。この場合であっても、非線形区間に対応する抵抗素子４００の抵抗値を他の区間の抵抗値と異ならせることによって、同様の効果を得ることができる。また、Ｒ／Ｗチャネル３は、１つの半導体基板上に一体集積化されてもよい。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施形態に係る磁気ディスク装置の構成を示す図である。
【図２】図１のＲ／Ｗチャネルの構成を示す図である。
【図３】図３（ａ）は、図１のヘッドの入出力特性の例を示す図である。図３（ｂ）は、図２のＬＰＦの出力特性の例を示す図である。図３（ｃ）は、図１のヘッドの出力波形の例を示す図である。
【図４】図４（ａ）〜（ｃ）は、図２のＡＤＣの入出力特性の例を示す図である。
【図５】図２のＡＤＣの構成例を示す図である。
【図６】図６（ａ）〜（ｃ）は、図２のソフト出力検出部の出力信号の特性の例を示す図である。
【図７】図２のＡＤＣの構成の変形例を示す図である。
【図８】図５の抵抗素子の構成の変形例を示す図である。
【図９】図５の前置調整部の構成の変形例を示す図である。
【符号の説明】
【００６４】
１ ＨＤＣ、 ２ ＣＰＵ、 ３ Ｒ／Ｗチャネル、 ４ ＶＣＭ／ＳＰＭ制御部、 ５ ＤＥ、 １１ 主制御部、 １２ データフォーマット制御部、 １３ ＥＣＣ制御部、 １４ バッファＲＡＭ、 ２１ ＦＲＯＭ、 ２２ ＲＡＭ、 ３１ ライトチャネル、 ３２ リードチャネル、 ５０ ディスク媒体、 ５１ ヘッド、 ５２ ＶＣＭ、 ５３ ＳＰＭ、 ５４ プリアンプ、 ６０ 前置調整部、 ６２ 離散化部、 ６４ 第１抵抗素子、 ６６ 第２抵抗素子、 ６８ 第３抵抗素子、 ７０ 第４抵抗素子、 ７２ 第５抵抗素子、 ７４ 第６抵抗素子、 ７６ 第７抵抗素子、 ７８ 第８抵抗素子、 ８０ 第９抵抗素子、 ８２ 比較部、 ８４ 調整抵抗素子、 ８４ａ 第１調整抵抗素子、 ８４ｂ 第２調整抵抗素子、 ８４ｎ 第ｎ調整抵抗素子、 ８６ 抵抗値制御部、 ８８ 切替部、 ８８ａ 第１切替部、 ８８ｍ 第ｍ切替部、 ９０ 参照電圧制御部、 ２００ 非線形区間、 ３００ 非線形区間、 ３０１ バイトインターフェース部、 ３０２ スクランブラ、 ３０３ ＲＬＬ符号化部、 ３０４ ＬＤＰＣ符号化部、 ３０５ ライトプリコン部、 ３０６ ドライバ、 ３１１ ＶＧＡ、 ３１２ ＬＰＦ、 ３１３ ＡＤＣ、 ３１４ 周波数シンセサイザ、 ３１５ フィルタ、 ３１６ 補間フィルタ、 ３１７ ＡＧＣ、 ３１８ ゼロ相リスタート部、 ３１９ タイミング制御部、 ３２０ ソフト出力検出部、 ３２１ 同期信号検出部、 ３２２ ＬＤＰＣ繰返復号部、 ３２３ ＲＬＬ復号部、 ３２４ デスクランブラ、 ３３０ 第１の１次関数、 ３４０ 第２の１次関数、 ３５０ 第１ビット誤り率特性、 ３６０ 第２ビット誤り率特性、 ３７０ 第３ビット誤り率特性、 ４００ 抵抗素子。
【特許請求の範囲】
【請求項１】
磁気抵抗素子を介して出力されたアナログ信号であって、正区間におけるダイナミックレンジと負区間におけるダイナミックレンジとが非対称となり、いずれか一方の区間に非線形区間を含むアナログ信号を入力する入力部と、
前記入力部で入力されたアナログ信号の振幅が非線形区間に存在する場合、前記アナログ信号に対して前記振幅を調整しつつ、デジタル信号に変換して出力するアナログデジタル変換部と、
を備え、
前記アナログデジタル変換部は、アナログ信号をデジタル信号に変換する前に、前記非線形区間における非線形性を打ち消すように、アナログ信号の振幅を調整する前置調整部を有することを特徴とする振幅調整装置。
【請求項２】
前記前置調整部は、前記非線形区間における入出力特性を双曲線正接関数の逆数に相当する値とすることによって、非線形区間におけるアナログ信号の振幅を調整することを特徴とする請求項１に記載の振幅調整装置。
【請求項３】
前記前置調整部は、前記非線形区間に含まれる複数の部分区間において、前記複数の部分区間のうちの第１部分区間の入出力特性として、少なくとも１より大きい第１の傾きを有する１次関数が設定され、また、前記複数の部分区間のうち、前記第１部分区間と連続する第２部分区間の入出力特性として、前記第１の傾きと異なる傾きを有する１次関数が設定されていることを特徴とする請求項１もしくは２のいずれかに記載の振幅調整装置。
【請求項４】
前記前置調整部は、
直列に設置された複数の抵抗素子であって、一定電圧を有する参照信号を入力として、順次、後段の抵抗素子に対し、それぞれ振幅調整された参照信号を出力する複数の抵抗素子と、
前記複数の抵抗素子のそれぞれから出力された参照信号と、前記入力部から入力されたアナログ信号の振幅とをそれぞれ比較することによって、前記アナログ信号の振幅を調整する比較部とを有することを特徴とする請求項１から３のいずれかに記載の振幅調整装置。
【請求項５】
前記複数の抵抗素子は、それぞれの抵抗素子の抵抗値に非均一性をもたせることによって、振幅調整の幅を変えることを特徴とする請求項４に記載の振幅調整装置。
【請求項６】
前記複数の抵抗素子のうち前記非線形区間に対応する抵抗素子は、非線形区間以外の区間に対応する抵抗素子の抵抗値と異なる抵抗値に設定されることによって、前記非線形区間における非線形性を調整することを特徴とする請求項５に記載の振幅調整装置。
【請求項７】
前記前置調整部は、
前記複数の抵抗素子のうち少なくとも１以上の抵抗素子の入力端に接続され、前記入力端のそれぞれに対し、対応する所定の参照電圧を印加することによって、前記複数の抵抗素子のそれぞれから出力される参照信号の振幅を調整する参照電圧制御部と、をさらに有することを特徴とする請求項４に記載の振幅調整装置。
【請求項８】
前記複数の抵抗素子は、同一の抵抗値を有することを特徴とする請求項７に記載の振幅調整装置。
【請求項９】
前記参照電圧制御部は、前記複数の抵抗素子のうち前記非線形区間に対応する抵抗素子の入力端に対し、非線形区間以外の区間に対応する抵抗素子の入力端とは異なる参照電圧を印加することによって、前記非線形区間における非線形性を調整することを特徴とする請求項７もしくは８のいずれかに記載の振幅調整装置。
【請求項１０】
磁気抵抗素子を介して出力されたアナログ信号であって、正区間におけるダイナミックレンジと負区間におけるダイナミックレンジとが非対称となり、いずれか一方の区間に非線形区間を含むアナログ信号を入力するステップと、
前記非線形区間に存在するアナログ信号に対して、前記非線形区間における非線形性を打ち消すようにその振幅を調整しつつ、デジタル信号に変換して出力するステップと、
を含むことを特徴とする振幅調整方法。
【請求項１１】
データを記憶装置に書き込むライトチャネルと、記憶装置に記憶されているデータを読み出すリードチャネルとを備える信号記憶システムであって、
前記ライトチャネルは、
データをランレングス符号化する第１の符号化部と、
前記第１の符号化部で符号化されたデータに対し、低密度パリティ検査符号を用いて符号化する第２の符号化部と、
前記第２の符号化部で符号化されたデータを記憶装置に書き込む書き込み部と、
を有し、
前記リードチャネルは、
磁気抵抗素子を介して前記記憶装置から出力されたアナログ信号であって、正区間におけるダイナミックレンジと負区間におけるダイナミックレンジとが非対称となり、いずれか一方の区間に非線形区間を含むアナログ信号を入力する入力部と、
前記入力部から入力されたアナログ信号をデジタル信号に変換して出力するアナログデジタル変換部と、
前記アナログデジタル変換部から出力されたデジタル信号の尤度を計算して軟判定値を出力するソフト出力検出部と、
前記ソフト出力検出部から出力されたデータを復号する、第２の符号化部に対応した、第１の復号部と、
前記第１の復号部で復号されたデータを復号する、前記第１の符号化部に対応した、第２の復号部と、
を有し、
前記アナログデジタル変換部は、前記入力部で入力されたアナログ信号の振幅が非線形区間に存在する場合、アナログ信号をデジタル信号に変換する前に、前記アナログ信号に対して、前記非線形区間における非線形性を打ち消すように前記振幅を調整する前置調整部を有することを特徴とする記憶システム。
【請求項１２】
請求項１１に記載の記憶システムにおいて、当該記憶システムは、さらに、
データを記憶する記憶装置と、
記憶装置への書き込みと、記憶装置からの読み出しとを制御する制御部と、
を有し、
前記リードチャネルは、前記制御部の指示に従って、前記記憶装置に記憶されているデータを前記磁気抵抗素子を介して読み出し、
前記ライトチャネルは、前記制御部の指示に従って、符号化されたデータを前記記憶装置に書き込むことを特徴とする記憶システム。
【請求項１３】
請求項１に記載の振幅調整装置おいて、当該装置は、１つの半導体基板上に一体集積化されたことを特徴とする振幅調整装置。
【請求項１】
磁気抵抗素子を介して出力されたアナログ信号であって、正区間におけるダイナミックレンジと負区間におけるダイナミックレンジとが非対称となり、いずれか一方の区間に非線形区間を含むアナログ信号を入力する入力部と、
前記入力部で入力されたアナログ信号の振幅が非線形区間に存在する場合、前記アナログ信号に対して前記振幅を調整しつつ、デジタル信号に変換して出力するアナログデジタル変換部と、
を備え、
前記アナログデジタル変換部は、アナログ信号をデジタル信号に変換する前に、前記非線形区間における非線形性を打ち消すように、アナログ信号の振幅を調整する前置調整部を有することを特徴とする振幅調整装置。
【請求項２】
前記前置調整部は、前記非線形区間における入出力特性を双曲線正接関数の逆数に相当する値とすることによって、非線形区間におけるアナログ信号の振幅を調整することを特徴とする請求項１に記載の振幅調整装置。
【請求項３】
前記前置調整部は、前記非線形区間に含まれる複数の部分区間において、前記複数の部分区間のうちの第１部分区間の入出力特性として、少なくとも１より大きい第１の傾きを有する１次関数が設定され、また、前記複数の部分区間のうち、前記第１部分区間と連続する第２部分区間の入出力特性として、前記第１の傾きと異なる傾きを有する１次関数が設定されていることを特徴とする請求項１もしくは２のいずれかに記載の振幅調整装置。
【請求項４】
前記前置調整部は、
直列に設置された複数の抵抗素子であって、一定電圧を有する参照信号を入力として、順次、後段の抵抗素子に対し、それぞれ振幅調整された参照信号を出力する複数の抵抗素子と、
前記複数の抵抗素子のそれぞれから出力された参照信号と、前記入力部から入力されたアナログ信号の振幅とをそれぞれ比較することによって、前記アナログ信号の振幅を調整する比較部とを有することを特徴とする請求項１から３のいずれかに記載の振幅調整装置。
【請求項５】
前記複数の抵抗素子は、それぞれの抵抗素子の抵抗値に非均一性をもたせることによって、振幅調整の幅を変えることを特徴とする請求項４に記載の振幅調整装置。
【請求項６】
前記複数の抵抗素子のうち前記非線形区間に対応する抵抗素子は、非線形区間以外の区間に対応する抵抗素子の抵抗値と異なる抵抗値に設定されることによって、前記非線形区間における非線形性を調整することを特徴とする請求項５に記載の振幅調整装置。
【請求項７】
前記前置調整部は、
前記複数の抵抗素子のうち少なくとも１以上の抵抗素子の入力端に接続され、前記入力端のそれぞれに対し、対応する所定の参照電圧を印加することによって、前記複数の抵抗素子のそれぞれから出力される参照信号の振幅を調整する参照電圧制御部と、をさらに有することを特徴とする請求項４に記載の振幅調整装置。
【請求項８】
前記複数の抵抗素子は、同一の抵抗値を有することを特徴とする請求項７に記載の振幅調整装置。
【請求項９】
前記参照電圧制御部は、前記複数の抵抗素子のうち前記非線形区間に対応する抵抗素子の入力端に対し、非線形区間以外の区間に対応する抵抗素子の入力端とは異なる参照電圧を印加することによって、前記非線形区間における非線形性を調整することを特徴とする請求項７もしくは８のいずれかに記載の振幅調整装置。
【請求項１０】
磁気抵抗素子を介して出力されたアナログ信号であって、正区間におけるダイナミックレンジと負区間におけるダイナミックレンジとが非対称となり、いずれか一方の区間に非線形区間を含むアナログ信号を入力するステップと、
前記非線形区間に存在するアナログ信号に対して、前記非線形区間における非線形性を打ち消すようにその振幅を調整しつつ、デジタル信号に変換して出力するステップと、
を含むことを特徴とする振幅調整方法。
【請求項１１】
データを記憶装置に書き込むライトチャネルと、記憶装置に記憶されているデータを読み出すリードチャネルとを備える信号記憶システムであって、
前記ライトチャネルは、
データをランレングス符号化する第１の符号化部と、
前記第１の符号化部で符号化されたデータに対し、低密度パリティ検査符号を用いて符号化する第２の符号化部と、
前記第２の符号化部で符号化されたデータを記憶装置に書き込む書き込み部と、
を有し、
前記リードチャネルは、
磁気抵抗素子を介して前記記憶装置から出力されたアナログ信号であって、正区間におけるダイナミックレンジと負区間におけるダイナミックレンジとが非対称となり、いずれか一方の区間に非線形区間を含むアナログ信号を入力する入力部と、
前記入力部から入力されたアナログ信号をデジタル信号に変換して出力するアナログデジタル変換部と、
前記アナログデジタル変換部から出力されたデジタル信号の尤度を計算して軟判定値を出力するソフト出力検出部と、
前記ソフト出力検出部から出力されたデータを復号する、第２の符号化部に対応した、第１の復号部と、
前記第１の復号部で復号されたデータを復号する、前記第１の符号化部に対応した、第２の復号部と、
を有し、
前記アナログデジタル変換部は、前記入力部で入力されたアナログ信号の振幅が非線形区間に存在する場合、アナログ信号をデジタル信号に変換する前に、前記アナログ信号に対して、前記非線形区間における非線形性を打ち消すように前記振幅を調整する前置調整部を有することを特徴とする記憶システム。
【請求項１２】
請求項１１に記載の記憶システムにおいて、当該記憶システムは、さらに、
データを記憶する記憶装置と、
記憶装置への書き込みと、記憶装置からの読み出しとを制御する制御部と、
を有し、
前記リードチャネルは、前記制御部の指示に従って、前記記憶装置に記憶されているデータを前記磁気抵抗素子を介して読み出し、
前記ライトチャネルは、前記制御部の指示に従って、符号化されたデータを前記記憶装置に書き込むことを特徴とする記憶システム。
【請求項１３】
請求項１に記載の振幅調整装置おいて、当該装置は、１つの半導体基板上に一体集積化されたことを特徴とする振幅調整装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００７−２００３７８（Ｐ２００７−２００３７８Ａ）
【公開日】平成１９年８月９日（２００７．８．９）
【国際特許分類】
【出願番号】特願２００６−１４３９８（Ｐ２００６−１４３９８）
【出願日】平成１８年１月２３日（２００６．１．２３）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成１９年８月９日（２００７．８．９）
【国際特許分類】
【出願日】平成１８年１月２３日（２００６．１．２３）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]