液晶装置の駆動回路、液晶装置、電子機器
【課題】従来の液晶装置では、劣化を軽減することが困難である。
【解決手段】画素電極９３と共通電極９７との間に液晶が挟持される液晶装置の駆動回路であって、共通電極９７に供給する共通電位Ｖｃｏｍを発生する共通電位発生回路１３３と、共通電位発生回路１３３の出力部に電気的に接続されると共に、電源に電気的に接続され、電源電位ＶＤＤが共通電位Ｖｃｏｍを下回っている状態において、共通電極９７とグランドＧＮＤとの間を導通させるスイッチング回路１３３と、を備えることを特徴とする液晶装置の駆動回路。
【解決手段】画素電極９３と共通電極９７との間に液晶が挟持される液晶装置の駆動回路であって、共通電極９７に供給する共通電位Ｖｃｏｍを発生する共通電位発生回路１３３と、共通電位発生回路１３３の出力部に電気的に接続されると共に、電源に電気的に接続され、電源電位ＶＤＤが共通電位Ｖｃｏｍを下回っている状態において、共通電極９７とグランドＧＮＤとの間を導通させるスイッチング回路１３３と、を備えることを特徴とする液晶装置の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶装置の駆動回路、液晶装置、電子機器等に関する。
【背景技術】
【０００２】
従来から、画像を表示することができる画像表示装置の１つとして液晶装置が知られている。液晶装置では、画像を表示することができる領域である表示領域が複数の画素に区分されている。そして、液晶装置では、液晶を駆動する単位である画素ごとに、液晶に印加する電圧を制御することによって、表示領域における画像が形成され得る。このような液晶装置は、例えば、テレビ受像機やディスプレイなどの表示装置や、プロジェクターのライトバルブなどに適用され得る。
このような液晶装置では、従来、液晶と、この液晶に電圧を印加するための一対の電極とによって構成される容量（以下、液晶容量と呼ぶ）に貯まった電荷を放電するスイッチング素子を有するものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１４６０８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
液晶容量に貯まった電荷は、残像の発生の原因になったり、所謂焼き付きの発生の原因になったりする。
上記特許文献１に記載された液晶装置では、液晶装置の電源をオフする直前にスイッチング素子を動作させることによって、液晶容量に貯まった電荷を放電することができる。これにより、液晶容量に貯まった電荷に起因する残像の発生を低く抑えることができる。また、この液晶装置では、焼き付きの発生も低く抑えることができ、液晶装置の劣化を防止しやすくすることができる。
しかしながら、この液晶装置では、停電などの意図しない電源の遮断が発生したときには、電荷の放電を行うことができない。
つまり、従来の液晶装置では、劣化を軽減することが困難であるという課題がある。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現され得る。
【０００６】
［適用例１］画素電極と共通電極との間に液晶が挟持される液晶装置の駆動回路であって、前記共通電極に供給する共通電位を発生する共通電位発生部と、前記共通電位発生部の出力部に電気的に接続されると共に、電源に電気的に接続され、前記電源の高電位電源電位が前記共通電位を下回っている状態において、前記共通電極と前記電源の低電位電源との間を導通させるスイッチング回路と、を備えることを特徴とする液晶装置の駆動回路。
【０００７】
この適用例の駆動回路が適用され得る液晶装置は、画素電極と共通電極との間に液晶が挟持されている。
この液晶装置の駆動回路は、共通電位発生部と、スイッチング回路と、を有する。
共通電位発生部は、共通電極に供給する共通電位を発生する。
スイッチング回路は、共通電位発生部の出力部に電気的に接続されると共に、電源に電気的に接続されている。
この液晶装置の駆動回路では、スイッチング回路は、電源の高電位電源電位が共通電位を下回っている状態において、共通電極と電源の低電位電源との間を導通させる。
この液晶装置の駆動回路では、例えば、電源の意図しない遮断が発生して電源からの高電位電源電位が共通電位を下回って低下したときに、スイッチング回路によって共通電極と電源の低電位電源との間が導通する。このため、例えば、低電位電源をグランドにすれば、電源が停止したときであっても、液晶や画素電極及び共通電極の一対の電極に貯まった電荷を放電することができる。この結果、液晶装置の劣化を軽減しやすくすることができる。
【０００８】
［適用例２］上記の液晶装置の駆動回路であって、前記スイッチング回路は、前記高電位電源電位に基づいて機能するトランジスター素子を有しており、前記トランジスター素子は、前記高電位電源電位が前記共通電位を下回っている状態において、前記共通電極と前記低電位電源との間を導通させ、且つ、前記高電位電源電位が前記共通電位以上である状態において、前記共通電極と前記低電位電源との間の導通を切断する、ことを特徴とする液晶装置の駆動回路。
【０００９】
この適用例では、スイッチング回路は、トランジスター素子を有している。トランジスター素子は、高電位電源電位に基づいて機能する。
トランジスター素子は、高電位電源電位が共通電位を下回っている状態において、共通電極と低電位電源との間を導通させる。また、トランジスター素子は、高電位電源電位が共通電位以上である状態において、共通電極と低電位電源との間の導通を切断する。
上記の構成により、電源からの高電位電源電位の供給が停止したときであっても、液晶や一対の電極に貯まった電荷を放電することができる。この結果、液晶装置の劣化を軽減しやすくすることができる。
【００１０】
［適用例３］上記の液晶装置の駆動回路であって、前記トランジスター素子が、ＰＮＰ型のトランジスター素子である、ことを特徴とする液晶装置の駆動回路。
【００１１】
この適用例では、トランジスター素子が、ＰＮＰ型のトランジスター素子である。
このトランジスター素子によって、電源からの高電位電源電位の供給が停止している状態において、共通電極と低電位電源との間を導通させることができる。
【００１２】
［適用例４］上記の液晶装置の駆動回路であって、前記共通電位発生部と前記スイッチング回路とが、１つの半導体装置に包含されている、ことを特徴とする液晶装置の駆動回路。
【００１３】
この適用例では、共通電位発生部とスイッチング回路とが、１つの半導体装置に包含されているので、それぞれを個別に設ける手間を軽減することができる。
【００１４】
［適用例５］上記の液晶装置の駆動回路であって、前記半導体装置は、前記共通電位発生部から前記共通電位を前記共通電極に対して出力するための出力端子を有し、前記トランジスター素子は、前記共通電位発生部と前記出力端子との間に電気的に接続されている、ことを特徴とする液晶装置の駆動回路。
【００１５】
この適用例では、半導体装置は、共通電位発生部から共通電位を共通電極に対して出力するための出力端子を有している。そして、トランジスター素子は、共通電位発生部と出力端子との間に電気的に接続されている。
上記の構成により、共通電極を出力端子に電気的に接続することによって、共通電極とトランジスター素子とを電気的に接続することができる。この結果、それぞれを個別に接続する手間を軽減することができる。
【００１６】
［適用例６］上記の液晶装置の駆動回路であって、前記半導体装置は、前記共通電位発生部から前記共通電位を前記共通電極に対して出力するための出力端子と、前記トランジスター素子に電気的に接続されており、前記共通電極を接続するための端子と、を有する、ことを特徴とする液晶装置の駆動回路。
【００１７】
この適用例では、半導体装置は、共通電位発生部から共通電位を共通電極に対して出力するための出力端子を有している。また、半導体装置は、トランジスター素子に電気的に接続された端子を有している。トランジスター素子に電気的に接続されているこの端子は、共通電極を接続するための端子である。
つまり、この液晶装置の駆動回路では、共通電位発生部と共通電極との接続と、トランジスター素子と共通電極との接続とが、半導体装置の外側で互いに個別に行われる。この構成により、この液晶装置の駆動回路において、スイッチング回路を使用するか否かを選択することができる。この結果、液晶装置の駆動回路における汎用性を高めやすくすることができる。
【００１８】
［適用例７］画素電極と共通電極との間に液晶が挟持される液晶装置の駆動回路であって、高電位電源電位が供給される高電位電源ラインと、前記高電位電源電位よりも低い低電位電源電位が供給される低電位電源ラインと、前記共通電極に供給する共通電位を発生する共通電位発生部と、前記共通電位発生部の出力部と前記低電位電源ラインとの間に電気的に接続されたトランジスター素子と、を有し、前記トランジスター素子のベースは、第１抵抗素子を介して前記高電位電源ラインに電気的に接続され、前記トランジスター素子のエミッターは、前記低電位電源ラインに電気的に接続され、且つ、第２抵抗素子を介して前記ベースに電気的に接続され、前記トランジスター素子のコレクターは、前記共通電位発生部の前記出力部に電気的に接続されている、ことを特徴とする液晶装置の駆動回路。
【００１９】
この適用例の駆動回路が適用され得る液晶装置は、画素電極と共通電極との間に液晶が挟持されている。
この液晶装置の駆動回路は、高電位電源ラインと、低電位電源ラインと、共通電位発生部と、トランジスター素子と、を有する。
高電位電源ラインは、高電位電源電位が供給される配線である。
低電位電源ラインは、高電位電源電位よりも低い低電位電源電位が供給される配線である。
共通電位発生部は、共通電極に供給する共通電位を発生する。共通電位発生部は、高電位電源ラインを介して入力される高電位電源電位に基づいて、共通電位を発生する。
トランジスター素子は、共通電位発生部の出力部と低電位電源ラインとの間に電気的に接続されている。
この液晶装置の駆動回路では、トランジスター素子のベースは、第１抵抗素子を介して高電位電源ラインに電気的に接続されている。トランジスター素子のエミッターは、低電位電源ラインに電気的に接続され、且つ、第２抵抗素子を介してトランジスター素子のベースに電気的に接続されている。トランジスター素子のコレクターは、共通電位発生部の出力部に電気的に接続されている。
この液晶装置の駆動回路では、高電位電源電位が共通電位を下回ったときに、トランジスター素子を介して、共通電極と低電位電源ラインとの間を導通させることができる。このため、例えば、低電位電源ラインをグランドに接地すれば、電源の意図しない遮断が発生して電源からの高電位電源電位が共通電位を下回って低下したときに、共通電極とグランドとの間が導通する。このため、電源からの高電位電源電位の供給が停止したときであっても、液晶や液晶を挟持する一対の電極に貯まった電荷を放電することができる。この結果、液晶装置の劣化を軽減しやすくすることができる。
この液晶装置の駆動回路では、高電位電源電位が共通電位以上であるときに、トランジスター素子によって、共通電極と低電位電源ラインとの間の導通が切断される。このため、この状態において、液晶装置の駆動に対する支障を低く抑えやすくすることができる。
【００２０】
［適用例８］画素電極と共通電極との間に液晶が挟持される液晶装置の駆動回路であって、高電位電源電位が供給される高電位電源ラインと、前記高電位電源電位よりも低い低電位電源電位が供給される低電位電源ラインと、前記共通電極に供給する共通電位を発生する共通電位発生部と、前記共通電位発生部の出力部と前記低電位電源ラインとの間に電気的に接続されたトランジスター素子と、を有し、前記トランジスター素子のベースは、ツェナーダイオード素子を介して前記高電位電源ラインに電気的に接続され、前記トランジスター素子のエミッターは、前記低電位電源ラインに電気的に接続され、且つ、抵抗素子を介して前記ベースに電気的に接続され、前記トランジスター素子のコレクターは、前記共通電位発生部の前記出力部に電気的に接続されている、ことを特徴とする液晶装置の駆動回路。
【００２１】
この適用例の駆動回路が適用され得る液晶装置は、画素電極と共通電極との間に液晶が挟持されている。
この液晶装置の駆動回路は、高電位電源ラインと、低電位電源ラインと、共通電位発生部と、トランジスター素子と、を有する。
高電位電源ラインは、高電位電源電位が供給される配線である。
低電位電源ラインは、高電位電源電位よりも低い低電位電源電位が供給される配線である。
共通電位発生部は、共通電極に供給する共通電位を発生する。共通電位発生部は、高電位電源ラインを介して入力される高電位電源電位に基づいて、共通電位を発生する。
トランジスター素子は、共通電位発生部の出力部と低電位電源ラインとの間に電気的に接続されている。
この液晶装置の駆動回路では、トランジスター素子のベースは、ツェナーダイオード素子を介して高電位電源ラインに電気的に接続されている。トランジスター素子のエミッターは、低電位電源ラインに電気的に接続され、且つ、抵抗素子を介してトランジスター素子のベースに電気的に接続されている。トランジスター素子のコレクターは、共通電位発生部の出力部に電気的に接続されている。
この液晶装置の駆動回路では、高電位電源電位が共通電位を下回る前に、高電位電源電位がツェナー電位を下回ったときに、トランジスター素子を介して、共通電極と電位電源ライとの間を導通させることができる。このため、例えば、低電位電源ラインをグランドに接地すれば、電源の意図しない遮断が発生して電源からの高電位電源電位がツェナー電位を下回って低下したときに、共通電極とグランドとの間が導通する。このため、電源からの高電位電源電位の供給が停止したときであっても、液晶や液晶を挟持する一対の電極に貯まった電荷を放電することができる。この結果、液晶装置の劣化を軽減しやすくすることができる。
また、この液晶装置の駆動回路では、ツェナーダイオード素子により、共通電極とグランドとの間が導通するタイミングを早めやすくすることができる。
なお、この液晶装置の駆動回路では、高電位電源電位が共通電位以上であるときに、トランジスター素子によって、共通電極と低電位電源ラインとの間の導通が切断される。このため、この状態において、液晶装置の駆動に対する支障を低く抑えやすくすることができる。
【００２２】
［適用例９］上記の液晶装置の駆動回路を有する、ことを特徴とする液晶装置。
【００２３】
この適用例の液晶装置は、電源が停止したときであっても、液晶や一対の電極に貯まった電荷を放電することができる駆動回路を有している。このため、液晶装置の劣化を軽減しやすくすることができる。
【００２４】
［適用例１０］上記の液晶装置を有する、ことを特徴とする電子機器。
【００２５】
この適用例の電子機器は、液晶装置の劣化を軽減しやすくすることができる液晶装置を有する。このため、この電子機器では、劣化を軽減しやすくすることができる。
【図面の簡単な説明】
【００２６】
【図１】本実施形態におけるプロジェクターの主要構成を示すブロック図。
【図２】本実施形態における画像形成部の主要構成を示す図。
【図３】本実施形態における画像形成パネルを示す斜視図。
【図４】図３中のＡ−Ａ線における断面図。
【図５】本実施形態における液晶パネルを示す平面図。
【図６】本実施形態における液晶パネルの等価回路図。
【図７】本実施形態におけるライトバルブユニットを示す平面図。
【図８】第１実施形態におけるドライバーＩＣの主要構成を示すブロック図。
【図９】第１実施形態における電源電位と共通電位との変化の例を示す図。
【図１０】第２実施形態におけるドライバーＩＣの主要構成を示すブロック図。
【図１１】第２実施形態における電源電位と共通電位との変化の例を示す図。
【図１２】第３実施形態におけるドライバーＩＣの主要構成を示すブロック図。
【図１３】第４実施形態におけるドライバーＩＣの主要構成を示すブロック図。
【発明を実施するための形態】
【００２７】
実施形態について、電子機器の１つであるプロジェクターを例に、図面を参照しながら説明する。
本実施形態におけるプロジェクター１は、主要構成を示すブロック図である図１に示すように、光学系２と、制御部３と、画像処理部４と、パネル駆動回路５と、電源部７と、を有している。プロジェクター１は、図示しない外部装置から入力される画像信号に応じた画像を、光学系２を介してスクリーン８などに投射することができる。
【００２８】
光学系２は、画像信号に基づいた画像を形成し、形成した画像をスクリーン８などに投射する。制御部３は、画像信号に基づいて、パネル駆動回路５を介して光学系２の駆動を制御する。
なお、プロジェクター１では、外部電源９から入力される交流電力が、電源部７によって直流電力に変換される。電源部７は、光学系２、制御部３及びパネル駆動回路５のそれぞれに直流電力を供給する。このとき、電源部７は、外部電源９から入力される電圧を、光学系２、制御部３及びパネル駆動回路５のそれぞれに適合する電圧に変圧してから、光学系２、制御部３及びパネル駆動回路５のそれぞれに直流電力を供給する。
本実施形態では、電源部７は、外部電源９から入力される電力に基づいて、光学系２、制御部３及びパネル駆動回路５のそれぞれに供給する直流電力を生成する。電源部７は、外部電源９からの電力の供給が遮断されると、直流電力を生成することができない。つまり、プロジェクター１は、外部電源９からの電力の供給が遮断されると、機能することができなくなる。
【００２９】
光学系２は、ランプ１１と、画像形成部１３と、投射レンズ部１５と、を有している。
ランプ１１は、画像形成部１３や投射レンズ部１５を経てスクリーン８に向けて射出される投射光１７を発生する。ランプ１１としては、例えば、高圧水銀ランプやメタルハライドランプなどが採用され得る。
画像形成部１３は、後述する液晶パネルなどを有している。画像形成部１３は、制御部３からパネル駆動回路５を介して入力される画像データなどに基づいて液晶パネルに画像を形成する。画像形成部１３には、ランプ１１からの光が照射される。このため、画像形成部１３に形成された画像は、ランプ１１からの光によって投射レンズ部１５に投影される。
投射レンズ部１５には、ランプ１１からの光が画像形成部１３を経て入射される。投射レンズ部１５は、入射された光を広げる方向に屈折させて、投射光１７として射出する。このため、画像形成部１３に形成された画像は、拡大された状態でスクリーン８に投射され得る。
【００３０】
制御部３は、例えば、マイクロコンピューターで構成され、ＣＰＵ（Central Processing Unit）２１と、メモリー部２２と、を有している。
ＣＰＵ２１は、メモリー部２２に格納されている制御プログラムに従って、プロジェクター１の動作を統括制御する。メモリー部２２は、フラッシュメモリー等のＲＯＭ（Read Only Memory）や、ＲＡＭ（Random Access Memory）等を含んでいる。ＲＯＭには、ＣＰＵ２１が実行する制御プログラムなどが格納されている。ＲＡＭは、ＣＰＵ２１によって実行される制御プログラムを一時的に展開したり、各種設定値等を一時的に格納したりする。
画像処理部４には、画像信号が入力される。画像処理部４は、制御部３からの指示に基づいて、画像信号を画像データに変換する。画像信号から変換された画像データは、パネル駆動回路５に出力される。
パネル駆動回路５は、入力された画像データに応じて、画像形成部１３の駆動を制御する。
【００３１】
ここで、画像形成部１３の構成について、詳細を説明する。
画像形成部１３は、主要構成を示す図である図２に示すように、分光部３１と、３つの画像形成パネル３３と、クロスダイクロイックプリズム３５と、を有している。
分光部３１には、ランプ１１からの光４１が入射される。分光部３１は、光４１から、赤系（Ｒ）の色の光４１Ｒ、緑系（Ｇ）の色の光４１Ｇ、及び青系（Ｂ）の色の光４１Ｂのそれぞれを分離する。
ここで、Ｒの色は、純粋な赤の色相に限定されず、橙等を含む。Ｇの色は、純粋な緑の色相に限定されず、青緑や黄緑等を含む。Ｂの色は、純粋な青の色相に限定されず、青紫や青緑等を含む。他の観点から、Ｒの色を呈する光４１Ｒは、光の波長のピークが、可視光領域で５７０ｎｍ以上の範囲にある光であると定義され得る。また、Ｇの色を呈する光４１Ｇは、光の波長のピークが５００ｎｍ〜５６５ｎｍの範囲にある光であると定義され得る。Ｂの色を呈する光４１Ｂは、光の波長のピークが４１５ｎｍ〜４９５ｎｍの範囲にある光であると定義され得る。
【００３２】
分光部３１は、ダイクロイックミラー４３と、ダイクロイックミラー４５と、反射ミラー４７と、反射ミラー４８と、反射ミラー４９と、を有している。光４１は、光軸５１ａに沿って分光部３１に入射する。
ダイクロイックミラー４３は、光軸５１ａと交差する位置に設けられている。ダイクロイックミラー４３は、光軸５１ａの方向に対して傾斜している。ダイクロイックミラー４３は、光４１のうちで、Ｒの光４１Ｒを透過させ、Ｇの光４１Ｇ及びＢの光４１Ｂを反射させることができる。
従って、ダイクロイックミラー４３によって、光４１からＲの光４１Ｒが分離され得る。他方で、Ｇの光４１Ｇ及びＢの光４１Ｂが混合した光５３が、ダイクロイックミラー４３によって、光４１から分離され得る。
ダイクロイックミラー４３を透過した光４１Ｒは、光軸５１ａに沿って反射ミラー４７へ導かれる。
他方で、ダイクロイックミラー４３によって反射された光５３は、光軸５１ａが光軸５１ｂに変えられてから、ダイクロイックミラー４５へ導かれる。
【００３３】
ダイクロイックミラー４５は、光軸５１ｂと交差する位置に設けられている。ダイクロイックミラー４５は、光軸５１ｂの方向に対して傾斜している。ダイクロイックミラー４５は、光５３のうちで、Ｂの光４１Ｂを透過させ、Ｇの光４１Ｇを反射させることができる。従って、ダイクロイックミラー４５によって、光５３からＧの光４１ＧとＢの光４１Ｂとが分離され得る。
ダイクロイックミラー４５を透過した光４１Ｂは、光軸５１ｂに沿って反射ミラー４８へ導かれる。
他方で、ダイクロイックミラー４５によって反射された光４１Ｇは、光軸５１ｂが光軸５１ｃに変えられる。
【００３４】
反射ミラー４７は、光４１Ｒの光軸５１ａと交差する位置に設けられている。反射ミラー４７は、光軸５１ａの方向に対して傾斜している。光４１Ｒは、反射ミラー４７で反射することによって、光軸５１ａが光軸５１ｄに変えられる。
反射ミラー４８は、光４１Ｂの光軸５１ｂと交差する位置に設けられている。反射ミラー４８は、光軸５１ｂの方向に対して傾斜している。光４１Ｂは、反射ミラー４８によって光軸５１ｂが光軸５１ｅに変えられてから、反射ミラー４９に導かれる。
反射ミラー４９は、光４１Ｂの光軸５１ｅと交差する位置に設けられている。反射ミラー４９は、光軸５１ｅの方向に対して傾斜している。光４１Ｂは、反射ミラー４９で反射することによって、光軸５１ｅが光軸５１ｆに変えられる。
【００３５】
クロスダイクロイックプリズム３５は、光軸５１ｃ、光軸５１ｄ及び光軸５１ｆの交点に重なる位置に設けられている。クロスダイクロイックプリズム３５は、面３５ａと、面３５ｂと、面３５ｃと、面３５ｄと、を有している。
面３５ａは、反射ミラー４７側に向けられている。面３５ｂは、ダイクロイックミラー４５側に向けられている。面３５ｃは、反射ミラー４９側に向けられている。
画像形成パネル３３は、光４１Ｒ，４１Ｇ及び４１Ｂごとに設けられている。つまり、プロジェクター１は、光４１Ｒに対応する画像形成パネル３３と、光４１Ｇに対応する画像形成パネル３３と、光４１Ｂに対応する画像形成パネル３３と、を有している。なお、以下において、画像形成パネル３３を光４１Ｒ，４１Ｇ及び４１Ｂごとに識別する場合には、画像形成パネル３３は、画像形成パネル３３Ｒ、画像形成パネル３３Ｇ及び画像形成パネル３３Ｂと表記される。
画像形成パネル３３Ｒ、画像形成パネル３３Ｇ及び画像形成パネル３３Ｂは、相互に同じ仕様の画像形成パネル３３が採用され得る。
【００３６】
画像形成パネル３３Ｒは、面３５ａと反射ミラー４７との間において、光軸５１ｄに交差する位置に設けられている。画像形成パネル３３Ｒは、面３５ａに対向している。
画像形成パネル３３Ｇは、面３５ｂとダイクロイックミラー４５との間において、光軸５１ｃに交差する位置に設けられている。画像形成パネル３３Ｇは、面３５ｂに対向している。
画像形成パネル３３Ｂは、面３５ｃと反射ミラー４９との間において、光軸５１ｆに交差する位置に設けられている。画像形成パネル３３Ｂは、面３５ｃに対向している。
【００３７】
ここで、画像形成パネル３３は、後述する透過型の液晶パネルを有しており、ライトバルブとしてプロジェクター１に適用されている。
画像形成パネル３３の液晶パネルは、後述する複数の画素と、画素ごとに駆動が制御される液晶と、を有している。画像形成パネル３３の液晶パネルは、複数の画素に入射された光の偏光状態を、画素ごとに変化させることができる。
なお、分光部３１と各画像形成パネル３３との間には、図示しない偏光板が設けられている。また、各画像形成パネル３３とクロスダイクロイックプリズム３５との間にも、図示しない偏光板が設けられている。つまり、本実施形態では、画像形成パネル３３ごとに、画像形成パネル３３を挟んで互いに対向する一対の偏光板が設けられる。
偏光板には、それぞれ、透過軸がある。偏光板は、透過軸の方向に偏光軸を有する光を透過させることができる。画像形成パネル３３を挟んで互いに対向する一対の偏光板は、互いに透過軸が交差する状態で設けられる。
この構成により、画像形成パネル３３では、液晶パネルの複数の画素に入射された光の偏光状態を画素ごとに変化させることによって、画像形成パネル３３を透過した光で画像を形成することができる。
【００３８】
画像形成パネル３３を透過した光は、クロスダイクロイックプリズム３５に導かれる。
画像形成パネル３３Ｒを透過した光４１Ｒは、面３５ａからクロスダイクロイックプリズム３５に入射する。
画像形成パネル３３Ｇを透過した光４１Ｇは、面３５ｂからクロスダイクロイックプリズム３５に入射する。
画像形成パネル３３Ｂを透過した光４１Ｂは、面３５ｃからクロスダイクロイックプリズム３５に入射する。
このため、面３５ａには、Ｒの画像が投影され、面３５ｂには、Ｇの画像が投影され、面３５ｃには、Ｂの画像が投影され得る。
【００３９】
クロスダイクロイックプリズム３５に入射した光４１Ｒ，４１Ｇ及び４１Ｂは、クロスダイクロイックプリズム３５によって合成される。つまり、クロスダイクロイックプリズム３５によって、Ｒの画像、Ｇの画像及びＢの画像が合成され得る。
クロスダイクロイックプリズム３５によって合成された光４１Ｒ，４１Ｇ及び４１Ｂは、画像光５５としてクロスダイクロイックプリズム３５の面３５ｄから出射される。
面３５ｄから出射された画像光５５は、投射レンズ部１５へ導かれてから、投射レンズ部１５に入射する。投射レンズ部１５に入射した画像光５５は、投射光１７（図１）としてスクリーン８などに投射され得る。
【００４０】
ここで、画像形成パネル３３の構成について、詳細を説明する。
画像形成パネル３３は、斜視図である図３に示すように、入射面５７を有している。入射面５７は、図２に示す光源の一例であるランプ１１から射出された光４１（光４１Ｒ，４１Ｇ，４１Ｂ）が入射する面である。また、画像形成パネル３３は、図３中のＡ−Ａ線における断面図である図４に示すように、射出面５９を有している。画像形成パネル３３において、射出面５９は、入射面５７とは反対側の面である。射出面５９は、図２に示す画像形成部１３において、クロスダイクロイックプリズム３５側に向けられている。
【００４１】
また、画像形成パネル３３は、図４に示すように、液晶パネル６１と、防塵用基板６３と、防塵用基板６５と、を有している。液晶パネル６１は、素子基板７１と、対向基板７３と、液晶７５と、シール材７７と、を有している。
素子基板７１には、入射面５７側すなわち液晶７５側に、後述するスイッチング素子などが設けられている。
対向基板７３は、素子基板７１よりも入射面５７側で素子基板７１に対向し、且つ素子基板７１との間に隙間を有した状態で設けられている。対向基板７３には、射出面５９側すなわち液晶７５側に、後述する共通電極などが設けられている。
なお、本実施形態では、素子基板７１は、平面視で、対向基板７３よりもはみ出ている。素子基板７１において、対向基板７３よりもはみ出た領域は、張出領域７１ａと呼ばれる。張出領域７１ａは、図３に示すように、対向基板７３の輪郭に沿って周状に設けられている。張出領域７１ａは、平面視で、対向基板７３を外側から囲んでいる。
【００４２】
液晶７５は、図４に示すように、素子基板７１及び対向基板７３の間に挟持されており、画像形成パネル３３の周縁よりも内側で表示領域を囲むシール材７７によって、素子基板７１及び対向基板７３の間に封止されている。本実施形態では、液晶７５の駆動方式として、ＶＡ（Vertical Alignment）型の駆動方式が採用されている。
防塵用基板６３は、素子基板７１よりも射出面５９側、すなわち液晶７５側とは反対側に設けられている。
防塵用基板６５は、対向基板７３よりも入射面５７側、すなわち液晶７５側とは反対側に設けられている。
プロジェクター１では、素子基板７１や対向基板７３にごみなどの異物が付着すると、スクリーン８などに異物が投影されてしまうことがある。素子基板７１や対向基板７３と異物との間に防塵用基板６３や防塵用基板６５を介在させることによって、異物がデフォーカスされる。これにより、投写画像において、異物の投影像を目立ちにくくすることができる。
【００４３】
ここで、液晶パネル６１には、液晶パネル６１の平面図である図５に示すように、複数の画素７８が設定されている。複数の画素７８は、領域７９内で、図中のＸ方向及びＹ方向に配列しており、Ｘ方向を行方向とし、Ｙ方向を列方向とするマトリクスＭを構成している。図５では、構成をわかりやすく示すため、画素７８が誇張され、且つ画素７８の個数が減じられている。
なお、領域７９は、画像が形成（表示）される領域に相当する。このため、以下において、領域７９は、画像形成領域７９と表記される。
本実施形態では、Ｙ方向に沿って並ぶ複数の画素７８が、１つの画素列７８Ｃを構成している。また、Ｘ方向に沿って並ぶ複数の画素７８が、１つの画素行７８Ｌを構成している。この観点から、Ｘ方向は、画素行７８Ｌが延在する方向であるともみなされ得る。また、Ｙ方向は、画素列７８Ｃが延在する方向であるともみなされ得る。
【００４４】
また、液晶パネル６１は、走査線駆動回路８１と、信号線駆動回路８３と、封止材８５と、端子電極８７と、複数の走査線Ｔと、複数の信号線Ｓと、を有している。
なお、走査線駆動回路８１と、信号線駆動回路８３と、端子電極８７とは、後述するスイッチング素子と同様に、素子基板７１に形成されている。図５では、構成をわかりやすく示すため、端子電極８７が誇張され、且つ端子電極８７の個数が減じられている。
なお、本実施形態では、Ｘ方向は、走査線Ｔが延在する方向に相当している。Ｙ方向は、信号線Ｓが延在する方向に相当している。
【００４５】
走査線駆動回路８１は、各走査線Ｔに選択信号を供給する。信号線駆動回路８３は、各信号線Ｓにデータ信号（画像データ）を供給する。
端子電極８７は、ＦＰＣ（Flexible Printed Circuit）などの外部配線を接続するための端子である。端子電極８７と走査線駆動回路８１との間や、端子電極８７と信号線駆動回路８３との間は、配線８９を介して電気的に接続されている。
シール材７７には、注入口７７ａが形成されている。注入口７７ａは、液晶７５のセル内への導入路である。注入口７７ａは、環状に設けられるシール材７７の一部を欠いた構成を有しており、セル内とセル外とを連通させる。
本実施形態では、液晶７５のセル内への注入方法として、減圧注入法が採用されている。減圧注入法とは、注入口７７ａと液晶７５とを真空に近い減圧環境下で当接させてから、減圧環境の圧力を上昇させることによってセル内に液晶７５を注入する方法である。
注入口７７ａは、封止材８５によって塞がれている。これにより、液晶７５は、セル内に封止されている。
なお、セル内への液晶７５の注入方法は、減圧注入法に限定されず、滴下法（ＯＤＦ（One Drop Fill）とも呼ばれる）も採用され得る。滴下法が採用される場合、注入口７７ａ及び封止材８５は省略され得る。
【００４６】
複数の走査線Ｔ及び複数の信号線Ｓは、液晶パネル６１の等価回路図である図６に示すように、格子状に配線されている。複数の走査線Ｔは、Ｙ方向に互いに間隔をあけた状態で、Ｘ方向に沿って延びている。複数の信号線Ｓは、Ｘ方向に互いに間隔をあけた状態で、Ｙ方向に沿って延びている。各画素７８は、各走査線Ｔと各信号線Ｓとの交差に対応して設定されている。
各信号線Ｓは、Ｙ方向に沿って並ぶ複数の画素７８すなわち各画素列７８Ｃ（図５）に対応している。各走査線Ｔは、Ｘ方向に沿って並ぶ複数の画素７８すなわち各画素行７８Ｌ（図５）に対応している。
また、液晶パネル６１は、画素７８ごとに、スイッチング素子の１つであるＴＦＴ（Thin Film Transistor）素子９１と、画素電極９３と、共通電極９７と、を有している。なお、共通電極９７は、マトリクスＭを構成する複数の画素７８間にまたがって一連した状態で設けられている。つまり、共通電極９７は、マトリクスＭを構成する複数の画素７８に平面視で重なる領域に設けられており、複数の画素７８間にわたって共通して機能する。
【００４７】
ＴＦＴ素子９１のゲート電極は、対応する走査線Ｔに電気的に接続されている。ＴＦＴ素子９１のソース電極は、対応する信号線Ｓに電気的に接続されている。各画素７８において、ＴＦＴ素子９１のドレイン電極は、画素電極９３に電気的に接続されている。
各画素７８において、画素電極９３と共通電極９７とは、画素電極９３と共通電極９７との間に電界を形成する一対の電極を構成している。液晶７５（図４）は、画素電極９３と共通電極９７との間に介在している。本実施形態では、画素電極９３と共通電極９７とは、互いに対向している。
ＴＦＴ素子９１は、このＴＦＴ素子９１に電気的に接続される走査線Ｔに選択信号が供給されるとオン状態となる。このとき、このＴＦＴ素子９１に電気的に接続される信号線Ｓからデータ信号が供給され、画素電極９３がデータ信号の大きさに応じた電位に保たれる。このとき、共通電極９７を画素電極９３の電位とは異なる電位に保つと、画素電極９３と共通電極９７との間に電位差が発生する。これにより、画素７８ごとに、画素電極９３と共通電極９７との間に電界を発生させることができる。
【００４８】
液晶パネル６１では、画素電極９３と共通電極９７との間に電圧を印加すると、画素電極９３と共通電極９７との間に電界が発生する。この電界によって液晶７５の配向状態を画素７８ごとに変化させることができる。つまり、画像形成パネル３３では、液晶７５に印加する電圧を画素７８ごとに変化させることによって、液晶７５の配向状態を画素７８ごとに変化させることができる。
本実施形態では、液晶７５に電圧が印加されると、液晶７５がオン状態になる。他方で、液晶７５に印加される電圧が解除されると、液晶７５がオフ状態になる。
プロジェクター１では、図２に示す画像形成部１３に光４１を照射した状態で、各液晶パネル６１における液晶７５の配向状態を画素７８ごとに変化させることにより、表示が制御される。液晶７５の配向状態は、画素電極９３の電位と共通電極９７の電位との差（以下、駆動電圧と呼ぶ）によって変化し得る。
【００４９】
上述した画像形成パネル３３は、図７に示すように、フレーム１１１に収容された状態で、ライトバルブユニット１１０としてプロジェクター１に組み込まれている。本実施形態では、画像形成パネル３３とフレーム１１１とは、接着剤１１２を介して互いに固着している。接着剤１１２は、画像形成パネル３３の側面と、フレーム１１１の内側の側壁部との間に設けられている。接着剤１１２としては、例えば、シリコーン樹脂系の接着剤が採用され得る。
フレーム１１１は、ねじ孔１１３を有している。ライトバルブユニット１１０は、フレーム１１１のねじ孔１１３に挿入されたねじ（図示せず）を介してプロジェクター１に取り付けられている。
【００５０】
なお、ライトバルブユニット１１０では、ＦＰＣ１１５が設けられている。ＦＰＣ１１５は、液晶パネル６１の端子電極８７（図５）に電気的に接続されており、フレーム１１１の内側から外側に延びている。
ＦＰＣ１１５には、液晶パネル６１を駆動するためのドライバーＩＣ（Integrated Circuit）１１７が実装されている。
前述したパネル駆動回路５（図１）は、ドライバーＩＣ１１７の主要構成を示すブロック図である図８に示すように、ドライバーＩＣ１１７内に組み込まれている。ドライバーＩＣ１１７には、図１に示す電源部７から、図８に示す電源配線１１９を介して電源電位ＶＤＤが付与される。なお、電源配線１１９の高電位側は、電源電位ＶＤＤとされている。また、電源配線１１９の低電位側は、グランドＧＮＤに接地されており、グランド電位とされている。
【００５１】
（第１実施形態）
第１実施形態におけるパネル駆動回路５は、図８に示すように、信号電位発生回路１３１と、走査電位発生回路１３２と、共通電位発生回路１３３と、スイッチング回路１３４と、を有している。
信号電位発生回路１３１と、走査電位発生回路１３２と、共通電位発生回路１３３と、スイッチング回路１３４とは、互いに並列して電源配線１１９に接続されている。このため、パネル駆動回路５に付与される電源電位ＶＤＤは、信号電位発生回路１３１、走査電位発生回路１３２、共通電位発生回路１３３及びスイッチング回路１３４のそれぞれに入力される。
【００５２】
信号電位発生回路１３１は、付与される電源電位ＶＤＤに基づいて、各信号線Ｓに出力するための信号電位Ｖｓを発生する。この信号電位Ｖｓは、ドライバーＩＣ１１７に設けられた出力端子１３５を介して信号線駆動回路８３に出力される。なお、信号線駆動回路８３において、高電位側の信号電位Ｖｓに対極する低電位ＶＳＳ側は、グランドＧＮＤに接地されている。つまり、信号線駆動回路８３において、低電位ＶＳＳはグランド電位とされている。
走査電位発生回路１３２は、付与される電源電位ＶＤＤに基づいて、各走査線Ｔに出力するための走査電位Ｖｔを発生する。この走査電位Ｖｔは、ドライバーＩＣ１１７に設けられた出力端子１３６を介して走査線駆動回路８１に出力される。なお、走査線駆動回路８１において、高電位側の走査電位Ｖｔに対極する低電位ＶＳＳ側は、グランドＧＮＤに接地されている。つまり、走査線駆動回路８１において、低電位ＶＳＳはグランド電位とされている。
【００５３】
走査線駆動回路８１は、複数の走査線Ｔのいずれかにパルス状の選択信号を出力するときに、走査電位Ｖｔとグランド電位との差である電圧の選択信号を出力する。
このとき、信号線駆動回路８３は、選択信号が出力された画素行７８Ｌに表示させるべき画像に対応する画像信号を複数の信号線Ｓに出力する。このときの画像信号の電圧は、信号電位Ｖｓとグランド電位との差である。
【００５４】
共通電位発生回路１３３は、付与される電源電位ＶＤＤに基づいて、共通電極９７に出力するための電位である共通電位Ｖｃｏｍを発生する。ドライバーＩＣ１１７には、共通電位発生回路１３３から共通電位Ｖｃｏｍを出力するための出力端子１３７が設けられている。液晶パネル６１の共通電極９７は、ドライバーＩＣ１１７の出力端子１３７に接続される。これにより、共通電位発生回路１３３からの共通電位Ｖｃｏｍは、液晶パネル６１の共通電極９７に付与される。
スイッチング回路１３４は、スイッチング素子の１つであるトランジスター素子１３８と、抵抗素子１４１と、抵抗素子１４２と、を有している。
本実施形態では、トランジスター素子１３８として、ＰＮＰ型のトランジスターが採用されている。
【００５５】
トランジスター素子１３８のベース端子１５１は、抵抗素子１４１を介して電源配線１１９に接続されている。
トランジスター素子１３８のコレクター端子１５３は、ドライバーＩＣ１１７に設けられた端子１４３に接続されている。液晶パネル６１の共通電極９７は、ドライバーＩＣ１１７の端子１４３に接続される。これにより、トランジスター素子１３８のコレクター端子１５３と液晶パネル６１の共通電極９７とが、互いに電気的に接続される。
トランジスター素子１３８のエミッター端子１５５は、抵抗素子１４２を介してトランジスター素子１３８のベース端子１５１に接続されている。また、トランジスター素子１３８のエミッター端子１５５は、グランドＧＮＤにも接続されている。そして、トランジスター素子１３８のベース端子１５１は、抵抗素子１４２を介してグランドＧＮＤにも接続されている。
なお、抵抗素子１４１の抵抗値としては、例えば、１ｋΩが採用され得る。また、抵抗素子１４１の抵抗値としては、例えば、１０ｋΩが採用され得る。
【００５６】
上記の構成を有するプロジェクター１では、図１に示す外部電源９からの電力の供給が遮断されると、図８に示すドライバーＩＣ１１７への電源電位ＶＤＤの供給が停止する。ドライバーＩＣ１１７への電源電位ＶＤＤの供給が停止すると、液晶パネル６１の駆動を制御することができなくなる。
ここで、液晶パネル６１では、一般的に、液晶７５の駆動に起因して、画素７８に電荷が貯まりやすい。画素７８に貯まった電荷は、焼き付き現象などの要因になることがある。このため、液晶パネル６１の駆動を停止するときには、画素７８に貯まった電荷を放電させてから液晶パネル６１の駆動を停止する処理（オフシーケンス処理）が行われる。オフシーケンス処理によって、焼き付き現象の発生を低く抑えやすくすることができる。
ところが、ドライバーＩＣ１１７への電源電位ＶＤＤの供給の停止が、例えば停電などの意図しないもの、つまり不可抗力によるものであるときには、オフシーケンス処理を実施することができない。
【００５７】
本実施形態では、電源電位ＶＤＤの意図しない低下が発生したときに、画素７８に貯まっている電荷をスイッチング回路１３４によって放電させることができる。
図１に示す外部電源９からの電力の供給が遮断されると、電源電位ＶＤＤは、図９に示すように、電力の供給が遮断されたタイミングｔ１から時間の経過とともに徐々に低下していく。
そして、共通電位Ｖｃｏｍも、タイミングｔ１から時間の経過とともに徐々に低下していく。このとき、共通電位Ｖｃｏｍの低下にかかる傾きは、電源電位ＶＤＤの低下にかかる傾きよりも小さい。このため、本実施形態では、タイミングｔ２において、電源電位ＶＤＤが共通電位Ｖｃｏｍを下回る。つまり、本実施形態では、タイミングｔ２において、電源電位ＶＤＤが共通電位Ｖｃｏｍよりも低くなる。
【００５８】
このときに、図８に示すトランジスター素子１３８のコレクター端子１５３とエミッター端子１５５との間が導通状態となる。これにより、コレクター端子１５３とエミッター端子１５５との間に、図９に示すように、電流Ｉｃｅが流れ得る。
画素７８に貯まっている電荷は、この電流Ｉｃｅが流れる間に、共通電極９７からコレクター端子１５３及びエミッター端子１５５をこの順に経由してグランドＧＮＤに至る経路で放電され得る。
また、このとき、画素７８に貯まっている電荷は、共通電極９７からコレクター端子１５３、ベース端子１５１及び抵抗素子１４２をこの順に経由してグランドＧＮＤに至る経路でも放電され得る。なお、共通電極９７からコレクター端子１５３、ベース端子１５１及び抵抗素子１４２を経由してグランドＧＮＤに至る経路において、コレクター端子１５３とベース端子１５１との間は、トランジスター素子１３８の寄生ダイオードである。
【００５９】
本実施形態において、電源部７及び外部電源９のそれぞれが電源に対応し、共通電極９７が一方の電極に対応し、電源電位ＶＤＤが高電位電源電位に対応し、共通電位Ｖｃｏｍが共通電位に対応し、グランドＧＮＤが低電位電源に対応し、共通電位発生回路１３３が共通電位発生部に対応している。また、ドライバーＩＣ１１７が半導体装置に対応し、出力端子１３７が出力端子に対応し、端子１４３が一方の電極を接続するための端子に対応し、抵抗素子１４１が第１抵抗素子に対応し、抵抗素子１４２が第２抵抗素子に対応し、ライトバルブユニット１１０が液晶装置に対応している。
本実施形態では、電源電位ＶＤＤが共通電位Ｖｃｏｍを下回ったときに、トランジスター素子１３８を介して、共通電極９７とグランドＧＮＤとの間を導通させることができる。このため、例えば、外部電源９の意図しない遮断が発生して電源電位ＶＤＤが共通電位Ｖｃｏｍを下回って低下したときに、共通電極９７とグランドＧＮＤとの間が導通する。このため、電源電位ＶＤＤの供給が停止したときであっても、画素７８に貯まった電荷を放電することができる。このため、液晶パネル６１における焼き付き現象の発生を低く抑えることができる。この結果、液晶パネル６１の劣化を軽減しやすくすることができる。
【００６０】
なお、第１実施形態では、共通電位発生回路１３３と、スイッチング回路１３４とが、１つのドライバーＩＣ１１７内に組み込まれている。しかしながら、パネル駆動回路５の構成は、これに限定されない。パネル駆動回路５の構成としては、例えば、共通電位発生回路１３３及びスイッチング回路１３４のいずれか一方を、ドライバーＩＣ１１７とは別に実装する構成も採用され得る。さらに、パネル駆動回路５の構成としては、例えば、共通電位発生回路１３３と、スイッチング回路１３４とを、それぞれ、ドライバーＩＣ１１７とは別に実装する構成も採用され得る。
しかしながら、共通電位発生回路１３３とスイッチング回路１３４とが、１つのドライバーＩＣ１１７内に組み込まれている構成は、共通電位発生回路１３３とスイッチング回路１３４とを、それぞれ個別に実装する手間を軽減することができる点で好ましい。
また、スイッチング回路１３４を液晶パネル６１上の回路に実装する構成も採用され得る。
【００６１】
また、第１実施形態では、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１３４と共通電極９７との接続を、それぞれ個別に行う方法が採用されている。しかしながら、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１３４と共通電極９７との接続は、これに限定されない。共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１３４と共通電極９７との接続としては、例えば、共通電位発生回路１３３の出力側とコレクター端子１５３とを、ドライバーＩＣ１１７内で互いに接続しておく方法も採用され得る。
これにより、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１３４と共通電極９７との接続を、それぞれ個別に行う手間を軽減することができる。さらに、ドライバーＩＣ１１７において、出力端子１３７及び端子１４３のいずれか一方を省略することができる。
これに対し、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１３４と共通電極９７との接続を、ドライバーＩＣ１１７の外側でそれぞれ個別に行う本形態では、スイッチング回路１３４を使用するか否かを選択することができる。この結果、ドライバーＩＣ１１７における汎用性を高めやすくすることができる。
【００６２】
（第２実施形態）
第２実施形態について説明する。
第２実施形態におけるパネル駆動回路５は、図１０に示すように、スイッチング回路１６１を有している。第２実施形態におけるパネル駆動回路５では、第１実施形態におけるパネル駆動回路５のスイッチング回路１３４がスイッチング回路１６１に替えられている。
第２実施形態におけるプロジェクター１は、スイッチング回路１３４がスイッチング回路１６１に替えられていることを除いては、第１実施形態におけるプロジェクター１と同様の構成を有している。このため、以下においては、第１実施形態と同一の構成については、第１実施形態と同一の符号を付して詳細な説明を省略する。
【００６３】
スイッチング回路１６１は、ツェナーダイオード素子１６３と、トランジスター素子１３８と、抵抗素子１４２と、を有している。なお、スイッチング回路１６１では、スイッチング回路１３４における抵抗素子１４１（図８）が省略されている。
ツェナーダイオード素子１６３は、電源配線１１９に接続されている。ツェナーダイオード素子１６３は、電源電位ＶＤＤに対して逆方向接続されている。ツェナーダイオード素子１６３は、定電圧ダイオード素子であり、逆方向に印加される電位がツェナー電位を超えている場合に、逆方向の電流が流れる。他方で、ツェナーダイオード素子１６３は、逆方向に印加される電位がツェナー電位を下回っている場合に、電流が略遮断される。
トランジスター素子１３８のベース端子１５１は、ツェナーダイオード素子１６３と抵抗素子１４２との間に接続されている。
第２実施形態においても、第１実施形態と同様の効果が得られる。
【００６４】
本実施形態では、ツェナー電位ＺＤは、図１１に示すように、液晶７５の駆動に適した電源電位ＶＤＤと共通電位Ｖｃｏｍとの間に設定されている。
このため、電力の供給が遮断されたタイミングｔ１から電源電位ＶＤＤが共通電位Ｖｃｏｍを下回るタイミングｔ２までの間のタイミングｔｚにおいて、電源電位ＶＤＤがツェナー電位ＺＤを下回る。
この結果、このタイミングｔｚにおいて、トランジスター素子１３８のコレクター端子１５３とエミッター端子１５５との間が導通状態となる。つまり、第２実施形態では、画素７８に貯まっている電荷の放電開始のタイミングを、第１実施形態のタイミングｔ２からタイミングｔｚに早めることができる。
このため、第２実施形態では、第１実施形態に比較して、画素７８に貯まっている電荷を一層放電しやすくすることができる。これにより、液晶パネル６１における焼き付き現象の発生を一層低く抑えることができるので、液晶パネル６１の劣化を一層軽減しやすくすることができる。
【００６５】
なお、第２実施形態では、共通電位発生回路１３３と、スイッチング回路１６１とが、１つのドライバーＩＣ１１７内に組み込まれている。しかしながら、パネル駆動回路５の構成は、これに限定されない。パネル駆動回路５の構成としては、例えば、共通電位発生回路１３３及びスイッチング回路１６１のいずれか一方を、ドライバーＩＣ１１７とは別に実装する構成も採用され得る。さらに、パネル駆動回路５の構成としては、例えば、共通電位発生回路１３３と、スイッチング回路１６１とを、それぞれ、ドライバーＩＣ１１７とは別に実装する構成も採用され得る。
しかしながら、共通電位発生回路１３３とスイッチング回路１６１とが、１つのドライバーＩＣ１１７内に組み込まれている構成は、共通電位発生回路１３３とスイッチング回路１６１とを、それぞれ個別に実装する手間を軽減することができる点で好ましい。
また、スイッチング回路１６１を液晶パネル６１上の回路に実装する構成も採用され得る。
【００６６】
また、第２実施形態では、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６１と共通電極９７との接続を、それぞれ個別に行う方法が採用されている。しかしながら、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６１と共通電極９７との接続は、これに限定されない。共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６１と共通電極９７との接続としては、例えば、共通電位発生回路１３３の出力側とコレクター端子１５３とを、ドライバーＩＣ１１７内で互いに接続しておく方法も採用され得る。
これにより、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６１と共通電極９７との接続を、それぞれ個別に行う手間を軽減することができる。さらに、ドライバーＩＣ１１７において、出力端子１３７及び端子１４３のいずれか一方を省略することができる。
これに対し、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６１と共通電極９７との接続を、ドライバーＩＣ１１７の外側でそれぞれ個別に行う本形態では、スイッチング回路１６１を使用するか否かを選択することができる。この結果、ドライバーＩＣ１１７における汎用性を高めやすくすることができる。
【００６７】
（第３実施形態）
第３実施形態について説明する。
第３実施形態におけるパネル駆動回路５は、図１２に示すように、スイッチング回路１６５を有している。第３実施形態におけるパネル駆動回路５では、第１実施形態におけるパネル駆動回路５のスイッチング回路１３４がスイッチング回路１６５に替えられている。
スイッチング回路１６５は、ダイオード素子１６６を有している。スイッチング回路１６５では、第１実施形態におけるスイッチング回路１３４のトランジスター素子１３８が、ダイオード素子１６６に替えられている。このことを除いては、第３実施形態におけるプロジェクター１は、第１実施形態におけるプロジェクター１と同様の構成を有している。このため、以下においては、第１実施形態と同一の構成については、第１実施形態と同一の符号を付して詳細な説明を省略する。
【００６８】
ダイオード素子１６６の一方の端子１６６ａは、抵抗素子１４１を介して電源配線１１９に接続されている。換言すれば、ダイオード素子１６６の一方の端子１６６ａは、抵抗素子１４１と抵抗素子１４２との間に接続されている。
ダイオード素子１６６の他方の端子１６６ｂは、ドライバーＩＣ１１７に設けられた端子１６７に接続されている。液晶パネル６１の共通電極９７は、ドライバーＩＣ１１７の端子１６７に接続される。
なお、ダイオード素子１６６の順方向は、他方の端子１６６ｂから一方の端子１６６ａに向かう方向である。
第３実施形態では、例えば、外部電源９の意図しない遮断が発生して電源電位ＶＤＤの供給が停止したときであっても、画素７８に貯まった電荷が、共通電極９７からダイオード素子１６６を介してグランドＧＮＤに放電することができる。このため、液晶パネル６１における焼き付き現象の発生を低く抑えることができる。この結果、液晶パネル６１の劣化を軽減しやすくすることができる。
【００６９】
抵抗素子１４１及び抵抗素子１４２のそれぞれの抵抗値の決定方法としては、例えば、次のような決定方法が採用され得る。
ダイオード素子１６６の一方の端子１６６ａの電圧が、共通電位発生回路１３３の出力電圧可変幅の最大電圧よりも高くなる様に、かつ、ダイオード素子１６６の順電圧降下を考慮した上で、抵抗素子１４１及び抵抗素子１４２のそれぞれの抵抗値の分圧比を決めた上で、液晶パネル６１として許される消費電流値以下の最適範囲で決定する。
このとき、抵抗素子１４１及び抵抗素子１４２のそれぞれの抵抗値の和となる合成抵抗値を通じて電源電位ＶＤＤが消費される為、前述の分圧比を満たした上で電源電位ＶＤＤ消費が最小限となる値が望ましい。
しかし、抵抗素子１４２の抵抗値は画素７８に貯まった電荷の放電経路に直列に配置された抵抗でもある為、放電インピーダンスと電源電位ＶＤＤよりの消費電流をトレードオフして決定される。
【００７０】
なお、第３実施形態では、共通電位発生回路１３３と、スイッチング回路１６５とが、１つのドライバーＩＣ１１７内に組み込まれている。しかしながら、パネル駆動回路５の構成は、これに限定されない。パネル駆動回路５の構成としては、例えば、共通電位発生回路１３３及びスイッチング回路１６５のいずれか一方を、ドライバーＩＣ１１７とは別に実装する構成も採用され得る。さらに、パネル駆動回路５の構成としては、例えば、共通電位発生回路１３３と、スイッチング回路１６５とを、それぞれ、ドライバーＩＣ１１７とは別に実装する構成も採用され得る。
しかしながら、共通電位発生回路１３３とスイッチング回路１６５とが、１つのドライバーＩＣ１１７内に組み込まれている構成は、共通電位発生回路１３３とスイッチング回路１６５とを、それぞれ個別に実装する手間を軽減することができる点で好ましい。
また、スイッチング回路１６５を液晶パネル６１上の回路に実装する構成も採用され得る。
【００７１】
また、第３実施形態では、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６５と共通電極９７との接続を、それぞれ個別に行う方法が採用されている。しかしながら、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６５と共通電極９７との接続は、これに限定されない。共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６５と共通電極９７との接続としては、例えば、共通電位発生回路１３３の出力側と他方の端子１６６ｂとを、ドライバーＩＣ１１７内で互いに接続しておく方法も採用され得る。
これにより、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６５と共通電極９７との接続を、それぞれ個別に行う手間を軽減することができる。さらに、ドライバーＩＣ１１７において、出力端子１３７及び端子１６７のいずれか一方を省略することができる。
これに対し、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６５と共通電極９７との接続を、ドライバーＩＣ１１７の外側でそれぞれ個別に行う本形態では、スイッチング回路１６５を使用するか否かを選択することができる。この結果、ドライバーＩＣ１１７における汎用性を高めやすくすることができる。
【００７２】
（第４実施形態）
第４実施形態について説明する。
第４実施形態におけるパネル駆動回路５は、図１３に示すように、スイッチング回路１６９を有している。第４実施形態におけるパネル駆動回路５では、第２実施形態におけるパネル駆動回路５のスイッチング回路１６１がスイッチング回路１６９に替えられている。
スイッチング回路１６９は、ダイオード素子１６６を有している。スイッチング回路１６９では、第２実施形態におけるスイッチング回路１６１のトランジスター素子１３８が、ダイオード素子１６６に替えられている。このことを除いては、第４実施形態におけるプロジェクター１は、第２実施形態におけるプロジェクター１と同様の構成を有している。このため、以下においては、第２実施形態と同一の構成については、第２実施形態と同一の符号を付して詳細な説明を省略する。
【００７３】
ダイオード素子１６６の一方の端子１６６ａは、ツェナーダイオード素子１６３を介して電源配線１１９に接続されている。換言すれば、ダイオード素子１６６の一方の端子１６６ａは、ツェナーダイオード素子１６３と抵抗素子１４２との間に接続されている。
ダイオード素子１６６の他方の端子１６６ｂは、ドライバーＩＣ１１７に設けられた端子１６７に接続されている。液晶パネル６１の共通電極９７は、ドライバーＩＣ１１７の端子１６７に接続される。
なお、ダイオード素子１６６の順方向は、他方の端子１６６ｂから一方の端子１６６ａに向かう方向である。
第４実施形態では、例えば、外部電源９の意図しない遮断が発生して電源電位ＶＤＤの供給が停止したときであっても、画素７８に貯まった電荷が、共通電極９７からダイオード素子１６６を介してグランドＧＮＤに放電することができる。このため、液晶パネル６１における焼き付き現象の発生を低く抑えることができる。この結果、液晶パネル６１の劣化を軽減しやすくすることができる。
【００７４】
抵抗素子１４２の抵抗値の決定においては、抵抗素子１４２の抵抗値を通じて電源電位ＶＤＤが消費される為、電源電位ＶＤＤ消費が最小限となる値が望ましい。
しかし、抵抗素子１４２の抵抗値は画素７８に貯まった電荷の放電経路に直列に配置された抵抗でもある為、放電インピーダンスと電源電位ＶＤＤよりの消費電流をトレードオフして決定される。
【００７５】
なお、第４実施形態では、共通電位発生回路１３３と、スイッチング回路１６９とが、１つのドライバーＩＣ１１７内に組み込まれている。しかしながら、パネル駆動回路５の構成は、これに限定されない。パネル駆動回路５の構成としては、例えば、共通電位発生回路１３３及びスイッチング回路１６９のいずれか一方を、ドライバーＩＣ１１７とは別に実装する構成も採用され得る。さらに、パネル駆動回路５の構成としては、例えば、共通電位発生回路１３３と、スイッチング回路１６９とを、それぞれ、ドライバーＩＣ１１７とは別に実装する構成も採用され得る。
しかしながら、共通電位発生回路１３３とスイッチング回路１６９とが、１つのドライバーＩＣ１１７内に組み込まれている構成は、共通電位発生回路１３３とスイッチング回路１６９とを、それぞれ個別に実装する手間を軽減することができる点で好ましい。
また、スイッチング回路１６９を液晶パネル６１上の回路に実装する構成も採用され得る。
【００７６】
また、第４実施形態では、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６９と共通電極９７との接続を、それぞれ個別に行う方法が採用されている。しかしながら、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６９と共通電極９７との接続は、これに限定されない。共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６９と共通電極９７との接続としては、例えば、共通電位発生回路１３３の出力側と他方の端子１６６ｂとを、ドライバーＩＣ１１７内で互いに接続しておく方法も採用され得る。
これにより、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６９と共通電極９７との接続を、それぞれ個別に行う手間を軽減することができる。さらに、ドライバーＩＣ１１７において、出力端子１３７及び端子１６７のいずれか一方を省略することができる。
これに対し、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６９と共通電極９７との接続を、ドライバーＩＣ１１７の外側でそれぞれ個別に行う本形態では、スイッチング回路１６９を使用するか否かを選択することができる。この結果、ドライバーＩＣ１１７における汎用性を高めやすくすることができる。
【００７７】
また、第１〜第４実施形態では、それぞれ、ライトバルブとして、透過型の液晶パネル６１が採用されている。しかしながら、液晶パネル６１は、透過型に限定されず、反射型も採用され得る。
また、本実施形態では、液晶パネル６１をプロジェクター１に適用した例を説明したが、液晶パネル６１が適用され得る電子機器はプロジェクター１に限定されない。液晶パネル６１は、例えば、各種ディスプレイ、携帯電話機などの電子機器にも表示装置として適用され得る。
また、本実施形態では、液晶７５の駆動方式としてＶＡ型の駆動方式が採用されているが、駆動方式はこれに限定されない。液晶７５の駆動方式は、ＴＮ（Twisted Nematic）型、ＩＰＳ（In Plane Switching）型、ＦＦＳ（Fringe Field Switching）型等の種々の方式も採用され得る。
【符号の説明】
【００７８】
１…プロジェクター、３…制御部、５…パネル駆動回路、７…電源部、９…外部電源、１３…画像形成部、２１…ＣＰＵ、６１…液晶パネル、７１…素子基板、７３…対向基板、７５…液晶、７８…画素、８１…走査線駆動回路、８３…信号線駆動回路、９３…画素電極、９７…共通電極、１１０…ライトバルブユニット、１１５…ＦＰＣ、１１７…ドライバーＩＣ、１１９…電源配線、１３１…信号電位発生回路、１３２…走査電位発生回路、１３３…共通電位発生回路、１３４…スイッチング回路、１３５…出力端子、１３６…出力端子、１３７…出力端子、１３８…トランジスター素子、１４１…抵抗素子、１４２…抵抗素子、１４３…端子、１５１…ベース端子、１５３…コレクター端子、１５５…エミッター端子、１６１…スイッチング回路、１６３…ツェナーダイオード素子、１６５…スイッチング回路、１６６…ダイオード素子、１６６ａ…一方の端子、１６６ｂ…他方の端子、１６７…端子、１６９…スイッチング回路、ＧＮＤ…グランド、ＶＤＤ…電源電位、Ｖｃｏｍ…共通電位、ＺＤ…ツェナー電位。
【技術分野】
【０００１】
本発明は、液晶装置の駆動回路、液晶装置、電子機器等に関する。
【背景技術】
【０００２】
従来から、画像を表示することができる画像表示装置の１つとして液晶装置が知られている。液晶装置では、画像を表示することができる領域である表示領域が複数の画素に区分されている。そして、液晶装置では、液晶を駆動する単位である画素ごとに、液晶に印加する電圧を制御することによって、表示領域における画像が形成され得る。このような液晶装置は、例えば、テレビ受像機やディスプレイなどの表示装置や、プロジェクターのライトバルブなどに適用され得る。
このような液晶装置では、従来、液晶と、この液晶に電圧を印加するための一対の電極とによって構成される容量（以下、液晶容量と呼ぶ）に貯まった電荷を放電するスイッチング素子を有するものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１４６０８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
液晶容量に貯まった電荷は、残像の発生の原因になったり、所謂焼き付きの発生の原因になったりする。
上記特許文献１に記載された液晶装置では、液晶装置の電源をオフする直前にスイッチング素子を動作させることによって、液晶容量に貯まった電荷を放電することができる。これにより、液晶容量に貯まった電荷に起因する残像の発生を低く抑えることができる。また、この液晶装置では、焼き付きの発生も低く抑えることができ、液晶装置の劣化を防止しやすくすることができる。
しかしながら、この液晶装置では、停電などの意図しない電源の遮断が発生したときには、電荷の放電を行うことができない。
つまり、従来の液晶装置では、劣化を軽減することが困難であるという課題がある。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現され得る。
【０００６】
［適用例１］画素電極と共通電極との間に液晶が挟持される液晶装置の駆動回路であって、前記共通電極に供給する共通電位を発生する共通電位発生部と、前記共通電位発生部の出力部に電気的に接続されると共に、電源に電気的に接続され、前記電源の高電位電源電位が前記共通電位を下回っている状態において、前記共通電極と前記電源の低電位電源との間を導通させるスイッチング回路と、を備えることを特徴とする液晶装置の駆動回路。
【０００７】
この適用例の駆動回路が適用され得る液晶装置は、画素電極と共通電極との間に液晶が挟持されている。
この液晶装置の駆動回路は、共通電位発生部と、スイッチング回路と、を有する。
共通電位発生部は、共通電極に供給する共通電位を発生する。
スイッチング回路は、共通電位発生部の出力部に電気的に接続されると共に、電源に電気的に接続されている。
この液晶装置の駆動回路では、スイッチング回路は、電源の高電位電源電位が共通電位を下回っている状態において、共通電極と電源の低電位電源との間を導通させる。
この液晶装置の駆動回路では、例えば、電源の意図しない遮断が発生して電源からの高電位電源電位が共通電位を下回って低下したときに、スイッチング回路によって共通電極と電源の低電位電源との間が導通する。このため、例えば、低電位電源をグランドにすれば、電源が停止したときであっても、液晶や画素電極及び共通電極の一対の電極に貯まった電荷を放電することができる。この結果、液晶装置の劣化を軽減しやすくすることができる。
【０００８】
［適用例２］上記の液晶装置の駆動回路であって、前記スイッチング回路は、前記高電位電源電位に基づいて機能するトランジスター素子を有しており、前記トランジスター素子は、前記高電位電源電位が前記共通電位を下回っている状態において、前記共通電極と前記低電位電源との間を導通させ、且つ、前記高電位電源電位が前記共通電位以上である状態において、前記共通電極と前記低電位電源との間の導通を切断する、ことを特徴とする液晶装置の駆動回路。
【０００９】
この適用例では、スイッチング回路は、トランジスター素子を有している。トランジスター素子は、高電位電源電位に基づいて機能する。
トランジスター素子は、高電位電源電位が共通電位を下回っている状態において、共通電極と低電位電源との間を導通させる。また、トランジスター素子は、高電位電源電位が共通電位以上である状態において、共通電極と低電位電源との間の導通を切断する。
上記の構成により、電源からの高電位電源電位の供給が停止したときであっても、液晶や一対の電極に貯まった電荷を放電することができる。この結果、液晶装置の劣化を軽減しやすくすることができる。
【００１０】
［適用例３］上記の液晶装置の駆動回路であって、前記トランジスター素子が、ＰＮＰ型のトランジスター素子である、ことを特徴とする液晶装置の駆動回路。
【００１１】
この適用例では、トランジスター素子が、ＰＮＰ型のトランジスター素子である。
このトランジスター素子によって、電源からの高電位電源電位の供給が停止している状態において、共通電極と低電位電源との間を導通させることができる。
【００１２】
［適用例４］上記の液晶装置の駆動回路であって、前記共通電位発生部と前記スイッチング回路とが、１つの半導体装置に包含されている、ことを特徴とする液晶装置の駆動回路。
【００１３】
この適用例では、共通電位発生部とスイッチング回路とが、１つの半導体装置に包含されているので、それぞれを個別に設ける手間を軽減することができる。
【００１４】
［適用例５］上記の液晶装置の駆動回路であって、前記半導体装置は、前記共通電位発生部から前記共通電位を前記共通電極に対して出力するための出力端子を有し、前記トランジスター素子は、前記共通電位発生部と前記出力端子との間に電気的に接続されている、ことを特徴とする液晶装置の駆動回路。
【００１５】
この適用例では、半導体装置は、共通電位発生部から共通電位を共通電極に対して出力するための出力端子を有している。そして、トランジスター素子は、共通電位発生部と出力端子との間に電気的に接続されている。
上記の構成により、共通電極を出力端子に電気的に接続することによって、共通電極とトランジスター素子とを電気的に接続することができる。この結果、それぞれを個別に接続する手間を軽減することができる。
【００１６】
［適用例６］上記の液晶装置の駆動回路であって、前記半導体装置は、前記共通電位発生部から前記共通電位を前記共通電極に対して出力するための出力端子と、前記トランジスター素子に電気的に接続されており、前記共通電極を接続するための端子と、を有する、ことを特徴とする液晶装置の駆動回路。
【００１７】
この適用例では、半導体装置は、共通電位発生部から共通電位を共通電極に対して出力するための出力端子を有している。また、半導体装置は、トランジスター素子に電気的に接続された端子を有している。トランジスター素子に電気的に接続されているこの端子は、共通電極を接続するための端子である。
つまり、この液晶装置の駆動回路では、共通電位発生部と共通電極との接続と、トランジスター素子と共通電極との接続とが、半導体装置の外側で互いに個別に行われる。この構成により、この液晶装置の駆動回路において、スイッチング回路を使用するか否かを選択することができる。この結果、液晶装置の駆動回路における汎用性を高めやすくすることができる。
【００１８】
［適用例７］画素電極と共通電極との間に液晶が挟持される液晶装置の駆動回路であって、高電位電源電位が供給される高電位電源ラインと、前記高電位電源電位よりも低い低電位電源電位が供給される低電位電源ラインと、前記共通電極に供給する共通電位を発生する共通電位発生部と、前記共通電位発生部の出力部と前記低電位電源ラインとの間に電気的に接続されたトランジスター素子と、を有し、前記トランジスター素子のベースは、第１抵抗素子を介して前記高電位電源ラインに電気的に接続され、前記トランジスター素子のエミッターは、前記低電位電源ラインに電気的に接続され、且つ、第２抵抗素子を介して前記ベースに電気的に接続され、前記トランジスター素子のコレクターは、前記共通電位発生部の前記出力部に電気的に接続されている、ことを特徴とする液晶装置の駆動回路。
【００１９】
この適用例の駆動回路が適用され得る液晶装置は、画素電極と共通電極との間に液晶が挟持されている。
この液晶装置の駆動回路は、高電位電源ラインと、低電位電源ラインと、共通電位発生部と、トランジスター素子と、を有する。
高電位電源ラインは、高電位電源電位が供給される配線である。
低電位電源ラインは、高電位電源電位よりも低い低電位電源電位が供給される配線である。
共通電位発生部は、共通電極に供給する共通電位を発生する。共通電位発生部は、高電位電源ラインを介して入力される高電位電源電位に基づいて、共通電位を発生する。
トランジスター素子は、共通電位発生部の出力部と低電位電源ラインとの間に電気的に接続されている。
この液晶装置の駆動回路では、トランジスター素子のベースは、第１抵抗素子を介して高電位電源ラインに電気的に接続されている。トランジスター素子のエミッターは、低電位電源ラインに電気的に接続され、且つ、第２抵抗素子を介してトランジスター素子のベースに電気的に接続されている。トランジスター素子のコレクターは、共通電位発生部の出力部に電気的に接続されている。
この液晶装置の駆動回路では、高電位電源電位が共通電位を下回ったときに、トランジスター素子を介して、共通電極と低電位電源ラインとの間を導通させることができる。このため、例えば、低電位電源ラインをグランドに接地すれば、電源の意図しない遮断が発生して電源からの高電位電源電位が共通電位を下回って低下したときに、共通電極とグランドとの間が導通する。このため、電源からの高電位電源電位の供給が停止したときであっても、液晶や液晶を挟持する一対の電極に貯まった電荷を放電することができる。この結果、液晶装置の劣化を軽減しやすくすることができる。
この液晶装置の駆動回路では、高電位電源電位が共通電位以上であるときに、トランジスター素子によって、共通電極と低電位電源ラインとの間の導通が切断される。このため、この状態において、液晶装置の駆動に対する支障を低く抑えやすくすることができる。
【００２０】
［適用例８］画素電極と共通電極との間に液晶が挟持される液晶装置の駆動回路であって、高電位電源電位が供給される高電位電源ラインと、前記高電位電源電位よりも低い低電位電源電位が供給される低電位電源ラインと、前記共通電極に供給する共通電位を発生する共通電位発生部と、前記共通電位発生部の出力部と前記低電位電源ラインとの間に電気的に接続されたトランジスター素子と、を有し、前記トランジスター素子のベースは、ツェナーダイオード素子を介して前記高電位電源ラインに電気的に接続され、前記トランジスター素子のエミッターは、前記低電位電源ラインに電気的に接続され、且つ、抵抗素子を介して前記ベースに電気的に接続され、前記トランジスター素子のコレクターは、前記共通電位発生部の前記出力部に電気的に接続されている、ことを特徴とする液晶装置の駆動回路。
【００２１】
この適用例の駆動回路が適用され得る液晶装置は、画素電極と共通電極との間に液晶が挟持されている。
この液晶装置の駆動回路は、高電位電源ラインと、低電位電源ラインと、共通電位発生部と、トランジスター素子と、を有する。
高電位電源ラインは、高電位電源電位が供給される配線である。
低電位電源ラインは、高電位電源電位よりも低い低電位電源電位が供給される配線である。
共通電位発生部は、共通電極に供給する共通電位を発生する。共通電位発生部は、高電位電源ラインを介して入力される高電位電源電位に基づいて、共通電位を発生する。
トランジスター素子は、共通電位発生部の出力部と低電位電源ラインとの間に電気的に接続されている。
この液晶装置の駆動回路では、トランジスター素子のベースは、ツェナーダイオード素子を介して高電位電源ラインに電気的に接続されている。トランジスター素子のエミッターは、低電位電源ラインに電気的に接続され、且つ、抵抗素子を介してトランジスター素子のベースに電気的に接続されている。トランジスター素子のコレクターは、共通電位発生部の出力部に電気的に接続されている。
この液晶装置の駆動回路では、高電位電源電位が共通電位を下回る前に、高電位電源電位がツェナー電位を下回ったときに、トランジスター素子を介して、共通電極と電位電源ライとの間を導通させることができる。このため、例えば、低電位電源ラインをグランドに接地すれば、電源の意図しない遮断が発生して電源からの高電位電源電位がツェナー電位を下回って低下したときに、共通電極とグランドとの間が導通する。このため、電源からの高電位電源電位の供給が停止したときであっても、液晶や液晶を挟持する一対の電極に貯まった電荷を放電することができる。この結果、液晶装置の劣化を軽減しやすくすることができる。
また、この液晶装置の駆動回路では、ツェナーダイオード素子により、共通電極とグランドとの間が導通するタイミングを早めやすくすることができる。
なお、この液晶装置の駆動回路では、高電位電源電位が共通電位以上であるときに、トランジスター素子によって、共通電極と低電位電源ラインとの間の導通が切断される。このため、この状態において、液晶装置の駆動に対する支障を低く抑えやすくすることができる。
【００２２】
［適用例９］上記の液晶装置の駆動回路を有する、ことを特徴とする液晶装置。
【００２３】
この適用例の液晶装置は、電源が停止したときであっても、液晶や一対の電極に貯まった電荷を放電することができる駆動回路を有している。このため、液晶装置の劣化を軽減しやすくすることができる。
【００２４】
［適用例１０］上記の液晶装置を有する、ことを特徴とする電子機器。
【００２５】
この適用例の電子機器は、液晶装置の劣化を軽減しやすくすることができる液晶装置を有する。このため、この電子機器では、劣化を軽減しやすくすることができる。
【図面の簡単な説明】
【００２６】
【図１】本実施形態におけるプロジェクターの主要構成を示すブロック図。
【図２】本実施形態における画像形成部の主要構成を示す図。
【図３】本実施形態における画像形成パネルを示す斜視図。
【図４】図３中のＡ−Ａ線における断面図。
【図５】本実施形態における液晶パネルを示す平面図。
【図６】本実施形態における液晶パネルの等価回路図。
【図７】本実施形態におけるライトバルブユニットを示す平面図。
【図８】第１実施形態におけるドライバーＩＣの主要構成を示すブロック図。
【図９】第１実施形態における電源電位と共通電位との変化の例を示す図。
【図１０】第２実施形態におけるドライバーＩＣの主要構成を示すブロック図。
【図１１】第２実施形態における電源電位と共通電位との変化の例を示す図。
【図１２】第３実施形態におけるドライバーＩＣの主要構成を示すブロック図。
【図１３】第４実施形態におけるドライバーＩＣの主要構成を示すブロック図。
【発明を実施するための形態】
【００２７】
実施形態について、電子機器の１つであるプロジェクターを例に、図面を参照しながら説明する。
本実施形態におけるプロジェクター１は、主要構成を示すブロック図である図１に示すように、光学系２と、制御部３と、画像処理部４と、パネル駆動回路５と、電源部７と、を有している。プロジェクター１は、図示しない外部装置から入力される画像信号に応じた画像を、光学系２を介してスクリーン８などに投射することができる。
【００２８】
光学系２は、画像信号に基づいた画像を形成し、形成した画像をスクリーン８などに投射する。制御部３は、画像信号に基づいて、パネル駆動回路５を介して光学系２の駆動を制御する。
なお、プロジェクター１では、外部電源９から入力される交流電力が、電源部７によって直流電力に変換される。電源部７は、光学系２、制御部３及びパネル駆動回路５のそれぞれに直流電力を供給する。このとき、電源部７は、外部電源９から入力される電圧を、光学系２、制御部３及びパネル駆動回路５のそれぞれに適合する電圧に変圧してから、光学系２、制御部３及びパネル駆動回路５のそれぞれに直流電力を供給する。
本実施形態では、電源部７は、外部電源９から入力される電力に基づいて、光学系２、制御部３及びパネル駆動回路５のそれぞれに供給する直流電力を生成する。電源部７は、外部電源９からの電力の供給が遮断されると、直流電力を生成することができない。つまり、プロジェクター１は、外部電源９からの電力の供給が遮断されると、機能することができなくなる。
【００２９】
光学系２は、ランプ１１と、画像形成部１３と、投射レンズ部１５と、を有している。
ランプ１１は、画像形成部１３や投射レンズ部１５を経てスクリーン８に向けて射出される投射光１７を発生する。ランプ１１としては、例えば、高圧水銀ランプやメタルハライドランプなどが採用され得る。
画像形成部１３は、後述する液晶パネルなどを有している。画像形成部１３は、制御部３からパネル駆動回路５を介して入力される画像データなどに基づいて液晶パネルに画像を形成する。画像形成部１３には、ランプ１１からの光が照射される。このため、画像形成部１３に形成された画像は、ランプ１１からの光によって投射レンズ部１５に投影される。
投射レンズ部１５には、ランプ１１からの光が画像形成部１３を経て入射される。投射レンズ部１５は、入射された光を広げる方向に屈折させて、投射光１７として射出する。このため、画像形成部１３に形成された画像は、拡大された状態でスクリーン８に投射され得る。
【００３０】
制御部３は、例えば、マイクロコンピューターで構成され、ＣＰＵ（Central Processing Unit）２１と、メモリー部２２と、を有している。
ＣＰＵ２１は、メモリー部２２に格納されている制御プログラムに従って、プロジェクター１の動作を統括制御する。メモリー部２２は、フラッシュメモリー等のＲＯＭ（Read Only Memory）や、ＲＡＭ（Random Access Memory）等を含んでいる。ＲＯＭには、ＣＰＵ２１が実行する制御プログラムなどが格納されている。ＲＡＭは、ＣＰＵ２１によって実行される制御プログラムを一時的に展開したり、各種設定値等を一時的に格納したりする。
画像処理部４には、画像信号が入力される。画像処理部４は、制御部３からの指示に基づいて、画像信号を画像データに変換する。画像信号から変換された画像データは、パネル駆動回路５に出力される。
パネル駆動回路５は、入力された画像データに応じて、画像形成部１３の駆動を制御する。
【００３１】
ここで、画像形成部１３の構成について、詳細を説明する。
画像形成部１３は、主要構成を示す図である図２に示すように、分光部３１と、３つの画像形成パネル３３と、クロスダイクロイックプリズム３５と、を有している。
分光部３１には、ランプ１１からの光４１が入射される。分光部３１は、光４１から、赤系（Ｒ）の色の光４１Ｒ、緑系（Ｇ）の色の光４１Ｇ、及び青系（Ｂ）の色の光４１Ｂのそれぞれを分離する。
ここで、Ｒの色は、純粋な赤の色相に限定されず、橙等を含む。Ｇの色は、純粋な緑の色相に限定されず、青緑や黄緑等を含む。Ｂの色は、純粋な青の色相に限定されず、青紫や青緑等を含む。他の観点から、Ｒの色を呈する光４１Ｒは、光の波長のピークが、可視光領域で５７０ｎｍ以上の範囲にある光であると定義され得る。また、Ｇの色を呈する光４１Ｇは、光の波長のピークが５００ｎｍ〜５６５ｎｍの範囲にある光であると定義され得る。Ｂの色を呈する光４１Ｂは、光の波長のピークが４１５ｎｍ〜４９５ｎｍの範囲にある光であると定義され得る。
【００３２】
分光部３１は、ダイクロイックミラー４３と、ダイクロイックミラー４５と、反射ミラー４７と、反射ミラー４８と、反射ミラー４９と、を有している。光４１は、光軸５１ａに沿って分光部３１に入射する。
ダイクロイックミラー４３は、光軸５１ａと交差する位置に設けられている。ダイクロイックミラー４３は、光軸５１ａの方向に対して傾斜している。ダイクロイックミラー４３は、光４１のうちで、Ｒの光４１Ｒを透過させ、Ｇの光４１Ｇ及びＢの光４１Ｂを反射させることができる。
従って、ダイクロイックミラー４３によって、光４１からＲの光４１Ｒが分離され得る。他方で、Ｇの光４１Ｇ及びＢの光４１Ｂが混合した光５３が、ダイクロイックミラー４３によって、光４１から分離され得る。
ダイクロイックミラー４３を透過した光４１Ｒは、光軸５１ａに沿って反射ミラー４７へ導かれる。
他方で、ダイクロイックミラー４３によって反射された光５３は、光軸５１ａが光軸５１ｂに変えられてから、ダイクロイックミラー４５へ導かれる。
【００３３】
ダイクロイックミラー４５は、光軸５１ｂと交差する位置に設けられている。ダイクロイックミラー４５は、光軸５１ｂの方向に対して傾斜している。ダイクロイックミラー４５は、光５３のうちで、Ｂの光４１Ｂを透過させ、Ｇの光４１Ｇを反射させることができる。従って、ダイクロイックミラー４５によって、光５３からＧの光４１ＧとＢの光４１Ｂとが分離され得る。
ダイクロイックミラー４５を透過した光４１Ｂは、光軸５１ｂに沿って反射ミラー４８へ導かれる。
他方で、ダイクロイックミラー４５によって反射された光４１Ｇは、光軸５１ｂが光軸５１ｃに変えられる。
【００３４】
反射ミラー４７は、光４１Ｒの光軸５１ａと交差する位置に設けられている。反射ミラー４７は、光軸５１ａの方向に対して傾斜している。光４１Ｒは、反射ミラー４７で反射することによって、光軸５１ａが光軸５１ｄに変えられる。
反射ミラー４８は、光４１Ｂの光軸５１ｂと交差する位置に設けられている。反射ミラー４８は、光軸５１ｂの方向に対して傾斜している。光４１Ｂは、反射ミラー４８によって光軸５１ｂが光軸５１ｅに変えられてから、反射ミラー４９に導かれる。
反射ミラー４９は、光４１Ｂの光軸５１ｅと交差する位置に設けられている。反射ミラー４９は、光軸５１ｅの方向に対して傾斜している。光４１Ｂは、反射ミラー４９で反射することによって、光軸５１ｅが光軸５１ｆに変えられる。
【００３５】
クロスダイクロイックプリズム３５は、光軸５１ｃ、光軸５１ｄ及び光軸５１ｆの交点に重なる位置に設けられている。クロスダイクロイックプリズム３５は、面３５ａと、面３５ｂと、面３５ｃと、面３５ｄと、を有している。
面３５ａは、反射ミラー４７側に向けられている。面３５ｂは、ダイクロイックミラー４５側に向けられている。面３５ｃは、反射ミラー４９側に向けられている。
画像形成パネル３３は、光４１Ｒ，４１Ｇ及び４１Ｂごとに設けられている。つまり、プロジェクター１は、光４１Ｒに対応する画像形成パネル３３と、光４１Ｇに対応する画像形成パネル３３と、光４１Ｂに対応する画像形成パネル３３と、を有している。なお、以下において、画像形成パネル３３を光４１Ｒ，４１Ｇ及び４１Ｂごとに識別する場合には、画像形成パネル３３は、画像形成パネル３３Ｒ、画像形成パネル３３Ｇ及び画像形成パネル３３Ｂと表記される。
画像形成パネル３３Ｒ、画像形成パネル３３Ｇ及び画像形成パネル３３Ｂは、相互に同じ仕様の画像形成パネル３３が採用され得る。
【００３６】
画像形成パネル３３Ｒは、面３５ａと反射ミラー４７との間において、光軸５１ｄに交差する位置に設けられている。画像形成パネル３３Ｒは、面３５ａに対向している。
画像形成パネル３３Ｇは、面３５ｂとダイクロイックミラー４５との間において、光軸５１ｃに交差する位置に設けられている。画像形成パネル３３Ｇは、面３５ｂに対向している。
画像形成パネル３３Ｂは、面３５ｃと反射ミラー４９との間において、光軸５１ｆに交差する位置に設けられている。画像形成パネル３３Ｂは、面３５ｃに対向している。
【００３７】
ここで、画像形成パネル３３は、後述する透過型の液晶パネルを有しており、ライトバルブとしてプロジェクター１に適用されている。
画像形成パネル３３の液晶パネルは、後述する複数の画素と、画素ごとに駆動が制御される液晶と、を有している。画像形成パネル３３の液晶パネルは、複数の画素に入射された光の偏光状態を、画素ごとに変化させることができる。
なお、分光部３１と各画像形成パネル３３との間には、図示しない偏光板が設けられている。また、各画像形成パネル３３とクロスダイクロイックプリズム３５との間にも、図示しない偏光板が設けられている。つまり、本実施形態では、画像形成パネル３３ごとに、画像形成パネル３３を挟んで互いに対向する一対の偏光板が設けられる。
偏光板には、それぞれ、透過軸がある。偏光板は、透過軸の方向に偏光軸を有する光を透過させることができる。画像形成パネル３３を挟んで互いに対向する一対の偏光板は、互いに透過軸が交差する状態で設けられる。
この構成により、画像形成パネル３３では、液晶パネルの複数の画素に入射された光の偏光状態を画素ごとに変化させることによって、画像形成パネル３３を透過した光で画像を形成することができる。
【００３８】
画像形成パネル３３を透過した光は、クロスダイクロイックプリズム３５に導かれる。
画像形成パネル３３Ｒを透過した光４１Ｒは、面３５ａからクロスダイクロイックプリズム３５に入射する。
画像形成パネル３３Ｇを透過した光４１Ｇは、面３５ｂからクロスダイクロイックプリズム３５に入射する。
画像形成パネル３３Ｂを透過した光４１Ｂは、面３５ｃからクロスダイクロイックプリズム３５に入射する。
このため、面３５ａには、Ｒの画像が投影され、面３５ｂには、Ｇの画像が投影され、面３５ｃには、Ｂの画像が投影され得る。
【００３９】
クロスダイクロイックプリズム３５に入射した光４１Ｒ，４１Ｇ及び４１Ｂは、クロスダイクロイックプリズム３５によって合成される。つまり、クロスダイクロイックプリズム３５によって、Ｒの画像、Ｇの画像及びＢの画像が合成され得る。
クロスダイクロイックプリズム３５によって合成された光４１Ｒ，４１Ｇ及び４１Ｂは、画像光５５としてクロスダイクロイックプリズム３５の面３５ｄから出射される。
面３５ｄから出射された画像光５５は、投射レンズ部１５へ導かれてから、投射レンズ部１５に入射する。投射レンズ部１５に入射した画像光５５は、投射光１７（図１）としてスクリーン８などに投射され得る。
【００４０】
ここで、画像形成パネル３３の構成について、詳細を説明する。
画像形成パネル３３は、斜視図である図３に示すように、入射面５７を有している。入射面５７は、図２に示す光源の一例であるランプ１１から射出された光４１（光４１Ｒ，４１Ｇ，４１Ｂ）が入射する面である。また、画像形成パネル３３は、図３中のＡ−Ａ線における断面図である図４に示すように、射出面５９を有している。画像形成パネル３３において、射出面５９は、入射面５７とは反対側の面である。射出面５９は、図２に示す画像形成部１３において、クロスダイクロイックプリズム３５側に向けられている。
【００４１】
また、画像形成パネル３３は、図４に示すように、液晶パネル６１と、防塵用基板６３と、防塵用基板６５と、を有している。液晶パネル６１は、素子基板７１と、対向基板７３と、液晶７５と、シール材７７と、を有している。
素子基板７１には、入射面５７側すなわち液晶７５側に、後述するスイッチング素子などが設けられている。
対向基板７３は、素子基板７１よりも入射面５７側で素子基板７１に対向し、且つ素子基板７１との間に隙間を有した状態で設けられている。対向基板７３には、射出面５９側すなわち液晶７５側に、後述する共通電極などが設けられている。
なお、本実施形態では、素子基板７１は、平面視で、対向基板７３よりもはみ出ている。素子基板７１において、対向基板７３よりもはみ出た領域は、張出領域７１ａと呼ばれる。張出領域７１ａは、図３に示すように、対向基板７３の輪郭に沿って周状に設けられている。張出領域７１ａは、平面視で、対向基板７３を外側から囲んでいる。
【００４２】
液晶７５は、図４に示すように、素子基板７１及び対向基板７３の間に挟持されており、画像形成パネル３３の周縁よりも内側で表示領域を囲むシール材７７によって、素子基板７１及び対向基板７３の間に封止されている。本実施形態では、液晶７５の駆動方式として、ＶＡ（Vertical Alignment）型の駆動方式が採用されている。
防塵用基板６３は、素子基板７１よりも射出面５９側、すなわち液晶７５側とは反対側に設けられている。
防塵用基板６５は、対向基板７３よりも入射面５７側、すなわち液晶７５側とは反対側に設けられている。
プロジェクター１では、素子基板７１や対向基板７３にごみなどの異物が付着すると、スクリーン８などに異物が投影されてしまうことがある。素子基板７１や対向基板７３と異物との間に防塵用基板６３や防塵用基板６５を介在させることによって、異物がデフォーカスされる。これにより、投写画像において、異物の投影像を目立ちにくくすることができる。
【００４３】
ここで、液晶パネル６１には、液晶パネル６１の平面図である図５に示すように、複数の画素７８が設定されている。複数の画素７８は、領域７９内で、図中のＸ方向及びＹ方向に配列しており、Ｘ方向を行方向とし、Ｙ方向を列方向とするマトリクスＭを構成している。図５では、構成をわかりやすく示すため、画素７８が誇張され、且つ画素７８の個数が減じられている。
なお、領域７９は、画像が形成（表示）される領域に相当する。このため、以下において、領域７９は、画像形成領域７９と表記される。
本実施形態では、Ｙ方向に沿って並ぶ複数の画素７８が、１つの画素列７８Ｃを構成している。また、Ｘ方向に沿って並ぶ複数の画素７８が、１つの画素行７８Ｌを構成している。この観点から、Ｘ方向は、画素行７８Ｌが延在する方向であるともみなされ得る。また、Ｙ方向は、画素列７８Ｃが延在する方向であるともみなされ得る。
【００４４】
また、液晶パネル６１は、走査線駆動回路８１と、信号線駆動回路８３と、封止材８５と、端子電極８７と、複数の走査線Ｔと、複数の信号線Ｓと、を有している。
なお、走査線駆動回路８１と、信号線駆動回路８３と、端子電極８７とは、後述するスイッチング素子と同様に、素子基板７１に形成されている。図５では、構成をわかりやすく示すため、端子電極８７が誇張され、且つ端子電極８７の個数が減じられている。
なお、本実施形態では、Ｘ方向は、走査線Ｔが延在する方向に相当している。Ｙ方向は、信号線Ｓが延在する方向に相当している。
【００４５】
走査線駆動回路８１は、各走査線Ｔに選択信号を供給する。信号線駆動回路８３は、各信号線Ｓにデータ信号（画像データ）を供給する。
端子電極８７は、ＦＰＣ（Flexible Printed Circuit）などの外部配線を接続するための端子である。端子電極８７と走査線駆動回路８１との間や、端子電極８７と信号線駆動回路８３との間は、配線８９を介して電気的に接続されている。
シール材７７には、注入口７７ａが形成されている。注入口７７ａは、液晶７５のセル内への導入路である。注入口７７ａは、環状に設けられるシール材７７の一部を欠いた構成を有しており、セル内とセル外とを連通させる。
本実施形態では、液晶７５のセル内への注入方法として、減圧注入法が採用されている。減圧注入法とは、注入口７７ａと液晶７５とを真空に近い減圧環境下で当接させてから、減圧環境の圧力を上昇させることによってセル内に液晶７５を注入する方法である。
注入口７７ａは、封止材８５によって塞がれている。これにより、液晶７５は、セル内に封止されている。
なお、セル内への液晶７５の注入方法は、減圧注入法に限定されず、滴下法（ＯＤＦ（One Drop Fill）とも呼ばれる）も採用され得る。滴下法が採用される場合、注入口７７ａ及び封止材８５は省略され得る。
【００４６】
複数の走査線Ｔ及び複数の信号線Ｓは、液晶パネル６１の等価回路図である図６に示すように、格子状に配線されている。複数の走査線Ｔは、Ｙ方向に互いに間隔をあけた状態で、Ｘ方向に沿って延びている。複数の信号線Ｓは、Ｘ方向に互いに間隔をあけた状態で、Ｙ方向に沿って延びている。各画素７８は、各走査線Ｔと各信号線Ｓとの交差に対応して設定されている。
各信号線Ｓは、Ｙ方向に沿って並ぶ複数の画素７８すなわち各画素列７８Ｃ（図５）に対応している。各走査線Ｔは、Ｘ方向に沿って並ぶ複数の画素７８すなわち各画素行７８Ｌ（図５）に対応している。
また、液晶パネル６１は、画素７８ごとに、スイッチング素子の１つであるＴＦＴ（Thin Film Transistor）素子９１と、画素電極９３と、共通電極９７と、を有している。なお、共通電極９７は、マトリクスＭを構成する複数の画素７８間にまたがって一連した状態で設けられている。つまり、共通電極９７は、マトリクスＭを構成する複数の画素７８に平面視で重なる領域に設けられており、複数の画素７８間にわたって共通して機能する。
【００４７】
ＴＦＴ素子９１のゲート電極は、対応する走査線Ｔに電気的に接続されている。ＴＦＴ素子９１のソース電極は、対応する信号線Ｓに電気的に接続されている。各画素７８において、ＴＦＴ素子９１のドレイン電極は、画素電極９３に電気的に接続されている。
各画素７８において、画素電極９３と共通電極９７とは、画素電極９３と共通電極９７との間に電界を形成する一対の電極を構成している。液晶７５（図４）は、画素電極９３と共通電極９７との間に介在している。本実施形態では、画素電極９３と共通電極９７とは、互いに対向している。
ＴＦＴ素子９１は、このＴＦＴ素子９１に電気的に接続される走査線Ｔに選択信号が供給されるとオン状態となる。このとき、このＴＦＴ素子９１に電気的に接続される信号線Ｓからデータ信号が供給され、画素電極９３がデータ信号の大きさに応じた電位に保たれる。このとき、共通電極９７を画素電極９３の電位とは異なる電位に保つと、画素電極９３と共通電極９７との間に電位差が発生する。これにより、画素７８ごとに、画素電極９３と共通電極９７との間に電界を発生させることができる。
【００４８】
液晶パネル６１では、画素電極９３と共通電極９７との間に電圧を印加すると、画素電極９３と共通電極９７との間に電界が発生する。この電界によって液晶７５の配向状態を画素７８ごとに変化させることができる。つまり、画像形成パネル３３では、液晶７５に印加する電圧を画素７８ごとに変化させることによって、液晶７５の配向状態を画素７８ごとに変化させることができる。
本実施形態では、液晶７５に電圧が印加されると、液晶７５がオン状態になる。他方で、液晶７５に印加される電圧が解除されると、液晶７５がオフ状態になる。
プロジェクター１では、図２に示す画像形成部１３に光４１を照射した状態で、各液晶パネル６１における液晶７５の配向状態を画素７８ごとに変化させることにより、表示が制御される。液晶７５の配向状態は、画素電極９３の電位と共通電極９７の電位との差（以下、駆動電圧と呼ぶ）によって変化し得る。
【００４９】
上述した画像形成パネル３３は、図７に示すように、フレーム１１１に収容された状態で、ライトバルブユニット１１０としてプロジェクター１に組み込まれている。本実施形態では、画像形成パネル３３とフレーム１１１とは、接着剤１１２を介して互いに固着している。接着剤１１２は、画像形成パネル３３の側面と、フレーム１１１の内側の側壁部との間に設けられている。接着剤１１２としては、例えば、シリコーン樹脂系の接着剤が採用され得る。
フレーム１１１は、ねじ孔１１３を有している。ライトバルブユニット１１０は、フレーム１１１のねじ孔１１３に挿入されたねじ（図示せず）を介してプロジェクター１に取り付けられている。
【００５０】
なお、ライトバルブユニット１１０では、ＦＰＣ１１５が設けられている。ＦＰＣ１１５は、液晶パネル６１の端子電極８７（図５）に電気的に接続されており、フレーム１１１の内側から外側に延びている。
ＦＰＣ１１５には、液晶パネル６１を駆動するためのドライバーＩＣ（Integrated Circuit）１１７が実装されている。
前述したパネル駆動回路５（図１）は、ドライバーＩＣ１１７の主要構成を示すブロック図である図８に示すように、ドライバーＩＣ１１７内に組み込まれている。ドライバーＩＣ１１７には、図１に示す電源部７から、図８に示す電源配線１１９を介して電源電位ＶＤＤが付与される。なお、電源配線１１９の高電位側は、電源電位ＶＤＤとされている。また、電源配線１１９の低電位側は、グランドＧＮＤに接地されており、グランド電位とされている。
【００５１】
（第１実施形態）
第１実施形態におけるパネル駆動回路５は、図８に示すように、信号電位発生回路１３１と、走査電位発生回路１３２と、共通電位発生回路１３３と、スイッチング回路１３４と、を有している。
信号電位発生回路１３１と、走査電位発生回路１３２と、共通電位発生回路１３３と、スイッチング回路１３４とは、互いに並列して電源配線１１９に接続されている。このため、パネル駆動回路５に付与される電源電位ＶＤＤは、信号電位発生回路１３１、走査電位発生回路１３２、共通電位発生回路１３３及びスイッチング回路１３４のそれぞれに入力される。
【００５２】
信号電位発生回路１３１は、付与される電源電位ＶＤＤに基づいて、各信号線Ｓに出力するための信号電位Ｖｓを発生する。この信号電位Ｖｓは、ドライバーＩＣ１１７に設けられた出力端子１３５を介して信号線駆動回路８３に出力される。なお、信号線駆動回路８３において、高電位側の信号電位Ｖｓに対極する低電位ＶＳＳ側は、グランドＧＮＤに接地されている。つまり、信号線駆動回路８３において、低電位ＶＳＳはグランド電位とされている。
走査電位発生回路１３２は、付与される電源電位ＶＤＤに基づいて、各走査線Ｔに出力するための走査電位Ｖｔを発生する。この走査電位Ｖｔは、ドライバーＩＣ１１７に設けられた出力端子１３６を介して走査線駆動回路８１に出力される。なお、走査線駆動回路８１において、高電位側の走査電位Ｖｔに対極する低電位ＶＳＳ側は、グランドＧＮＤに接地されている。つまり、走査線駆動回路８１において、低電位ＶＳＳはグランド電位とされている。
【００５３】
走査線駆動回路８１は、複数の走査線Ｔのいずれかにパルス状の選択信号を出力するときに、走査電位Ｖｔとグランド電位との差である電圧の選択信号を出力する。
このとき、信号線駆動回路８３は、選択信号が出力された画素行７８Ｌに表示させるべき画像に対応する画像信号を複数の信号線Ｓに出力する。このときの画像信号の電圧は、信号電位Ｖｓとグランド電位との差である。
【００５４】
共通電位発生回路１３３は、付与される電源電位ＶＤＤに基づいて、共通電極９７に出力するための電位である共通電位Ｖｃｏｍを発生する。ドライバーＩＣ１１７には、共通電位発生回路１３３から共通電位Ｖｃｏｍを出力するための出力端子１３７が設けられている。液晶パネル６１の共通電極９７は、ドライバーＩＣ１１７の出力端子１３７に接続される。これにより、共通電位発生回路１３３からの共通電位Ｖｃｏｍは、液晶パネル６１の共通電極９７に付与される。
スイッチング回路１３４は、スイッチング素子の１つであるトランジスター素子１３８と、抵抗素子１４１と、抵抗素子１４２と、を有している。
本実施形態では、トランジスター素子１３８として、ＰＮＰ型のトランジスターが採用されている。
【００５５】
トランジスター素子１３８のベース端子１５１は、抵抗素子１４１を介して電源配線１１９に接続されている。
トランジスター素子１３８のコレクター端子１５３は、ドライバーＩＣ１１７に設けられた端子１４３に接続されている。液晶パネル６１の共通電極９７は、ドライバーＩＣ１１７の端子１４３に接続される。これにより、トランジスター素子１３８のコレクター端子１５３と液晶パネル６１の共通電極９７とが、互いに電気的に接続される。
トランジスター素子１３８のエミッター端子１５５は、抵抗素子１４２を介してトランジスター素子１３８のベース端子１５１に接続されている。また、トランジスター素子１３８のエミッター端子１５５は、グランドＧＮＤにも接続されている。そして、トランジスター素子１３８のベース端子１５１は、抵抗素子１４２を介してグランドＧＮＤにも接続されている。
なお、抵抗素子１４１の抵抗値としては、例えば、１ｋΩが採用され得る。また、抵抗素子１４１の抵抗値としては、例えば、１０ｋΩが採用され得る。
【００５６】
上記の構成を有するプロジェクター１では、図１に示す外部電源９からの電力の供給が遮断されると、図８に示すドライバーＩＣ１１７への電源電位ＶＤＤの供給が停止する。ドライバーＩＣ１１７への電源電位ＶＤＤの供給が停止すると、液晶パネル６１の駆動を制御することができなくなる。
ここで、液晶パネル６１では、一般的に、液晶７５の駆動に起因して、画素７８に電荷が貯まりやすい。画素７８に貯まった電荷は、焼き付き現象などの要因になることがある。このため、液晶パネル６１の駆動を停止するときには、画素７８に貯まった電荷を放電させてから液晶パネル６１の駆動を停止する処理（オフシーケンス処理）が行われる。オフシーケンス処理によって、焼き付き現象の発生を低く抑えやすくすることができる。
ところが、ドライバーＩＣ１１７への電源電位ＶＤＤの供給の停止が、例えば停電などの意図しないもの、つまり不可抗力によるものであるときには、オフシーケンス処理を実施することができない。
【００５７】
本実施形態では、電源電位ＶＤＤの意図しない低下が発生したときに、画素７８に貯まっている電荷をスイッチング回路１３４によって放電させることができる。
図１に示す外部電源９からの電力の供給が遮断されると、電源電位ＶＤＤは、図９に示すように、電力の供給が遮断されたタイミングｔ１から時間の経過とともに徐々に低下していく。
そして、共通電位Ｖｃｏｍも、タイミングｔ１から時間の経過とともに徐々に低下していく。このとき、共通電位Ｖｃｏｍの低下にかかる傾きは、電源電位ＶＤＤの低下にかかる傾きよりも小さい。このため、本実施形態では、タイミングｔ２において、電源電位ＶＤＤが共通電位Ｖｃｏｍを下回る。つまり、本実施形態では、タイミングｔ２において、電源電位ＶＤＤが共通電位Ｖｃｏｍよりも低くなる。
【００５８】
このときに、図８に示すトランジスター素子１３８のコレクター端子１５３とエミッター端子１５５との間が導通状態となる。これにより、コレクター端子１５３とエミッター端子１５５との間に、図９に示すように、電流Ｉｃｅが流れ得る。
画素７８に貯まっている電荷は、この電流Ｉｃｅが流れる間に、共通電極９７からコレクター端子１５３及びエミッター端子１５５をこの順に経由してグランドＧＮＤに至る経路で放電され得る。
また、このとき、画素７８に貯まっている電荷は、共通電極９７からコレクター端子１５３、ベース端子１５１及び抵抗素子１４２をこの順に経由してグランドＧＮＤに至る経路でも放電され得る。なお、共通電極９７からコレクター端子１５３、ベース端子１５１及び抵抗素子１４２を経由してグランドＧＮＤに至る経路において、コレクター端子１５３とベース端子１５１との間は、トランジスター素子１３８の寄生ダイオードである。
【００５９】
本実施形態において、電源部７及び外部電源９のそれぞれが電源に対応し、共通電極９７が一方の電極に対応し、電源電位ＶＤＤが高電位電源電位に対応し、共通電位Ｖｃｏｍが共通電位に対応し、グランドＧＮＤが低電位電源に対応し、共通電位発生回路１３３が共通電位発生部に対応している。また、ドライバーＩＣ１１７が半導体装置に対応し、出力端子１３７が出力端子に対応し、端子１４３が一方の電極を接続するための端子に対応し、抵抗素子１４１が第１抵抗素子に対応し、抵抗素子１４２が第２抵抗素子に対応し、ライトバルブユニット１１０が液晶装置に対応している。
本実施形態では、電源電位ＶＤＤが共通電位Ｖｃｏｍを下回ったときに、トランジスター素子１３８を介して、共通電極９７とグランドＧＮＤとの間を導通させることができる。このため、例えば、外部電源９の意図しない遮断が発生して電源電位ＶＤＤが共通電位Ｖｃｏｍを下回って低下したときに、共通電極９７とグランドＧＮＤとの間が導通する。このため、電源電位ＶＤＤの供給が停止したときであっても、画素７８に貯まった電荷を放電することができる。このため、液晶パネル６１における焼き付き現象の発生を低く抑えることができる。この結果、液晶パネル６１の劣化を軽減しやすくすることができる。
【００６０】
なお、第１実施形態では、共通電位発生回路１３３と、スイッチング回路１３４とが、１つのドライバーＩＣ１１７内に組み込まれている。しかしながら、パネル駆動回路５の構成は、これに限定されない。パネル駆動回路５の構成としては、例えば、共通電位発生回路１３３及びスイッチング回路１３４のいずれか一方を、ドライバーＩＣ１１７とは別に実装する構成も採用され得る。さらに、パネル駆動回路５の構成としては、例えば、共通電位発生回路１３３と、スイッチング回路１３４とを、それぞれ、ドライバーＩＣ１１７とは別に実装する構成も採用され得る。
しかしながら、共通電位発生回路１３３とスイッチング回路１３４とが、１つのドライバーＩＣ１１７内に組み込まれている構成は、共通電位発生回路１３３とスイッチング回路１３４とを、それぞれ個別に実装する手間を軽減することができる点で好ましい。
また、スイッチング回路１３４を液晶パネル６１上の回路に実装する構成も採用され得る。
【００６１】
また、第１実施形態では、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１３４と共通電極９７との接続を、それぞれ個別に行う方法が採用されている。しかしながら、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１３４と共通電極９７との接続は、これに限定されない。共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１３４と共通電極９７との接続としては、例えば、共通電位発生回路１３３の出力側とコレクター端子１５３とを、ドライバーＩＣ１１７内で互いに接続しておく方法も採用され得る。
これにより、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１３４と共通電極９７との接続を、それぞれ個別に行う手間を軽減することができる。さらに、ドライバーＩＣ１１７において、出力端子１３７及び端子１４３のいずれか一方を省略することができる。
これに対し、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１３４と共通電極９７との接続を、ドライバーＩＣ１１７の外側でそれぞれ個別に行う本形態では、スイッチング回路１３４を使用するか否かを選択することができる。この結果、ドライバーＩＣ１１７における汎用性を高めやすくすることができる。
【００６２】
（第２実施形態）
第２実施形態について説明する。
第２実施形態におけるパネル駆動回路５は、図１０に示すように、スイッチング回路１６１を有している。第２実施形態におけるパネル駆動回路５では、第１実施形態におけるパネル駆動回路５のスイッチング回路１３４がスイッチング回路１６１に替えられている。
第２実施形態におけるプロジェクター１は、スイッチング回路１３４がスイッチング回路１６１に替えられていることを除いては、第１実施形態におけるプロジェクター１と同様の構成を有している。このため、以下においては、第１実施形態と同一の構成については、第１実施形態と同一の符号を付して詳細な説明を省略する。
【００６３】
スイッチング回路１６１は、ツェナーダイオード素子１６３と、トランジスター素子１３８と、抵抗素子１４２と、を有している。なお、スイッチング回路１６１では、スイッチング回路１３４における抵抗素子１４１（図８）が省略されている。
ツェナーダイオード素子１６３は、電源配線１１９に接続されている。ツェナーダイオード素子１６３は、電源電位ＶＤＤに対して逆方向接続されている。ツェナーダイオード素子１６３は、定電圧ダイオード素子であり、逆方向に印加される電位がツェナー電位を超えている場合に、逆方向の電流が流れる。他方で、ツェナーダイオード素子１６３は、逆方向に印加される電位がツェナー電位を下回っている場合に、電流が略遮断される。
トランジスター素子１３８のベース端子１５１は、ツェナーダイオード素子１６３と抵抗素子１４２との間に接続されている。
第２実施形態においても、第１実施形態と同様の効果が得られる。
【００６４】
本実施形態では、ツェナー電位ＺＤは、図１１に示すように、液晶７５の駆動に適した電源電位ＶＤＤと共通電位Ｖｃｏｍとの間に設定されている。
このため、電力の供給が遮断されたタイミングｔ１から電源電位ＶＤＤが共通電位Ｖｃｏｍを下回るタイミングｔ２までの間のタイミングｔｚにおいて、電源電位ＶＤＤがツェナー電位ＺＤを下回る。
この結果、このタイミングｔｚにおいて、トランジスター素子１３８のコレクター端子１５３とエミッター端子１５５との間が導通状態となる。つまり、第２実施形態では、画素７８に貯まっている電荷の放電開始のタイミングを、第１実施形態のタイミングｔ２からタイミングｔｚに早めることができる。
このため、第２実施形態では、第１実施形態に比較して、画素７８に貯まっている電荷を一層放電しやすくすることができる。これにより、液晶パネル６１における焼き付き現象の発生を一層低く抑えることができるので、液晶パネル６１の劣化を一層軽減しやすくすることができる。
【００６５】
なお、第２実施形態では、共通電位発生回路１３３と、スイッチング回路１６１とが、１つのドライバーＩＣ１１７内に組み込まれている。しかしながら、パネル駆動回路５の構成は、これに限定されない。パネル駆動回路５の構成としては、例えば、共通電位発生回路１３３及びスイッチング回路１６１のいずれか一方を、ドライバーＩＣ１１７とは別に実装する構成も採用され得る。さらに、パネル駆動回路５の構成としては、例えば、共通電位発生回路１３３と、スイッチング回路１６１とを、それぞれ、ドライバーＩＣ１１７とは別に実装する構成も採用され得る。
しかしながら、共通電位発生回路１３３とスイッチング回路１６１とが、１つのドライバーＩＣ１１７内に組み込まれている構成は、共通電位発生回路１３３とスイッチング回路１６１とを、それぞれ個別に実装する手間を軽減することができる点で好ましい。
また、スイッチング回路１６１を液晶パネル６１上の回路に実装する構成も採用され得る。
【００６６】
また、第２実施形態では、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６１と共通電極９７との接続を、それぞれ個別に行う方法が採用されている。しかしながら、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６１と共通電極９７との接続は、これに限定されない。共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６１と共通電極９７との接続としては、例えば、共通電位発生回路１３３の出力側とコレクター端子１５３とを、ドライバーＩＣ１１７内で互いに接続しておく方法も採用され得る。
これにより、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６１と共通電極９７との接続を、それぞれ個別に行う手間を軽減することができる。さらに、ドライバーＩＣ１１７において、出力端子１３７及び端子１４３のいずれか一方を省略することができる。
これに対し、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６１と共通電極９７との接続を、ドライバーＩＣ１１７の外側でそれぞれ個別に行う本形態では、スイッチング回路１６１を使用するか否かを選択することができる。この結果、ドライバーＩＣ１１７における汎用性を高めやすくすることができる。
【００６７】
（第３実施形態）
第３実施形態について説明する。
第３実施形態におけるパネル駆動回路５は、図１２に示すように、スイッチング回路１６５を有している。第３実施形態におけるパネル駆動回路５では、第１実施形態におけるパネル駆動回路５のスイッチング回路１３４がスイッチング回路１６５に替えられている。
スイッチング回路１６５は、ダイオード素子１６６を有している。スイッチング回路１６５では、第１実施形態におけるスイッチング回路１３４のトランジスター素子１３８が、ダイオード素子１６６に替えられている。このことを除いては、第３実施形態におけるプロジェクター１は、第１実施形態におけるプロジェクター１と同様の構成を有している。このため、以下においては、第１実施形態と同一の構成については、第１実施形態と同一の符号を付して詳細な説明を省略する。
【００６８】
ダイオード素子１６６の一方の端子１６６ａは、抵抗素子１４１を介して電源配線１１９に接続されている。換言すれば、ダイオード素子１６６の一方の端子１６６ａは、抵抗素子１４１と抵抗素子１４２との間に接続されている。
ダイオード素子１６６の他方の端子１６６ｂは、ドライバーＩＣ１１７に設けられた端子１６７に接続されている。液晶パネル６１の共通電極９７は、ドライバーＩＣ１１７の端子１６７に接続される。
なお、ダイオード素子１６６の順方向は、他方の端子１６６ｂから一方の端子１６６ａに向かう方向である。
第３実施形態では、例えば、外部電源９の意図しない遮断が発生して電源電位ＶＤＤの供給が停止したときであっても、画素７８に貯まった電荷が、共通電極９７からダイオード素子１６６を介してグランドＧＮＤに放電することができる。このため、液晶パネル６１における焼き付き現象の発生を低く抑えることができる。この結果、液晶パネル６１の劣化を軽減しやすくすることができる。
【００６９】
抵抗素子１４１及び抵抗素子１４２のそれぞれの抵抗値の決定方法としては、例えば、次のような決定方法が採用され得る。
ダイオード素子１６６の一方の端子１６６ａの電圧が、共通電位発生回路１３３の出力電圧可変幅の最大電圧よりも高くなる様に、かつ、ダイオード素子１６６の順電圧降下を考慮した上で、抵抗素子１４１及び抵抗素子１４２のそれぞれの抵抗値の分圧比を決めた上で、液晶パネル６１として許される消費電流値以下の最適範囲で決定する。
このとき、抵抗素子１４１及び抵抗素子１４２のそれぞれの抵抗値の和となる合成抵抗値を通じて電源電位ＶＤＤが消費される為、前述の分圧比を満たした上で電源電位ＶＤＤ消費が最小限となる値が望ましい。
しかし、抵抗素子１４２の抵抗値は画素７８に貯まった電荷の放電経路に直列に配置された抵抗でもある為、放電インピーダンスと電源電位ＶＤＤよりの消費電流をトレードオフして決定される。
【００７０】
なお、第３実施形態では、共通電位発生回路１３３と、スイッチング回路１６５とが、１つのドライバーＩＣ１１７内に組み込まれている。しかしながら、パネル駆動回路５の構成は、これに限定されない。パネル駆動回路５の構成としては、例えば、共通電位発生回路１３３及びスイッチング回路１６５のいずれか一方を、ドライバーＩＣ１１７とは別に実装する構成も採用され得る。さらに、パネル駆動回路５の構成としては、例えば、共通電位発生回路１３３と、スイッチング回路１６５とを、それぞれ、ドライバーＩＣ１１７とは別に実装する構成も採用され得る。
しかしながら、共通電位発生回路１３３とスイッチング回路１６５とが、１つのドライバーＩＣ１１７内に組み込まれている構成は、共通電位発生回路１３３とスイッチング回路１６５とを、それぞれ個別に実装する手間を軽減することができる点で好ましい。
また、スイッチング回路１６５を液晶パネル６１上の回路に実装する構成も採用され得る。
【００７１】
また、第３実施形態では、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６５と共通電極９７との接続を、それぞれ個別に行う方法が採用されている。しかしながら、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６５と共通電極９７との接続は、これに限定されない。共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６５と共通電極９７との接続としては、例えば、共通電位発生回路１３３の出力側と他方の端子１６６ｂとを、ドライバーＩＣ１１７内で互いに接続しておく方法も採用され得る。
これにより、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６５と共通電極９７との接続を、それぞれ個別に行う手間を軽減することができる。さらに、ドライバーＩＣ１１７において、出力端子１３７及び端子１６７のいずれか一方を省略することができる。
これに対し、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６５と共通電極９７との接続を、ドライバーＩＣ１１７の外側でそれぞれ個別に行う本形態では、スイッチング回路１６５を使用するか否かを選択することができる。この結果、ドライバーＩＣ１１７における汎用性を高めやすくすることができる。
【００７２】
（第４実施形態）
第４実施形態について説明する。
第４実施形態におけるパネル駆動回路５は、図１３に示すように、スイッチング回路１６９を有している。第４実施形態におけるパネル駆動回路５では、第２実施形態におけるパネル駆動回路５のスイッチング回路１６１がスイッチング回路１６９に替えられている。
スイッチング回路１６９は、ダイオード素子１６６を有している。スイッチング回路１６９では、第２実施形態におけるスイッチング回路１６１のトランジスター素子１３８が、ダイオード素子１６６に替えられている。このことを除いては、第４実施形態におけるプロジェクター１は、第２実施形態におけるプロジェクター１と同様の構成を有している。このため、以下においては、第２実施形態と同一の構成については、第２実施形態と同一の符号を付して詳細な説明を省略する。
【００７３】
ダイオード素子１６６の一方の端子１６６ａは、ツェナーダイオード素子１６３を介して電源配線１１９に接続されている。換言すれば、ダイオード素子１６６の一方の端子１６６ａは、ツェナーダイオード素子１６３と抵抗素子１４２との間に接続されている。
ダイオード素子１６６の他方の端子１６６ｂは、ドライバーＩＣ１１７に設けられた端子１６７に接続されている。液晶パネル６１の共通電極９７は、ドライバーＩＣ１１７の端子１６７に接続される。
なお、ダイオード素子１６６の順方向は、他方の端子１６６ｂから一方の端子１６６ａに向かう方向である。
第４実施形態では、例えば、外部電源９の意図しない遮断が発生して電源電位ＶＤＤの供給が停止したときであっても、画素７８に貯まった電荷が、共通電極９７からダイオード素子１６６を介してグランドＧＮＤに放電することができる。このため、液晶パネル６１における焼き付き現象の発生を低く抑えることができる。この結果、液晶パネル６１の劣化を軽減しやすくすることができる。
【００７４】
抵抗素子１４２の抵抗値の決定においては、抵抗素子１４２の抵抗値を通じて電源電位ＶＤＤが消費される為、電源電位ＶＤＤ消費が最小限となる値が望ましい。
しかし、抵抗素子１４２の抵抗値は画素７８に貯まった電荷の放電経路に直列に配置された抵抗でもある為、放電インピーダンスと電源電位ＶＤＤよりの消費電流をトレードオフして決定される。
【００７５】
なお、第４実施形態では、共通電位発生回路１３３と、スイッチング回路１６９とが、１つのドライバーＩＣ１１７内に組み込まれている。しかしながら、パネル駆動回路５の構成は、これに限定されない。パネル駆動回路５の構成としては、例えば、共通電位発生回路１３３及びスイッチング回路１６９のいずれか一方を、ドライバーＩＣ１１７とは別に実装する構成も採用され得る。さらに、パネル駆動回路５の構成としては、例えば、共通電位発生回路１３３と、スイッチング回路１６９とを、それぞれ、ドライバーＩＣ１１７とは別に実装する構成も採用され得る。
しかしながら、共通電位発生回路１３３とスイッチング回路１６９とが、１つのドライバーＩＣ１１７内に組み込まれている構成は、共通電位発生回路１３３とスイッチング回路１６９とを、それぞれ個別に実装する手間を軽減することができる点で好ましい。
また、スイッチング回路１６９を液晶パネル６１上の回路に実装する構成も採用され得る。
【００７６】
また、第４実施形態では、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６９と共通電極９７との接続を、それぞれ個別に行う方法が採用されている。しかしながら、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６９と共通電極９７との接続は、これに限定されない。共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６９と共通電極９７との接続としては、例えば、共通電位発生回路１３３の出力側と他方の端子１６６ｂとを、ドライバーＩＣ１１７内で互いに接続しておく方法も採用され得る。
これにより、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６９と共通電極９７との接続を、それぞれ個別に行う手間を軽減することができる。さらに、ドライバーＩＣ１１７において、出力端子１３７及び端子１６７のいずれか一方を省略することができる。
これに対し、共通電位発生回路１３３と共通電極９７との接続、及びスイッチング回路１６９と共通電極９７との接続を、ドライバーＩＣ１１７の外側でそれぞれ個別に行う本形態では、スイッチング回路１６９を使用するか否かを選択することができる。この結果、ドライバーＩＣ１１７における汎用性を高めやすくすることができる。
【００７７】
また、第１〜第４実施形態では、それぞれ、ライトバルブとして、透過型の液晶パネル６１が採用されている。しかしながら、液晶パネル６１は、透過型に限定されず、反射型も採用され得る。
また、本実施形態では、液晶パネル６１をプロジェクター１に適用した例を説明したが、液晶パネル６１が適用され得る電子機器はプロジェクター１に限定されない。液晶パネル６１は、例えば、各種ディスプレイ、携帯電話機などの電子機器にも表示装置として適用され得る。
また、本実施形態では、液晶７５の駆動方式としてＶＡ型の駆動方式が採用されているが、駆動方式はこれに限定されない。液晶７５の駆動方式は、ＴＮ（Twisted Nematic）型、ＩＰＳ（In Plane Switching）型、ＦＦＳ（Fringe Field Switching）型等の種々の方式も採用され得る。
【符号の説明】
【００７８】
１…プロジェクター、３…制御部、５…パネル駆動回路、７…電源部、９…外部電源、１３…画像形成部、２１…ＣＰＵ、６１…液晶パネル、７１…素子基板、７３…対向基板、７５…液晶、７８…画素、８１…走査線駆動回路、８３…信号線駆動回路、９３…画素電極、９７…共通電極、１１０…ライトバルブユニット、１１５…ＦＰＣ、１１７…ドライバーＩＣ、１１９…電源配線、１３１…信号電位発生回路、１３２…走査電位発生回路、１３３…共通電位発生回路、１３４…スイッチング回路、１３５…出力端子、１３６…出力端子、１３７…出力端子、１３８…トランジスター素子、１４１…抵抗素子、１４２…抵抗素子、１４３…端子、１５１…ベース端子、１５３…コレクター端子、１５５…エミッター端子、１６１…スイッチング回路、１６３…ツェナーダイオード素子、１６５…スイッチング回路、１６６…ダイオード素子、１６６ａ…一方の端子、１６６ｂ…他方の端子、１６７…端子、１６９…スイッチング回路、ＧＮＤ…グランド、ＶＤＤ…電源電位、Ｖｃｏｍ…共通電位、ＺＤ…ツェナー電位。
【特許請求の範囲】
【請求項１】
画素電極と共通電極との間に液晶が挟持される液晶装置の駆動回路であって、
前記共通電極に供給する共通電位を発生する共通電位発生部と、
前記共通電位発生部の出力部に電気的に接続されると共に、電源に電気的に接続され、前記電源の高電位電源電位が前記共通電位を下回っている状態において、前記共通電極と前記電源の低電位電源との間を導通させるスイッチング回路と、
を備えることを特徴とする液晶装置の駆動回路。
【請求項２】
前記スイッチング回路は、前記高電位電源電位に基づいて機能するトランジスター素子を有しており、
前記トランジスター素子は、前記高電位電源電位が前記共通電位を下回っている状態において、前記共通電極と前記低電位電源との間を導通させ、且つ、前記高電位電源電位が前記共通電位以上である状態において、前記共通電極と前記低電位電源との間の導通を切断する、
ことを特徴とする請求項１に記載の液晶装置の駆動回路。
【請求項３】
前記トランジスター素子が、ＰＮＰ型のトランジスター素子である、
ことを特徴とする請求項２に記載の液晶装置の駆動回路。
【請求項４】
前記共通電位発生部と前記スイッチング回路とが、１つの半導体装置に包含されている、
ことを特徴とする請求項２又は３に記載の液晶装置の駆動回路。
【請求項５】
前記半導体装置は、前記共通電位発生部から前記共通電位を前記共通電極に対して出力するための出力端子を有し、
前記トランジスター素子は、前記共通電位発生部と前記出力端子との間に電気的に接続されている、
ことを特徴とする請求項４に記載の液晶装置の駆動回路。
【請求項６】
前記半導体装置は、
前記共通電位発生部から前記共通電位を前記共通電極に対して出力するための出力端子と、
前記トランジスター素子に電気的に接続されており、前記共通電極を接続するための端子と、を有する、
ことを特徴とする請求項４に記載の液晶装置の駆動回路。
【請求項７】
画素電極と共通電極との間に液晶が挟持される液晶装置の駆動回路であって、
高電位電源電位が供給される高電位電源ラインと、
前記高電位電源電位よりも低い低電位電源電位が供給される低電位電源ラインと、
前記共通電極に供給する共通電位を発生する共通電位発生部と、
前記共通電位発生部の出力部と前記低電位電源ラインとの間に電気的に接続されたトランジスター素子と、を有し、
前記トランジスター素子のベースは、第１抵抗素子を介して前記高電位電源ラインに電気的に接続され、
前記トランジスター素子のエミッターは、前記低電位電源ラインに電気的に接続され、且つ、第２抵抗素子を介して前記ベースに電気的に接続され、
前記トランジスター素子のコレクターは、前記共通電位発生部の前記出力部に電気的に接続されている、
ことを特徴とする液晶装置の駆動回路。
【請求項８】
画素電極と共通電極との間に液晶が挟持される液晶装置の駆動回路であって、
高電位電源電位が供給される高電位電源ラインと、
前記高電位電源電位よりも低い低電位電源電位が供給される低電位電源ラインと、
前記共通電極に供給する共通電位を発生する共通電位発生部と、
前記共通電位発生部の出力部と前記低電位電源ラインとの間に電気的に接続されたトランジスター素子と、を有し、
前記トランジスター素子のベースは、ツェナーダイオード素子を介して前記高電位電源ラインに電気的に接続され、
前記トランジスター素子のエミッターは、前記低電位電源ラインに電気的に接続され、且つ、抵抗素子を介して前記ベースに電気的に接続され、
前記トランジスター素子のコレクターは、前記共通電位発生部の前記出力部に電気的に接続されている、
ことを特徴とする液晶装置の駆動回路。
【請求項９】
請求項１乃至８のいずれか一項に記載の液晶装置の駆動回路を有する、
ことを特徴とする液晶装置。
【請求項１０】
請求項９に記載の液晶装置を有する、
ことを特徴とする電子機器。
【請求項１】
画素電極と共通電極との間に液晶が挟持される液晶装置の駆動回路であって、
前記共通電極に供給する共通電位を発生する共通電位発生部と、
前記共通電位発生部の出力部に電気的に接続されると共に、電源に電気的に接続され、前記電源の高電位電源電位が前記共通電位を下回っている状態において、前記共通電極と前記電源の低電位電源との間を導通させるスイッチング回路と、
を備えることを特徴とする液晶装置の駆動回路。
【請求項２】
前記スイッチング回路は、前記高電位電源電位に基づいて機能するトランジスター素子を有しており、
前記トランジスター素子は、前記高電位電源電位が前記共通電位を下回っている状態において、前記共通電極と前記低電位電源との間を導通させ、且つ、前記高電位電源電位が前記共通電位以上である状態において、前記共通電極と前記低電位電源との間の導通を切断する、
ことを特徴とする請求項１に記載の液晶装置の駆動回路。
【請求項３】
前記トランジスター素子が、ＰＮＰ型のトランジスター素子である、
ことを特徴とする請求項２に記載の液晶装置の駆動回路。
【請求項４】
前記共通電位発生部と前記スイッチング回路とが、１つの半導体装置に包含されている、
ことを特徴とする請求項２又は３に記載の液晶装置の駆動回路。
【請求項５】
前記半導体装置は、前記共通電位発生部から前記共通電位を前記共通電極に対して出力するための出力端子を有し、
前記トランジスター素子は、前記共通電位発生部と前記出力端子との間に電気的に接続されている、
ことを特徴とする請求項４に記載の液晶装置の駆動回路。
【請求項６】
前記半導体装置は、
前記共通電位発生部から前記共通電位を前記共通電極に対して出力するための出力端子と、
前記トランジスター素子に電気的に接続されており、前記共通電極を接続するための端子と、を有する、
ことを特徴とする請求項４に記載の液晶装置の駆動回路。
【請求項７】
画素電極と共通電極との間に液晶が挟持される液晶装置の駆動回路であって、
高電位電源電位が供給される高電位電源ラインと、
前記高電位電源電位よりも低い低電位電源電位が供給される低電位電源ラインと、
前記共通電極に供給する共通電位を発生する共通電位発生部と、
前記共通電位発生部の出力部と前記低電位電源ラインとの間に電気的に接続されたトランジスター素子と、を有し、
前記トランジスター素子のベースは、第１抵抗素子を介して前記高電位電源ラインに電気的に接続され、
前記トランジスター素子のエミッターは、前記低電位電源ラインに電気的に接続され、且つ、第２抵抗素子を介して前記ベースに電気的に接続され、
前記トランジスター素子のコレクターは、前記共通電位発生部の前記出力部に電気的に接続されている、
ことを特徴とする液晶装置の駆動回路。
【請求項８】
画素電極と共通電極との間に液晶が挟持される液晶装置の駆動回路であって、
高電位電源電位が供給される高電位電源ラインと、
前記高電位電源電位よりも低い低電位電源電位が供給される低電位電源ラインと、
前記共通電極に供給する共通電位を発生する共通電位発生部と、
前記共通電位発生部の出力部と前記低電位電源ラインとの間に電気的に接続されたトランジスター素子と、を有し、
前記トランジスター素子のベースは、ツェナーダイオード素子を介して前記高電位電源ラインに電気的に接続され、
前記トランジスター素子のエミッターは、前記低電位電源ラインに電気的に接続され、且つ、抵抗素子を介して前記ベースに電気的に接続され、
前記トランジスター素子のコレクターは、前記共通電位発生部の前記出力部に電気的に接続されている、
ことを特徴とする液晶装置の駆動回路。
【請求項９】
請求項１乃至８のいずれか一項に記載の液晶装置の駆動回路を有する、
ことを特徴とする液晶装置。
【請求項１０】
請求項９に記載の液晶装置を有する、
ことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１３−２０１６０（Ｐ２０１３−２０１６０Ａ）
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願番号】特願２０１１−１５４５０１（Ｐ２０１１−１５４５０１）
【出願日】平成２３年７月１３日（２０１１．７．１３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願日】平成２３年７月１３日（２０１１．７．１３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]