無線通信装置
【課題】十分な受信特性と共に低消費電力化を実現可能な無線通信装置を提供する。
【解決手段】例えば、無線通信装置（無線端末２０２）は、基地局２０１からの確認パケット（“ACK Frame”）を受けてＡＧＣ（Automatic Gain Control）動作を行う（ＳＴ２００４）。次いで、無線通信装置は、このＡＧＣ動作によって算出される受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）の値が基準値ＴＨ１よりも小さい場合（言い換えれば受信電力が予め設定した値よりも大きい場合）に例えばロウノイズアンプ回路（ＬＮＡ）のバイアス電流を下げる（例えば−３０％低減する）制御を行う（ＳＴ２００５）。そして、無線通信装置は、この電流設定を維持した状態で、基地局２０１からのデータパケット（“DAT Frame”）を受信する。
【解決手段】例えば、無線通信装置（無線端末２０２）は、基地局２０１からの確認パケット（“ACK Frame”）を受けてＡＧＣ（Automatic Gain Control）動作を行う（ＳＴ２００４）。次いで、無線通信装置は、このＡＧＣ動作によって算出される受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）の値が基準値ＴＨ１よりも小さい場合（言い換えれば受信電力が予め設定した値よりも大きい場合）に例えばロウノイズアンプ回路（ＬＮＡ）のバイアス電流を下げる（例えば−３０％低減する）制御を行う（ＳＴ２００５）。そして、無線通信装置は、この電流設定を維持した状態で、基地局２０１からのデータパケット（“DAT Frame”）を受信する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信装置に関し、特に、ＡＧＣ（Automatic Gain Control）機能を備えた受信系回路を持つ無線通信装置に適用して有効な技術に関する。
【背景技術】
【０００２】
例えば、特許文献１には、受信機からの出力信号のＲＳＳＩ（Receive Signal Strength Indication）勾配やエネルギー対雑音比を測定し、その測定結果に応じて増幅器およびミキサの３次入力インターセプトポイント（ＩＩＰ３）動作点を調整するプログラマブル線形受信機が示されている。これによって、線形性確保のために必要だった電流が削減され、低消費電力化が図れる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００１−５２６４８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、省電力機器のニーズが高まる中、無線通信装置にも小型化や低消費電力化が求められている。例えば、ＩＥＥＥ８０２．１５．４（ＺｉｇＢｅｅ（登録商標））規格対応の無線通信装置は、赤外線リモコン等の代替として期待されており、特に低消費電力化に対する要求が強い。ただし、消費電力（電流）と通信特性はトレードオフ関係にあることが多く、無線通信装置を単に低消費電力モードにしただけでは、特に受信特性の劣化が問題となる恐れがある。具体的には、受信特性（特に受信感度）劣化による通信可能範囲の減少や、空間チャネルの時間的変化に対するロバスト性の低下等が避けられず、例えば電波の発信元の機器から受信先の機器が遠ざかるような場合に、受信先の機器が発信元の電波を認識できなくなる恐れがある。したがって、十分な受信特性を確保しつつ、どのようにして低消費電力モードへの制御を行なうかが重要となる。
【０００５】
一方、低消費電力モードへの制御を行う方式として、例えば受信信号強度を測定するＲＳＳＩ回路を搭載し、その測定結果に応じて消費電力を適宜制御するような方式が考えられる。ＲＳＳＩ回路は、代表的には縦続接続された複数段の増幅回路を用いて実現されるが、この場合、ＲＳＳＩ回路自身の消費電力や回路面積により、無線通信装置の小型化や低消費電力化が阻害される恐れがある。
【０００６】
本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、十分な受信特性と共に低消費電力化を実現可能な無線通信装置を提供することにある。前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。
【０００８】
本実施の形態による無線通信装置は、第１および第２アンプ回路部と、ミキサ回路と、アナログ・ディジタル変換回路と、第１および第２制御回路とを備える。第１アンプ回路部は、第１バイアス電流が供給され、アンテナからの受信信号を第１利得で増幅する。ミキサ回路は、第１アンプ回路部からの出力信号の周波数を第１発振信号を用いて周波数変換する。第２アンプ回路部は、第２バイアス電流が供給され、ミキサ回路からの出力信号を第２利得で増幅する。アナログ・ディジタル変換回路は、第２アンプ回路部からの出力信号をディジタル信号に変換する。第１制御回路は、アナログ・ディジタル変換回路から出力されるディジタル信号のレベルが所定のレベルとなるように第１および第２利得を設定する。第２制御回路は、第１制御回路による第１および第２利得のいずれか一方または両方の設定値に基づいて第１および第２バイアス電流のいずれか一方または両方の値を制御する。
【０００９】
このように、第２制御回路が第１制御回路による自動利得制御動作（所謂ＡＧＣ動作）の結果を利用して、その利得設定値の大きさに応じて受信各部の消費電流を制御することで、通信の信頼性（ロバスト性）を確保しつつ消費電力の低減を図ることが可能になる。また、当該機能を実現するために必要とされる回路面積のオーバヘッドも低減でき、これによっても消費電力の低減が図れる。なお、第２制御回路は、代表的には、第１利得と第２利得の合計値が予め設定される第１基準値よりも小さい場合（言い換えれば受信電力が予め定めた値よりも大きい場合）に第１バイアス電流の値を下げる制御を行う。
【００１０】
また、本実施の形態による無線通信装置は、更に、発振回路と、第３バイアス電流の供給を受けて発振回路の出力を増幅し第１発振信号を出力する第１バッファ回路部とを備える。そして、当該無線通信装置は、第２制御回路が前述した第１バイアス電流の場合と同様にして第３バイアス電流の値を下げる制御を行うものとなっている。これによって、消費電力の更なる低減が図れる。
【発明の効果】
【００１１】
本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、無線通信装置において十分な受信特性と共に低消費電力化が実現可能になる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１による無線通信装置において、その構成の一例を示すブロック図である。
【図２】図１の無線通信装置において、その電力制御回路および利得制御回路の詳細な入出力構成を示すブロック図である。
【図３】図１の無線通信装置において、そのロウノイズアンプ回路の詳細な構成例を示す回路図である。
【図４】（ａ）、（ｂ）は、図３における各デコーダ回路の入出力信号の一例を示す説明図である。
【図５】図１の無線通信装置において、そのプログラマブルゲインアンプ回路ブロックおよびバンドパスフィルタ回路ブロックの詳細な構成例を示す回路図である。
【図６】図５におけるデコーダ回路の入出力信号の一例を示す説明図である。
【図７】図５におけるＰＧＡバイアス回路および各オペアンプ回路周りの詳細な構成例を示す回路図である。
【図８】図７におけるデコーダ回路の入出力信号の一例を示す説明図である。
【図９】図１の無線通信装置において、そのシンセサイザ回路の詳細な構成例を示す回路ブロック図である。
【図１０】図９におけるローカルバッファバイアス回路およびローカルバッファ回路周りの詳細な構成例を示す回路図である。
【図１１】図１０におけるデコーダ回路の入出力信号の一例を示す説明図である。
【図１２】図１の無線通信装置において、そのミキサ回路の詳細な構成例を示す回路図である。
【図１３】図１の無線通信装置において、その電力制御回路の処理内容を含む無線通信装置の詳細な処理内容の一例を示すフロー図である。
【図１４】図３のロウノイズアンプ回路のバイアス電流が図１の無線通信装置の受信感度に与える影響を検証した結果の一例を示す説明図である。
【図１５】図２の利得制御回路が生成する利得制御信号と利得設定値の関係例を示すものであり、（ａ）はロウノイズアンプ回路に対する利得設定表、（ｂ）はプログラマブルゲインアンプ回路に対する利得設定表である。
【図１６】図１５における各利得制御信号と図４（ａ）におけるＬＮＡ電流制御信号の関係例を示す説明図である。
【図１７】図１３のフローの主要部におけるタイミングシーケンスの一例を示す図である。
【図１８】本発明の実施の形態２による無線通信装置において、その電力制御回路の処理内容を含む無線通信装置の詳細な処理内容（一部）の一例を示すフロー図である。
【図１９】図１８のフローを用いる場合において、図１５の各利得制御信号と図４（ａ）のＬＮＡ電流制御信号の関係例を示す説明図である。
【図２０】本発明の実施の形態３による無線通信装置において、その電力制御回路の処理内容を含む無線通信装置の詳細な処理内容（一部）の一例を示すフロー図である。
【図２１】本発明の実施の形態４による無線通信装置において、その電力制御回路の処理内容を含む無線通信装置の詳細な処理内容（一部）の一例を示すフロー図である。
【発明を実施するための形態】
【００１３】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１４】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１５】
また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施の形態では、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の一例としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（ＭＯＳトランジスタと略す）を用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１６】
（実施の形態１）
《無線通信装置全体の構成》
図１は、本発明の実施の形態１による無線通信装置において、その構成の一例を示すブロック図である。図１に示す無線通信装置ＲＣＤは、例えばＭＭＩＣ（Monolithic Microwave Integrated Circuit）等のような一つの半導体チップで実現され、特に限定はされないが例えばＺｉｇＢｅｅ（登録商標）用の装置となっている。ＲＣＤは、送信回路ブロックＴＸＢＫと、受信回路ブロックＲＸＢＫと、デジタルシグナルプロセッサ回路ＤＳＰを備える。ＤＳＰは、インタフェース２９を介して上位層との通信を行いながら、所定のベースバンド処理を行う。ＴＸＢＫは、変調回路ＭＯＤと、シンセサイザ回路ＳＹＮＳと、電力増幅回路（パワーアンプ回路）ＰＡを備える。ＲＸＢＫは、ロウノイズアンプ回路ＬＮＡと、ミキサ回路ＭＩＸと、プログラマブルゲインアンプ回路ブロックＰＧＡＢＫ及びバンドパスフィルタ回路ブロックＢＰＦＢＫと、アナログ・ディジタル変換回路ＡＤＣと、復調回路ＤＥＭＯＤと、電力制御回路ＰＣＴＬ及び利得制御回路ＧＣＴＬを備える。
【００１７】
《無線通信装置全体の送受信動作》
このような構成例において、送信動作時には、まず、ＤＳＰからの送信ベースバンド信号３０が変調回路ＭＯＤによって直接変調用信号３１に変換される。ＳＹＮＳは、直接変調を実行可能な電圧制御発振回路（ＶＣＯ：Voltage Controlled Oscillator）を内部に備え、ＶＣＯは、出力となる送信ＲＦ（Radio Frequency）信号３２の発振周波数を直接変調用信号３１に応じて制御する。特に限定はされないが、送信ＲＦ信号３２は、２．４〜２．５ＧＨｚ帯の中心周波数を持ち、直接変調用信号３１に応じて±５００ｋＨｚ程度の変調が加えられる。これによって、例えばＯＱＰＳＫ（offset quadrature phase shift keying）にハーフサインパルス整形フィルタを組み合わせた「OQPSK with half-sine pulse shaping」と呼ばれる変調を行う。パワーアンプ回路ＰＡは、この送信ＲＦ信号３２を所定の電力まで増幅し、送信電力信号２１をアンテナＡＮＴを介して出力する。
【００１８】
一方、受信動作時には、まず、アンテナＡＮＴからの受信電力信号２０がロウノイズアンプ回路ＬＮＡによって低ノイズで増幅される。ミキサ回路ＭＩＸは、このＬＮＡからの受信ＲＦ信号２２をＳＹＮＳからの局部発振信号２３を用いて直交復調し、０°／９０°の位相差を持つＩＦ（Intermediate Frequency）信号（例えば中心２ＭＨｚ）２４，２５を生成する。ＢＰＦＢＫ（ポリフェーズフィルタ）は、このＩＦ信号２４，２５に対してイメージ信号（−２ＭＨｚ）の除去ならびに希望信号の選択を行い、ＰＧＡＢＫは、この希望信号をＡＤＣの入力レンジを加味して増幅する。このＰＧＡＢＫ及びＢＰＦＢＫを介して出力された希望信号２６は、ＡＤＣを介してディジタル信号２７に変換され、ＤＥＭＯＤによる復調処理を経て受信ベースバンド信号２８としてＤＳＰに伝送される。
【００１９】
《受信ＡＧＣ（Automatic Gain Control）動作》
ここで、前述した受信動作の際にはＡＧＣ動作が行われる。図１の例では、利得制御回路ＧＣＴＬがロウノイズアンプ回路ＬＮＡやプログラマブルゲインアンプ回路ブロックＰＧＡＢＫの利得を制御することで、ＡＧＣ動作が実現される。無線通信における受信信号は、その（入力）電力が事前にはわからない。ＡＤＣに与える入力信号レベルが小さいと、復調に必要なＳＮＲ（Signal-to-Noise Ratio）が確保できず、復調精度の劣化が生じ得る。また逆にＡＤＣに与える入力信号レベルが大きいと、ＡＤＣの出力が飽和してしまうことにより信号の情報が失われる恐れがあり、この場合も復調精度の劣化が生じ得る。特にＱＡＭ（Quadrature Amplitude Modulation）等のような振幅変調が行われる場合、振幅にも情報が多重化されているため信号が飽和すると情報が失われる。このため、受信初期段階でその入力電力レベルを判定し、ＡＤＣ起因で復調精度劣化が生じないよう受信回路ブロックの増幅回路に適切な利得を設定する必要がある。このような動作を受信ＡＧＣ動作と呼ぶ。
【００２０】
図１において、受信電力信号２０の電力値をＰｉｎ＿ｒｆ、受信電力信号２０からＩＦ信号２４，２５までの利得をＧａｉｎ＿ｒｆ、ＩＦ信号２４，２５から希望信号２６までの利得をＧａｉｎ＿ｉｆ、希望信号２６における電力値をＰｉｎ＿ａｄｃとすると、それらの関係は式（１）で表される。本実施の形態では、Ｇａｉｎ＿ｒｆはロウノイズアンプ回路ＬＮＡの利得を表し、Ｇａｉｎ＿ｉｆはプログラマブルゲインアンプ回路ブロックＰＧＡＢＫの利得を表す。
【００２１】
Ｐｉｎ＿ｒｆ［ｄＢｍ］＋Ｇａｉｎ＿ｒｆ［ｄＢ］＋Ｇａｉｎ＿ｉｆ［ｄＢ］＝Ｐｉｎ＿ａｄｃ［ｄＢｍ］ （１）
受信回路ブロックＲＸＢＫの低消費電力化を図る場合、例えば同一アーキテクチャ、同一サンプリング周波数のＡＤＣではビット数が少ないほど低消費電力であるため、ＡＤＣのビット数をできるだけ小さくすることが有益である。その場合、ＡＤＣに割り当てられるＳＮＲのマージンや、信号平均と飽和の差分に対するマージンは共に少なくなるため、Ｐｉｎ＿ａｄｃをなるべく一定値に近づけるようにＧａｉｎ＿ｒｆ，Ｇａｉｎ＿ｉｆを制御することが求められる。そこで、利得制御回路ＧＣＴＬは、ＡＤＣのディジタル信号２７から電力を計算し、それが想定より下の場合は利得制御信号４１を介してＧａｉｎ＿ｒｆ，Ｇａｉｎ＿ｉｆを増加させる制御を行い、想定より上の場合は利得制御信号４１を介してＧａｉｎ＿ｒｆ，Ｇａｉｎ＿ｉｆを減少させる制御を行う。ＧＣＴＬは、このような制御を繰り返しながら、最終的にＰｉｎ＿ａｄｃを一定に保つような制御を行う。なお、当該ＡＧＣ動作の具体的なアルゴリズムに関しては、一般的に広く知られているため詳細な説明は省略する。
【００２２】
《電力制御回路および利得制御回路の概要》
図２は、図１の無線通信装置において、その電力制御回路および利得制御回路の詳細な入出力構成を示すブロック図である。図２に示すように、電力制御回路ＰＣＴＬおよび利得制御回路ＧＣＴＬは、共にアナログ・ディジタル変換回路ＡＤＣからのディジタル信号２７を受け、その値に応じた各種制御信号を出力する。ＧＣＴＬは、利得制御信号４１として、ＬＮＡ利得制御信号ＬＮＡＧＡＩＮ［１：０］（４１−１）と、ＰＧＡ利得制御信号ＰＧＡＧＡＩＮ［６：０］（４１−２）を出力する。すなわち、式（１）において、ＧＣＴＬは、ディジタル信号２７によってＰｉｎ＿ａｄｃの値を認識し、これを一定に保つためのＧａｉｎ＿ｒｆ，Ｇａｉｎ＿ｉｆの値をＬＮＡＧＡＩＮ［１：０］（４１−１）およびＰＧＡＧＡＩＮ［６：０］（４１−２）を介して設定する。
【００２３】
一方、ＰＣＴＬは、電流制御信号４２として、ＬＮＡ電流制御信号ＲＲＬＮＡＩ［１：０］（４２−１）と、ＰＧＡ電流制御信号ＲＲＰＧＡＩ［１：０］（４２−２）と、ローカルバッファ電流制御信号ＲＲＬＯＩ［１：０］（４２−３）を出力する。詳細は後述するが、ＲＲＬＮＡＩ［１：０］（４２−１）は、図１のＬＮＡの消費電流を削減する際に使用され、ＲＲＰＧＡＩ［１：０］（４２−２）は、図１のＰＧＡＢＫの消費電流を削減する際に使用され、ＲＲＬＯＩ［１：０］（４２−３）は、図１のＳＹＮＳ内に含まれるローカルバッファ回路の消費電流を削減する際に使用される。
【００２４】
このように、本実施の形態による無線通信装置は、ディジタル信号２７に応じて、ＧＣＴＬが各種利得制御信号を生成することに加えて、ＰＣＴＬが各種電流制御信号を生成することが主要な特徴の一つとなっている。ＰＣＴＬは、代表的には、受信電力信号２０の電力値（Ｐｉｎ＿ｒｆ）がある程度大きいと判断される場合に、ＬＮＡや、ＳＹＮＳ内に含まれるローカルバッファ回路等の消費電流を削減する。なお、ＲＲＬＮＡＩ［１：０］（４２−１）、ＲＲＰＧＡＩ［１：０］（４２−２）、ＲＲＬＯＩ［１：０］（４２−３）は、必ずしも全てを備える必要はなく、少なくともいずれか１個を備えていればよい。
【００２５】
《ロウノイズアンプ回路の詳細》
図３は、図１の無線通信装置において、そのロウノイズアンプ回路の詳細な構成例を示す回路図である。図４（ａ）、（ｂ）は、図３における各デコーダ回路の入出力信号の一例を示す説明図である。図３に示すロウノイズアンプ回路ＬＮＡは、デコーダ回路ＤＥＣ＿ＩＬＮＡ，ＤＥＣ＿ＧＬＮＡと、ＬＮＡバイアス回路ＬＮＡＢＩＡＳと、ＬＮＡコア回路ＬＮＡＣＯＲＥを備えている。ＤＥＣ＿ＩＬＮＡは、図３および図４（ａ）に示すように、ＬＮＡ電流制御信号ＲＲＬＮＡＩ［１：０］（４２−１）を入力とし、その値に応じた電流設定信号Ｓ１，Ｓ２並びにその各反転電流設定信号Ｓ１Ｂ，Ｓ２Ｂを出力する。ＤＥＣ＿ＧＬＮＡは、図３および図４（ｂ）に示すように、ＬＮＡ利得制御信号ＬＮＡＧＡＩＮ［１：０］（４１−１）を入力とし、その値に応じた利得設定信号ＧＣ１，ＧＣ２並びにＧＣ２の反転利得設定信号ＧＣ２Ｂを出力する。
【００２６】
《ロウノイズアンプ回路の電流制御機能》
ＬＮＡバイアス回路ＬＮＡＢＩＡＳは、基準電流源ＩＳ１ａと、ＮＭＯＳトランジスタＭＮ１ａ〜ＭＮ８ａと、ＰＭＯＳトランジスタＭＰ１ａ〜ＭＰ３ａと、スイッチ回路ＳＷ１ａ〜ＳＷ４ａを備える。ＭＮ１ａは、ゲート・ドレイン間がＳＷ１ａを介して接続され、ソース・ドレイン間にＩＳ１ａからの基準電流３２５が供給される。ＭＮ２ａ，ＭＮ３ａ，ＭＮ４ａのゲートは、ＭＮ１ａのゲートにそれぞれＳＷ２ａ，ＳＷ３ａ，ＳＷ４ａを介して接続され、ＭＮ１ａとの間でカレントミラー回路を構成する。ＭＮ５ａ，ＭＮ６ａ，ＭＮ７ａ，ＭＮ８ａは、それぞれＭＮ１ａ，ＭＮ２ａ，ＭＮ３ａ，ＭＮ４ａのゲートと接地電源電圧ＧＮＤの間にソース・ドレイン経路が接続される。
【００２７】
ＭＰ１ａのソース・ドレイン間には、ＭＮ２ａ，ＭＮ３ａ，ＭＮ４ａのソース・ドレイン間電流を加算した電流３２６が供給される。ＭＰ２ａはＭＰ１ａとの間でカレントミラー回路を構成し、ドレインからバイアス電流３２７を出力する。ＭＰ３ａは、ＭＰ１ａ（ＭＰ２ａ）のゲートと電源電圧ＶＤＤの間にソース・ドレイン経路が接続される。ＳＷ１ａ，ＳＷ２ａおよびＭＰ３ａは、制御信号ＯＮによってオン・オフが共通に制御され、ＭＮ５ａ，ＭＮ６ａはＯＮの反転制御信号ＯＮＢによってオン・オフが共通に制御される。ＳＷ３ａ，ＳＷ４ａは、それぞれ電流設定信号Ｓ１，Ｓ２によってオン・オフが制御され、ＭＮ７ａ，ＭＮ８ａは、それぞれ反転電流設定信号Ｓ１Ｂ，Ｓ２Ｂによってオン・オフが制御される。
【００２８】
このような構成により、ＬＮＡＢＩＡＳは、基準電流源ＩＳ１ａからの基準電流３２５に対し、ＭＮ１ａとＭＮ２ａ〜ＭＮ４ａのサイズ比で決まる電流３２６をＭＰ１ａに供給し、更にＭＰ１ａとＭＰ２ａのサイズ比で決まるバイアス電流３２７をＬＮＡＣＯＲＥに供給する。ここで、ＯＮ，ＯＮＢに伴いＳＷ１ａ，ＳＷ２ａが共にオン、ＭＮ５ａ，ＭＮ６ａが共にオフである場合を前提として、例えば、Ｓ１＝‘１’（Ｓ１Ｂ＝‘０’）の場合、ＳＷ３ａがオンとなりＭＮ７ａがオフとなるため、ＭＮ３ａは電流源として機能する。逆にＳ１＝‘０’（Ｓ１Ｂ＝‘１’）の場合、ＳＷ３ａがオフとなりＭＮ７ａがオンとなるため、ＭＮ３ａはオフに固定され電流源として機能しない。同様に、ＭＮ４ａも、Ｓ２，Ｓ２ＢによってＳＷ４ａ，ＭＮ８ａのオン・オフが適宜制御されることで電流源としての機能有無が制御される。このように、Ｓ１，Ｓ２（Ｓ１Ｂ，Ｓ２Ｂ）を適宜制御することにより、基準電流３２５に対する電流３２６の相対値を制御ならびに調整することが可能となる。
【００２９】
例えばＭＮ１ａ：ＭＮ２ａ：ＭＮ３ａ：ＭＮ４ａのトランジスタサイズ（Ｗ／Ｌ）の比（各トランジスタを並列接続の単位トランジタで構成した場合、その並列数の比）を１０：７：２：１で構成するものとする。図４（ａ）に示すように、例えばＬＮＡ電流制御信号ＲＲＬＮＡＩ［１：０］（４２−１）＝００の場合、Ｓ１＝‘１’，Ｓ１Ｂ＝‘０’，Ｓ２＝‘１’，Ｓ２Ｂ＝‘０’であるため、ＭＮ２ａに加えてＭＮ３ａとＭＮ４ａが電流源として動作する。この場合、ＭＮ１ａに対するＭＮ２ａ＋ＭＮ３ａ＋ＭＮ４ａのサイズ比は１：１となり、基準電流３２５に対する電流３２６の相対値も１：１となる。またＲＲＬＮＡＩ［１：０］＝１１の場合、Ｓ１＝‘０’，Ｓ１Ｂ＝‘１’，Ｓ２＝‘０’，Ｓ２Ｂ＝‘１’であるため、電流源として動作するのはＭＮ２ａのみとなる。この場合、ＭＮ１ａに対するＭＮ２ａのサイズ比１：０．７に対応して基準電流３２５に対する電流３２６の相対値も１：０．７となる。
【００３０】
このように、図１の電力制御回路ＰＣＴＬが、ＬＮＡ電流制御信号ＲＲＬＮＡＩ［１：０］を初期設定（ＲＲＬＮＡＩ［１：０］＝００）から所望の値に設定することで、図４（ａ）に示すように、電流３２６（これに応じたバイアス電流３２７）の値を初期設定時から約−１０％、−２０％、−３０％といったように複数段階で低減させることが可能になる。例えば、前述したＲＲＬＮＡＩ［１：０］＝１１の場合には、バイアス電流３２７の値が初期設定時を基準として約−３０％に設定される。バイアス電流３２７は、後述するように、ＬＮＡの増幅用のバイアス電流を定める。なお、制御信号ＯＮ＝‘０’（ＯＮＢ＝‘１’）の場合、ＭＮ１ａ，ＭＮ２ａ，ＭＰ１ａ，ＭＰ２ａがオフに制御され、また、ＭＮ５ａのオンに伴いＳ１，Ｓ２の状態に関わらずＭＮ３ａ，ＭＮ４ａもオフに制御される。この場合、ＬＮＡＢＩＡＳ全体の消費電流が遮断される。したがって、制御信号ＯＮを受信時のみ‘１’とすることにより、送信時又は低電力待機時の消費電流が低減可能となる。
【００３１】
《ロウノイズアンプ回路の利得制御機能》
一方、ＬＮＡコア回路ＬＮＡＣＯＲＥは、ＮＭＯＳトランジスタＭＮ１１ａ〜ＭＮ２２ａと、容量Ｃ１ａ〜Ｃ４ａと、コイル（インダクタ）Ｌ１ａ，Ｌ２ａと、アッテネータ回路（減衰器）ＡＴＴ１ａ，ＡＴＴ２ａと、スイッチ回路ＳＷ１０ａを備えている。ＭＮ１１ａ，ＭＮ１２ａは、ソースがＧＮＤに接続される。ＭＮ１１ａのゲートには入力信号ＬＮＡＩＮとして差動信号の一方を担う受信電力信号２０−１が入力され、ＭＮ１２ａのゲートには反転入力信号ＬＮＡＩＮＢとして差動信号の他方を担う受信電力信号２０−２が入力される。ＭＮ１１ａのドレインは、カスコード段となるゲート接地の（ゲートがＶＤＤに接続された）ＭＮ１３ａを介して負荷となるＬ１ａの一端に接続される。同様に、ＭＮ１２ａのドレインは、カスコード段となるＭＮ１４ａを介して負荷となるＬ２ａの一端に接続される。Ｌ１ａ，Ｌ２ａの他端はＶＤＤに接続される。
【００３２】
ＭＮ２１ａは、ソース・ドレイン間にＬＮＡＢＩＡＳからのバイアス電流３２７が供給され、ゲートとドレイン間がＳＷ１０ａを介して接続される。ＳＷ１０ａは、反転利得設定信号ＧＣ２Ｂによってオン・オフが制御される。また、ＭＮ２２ａは、ＭＮ２１ａのゲートとＧＮＤの間にソース・ドレイン経路が接続され、ゲートが利得制御信号ＧＣ２で駆動される。ＭＮ１１ａ，ＭＮ１２ａのゲートは、ＭＮ２１ａのゲートにそれぞれ抵抗（高抵抗）を介して接続され、ＭＮ２１ａとの間でカレントミラー回路を構成する。これによって、ＭＮ１１ａ，ＭＮ１２ａのソース・ドレイン間には、前述したバイアス電流３２７に応じた増幅用のバイアス電流が供給される。ＭＮ１３ａのドレイン（Ｌ１ａの一端）からの出力信号ＬＮＡＯＵＴは、差動信号の一方を担う受信ＲＦ信号２２−１となり、ＭＮ１４ａのドレイン（Ｌ２ａの一端）からの反転出力信号ＬＮＡＯＵＴＢは、差動信号の他方を担う受信ＲＦ信号２２−２となる。
【００３３】
ＭＮ１５ａは、ＭＮ１１ａのドレインとＶＤＤに間にソース・ドレイン経路が接続され、ゲートが利得設定信号ＧＣ１で駆動される。ＭＮ１６ａは、ＭＮ１２ａのドレインとＶＤＤに間にソース・ドレイン経路が接続され、ゲートがＧＣ１で駆動される。ＬＮＡＩＮ（２０−１）はＣ１ａおよびＭＮ１７ａのソース・ドレイン経路を介してＡＴＴ１ａの一端に接続され、ＬＮＡＯＵＴ（２２−１）はＣ３ａおよびＭＮ１９ａのソース・ドレイン経路を介してＡＴＴ１ａの他端に接続される。同様に、ＬＮＡＩＮＢ（２０−２）はＣ２ａおよびＭＮ１８ａのソース・ドレイン経路を介してＡＴＴ２ａの一端に接続され、ＬＮＡＯＵＴＢ（２２−２）はＣ４ａおよびＭＮ２０ａのソース・ドレイン経路を介してＡＴＴ２ａの他端に接続される。ＭＮ１７ａ〜ＭＮ２０ａのゲートは利得設定信号ＧＣ２で駆動される。ＡＴＴ１ａ，ＡＴＴ２ａは、ここではπ型のアッテネータ回路となっている。
【００３４】
このような構成例において、例えばＧＣ１＝‘０’、ＧＣ２＝‘０’、ＧＣ２Ｂ＝‘１’に設定された場合、受信電力信号２０−１，２０−２は、ソース接地段（ＭＮ１１ａ，ＭＮ１２ａ）、カスコード段（ＭＮ１３ａ，ＭＮ１４ａ）、負荷インダクタ（Ｌ１ａ，Ｌ２ａ）によって増幅され、受信ＲＦ信号２２−１，２２−２が生成される。一方、ＧＣ１＝‘１’、ＧＣ２＝‘０’、ＧＣ２Ｂ＝‘１’に設定された場合、ＭＮ１５ａ，ＭＮ１６ａがオン状態に駆動されることにより、カスコード段（ＭＮ１３ａ，ＭＮ１４ａ）および負荷インダクタ（Ｌ１ａ，Ｌ２ａ）に流れる電流が減少する。これによって、利得を低下させることが可能になる。更に、ＧＣ１＝‘０’、ＧＣ２＝‘１’、ＧＣ２Ｂ＝‘０’に設定された場合、ＭＮ２２ａのオンに伴いソース接地段（ＭＮ１１ａ，ＭＮ１２ａ）がオフに駆動され、ＭＮ１７ａ〜ＭＮ２０ａのオンに伴い受信電力信号２０−１，２０−２がＡＴＴ１ａ，ＡＴＴ２ａを介して受信ＲＦ信号２２−１，２２−２として伝送される。これによって、利得を更に低下させることが可能となる。
【００３５】
このように、図１の利得制御回路ＧＣＴＬが利得制御信号ＬＮＡＧＡＩＮ［１：０］を所望の値に設定することで、図４（ｂ）に示すように、ＬＮＡの利得を例えば１８ｄＢ、−２ｄＢ、−２２ｄＢといったように複数段階で制御することが可能になる。なお、ＬＮＡの利得制御は前述したＬＮＡの電流制御機能（ＬＮＡＢＩＡＳ）によるバイアス電流の調整によって行うことも可能であるが、その場合は利得の切替量がプロセスばらつき、温度変動、電源電圧変動の影響を受け変動する恐れがある。受信ＡＧＣ動作においては、利得の切替量が設計値よりばらつくと、最終的な信号利得が想定より大きくなりＡＤＣが飽和する事態や、信号利得が想定より小さくなり必要なＳＮＲが確保できない事態が生じる恐れがある。この場合、ＰＥＲ（Packet Error Rate）の低下が生じ、通信の信頼度が損なわれる可能性があるため、利得の切替量はプロセスばらつき、温度変動、電源電圧変動の影響をなるべく受けないようにするのが望ましい。そのため、詳細は後述するが、特に高精度が必要な利得制御は、その切替量がプロセスばらつき、温度変動、電源電圧変動の影響を受けにくい、抵抗の比精度で決まるプログラマブルゲインアンプ回路ブロックＰＧＡＢＫを用いて行うことが望ましい。
【００３６】
《プログラマブルゲインアンプ回路ブロックの詳細》
図５は、図１の無線通信装置において、そのプログラマブルゲインアンプ回路ブロックおよびバンドパスフィルタ回路ブロックの詳細な構成例を示す回路図である。図６は、図５におけるデコーダ回路の入出力信号の一例を示す説明図である。図６に示すプログラマブルゲインアンプ回路ブロックＰＧＡＢＫおよびバンドパスフィルタ回路ブロックＢＰＦＢＫは、複数（ここでは４個）のプログラマブルゲインアンプ回路ＰＧＡ１〜ＰＧＡ４と、複数（ここでは３個）のバンドパスフィルタ回路ＢＰＦ１〜ＢＰＦ３と、ＰＧＡバイアス回路ＰＧＡＢＩＡＳと、デコーダ回路ＤＥＣ＿ＧＰＧＡを備えている。
【００３７】
図１におけるミキサ回路ＭＩＸからのＩＦ信号２４，２５（図５におけるＩＦ信号２４−１，２４−２，２５−１，２５−２）は、ＰＧＡ１→ＢＰＦ１→ＰＧＡ２→ＢＰＦ２→ＰＧＡ３→ＢＰＦ３→ＰＧＡ４の順で伝送され、ＰＧＡ４が差動信号となる希望信号２６−１，２６−２を出力する。ＩＦ信号２４−１，２４−２は差動信号を構成し、ＩＦ信号２５−１，２５−２も差動信号を構成する。ＰＧＡＢＩＡＳは、詳細は後述するが、図１の電力制御回路ＰＣＴＬからのＰＧＡ電流制御信号ＲＲＰＧＡＩ［１：０］（４２−２）に応じてＰＧＡ１〜ＰＧＡ４，ＢＰＦ１〜ＢＰＦ３内に含まれる各アンプ回路のバイアス電流を制御する。ＤＥＣ＿ＧＰＧＡは、図１の利得制御回路ＧＣＴＬからのＰＧＡ利得制御信号ＰＧＡＧＡＩＮ［６：０］（４１−２）を受け、利得設定信号ＧＣ３〜ＧＣ５を含む複数の利得設定信号を出力する。
【００３８】
《プログラマブルゲインアンプ回路ブロックの利得制御機能》
ＰＧＡ１〜ＰＧＡ４は、それぞれ入力信号に与える利得を切替られる機能をもち、ＰＧＡ１〜ＰＧＡ３のそれぞれは０ｄＢから１８ｄＢまで６ｄＢ刻みで利得の切替が可能な構成となっており、ＰＧＡ４は０ｄＢから１０ｄＢまで１ｄＢ刻みで利得の切替が可能な構成となっている。ＢＰＦ１〜ＢＰＦ３のそれぞれは、オペアンプ回路（ＯＰＡＭＰ１１，ＯＰＡＭＰ２１等）、抵抗、容量を備え、希望波以外の周波数成分とイメージ成分を除去する複素バンドパスフィルタとなっている。ＢＰＦ１〜ＢＰＦ３のそれぞれは、希望信号の利得切替には寄与しない。したがって、ここではＢＰＦ１〜ＢＰＦ３の詳細な説明は省略し、ＰＧＡ１〜ＰＧＡ４に関する詳細な説明を行う。
【００３９】
ＰＧＡ１は、オペアンプ回路ＯＰＡＭＰ１０，ＯＰＡＭＰ２０と、抵抗Ｒ１０〜Ｒ１７，Ｒ２０〜Ｒ２７と、スイッチ回路ＳＷ１０ｂ〜ＳＷ１５ｂ，ＳＷ２０ｂ〜ＳＷ２５ｂを備えている。この内、ＯＰＡＭＰ１０，Ｒ１０〜Ｒ１７，ＳＷ１０ｂ〜ＳＷ１５ｂは、直交信号（０°／９０°）の一方となるＩＦ信号２４−１，２４−２側に設けられ、ＯＰＡＭＰ２０，Ｒ２０〜Ｒ２７，ＳＷ２０ｂ〜ＳＷ２５ｂは、直交信号の他方となるＩＦ信号２５−１，２５−２側に設けられる。ＩＦ信号２４−１，２４−２側の回路とＩＦ信号２５−１，２５−２側の回路は同様の構成となっているため、ここではＩＦ信号２４−１，２４−２側の回路を代表として説明を行う。
【００４０】
Ｒ１２はＩＦ信号２４−１の入力ノードとＯＰＡＭＰ１０の負極入力ノードの間に接続され、Ｒ１０およびＳＷ１０ｂはＲ１２の両端の間に直列に接続される。Ｒ１４は一端がＯＰＡＭＰ１０の正極出力ノードに接続される。ＳＷ１４ｂはＲ１４の他端とＯＰＡＭＰ１０の負極入力ノードの間に接続され、Ｒ１６およびＳＷ１２ｂはＳＷ１４ｂの両端の間に直列に接続される。Ｒ１３はＩＦ信号２４−２の入力ノードとＯＰＡＭＰ１０の正極入力ノードの間に接続され、Ｒ１１およびＳＷ１１ｂはＲ１３の両端の間に直列に接続される。Ｒ１５は一端がＯＰＡＭＰ１０の負極出力ノードに接続される。ＳＷ１５ｂはＲ１５の他端とＯＰＡＭＰ１０の正極入力ノードの間に接続され、Ｒ１７およびＳＷ１３ｂはＳＷ１５ｂの両端の間に直列に接続される。ＳＷ１０ｂ，ＳＷ１１ｂはＧＣ３によってオン・オフが制御され、ＳＷ１２ｂ，ＳＷ１３ｂはＧＣ５によってオン・オフが制御され、ＳＷ１４ｂ，ＳＷ１５ｂはＧＣ４によってオン・オフが制御される。例えば、Ｒ１０〜Ｒ１５のそれぞれは同一の抵抗値（Ｒ’）を持ち、Ｒ１６，Ｒ１７のそれぞれはＲ１０〜Ｒ１５のそれぞれの３倍の抵抗値（３Ｒ’）を持つ。
【００４１】
このようにＯＰＡＭＰ１０は、入力抵抗と帰還抵抗の比により利得を決定可能な負帰還型のオペアンプ回路となっている。例えば、ＧＣ３＝０（ＳＷ１０ｂ，ＳＷ１１ｂがオフ）、ＧＣ４＝１（ＳＷ１４ｂ，ＳＷ１５ｂがオン）、ＧＣ５＝０（ＳＷ１２ｂ，ＳＷ１３ｂがオフ）であった場合、入力抵抗（Ｒ１２，Ｒ１３）と帰還抵抗（Ｒ１４，Ｒ１５）の抵抗値は同一値（Ｒ’）となる。この場合、利得はＲ’／Ｒ’＝１＝０ｄＢとなる。一方、ＧＣ３＝１（ＳＷ１０ｂ，ＳＷ１１ｂがオン）、ＧＣ４＝０（ＳＷ１４ｂ，ＳＷ１５ｂがオフ）、ＧＣ５＝１（ＳＷ１２ｂ，ＳＷ１３ｂがオン）であった場合、入力抵抗（Ｒ１０およびＲ１２，Ｒ１１およびＲ１３）の抵抗値はＲ’／２となり、帰還抵抗（Ｒ１４およびＲ１６，Ｒ１５およびＲ１７）の抵抗値は４Ｒ’となる。この場合、利得は（４Ｒ’）／（Ｒ’／２）＝８＝１８ｄＢとなる。このようにしてＧＣ３〜ＧＣ５の値を適宜制御することにより、図６に示すように、０ｄＢ、６ｄＢ、１２ｄＢ、１８ｄＢの利得設定が可能となる。
【００４２】
ＰＧＡ２〜ＰＧＡ４は、前述したＰＧＡ１と同様の回路構成となっている。ただし、ＰＧＡ４は、前述したようにＰＧＡ１〜ＰＧＡ３とは利得の可変範囲が異なるため、当該可変範囲に応じた抵抗およびスイッチ回路を備えた構成になっている。このようなＰＧＡ１〜ＰＧＡ４を備えることで、１ｄＢ刻みで６４ｄＢのダイナミックレンジを実現できる。この際に、利得の大きさは抵抗の比精度で決まるため、その利得切替量はプロセスばらつき、温度変動、電源電圧変動の影響を受けにくく、利得を高精度に制御することが可能となる。
【００４３】
《プログラマブルゲインアンプ回路ブロックおよびバンドパスフィルタ回路ブロックの電流制御機能》
図７は、図５におけるＰＧＡバイアス回路および各オペアンプ回路周りの詳細な構成例を示す回路図である。図８は、図７におけるデコーダ回路の入出力信号の一例を示す説明図である。図７には、オペアンプ回路ＯＰＡＭＰ１０と、ＰＧＡバイアス回路ＰＧＡＢＩＡＳと、デコーダ回路ＤＥＣ＿ＩＰＧＡが示されている。ここでは、図５におけるＯＰＡＭＰ１０が代表として示されているが、図５におけるその他のオペアンプ回路も同様な構成となっている。ＤＥＣ＿ＩＰＧＡは、図７および図８に示すように、ＰＧＡ電流制御信号ＲＲＰＧＡＩ［１：０］（４２−２）を入力とし、その値に応じた電流設定信号Ｓ３，Ｓ４並びにその各反転電流設定信号Ｓ３Ｂ，Ｓ４Ｂを出力する。
【００４４】
ＰＧＡバイアス回路ＰＧＡＢＩＡＳは、基準電流源ＩＳ１ｃと、ＮＭＯＳトランジスタＭＮ１ｃ〜ＭＮ８ｃと、ＰＭＯＳトランジスタＭＰ１ｃ〜ＭＰ３ｃと、スイッチ回路ＳＷ１ｃ〜ＳＷ４ｃを備える。ＰＧＡＢＩＡＳは、図３で述べたＬＮＡバイアス回路ＬＮＡＢＩＡＳと同様な回路構成となっている。すなわち、ＰＧＡＢＩＡＳは、図３の場合と同様に、ＩＳ１ｃからの基準電流４３５に対し、ＭＮ１ｃとＭＮ２ｃ〜ＭＮ４ｃのサイズ比で決まる電流４３６をＭＰ１ｃに供給し、更にＭＰ１ｃとＭＰ２ｃのサイズ比で決まるバイアス電流４３７をＯＰＡＭＰ１０に供給する。この際に、図１の電力制御回路ＰＣＴＬがＰＧＡ電流制御信号ＲＲＰＧＡＩ［１：０］を適宜制御すると共に、図７のＤＥＣ＿ＩＰＧＡがＲＲＰＧＡＩ［１：０］に応じたＳ３，Ｓ４（Ｓ３Ｂ，Ｓ４Ｂ）を用いてサイズ比を設定することで、基準電流４３５に対するバイアス電流４３７の相対値が制御される。
【００４５】
これによって、図８に示すように、バイアス電流４３７の大きさを、ＰＧＡ電流制御信号ＲＲＰＧＡＩ［１：０］の初期設定時（ＲＲＰＧＡＩ［１：０］＝００）を基準として約−１０％、−２０％、−３０％といったように複数段階で低減させることが可能になる。また、図３の場合と同様に、制御信号ＯＮ＝‘０’（ＯＮＢ＝‘１’）の場合には、ＰＧＡＢＩＡＳ全体の消費電流が遮断される。したがって、制御信号ＯＮを受信時のみ‘１’とすることにより、送信時又は低電力待機時の消費電流が低減可能となる。
【００４６】
一方、ＯＰＡＭＰ１０は、ＰＭＯＳトランジスタＭＰ１０ｃ〜ＭＰ１９ｃと、ＮＭＯＳトランジスタＭＮ１０ｃ〜ＭＮ１５ｃ，ＭＮ２１ｃ〜ＭＮ２３ｃと、スイッチ回路ＳＷ１０ｃ等によって構成される。ＭＮ２１ｃは、ゲートとドレイン間がＳＷ１０ｃを介して接続され、ソース・ドレイン間にＰＧＡＢＩＡＳからのバイアス電流４３７が供給される。ＭＮ２３ｃはＭＮ２１ｃとカレントミラー回路を構成し、ＭＮ２２ｃはＭＮ２３ｃのゲートとＧＮＤの間にソース・ドレイン経路が接続される。ＭＰ１９ｃは、ゲートとドレインが共通に接続され、ソース・ドレイン経路がＭＮ２３ｃのソース・ドレイン経路と直列に接続される。ＭＰ１８ｃは、ＭＰ１９ｃのゲートとＶＤＤの間にソース・ドレイン経路が接続される。ＳＷ１０ｃおよびＭＰ１８ｃは制御信号ＯＮによって駆動され、ＭＮ２２ｃは反転制御信号ＯＮＢによって駆動される。これにより、ＯＮ＝‘１’ （ＯＮＢ＝‘０’）の場合にはＭＮ２３ｃ，ＭＰ１９ｃを介してバイアス電流４３７の供給動作が行われ、ＯＮ＝‘０’（ＯＮＢ＝‘１’）の場合にはＭＮ２３ｃ，ＭＰ１９ｃがオフに固定される。
【００４７】
ＭＰ１０ｃ，ＭＰ１１ｃ、ＭＮ１０ｃ，ＭＮ１１ｃ、およびＭＰ１６ｃは、ＭＰ１０ｃ，ＭＰ１１ｃを差動対、ＭＮ１０ｃ，ＭＮ１１ｃを負荷電流源、ＭＰ１６ｃをテール電流源とする差動増幅回路ＤＡＭＰ１を構成する。ＭＰ１１ｃのゲートには入力信号ＶＩＮが印加され、ＭＰ１０ｃのゲートには反転入力信号ＶＩＮＢが印加される。ＭＰ１６ｃは、ＭＰ１９ｃとカレントミラー回路を構成し、ＤＡＭＰ１の増幅用バイアス電流を供給する。ＭＮ１２ｃおよびＭＰ１２ｃは、ＭＮ１２ｃをソース接地増幅素子、ＭＰ１２ｃを負荷電流源とする出力段増幅回路ＯＴＡＭＰ１ａを構成する。ＭＮ１２ｃは、ゲートにＤＡＭＰ１の反転出力信号（ＭＰ１１ｃのドレイン）が入力され、ドレインから出力信号ＶＯＵＴを出力する。ＭＮ１３ｃおよびＭＰ１３ｃは、ＭＮ１３ｃをソース接地増幅素子、ＭＰ１３ｃを負荷電流源とする出力段増幅回路ＯＴＡＭＰ１ｂを構成する。ＭＮ１３ｃは、ゲートにＤＡＭＰ１の出力信号（ＭＰ１０ｃのドレイン）が入力され、ドレインから反転出力信号ＶＯＵＴＢを出力する。ＭＰ１２ｃ，ＭＰ１３ｃは、それぞれＭＰ１９ｃとカレントミラー回路を構成し、ＯＴＡＭＰ１ａ，ＯＴＡＭＰ１ｂの増幅用バイアス電流を供給する。なお、ＭＮ１２ｃ，ＭＮ１３ｃのゲートとドレイン間には位相補償用の素子が適宜設けられる。
【００４８】
ＭＰ１４ｃ，ＭＰ１５ｃ、ＭＮ１４ｃ，ＭＮ１５ｃ、およびＭＰ１７ｃは、ＭＰ１４ｃ，ＭＰ１５ｃを差動対、ＭＮ１４ｃ，ＭＮ１５ｃをダイオード接続の負荷回路、ＭＰ１７ｃをテール電流源とする差動増幅回路を構成する。当該差動増幅回路は、ＤＡＭＰ１の差動出力電圧の平均値を一定の電圧に近づけるための所謂コモンモードフィードバック回路ＣＭＦＢとして機能する。ＭＰ１４ｃのゲートには所定の基準電圧ＶＣが入力され、ＭＰ１５ｃのゲートには、ＤＡＭＰ１の出力信号（ＭＰ１０ｃのドレイン）と反転出力信号（ＭＰ１１ｃのドレイン）がそれぞれ抵抗を介して共通に入力される。ＭＰ１７ｃは、ＭＰ１９ｃとカレントミラー回路を構成し、ＣＭＦＢの増幅用バイアス電流を供給する。そして、ＭＮ１４ｃのゲート（ドレイン）電圧がＤＡＭＰ１のＭＮ１０ｃ，ＭＮ１１ｃのゲート電圧に帰還され、これによってＤＡＭＰ１の差動出力電圧の平均値が制御される。
【００４９】
ここで、図５におけるその他のオペアンプ回路のバイアス電流は、例えば、図７のＰＧＡＢＩＡＳ内においてＭＰ１ｃとカレントミラー回路を構成するトランジスタ（ＭＰ２ｃ）を複数設け、この複数のＭＰ２ｃを介してそれぞれ供給される。したがって、前述したようにＰＧＡＢＩＡＳがバイアス電流４３７を絞った場合、図５におけるＰＧＡＢＫ及びＢＰＦＢＫ全体の消費電流を低減可能になる。また、図７において、前述したようにＯＮ＝‘０’（ＯＮＢ＝‘１’）の場合にはＭＰ１９ｃがオフ（ＭＰ１９ｃのゲート電圧がＶＤＤ）となるため、ＭＰ１２ｃ，ＭＰ１３ｃ，ＭＰ１６ｃ，ＭＰ１７ｃもオフに固定され、ＯＰＡＭＰ１０（およびその他のオペアンプ回路）における消費電流が遮断される。したがって、制御信号ＯＮを受信時のみ‘１’とすることにより、送信時又は低電力待機時の消費電流が低減可能となる。
【００５０】
ところで、図５におけるＰＧＡ１〜ＰＧＡ４のそれぞれの利得Ｇｐｇａは、より厳密には、入力抵抗Ｒｉｎ、帰還抵抗Ｒｆ、オペアンプ回路の利得Ｇｏｐ、β＝（Ｒｉｎ／（Ｒｉｎ＋Ｒｆ））を用いて式（２）で定められる。したがって、Ｇｐｇａは、Ｇｏｐが極めて大きい際には（Ｒｆ／Ｒｉｎ）によって高精度に定めることができるが、バイアス電流の低減に伴いＧｏｐが低下した際には精度の低下が無視できない場合がある。ＰＧＡＢＫには特にＧｐｇａの高精度化が求められるため、場合によっては、ＰＧＡＢＫ及びＢＰＦＢＫに対する当該電流制御機能を省略したり、電流制御機能を設ける際にもそのバイアス電流の低減比率を小さくすること等も有益となる。ただし、式（２）から判るように、ＧｐｇａにＧｏｐが与える誤差は、βの値が小さいほど（言い換えれば（Ｒｆ／Ｒｉｎ）の値が大きいほど）大きくなる。この観点で、例えばＧｐｇａの設定値が小さい場合にオペアンプ回路のバイアス電流を絞っても、Ｇｐｇａの精度はある程度確保されると考えられる。
【００５１】
Ｇｐｇａ＝（Ｒｆ／Ｒｉｎ）×（１／（１＋（１／（Ｇｏｐ・β）））） （２）
《シンセサイザ回路の詳細》
図９は、図１の無線通信装置において、そのシンセサイザ回路の詳細な構成例を示す回路ブロック図である。図９に示すシンセサイザ回路ＳＹＮＳは、電圧制御発振回路ＶＣＯと、ローカルバッファ回路ＬＯＢｒｘ，ＬＯＢｔｘと、ローカルバッファバイアス回路ＬＯＢＢＩＡＳを備えている。ＶＣＯは、変調回路ＭＯＤからの直接変調用信号３１を受け、発振信号５１０を出力する。発振信号５１０は、受信時には例えば２．４ＧＨｚ〜２．５ＧＨｚ帯の周波数を持つ信号となり、送信時には例えば２．４ＧＨｚ〜２．５ＧＨｚ帯の中心周波数に対して直接変調用信号３１に応じて±５００ｋＨｚ等の変調が加えられた信号となる。ＬＯＢｒｘは、受信時に図１のミキサ回路ＭＩＸに向けて発振信号５１０を局部発振信号２３として出力する。ＬＯＢｔｘは、送信時に図１のパワーアンプ回路ＰＡに向けて発振信号５１０を送信ＲＦ信号３２として出力する。ＬＯＢＢＩＡＳは、詳細は後述するが、図１の電力制御回路ＰＣＴＬからのローカルバッファ電流制御信号ＲＲＬＯＩ［１：０］（４２−３）に応じてＬＯＢｔｘ，ＬＯＢｒｘのバイアス電流を制御する。
【００５２】
ＬＯＢｔｘ，ＬＯＢｒｘは、主に２点の役割を持つ。１つ目は、ＶＣＯの発振周波数、発振周波数可変範囲に対する配線寄生成分の影響を低下させることである。すなわち、局部発振信号２３や送信ＲＦ信号３２の配線等がＶＣＯの負荷として見えないようにし、ＶＣＯの高精度化を図ることである。２つ目は、主に受信時に局部発振信号２３の配線経由で（ＭＩＸなどから）飛びつく信号がＶＣＯに重畳し、局部発振信号２３の信号品質が劣化する（Ｉｎｊｅｃｔｉｏｎ−Ｐｕｌｌｉｎｇの）影響を低下させることである。ここで、ＬＯＢｒｘは、受信時のみで必要とされ、送信時には動作させておく必要はないため、送信時にはオフ状態（非活性状態）に制御されることが望ましい。逆に、ＬＯＢｔｘは、受信時には動作させておく必要はないため、受信時にはオフ状態（非活性状態）に制御されることが望ましい。これらによって、ＳＹＮＳの低消費電力化が可能となる。
【００５３】
《ローカルバッファ回路の電流制御機能》
図１０は、図９におけるローカルバッファバイアス回路およびローカルバッファ回路周りの詳細な構成例を示す回路図である。図１１は、図１０におけるデコーダ回路の入出力信号の一例を示す説明図である。図１０には、ローカルバッファ回路ＬＯＢｒｘと、ローカルバッファバイアス回路ＬＯＢＢＩＡＳと、デコーダ回路ＤＥＣ＿ＩＬＯＢが示されている。ここでは、図９におけるＬＯＢｒｘが代表として示されているが、図９におけるＬＯＢｔｘも同様な構成となっている。ＤＥＣ＿ＩＬＯＢは、図１０および図１１に示すように、ローカルバッファ電流制御信号ＲＲＬＯＩ［１：０］（４２−３）を入力とし、その値に応じた電流設定信号Ｓ５，Ｓ６並びにその各反転電流設定信号Ｓ５Ｂ，Ｓ６Ｂを出力する。
【００５４】
ローカルバッファバイアス回路ＬＯＢＢＩＡＳは、基準電流源ＩＳ１ｄと、ＮＭＯＳトランジスタＭＮ１ｄ〜ＭＮ８ｄと、ＰＭＯＳトランジスタＭＰ１ｄ〜ＭＰ３ｄと、スイッチ回路ＳＷ１ｄ〜ＳＷ４ｄを備える。ＬＯＢＢＩＡＳは、図３で述べたＬＮＡバイアス回路ＬＮＡＢＩＡＳと同様な回路構成となっている。すなわち、ＬＯＢＢＩＡＳは、図３の場合と同様に、ＩＳ１ｄからの基準電流５３５に対し、ＭＮ１ｄとＭＮ２ｄ〜ＭＮ４ｄのサイズ比で決まる電流５３６をＭＰ１ｄに供給し、更にＭＰ１ｄとＭＰ２ｄのサイズ比で決まるバイアス電流５３７をＬＯＢｒｘに供給する。この際に、図１の電力制御回路ＰＣＴＬがローカルバッファ電流制御信号ＲＲＬＯＩ［１：０］を適宜制御すると共に、図１０のＤＥＣ＿ＩＬＯＢがＲＲＬＯＩ［１：０］に応じたＳ５，Ｓ６（Ｓ５Ｂ，Ｓ６Ｂ）を用いてサイズ比を設定することで、基準電流５３５に対するバイアス電流５３７の相対値が制御される。
【００５５】
これによって、図１１に示すように、バイアス電流５３７の大きさを、ローカルバッファ電流制御信号ＲＲＬＯＩ［１：０］の初期設定時（ＲＲＬＯＩ［１：０］＝００）を基準として約−１０％、−２０％、−３０％といったように複数段階で低減させることが可能になる。また、図３の場合と同様に、制御信号ＯＮ＝‘０’（ＯＮＢ＝‘１’）の場合には、ＬＯＢＢＩＡＳ全体の消費電流が遮断される。したがって、制御信号ＯＮを受信時のみ‘１’とすることにより、送信時又は低電力待機時の消費電流が低減可能となる。
【００５６】
一方、ＬＯＢｒｘは、ＮＭＯＳトランジスタＭＮ１０ｄ〜ＭＮ１２ｄ，ＭＮ２１ｄ，ＭＮ２２ｄと、スイッチ回路ＳＷ１０ｄと、抵抗Ｒ１ｄ，Ｒ２ｄ等によって構成される。ＭＮ２１ｄは、ゲートとドレイン間がＳＷ１０ｄを介して接続され、ソース・ドレイン間にＬＯＢＢＩＡＳからのバイアス電流５３７が供給される。ＭＮ２２ｄはＭＮ２１ｄのゲートとＧＮＤの間にソース・ドレイン経路が接続される。ＳＷ１０ｄは制御信号ＯＮ’によって駆動され、ＭＮ２２ｄは反転制御信号ＯＮＢ’によって駆動される。これにより、ＯＮ’＝‘１’ （ＯＮＢ’＝‘０’）の場合にはＭＮ２１ｄを介してバイアス電流５３７の供給動作が行われ、ＯＮ’＝‘０’（ＯＮＢ’＝‘１’）の場合にはＭＮ２１ｄがオフに固定される。
【００５７】
ＭＮ１０ｄ，ＭＮ１１ｄ、Ｒ１ｄ，Ｒ２ｄおよびＭＮ１２ｄは、ＭＮ１０ｄ，ＭＮ１１ｄを差動対、Ｒ１ｄ，Ｒ２ｄを負荷抵抗、ＭＮ１２ｄをテール電流源とする差動増幅回路を構成する。ＭＮ１１ｄのゲートには入力信号ＬＯＢＩＮとして差動信号の一方を担う発振信号５１０−１が印加され、ＭＮ１０ｄのゲートには反転入力信号ＬＯＢＩＮＢとして差動信号の他方を担う発振信号５１０−２が印加される。ＭＮ１２ｄは、ＭＮ２１ｄとカレントミラー回路を構成し、当該差動増幅回路の増幅用バイアス電流を供給する。そして、ＭＮ１０ｄのドレインからの出力信号ＬＯＢＯＵＴが差動信号の一方を担う局部発振信号２３−１となり、ＭＮ１１ｄのドレインからの反転出力信号ＬＯＢＯＵＴＢが差動信号の他方を担う局部発振信号２３−２となる。
【００５８】
ここで、図９におけるＬＯＢｔｘに対するバイアス電流の供給は、前述したＬＯＢｒｘのＬＯＢＢＩＡＳを共通に利用することで実現したり、またはＬＯＢｔｘ用のＬＯＢＢＩＡＳを別途設けることで実現することも可能である。前者の場合、例えば、図１０のＬＯＢＢＩＡＳ内においてＭＰ１ｄとカレントミラー回路を構成するトランジスタ（ＭＰ２ｄ）を２個設け、その一方のＭＰ２ｄを介してＬＯＢｔｘにバイアス電流が供給される。ただし、この場合、送信と受信の両方で共通のＬＯＢＢＩＡＳを動作させる必要があるため、前述したＬＯＢＢＩＡＳ内の制御信号ＯＮは送信と受信の両方でＯＮ＝‘１’に制御され、ＬＯＢｔｘ内の制御信号ＯＮ’は送信時のみでＯＮ’＝‘１’に制御され、ＬＯＢｒｘ内の制御信号ＯＮ’は受信時のみでＯＮ’＝‘１’に制御される必要がある。また、この場合、送信時と受信時でローカルバッファ電流制御信号ＲＲＬＯＩ［１：０］を介して異なる大きさのバイアス電流５３７を設定することも可能である。一方、後者の場合、ＬＯＢｔｘおよびＬＯＢｔｘ用のＬＯＢＢＩＡＳの制御信号ＯＮ，ＯＮ’は送信時のみで共に‘１’に制御され、ＬＯＢｒｘおよびＬＯＢｒｘ用のＬＯＢＢＩＡＳの制御信号ＯＮ，ＯＮ’は受信時のみで共に‘１’に制御される。この場合、送信時と受信時のバイアス電流５３７の大きさは、個々のＬＯＢＢＩＡＳによって個別に設定される。
【００５９】
《ミキサ回路の詳細》
図１２は、図１の無線通信装置において、そのミキサ回路の詳細な構成例を示す回路図である。図１２に示すミキサ回路ＭＩＸは、４個のＮＭＯＳトランジスタＭＮ１ｅ〜ＭＮ４ｅを備えたパッシブ型の構成となっている。このようなパッシブ型のミキサ回路を用いることで、例えばギルバートセルのようなアクティブ型のミキサ回路を用いる場合と比較して消費電流を低減することが可能になる。当該ＭＩＸは、差動信号となる受信ＲＦ信号２２−１，２２−２と差動信号となる局部発振信号２３−１，２３−２を入力として、差動信号となるＩＦ信号２４−１，２４−２を出力する。
【００６０】
ＭＮ１ｅは、ソース・ドレインの一方が受信ＲＦ信号２２−１に結合され、ソース・ドレインの他方がＩＦ信号２４−１に結合され、ゲートに局部発振信号２３−１が入力される。ＭＮ２ｅは、ソース・ドレインの一方が受信ＲＦ信号２２−１に結合され、ソース・ドレインの他方がＩＦ信号２４−２に結合され、ゲートに局部発振信号２３−２が入力される。ＭＮ３ｅは、ソース・ドレインの一方が受信ＲＦ信号２２−２に結合され、ソース・ドレインの他方がＩＦ信号２４−１に結合され、ゲートに局部発振信号２３−２が入力される。ＭＮ４ｅは、ソース・ドレインの一方が受信ＲＦ信号２２−２に結合され、ソース・ドレインの他方がＩＦ信号２４−２に結合され、ゲートに局部発振信号２３−１が入力される。
【００６１】
《電力制御回路の動作［１］》
図１３は、図１の無線通信装置において、その電力制御回路の処理内容を含む無線通信装置の詳細な処理内容の一例を示すフロー図である。図１３では、基地局２０１と無線端末２０２（図１の無線通信装置ＲＣＤに該当）の間の単純なデータ通信フローと併せて無線通信装置ＲＣＤの処理内容の一例が示されている。基地局２０１と無線端末２０２の間の単純なデータ通信フローでは、まず、無線端末２０２が基地局２０１に向けてデータを送信して欲しいというリクエスト（“DATA Request”）を送付する（ＳＴ２０１１）。これに応じて、基地局２０１は、無線端末２０２に向けてリクエストを受領したことを意味する確認のパケット（“Acknowledgement”）を送付した後（ＳＴ２０１２）、リクエストを受けたデータを送付する（ＳＴ２０１３）。無線端末２０２は、基地局２０１からのデータを受領したことを意味する確認のパケット（“Acknowledgement”）を送付して、一連の流れは終了となる。
【００６２】
このようなデータ通信フローに対応した無線通信装置ＲＣＤの大まかな処理の流れとして、無線通信装置ＲＣＤは、まず、基地局２０１に対してリクエストを送付するため送信モードとなった後（ＳＴ２００１）、リクエスト（“DATA Request”）を送信する（ＳＴ２００２）。その後、ＲＣＤは、基地局２０１からの確認パケット（“ACK Frame”）を受け取るために受信モードとなった後（ＳＴ２００３）、当該確認パケットを受信し、これに対して図１で述べた受信ＡＧＣ動作を行い、当該確認パケットを復調する（ＳＴ２００４）。すなわち、利得制御回路ＧＣＴＬが、受信した確認パケットの電力に応じた適切な利得を設定し（受信ＡＧＣ動作を行い）、復調回路ＤＥＭＯＤが当該確認パケットを復調する。
【００６３】
ここで、無線通信装置ＲＣＤ内の電力制御回路ＰＣＴＬによる動作が行われる（ＳＴ２００５）。具体的には、ＰＣＴＬは、前述した復調終了時点で、受信ＡＧＣ動作を介して設定された受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）が予め設定した基準値ＴＨ１に対して「以上」か「未満」かの判定を行う（ＳＴ２００５−１）。図１（式（１））で述べたように、Ｇａｉｎ＿ｒｆはＬＮＡの利得を表し、Ｇａｉｎ＿ｉｆはＰＧＡＢＫの利得を表す。ＰＣＴＬは、ＳＴ２００５−１の判定結果が「以上」であれば、受信各部の電流制御機能に対する設定値を初期設定のまま使用する。すなわち、図４（ａ）、図８および図１１に示したように、ＲＲＬＮＡＩ［１：０］、ＲＲＰＧＡＩ［１：０］およびＲＲＬＯＩ［１：０］の設定値を共に“００”とする。一方、ＰＣＴＬは、ＳＴ２００５−１の判定結果が「未満」であれば受信各部の電流制御機能に対する設定値を変更して、初期設定時より低い電流値になるよう制御する（ＳＴ２００５−２）。ここでは、一例として、ＰＣＴＬがＲＲＬＮＡＩ［１：０］を“１１”に変更し、ＬＮＡの電流を初期設定より約−３０％に設定する場合が示されている。
【００６４】
その後、基地局２０１からのデータパケット（“DATA Frame”）を受信する際には、無線通信装置ＲＣＤは、ＳＴ２００５での電流設定状態を維持したまま、当該データパケットに対する受信ＡＧＣ動作および復調動作を行なう（ＳＴ２００６）。その後、ＲＣＤは、基地局２０１からのデータを受信したことを意味する確認パケットを送信するため送信モードとなった後（ＳＴ２００７）、確認パケット（“ACK Frame”）を送信する（ＳＴ２００８）。ＲＣＤは、このあと続けて基地局２０１からデータパケットの送信がある場合には受信モードに遷移するが、そうでなければ低電力待機モード（“SLEEP”）に遷移し、一連の流れは終了となる（ＳＴ２００９）。ここで、仮に受信モードに遷移した際には、当該受信モードでの電流制御機能に対する設定値はＳＴ２００５での設定値が適用される。
【００６５】
《本実施の形態１の主要な特徴および効果》
図１３に示したように、本実施の形態１による無線通信装置ＲＣＤは、ＰＣＴＬが、ＧＣＴＬの受信ＡＧＣ動作に伴い算出された利得の設定値（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）から受信電力信号２０のレベル（Ｐｉｎ＿ｒｆ）を認識し、そのレベルに応じた電流制御を行うことが主要な特徴となっている。この例では、ＰＣＴＬは、Ｐｉｎ＿ｒｆが所定の比較値よりも大きい場合（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ＜ＴＨ１の場合）にはＬＮＡに対して約−３０％の電力削減を実行し、Ｐｉｎ＿ｒｆが所定の比較値以下の場合（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ≧ＴＨ１の場合）には当該電流削減を実行しない。
【００６６】
これにより、通信の信頼性（ロバスト性）を確保しつつ、無線通信装置ＲＣＤの低消費電力化が実現可能になる。すなわち、例えば単純にＬＮＡ等の消費電流を削減しただけでは、受信感度の低下によって受信電力信号２０のレベルが小さい場合に通信の信頼性（ロバスト性）が損なわれる恐れがある。受信感度は、正常に受信できる受信信号レベルの最小値を表し、式（３）（又はその真数表示となる式（４））で表される雑音指数（ＮＦ：Noise Figure）と呼ばれる指標に応じて変動する。ＮＦは、回路を通過した際の信号対雑音比（ＳＮＲ）の劣化量を表す。ＮＦ＿ｔｏｔａｌは受信部全体のＮＦ［ｄＢ］、Ｆ＿ｌｎａはＬＮＡのＮＦ［倍］、Ｆ＿ｐｏｓｔ＿ｌｎａはＬＮＡより後段のＮＦ［倍］、Ｇ＿ｌｎａはＬＮＡの利得［倍］をそれぞれ示す。受信感度は、ＮＦ＿ｔｏｔａｌの値が大きくなるほど、その分だけ劣化する。
【００６７】
ＮＦ＿ｔｏｔａｌ＝１０×ｌｏｇ（Ｆ＿ｔｏｔａｌ） （３）
Ｆ＿ｔｏｔａｌ＝Ｆ＿ｌｎａ＋（Ｆ＿ｐｏｓｔ＿ｌｎａ−１）／Ｇ＿ｌｎａ （４）
前述した電流制御機能によりＬＮＡのバイアス電流を減少させると、式（４）におけるＧ＿ｌｎａが減少し、式（４）の第２項（（Ｆ＿ｐｏｓｔ＿ｌｎａ−１）／Ｇ＿ｌｎａ）が増加する。更に、適切に設計されたＬＮＡでは、バイアス電流を減少させると式（４）の第１項（Ｆ＿ｌｎａ）も増加する。したがって、ＬＮＡのバイアス電流を減少させると、ＮＦ＿ｔｏｔａｌの増加に伴い受信感度が劣化するため、受信電力信号２０のレベルが小さい場合に正常な受信動作が困難になり得る。一方、図１３のようなフローを用いると、受信電力信号２０のレベルが小さい場合にはバイアス電流の削減が行われないため、受信感度を十分なレベルに保つことができ、正常な受信動作が行える。逆に、受信電力信号２０のレベルが大きい場合にはバイアス電流の削減に伴い受信感度が劣化するが、そもそも受信電力信号２０のレベルが大きいため正常な受信動作を行うことができると共に、消費電力の低減が図れる。更に、このような電流制御を実行するにあたり、本実施の形態１による無線通信装置ＲＣＤでは、例えばＲＳＳＩ回路のような特別な回路を用いないため、このような回路の実装に伴う回路面積の増大や消費電力の増大も抑制できる。
【００６８】
なお、図１３のＳＴ２００５−１における基準値ＴＨ１や、ＳＴ２００５−２における電流の削減率は、例えば、無線通信装置ＲＣＤ内にレジスタ等を設け、ＲＣＤの外部から当該レジスタ等を介して任意に設定可能とすることができる。これによって、それぞれ異なり得る通信環境に応じて、最適な条件で低電力化と通信のロバスト性を両立させることが可能になる。また、図１３のＳＴ２００５−２では、ＬＮＡの電流制御に加えて、あるいはＬＮＡの電流制御に変えてＳＹＮＳ内の受信用のローカルバッファ回路ＬＯＢｒｘの電流制御や、場合によってはＰＧＡＢＫの電流制御を行うことも可能である。この場合、ＬＮＡ、ＬＯＢｒｘ、ＰＧＡＢＫ毎に基準値ＴＨ１や電流の削減率を個別に設定できるように構成してもよい。ここで、例えばＬＯＢｒｘの電流を削減した場合、ミキサ回路ＭＩＸに向けた局部発振信号２３の電圧振幅が低下するが、受信電力信号２０のレベルが十分に大きいため、ＭＩＸは十分に正常な動作を行うことが可能である。
【００６９】
《ロウノイズアンプ回路のバイアス電流と受信感度の関係》
図１４は、図３のロウノイズアンプ回路のバイアス電流が図１の無線通信装置の受信感度に与える影響を検証した結果の一例を示す説明図である。図１４では、図３におけるバイアス電流３２７の大きさを、図４（ａ）に示したような０％、−１０％、−２０％、−３０％に変動させた場合に加えて、プラス側に変動させた場合も併せて示されている。このように、ロウノイズアンプ回路ＬＮＡのバイアス電流３２７の電流値（ｍＡ）を段階的に低下させると、それに応じて最小受信感度（ｄＢｍ）の劣化が生じる。例えば、バイアス電流３２７の電流値を０％から−３０％に変動させると、最小受信感度が４．５ｄＢ程度劣化する。この場合、ＬＮＡの実際の利得が利得制御回路ＧＣＴＬの設定値（ＬＮＡＧＡＩＮ［１：０］）を反映したＬＮＡの名目上の利得よりも小さくなるため、図１のＡＤＣに向けた希望信号２６の振幅が十分に得られないことが懸念される。しかしながら、実際上、この利得の劣化分は、ＧＣＴＬの受信ＡＧＣ動作に伴いＰＧＡＢＫの利得がその分だけ増加することで補償されるため、特に問題とならない。
【００７０】
《電力制御回路に対する基準値の設定例［１］》
例えば、２．４ＧＨｚ帯のＺｉｇＢｅｅ（登録商標）を想定すると、送信機の出力電力は規格（ＩＥＥＥ Ｓｔｄ ８０２．１５．４−２００６）により−３ｄＢｍ以上であると考えられる。一方、送受信間距離が約３０ｍ以内の範囲で、様々なケースで空間損失を測定した結果、その最も損失が大きいケースの空間損失が７３ｄＢであるという結果が知られている（C. R. Anderson and T. S. Rappaport, “In-Building Wideband Partition Loss Measurements at 2.5 and 60GHz,” IEEE Trans. Commun., vol.3, no.3, May 2004, pp.922-928.)。この測定環境のケースでは受信機に−７６ｄＢｍの最小受信感度が求められる。
【００７１】
一方で受信機の規格（ＩＥＥＥ Ｓｔｄ ８０２．１５．４−２００６）上の最小受信感度は−８５ｄＢｍである。実際上の設計では、受信機の最小受信感度は、この規格値を製造バラツキ、電源電圧変動、温度変動等を考慮しても満足するよう、通常条件下で充分マージンのある値（例えば−９５ｄＢｍ以下）が目標とされる。これにより、通常は、この目標値を達成するために必要とされる大きな電流が（初期設定として）受信各部で消費される。そこで、図１３で説明したフローチャート中の、予め設定される基準値ＴＨ１を例えば−７６ｄＢｍ受信時の受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）の値に設定する。そうすると、通常の実使用環境下では、前述したように受信電力信号のレベルは−７６ｄＢｍよりも大きい値となる（これに伴い受信利得の値は逆に小さくなる）ため、ほとんどのケースで図１３のＳＴ２００５−２の処理が行われ、低消費電力化が図られる。一方で、受信電力信号のレベルが仮に−８５ｄＢｍ近辺といった厳しい環境下で動作することになった場合は、図１３のＳＴ２００５−２の処理が行われず、初期設定（例えば−９５ｄＢｍを受信可能な電流設定）のまま動作することになるため、通信のロバスト性が十分に確保される。
【００７２】
《電力制御回路および利得制御回路の詳細動作［１］》
図１５は、図２の利得制御回路が生成する利得制御信号と利得設定値の関係例を示すものであり、図１５（ａ）はロウノイズアンプ回路に対する利得設定表、図１５（ｂ）はプログラマブルゲインアンプ回路に対する利得設定表である。図１５（ａ）に示すように、利得制御回路ＧＣＴＬは、ＬＮＡ利得制御信号ＬＮＡＧＡＩＮ［１：０］を用いてＬＮＡの利得（Ｇａｉｎ＿ｒｆ）を１８ｄＢ〜−２２ｄＢの間で２０ｄＢステップで設定する。また、図１５（ｂ）に示すように、ＧＣＴＬは、ＰＧＡ利得制御信号ＰＧＡＧＡＩＮ［６：０］を用いてＰＧＡＢＫの利得（Ｇａｉｎ＿ｉｆ）を６４ｄＢ〜０ｄＢの間で１ｄＢステップで設定する。
【００７３】
ここで、前述した図１３の更なる詳細として、当該利得制御信号をもとに、電力制御回路ＰＣＴＬがＬＮＡの電流を制御する場合の具体例について説明する。図１６は、図１５における各利得制御信号と図４（ａ）におけるＬＮＡ電流制御信号の関係例を示す説明図である。図１６に示すように、ここでは、最大の受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ＝８２ｄＢ）が設定された際の受信感度が−９５ｄＢｍとなるように図１の受信回路ブロックＲＸＢＫが設計されているものとする。以下、前述した図１３のＳＴ２００５−１において、予めレジスタ等によって基準値ＴＨ１が６３に設定された場合を例として説明を行う。
【００７４】
電力制御回路ＰＣＴＬは、まず、ＧＣＴＬの受信ＡＧＣ動作によって生成されたＬＮＡＧＡＩＮ［１：０］，ＰＧＡＧＡＩＮ［６：０］を受け、これに対応したＧａｉｎ＿ｒｆ，Ｇａｉｎ＿ｉｆの大きさを認識し、受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）を算出する。次いで、ＰＣＴＬは、この受信利得を基準値ＴＨ１と比較し、受信利得＜ＴＨ１であれば、ＬＮＡ電流制御信号ＲＲＬＮＡＩ［１：０］を“１１”と設定し、ＬＮＡのバイアス電流を下げる（−３０％）。一方、ＰＣＴＬは、受信利得≧ＴＨ１であれば、ＲＲＬＮＡＩ［１：０］を初期状態（“００”）のままとし、ＬＮＡの電流を初期設定（０％）のままとする。
【００７５】
例えば、図１６に示すように、受信電力が−７５ｄＢｍであり、これに対する受信ＡＧＣ動作の結果、ＬＮＡＧＡＩＮ［１：０］が“１１”（Ｇａｉｎ＿ｒｆ＝１８ｄＢに相当）、ＰＧＡＧＡＩＮ［６：０］が“０１０１１００”（Ｇａｉｎ＿ｉｆ＝４４ｄＢに相当）に設定されたとする。この場合、図１６に示すように、受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）は６２となる。一方で基準値ＴＨ１は６３に設定されており、受信利得（＝６２）＜基準値ＴＨ１（＝６３）である。したがって、電力制御回路ＰＣＴＬはＲＲＬＮＡＩ［１：０］を“１１”（−３０％）に設定し、ＬＮＡのバイアス電流を下げる制御を行う。
【００７６】
図１７は、図１３のフローの主要部におけるタイミングシーケンスの一例を示す図である。図１７では、図１３のフローにおけるＳＴ２００３〜ＳＴ２００７の間のタイミングシーケンスが示されている。図１７において、「ＭＯＤＥ」は無線通信装置の動作モード（ＲＸ：受信／ＴＸ：送信）を表し、「ＳＩＧ」はＺｉｇＢｅｅ（登録商標）を想定した受信信号を表す。「ＳＩＧ」内において、図１３のＳＴ２００４での「ＡＣＫ Ｆｒａｍｅ」やＳＴ２００６での「ＤＡＴＡ Ｆｒａｍｅ」は、「ＳＨＲ（synchronization header）」、「ＰＨＲ（PHY header）」、「ＰＳＤＵ（PHY service data unit）」で構成される。「ＳＨＲ」はプリアンブル部やデリミタ部を含み、同期を取るために使用される。「ＰＨＲ」はデータ長（データペイロード長）の通知に使用され、「ＰＳＤＵ」は実際のデータ（データペイロード）となる。「ＡＣＫ」であるか「ＤＡＴＡ」であるかは、この「ＰＳＤＵ」内の所定のビットで区別される。
【００７７】
図１７では、まず、基地局からの「ＡＣＫ Ｆｒａｍｅ」を受信するため、無線通信装置ＲＣＤは受信モードとなる。ここで、「ＡＣＫ Ｆｒａｍｅ」の受信電力が受信感度付近でも検出可能なように、ＲＣＤ（利得制御回路ＧＣＴＬ）は、ＬＮＡ利得制御信号ＬＮＡＧＡＩＮ［１：０］およびＰＧＡ利得制御信号ＰＧＡＧＡＩＮ［６：０］を最大もしくは最大近辺に設定する。また、ＲＣＤ（電力制御回路ＰＣＴＬ）は、ＬＮＡ電流制御信号ＲＲＬＮＡＩ［１：０］を初期設定状態（０％）に設定する。
【００７８】
次いで、無線通信装置ＲＣＤ（利得制御回路ＧＣＴＬ）は、「ＡＣＫ Ｆｒａｍｅ」を検出した時点で受信ＡＧＣ動作を行い、受信信号のレベルに応じて復調回路ＤＥＭＯＤが復調可能なレベルになるよう（ＡＤＣ入力レベルが一定となるよう）ＬＮＡＧＡＩＮ［１：０］およびＰＧＡＧＡＩＮ［６：０］を所定の値に設定する。ここで、ＺｉｇＢｅｅ（登録商標）等では、パケット／フレーム毎に受信ＡＧＣ動作を行うことが想定されており、そのための決まったパターンがパケット／フレームの先頭に設けられている（具体的には「ＳＨＲ」内のプリアンブル部）。また、ＺｉｇＢｅｅ（登録商標）等では、携帯電話機のように端末（無線通信装置ＲＣＤ）が高速で移動しハンドオーバーすることを想定しておらず、短時間で急激な受信電力変動が起こらないことを前提としている。すなわち、パケット／フレームの伝送に要する時間は高々数ｍｓ程度であるため、パケット／フレームの先頭で設定した利得が当該パケット／フレームの終了まで使用される。
【００７９】
この例では、「ＡＣＫ Ｆｒａｍｅ」の受信電力、およびその後の「ＤＡＴＡ Ｆｒａｍｅ」の受信電力ともに−７３ｄＢｍであるものとする。この場合、図１６に基づくと、受信ＡＧＣ動作の結果、「ＡＣＫ Ｆｒａｍｅ」に対するＬＮＡＧＡＩＮ［１：０］は“１１”（Ｇａｉｎ＿ｒｆ＝１８ｄＢに相当）となり、ＰＧＡＧＡＩＮ［６：０］は“０１０１０１０”（Ｇａｉｎ＿ｉｆ＝４２ｄＢに相当）となる。その結果、受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）は６０と算出される。一方で、電流制御の基準値ＴＨ１が６３に設定されていたとすると、受信利得（＝６０）＜基準値（＝６３）であるため、電力制御回路ＰＣＴＬは、当該パケット／フレームの終了時にＲＲＬＮＡＩ［１：０］を“１１”（−３０％）に制御する。なお、パケット／フレームの終了タイミングは、図１７の「ＰＨＲ」の情報に基づいて判断される。
【００８０】
パケット／フレームの終了後、無線通信装置ＲＣＤ（利得制御回路ＧＣＴＬ）は、「ＤＡＴＡ Ｆｒａｍｅ」の受信電力が「ＡＣＫ Ｆｒａｍｅ」の受信電力よりも低下していても検出可能なように、ＬＮＡＧＡＩＮ［１：０］，ＰＧＡＧＡＩＮ［６：０］を再度最大もしくは最大近辺に設定する。ただし、ＲＲＬＮＡＩ［１：０］による−３０％の設定は維持される。「ＤＡＴＡ Ｆｒａｍｅ」検出時も同様に受信ＡＧＣ動作が行われ、ＬＮＡＧＡＩＮ［１：０］およびＰＧＡＧＡＩＮ［６：０］が設定される。ここで、ＲＲＬＮＡＩ［１：０］は−３０％設定のままであるため、ＬＮＡＧＡＩＮ［１：０］＝“１１”に設定された場合でもＧａｉｎ＿ｒｆは１８ｄＢを維持できず、例えば１３ｄＢ程度に低下してしまう。ただし、受信ＡＧＣ動作は、あくまでＡＤＣ入力レベルが一定となるようＰＧＡＧＡＩＮ［６：０］を制御するため、このＧａｉｎ＿ｒｆの低下分（５ｄＢ）を補うようにＧａｉｎ＿ｉｆを増加させる。したがって、「ＤＡＴＡ Ｆｒａｍｅ」の受信電力が「ＡＣＫ Ｆｒａｍｅ」と同じ−７３ｄＢｍならば、ＰＧＡＧＡＩＮ［６：０］は、「ＡＣＫ Ｆｒａｍｅ」時の値に５ｄＢを加えた“０１０１１１１”（Ｇａｉｎ＿ｉｆ＝４７ｄＢに相当）に設定される。このように、電流制御を行った場合でも実用上の問題は発生しない。
【００８１】
以上、本実施の形態１の無線通信装置を用いることで、代表的には十分な受信特性と共に低消費電力化が実現可能となる。なお、前述した各種利得の可変範囲並びにその刻み幅や、各種電流の可変範囲並びにその刻み幅は、勿論、前述した値に限定されるものではなく適宜変更することが可能である。例えば、図３のＬＮＡバイアス回路ＬＮＡＢＩＡＳにおいて、サイズが７のトランジスタに対して、サイズが１のトランジスタＡと、サイズが２のトランジスタＢと、サイズが４のトランジスタＣをカレントミラー回路で接続すれば、トランジスタＡ〜Ｃのオン・オフの組み合わせによってカレントミラー比を７：Ｋ（Ｋ＝１，２，…，７）で設定できる。
【００８２】
（実施の形態２）
《電力制御回路の動作［２］》
図１８は、本発明の実施の形態２による無線通信装置において、その電力制御回路の処理内容を含む無線通信装置の詳細な処理内容（一部）の一例を示すフロー図である。図１８に示すフローは、前述した図１の無線通信装置ＲＣＤを用いて実行され、図１３のフローの変形例となる。ここでは、図１３との相違に着目して説明を行う。まず、基地局２０１と無線端末２０２との間のデータのやり取り（ＳＴ２０１１〜ＳＴ２０１４）に関しては図１３の場合と同様である。
【００８３】
このような基地局２０１と無線端末２０２の間のデータ通信フローに対応した無線通信装置ＲＣＤの大まかな処理の流れとして、無線通信装置ＲＣＤは、まず、図１３におけるＳＴ２００１〜ＳＴ２００６と同様の処理を行う。図１８では、図面の簡略化のためＳＴ２００１，ＳＴ２００２の記載が省略されている。簡単に説明すると、ＳＴ２００１〜ＳＴ２００４において、ＲＣＤは、基地局２０１に対してリクエストを送付したのち、受信モードに移行し、基地局２０１からの確認パケット（“ACK Frame”）を受信および復調する。次いで、ＳＴ２００５において、ＲＣＤは、ＳＴ２００４の復調終了時点で受信ＡＧＣ動作にて設定された受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）と予め設定された第１の基準値ＴＨ１とを比較する。その結果、ＲＣＤは、「受信利得＜ＴＨ１」であればＬＮＡのバイアス電流を例えば約−３０％に設定し、「受信利得≧ＴＨ１」であればＬＮＡのバイアス電流を初期設定（０％）とする。そして、ＳＴ２００６において、ＲＣＤは、この電流設定の状態で基地局２０１から送付されたデータパケット（“DATA Frame”）を受信し、受信ＡＧＣ動作および復調動作を行なう。
【００８４】
その後、図１８では、図１３の場合と異なり、無線通信装置ＲＣＤ内の電力制御回路ＰＣＴＬによる動作ＳＴ３００５が行われることが主要な特徴となっている。具体的には、ＰＣＴＬは、ＳＴ２００６の復調終了時点で、受信ＡＧＣ動作を介して設定された受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）が予め設定された第２の基準値ＴＨ２に対して「大きい」か「以下」かの判定を行う（ＳＴ３００５−１）。ＰＣＴＬは、ＳＴ３００５−１の判定結果が「以下」であれば、受信各部の電流制御機能に対する設定値をＳＴ２００５での設定状態のまま継続する。一方、ＰＣＴＬは、ＳＴ３００５−１の判定結果が「大きい」であれば受信各部の電流制御機能に対し、電流を増加させる制御を行う（ＳＴ３００５−２）。この例では、電流制御機能に対する設定値が初期設定（ＲＲＬＮＡＩ［１：０］、ＲＲＰＧＡＩ［１：０］およびＲＲＬＯＩ［１：０］の設定値が共に“００”）に戻されている。
【００８５】
続いて、ＲＣＤは、図１３のＳＴ２００７〜ＳＴ２００９と同様の処理を行う。図１８では、図面の簡略化のためＳＴ２００８，ＳＴ２００９の記載が省略されている。簡単に説明すると、ＳＴ２００７〜ＳＴ２００９において、ＲＣＤは、送信モードになった後、確認パケット（“ACK Frame”）を送信し、続けて基地局２０１からデータパケットの送信がある場合には受信モードに遷移し、そうでなければ低電力待機モード（“SLEEP”）に遷移する。ここで、仮に受信モードに遷移した際には、当該受信モードでの電流制御機能に対する設定値はＳＴ３００５での設定値が適用される。なお、前述した基準値ＴＨ１，ＴＨ２や、ＳＴ２００５−２およびＳＴ３００５−２での各電流値は、例えば、無線通信装置ＲＣＤ内にレジスタ等を設け、ＲＣＤの外部から当該レジスタ等を介して任意に設定可能とすることができる。また、Ｔ２００５−２およびＳＴ３００５−２では、ＬＮＡの電流制御に加えて、あるいはＬＮＡの電流制御に変えてＳＹＮＳ内の受信用のローカルバッファ回路ＬＯＢｒｘの電流制御や、場合によってはＰＧＡＢＫの電流制御を行うことも可能である。この場合、ＬＮＡ、ＬＯＢｒｘ、ＰＧＡＢＫ毎に前述した基準値ＴＨ１，ＴＨ２や電流値を個別に設定できるように構成してもよい。
【００８６】
《電力制御回路および利得制御回路の詳細動作［２］》
図１９は、図１８のフローを用いる場合において、図１５の各利得制御信号と図４（ａ）のＬＮＡ電流制御信号の関係例を示す説明図である。まず、前述した図１６の場合と同様に、図１８のＳＴ２００５−１における基準値ＴＨ１が予めレジスタ等によって６３に設定された場合を例とする。図１６と同様に、確認パケット（“ACK Frame”）の受信電力が−７５ｄＢｍの場合、受信ＡＧＣ動作の結果、図１９に示すように、ＬＮＡＧＡＩＮ［１：０］が“１１”（Ｇａｉｎ＿ｒｆ＝１８ｄＢに相当）、ＰＧＡＧＡＩＮ［６：０］が“０１０１１００”（Ｇａｉｎ＿ｉｆ＝４４ｄＢに相当）に設定される。この場合、図１８のＳＴ２００５の処理に伴い、受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ＝１８＋４４＝６２）＜基準値ＴＨ１（＝６３）であるため、ＲＲＬＮＡＩ［１：０］が“１１”（−３０％）に設定される。
【００８７】
この電流状態のまま、無線通信装置ＲＣＤがデータパケット（“DATA Frame”）を受信し、これに伴う受信ＡＧＣ動作の結果、ＬＮＡＧＡＩＮ［１：０］が“１１”（Ｇａｉｎ＿ｒｆ＝１８ｄＢに相当）、ＰＧＡＧＡＩＮ［６：０］が“０１１１１００”（Ｇａｉｎ＿ｉｆ＝６０ｄＢに相当）に設定されたとする。ここで、仮に図１８のＳＴ３００５−１における基準値ＴＨ２が予めレジスタ等によって７７に設定された場合、受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ＝１８＋６０＝７８）＞基準値ＴＨ２（＝７７）であるため、ＲＲＬＮＡＩ［１：０］が“００”（０％）に戻される。
【００８８】
この例では、確認パケット（“ACK Frame”）の受信動作とデータパケット（“DATA Frame”）の受信動作の間で名目上の受信利得が１６ｄＢ（＝７８ｄＢ−６２ｄＢ）増加（逆に受信電力が１６ｄＢ低下）している。この受信電力の１６ｄＢ低下の内、５ｄＢは前述したようにＬＮＡのバイアス電流を０％から約−３０％にしたことによる低下分であり、残りの１１ｄＢは、空間チャネルの時間的変動に伴う低下分となる。例えば、リモコン等の無線端末を人が持ち運びながら通信するといったような状況では、携帯電話機等には及ばないが、空間チャネルの状態が時間的に変化し、それに応じて無線端末での受信電力が変動する可能性がある。
【００８９】
したがって、データパケット（“DATA Frame”）の受信時の受信電力は、図１８に示すように名目上の値は−９１ｄＢｍであるが、実際上の値は括弧内に示すように−８６ｄＢｍとなる。ここで、仮にＬＮＡのバイアス電流を約−３０％の状態に維持した場合、図１８から判るように、無線通信装置ＲＣＤは本来−９５ｄＢｍの受信感度を実現できるにも関わらず−９０ｄＢｍの受信感度になってしまう。この場合、更なる空間チャネルの時間的変動に伴い、例えば次の受信動作時の実際上の受信電力が−９２ｄＢｍ等であった場合、正常な受信動作が困難になり得る。そこで、図１８のようなフローを用いると、空間チャネルの時間的変動の影響を勘案して、受信電力の時系列的な低下に伴い次の受信動作が困難になると見込まれるような場合にはＬＮＡのバイアス電流を０％に増加させることで受信感度を高めることができる。これによって、前述した図１３の場合と比較して、通信の信頼性（ロバスト性）を更に向上させることが可能になる。
【００９０】
《電力制御回路に対する基準値の設定例［２］》
次に、前述した基準値ＴＨ１，ＴＨ２の設定例について説明する。まず、ＴＨ１の値は、できるだけ大きい方が低消費電力効果が得られるが、その反面、通信のロバスト性が低下するため、このトレードオフによって定められる。そこで、例えば、管理された評価条件下での受信感度のワースト値（プロセスばらつき、温度変動、電源電圧変動の影響を含む）が例えば−９１ｄＢｍであるとして、これに対して、電流制御後の受信感度劣化の見込み値（例えば５ｄＢ）と実使用環境下で動作させる際のマージン（例えば１０ｄＢ）を加算することでＴＨ１の値を算出する。この例の場合、ＴＨ１の値は、−９１ｄＢｍ＋５ｄＢ＋１０ｄＢ＝−７６ｄＢｍ受信時の受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）となる。
【００９１】
一方、ＴＨ２の値は、ＴＨ１の値よりも、少なくとも前述した電流制御後の受信感度劣化の見込み値（例えば５ｄＢ）分は高く設定すると共に空間チャネルの時間的変動に伴う通信のロバスト性を考慮して定められる。すなわち、１回目の受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）の算出によって電流制御が行われた場合、前述したように、２回目の受信利得の算出値は１回目の算出値よりも電流制御に伴う受信感度の劣化分（これに応じたＰＧＡＢＫの補償分）（例えば５ｄＢ）だけ高くなる。したがって、仮にＴＨ１とＴＨ２の値が同一とすると、受信電力のレベルが変わらないにも関わらず、ＴＨ１により削減された電流がＴＨ２で戻されるような事態が生じ、結果として、期待したほどの低消費電力化につながらない可能性がある。そこで、ＴＨ２の値は、ＴＨ１における−７６ｄＢｍに対して受信感度の劣化分（例えば５ｄＢ）を減算し、更に空間チャネルの時間的変動に伴うマージン（例えば５ｄＢ）を減算することで算出する。この例の場合、ＴＨ２の値は、−７６ｄＢｍ−５ｄＢ−５ｄＢ＝−８６ｄＢｍ受信時の受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）となる。
【００９２】
このように、基準値ＴＨ１を例えば−７６ｄＢｍ受信時の受信利得に設定し、基準値ＴＨ２を例えば−８６ｄＢｍ受信時の受信利得に設定しておくことにより、実施の形態１の「電力制御回路に対する基準値の設定例［１］」で述べたような標準的な環境下では低消費電力化の効果が十分に得られると考えられる。更に、これに加えて、空間チャネルの時間的変動の大きいシビアな環境でも通信のロバスト性を十分に確保できると考えられる。
【００９３】
以上、本実施の形態２の無線通信装置を用いることで、実施の形態１の場合と同様に、代表的には十分な受信特性と共に低消費電力化が実現可能となる。また、場合によっては、実施の形態１と比べて通信のロバスト性を更に向上させることが可能になる。
【００９４】
（実施の形態３）
《電力制御回路の動作［３］》
図２０ は、本発明の実施の形態３による無線通信装置において、その電力制御回路の処理内容を含む無線通信装置の詳細な処理内容（一部）の一例を示すフロー図である。図２０に示すフローは、前述した図１の無線通信装置ＲＣＤを用いて実行され、図１３のフローの変形例となる。ここでは、図１３との相違に着目して説明を行う。まず、基地局２０１と無線端末２０２との間のデータのやり取り（ＳＴ２０１１〜ＳＴ２０１４）に関しては図１３の場合と同様である。
【００９５】
このような基地局２０１と無線端末２０２の間のデータ通信フローに対応した無線通信装置ＲＣＤの大まかな処理の流れとして、無線通信装置ＲＣＤは、まず、図１３におけるＳＴ２００１〜ＳＴ２００４と同様の処理を行う。図２０では、図面の簡略化のためＳＴ２００１，ＳＴ２００２の記載が省略されている。簡単に説明すると、ＳＴ２００１〜ＳＴ２００４において、ＲＣＤは、基地局２０１に対してリクエストを送付したのち、受信モードに移行し、基地局２０１からの確認パケット（“ACK Frame”）を受信および復調する。
【００９６】
その後、図２０では、無線通信装置ＲＣＤ内の電力制御回路ＰＣＴＬによって図１３とは異なる動作ＳＴ４００５が行われることが主要な特徴となっている。具体的には、ＰＣＴＬは、ＳＴ２００４の復調終了時点で受信ＡＧＣ動作を介して設定された受信利得（Ｇｒｘ＝Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）と、予め設定された複数の基準値ＴＨ１［１］〜ＴＨ１［３］との大小関係を判定する（ＳＴ４００５−１）。その結果、Ｇｒｘ＜ＴＨ１［１］であれば、受信各部の電流制御機能に対して−３０％の電流削減を実行し（ＳＴ４００５−２ａ）、同様に、ＴＨ１［１］≦Ｇｒｘ＜ＴＨ１［２］であれば−２０％、ＴＨ１［２］≦Ｇｒｘ＜ＴＨ１［３］であれば−１０％の電流削減をそれぞれ実行する（ＳＴ４００５−２ｂ，２ｃ）。また、ＰＣＴＬは、Ｇｒｘ≧ＴＨ１［３］であれば受信各部の電流制御機能に対する設定値を初期状態（０％）のまま使用する（ＳＴ４００５−２ｄ）。この例では、ＬＮＡの電流制御機能に対して、図４（ａ）に示すようにＲＲＬＮＡＩ［１：０］を用いた電流削減を行う場合を示している。
【００９７】
続いて、ＲＣＤは、図１３のＳＴ２００６〜ＳＴ２００９と同様の処理を行う。図２０では、図面の簡略化のためＳＴ２００８，ＳＴ２００９の記載が省略されている。簡単に説明すると、ＳＴ２００６において、ＲＣＤは、ＳＴ４００５での電流設定状態を維持したまま、データパケット（“DATA Frame”）に対する受信ＡＧＣ動作および復調動作を行なう。その後、ＳＴ２００７〜ＳＴ２００９において、ＲＣＤは、送信モードになった後、確認パケット（“ACK Frame”）を送信し、続けて基地局２０１からデータパケットの送信がある場合には受信モードに遷移し、そうでなければ低電力待機モード（“SLEEP”）に遷移する。ここで、仮に受信モードに遷移した際には、当該受信モードでの電流制御機能に対する設定値はＳＴ４００５での設定値が適用される。
【００９８】
このように、複数の基準値ＴＨ１［１］〜ＴＨ１［３］を設けて電流制御機能の電流削減率を細かく制御することで、低消費電力化と通信のロバスト性の両立をより効果的に図れる場合がある。すなわち、電流削減を行うとその削減率に比例して受信感度の劣化が生じ得るため、例えば図１３のフローのように−３０％の電流削減を行う場合には、通信のロバスト性を確保するためにこの−３０％の分だけ基準値ＴＨ１の値を低い値に設定することが望ましい。仮に図１６に示したようにＴＨ１＝６３に設定した場合には、受信電力が−７６ｄＢｍ〜−９５ｄＢｍの範囲では電流削減が行われないが、図２０のようにそれぞれ異なる複数の基準値と電流削減率を設定することで、この範囲内でも通信のロバスト性を確保しながらある程度の電流削減を行うことが可能になる。ただし、複数の基準値ＴＨ１［１］〜ＴＨ１［３］を設けることにより回路規模の増大や処理の複雑化が生じ得るため、この観点からは図１３のようなフローを用いる方が望ましい。
【００９９】
なお、前述した基準値ＴＨ１［１］〜ＴＨ１［３］は、例えば、無線通信装置ＲＣＤ内にレジスタ等を設け、ＲＣＤの外部から当該レジスタ等を介して任意に設定可能とすることができる。また、Ｔ４００５では、ＬＮＡの電流制御に加えて、あるいはＬＮＡの電流制御に変えてＳＹＮＳ内の受信用のローカルバッファ回路ＬＯＢｒｘの電流制御や、場合によってはＰＧＡＢＫの電流制御を行うことも可能である。この場合、ＬＮＡ、ＬＯＢｒｘ、ＰＧＡＢＫ毎に前述した基準値ＴＨ１［１］〜ＴＨ１［３］を個別に設定できるように構成してもよい。
【０１００】
（実施の形態４）
《電力制御回路の動作［４］》
図２１ は、本発明の実施の形態４による無線通信装置において、その電力制御回路の処理内容を含む無線通信装置の詳細な処理内容（一部）の一例を示すフロー図である。図２１に示すフローは、前述した図１の無線通信装置ＲＣＤを用いて実行され、図１３のフローの変形例となる。ここでは、図１３との相違に着目して説明を行う。まず、基地局２０１と無線端末２０２との間のデータのやり取り（ＳＴ２０１１〜ＳＴ２０１４）に関しては図１３の場合と同様である。
【０１０１】
このような基地局２０１と無線端末２０２の間のデータ通信フローに対応した無線通信装置ＲＣＤの大まかな処理の流れとして、無線通信装置ＲＣＤは、まず、図１３におけるＳＴ２００１〜ＳＴ２００４と同様の処理を行う。図２１では、図面の簡略化のためＳＴ２００１，ＳＴ２００２の記載が省略されている。簡単に説明すると、ＳＴ２００１〜ＳＴ２００４において、ＲＣＤは、基地局２０１に対してリクエストを送付したのち、受信モードに移行し、基地局２０１からの確認パケット（“ACK Frame”）を受信および復調する。
【０１０２】
その後、図２１では、無線通信装置ＲＣＤ内の電力制御回路ＰＣＴＬによって図１３とは異なる動作ＳＴ５００５が行われることが主要な特徴となっている。具体的には、ＰＣＴＬは、ＳＴ２００４の復調終了時点で受信ＡＧＣ動作を介して設定されたプログラマブルゲインアンプ回路ＰＧＡＢＫに対する受信利得（Ｇａｉｎ＿ｉｆ）と、予め設定された基準値ＴＨ３との大小関係を判定する（ＳＴ５００５−１）。その結果、Ｇａｉｎ＿ｉｆ＜ＴＨ３であれば、ＰＣＴＬは、ＰＧＡＢＫの電流制御機能に対してＲＲＰＧＡＩ［１：０］を用いて−３０％の電流削減を実行する（ＳＴ５００５−２）。一方、ＰＣＴＬは、Ｇａｉｎ＿ｉｆ≧ＴＨ３であればＰＧＡＢＫの電流制御機能に対する設定値を初期状態（０％）のまま使用する。
【０１０３】
続いて、ＲＣＤは、図１３のＳＴ２００６〜ＳＴ２００９と同様の処理を行う。図２１では、図面の簡略化のためＳＴ２００８，ＳＴ２００９の記載が省略されている。簡単に説明すると、ＳＴ２００６において、ＲＣＤは、ＳＴ５００５での電流設定状態を維持したまま、データパケット（“DATA Frame”）に対する受信ＡＧＣ動作および復調動作を行なう。その後、ＳＴ２００７〜ＳＴ２００９において、ＲＣＤは、送信モードになった後、確認パケット（“ACK Frame”）を送信し、続けて基地局２０１からデータパケットの送信がある場合には受信モードに遷移し、そうでなければ低電力待機モード（“SLEEP”）に遷移する。ここで、仮に受信モードに遷移した際には、当該受信モードでの電流制御機能に対する設定値はＳＴ５００５での設定値が適用される。
【０１０４】
このように、ＰＧＡＢＫに対する受信利得（Ｇａｉｎ＿ｉｆ）に基づいてＰＧＡＢＫの電流削減を実行することで、受信ＡＧＣ動作に伴う利得設定の精度を十分に維持した状態で低消費電力化が図れる場合がある。すなわち、図７で述べたように、ＰＧＡＢＫに対する受信利得（Ｇａｉｎ＿ｉｆ）の設定値が小さい場合にＰＧＡＢＫ内のオペアンプ回路のバイアス電流を絞っても、Ｇａｉｎ＿ｉｆの精度はある程度確保されると考えられる。なお、前述した基準値ＴＨ３やＳＴ５００５−２での電流削減率は、例えば、無線通信装置ＲＣＤ内にレジスタ等を設け、ＲＣＤの外部から当該レジスタ等を介して任意に設定可能とすることができる。また、本実施の形態４は、勿論、前述した各実施の形態と適宜組み合わせて使用することも可能である。
【０１０５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【０１０６】
例えば、ここでは、ＩＥＥＥ８０２．１５．４（ＺｉｇＢｅｅ（登録商標））に基づく無線通信装置を例に説明を行ったが、勿論、これに限定されるものではなく、例えば、ＩＥＥＥ８０２．１１ａ／ｂ／ｇ／ｎに基づく無線ＬＡＮ（ＷＬＡＮ）等にも同様に適用可能である。また、場合によっては携帯電話システム等に適用することも可能である。
【符号の説明】
【０１０７】
２０，２０−１，２０−２ 受信電力信号
２１ 送信電力信号
２２，２２−１，２２−２ 受信ＲＦ信号
２３，２３−１，２３−２ 局部発振信号
２４，２５，２４−１，２４−２，２５−１，２５−２ ＩＦ信号
２６，２６−１，２６−２ 希望信号
２７ ディジタル信号
２８ 受信ベースバンド信号
２９ インタフェース
３０ 送信ベースバンド信号
３１ 直接変調用信号
３１ 直接変調用信号
３２ 送信ＲＦ信号
３２５，４３５，５３５ 基準電流
３２６，４３６，５３６ 電流
３２７，４３７，５３７ バイアス電流
４１，４１−１，４１−２ 利得制御信号
４２，４２−１，４２−２，４２−３ 電流制御信号
５１０，５１０−１，５１０−２ 発振信号
ＡＤＣ アナログ・ディジタル変換回路
ＡＮＴ アンテナ
ＡＴＴ アッテネータ回路（減衰器）
ＢＰＦ バンドパスフィルタ回路
ＢＰＦＢＫ バンドパスフィルタ回路ブロック
Ｃ 容量
ＣＭＦＢ コモンモードフィードバック回路
ＤＡＭＰ 差動増幅回路
ＤＥＣ デコーダ回路
ＤＥＭＯＤ 復調回路
ＤＳＰ デジタルシグナルプロセッサ回路
ＧＣ１〜ＧＣ５，ＧＣ２Ｂ 利得設定信号
ＧＣＴＬ 利得制御回路
ＩＳ 基準電流源
Ｌ コイル（インダクタ）
ＬＮＡ ロウノイズアンプ回路
ＬＮＡＢＩＡＳ ＬＮＡバイアス回路
ＬＮＡＣＯＲＥ ＬＮＡコア回路
ＬＮＡＩＮ，ＬＮＡＩＮＢ，ＶＩＮ，ＶＩＮＢ，ＬＯＢＩＮ，ＬＯＢＩＮＢ 入力信号
ＬＮＡＯＵＴ，ＬＮＡＯＵＴＢ，ＶＯＵＴ，ＶＯＵＴＢ，ＬＯＢＯＵＴ，ＬＯＢＯＵＴＢ 出力信号
ＬＯＢ ローカルバッファ回路
ＬＯＢＢＩＡＳ ローカルバッファバイアス回路
ＭＩＸ ミキサ回路
ＭＮ ＮＭＯＳトランジスタ
ＭＯＤ 変調回路
ＭＰ ＰＭＯＳトランジスタ
ＯＮ，ＯＮＢ，ＯＮ’，ＯＮＢ’ 制御信号
ＯＰＡＭＰ オペアンプ回路
ＯＴＡＭＰ 出力段増幅回路
ＰＡ 電力増幅回路（パワーアンプ回路）
ＰＣＴＬ 電力制御回路
ＰＧＡ プログラマブルゲインアンプ回路
ＰＧＡＢＩＡＳ ＰＧＡバイアス回路
ＰＧＡＢＫ プログラマブルゲインアンプ回路ブロック
Ｒ 抵抗
ＲＣＤ 無線通信装置
ＲＸＢＫ 受信回路ブロック
Ｓ１〜Ｓ６，Ｓ１Ｂ〜Ｓ６Ｂ電流設定信号
ＳＷ スイッチ回路
ＳＹＮＳ シンセサイザ回路
ＴＸＢＫ 送信回路ブロック
ＶＣＯ 電圧制御発振回路
【技術分野】
【０００１】
本発明は、無線通信装置に関し、特に、ＡＧＣ（Automatic Gain Control）機能を備えた受信系回路を持つ無線通信装置に適用して有効な技術に関する。
【背景技術】
【０００２】
例えば、特許文献１には、受信機からの出力信号のＲＳＳＩ（Receive Signal Strength Indication）勾配やエネルギー対雑音比を測定し、その測定結果に応じて増幅器およびミキサの３次入力インターセプトポイント（ＩＩＰ３）動作点を調整するプログラマブル線形受信機が示されている。これによって、線形性確保のために必要だった電流が削減され、低消費電力化が図れる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００１−５２６４８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、省電力機器のニーズが高まる中、無線通信装置にも小型化や低消費電力化が求められている。例えば、ＩＥＥＥ８０２．１５．４（ＺｉｇＢｅｅ（登録商標））規格対応の無線通信装置は、赤外線リモコン等の代替として期待されており、特に低消費電力化に対する要求が強い。ただし、消費電力（電流）と通信特性はトレードオフ関係にあることが多く、無線通信装置を単に低消費電力モードにしただけでは、特に受信特性の劣化が問題となる恐れがある。具体的には、受信特性（特に受信感度）劣化による通信可能範囲の減少や、空間チャネルの時間的変化に対するロバスト性の低下等が避けられず、例えば電波の発信元の機器から受信先の機器が遠ざかるような場合に、受信先の機器が発信元の電波を認識できなくなる恐れがある。したがって、十分な受信特性を確保しつつ、どのようにして低消費電力モードへの制御を行なうかが重要となる。
【０００５】
一方、低消費電力モードへの制御を行う方式として、例えば受信信号強度を測定するＲＳＳＩ回路を搭載し、その測定結果に応じて消費電力を適宜制御するような方式が考えられる。ＲＳＳＩ回路は、代表的には縦続接続された複数段の増幅回路を用いて実現されるが、この場合、ＲＳＳＩ回路自身の消費電力や回路面積により、無線通信装置の小型化や低消費電力化が阻害される恐れがある。
【０００６】
本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、十分な受信特性と共に低消費電力化を実現可能な無線通信装置を提供することにある。前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。
【０００８】
本実施の形態による無線通信装置は、第１および第２アンプ回路部と、ミキサ回路と、アナログ・ディジタル変換回路と、第１および第２制御回路とを備える。第１アンプ回路部は、第１バイアス電流が供給され、アンテナからの受信信号を第１利得で増幅する。ミキサ回路は、第１アンプ回路部からの出力信号の周波数を第１発振信号を用いて周波数変換する。第２アンプ回路部は、第２バイアス電流が供給され、ミキサ回路からの出力信号を第２利得で増幅する。アナログ・ディジタル変換回路は、第２アンプ回路部からの出力信号をディジタル信号に変換する。第１制御回路は、アナログ・ディジタル変換回路から出力されるディジタル信号のレベルが所定のレベルとなるように第１および第２利得を設定する。第２制御回路は、第１制御回路による第１および第２利得のいずれか一方または両方の設定値に基づいて第１および第２バイアス電流のいずれか一方または両方の値を制御する。
【０００９】
このように、第２制御回路が第１制御回路による自動利得制御動作（所謂ＡＧＣ動作）の結果を利用して、その利得設定値の大きさに応じて受信各部の消費電流を制御することで、通信の信頼性（ロバスト性）を確保しつつ消費電力の低減を図ることが可能になる。また、当該機能を実現するために必要とされる回路面積のオーバヘッドも低減でき、これによっても消費電力の低減が図れる。なお、第２制御回路は、代表的には、第１利得と第２利得の合計値が予め設定される第１基準値よりも小さい場合（言い換えれば受信電力が予め定めた値よりも大きい場合）に第１バイアス電流の値を下げる制御を行う。
【００１０】
また、本実施の形態による無線通信装置は、更に、発振回路と、第３バイアス電流の供給を受けて発振回路の出力を増幅し第１発振信号を出力する第１バッファ回路部とを備える。そして、当該無線通信装置は、第２制御回路が前述した第１バイアス電流の場合と同様にして第３バイアス電流の値を下げる制御を行うものとなっている。これによって、消費電力の更なる低減が図れる。
【発明の効果】
【００１１】
本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、無線通信装置において十分な受信特性と共に低消費電力化が実現可能になる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１による無線通信装置において、その構成の一例を示すブロック図である。
【図２】図１の無線通信装置において、その電力制御回路および利得制御回路の詳細な入出力構成を示すブロック図である。
【図３】図１の無線通信装置において、そのロウノイズアンプ回路の詳細な構成例を示す回路図である。
【図４】（ａ）、（ｂ）は、図３における各デコーダ回路の入出力信号の一例を示す説明図である。
【図５】図１の無線通信装置において、そのプログラマブルゲインアンプ回路ブロックおよびバンドパスフィルタ回路ブロックの詳細な構成例を示す回路図である。
【図６】図５におけるデコーダ回路の入出力信号の一例を示す説明図である。
【図７】図５におけるＰＧＡバイアス回路および各オペアンプ回路周りの詳細な構成例を示す回路図である。
【図８】図７におけるデコーダ回路の入出力信号の一例を示す説明図である。
【図９】図１の無線通信装置において、そのシンセサイザ回路の詳細な構成例を示す回路ブロック図である。
【図１０】図９におけるローカルバッファバイアス回路およびローカルバッファ回路周りの詳細な構成例を示す回路図である。
【図１１】図１０におけるデコーダ回路の入出力信号の一例を示す説明図である。
【図１２】図１の無線通信装置において、そのミキサ回路の詳細な構成例を示す回路図である。
【図１３】図１の無線通信装置において、その電力制御回路の処理内容を含む無線通信装置の詳細な処理内容の一例を示すフロー図である。
【図１４】図３のロウノイズアンプ回路のバイアス電流が図１の無線通信装置の受信感度に与える影響を検証した結果の一例を示す説明図である。
【図１５】図２の利得制御回路が生成する利得制御信号と利得設定値の関係例を示すものであり、（ａ）はロウノイズアンプ回路に対する利得設定表、（ｂ）はプログラマブルゲインアンプ回路に対する利得設定表である。
【図１６】図１５における各利得制御信号と図４（ａ）におけるＬＮＡ電流制御信号の関係例を示す説明図である。
【図１７】図１３のフローの主要部におけるタイミングシーケンスの一例を示す図である。
【図１８】本発明の実施の形態２による無線通信装置において、その電力制御回路の処理内容を含む無線通信装置の詳細な処理内容（一部）の一例を示すフロー図である。
【図１９】図１８のフローを用いる場合において、図１５の各利得制御信号と図４（ａ）のＬＮＡ電流制御信号の関係例を示す説明図である。
【図２０】本発明の実施の形態３による無線通信装置において、その電力制御回路の処理内容を含む無線通信装置の詳細な処理内容（一部）の一例を示すフロー図である。
【図２１】本発明の実施の形態４による無線通信装置において、その電力制御回路の処理内容を含む無線通信装置の詳細な処理内容（一部）の一例を示すフロー図である。
【発明を実施するための形態】
【００１３】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１４】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１５】
また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施の形態では、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の一例としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（ＭＯＳトランジスタと略す）を用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１６】
（実施の形態１）
《無線通信装置全体の構成》
図１は、本発明の実施の形態１による無線通信装置において、その構成の一例を示すブロック図である。図１に示す無線通信装置ＲＣＤは、例えばＭＭＩＣ（Monolithic Microwave Integrated Circuit）等のような一つの半導体チップで実現され、特に限定はされないが例えばＺｉｇＢｅｅ（登録商標）用の装置となっている。ＲＣＤは、送信回路ブロックＴＸＢＫと、受信回路ブロックＲＸＢＫと、デジタルシグナルプロセッサ回路ＤＳＰを備える。ＤＳＰは、インタフェース２９を介して上位層との通信を行いながら、所定のベースバンド処理を行う。ＴＸＢＫは、変調回路ＭＯＤと、シンセサイザ回路ＳＹＮＳと、電力増幅回路（パワーアンプ回路）ＰＡを備える。ＲＸＢＫは、ロウノイズアンプ回路ＬＮＡと、ミキサ回路ＭＩＸと、プログラマブルゲインアンプ回路ブロックＰＧＡＢＫ及びバンドパスフィルタ回路ブロックＢＰＦＢＫと、アナログ・ディジタル変換回路ＡＤＣと、復調回路ＤＥＭＯＤと、電力制御回路ＰＣＴＬ及び利得制御回路ＧＣＴＬを備える。
【００１７】
《無線通信装置全体の送受信動作》
このような構成例において、送信動作時には、まず、ＤＳＰからの送信ベースバンド信号３０が変調回路ＭＯＤによって直接変調用信号３１に変換される。ＳＹＮＳは、直接変調を実行可能な電圧制御発振回路（ＶＣＯ：Voltage Controlled Oscillator）を内部に備え、ＶＣＯは、出力となる送信ＲＦ（Radio Frequency）信号３２の発振周波数を直接変調用信号３１に応じて制御する。特に限定はされないが、送信ＲＦ信号３２は、２．４〜２．５ＧＨｚ帯の中心周波数を持ち、直接変調用信号３１に応じて±５００ｋＨｚ程度の変調が加えられる。これによって、例えばＯＱＰＳＫ（offset quadrature phase shift keying）にハーフサインパルス整形フィルタを組み合わせた「OQPSK with half-sine pulse shaping」と呼ばれる変調を行う。パワーアンプ回路ＰＡは、この送信ＲＦ信号３２を所定の電力まで増幅し、送信電力信号２１をアンテナＡＮＴを介して出力する。
【００１８】
一方、受信動作時には、まず、アンテナＡＮＴからの受信電力信号２０がロウノイズアンプ回路ＬＮＡによって低ノイズで増幅される。ミキサ回路ＭＩＸは、このＬＮＡからの受信ＲＦ信号２２をＳＹＮＳからの局部発振信号２３を用いて直交復調し、０°／９０°の位相差を持つＩＦ（Intermediate Frequency）信号（例えば中心２ＭＨｚ）２４，２５を生成する。ＢＰＦＢＫ（ポリフェーズフィルタ）は、このＩＦ信号２４，２５に対してイメージ信号（−２ＭＨｚ）の除去ならびに希望信号の選択を行い、ＰＧＡＢＫは、この希望信号をＡＤＣの入力レンジを加味して増幅する。このＰＧＡＢＫ及びＢＰＦＢＫを介して出力された希望信号２６は、ＡＤＣを介してディジタル信号２７に変換され、ＤＥＭＯＤによる復調処理を経て受信ベースバンド信号２８としてＤＳＰに伝送される。
【００１９】
《受信ＡＧＣ（Automatic Gain Control）動作》
ここで、前述した受信動作の際にはＡＧＣ動作が行われる。図１の例では、利得制御回路ＧＣＴＬがロウノイズアンプ回路ＬＮＡやプログラマブルゲインアンプ回路ブロックＰＧＡＢＫの利得を制御することで、ＡＧＣ動作が実現される。無線通信における受信信号は、その（入力）電力が事前にはわからない。ＡＤＣに与える入力信号レベルが小さいと、復調に必要なＳＮＲ（Signal-to-Noise Ratio）が確保できず、復調精度の劣化が生じ得る。また逆にＡＤＣに与える入力信号レベルが大きいと、ＡＤＣの出力が飽和してしまうことにより信号の情報が失われる恐れがあり、この場合も復調精度の劣化が生じ得る。特にＱＡＭ（Quadrature Amplitude Modulation）等のような振幅変調が行われる場合、振幅にも情報が多重化されているため信号が飽和すると情報が失われる。このため、受信初期段階でその入力電力レベルを判定し、ＡＤＣ起因で復調精度劣化が生じないよう受信回路ブロックの増幅回路に適切な利得を設定する必要がある。このような動作を受信ＡＧＣ動作と呼ぶ。
【００２０】
図１において、受信電力信号２０の電力値をＰｉｎ＿ｒｆ、受信電力信号２０からＩＦ信号２４，２５までの利得をＧａｉｎ＿ｒｆ、ＩＦ信号２４，２５から希望信号２６までの利得をＧａｉｎ＿ｉｆ、希望信号２６における電力値をＰｉｎ＿ａｄｃとすると、それらの関係は式（１）で表される。本実施の形態では、Ｇａｉｎ＿ｒｆはロウノイズアンプ回路ＬＮＡの利得を表し、Ｇａｉｎ＿ｉｆはプログラマブルゲインアンプ回路ブロックＰＧＡＢＫの利得を表す。
【００２１】
Ｐｉｎ＿ｒｆ［ｄＢｍ］＋Ｇａｉｎ＿ｒｆ［ｄＢ］＋Ｇａｉｎ＿ｉｆ［ｄＢ］＝Ｐｉｎ＿ａｄｃ［ｄＢｍ］ （１）
受信回路ブロックＲＸＢＫの低消費電力化を図る場合、例えば同一アーキテクチャ、同一サンプリング周波数のＡＤＣではビット数が少ないほど低消費電力であるため、ＡＤＣのビット数をできるだけ小さくすることが有益である。その場合、ＡＤＣに割り当てられるＳＮＲのマージンや、信号平均と飽和の差分に対するマージンは共に少なくなるため、Ｐｉｎ＿ａｄｃをなるべく一定値に近づけるようにＧａｉｎ＿ｒｆ，Ｇａｉｎ＿ｉｆを制御することが求められる。そこで、利得制御回路ＧＣＴＬは、ＡＤＣのディジタル信号２７から電力を計算し、それが想定より下の場合は利得制御信号４１を介してＧａｉｎ＿ｒｆ，Ｇａｉｎ＿ｉｆを増加させる制御を行い、想定より上の場合は利得制御信号４１を介してＧａｉｎ＿ｒｆ，Ｇａｉｎ＿ｉｆを減少させる制御を行う。ＧＣＴＬは、このような制御を繰り返しながら、最終的にＰｉｎ＿ａｄｃを一定に保つような制御を行う。なお、当該ＡＧＣ動作の具体的なアルゴリズムに関しては、一般的に広く知られているため詳細な説明は省略する。
【００２２】
《電力制御回路および利得制御回路の概要》
図２は、図１の無線通信装置において、その電力制御回路および利得制御回路の詳細な入出力構成を示すブロック図である。図２に示すように、電力制御回路ＰＣＴＬおよび利得制御回路ＧＣＴＬは、共にアナログ・ディジタル変換回路ＡＤＣからのディジタル信号２７を受け、その値に応じた各種制御信号を出力する。ＧＣＴＬは、利得制御信号４１として、ＬＮＡ利得制御信号ＬＮＡＧＡＩＮ［１：０］（４１−１）と、ＰＧＡ利得制御信号ＰＧＡＧＡＩＮ［６：０］（４１−２）を出力する。すなわち、式（１）において、ＧＣＴＬは、ディジタル信号２７によってＰｉｎ＿ａｄｃの値を認識し、これを一定に保つためのＧａｉｎ＿ｒｆ，Ｇａｉｎ＿ｉｆの値をＬＮＡＧＡＩＮ［１：０］（４１−１）およびＰＧＡＧＡＩＮ［６：０］（４１−２）を介して設定する。
【００２３】
一方、ＰＣＴＬは、電流制御信号４２として、ＬＮＡ電流制御信号ＲＲＬＮＡＩ［１：０］（４２−１）と、ＰＧＡ電流制御信号ＲＲＰＧＡＩ［１：０］（４２−２）と、ローカルバッファ電流制御信号ＲＲＬＯＩ［１：０］（４２−３）を出力する。詳細は後述するが、ＲＲＬＮＡＩ［１：０］（４２−１）は、図１のＬＮＡの消費電流を削減する際に使用され、ＲＲＰＧＡＩ［１：０］（４２−２）は、図１のＰＧＡＢＫの消費電流を削減する際に使用され、ＲＲＬＯＩ［１：０］（４２−３）は、図１のＳＹＮＳ内に含まれるローカルバッファ回路の消費電流を削減する際に使用される。
【００２４】
このように、本実施の形態による無線通信装置は、ディジタル信号２７に応じて、ＧＣＴＬが各種利得制御信号を生成することに加えて、ＰＣＴＬが各種電流制御信号を生成することが主要な特徴の一つとなっている。ＰＣＴＬは、代表的には、受信電力信号２０の電力値（Ｐｉｎ＿ｒｆ）がある程度大きいと判断される場合に、ＬＮＡや、ＳＹＮＳ内に含まれるローカルバッファ回路等の消費電流を削減する。なお、ＲＲＬＮＡＩ［１：０］（４２−１）、ＲＲＰＧＡＩ［１：０］（４２−２）、ＲＲＬＯＩ［１：０］（４２−３）は、必ずしも全てを備える必要はなく、少なくともいずれか１個を備えていればよい。
【００２５】
《ロウノイズアンプ回路の詳細》
図３は、図１の無線通信装置において、そのロウノイズアンプ回路の詳細な構成例を示す回路図である。図４（ａ）、（ｂ）は、図３における各デコーダ回路の入出力信号の一例を示す説明図である。図３に示すロウノイズアンプ回路ＬＮＡは、デコーダ回路ＤＥＣ＿ＩＬＮＡ，ＤＥＣ＿ＧＬＮＡと、ＬＮＡバイアス回路ＬＮＡＢＩＡＳと、ＬＮＡコア回路ＬＮＡＣＯＲＥを備えている。ＤＥＣ＿ＩＬＮＡは、図３および図４（ａ）に示すように、ＬＮＡ電流制御信号ＲＲＬＮＡＩ［１：０］（４２−１）を入力とし、その値に応じた電流設定信号Ｓ１，Ｓ２並びにその各反転電流設定信号Ｓ１Ｂ，Ｓ２Ｂを出力する。ＤＥＣ＿ＧＬＮＡは、図３および図４（ｂ）に示すように、ＬＮＡ利得制御信号ＬＮＡＧＡＩＮ［１：０］（４１−１）を入力とし、その値に応じた利得設定信号ＧＣ１，ＧＣ２並びにＧＣ２の反転利得設定信号ＧＣ２Ｂを出力する。
【００２６】
《ロウノイズアンプ回路の電流制御機能》
ＬＮＡバイアス回路ＬＮＡＢＩＡＳは、基準電流源ＩＳ１ａと、ＮＭＯＳトランジスタＭＮ１ａ〜ＭＮ８ａと、ＰＭＯＳトランジスタＭＰ１ａ〜ＭＰ３ａと、スイッチ回路ＳＷ１ａ〜ＳＷ４ａを備える。ＭＮ１ａは、ゲート・ドレイン間がＳＷ１ａを介して接続され、ソース・ドレイン間にＩＳ１ａからの基準電流３２５が供給される。ＭＮ２ａ，ＭＮ３ａ，ＭＮ４ａのゲートは、ＭＮ１ａのゲートにそれぞれＳＷ２ａ，ＳＷ３ａ，ＳＷ４ａを介して接続され、ＭＮ１ａとの間でカレントミラー回路を構成する。ＭＮ５ａ，ＭＮ６ａ，ＭＮ７ａ，ＭＮ８ａは、それぞれＭＮ１ａ，ＭＮ２ａ，ＭＮ３ａ，ＭＮ４ａのゲートと接地電源電圧ＧＮＤの間にソース・ドレイン経路が接続される。
【００２７】
ＭＰ１ａのソース・ドレイン間には、ＭＮ２ａ，ＭＮ３ａ，ＭＮ４ａのソース・ドレイン間電流を加算した電流３２６が供給される。ＭＰ２ａはＭＰ１ａとの間でカレントミラー回路を構成し、ドレインからバイアス電流３２７を出力する。ＭＰ３ａは、ＭＰ１ａ（ＭＰ２ａ）のゲートと電源電圧ＶＤＤの間にソース・ドレイン経路が接続される。ＳＷ１ａ，ＳＷ２ａおよびＭＰ３ａは、制御信号ＯＮによってオン・オフが共通に制御され、ＭＮ５ａ，ＭＮ６ａはＯＮの反転制御信号ＯＮＢによってオン・オフが共通に制御される。ＳＷ３ａ，ＳＷ４ａは、それぞれ電流設定信号Ｓ１，Ｓ２によってオン・オフが制御され、ＭＮ７ａ，ＭＮ８ａは、それぞれ反転電流設定信号Ｓ１Ｂ，Ｓ２Ｂによってオン・オフが制御される。
【００２８】
このような構成により、ＬＮＡＢＩＡＳは、基準電流源ＩＳ１ａからの基準電流３２５に対し、ＭＮ１ａとＭＮ２ａ〜ＭＮ４ａのサイズ比で決まる電流３２６をＭＰ１ａに供給し、更にＭＰ１ａとＭＰ２ａのサイズ比で決まるバイアス電流３２７をＬＮＡＣＯＲＥに供給する。ここで、ＯＮ，ＯＮＢに伴いＳＷ１ａ，ＳＷ２ａが共にオン、ＭＮ５ａ，ＭＮ６ａが共にオフである場合を前提として、例えば、Ｓ１＝‘１’（Ｓ１Ｂ＝‘０’）の場合、ＳＷ３ａがオンとなりＭＮ７ａがオフとなるため、ＭＮ３ａは電流源として機能する。逆にＳ１＝‘０’（Ｓ１Ｂ＝‘１’）の場合、ＳＷ３ａがオフとなりＭＮ７ａがオンとなるため、ＭＮ３ａはオフに固定され電流源として機能しない。同様に、ＭＮ４ａも、Ｓ２，Ｓ２ＢによってＳＷ４ａ，ＭＮ８ａのオン・オフが適宜制御されることで電流源としての機能有無が制御される。このように、Ｓ１，Ｓ２（Ｓ１Ｂ，Ｓ２Ｂ）を適宜制御することにより、基準電流３２５に対する電流３２６の相対値を制御ならびに調整することが可能となる。
【００２９】
例えばＭＮ１ａ：ＭＮ２ａ：ＭＮ３ａ：ＭＮ４ａのトランジスタサイズ（Ｗ／Ｌ）の比（各トランジスタを並列接続の単位トランジタで構成した場合、その並列数の比）を１０：７：２：１で構成するものとする。図４（ａ）に示すように、例えばＬＮＡ電流制御信号ＲＲＬＮＡＩ［１：０］（４２−１）＝００の場合、Ｓ１＝‘１’，Ｓ１Ｂ＝‘０’，Ｓ２＝‘１’，Ｓ２Ｂ＝‘０’であるため、ＭＮ２ａに加えてＭＮ３ａとＭＮ４ａが電流源として動作する。この場合、ＭＮ１ａに対するＭＮ２ａ＋ＭＮ３ａ＋ＭＮ４ａのサイズ比は１：１となり、基準電流３２５に対する電流３２６の相対値も１：１となる。またＲＲＬＮＡＩ［１：０］＝１１の場合、Ｓ１＝‘０’，Ｓ１Ｂ＝‘１’，Ｓ２＝‘０’，Ｓ２Ｂ＝‘１’であるため、電流源として動作するのはＭＮ２ａのみとなる。この場合、ＭＮ１ａに対するＭＮ２ａのサイズ比１：０．７に対応して基準電流３２５に対する電流３２６の相対値も１：０．７となる。
【００３０】
このように、図１の電力制御回路ＰＣＴＬが、ＬＮＡ電流制御信号ＲＲＬＮＡＩ［１：０］を初期設定（ＲＲＬＮＡＩ［１：０］＝００）から所望の値に設定することで、図４（ａ）に示すように、電流３２６（これに応じたバイアス電流３２７）の値を初期設定時から約−１０％、−２０％、−３０％といったように複数段階で低減させることが可能になる。例えば、前述したＲＲＬＮＡＩ［１：０］＝１１の場合には、バイアス電流３２７の値が初期設定時を基準として約−３０％に設定される。バイアス電流３２７は、後述するように、ＬＮＡの増幅用のバイアス電流を定める。なお、制御信号ＯＮ＝‘０’（ＯＮＢ＝‘１’）の場合、ＭＮ１ａ，ＭＮ２ａ，ＭＰ１ａ，ＭＰ２ａがオフに制御され、また、ＭＮ５ａのオンに伴いＳ１，Ｓ２の状態に関わらずＭＮ３ａ，ＭＮ４ａもオフに制御される。この場合、ＬＮＡＢＩＡＳ全体の消費電流が遮断される。したがって、制御信号ＯＮを受信時のみ‘１’とすることにより、送信時又は低電力待機時の消費電流が低減可能となる。
【００３１】
《ロウノイズアンプ回路の利得制御機能》
一方、ＬＮＡコア回路ＬＮＡＣＯＲＥは、ＮＭＯＳトランジスタＭＮ１１ａ〜ＭＮ２２ａと、容量Ｃ１ａ〜Ｃ４ａと、コイル（インダクタ）Ｌ１ａ，Ｌ２ａと、アッテネータ回路（減衰器）ＡＴＴ１ａ，ＡＴＴ２ａと、スイッチ回路ＳＷ１０ａを備えている。ＭＮ１１ａ，ＭＮ１２ａは、ソースがＧＮＤに接続される。ＭＮ１１ａのゲートには入力信号ＬＮＡＩＮとして差動信号の一方を担う受信電力信号２０−１が入力され、ＭＮ１２ａのゲートには反転入力信号ＬＮＡＩＮＢとして差動信号の他方を担う受信電力信号２０−２が入力される。ＭＮ１１ａのドレインは、カスコード段となるゲート接地の（ゲートがＶＤＤに接続された）ＭＮ１３ａを介して負荷となるＬ１ａの一端に接続される。同様に、ＭＮ１２ａのドレインは、カスコード段となるＭＮ１４ａを介して負荷となるＬ２ａの一端に接続される。Ｌ１ａ，Ｌ２ａの他端はＶＤＤに接続される。
【００３２】
ＭＮ２１ａは、ソース・ドレイン間にＬＮＡＢＩＡＳからのバイアス電流３２７が供給され、ゲートとドレイン間がＳＷ１０ａを介して接続される。ＳＷ１０ａは、反転利得設定信号ＧＣ２Ｂによってオン・オフが制御される。また、ＭＮ２２ａは、ＭＮ２１ａのゲートとＧＮＤの間にソース・ドレイン経路が接続され、ゲートが利得制御信号ＧＣ２で駆動される。ＭＮ１１ａ，ＭＮ１２ａのゲートは、ＭＮ２１ａのゲートにそれぞれ抵抗（高抵抗）を介して接続され、ＭＮ２１ａとの間でカレントミラー回路を構成する。これによって、ＭＮ１１ａ，ＭＮ１２ａのソース・ドレイン間には、前述したバイアス電流３２７に応じた増幅用のバイアス電流が供給される。ＭＮ１３ａのドレイン（Ｌ１ａの一端）からの出力信号ＬＮＡＯＵＴは、差動信号の一方を担う受信ＲＦ信号２２−１となり、ＭＮ１４ａのドレイン（Ｌ２ａの一端）からの反転出力信号ＬＮＡＯＵＴＢは、差動信号の他方を担う受信ＲＦ信号２２−２となる。
【００３３】
ＭＮ１５ａは、ＭＮ１１ａのドレインとＶＤＤに間にソース・ドレイン経路が接続され、ゲートが利得設定信号ＧＣ１で駆動される。ＭＮ１６ａは、ＭＮ１２ａのドレインとＶＤＤに間にソース・ドレイン経路が接続され、ゲートがＧＣ１で駆動される。ＬＮＡＩＮ（２０−１）はＣ１ａおよびＭＮ１７ａのソース・ドレイン経路を介してＡＴＴ１ａの一端に接続され、ＬＮＡＯＵＴ（２２−１）はＣ３ａおよびＭＮ１９ａのソース・ドレイン経路を介してＡＴＴ１ａの他端に接続される。同様に、ＬＮＡＩＮＢ（２０−２）はＣ２ａおよびＭＮ１８ａのソース・ドレイン経路を介してＡＴＴ２ａの一端に接続され、ＬＮＡＯＵＴＢ（２２−２）はＣ４ａおよびＭＮ２０ａのソース・ドレイン経路を介してＡＴＴ２ａの他端に接続される。ＭＮ１７ａ〜ＭＮ２０ａのゲートは利得設定信号ＧＣ２で駆動される。ＡＴＴ１ａ，ＡＴＴ２ａは、ここではπ型のアッテネータ回路となっている。
【００３４】
このような構成例において、例えばＧＣ１＝‘０’、ＧＣ２＝‘０’、ＧＣ２Ｂ＝‘１’に設定された場合、受信電力信号２０−１，２０−２は、ソース接地段（ＭＮ１１ａ，ＭＮ１２ａ）、カスコード段（ＭＮ１３ａ，ＭＮ１４ａ）、負荷インダクタ（Ｌ１ａ，Ｌ２ａ）によって増幅され、受信ＲＦ信号２２−１，２２−２が生成される。一方、ＧＣ１＝‘１’、ＧＣ２＝‘０’、ＧＣ２Ｂ＝‘１’に設定された場合、ＭＮ１５ａ，ＭＮ１６ａがオン状態に駆動されることにより、カスコード段（ＭＮ１３ａ，ＭＮ１４ａ）および負荷インダクタ（Ｌ１ａ，Ｌ２ａ）に流れる電流が減少する。これによって、利得を低下させることが可能になる。更に、ＧＣ１＝‘０’、ＧＣ２＝‘１’、ＧＣ２Ｂ＝‘０’に設定された場合、ＭＮ２２ａのオンに伴いソース接地段（ＭＮ１１ａ，ＭＮ１２ａ）がオフに駆動され、ＭＮ１７ａ〜ＭＮ２０ａのオンに伴い受信電力信号２０−１，２０−２がＡＴＴ１ａ，ＡＴＴ２ａを介して受信ＲＦ信号２２−１，２２−２として伝送される。これによって、利得を更に低下させることが可能となる。
【００３５】
このように、図１の利得制御回路ＧＣＴＬが利得制御信号ＬＮＡＧＡＩＮ［１：０］を所望の値に設定することで、図４（ｂ）に示すように、ＬＮＡの利得を例えば１８ｄＢ、−２ｄＢ、−２２ｄＢといったように複数段階で制御することが可能になる。なお、ＬＮＡの利得制御は前述したＬＮＡの電流制御機能（ＬＮＡＢＩＡＳ）によるバイアス電流の調整によって行うことも可能であるが、その場合は利得の切替量がプロセスばらつき、温度変動、電源電圧変動の影響を受け変動する恐れがある。受信ＡＧＣ動作においては、利得の切替量が設計値よりばらつくと、最終的な信号利得が想定より大きくなりＡＤＣが飽和する事態や、信号利得が想定より小さくなり必要なＳＮＲが確保できない事態が生じる恐れがある。この場合、ＰＥＲ（Packet Error Rate）の低下が生じ、通信の信頼度が損なわれる可能性があるため、利得の切替量はプロセスばらつき、温度変動、電源電圧変動の影響をなるべく受けないようにするのが望ましい。そのため、詳細は後述するが、特に高精度が必要な利得制御は、その切替量がプロセスばらつき、温度変動、電源電圧変動の影響を受けにくい、抵抗の比精度で決まるプログラマブルゲインアンプ回路ブロックＰＧＡＢＫを用いて行うことが望ましい。
【００３６】
《プログラマブルゲインアンプ回路ブロックの詳細》
図５は、図１の無線通信装置において、そのプログラマブルゲインアンプ回路ブロックおよびバンドパスフィルタ回路ブロックの詳細な構成例を示す回路図である。図６は、図５におけるデコーダ回路の入出力信号の一例を示す説明図である。図６に示すプログラマブルゲインアンプ回路ブロックＰＧＡＢＫおよびバンドパスフィルタ回路ブロックＢＰＦＢＫは、複数（ここでは４個）のプログラマブルゲインアンプ回路ＰＧＡ１〜ＰＧＡ４と、複数（ここでは３個）のバンドパスフィルタ回路ＢＰＦ１〜ＢＰＦ３と、ＰＧＡバイアス回路ＰＧＡＢＩＡＳと、デコーダ回路ＤＥＣ＿ＧＰＧＡを備えている。
【００３７】
図１におけるミキサ回路ＭＩＸからのＩＦ信号２４，２５（図５におけるＩＦ信号２４−１，２４−２，２５−１，２５−２）は、ＰＧＡ１→ＢＰＦ１→ＰＧＡ２→ＢＰＦ２→ＰＧＡ３→ＢＰＦ３→ＰＧＡ４の順で伝送され、ＰＧＡ４が差動信号となる希望信号２６−１，２６−２を出力する。ＩＦ信号２４−１，２４−２は差動信号を構成し、ＩＦ信号２５−１，２５−２も差動信号を構成する。ＰＧＡＢＩＡＳは、詳細は後述するが、図１の電力制御回路ＰＣＴＬからのＰＧＡ電流制御信号ＲＲＰＧＡＩ［１：０］（４２−２）に応じてＰＧＡ１〜ＰＧＡ４，ＢＰＦ１〜ＢＰＦ３内に含まれる各アンプ回路のバイアス電流を制御する。ＤＥＣ＿ＧＰＧＡは、図１の利得制御回路ＧＣＴＬからのＰＧＡ利得制御信号ＰＧＡＧＡＩＮ［６：０］（４１−２）を受け、利得設定信号ＧＣ３〜ＧＣ５を含む複数の利得設定信号を出力する。
【００３８】
《プログラマブルゲインアンプ回路ブロックの利得制御機能》
ＰＧＡ１〜ＰＧＡ４は、それぞれ入力信号に与える利得を切替られる機能をもち、ＰＧＡ１〜ＰＧＡ３のそれぞれは０ｄＢから１８ｄＢまで６ｄＢ刻みで利得の切替が可能な構成となっており、ＰＧＡ４は０ｄＢから１０ｄＢまで１ｄＢ刻みで利得の切替が可能な構成となっている。ＢＰＦ１〜ＢＰＦ３のそれぞれは、オペアンプ回路（ＯＰＡＭＰ１１，ＯＰＡＭＰ２１等）、抵抗、容量を備え、希望波以外の周波数成分とイメージ成分を除去する複素バンドパスフィルタとなっている。ＢＰＦ１〜ＢＰＦ３のそれぞれは、希望信号の利得切替には寄与しない。したがって、ここではＢＰＦ１〜ＢＰＦ３の詳細な説明は省略し、ＰＧＡ１〜ＰＧＡ４に関する詳細な説明を行う。
【００３９】
ＰＧＡ１は、オペアンプ回路ＯＰＡＭＰ１０，ＯＰＡＭＰ２０と、抵抗Ｒ１０〜Ｒ１７，Ｒ２０〜Ｒ２７と、スイッチ回路ＳＷ１０ｂ〜ＳＷ１５ｂ，ＳＷ２０ｂ〜ＳＷ２５ｂを備えている。この内、ＯＰＡＭＰ１０，Ｒ１０〜Ｒ１７，ＳＷ１０ｂ〜ＳＷ１５ｂは、直交信号（０°／９０°）の一方となるＩＦ信号２４−１，２４−２側に設けられ、ＯＰＡＭＰ２０，Ｒ２０〜Ｒ２７，ＳＷ２０ｂ〜ＳＷ２５ｂは、直交信号の他方となるＩＦ信号２５−１，２５−２側に設けられる。ＩＦ信号２４−１，２４−２側の回路とＩＦ信号２５−１，２５−２側の回路は同様の構成となっているため、ここではＩＦ信号２４−１，２４−２側の回路を代表として説明を行う。
【００４０】
Ｒ１２はＩＦ信号２４−１の入力ノードとＯＰＡＭＰ１０の負極入力ノードの間に接続され、Ｒ１０およびＳＷ１０ｂはＲ１２の両端の間に直列に接続される。Ｒ１４は一端がＯＰＡＭＰ１０の正極出力ノードに接続される。ＳＷ１４ｂはＲ１４の他端とＯＰＡＭＰ１０の負極入力ノードの間に接続され、Ｒ１６およびＳＷ１２ｂはＳＷ１４ｂの両端の間に直列に接続される。Ｒ１３はＩＦ信号２４−２の入力ノードとＯＰＡＭＰ１０の正極入力ノードの間に接続され、Ｒ１１およびＳＷ１１ｂはＲ１３の両端の間に直列に接続される。Ｒ１５は一端がＯＰＡＭＰ１０の負極出力ノードに接続される。ＳＷ１５ｂはＲ１５の他端とＯＰＡＭＰ１０の正極入力ノードの間に接続され、Ｒ１７およびＳＷ１３ｂはＳＷ１５ｂの両端の間に直列に接続される。ＳＷ１０ｂ，ＳＷ１１ｂはＧＣ３によってオン・オフが制御され、ＳＷ１２ｂ，ＳＷ１３ｂはＧＣ５によってオン・オフが制御され、ＳＷ１４ｂ，ＳＷ１５ｂはＧＣ４によってオン・オフが制御される。例えば、Ｒ１０〜Ｒ１５のそれぞれは同一の抵抗値（Ｒ’）を持ち、Ｒ１６，Ｒ１７のそれぞれはＲ１０〜Ｒ１５のそれぞれの３倍の抵抗値（３Ｒ’）を持つ。
【００４１】
このようにＯＰＡＭＰ１０は、入力抵抗と帰還抵抗の比により利得を決定可能な負帰還型のオペアンプ回路となっている。例えば、ＧＣ３＝０（ＳＷ１０ｂ，ＳＷ１１ｂがオフ）、ＧＣ４＝１（ＳＷ１４ｂ，ＳＷ１５ｂがオン）、ＧＣ５＝０（ＳＷ１２ｂ，ＳＷ１３ｂがオフ）であった場合、入力抵抗（Ｒ１２，Ｒ１３）と帰還抵抗（Ｒ１４，Ｒ１５）の抵抗値は同一値（Ｒ’）となる。この場合、利得はＲ’／Ｒ’＝１＝０ｄＢとなる。一方、ＧＣ３＝１（ＳＷ１０ｂ，ＳＷ１１ｂがオン）、ＧＣ４＝０（ＳＷ１４ｂ，ＳＷ１５ｂがオフ）、ＧＣ５＝１（ＳＷ１２ｂ，ＳＷ１３ｂがオン）であった場合、入力抵抗（Ｒ１０およびＲ１２，Ｒ１１およびＲ１３）の抵抗値はＲ’／２となり、帰還抵抗（Ｒ１４およびＲ１６，Ｒ１５およびＲ１７）の抵抗値は４Ｒ’となる。この場合、利得は（４Ｒ’）／（Ｒ’／２）＝８＝１８ｄＢとなる。このようにしてＧＣ３〜ＧＣ５の値を適宜制御することにより、図６に示すように、０ｄＢ、６ｄＢ、１２ｄＢ、１８ｄＢの利得設定が可能となる。
【００４２】
ＰＧＡ２〜ＰＧＡ４は、前述したＰＧＡ１と同様の回路構成となっている。ただし、ＰＧＡ４は、前述したようにＰＧＡ１〜ＰＧＡ３とは利得の可変範囲が異なるため、当該可変範囲に応じた抵抗およびスイッチ回路を備えた構成になっている。このようなＰＧＡ１〜ＰＧＡ４を備えることで、１ｄＢ刻みで６４ｄＢのダイナミックレンジを実現できる。この際に、利得の大きさは抵抗の比精度で決まるため、その利得切替量はプロセスばらつき、温度変動、電源電圧変動の影響を受けにくく、利得を高精度に制御することが可能となる。
【００４３】
《プログラマブルゲインアンプ回路ブロックおよびバンドパスフィルタ回路ブロックの電流制御機能》
図７は、図５におけるＰＧＡバイアス回路および各オペアンプ回路周りの詳細な構成例を示す回路図である。図８は、図７におけるデコーダ回路の入出力信号の一例を示す説明図である。図７には、オペアンプ回路ＯＰＡＭＰ１０と、ＰＧＡバイアス回路ＰＧＡＢＩＡＳと、デコーダ回路ＤＥＣ＿ＩＰＧＡが示されている。ここでは、図５におけるＯＰＡＭＰ１０が代表として示されているが、図５におけるその他のオペアンプ回路も同様な構成となっている。ＤＥＣ＿ＩＰＧＡは、図７および図８に示すように、ＰＧＡ電流制御信号ＲＲＰＧＡＩ［１：０］（４２−２）を入力とし、その値に応じた電流設定信号Ｓ３，Ｓ４並びにその各反転電流設定信号Ｓ３Ｂ，Ｓ４Ｂを出力する。
【００４４】
ＰＧＡバイアス回路ＰＧＡＢＩＡＳは、基準電流源ＩＳ１ｃと、ＮＭＯＳトランジスタＭＮ１ｃ〜ＭＮ８ｃと、ＰＭＯＳトランジスタＭＰ１ｃ〜ＭＰ３ｃと、スイッチ回路ＳＷ１ｃ〜ＳＷ４ｃを備える。ＰＧＡＢＩＡＳは、図３で述べたＬＮＡバイアス回路ＬＮＡＢＩＡＳと同様な回路構成となっている。すなわち、ＰＧＡＢＩＡＳは、図３の場合と同様に、ＩＳ１ｃからの基準電流４３５に対し、ＭＮ１ｃとＭＮ２ｃ〜ＭＮ４ｃのサイズ比で決まる電流４３６をＭＰ１ｃに供給し、更にＭＰ１ｃとＭＰ２ｃのサイズ比で決まるバイアス電流４３７をＯＰＡＭＰ１０に供給する。この際に、図１の電力制御回路ＰＣＴＬがＰＧＡ電流制御信号ＲＲＰＧＡＩ［１：０］を適宜制御すると共に、図７のＤＥＣ＿ＩＰＧＡがＲＲＰＧＡＩ［１：０］に応じたＳ３，Ｓ４（Ｓ３Ｂ，Ｓ４Ｂ）を用いてサイズ比を設定することで、基準電流４３５に対するバイアス電流４３７の相対値が制御される。
【００４５】
これによって、図８に示すように、バイアス電流４３７の大きさを、ＰＧＡ電流制御信号ＲＲＰＧＡＩ［１：０］の初期設定時（ＲＲＰＧＡＩ［１：０］＝００）を基準として約−１０％、−２０％、−３０％といったように複数段階で低減させることが可能になる。また、図３の場合と同様に、制御信号ＯＮ＝‘０’（ＯＮＢ＝‘１’）の場合には、ＰＧＡＢＩＡＳ全体の消費電流が遮断される。したがって、制御信号ＯＮを受信時のみ‘１’とすることにより、送信時又は低電力待機時の消費電流が低減可能となる。
【００４６】
一方、ＯＰＡＭＰ１０は、ＰＭＯＳトランジスタＭＰ１０ｃ〜ＭＰ１９ｃと、ＮＭＯＳトランジスタＭＮ１０ｃ〜ＭＮ１５ｃ，ＭＮ２１ｃ〜ＭＮ２３ｃと、スイッチ回路ＳＷ１０ｃ等によって構成される。ＭＮ２１ｃは、ゲートとドレイン間がＳＷ１０ｃを介して接続され、ソース・ドレイン間にＰＧＡＢＩＡＳからのバイアス電流４３７が供給される。ＭＮ２３ｃはＭＮ２１ｃとカレントミラー回路を構成し、ＭＮ２２ｃはＭＮ２３ｃのゲートとＧＮＤの間にソース・ドレイン経路が接続される。ＭＰ１９ｃは、ゲートとドレインが共通に接続され、ソース・ドレイン経路がＭＮ２３ｃのソース・ドレイン経路と直列に接続される。ＭＰ１８ｃは、ＭＰ１９ｃのゲートとＶＤＤの間にソース・ドレイン経路が接続される。ＳＷ１０ｃおよびＭＰ１８ｃは制御信号ＯＮによって駆動され、ＭＮ２２ｃは反転制御信号ＯＮＢによって駆動される。これにより、ＯＮ＝‘１’ （ＯＮＢ＝‘０’）の場合にはＭＮ２３ｃ，ＭＰ１９ｃを介してバイアス電流４３７の供給動作が行われ、ＯＮ＝‘０’（ＯＮＢ＝‘１’）の場合にはＭＮ２３ｃ，ＭＰ１９ｃがオフに固定される。
【００４７】
ＭＰ１０ｃ，ＭＰ１１ｃ、ＭＮ１０ｃ，ＭＮ１１ｃ、およびＭＰ１６ｃは、ＭＰ１０ｃ，ＭＰ１１ｃを差動対、ＭＮ１０ｃ，ＭＮ１１ｃを負荷電流源、ＭＰ１６ｃをテール電流源とする差動増幅回路ＤＡＭＰ１を構成する。ＭＰ１１ｃのゲートには入力信号ＶＩＮが印加され、ＭＰ１０ｃのゲートには反転入力信号ＶＩＮＢが印加される。ＭＰ１６ｃは、ＭＰ１９ｃとカレントミラー回路を構成し、ＤＡＭＰ１の増幅用バイアス電流を供給する。ＭＮ１２ｃおよびＭＰ１２ｃは、ＭＮ１２ｃをソース接地増幅素子、ＭＰ１２ｃを負荷電流源とする出力段増幅回路ＯＴＡＭＰ１ａを構成する。ＭＮ１２ｃは、ゲートにＤＡＭＰ１の反転出力信号（ＭＰ１１ｃのドレイン）が入力され、ドレインから出力信号ＶＯＵＴを出力する。ＭＮ１３ｃおよびＭＰ１３ｃは、ＭＮ１３ｃをソース接地増幅素子、ＭＰ１３ｃを負荷電流源とする出力段増幅回路ＯＴＡＭＰ１ｂを構成する。ＭＮ１３ｃは、ゲートにＤＡＭＰ１の出力信号（ＭＰ１０ｃのドレイン）が入力され、ドレインから反転出力信号ＶＯＵＴＢを出力する。ＭＰ１２ｃ，ＭＰ１３ｃは、それぞれＭＰ１９ｃとカレントミラー回路を構成し、ＯＴＡＭＰ１ａ，ＯＴＡＭＰ１ｂの増幅用バイアス電流を供給する。なお、ＭＮ１２ｃ，ＭＮ１３ｃのゲートとドレイン間には位相補償用の素子が適宜設けられる。
【００４８】
ＭＰ１４ｃ，ＭＰ１５ｃ、ＭＮ１４ｃ，ＭＮ１５ｃ、およびＭＰ１７ｃは、ＭＰ１４ｃ，ＭＰ１５ｃを差動対、ＭＮ１４ｃ，ＭＮ１５ｃをダイオード接続の負荷回路、ＭＰ１７ｃをテール電流源とする差動増幅回路を構成する。当該差動増幅回路は、ＤＡＭＰ１の差動出力電圧の平均値を一定の電圧に近づけるための所謂コモンモードフィードバック回路ＣＭＦＢとして機能する。ＭＰ１４ｃのゲートには所定の基準電圧ＶＣが入力され、ＭＰ１５ｃのゲートには、ＤＡＭＰ１の出力信号（ＭＰ１０ｃのドレイン）と反転出力信号（ＭＰ１１ｃのドレイン）がそれぞれ抵抗を介して共通に入力される。ＭＰ１７ｃは、ＭＰ１９ｃとカレントミラー回路を構成し、ＣＭＦＢの増幅用バイアス電流を供給する。そして、ＭＮ１４ｃのゲート（ドレイン）電圧がＤＡＭＰ１のＭＮ１０ｃ，ＭＮ１１ｃのゲート電圧に帰還され、これによってＤＡＭＰ１の差動出力電圧の平均値が制御される。
【００４９】
ここで、図５におけるその他のオペアンプ回路のバイアス電流は、例えば、図７のＰＧＡＢＩＡＳ内においてＭＰ１ｃとカレントミラー回路を構成するトランジスタ（ＭＰ２ｃ）を複数設け、この複数のＭＰ２ｃを介してそれぞれ供給される。したがって、前述したようにＰＧＡＢＩＡＳがバイアス電流４３７を絞った場合、図５におけるＰＧＡＢＫ及びＢＰＦＢＫ全体の消費電流を低減可能になる。また、図７において、前述したようにＯＮ＝‘０’（ＯＮＢ＝‘１’）の場合にはＭＰ１９ｃがオフ（ＭＰ１９ｃのゲート電圧がＶＤＤ）となるため、ＭＰ１２ｃ，ＭＰ１３ｃ，ＭＰ１６ｃ，ＭＰ１７ｃもオフに固定され、ＯＰＡＭＰ１０（およびその他のオペアンプ回路）における消費電流が遮断される。したがって、制御信号ＯＮを受信時のみ‘１’とすることにより、送信時又は低電力待機時の消費電流が低減可能となる。
【００５０】
ところで、図５におけるＰＧＡ１〜ＰＧＡ４のそれぞれの利得Ｇｐｇａは、より厳密には、入力抵抗Ｒｉｎ、帰還抵抗Ｒｆ、オペアンプ回路の利得Ｇｏｐ、β＝（Ｒｉｎ／（Ｒｉｎ＋Ｒｆ））を用いて式（２）で定められる。したがって、Ｇｐｇａは、Ｇｏｐが極めて大きい際には（Ｒｆ／Ｒｉｎ）によって高精度に定めることができるが、バイアス電流の低減に伴いＧｏｐが低下した際には精度の低下が無視できない場合がある。ＰＧＡＢＫには特にＧｐｇａの高精度化が求められるため、場合によっては、ＰＧＡＢＫ及びＢＰＦＢＫに対する当該電流制御機能を省略したり、電流制御機能を設ける際にもそのバイアス電流の低減比率を小さくすること等も有益となる。ただし、式（２）から判るように、ＧｐｇａにＧｏｐが与える誤差は、βの値が小さいほど（言い換えれば（Ｒｆ／Ｒｉｎ）の値が大きいほど）大きくなる。この観点で、例えばＧｐｇａの設定値が小さい場合にオペアンプ回路のバイアス電流を絞っても、Ｇｐｇａの精度はある程度確保されると考えられる。
【００５１】
Ｇｐｇａ＝（Ｒｆ／Ｒｉｎ）×（１／（１＋（１／（Ｇｏｐ・β）））） （２）
《シンセサイザ回路の詳細》
図９は、図１の無線通信装置において、そのシンセサイザ回路の詳細な構成例を示す回路ブロック図である。図９に示すシンセサイザ回路ＳＹＮＳは、電圧制御発振回路ＶＣＯと、ローカルバッファ回路ＬＯＢｒｘ，ＬＯＢｔｘと、ローカルバッファバイアス回路ＬＯＢＢＩＡＳを備えている。ＶＣＯは、変調回路ＭＯＤからの直接変調用信号３１を受け、発振信号５１０を出力する。発振信号５１０は、受信時には例えば２．４ＧＨｚ〜２．５ＧＨｚ帯の周波数を持つ信号となり、送信時には例えば２．４ＧＨｚ〜２．５ＧＨｚ帯の中心周波数に対して直接変調用信号３１に応じて±５００ｋＨｚ等の変調が加えられた信号となる。ＬＯＢｒｘは、受信時に図１のミキサ回路ＭＩＸに向けて発振信号５１０を局部発振信号２３として出力する。ＬＯＢｔｘは、送信時に図１のパワーアンプ回路ＰＡに向けて発振信号５１０を送信ＲＦ信号３２として出力する。ＬＯＢＢＩＡＳは、詳細は後述するが、図１の電力制御回路ＰＣＴＬからのローカルバッファ電流制御信号ＲＲＬＯＩ［１：０］（４２−３）に応じてＬＯＢｔｘ，ＬＯＢｒｘのバイアス電流を制御する。
【００５２】
ＬＯＢｔｘ，ＬＯＢｒｘは、主に２点の役割を持つ。１つ目は、ＶＣＯの発振周波数、発振周波数可変範囲に対する配線寄生成分の影響を低下させることである。すなわち、局部発振信号２３や送信ＲＦ信号３２の配線等がＶＣＯの負荷として見えないようにし、ＶＣＯの高精度化を図ることである。２つ目は、主に受信時に局部発振信号２３の配線経由で（ＭＩＸなどから）飛びつく信号がＶＣＯに重畳し、局部発振信号２３の信号品質が劣化する（Ｉｎｊｅｃｔｉｏｎ−Ｐｕｌｌｉｎｇの）影響を低下させることである。ここで、ＬＯＢｒｘは、受信時のみで必要とされ、送信時には動作させておく必要はないため、送信時にはオフ状態（非活性状態）に制御されることが望ましい。逆に、ＬＯＢｔｘは、受信時には動作させておく必要はないため、受信時にはオフ状態（非活性状態）に制御されることが望ましい。これらによって、ＳＹＮＳの低消費電力化が可能となる。
【００５３】
《ローカルバッファ回路の電流制御機能》
図１０は、図９におけるローカルバッファバイアス回路およびローカルバッファ回路周りの詳細な構成例を示す回路図である。図１１は、図１０におけるデコーダ回路の入出力信号の一例を示す説明図である。図１０には、ローカルバッファ回路ＬＯＢｒｘと、ローカルバッファバイアス回路ＬＯＢＢＩＡＳと、デコーダ回路ＤＥＣ＿ＩＬＯＢが示されている。ここでは、図９におけるＬＯＢｒｘが代表として示されているが、図９におけるＬＯＢｔｘも同様な構成となっている。ＤＥＣ＿ＩＬＯＢは、図１０および図１１に示すように、ローカルバッファ電流制御信号ＲＲＬＯＩ［１：０］（４２−３）を入力とし、その値に応じた電流設定信号Ｓ５，Ｓ６並びにその各反転電流設定信号Ｓ５Ｂ，Ｓ６Ｂを出力する。
【００５４】
ローカルバッファバイアス回路ＬＯＢＢＩＡＳは、基準電流源ＩＳ１ｄと、ＮＭＯＳトランジスタＭＮ１ｄ〜ＭＮ８ｄと、ＰＭＯＳトランジスタＭＰ１ｄ〜ＭＰ３ｄと、スイッチ回路ＳＷ１ｄ〜ＳＷ４ｄを備える。ＬＯＢＢＩＡＳは、図３で述べたＬＮＡバイアス回路ＬＮＡＢＩＡＳと同様な回路構成となっている。すなわち、ＬＯＢＢＩＡＳは、図３の場合と同様に、ＩＳ１ｄからの基準電流５３５に対し、ＭＮ１ｄとＭＮ２ｄ〜ＭＮ４ｄのサイズ比で決まる電流５３６をＭＰ１ｄに供給し、更にＭＰ１ｄとＭＰ２ｄのサイズ比で決まるバイアス電流５３７をＬＯＢｒｘに供給する。この際に、図１の電力制御回路ＰＣＴＬがローカルバッファ電流制御信号ＲＲＬＯＩ［１：０］を適宜制御すると共に、図１０のＤＥＣ＿ＩＬＯＢがＲＲＬＯＩ［１：０］に応じたＳ５，Ｓ６（Ｓ５Ｂ，Ｓ６Ｂ）を用いてサイズ比を設定することで、基準電流５３５に対するバイアス電流５３７の相対値が制御される。
【００５５】
これによって、図１１に示すように、バイアス電流５３７の大きさを、ローカルバッファ電流制御信号ＲＲＬＯＩ［１：０］の初期設定時（ＲＲＬＯＩ［１：０］＝００）を基準として約−１０％、−２０％、−３０％といったように複数段階で低減させることが可能になる。また、図３の場合と同様に、制御信号ＯＮ＝‘０’（ＯＮＢ＝‘１’）の場合には、ＬＯＢＢＩＡＳ全体の消費電流が遮断される。したがって、制御信号ＯＮを受信時のみ‘１’とすることにより、送信時又は低電力待機時の消費電流が低減可能となる。
【００５６】
一方、ＬＯＢｒｘは、ＮＭＯＳトランジスタＭＮ１０ｄ〜ＭＮ１２ｄ，ＭＮ２１ｄ，ＭＮ２２ｄと、スイッチ回路ＳＷ１０ｄと、抵抗Ｒ１ｄ，Ｒ２ｄ等によって構成される。ＭＮ２１ｄは、ゲートとドレイン間がＳＷ１０ｄを介して接続され、ソース・ドレイン間にＬＯＢＢＩＡＳからのバイアス電流５３７が供給される。ＭＮ２２ｄはＭＮ２１ｄのゲートとＧＮＤの間にソース・ドレイン経路が接続される。ＳＷ１０ｄは制御信号ＯＮ’によって駆動され、ＭＮ２２ｄは反転制御信号ＯＮＢ’によって駆動される。これにより、ＯＮ’＝‘１’ （ＯＮＢ’＝‘０’）の場合にはＭＮ２１ｄを介してバイアス電流５３７の供給動作が行われ、ＯＮ’＝‘０’（ＯＮＢ’＝‘１’）の場合にはＭＮ２１ｄがオフに固定される。
【００５７】
ＭＮ１０ｄ，ＭＮ１１ｄ、Ｒ１ｄ，Ｒ２ｄおよびＭＮ１２ｄは、ＭＮ１０ｄ，ＭＮ１１ｄを差動対、Ｒ１ｄ，Ｒ２ｄを負荷抵抗、ＭＮ１２ｄをテール電流源とする差動増幅回路を構成する。ＭＮ１１ｄのゲートには入力信号ＬＯＢＩＮとして差動信号の一方を担う発振信号５１０−１が印加され、ＭＮ１０ｄのゲートには反転入力信号ＬＯＢＩＮＢとして差動信号の他方を担う発振信号５１０−２が印加される。ＭＮ１２ｄは、ＭＮ２１ｄとカレントミラー回路を構成し、当該差動増幅回路の増幅用バイアス電流を供給する。そして、ＭＮ１０ｄのドレインからの出力信号ＬＯＢＯＵＴが差動信号の一方を担う局部発振信号２３−１となり、ＭＮ１１ｄのドレインからの反転出力信号ＬＯＢＯＵＴＢが差動信号の他方を担う局部発振信号２３−２となる。
【００５８】
ここで、図９におけるＬＯＢｔｘに対するバイアス電流の供給は、前述したＬＯＢｒｘのＬＯＢＢＩＡＳを共通に利用することで実現したり、またはＬＯＢｔｘ用のＬＯＢＢＩＡＳを別途設けることで実現することも可能である。前者の場合、例えば、図１０のＬＯＢＢＩＡＳ内においてＭＰ１ｄとカレントミラー回路を構成するトランジスタ（ＭＰ２ｄ）を２個設け、その一方のＭＰ２ｄを介してＬＯＢｔｘにバイアス電流が供給される。ただし、この場合、送信と受信の両方で共通のＬＯＢＢＩＡＳを動作させる必要があるため、前述したＬＯＢＢＩＡＳ内の制御信号ＯＮは送信と受信の両方でＯＮ＝‘１’に制御され、ＬＯＢｔｘ内の制御信号ＯＮ’は送信時のみでＯＮ’＝‘１’に制御され、ＬＯＢｒｘ内の制御信号ＯＮ’は受信時のみでＯＮ’＝‘１’に制御される必要がある。また、この場合、送信時と受信時でローカルバッファ電流制御信号ＲＲＬＯＩ［１：０］を介して異なる大きさのバイアス電流５３７を設定することも可能である。一方、後者の場合、ＬＯＢｔｘおよびＬＯＢｔｘ用のＬＯＢＢＩＡＳの制御信号ＯＮ，ＯＮ’は送信時のみで共に‘１’に制御され、ＬＯＢｒｘおよびＬＯＢｒｘ用のＬＯＢＢＩＡＳの制御信号ＯＮ，ＯＮ’は受信時のみで共に‘１’に制御される。この場合、送信時と受信時のバイアス電流５３７の大きさは、個々のＬＯＢＢＩＡＳによって個別に設定される。
【００５９】
《ミキサ回路の詳細》
図１２は、図１の無線通信装置において、そのミキサ回路の詳細な構成例を示す回路図である。図１２に示すミキサ回路ＭＩＸは、４個のＮＭＯＳトランジスタＭＮ１ｅ〜ＭＮ４ｅを備えたパッシブ型の構成となっている。このようなパッシブ型のミキサ回路を用いることで、例えばギルバートセルのようなアクティブ型のミキサ回路を用いる場合と比較して消費電流を低減することが可能になる。当該ＭＩＸは、差動信号となる受信ＲＦ信号２２−１，２２−２と差動信号となる局部発振信号２３−１，２３−２を入力として、差動信号となるＩＦ信号２４−１，２４−２を出力する。
【００６０】
ＭＮ１ｅは、ソース・ドレインの一方が受信ＲＦ信号２２−１に結合され、ソース・ドレインの他方がＩＦ信号２４−１に結合され、ゲートに局部発振信号２３−１が入力される。ＭＮ２ｅは、ソース・ドレインの一方が受信ＲＦ信号２２−１に結合され、ソース・ドレインの他方がＩＦ信号２４−２に結合され、ゲートに局部発振信号２３−２が入力される。ＭＮ３ｅは、ソース・ドレインの一方が受信ＲＦ信号２２−２に結合され、ソース・ドレインの他方がＩＦ信号２４−１に結合され、ゲートに局部発振信号２３−２が入力される。ＭＮ４ｅは、ソース・ドレインの一方が受信ＲＦ信号２２−２に結合され、ソース・ドレインの他方がＩＦ信号２４−２に結合され、ゲートに局部発振信号２３−１が入力される。
【００６１】
《電力制御回路の動作［１］》
図１３は、図１の無線通信装置において、その電力制御回路の処理内容を含む無線通信装置の詳細な処理内容の一例を示すフロー図である。図１３では、基地局２０１と無線端末２０２（図１の無線通信装置ＲＣＤに該当）の間の単純なデータ通信フローと併せて無線通信装置ＲＣＤの処理内容の一例が示されている。基地局２０１と無線端末２０２の間の単純なデータ通信フローでは、まず、無線端末２０２が基地局２０１に向けてデータを送信して欲しいというリクエスト（“DATA Request”）を送付する（ＳＴ２０１１）。これに応じて、基地局２０１は、無線端末２０２に向けてリクエストを受領したことを意味する確認のパケット（“Acknowledgement”）を送付した後（ＳＴ２０１２）、リクエストを受けたデータを送付する（ＳＴ２０１３）。無線端末２０２は、基地局２０１からのデータを受領したことを意味する確認のパケット（“Acknowledgement”）を送付して、一連の流れは終了となる。
【００６２】
このようなデータ通信フローに対応した無線通信装置ＲＣＤの大まかな処理の流れとして、無線通信装置ＲＣＤは、まず、基地局２０１に対してリクエストを送付するため送信モードとなった後（ＳＴ２００１）、リクエスト（“DATA Request”）を送信する（ＳＴ２００２）。その後、ＲＣＤは、基地局２０１からの確認パケット（“ACK Frame”）を受け取るために受信モードとなった後（ＳＴ２００３）、当該確認パケットを受信し、これに対して図１で述べた受信ＡＧＣ動作を行い、当該確認パケットを復調する（ＳＴ２００４）。すなわち、利得制御回路ＧＣＴＬが、受信した確認パケットの電力に応じた適切な利得を設定し（受信ＡＧＣ動作を行い）、復調回路ＤＥＭＯＤが当該確認パケットを復調する。
【００６３】
ここで、無線通信装置ＲＣＤ内の電力制御回路ＰＣＴＬによる動作が行われる（ＳＴ２００５）。具体的には、ＰＣＴＬは、前述した復調終了時点で、受信ＡＧＣ動作を介して設定された受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）が予め設定した基準値ＴＨ１に対して「以上」か「未満」かの判定を行う（ＳＴ２００５−１）。図１（式（１））で述べたように、Ｇａｉｎ＿ｒｆはＬＮＡの利得を表し、Ｇａｉｎ＿ｉｆはＰＧＡＢＫの利得を表す。ＰＣＴＬは、ＳＴ２００５−１の判定結果が「以上」であれば、受信各部の電流制御機能に対する設定値を初期設定のまま使用する。すなわち、図４（ａ）、図８および図１１に示したように、ＲＲＬＮＡＩ［１：０］、ＲＲＰＧＡＩ［１：０］およびＲＲＬＯＩ［１：０］の設定値を共に“００”とする。一方、ＰＣＴＬは、ＳＴ２００５−１の判定結果が「未満」であれば受信各部の電流制御機能に対する設定値を変更して、初期設定時より低い電流値になるよう制御する（ＳＴ２００５−２）。ここでは、一例として、ＰＣＴＬがＲＲＬＮＡＩ［１：０］を“１１”に変更し、ＬＮＡの電流を初期設定より約−３０％に設定する場合が示されている。
【００６４】
その後、基地局２０１からのデータパケット（“DATA Frame”）を受信する際には、無線通信装置ＲＣＤは、ＳＴ２００５での電流設定状態を維持したまま、当該データパケットに対する受信ＡＧＣ動作および復調動作を行なう（ＳＴ２００６）。その後、ＲＣＤは、基地局２０１からのデータを受信したことを意味する確認パケットを送信するため送信モードとなった後（ＳＴ２００７）、確認パケット（“ACK Frame”）を送信する（ＳＴ２００８）。ＲＣＤは、このあと続けて基地局２０１からデータパケットの送信がある場合には受信モードに遷移するが、そうでなければ低電力待機モード（“SLEEP”）に遷移し、一連の流れは終了となる（ＳＴ２００９）。ここで、仮に受信モードに遷移した際には、当該受信モードでの電流制御機能に対する設定値はＳＴ２００５での設定値が適用される。
【００６５】
《本実施の形態１の主要な特徴および効果》
図１３に示したように、本実施の形態１による無線通信装置ＲＣＤは、ＰＣＴＬが、ＧＣＴＬの受信ＡＧＣ動作に伴い算出された利得の設定値（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）から受信電力信号２０のレベル（Ｐｉｎ＿ｒｆ）を認識し、そのレベルに応じた電流制御を行うことが主要な特徴となっている。この例では、ＰＣＴＬは、Ｐｉｎ＿ｒｆが所定の比較値よりも大きい場合（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ＜ＴＨ１の場合）にはＬＮＡに対して約−３０％の電力削減を実行し、Ｐｉｎ＿ｒｆが所定の比較値以下の場合（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ≧ＴＨ１の場合）には当該電流削減を実行しない。
【００６６】
これにより、通信の信頼性（ロバスト性）を確保しつつ、無線通信装置ＲＣＤの低消費電力化が実現可能になる。すなわち、例えば単純にＬＮＡ等の消費電流を削減しただけでは、受信感度の低下によって受信電力信号２０のレベルが小さい場合に通信の信頼性（ロバスト性）が損なわれる恐れがある。受信感度は、正常に受信できる受信信号レベルの最小値を表し、式（３）（又はその真数表示となる式（４））で表される雑音指数（ＮＦ：Noise Figure）と呼ばれる指標に応じて変動する。ＮＦは、回路を通過した際の信号対雑音比（ＳＮＲ）の劣化量を表す。ＮＦ＿ｔｏｔａｌは受信部全体のＮＦ［ｄＢ］、Ｆ＿ｌｎａはＬＮＡのＮＦ［倍］、Ｆ＿ｐｏｓｔ＿ｌｎａはＬＮＡより後段のＮＦ［倍］、Ｇ＿ｌｎａはＬＮＡの利得［倍］をそれぞれ示す。受信感度は、ＮＦ＿ｔｏｔａｌの値が大きくなるほど、その分だけ劣化する。
【００６７】
ＮＦ＿ｔｏｔａｌ＝１０×ｌｏｇ（Ｆ＿ｔｏｔａｌ） （３）
Ｆ＿ｔｏｔａｌ＝Ｆ＿ｌｎａ＋（Ｆ＿ｐｏｓｔ＿ｌｎａ−１）／Ｇ＿ｌｎａ （４）
前述した電流制御機能によりＬＮＡのバイアス電流を減少させると、式（４）におけるＧ＿ｌｎａが減少し、式（４）の第２項（（Ｆ＿ｐｏｓｔ＿ｌｎａ−１）／Ｇ＿ｌｎａ）が増加する。更に、適切に設計されたＬＮＡでは、バイアス電流を減少させると式（４）の第１項（Ｆ＿ｌｎａ）も増加する。したがって、ＬＮＡのバイアス電流を減少させると、ＮＦ＿ｔｏｔａｌの増加に伴い受信感度が劣化するため、受信電力信号２０のレベルが小さい場合に正常な受信動作が困難になり得る。一方、図１３のようなフローを用いると、受信電力信号２０のレベルが小さい場合にはバイアス電流の削減が行われないため、受信感度を十分なレベルに保つことができ、正常な受信動作が行える。逆に、受信電力信号２０のレベルが大きい場合にはバイアス電流の削減に伴い受信感度が劣化するが、そもそも受信電力信号２０のレベルが大きいため正常な受信動作を行うことができると共に、消費電力の低減が図れる。更に、このような電流制御を実行するにあたり、本実施の形態１による無線通信装置ＲＣＤでは、例えばＲＳＳＩ回路のような特別な回路を用いないため、このような回路の実装に伴う回路面積の増大や消費電力の増大も抑制できる。
【００６８】
なお、図１３のＳＴ２００５−１における基準値ＴＨ１や、ＳＴ２００５−２における電流の削減率は、例えば、無線通信装置ＲＣＤ内にレジスタ等を設け、ＲＣＤの外部から当該レジスタ等を介して任意に設定可能とすることができる。これによって、それぞれ異なり得る通信環境に応じて、最適な条件で低電力化と通信のロバスト性を両立させることが可能になる。また、図１３のＳＴ２００５−２では、ＬＮＡの電流制御に加えて、あるいはＬＮＡの電流制御に変えてＳＹＮＳ内の受信用のローカルバッファ回路ＬＯＢｒｘの電流制御や、場合によってはＰＧＡＢＫの電流制御を行うことも可能である。この場合、ＬＮＡ、ＬＯＢｒｘ、ＰＧＡＢＫ毎に基準値ＴＨ１や電流の削減率を個別に設定できるように構成してもよい。ここで、例えばＬＯＢｒｘの電流を削減した場合、ミキサ回路ＭＩＸに向けた局部発振信号２３の電圧振幅が低下するが、受信電力信号２０のレベルが十分に大きいため、ＭＩＸは十分に正常な動作を行うことが可能である。
【００６９】
《ロウノイズアンプ回路のバイアス電流と受信感度の関係》
図１４は、図３のロウノイズアンプ回路のバイアス電流が図１の無線通信装置の受信感度に与える影響を検証した結果の一例を示す説明図である。図１４では、図３におけるバイアス電流３２７の大きさを、図４（ａ）に示したような０％、−１０％、−２０％、−３０％に変動させた場合に加えて、プラス側に変動させた場合も併せて示されている。このように、ロウノイズアンプ回路ＬＮＡのバイアス電流３２７の電流値（ｍＡ）を段階的に低下させると、それに応じて最小受信感度（ｄＢｍ）の劣化が生じる。例えば、バイアス電流３２７の電流値を０％から−３０％に変動させると、最小受信感度が４．５ｄＢ程度劣化する。この場合、ＬＮＡの実際の利得が利得制御回路ＧＣＴＬの設定値（ＬＮＡＧＡＩＮ［１：０］）を反映したＬＮＡの名目上の利得よりも小さくなるため、図１のＡＤＣに向けた希望信号２６の振幅が十分に得られないことが懸念される。しかしながら、実際上、この利得の劣化分は、ＧＣＴＬの受信ＡＧＣ動作に伴いＰＧＡＢＫの利得がその分だけ増加することで補償されるため、特に問題とならない。
【００７０】
《電力制御回路に対する基準値の設定例［１］》
例えば、２．４ＧＨｚ帯のＺｉｇＢｅｅ（登録商標）を想定すると、送信機の出力電力は規格（ＩＥＥＥ Ｓｔｄ ８０２．１５．４−２００６）により−３ｄＢｍ以上であると考えられる。一方、送受信間距離が約３０ｍ以内の範囲で、様々なケースで空間損失を測定した結果、その最も損失が大きいケースの空間損失が７３ｄＢであるという結果が知られている（C. R. Anderson and T. S. Rappaport, “In-Building Wideband Partition Loss Measurements at 2.5 and 60GHz,” IEEE Trans. Commun., vol.3, no.3, May 2004, pp.922-928.)。この測定環境のケースでは受信機に−７６ｄＢｍの最小受信感度が求められる。
【００７１】
一方で受信機の規格（ＩＥＥＥ Ｓｔｄ ８０２．１５．４−２００６）上の最小受信感度は−８５ｄＢｍである。実際上の設計では、受信機の最小受信感度は、この規格値を製造バラツキ、電源電圧変動、温度変動等を考慮しても満足するよう、通常条件下で充分マージンのある値（例えば−９５ｄＢｍ以下）が目標とされる。これにより、通常は、この目標値を達成するために必要とされる大きな電流が（初期設定として）受信各部で消費される。そこで、図１３で説明したフローチャート中の、予め設定される基準値ＴＨ１を例えば−７６ｄＢｍ受信時の受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）の値に設定する。そうすると、通常の実使用環境下では、前述したように受信電力信号のレベルは−７６ｄＢｍよりも大きい値となる（これに伴い受信利得の値は逆に小さくなる）ため、ほとんどのケースで図１３のＳＴ２００５−２の処理が行われ、低消費電力化が図られる。一方で、受信電力信号のレベルが仮に−８５ｄＢｍ近辺といった厳しい環境下で動作することになった場合は、図１３のＳＴ２００５−２の処理が行われず、初期設定（例えば−９５ｄＢｍを受信可能な電流設定）のまま動作することになるため、通信のロバスト性が十分に確保される。
【００７２】
《電力制御回路および利得制御回路の詳細動作［１］》
図１５は、図２の利得制御回路が生成する利得制御信号と利得設定値の関係例を示すものであり、図１５（ａ）はロウノイズアンプ回路に対する利得設定表、図１５（ｂ）はプログラマブルゲインアンプ回路に対する利得設定表である。図１５（ａ）に示すように、利得制御回路ＧＣＴＬは、ＬＮＡ利得制御信号ＬＮＡＧＡＩＮ［１：０］を用いてＬＮＡの利得（Ｇａｉｎ＿ｒｆ）を１８ｄＢ〜−２２ｄＢの間で２０ｄＢステップで設定する。また、図１５（ｂ）に示すように、ＧＣＴＬは、ＰＧＡ利得制御信号ＰＧＡＧＡＩＮ［６：０］を用いてＰＧＡＢＫの利得（Ｇａｉｎ＿ｉｆ）を６４ｄＢ〜０ｄＢの間で１ｄＢステップで設定する。
【００７３】
ここで、前述した図１３の更なる詳細として、当該利得制御信号をもとに、電力制御回路ＰＣＴＬがＬＮＡの電流を制御する場合の具体例について説明する。図１６は、図１５における各利得制御信号と図４（ａ）におけるＬＮＡ電流制御信号の関係例を示す説明図である。図１６に示すように、ここでは、最大の受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ＝８２ｄＢ）が設定された際の受信感度が−９５ｄＢｍとなるように図１の受信回路ブロックＲＸＢＫが設計されているものとする。以下、前述した図１３のＳＴ２００５−１において、予めレジスタ等によって基準値ＴＨ１が６３に設定された場合を例として説明を行う。
【００７４】
電力制御回路ＰＣＴＬは、まず、ＧＣＴＬの受信ＡＧＣ動作によって生成されたＬＮＡＧＡＩＮ［１：０］，ＰＧＡＧＡＩＮ［６：０］を受け、これに対応したＧａｉｎ＿ｒｆ，Ｇａｉｎ＿ｉｆの大きさを認識し、受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）を算出する。次いで、ＰＣＴＬは、この受信利得を基準値ＴＨ１と比較し、受信利得＜ＴＨ１であれば、ＬＮＡ電流制御信号ＲＲＬＮＡＩ［１：０］を“１１”と設定し、ＬＮＡのバイアス電流を下げる（−３０％）。一方、ＰＣＴＬは、受信利得≧ＴＨ１であれば、ＲＲＬＮＡＩ［１：０］を初期状態（“００”）のままとし、ＬＮＡの電流を初期設定（０％）のままとする。
【００７５】
例えば、図１６に示すように、受信電力が−７５ｄＢｍであり、これに対する受信ＡＧＣ動作の結果、ＬＮＡＧＡＩＮ［１：０］が“１１”（Ｇａｉｎ＿ｒｆ＝１８ｄＢに相当）、ＰＧＡＧＡＩＮ［６：０］が“０１０１１００”（Ｇａｉｎ＿ｉｆ＝４４ｄＢに相当）に設定されたとする。この場合、図１６に示すように、受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）は６２となる。一方で基準値ＴＨ１は６３に設定されており、受信利得（＝６２）＜基準値ＴＨ１（＝６３）である。したがって、電力制御回路ＰＣＴＬはＲＲＬＮＡＩ［１：０］を“１１”（−３０％）に設定し、ＬＮＡのバイアス電流を下げる制御を行う。
【００７６】
図１７は、図１３のフローの主要部におけるタイミングシーケンスの一例を示す図である。図１７では、図１３のフローにおけるＳＴ２００３〜ＳＴ２００７の間のタイミングシーケンスが示されている。図１７において、「ＭＯＤＥ」は無線通信装置の動作モード（ＲＸ：受信／ＴＸ：送信）を表し、「ＳＩＧ」はＺｉｇＢｅｅ（登録商標）を想定した受信信号を表す。「ＳＩＧ」内において、図１３のＳＴ２００４での「ＡＣＫ Ｆｒａｍｅ」やＳＴ２００６での「ＤＡＴＡ Ｆｒａｍｅ」は、「ＳＨＲ（synchronization header）」、「ＰＨＲ（PHY header）」、「ＰＳＤＵ（PHY service data unit）」で構成される。「ＳＨＲ」はプリアンブル部やデリミタ部を含み、同期を取るために使用される。「ＰＨＲ」はデータ長（データペイロード長）の通知に使用され、「ＰＳＤＵ」は実際のデータ（データペイロード）となる。「ＡＣＫ」であるか「ＤＡＴＡ」であるかは、この「ＰＳＤＵ」内の所定のビットで区別される。
【００７７】
図１７では、まず、基地局からの「ＡＣＫ Ｆｒａｍｅ」を受信するため、無線通信装置ＲＣＤは受信モードとなる。ここで、「ＡＣＫ Ｆｒａｍｅ」の受信電力が受信感度付近でも検出可能なように、ＲＣＤ（利得制御回路ＧＣＴＬ）は、ＬＮＡ利得制御信号ＬＮＡＧＡＩＮ［１：０］およびＰＧＡ利得制御信号ＰＧＡＧＡＩＮ［６：０］を最大もしくは最大近辺に設定する。また、ＲＣＤ（電力制御回路ＰＣＴＬ）は、ＬＮＡ電流制御信号ＲＲＬＮＡＩ［１：０］を初期設定状態（０％）に設定する。
【００７８】
次いで、無線通信装置ＲＣＤ（利得制御回路ＧＣＴＬ）は、「ＡＣＫ Ｆｒａｍｅ」を検出した時点で受信ＡＧＣ動作を行い、受信信号のレベルに応じて復調回路ＤＥＭＯＤが復調可能なレベルになるよう（ＡＤＣ入力レベルが一定となるよう）ＬＮＡＧＡＩＮ［１：０］およびＰＧＡＧＡＩＮ［６：０］を所定の値に設定する。ここで、ＺｉｇＢｅｅ（登録商標）等では、パケット／フレーム毎に受信ＡＧＣ動作を行うことが想定されており、そのための決まったパターンがパケット／フレームの先頭に設けられている（具体的には「ＳＨＲ」内のプリアンブル部）。また、ＺｉｇＢｅｅ（登録商標）等では、携帯電話機のように端末（無線通信装置ＲＣＤ）が高速で移動しハンドオーバーすることを想定しておらず、短時間で急激な受信電力変動が起こらないことを前提としている。すなわち、パケット／フレームの伝送に要する時間は高々数ｍｓ程度であるため、パケット／フレームの先頭で設定した利得が当該パケット／フレームの終了まで使用される。
【００７９】
この例では、「ＡＣＫ Ｆｒａｍｅ」の受信電力、およびその後の「ＤＡＴＡ Ｆｒａｍｅ」の受信電力ともに−７３ｄＢｍであるものとする。この場合、図１６に基づくと、受信ＡＧＣ動作の結果、「ＡＣＫ Ｆｒａｍｅ」に対するＬＮＡＧＡＩＮ［１：０］は“１１”（Ｇａｉｎ＿ｒｆ＝１８ｄＢに相当）となり、ＰＧＡＧＡＩＮ［６：０］は“０１０１０１０”（Ｇａｉｎ＿ｉｆ＝４２ｄＢに相当）となる。その結果、受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）は６０と算出される。一方で、電流制御の基準値ＴＨ１が６３に設定されていたとすると、受信利得（＝６０）＜基準値（＝６３）であるため、電力制御回路ＰＣＴＬは、当該パケット／フレームの終了時にＲＲＬＮＡＩ［１：０］を“１１”（−３０％）に制御する。なお、パケット／フレームの終了タイミングは、図１７の「ＰＨＲ」の情報に基づいて判断される。
【００８０】
パケット／フレームの終了後、無線通信装置ＲＣＤ（利得制御回路ＧＣＴＬ）は、「ＤＡＴＡ Ｆｒａｍｅ」の受信電力が「ＡＣＫ Ｆｒａｍｅ」の受信電力よりも低下していても検出可能なように、ＬＮＡＧＡＩＮ［１：０］，ＰＧＡＧＡＩＮ［６：０］を再度最大もしくは最大近辺に設定する。ただし、ＲＲＬＮＡＩ［１：０］による−３０％の設定は維持される。「ＤＡＴＡ Ｆｒａｍｅ」検出時も同様に受信ＡＧＣ動作が行われ、ＬＮＡＧＡＩＮ［１：０］およびＰＧＡＧＡＩＮ［６：０］が設定される。ここで、ＲＲＬＮＡＩ［１：０］は−３０％設定のままであるため、ＬＮＡＧＡＩＮ［１：０］＝“１１”に設定された場合でもＧａｉｎ＿ｒｆは１８ｄＢを維持できず、例えば１３ｄＢ程度に低下してしまう。ただし、受信ＡＧＣ動作は、あくまでＡＤＣ入力レベルが一定となるようＰＧＡＧＡＩＮ［６：０］を制御するため、このＧａｉｎ＿ｒｆの低下分（５ｄＢ）を補うようにＧａｉｎ＿ｉｆを増加させる。したがって、「ＤＡＴＡ Ｆｒａｍｅ」の受信電力が「ＡＣＫ Ｆｒａｍｅ」と同じ−７３ｄＢｍならば、ＰＧＡＧＡＩＮ［６：０］は、「ＡＣＫ Ｆｒａｍｅ」時の値に５ｄＢを加えた“０１０１１１１”（Ｇａｉｎ＿ｉｆ＝４７ｄＢに相当）に設定される。このように、電流制御を行った場合でも実用上の問題は発生しない。
【００８１】
以上、本実施の形態１の無線通信装置を用いることで、代表的には十分な受信特性と共に低消費電力化が実現可能となる。なお、前述した各種利得の可変範囲並びにその刻み幅や、各種電流の可変範囲並びにその刻み幅は、勿論、前述した値に限定されるものではなく適宜変更することが可能である。例えば、図３のＬＮＡバイアス回路ＬＮＡＢＩＡＳにおいて、サイズが７のトランジスタに対して、サイズが１のトランジスタＡと、サイズが２のトランジスタＢと、サイズが４のトランジスタＣをカレントミラー回路で接続すれば、トランジスタＡ〜Ｃのオン・オフの組み合わせによってカレントミラー比を７：Ｋ（Ｋ＝１，２，…，７）で設定できる。
【００８２】
（実施の形態２）
《電力制御回路の動作［２］》
図１８は、本発明の実施の形態２による無線通信装置において、その電力制御回路の処理内容を含む無線通信装置の詳細な処理内容（一部）の一例を示すフロー図である。図１８に示すフローは、前述した図１の無線通信装置ＲＣＤを用いて実行され、図１３のフローの変形例となる。ここでは、図１３との相違に着目して説明を行う。まず、基地局２０１と無線端末２０２との間のデータのやり取り（ＳＴ２０１１〜ＳＴ２０１４）に関しては図１３の場合と同様である。
【００８３】
このような基地局２０１と無線端末２０２の間のデータ通信フローに対応した無線通信装置ＲＣＤの大まかな処理の流れとして、無線通信装置ＲＣＤは、まず、図１３におけるＳＴ２００１〜ＳＴ２００６と同様の処理を行う。図１８では、図面の簡略化のためＳＴ２００１，ＳＴ２００２の記載が省略されている。簡単に説明すると、ＳＴ２００１〜ＳＴ２００４において、ＲＣＤは、基地局２０１に対してリクエストを送付したのち、受信モードに移行し、基地局２０１からの確認パケット（“ACK Frame”）を受信および復調する。次いで、ＳＴ２００５において、ＲＣＤは、ＳＴ２００４の復調終了時点で受信ＡＧＣ動作にて設定された受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）と予め設定された第１の基準値ＴＨ１とを比較する。その結果、ＲＣＤは、「受信利得＜ＴＨ１」であればＬＮＡのバイアス電流を例えば約−３０％に設定し、「受信利得≧ＴＨ１」であればＬＮＡのバイアス電流を初期設定（０％）とする。そして、ＳＴ２００６において、ＲＣＤは、この電流設定の状態で基地局２０１から送付されたデータパケット（“DATA Frame”）を受信し、受信ＡＧＣ動作および復調動作を行なう。
【００８４】
その後、図１８では、図１３の場合と異なり、無線通信装置ＲＣＤ内の電力制御回路ＰＣＴＬによる動作ＳＴ３００５が行われることが主要な特徴となっている。具体的には、ＰＣＴＬは、ＳＴ２００６の復調終了時点で、受信ＡＧＣ動作を介して設定された受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）が予め設定された第２の基準値ＴＨ２に対して「大きい」か「以下」かの判定を行う（ＳＴ３００５−１）。ＰＣＴＬは、ＳＴ３００５−１の判定結果が「以下」であれば、受信各部の電流制御機能に対する設定値をＳＴ２００５での設定状態のまま継続する。一方、ＰＣＴＬは、ＳＴ３００５−１の判定結果が「大きい」であれば受信各部の電流制御機能に対し、電流を増加させる制御を行う（ＳＴ３００５−２）。この例では、電流制御機能に対する設定値が初期設定（ＲＲＬＮＡＩ［１：０］、ＲＲＰＧＡＩ［１：０］およびＲＲＬＯＩ［１：０］の設定値が共に“００”）に戻されている。
【００８５】
続いて、ＲＣＤは、図１３のＳＴ２００７〜ＳＴ２００９と同様の処理を行う。図１８では、図面の簡略化のためＳＴ２００８，ＳＴ２００９の記載が省略されている。簡単に説明すると、ＳＴ２００７〜ＳＴ２００９において、ＲＣＤは、送信モードになった後、確認パケット（“ACK Frame”）を送信し、続けて基地局２０１からデータパケットの送信がある場合には受信モードに遷移し、そうでなければ低電力待機モード（“SLEEP”）に遷移する。ここで、仮に受信モードに遷移した際には、当該受信モードでの電流制御機能に対する設定値はＳＴ３００５での設定値が適用される。なお、前述した基準値ＴＨ１，ＴＨ２や、ＳＴ２００５−２およびＳＴ３００５−２での各電流値は、例えば、無線通信装置ＲＣＤ内にレジスタ等を設け、ＲＣＤの外部から当該レジスタ等を介して任意に設定可能とすることができる。また、Ｔ２００５−２およびＳＴ３００５−２では、ＬＮＡの電流制御に加えて、あるいはＬＮＡの電流制御に変えてＳＹＮＳ内の受信用のローカルバッファ回路ＬＯＢｒｘの電流制御や、場合によってはＰＧＡＢＫの電流制御を行うことも可能である。この場合、ＬＮＡ、ＬＯＢｒｘ、ＰＧＡＢＫ毎に前述した基準値ＴＨ１，ＴＨ２や電流値を個別に設定できるように構成してもよい。
【００８６】
《電力制御回路および利得制御回路の詳細動作［２］》
図１９は、図１８のフローを用いる場合において、図１５の各利得制御信号と図４（ａ）のＬＮＡ電流制御信号の関係例を示す説明図である。まず、前述した図１６の場合と同様に、図１８のＳＴ２００５−１における基準値ＴＨ１が予めレジスタ等によって６３に設定された場合を例とする。図１６と同様に、確認パケット（“ACK Frame”）の受信電力が−７５ｄＢｍの場合、受信ＡＧＣ動作の結果、図１９に示すように、ＬＮＡＧＡＩＮ［１：０］が“１１”（Ｇａｉｎ＿ｒｆ＝１８ｄＢに相当）、ＰＧＡＧＡＩＮ［６：０］が“０１０１１００”（Ｇａｉｎ＿ｉｆ＝４４ｄＢに相当）に設定される。この場合、図１８のＳＴ２００５の処理に伴い、受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ＝１８＋４４＝６２）＜基準値ＴＨ１（＝６３）であるため、ＲＲＬＮＡＩ［１：０］が“１１”（−３０％）に設定される。
【００８７】
この電流状態のまま、無線通信装置ＲＣＤがデータパケット（“DATA Frame”）を受信し、これに伴う受信ＡＧＣ動作の結果、ＬＮＡＧＡＩＮ［１：０］が“１１”（Ｇａｉｎ＿ｒｆ＝１８ｄＢに相当）、ＰＧＡＧＡＩＮ［６：０］が“０１１１１００”（Ｇａｉｎ＿ｉｆ＝６０ｄＢに相当）に設定されたとする。ここで、仮に図１８のＳＴ３００５−１における基準値ＴＨ２が予めレジスタ等によって７７に設定された場合、受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ＝１８＋６０＝７８）＞基準値ＴＨ２（＝７７）であるため、ＲＲＬＮＡＩ［１：０］が“００”（０％）に戻される。
【００８８】
この例では、確認パケット（“ACK Frame”）の受信動作とデータパケット（“DATA Frame”）の受信動作の間で名目上の受信利得が１６ｄＢ（＝７８ｄＢ−６２ｄＢ）増加（逆に受信電力が１６ｄＢ低下）している。この受信電力の１６ｄＢ低下の内、５ｄＢは前述したようにＬＮＡのバイアス電流を０％から約−３０％にしたことによる低下分であり、残りの１１ｄＢは、空間チャネルの時間的変動に伴う低下分となる。例えば、リモコン等の無線端末を人が持ち運びながら通信するといったような状況では、携帯電話機等には及ばないが、空間チャネルの状態が時間的に変化し、それに応じて無線端末での受信電力が変動する可能性がある。
【００８９】
したがって、データパケット（“DATA Frame”）の受信時の受信電力は、図１８に示すように名目上の値は−９１ｄＢｍであるが、実際上の値は括弧内に示すように−８６ｄＢｍとなる。ここで、仮にＬＮＡのバイアス電流を約−３０％の状態に維持した場合、図１８から判るように、無線通信装置ＲＣＤは本来−９５ｄＢｍの受信感度を実現できるにも関わらず−９０ｄＢｍの受信感度になってしまう。この場合、更なる空間チャネルの時間的変動に伴い、例えば次の受信動作時の実際上の受信電力が−９２ｄＢｍ等であった場合、正常な受信動作が困難になり得る。そこで、図１８のようなフローを用いると、空間チャネルの時間的変動の影響を勘案して、受信電力の時系列的な低下に伴い次の受信動作が困難になると見込まれるような場合にはＬＮＡのバイアス電流を０％に増加させることで受信感度を高めることができる。これによって、前述した図１３の場合と比較して、通信の信頼性（ロバスト性）を更に向上させることが可能になる。
【００９０】
《電力制御回路に対する基準値の設定例［２］》
次に、前述した基準値ＴＨ１，ＴＨ２の設定例について説明する。まず、ＴＨ１の値は、できるだけ大きい方が低消費電力効果が得られるが、その反面、通信のロバスト性が低下するため、このトレードオフによって定められる。そこで、例えば、管理された評価条件下での受信感度のワースト値（プロセスばらつき、温度変動、電源電圧変動の影響を含む）が例えば−９１ｄＢｍであるとして、これに対して、電流制御後の受信感度劣化の見込み値（例えば５ｄＢ）と実使用環境下で動作させる際のマージン（例えば１０ｄＢ）を加算することでＴＨ１の値を算出する。この例の場合、ＴＨ１の値は、−９１ｄＢｍ＋５ｄＢ＋１０ｄＢ＝−７６ｄＢｍ受信時の受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）となる。
【００９１】
一方、ＴＨ２の値は、ＴＨ１の値よりも、少なくとも前述した電流制御後の受信感度劣化の見込み値（例えば５ｄＢ）分は高く設定すると共に空間チャネルの時間的変動に伴う通信のロバスト性を考慮して定められる。すなわち、１回目の受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）の算出によって電流制御が行われた場合、前述したように、２回目の受信利得の算出値は１回目の算出値よりも電流制御に伴う受信感度の劣化分（これに応じたＰＧＡＢＫの補償分）（例えば５ｄＢ）だけ高くなる。したがって、仮にＴＨ１とＴＨ２の値が同一とすると、受信電力のレベルが変わらないにも関わらず、ＴＨ１により削減された電流がＴＨ２で戻されるような事態が生じ、結果として、期待したほどの低消費電力化につながらない可能性がある。そこで、ＴＨ２の値は、ＴＨ１における−７６ｄＢｍに対して受信感度の劣化分（例えば５ｄＢ）を減算し、更に空間チャネルの時間的変動に伴うマージン（例えば５ｄＢ）を減算することで算出する。この例の場合、ＴＨ２の値は、−７６ｄＢｍ−５ｄＢ−５ｄＢ＝−８６ｄＢｍ受信時の受信利得（Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）となる。
【００９２】
このように、基準値ＴＨ１を例えば−７６ｄＢｍ受信時の受信利得に設定し、基準値ＴＨ２を例えば−８６ｄＢｍ受信時の受信利得に設定しておくことにより、実施の形態１の「電力制御回路に対する基準値の設定例［１］」で述べたような標準的な環境下では低消費電力化の効果が十分に得られると考えられる。更に、これに加えて、空間チャネルの時間的変動の大きいシビアな環境でも通信のロバスト性を十分に確保できると考えられる。
【００９３】
以上、本実施の形態２の無線通信装置を用いることで、実施の形態１の場合と同様に、代表的には十分な受信特性と共に低消費電力化が実現可能となる。また、場合によっては、実施の形態１と比べて通信のロバスト性を更に向上させることが可能になる。
【００９４】
（実施の形態３）
《電力制御回路の動作［３］》
図２０ は、本発明の実施の形態３による無線通信装置において、その電力制御回路の処理内容を含む無線通信装置の詳細な処理内容（一部）の一例を示すフロー図である。図２０に示すフローは、前述した図１の無線通信装置ＲＣＤを用いて実行され、図１３のフローの変形例となる。ここでは、図１３との相違に着目して説明を行う。まず、基地局２０１と無線端末２０２との間のデータのやり取り（ＳＴ２０１１〜ＳＴ２０１４）に関しては図１３の場合と同様である。
【００９５】
このような基地局２０１と無線端末２０２の間のデータ通信フローに対応した無線通信装置ＲＣＤの大まかな処理の流れとして、無線通信装置ＲＣＤは、まず、図１３におけるＳＴ２００１〜ＳＴ２００４と同様の処理を行う。図２０では、図面の簡略化のためＳＴ２００１，ＳＴ２００２の記載が省略されている。簡単に説明すると、ＳＴ２００１〜ＳＴ２００４において、ＲＣＤは、基地局２０１に対してリクエストを送付したのち、受信モードに移行し、基地局２０１からの確認パケット（“ACK Frame”）を受信および復調する。
【００９６】
その後、図２０では、無線通信装置ＲＣＤ内の電力制御回路ＰＣＴＬによって図１３とは異なる動作ＳＴ４００５が行われることが主要な特徴となっている。具体的には、ＰＣＴＬは、ＳＴ２００４の復調終了時点で受信ＡＧＣ動作を介して設定された受信利得（Ｇｒｘ＝Ｇａｉｎ＿ｒｆ＋Ｇａｉｎ＿ｉｆ）と、予め設定された複数の基準値ＴＨ１［１］〜ＴＨ１［３］との大小関係を判定する（ＳＴ４００５−１）。その結果、Ｇｒｘ＜ＴＨ１［１］であれば、受信各部の電流制御機能に対して−３０％の電流削減を実行し（ＳＴ４００５−２ａ）、同様に、ＴＨ１［１］≦Ｇｒｘ＜ＴＨ１［２］であれば−２０％、ＴＨ１［２］≦Ｇｒｘ＜ＴＨ１［３］であれば−１０％の電流削減をそれぞれ実行する（ＳＴ４００５−２ｂ，２ｃ）。また、ＰＣＴＬは、Ｇｒｘ≧ＴＨ１［３］であれば受信各部の電流制御機能に対する設定値を初期状態（０％）のまま使用する（ＳＴ４００５−２ｄ）。この例では、ＬＮＡの電流制御機能に対して、図４（ａ）に示すようにＲＲＬＮＡＩ［１：０］を用いた電流削減を行う場合を示している。
【００９７】
続いて、ＲＣＤは、図１３のＳＴ２００６〜ＳＴ２００９と同様の処理を行う。図２０では、図面の簡略化のためＳＴ２００８，ＳＴ２００９の記載が省略されている。簡単に説明すると、ＳＴ２００６において、ＲＣＤは、ＳＴ４００５での電流設定状態を維持したまま、データパケット（“DATA Frame”）に対する受信ＡＧＣ動作および復調動作を行なう。その後、ＳＴ２００７〜ＳＴ２００９において、ＲＣＤは、送信モードになった後、確認パケット（“ACK Frame”）を送信し、続けて基地局２０１からデータパケットの送信がある場合には受信モードに遷移し、そうでなければ低電力待機モード（“SLEEP”）に遷移する。ここで、仮に受信モードに遷移した際には、当該受信モードでの電流制御機能に対する設定値はＳＴ４００５での設定値が適用される。
【００９８】
このように、複数の基準値ＴＨ１［１］〜ＴＨ１［３］を設けて電流制御機能の電流削減率を細かく制御することで、低消費電力化と通信のロバスト性の両立をより効果的に図れる場合がある。すなわち、電流削減を行うとその削減率に比例して受信感度の劣化が生じ得るため、例えば図１３のフローのように−３０％の電流削減を行う場合には、通信のロバスト性を確保するためにこの−３０％の分だけ基準値ＴＨ１の値を低い値に設定することが望ましい。仮に図１６に示したようにＴＨ１＝６３に設定した場合には、受信電力が−７６ｄＢｍ〜−９５ｄＢｍの範囲では電流削減が行われないが、図２０のようにそれぞれ異なる複数の基準値と電流削減率を設定することで、この範囲内でも通信のロバスト性を確保しながらある程度の電流削減を行うことが可能になる。ただし、複数の基準値ＴＨ１［１］〜ＴＨ１［３］を設けることにより回路規模の増大や処理の複雑化が生じ得るため、この観点からは図１３のようなフローを用いる方が望ましい。
【００９９】
なお、前述した基準値ＴＨ１［１］〜ＴＨ１［３］は、例えば、無線通信装置ＲＣＤ内にレジスタ等を設け、ＲＣＤの外部から当該レジスタ等を介して任意に設定可能とすることができる。また、Ｔ４００５では、ＬＮＡの電流制御に加えて、あるいはＬＮＡの電流制御に変えてＳＹＮＳ内の受信用のローカルバッファ回路ＬＯＢｒｘの電流制御や、場合によってはＰＧＡＢＫの電流制御を行うことも可能である。この場合、ＬＮＡ、ＬＯＢｒｘ、ＰＧＡＢＫ毎に前述した基準値ＴＨ１［１］〜ＴＨ１［３］を個別に設定できるように構成してもよい。
【０１００】
（実施の形態４）
《電力制御回路の動作［４］》
図２１ は、本発明の実施の形態４による無線通信装置において、その電力制御回路の処理内容を含む無線通信装置の詳細な処理内容（一部）の一例を示すフロー図である。図２１に示すフローは、前述した図１の無線通信装置ＲＣＤを用いて実行され、図１３のフローの変形例となる。ここでは、図１３との相違に着目して説明を行う。まず、基地局２０１と無線端末２０２との間のデータのやり取り（ＳＴ２０１１〜ＳＴ２０１４）に関しては図１３の場合と同様である。
【０１０１】
このような基地局２０１と無線端末２０２の間のデータ通信フローに対応した無線通信装置ＲＣＤの大まかな処理の流れとして、無線通信装置ＲＣＤは、まず、図１３におけるＳＴ２００１〜ＳＴ２００４と同様の処理を行う。図２１では、図面の簡略化のためＳＴ２００１，ＳＴ２００２の記載が省略されている。簡単に説明すると、ＳＴ２００１〜ＳＴ２００４において、ＲＣＤは、基地局２０１に対してリクエストを送付したのち、受信モードに移行し、基地局２０１からの確認パケット（“ACK Frame”）を受信および復調する。
【０１０２】
その後、図２１では、無線通信装置ＲＣＤ内の電力制御回路ＰＣＴＬによって図１３とは異なる動作ＳＴ５００５が行われることが主要な特徴となっている。具体的には、ＰＣＴＬは、ＳＴ２００４の復調終了時点で受信ＡＧＣ動作を介して設定されたプログラマブルゲインアンプ回路ＰＧＡＢＫに対する受信利得（Ｇａｉｎ＿ｉｆ）と、予め設定された基準値ＴＨ３との大小関係を判定する（ＳＴ５００５−１）。その結果、Ｇａｉｎ＿ｉｆ＜ＴＨ３であれば、ＰＣＴＬは、ＰＧＡＢＫの電流制御機能に対してＲＲＰＧＡＩ［１：０］を用いて−３０％の電流削減を実行する（ＳＴ５００５−２）。一方、ＰＣＴＬは、Ｇａｉｎ＿ｉｆ≧ＴＨ３であればＰＧＡＢＫの電流制御機能に対する設定値を初期状態（０％）のまま使用する。
【０１０３】
続いて、ＲＣＤは、図１３のＳＴ２００６〜ＳＴ２００９と同様の処理を行う。図２１では、図面の簡略化のためＳＴ２００８，ＳＴ２００９の記載が省略されている。簡単に説明すると、ＳＴ２００６において、ＲＣＤは、ＳＴ５００５での電流設定状態を維持したまま、データパケット（“DATA Frame”）に対する受信ＡＧＣ動作および復調動作を行なう。その後、ＳＴ２００７〜ＳＴ２００９において、ＲＣＤは、送信モードになった後、確認パケット（“ACK Frame”）を送信し、続けて基地局２０１からデータパケットの送信がある場合には受信モードに遷移し、そうでなければ低電力待機モード（“SLEEP”）に遷移する。ここで、仮に受信モードに遷移した際には、当該受信モードでの電流制御機能に対する設定値はＳＴ５００５での設定値が適用される。
【０１０４】
このように、ＰＧＡＢＫに対する受信利得（Ｇａｉｎ＿ｉｆ）に基づいてＰＧＡＢＫの電流削減を実行することで、受信ＡＧＣ動作に伴う利得設定の精度を十分に維持した状態で低消費電力化が図れる場合がある。すなわち、図７で述べたように、ＰＧＡＢＫに対する受信利得（Ｇａｉｎ＿ｉｆ）の設定値が小さい場合にＰＧＡＢＫ内のオペアンプ回路のバイアス電流を絞っても、Ｇａｉｎ＿ｉｆの精度はある程度確保されると考えられる。なお、前述した基準値ＴＨ３やＳＴ５００５−２での電流削減率は、例えば、無線通信装置ＲＣＤ内にレジスタ等を設け、ＲＣＤの外部から当該レジスタ等を介して任意に設定可能とすることができる。また、本実施の形態４は、勿論、前述した各実施の形態と適宜組み合わせて使用することも可能である。
【０１０５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【０１０６】
例えば、ここでは、ＩＥＥＥ８０２．１５．４（ＺｉｇＢｅｅ（登録商標））に基づく無線通信装置を例に説明を行ったが、勿論、これに限定されるものではなく、例えば、ＩＥＥＥ８０２．１１ａ／ｂ／ｇ／ｎに基づく無線ＬＡＮ（ＷＬＡＮ）等にも同様に適用可能である。また、場合によっては携帯電話システム等に適用することも可能である。
【符号の説明】
【０１０７】
２０，２０−１，２０−２ 受信電力信号
２１ 送信電力信号
２２，２２−１，２２−２ 受信ＲＦ信号
２３，２３−１，２３−２ 局部発振信号
２４，２５，２４−１，２４−２，２５−１，２５−２ ＩＦ信号
２６，２６−１，２６−２ 希望信号
２７ ディジタル信号
２８ 受信ベースバンド信号
２９ インタフェース
３０ 送信ベースバンド信号
３１ 直接変調用信号
３１ 直接変調用信号
３２ 送信ＲＦ信号
３２５，４３５，５３５ 基準電流
３２６，４３６，５３６ 電流
３２７，４３７，５３７ バイアス電流
４１，４１−１，４１−２ 利得制御信号
４２，４２−１，４２−２，４２−３ 電流制御信号
５１０，５１０−１，５１０−２ 発振信号
ＡＤＣ アナログ・ディジタル変換回路
ＡＮＴ アンテナ
ＡＴＴ アッテネータ回路（減衰器）
ＢＰＦ バンドパスフィルタ回路
ＢＰＦＢＫ バンドパスフィルタ回路ブロック
Ｃ 容量
ＣＭＦＢ コモンモードフィードバック回路
ＤＡＭＰ 差動増幅回路
ＤＥＣ デコーダ回路
ＤＥＭＯＤ 復調回路
ＤＳＰ デジタルシグナルプロセッサ回路
ＧＣ１〜ＧＣ５，ＧＣ２Ｂ 利得設定信号
ＧＣＴＬ 利得制御回路
ＩＳ 基準電流源
Ｌ コイル（インダクタ）
ＬＮＡ ロウノイズアンプ回路
ＬＮＡＢＩＡＳ ＬＮＡバイアス回路
ＬＮＡＣＯＲＥ ＬＮＡコア回路
ＬＮＡＩＮ，ＬＮＡＩＮＢ，ＶＩＮ，ＶＩＮＢ，ＬＯＢＩＮ，ＬＯＢＩＮＢ 入力信号
ＬＮＡＯＵＴ，ＬＮＡＯＵＴＢ，ＶＯＵＴ，ＶＯＵＴＢ，ＬＯＢＯＵＴ，ＬＯＢＯＵＴＢ 出力信号
ＬＯＢ ローカルバッファ回路
ＬＯＢＢＩＡＳ ローカルバッファバイアス回路
ＭＩＸ ミキサ回路
ＭＮ ＮＭＯＳトランジスタ
ＭＯＤ 変調回路
ＭＰ ＰＭＯＳトランジスタ
ＯＮ，ＯＮＢ，ＯＮ’，ＯＮＢ’ 制御信号
ＯＰＡＭＰ オペアンプ回路
ＯＴＡＭＰ 出力段増幅回路
ＰＡ 電力増幅回路（パワーアンプ回路）
ＰＣＴＬ 電力制御回路
ＰＧＡ プログラマブルゲインアンプ回路
ＰＧＡＢＩＡＳ ＰＧＡバイアス回路
ＰＧＡＢＫ プログラマブルゲインアンプ回路ブロック
Ｒ 抵抗
ＲＣＤ 無線通信装置
ＲＸＢＫ 受信回路ブロック
Ｓ１〜Ｓ６，Ｓ１Ｂ〜Ｓ６Ｂ電流設定信号
ＳＷ スイッチ回路
ＳＹＮＳ シンセサイザ回路
ＴＸＢＫ 送信回路ブロック
ＶＣＯ 電圧制御発振回路
【特許請求の範囲】
【請求項１】
第１バイアス電流が供給され、アンテナによって受信される第１信号を第１利得で増幅する第１アンプ回路部と、
前記第１アンプ回路部から出力される第２信号の周波数を第１発振信号を用いて変換するミキサ回路と、
第２バイアス電流が供給され、前記ミキサ回路から出力される第３信号を第２利得で増幅する第２アンプ回路部と、
前記第２アンプ回路部から出力される第４信号をディジタル信号に変換するアナログ・ディジタル変換回路と、
前記アナログ・ディジタル変換回路から出力される前記ディジタル信号のレベルが所定のレベルとなるように前記第１および第２利得を設定する第１制御回路と、
前記第１制御回路による前記第１および第２利得のいずれか一方または両方の設定値に基づいて前記第１および第２バイアス電流のいずれか一方または両方の値を制御する第２制御回路とを有することを特徴とする無線通信装置。
【請求項２】
請求項１記載の無線通信装置において、
前記第２制御回路は、前記第１利得と前記第２利得の合計値が予め設定される第１基準値よりも小さい場合に前記第１バイアス電流の値を下げる制御を行うことを特徴とする無線通信装置。
【請求項３】
請求項２記載の無線通信装置において、
前記第１基準値は、任意に設定可能となっていることを特徴とする無線通信装置。
【請求項４】
請求項２記載の無線通信装置において、
前記第１制御回路が前記第１利得を設定する際の刻み幅は、前記第２利得を設定する際の刻み幅よりも大きいことを特徴とする無線通信装置。
【請求項５】
請求項４記載の無線通信装置において、
前記第１制御回路は、前記第１利得を設定するための第１利得制御信号を出力し、
前記第２制御回路は、前記第１バイアス電流を制御するための第１電流制御信号を出力し、
前記第１アンプ回路部は、
前記第１電流制御信号に応じてトランジスタサイズ比が可変設定され、このトランジスタサイズ比に応じた前記第１バイアス電流を生成する第１カレントミラー回路と、
前記第１カレントミラー回路からの前記第１バイアス電流を受けて動作し、前記第１バイアス電流の値が一定の値である場合を前提として前記第１利得制御信号に応じてそれぞれ異なる所定の利得が得られるように設計された第１アンプ回路とを有することを特徴とする無線通信装置。
【請求項６】
請求項５記載の無線通信装置において、
前記第１制御回路は、更に、前記第２利得を設定するための第２利得制御信号を出力し、
前記第２アンプ回路部は、
前記第２バイアス電流を受けて増幅動作を行うオペアンプ回路と、
前記オペアンプ回路の入力部に直列に挿入される入力抵抗と、
前記オペアンプ回路の出力部と入力部の間に挿入される帰還抵抗とを備え、
前記入力抵抗と前記帰還抵抗は、その抵抗比率が前記第２利得制御信号に応じて変更可能となっていることを特徴とする無線通信装置。
【請求項７】
請求項６記載の無線通信装置において、
前記第１および第２バイアス電流の供給は、前記無線通信装置が送信動作を行う間遮断されることを特徴とする無線通信装置。
【請求項８】
請求項１記載の無線通信装置において、
第２発振信号を生成する発振回路と、
第３バイアス電流が供給され、前記第２発振信号を入力として前記第１発振信号を出力する第１バッファ回路部とを更に有し、
前記第２制御回路は、更に、前記第１利得と前記第２利得の合計値が予め設定される第２基準値よりも小さい場合に前記第３バイアス電流の値を下げる制御を行うことを特徴とする無線通信装置。
【請求項９】
請求項８記載の無線通信装置において、
前記第２制御回路は、前記第３バイアス電流を制御するための第３電流制御信号を出力し、
前記第１バッファ回路部は、
前記第３電流制御信号に応じてトランジスタサイズ比が可変設定され、このトランジスタサイズ比に応じた前記第３バイアス電流を生成する第２カレントミラー回路と、
前記第２カレントミラー回路からの前記第３バイアス電流を受けて増幅動作を行う第２アンプ回路とを有することを特徴とする無線通信装置。
【請求項１０】
請求項８記載の無線通信装置において、
前記第２発振信号を入力として第３発振信号を出力する第２バッファ回路部と、
前記第３発振信号を増幅した第５信号を前記アンテナに向けて送信する電力増幅回路とを更に有し、
前記発振回路は、前記無線通信装置が送信動作を行う際に、入力される変調信号に応じて前記第２発振信号に変調を加え、
前記第１バッファ回路部への前記第３バイアス電流の供給は、前記無線通信装置が送信動作を行う間遮断されることを特徴とする無線通信装置。
【請求項１１】
第１バイアス電流が供給され、アンテナによって受信される第１信号を第１利得で増幅する第１アンプ回路部と、
前記第１アンプ回路部から出力される第２信号の周波数を第１発振信号を用いて変換するミキサ回路と、
第２バイアス電流が供給され、前記ミキサ回路から出力される第３信号を第２利得で増幅する第２アンプ回路部と、
前記第２アンプ回路部から出力される第４信号をディジタル信号に変換するアナログ・ディジタル変換回路と、
前記アナログ・ディジタル変換回路から出力される前記ディジタル信号のレベルが所定のレベルとなるように前記第１および第２利得を設定する第１制御回路と、
前記第１制御回路による前記第１利得と前記第２利得の合計値に基づいて前記第１バイアス電流の値を制御する第２制御回路とを有し、
前記第２制御回路は、
第１回目の受信動作の際に前記第１制御回路によって生成される前記第１利得と前記第２利得の第１合計値が、予め設定される第１基準値よりも小さい場合に前記第１バイアス電流の値を下げる第１処理と、
前記第１回目の次に行われる第２回目の受信動作の際に前記第１制御回路によって生成される前記第１利得と前記第２利得の第２合計値が、予め設定される第２基準値よりも大きい場合に前記第１バイアス電流の値を上げる第２処理とを実行することを特徴とする無線通信装置。
【請求項１２】
請求項１１記載の無線通信装置において、
前記第１および第２基準値は、それぞれ任意に設定可能となっていることを特徴とする無線通信装置。
【請求項１３】
請求項１２記載の無線通信装置において、
前記第１制御回路が前記第１利得を設定する際の刻み幅は、前記第２利得を設定する際の刻み幅よりも大きいことを特徴とする無線通信装置。
【請求項１４】
請求項１３記載の無線通信装置において、
前記第１制御回路は、前記第１利得を設定するための第１利得制御信号を出力し、
前記第２制御回路は、前記第１バイアス電流を制御するための第１電流制御信号を出力し、
前記第１アンプ回路部は、
前記第１電流制御信号に応じてトランジスタサイズ比が可変設定され、このトランジスタサイズ比に応じた前記第１バイアス電流を生成する第１カレントミラー回路と、
前記第１カレントミラー回路からの前記第１バイアス電流を受けて動作し、前記第１バイアス電流の値が一定の値である場合を前提として前記第１利得制御信号に応じてそれぞれ異なる所定の利得が得られるように設計された第１アンプ回路とを有することを特徴とする無線通信装置。
【請求項１５】
請求項１４記載の無線通信装置において、
前記第１制御回路は、更に、前記第２利得を設定するための第２利得制御信号を出力し、
前記第２アンプ回路部は、
オペアンプ回路と、
前記オペアンプ回路の入力部に直列に挿入される入力抵抗と、
前記オペアンプ回路の出力部と入力部の間に挿入される帰還抵抗とを備え、
前記入力抵抗と前記帰還抵抗は、その抵抗比率が前記第２利得制御信号に応じて変更可能となっていることを特徴とする無線通信装置。
【請求項１６】
請求項１１記載の無線通信装置において、
第２発振信号を生成する発振回路と、
第３バイアス電流が供給され、前記第２発振信号を入力として前記第１発振信号を出力する第１バッファ回路部とを更に有し、
前記第２制御回路は、更に、
前記第１回目の受信動作に伴う前記第１合計値が、予め設定される第３基準値よりも小さい場合に前記第３バイアス電流の値を下げる第３処理と、
前記第２回目の受信動作に伴う前記第２合計値が、予め設定される第４基準値よりも大きい場合に前記第３バイアス電流の値を上げる第４処理とを実行することを特徴とする無線通信装置。
【請求項１７】
請求項１６記載の無線通信装置において、
前記第２制御回路は、前記第３バイアス電流を制御するための第３電流制御信号を出力し、
前記第１バッファ回路部は、
前記第３電流制御信号に応じてトランジスタサイズ比が可変設定され、このトランジスタサイズ比に応じた前記第３バイアス電流を生成する第２カレントミラー回路と、
前記第２カレントミラー回路からの前記第３バイアス電流を受けて増幅動作を行う第２アンプ回路とを有することを特徴とする無線通信装置。
【請求項１】
第１バイアス電流が供給され、アンテナによって受信される第１信号を第１利得で増幅する第１アンプ回路部と、
前記第１アンプ回路部から出力される第２信号の周波数を第１発振信号を用いて変換するミキサ回路と、
第２バイアス電流が供給され、前記ミキサ回路から出力される第３信号を第２利得で増幅する第２アンプ回路部と、
前記第２アンプ回路部から出力される第４信号をディジタル信号に変換するアナログ・ディジタル変換回路と、
前記アナログ・ディジタル変換回路から出力される前記ディジタル信号のレベルが所定のレベルとなるように前記第１および第２利得を設定する第１制御回路と、
前記第１制御回路による前記第１および第２利得のいずれか一方または両方の設定値に基づいて前記第１および第２バイアス電流のいずれか一方または両方の値を制御する第２制御回路とを有することを特徴とする無線通信装置。
【請求項２】
請求項１記載の無線通信装置において、
前記第２制御回路は、前記第１利得と前記第２利得の合計値が予め設定される第１基準値よりも小さい場合に前記第１バイアス電流の値を下げる制御を行うことを特徴とする無線通信装置。
【請求項３】
請求項２記載の無線通信装置において、
前記第１基準値は、任意に設定可能となっていることを特徴とする無線通信装置。
【請求項４】
請求項２記載の無線通信装置において、
前記第１制御回路が前記第１利得を設定する際の刻み幅は、前記第２利得を設定する際の刻み幅よりも大きいことを特徴とする無線通信装置。
【請求項５】
請求項４記載の無線通信装置において、
前記第１制御回路は、前記第１利得を設定するための第１利得制御信号を出力し、
前記第２制御回路は、前記第１バイアス電流を制御するための第１電流制御信号を出力し、
前記第１アンプ回路部は、
前記第１電流制御信号に応じてトランジスタサイズ比が可変設定され、このトランジスタサイズ比に応じた前記第１バイアス電流を生成する第１カレントミラー回路と、
前記第１カレントミラー回路からの前記第１バイアス電流を受けて動作し、前記第１バイアス電流の値が一定の値である場合を前提として前記第１利得制御信号に応じてそれぞれ異なる所定の利得が得られるように設計された第１アンプ回路とを有することを特徴とする無線通信装置。
【請求項６】
請求項５記載の無線通信装置において、
前記第１制御回路は、更に、前記第２利得を設定するための第２利得制御信号を出力し、
前記第２アンプ回路部は、
前記第２バイアス電流を受けて増幅動作を行うオペアンプ回路と、
前記オペアンプ回路の入力部に直列に挿入される入力抵抗と、
前記オペアンプ回路の出力部と入力部の間に挿入される帰還抵抗とを備え、
前記入力抵抗と前記帰還抵抗は、その抵抗比率が前記第２利得制御信号に応じて変更可能となっていることを特徴とする無線通信装置。
【請求項７】
請求項６記載の無線通信装置において、
前記第１および第２バイアス電流の供給は、前記無線通信装置が送信動作を行う間遮断されることを特徴とする無線通信装置。
【請求項８】
請求項１記載の無線通信装置において、
第２発振信号を生成する発振回路と、
第３バイアス電流が供給され、前記第２発振信号を入力として前記第１発振信号を出力する第１バッファ回路部とを更に有し、
前記第２制御回路は、更に、前記第１利得と前記第２利得の合計値が予め設定される第２基準値よりも小さい場合に前記第３バイアス電流の値を下げる制御を行うことを特徴とする無線通信装置。
【請求項９】
請求項８記載の無線通信装置において、
前記第２制御回路は、前記第３バイアス電流を制御するための第３電流制御信号を出力し、
前記第１バッファ回路部は、
前記第３電流制御信号に応じてトランジスタサイズ比が可変設定され、このトランジスタサイズ比に応じた前記第３バイアス電流を生成する第２カレントミラー回路と、
前記第２カレントミラー回路からの前記第３バイアス電流を受けて増幅動作を行う第２アンプ回路とを有することを特徴とする無線通信装置。
【請求項１０】
請求項８記載の無線通信装置において、
前記第２発振信号を入力として第３発振信号を出力する第２バッファ回路部と、
前記第３発振信号を増幅した第５信号を前記アンテナに向けて送信する電力増幅回路とを更に有し、
前記発振回路は、前記無線通信装置が送信動作を行う際に、入力される変調信号に応じて前記第２発振信号に変調を加え、
前記第１バッファ回路部への前記第３バイアス電流の供給は、前記無線通信装置が送信動作を行う間遮断されることを特徴とする無線通信装置。
【請求項１１】
第１バイアス電流が供給され、アンテナによって受信される第１信号を第１利得で増幅する第１アンプ回路部と、
前記第１アンプ回路部から出力される第２信号の周波数を第１発振信号を用いて変換するミキサ回路と、
第２バイアス電流が供給され、前記ミキサ回路から出力される第３信号を第２利得で増幅する第２アンプ回路部と、
前記第２アンプ回路部から出力される第４信号をディジタル信号に変換するアナログ・ディジタル変換回路と、
前記アナログ・ディジタル変換回路から出力される前記ディジタル信号のレベルが所定のレベルとなるように前記第１および第２利得を設定する第１制御回路と、
前記第１制御回路による前記第１利得と前記第２利得の合計値に基づいて前記第１バイアス電流の値を制御する第２制御回路とを有し、
前記第２制御回路は、
第１回目の受信動作の際に前記第１制御回路によって生成される前記第１利得と前記第２利得の第１合計値が、予め設定される第１基準値よりも小さい場合に前記第１バイアス電流の値を下げる第１処理と、
前記第１回目の次に行われる第２回目の受信動作の際に前記第１制御回路によって生成される前記第１利得と前記第２利得の第２合計値が、予め設定される第２基準値よりも大きい場合に前記第１バイアス電流の値を上げる第２処理とを実行することを特徴とする無線通信装置。
【請求項１２】
請求項１１記載の無線通信装置において、
前記第１および第２基準値は、それぞれ任意に設定可能となっていることを特徴とする無線通信装置。
【請求項１３】
請求項１２記載の無線通信装置において、
前記第１制御回路が前記第１利得を設定する際の刻み幅は、前記第２利得を設定する際の刻み幅よりも大きいことを特徴とする無線通信装置。
【請求項１４】
請求項１３記載の無線通信装置において、
前記第１制御回路は、前記第１利得を設定するための第１利得制御信号を出力し、
前記第２制御回路は、前記第１バイアス電流を制御するための第１電流制御信号を出力し、
前記第１アンプ回路部は、
前記第１電流制御信号に応じてトランジスタサイズ比が可変設定され、このトランジスタサイズ比に応じた前記第１バイアス電流を生成する第１カレントミラー回路と、
前記第１カレントミラー回路からの前記第１バイアス電流を受けて動作し、前記第１バイアス電流の値が一定の値である場合を前提として前記第１利得制御信号に応じてそれぞれ異なる所定の利得が得られるように設計された第１アンプ回路とを有することを特徴とする無線通信装置。
【請求項１５】
請求項１４記載の無線通信装置において、
前記第１制御回路は、更に、前記第２利得を設定するための第２利得制御信号を出力し、
前記第２アンプ回路部は、
オペアンプ回路と、
前記オペアンプ回路の入力部に直列に挿入される入力抵抗と、
前記オペアンプ回路の出力部と入力部の間に挿入される帰還抵抗とを備え、
前記入力抵抗と前記帰還抵抗は、その抵抗比率が前記第２利得制御信号に応じて変更可能となっていることを特徴とする無線通信装置。
【請求項１６】
請求項１１記載の無線通信装置において、
第２発振信号を生成する発振回路と、
第３バイアス電流が供給され、前記第２発振信号を入力として前記第１発振信号を出力する第１バッファ回路部とを更に有し、
前記第２制御回路は、更に、
前記第１回目の受信動作に伴う前記第１合計値が、予め設定される第３基準値よりも小さい場合に前記第３バイアス電流の値を下げる第３処理と、
前記第２回目の受信動作に伴う前記第２合計値が、予め設定される第４基準値よりも大きい場合に前記第３バイアス電流の値を上げる第４処理とを実行することを特徴とする無線通信装置。
【請求項１７】
請求項１６記載の無線通信装置において、
前記第２制御回路は、前記第３バイアス電流を制御するための第３電流制御信号を出力し、
前記第１バッファ回路部は、
前記第３電流制御信号に応じてトランジスタサイズ比が可変設定され、このトランジスタサイズ比に応じた前記第３バイアス電流を生成する第２カレントミラー回路と、
前記第２カレントミラー回路からの前記第３バイアス電流を受けて増幅動作を行う第２アンプ回路とを有することを特徴とする無線通信装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２０１２−２３１３２６（Ｐ２０１２−２３１３２６Ａ）
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願番号】特願２０１１−９８６３７（Ｐ２０１１−９８６３７）
【出願日】平成２３年４月２６日（２０１１．４．２６）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願日】平成２３年４月２６日（２０１１．４．２６）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]