画像伸張チップおよび電子機器
【課題】回路規模を大きくすることなく、各回路の汎用性を維持しつつ、メイン処理用チップとの接続を行うことが可能な伸張用回路を提供することを課題とする。
【解決手段】ＡＤＣ３から出力されたＲＧＢ画像データは、ＳＰＵ４２,ＲＰＵ４３で処理された後、ＹＵＶ画像データとしてメモリ４８にバッファリングされる。ＹＵＶ画像データは、ＹＵＶ出力部４５より出力され、画像圧縮伸張チップ５Ａにおいてエンコードされ、ＤＭＡＣ５２によりメインチップ４に転送される。逆に、圧縮動画像データは、ＤＭＡＣ４４の制御により画像圧縮伸張チップ５Ａに転送され、デコードされた後、ＲＧＢサンプリング部５４においてＲＧＢ画像データに変換され、ＳＰＵ４２によりメインチップ４に入力される。
【解決手段】ＡＤＣ３から出力されたＲＧＢ画像データは、ＳＰＵ４２,ＲＰＵ４３で処理された後、ＹＵＶ画像データとしてメモリ４８にバッファリングされる。ＹＵＶ画像データは、ＹＵＶ出力部４５より出力され、画像圧縮伸張チップ５Ａにおいてエンコードされ、ＤＭＡＣ５２によりメインチップ４に転送される。逆に、圧縮動画像データは、ＤＭＡＣ４４の制御により画像圧縮伸張チップ５Ａに転送され、デコードされた後、ＲＧＢサンプリング部５４においてＲＧＢ画像データに変換され、ＳＰＵ４２によりメインチップ４に入力される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像データの伸張技術に関する。
【背景技術】
【０００２】
動画像を撮影可能なデジタルカメラが存在する。このようなデジタルカメラにおいては、ＣＣＤ等のセンサが出力する画像データを動画像の圧縮データに変換するための回路が必要である。あるいはメモリに格納されている動画像の圧縮データをＬＣＤに表示させるために伸張するための回路が必要である。そして、多くのデジタルカメラでは、デジタルカメラの全体制御を行うメイン処理用チップとは別に、圧縮・伸張処理を行う専用チップを備えるようにしている。このような構成とすることによって、各チップに汎用性を持たせるようにしている。
【０００３】
下記特許文献１では、動画像データの表示処理速度を向上させる技術が開示されている。また、下記特許文献２では、伸張画像データのバス上の転送速度を向上させるとともに、メモリの利用効率を向上させる技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１５０１４１号公報
【特許文献２】特開平１０−７８７６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＣＣＤ等のセンサはＲＧＢ画像データを出力するものが多い。したがって、多くのメイン処理用チップには、センサが出力するＲＧＢ画像データの入力インタフェースを備えている。また、メイン処理用チップの多くはＬＣＤ等の表示装置に対しＹＵＶ画像データを出力するためのインタフェースを備えている。あるいは、製品によっては、メイン処理用チップがＹＵＶ画像データの入力インタフェースを備えているものも存在する。
【０００６】
しかし、あらゆるタイプのメイン処理用チップに対応するように、圧縮・伸張処理チップに様々な入力インタフェースを個別に設けることは、回路規模を大きくするとともに、製造コストも高くなり効率的ではない。また、メイン処理用チップ側に様々な入力インタフェースを個別に設けることも同様に効率的ではない。
【０００７】
また、圧縮・伸張処理用チップを独立させずに、メイン処理用チップの中に圧縮・伸張処理ブロックを組み込むという方法により、これらインタフェースに係る問題を解決する方法も考えられるが、メイン処理用チップの汎用性を持たせることができない上、メイン処理用チップの単価を高くすることにもなる。そして、上記の特許文献１,２においても、汎用的なチップを用いて、回路を構成するといった課題解決方法は存在しない。
【０００８】
そこで、本発明は前記問題点に鑑み、回路規模を大きくすることなく、各回路の汎用性を維持しつつ、メイン処理用チップとの接続を行うことが可能な伸張用回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、請求項１記載の発明は、電子機器に組み込まれる画像伸張チップであって、入力された圧縮動画像データをデコードしてＹＵＶ画像データを生成するデコードユニットと、前記デコードユニットによって生成された前記ＹＵＶ画像データをＲＧＢ画像データに変換した上で、１画素あたり１色のデータをサンプリングすることによって、ベイヤフォーマットのＲＧＢ画像データを出力するＲＧＢサンプリング部と、前記ＲＧＢサンプリング部から出力された前記ベイヤフォーマットのＲＧＢ画像データを前記画像伸張チップの外部に出力する出力回路とを備える。
【００１０】
請求項２記載の発明は、請求項１に記載の画像伸張チップにおいて、前記出力回路は、前記画像伸張チップの外部の回路であって、画像センサで生成されたベイヤフォーマットのＲＧＢ画像データを入力する入力回路に接続される。
【００１１】
請求項３記載の発明は、請求項２に記載の画像伸張チップにおいて、前記入力回路は、前記電子機器の制御を行う制御チップに設けられる。
【００１２】
請求項４記載の発明は、請求項１から請求項３のいずれかに記載の画像伸張チップにおいて、前記出力回路によるベイヤフォーマットのＲＧＢ画像データの出力制御を行うハイインピーダンス制御回路をさらに備える。
【００１３】
請求項５記載の発明は、請求項４に記載の画像伸張チップにおいて、前記ハイインピーダンス制御回路は、前記画像センサで生成されたベイヤフォーマットのＲＧＢ画像データが前記入力回路に入力される場合、前記出力回路の出力を停止させる。
【００１４】
請求項６記載の発明は、請求項１から請求項５のいずれかに記載の画像伸張チップにおいて、前記電子機器は、デジタルカメラを含む。
【００１５】
請求項７記載の発明は、電子機器であって、入力された圧縮動画像データの伸張処理を行う画像伸張チップを備え、前記画像伸張チップは、前記圧縮動画像データをデコードしてＹＵＶ画像データを生成するデコードユニットと、前記デコードユニットによって生成された前記ＹＵＶ画像データをＲＧＢ画像データに変換した上で、１画素あたり１色のデータをサンプリングすることによって、ベイヤフォーマットのＲＧＢ画像データを出力するＲＧＢサンプリング部と、前記ＲＧＢサンプリング部から出力された前記ベイヤフォーマットのＲＧＢ画像データを前記画像伸張チップの外部に出力する出力回路とを有する。
【発明の効果】
【００１６】
本発明によれば、メインチップとは別に画像伸張チップを組み込む電子機器において、メインチップや画像伸張チップの回路規模を大きくすることなく、汎用性を維持しながら画像データの転送を行うことが可能である。
【図面の簡単な説明】
【００１７】
【図１】第１の実施の形態に係るデジタルカメラのブロック図である。
【図２】第２の実施の形態に係るデジタルカメラのブロック図である。
【図３】第１および第２の実施の形態におけるＹＵＶインタフェースのブロック図である。
【図４】第３の実施の形態に係るデジタルカメラのブロック図である。
【図５】第４の実施の形態に係るデジタルカメラのブロック図である。
【図６】第３および第４の実施の形態におけるＹＵＶインタフェースのブロック図である。
【図７】第５の実施の形態に係るデジタルカメラのブロック図である。
【図８】第５の実施の形態におけるＹＵＶインタフェースのブロック図である。
【図９】第６の実施の形態に係るデジタルカメラのブロック図である。
【図１０】第６の実施の形態におけるＹＵＶインタフェースのブロック図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照しつつ本発明の各実施の形態について説明する。なお、以下の各実施の形態においては、本発明の画像圧縮伸張チップがデジタルカメラに組み込まれている場合を例に説明するが、本発明の画像圧縮伸張チップは、デジタルカメラ以外の電子機器にも適用させることが可能である。
【００１９】
｛第１の実施の形態｝
図１は、第１の実施の形態に係るデジタルカメラ１を示すブロック図である。デジタルカメラ１は、被写体を撮像するセンサ２と、ＡＤＣ３と、デジタルカメラ１の全体制御を行うメインチップ４と、動画像の圧縮伸張処理を行うための画像圧縮伸張チップ５Ａとを備えている。
【００２０】
センサ２は、本実施の形態では、ＲＧＢベイヤ配列の色フィルタを備えた単板式ＣＣＤで構成されており、被写体より受けた光をＲＧＢの電気信号に変換して出力する。また、センサ２は、被写体から受けた光を連続的に電気信号に変換して出力することにより、動画像を撮影可能としている。なお、センサ２は、他にもＣＭＯＳセンサなどで構成されてもよい。
【００２１】
ＡＤＣ３は、センサ２が出力したアナログのＲＧＢ画像データをデジタルのＲＧＢ画像データに変換する機能を備えている。本実施の形態においては、ＡＤＣ３からは各色１２ビットのＲＧＢ画像データが出力される。したがって、ＡＤＣ３からメインチップ４に接続されるデータ線１１は、少なくとも１２ビット幅を有しており、１２ビットのデータを並列的に伝送することを可能としている。なお、ＡＤＣ３から出力されるＲＧＢ画像データは、１２ビットに限らず、他にも１０ビット、１４ビット、１６ビットなどの形式であってもよい。
【００２２】
また、ＡＤＣ３は、ハイインピーダンス制御回路３１を備えており、ハイインピーダンス制御により、ＡＤＣ３の出力をＯＮ／ＯＦＦ切り替え可能としている。
【００２３】
メインチップ４は、ＣＰＵ４１と、センサ２から出力される画像信号を入力するＳＰＵ(Signal Processing Unit)４２と、リアルタイムの画像処理を実行するＲＰＵ(Realtime Processing Unit)４３と、ＤＭＡＣ(Direct Memory Access Controller)４４と、ＹＵＶ出力部４５と、ＭＩＵ(Memory Interface Unit)４７とを備えている。また、ＭＩＵ４７には、メモリ４８が接続されている。そして、これら各処理回路４１〜４５,４７がバス４０を介して接続されている。
【００２４】
ＳＰＵ４２は、入力したデジタル画像信号に対して欠陥画素補正などの処理を施した後に、バス４０あるいはＲＰＵ４３に画像信号を出力する。ＲＰＵ４３は、ＳＰＵ４２から入力する画像信号に対して、シェーディング補正処理、画素補間処理、ガンマ補正処理、色空間変換処理、輪郭強調処理および解像度変換処理などの種々のデジタル画像処理をリアルタイムで実行する機能を備える。ＲＰＵ４３やＳＰＵ４２がバス４０に出力した画像信号は、ＣＰＵ４１の制御によってＹＵＶ画像データとしてメモリ４８に格納される。なお、メモリ４８は図示したようにメインチップ４の外部に接続される形態に限らず、メインチップ４内に内部メモリとして接続される形態でもよい。
【００２５】
ＤＭＡＣ４４は、ＤＭＡデータ線１２を介して画像圧縮伸張チップ５Ａが備えるＤＭＡＣ５２に接続されている。これにより、メインチップ４は、ＣＰＵ４１に負荷をかけることなく、ＤＭＡＣ４４の制御によって、メモリ４８内に格納されているデータを画像圧縮伸張チップ５Ａに転送することを可能としている。
【００２６】
ＹＵＶ出力部４５はＹＵＶ画像データを出力する回路であり、ＣＣＩＲ−６５６規格に基づいてＹＣｂＣｒの画像データを出力する。ＹＵＶ画像データの一般的な規格であるＣＣＩＲ−６０１規格では、輝度データであるＹデータが８ビットで出力されるとともに、色差データであるＣｂデータとＣｒデータが交互に８ビットで出力される。したがって、ＣＣＩＲ−６０１規格においては、１６ビットの画像データが並列的に出力される規格である。これに対して、ＣＣＩＲ−６５６規格においては、ＣＣＩＲ−６０１規格の倍の周波数により、Ｙデータ、Ｃｂデータ、Ｙデータ、Ｃｒデータの順に、８ビットで全てのデータを伝送する規格である。言い換えると、ＣＣＩＲ−６５６規格のＹＵＶ画像データは、ＣＣＩＲ−６０１規格のＹＵＶ画像データを８ビットのＹＵＶ画像データに多重化させたデータである。したがって、ＣＣＩＲ−６５６規格の画像データを伝送するためには、８ビット幅のデータを並列的に伝送可能なインタフェースを備えていればよい。また、ＣＣＩＲ−６５６規格では水平、垂直の同期信号（ＨＤ,ＶＤ）は画像信号に埋め込まれているが、水平、垂直同期信号を独立な線で転送するインタフェースも広く使用されている。
【００２７】
なお、ＣＣＩＲ−６０１規格を発展させた規格がＣＣＩＲ−６５６規格であり、ＣＣＩＲ−６５６規格はＣＣＩＲ−６０１規格に含まれると考えられるが、この明細書においては、ＹＵＶ画像データを１６ビットのデータとして並列的に伝送する規格をＣＣＩＲ−６０１規格とし、ＹＵＶ画像データを８ビットのデータとして並列的に伝送する規格をＣＣＩＲ−６５６規格として区別することとする。また、以下の説明において、ＣＣＩＲ−６５６規格はＨＤ,ＶＤを独立の線で転送するインタフェースを含むものとする。
【００２８】
ＹＵＶ出力部４５には、ＣＣＩＲ−６５６規格に基づいて８ビットのＹＵＶ画像データを伝送するためのデータ線１３が接続されており、このデータ線１３は画像圧縮伸張チップ５Ａが備えるＹＵＶインタフェース５３Ａに接続されている。
【００２９】
画像圧縮伸張チップ５Ａは、画像データのエンコードおよびデコード処理を実行する回路群であるエンコード・デコードユニット５１と、ＤＭＡＣ５２と、ＹＵＶインタフェース５３Ａと、ＲＧＢサンプリング部５４と、ハイインピーダンス制御回路５５とを備えている。そして、これら各処理回路５１〜５４がバス５０を介して接続されている。
【００３０】
ＤＭＡＣ５２は、前述したようにＤＭＡデータ線１２を介してＤＭＡＣ４４に接続されている。したがって、画像圧縮伸張チップ５Ａは、圧縮動画像データなどをＤＭＡＣ５２の制御により、メインチップ４に転送することを可能としている。
【００３１】
ＹＵＶインタフェース５３Ａは、前述したように、データ線１３を介してメインチップ４内のＹＵＶ出力部４５に接続されている。ＹＵＶインタフェース５３Ａは、図３に示すように、ＣＣＩＲ−６５６規格に基づくＹＵＶ画像データを入力し、ＣＣＩＲ−６０１規格に基づく１６ビットのＹＵＶ画像データを出力するＣＣＩＲ−６５６入力部５３０を備えている。言い換えると、ＣＣＩＲ−６５６入力部５３０は、Ｙ,Ｃｂ,Ｃｒデータが交互に伝送されるＣＣＩＲ−６５６規格の１系統のデータを、Ｙデータが連続的に伝送される輝度データ系と、Ｃｂ,Ｃｒデータが交互に伝送される色差データ系とからなる２系統のデータ、すなわちＣＣＩＲ−６０１規格のデータに変換する機能を備えている。
【００３２】
ここで、ＹＵＶインタフェース５３ＡがＣＣＩＲ−６５６規格のＹＵＶ画像データを入力するデータ線１３は、８本のデータ線から構成されるが、この８本のデータ線に対応するポートを図１および図３において、ポートＸ０〜Ｘ７として図示している。
【００３３】
ＲＧＢサンプリング部５４は、ＹＵＶ色空間の画像データをＲＧＢ色空間の画像データに変換する機能を備えている。具体的には、ＲＧＢ画像データとして１画素あたり１色（Ｒ,Ｇ,Ｂいずれかの色）のデータをサンプリングする。これにより、ＲＧＢサンプリング部５４から出力されるＲＧＢ画像データは、センサ２、ＡＤＣ３を介して出力されるＲＧＢベイヤフォーマットの画像データと同様の形式となる。また、ハイインピーダンス制御回路５５の制御により、ＲＧＢサンプリング部５４の出力をＯＮ／ＯＦＦ切り替え可能としている。ＲＧＢサンプリング部５４には、ハイインピーダンス制御回路５５を介してデータ線１４が接続されている。データ線１４は、ＲＧＢサンプリングされた８ビットの画像データを伝送するため８ビットのデータ幅を有している。そして、データ線１４は、ＡＤＣ３とＳＰＵ４２とを接続するデータ線１１に接続されている。データ線１１は、１２本のデータ線から構成されているので、データ線１４は、この１２本のうちの８本のデータ線に接続されるようになっている。
【００３４】
以上の構成のもとで、デジタルカメラ１における動画像処理の流れを説明する。まず、動画像の撮影が行われると、ＡＤＣ３よりＲＧＢ画像データが連続的に出力され、ＲＧＢ画像データは、データ線１１を介してＳＰＵ４２に入力される。この時、画像圧縮伸張チップ５Ａ内のハイインピーダンス制御回路５５は、ＲＧＢサンプリング部５４の出力をＯＦＦするように切り替えられている。したがって、ＳＰＵ４２には、ＡＤＣ３から出力されたＲＧＢ画像データのみが入力されるような状態となっている。
【００３５】
ＳＰＵ４２に入力されたＲＧＢ画像データは、ＲＰＵ４３に転送され、ＲＰＵ４３において各種の画像処理が施され、ＹＵＶ画像データに変換されたのち、メモリ４８にバッファリングされる。そして、メモリ４８にバッファリングされるＹＵＶ画像データは、ＹＵＶ出力部４５より、データ線１３を介して画像圧縮伸張チップ５Ａに転送される。
【００３６】
画像圧縮伸張チップ５Ａでは、ＹＵＶインタフェース５３Ａが、動画像のストリームであるＹＵＶ画像データを入力すると、ＣＣＩＲ−６５６規格のＹＵＶ画像データをＣＣＩＲ−６０１規格の１６ビットのデータに変換し、変換後のデータをエンコード・デコードユニット５１に転送する。そして、エンコード・デコードユニット５１において、圧縮動画像データが生成される。
【００３７】
次に、圧縮動画像データは、ＤＭＡＣ５２の制御によって、メインチップ４に転送される。メインチップ４に転送された圧縮動画像データは、メモリ４８に格納される。以上の処理により、デジタルカメラ１は、動画像を撮影し、圧縮動画像データをメモリ４８に格納することができる。このように、エンコード処理時には、まず、データサイズの大きい動画像データをＹＵＶの専用出力回路を利用して転送し、エンコード後のデータサイズの小さい動画像データについては、ＤＭＡＣによって伝送するので、処理速度を高速にすることが可能である。なお、エンコード後のデータ転送は、ＤＭＡＣを利用せずに、ＣＰＵ４１による制御としてもよい。
【００３８】
逆に、圧縮動画像データをデコードする処理について説明する。まず、ＤＭＡＣ４４の制御により、メモリ４８に格納されている圧縮動画像データが、画像圧縮伸張チップ５Ａに転送される。画像圧縮伸張チップ５Ａでは、ＤＭＡＣ４４により転送された圧縮動画像データをエンコード・デコードユニット５１に転送する。そして、エンコード・デコードユニット５１では、圧縮動画像データのデコード処理が実行されて、ＹＵＶ画像データが生成される。
【００３９】
次に、エンコード・デコードユニット５１で生成されたＹＵＶ画像データが、ＲＧＢサンプリング部５４に転送され、ＹＵＶ画像データがＲＧＢ画像データに変換される。そして、ハイインピーダンス制御回路５５は、ＲＧＢ画像データの出力をＯＮに切り替え、ＲＧＢ画像データが、データ線１４を介して伝送される。この時、ＡＤＣ３内のハイインピーダンス制御回路３１は、センサ出力をＯＦＦするように切り替えられている。したがって、ＳＰＵ４２には、ＲＧＢサンプリング部５４から出力されたＲＧＢ画像データのみが入力されるような状態となっている。
【００４０】
このようにして、圧縮動画像データは、デコードされた後、ＲＧＢ画像データに変換されてメインチップ４に入力される。そして、ＣＰＵ４１は、このＲＧＢ画像データをＬＣＤ（図示せず）に表示させることが可能となる。このように、デコード処理時には、まず、データサイズの小さい圧縮動画像データをＤＭＡＣを利用して転送し、デコード後のデータサイズの大きい動画像データについては、ＲＧＢ専用の出力回路によって伝送するので、処理速度を高速にすることが可能である。なお、デコード前のデータ転送は、ＤＭＡＣを利用せずに、ＣＰＵ４１による制御としてもよい。
【００４１】
以上説明したように、本実施の形態によれば、ＹＵＶ画像データの入力インタフェースを持たないメインチップ４であっても、センサからのＲＧＢ画像データを入力する回路を利用して、デコード後の動画像データを入力することが可能である。
【００４２】
｛第２の実施の形態｝
次に、図２を参照しつつ本発明の第２の実施の形態について説明する。なお、第１の実施の形態と同様の構成や処理の内容についての説明は省略し、第１の実施の形態と異なる点を中心に説明する。また、図２において第１の実施の形態と同様の構成については、同じ符号を付している。
【００４３】
第２の実施の形態の画像圧縮伸張チップ５Ｂが第１の実施の形態における画像圧縮伸張チップ５Ａと異なる点は、セレクタ５５を備えている点である。セレクタ５５は、ＲＧＢサンプリング部５４から出力されるＲＧＢ画像データと、ＡＤＣ３から出力されるＲＧＢ画像データとを入力し、いずれかの入力を選択的に出力する機能を備えている。また、第１の実施の形態と異なりＡＤＣ３はハイインピーダンス制御回路を備えていない。この実施の形態における画像圧縮伸張チップ５Ｂは、ハイインピーダンス制御回路が設けられていないＡＤＣ３を備えた電子機器にも対応可能としている。
【００４４】
デジタルカメラ１に、この画像圧縮伸張チップ５Ｂが組み込まれる場合には、ＡＤＣ３の出力を伝送するデータ線１１Ｂは、ＳＰＵ４２に接続されずに、セレクタ５５に接続される。そして、セレクタ５５の出力を伝送するデータ線１５がＳＰＵ４２に接続するように構成されている。
【００４５】
以上の構成のもとで、デジタルカメラ１における動画像処理の流れを説明する。まず、動画像の撮影が行われると、ＡＤＣ３よりＲＧＢ画像データが連続的に出力され、ＲＧＢ画像データは、データ線１１Ｂを介してセレクタ５５に入力される。撮影モード時、セレクタ５５は、ＣＰＵ４１の制御によって、ＡＤＣ３からの入力データを下流側に出力するように制御される。これにより、ＡＤＣ３から出力されたＲＧＢ画像データが、データ線１５を介してＳＰＵ４２に入力される。
【００４６】
ＳＰＵ４２に入力された後の処理は、第１の実施の形態と同様であり、ＹＵＶ出力部４５およびＹＵＶインタフェース５３Ｂを介して動画像のストリームであるＹＵＶ画像データが転送され、エンコード・デコードユニットでエンコードされた圧縮動画像データは、ＤＭＡＣ５２の制御によりメインチップ４に転送され、メモリ４８に格納される。なお、図３に示すように、ＹＵＶインタフェース５３Ｂの構成は、第１の実施の形態におけるＹＵＶインタフェース５３Ａと同様である。
【００４７】
逆に、圧縮動画像データをデコードする処理について説明する。まず、ＤＭＡＣ４４の制御により、メモリ４８に格納されている圧縮動画像データが、画像圧縮伸張チップ５Ｂに転送される。画像圧縮伸張チップ５Ｂでは、ＤＭＡＣ４４により転送された圧縮動画像データをエンコード・デコードユニット５１に転送する。そして、エンコード・デコードユニット５１では、圧縮動画像データのデコード処理が実行されて、ＹＵＶ画像データが生成される。
【００４８】
次に、エンコード・デコードユニット５１で生成されたＹＵＶ画像データが、ＲＧＢサンプリング部５４に転送され、ＹＵＶ画像データが８ビットのＲＧＢ画像データに変換される。そして、ＲＧＢサンプリング部５４より出力されたＲＧＢ画像データが、セレクタ５５に入力される。デコード処理時にはＣＰＵ４１の制御によって、セレクタ５５は、ＲＧＢサンプリング部５４からの入力データを下流側に出力するように制御される。これにより、ＲＧＢサンプリング部５４から出力されたＲＧＢ画像データが、データ線１５を介してＳＰＵ４２に入力される。そして、ＣＰＵ４１は、このＲＧＢ画像データをＬＣＤ（図示せず）に表示させることが可能となる。なお、ＲＧＢサンプリング部５４より出力されるＲＧＢ画像データは８ビットであるが、ＡＤＣ３より出力されるＲＧＢ画像データは１２ビットであるので、データ線１５は少なくとも１２ビットのデータを並列的に伝送可能である。
【００４９】
また、本実施の形態において、通常の撮影モード時（つまり、エンコードやデコード処理を実行しない場合）には、画像圧縮伸張チップ５Ｂのメインコア回路５０１には電力を供給させる必要がなく、ローカル回路５０２のみに電力を供給させて、低消費電力モードとすることができる。
【００５０】
以上説明したように、本実施の形態によれば、ＹＵＶ画像データの入力インタフェースを持たないメインチップ４であっても、センサからのＲＧＢ画像データを入力する回路を利用して、デコード後の動画像データを入力することが可能である。また、第１の実施の形態と異なり、ＡＤＣ３がハイインピーダンス制御回路を備えていない場合にも、メインチップ４との接続が可能な構成である。
【００５１】
｛第３の実施の形態｝
次に、図４を参照しつつ本発明の第３の実施の形態について説明する。なお、第１の実施の形態と同様の構成や処理の内容についての説明は省略し、第１の実施の形態と異なる点を中心に説明する。また、図４において第１の実施の形態と同様の構成については、同じ符号を付している。
【００５２】
第３の実施の形態においては、メインチップ４がＹＵＶ入力部４６を備えている。また、画像圧縮伸張チップ５Ｃが備えるＹＵＶインタフェース５３Ｃは、図６に示すように、第１および第２の実施の形態におけるＹＵＶインタフェース５３Ａ,Ｂとは異なる。また、画像圧縮伸張チップ５ＣがＲＧＢサンプリング部を備えていない点が異なる。
【００５３】
この実施の形態の特徴は、メインチップ４と画像圧縮伸張チップ５Ｃとの間で、ＣＣＩＲ−６０１規格に基づいて１６ビットのＹＵＶ画像データを伝送する点である。ＹＵＶ出力部４５には、それぞれ８ビットのデータ幅を有するデータ線１６,１７が接続され、たとえば、データ線１６により輝度データＹを伝送し、データ線１７により色差データＣｂ,Ｃｒを伝送する。また、ＹＵＶ入力部４６には、それぞれ８ビットのデータ幅を有するデータ線１８,１９が接続され、たとえば、データ線１８により輝度データＹを伝送し、データ線１９により色差データＣｂ,Ｃｒを伝送する。
【００５４】
また、データ線１６は、データ線１８に接続されており、接続された８本のデータ線１８（１６）が、画像圧縮伸張チップ５ＣのポートＸ０〜Ｘ７を介してＹＵＶインタフェース５３Ｃに接続されている。また、データ線１７は、データ線１９に接続されており、接続された８本のデータ線１９（１７）が、画像圧縮伸張チップ５ＣのポートＹ０〜Ｙ７を介してＹＵＶインタフェース５３Ｃに接続されている。このように、画像圧縮伸張チップ５Ｃの１６個のポートＸ０〜Ｘ７,Ｙ０〜Ｙ７を入出力のデータ伝送に共用させるようにしている。
【００５５】
図６に示すように、ＹＵＶインタフェース５３Ｃは、ＣＣＩＲ−６５６入力部５３１、ＣＣＩＲ−６５６出力部５３２、セレクタ５３３〜５３５、ハイインピーダンス制御回路５３６などを備えている。
【００５６】
前述の如く、ＹＵＶインタフェース５３Ｃは、ポートＸ０〜Ｘ７,Ｙ０〜Ｙ７から１６ビットのＹＵＶ画像データを並列的に入力する。ポートＸ０〜Ｘ７から入力したデータは、バッファを介してセレクタ５３３に入力され、ポートＹ０〜Ｙ７から入力したデータは、バッファを介してセレクタ５３４に入力される。ここで、ＹＵＶ画像データをメインチップ４から入力処理する際、セレクタ５３３,５３４に選択信号"０"が与えられる。これにより、セレクタ５３３は、ポートＸ０〜Ｘ７からの入力データを下流側に出力し、セレクタ５３４は、ポートＹ０〜Ｙ７からの入力データを下流側に出力する。これにより、ＹＵＶインタフェース５３ＣによりＣＣＩＲ−６０１規格に基づくＹＵＶ画像データが入力されると、このＹＵＶ画像データは、バス５０を介してエンコード・デコードユニット５１に転送される。
【００５７】
一方、エンコード・デコードユニット５１においてデコードされたＣＣＩＲ−６０１規格のＹＵＶ画像データがバス５０を介してＹＵＶインタフェース５３Ｃに入力される。この場合にも、１６ビットのＹＵＶ画像データが並列的にＹＵＶインタフェース５３Ｃに入力される。１６ビットのＹＵＶ画像データのうち、８ビットの輝度データＹ（あるいは色差データＣｂ,Ｃｒ）がポートＰ０〜Ｐ７から入力され、ハイインピーダンス制御回路５３６を介してポートＸ０〜Ｘ７よりメインチップ４に対して出力される。また、１６ビットのＹＵＶ画像データのうち、８ビットの色差データＣｂ,Ｃｒ（あるいは輝度データＹ）がポートＱ０〜Ｑ７から入力され、セレクタ５３５に入力される。ここで、ＹＵＶ画像データのメインチップ４に対する出力処理の際には、セレクタ５３５に選択信号"０"が与えられる。これにより、セレクタ５３５は、ポートＱ０〜Ｑ７からの入力データを下流側に出力する。そして、このデータは、ハイインピーダンス制御回路５３６を介してポートＹ０〜Ｙ７よりメインチップ４に対して出力される。
【００５８】
なお、メインチップ４よりＹＵＶ画像データを入力する際には、ハイインピーダンス制御回路５３６は、出力をＯＦＦするように制御されている。これに対して、メインチップ４に対してＹＵＶ画像データを出力する際には、ハイインピーダンス制御回路５３６は、ポートＰ０〜Ｐ７から入力したデータおよびセレクタ５３５が出力したデータをそのままポートＸ０〜Ｘ７,Ｙ０〜Ｙ７に出力するように制御される。
【００５９】
以上の構成のもとで、デジタルカメラ１における動画像処理の流れを説明する。センサ２により動画像の撮影が行われると、第１の実施の形態と同様の処理により、メモリ４８にＹＵＶ画像データがバッファリングされる。次に、バッファリングされているＹＵＶ画像データは、ＹＵＶ出力部４５およびデータ線１６,１７を介して画像圧縮伸張チップ５Ｃに転送される。画像圧縮伸張チップ５Ｃは、ＹＵＶインタフェース５３Ｃを介してＣＣＩＲ−６０１規格に基づくＹＵＶ画像データを入力すると、入力したデータをエンコード・デコードユニット５１に転送する。エンコード・デコードユニット５１でエンコードされた圧縮動画像データは、ＤＭＡＣ５２の制御によりメインチップ４に転送され、メモリ４８に格納される。この処理の間、前述したように、ＹＵＶインタフェース５３Ｃのハイインピーダンス制御回路５３６は、出力をＯＦＦするように制御される。
【００６０】
逆に、圧縮動画像データをデコードする処理について説明する。まず、ＤＭＡＣ４４の制御により、メモリ４８に格納されている圧縮動画像データが、画像圧縮伸張チップ５Ｃに転送される。画像圧縮伸張チップ５Ｃでは、ＤＭＡＣ４４により転送された圧縮動画像データをエンコード・デコードユニット５１に転送する。そして、エンコード・デコードユニット５１では、圧縮動画像データのデコード処理が実行されて、ＹＵＶ画像データが生成される。
【００６１】
次に、エンコード・デコードユニット５１で生成されたＹＵＶ画像データは、バス５０を介してＹＵＶインタフェース５３Ｃに転送され、ＹＵＶインタフェース５３Ｃから出力されたＣＣＩＲ−６０１規格に基づくＹＵＶ画像データは、データ線１８,１９を経由してメインチップ４のＹＵＶ入力部４６に入力される。この処理の間、図示省略しているが、ＹＵＶ出力部４５が備えるハイインピーダンス制御回路により、ＹＵＶ出力部４５の出力をＯＦＦするように制御される。このようにして、デコードされたＹＵＶ画像データがメインチップ４に転送されると、ＣＰＵ４１の制御によりＬＣＤに対する表示処理などが実行される。
【００６２】
以上説明したように、本実施の形態によれば、ＹＵＶ画像データの入力インタフェースを備えるメインチップ４と画像圧縮伸張チップ５Ｃとの間で、ＹＵＶ画像データを転送するためのデータ線を、入力用と出力用とで共用させているので、データ線の数を少なくし、回路規模を小さくすることが可能である。
【００６３】
｛第４の実施の形態｝
次に、図５を参照しつつ本発明の第４の実施の形態について説明する。第４の実施の形態における画像圧縮伸張チップ５Ｃは、第４の実施の形態の画像圧縮伸張チップ５Ｃと同様である。ただし、メインチップ４は、ＹＵＶ入力部４６を備えていないので、メインチップ４との接続形態が異なる。この実施の形態において、メインチップ４は、ＡＤＣ３からＲＧＢ画像データを入力する回路において、ＹＵＶ画像データを入力することも可能である。また、ＡＤＣ３は、第１の実施の形態と同様にハイインピーダンス制御回路３１を備え、ＡＤＣ３の出力データは、データ線１１を介してＳＰＵ４２に接続されている。
【００６４】
そして、図に示すように、画像圧縮伸張チップ５ＣのポートＸ０〜Ｘ７は、データ線１３を介してＹＵＶ出力部４５に接続される。そして、ポートＹ０〜Ｙ７には、データ線２０が接続される。さらに、データ線２０は、ＡＤＣ３とＳＰＵ４２とを接続するデータ線１１に接続されている。
【００６５】
ＹＵＶインタフェース５３Ｃの構成も図６に示したものと同様であるが、動作状態が異なる。この実施の形態においては、ポートＸ０〜Ｘ７より、ＣＣＩＲ−６５６規格の８ビットのＹＵＶ画像データが入力される。このＹＵＶ画像データは、Ｙ,Ｃｂ,Ｙ,Ｃｒ,・・・といったように、輝度データＹと色差データＣｒ,Ｃｂが交互に伝送される方式である。
【００６６】
ポートＸ０〜Ｘ７より入力されたＹＵＶ画像データは、バッファを介してＣＣＩＲ−６５６入力部５３１に入力され、ＣＣＩＲ−６０１規格に基づく２系統のデータ（８ビットの輝度データＹと８ビットの色差データＣｒ,Ｃｂ）に変換されて出力される。この各８ビットのデータは、それぞれセレクタ５３３,５３４に入力される。この実施の形態においては、メインチップ４よりＹＵＶ画像データを入力する際、セレクタ５３３,５３４に選択信号"１"が入力される。これにより、セレクタ５３３,５３４は、ＣＣＩＲ−６５６入力部５３１が出力したＣＣＩＲ−６０１規格に基づくＹＵＶ画像データを下流側に出力する。この出力データは、バス５０を介してエンコード・デコードユニット５１に転送される。
【００６７】
一方、エンコード・デコードユニット５１においてデコードされたＣＣＩＲ−６０１規格のＹＵＶ画像データがバス５０を介してＹＵＶインタフェース５３Ｃに入力される。この場合、１６ビットのＹＵＶ画像データが並列的にＹＵＶインタフェース５３Ｃに入力される。１６ビットのＹＵＶ画像データのうち、８ビットの輝度データＹ（あるいは色差データＣｂ,Ｃｒ）がポートＰ０〜Ｐ７から入力され、８ビットの色差データＣｂ,Ｃｒ（あるいは輝度データＹ）がポートＱ０〜Ｑ７から入力される。そして、各８ビットのデータは、ＣＣＩＲ−６５６出力部５３２に入力される。そして、ＣＣＩＲ−６５６出力部５３２によって、ＣＣＩＲ−６５６規格のＹＵＶ画像データに変換されてセレクタ５３５に入力される。この実施の形態においては、ＹＵＶ画像データのメインチップ４に対する出力処理の際には、セレクタ５３５に選択信号"１"が入力される。これにより、セレクタ５３５は、ＣＣＩＲ−６５６出力部５３２からの入力データを下流側に出力する。そして、このデータは、ハイインピーダンス制御回路５３６を介してポートＹ０〜Ｙ７より出力される。
【００６８】
なお、メインチップ４よりＹＵＶ画像データを入力する際には、ハイインピーダンス制御回路５３６は、出力をＯＦＦするように制御されている。これに対して、メインチップ４に対してＹＵＶ画像データを出力する際には、ハイインピーダンス制御回路５３６は、セレクタ５３５が出力したデータをそのままＹ０〜Ｙ７に出力するように制御される。
【００６９】
以上の構成のもとで、デジタルカメラ１における動画像処理の流れを説明する。センサ２により動画像の撮影が行われると、第１の実施の形態と同様の処理により、メモリ４８にＹＵＶ画像データがバッファリングされる。なお、この処理の間、ＹＵＶインタフェース５３Ｃのハイインピーダンス制御回路５３６は出力をＯＦＦするよう制御されるので、ＳＰＵ４２には、ＡＤＣ３からの出力データのみが入力されるように制御される。次に、バッファリングされているＹＵＶ画像データは、ＹＵＶ出力部４５およびデータ線１３を介して画像圧縮伸張チップ５Ｃに転送される。画像圧縮伸張チップ５Ｃは、ＹＵＶインタフェース５３Ｃを介してＣＣＩＲ−６５６規格に基づくＹＵＶ画像データを入力すると、入力したデータをＣＣＩＲ−６０１規格のＹＵＶ画像データに変換した後、エンコード・デコードユニット５１に転送する。エンコード・デコードユニット５１でエンコードされた圧縮動画像データは、ＤＭＡＣ５２の制御によりメインチップ４に転送され、メモリ４８に格納される。
【００７０】
逆に、圧縮動画像データをデコードする処理について説明する。まず、ＤＭＡＣ４４の制御により、メモリ４８に格納されている圧縮動画像データが、画像圧縮伸張チップ５Ｃに転送される。画像圧縮伸張チップ５Ｃでは、ＤＭＡＣ４４により転送された圧縮動画像データをエンコード・デコードユニット５１に転送する。そして、エンコード・デコードユニット５１では、圧縮動画像データのデコード処理が実行されて、ＹＵＶ画像データが生成される。
【００７１】
次に、エンコード・デコードユニット５１で生成されたＹＵＶ画像データは、バス５０を介してＹＵＶインタフェース５３Ｃに転送され、ＹＵＶインタフェース５３Ｃから出力されたＣＣＩＲ−６５６規格に基づくＹＵＶ画像データは、データ線２０を経由してＳＰＵ４２に入力される。この処理の間、ＡＤＣ３が備えるハイインピーダンス制御回路３１は、ＡＤＣ３の出力をＯＦＦするように制御される。このようにして、デコードされたＹＵＶ画像データがメインチップ４に転送されると、ＣＰＵ４１の制御によりＬＣＤに対する表示処理などが実行される。
【００７２】
以上説明したように、本実施の形態によれば、センサ２からＲＧＢ画像データを入力する回路で、ＹＵＶ画像データの入力処理を可能としているメインチップ４に対しては、ハイインピーダンス制御により、少ないデータ線でＹＵＶ画像データの転送を可能としている。このように、第３の実施の形態および第４の実施の形態で示した画像圧縮伸張チップ５Ｃは、メインチップ４の構成によって、動作を変更して使用することが可能である。
【００７３】
｛第５の実施の形態｝
次に、図７を参照しつつ本発明の第５の実施の形態について説明する。第５の実施の形態については、第３の実施の形態（図４）と異なる点について説明する。第５の実施の形態については、ＹＵＶインタフェース５３Ｄの構成が第３の実施の形態と異なる、また、これに従ってメインチップ４と画像圧縮伸張チップ５Ｄとの接続形態が異なる。
【００７４】
第５の実施の形態の特徴は、メインチップ４と画像圧縮伸張チップ５Ｄとの間でＣＣＩＲ−６５６規格に基づくＹＵＶ画像データの転送を行う点である。図に示すように、ＹＵＶ出力部４５には、８ビットのデータ幅を有するデータ線２１が接続され、ＹＵＶ入力部４６には、８ビットのデータ幅を有するデータ線２２が接続されている。そして、データ線２１がデータ線２２に接続され、データ線２１（２２）が、画像圧縮伸張チップ５ＤのポートＹ０〜Ｙ７を介してＹＵＶインタフェース５３Ｄに接続されている。
【００７５】
図８は、ＹＵＶインタフェース５３Ｄを示す図である。このＹＵＶインタフェース５３Ｄが図６で示した第３の実施の形態にかかるＹＵＶインタフェース５３Ｃと異なる点は、ＣＣＩＲ−６５６入力部５３１の入力側にセレクタ５３７が追加されている点である。
【００７６】
メインチップ４のＹＵＶ出力部４５から出力されたＣＣＩＲ−６５６規格の８ビットのＹＵＶ画像データは、データ線２１を経由し、ポートＹ０〜Ｙ７からＹＵＶインタフェース５３Ｄに入力される。このデータは、バッファを介してセレクタ５３７に入力される。この動作モード時には、セレクタ５３７に選択信号"１"が与えられるので、ポートＹ０〜Ｙ７から入力したＹＵＶ画像データはＣＣＩＲ−６５６入力部５３１に入力され、ここで、ＣＣＩＲ−６０１規格のＹＵＶ画像データに変換されて、それぞれ８ビットの２系統のデータに分割されて、セレクタ５３３とセレクタ５３４に入力される。この動作モード時には、セレクタ５３３,５３４に選択信号"１"が与えられるので、セレクタ５３３,５３４からは、ＣＣＩＲ−６５６入力部５３１で変換されたＣＣＩＲ−６０１規格のＹＵＶ画像データが出力される。この出力データは、バス５０を介してエンコード・デコードユニットに転送されて、エンコード処理が行われる。
【００７７】
逆のデコード時の処理は、第３の実施の形態と同様である。ポートＰ０〜Ｐ７,Ｑ０〜Ｑ７から入力したＣＣＩＲ−６０１規格のＹＵＶ画像データは、ポートＹ０〜Ｙ７からＣＣＩＲ−６５６規格のＹＵＶ画像データとして出力されるのである。
【００７８】
このように、ＹＵＶインタフェース５３Ｄは、ＣＣＩＲ−６５６規格のＹＵＶ画像データを入出力するが、入力、出力いずれの場合にも、ポートＹ０〜Ｙ７を利用してデータの転送を行うのである。
【００７９】
以上の構成のもとで、デジタルカメラ１における動画像処理の流れを説明する。センサ２により動画像の撮影が行われると、第１の実施の形態と同様の処理により、メモリ４８にＹＵＶ画像データがバッファリングされる。次に、バッファリングされているＹＵＶ画像データは、ＹＵＶ出力部４５およびデータ線２１を介して画像圧縮伸張チップ５Ｄに転送される。画像圧縮伸張チップ５Ｄは、ＹＵＶインタフェース５３Ｄを介してＣＣＩＲ−６５６規格に基づくＹＵＶ画像データを入力すると、入力したデータをエンコード・デコードユニット５１に転送する。エンコード・デコードユニット５１でエンコードされた圧縮動画像データは、ＤＭＡＣ５２の制御によりメインチップ４に転送され、メモリ４８に格納される。この処理の間、前述したように、ＹＵＶインタフェース５３Ｄのハイインピーダンス制御回路５３６は、出力をＯＦＦするように制御される。
【００８０】
逆に、圧縮動画像データをデコードする処理について説明する。まず、ＤＭＡＣ４４の制御により、メモリ４８に格納されている圧縮動画像データが、画像圧縮伸張チップ５Ｄに転送される。画像圧縮伸張チップ５Ｄでは、ＤＭＡＣ４４により転送された圧縮動画像データをエンコード・デコードユニット５１に転送する。そして、エンコード・デコードユニット５１では、圧縮動画像データのデコード処理が実行されて、ＹＵＶ画像データが生成される。
【００８１】
次に、エンコード・デコードユニット５１で生成されたＹＵＶ画像データは、バス５０を介してＹＵＶインタフェース５３Ｄに転送され、ＹＵＶインタフェース５３Ｃから出力されたＣＣＩＲ−６５６規格に基づくＹＵＶ画像データは、データ線２２を経由してメインチップ４のＹＵＶ入力部４６に入力される。この処理の間、図示省略しているが、ＹＵＶ出力部４５が備えるハイインピーダンス制御回路により、ＹＵＶ出力部４５の出力をＯＦＦするように制御される。このようにして、デコードされたＹＵＶ画像データがメインチップ４に転送されると、ＣＰＵ４１の制御によりＬＣＤに対する表示処理などが実行される。
【００８２】
以上説明したように、本実施の形態によれば、ＹＵＶ画像データの入力インタフェースを備えるメインチップ４と画像圧縮伸張チップ５Ｄとの間で、ＹＵＶ画像データを転送するためのデータ線を、入力用と出力用とで共用させているので、データ線の数を少なくすることが可能である。
【００８３】
なお、第５の実施の形態における画像圧縮伸張チップ５Ｄは、図４、図５で示した第３,第４の実施の形態における画像圧縮伸張チップ５Ｃと同じ動作を行うことが可能である。具体的には、図８において、セレクタ５３３,５３４,５３５に対して選択信号"０"を与えることにより、第３の実施の形態と同様の動作を行うことができる。また、セレクタ５３７に選択信号"０"を与え、セレクタ５３３,５３４,５３５に選択信号"１"を与えることにより、第４の実施の形態と同様の動作を行うことができる。このように、画像圧縮伸張チップ５Ｄは、メインチップ４の構成にあわせて様々な接続形態に対応可能となっている。
【００８４】
｛第６の実施の形態｝
次に、図９を参照しつつ本発明の第６の実施の形態について説明する。第６の実施の形態については、第５の実施の形態（図７）と異なる点について説明する。第６の実施の形態については、ＹＵＶインタフェース５３Ｅの構成が第５の実施の形態と異なる。
【００８５】
第６の実施の形態の特徴は、メインチップ４と画像圧縮伸張チップ５Ｅとの間でＣＣＩＲ−６５６規格に基づくＹＵＶ画像データの転送を行うとともに、第２メインチップ４Ｂと画像圧縮伸張チップ５Ｅとの間で点でＣＣＩＲ−６５６規格に基づくＹＵＶ画像データの転送を行う点である。メインチップ４と画像圧縮伸張チップ５Ｅとの間は、第５の実施の形態と同様に、データ線２１,２２により接続されている。また、第２メインチップ４Ｂと画像圧縮伸張チップ５Ｅとの間は、データ線２３,２４により接続されている。第２メインチップ４Ｂと画像圧縮伸張チップ５Ｅとの間の接続形態は、メインチップ４と画像圧縮伸張チップ５Ｅとの接続形態と同様である。つまり、８ビット幅のデータ線２４が第２メインチップ４Ｂの図示せぬＹＵＶ入力部に接続され、図示せぬＹＵＶ出力部に接続されたデータ線２３がデータ線２４に接続されている。
【００８６】
図１０は、ＹＵＶインタフェース５３Ｅを示す図である。このＹＵＶインタフェース５３Ｅが図８で示した第５の実施の形態にかかるＹＵＶインタフェース５３Ｄと異なる点は、ＣＣＩＲ−６５６出力部５３２の出力側にセレクタ５３８,５３９が追加されている点である。
【００８７】
まず、画像圧縮伸張チップ５Ｅがメインチップ４との間でＹＵＶ画像データを転送する場合を説明する。メインチップ４から画像圧縮伸張チップ５Ｅに対してＹＵＶ画像データが転送される場合には、ＣＣＩＲ−６５６規格のＹＵＶ画像データがポートＹ０〜Ｙ７から入力され、セレクタ５３７に選択信号"１"が与えられ、セレクタ５３３,５３４に選択信号"１"が与えられることにより、第５の実施の形態と同様の動作を行う。
【００８８】
また、画像圧縮伸張チップ５Ｅからメインチップ４に対してＹＵＶ画像データが転送される場合には、ＣＣＩＲ−６０１規格のＹＵＶ画像データがポートＰ０〜Ｐ７,Ｑ０〜Ｑ７から入力され、セレクタ５３９に選択信号"０"が与えられ、セレクタ５３５に選択信号"１"が与えられることにより、第５の実施の形態と同様の動作を行う。
【００８９】
次に、画像圧縮伸張チップ５Ｅが第２メインチップ４Ｂとの間でＹＵＶ画像データを転送する場合を説明する。第２メインチップ４Ｂからデータ線２３を経由して画像圧縮伸張チップ５Ｅに対してＹＵＶ画像データが転送される場合には、ＣＣＩＲ−６５６規格のＹＵＶ画像データがポートＸ０〜Ｘ７から入力され、セレクタ５３７に選択信号"０"が与えられ、セレクタ５３３,５３４に選択信号"１"が与えられることにより、第２メインチップ４ＢからのＹＵＶ画像データが入力される。
【００９０】
画像圧縮伸張チップ５Ｅから第２メインチップ４Ｂに対してＹＵＶ画像データを転送する場合を説明する。バス５０を介してエンコード・デコードユニット５１から出力されたＣＣＩＲ−６０１規格の１６ビットのＹＵＶ画像データは、ポートＰ０〜Ｐ７,Ｑ０〜Ｑ７からＹＵＶインタフェース５３Ｅに入力される。この２系統のデータは、ＣＣＩＲ−６５６出力部５３２に入力され、ＣＣＩＲ−６５６規格の８ビットのＹＵＶ画像データに変換されて、セレクタ５３９側に出力される。画像圧縮伸張チップ５Ｅが第２メインチップ４Ｂ側にＹＵＶ画像データを出力するモード時には、セレクタ５３９に選択信号"１"が、セレクタ５３８に選択信号"１"が与えられるので、ポートＰ０〜Ｐ７,Ｑ０〜Ｑ７から入力したＹＵＶ画像データはポートＸ０〜Ｘ７からＣＣＩＲ−６５６規格のＹＵＶ画像データとして出力されるのである。この出力データはデータ線２４を経由して第２メインチップ４Ｂに転送される。
【００９１】
このように、ＹＵＶインタフェース５３Ｅは、ＣＣＩＲ−６５６規格のＹＵＶ画像データを入出力するが、メインチップ４との入出力にはポートＹ０〜Ｙ７を利用し、第２メインチップ４Ｂとの入出力にはポートＸ０〜Ｘ７を利用するのである。本実施の形態の画像圧縮伸張チップ５Ｅを利用すれば、上記のように複数のメインチップとの間で画像データを転送することが可能であり、たとえば、２つの画像センサを備えた電子機器に対応させることも可能である。
【００９２】
なお、第６の実施の形態における画像圧縮伸張チップ５Ｅは、図４、図５、図７で示した第３、第４、第５の実施の形態における画像圧縮伸張チップ５Ｃ,５Ｄと同じ動作を行うことが可能である。具体的には、図１０において、セレクタ５３３,５３４,５３５,５３８に対して選択信号"０"を与えることにより、第３の実施の形態と同様の動作を行うことができる。また、セレクタ５３７,５３９に選択信号"０"を与え、セレクタ５３３,５３４,５３５に選択信号"１"を与えることにより、第４の実施の形態と同様の動作を行うことができる。また、メインチップ４との間におけるＹＵＶ画像データの転送は、第５の実施の形態における動作と同様である。このように、画像圧縮伸張チップ５Ｅは、様々な接続形態に対応可能となっている。
【符号の説明】
【００９３】
１ デジタルカメラ
４ メインチップ
５Ａ〜５Ｅ 画像圧縮伸張チップ
３１ ハイインピーダンス制御回路
５３Ａ〜５３Ｅ ＹＵＶインタフェース
５５ ハイインピーダンス制御回路
【技術分野】
【０００１】
本発明は、画像データの伸張技術に関する。
【背景技術】
【０００２】
動画像を撮影可能なデジタルカメラが存在する。このようなデジタルカメラにおいては、ＣＣＤ等のセンサが出力する画像データを動画像の圧縮データに変換するための回路が必要である。あるいはメモリに格納されている動画像の圧縮データをＬＣＤに表示させるために伸張するための回路が必要である。そして、多くのデジタルカメラでは、デジタルカメラの全体制御を行うメイン処理用チップとは別に、圧縮・伸張処理を行う専用チップを備えるようにしている。このような構成とすることによって、各チップに汎用性を持たせるようにしている。
【０００３】
下記特許文献１では、動画像データの表示処理速度を向上させる技術が開示されている。また、下記特許文献２では、伸張画像データのバス上の転送速度を向上させるとともに、メモリの利用効率を向上させる技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１５０１４１号公報
【特許文献２】特開平１０−７８７６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＣＣＤ等のセンサはＲＧＢ画像データを出力するものが多い。したがって、多くのメイン処理用チップには、センサが出力するＲＧＢ画像データの入力インタフェースを備えている。また、メイン処理用チップの多くはＬＣＤ等の表示装置に対しＹＵＶ画像データを出力するためのインタフェースを備えている。あるいは、製品によっては、メイン処理用チップがＹＵＶ画像データの入力インタフェースを備えているものも存在する。
【０００６】
しかし、あらゆるタイプのメイン処理用チップに対応するように、圧縮・伸張処理チップに様々な入力インタフェースを個別に設けることは、回路規模を大きくするとともに、製造コストも高くなり効率的ではない。また、メイン処理用チップ側に様々な入力インタフェースを個別に設けることも同様に効率的ではない。
【０００７】
また、圧縮・伸張処理用チップを独立させずに、メイン処理用チップの中に圧縮・伸張処理ブロックを組み込むという方法により、これらインタフェースに係る問題を解決する方法も考えられるが、メイン処理用チップの汎用性を持たせることができない上、メイン処理用チップの単価を高くすることにもなる。そして、上記の特許文献１,２においても、汎用的なチップを用いて、回路を構成するといった課題解決方法は存在しない。
【０００８】
そこで、本発明は前記問題点に鑑み、回路規模を大きくすることなく、各回路の汎用性を維持しつつ、メイン処理用チップとの接続を行うことが可能な伸張用回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、請求項１記載の発明は、電子機器に組み込まれる画像伸張チップであって、入力された圧縮動画像データをデコードしてＹＵＶ画像データを生成するデコードユニットと、前記デコードユニットによって生成された前記ＹＵＶ画像データをＲＧＢ画像データに変換した上で、１画素あたり１色のデータをサンプリングすることによって、ベイヤフォーマットのＲＧＢ画像データを出力するＲＧＢサンプリング部と、前記ＲＧＢサンプリング部から出力された前記ベイヤフォーマットのＲＧＢ画像データを前記画像伸張チップの外部に出力する出力回路とを備える。
【００１０】
請求項２記載の発明は、請求項１に記載の画像伸張チップにおいて、前記出力回路は、前記画像伸張チップの外部の回路であって、画像センサで生成されたベイヤフォーマットのＲＧＢ画像データを入力する入力回路に接続される。
【００１１】
請求項３記載の発明は、請求項２に記載の画像伸張チップにおいて、前記入力回路は、前記電子機器の制御を行う制御チップに設けられる。
【００１２】
請求項４記載の発明は、請求項１から請求項３のいずれかに記載の画像伸張チップにおいて、前記出力回路によるベイヤフォーマットのＲＧＢ画像データの出力制御を行うハイインピーダンス制御回路をさらに備える。
【００１３】
請求項５記載の発明は、請求項４に記載の画像伸張チップにおいて、前記ハイインピーダンス制御回路は、前記画像センサで生成されたベイヤフォーマットのＲＧＢ画像データが前記入力回路に入力される場合、前記出力回路の出力を停止させる。
【００１４】
請求項６記載の発明は、請求項１から請求項５のいずれかに記載の画像伸張チップにおいて、前記電子機器は、デジタルカメラを含む。
【００１５】
請求項７記載の発明は、電子機器であって、入力された圧縮動画像データの伸張処理を行う画像伸張チップを備え、前記画像伸張チップは、前記圧縮動画像データをデコードしてＹＵＶ画像データを生成するデコードユニットと、前記デコードユニットによって生成された前記ＹＵＶ画像データをＲＧＢ画像データに変換した上で、１画素あたり１色のデータをサンプリングすることによって、ベイヤフォーマットのＲＧＢ画像データを出力するＲＧＢサンプリング部と、前記ＲＧＢサンプリング部から出力された前記ベイヤフォーマットのＲＧＢ画像データを前記画像伸張チップの外部に出力する出力回路とを有する。
【発明の効果】
【００１６】
本発明によれば、メインチップとは別に画像伸張チップを組み込む電子機器において、メインチップや画像伸張チップの回路規模を大きくすることなく、汎用性を維持しながら画像データの転送を行うことが可能である。
【図面の簡単な説明】
【００１７】
【図１】第１の実施の形態に係るデジタルカメラのブロック図である。
【図２】第２の実施の形態に係るデジタルカメラのブロック図である。
【図３】第１および第２の実施の形態におけるＹＵＶインタフェースのブロック図である。
【図４】第３の実施の形態に係るデジタルカメラのブロック図である。
【図５】第４の実施の形態に係るデジタルカメラのブロック図である。
【図６】第３および第４の実施の形態におけるＹＵＶインタフェースのブロック図である。
【図７】第５の実施の形態に係るデジタルカメラのブロック図である。
【図８】第５の実施の形態におけるＹＵＶインタフェースのブロック図である。
【図９】第６の実施の形態に係るデジタルカメラのブロック図である。
【図１０】第６の実施の形態におけるＹＵＶインタフェースのブロック図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照しつつ本発明の各実施の形態について説明する。なお、以下の各実施の形態においては、本発明の画像圧縮伸張チップがデジタルカメラに組み込まれている場合を例に説明するが、本発明の画像圧縮伸張チップは、デジタルカメラ以外の電子機器にも適用させることが可能である。
【００１９】
｛第１の実施の形態｝
図１は、第１の実施の形態に係るデジタルカメラ１を示すブロック図である。デジタルカメラ１は、被写体を撮像するセンサ２と、ＡＤＣ３と、デジタルカメラ１の全体制御を行うメインチップ４と、動画像の圧縮伸張処理を行うための画像圧縮伸張チップ５Ａとを備えている。
【００２０】
センサ２は、本実施の形態では、ＲＧＢベイヤ配列の色フィルタを備えた単板式ＣＣＤで構成されており、被写体より受けた光をＲＧＢの電気信号に変換して出力する。また、センサ２は、被写体から受けた光を連続的に電気信号に変換して出力することにより、動画像を撮影可能としている。なお、センサ２は、他にもＣＭＯＳセンサなどで構成されてもよい。
【００２１】
ＡＤＣ３は、センサ２が出力したアナログのＲＧＢ画像データをデジタルのＲＧＢ画像データに変換する機能を備えている。本実施の形態においては、ＡＤＣ３からは各色１２ビットのＲＧＢ画像データが出力される。したがって、ＡＤＣ３からメインチップ４に接続されるデータ線１１は、少なくとも１２ビット幅を有しており、１２ビットのデータを並列的に伝送することを可能としている。なお、ＡＤＣ３から出力されるＲＧＢ画像データは、１２ビットに限らず、他にも１０ビット、１４ビット、１６ビットなどの形式であってもよい。
【００２２】
また、ＡＤＣ３は、ハイインピーダンス制御回路３１を備えており、ハイインピーダンス制御により、ＡＤＣ３の出力をＯＮ／ＯＦＦ切り替え可能としている。
【００２３】
メインチップ４は、ＣＰＵ４１と、センサ２から出力される画像信号を入力するＳＰＵ(Signal Processing Unit)４２と、リアルタイムの画像処理を実行するＲＰＵ(Realtime Processing Unit)４３と、ＤＭＡＣ(Direct Memory Access Controller)４４と、ＹＵＶ出力部４５と、ＭＩＵ(Memory Interface Unit)４７とを備えている。また、ＭＩＵ４７には、メモリ４８が接続されている。そして、これら各処理回路４１〜４５,４７がバス４０を介して接続されている。
【００２４】
ＳＰＵ４２は、入力したデジタル画像信号に対して欠陥画素補正などの処理を施した後に、バス４０あるいはＲＰＵ４３に画像信号を出力する。ＲＰＵ４３は、ＳＰＵ４２から入力する画像信号に対して、シェーディング補正処理、画素補間処理、ガンマ補正処理、色空間変換処理、輪郭強調処理および解像度変換処理などの種々のデジタル画像処理をリアルタイムで実行する機能を備える。ＲＰＵ４３やＳＰＵ４２がバス４０に出力した画像信号は、ＣＰＵ４１の制御によってＹＵＶ画像データとしてメモリ４８に格納される。なお、メモリ４８は図示したようにメインチップ４の外部に接続される形態に限らず、メインチップ４内に内部メモリとして接続される形態でもよい。
【００２５】
ＤＭＡＣ４４は、ＤＭＡデータ線１２を介して画像圧縮伸張チップ５Ａが備えるＤＭＡＣ５２に接続されている。これにより、メインチップ４は、ＣＰＵ４１に負荷をかけることなく、ＤＭＡＣ４４の制御によって、メモリ４８内に格納されているデータを画像圧縮伸張チップ５Ａに転送することを可能としている。
【００２６】
ＹＵＶ出力部４５はＹＵＶ画像データを出力する回路であり、ＣＣＩＲ−６５６規格に基づいてＹＣｂＣｒの画像データを出力する。ＹＵＶ画像データの一般的な規格であるＣＣＩＲ−６０１規格では、輝度データであるＹデータが８ビットで出力されるとともに、色差データであるＣｂデータとＣｒデータが交互に８ビットで出力される。したがって、ＣＣＩＲ−６０１規格においては、１６ビットの画像データが並列的に出力される規格である。これに対して、ＣＣＩＲ−６５６規格においては、ＣＣＩＲ−６０１規格の倍の周波数により、Ｙデータ、Ｃｂデータ、Ｙデータ、Ｃｒデータの順に、８ビットで全てのデータを伝送する規格である。言い換えると、ＣＣＩＲ−６５６規格のＹＵＶ画像データは、ＣＣＩＲ−６０１規格のＹＵＶ画像データを８ビットのＹＵＶ画像データに多重化させたデータである。したがって、ＣＣＩＲ−６５６規格の画像データを伝送するためには、８ビット幅のデータを並列的に伝送可能なインタフェースを備えていればよい。また、ＣＣＩＲ−６５６規格では水平、垂直の同期信号（ＨＤ,ＶＤ）は画像信号に埋め込まれているが、水平、垂直同期信号を独立な線で転送するインタフェースも広く使用されている。
【００２７】
なお、ＣＣＩＲ−６０１規格を発展させた規格がＣＣＩＲ−６５６規格であり、ＣＣＩＲ−６５６規格はＣＣＩＲ−６０１規格に含まれると考えられるが、この明細書においては、ＹＵＶ画像データを１６ビットのデータとして並列的に伝送する規格をＣＣＩＲ−６０１規格とし、ＹＵＶ画像データを８ビットのデータとして並列的に伝送する規格をＣＣＩＲ−６５６規格として区別することとする。また、以下の説明において、ＣＣＩＲ−６５６規格はＨＤ,ＶＤを独立の線で転送するインタフェースを含むものとする。
【００２８】
ＹＵＶ出力部４５には、ＣＣＩＲ−６５６規格に基づいて８ビットのＹＵＶ画像データを伝送するためのデータ線１３が接続されており、このデータ線１３は画像圧縮伸張チップ５Ａが備えるＹＵＶインタフェース５３Ａに接続されている。
【００２９】
画像圧縮伸張チップ５Ａは、画像データのエンコードおよびデコード処理を実行する回路群であるエンコード・デコードユニット５１と、ＤＭＡＣ５２と、ＹＵＶインタフェース５３Ａと、ＲＧＢサンプリング部５４と、ハイインピーダンス制御回路５５とを備えている。そして、これら各処理回路５１〜５４がバス５０を介して接続されている。
【００３０】
ＤＭＡＣ５２は、前述したようにＤＭＡデータ線１２を介してＤＭＡＣ４４に接続されている。したがって、画像圧縮伸張チップ５Ａは、圧縮動画像データなどをＤＭＡＣ５２の制御により、メインチップ４に転送することを可能としている。
【００３１】
ＹＵＶインタフェース５３Ａは、前述したように、データ線１３を介してメインチップ４内のＹＵＶ出力部４５に接続されている。ＹＵＶインタフェース５３Ａは、図３に示すように、ＣＣＩＲ−６５６規格に基づくＹＵＶ画像データを入力し、ＣＣＩＲ−６０１規格に基づく１６ビットのＹＵＶ画像データを出力するＣＣＩＲ−６５６入力部５３０を備えている。言い換えると、ＣＣＩＲ−６５６入力部５３０は、Ｙ,Ｃｂ,Ｃｒデータが交互に伝送されるＣＣＩＲ−６５６規格の１系統のデータを、Ｙデータが連続的に伝送される輝度データ系と、Ｃｂ,Ｃｒデータが交互に伝送される色差データ系とからなる２系統のデータ、すなわちＣＣＩＲ−６０１規格のデータに変換する機能を備えている。
【００３２】
ここで、ＹＵＶインタフェース５３ＡがＣＣＩＲ−６５６規格のＹＵＶ画像データを入力するデータ線１３は、８本のデータ線から構成されるが、この８本のデータ線に対応するポートを図１および図３において、ポートＸ０〜Ｘ７として図示している。
【００３３】
ＲＧＢサンプリング部５４は、ＹＵＶ色空間の画像データをＲＧＢ色空間の画像データに変換する機能を備えている。具体的には、ＲＧＢ画像データとして１画素あたり１色（Ｒ,Ｇ,Ｂいずれかの色）のデータをサンプリングする。これにより、ＲＧＢサンプリング部５４から出力されるＲＧＢ画像データは、センサ２、ＡＤＣ３を介して出力されるＲＧＢベイヤフォーマットの画像データと同様の形式となる。また、ハイインピーダンス制御回路５５の制御により、ＲＧＢサンプリング部５４の出力をＯＮ／ＯＦＦ切り替え可能としている。ＲＧＢサンプリング部５４には、ハイインピーダンス制御回路５５を介してデータ線１４が接続されている。データ線１４は、ＲＧＢサンプリングされた８ビットの画像データを伝送するため８ビットのデータ幅を有している。そして、データ線１４は、ＡＤＣ３とＳＰＵ４２とを接続するデータ線１１に接続されている。データ線１１は、１２本のデータ線から構成されているので、データ線１４は、この１２本のうちの８本のデータ線に接続されるようになっている。
【００３４】
以上の構成のもとで、デジタルカメラ１における動画像処理の流れを説明する。まず、動画像の撮影が行われると、ＡＤＣ３よりＲＧＢ画像データが連続的に出力され、ＲＧＢ画像データは、データ線１１を介してＳＰＵ４２に入力される。この時、画像圧縮伸張チップ５Ａ内のハイインピーダンス制御回路５５は、ＲＧＢサンプリング部５４の出力をＯＦＦするように切り替えられている。したがって、ＳＰＵ４２には、ＡＤＣ３から出力されたＲＧＢ画像データのみが入力されるような状態となっている。
【００３５】
ＳＰＵ４２に入力されたＲＧＢ画像データは、ＲＰＵ４３に転送され、ＲＰＵ４３において各種の画像処理が施され、ＹＵＶ画像データに変換されたのち、メモリ４８にバッファリングされる。そして、メモリ４８にバッファリングされるＹＵＶ画像データは、ＹＵＶ出力部４５より、データ線１３を介して画像圧縮伸張チップ５Ａに転送される。
【００３６】
画像圧縮伸張チップ５Ａでは、ＹＵＶインタフェース５３Ａが、動画像のストリームであるＹＵＶ画像データを入力すると、ＣＣＩＲ−６５６規格のＹＵＶ画像データをＣＣＩＲ−６０１規格の１６ビットのデータに変換し、変換後のデータをエンコード・デコードユニット５１に転送する。そして、エンコード・デコードユニット５１において、圧縮動画像データが生成される。
【００３７】
次に、圧縮動画像データは、ＤＭＡＣ５２の制御によって、メインチップ４に転送される。メインチップ４に転送された圧縮動画像データは、メモリ４８に格納される。以上の処理により、デジタルカメラ１は、動画像を撮影し、圧縮動画像データをメモリ４８に格納することができる。このように、エンコード処理時には、まず、データサイズの大きい動画像データをＹＵＶの専用出力回路を利用して転送し、エンコード後のデータサイズの小さい動画像データについては、ＤＭＡＣによって伝送するので、処理速度を高速にすることが可能である。なお、エンコード後のデータ転送は、ＤＭＡＣを利用せずに、ＣＰＵ４１による制御としてもよい。
【００３８】
逆に、圧縮動画像データをデコードする処理について説明する。まず、ＤＭＡＣ４４の制御により、メモリ４８に格納されている圧縮動画像データが、画像圧縮伸張チップ５Ａに転送される。画像圧縮伸張チップ５Ａでは、ＤＭＡＣ４４により転送された圧縮動画像データをエンコード・デコードユニット５１に転送する。そして、エンコード・デコードユニット５１では、圧縮動画像データのデコード処理が実行されて、ＹＵＶ画像データが生成される。
【００３９】
次に、エンコード・デコードユニット５１で生成されたＹＵＶ画像データが、ＲＧＢサンプリング部５４に転送され、ＹＵＶ画像データがＲＧＢ画像データに変換される。そして、ハイインピーダンス制御回路５５は、ＲＧＢ画像データの出力をＯＮに切り替え、ＲＧＢ画像データが、データ線１４を介して伝送される。この時、ＡＤＣ３内のハイインピーダンス制御回路３１は、センサ出力をＯＦＦするように切り替えられている。したがって、ＳＰＵ４２には、ＲＧＢサンプリング部５４から出力されたＲＧＢ画像データのみが入力されるような状態となっている。
【００４０】
このようにして、圧縮動画像データは、デコードされた後、ＲＧＢ画像データに変換されてメインチップ４に入力される。そして、ＣＰＵ４１は、このＲＧＢ画像データをＬＣＤ（図示せず）に表示させることが可能となる。このように、デコード処理時には、まず、データサイズの小さい圧縮動画像データをＤＭＡＣを利用して転送し、デコード後のデータサイズの大きい動画像データについては、ＲＧＢ専用の出力回路によって伝送するので、処理速度を高速にすることが可能である。なお、デコード前のデータ転送は、ＤＭＡＣを利用せずに、ＣＰＵ４１による制御としてもよい。
【００４１】
以上説明したように、本実施の形態によれば、ＹＵＶ画像データの入力インタフェースを持たないメインチップ４であっても、センサからのＲＧＢ画像データを入力する回路を利用して、デコード後の動画像データを入力することが可能である。
【００４２】
｛第２の実施の形態｝
次に、図２を参照しつつ本発明の第２の実施の形態について説明する。なお、第１の実施の形態と同様の構成や処理の内容についての説明は省略し、第１の実施の形態と異なる点を中心に説明する。また、図２において第１の実施の形態と同様の構成については、同じ符号を付している。
【００４３】
第２の実施の形態の画像圧縮伸張チップ５Ｂが第１の実施の形態における画像圧縮伸張チップ５Ａと異なる点は、セレクタ５５を備えている点である。セレクタ５５は、ＲＧＢサンプリング部５４から出力されるＲＧＢ画像データと、ＡＤＣ３から出力されるＲＧＢ画像データとを入力し、いずれかの入力を選択的に出力する機能を備えている。また、第１の実施の形態と異なりＡＤＣ３はハイインピーダンス制御回路を備えていない。この実施の形態における画像圧縮伸張チップ５Ｂは、ハイインピーダンス制御回路が設けられていないＡＤＣ３を備えた電子機器にも対応可能としている。
【００４４】
デジタルカメラ１に、この画像圧縮伸張チップ５Ｂが組み込まれる場合には、ＡＤＣ３の出力を伝送するデータ線１１Ｂは、ＳＰＵ４２に接続されずに、セレクタ５５に接続される。そして、セレクタ５５の出力を伝送するデータ線１５がＳＰＵ４２に接続するように構成されている。
【００４５】
以上の構成のもとで、デジタルカメラ１における動画像処理の流れを説明する。まず、動画像の撮影が行われると、ＡＤＣ３よりＲＧＢ画像データが連続的に出力され、ＲＧＢ画像データは、データ線１１Ｂを介してセレクタ５５に入力される。撮影モード時、セレクタ５５は、ＣＰＵ４１の制御によって、ＡＤＣ３からの入力データを下流側に出力するように制御される。これにより、ＡＤＣ３から出力されたＲＧＢ画像データが、データ線１５を介してＳＰＵ４２に入力される。
【００４６】
ＳＰＵ４２に入力された後の処理は、第１の実施の形態と同様であり、ＹＵＶ出力部４５およびＹＵＶインタフェース５３Ｂを介して動画像のストリームであるＹＵＶ画像データが転送され、エンコード・デコードユニットでエンコードされた圧縮動画像データは、ＤＭＡＣ５２の制御によりメインチップ４に転送され、メモリ４８に格納される。なお、図３に示すように、ＹＵＶインタフェース５３Ｂの構成は、第１の実施の形態におけるＹＵＶインタフェース５３Ａと同様である。
【００４７】
逆に、圧縮動画像データをデコードする処理について説明する。まず、ＤＭＡＣ４４の制御により、メモリ４８に格納されている圧縮動画像データが、画像圧縮伸張チップ５Ｂに転送される。画像圧縮伸張チップ５Ｂでは、ＤＭＡＣ４４により転送された圧縮動画像データをエンコード・デコードユニット５１に転送する。そして、エンコード・デコードユニット５１では、圧縮動画像データのデコード処理が実行されて、ＹＵＶ画像データが生成される。
【００４８】
次に、エンコード・デコードユニット５１で生成されたＹＵＶ画像データが、ＲＧＢサンプリング部５４に転送され、ＹＵＶ画像データが８ビットのＲＧＢ画像データに変換される。そして、ＲＧＢサンプリング部５４より出力されたＲＧＢ画像データが、セレクタ５５に入力される。デコード処理時にはＣＰＵ４１の制御によって、セレクタ５５は、ＲＧＢサンプリング部５４からの入力データを下流側に出力するように制御される。これにより、ＲＧＢサンプリング部５４から出力されたＲＧＢ画像データが、データ線１５を介してＳＰＵ４２に入力される。そして、ＣＰＵ４１は、このＲＧＢ画像データをＬＣＤ（図示せず）に表示させることが可能となる。なお、ＲＧＢサンプリング部５４より出力されるＲＧＢ画像データは８ビットであるが、ＡＤＣ３より出力されるＲＧＢ画像データは１２ビットであるので、データ線１５は少なくとも１２ビットのデータを並列的に伝送可能である。
【００４９】
また、本実施の形態において、通常の撮影モード時（つまり、エンコードやデコード処理を実行しない場合）には、画像圧縮伸張チップ５Ｂのメインコア回路５０１には電力を供給させる必要がなく、ローカル回路５０２のみに電力を供給させて、低消費電力モードとすることができる。
【００５０】
以上説明したように、本実施の形態によれば、ＹＵＶ画像データの入力インタフェースを持たないメインチップ４であっても、センサからのＲＧＢ画像データを入力する回路を利用して、デコード後の動画像データを入力することが可能である。また、第１の実施の形態と異なり、ＡＤＣ３がハイインピーダンス制御回路を備えていない場合にも、メインチップ４との接続が可能な構成である。
【００５１】
｛第３の実施の形態｝
次に、図４を参照しつつ本発明の第３の実施の形態について説明する。なお、第１の実施の形態と同様の構成や処理の内容についての説明は省略し、第１の実施の形態と異なる点を中心に説明する。また、図４において第１の実施の形態と同様の構成については、同じ符号を付している。
【００５２】
第３の実施の形態においては、メインチップ４がＹＵＶ入力部４６を備えている。また、画像圧縮伸張チップ５Ｃが備えるＹＵＶインタフェース５３Ｃは、図６に示すように、第１および第２の実施の形態におけるＹＵＶインタフェース５３Ａ,Ｂとは異なる。また、画像圧縮伸張チップ５ＣがＲＧＢサンプリング部を備えていない点が異なる。
【００５３】
この実施の形態の特徴は、メインチップ４と画像圧縮伸張チップ５Ｃとの間で、ＣＣＩＲ−６０１規格に基づいて１６ビットのＹＵＶ画像データを伝送する点である。ＹＵＶ出力部４５には、それぞれ８ビットのデータ幅を有するデータ線１６,１７が接続され、たとえば、データ線１６により輝度データＹを伝送し、データ線１７により色差データＣｂ,Ｃｒを伝送する。また、ＹＵＶ入力部４６には、それぞれ８ビットのデータ幅を有するデータ線１８,１９が接続され、たとえば、データ線１８により輝度データＹを伝送し、データ線１９により色差データＣｂ,Ｃｒを伝送する。
【００５４】
また、データ線１６は、データ線１８に接続されており、接続された８本のデータ線１８（１６）が、画像圧縮伸張チップ５ＣのポートＸ０〜Ｘ７を介してＹＵＶインタフェース５３Ｃに接続されている。また、データ線１７は、データ線１９に接続されており、接続された８本のデータ線１９（１７）が、画像圧縮伸張チップ５ＣのポートＹ０〜Ｙ７を介してＹＵＶインタフェース５３Ｃに接続されている。このように、画像圧縮伸張チップ５Ｃの１６個のポートＸ０〜Ｘ７,Ｙ０〜Ｙ７を入出力のデータ伝送に共用させるようにしている。
【００５５】
図６に示すように、ＹＵＶインタフェース５３Ｃは、ＣＣＩＲ−６５６入力部５３１、ＣＣＩＲ−６５６出力部５３２、セレクタ５３３〜５３５、ハイインピーダンス制御回路５３６などを備えている。
【００５６】
前述の如く、ＹＵＶインタフェース５３Ｃは、ポートＸ０〜Ｘ７,Ｙ０〜Ｙ７から１６ビットのＹＵＶ画像データを並列的に入力する。ポートＸ０〜Ｘ７から入力したデータは、バッファを介してセレクタ５３３に入力され、ポートＹ０〜Ｙ７から入力したデータは、バッファを介してセレクタ５３４に入力される。ここで、ＹＵＶ画像データをメインチップ４から入力処理する際、セレクタ５３３,５３４に選択信号"０"が与えられる。これにより、セレクタ５３３は、ポートＸ０〜Ｘ７からの入力データを下流側に出力し、セレクタ５３４は、ポートＹ０〜Ｙ７からの入力データを下流側に出力する。これにより、ＹＵＶインタフェース５３ＣによりＣＣＩＲ−６０１規格に基づくＹＵＶ画像データが入力されると、このＹＵＶ画像データは、バス５０を介してエンコード・デコードユニット５１に転送される。
【００５７】
一方、エンコード・デコードユニット５１においてデコードされたＣＣＩＲ−６０１規格のＹＵＶ画像データがバス５０を介してＹＵＶインタフェース５３Ｃに入力される。この場合にも、１６ビットのＹＵＶ画像データが並列的にＹＵＶインタフェース５３Ｃに入力される。１６ビットのＹＵＶ画像データのうち、８ビットの輝度データＹ（あるいは色差データＣｂ,Ｃｒ）がポートＰ０〜Ｐ７から入力され、ハイインピーダンス制御回路５３６を介してポートＸ０〜Ｘ７よりメインチップ４に対して出力される。また、１６ビットのＹＵＶ画像データのうち、８ビットの色差データＣｂ,Ｃｒ（あるいは輝度データＹ）がポートＱ０〜Ｑ７から入力され、セレクタ５３５に入力される。ここで、ＹＵＶ画像データのメインチップ４に対する出力処理の際には、セレクタ５３５に選択信号"０"が与えられる。これにより、セレクタ５３５は、ポートＱ０〜Ｑ７からの入力データを下流側に出力する。そして、このデータは、ハイインピーダンス制御回路５３６を介してポートＹ０〜Ｙ７よりメインチップ４に対して出力される。
【００５８】
なお、メインチップ４よりＹＵＶ画像データを入力する際には、ハイインピーダンス制御回路５３６は、出力をＯＦＦするように制御されている。これに対して、メインチップ４に対してＹＵＶ画像データを出力する際には、ハイインピーダンス制御回路５３６は、ポートＰ０〜Ｐ７から入力したデータおよびセレクタ５３５が出力したデータをそのままポートＸ０〜Ｘ７,Ｙ０〜Ｙ７に出力するように制御される。
【００５９】
以上の構成のもとで、デジタルカメラ１における動画像処理の流れを説明する。センサ２により動画像の撮影が行われると、第１の実施の形態と同様の処理により、メモリ４８にＹＵＶ画像データがバッファリングされる。次に、バッファリングされているＹＵＶ画像データは、ＹＵＶ出力部４５およびデータ線１６,１７を介して画像圧縮伸張チップ５Ｃに転送される。画像圧縮伸張チップ５Ｃは、ＹＵＶインタフェース５３Ｃを介してＣＣＩＲ−６０１規格に基づくＹＵＶ画像データを入力すると、入力したデータをエンコード・デコードユニット５１に転送する。エンコード・デコードユニット５１でエンコードされた圧縮動画像データは、ＤＭＡＣ５２の制御によりメインチップ４に転送され、メモリ４８に格納される。この処理の間、前述したように、ＹＵＶインタフェース５３Ｃのハイインピーダンス制御回路５３６は、出力をＯＦＦするように制御される。
【００６０】
逆に、圧縮動画像データをデコードする処理について説明する。まず、ＤＭＡＣ４４の制御により、メモリ４８に格納されている圧縮動画像データが、画像圧縮伸張チップ５Ｃに転送される。画像圧縮伸張チップ５Ｃでは、ＤＭＡＣ４４により転送された圧縮動画像データをエンコード・デコードユニット５１に転送する。そして、エンコード・デコードユニット５１では、圧縮動画像データのデコード処理が実行されて、ＹＵＶ画像データが生成される。
【００６１】
次に、エンコード・デコードユニット５１で生成されたＹＵＶ画像データは、バス５０を介してＹＵＶインタフェース５３Ｃに転送され、ＹＵＶインタフェース５３Ｃから出力されたＣＣＩＲ−６０１規格に基づくＹＵＶ画像データは、データ線１８,１９を経由してメインチップ４のＹＵＶ入力部４６に入力される。この処理の間、図示省略しているが、ＹＵＶ出力部４５が備えるハイインピーダンス制御回路により、ＹＵＶ出力部４５の出力をＯＦＦするように制御される。このようにして、デコードされたＹＵＶ画像データがメインチップ４に転送されると、ＣＰＵ４１の制御によりＬＣＤに対する表示処理などが実行される。
【００６２】
以上説明したように、本実施の形態によれば、ＹＵＶ画像データの入力インタフェースを備えるメインチップ４と画像圧縮伸張チップ５Ｃとの間で、ＹＵＶ画像データを転送するためのデータ線を、入力用と出力用とで共用させているので、データ線の数を少なくし、回路規模を小さくすることが可能である。
【００６３】
｛第４の実施の形態｝
次に、図５を参照しつつ本発明の第４の実施の形態について説明する。第４の実施の形態における画像圧縮伸張チップ５Ｃは、第４の実施の形態の画像圧縮伸張チップ５Ｃと同様である。ただし、メインチップ４は、ＹＵＶ入力部４６を備えていないので、メインチップ４との接続形態が異なる。この実施の形態において、メインチップ４は、ＡＤＣ３からＲＧＢ画像データを入力する回路において、ＹＵＶ画像データを入力することも可能である。また、ＡＤＣ３は、第１の実施の形態と同様にハイインピーダンス制御回路３１を備え、ＡＤＣ３の出力データは、データ線１１を介してＳＰＵ４２に接続されている。
【００６４】
そして、図に示すように、画像圧縮伸張チップ５ＣのポートＸ０〜Ｘ７は、データ線１３を介してＹＵＶ出力部４５に接続される。そして、ポートＹ０〜Ｙ７には、データ線２０が接続される。さらに、データ線２０は、ＡＤＣ３とＳＰＵ４２とを接続するデータ線１１に接続されている。
【００６５】
ＹＵＶインタフェース５３Ｃの構成も図６に示したものと同様であるが、動作状態が異なる。この実施の形態においては、ポートＸ０〜Ｘ７より、ＣＣＩＲ−６５６規格の８ビットのＹＵＶ画像データが入力される。このＹＵＶ画像データは、Ｙ,Ｃｂ,Ｙ,Ｃｒ,・・・といったように、輝度データＹと色差データＣｒ,Ｃｂが交互に伝送される方式である。
【００６６】
ポートＸ０〜Ｘ７より入力されたＹＵＶ画像データは、バッファを介してＣＣＩＲ−６５６入力部５３１に入力され、ＣＣＩＲ−６０１規格に基づく２系統のデータ（８ビットの輝度データＹと８ビットの色差データＣｒ,Ｃｂ）に変換されて出力される。この各８ビットのデータは、それぞれセレクタ５３３,５３４に入力される。この実施の形態においては、メインチップ４よりＹＵＶ画像データを入力する際、セレクタ５３３,５３４に選択信号"１"が入力される。これにより、セレクタ５３３,５３４は、ＣＣＩＲ−６５６入力部５３１が出力したＣＣＩＲ−６０１規格に基づくＹＵＶ画像データを下流側に出力する。この出力データは、バス５０を介してエンコード・デコードユニット５１に転送される。
【００６７】
一方、エンコード・デコードユニット５１においてデコードされたＣＣＩＲ−６０１規格のＹＵＶ画像データがバス５０を介してＹＵＶインタフェース５３Ｃに入力される。この場合、１６ビットのＹＵＶ画像データが並列的にＹＵＶインタフェース５３Ｃに入力される。１６ビットのＹＵＶ画像データのうち、８ビットの輝度データＹ（あるいは色差データＣｂ,Ｃｒ）がポートＰ０〜Ｐ７から入力され、８ビットの色差データＣｂ,Ｃｒ（あるいは輝度データＹ）がポートＱ０〜Ｑ７から入力される。そして、各８ビットのデータは、ＣＣＩＲ−６５６出力部５３２に入力される。そして、ＣＣＩＲ−６５６出力部５３２によって、ＣＣＩＲ−６５６規格のＹＵＶ画像データに変換されてセレクタ５３５に入力される。この実施の形態においては、ＹＵＶ画像データのメインチップ４に対する出力処理の際には、セレクタ５３５に選択信号"１"が入力される。これにより、セレクタ５３５は、ＣＣＩＲ−６５６出力部５３２からの入力データを下流側に出力する。そして、このデータは、ハイインピーダンス制御回路５３６を介してポートＹ０〜Ｙ７より出力される。
【００６８】
なお、メインチップ４よりＹＵＶ画像データを入力する際には、ハイインピーダンス制御回路５３６は、出力をＯＦＦするように制御されている。これに対して、メインチップ４に対してＹＵＶ画像データを出力する際には、ハイインピーダンス制御回路５３６は、セレクタ５３５が出力したデータをそのままＹ０〜Ｙ７に出力するように制御される。
【００６９】
以上の構成のもとで、デジタルカメラ１における動画像処理の流れを説明する。センサ２により動画像の撮影が行われると、第１の実施の形態と同様の処理により、メモリ４８にＹＵＶ画像データがバッファリングされる。なお、この処理の間、ＹＵＶインタフェース５３Ｃのハイインピーダンス制御回路５３６は出力をＯＦＦするよう制御されるので、ＳＰＵ４２には、ＡＤＣ３からの出力データのみが入力されるように制御される。次に、バッファリングされているＹＵＶ画像データは、ＹＵＶ出力部４５およびデータ線１３を介して画像圧縮伸張チップ５Ｃに転送される。画像圧縮伸張チップ５Ｃは、ＹＵＶインタフェース５３Ｃを介してＣＣＩＲ−６５６規格に基づくＹＵＶ画像データを入力すると、入力したデータをＣＣＩＲ−６０１規格のＹＵＶ画像データに変換した後、エンコード・デコードユニット５１に転送する。エンコード・デコードユニット５１でエンコードされた圧縮動画像データは、ＤＭＡＣ５２の制御によりメインチップ４に転送され、メモリ４８に格納される。
【００７０】
逆に、圧縮動画像データをデコードする処理について説明する。まず、ＤＭＡＣ４４の制御により、メモリ４８に格納されている圧縮動画像データが、画像圧縮伸張チップ５Ｃに転送される。画像圧縮伸張チップ５Ｃでは、ＤＭＡＣ４４により転送された圧縮動画像データをエンコード・デコードユニット５１に転送する。そして、エンコード・デコードユニット５１では、圧縮動画像データのデコード処理が実行されて、ＹＵＶ画像データが生成される。
【００７１】
次に、エンコード・デコードユニット５１で生成されたＹＵＶ画像データは、バス５０を介してＹＵＶインタフェース５３Ｃに転送され、ＹＵＶインタフェース５３Ｃから出力されたＣＣＩＲ−６５６規格に基づくＹＵＶ画像データは、データ線２０を経由してＳＰＵ４２に入力される。この処理の間、ＡＤＣ３が備えるハイインピーダンス制御回路３１は、ＡＤＣ３の出力をＯＦＦするように制御される。このようにして、デコードされたＹＵＶ画像データがメインチップ４に転送されると、ＣＰＵ４１の制御によりＬＣＤに対する表示処理などが実行される。
【００７２】
以上説明したように、本実施の形態によれば、センサ２からＲＧＢ画像データを入力する回路で、ＹＵＶ画像データの入力処理を可能としているメインチップ４に対しては、ハイインピーダンス制御により、少ないデータ線でＹＵＶ画像データの転送を可能としている。このように、第３の実施の形態および第４の実施の形態で示した画像圧縮伸張チップ５Ｃは、メインチップ４の構成によって、動作を変更して使用することが可能である。
【００７３】
｛第５の実施の形態｝
次に、図７を参照しつつ本発明の第５の実施の形態について説明する。第５の実施の形態については、第３の実施の形態（図４）と異なる点について説明する。第５の実施の形態については、ＹＵＶインタフェース５３Ｄの構成が第３の実施の形態と異なる、また、これに従ってメインチップ４と画像圧縮伸張チップ５Ｄとの接続形態が異なる。
【００７４】
第５の実施の形態の特徴は、メインチップ４と画像圧縮伸張チップ５Ｄとの間でＣＣＩＲ−６５６規格に基づくＹＵＶ画像データの転送を行う点である。図に示すように、ＹＵＶ出力部４５には、８ビットのデータ幅を有するデータ線２１が接続され、ＹＵＶ入力部４６には、８ビットのデータ幅を有するデータ線２２が接続されている。そして、データ線２１がデータ線２２に接続され、データ線２１（２２）が、画像圧縮伸張チップ５ＤのポートＹ０〜Ｙ７を介してＹＵＶインタフェース５３Ｄに接続されている。
【００７５】
図８は、ＹＵＶインタフェース５３Ｄを示す図である。このＹＵＶインタフェース５３Ｄが図６で示した第３の実施の形態にかかるＹＵＶインタフェース５３Ｃと異なる点は、ＣＣＩＲ−６５６入力部５３１の入力側にセレクタ５３７が追加されている点である。
【００７６】
メインチップ４のＹＵＶ出力部４５から出力されたＣＣＩＲ−６５６規格の８ビットのＹＵＶ画像データは、データ線２１を経由し、ポートＹ０〜Ｙ７からＹＵＶインタフェース５３Ｄに入力される。このデータは、バッファを介してセレクタ５３７に入力される。この動作モード時には、セレクタ５３７に選択信号"１"が与えられるので、ポートＹ０〜Ｙ７から入力したＹＵＶ画像データはＣＣＩＲ−６５６入力部５３１に入力され、ここで、ＣＣＩＲ−６０１規格のＹＵＶ画像データに変換されて、それぞれ８ビットの２系統のデータに分割されて、セレクタ５３３とセレクタ５３４に入力される。この動作モード時には、セレクタ５３３,５３４に選択信号"１"が与えられるので、セレクタ５３３,５３４からは、ＣＣＩＲ−６５６入力部５３１で変換されたＣＣＩＲ−６０１規格のＹＵＶ画像データが出力される。この出力データは、バス５０を介してエンコード・デコードユニットに転送されて、エンコード処理が行われる。
【００７７】
逆のデコード時の処理は、第３の実施の形態と同様である。ポートＰ０〜Ｐ７,Ｑ０〜Ｑ７から入力したＣＣＩＲ−６０１規格のＹＵＶ画像データは、ポートＹ０〜Ｙ７からＣＣＩＲ−６５６規格のＹＵＶ画像データとして出力されるのである。
【００７８】
このように、ＹＵＶインタフェース５３Ｄは、ＣＣＩＲ−６５６規格のＹＵＶ画像データを入出力するが、入力、出力いずれの場合にも、ポートＹ０〜Ｙ７を利用してデータの転送を行うのである。
【００７９】
以上の構成のもとで、デジタルカメラ１における動画像処理の流れを説明する。センサ２により動画像の撮影が行われると、第１の実施の形態と同様の処理により、メモリ４８にＹＵＶ画像データがバッファリングされる。次に、バッファリングされているＹＵＶ画像データは、ＹＵＶ出力部４５およびデータ線２１を介して画像圧縮伸張チップ５Ｄに転送される。画像圧縮伸張チップ５Ｄは、ＹＵＶインタフェース５３Ｄを介してＣＣＩＲ−６５６規格に基づくＹＵＶ画像データを入力すると、入力したデータをエンコード・デコードユニット５１に転送する。エンコード・デコードユニット５１でエンコードされた圧縮動画像データは、ＤＭＡＣ５２の制御によりメインチップ４に転送され、メモリ４８に格納される。この処理の間、前述したように、ＹＵＶインタフェース５３Ｄのハイインピーダンス制御回路５３６は、出力をＯＦＦするように制御される。
【００８０】
逆に、圧縮動画像データをデコードする処理について説明する。まず、ＤＭＡＣ４４の制御により、メモリ４８に格納されている圧縮動画像データが、画像圧縮伸張チップ５Ｄに転送される。画像圧縮伸張チップ５Ｄでは、ＤＭＡＣ４４により転送された圧縮動画像データをエンコード・デコードユニット５１に転送する。そして、エンコード・デコードユニット５１では、圧縮動画像データのデコード処理が実行されて、ＹＵＶ画像データが生成される。
【００８１】
次に、エンコード・デコードユニット５１で生成されたＹＵＶ画像データは、バス５０を介してＹＵＶインタフェース５３Ｄに転送され、ＹＵＶインタフェース５３Ｃから出力されたＣＣＩＲ−６５６規格に基づくＹＵＶ画像データは、データ線２２を経由してメインチップ４のＹＵＶ入力部４６に入力される。この処理の間、図示省略しているが、ＹＵＶ出力部４５が備えるハイインピーダンス制御回路により、ＹＵＶ出力部４５の出力をＯＦＦするように制御される。このようにして、デコードされたＹＵＶ画像データがメインチップ４に転送されると、ＣＰＵ４１の制御によりＬＣＤに対する表示処理などが実行される。
【００８２】
以上説明したように、本実施の形態によれば、ＹＵＶ画像データの入力インタフェースを備えるメインチップ４と画像圧縮伸張チップ５Ｄとの間で、ＹＵＶ画像データを転送するためのデータ線を、入力用と出力用とで共用させているので、データ線の数を少なくすることが可能である。
【００８３】
なお、第５の実施の形態における画像圧縮伸張チップ５Ｄは、図４、図５で示した第３,第４の実施の形態における画像圧縮伸張チップ５Ｃと同じ動作を行うことが可能である。具体的には、図８において、セレクタ５３３,５３４,５３５に対して選択信号"０"を与えることにより、第３の実施の形態と同様の動作を行うことができる。また、セレクタ５３７に選択信号"０"を与え、セレクタ５３３,５３４,５３５に選択信号"１"を与えることにより、第４の実施の形態と同様の動作を行うことができる。このように、画像圧縮伸張チップ５Ｄは、メインチップ４の構成にあわせて様々な接続形態に対応可能となっている。
【００８４】
｛第６の実施の形態｝
次に、図９を参照しつつ本発明の第６の実施の形態について説明する。第６の実施の形態については、第５の実施の形態（図７）と異なる点について説明する。第６の実施の形態については、ＹＵＶインタフェース５３Ｅの構成が第５の実施の形態と異なる。
【００８５】
第６の実施の形態の特徴は、メインチップ４と画像圧縮伸張チップ５Ｅとの間でＣＣＩＲ−６５６規格に基づくＹＵＶ画像データの転送を行うとともに、第２メインチップ４Ｂと画像圧縮伸張チップ５Ｅとの間で点でＣＣＩＲ−６５６規格に基づくＹＵＶ画像データの転送を行う点である。メインチップ４と画像圧縮伸張チップ５Ｅとの間は、第５の実施の形態と同様に、データ線２１,２２により接続されている。また、第２メインチップ４Ｂと画像圧縮伸張チップ５Ｅとの間は、データ線２３,２４により接続されている。第２メインチップ４Ｂと画像圧縮伸張チップ５Ｅとの間の接続形態は、メインチップ４と画像圧縮伸張チップ５Ｅとの接続形態と同様である。つまり、８ビット幅のデータ線２４が第２メインチップ４Ｂの図示せぬＹＵＶ入力部に接続され、図示せぬＹＵＶ出力部に接続されたデータ線２３がデータ線２４に接続されている。
【００８６】
図１０は、ＹＵＶインタフェース５３Ｅを示す図である。このＹＵＶインタフェース５３Ｅが図８で示した第５の実施の形態にかかるＹＵＶインタフェース５３Ｄと異なる点は、ＣＣＩＲ−６５６出力部５３２の出力側にセレクタ５３８,５３９が追加されている点である。
【００８７】
まず、画像圧縮伸張チップ５Ｅがメインチップ４との間でＹＵＶ画像データを転送する場合を説明する。メインチップ４から画像圧縮伸張チップ５Ｅに対してＹＵＶ画像データが転送される場合には、ＣＣＩＲ−６５６規格のＹＵＶ画像データがポートＹ０〜Ｙ７から入力され、セレクタ５３７に選択信号"１"が与えられ、セレクタ５３３,５３４に選択信号"１"が与えられることにより、第５の実施の形態と同様の動作を行う。
【００８８】
また、画像圧縮伸張チップ５Ｅからメインチップ４に対してＹＵＶ画像データが転送される場合には、ＣＣＩＲ−６０１規格のＹＵＶ画像データがポートＰ０〜Ｐ７,Ｑ０〜Ｑ７から入力され、セレクタ５３９に選択信号"０"が与えられ、セレクタ５３５に選択信号"１"が与えられることにより、第５の実施の形態と同様の動作を行う。
【００８９】
次に、画像圧縮伸張チップ５Ｅが第２メインチップ４Ｂとの間でＹＵＶ画像データを転送する場合を説明する。第２メインチップ４Ｂからデータ線２３を経由して画像圧縮伸張チップ５Ｅに対してＹＵＶ画像データが転送される場合には、ＣＣＩＲ−６５６規格のＹＵＶ画像データがポートＸ０〜Ｘ７から入力され、セレクタ５３７に選択信号"０"が与えられ、セレクタ５３３,５３４に選択信号"１"が与えられることにより、第２メインチップ４ＢからのＹＵＶ画像データが入力される。
【００９０】
画像圧縮伸張チップ５Ｅから第２メインチップ４Ｂに対してＹＵＶ画像データを転送する場合を説明する。バス５０を介してエンコード・デコードユニット５１から出力されたＣＣＩＲ−６０１規格の１６ビットのＹＵＶ画像データは、ポートＰ０〜Ｐ７,Ｑ０〜Ｑ７からＹＵＶインタフェース５３Ｅに入力される。この２系統のデータは、ＣＣＩＲ−６５６出力部５３２に入力され、ＣＣＩＲ−６５６規格の８ビットのＹＵＶ画像データに変換されて、セレクタ５３９側に出力される。画像圧縮伸張チップ５Ｅが第２メインチップ４Ｂ側にＹＵＶ画像データを出力するモード時には、セレクタ５３９に選択信号"１"が、セレクタ５３８に選択信号"１"が与えられるので、ポートＰ０〜Ｐ７,Ｑ０〜Ｑ７から入力したＹＵＶ画像データはポートＸ０〜Ｘ７からＣＣＩＲ−６５６規格のＹＵＶ画像データとして出力されるのである。この出力データはデータ線２４を経由して第２メインチップ４Ｂに転送される。
【００９１】
このように、ＹＵＶインタフェース５３Ｅは、ＣＣＩＲ−６５６規格のＹＵＶ画像データを入出力するが、メインチップ４との入出力にはポートＹ０〜Ｙ７を利用し、第２メインチップ４Ｂとの入出力にはポートＸ０〜Ｘ７を利用するのである。本実施の形態の画像圧縮伸張チップ５Ｅを利用すれば、上記のように複数のメインチップとの間で画像データを転送することが可能であり、たとえば、２つの画像センサを備えた電子機器に対応させることも可能である。
【００９２】
なお、第６の実施の形態における画像圧縮伸張チップ５Ｅは、図４、図５、図７で示した第３、第４、第５の実施の形態における画像圧縮伸張チップ５Ｃ,５Ｄと同じ動作を行うことが可能である。具体的には、図１０において、セレクタ５３３,５３４,５３５,５３８に対して選択信号"０"を与えることにより、第３の実施の形態と同様の動作を行うことができる。また、セレクタ５３７,５３９に選択信号"０"を与え、セレクタ５３３,５３４,５３５に選択信号"１"を与えることにより、第４の実施の形態と同様の動作を行うことができる。また、メインチップ４との間におけるＹＵＶ画像データの転送は、第５の実施の形態における動作と同様である。このように、画像圧縮伸張チップ５Ｅは、様々な接続形態に対応可能となっている。
【符号の説明】
【００９３】
１ デジタルカメラ
４ メインチップ
５Ａ〜５Ｅ 画像圧縮伸張チップ
３１ ハイインピーダンス制御回路
５３Ａ〜５３Ｅ ＹＵＶインタフェース
５５ ハイインピーダンス制御回路
【特許請求の範囲】
【請求項１】
電子機器に組み込まれる画像伸張チップであって、
入力された圧縮動画像データをデコードしてＹＵＶ画像データを生成するデコードユニットと、
前記デコードユニットによって生成された前記ＹＵＶ画像データをＲＧＢ画像データに変換した上で、１画素あたり１色のデータをサンプリングすることによって、ベイヤフォーマットのＲＧＢ画像データを出力するＲＧＢサンプリング部と、
前記ＲＧＢサンプリング部から出力された前記ベイヤフォーマットのＲＧＢ画像データを前記画像伸張チップの外部に出力する出力回路と、
を備える画像伸張チップ。
【請求項２】
請求項１に記載の画像伸張チップにおいて、
前記出力回路は、前記画像伸張チップの外部の回路であって、画像センサで生成されたベイヤフォーマットのＲＧＢ画像データを入力する入力回路に接続される画像伸張チップ。
【請求項３】
請求項２に記載の画像伸張チップにおいて、
前記入力回路は、前記電子機器の制御を行う制御チップに設けられる画像伸張チップ。
【請求項４】
請求項１から請求項３のいずれかに記載の画像伸張チップにおいて、
前記出力回路によるベイヤフォーマットのＲＧＢ画像データの出力制御を行うハイインピーダンス制御回路、
をさらに備える画像伸張チップ。
【請求項５】
請求項４に記載の画像伸張チップにおいて、
前記ハイインピーダンス制御回路は、前記画像センサで生成されたベイヤフォーマットのＲＧＢ画像データが前記入力回路に入力される場合、前記出力回路の出力を停止させる画像伸張チップ。
【請求項６】
請求項１から請求項５のいずれかに記載の画像伸張チップにおいて、
前記電子機器は、デジタルカメラを含む画像伸張チップ。
【請求項７】
電子機器であって、
入力された圧縮動画像データの伸張処理を行う画像伸張チップを備え、
前記画像伸張チップは、
前記圧縮動画像データをデコードしてＹＵＶ画像データを生成するデコードユニットと、
前記デコードユニットによって生成された前記ＹＵＶ画像データをＲＧＢ画像データに変換した上で、１画素あたり１色のデータをサンプリングすることによって、ベイヤフォーマットのＲＧＢ画像データを出力するＲＧＢサンプリング部と、
前記ＲＧＢサンプリング部から出力された前記ベイヤフォーマットのＲＧＢ画像データを前記画像伸張チップの外部に出力する出力回路と、
を有する電子機器。
【請求項１】
電子機器に組み込まれる画像伸張チップであって、
入力された圧縮動画像データをデコードしてＹＵＶ画像データを生成するデコードユニットと、
前記デコードユニットによって生成された前記ＹＵＶ画像データをＲＧＢ画像データに変換した上で、１画素あたり１色のデータをサンプリングすることによって、ベイヤフォーマットのＲＧＢ画像データを出力するＲＧＢサンプリング部と、
前記ＲＧＢサンプリング部から出力された前記ベイヤフォーマットのＲＧＢ画像データを前記画像伸張チップの外部に出力する出力回路と、
を備える画像伸張チップ。
【請求項２】
請求項１に記載の画像伸張チップにおいて、
前記出力回路は、前記画像伸張チップの外部の回路であって、画像センサで生成されたベイヤフォーマットのＲＧＢ画像データを入力する入力回路に接続される画像伸張チップ。
【請求項３】
請求項２に記載の画像伸張チップにおいて、
前記入力回路は、前記電子機器の制御を行う制御チップに設けられる画像伸張チップ。
【請求項４】
請求項１から請求項３のいずれかに記載の画像伸張チップにおいて、
前記出力回路によるベイヤフォーマットのＲＧＢ画像データの出力制御を行うハイインピーダンス制御回路、
をさらに備える画像伸張チップ。
【請求項５】
請求項４に記載の画像伸張チップにおいて、
前記ハイインピーダンス制御回路は、前記画像センサで生成されたベイヤフォーマットのＲＧＢ画像データが前記入力回路に入力される場合、前記出力回路の出力を停止させる画像伸張チップ。
【請求項６】
請求項１から請求項５のいずれかに記載の画像伸張チップにおいて、
前記電子機器は、デジタルカメラを含む画像伸張チップ。
【請求項７】
電子機器であって、
入力された圧縮動画像データの伸張処理を行う画像伸張チップを備え、
前記画像伸張チップは、
前記圧縮動画像データをデコードしてＹＵＶ画像データを生成するデコードユニットと、
前記デコードユニットによって生成された前記ＹＵＶ画像データをＲＧＢ画像データに変換した上で、１画素あたり１色のデータをサンプリングすることによって、ベイヤフォーマットのＲＧＢ画像データを出力するＲＧＢサンプリング部と、
前記ＲＧＢサンプリング部から出力された前記ベイヤフォーマットのＲＧＢ画像データを前記画像伸張チップの外部に出力する出力回路と、
を有する電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１０−２０６８３６（Ｐ２０１０−２０６８３６Ａ）
【公開日】平成２２年９月１６日（２０１０．９．１６）
【国際特許分類】
【出願番号】特願２０１０−１１６９８２（Ｐ２０１０−１１６９８２）
【出願日】平成２２年５月２１日（２０１０．５．２１）
【分割の表示】特願２００３−３７５２７７（Ｐ２００３−３７５２７７）の分割
【原出願日】平成１５年１１月５日（２００３．１１．５）
【出願人】（５９１１２８４５３）株式会社メガチップス (322)
【Ｆターム（参考）】
【公開日】平成２２年９月１６日（２０１０．９．１６）
【国際特許分類】
【出願日】平成２２年５月２１日（２０１０．５．２１）
【分割の表示】特願２００３−３７５２７７（Ｐ２００３−３７５２７７）の分割
【原出願日】平成１５年１１月５日（２００３．１１．５）
【出願人】（５９１１２８４５３）株式会社メガチップス (322)
【Ｆターム（参考）】
[ Back to top ]