画像形成装置
【課題】分散制御システムを適用するとともに、複数の制御部の間で発生する制御誤差の影響を低減する画像形成装置を提供する。
【解決手段】本画像形成装置は、分散制御を実現するために、それぞれが内蔵クロック発振器によって駆動される第１制御部及び第２制御部を備える。また、第１制御部は、予め定められたクロック数に応じたパルス信号を自身の内蔵クロック発振器を用いて駆動するタイマを用いて生成し、第２制御部へ出力する。また、第２制御部は、第１制御部から出力されたパルス信号のパルス幅を、自身の内蔵クロック発振器を用いて駆動するタイマを用いて計測し、上記予め定められたクロック数に相当するパルス幅と、計測したパルス幅を用いて補正係数を算出する。さらに、第２制御部は、算出した補正係数を用いて、制御対象となる負荷を制御する。
【解決手段】本画像形成装置は、分散制御を実現するために、それぞれが内蔵クロック発振器によって駆動される第１制御部及び第２制御部を備える。また、第１制御部は、予め定められたクロック数に応じたパルス信号を自身の内蔵クロック発振器を用いて駆動するタイマを用いて生成し、第２制御部へ出力する。また、第２制御部は、第１制御部から出力されたパルス信号のパルス幅を、自身の内蔵クロック発振器を用いて駆動するタイマを用いて計測し、上記予め定められたクロック数に相当するパルス幅と、計測したパルス幅を用いて補正係数を算出する。さらに、第２制御部は、算出した補正係数を用いて、制御対象となる負荷を制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、階層構造を有する複数のＣＰＵ群を有する分散制御システムによって実現された画像形成装置に関するものである。
【背景技術】
【０００２】
電子写真方式を採用する画像形成装置のプリンタデバイス制御では、１つのＣＰＵによる集中制御が行われている。しかし、制御主体の一点集中によるＣＰＵ負荷の増大によって、より高性能なＣＰＵが必要となる。さらに、プリンタデバイスの制御負荷の増大に伴い、通信ケーブル（通信束線）をＣＰＵ基板から離れた制御負荷ドライバユニットまで引き回す必要があり、長大な通信ケーブルが多数必要となっていた。このような問題を解決するために、電子写真システムを構成する各制御モジュールを個々のサブＣＰＵに分割する制御形態が注目されている。
【０００３】
例えば、特許文献１では車両における機能モジュールを階層的に配置し、分散制御を行うことを提案しており、特許文献２では、同様の階層的な制御構造をロボット・自動化機器に適用することを提案している。また、これらの複数のサブＣＰＵ同士は全体をシステムとして動作させるための通信手段を有している。さらに、特許文献２では、機能モジュール間の通信を行うための制御ネットワークが階層毎に別々の通信ネットワークを構築している。このように負荷を分散することでより安定した制御ネットワークを構築することが提案されている。
【０００４】
上記提案のような制御ネットワークを画像形成装置に適用するためには、負荷を分散させることによって生じるコストアップを最小限に抑えることが必要となる。特に、１台の画像形成装置に搭載する複数のＣＰＵ回路基板では、ＣＰＵ回路基板上の部品点数を削減することによるコストダウン効果は大きい。これを実現するために、多くのＣＰＵベンダからはクロック発振器をＣＰＵに内蔵した製品が出されており、これを利用したシステムも発売されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−０７１８１９号公報
【特許文献２】特開２００６−１７１９６０号公報
【特許文献３】特開２０００−０７８８９１号公報
【特許文献４】特開２００１−１１９９９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、内蔵クロック発振器には以下のような課題がある。例えば、内蔵クロック発振器は、一般的なクロック発振器に対して精度が悪く、さらに同一種類のＣＰＵの内蔵クロック発振器であっても個体差が生じてしまう。その結果、複数のＣＰＵが個別にステッピングモータなどのアクチュエータを制御する場合、内蔵クロック発振器の誤差により、紙搬送を制御するステッピングモータ間の速度に誤差が生じ、紙の引っ張り合いや撓みなどが生じてしまう。また、所定時間を計測する場合においても、それぞれのＣＰＵで時間計測結果が異なってしまう可能性がある。その結果、紙づまりや色ズレ等の原因となる。したがって、分散制御を実現する画像形成装置では、各ＣＰＵ間での速度差や時間制御に誤差のないシステムが必須となる。
【０００７】
そこで、特許文献３には、モータ励磁信号シーケンスに関するデータをメモリに記憶し、制御対象モータに対してメモリのデータを励磁信号として出力するモータ制御装置が提案されている。また、特許文献４には、起動パルス速度と運動パルス速度との間の減速時間から線形演算式の解又は線形演算式から演算方法を選別し、次回の加減速処理移行時間である加減速中のパルス速度を演算する分散制御システムのモータ加減速制御方法が提案されている。しかし、何れもＣＰＵ単独での制御方法であり、複数のＣＰＵにおけるモータ制御間の誤差が考慮されておらず、例えば、紙搬送を制御するステッピングモータ間の速度に誤差が生じ、紙の引っ張り合いや撓みなどの問題が生じてしまう。
【０００８】
本発明は、上述の問題に鑑みて成されたものであり、分散制御システムを適用するとともに、複数の制御部の間で発生する制御誤差の影響を低減する画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、例えば、画像形成装置として実現できる。画像形成装置は、第１内蔵クロック発振器によって駆動される第１制御部と、第２内蔵クロック発振器によって駆動される第２制御部と、を備え、第１制御部は、第１内蔵クロック発振器によって駆動するタイマを用いて、予め定められたクロック数に応じたパルス信号を生成し、生成したパルス信号を第２制御部に送信する信号送信手段を備え、第２制御部は、信号送信手段によって送信されるパルス信号を受信する信号受信手段と、第２内蔵クロック発振器によって駆動するタイマを用いて、信号受信手段によって受信したパルス信号のパルス幅を計測する計測手段と、予め定められたクロック数に相当するパルス幅と、計測手段によって計測されたパルス幅とを用いて補正係数を算出する算出手段と、算出された補正係数を用いて負荷を制御する制御手段と
を備えることを特徴とする。
【発明の効果】
【００１０】
本発明は、例えば、分散制御システムを適用するとともに、複数の制御部の間で発生する制御誤差の影響を低減する画像形成装置を提供できる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態に係る画像形成装置１０００の概観を示す図である。
【図２】本実施形態に係る画像形成部３００の構成例を示す断面図である。
【図３】本実施形態に係るマスタＣＰＵ、サブマスタＣＰＵ及びスレーブＣＰＵの関連を模式的に示す図である。
【図４】本実施形態に係る画像形成装置１０００の制御基板の一例を示す図である。
【図５】本実施形態に係る搬送モジュールＡ２８０の構成例を示す図である。
【図６】本実施形態に係る搬送モジュールＢ２８１の構成例を示す図である。
【図７】本実施形態に係るサブマスタＣＰＵとスレーブＣＰＵとの接続例を示す図である。
【図８】本実施形態に係るコンペアマッチ出力の一例を示す図である。
【図９】本実施形態に係るコンペアマッチ出力の制御手順を示すフローチャートである。
【図１０】本実施形態に係るインプットキャプチャ入力の一例を示す図である。
【図１１】本実施形態に係るインプットキャプチャ入力の制御手順を示すフローチャートである。
【図１２】本実施形態に係る上位層ＣＰＵのクロック補正処理の制御手順を示すフローチャートである。
【図１３】本実施形態に係る下位層ＣＰＵのクロック補正処理の制御手順を示すフローチャートである。
【図１４】本実施形態に係るコンペアマッチ出力の一例を示す図である。
【図１５】本実施形における各ＣＰＵの動作概略
【発明を実施するための形態】
【００１２】
＜本実施形態＞
＜画像形成装置の構成＞
以下では、図１乃至図１５を参照して、本発明の実施形態について説明する。まず、図１を参照して、本実施形態に係る画像形成装置１０００の構成について説明する。画像形成装置１０００は、自動原稿搬送装置１００、画像読取部２００、画像形成部３００、及び操作部１０を備える。図１に示すように、画像読取部２００は、画像形成部３００の上に載置されている。さらに、画像読取部２００上には、自動原稿搬送装置（ＤＦ）１００が載置されている。また、本画像形成装置１０００は、複数の制御部（ＣＰＵ）を用いて分散制御を実現する。各ＣＰＵの構成については、図３を用いて後述する。
【００１３】
自動原稿搬送装置１００は、原稿を自動的に原稿台ガラス上に搬送する。画像読取部２００は、自動原稿搬送装置１００から搬送された原稿を読み取って画像データを出力する。画像形成部３００は、自動原稿搬送装置１００から出力された画像データやネットワークを介して接続された外部装置から入力された画像データに従って記録材（記録紙）に画像を形成する。操作部１０は、ユーザが各種操作を行うためのＧＵＩ（グラフィカル・ユーザ・インタフェース）を有する。さらに、操作部１０は、タッチパネル等の表示部を有し、ユーザに対して情報を提示することもできる。
【００１４】
＜画像形成部＞
次に、図２を参照して、画像形成部３００の詳細について説明する。なお、本実施形態の画像形成部３００は電子写真方式を採用している。また、図２の参照番号の末尾に示すアルファベットＹ、Ｍ、Ｃ、Ｋは、それぞれイエロー、マゼンダ、シアン、ブラックのトナーに対応した各エンジンを示す。以下では、全てのトナーに対応するエンジンを示す場合は末尾のアルファベットＹ、Ｍ、Ｃ、Ｋを省略して参照番号を記載し、個別に示す場合は参照番号の末尾にアルファベットＹ、Ｍ、Ｃ、Ｋを付記して記載する。
【００１５】
像担持体としてフルカラー静電画像を形成するための感光ドラム（以下、単に「感光体」と称する。）２２５は、モータで矢印Ａの方向に回転可能に設けられる。感光体２２５の周囲には、一次帯電装置２２１、露光装置２１８、現像装置２２３、転写装置２２０、クリーナ装置２２２、除電装置２７１が配置されている。
【００１６】
現像装置２２３Ｋはモノクロ現像のための現像装置であり、感光体２２５Ｋ上の潜像をＫのトナーで現像する。また現像装置２２３Ｙ、Ｍ、Ｃはフルカラー現像のための現像装置であり、現像装置２２３Ｙ、Ｍ、Ｃは、感光体２２５Ｙ、Ｍ、Ｃ上の潜像をそれぞれＹ、Ｍ、Ｃのトナーで現像する。感光体２２５上に現像された各色のトナー像は、転写装置２２０によって中間転写体である転写ベルト２２６に一括で多重転写されて、４色のトナー像が重ね合わされる。
【００１７】
転写ベルト２２６は、ローラ２２７、２２８、２２９に張架されている。ローラ２２７は、駆動源に結合されて転写ベルト２２６を駆動する駆動ローラとして機能し、ローラ２２８は転写ベルト２２６の張力を調節するテンションローラとして機能する。また、ローラ２２９は、２次転写装置２３１としての転写ローラのバックアップローラとして機能する。転写ローラ脱着ユニット２５０は、２次転写装置２３１を転写ベルト２２６に接着させるか、又は離脱させるための駆動ユニットである。２次転写装置２３１を通過した後の転写ベルト２２６の下部にはクリーナブレード２３２が設けられており、転写ベルト２２６上の残留トナーがブレードで掻き落とされる。
【００１８】
カセット２４０、２４１及び手差し給紙部２５３に格納された記録材（記録紙）は、レジストローラ２５５、給紙ローラ対２３５及び縦パスローラ対２３６、２３７によってニップ部、つまり２次転写装置２３１と転写ベルト２２６との当接部に給送される。なお、その際２次転写装置２３１は、転写ローラ脱着ユニット２５０によって転写ベルト２２６に当接されている。転写ベルト２２６上に形成されたトナー像は、このニップ部で記録材上に転写される。その後、トナー像が転写された記録材は、定着装置２３４でトナー像が熱定着されて装置外へ排出される。
【００１９】
カセット２４０、２４１及び手差し給紙部２５３は、それぞれ記録材の有無を検知するためのシートなし検知センサ２４３、２４４、２４５を備える。また、カセット２４０、２４１及び手差し給紙部２５３は、それぞれ記録材のピックアップ不良を検知するための給紙センサ２４７、２４８、２４９を備える。
【００２０】
ここで、画像形成部３００による画像形成動作について説明する。画像形成が開始されると、カセット２４０、２４１及び手差し給紙部２５３に格納された記録材は、ピックアップローラ２３８、２３９、２５４により１枚毎に給紙ローラ対２３５に搬送される。記録材は、給紙ローラ対２３５によりレジストローラ２５５へと搬送されると、その直前のレジストセンサ２５６により記録材の通過が検知される。
【００２１】
レジストセンサ２５６により記録材の通過が検知された時点で、本実施形態では所定の時間が経過した後に一端搬送動作を中断する。その結果、記録材は停止しているレジストローラ２５５に突き当たり搬送が停止されるが、その際記録材の進行方向端部が搬送経路に対して垂直になるように搬送位置が固定され、記録材の搬送方向が搬送経路に対してずれた状態の斜行が補正される。以下では、この処理を位置補正と称する。位置補正は、以降の記録材に対する画像形成方向の傾きを最小化するために必要となる。位置補正後、レジストローラ２５５を起動させることにより、記録材は、２次転写装置２３１へ供給される。なお、レジストローラ２５５は、駆動源に結合され、クラッチによって駆動が伝えられることで回転駆動を行う。
【００２２】
次に、一次帯電装置２２１に電圧を印加して感光体２２５の表面を予定の帯電部電位で一様にマイナス帯電させる。続いて、帯電された感光体２２５上の画像部分が所定の露光部電位になるようにレーザスキャナ部からなる露光装置２１８で露光を行い潜像が形成される。露光装置２１８はプリンタ制御Ｉ／Ｆ２１５を介してコントローラ４６０より送られてくる画像データに基づいてレーザ光をオン、オフすることによって画像に対応した潜像を形成する。
【００２３】
また、現像装置２２３の現像ローラには各色毎に予め設定された現像バイアスが印加されており、上記潜像は、現像ローラの位置を通過する際にトナーで現像され、トナー像として可視化される。トナー像は、転写装置２２０により転写ベルト２２６に転写され、さらに２次転写装置２３１で、給紙部より搬送された記録材に転写された後、レジスト後搬送パス２６８を通過し、定着搬送ベルト２３０を介して、定着装置２３４へと搬送される。
【００２４】
定着装置２３４では、まずトナーの吸着力を補って画像乱れを防止するために、定着前帯電器２５１、２５２で帯電され、さらに定着ローラ２３３でトナー画像が熱定着される。その後、記録材は、排紙フラッパ２５７により排紙パス２５８側に搬送パスが切り替えられることにより、排紙ローラ２７０によってそのまま排紙トレイ２４２に排紙される。
【００２５】
感光体２２５上に残留したトナーは、クリーナ装置２２２で除去、回収される。最後に、感光体２２５は、除電装置２７１で一様に０ボルト付近まで除電されて、次の画像形成サイクルに備える。
【００２６】
画像形成装置１０００によるカラーの画像形成開始タイミングは、Ｙ、Ｍ、Ｃ、Ｋの同時転写であるため転写ベルト２２６上の任意の位置に画像形成を行うことが可能である。しかし、感光体２２５Ｙ、Ｍ、Ｃ上のトナー像を転写する位置のずれ分をタイミング的にシフトさせながら画像形成開始タイミングを決定する必要がある。
【００２７】
なお、画像形成部３００においては、記録材を連続的にカセット２４０、２４１及び手差し給紙部２５３より給送させることが可能である。この場合、先行する記録材のシート長を考慮し、記録材が重なり合わないような最短の間隔でカセット２４０、２４１及び手差し給紙部２５３からの給紙を行う。上述したように、位置補正後に、レジストローラ２５５を起動させることにより、記録材は２次転写装置２３１へ供給されるが、２次転写装置２３１に到達すると、再びレジストローラ２５５が一時停止される。これは、後続の記録材に対して先行する記録材と同様に位置補正を行うためである。
【００２８】
次に、記録材の裏面に画像を形成する場合の動作について詳細に説明する。記録材の裏面に画像を形成する際には、まず記録材の表面への画像形成が先行して実行される。表面のみの画像形成であれば、定着装置２３４でトナー像が熱定着された後に、そのまま排紙トレイ２４２に排紙される。一方、引き続き裏面の画像形成を行なう場合、センサ２６９で記録材が検知されると、排紙フラッパ２５７により裏面パス２５９側に搬送パスが切り替えられ、それに併せた反転ローラ２６０の回転駆動により記録材が両面反転パス２６１に搬送される。その後、記録材は、送り方向幅の分だけ両面反転パス２６１に搬送された後に反転ローラ２６０の逆回転駆動により進行方向が切り替えられ、表面に画像形成された画像面を下向きにして両面パス搬送ローラ２６２の駆動により両面パス２６３に搬送される。
【００２９】
続いて、記録材は、両面パス２６３を再給紙ローラ２６４に向かって搬送されると、その直前の再給紙センサ２６５により通過が検知される。再給紙センサ２６５により記録材の通過が検知されると、本実施形態では所定の時間が経過した後に一端搬送動作を中断する。その結果、記録材は、停止している再給紙ローラ２６４に突き当たり搬送が一時停止されるが、その際記録材の進行方向端部が搬送経路に対して垂直になるように位置が固定され、記録材の搬送方向が再給紙パス内の搬送経路に対してずれる斜行が補正される。以下では、この処理を再位置補正と称する。
【００３０】
再位置補正は、以降の記録材裏面に対する画像形成方向の傾きを最小化するために必要となる。再位置補正後、再給紙ローラ２６４を起動させることにより、記録材は、表裏が逆転した状態で再度給紙パス２６６上に搬送される。その後の画像形成動作については、上述した表面の画像形成動作と同じであるためここでは省略する。このように表裏両面に画像形成された記録材は、そのまま排紙フラッパ２５７より排紙パス２５８側に搬送パスが切り替えられることにより、排紙トレイ２４２に排紙される。
【００３１】
なお、本画像形成部３００においては、両面印刷時においても、記録材の連続給送が可能である。しかしながら、記録材への画像形成や形成されたトナー像の定着などを行うための装置は１系統しか有していないため、表面への印刷と裏面への印刷を同時に行うことはできない。したがって、両面印刷時においては、画像形成部３００に対し、カセット２４０、２４１及び手差し給紙部２５３からの記録材と、裏面印刷のために反転させて画像形成部に再度給送された記録材とは交互に画像形成されることとなる。
【００３２】
本画像形成部３００は、図２に示す各制御負荷を、後述する搬送モジュールＡ２８０、搬送モジュールＢ２８１、作像モジュール２８２、定着モジュール２８３という４つの制御ブロックに分けて各々が自律的に制御されている。さらに、これらの４つの制御ブロックを統括して画像形成装置として機能させるためのマスタモジュール２８４を有する。以下では、各モジュールの制御構成について図３を用いて説明する。
【００３３】
本実施形態において、マスタモジュール２８４に備えられるマスタＣＰＵ（マスタ制御部）１００１は、プリンタ制御Ｉ／Ｆ２１５を介してコントローラ４６０より送られる指示及び画像データに基づいて画像形成装置１０００の全体を制御する。また、画像形成を実行するための搬送モジュールＡ２８０、搬送モジュールＢ２８１、作像モジュール２８２、及び定着モジュール２８３は、各機能を制御するサブマスタＣＰＵ（サブマスタ制御部）６０１、９０１、７０１、８０１を備える。サブマスタＣＰＵ６０１、９０１、７０１、８０１はマスタＣＰＵ１００１により制御される。さらに、各機能モジュールは、さらに、各機能を実行するための制御負荷を動作させるためのスレーブＣＰＵ（スレーブ制御部）６０２、６０３、６０４、６０５、９０２、９０３、７０２、７０３、７０４、７０５、７０６、８０２、８０３を備える。スレーブＣＰＵ６０２、６０３、６０４、６０５はサブマスタＣＰＵ６０１に、スレーブＣＰＵ９０２、９０３はサブマスタＣＰＵ９０１に、スレーブＣＰＵ７０２、７０３、７０４、７０５、７０６はサブマスタＣＰＵ７０１に、スレーブＣＰＵ８０２、８０３はサブマスタＣＰＵ８０１に制御される。
【００３４】
図３に示すように、マスタＣＰＵ１００１と複数のサブマスタＣＰＵ６０１、７０１、８０１、９０１は共通のネットワーク型通信バス（第１信号線）１００２によってバス接続される。サブマスタＣＰＵ６０１、７０１、８０１、９０１同士の間もネットワーク型通信バス（第１信号線）１００２によってバス接続される。なお、マスタＣＰＵ１００１と複数のサブマスタＣＰＵ６０１、７０１、８０１、９０１はリング接続されるものでもよい。サブマスタＣＰＵ６０１は、さらに、高速シリアル通信バス（第２信号線）６１２、６１３、６１４、６１５を介して、複数のスレーブＣＰＵ６０２、６０３、６０４、６０５のそれぞれと１対１接続（ピアツーピア接続）されている。同様に、サブマスタＣＰＵ７０１は、高速シリアル通信バス（第２信号線）７１１、７１２、７１３、７１４、７１５を介して、それぞれスレーブＣＰＵ７０２、７０３、７０４、７０５、７０６と接続される。サブマスタＣＰＵ８０１は、高速シリアル通信バス（第２信号線）８０８、８０９を介して、それぞれスレーブＣＰＵ８０２、８０３と接続される。サブマスタＣＰＵ９０１は、高速シリアル通信バス（第２信号線）９０９、９１０を介して、それぞれスレーブＣＰＵ９０２、９０３と接続される。ここで、高速シリアル通信バスは、短距離高速通信に用いられる。
【００３５】
本実施形態に係る画像形成装置１０００において、タイミングに依存した応答性が必要とされる制御に関しては、各サブマスタＣＰＵに統括された機能モジュール内で実現されるように機能分割されている。そのため、末端の制御負荷を駆動するための各スレーブＣＰＵと各サブマスタＣＰＵとの間の通信は、応答性のよい高速シリアル通信バスによって接続されている。つまり、上記第２信号線には、上記第１信号線よりもデータ転送のタイミング精度が高い信号線が用いられる。
【００３６】
一方、サブマスタＣＰＵ６０１、７０１、８０１、９０１とマスタＣＰＵ１００１との間では、精密な制御タイミングを必要としない、画像形成動作の大まかな処理の流れを統括するようなやり取りだけが行われる。例えば、マスタＣＰＵ１００１はサブマスタＣＰＵに、画像形成前処理開始、給紙開始、画像形成後処理開始といった指示を出す。また、マスタＣＰＵ１００１はサブマスタＣＰＵに、コントローラ４６０から指示されたモード（例えばモノクロモードや両面画像形成モードなど）に基づいた指示を画像形成開始の前に出す。サブマスタＣＰＵ６０１、７０１、８０１、９０１のそれぞれの間でも、精密なタイミング制御を必要としないやり取りだけが行われる。すなわち、画像形成装置の制御を、相互に精密なタイミング制御を必要としない制御単位に分け、それぞれのサブマスタＣＰＵがそれぞれの制御単位を精密なタイミングで制御する。これにより、本画像形成装置１０００では、通信トラフィックを最小限に抑え、低速で安価なネットワーク型通信バス１００２で接続することを可能としている。なお、マスタＣＰＵ、サブマスタＣＰＵ、及びスレーブＣＰＵについては、実装される制御基板が必ずしも一律である必要はなく、装置実装上の事情に合わせて可変的に配置させることが可能である。
【００３７】
次に、図４を参照して、本実施形態における具体的なマスタＣＰＵ、サブマスタＣＰＵ、スレーブＣＰＵの基板構成上の配置について説明する。本実施形態によれば、図４に示すように、様々な制御基板の構成を採用することができる。例えば、サブマスタＣＰＵ６０１とスレーブＣＰＵ６０２、６０３、６０４、６０５とは、同一の基板上に実装されている。また、サブマスタＣＰＵ７０１及びスレーブＣＰＵ７０２、７０３、７０４、又は、サブマスタＣＰＵ８０１及びスレーブＣＰＵ８０２、８０３のように、サブマスタＣＰＵと個々のスレーブＣＰＵが独立の基板として実装されてもよい。また、スレーブＣＰＵ７０５、７０６のように一部のスレーブＣＰＵが同一の基板上に実装されてもよい。また、サブマスタＣＰＵ９０１及びスレーブＣＰＵ９０２のように、サブマスタＣＰＵとスレーブＣＰＵの一部だけが同一基板上に配置されてもよい。
【００３８】
＜各制御モジュールの構成＞
次に、図５及び図６を参照して、各制御モジュールに関する機能と構成について詳細に説明する。図５に示す搬送モジュールＡ２８０は、カセット２４０、２４１及び手差し給紙部２５３に格納された記録材を停止したレジストローラ２５５のニップ部に突き当てるまでの給紙制御（給送機能）を司っている。搬送モジュールＡ２８０は、給紙制御を統括的に制御するサブマスタＣＰＵ６０１と、各制御負荷の駆動を行うスレーブＣＰＵ６０２、６０３、６０４、６０５とを含む。また、各スレーブＣＰＵには、直接制御される制御負荷群が接続されている。
【００３９】
スレーブＣＰＵ６０２は、カセット２４０に関連したピックアップローラ２３８を駆動させるための駆動源モータ６０６、シートなし検知センサ２４３、及び給紙センサ２４７を制御負荷とし、給紙パス２６６に記録材を引き渡すまでの制御を行う。スレーブＣＰＵ６０３は、カセット２４１に関連したピックアップローラ２３９を駆動させるための駆動源モータ６０７、シートなし検センサ２４４、給紙センサ２４８を制御負荷とし、給紙パス２６６に記録材を引き渡すまでの制御を行う。スレーブＣＰＵ６０４は、手差し給紙部２５３に関連したピックアップローラ２５４を駆動させるための駆動源モータ６０８、シートなし検センサ２４５、給紙センサ２４９を制御負荷とし、給紙パス２６６に記録材を引き渡すまでの制御を行う。スレーブＣＰＵ６０５は、給紙ローラ対２３５、２３６、２３７を駆動させるための駆動源モータ６０９、６１０、６１１、レジストセンサ２５６を制御負荷とする。また、スレーブＣＰＵ６０５は、これらの制御負荷を制御して、カセット２４０、２４１、手差し給紙部２５３から引き渡された記録材をレジストローラ２５５のニップ部に突き当てるまで搬送し、一時停止させるまでの制御を行う。なお、本実施形態では、サブマスタＣＰＵ６０１とスレーブＣＰＵ６０２、６０３、６０４，６０５は各々独立の高速シリアル通信バス６１２、６１３、６１４、６１５により１対１で対向接続されている。
【００４０】
図６に示す搬送モジュールＢ２８１は、定着モジュール２８３により画像定着後の記録材を引き受け、画像形成部３００の外部に排紙するまでの排紙制御（排出機能）、又は裏面印刷を行うために記録材の表裏を反転させて改めて搬送モジュールＡ２８０に引き渡すまでの裏面反転制御（反転機能）を司っている。搬送モジュールＢ２８１は、排紙制御及び裏面反転制御を統括的に制御するサブマスタＣＰＵ９０１と、各制御負荷を駆動するスレーブＣＰＵ９０２、９０３とを含む。また、各スレーブＣＰＵには、直接制御される制御負荷群が接続されている。
【００４１】
スレーブＣＰＵ９０２は、排紙フラッパ２５７を切り替えるためのソレノイド９０４、排紙ローラ２７０を駆動させるための駆動源モータ９０５、反転ローラ２６０を駆動させるための駆動源モータ９０６、センサ２６９を制御負荷とする。スレーブＣＰＵ９０２は、これらの制御負荷を制御し、定着後の搬送パスから記録材を機外に排出するか、又は両面反転パス２６１に引き渡すまでの制御を行う。スレーブＣＰＵ９０３は、両面パス搬送ローラ２６２を駆動させるための駆動源モータ９０７、再給紙ローラ２６４を駆動させるための駆動源モータ９０８、再給紙センサ２６５を制御負荷とする。スレーブＣＰＵ９０３は、これらの制御負荷を制御し、反転パスより引き渡された記録材を再度給紙パス２６６に引き渡すまでの制御を行う。なお、本実施形態では、サブマスタＣＰＵ９０１とスレーブＣＰＵ９０２、９０３は、各々独立の高速シリアル通信バス９０９、９１０により１対１で対向接続されている。
【００４２】
本実施形態においては、上述した４つのサブモジュールの自律的な動作を組み合わせることによって記録材への画像形成制御を実現している。しかし、実際の画像形成動作は給紙段／用紙サイズの選択や、片面／両面印刷の指定、白黒印刷／カラー印刷の指定などの組み合わせに応じていくつかのパターンに分かれる。操作部１０や、外部Ｉ／Ｆ４６５を介して操作者が予め設定を行うことにより、具体的な指示が入力されるが、その指示に基づいて操作者が所望する動作を実現する上では各モジュールを統合的に動作させるための全体制御が必要となる。本実施形態においては、マスタモジュール２８４におけるマスタＣＰＵ１００１がサブマスタＣＰＵ６０１、７０１、８０１、９０１を統括的に制御する。ここで、マスタＣＰＵ１００１による全体制御の大きな流れは、低速なネットワーク型通信バス１００２を介したマスタＣＰＵ１００１とサブマスタＣＰＵ６０１、７０１、８０１、９０１との間の通信によるコマンドのやり取りにより実現される。さらに、高速シリアル通信バスによるサブマスタＣＰＵ６０１、７０１、８０１、９０１とスレーブＣＰＵ６０２、６０３、６０４、６０５、７０２、７０３、７０４、７０５、７０６、８０２、８０３、９０２、９０３との間の対向通信によるコマンドのやり取りによって実現される。
【００４３】
＜クロック補正処理＞
本実施形態における各ＣＰＵは、それぞれが個別の内部クロック発振器によって駆動される。なお、各内蔵クロック発振器は、同一のクロック信号の周波数で動作するものとする。しかし、同一の動作周波数で動作させようとした場合であっても、それぞれの内部クロック発振器の個体差によって誤差が生じてくる。その結果、複数のＣＰＵが個別にステッピングモータなどのアクチュエータを制御する場合、内蔵クロック発振器の誤差により、紙搬送を制御するステッピングモータ間の速度に誤差が生じ、紙の引っ張り合いや撓みなどが生じてしまう。特に、本実施形態のように、複数のスレーブＣＰＵでモータを回転させて１枚の用紙を搬送する場合、速度差による用紙の撓みや座屈が発生したり、用紙の引っ張り合いによるモータの脱調、さらには転写部における速度差がそのまま画像不良の原因となる。また、時間計測時においても内蔵クロック発振器のズレは制御周期や制御タイミングに直接影響するため、紙詰まりや画像不良の原因となってしまう。即ち、精度が悪くかつ個体差がある内蔵クロック発振器によるクロック信号の周波数による影響を低減し、上記不具合が発生しないように補正する必要がある。そこで、本実施形態では、各ＣＰＵを駆動するクロック信号の周波数の誤差による制御誤差を低減するために、クロック補正処理を実行する。
【００４４】
＜サブマスタＣＰＵとスレーブＣＰＵとの接続例＞
まず、図７を参照して、サブマスタＣＰＵとスレーブＣＰＵとの接続について説明する。図７には、サブマスタＣＰＵ６０１とスレーブＣＰＵ６０２との接続の一例を示す。なお、以下では、サブマスタＣＰＵ（上位層制御部）とスレーブＣＰＵ（下位層制御部）との間で本発明を適用する例について説明する。しかし、本発明は、以下で説明する両制御部の制御が反対であってもよく、さらには、サブマスタＣＰＵ間、又は、スレーブＣＰＵ間においても適用することができる。即ち、本発明は、第１制御部と第２制御部との間で適用可能である。つまり、本発明は、複数の制御部の間で発生する制御誤差の影響を低減するものである。
【００４５】
サブマスタＣＰＵ６０１は内蔵クロック発振器（第１内蔵クロック発振器）６５６に基づいて動作する。また、タイマ６５５とシリアル通信部６５４もまた内蔵クロック発振器６５６のクロックに基づいて動作している。シリアル通信部６５４は送信ピン６５０と受信ピン６５１を用いて外部と通信を行う。また、タイマ６５５は、コンペアマッチ出力ピン６５２とインプットキャプチャ入力ピン６５３を有する。タイマ６５５は、内蔵クロック発振器６５６のクロックをカウントするもので、サブマスタＣＰＵ６０１によってカウント値がリセットされる。
【００４６】
スレーブＣＰＵ６０２は内蔵クロック発振器（第２内蔵クロック発振器）６６６に基づいて動作する。当該クロックはタイマ６６５とシリアル通信部６６４に供給される。シリアル通信部６６４は送信ピン６６０と受信ピン６６１を有し、これらはサブマスタＣＰＵ６０１の受信ピン６５１と送信ピン６５０にケーブルによって接続されている。また、タイマ６６５は、コンペアマッチ出力ピン６６２とインプットキャプチャ入力ピン６６３を有する。タイマ６６５は、内蔵クロック発振器６６６のクロックをカウントするもので、スレーブＣＰＵ６０２によってカウント値がリセットされる。したがって、本実施形態によれば、サブマスタＣＰＵ６０１のシリアル通信部６５４が開始通知手段として機能し、スレーブＣＰＵ６０２のシリアル通信部６６４が開始応答手段として機能する。
【００４７】
また、タイマ６６５はコンペアマッチ出力ピン６５２とインプットキャプチャ入力ピン６６３を有する。インプットキャプチャ入力ピン６６３は、図７に示すように、サブマスタＣＰＵ６０１のコンペアマッチ出力ピン６５２とパルス信号を送信するための専用の信号線で接続されている。つまり、本実施形態によれば、サブマスタＣＰＵ６０１のコンペアマッチ出力ピン６５２が信号送信手段として機能し、スレーブＣＰＵ６０２のインプットキャプチャ入力ピン６６３が信号受信手段として機能する。
【００４８】
＜コンペアマッチ出力＞
次に、図８及び図９を参照して、サブマスタＣＰＵ６０１のタイマ機能を用いたコンペアマッチ出力について説明する。コンペアマッチ出力とは、サブマスタＣＰＵ６０１がスレーブＣＰＵ６０２に対して、クロック補正処理を実行するための予め定められたクロック数に応じたパルス信号を生成し、上記専用の信号線を介して出力する動作を示す。図８は、タイマカウンタの模式図を示す。１５００はタイマカウント値を示す。１５０２はコンペアマッチ出力ピン６５２に出力される信号を示し、立上がり、立下がりの両エッジでサブマスタＣＰＵ６０１に対して割り込み信号が発生する仕組みとなっている。タイマ機能を起動すると、タイマ６５５は、所定のカウント値Ｔ１（１５０１）までカウントアップを続け、カウント値Ｔ１（１５０１）に到達すると割り込み処理を開始する仕組みとなる。また、図８の１５０２は、タイマカウント値に対応するコンペアマッチ出力を示す。
【００４９】
図９は、タイマカウント値が所定のカウント値Ｔ１に到達すると実行される割り込み処理の制御フローを示す。当該割り込み処理は、サブマスタＣＰＵ６０１によって統括的に制御される。
【００５０】
割り込み処理が発生すると、Ｓ１６０１において、サブマスタＣＰＵ６０１は、タイマカウントをクリアし、Ｓ１６０２でコンペアマッチ出力ピン６５２にトグル出力を実施する。つまり、タイマカウント値がＴ１に到達する毎に、タイマカウント値がリセットされるとともに、コンペアマッチ出力が反転される。続いて、Ｓ１６０３において、サブマスタＣＰＵ６０１は、予め定められたクロック数に相当する所定出力回数Ｎのトグル出力を実施したか否かを判定し、出力した場合はＳ１６０５に出力終了フラグＥ１をオンに設定し処理を終了する。一方、所定回数Ｎの出力が終わっていなければそのまま処理を終了する。これにより、サブマスタＣＰＵ６０１は、予め定められたクロック数に応じたパルス信号を内蔵クロック発振器６５６によって駆動されるタイマ６５５を用いて生成し、上記専用の信号線を介してスレーブＣＰＵ６０２に出力する。
【００５１】
このように、本実施形態ではタイマカウントと割り込みを使用して、図８に示すコンペアマッチ出力１５０２の出力を実現している。また、より出力精度を向上させるために、割り込み処理を使用せずＣＰＵの高機能タイマを用いてコンペアマッチ出力ピンからトグル出力を実現してもよい。
【００５２】
＜インプットキャプチャ入力＞
次に、図１０及び図１１を参照して、スレーブＣＰＵ６０２のタイマ機能を用いたインプットキャプチャ入力について説明する。インプットキャプチャ入力とは、上記コンペアマッチ出力において出力されたパルス信号をスレーブＣＰＵ６０２が上記専用の信号線を介して受信する動作を示す。図１０は、タイマカウントの模式図を示す。１７０１はタイマカウント値を示す。１７０２はインプットキャプチャ入力ピン６６３に入力される信号であり、立上りエッジ及び立下りエッジでスレーブＣＰＵ６０２に対して割り込み信号が発生する仕組みとなっている。
【００５３】
図７に示すように、インプットキャプチャ入力ピン６６３は対象となるサブマスタＣＰＵ６０１のコンペアマッチ出力ピン６５２と接続されている。図１１は、インプットキャプチャ入力信号１７０２に立上りエッジ及び立下りエッジが発生すると実行される割り込み処理の制御フローを示す。当該割り込み処理は、スレーブＣＰＵ６０２によって統括的に制御される。
【００５４】
割り込み処理が発生すると、Ｓ１８０１において、スレーブＣＰＵ６０２は、タイマ６６５のカウント値Ｔ２を読み出し、Ｓ１８０２にてタイマカウンタをクリアする。続いて、Ｓ１８０３において、スレーブＣＰＵ６０２は、インプットキャプチャ入力信号に所定回数Ｎのエッジが入力された否かを判定し、所定回数Ｎを超えていればＳ１８０４に進み、入力終了フラグＥ２をオンに設定して処理を終了する。一方、所定回数Ｎの入力が無ければそのまま処理を終了する。上述の処理により、スレーブＣＰＵ６０２は、サブマスタＣＰＵ６０１から出力されたパルス信号（コンペアマッチ出力）のパルス幅を、内蔵クロック発振器６６６によって駆動されるタイマ６６５により計測する。なお、上記パルス幅とは、内蔵クロック発振器により出力される複数のクロック信号の信号幅に相当する。
【００５５】
このように、本実施形態ではタイマカウントと割り込みを使用して、図１０に示すインプットキャプチャ入力信号１７０２のパルス幅を計測している。また、より計測精度を向上させるために、割り込み処理を使用せずＣＰＵの高機能タイマを用いて自動的にパルス幅を計測してもよい。
【００５６】
＜補正手順＞
次に、図１２を参照して、サブマスタＣＰＵ６０１におけるクロック補正処理の制御手順について説明する。ここでは、一例として、サブマスタＣＰＵ６０１とスレーブＣＰＵ６０２との間のクロック補正処理について説明する。クロック補正処理が開始されると、Ｓ１９０１において、サブマスタＣＰＵ６０１は、スレーブＣＰＵ６０２に対してクロック補正処理の開始通知を行う。ここで通知される内容を表１に示す。
【００５７】
【表１】
【００５８】
ＣＰＵ動作周波数はサブマスタＣＰＵ６０１の動作周波数であり、タイマ動作周波数はサブマスタＣＰＵ６０１有するタイマ機能の動作周波数である。このように、通知内容としてタイマ動作周波数の情報を設けた理由は、サブマスタＣＰＵ６０１の動作周波数と周辺回路であるタイマの動作周波数が異なるケースを想定しているためである。カウンタ分周期はタイマカウンタの１カウントアップする周波数を決定するための値である。また基準パルス幅はコンペアマッチ出力波形のトグル幅である。また、基準パルス幅は、内蔵クロック発振器から出力される、予め定められたクロック数に相当するクロック信号の信号幅である。本実施形態ではサブマスタＣＰＵ６０１の動作周波数と、タイマ動作周波数とが共に２０ＭＨｚ、カウンタ分周期が１／１φ（即ち、２０ＭＨｚ）、基準パルス幅が０ｘＦＦ、測定回数を１０回としている。
【００５９】
Ｓ１９０２において、サブマスタＣＰＵ６０１は、スレーブＣＰＵ６０２からＡＣＫを受信したか否かを判定する。ＡＣＫを受信したら、Ｓ１９０３に進み、ＡＣＫの内容に基づいて、スレーブＣＰＵ６０２がクロック補正処理を開始可能か否かを判定する。ここで、スレーブＣＰＵ６０２からクロック補正処理の開始不可が通知された場合は、処理を終了する。
【００６０】
一方、クロック補正処理の開始可能が通知された場合はＳ１９０４に進み、サブマスタＣＰＵ６０１は、コンペアマッチ出力ピン６５２にトグル出力を開始する。したがって、本実施形では、図１４に示すように１周期が３．２６４ｍｓｅｃのトグル波形がコンペアマッチ出力波形２１００として出力される。続いて、Ｓ１９０５において、サブマスタＣＰＵ６０１は、出力終了フラグＥ１がオンに設定されているか否かを判定し、設定されていればＳ１９０６に進み、クロック補正処理の終了通知をスレーブＣＰＵ６０２に対して通知し、Ｓ１９０７でＡＣＫを待って処理を終了する。一方、Ｓ１９０５で出力終了フラグＥ１がオンに設定されていなければ、オンに設定されるまでＳ１９０５の判定を定期的に繰り返す。
【００６１】
次に、図１３を参照して、スレーブＣＰＵ６０２におけるクロック補正処理の制御手順について説明する。ここでは、図１２のサブマスタＣＰＵ６０１の処理に対応するスレーブＣＰＵ６０２の処理について説明する。クロック補正処理の開始通知をサブマスタＣＰＵ６０１から受信すると、Ｓ２００１において、スレーブＣＰＵ６０２は、クロック補正処理を開始することが可能な状態であるか否かを判定する。ここで、クロック補正処理の開始が不可能であればＳ２００８に進み、スレーブＣＰＵ６０２は、サブマスタＣＰＵ６０１に対してクロック補正処理の開始不可通知を行い、処理を終了する。ここで、クロック補正処理の開始が不可能な状態とは、例えば、インプットキャプチャ入力波形計測用のタイマ資源を他の動作で使用している場合等である。
【００６２】
一方、クロック補正処理の開始が可能であれば、Ｓ２００２に進み、スレーブＣＰＵ６０２は、サブマスタＣＰＵ６０１に対してクロック補正処理の開始可能通知及びＡＣＫの送信を行いＳ２００３に進む。Ｓ２００３において、スレーブＣＰＵ６０２は、インプットキャプチャ入力を開始する。続いて、Ｓ２００４において、スレーブＣＰＵ６０２は、入力終了フラグＥ２がオンに設定されているか否かを判定し、オフであればＳ２００４の判定を定期的に繰り返す。一方、オンに設定されていれば、Ｓ２００５に進み、スレーブＣＰＵ６０２は、補正係数αを算出をする。補正係数αの算出は以下のようになる。
【００６３】
補正係数α ＝ 基準パルス幅／カウント値Ｔ２
つまり、補正係数αは、サブマスタＣＰＵ６０１から出力されるパルス信号のパルス幅（即ち、予め定められたクロック数のクロック信号における信号幅に相当する。）を、スレーブＣＰＵ６０２で計測したパルス幅で除算することにより導出される。１計測につき補正係数αを求め、測定回数分の平均を取ることによって最終的な補正係数αが求まる。本実施形態では、
補正係数α ＝ ０ｘＦＦ００（６５２８０ｄｅｃ）／カウント値Ｔ２
となる。したがって、例えば、カウント値Ｔ２が６２０１６の場合は補正係数αは１．０５となる。
【００６４】
これはサブマスタＣＰＵ６０１の内蔵クロック発振器がスレーブＣＰＵ側の内蔵クロック発振器に対して１０５％の速度、即ち、スレーブＣＰＵ６０２はサブマスタＣＰＵ６０１よりも５％遅いことを意味している。つまり、スレーブＣＰＵ６０２の実質的な動作周波数は、
２０ＭＨｚ×０．９５ ＝ １９ＭＨｚ
となる。
【００６５】
したがって、スレーブＣＰＵ６０２は、モータ駆動の速度や時間計測においてタイマを使用する場合に、補正係数αを掛けた値を用いることによって内蔵クロック発振器の誤差による速度や制御誤差を補正することが可能となる。補正係数αを算出すると、Ｓ２００６において、スレーブＣＰＵ６０２は、クロック補正処理の終了通知を待ち、受信するとＳ２００８に進み、ＡＣＫをサブマスタＣＰＵ６０１に返し、処理を終了する。
【００６６】
また、上記クロック補正処理を各サブマスタＣＰＵとスレーブＣＰＵとの間で実施することによって、スレーブＣＰＵの内蔵クロック発振器のズレが制御元となるサブマスタＣＰＵの内蔵クロック発振器に全て揃うことになる。したがって、各スレーブＣＰＵ間における紙搬送を制御するステッピングモータ間の速度誤差を補正することが可能となる。
【００６７】
次に、図１５を参照して、本実施形態における動作概略について説明する。Ｓ１９０４においてトグル出力が開始されるとサブマスタＣＰＵ６０１のタイマは、２２００に示すように、カウントを開始する。当該カウントはカウント分周期が１／１φとなるため、サブマスタＣＰＵ６０１の動作クロック２２０７の１クロック毎に１カウントアップする。本実施形態では、サブマスタＣＰＵ６０１の動作周波数は２０ＭＨｚであるため、１クロック５０ｎｓｅｃとなる。カウント値２２００が所定カウント値Ｔ１（２２０２）に到達すると（本実施形では０ｘＦＦ００カウント、サブマスタＣＰＵ６０１に割り込みが発生し図９のフローチャートが実行され、トグル出力２２０３が出力される。
【００６８】
スレーブＣＰＵ６０２は、トグル出力２２０３のエッジ２２０４を検知すると、図１１に示す割り込み処理を開始する。ここで、トグル出力のエッジ２２０４以前は、Ｓ２００３のタイマカウントがフリーランモードで動作されている。また、スレーブＣＰＵ６０２のカウントアップはスレーブＣＰＵ６０２動作周波数２２０８によって動作する。
【００６９】
また、トグル出力２２０３のエッジ２２０９が発生すると、スレーブＣＰＵ６０２は、図１１に示す割り込み処理を同様に実行する。これによって、期間２２０５、２２０６のカウント値Ｔ２の計測が実現する。カウント値Ｔ２の計測が終了すると、サブマスタＣＰＵ６０１から予め通知されている基準パルス幅（ここでは、０ｘＦＦ００）を用いて、スレーブＣＰＵ６０２は、自身の動作周波数の補正係数αを算出する。
【００７０】
＜補正係数αの適用例＞
次に、補正係数αの適用方法について説明する。ここでは、スレーブＣＰＵ６０２の補正係数αが１．０５の場合を想定する。まず、モータの回転速度の制御に補正係数αを適用する方法ついて説明する。スレーブＣＰＵ６０２が最終的に回転させるモータの速度は以下で求まる。
【００７１】
最終モータ速度 ＝ 目標モータ速度×補正係数α
即ち、２００ｍｍ／ｓｅｃで回転する指示がサブマスタＣＰＵ６０１から通知されると、スレーブＣＰＵ６０２は、２１０ｍｍ／ｓｅｃで回転するように制御することによって、サブマスタＣＰＵが求める２００ｍｍ／ｓｅｃと同じ速度となる。
【００７２】
次に、タイマ等を用いて時間計測の制御に補正係数αを適用する方法について説明する。スレーブＣＰＵ６０２が最終的に計測する時間は以下で求まる。
【００７３】
最終計時時間 ＝ 目標時間×（１−（補正係数α−１））
即ち、１００ｍｓｅｃを計測する場合、スレーブＣＰＵ６０２は、実際には９５ｍｓｅｃ計測することによってサブマスタＣＰＵ６０１が１００ｍｓｅｃの時間計測するのと同等の結果となる。
【００７４】
以上説明したように、本実施形態に係る画像形成装置は、分散制御を実現するために、それぞれが内蔵クロック発振器によって駆動される第１制御部及び第２制御部を備える。また、第１制御部は、予め定められたクロック数に応じたパルス信号を自身の内蔵クロック発振器を用いて駆動するタイマを用いて生成し、第２制御部の出力する。また、第２制御部は、第１制御部から出力されたパルス信号のパルス幅を、自身の内蔵クロック発振器を用いて駆動するタイマを用いて計測し、上記予め定められたクロック数に相当するパルス幅と、計測したパルス幅を用いて補正係数を算出する。さらに、第２制御部は、算出した補正係数を用いて、制御対象となる負荷を制御する。これにより、本実施形態に係る画像形成装置は、複数の制御部により分散制御システムを実現するとともに、各制御部におけるクロック信号の周波数の個体差による制御誤差を容易な構成で低減することができる。
【技術分野】
【０００１】
本発明は、階層構造を有する複数のＣＰＵ群を有する分散制御システムによって実現された画像形成装置に関するものである。
【背景技術】
【０００２】
電子写真方式を採用する画像形成装置のプリンタデバイス制御では、１つのＣＰＵによる集中制御が行われている。しかし、制御主体の一点集中によるＣＰＵ負荷の増大によって、より高性能なＣＰＵが必要となる。さらに、プリンタデバイスの制御負荷の増大に伴い、通信ケーブル（通信束線）をＣＰＵ基板から離れた制御負荷ドライバユニットまで引き回す必要があり、長大な通信ケーブルが多数必要となっていた。このような問題を解決するために、電子写真システムを構成する各制御モジュールを個々のサブＣＰＵに分割する制御形態が注目されている。
【０００３】
例えば、特許文献１では車両における機能モジュールを階層的に配置し、分散制御を行うことを提案しており、特許文献２では、同様の階層的な制御構造をロボット・自動化機器に適用することを提案している。また、これらの複数のサブＣＰＵ同士は全体をシステムとして動作させるための通信手段を有している。さらに、特許文献２では、機能モジュール間の通信を行うための制御ネットワークが階層毎に別々の通信ネットワークを構築している。このように負荷を分散することでより安定した制御ネットワークを構築することが提案されている。
【０００４】
上記提案のような制御ネットワークを画像形成装置に適用するためには、負荷を分散させることによって生じるコストアップを最小限に抑えることが必要となる。特に、１台の画像形成装置に搭載する複数のＣＰＵ回路基板では、ＣＰＵ回路基板上の部品点数を削減することによるコストダウン効果は大きい。これを実現するために、多くのＣＰＵベンダからはクロック発振器をＣＰＵに内蔵した製品が出されており、これを利用したシステムも発売されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−０７１８１９号公報
【特許文献２】特開２００６−１７１９６０号公報
【特許文献３】特開２０００−０７８８９１号公報
【特許文献４】特開２００１−１１９９９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、内蔵クロック発振器には以下のような課題がある。例えば、内蔵クロック発振器は、一般的なクロック発振器に対して精度が悪く、さらに同一種類のＣＰＵの内蔵クロック発振器であっても個体差が生じてしまう。その結果、複数のＣＰＵが個別にステッピングモータなどのアクチュエータを制御する場合、内蔵クロック発振器の誤差により、紙搬送を制御するステッピングモータ間の速度に誤差が生じ、紙の引っ張り合いや撓みなどが生じてしまう。また、所定時間を計測する場合においても、それぞれのＣＰＵで時間計測結果が異なってしまう可能性がある。その結果、紙づまりや色ズレ等の原因となる。したがって、分散制御を実現する画像形成装置では、各ＣＰＵ間での速度差や時間制御に誤差のないシステムが必須となる。
【０００７】
そこで、特許文献３には、モータ励磁信号シーケンスに関するデータをメモリに記憶し、制御対象モータに対してメモリのデータを励磁信号として出力するモータ制御装置が提案されている。また、特許文献４には、起動パルス速度と運動パルス速度との間の減速時間から線形演算式の解又は線形演算式から演算方法を選別し、次回の加減速処理移行時間である加減速中のパルス速度を演算する分散制御システムのモータ加減速制御方法が提案されている。しかし、何れもＣＰＵ単独での制御方法であり、複数のＣＰＵにおけるモータ制御間の誤差が考慮されておらず、例えば、紙搬送を制御するステッピングモータ間の速度に誤差が生じ、紙の引っ張り合いや撓みなどの問題が生じてしまう。
【０００８】
本発明は、上述の問題に鑑みて成されたものであり、分散制御システムを適用するとともに、複数の制御部の間で発生する制御誤差の影響を低減する画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、例えば、画像形成装置として実現できる。画像形成装置は、第１内蔵クロック発振器によって駆動される第１制御部と、第２内蔵クロック発振器によって駆動される第２制御部と、を備え、第１制御部は、第１内蔵クロック発振器によって駆動するタイマを用いて、予め定められたクロック数に応じたパルス信号を生成し、生成したパルス信号を第２制御部に送信する信号送信手段を備え、第２制御部は、信号送信手段によって送信されるパルス信号を受信する信号受信手段と、第２内蔵クロック発振器によって駆動するタイマを用いて、信号受信手段によって受信したパルス信号のパルス幅を計測する計測手段と、予め定められたクロック数に相当するパルス幅と、計測手段によって計測されたパルス幅とを用いて補正係数を算出する算出手段と、算出された補正係数を用いて負荷を制御する制御手段と
を備えることを特徴とする。
【発明の効果】
【００１０】
本発明は、例えば、分散制御システムを適用するとともに、複数の制御部の間で発生する制御誤差の影響を低減する画像形成装置を提供できる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態に係る画像形成装置１０００の概観を示す図である。
【図２】本実施形態に係る画像形成部３００の構成例を示す断面図である。
【図３】本実施形態に係るマスタＣＰＵ、サブマスタＣＰＵ及びスレーブＣＰＵの関連を模式的に示す図である。
【図４】本実施形態に係る画像形成装置１０００の制御基板の一例を示す図である。
【図５】本実施形態に係る搬送モジュールＡ２８０の構成例を示す図である。
【図６】本実施形態に係る搬送モジュールＢ２８１の構成例を示す図である。
【図７】本実施形態に係るサブマスタＣＰＵとスレーブＣＰＵとの接続例を示す図である。
【図８】本実施形態に係るコンペアマッチ出力の一例を示す図である。
【図９】本実施形態に係るコンペアマッチ出力の制御手順を示すフローチャートである。
【図１０】本実施形態に係るインプットキャプチャ入力の一例を示す図である。
【図１１】本実施形態に係るインプットキャプチャ入力の制御手順を示すフローチャートである。
【図１２】本実施形態に係る上位層ＣＰＵのクロック補正処理の制御手順を示すフローチャートである。
【図１３】本実施形態に係る下位層ＣＰＵのクロック補正処理の制御手順を示すフローチャートである。
【図１４】本実施形態に係るコンペアマッチ出力の一例を示す図である。
【図１５】本実施形における各ＣＰＵの動作概略
【発明を実施するための形態】
【００１２】
＜本実施形態＞
＜画像形成装置の構成＞
以下では、図１乃至図１５を参照して、本発明の実施形態について説明する。まず、図１を参照して、本実施形態に係る画像形成装置１０００の構成について説明する。画像形成装置１０００は、自動原稿搬送装置１００、画像読取部２００、画像形成部３００、及び操作部１０を備える。図１に示すように、画像読取部２００は、画像形成部３００の上に載置されている。さらに、画像読取部２００上には、自動原稿搬送装置（ＤＦ）１００が載置されている。また、本画像形成装置１０００は、複数の制御部（ＣＰＵ）を用いて分散制御を実現する。各ＣＰＵの構成については、図３を用いて後述する。
【００１３】
自動原稿搬送装置１００は、原稿を自動的に原稿台ガラス上に搬送する。画像読取部２００は、自動原稿搬送装置１００から搬送された原稿を読み取って画像データを出力する。画像形成部３００は、自動原稿搬送装置１００から出力された画像データやネットワークを介して接続された外部装置から入力された画像データに従って記録材（記録紙）に画像を形成する。操作部１０は、ユーザが各種操作を行うためのＧＵＩ（グラフィカル・ユーザ・インタフェース）を有する。さらに、操作部１０は、タッチパネル等の表示部を有し、ユーザに対して情報を提示することもできる。
【００１４】
＜画像形成部＞
次に、図２を参照して、画像形成部３００の詳細について説明する。なお、本実施形態の画像形成部３００は電子写真方式を採用している。また、図２の参照番号の末尾に示すアルファベットＹ、Ｍ、Ｃ、Ｋは、それぞれイエロー、マゼンダ、シアン、ブラックのトナーに対応した各エンジンを示す。以下では、全てのトナーに対応するエンジンを示す場合は末尾のアルファベットＹ、Ｍ、Ｃ、Ｋを省略して参照番号を記載し、個別に示す場合は参照番号の末尾にアルファベットＹ、Ｍ、Ｃ、Ｋを付記して記載する。
【００１５】
像担持体としてフルカラー静電画像を形成するための感光ドラム（以下、単に「感光体」と称する。）２２５は、モータで矢印Ａの方向に回転可能に設けられる。感光体２２５の周囲には、一次帯電装置２２１、露光装置２１８、現像装置２２３、転写装置２２０、クリーナ装置２２２、除電装置２７１が配置されている。
【００１６】
現像装置２２３Ｋはモノクロ現像のための現像装置であり、感光体２２５Ｋ上の潜像をＫのトナーで現像する。また現像装置２２３Ｙ、Ｍ、Ｃはフルカラー現像のための現像装置であり、現像装置２２３Ｙ、Ｍ、Ｃは、感光体２２５Ｙ、Ｍ、Ｃ上の潜像をそれぞれＹ、Ｍ、Ｃのトナーで現像する。感光体２２５上に現像された各色のトナー像は、転写装置２２０によって中間転写体である転写ベルト２２６に一括で多重転写されて、４色のトナー像が重ね合わされる。
【００１７】
転写ベルト２２６は、ローラ２２７、２２８、２２９に張架されている。ローラ２２７は、駆動源に結合されて転写ベルト２２６を駆動する駆動ローラとして機能し、ローラ２２８は転写ベルト２２６の張力を調節するテンションローラとして機能する。また、ローラ２２９は、２次転写装置２３１としての転写ローラのバックアップローラとして機能する。転写ローラ脱着ユニット２５０は、２次転写装置２３１を転写ベルト２２６に接着させるか、又は離脱させるための駆動ユニットである。２次転写装置２３１を通過した後の転写ベルト２２６の下部にはクリーナブレード２３２が設けられており、転写ベルト２２６上の残留トナーがブレードで掻き落とされる。
【００１８】
カセット２４０、２４１及び手差し給紙部２５３に格納された記録材（記録紙）は、レジストローラ２５５、給紙ローラ対２３５及び縦パスローラ対２３６、２３７によってニップ部、つまり２次転写装置２３１と転写ベルト２２６との当接部に給送される。なお、その際２次転写装置２３１は、転写ローラ脱着ユニット２５０によって転写ベルト２２６に当接されている。転写ベルト２２６上に形成されたトナー像は、このニップ部で記録材上に転写される。その後、トナー像が転写された記録材は、定着装置２３４でトナー像が熱定着されて装置外へ排出される。
【００１９】
カセット２４０、２４１及び手差し給紙部２５３は、それぞれ記録材の有無を検知するためのシートなし検知センサ２４３、２４４、２４５を備える。また、カセット２４０、２４１及び手差し給紙部２５３は、それぞれ記録材のピックアップ不良を検知するための給紙センサ２４７、２４８、２４９を備える。
【００２０】
ここで、画像形成部３００による画像形成動作について説明する。画像形成が開始されると、カセット２４０、２４１及び手差し給紙部２５３に格納された記録材は、ピックアップローラ２３８、２３９、２５４により１枚毎に給紙ローラ対２３５に搬送される。記録材は、給紙ローラ対２３５によりレジストローラ２５５へと搬送されると、その直前のレジストセンサ２５６により記録材の通過が検知される。
【００２１】
レジストセンサ２５６により記録材の通過が検知された時点で、本実施形態では所定の時間が経過した後に一端搬送動作を中断する。その結果、記録材は停止しているレジストローラ２５５に突き当たり搬送が停止されるが、その際記録材の進行方向端部が搬送経路に対して垂直になるように搬送位置が固定され、記録材の搬送方向が搬送経路に対してずれた状態の斜行が補正される。以下では、この処理を位置補正と称する。位置補正は、以降の記録材に対する画像形成方向の傾きを最小化するために必要となる。位置補正後、レジストローラ２５５を起動させることにより、記録材は、２次転写装置２３１へ供給される。なお、レジストローラ２５５は、駆動源に結合され、クラッチによって駆動が伝えられることで回転駆動を行う。
【００２２】
次に、一次帯電装置２２１に電圧を印加して感光体２２５の表面を予定の帯電部電位で一様にマイナス帯電させる。続いて、帯電された感光体２２５上の画像部分が所定の露光部電位になるようにレーザスキャナ部からなる露光装置２１８で露光を行い潜像が形成される。露光装置２１８はプリンタ制御Ｉ／Ｆ２１５を介してコントローラ４６０より送られてくる画像データに基づいてレーザ光をオン、オフすることによって画像に対応した潜像を形成する。
【００２３】
また、現像装置２２３の現像ローラには各色毎に予め設定された現像バイアスが印加されており、上記潜像は、現像ローラの位置を通過する際にトナーで現像され、トナー像として可視化される。トナー像は、転写装置２２０により転写ベルト２２６に転写され、さらに２次転写装置２３１で、給紙部より搬送された記録材に転写された後、レジスト後搬送パス２６８を通過し、定着搬送ベルト２３０を介して、定着装置２３４へと搬送される。
【００２４】
定着装置２３４では、まずトナーの吸着力を補って画像乱れを防止するために、定着前帯電器２５１、２５２で帯電され、さらに定着ローラ２３３でトナー画像が熱定着される。その後、記録材は、排紙フラッパ２５７により排紙パス２５８側に搬送パスが切り替えられることにより、排紙ローラ２７０によってそのまま排紙トレイ２４２に排紙される。
【００２５】
感光体２２５上に残留したトナーは、クリーナ装置２２２で除去、回収される。最後に、感光体２２５は、除電装置２７１で一様に０ボルト付近まで除電されて、次の画像形成サイクルに備える。
【００２６】
画像形成装置１０００によるカラーの画像形成開始タイミングは、Ｙ、Ｍ、Ｃ、Ｋの同時転写であるため転写ベルト２２６上の任意の位置に画像形成を行うことが可能である。しかし、感光体２２５Ｙ、Ｍ、Ｃ上のトナー像を転写する位置のずれ分をタイミング的にシフトさせながら画像形成開始タイミングを決定する必要がある。
【００２７】
なお、画像形成部３００においては、記録材を連続的にカセット２４０、２４１及び手差し給紙部２５３より給送させることが可能である。この場合、先行する記録材のシート長を考慮し、記録材が重なり合わないような最短の間隔でカセット２４０、２４１及び手差し給紙部２５３からの給紙を行う。上述したように、位置補正後に、レジストローラ２５５を起動させることにより、記録材は２次転写装置２３１へ供給されるが、２次転写装置２３１に到達すると、再びレジストローラ２５５が一時停止される。これは、後続の記録材に対して先行する記録材と同様に位置補正を行うためである。
【００２８】
次に、記録材の裏面に画像を形成する場合の動作について詳細に説明する。記録材の裏面に画像を形成する際には、まず記録材の表面への画像形成が先行して実行される。表面のみの画像形成であれば、定着装置２３４でトナー像が熱定着された後に、そのまま排紙トレイ２４２に排紙される。一方、引き続き裏面の画像形成を行なう場合、センサ２６９で記録材が検知されると、排紙フラッパ２５７により裏面パス２５９側に搬送パスが切り替えられ、それに併せた反転ローラ２６０の回転駆動により記録材が両面反転パス２６１に搬送される。その後、記録材は、送り方向幅の分だけ両面反転パス２６１に搬送された後に反転ローラ２６０の逆回転駆動により進行方向が切り替えられ、表面に画像形成された画像面を下向きにして両面パス搬送ローラ２６２の駆動により両面パス２６３に搬送される。
【００２９】
続いて、記録材は、両面パス２６３を再給紙ローラ２６４に向かって搬送されると、その直前の再給紙センサ２６５により通過が検知される。再給紙センサ２６５により記録材の通過が検知されると、本実施形態では所定の時間が経過した後に一端搬送動作を中断する。その結果、記録材は、停止している再給紙ローラ２６４に突き当たり搬送が一時停止されるが、その際記録材の進行方向端部が搬送経路に対して垂直になるように位置が固定され、記録材の搬送方向が再給紙パス内の搬送経路に対してずれる斜行が補正される。以下では、この処理を再位置補正と称する。
【００３０】
再位置補正は、以降の記録材裏面に対する画像形成方向の傾きを最小化するために必要となる。再位置補正後、再給紙ローラ２６４を起動させることにより、記録材は、表裏が逆転した状態で再度給紙パス２６６上に搬送される。その後の画像形成動作については、上述した表面の画像形成動作と同じであるためここでは省略する。このように表裏両面に画像形成された記録材は、そのまま排紙フラッパ２５７より排紙パス２５８側に搬送パスが切り替えられることにより、排紙トレイ２４２に排紙される。
【００３１】
なお、本画像形成部３００においては、両面印刷時においても、記録材の連続給送が可能である。しかしながら、記録材への画像形成や形成されたトナー像の定着などを行うための装置は１系統しか有していないため、表面への印刷と裏面への印刷を同時に行うことはできない。したがって、両面印刷時においては、画像形成部３００に対し、カセット２４０、２４１及び手差し給紙部２５３からの記録材と、裏面印刷のために反転させて画像形成部に再度給送された記録材とは交互に画像形成されることとなる。
【００３２】
本画像形成部３００は、図２に示す各制御負荷を、後述する搬送モジュールＡ２８０、搬送モジュールＢ２８１、作像モジュール２８２、定着モジュール２８３という４つの制御ブロックに分けて各々が自律的に制御されている。さらに、これらの４つの制御ブロックを統括して画像形成装置として機能させるためのマスタモジュール２８４を有する。以下では、各モジュールの制御構成について図３を用いて説明する。
【００３３】
本実施形態において、マスタモジュール２８４に備えられるマスタＣＰＵ（マスタ制御部）１００１は、プリンタ制御Ｉ／Ｆ２１５を介してコントローラ４６０より送られる指示及び画像データに基づいて画像形成装置１０００の全体を制御する。また、画像形成を実行するための搬送モジュールＡ２８０、搬送モジュールＢ２８１、作像モジュール２８２、及び定着モジュール２８３は、各機能を制御するサブマスタＣＰＵ（サブマスタ制御部）６０１、９０１、７０１、８０１を備える。サブマスタＣＰＵ６０１、９０１、７０１、８０１はマスタＣＰＵ１００１により制御される。さらに、各機能モジュールは、さらに、各機能を実行するための制御負荷を動作させるためのスレーブＣＰＵ（スレーブ制御部）６０２、６０３、６０４、６０５、９０２、９０３、７０２、７０３、７０４、７０５、７０６、８０２、８０３を備える。スレーブＣＰＵ６０２、６０３、６０４、６０５はサブマスタＣＰＵ６０１に、スレーブＣＰＵ９０２、９０３はサブマスタＣＰＵ９０１に、スレーブＣＰＵ７０２、７０３、７０４、７０５、７０６はサブマスタＣＰＵ７０１に、スレーブＣＰＵ８０２、８０３はサブマスタＣＰＵ８０１に制御される。
【００３４】
図３に示すように、マスタＣＰＵ１００１と複数のサブマスタＣＰＵ６０１、７０１、８０１、９０１は共通のネットワーク型通信バス（第１信号線）１００２によってバス接続される。サブマスタＣＰＵ６０１、７０１、８０１、９０１同士の間もネットワーク型通信バス（第１信号線）１００２によってバス接続される。なお、マスタＣＰＵ１００１と複数のサブマスタＣＰＵ６０１、７０１、８０１、９０１はリング接続されるものでもよい。サブマスタＣＰＵ６０１は、さらに、高速シリアル通信バス（第２信号線）６１２、６１３、６１４、６１５を介して、複数のスレーブＣＰＵ６０２、６０３、６０４、６０５のそれぞれと１対１接続（ピアツーピア接続）されている。同様に、サブマスタＣＰＵ７０１は、高速シリアル通信バス（第２信号線）７１１、７１２、７１３、７１４、７１５を介して、それぞれスレーブＣＰＵ７０２、７０３、７０４、７０５、７０６と接続される。サブマスタＣＰＵ８０１は、高速シリアル通信バス（第２信号線）８０８、８０９を介して、それぞれスレーブＣＰＵ８０２、８０３と接続される。サブマスタＣＰＵ９０１は、高速シリアル通信バス（第２信号線）９０９、９１０を介して、それぞれスレーブＣＰＵ９０２、９０３と接続される。ここで、高速シリアル通信バスは、短距離高速通信に用いられる。
【００３５】
本実施形態に係る画像形成装置１０００において、タイミングに依存した応答性が必要とされる制御に関しては、各サブマスタＣＰＵに統括された機能モジュール内で実現されるように機能分割されている。そのため、末端の制御負荷を駆動するための各スレーブＣＰＵと各サブマスタＣＰＵとの間の通信は、応答性のよい高速シリアル通信バスによって接続されている。つまり、上記第２信号線には、上記第１信号線よりもデータ転送のタイミング精度が高い信号線が用いられる。
【００３６】
一方、サブマスタＣＰＵ６０１、７０１、８０１、９０１とマスタＣＰＵ１００１との間では、精密な制御タイミングを必要としない、画像形成動作の大まかな処理の流れを統括するようなやり取りだけが行われる。例えば、マスタＣＰＵ１００１はサブマスタＣＰＵに、画像形成前処理開始、給紙開始、画像形成後処理開始といった指示を出す。また、マスタＣＰＵ１００１はサブマスタＣＰＵに、コントローラ４６０から指示されたモード（例えばモノクロモードや両面画像形成モードなど）に基づいた指示を画像形成開始の前に出す。サブマスタＣＰＵ６０１、７０１、８０１、９０１のそれぞれの間でも、精密なタイミング制御を必要としないやり取りだけが行われる。すなわち、画像形成装置の制御を、相互に精密なタイミング制御を必要としない制御単位に分け、それぞれのサブマスタＣＰＵがそれぞれの制御単位を精密なタイミングで制御する。これにより、本画像形成装置１０００では、通信トラフィックを最小限に抑え、低速で安価なネットワーク型通信バス１００２で接続することを可能としている。なお、マスタＣＰＵ、サブマスタＣＰＵ、及びスレーブＣＰＵについては、実装される制御基板が必ずしも一律である必要はなく、装置実装上の事情に合わせて可変的に配置させることが可能である。
【００３７】
次に、図４を参照して、本実施形態における具体的なマスタＣＰＵ、サブマスタＣＰＵ、スレーブＣＰＵの基板構成上の配置について説明する。本実施形態によれば、図４に示すように、様々な制御基板の構成を採用することができる。例えば、サブマスタＣＰＵ６０１とスレーブＣＰＵ６０２、６０３、６０４、６０５とは、同一の基板上に実装されている。また、サブマスタＣＰＵ７０１及びスレーブＣＰＵ７０２、７０３、７０４、又は、サブマスタＣＰＵ８０１及びスレーブＣＰＵ８０２、８０３のように、サブマスタＣＰＵと個々のスレーブＣＰＵが独立の基板として実装されてもよい。また、スレーブＣＰＵ７０５、７０６のように一部のスレーブＣＰＵが同一の基板上に実装されてもよい。また、サブマスタＣＰＵ９０１及びスレーブＣＰＵ９０２のように、サブマスタＣＰＵとスレーブＣＰＵの一部だけが同一基板上に配置されてもよい。
【００３８】
＜各制御モジュールの構成＞
次に、図５及び図６を参照して、各制御モジュールに関する機能と構成について詳細に説明する。図５に示す搬送モジュールＡ２８０は、カセット２４０、２４１及び手差し給紙部２５３に格納された記録材を停止したレジストローラ２５５のニップ部に突き当てるまでの給紙制御（給送機能）を司っている。搬送モジュールＡ２８０は、給紙制御を統括的に制御するサブマスタＣＰＵ６０１と、各制御負荷の駆動を行うスレーブＣＰＵ６０２、６０３、６０４、６０５とを含む。また、各スレーブＣＰＵには、直接制御される制御負荷群が接続されている。
【００３９】
スレーブＣＰＵ６０２は、カセット２４０に関連したピックアップローラ２３８を駆動させるための駆動源モータ６０６、シートなし検知センサ２４３、及び給紙センサ２４７を制御負荷とし、給紙パス２６６に記録材を引き渡すまでの制御を行う。スレーブＣＰＵ６０３は、カセット２４１に関連したピックアップローラ２３９を駆動させるための駆動源モータ６０７、シートなし検センサ２４４、給紙センサ２４８を制御負荷とし、給紙パス２６６に記録材を引き渡すまでの制御を行う。スレーブＣＰＵ６０４は、手差し給紙部２５３に関連したピックアップローラ２５４を駆動させるための駆動源モータ６０８、シートなし検センサ２４５、給紙センサ２４９を制御負荷とし、給紙パス２６６に記録材を引き渡すまでの制御を行う。スレーブＣＰＵ６０５は、給紙ローラ対２３５、２３６、２３７を駆動させるための駆動源モータ６０９、６１０、６１１、レジストセンサ２５６を制御負荷とする。また、スレーブＣＰＵ６０５は、これらの制御負荷を制御して、カセット２４０、２４１、手差し給紙部２５３から引き渡された記録材をレジストローラ２５５のニップ部に突き当てるまで搬送し、一時停止させるまでの制御を行う。なお、本実施形態では、サブマスタＣＰＵ６０１とスレーブＣＰＵ６０２、６０３、６０４，６０５は各々独立の高速シリアル通信バス６１２、６１３、６１４、６１５により１対１で対向接続されている。
【００４０】
図６に示す搬送モジュールＢ２８１は、定着モジュール２８３により画像定着後の記録材を引き受け、画像形成部３００の外部に排紙するまでの排紙制御（排出機能）、又は裏面印刷を行うために記録材の表裏を反転させて改めて搬送モジュールＡ２８０に引き渡すまでの裏面反転制御（反転機能）を司っている。搬送モジュールＢ２８１は、排紙制御及び裏面反転制御を統括的に制御するサブマスタＣＰＵ９０１と、各制御負荷を駆動するスレーブＣＰＵ９０２、９０３とを含む。また、各スレーブＣＰＵには、直接制御される制御負荷群が接続されている。
【００４１】
スレーブＣＰＵ９０２は、排紙フラッパ２５７を切り替えるためのソレノイド９０４、排紙ローラ２７０を駆動させるための駆動源モータ９０５、反転ローラ２６０を駆動させるための駆動源モータ９０６、センサ２６９を制御負荷とする。スレーブＣＰＵ９０２は、これらの制御負荷を制御し、定着後の搬送パスから記録材を機外に排出するか、又は両面反転パス２６１に引き渡すまでの制御を行う。スレーブＣＰＵ９０３は、両面パス搬送ローラ２６２を駆動させるための駆動源モータ９０７、再給紙ローラ２６４を駆動させるための駆動源モータ９０８、再給紙センサ２６５を制御負荷とする。スレーブＣＰＵ９０３は、これらの制御負荷を制御し、反転パスより引き渡された記録材を再度給紙パス２６６に引き渡すまでの制御を行う。なお、本実施形態では、サブマスタＣＰＵ９０１とスレーブＣＰＵ９０２、９０３は、各々独立の高速シリアル通信バス９０９、９１０により１対１で対向接続されている。
【００４２】
本実施形態においては、上述した４つのサブモジュールの自律的な動作を組み合わせることによって記録材への画像形成制御を実現している。しかし、実際の画像形成動作は給紙段／用紙サイズの選択や、片面／両面印刷の指定、白黒印刷／カラー印刷の指定などの組み合わせに応じていくつかのパターンに分かれる。操作部１０や、外部Ｉ／Ｆ４６５を介して操作者が予め設定を行うことにより、具体的な指示が入力されるが、その指示に基づいて操作者が所望する動作を実現する上では各モジュールを統合的に動作させるための全体制御が必要となる。本実施形態においては、マスタモジュール２８４におけるマスタＣＰＵ１００１がサブマスタＣＰＵ６０１、７０１、８０１、９０１を統括的に制御する。ここで、マスタＣＰＵ１００１による全体制御の大きな流れは、低速なネットワーク型通信バス１００２を介したマスタＣＰＵ１００１とサブマスタＣＰＵ６０１、７０１、８０１、９０１との間の通信によるコマンドのやり取りにより実現される。さらに、高速シリアル通信バスによるサブマスタＣＰＵ６０１、７０１、８０１、９０１とスレーブＣＰＵ６０２、６０３、６０４、６０５、７０２、７０３、７０４、７０５、７０６、８０２、８０３、９０２、９０３との間の対向通信によるコマンドのやり取りによって実現される。
【００４３】
＜クロック補正処理＞
本実施形態における各ＣＰＵは、それぞれが個別の内部クロック発振器によって駆動される。なお、各内蔵クロック発振器は、同一のクロック信号の周波数で動作するものとする。しかし、同一の動作周波数で動作させようとした場合であっても、それぞれの内部クロック発振器の個体差によって誤差が生じてくる。その結果、複数のＣＰＵが個別にステッピングモータなどのアクチュエータを制御する場合、内蔵クロック発振器の誤差により、紙搬送を制御するステッピングモータ間の速度に誤差が生じ、紙の引っ張り合いや撓みなどが生じてしまう。特に、本実施形態のように、複数のスレーブＣＰＵでモータを回転させて１枚の用紙を搬送する場合、速度差による用紙の撓みや座屈が発生したり、用紙の引っ張り合いによるモータの脱調、さらには転写部における速度差がそのまま画像不良の原因となる。また、時間計測時においても内蔵クロック発振器のズレは制御周期や制御タイミングに直接影響するため、紙詰まりや画像不良の原因となってしまう。即ち、精度が悪くかつ個体差がある内蔵クロック発振器によるクロック信号の周波数による影響を低減し、上記不具合が発生しないように補正する必要がある。そこで、本実施形態では、各ＣＰＵを駆動するクロック信号の周波数の誤差による制御誤差を低減するために、クロック補正処理を実行する。
【００４４】
＜サブマスタＣＰＵとスレーブＣＰＵとの接続例＞
まず、図７を参照して、サブマスタＣＰＵとスレーブＣＰＵとの接続について説明する。図７には、サブマスタＣＰＵ６０１とスレーブＣＰＵ６０２との接続の一例を示す。なお、以下では、サブマスタＣＰＵ（上位層制御部）とスレーブＣＰＵ（下位層制御部）との間で本発明を適用する例について説明する。しかし、本発明は、以下で説明する両制御部の制御が反対であってもよく、さらには、サブマスタＣＰＵ間、又は、スレーブＣＰＵ間においても適用することができる。即ち、本発明は、第１制御部と第２制御部との間で適用可能である。つまり、本発明は、複数の制御部の間で発生する制御誤差の影響を低減するものである。
【００４５】
サブマスタＣＰＵ６０１は内蔵クロック発振器（第１内蔵クロック発振器）６５６に基づいて動作する。また、タイマ６５５とシリアル通信部６５４もまた内蔵クロック発振器６５６のクロックに基づいて動作している。シリアル通信部６５４は送信ピン６５０と受信ピン６５１を用いて外部と通信を行う。また、タイマ６５５は、コンペアマッチ出力ピン６５２とインプットキャプチャ入力ピン６５３を有する。タイマ６５５は、内蔵クロック発振器６５６のクロックをカウントするもので、サブマスタＣＰＵ６０１によってカウント値がリセットされる。
【００４６】
スレーブＣＰＵ６０２は内蔵クロック発振器（第２内蔵クロック発振器）６６６に基づいて動作する。当該クロックはタイマ６６５とシリアル通信部６６４に供給される。シリアル通信部６６４は送信ピン６６０と受信ピン６６１を有し、これらはサブマスタＣＰＵ６０１の受信ピン６５１と送信ピン６５０にケーブルによって接続されている。また、タイマ６６５は、コンペアマッチ出力ピン６６２とインプットキャプチャ入力ピン６６３を有する。タイマ６６５は、内蔵クロック発振器６６６のクロックをカウントするもので、スレーブＣＰＵ６０２によってカウント値がリセットされる。したがって、本実施形態によれば、サブマスタＣＰＵ６０１のシリアル通信部６５４が開始通知手段として機能し、スレーブＣＰＵ６０２のシリアル通信部６６４が開始応答手段として機能する。
【００４７】
また、タイマ６６５はコンペアマッチ出力ピン６５２とインプットキャプチャ入力ピン６６３を有する。インプットキャプチャ入力ピン６６３は、図７に示すように、サブマスタＣＰＵ６０１のコンペアマッチ出力ピン６５２とパルス信号を送信するための専用の信号線で接続されている。つまり、本実施形態によれば、サブマスタＣＰＵ６０１のコンペアマッチ出力ピン６５２が信号送信手段として機能し、スレーブＣＰＵ６０２のインプットキャプチャ入力ピン６６３が信号受信手段として機能する。
【００４８】
＜コンペアマッチ出力＞
次に、図８及び図９を参照して、サブマスタＣＰＵ６０１のタイマ機能を用いたコンペアマッチ出力について説明する。コンペアマッチ出力とは、サブマスタＣＰＵ６０１がスレーブＣＰＵ６０２に対して、クロック補正処理を実行するための予め定められたクロック数に応じたパルス信号を生成し、上記専用の信号線を介して出力する動作を示す。図８は、タイマカウンタの模式図を示す。１５００はタイマカウント値を示す。１５０２はコンペアマッチ出力ピン６５２に出力される信号を示し、立上がり、立下がりの両エッジでサブマスタＣＰＵ６０１に対して割り込み信号が発生する仕組みとなっている。タイマ機能を起動すると、タイマ６５５は、所定のカウント値Ｔ１（１５０１）までカウントアップを続け、カウント値Ｔ１（１５０１）に到達すると割り込み処理を開始する仕組みとなる。また、図８の１５０２は、タイマカウント値に対応するコンペアマッチ出力を示す。
【００４９】
図９は、タイマカウント値が所定のカウント値Ｔ１に到達すると実行される割り込み処理の制御フローを示す。当該割り込み処理は、サブマスタＣＰＵ６０１によって統括的に制御される。
【００５０】
割り込み処理が発生すると、Ｓ１６０１において、サブマスタＣＰＵ６０１は、タイマカウントをクリアし、Ｓ１６０２でコンペアマッチ出力ピン６５２にトグル出力を実施する。つまり、タイマカウント値がＴ１に到達する毎に、タイマカウント値がリセットされるとともに、コンペアマッチ出力が反転される。続いて、Ｓ１６０３において、サブマスタＣＰＵ６０１は、予め定められたクロック数に相当する所定出力回数Ｎのトグル出力を実施したか否かを判定し、出力した場合はＳ１６０５に出力終了フラグＥ１をオンに設定し処理を終了する。一方、所定回数Ｎの出力が終わっていなければそのまま処理を終了する。これにより、サブマスタＣＰＵ６０１は、予め定められたクロック数に応じたパルス信号を内蔵クロック発振器６５６によって駆動されるタイマ６５５を用いて生成し、上記専用の信号線を介してスレーブＣＰＵ６０２に出力する。
【００５１】
このように、本実施形態ではタイマカウントと割り込みを使用して、図８に示すコンペアマッチ出力１５０２の出力を実現している。また、より出力精度を向上させるために、割り込み処理を使用せずＣＰＵの高機能タイマを用いてコンペアマッチ出力ピンからトグル出力を実現してもよい。
【００５２】
＜インプットキャプチャ入力＞
次に、図１０及び図１１を参照して、スレーブＣＰＵ６０２のタイマ機能を用いたインプットキャプチャ入力について説明する。インプットキャプチャ入力とは、上記コンペアマッチ出力において出力されたパルス信号をスレーブＣＰＵ６０２が上記専用の信号線を介して受信する動作を示す。図１０は、タイマカウントの模式図を示す。１７０１はタイマカウント値を示す。１７０２はインプットキャプチャ入力ピン６６３に入力される信号であり、立上りエッジ及び立下りエッジでスレーブＣＰＵ６０２に対して割り込み信号が発生する仕組みとなっている。
【００５３】
図７に示すように、インプットキャプチャ入力ピン６６３は対象となるサブマスタＣＰＵ６０１のコンペアマッチ出力ピン６５２と接続されている。図１１は、インプットキャプチャ入力信号１７０２に立上りエッジ及び立下りエッジが発生すると実行される割り込み処理の制御フローを示す。当該割り込み処理は、スレーブＣＰＵ６０２によって統括的に制御される。
【００５４】
割り込み処理が発生すると、Ｓ１８０１において、スレーブＣＰＵ６０２は、タイマ６６５のカウント値Ｔ２を読み出し、Ｓ１８０２にてタイマカウンタをクリアする。続いて、Ｓ１８０３において、スレーブＣＰＵ６０２は、インプットキャプチャ入力信号に所定回数Ｎのエッジが入力された否かを判定し、所定回数Ｎを超えていればＳ１８０４に進み、入力終了フラグＥ２をオンに設定して処理を終了する。一方、所定回数Ｎの入力が無ければそのまま処理を終了する。上述の処理により、スレーブＣＰＵ６０２は、サブマスタＣＰＵ６０１から出力されたパルス信号（コンペアマッチ出力）のパルス幅を、内蔵クロック発振器６６６によって駆動されるタイマ６６５により計測する。なお、上記パルス幅とは、内蔵クロック発振器により出力される複数のクロック信号の信号幅に相当する。
【００５５】
このように、本実施形態ではタイマカウントと割り込みを使用して、図１０に示すインプットキャプチャ入力信号１７０２のパルス幅を計測している。また、より計測精度を向上させるために、割り込み処理を使用せずＣＰＵの高機能タイマを用いて自動的にパルス幅を計測してもよい。
【００５６】
＜補正手順＞
次に、図１２を参照して、サブマスタＣＰＵ６０１におけるクロック補正処理の制御手順について説明する。ここでは、一例として、サブマスタＣＰＵ６０１とスレーブＣＰＵ６０２との間のクロック補正処理について説明する。クロック補正処理が開始されると、Ｓ１９０１において、サブマスタＣＰＵ６０１は、スレーブＣＰＵ６０２に対してクロック補正処理の開始通知を行う。ここで通知される内容を表１に示す。
【００５７】
【表１】
【００５８】
ＣＰＵ動作周波数はサブマスタＣＰＵ６０１の動作周波数であり、タイマ動作周波数はサブマスタＣＰＵ６０１有するタイマ機能の動作周波数である。このように、通知内容としてタイマ動作周波数の情報を設けた理由は、サブマスタＣＰＵ６０１の動作周波数と周辺回路であるタイマの動作周波数が異なるケースを想定しているためである。カウンタ分周期はタイマカウンタの１カウントアップする周波数を決定するための値である。また基準パルス幅はコンペアマッチ出力波形のトグル幅である。また、基準パルス幅は、内蔵クロック発振器から出力される、予め定められたクロック数に相当するクロック信号の信号幅である。本実施形態ではサブマスタＣＰＵ６０１の動作周波数と、タイマ動作周波数とが共に２０ＭＨｚ、カウンタ分周期が１／１φ（即ち、２０ＭＨｚ）、基準パルス幅が０ｘＦＦ、測定回数を１０回としている。
【００５９】
Ｓ１９０２において、サブマスタＣＰＵ６０１は、スレーブＣＰＵ６０２からＡＣＫを受信したか否かを判定する。ＡＣＫを受信したら、Ｓ１９０３に進み、ＡＣＫの内容に基づいて、スレーブＣＰＵ６０２がクロック補正処理を開始可能か否かを判定する。ここで、スレーブＣＰＵ６０２からクロック補正処理の開始不可が通知された場合は、処理を終了する。
【００６０】
一方、クロック補正処理の開始可能が通知された場合はＳ１９０４に進み、サブマスタＣＰＵ６０１は、コンペアマッチ出力ピン６５２にトグル出力を開始する。したがって、本実施形では、図１４に示すように１周期が３．２６４ｍｓｅｃのトグル波形がコンペアマッチ出力波形２１００として出力される。続いて、Ｓ１９０５において、サブマスタＣＰＵ６０１は、出力終了フラグＥ１がオンに設定されているか否かを判定し、設定されていればＳ１９０６に進み、クロック補正処理の終了通知をスレーブＣＰＵ６０２に対して通知し、Ｓ１９０７でＡＣＫを待って処理を終了する。一方、Ｓ１９０５で出力終了フラグＥ１がオンに設定されていなければ、オンに設定されるまでＳ１９０５の判定を定期的に繰り返す。
【００６１】
次に、図１３を参照して、スレーブＣＰＵ６０２におけるクロック補正処理の制御手順について説明する。ここでは、図１２のサブマスタＣＰＵ６０１の処理に対応するスレーブＣＰＵ６０２の処理について説明する。クロック補正処理の開始通知をサブマスタＣＰＵ６０１から受信すると、Ｓ２００１において、スレーブＣＰＵ６０２は、クロック補正処理を開始することが可能な状態であるか否かを判定する。ここで、クロック補正処理の開始が不可能であればＳ２００８に進み、スレーブＣＰＵ６０２は、サブマスタＣＰＵ６０１に対してクロック補正処理の開始不可通知を行い、処理を終了する。ここで、クロック補正処理の開始が不可能な状態とは、例えば、インプットキャプチャ入力波形計測用のタイマ資源を他の動作で使用している場合等である。
【００６２】
一方、クロック補正処理の開始が可能であれば、Ｓ２００２に進み、スレーブＣＰＵ６０２は、サブマスタＣＰＵ６０１に対してクロック補正処理の開始可能通知及びＡＣＫの送信を行いＳ２００３に進む。Ｓ２００３において、スレーブＣＰＵ６０２は、インプットキャプチャ入力を開始する。続いて、Ｓ２００４において、スレーブＣＰＵ６０２は、入力終了フラグＥ２がオンに設定されているか否かを判定し、オフであればＳ２００４の判定を定期的に繰り返す。一方、オンに設定されていれば、Ｓ２００５に進み、スレーブＣＰＵ６０２は、補正係数αを算出をする。補正係数αの算出は以下のようになる。
【００６３】
補正係数α ＝ 基準パルス幅／カウント値Ｔ２
つまり、補正係数αは、サブマスタＣＰＵ６０１から出力されるパルス信号のパルス幅（即ち、予め定められたクロック数のクロック信号における信号幅に相当する。）を、スレーブＣＰＵ６０２で計測したパルス幅で除算することにより導出される。１計測につき補正係数αを求め、測定回数分の平均を取ることによって最終的な補正係数αが求まる。本実施形態では、
補正係数α ＝ ０ｘＦＦ００（６５２８０ｄｅｃ）／カウント値Ｔ２
となる。したがって、例えば、カウント値Ｔ２が６２０１６の場合は補正係数αは１．０５となる。
【００６４】
これはサブマスタＣＰＵ６０１の内蔵クロック発振器がスレーブＣＰＵ側の内蔵クロック発振器に対して１０５％の速度、即ち、スレーブＣＰＵ６０２はサブマスタＣＰＵ６０１よりも５％遅いことを意味している。つまり、スレーブＣＰＵ６０２の実質的な動作周波数は、
２０ＭＨｚ×０．９５ ＝ １９ＭＨｚ
となる。
【００６５】
したがって、スレーブＣＰＵ６０２は、モータ駆動の速度や時間計測においてタイマを使用する場合に、補正係数αを掛けた値を用いることによって内蔵クロック発振器の誤差による速度や制御誤差を補正することが可能となる。補正係数αを算出すると、Ｓ２００６において、スレーブＣＰＵ６０２は、クロック補正処理の終了通知を待ち、受信するとＳ２００８に進み、ＡＣＫをサブマスタＣＰＵ６０１に返し、処理を終了する。
【００６６】
また、上記クロック補正処理を各サブマスタＣＰＵとスレーブＣＰＵとの間で実施することによって、スレーブＣＰＵの内蔵クロック発振器のズレが制御元となるサブマスタＣＰＵの内蔵クロック発振器に全て揃うことになる。したがって、各スレーブＣＰＵ間における紙搬送を制御するステッピングモータ間の速度誤差を補正することが可能となる。
【００６７】
次に、図１５を参照して、本実施形態における動作概略について説明する。Ｓ１９０４においてトグル出力が開始されるとサブマスタＣＰＵ６０１のタイマは、２２００に示すように、カウントを開始する。当該カウントはカウント分周期が１／１φとなるため、サブマスタＣＰＵ６０１の動作クロック２２０７の１クロック毎に１カウントアップする。本実施形態では、サブマスタＣＰＵ６０１の動作周波数は２０ＭＨｚであるため、１クロック５０ｎｓｅｃとなる。カウント値２２００が所定カウント値Ｔ１（２２０２）に到達すると（本実施形では０ｘＦＦ００カウント、サブマスタＣＰＵ６０１に割り込みが発生し図９のフローチャートが実行され、トグル出力２２０３が出力される。
【００６８】
スレーブＣＰＵ６０２は、トグル出力２２０３のエッジ２２０４を検知すると、図１１に示す割り込み処理を開始する。ここで、トグル出力のエッジ２２０４以前は、Ｓ２００３のタイマカウントがフリーランモードで動作されている。また、スレーブＣＰＵ６０２のカウントアップはスレーブＣＰＵ６０２動作周波数２２０８によって動作する。
【００６９】
また、トグル出力２２０３のエッジ２２０９が発生すると、スレーブＣＰＵ６０２は、図１１に示す割り込み処理を同様に実行する。これによって、期間２２０５、２２０６のカウント値Ｔ２の計測が実現する。カウント値Ｔ２の計測が終了すると、サブマスタＣＰＵ６０１から予め通知されている基準パルス幅（ここでは、０ｘＦＦ００）を用いて、スレーブＣＰＵ６０２は、自身の動作周波数の補正係数αを算出する。
【００７０】
＜補正係数αの適用例＞
次に、補正係数αの適用方法について説明する。ここでは、スレーブＣＰＵ６０２の補正係数αが１．０５の場合を想定する。まず、モータの回転速度の制御に補正係数αを適用する方法ついて説明する。スレーブＣＰＵ６０２が最終的に回転させるモータの速度は以下で求まる。
【００７１】
最終モータ速度 ＝ 目標モータ速度×補正係数α
即ち、２００ｍｍ／ｓｅｃで回転する指示がサブマスタＣＰＵ６０１から通知されると、スレーブＣＰＵ６０２は、２１０ｍｍ／ｓｅｃで回転するように制御することによって、サブマスタＣＰＵが求める２００ｍｍ／ｓｅｃと同じ速度となる。
【００７２】
次に、タイマ等を用いて時間計測の制御に補正係数αを適用する方法について説明する。スレーブＣＰＵ６０２が最終的に計測する時間は以下で求まる。
【００７３】
最終計時時間 ＝ 目標時間×（１−（補正係数α−１））
即ち、１００ｍｓｅｃを計測する場合、スレーブＣＰＵ６０２は、実際には９５ｍｓｅｃ計測することによってサブマスタＣＰＵ６０１が１００ｍｓｅｃの時間計測するのと同等の結果となる。
【００７４】
以上説明したように、本実施形態に係る画像形成装置は、分散制御を実現するために、それぞれが内蔵クロック発振器によって駆動される第１制御部及び第２制御部を備える。また、第１制御部は、予め定められたクロック数に応じたパルス信号を自身の内蔵クロック発振器を用いて駆動するタイマを用いて生成し、第２制御部の出力する。また、第２制御部は、第１制御部から出力されたパルス信号のパルス幅を、自身の内蔵クロック発振器を用いて駆動するタイマを用いて計測し、上記予め定められたクロック数に相当するパルス幅と、計測したパルス幅を用いて補正係数を算出する。さらに、第２制御部は、算出した補正係数を用いて、制御対象となる負荷を制御する。これにより、本実施形態に係る画像形成装置は、複数の制御部により分散制御システムを実現するとともに、各制御部におけるクロック信号の周波数の個体差による制御誤差を容易な構成で低減することができる。
【特許請求の範囲】
【請求項１】
第１内蔵クロック発振器によって駆動される第１制御部と、
第２内蔵クロック発振器によって駆動される第２制御部と、を備え、
前記第１制御部は、
前記第１内蔵クロック発振器によって駆動するタイマを用いて、予め定められたクロック数に応じたパルス信号を生成し、生成した前記パルス信号を前記第２制御部に送信する信号送信手段を備え、
前記第２制御部は、
前記信号送信手段によって送信される前記パルス信号を受信する信号受信手段と、
前記第２内蔵クロック発振器によって駆動するタイマを用いて、前記信号受信手段によって受信した前記パルス信号のパルス幅を計測する計測手段と、
前記予め定められたクロック数に相当するパルス幅と、前記計測手段によって計測されたパルス幅とを用いて補正係数を算出する算出手段と、
前記算出された補正係数を用いて負荷を制御する制御手段と
を備えることを特徴とする画像形成装置。
【請求項２】
前記第１制御部は、
前記第１内蔵クロック発振器及び前記第２内蔵クロック発振器から出力されるクロック信号の周波数の誤差による前記負荷の制御への影響を低減するクロック補正処理の開始を前記第２制御部に通知する開始通知手段をさらに備え、
前記第２制御部は、
前記開始通知を受信すると、前記クロック補正処理が開始可能か否かを示す情報を、前記第１制御部に応答する開始応答手段さらに備え、
前記信号送信手段は、
前記開始通知手段による開始通知に対する前記第２制御部からの応答が該第２制御部において前記クロック補正処理の開始が可能であることを示すと、生成した前記パルス信号を前記第２制御部に送信し、
前記信号受信手段は、
前記クロック補正処理が開始されると、前記信号送信手段によって送信される前記パルス信号を受信することを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記開始応答手段は、
前記計測手段が用いる前記タイマが他の処理で用いられている場合は、前記クロック補正処理の開始が不可能であることを示す情報を、前記第１制御部に送信し、
前記計測手段が用いる前記タイマが他の処理で用いられていない場合は、前記クロック補正処理の開始が可能であることを示す情報を、前記第１制御部に送信することを特徴とする請求項２に記載の画像形成装置。
【請求項４】
前記信号送信手段と、前記信号受信手段とは、専用の信号線で接続されていることを特徴とする請求項１乃至３の何れか１項に記載の画像形成装置。
【請求項５】
前記算出手段は、前記予め定められたクロック数に相当するパルス幅を、前記計測手段によって計測されたパルス幅で除算することにより前記補正係数を算出することを特徴とする請求項１乃至４の何れか１項に記載の画像形成装置。
【請求項６】
前記負荷は、記録材を搬送する搬送ローラを駆動するためのモータであり、
前記制御手段は、前記搬送ローラを目標モータ速度に制御する場合に、
最終モータ速度＝目標モータ速度×前記補正係数
によって求まる前記最終モータ速度に前記搬送ローラの速度を制御することを特徴とする請求項１乃至５の何れか１項に記載の画像形成装置。
【請求項７】
前記負荷は、所定の時間を計時する計時手段であり、
前記制御手段は、前記計時手段を用いて目標時間を計時する場合に、
最終計時時間＝目標時間×（１−（前記補正係数−１））
によって求まる前記最終計時時間を前記計時手段を用いて計時することを特徴とする請求項１乃至５の何れか１項に記載の画像形成装置。
【請求項８】
前記第１制御部は、上位層制御部であり、
前記第２制御部は、前記上位層制御部によって制御されるとともに、それぞれが異なる負荷を制御する下位層制御部であることを特徴とする請求項１乃至７の何れか１項に記載の画像形成装置。
【請求項１】
第１内蔵クロック発振器によって駆動される第１制御部と、
第２内蔵クロック発振器によって駆動される第２制御部と、を備え、
前記第１制御部は、
前記第１内蔵クロック発振器によって駆動するタイマを用いて、予め定められたクロック数に応じたパルス信号を生成し、生成した前記パルス信号を前記第２制御部に送信する信号送信手段を備え、
前記第２制御部は、
前記信号送信手段によって送信される前記パルス信号を受信する信号受信手段と、
前記第２内蔵クロック発振器によって駆動するタイマを用いて、前記信号受信手段によって受信した前記パルス信号のパルス幅を計測する計測手段と、
前記予め定められたクロック数に相当するパルス幅と、前記計測手段によって計測されたパルス幅とを用いて補正係数を算出する算出手段と、
前記算出された補正係数を用いて負荷を制御する制御手段と
を備えることを特徴とする画像形成装置。
【請求項２】
前記第１制御部は、
前記第１内蔵クロック発振器及び前記第２内蔵クロック発振器から出力されるクロック信号の周波数の誤差による前記負荷の制御への影響を低減するクロック補正処理の開始を前記第２制御部に通知する開始通知手段をさらに備え、
前記第２制御部は、
前記開始通知を受信すると、前記クロック補正処理が開始可能か否かを示す情報を、前記第１制御部に応答する開始応答手段さらに備え、
前記信号送信手段は、
前記開始通知手段による開始通知に対する前記第２制御部からの応答が該第２制御部において前記クロック補正処理の開始が可能であることを示すと、生成した前記パルス信号を前記第２制御部に送信し、
前記信号受信手段は、
前記クロック補正処理が開始されると、前記信号送信手段によって送信される前記パルス信号を受信することを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記開始応答手段は、
前記計測手段が用いる前記タイマが他の処理で用いられている場合は、前記クロック補正処理の開始が不可能であることを示す情報を、前記第１制御部に送信し、
前記計測手段が用いる前記タイマが他の処理で用いられていない場合は、前記クロック補正処理の開始が可能であることを示す情報を、前記第１制御部に送信することを特徴とする請求項２に記載の画像形成装置。
【請求項４】
前記信号送信手段と、前記信号受信手段とは、専用の信号線で接続されていることを特徴とする請求項１乃至３の何れか１項に記載の画像形成装置。
【請求項５】
前記算出手段は、前記予め定められたクロック数に相当するパルス幅を、前記計測手段によって計測されたパルス幅で除算することにより前記補正係数を算出することを特徴とする請求項１乃至４の何れか１項に記載の画像形成装置。
【請求項６】
前記負荷は、記録材を搬送する搬送ローラを駆動するためのモータであり、
前記制御手段は、前記搬送ローラを目標モータ速度に制御する場合に、
最終モータ速度＝目標モータ速度×前記補正係数
によって求まる前記最終モータ速度に前記搬送ローラの速度を制御することを特徴とする請求項１乃至５の何れか１項に記載の画像形成装置。
【請求項７】
前記負荷は、所定の時間を計時する計時手段であり、
前記制御手段は、前記計時手段を用いて目標時間を計時する場合に、
最終計時時間＝目標時間×（１−（前記補正係数−１））
によって求まる前記最終計時時間を前記計時手段を用いて計時することを特徴とする請求項１乃至５の何れか１項に記載の画像形成装置。
【請求項８】
前記第１制御部は、上位層制御部であり、
前記第２制御部は、前記上位層制御部によって制御されるとともに、それぞれが異なる負荷を制御する下位層制御部であることを特徴とする請求項１乃至７の何れか１項に記載の画像形成装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１１−１９１５５３（Ｐ２０１１−１９１５５３Ａ）
【公開日】平成２３年９月２９日（２０１１．９．２９）
【国際特許分類】
【出願番号】特願２０１０−５８２９８（Ｐ２０１０−５８２９８）
【出願日】平成２２年３月１５日（２０１０．３．１５）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２３年９月２９日（２０１１．９．２９）
【国際特許分類】
【出願日】平成２２年３月１５日（２０１０．３．１５）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]