磁気共鳴イメージング装置
【課題】Ｄ／Ｄ変換するときの累積誤差が大きくなるのを防止することにより、ＭＲＩ画像の画質の低下を防止可能な磁気共鳴イメージング装置を提供する。
【解決手段】Ｎ（＞Ｍ）ビットのデジタルデータを生成したとき、Ｎビットのデジタルデータの下位（Ｎ−Ｍ）ビットを切り捨てることにより、上位Ｍビットのデジタルデータに変換し、切り捨てられた下位（Ｎ−Ｍ）ビットのデジタルデータを変換の度に積算し、積算値が下位（Ｎ−Ｍ）ビットの最大値＋１以上に達した時、積算値から前記下位（Ｎ−Ｍ）ビットの最大値＋１を減算した後、新たに積算し、積算値が下位（Ｎ−Ｍ）ビットの最大値＋１以上に達し、その後に、データ生成部がＮビットのデジタルデータを生成し、上位Ｍビットのデジタルデータに変換したとき、変換されたＭビットのデジタルデータに数値１を加算する。
【解決手段】Ｎ（＞Ｍ）ビットのデジタルデータを生成したとき、Ｎビットのデジタルデータの下位（Ｎ−Ｍ）ビットを切り捨てることにより、上位Ｍビットのデジタルデータに変換し、切り捨てられた下位（Ｎ−Ｍ）ビットのデジタルデータを変換の度に積算し、積算値が下位（Ｎ−Ｍ）ビットの最大値＋１以上に達した時、積算値から前記下位（Ｎ−Ｍ）ビットの最大値＋１を減算した後、新たに積算し、積算値が下位（Ｎ−Ｍ）ビットの最大値＋１以上に達し、その後に、データ生成部がＮビットのデジタルデータを生成し、上位Ｍビットのデジタルデータに変換したとき、変換されたＭビットのデジタルデータに数値１を加算する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、磁気共鳴イメージング装置に関し、特に、デジタルデータをアナログデータに変換し、アナログデータを励磁電流として出力し、励磁電流により磁場の強さを段階的に変化させた傾斜磁場を発生させる傾斜磁場コイルを有する磁気共鳴イメージング装置に関する。
【背景技術】
【０００２】
磁気共鳴イメージング装置において、傾斜磁場と、傾斜磁場に対応する所定範囲の周波数をもつ電磁波とを被検体に加えると、磁場の強さ及び電磁波の周波数に関係する磁気回転比をもつ特定の原子核が共鳴する（ＭＲ現象）。共鳴したときの周波数から例えば水素原子核の位置を特定し、その水素原子核の位置の情報から被検体のＭＲＩ画像を得ることができる。ＭＲ現象は、電磁波の周波数、原子核の種類、磁場の強さに応じて、起きたり、起きなかったりする。磁場の強さＢと、磁気回転比（原子核固有の定数）γと、共鳴周波数ωとの関係は、式（ω＝γＢ）で表すことができる。
【０００３】
例えば、従来の技術としては、Ｎビットのデジタルデータを生成するデータ生成部と、生成されたＮビットのデジタルデータをアナログデータに変換し、アナログデータを励磁電流として出力するＮビットＤ／Ａ変換器と、入力された前記励磁電流により傾斜磁場を発生させる傾斜磁場コイルとを有する磁気共鳴イメージング装置がある。Ｎビットが１６ビットであるとき、１６ビットＤ／Ａ変換器は、高速で安価であるという利点を有する。
【０００４】
Ｄ／Ａ変換器の分解能によって、電流の分解能が決まっている。したがって、１６ビットＤ／Ａ変換器では、より高い電流分解能の要求に対応できない。
【０００５】
高い電流分解能の要求に対応するためには、Ｎビットを２０ビットとし、２０ビットＤ／Ａ変換器を用いる。それにより、高い電流分解能となり、高い精度で傾斜磁場を発生させることができ、それにより、高い精度で原子核の位置を知ることができ、ＭＲＩ画像の画質を向上させることが可能となる。
【０００６】
また、高速で安価であるという利点、及び高い電流分解を要求されたとき、従来の技術（例えば、特許文献１）としては、データ生成部により生成された２０ビットデジタルデータを、セレクタにより上位１６ビットと下位１６ビットとに分け、上位１６ビットを第１の１６ビットＤ／Ａ変換器によりアナログデータに変換し、下位１６ビットを第２の１６ビットＤ／Ａ変換器によりアナログデータに変換し、第１のＤ／Ａ変換器の出力値と第２のＤ／Ａ変換器の出力値とを加算器により加算する磁気共鳴イメージング装置がある。
【０００７】
なお、２０ビットのデジタルデータを１６ビットのデジタルデータにＤ／Ｄ変換するときに誤差が累積していく場合、その累積誤差が大きくなるのを抑えることにより、ＭＲＩ画像の画質の低下を防止できることが分かってきた。
【０００８】
さらに、１６ビットＤ／Ａ変換器を有する磁気共鳴イメージング装置から２０ビットＤ／Ａ変換器を有する磁気共鳴イメージング装置へのアップグレードを簡単な構成により可能とすることは、ユーザー及びメーカーにとって好都合である。
【０００９】
【特許文献１】特開２００８−１５３９２８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記特許文献１に記載された後者の従来技術では、２０ビットのデジタルデータを上位１６ビットと下位１６ビットとに分けるセレクタ、及び上位１６ビットの第１の１６ビットＤ／Ａ変換器の出力値と下位１６ビットの第２の１６ビットＤ／Ａ変換器の出力値とを加算するための加算器等、多くの構成を必要とするという問題点があった。
【００１１】
この発明は、上記の問題を解決するものであり、多ビットのデジタルデータをアナログデータに変換する構成と、多ビットのデジタルデータを少ビットのデジタルデータに変換してからアナログデータに変換する他の構成とを採ることが可能であり、多ビットのデジタルデータを少ビットのデジタルデータに変換するときの累積誤差が大きくなるのを防止することにより、ＭＲＩ画像の画質の低下を防止可能な磁気共鳴イメージング装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、この発明は、Ｎビットのデジタルデータの下位（Ｎ−Ｍ）ビットを切り捨てることにより、上位Ｍビットのデジタルデータに変換するとき、誤差が累積し、累積誤差が予め定められた量となった場合、上位Ｍビットのデジタルデータに含ませることにより、予め定められた量より累積誤差が大きくなるのを防止することに着目した。
具体的に、この発明の第１の形態は、Ｎビットのデジタルデータを生成するデータ生成部と、該生成されたＮビットのデジタルデータをＮビットより少ない上位Ｍビットのデジタルデータに変換するＤ／Ｄ変換器と、該変換された上位Ｍビットのデジタルデータをアナログデータに変換し、該アナログデータを励磁電流として出力するＤ／Ａ変換器と、入力された前記励磁電流により傾斜磁場を発生させる傾斜磁場コイルと、を有する磁気共鳴イメージング装置において、前記Ｄ／Ｄ変換器は、前記データ生成部が前記Ｎビットのデジタルデータを生成したとき、該Ｎビットのデジタルデータの下位（Ｎ−Ｍ）ビットを切り捨てることにより、前記上位Ｍビットのデジタルデータに変換する端数処理部と、前記端数処理部により切り捨てられた下位（Ｎ−Ｍ）ビットのデジタルデータを前記変換の度に積算し、該積算値が下位（Ｎ−Ｍ）ビットの最大値＋１以上に達した時、積算値から前記下位（Ｎ−Ｍ）ビットの最大値＋１を減算した後、新たに積算する積算部と、前記積算値が下位（Ｎ−Ｍ）ビットの最大値＋１以上に達し、その後に、前記データ生成部が前記Ｎビットのデジタルデータを生成し、前記端数処理部が前記Ｍビットのデジタルデータに変換したとき、該変換された前記Ｍビットのデジタルデータに数値１を加算する加算部と、を有することを特徴とする磁気共鳴イメージング装置である。
また、この発明の第２の形態は、Ｎビットのデジタルデータを生成するデータ生成部と、該生成されたＮビットのデジタルデータをＮビットより少ない上位Ｍビットのデジタルデータに変換するＤ／Ｄ変換器と、該変換された上位Ｍビットのデジタルデータをアナログデータに変換し、該アナログデータを励磁電流として出力するＤ／Ａ変換器と、入力された前記励磁電流により傾斜磁場を発生させる傾斜磁場コイルと、を有する磁気共鳴イメージング装置において、前記Ｄ／Ｄ変換器は、前記データ生成部が前記Ｎビットのデジタルデータを生成したとき、該Ｎビットのデジタルデータの下位（Ｎ−Ｍ）ビットを切り捨てることにより、前記上位Ｍビットのデジタルデータに変換する端数処理部と、前記端数処理部により切り捨てられた下位（Ｎ−Ｍ）ビットのデジタルデータを積算し、該積算値が（Ｎ−Ｍ）ビットの最大値よりも小さい、予め決められた一定値以上に達した時、積算値から前記下位（Ｎ−Ｍ）ビットの最大値＋１を減算した後、新たに積算する積算部とを有し、前記端数処理部は、前記積算値が決められた一定値以上に達し、前記データ生成部が前記Ｎビットのデジタルデータを生成し、前記端数処理部が前記Ｍビットのデジタルデータに変換したとき、該変換された前記Ｍビットのデジタルデータに数値１を加算する加算部を有することを特徴とする磁気共鳴イメージング装置である。
さらに、この発明の第３の形態は、Ｎビットのデジタルデータを生成するデータ生成部と、該生成されたＮビットのデジタルデータをＮビットより少ない上位Ｍビットのデジタルデータに変換するＤ／Ｄ変換器と、該変換された上位Ｍビットのデジタルデータをアナログデータに変換し、該アナログデータを励磁電流として出力するＤ／Ａ変換器と、入力された前記励磁電流により傾斜磁場を発生させる傾斜磁場コイルと、を有する磁気共鳴イメージング装置において、前記Ｄ／Ｄ変換器は、前記データ生成部が前記Ｎビットのデジタルデータを生成したとき、該Ｎビットのデジタルデータの下位（Ｎ−Ｍ）ビットを切り捨てることにより、前記上位Ｍビットのデジタルデータに変換する端数処理部と、前記データ生成部が前記Ｎビットのデジタルデータを次に生成したとき、該次に生成された前記Ｎビットのデジタルデータに、前記端数処理部により切り捨てられた下位（Ｎ−Ｍ）ビットのデジタルデータを加算する加算部と、を有することを特徴とする磁気共鳴イメージング装置である。
さらに、この発明の第４の形態は、Ｎビットのデジタルデータを生成するデータ生成部と、該生成されたＮビットのデジタルデータをＮビットより少ない上位Ｍビットのデジタルデータに変換するＤ／Ｄ変換器と、該変換された上位Ｍビットのデジタルデータをアナログデータに変換し、該アナログデータを励磁電流として出力するＤ／Ａ変換器と、入力された前記励磁電流により傾斜磁場を発生させる傾斜磁場コイルと、を有する磁気共鳴イメージング装置において、前記Ｄ／Ｄ変換器は、前記データ生成部が前記Ｎビットのデジタルデータを生成したとき、該Ｎビットのデジタルデータの下位（Ｎ−Ｍ）ビットを切り捨てることにより、前記上位Ｍビットのデジタルデータに変換する端数処理部と、前記データ生成部が前記Ｎビットのデジタルデータを次に生成したとき、該次に生成された前記Ｎビットのデジタルデータから、前記端数処理部により変換された前記上位Ｍビットのデジタルデータを減算する減算部と、前記減算部が減算したとき、該減算された前記デジタルデータを積算し、該積算されたデジタルデータを前記端数処理部に出力する積算部と、を有することを特徴とする磁気共鳴イメージング装置である。
【発明の効果】
【００１３】
この発明の第１の形態によると、端数処理部により切り捨てられた下位（Ｎ−Ｍ）ビットのデジタルデータを積算し、積算された下位（Ｎ−Ｍ）ビットのデジタルデータは、誤差として累積する。積算された下位（Ｎ−Ｍ）ビットの最大値＋１以上に達した時、その後、生成されたＮビットのデジタルデータをＭビットのデジタルデータに変換したとき、そのＭビットのデジタルデータに数値１を加算したので、累積された誤差が大きくなるのを抑えることが可能となる。それにより、ＭＲＩ画像の画質の低下を防止可能となる。
【００１４】
また、積算された値が下位（Ｎ−Ｍ）ビットの最大値以上に達した時、積算値から前記下位（Ｎ−Ｍ）ビットの最大値＋１を減算した後、新たに積算するので、累積された誤差が小さなうちに、その累積誤差を減少させることができる。この点からも、ＭＲＩ画像の画質の低下を防止可能となる。
【００１５】
以上の第１の形態によれば、累積誤差は、Ｎビットのデジタルデータを積算した数値を常に下回ることとなり、ＭＲＩ画像の画質の輝度が例えば低めに常に片寄るため、ＭＲＩ画像の画質をさらに向上させるときに支障となる。
【００１６】
これに対し、この発明の第２の形態によると、積算値が（Ｎ−Ｍ）ビットの最大値よりも小さい、予め決められた一定値以上に達した時であって、生成されたＮビットのデジタルデータをＭビットのデジタルデータに変換したとき、そのＭビットのデジタルデータに数値１を加算したので、累積誤差は、Ｎビットのデジタルデータを積算した数値を上回ったり、下回ったりすることとなり、例えばＭＲＩ画像の画質の輝度が低めに片寄ったり、高めに片寄ったりせず、ＭＲＩ画像の画質をさらに向上させることができる。
【００１７】
また、この発明の第３の形態によると、データ生成部がＮビットのデジタルデータを次に生成したとき、次に生成されたＮビットのデジタルデータに、切り捨てられた下位（Ｎ−Ｍ）ビットのデジタルデータを加算部が加算したので、簡単な構成により、累積誤差が大きくなるのを抑えることが可能となる。また、ＭＲＩ画像の画質の低下を防止可能となる。
【００１８】
さらに、この発明の第４の形態によると、Ｎビットのデジタルデータを次に生成したとき、次に生成された前記ＮビットのデジタルデータからＭビットのデジタルデータを減算部が減算し、減算したとき、減算された前記デジタルデータを積算し、積算されたデジタルデータを端数処理部に出力したので、同じく簡単な構成により、累積誤差が大きくなるのを抑えることが可能となる。それにより、ＭＲＩ画像の画質の低下を防止可能となる。
【発明を実施するための最良の形態】
【００１９】
［第１の実施の形態］
（構成）
この発明の第１の実施形態に係る磁気共鳴イメージング装置（ＭＲＩ装置）の構成について図１を参照して説明する。図１は、ＭＲＩ装置の構成図である。
【００２０】
先ず、ＭＲＩ装置を構成する傾斜磁場コイル駆動電源部１０について説明する。傾斜磁場コイル駆動電源部１０は、Ｎビットのデジタルデータを生成するデータ生成部１１と、生成されたＮビットのデジタルデータをＮビットより少ないＭビットのデジタルデータに変換するＤ／Ｄ変換器１２と、変換されたＭビットのデジタルデータをアナログデータに変換するＤ／Ａ変換器１３と、アナログデータを励磁電流として出力する電流増幅部１４と、入力された励磁電流により傾斜磁場を発生させる傾斜磁場コイル２２と、を有する。傾斜磁場コイル駆動電源部１０を有するＭＲＩ装置を図１に示す。
【００２１】
次に、Ｄ／Ｄ変換器１２について図２を参照してさらに詳細に説明する。図２はＤ／Ｄ変換器の構成図である。
【００２２】
Ｄ／Ｄ変換器１２は、データ生成部１１が２０ビットのデジタルデータを生成したとき、２０ビットのデジタルデータの下位４ビットを切り捨てることにより、１６ビットのデジタルデータに変換する端数処理部１２１と、端数処理部１２１により切り捨てられた下位４ビットのデジタルデータを出力する減算部１２２、出力された下位４ビットのデジタルデータを、変換の度に積算し、積算された下位４ビットのデジタルデータの最上位ビットデータが切り上げられたとき、端数処理部１２１により切り捨てられた下位４ビットのデジタルデータを数値０に戻してから新たに積算する積算部１２３と、積算された下位４ビットのデジタルデータの最上位ビットデータが切り上がり、その後に、データ生成部１１が２０ビットのデジタルデータを生成し、端数処理部１２１が１６ビットのデジタルデータに変換したとき、変換された１６ビットのデジタルデータに数値１を加算する加算部１２４と、遅延部１２５とを有する。
【００２３】
なお、減算部１２２、積算部１２３及び加算部１２４は、端数処理部１２１に含まれていても、含まれていなくても良い。加算部１２４を含む端数処理部１２１を図２に示す。
【００２４】
加算部１２４は、積算部１２３の出力が０ｘ００００Ｆ（下位４ビットの最大値）以下であれば、１６ビットのデジタルデータに加算せずに切り捨て、０ｘ０００１０以上であれば、０ｘ０００１０（下位４ビットの最大値＋１）を１６ビットのデジタルデータに加算する（１６ビットのデジタルデータに数値１を加算する）。遅延部１２５を設けることにより、積算部１２３から出力された結果は、切り上げるか否かの加算部１２４による次の決定に使用される。
【００２５】
次に、ＭＲＩ装置の全体的な構成について図１を参照にして説明する。
【００２６】
図１に示すＭＲＩ装置は、傾斜磁場コイル駆動電源部１０、静磁場磁石２１、傾斜磁場コイル２２、寝台２４、寝台制御部２５、ＲＦコイルユニット２６ａ、２６ｂ、２６ｃ、送信部２７、選択回路２８、受信部２９および制御コンピュータ部３１、さらに、この制御コンピュータ部３１に接続した記憶部３２、入力部３４、表示部３３を具備する。
【００２７】
また、傾斜磁場コイル駆動電源部１０は、制御コンピュータ部３１からの指示により傾斜磁場コイル２２の駆動に関するデジタル情報を発生するデータ生成部１１、このデジタルデータをビット数の少ないデジタルデータに変換するＤ／Ｄ変換器１２、このデジタルデータをアナログ値に変換し、このアナログ値を励磁電流として傾斜磁場コイル２２に出力するＤ／Ａ変換器１３を具備する。
【００２８】
静磁場磁石２１は、中空の円筒形をなし、内部の空間に一様な静磁場を発生する。この静磁場磁石２１としては、例えば永久磁石、超伝導磁石等が使用される。
【００２９】
傾斜磁場コイル２２は、中空の円筒形をなし、静磁場磁石２１の内側に配置される。傾斜磁場コイル２２は、互いに直交するＸ、Ｙ、Ｚの各軸に対応する３種のコイルが組み合わされている。傾斜磁場コイル２２は、上記の３種のコイルが傾斜磁場コイル駆動電源部１０からそれぞれ個別に電流供給を受けて、磁場強度がＸ、Ｙ、Ｚの各軸に沿って傾斜する傾斜磁場を発生する。なお、Ｚ軸方向は、例えば静磁場と同方向とする。Ｘ、Ｙ、Ｚ各軸の傾斜磁場は、例えば、スライス選択用傾斜磁場、位相エンコード用傾斜磁場およびリードアウト用傾斜磁場にそれぞれ対応される。スライス選択用傾斜磁場は、任意に撮影断面を決めるために利用される。位相エンコード用傾斜磁場は、空間的位置に応じて磁気共鳴信号の位相を変化させるために利用される。リードアウト用傾斜磁場は、空間的位置に応じて磁気共鳴信号の周波数を変化させるために利用される。
【００３０】
被検体Ｐは、寝台２４の天板２４ａに載置された状態で傾斜磁場コイル２２の空洞（撮影口）内に挿入される。寝台２４は、寝台制御部２５により駆動され、天板２４ａをその長手方向（図１における左右方向）および上下方向に移動する。通常、この長手方向が静磁場磁石２１の中心軸と平行になるように寝台２４が設置される。
【００３１】
ＲＦコイルユニット２６ａは、１つまたは複数のコイルを円筒状のケースに収容して構成される。ＲＦコイルユニット２６ａは、傾斜磁場コイル２２の内側に配置される。ＲＦコイルユニット２６ａは、送信部２７から高周波パルス（ＲＦパルス）の供給を受けて、高周波磁場を発生する。
【００３２】
ＲＦコイルユニット２６ｂ、２６ｃは、天板２４ａ上に載置されたり、天板２４ａに内蔵されたり、あるいは被検体Ｐに装着される。そして撮影時には、被検体Ｐとともに傾斜磁場コイル２２の空洞内に挿入される。ＲＦコイルユニット２６ｂ、２６ｃは、それぞれ複数の要素コイルを備えるアレイコイルが利用され、被検体Ｐから放射される磁気共鳴信号を受信する。要素コイルのそれぞれの出力信号は、個別に選択回路２８に入力される。
【００３３】
送信部２７は、発振部、位相選択部、周波数変換部、振幅変調部および高周波電力増幅部を有している。発振部は、静磁場中における対象原子核に固有の共鳴周波数の高周波信号を発生する。位相選択部は、上記高周波信号の位相を選択する。周波数変換部は、位相選択部から出力された高周波信号の周波数を変換する。振幅変調部は、周波数変調部から出力された高周波信号の振幅を例えばシンク関数に従って変調する。高周波電力増幅部は、振幅変調部から出力された高周波信号を増幅する。そしてこの結果として送信部２７は、ラーモア周波数に対応するＲＦパルスをＲＦコイルユニット２６ａに供給する。
【００３４】
選択回路２８は、ＲＦコイルユニット２６ｂ、２６ｃから出力される多数の磁気共鳴信号からいくつかを選択する。そして選択回路２８は、選択した磁気共鳴信号を受信部２９へ与える。どのチャネルを選択するかは、制御コンピュータ部３１から指示される。
【００３５】
受信部２９は、前段増幅器、位相検波器およびアナログデジタル変換器を有する処理系を複数チャネル備えている。これら複数チャネルの処理系へは、選択回路２８が選択する磁気共鳴信号がそれぞれ入力される。前段増幅器は、磁気共鳴信号を増幅する。位相検波器は、前置増幅器から出力される磁気共鳴信号の位相を検波する。アナログデジタル変換器は、位相検波器から出力される信号をデジタル信号に変換する。受信部２９は、各処理系により得られるデジタル信号をそれぞれ出力する。
【００３６】
制御コンピュータ部３１は、図示していないＣＰＵやメモリ等を有しており、本実施形態のＭＲＩ装置を総括的に制御し、インタフェース部、データ収集部、再構成部および制御部の各機能部を有して構成されている。インタフェース部は、傾斜磁場コイル駆動電源部１０、寝台制御部２５、送信部２７、選択回路２８、受信部２９等の接続される各部間で授受される信号の入出力を行う。データ収集部は、受信部２９から出力されるデジタル信号を収集し、この収集結果、すなわち磁気共鳴信号データを、記憶部３２に格納する。再構成部は、記憶部３２に記憶された磁気共鳴信号データに対して、後処理、すなわちフーリエ変換等の再構成を実行し、被検体Ｐ内の所望の核スピンのスペクトラムデータあるいは画像データを得ることができる。
【００３７】
記憶部３２は、磁気共鳴信号データと、スペクトラムデータあるいは画像データとを、患者毎に記憶する。
【００３８】
表示部３３は、スペクトラムデータあるいは画像データ等の各種の情報を制御コンピュータ部３１の制御部の制御下で表示する。表示部３３としては、液晶表示器などの表示デバイスを利用可能である。
【００３９】
入力部３４は、オペレータからの各種指令や情報入力を受け付ける。入力部３４は、マウスやトラックボールなどのポインティングデバイス、モード切り替えスイッチ等の選択デバイス、あるいはキーボード等の入力デバイスを適宜に利用可能である。
【００４０】
（動作）
次に、２０ビットのデジタルデータを受けたＤ／Ｄ変換器１２の動作について、図３を参照にして説明する。図３は、Ｄ／Ｄ変換器１２における各部のデータ値の一例を示す説明図である。説明を簡単にするために、２０ビットのデジタルデータは一定とする。
【００４１】
時刻ｔ０にて、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４が端数処理部１２１に入力されたとする。初期状態では積算部１２３の出力が０ｘ０００００であったとすると、端数処理部１２１で切り捨てとなり、端数処理部１２１の出力は０ｘ１１４６となる。出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。積算部１２３には、減算部１２２の出力０ｘ００００４（＝０ｘ１１４６４−０ｘ１１４６）が記憶される。
【００４２】
時刻ｔ１では、次に、データ生成部１１がデジタルデータ０ｘ１１４６４を生成すると、積算部１２３の出力０ｘ００００Ｆ以下なので、端数処理部１２１で切り捨てとなり、端数処理部１２１の出力は０ｘ１１４６となる。出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、積算部１２３には０ｘ００００８（＝０ｘ００００４＋０ｘ００００４）が記憶される。
【００４３】
時刻ｔ２でも、次に、データ生成部１１がデジタルデータ０ｘ１１４６４を生成すると、積算部１２３の出力０ｘ００００Ｆ以下なので、端数処理部１２１で切り捨てとなり、端数処理部１２１の出力は０ｘ１１４６となる。出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、積算部１２３には０ｘ００００Ｃ（＝０ｘ００００８＋０ｘ００００４）が記憶される。
【００４４】
時刻ｔ３でも、次に、データ生成部１１がデジタルデータ０ｘ１１４６４を生成すると、積算部１２３の出力０ｘ００００Ｆ以下なので、端数処理部１２１で切り捨てとなり、端数処理部１２１の出力は０ｘ１１４６となる。出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、積算部１２３には０ｘ０００１０（＝０ｘ００００Ｃ＋０ｘ００００４）が記憶される。
【００４５】
時刻ｔ４では、次に、データ生成部１１がデジタルデータ０ｘ１１４６４を生成すると、積算部１２３の出力０ｘ０００１０以上なので、端数処理部１２１で切り上げとなり、加算部１２４は、切り上げた０ｘ０００１０を１６ビットのデジタルデータ０ｘ１１４６に加算する（数値１を１６ビットのデジタルデータ０ｘ１１４６に加算する）。端数処理部１２１から０ｘ１１４７（＝０ｘ０００１０＋０ｘ１１４６）がＤ／Ａ変換器１３に入力される。このとき、積算部１２３には０ｘＦＦＦＦ４（＝０ｘ１１４６４−０ｘ１１４７）が加算される。積算部１２３には、０ｘ００００４（＝０ｘ０００１０＋０ｘＦＦＦＦ４）が記憶される。結果的に、積算部１２３は、下位４ビットのデジタルデータが切り上げられたとき、積算値から４ビットの最大値＋１（＝０ｘ０００１０）を減算してから、新たに０ｘ００００４を積算する。
【００４６】
以下、時刻ｔ５から時刻ｔ８までの動作を図３に示す。時刻ｔ１から時刻ｔ８までの動作で分かるように、時刻ｔ５から時刻ｔ８までの動作は、時刻ｔ１から時刻ｔ４までの動作と同じである。すなわち、第１の実施形態に係るＤ／Ｄ変換器１２は、時刻ｔ１から時刻ｔ４までの動作を繰り返す。
【００４７】
図３では、積算部１２３の出力が累積誤差を表している。上記Ｄ／Ｄ変換器１２の動作を説明したように、切り捨てによる累積誤差が指定したしきい値を超えると切り上げとなり、累積誤差を減らすように動作する。従って、誤差が累積し続けることはない。
【００４８】
それにより、２０ビットのデジタルデータを１６ビットのデジタルデータに変換するときの累積誤差が大きくなるのを抑えることとなり、ＭＲＩ画像の画質の低下を防止可能となる。生成された２０ビットのデジタルデータと、その２０ビットのデジタルデータに近づけた１６ビットのデジタルデータとを図４に示す。図４は、Ｄ／Ｄ変換器１２の出力データをグラフで示す説明図である。
【００４９】
［第２の実施の形態］
（構成）
この発明の第２の実施形態に係るＤ／Ｄ変換器１２の構成について説明する。第２の実施形態のＤ／Ｄ変換器１２の構成は、図２に示す第１の実施形態のＤ／Ｄ変換器１２の構成と基本的に同じである。以下、第１の実施形態のＤ／Ｄ変換器１２と異なる構成について説明する。なお、Ｄ／Ｄ変換器１２以外の各構成については、第１の実施形態の各構成と同じであり、それらの各構成の説明を省略する。
【００５０】
第２の実施形態に係るＤ／Ｄ変換器１２は、データ生成部１１が２０ビットのデジタルデータを生成したとき、２０ビットのデジタルデータの下位４ビットを切り捨てることにより、１６ビットのデジタルデータに変換する端数処理部１２１と、端数処理部１２１により切り捨てられた下位４ビットのデジタルデータを積算する積算部１２３とを有する。
端数処理部１２１は、積算部の積算値が、（Ｎ−Ｍ）ビットの最大値よりも小さい予め決められた一定値以上に達した時であって、データ生成部１１が２０ビットのデジタルデータを生成し、端数処理部１２１が１６ビットのデジタルデータに変換したとき、変換された１６ビットのデジタルデータに数値１を加算する加算部１２４を有する。
【００５１】
前記第１の実施形態では、積算された下位４ビットのデジタルデータの最大値＋１（０ｘ０００１０となる）以上のとき、変換された１６ビットのデジタルデータ（０ｘ１１４６）に加算部１２４が数値１を加算する（０ｘ１１４６＋０ｘ０００１０）。
【００５２】
これに対し、この第２の実施形態では、積算部の積算値が、（Ｎ−Ｍ）ビットの最大値よりも小さい予め決められた一定値以上に達した時（０ｘ００００８のとき）、変換された１６ビットのデジタルデータ（０ｘ１１４６）に加算部１２４が数値１を加算する（０ｘ１１４６＋０ｘ０００１０）。
【００５３】
（動作）
次に、２０ビットのデジタルデータを受けたＤ／Ｄ変換器１２の動作について、図５を参照にして説明する。図５は、Ｄ／Ｄ変換器１２における各部のデータ値の一例を示す説明図である。説明を簡単にするために、２０ビットのデジタルデータは一定とする。
【００５４】
時刻ｔ０にてデジタルデータ０ｘ１１４６４が入力されたとする。初期状態では積算部１２３の出力が０ｘ０００００であったとすると、端数処理部１２１で切り捨てとなり、出力は０ｘ１１４６となる。これがＤ／Ａ変換器１３に入力される。積算部１２３には、減算部１２２の出力０ｘ００００４（＝０ｘ１１４６４−０ｘ１１４６）が記憶される。
【００５５】
時刻ｔ１では、積算部１２３の出力０ｘ００００８以下なので、端数処理部１２１で切り捨てとなり、０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、積算部１２３には０ｘ００００８（＝０ｘ００００４＋０ｘ００００４）が記憶される。
【００５６】
時刻ｔ２では、積算部１２３の出力０ｘ００００８以上なので、端数処理部１２１で切り上げとなり、加算部１２４は、切り上げた０ｘ０００１０を１６ビットのデジタルデータ０ｘ１１４６に加算する（数値１を１６ビットのデジタルデータ０ｘ１１４６に加算する）。端数処理部１２１から０ｘ１１４７（＝０ｘ０００１０＋０ｘ１１４６）がＤ／Ａ変換器１３に入力される。このとき、積算部１２３には０ｘＦＦＦＦ４（＝０ｘ１１４６４−０ｘ１１４７）が加算される。積算部１２３には、０ｘＦＦＦＦＣ（＝０ｘ００００８＋０ｘＦＦＦＦ４）が記憶される。
【００５７】
時刻ｔ３では、積算部１２３の出力０ｘ００００８以下なので、端数処理部１２１で切り捨てとなり、０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、積算部１２３には０ｘ０００００（＝０ｘＦＦＦＦＣ＋０ｘ００００４）が記憶される。
【００５８】
時刻ｔ４では、時刻ｔ０と同じく、積算部１２３の出力０ｘ００００８以下なので、端数処理部１２１で切り捨てとなり、０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、積算部１２３には０ｘ００００４（＝０ｘ０００００＋０ｘ００００４）が記憶される。
【００５９】
以下、時刻ｔ５では、時刻ｔ１と同じく、積算部１２３の出力０ｘ００００８以下なので、端数処理部１２１で切り捨てとなり、０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、積算部１２３には０ｘ００００８（＝０ｘ００００４＋０ｘ００００４）が記憶される。
【００６０】
時刻ｔ６では、時刻ｔ２と同じく、積算部１２３の出力０ｘ００００８以上なので、端数処理部１２１で切り上げとなり、加算部１２４は、切り上げた０ｘ０００１０を１６ビットのデジタルデータ０ｘ１１４６に加算する（数値１を１６ビットのデジタルデータ０ｘ１１４６に加算する）。端数処理部１２１から０ｘ１１４７（＝０ｘ０００１０＋０ｘ１１４６）がＤ／Ａ変換器１３に入力される。このとき、積算部１２３には０ｘＦＦＦＦ４（＝０ｘ１１４６４−０ｘ１１４７）が加算される。積算部１２３には、０ｘＦＦＦＦＣ（＝０ｘ００００８＋０ｘＦＦＦＦ４）が記憶される。
【００６１】
以上の時刻ｔ１から時刻ｔ６までの動作の説明で分かるように、第２の実施形態に係るＤ／Ｄ変換器１２は、時刻ｔ３の動作を挟んで、時刻ｔ０から時刻ｔ２までの動作を繰り返す。
【００６２】
ここで、指定したしきい値である０ｘ００００８に積算部１２３の出力がなると、Ｄ／Ｄ変換器１２の出力が０ｘ００１４７（＝０ｘ０００１０＋０ｘ１１４６）となるので、累積誤差が、２０ビットのデジタルデータを積算した数値を上回ったり、下回ったりする。それにより、例えばＭＲＩ画像の画質の輝度が低めに片寄ったり、高めに片寄ったりせず、ＭＲＩ画像の画質をさらに向上させることができる。２０ビットのデジタルデータと、その２０ビットのデジタルデータを上回ったり、下回ったりする１６ビットのデジタルデータとを図６に示す。図６は、Ｄ／Ｄ変換器の出力データをグラフで示す説明図である。
【００６３】
［第３の実施の形態］
（構成）
この発明の第３の実施形態に係るＤ／Ｄ変換器１２の構成について図７を参照して説明する。図７は、Ｄ／Ｄ変換器１２の構成図である。なお、Ｄ／Ｄ変換器１２以外の各構成については、第１の実施形態の各構成と同じであり、それらの各構成の説明を省略する。
【００６４】
第３の実施形態に係るＤ／Ｄ変換器１２は、データ生成部１１が２０ビットのデジタルデータを生成したとき、２０ビットのデジタルデータの下位４ビットを切り捨てることにより、１６ビットのデジタルデータに変換する端数処理部１２１と、データ生成部１１が２０ビットのデジタルデータを次に生成したとき、次に生成された２０ビットのデジタルデータに、端数処理部１２１により切り捨てられた下位４ビットのデジタルデータを加算する加算部１２４とを有している。
【００６５】
また、端数処理部１２１に入力された２０ビットのデジタルデータに対し、端数処理部１２１により変換された１６ビットのデジタルデータを減算する減算部１２２を有している。減算部１２２が２０ビットのデジタルデータから１６ビットのデジタルデータを減算することにより、下位４ビットのデジタルデータを生成する。
【００６６】
なお、２０ビットのデジタルデータの下位４ビットを取り出すことにより、下位４ビットのデジタルデータを生成するようにしても良い。
【００６７】
また、遅延部１２５を有している。遅延部１２５を設けることにより、減算部１２２から出力された結果は、データ生成部１１が２０ビットのデジタルデータを次に生成した時、下位４ビットのデジタルデータを加算する。
【００６８】
（動作）
次に、２０ビットのデジタルデータを受けたＤ／Ｄ変換器１２の動作について、図８を参照にして説明する。図８は、Ｄ／Ｄ変換器１２における各部のデータ値の一例を示す説明図である。説明を簡単にするために、２０ビットのデジタルデータは一定とする。
【００６９】
時刻ｔ０にて、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４が加算部１２４に入力されたとする。初期状態では遅延部１２５の出力が０ｘ０００００であったとすると、加算部１２４の出力は０ｘ１１４６４となる。加算部１２４の出力０ｘ１１４６４は、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４６となる。端数処理部１２１の出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。減算部１２２の出力は、０ｘ００００４（＝０ｘ１１４６４−０ｘ１１４６０）となる。
【００７０】
時刻ｔ１では、次に、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４に遅延部１２５を経た減算部１２２の出力０ｘ００００４が、加算部１２４にて加算され、加算部１２４の出力は、０ｘ１１４６８（＝０ｘ１１４６４＋０ｘ００００４）となり、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４６となる。端数処理部１２１の出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。減算部１２２の出力は、０ｘ００００８（＝０ｘ１１４６８−０ｘ１１４６０）となる。
【００７１】
時刻ｔ２では、次に、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４に遅延部１２５を経た減算部１２２の出力０ｘ００００８が、加算部１２４にて加算され、加算部１２４の出力は、０ｘ１１４６Ｃ（＝０ｘ１１４６８＋０ｘ００００４）となり、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４６となる。端数処理部１２１の出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。減算部１２２の出力は、０ｘ００００Ｃ（＝０ｘ１１４６Ｃ−０ｘ１１４６０）となる。
【００７２】
時刻ｔ３では、次に、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４に遅延部１２５を経た減算部１２２の出力０ｘ００００Ｃが、加算部１２４にて加算され、加算部１２４の出力は、０ｘ１１４７０（＝０ｘ１１４６Ｃ＋０ｘ００００４）となり、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４７となる。端数処理部１２１の出力０ｘ１１４７がＤ／Ａ変換器１３に入力される。減算部１２２の出力は、０ｘ０００００（＝０ｘ１１４７０−０ｘ１１４７０）となる。
【００７３】
時刻ｔ４では、結果として、時刻ｔ０と同じである。すなわち、次に、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４に遅延部１２５を経た減算部１２２の出力０ｘ０００００が、加算部１２４にて加算され、加算部１２４の出力は０ｘ１１４６４となる。加算部１２４の出力０ｘ１１４６４は、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４６となる。端数処理部１２１の出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。減算部１２２の出力は、０ｘ００００４（＝０ｘ１１４６４−０ｘ１１４６０）となる。
【００７４】
以上の時刻ｔ０から時刻ｔ４までの動作で分かるように、第３の実施形態に係るＤ／Ｄ変換器１２は、時刻ｔ０から時刻ｔ３までの動作を繰り返す。
【００７５】
図８では、端数処理部１２１により切り捨てられた下位４ビットのデータが累積誤差を表している。上記Ｄ／Ｄ変換器１２の動作を説明したように、下位４ビットのデータの最上位が切り上げられると、累積誤差が０となるように動作する。従って、誤差が累積し続けることはない。
【００７６】
それにより、２０ビットのデジタルデータを１６ビットのデジタルデータに変換するときの累積誤差が大きくなるのを抑えることとなり、ＭＲＩ画像の画質の低下を防止可能となる。また、減算部１２２及び遅延部１２５を設けた簡単な構成にすることが可能となる。
【００７７】
データ生成部１１により生成された２０ビットのデジタルデータと、その２０ビットのデジタルデータに近づけた１６ビットのデジタルデータとを図９に示す。図９は、Ｄ／Ｄ変換器１２の出力データをグラフで示す説明図である。
【００７８】
［第４の実施の形態］
（構成）
この発明の第４の実施形態に係るＤ／Ｄ変換器１２の構成について図１０を参照して説明する。図１０は、Ｄ／Ｄ変換器１２の構成図である。Ｄ／Ｄ変換器１２以外の各構成については、第１の実施形態の各構成と同じであり、それらの各構成の説明を省略する。
【００７９】
第４の実施形態に係るＤ／Ｄ変換器１２は、データ生成部１１が２０ビットのデジタルデータを生成したとき、２０ビットのデジタルデータの下位４ビットを切り捨てることにより、１６ビットのデジタルデータに変換する端数処理部１２１と、データ生成部１１が２０ビットのデジタルデータを次に生成したとき、次に生成された２０ビットのデジタルデータから、端数処理部１２１により変換された１６ビットのデジタルデータを減算する減算部１２２と、減算部１２２が減算したとき、減算された前記デジタルデータを積算し、積算されたデジタルデータを端数処理部１２１に出力する積算部１２３とを有している。
【００８０】
また、遅延部１２５を有している。遅延部１２５を設けることにより、データ生成部１１が２０ビットのデジタルデータを次に生成した時、端数処理部１２１から出力された結果を減算する。
【００８１】
（動作）
次に、２０ビットのデジタルデータを受けたＤ／Ｄ変換器１２の動作について、図１１を参照にして説明する。図１１は、Ｄ／Ｄ変換器１２における各部のデータ値の一例を示す説明図である。説明を簡単にするために、２０ビットのデジタルデータは一定とする。
【００８２】
時刻ｔ０にて、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４が減算部１２２に入力されたとする。初期状態では遅延部１２５の出力が０ｘ０００００であったとすると、減算部１２２の出力は０ｘ１１４６４となる。積算部１２３の出力は０ｘ１１４６４となる。積算部１２３の出力０ｘ１１４６４は、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４６となる。端数処理部１２１の出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、累積誤差は、積算部１２３の出力０ｘ１１４６４から端数処理部１２１の出力０ｘ１１４６を減算した値０ｘ００００４となる。
【００８３】
時刻ｔ１では、次に、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４に対し、遅延部１２５を経た端数処理部１２１の出力０ｘ１１４６が、減算部１２２にて減算され、減算部１２２の出力は０ｘ００００４（０ｘ１１４６４−０ｘ１１４６）となる。積算部の出力は０ｘ１１４６８（＝０ｘ１１４６４＋０ｘ００００４）となる。積算部１２３の出力０ｘ１１４６８は、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４６となる。端数処理部１２１の出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、累積誤差は、積算部１２３の出力０ｘ１１４６８から端数処理部１２１の出力０ｘ１１４６を減算した値０ｘ００００８となる。
【００８４】
時刻ｔ２でも、次に、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４に対し、遅延部１２５を経た端数処理部１２１の出力０ｘ１１４６が、減算部１２２にて減算され、減算部１２２の出力は０ｘ００００４（０ｘ１１４６４−０ｘ１１４６）となる。積算部の出力は０ｘ１１４６Ｃ（＝０ｘ１１４６８＋０ｘ００００４）となる。積算部１２３の出力０ｘ１１４６Ｃは、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４６となる。端数処理部１２１の出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、累積誤差は、積算部１２３の出力０ｘ１１４６Ｃから端数処理部１２１の出力０ｘ１１４６を減算した値０ｘ００００Ｃとなる。
【００８５】
時刻ｔ３では、次に、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４に対し、遅延部１２５を経た端数処理部１２１の出力０ｘ１１４６が、減算部１２２にて減算され、減算部１２２の出力は０ｘ００００４（０ｘ１１４６４−０ｘ１１４６）となる。積算部の出力は０ｘ１１４７０（＝０ｘ１１４６Ｃ＋０ｘ００００４）となる。積算部１２３の出力０ｘ１１４７０は、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４７となる。端数処理部１２１の出力０ｘ１１４７がＤ／Ａ変換器１３に入力される。このとき、累積誤差は、積算部１２３の出力０ｘ１１４７０から端数処理部１２１の出力０ｘ１１４７を減算した値０ｘ０００００となる。
【００８６】
時刻ｔ４では、次に、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４に対し、遅延部１２５を経た端数処理部１２１の出力０ｘ１１４７が、減算部１２２にて減算され、減算部１２２の出力は０ｘＦＦＦＦ４（０ｘ１１４６４−０ｘ１１４７）となる。積算部の出力は０ｘ１１４６４（＝０ｘ１１４７０＋０ｘＦＦＦＦ４）となる。積算部１２３の出力０ｘ１１４６４は、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４６となる。端数処理部１２１の出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、累積誤差は、積算部１２３の出力０ｘ１１４６４から端数処理部１２１の出力０ｘ１１４６を減算した値０ｘ００００４となる。
【００８７】
時刻ｔ５では、次に、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４に対し、遅延部１２５を経た端数処理部１２１の出力０ｘ１１４６が、減算部１２２にて減算され、減算部１２２の出力は０ｘ００００４（０ｘ１１４６４−０ｘ１１４６）となる。積算部の出力は０ｘ１１４６８（＝０ｘ１１４６４＋０ｘ００００４）となる。積算部１２３の出力０ｘ１１４６８は、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４６となる。端数処理部１２１の出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、累積誤差は、積算部１２３の出力０ｘ１１４６８から端数処理部１２１の出力０ｘ１１４６を減算した値０ｘ００００８となる。これは、時刻ｔ１の動作と同じである。
【００８８】
以上の時刻ｔ０から時刻ｔ５までの動作で分かるように、第４の実施形態に係るＤ／Ｄ変換器１２は、時刻ｔ１から時刻ｔ４までの動作を繰り返す。
【００８９】
図１１では、積算部１２３の出力値から端数処理部の出力を減算した値として累積誤差を表している。上記Ｄ／Ｄ変換器１２の動作を説明したように、一定の時刻毎に累積誤差が０となるように動作する。従って、誤差が累積し続けることはない。それにより、ＭＲＩ画像の画質の低下を防止可能となる。
【００９０】
上記各実施形態において、Ｄ／Ｄ変換器１２をフィールドプログラマブルゲートアレイにより構成しておけば、ＲＯＭ（リードオンリーメモリー）の交換により、１６ビットのＤ／Ａ変換器を２０ビットのＤ／Ａ変換器に容易に交換可能となる。それにより、電流高分解能を要求するアップグレードに容易に対応する、傾斜磁場系を提供することが可能となる。
【００９１】
なお、前記実施形態では、Ｍビットを１６ビットとし、Ｎビットを２０ビットとした。しかし、この発明では、ＭビットがＮビットより少なければ良く（Ｍ＜Ｎ）、例えば、Ｍビットを１８ビットとし、Ｎビットを２４ビットとしても良い。また、Ｄ／Ａ変換器１３と電流増幅部１４とを別個に設けたが、Ｄ／Ａ変換器１３に電流増幅部１４を含ませても良い。
【図面の簡単な説明】
【００９２】
【図１】この発明の第１の実施形態に係る磁気共鳴イメージング装置（ＭＲＩ）の構成図である。
【図２】Ｄ／Ｄ変換器の構成図である。
【図３】Ｄ／Ｄ変換器における各部のデータ値の一例を示す説明図である。
【図４】Ｄ／Ｄ変換器の出力データをグラフで示す説明図である。
【図５】この発明の第２の実施形態に係るＤ／Ｄ変換器における各部のデータ値の一例を示す説明図である。
【図６】Ｄ／Ｄ変換器の出力データをグラフで示す説明図である。
【図７】この発明の第３の実施形態に係るＤ／Ｄ変換器の構成図である。
【図８】Ｄ／Ｄ変換器における各部のデータ値の一例を示す説明図である。
【図９】Ｄ／Ｄ変換器の出力データをグラフで示す説明図である。
【図１０】この発明の第４の実施形態に係るＤ／Ｄ変換器の構成図である。
【図１１】Ｄ／Ｄ変換器における各部のデータ値の一例を示す説明図である。
【符号の説明】
【００９３】
１０ 傾斜磁場コイル駆動電源部 １１ データ生成部 １２ Ｄ／Ｄ変換器
１３ Ｄ／Ａ変換器 １４ 電流増幅部 １２１ 端数処理部 １２２ 減算部
１２３ 積算部 １２４ 加算部 １２５ 遅延部
２１ 静磁場磁石 ２２ 傾斜磁場コイル ２４ 寝台 ２４ａ 天板
２５ 寝台制御部 ２６ａ、２６ｂ、２６ｃ ＲＦコイルユニット
２７ 送信部 ２８ 選択回路 ２９ 受信部
３１ 制御コンピュータ部 ３２ 記憶部 ３３ 表示部 ３４ 入力部
【技術分野】
【０００１】
この発明は、磁気共鳴イメージング装置に関し、特に、デジタルデータをアナログデータに変換し、アナログデータを励磁電流として出力し、励磁電流により磁場の強さを段階的に変化させた傾斜磁場を発生させる傾斜磁場コイルを有する磁気共鳴イメージング装置に関する。
【背景技術】
【０００２】
磁気共鳴イメージング装置において、傾斜磁場と、傾斜磁場に対応する所定範囲の周波数をもつ電磁波とを被検体に加えると、磁場の強さ及び電磁波の周波数に関係する磁気回転比をもつ特定の原子核が共鳴する（ＭＲ現象）。共鳴したときの周波数から例えば水素原子核の位置を特定し、その水素原子核の位置の情報から被検体のＭＲＩ画像を得ることができる。ＭＲ現象は、電磁波の周波数、原子核の種類、磁場の強さに応じて、起きたり、起きなかったりする。磁場の強さＢと、磁気回転比（原子核固有の定数）γと、共鳴周波数ωとの関係は、式（ω＝γＢ）で表すことができる。
【０００３】
例えば、従来の技術としては、Ｎビットのデジタルデータを生成するデータ生成部と、生成されたＮビットのデジタルデータをアナログデータに変換し、アナログデータを励磁電流として出力するＮビットＤ／Ａ変換器と、入力された前記励磁電流により傾斜磁場を発生させる傾斜磁場コイルとを有する磁気共鳴イメージング装置がある。Ｎビットが１６ビットであるとき、１６ビットＤ／Ａ変換器は、高速で安価であるという利点を有する。
【０００４】
Ｄ／Ａ変換器の分解能によって、電流の分解能が決まっている。したがって、１６ビットＤ／Ａ変換器では、より高い電流分解能の要求に対応できない。
【０００５】
高い電流分解能の要求に対応するためには、Ｎビットを２０ビットとし、２０ビットＤ／Ａ変換器を用いる。それにより、高い電流分解能となり、高い精度で傾斜磁場を発生させることができ、それにより、高い精度で原子核の位置を知ることができ、ＭＲＩ画像の画質を向上させることが可能となる。
【０００６】
また、高速で安価であるという利点、及び高い電流分解を要求されたとき、従来の技術（例えば、特許文献１）としては、データ生成部により生成された２０ビットデジタルデータを、セレクタにより上位１６ビットと下位１６ビットとに分け、上位１６ビットを第１の１６ビットＤ／Ａ変換器によりアナログデータに変換し、下位１６ビットを第２の１６ビットＤ／Ａ変換器によりアナログデータに変換し、第１のＤ／Ａ変換器の出力値と第２のＤ／Ａ変換器の出力値とを加算器により加算する磁気共鳴イメージング装置がある。
【０００７】
なお、２０ビットのデジタルデータを１６ビットのデジタルデータにＤ／Ｄ変換するときに誤差が累積していく場合、その累積誤差が大きくなるのを抑えることにより、ＭＲＩ画像の画質の低下を防止できることが分かってきた。
【０００８】
さらに、１６ビットＤ／Ａ変換器を有する磁気共鳴イメージング装置から２０ビットＤ／Ａ変換器を有する磁気共鳴イメージング装置へのアップグレードを簡単な構成により可能とすることは、ユーザー及びメーカーにとって好都合である。
【０００９】
【特許文献１】特開２００８−１５３９２８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記特許文献１に記載された後者の従来技術では、２０ビットのデジタルデータを上位１６ビットと下位１６ビットとに分けるセレクタ、及び上位１６ビットの第１の１６ビットＤ／Ａ変換器の出力値と下位１６ビットの第２の１６ビットＤ／Ａ変換器の出力値とを加算するための加算器等、多くの構成を必要とするという問題点があった。
【００１１】
この発明は、上記の問題を解決するものであり、多ビットのデジタルデータをアナログデータに変換する構成と、多ビットのデジタルデータを少ビットのデジタルデータに変換してからアナログデータに変換する他の構成とを採ることが可能であり、多ビットのデジタルデータを少ビットのデジタルデータに変換するときの累積誤差が大きくなるのを防止することにより、ＭＲＩ画像の画質の低下を防止可能な磁気共鳴イメージング装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、この発明は、Ｎビットのデジタルデータの下位（Ｎ−Ｍ）ビットを切り捨てることにより、上位Ｍビットのデジタルデータに変換するとき、誤差が累積し、累積誤差が予め定められた量となった場合、上位Ｍビットのデジタルデータに含ませることにより、予め定められた量より累積誤差が大きくなるのを防止することに着目した。
具体的に、この発明の第１の形態は、Ｎビットのデジタルデータを生成するデータ生成部と、該生成されたＮビットのデジタルデータをＮビットより少ない上位Ｍビットのデジタルデータに変換するＤ／Ｄ変換器と、該変換された上位Ｍビットのデジタルデータをアナログデータに変換し、該アナログデータを励磁電流として出力するＤ／Ａ変換器と、入力された前記励磁電流により傾斜磁場を発生させる傾斜磁場コイルと、を有する磁気共鳴イメージング装置において、前記Ｄ／Ｄ変換器は、前記データ生成部が前記Ｎビットのデジタルデータを生成したとき、該Ｎビットのデジタルデータの下位（Ｎ−Ｍ）ビットを切り捨てることにより、前記上位Ｍビットのデジタルデータに変換する端数処理部と、前記端数処理部により切り捨てられた下位（Ｎ−Ｍ）ビットのデジタルデータを前記変換の度に積算し、該積算値が下位（Ｎ−Ｍ）ビットの最大値＋１以上に達した時、積算値から前記下位（Ｎ−Ｍ）ビットの最大値＋１を減算した後、新たに積算する積算部と、前記積算値が下位（Ｎ−Ｍ）ビットの最大値＋１以上に達し、その後に、前記データ生成部が前記Ｎビットのデジタルデータを生成し、前記端数処理部が前記Ｍビットのデジタルデータに変換したとき、該変換された前記Ｍビットのデジタルデータに数値１を加算する加算部と、を有することを特徴とする磁気共鳴イメージング装置である。
また、この発明の第２の形態は、Ｎビットのデジタルデータを生成するデータ生成部と、該生成されたＮビットのデジタルデータをＮビットより少ない上位Ｍビットのデジタルデータに変換するＤ／Ｄ変換器と、該変換された上位Ｍビットのデジタルデータをアナログデータに変換し、該アナログデータを励磁電流として出力するＤ／Ａ変換器と、入力された前記励磁電流により傾斜磁場を発生させる傾斜磁場コイルと、を有する磁気共鳴イメージング装置において、前記Ｄ／Ｄ変換器は、前記データ生成部が前記Ｎビットのデジタルデータを生成したとき、該Ｎビットのデジタルデータの下位（Ｎ−Ｍ）ビットを切り捨てることにより、前記上位Ｍビットのデジタルデータに変換する端数処理部と、前記端数処理部により切り捨てられた下位（Ｎ−Ｍ）ビットのデジタルデータを積算し、該積算値が（Ｎ−Ｍ）ビットの最大値よりも小さい、予め決められた一定値以上に達した時、積算値から前記下位（Ｎ−Ｍ）ビットの最大値＋１を減算した後、新たに積算する積算部とを有し、前記端数処理部は、前記積算値が決められた一定値以上に達し、前記データ生成部が前記Ｎビットのデジタルデータを生成し、前記端数処理部が前記Ｍビットのデジタルデータに変換したとき、該変換された前記Ｍビットのデジタルデータに数値１を加算する加算部を有することを特徴とする磁気共鳴イメージング装置である。
さらに、この発明の第３の形態は、Ｎビットのデジタルデータを生成するデータ生成部と、該生成されたＮビットのデジタルデータをＮビットより少ない上位Ｍビットのデジタルデータに変換するＤ／Ｄ変換器と、該変換された上位Ｍビットのデジタルデータをアナログデータに変換し、該アナログデータを励磁電流として出力するＤ／Ａ変換器と、入力された前記励磁電流により傾斜磁場を発生させる傾斜磁場コイルと、を有する磁気共鳴イメージング装置において、前記Ｄ／Ｄ変換器は、前記データ生成部が前記Ｎビットのデジタルデータを生成したとき、該Ｎビットのデジタルデータの下位（Ｎ−Ｍ）ビットを切り捨てることにより、前記上位Ｍビットのデジタルデータに変換する端数処理部と、前記データ生成部が前記Ｎビットのデジタルデータを次に生成したとき、該次に生成された前記Ｎビットのデジタルデータに、前記端数処理部により切り捨てられた下位（Ｎ−Ｍ）ビットのデジタルデータを加算する加算部と、を有することを特徴とする磁気共鳴イメージング装置である。
さらに、この発明の第４の形態は、Ｎビットのデジタルデータを生成するデータ生成部と、該生成されたＮビットのデジタルデータをＮビットより少ない上位Ｍビットのデジタルデータに変換するＤ／Ｄ変換器と、該変換された上位Ｍビットのデジタルデータをアナログデータに変換し、該アナログデータを励磁電流として出力するＤ／Ａ変換器と、入力された前記励磁電流により傾斜磁場を発生させる傾斜磁場コイルと、を有する磁気共鳴イメージング装置において、前記Ｄ／Ｄ変換器は、前記データ生成部が前記Ｎビットのデジタルデータを生成したとき、該Ｎビットのデジタルデータの下位（Ｎ−Ｍ）ビットを切り捨てることにより、前記上位Ｍビットのデジタルデータに変換する端数処理部と、前記データ生成部が前記Ｎビットのデジタルデータを次に生成したとき、該次に生成された前記Ｎビットのデジタルデータから、前記端数処理部により変換された前記上位Ｍビットのデジタルデータを減算する減算部と、前記減算部が減算したとき、該減算された前記デジタルデータを積算し、該積算されたデジタルデータを前記端数処理部に出力する積算部と、を有することを特徴とする磁気共鳴イメージング装置である。
【発明の効果】
【００１３】
この発明の第１の形態によると、端数処理部により切り捨てられた下位（Ｎ−Ｍ）ビットのデジタルデータを積算し、積算された下位（Ｎ−Ｍ）ビットのデジタルデータは、誤差として累積する。積算された下位（Ｎ−Ｍ）ビットの最大値＋１以上に達した時、その後、生成されたＮビットのデジタルデータをＭビットのデジタルデータに変換したとき、そのＭビットのデジタルデータに数値１を加算したので、累積された誤差が大きくなるのを抑えることが可能となる。それにより、ＭＲＩ画像の画質の低下を防止可能となる。
【００１４】
また、積算された値が下位（Ｎ−Ｍ）ビットの最大値以上に達した時、積算値から前記下位（Ｎ−Ｍ）ビットの最大値＋１を減算した後、新たに積算するので、累積された誤差が小さなうちに、その累積誤差を減少させることができる。この点からも、ＭＲＩ画像の画質の低下を防止可能となる。
【００１５】
以上の第１の形態によれば、累積誤差は、Ｎビットのデジタルデータを積算した数値を常に下回ることとなり、ＭＲＩ画像の画質の輝度が例えば低めに常に片寄るため、ＭＲＩ画像の画質をさらに向上させるときに支障となる。
【００１６】
これに対し、この発明の第２の形態によると、積算値が（Ｎ−Ｍ）ビットの最大値よりも小さい、予め決められた一定値以上に達した時であって、生成されたＮビットのデジタルデータをＭビットのデジタルデータに変換したとき、そのＭビットのデジタルデータに数値１を加算したので、累積誤差は、Ｎビットのデジタルデータを積算した数値を上回ったり、下回ったりすることとなり、例えばＭＲＩ画像の画質の輝度が低めに片寄ったり、高めに片寄ったりせず、ＭＲＩ画像の画質をさらに向上させることができる。
【００１７】
また、この発明の第３の形態によると、データ生成部がＮビットのデジタルデータを次に生成したとき、次に生成されたＮビットのデジタルデータに、切り捨てられた下位（Ｎ−Ｍ）ビットのデジタルデータを加算部が加算したので、簡単な構成により、累積誤差が大きくなるのを抑えることが可能となる。また、ＭＲＩ画像の画質の低下を防止可能となる。
【００１８】
さらに、この発明の第４の形態によると、Ｎビットのデジタルデータを次に生成したとき、次に生成された前記ＮビットのデジタルデータからＭビットのデジタルデータを減算部が減算し、減算したとき、減算された前記デジタルデータを積算し、積算されたデジタルデータを端数処理部に出力したので、同じく簡単な構成により、累積誤差が大きくなるのを抑えることが可能となる。それにより、ＭＲＩ画像の画質の低下を防止可能となる。
【発明を実施するための最良の形態】
【００１９】
［第１の実施の形態］
（構成）
この発明の第１の実施形態に係る磁気共鳴イメージング装置（ＭＲＩ装置）の構成について図１を参照して説明する。図１は、ＭＲＩ装置の構成図である。
【００２０】
先ず、ＭＲＩ装置を構成する傾斜磁場コイル駆動電源部１０について説明する。傾斜磁場コイル駆動電源部１０は、Ｎビットのデジタルデータを生成するデータ生成部１１と、生成されたＮビットのデジタルデータをＮビットより少ないＭビットのデジタルデータに変換するＤ／Ｄ変換器１２と、変換されたＭビットのデジタルデータをアナログデータに変換するＤ／Ａ変換器１３と、アナログデータを励磁電流として出力する電流増幅部１４と、入力された励磁電流により傾斜磁場を発生させる傾斜磁場コイル２２と、を有する。傾斜磁場コイル駆動電源部１０を有するＭＲＩ装置を図１に示す。
【００２１】
次に、Ｄ／Ｄ変換器１２について図２を参照してさらに詳細に説明する。図２はＤ／Ｄ変換器の構成図である。
【００２２】
Ｄ／Ｄ変換器１２は、データ生成部１１が２０ビットのデジタルデータを生成したとき、２０ビットのデジタルデータの下位４ビットを切り捨てることにより、１６ビットのデジタルデータに変換する端数処理部１２１と、端数処理部１２１により切り捨てられた下位４ビットのデジタルデータを出力する減算部１２２、出力された下位４ビットのデジタルデータを、変換の度に積算し、積算された下位４ビットのデジタルデータの最上位ビットデータが切り上げられたとき、端数処理部１２１により切り捨てられた下位４ビットのデジタルデータを数値０に戻してから新たに積算する積算部１２３と、積算された下位４ビットのデジタルデータの最上位ビットデータが切り上がり、その後に、データ生成部１１が２０ビットのデジタルデータを生成し、端数処理部１２１が１６ビットのデジタルデータに変換したとき、変換された１６ビットのデジタルデータに数値１を加算する加算部１２４と、遅延部１２５とを有する。
【００２３】
なお、減算部１２２、積算部１２３及び加算部１２４は、端数処理部１２１に含まれていても、含まれていなくても良い。加算部１２４を含む端数処理部１２１を図２に示す。
【００２４】
加算部１２４は、積算部１２３の出力が０ｘ００００Ｆ（下位４ビットの最大値）以下であれば、１６ビットのデジタルデータに加算せずに切り捨て、０ｘ０００１０以上であれば、０ｘ０００１０（下位４ビットの最大値＋１）を１６ビットのデジタルデータに加算する（１６ビットのデジタルデータに数値１を加算する）。遅延部１２５を設けることにより、積算部１２３から出力された結果は、切り上げるか否かの加算部１２４による次の決定に使用される。
【００２５】
次に、ＭＲＩ装置の全体的な構成について図１を参照にして説明する。
【００２６】
図１に示すＭＲＩ装置は、傾斜磁場コイル駆動電源部１０、静磁場磁石２１、傾斜磁場コイル２２、寝台２４、寝台制御部２５、ＲＦコイルユニット２６ａ、２６ｂ、２６ｃ、送信部２７、選択回路２８、受信部２９および制御コンピュータ部３１、さらに、この制御コンピュータ部３１に接続した記憶部３２、入力部３４、表示部３３を具備する。
【００２７】
また、傾斜磁場コイル駆動電源部１０は、制御コンピュータ部３１からの指示により傾斜磁場コイル２２の駆動に関するデジタル情報を発生するデータ生成部１１、このデジタルデータをビット数の少ないデジタルデータに変換するＤ／Ｄ変換器１２、このデジタルデータをアナログ値に変換し、このアナログ値を励磁電流として傾斜磁場コイル２２に出力するＤ／Ａ変換器１３を具備する。
【００２８】
静磁場磁石２１は、中空の円筒形をなし、内部の空間に一様な静磁場を発生する。この静磁場磁石２１としては、例えば永久磁石、超伝導磁石等が使用される。
【００２９】
傾斜磁場コイル２２は、中空の円筒形をなし、静磁場磁石２１の内側に配置される。傾斜磁場コイル２２は、互いに直交するＸ、Ｙ、Ｚの各軸に対応する３種のコイルが組み合わされている。傾斜磁場コイル２２は、上記の３種のコイルが傾斜磁場コイル駆動電源部１０からそれぞれ個別に電流供給を受けて、磁場強度がＸ、Ｙ、Ｚの各軸に沿って傾斜する傾斜磁場を発生する。なお、Ｚ軸方向は、例えば静磁場と同方向とする。Ｘ、Ｙ、Ｚ各軸の傾斜磁場は、例えば、スライス選択用傾斜磁場、位相エンコード用傾斜磁場およびリードアウト用傾斜磁場にそれぞれ対応される。スライス選択用傾斜磁場は、任意に撮影断面を決めるために利用される。位相エンコード用傾斜磁場は、空間的位置に応じて磁気共鳴信号の位相を変化させるために利用される。リードアウト用傾斜磁場は、空間的位置に応じて磁気共鳴信号の周波数を変化させるために利用される。
【００３０】
被検体Ｐは、寝台２４の天板２４ａに載置された状態で傾斜磁場コイル２２の空洞（撮影口）内に挿入される。寝台２４は、寝台制御部２５により駆動され、天板２４ａをその長手方向（図１における左右方向）および上下方向に移動する。通常、この長手方向が静磁場磁石２１の中心軸と平行になるように寝台２４が設置される。
【００３１】
ＲＦコイルユニット２６ａは、１つまたは複数のコイルを円筒状のケースに収容して構成される。ＲＦコイルユニット２６ａは、傾斜磁場コイル２２の内側に配置される。ＲＦコイルユニット２６ａは、送信部２７から高周波パルス（ＲＦパルス）の供給を受けて、高周波磁場を発生する。
【００３２】
ＲＦコイルユニット２６ｂ、２６ｃは、天板２４ａ上に載置されたり、天板２４ａに内蔵されたり、あるいは被検体Ｐに装着される。そして撮影時には、被検体Ｐとともに傾斜磁場コイル２２の空洞内に挿入される。ＲＦコイルユニット２６ｂ、２６ｃは、それぞれ複数の要素コイルを備えるアレイコイルが利用され、被検体Ｐから放射される磁気共鳴信号を受信する。要素コイルのそれぞれの出力信号は、個別に選択回路２８に入力される。
【００３３】
送信部２７は、発振部、位相選択部、周波数変換部、振幅変調部および高周波電力増幅部を有している。発振部は、静磁場中における対象原子核に固有の共鳴周波数の高周波信号を発生する。位相選択部は、上記高周波信号の位相を選択する。周波数変換部は、位相選択部から出力された高周波信号の周波数を変換する。振幅変調部は、周波数変調部から出力された高周波信号の振幅を例えばシンク関数に従って変調する。高周波電力増幅部は、振幅変調部から出力された高周波信号を増幅する。そしてこの結果として送信部２７は、ラーモア周波数に対応するＲＦパルスをＲＦコイルユニット２６ａに供給する。
【００３４】
選択回路２８は、ＲＦコイルユニット２６ｂ、２６ｃから出力される多数の磁気共鳴信号からいくつかを選択する。そして選択回路２８は、選択した磁気共鳴信号を受信部２９へ与える。どのチャネルを選択するかは、制御コンピュータ部３１から指示される。
【００３５】
受信部２９は、前段増幅器、位相検波器およびアナログデジタル変換器を有する処理系を複数チャネル備えている。これら複数チャネルの処理系へは、選択回路２８が選択する磁気共鳴信号がそれぞれ入力される。前段増幅器は、磁気共鳴信号を増幅する。位相検波器は、前置増幅器から出力される磁気共鳴信号の位相を検波する。アナログデジタル変換器は、位相検波器から出力される信号をデジタル信号に変換する。受信部２９は、各処理系により得られるデジタル信号をそれぞれ出力する。
【００３６】
制御コンピュータ部３１は、図示していないＣＰＵやメモリ等を有しており、本実施形態のＭＲＩ装置を総括的に制御し、インタフェース部、データ収集部、再構成部および制御部の各機能部を有して構成されている。インタフェース部は、傾斜磁場コイル駆動電源部１０、寝台制御部２５、送信部２７、選択回路２８、受信部２９等の接続される各部間で授受される信号の入出力を行う。データ収集部は、受信部２９から出力されるデジタル信号を収集し、この収集結果、すなわち磁気共鳴信号データを、記憶部３２に格納する。再構成部は、記憶部３２に記憶された磁気共鳴信号データに対して、後処理、すなわちフーリエ変換等の再構成を実行し、被検体Ｐ内の所望の核スピンのスペクトラムデータあるいは画像データを得ることができる。
【００３７】
記憶部３２は、磁気共鳴信号データと、スペクトラムデータあるいは画像データとを、患者毎に記憶する。
【００３８】
表示部３３は、スペクトラムデータあるいは画像データ等の各種の情報を制御コンピュータ部３１の制御部の制御下で表示する。表示部３３としては、液晶表示器などの表示デバイスを利用可能である。
【００３９】
入力部３４は、オペレータからの各種指令や情報入力を受け付ける。入力部３４は、マウスやトラックボールなどのポインティングデバイス、モード切り替えスイッチ等の選択デバイス、あるいはキーボード等の入力デバイスを適宜に利用可能である。
【００４０】
（動作）
次に、２０ビットのデジタルデータを受けたＤ／Ｄ変換器１２の動作について、図３を参照にして説明する。図３は、Ｄ／Ｄ変換器１２における各部のデータ値の一例を示す説明図である。説明を簡単にするために、２０ビットのデジタルデータは一定とする。
【００４１】
時刻ｔ０にて、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４が端数処理部１２１に入力されたとする。初期状態では積算部１２３の出力が０ｘ０００００であったとすると、端数処理部１２１で切り捨てとなり、端数処理部１２１の出力は０ｘ１１４６となる。出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。積算部１２３には、減算部１２２の出力０ｘ００００４（＝０ｘ１１４６４−０ｘ１１４６）が記憶される。
【００４２】
時刻ｔ１では、次に、データ生成部１１がデジタルデータ０ｘ１１４６４を生成すると、積算部１２３の出力０ｘ００００Ｆ以下なので、端数処理部１２１で切り捨てとなり、端数処理部１２１の出力は０ｘ１１４６となる。出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、積算部１２３には０ｘ００００８（＝０ｘ００００４＋０ｘ００００４）が記憶される。
【００４３】
時刻ｔ２でも、次に、データ生成部１１がデジタルデータ０ｘ１１４６４を生成すると、積算部１２３の出力０ｘ００００Ｆ以下なので、端数処理部１２１で切り捨てとなり、端数処理部１２１の出力は０ｘ１１４６となる。出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、積算部１２３には０ｘ００００Ｃ（＝０ｘ００００８＋０ｘ００００４）が記憶される。
【００４４】
時刻ｔ３でも、次に、データ生成部１１がデジタルデータ０ｘ１１４６４を生成すると、積算部１２３の出力０ｘ００００Ｆ以下なので、端数処理部１２１で切り捨てとなり、端数処理部１２１の出力は０ｘ１１４６となる。出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、積算部１２３には０ｘ０００１０（＝０ｘ００００Ｃ＋０ｘ００００４）が記憶される。
【００４５】
時刻ｔ４では、次に、データ生成部１１がデジタルデータ０ｘ１１４６４を生成すると、積算部１２３の出力０ｘ０００１０以上なので、端数処理部１２１で切り上げとなり、加算部１２４は、切り上げた０ｘ０００１０を１６ビットのデジタルデータ０ｘ１１４６に加算する（数値１を１６ビットのデジタルデータ０ｘ１１４６に加算する）。端数処理部１２１から０ｘ１１４７（＝０ｘ０００１０＋０ｘ１１４６）がＤ／Ａ変換器１３に入力される。このとき、積算部１２３には０ｘＦＦＦＦ４（＝０ｘ１１４６４−０ｘ１１４７）が加算される。積算部１２３には、０ｘ００００４（＝０ｘ０００１０＋０ｘＦＦＦＦ４）が記憶される。結果的に、積算部１２３は、下位４ビットのデジタルデータが切り上げられたとき、積算値から４ビットの最大値＋１（＝０ｘ０００１０）を減算してから、新たに０ｘ００００４を積算する。
【００４６】
以下、時刻ｔ５から時刻ｔ８までの動作を図３に示す。時刻ｔ１から時刻ｔ８までの動作で分かるように、時刻ｔ５から時刻ｔ８までの動作は、時刻ｔ１から時刻ｔ４までの動作と同じである。すなわち、第１の実施形態に係るＤ／Ｄ変換器１２は、時刻ｔ１から時刻ｔ４までの動作を繰り返す。
【００４７】
図３では、積算部１２３の出力が累積誤差を表している。上記Ｄ／Ｄ変換器１２の動作を説明したように、切り捨てによる累積誤差が指定したしきい値を超えると切り上げとなり、累積誤差を減らすように動作する。従って、誤差が累積し続けることはない。
【００４８】
それにより、２０ビットのデジタルデータを１６ビットのデジタルデータに変換するときの累積誤差が大きくなるのを抑えることとなり、ＭＲＩ画像の画質の低下を防止可能となる。生成された２０ビットのデジタルデータと、その２０ビットのデジタルデータに近づけた１６ビットのデジタルデータとを図４に示す。図４は、Ｄ／Ｄ変換器１２の出力データをグラフで示す説明図である。
【００４９】
［第２の実施の形態］
（構成）
この発明の第２の実施形態に係るＤ／Ｄ変換器１２の構成について説明する。第２の実施形態のＤ／Ｄ変換器１２の構成は、図２に示す第１の実施形態のＤ／Ｄ変換器１２の構成と基本的に同じである。以下、第１の実施形態のＤ／Ｄ変換器１２と異なる構成について説明する。なお、Ｄ／Ｄ変換器１２以外の各構成については、第１の実施形態の各構成と同じであり、それらの各構成の説明を省略する。
【００５０】
第２の実施形態に係るＤ／Ｄ変換器１２は、データ生成部１１が２０ビットのデジタルデータを生成したとき、２０ビットのデジタルデータの下位４ビットを切り捨てることにより、１６ビットのデジタルデータに変換する端数処理部１２１と、端数処理部１２１により切り捨てられた下位４ビットのデジタルデータを積算する積算部１２３とを有する。
端数処理部１２１は、積算部の積算値が、（Ｎ−Ｍ）ビットの最大値よりも小さい予め決められた一定値以上に達した時であって、データ生成部１１が２０ビットのデジタルデータを生成し、端数処理部１２１が１６ビットのデジタルデータに変換したとき、変換された１６ビットのデジタルデータに数値１を加算する加算部１２４を有する。
【００５１】
前記第１の実施形態では、積算された下位４ビットのデジタルデータの最大値＋１（０ｘ０００１０となる）以上のとき、変換された１６ビットのデジタルデータ（０ｘ１１４６）に加算部１２４が数値１を加算する（０ｘ１１４６＋０ｘ０００１０）。
【００５２】
これに対し、この第２の実施形態では、積算部の積算値が、（Ｎ−Ｍ）ビットの最大値よりも小さい予め決められた一定値以上に達した時（０ｘ００００８のとき）、変換された１６ビットのデジタルデータ（０ｘ１１４６）に加算部１２４が数値１を加算する（０ｘ１１４６＋０ｘ０００１０）。
【００５３】
（動作）
次に、２０ビットのデジタルデータを受けたＤ／Ｄ変換器１２の動作について、図５を参照にして説明する。図５は、Ｄ／Ｄ変換器１２における各部のデータ値の一例を示す説明図である。説明を簡単にするために、２０ビットのデジタルデータは一定とする。
【００５４】
時刻ｔ０にてデジタルデータ０ｘ１１４６４が入力されたとする。初期状態では積算部１２３の出力が０ｘ０００００であったとすると、端数処理部１２１で切り捨てとなり、出力は０ｘ１１４６となる。これがＤ／Ａ変換器１３に入力される。積算部１２３には、減算部１２２の出力０ｘ００００４（＝０ｘ１１４６４−０ｘ１１４６）が記憶される。
【００５５】
時刻ｔ１では、積算部１２３の出力０ｘ００００８以下なので、端数処理部１２１で切り捨てとなり、０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、積算部１２３には０ｘ００００８（＝０ｘ００００４＋０ｘ００００４）が記憶される。
【００５６】
時刻ｔ２では、積算部１２３の出力０ｘ００００８以上なので、端数処理部１２１で切り上げとなり、加算部１２４は、切り上げた０ｘ０００１０を１６ビットのデジタルデータ０ｘ１１４６に加算する（数値１を１６ビットのデジタルデータ０ｘ１１４６に加算する）。端数処理部１２１から０ｘ１１４７（＝０ｘ０００１０＋０ｘ１１４６）がＤ／Ａ変換器１３に入力される。このとき、積算部１２３には０ｘＦＦＦＦ４（＝０ｘ１１４６４−０ｘ１１４７）が加算される。積算部１２３には、０ｘＦＦＦＦＣ（＝０ｘ００００８＋０ｘＦＦＦＦ４）が記憶される。
【００５７】
時刻ｔ３では、積算部１２３の出力０ｘ００００８以下なので、端数処理部１２１で切り捨てとなり、０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、積算部１２３には０ｘ０００００（＝０ｘＦＦＦＦＣ＋０ｘ００００４）が記憶される。
【００５８】
時刻ｔ４では、時刻ｔ０と同じく、積算部１２３の出力０ｘ００００８以下なので、端数処理部１２１で切り捨てとなり、０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、積算部１２３には０ｘ００００４（＝０ｘ０００００＋０ｘ００００４）が記憶される。
【００５９】
以下、時刻ｔ５では、時刻ｔ１と同じく、積算部１２３の出力０ｘ００００８以下なので、端数処理部１２１で切り捨てとなり、０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、積算部１２３には０ｘ００００８（＝０ｘ００００４＋０ｘ００００４）が記憶される。
【００６０】
時刻ｔ６では、時刻ｔ２と同じく、積算部１２３の出力０ｘ００００８以上なので、端数処理部１２１で切り上げとなり、加算部１２４は、切り上げた０ｘ０００１０を１６ビットのデジタルデータ０ｘ１１４６に加算する（数値１を１６ビットのデジタルデータ０ｘ１１４６に加算する）。端数処理部１２１から０ｘ１１４７（＝０ｘ０００１０＋０ｘ１１４６）がＤ／Ａ変換器１３に入力される。このとき、積算部１２３には０ｘＦＦＦＦ４（＝０ｘ１１４６４−０ｘ１１４７）が加算される。積算部１２３には、０ｘＦＦＦＦＣ（＝０ｘ００００８＋０ｘＦＦＦＦ４）が記憶される。
【００６１】
以上の時刻ｔ１から時刻ｔ６までの動作の説明で分かるように、第２の実施形態に係るＤ／Ｄ変換器１２は、時刻ｔ３の動作を挟んで、時刻ｔ０から時刻ｔ２までの動作を繰り返す。
【００６２】
ここで、指定したしきい値である０ｘ００００８に積算部１２３の出力がなると、Ｄ／Ｄ変換器１２の出力が０ｘ００１４７（＝０ｘ０００１０＋０ｘ１１４６）となるので、累積誤差が、２０ビットのデジタルデータを積算した数値を上回ったり、下回ったりする。それにより、例えばＭＲＩ画像の画質の輝度が低めに片寄ったり、高めに片寄ったりせず、ＭＲＩ画像の画質をさらに向上させることができる。２０ビットのデジタルデータと、その２０ビットのデジタルデータを上回ったり、下回ったりする１６ビットのデジタルデータとを図６に示す。図６は、Ｄ／Ｄ変換器の出力データをグラフで示す説明図である。
【００６３】
［第３の実施の形態］
（構成）
この発明の第３の実施形態に係るＤ／Ｄ変換器１２の構成について図７を参照して説明する。図７は、Ｄ／Ｄ変換器１２の構成図である。なお、Ｄ／Ｄ変換器１２以外の各構成については、第１の実施形態の各構成と同じであり、それらの各構成の説明を省略する。
【００６４】
第３の実施形態に係るＤ／Ｄ変換器１２は、データ生成部１１が２０ビットのデジタルデータを生成したとき、２０ビットのデジタルデータの下位４ビットを切り捨てることにより、１６ビットのデジタルデータに変換する端数処理部１２１と、データ生成部１１が２０ビットのデジタルデータを次に生成したとき、次に生成された２０ビットのデジタルデータに、端数処理部１２１により切り捨てられた下位４ビットのデジタルデータを加算する加算部１２４とを有している。
【００６５】
また、端数処理部１２１に入力された２０ビットのデジタルデータに対し、端数処理部１２１により変換された１６ビットのデジタルデータを減算する減算部１２２を有している。減算部１２２が２０ビットのデジタルデータから１６ビットのデジタルデータを減算することにより、下位４ビットのデジタルデータを生成する。
【００６６】
なお、２０ビットのデジタルデータの下位４ビットを取り出すことにより、下位４ビットのデジタルデータを生成するようにしても良い。
【００６７】
また、遅延部１２５を有している。遅延部１２５を設けることにより、減算部１２２から出力された結果は、データ生成部１１が２０ビットのデジタルデータを次に生成した時、下位４ビットのデジタルデータを加算する。
【００６８】
（動作）
次に、２０ビットのデジタルデータを受けたＤ／Ｄ変換器１２の動作について、図８を参照にして説明する。図８は、Ｄ／Ｄ変換器１２における各部のデータ値の一例を示す説明図である。説明を簡単にするために、２０ビットのデジタルデータは一定とする。
【００６９】
時刻ｔ０にて、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４が加算部１２４に入力されたとする。初期状態では遅延部１２５の出力が０ｘ０００００であったとすると、加算部１２４の出力は０ｘ１１４６４となる。加算部１２４の出力０ｘ１１４６４は、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４６となる。端数処理部１２１の出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。減算部１２２の出力は、０ｘ００００４（＝０ｘ１１４６４−０ｘ１１４６０）となる。
【００７０】
時刻ｔ１では、次に、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４に遅延部１２５を経た減算部１２２の出力０ｘ００００４が、加算部１２４にて加算され、加算部１２４の出力は、０ｘ１１４６８（＝０ｘ１１４６４＋０ｘ００００４）となり、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４６となる。端数処理部１２１の出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。減算部１２２の出力は、０ｘ００００８（＝０ｘ１１４６８−０ｘ１１４６０）となる。
【００７１】
時刻ｔ２では、次に、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４に遅延部１２５を経た減算部１２２の出力０ｘ００００８が、加算部１２４にて加算され、加算部１２４の出力は、０ｘ１１４６Ｃ（＝０ｘ１１４６８＋０ｘ００００４）となり、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４６となる。端数処理部１２１の出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。減算部１２２の出力は、０ｘ００００Ｃ（＝０ｘ１１４６Ｃ−０ｘ１１４６０）となる。
【００７２】
時刻ｔ３では、次に、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４に遅延部１２５を経た減算部１２２の出力０ｘ００００Ｃが、加算部１２４にて加算され、加算部１２４の出力は、０ｘ１１４７０（＝０ｘ１１４６Ｃ＋０ｘ００００４）となり、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４７となる。端数処理部１２１の出力０ｘ１１４７がＤ／Ａ変換器１３に入力される。減算部１２２の出力は、０ｘ０００００（＝０ｘ１１４７０−０ｘ１１４７０）となる。
【００７３】
時刻ｔ４では、結果として、時刻ｔ０と同じである。すなわち、次に、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４に遅延部１２５を経た減算部１２２の出力０ｘ０００００が、加算部１２４にて加算され、加算部１２４の出力は０ｘ１１４６４となる。加算部１２４の出力０ｘ１１４６４は、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４６となる。端数処理部１２１の出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。減算部１２２の出力は、０ｘ００００４（＝０ｘ１１４６４−０ｘ１１４６０）となる。
【００７４】
以上の時刻ｔ０から時刻ｔ４までの動作で分かるように、第３の実施形態に係るＤ／Ｄ変換器１２は、時刻ｔ０から時刻ｔ３までの動作を繰り返す。
【００７５】
図８では、端数処理部１２１により切り捨てられた下位４ビットのデータが累積誤差を表している。上記Ｄ／Ｄ変換器１２の動作を説明したように、下位４ビットのデータの最上位が切り上げられると、累積誤差が０となるように動作する。従って、誤差が累積し続けることはない。
【００７６】
それにより、２０ビットのデジタルデータを１６ビットのデジタルデータに変換するときの累積誤差が大きくなるのを抑えることとなり、ＭＲＩ画像の画質の低下を防止可能となる。また、減算部１２２及び遅延部１２５を設けた簡単な構成にすることが可能となる。
【００７７】
データ生成部１１により生成された２０ビットのデジタルデータと、その２０ビットのデジタルデータに近づけた１６ビットのデジタルデータとを図９に示す。図９は、Ｄ／Ｄ変換器１２の出力データをグラフで示す説明図である。
【００７８】
［第４の実施の形態］
（構成）
この発明の第４の実施形態に係るＤ／Ｄ変換器１２の構成について図１０を参照して説明する。図１０は、Ｄ／Ｄ変換器１２の構成図である。Ｄ／Ｄ変換器１２以外の各構成については、第１の実施形態の各構成と同じであり、それらの各構成の説明を省略する。
【００７９】
第４の実施形態に係るＤ／Ｄ変換器１２は、データ生成部１１が２０ビットのデジタルデータを生成したとき、２０ビットのデジタルデータの下位４ビットを切り捨てることにより、１６ビットのデジタルデータに変換する端数処理部１２１と、データ生成部１１が２０ビットのデジタルデータを次に生成したとき、次に生成された２０ビットのデジタルデータから、端数処理部１２１により変換された１６ビットのデジタルデータを減算する減算部１２２と、減算部１２２が減算したとき、減算された前記デジタルデータを積算し、積算されたデジタルデータを端数処理部１２１に出力する積算部１２３とを有している。
【００８０】
また、遅延部１２５を有している。遅延部１２５を設けることにより、データ生成部１１が２０ビットのデジタルデータを次に生成した時、端数処理部１２１から出力された結果を減算する。
【００８１】
（動作）
次に、２０ビットのデジタルデータを受けたＤ／Ｄ変換器１２の動作について、図１１を参照にして説明する。図１１は、Ｄ／Ｄ変換器１２における各部のデータ値の一例を示す説明図である。説明を簡単にするために、２０ビットのデジタルデータは一定とする。
【００８２】
時刻ｔ０にて、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４が減算部１２２に入力されたとする。初期状態では遅延部１２５の出力が０ｘ０００００であったとすると、減算部１２２の出力は０ｘ１１４６４となる。積算部１２３の出力は０ｘ１１４６４となる。積算部１２３の出力０ｘ１１４６４は、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４６となる。端数処理部１２１の出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、累積誤差は、積算部１２３の出力０ｘ１１４６４から端数処理部１２１の出力０ｘ１１４６を減算した値０ｘ００００４となる。
【００８３】
時刻ｔ１では、次に、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４に対し、遅延部１２５を経た端数処理部１２１の出力０ｘ１１４６が、減算部１２２にて減算され、減算部１２２の出力は０ｘ００００４（０ｘ１１４６４−０ｘ１１４６）となる。積算部の出力は０ｘ１１４６８（＝０ｘ１１４６４＋０ｘ００００４）となる。積算部１２３の出力０ｘ１１４６８は、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４６となる。端数処理部１２１の出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、累積誤差は、積算部１２３の出力０ｘ１１４６８から端数処理部１２１の出力０ｘ１１４６を減算した値０ｘ００００８となる。
【００８４】
時刻ｔ２でも、次に、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４に対し、遅延部１２５を経た端数処理部１２１の出力０ｘ１１４６が、減算部１２２にて減算され、減算部１２２の出力は０ｘ００００４（０ｘ１１４６４−０ｘ１１４６）となる。積算部の出力は０ｘ１１４６Ｃ（＝０ｘ１１４６８＋０ｘ００００４）となる。積算部１２３の出力０ｘ１１４６Ｃは、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４６となる。端数処理部１２１の出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、累積誤差は、積算部１２３の出力０ｘ１１４６Ｃから端数処理部１２１の出力０ｘ１１４６を減算した値０ｘ００００Ｃとなる。
【００８５】
時刻ｔ３では、次に、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４に対し、遅延部１２５を経た端数処理部１２１の出力０ｘ１１４６が、減算部１２２にて減算され、減算部１２２の出力は０ｘ００００４（０ｘ１１４６４−０ｘ１１４６）となる。積算部の出力は０ｘ１１４７０（＝０ｘ１１４６Ｃ＋０ｘ００００４）となる。積算部１２３の出力０ｘ１１４７０は、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４７となる。端数処理部１２１の出力０ｘ１１４７がＤ／Ａ変換器１３に入力される。このとき、累積誤差は、積算部１２３の出力０ｘ１１４７０から端数処理部１２１の出力０ｘ１１４７を減算した値０ｘ０００００となる。
【００８６】
時刻ｔ４では、次に、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４に対し、遅延部１２５を経た端数処理部１２１の出力０ｘ１１４７が、減算部１２２にて減算され、減算部１２２の出力は０ｘＦＦＦＦ４（０ｘ１１４６４−０ｘ１１４７）となる。積算部の出力は０ｘ１１４６４（＝０ｘ１１４７０＋０ｘＦＦＦＦ４）となる。積算部１２３の出力０ｘ１１４６４は、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４６となる。端数処理部１２１の出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、累積誤差は、積算部１２３の出力０ｘ１１４６４から端数処理部１２１の出力０ｘ１１４６を減算した値０ｘ００００４となる。
【００８７】
時刻ｔ５では、次に、データ生成部１１により生成されたデジタルデータ０ｘ１１４６４に対し、遅延部１２５を経た端数処理部１２１の出力０ｘ１１４６が、減算部１２２にて減算され、減算部１２２の出力は０ｘ００００４（０ｘ１１４６４−０ｘ１１４６）となる。積算部の出力は０ｘ１１４６８（＝０ｘ１１４６４＋０ｘ００００４）となる。積算部１２３の出力０ｘ１１４６８は、端数処理部１２１で切り捨てられ、端数処理部１２１の出力は０ｘ１１４６となる。端数処理部１２１の出力０ｘ１１４６がＤ／Ａ変換器１３に入力される。このとき、累積誤差は、積算部１２３の出力０ｘ１１４６８から端数処理部１２１の出力０ｘ１１４６を減算した値０ｘ００００８となる。これは、時刻ｔ１の動作と同じである。
【００８８】
以上の時刻ｔ０から時刻ｔ５までの動作で分かるように、第４の実施形態に係るＤ／Ｄ変換器１２は、時刻ｔ１から時刻ｔ４までの動作を繰り返す。
【００８９】
図１１では、積算部１２３の出力値から端数処理部の出力を減算した値として累積誤差を表している。上記Ｄ／Ｄ変換器１２の動作を説明したように、一定の時刻毎に累積誤差が０となるように動作する。従って、誤差が累積し続けることはない。それにより、ＭＲＩ画像の画質の低下を防止可能となる。
【００９０】
上記各実施形態において、Ｄ／Ｄ変換器１２をフィールドプログラマブルゲートアレイにより構成しておけば、ＲＯＭ（リードオンリーメモリー）の交換により、１６ビットのＤ／Ａ変換器を２０ビットのＤ／Ａ変換器に容易に交換可能となる。それにより、電流高分解能を要求するアップグレードに容易に対応する、傾斜磁場系を提供することが可能となる。
【００９１】
なお、前記実施形態では、Ｍビットを１６ビットとし、Ｎビットを２０ビットとした。しかし、この発明では、ＭビットがＮビットより少なければ良く（Ｍ＜Ｎ）、例えば、Ｍビットを１８ビットとし、Ｎビットを２４ビットとしても良い。また、Ｄ／Ａ変換器１３と電流増幅部１４とを別個に設けたが、Ｄ／Ａ変換器１３に電流増幅部１４を含ませても良い。
【図面の簡単な説明】
【００９２】
【図１】この発明の第１の実施形態に係る磁気共鳴イメージング装置（ＭＲＩ）の構成図である。
【図２】Ｄ／Ｄ変換器の構成図である。
【図３】Ｄ／Ｄ変換器における各部のデータ値の一例を示す説明図である。
【図４】Ｄ／Ｄ変換器の出力データをグラフで示す説明図である。
【図５】この発明の第２の実施形態に係るＤ／Ｄ変換器における各部のデータ値の一例を示す説明図である。
【図６】Ｄ／Ｄ変換器の出力データをグラフで示す説明図である。
【図７】この発明の第３の実施形態に係るＤ／Ｄ変換器の構成図である。
【図８】Ｄ／Ｄ変換器における各部のデータ値の一例を示す説明図である。
【図９】Ｄ／Ｄ変換器の出力データをグラフで示す説明図である。
【図１０】この発明の第４の実施形態に係るＤ／Ｄ変換器の構成図である。
【図１１】Ｄ／Ｄ変換器における各部のデータ値の一例を示す説明図である。
【符号の説明】
【００９３】
１０ 傾斜磁場コイル駆動電源部 １１ データ生成部 １２ Ｄ／Ｄ変換器
１３ Ｄ／Ａ変換器 １４ 電流増幅部 １２１ 端数処理部 １２２ 減算部
１２３ 積算部 １２４ 加算部 １２５ 遅延部
２１ 静磁場磁石 ２２ 傾斜磁場コイル ２４ 寝台 ２４ａ 天板
２５ 寝台制御部 ２６ａ、２６ｂ、２６ｃ ＲＦコイルユニット
２７ 送信部 ２８ 選択回路 ２９ 受信部
３１ 制御コンピュータ部 ３２ 記憶部 ３３ 表示部 ３４ 入力部
【特許請求の範囲】
【請求項１】
Ｎビットのデジタルデータを生成するデータ生成部と、該生成されたＮビットのデジタルデータをＮビットより少ない上位Ｍビットのデジタルデータに変換するＤ／Ｄ変換器と、該変換された上位Ｍビットのデジタルデータをアナログデータに変換し、該アナログデータを励磁電流として出力するＤ／Ａ変換器と、入力された前記励磁電流により傾斜磁場を発生させる傾斜磁場コイルと、を有する磁気共鳴イメージング装置において、
前記Ｄ／Ｄ変換器は、
前記データ生成部が前記Ｎビットのデジタルデータを生成したとき、該Ｎビットのデジタルデータの下位（Ｎ−Ｍ）ビットを切り捨てることにより、前記上位Ｍビットのデジタルデータに変換する端数処理部と、
前記端数処理部により切り捨てられた下位（Ｎ−Ｍ）ビットのデジタルデータを前記変換の度に積算し、該積算値が下位（Ｎ−Ｍ）ビットの最大値＋１以上に達した時、積算値から前記下位（Ｎ−Ｍ）ビットの最大値＋１を減算した後、新たに積算する積算部と、
前記積算値が下位（Ｎ−Ｍ）ビットの最大値＋１以上に達し、その後に、前記データ生成部が前記Ｎビットのデジタルデータを生成し、前記端数処理部が前記Ｍビットのデジタルデータに変換したとき、該変換された前記上位Ｍビットのデジタルデータに数値１を加算する加算部と、
を有する
ことを特徴とする磁気共鳴イメージング装置。
【請求項２】
Ｎビットのデジタルデータを生成するデータ生成部と、該生成されたＮビットのデジタルデータをＮビットより少ない上位Ｍビットのデジタルデータに変換するＤ／Ｄ変換器と、該変換された上位Ｍビットのデジタルデータをアナログデータに変換し、該アナログデータを励磁電流として出力するＤ／Ａ変換器と、入力された前記励磁電流により傾斜磁場を発生させる傾斜磁場コイルと、を有する磁気共鳴イメージング装置において、
前記Ｄ／Ｄ変換器は、
前記データ生成部が前記Ｎビットのデジタルデータを生成したとき、該Ｎビットのデジタルデータの下位（Ｎ−Ｍ）ビットを切り捨てることにより、前記上位Ｍビットのデジタルデータに変換する端数処理部と、
前記端数処理部により切り捨てられた下位（Ｎ−Ｍ）ビットのデジタルデータを積算し、該積算値が（Ｎ−Ｍ）ビットの最大値よりも小さい、予め決められた一定値以上に達した時、積算値から前記下位（Ｎ−Ｍ）ビットの最大値＋１を減算した後、新たに積算する積算部と、
を有し、
前記端数処理部は、前記積算値が決められた一定値以上に達し、前記データ生成部が前記Ｎビットのデジタルデータを生成し、前記端数処理部が前記上位Ｍビットのデジタルデータに変換したとき、該変換された前記上位Ｍビットのデジタルデータに数値１を加算する加算部を有することを特徴とする磁気共鳴イメージング装置。
【請求項３】
Ｎビットのデジタルデータを生成するデータ生成部と、該生成されたＮビットのデジタルデータをＮビットより少ない上位Ｍビットのデジタルデータに変換するＤ／Ｄ変換器と、該変換された上位Ｍビットのデジタルデータをアナログデータに変換し、該アナログデータを励磁電流として出力するＤ／Ａ変換器と、入力された前記励磁電流により傾斜磁場を発生させる傾斜磁場コイルと、を有する磁気共鳴イメージング装置において、
前記Ｄ／Ｄ変換器は、
前記データ生成部が前記Ｎビットのデジタルデータを生成したとき、該Ｎビットのデジタルデータの下位（Ｎ−Ｍ）ビットを切り捨てることにより、前記上位Ｍビットのデジタルデータに変換する端数処理部と、
前記データ生成部が前記Ｎビットのデジタルデータを次に生成したとき、該次に生成された前記Ｎビットのデジタルデータに、前記端数処理部により切り捨てられた下位（Ｎ−Ｍ）ビットのデジタルデータを加算する加算部と、
を有する
ことを特徴とする磁気共鳴イメージング装置。
【請求項４】
Ｎビットのデジタルデータを生成するデータ生成部と、該生成されたＮビットのデジタルデータをＮビットより少ない上位Ｍビットのデジタルデータに変換するＤ／Ｄ変換器と、該変換された上位Ｍビットのデジタルデータをアナログデータに変換し、該アナログデータを励磁電流として出力するＤ／Ａ変換器と、入力された前記励磁電流により傾斜磁場を発生させる傾斜磁場コイルと、を有する磁気共鳴イメージング装置において、
前記Ｄ／Ｄ変換器は、
前記データ生成部が前記Ｎビットのデジタルデータを生成したとき、該Ｎビットのデジタルデータの下位（Ｎ−Ｍ）ビットを切り捨てることにより、前記上位Ｍビットのデジタルデータに変換する端数処理部と、
前記データ生成部が前記Ｎビットのデジタルデータを次に生成したとき、該次に生成された前記Ｎビットのデジタルデータから、前記端数処理部により変換された前記上位Ｍビットのデジタルデータを減算する減算部と、
前記減算部が減算したとき、該減算された前記デジタルデータを積算し、該積算されたデジタルデータを前記端数処理部に出力する積算部と、
を有する
ことを特徴とする磁気共鳴イメージング装置。
【請求項５】
前記Ｄ／Ｄ変換器は、フィールドプログラマブルゲートアレイにより構成されていることを特徴とする請求項１から請求項４のいずれかに記載の磁気共鳴イメージング装置。
【請求項１】
Ｎビットのデジタルデータを生成するデータ生成部と、該生成されたＮビットのデジタルデータをＮビットより少ない上位Ｍビットのデジタルデータに変換するＤ／Ｄ変換器と、該変換された上位Ｍビットのデジタルデータをアナログデータに変換し、該アナログデータを励磁電流として出力するＤ／Ａ変換器と、入力された前記励磁電流により傾斜磁場を発生させる傾斜磁場コイルと、を有する磁気共鳴イメージング装置において、
前記Ｄ／Ｄ変換器は、
前記データ生成部が前記Ｎビットのデジタルデータを生成したとき、該Ｎビットのデジタルデータの下位（Ｎ−Ｍ）ビットを切り捨てることにより、前記上位Ｍビットのデジタルデータに変換する端数処理部と、
前記端数処理部により切り捨てられた下位（Ｎ−Ｍ）ビットのデジタルデータを前記変換の度に積算し、該積算値が下位（Ｎ−Ｍ）ビットの最大値＋１以上に達した時、積算値から前記下位（Ｎ−Ｍ）ビットの最大値＋１を減算した後、新たに積算する積算部と、
前記積算値が下位（Ｎ−Ｍ）ビットの最大値＋１以上に達し、その後に、前記データ生成部が前記Ｎビットのデジタルデータを生成し、前記端数処理部が前記Ｍビットのデジタルデータに変換したとき、該変換された前記上位Ｍビットのデジタルデータに数値１を加算する加算部と、
を有する
ことを特徴とする磁気共鳴イメージング装置。
【請求項２】
Ｎビットのデジタルデータを生成するデータ生成部と、該生成されたＮビットのデジタルデータをＮビットより少ない上位Ｍビットのデジタルデータに変換するＤ／Ｄ変換器と、該変換された上位Ｍビットのデジタルデータをアナログデータに変換し、該アナログデータを励磁電流として出力するＤ／Ａ変換器と、入力された前記励磁電流により傾斜磁場を発生させる傾斜磁場コイルと、を有する磁気共鳴イメージング装置において、
前記Ｄ／Ｄ変換器は、
前記データ生成部が前記Ｎビットのデジタルデータを生成したとき、該Ｎビットのデジタルデータの下位（Ｎ−Ｍ）ビットを切り捨てることにより、前記上位Ｍビットのデジタルデータに変換する端数処理部と、
前記端数処理部により切り捨てられた下位（Ｎ−Ｍ）ビットのデジタルデータを積算し、該積算値が（Ｎ−Ｍ）ビットの最大値よりも小さい、予め決められた一定値以上に達した時、積算値から前記下位（Ｎ−Ｍ）ビットの最大値＋１を減算した後、新たに積算する積算部と、
を有し、
前記端数処理部は、前記積算値が決められた一定値以上に達し、前記データ生成部が前記Ｎビットのデジタルデータを生成し、前記端数処理部が前記上位Ｍビットのデジタルデータに変換したとき、該変換された前記上位Ｍビットのデジタルデータに数値１を加算する加算部を有することを特徴とする磁気共鳴イメージング装置。
【請求項３】
Ｎビットのデジタルデータを生成するデータ生成部と、該生成されたＮビットのデジタルデータをＮビットより少ない上位Ｍビットのデジタルデータに変換するＤ／Ｄ変換器と、該変換された上位Ｍビットのデジタルデータをアナログデータに変換し、該アナログデータを励磁電流として出力するＤ／Ａ変換器と、入力された前記励磁電流により傾斜磁場を発生させる傾斜磁場コイルと、を有する磁気共鳴イメージング装置において、
前記Ｄ／Ｄ変換器は、
前記データ生成部が前記Ｎビットのデジタルデータを生成したとき、該Ｎビットのデジタルデータの下位（Ｎ−Ｍ）ビットを切り捨てることにより、前記上位Ｍビットのデジタルデータに変換する端数処理部と、
前記データ生成部が前記Ｎビットのデジタルデータを次に生成したとき、該次に生成された前記Ｎビットのデジタルデータに、前記端数処理部により切り捨てられた下位（Ｎ−Ｍ）ビットのデジタルデータを加算する加算部と、
を有する
ことを特徴とする磁気共鳴イメージング装置。
【請求項４】
Ｎビットのデジタルデータを生成するデータ生成部と、該生成されたＮビットのデジタルデータをＮビットより少ない上位Ｍビットのデジタルデータに変換するＤ／Ｄ変換器と、該変換された上位Ｍビットのデジタルデータをアナログデータに変換し、該アナログデータを励磁電流として出力するＤ／Ａ変換器と、入力された前記励磁電流により傾斜磁場を発生させる傾斜磁場コイルと、を有する磁気共鳴イメージング装置において、
前記Ｄ／Ｄ変換器は、
前記データ生成部が前記Ｎビットのデジタルデータを生成したとき、該Ｎビットのデジタルデータの下位（Ｎ−Ｍ）ビットを切り捨てることにより、前記上位Ｍビットのデジタルデータに変換する端数処理部と、
前記データ生成部が前記Ｎビットのデジタルデータを次に生成したとき、該次に生成された前記Ｎビットのデジタルデータから、前記端数処理部により変換された前記上位Ｍビットのデジタルデータを減算する減算部と、
前記減算部が減算したとき、該減算された前記デジタルデータを積算し、該積算されたデジタルデータを前記端数処理部に出力する積算部と、
を有する
ことを特徴とする磁気共鳴イメージング装置。
【請求項５】
前記Ｄ／Ｄ変換器は、フィールドプログラマブルゲートアレイにより構成されていることを特徴とする請求項１から請求項４のいずれかに記載の磁気共鳴イメージング装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１０−１４２５３１（Ｐ２０１０−１４２５３１Ａ）
【公開日】平成２２年７月１日（２０１０．７．１）
【国際特許分類】
【出願番号】特願２００８−３２４９４６（Ｐ２００８−３２４９４６）
【出願日】平成２０年１２月２２日（２００８．１２．２２）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【出願人】（５９４１６４５４２）東芝メディカルシステムズ株式会社 (4,066)
【Ｆターム（参考）】
【公開日】平成２２年７月１日（２０１０．７．１）
【国際特許分類】
【出願日】平成２０年１２月２２日（２００８．１２．２２）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【出願人】（５９４１６４５４２）東芝メディカルシステムズ株式会社 (4,066)
【Ｆターム（参考）】
[ Back to top ]