絶縁トランスおよび電力変換装置
【課題】経時劣化を抑制し、信頼性および耐環境性を向上させつつ、外部磁束に起因するノイズとしての影響を軽減するとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行えるようにする。
【解決手段】絶縁トランスには、絶縁性基板１１１に形成された１次側コイル１１０と、半導体基板１０１に形成された２次側コイル１００が設けられ、絶縁性基板１１１の第１の主面上には、電極パターン１１４、１１５の接続部が１次コイルパターン１１３および電極パターン１１４とともに覆われるようにして絶縁性スペーサ層１１７を積層し、１次コイルパターン１１３が形成された絶縁性基板１１１を、１次コイルパターン１１３の形成面が半導体基板１０１に対向するようにして、接着層１１８にて半導体基板１０１上に固着する。
【解決手段】絶縁トランスには、絶縁性基板１１１に形成された１次側コイル１１０と、半導体基板１０１に形成された２次側コイル１００が設けられ、絶縁性基板１１１の第１の主面上には、電極パターン１１４、１１５の接続部が１次コイルパターン１１３および電極パターン１１４とともに覆われるようにして絶縁性スペーサ層１１７を積層し、１次コイルパターン１１３が形成された絶縁性基板１１１を、１次コイルパターン１１３の形成面が半導体基板１０１に対向するようにして、接着層１１８にて半導体基板１０１上に固着する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は絶縁トランスおよび電力変換装置に関し、特に、絶縁トランスの１次側巻線と２次側巻線との絶縁にガラス基板を用いる方法に適用して好適なものである。
【背景技術】
【０００２】
近年の車両機器では、高効率化および省エネ対策を図るために、駆動力を生む電動機の駆動システムに、昇降圧コンバータおよびインバータの搭載が行われている。
図６は、従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。
図６において、車両駆動システムには、昇降圧コンバータ１１０２に電力を供給する電源１１０１、電圧の昇降圧を行う昇降圧コンバータ１１０２、昇降圧コンバータ１１０２から出力された電圧を３相電圧に変換するインバータ１１０３および車両を駆動する電動機１１０４が設けられている。なお、電源１１０１は、架線からの給電電圧または直列接続されたバッテリーから構成することができる。
【０００３】
そして、車両駆動時には、昇降圧コンバータ１１０２は、電源１１０１の電圧（例：２８０Ｖ）を電動機１１０４の駆動に適した電圧（例：７５０Ｖ）に昇圧し、インバータ１１０３に供給する。そして、スイッチング素子をオン／オフ制御することにより、昇降圧コンバータ１１０２にて昇圧された電圧を３相電圧に変換して、電動機１１０４の各相に電流を流し、スイッチング周波数を制御することで車両の速度を変化させることができる。
【０００４】
一方、車両の制動時には、インバータ１１０３は、電動機１１０４の各相に生じる電圧に同期してスイッチング素子をオン／オフ制御することにより、整流動作を行い、直流電圧に変換してから、昇降圧コンバータ１１０２に供給する。そして、昇降圧コンバータ１１０２は、電動機１１０４から生じる電圧（例：７５０Ｖ）を電源１１０１の電圧（例：２８０Ｖ）に降圧して電力の回生動作を行うことができる。
【０００５】
図７は、図６の昇降圧コンバータの概略構成を示すブロック図である。
図７において、昇降圧コンバータ１１０２には、エネルギーの蓄積を行うリアクトルＬ、電荷の蓄積を行うコンデンサＣ、インバータ１１０３に流入する電流を通電および遮断するスイッチング素子ＳＷ１、ＳＷ２、スイッチング素子ＳＷ１、ＳＷ２の導通および非導通を指示する制御信号をそれぞれ生成する制御回路１１１１、１１１２が設けられている。
【０００６】
そして、スイッチング素子ＳＷ１、ＳＷ２は直列に接続されるとともに、スイッチング素子ＳＷ１、ＳＷ２の接続点には、リアクトルＬを介して電源１１０１が接続されている。ここで、スイッチング素子ＳＷ１には、制御回路１１１１からの制御信号に従ってスイッチング動作を行うＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）１１０５が設けられ、ＩＧＢＴ１１０５に流れる電流と逆方向に電流を流すフライホイールダイオードＤ１がＩＧＢＴ１１０５に並列に接続されている。
【０００７】
また、スイッチング素子ＳＷ２には、制御回路１１１２からの制御信号に従ってスイッチング動作を行うＩＧＢＴ１１０６が設けられ、ＩＧＢＴ１１０６に流れる電流と逆方向に電流を流すフライホイールダイオードＤ２がＩＧＢＴ１１０６に並列に接続されている。そして、ＩＧＢＴ１１０６のコレクタは、コンデンサＣおよびインバータ１１０３の双方に接続されている。
【０００８】
図８は、昇圧動作時に図７のリアクトルＬに流れる電流の波形を示す図である。
図８において、昇圧動作では、スイッチング素子ＳＷ１のＩＧＢＴ１１０５がオン（導通）すると、ＩＧＢＴ１１０５を介してリアクトルＬに電流Ｉが流れ、ＬＩ2／２のエネルギーがリアクトルＬに蓄積される。
次に、スイッチング素子ＳＷ１のＩＧＢＴ１１０５がオフ（非導通）すると、スイッチング素子ＳＷ２のフライホイールダイオードＤ２に電流が流れ、リアクトルＬに蓄えられたエネルギーがコンデンサＣに送られる。
【０００９】
一方、降圧動作では、スイッチング素子ＳＷ２のＩＧＢＴ１１０６がオン（導通）するとＩＧＢＴ１１０６を介してリアクトルＬに電流Ｉが流れ、ＬＩ2／２のエネルギーがリアクトルＬに蓄積される。
次に、スイッチング素子ＳＷ２のＩＧＢＴ１１０６がオフ（非導通）すると、スイッチング素子ＳＷ１のフライホイールダイオードＤ１に電流が流れ、リアクトルＬに蓄えられたエネルギーが電源１１０１へ回生される。
【００１０】
ここで、スイッチング素子のオン時間（ＯＮ Ｄｕｔｙ）を変更することで、昇降圧の電圧を調整することが可能であり、概略の電圧値は以下の（１）式にて求めることができる。
ＶL／ＶH＝ＯＮ Ｄｕｔｙ（％） （１）
ただし、ＶLは電源電圧、ＶHは昇降圧後の電圧、ＯＮ Ｄｕｔｙはスイッチング素子ＳＷ１、ＳＷ２のスイッチング周期に対する導通期間の割合である。
【００１１】
ここで、実際には負荷の変動、電源電圧ＶLの変動などがあるので、昇降圧後の電圧ＶHを監視し、昇降圧後の電圧ＶHが目標値となるように、スイッチング素子ＳＷ１、ＳＷ２のオン時間（ＯＮ Ｄｕｔｙ）の制御が行われている。
また、車体筐体に接地される制御回路１１１１、１１１２側は低圧であり、スイッチング素子ＳＷ１、ＳＷ２に接続されるアーム側は高圧となる。このため、スイッチング素子ＳＷ１、ＳＷ２の破壊などの事故が発生しても、人体が危険に晒されることがないようにするために、アーム側とは、フォトカプラを用いて制御回路１１１１、１１１２と電気的に絶縁しながら信号の授受が行われる。
【００１２】
図９は、従来の昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。
図９において、昇降圧コンバータ用インテリジェントパワーモジュールには、負荷へ流入する電流を通電および遮断するスイッチング素子ＳＷＵ、ＳＷＤおよびスイッチング素子ＳＷＵ、ＳＷＤの導通および非導通を指示する制御信号をそれぞれ生成する制御回路１が設けられている。ここで、制御回路１は、ＣＰＵ４または論理ＩＣ、あるいは論理ＩＣとＣＰＵが搭載されたシステムＬＳＩなどで構成することができる。
【００１３】
また、スイッチング素子ＳＷＵ、ＳＷＤはそれぞれ上アーム２用および下アーム３用として動作するように直列に接続されている。そして、スイッチング素子ＳＷＵには、ゲート信号ＳＵ４に従ってスイッチング動作を行うＩＧＢＴ６が設けられ、ＩＧＢＴ６に流れる電流と逆方向に電流を流すフライホイールダイオードＤＵ１がＩＧＢＴ６に並列に接続されている。また、ＩＧＢＴ６が形成されたチップには、チップの温度変化に起因するダイオードＤＵ２のＶＦ変化を測定原理として用いた温度センサ、および抵抗ＲＵ１、ＲＵ２を介してＩＧＢＴ６のエミッタ電流を分流して主回路電流を検出する電流センサが設けられている。
【００１４】
また、スイッチング素子ＳＷＤには、ゲート信号ＳＤ４に従ってスイッチング動作を行うＩＧＢＴ５が設けられ、ＩＧＢＴ５に流れる電流と逆方向に電流を流すフライホイールダイオードＤＤ１がＩＧＢＴ５に並列に接続されている。また、ＩＧＢＴ５が形成されたチップには、チップの温度変化に起因するダイオードＤＤ２のＶＦ変化を測定原理として用いた温度センサ、およびＩＧＢＴ５のエミッタ電流を抵抗ＲＤ１、ＲＤ２を介して分流して主回路電流を検出する電流センサが設けられている。
【００１５】
そして、上アーム２側には、温度センサからの過熱検知信号ＳＵ６および電流センサからの過電流検知信号ＳＵ５を監視しながら、ＩＧＢＴ６の制御端子を駆動するためのゲート信号ＳＵ４を生成する保護機能付きゲートドライバＩＣ８が設けられるとともに、ＩＧＢＴ６の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＵが設けられている。
また、下アーム３側には、温度センサからの過熱検知信号ＳＤ６および電流センサからの過電流検知信号ＳＤ５を監視しながら、ＩＧＢＴ５の制御端子を駆動するためのゲート信号ＳＤ４を生成する保護機能付きゲートドライバＩＣ７が設けられるとともに、ＩＧＢＴ５の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＤが設けられている。
【００１６】
また、車体筐体に接地される制御回路１側と、高圧となる上アーム２側および下アーム３側との間には、フォトカプラＦＵ１〜ＦＵ３、ＦＤ１〜ＦＤ３がそれぞれ介挿され、制御回路１では、フォトカプラＦＵ１〜ＦＵ３、ＦＤ１〜ＦＤ３を用いて上アーム２側および下アーム３側と電気的に絶縁しながら信号の授受が行われる。
すなわち、上アーム２側において、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＵ１は、フォトカプラＦＵ１を介して保護機能付きゲートドライバＩＣ８に入力される。また、保護機能付きゲートドライバＩＣ８から出力されたアラーム信号ＳＵ２は、フォトカプラＦＵ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＵから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＵ３は、フォトカプラＦＵ３を介してＣＰＵ４に入力される。
【００１７】
一方、下アーム３側において、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＤ１は、フォトカプラＦＤ１を介して保護機能付きゲートドライバＩＣ７に入力される。また、保護機能付きゲートドライバＩＣ７から出力されたアラーム信号ＳＤ２は、フォトカプラＦＤ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＤから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３は、フォトカプラＦＤ３を介してＣＰＵ４に入力される。
【００１８】
図１０は、フォトカプラの周辺回路の概略構成を示すブロック図である。
図１０において、フォトカプラ２００８には、順電流Ｉｆによって赤外光を放射する赤外発光ダイオード２００３、放射された赤外光を受光する受光ダイオード２００４および受光ダイオード２００４で発生した光電流をベース電流として電流増幅動作を行うバイポーラトランジスタ２００５が設けられている。そして、赤外発光ダイオード２００３のカソードは抵抗２００２を介して電界効果型トランジスタ２００１に接続され、バイポーラトランジスタ２００５のコレクタは、抵抗２００６を介して電源電圧Ｖｃｃ２に接続されるとともに、バイポーラトランジスタ２００５のコレクタを介して出力される出力信号ＶｏｕｔはＩＧＢＴドライブＩＣ２００７に入力される。
【００１９】
そして、電界効果型トランジスタ２００１のゲートに信号ＳＰが入力されると、順電流Ｉｆが赤外発光ダイオード２００３に流れ、赤外光が放射される。そして、赤外発光ダイオード２００３から放射された赤外光は、受光ダイオード２００４にて受光され、その赤外光に応じた光電流がバイポーラトランジスタ２００５のベースに流れる。そして、バイポーラトランジスタ２００５のベースに光電流が流れると、バイポーラトランジスタ２００５にコレクタ電流Ｉｃが流れ、片端を電源電圧Ｖｃｃ２に接続された抵抗２００６にコレクタ電流Ｉｃを流すことにより、抵抗２００６の他端電圧の変化が出力信号ＶｏｕｔとしてＩＧＢＴドライブＩＣ２００７に入力される。
【００２０】
ここで、フォトカプラ２００８単体の入出力特性は、電流変換効率（ＣＴＲ：Ｃｕｒｒｅｎｔ Ｔｒａｎｓｆｅｒ Ｒａｔｉｏ）、すなわちＩｃ／Ｉｆにて定義することができる。そして、フォトカプラ２００８を用いて回路設計を行う際には、（１）バイポーラトランジスタ２００５の電流増幅率ｈｆｅの温度特性、（２）赤外発光ダイオード２００３の発光効率の寿命劣化、（３）ＣＴＲのバラツキなどの点を考慮する必要がある。
【００２１】
図１１は、フォトカプラの電流変換効率の温度特性を示す図である。
図１１において、低温になるほど、フォトカプラ２００８の電流変換効率は低下し、この要因はバイポーラトランジスタ２００５の電流増幅率ｈｆｅの温度特性である。
図１２は、フォトカプラの電流変換効率の経時劣化特性を示す図である。
図１２において、フォトカプラ２００８のＣＴＲは、発光ダイオード２００３の順電流、環境温度、累積使用時間に依存して低下し、特に、フォトカプラ２００８の連続使用時間が１０００時間を越えると、ＣＴＲの低下が顕著に表れる。
【００２２】
図１３は、フォトカプラの電流変換効率のバラツキを示す図である。
図１３において、フォトカプラの電流変換効率はバラツキが大きく、この要因として、発光ダイオード２００３の発光効率やバイポーラトランジスタ２００５の電流増幅率ｈｆｅのバラツキが挙げられる。
そして、図９の昇降圧コンバータ用インテリジェントパワーモジュールの絶縁伝送手段としてフォトカプラを用いた場合、上述した点を考慮しながら回路設計を行う必要があるが、車両や産業機器などの高温雰囲気で１０年以上に及ぶ連続使用を満足させるのは困難である。
一方、フォトカプラ以外の伝送信号の絶縁手段として絶縁トランスを用いる方法が挙げられる。そして、このような絶縁トランスとして、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）技術を利用して大幅に小型化されたマイクロトランスが数社より製品化されている。
【００２３】
図１４（ａ）は、従来の絶縁トランスの概略構成を示す断面図、図１４（ｂ）は、図１４（ａ）の絶縁トランスの概略構成を示す平面図である。
図１４において、半導体基板１１には引き出し配線層１２が埋め込まれるとともに、半導体基板１１上には１次コイルパターン１４が形成されている。そして、１次コイルパターン１４は引き出し部１３を介して引き出し配線層１２に接続されている。そして、１次コイルパターン１４上には平坦化膜１５が形成され、平坦化膜１５上には、２次コイルパターン１７が形成され、２次コイルパターン１７は保護膜１８にて覆われている。そして、保護膜１８には、２次コイルパターン１７の中心を露出させる開口部１９が形成され、開口部１９を介して２次コイルパターン１７の中心にボンディングワイヤを接続することにより、２次コイルパターン１７からの引き出しを行うことができる。
なお、例えば、１次コイルパターン１４および２次コイルパターン１７の巻線幅は５〜１０μｍ、厚みは４〜５μｍ、巻線の最外径は５００μｍとすることができる。
【００２４】
図１５および図１６は、従来の絶縁トランスの製造方法を示す断面図である。
図１５（ａ）において、Ａｓ、Ｐ、Ｂなどの不純物を半導体基板５１内に選択的に注入することにより、１次コイルパターン５５ａの中心からの引き出しを行うための引き出し拡散層５２を半導体基板５１に形成する。なお、半導体基板５１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。
【００２５】
次に、図１５（ｂ）に示すように、引き出し拡散層５２が形成された半導体基板５１上にプラズマＣＶＤなどの方法にて絶縁層５３を形成する。なお、絶縁層５３の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
次に、図１５（ｃ）に示すように、フォトリソグラフィー技術を用いることにより、１次コイルパターン５５ａの中心からの引き出し部分に対応して開口部５４ａが設けられたレジストパターン５４を絶縁層５３上に形成する。
【００２６】
次に、図１５（ｄ）に示すように、開口部５４ａが形成されたレジストパターン５４をマスクとして絶縁層５３をエッチングすることにより、１次コイルパターン５５ａの中心からの引き出し部分に対応した開口部５３ａを絶縁層５３に形成する。
次に、図１５（ｅ）に示すように、レジストパターン５４を薬品により絶縁層５３から剥離する。
次に、図１５（ｆ）に示すように、スパッタや蒸着などの方法により、導電膜５５を絶縁層５３上に形成する。なお、導電膜５５の材質としては、ＡｌやＣｕなどの金属を用いることができる。
【００２７】
次に、図１５（ｇ）に示すように、フォトリソグラフィー技術を用いることにより、１次コイルパターン５５ａに対応したレジストパターン５６を形成する。
次に、図１５（ｈ）に示すように、レジストパターン５６をマスクとして導電膜５５をエッチングすることにより、１次コイルパターン５５ａを絶縁層５３上に形成する。
次に、図１５（ｉ）に示すように、レジストパターン５６を薬品により１次コイルパターン５５ａから剥離する。
【００２８】
次に、図１５（ｊ）に示すように、１次コイルパターン５５ａが形成された絶縁層５３上にプラズマＣＶＤなどの方法にて平坦化膜５７を形成する。なお、平坦化膜５７の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
次に、図１５（ｋ）に示すように、斜めエッチングあるいはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などの方法により、平坦化膜５７を平坦化し、平坦化層５７の表面の凹凸を除去する。
次に、図１５（ｌ）に示すように、フォトリソグラフィー技術を用いることにより、２次コイルパターン６０ａの外端の配線取出し部分に対応して開口部５８ａが設けられたレジストパターン５８を平坦化膜５７上に形成する。
【００２９】
次に、図１６（ａ）に示すように、開口部５８ａが設けられたレジストパターン５８をマスクとして平坦化膜５７をエッチングすることにより、２次コイルパターン６０ａの外端の配線取出し部分に対応した開口部５７ａを平坦化膜５７に形成する。
次に、図１６（ｂ）に示すように、レジストパターン５８を薬品により平坦化膜５７から剥離する。
次に、図１６（ｃ）に示すように、１次コイルパターン５５ａと２次コイルパターン６０ａとの分離層５９を平坦化膜５７上に形成する。なお、分離層５９の形成方法としては、ポリイミド層を平坦化膜５７上にスピンコートにて形成する方法などを用いることができる。あるいは、分離層５９の形成方法としては、スパッタにてシリコン酸化膜を平坦化膜５７上に成膜するようにしてもよい。
【００３０】
次に、図１６（ｄ）に示すように、スパッタや蒸着などの方法により、導電膜６０を分離層５９上に形成する。なお、導電膜６０の材質としては、ＡｌやＣｕなどの金属を用いることができる。
次に、図１６（ｅ）に示すように、フォトリソグラフィー技術を用いることにより、２次コイルパターン６０ａに対応したレジストパターン６１を形成する。
次に、図１６（ｆ）に示すように、レジストパターン６１をマスクとして導電膜６０をエッチングすることにより、２次コイルパターン６０ａを分離層５９上に形成する。
次に、図１６（ｇ）に示すように、レジストパターン６１を薬品により２次コイルパターン６０ａから剥離する。
【００３１】
次に、図１６（ｈ）に示すように、２次コイルパターン６０ａが形成された分離層５９上にプラズマＣＶＤなどの方法にて保護膜６２を形成する。なお、保護膜６２の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。そして、フォトリソグラフィー技術およびエッチング技術を用いて保護膜６２をパターニングすることにより、２次コイルパターン６０ａの端部および中央部を露出させる。
【００３２】
また、例えば、特許文献１には、第１の配線層及び第２の配線層から形成されたトランス素子において、鉛直上方向及び鉛直下方向の一方から第１の配線層及び第２の配線層の一方に投影した時に、投影された外形線が予め定められた基準面を基準として対称な形状を有し、かつ投影された外形線が第１の配線層及び第２の配線層の一方上で交差し合う部分については、第１の配線層及び第２の配線層を使って交差しないよう構成することで、トランス素子の専有面積を削減する方法が開示されている。
【００３３】
また、例えば、特許文献２には、水平方向に保護リングで囲まれた第１および第２のコイルが設けられた空芯トランスが開示されている。
また、例えば、特許文献３には、コイル導体をそれぞれ表面に設けた磁性体シートと、ガラス絶縁層をそれぞれ表面に設けた磁性体シート等で積層トランスを構成することで、積層トランスのコイル同士の結合量の低下を抑制しつつ、部品の高さ寸法を大きくしないでコイル間の絶縁耐圧を上げる方法が開示されている。
【特許文献１】特開２００５−５６８５号公報
【特許文献２】米国特許出願公開第２００５／２３０８３７号公報
【特許文献３】特開２００５−３１０９５９号公報
【発明の開示】
【発明が解決しようとする課題】
【００３４】
しかしながら、図１５および図１６の絶縁トランスの製造方法において、分離層５９としてポリイミド層をスピンコートにて形成する方法では、表面の平坦性を維持するために、分離層５９の膜厚は２０μｍ以下に制限される。
また、分離層５９としてシリコン酸化膜をスパッタにて形成する方法では、成膜時の熱応力による表面の不均一性や成膜レートを考慮して、分離層５９の膜厚は１０μｍ以下に制限される。
【００３５】
一方、車両や産業機器などの用途では、人体の静電気に相当する１５〜３０ｋＶのＥＳＤ（静電気放電）耐量が要求され、図１６のようなマイクロトランスが１次側の回路および２次側の回路と組み合わせてＩＣとしてパッケージ化されると、この１５〜３０ｋＶの電圧が分離層５９に印加される。そして、膜厚が２０μｍのポリイミド層では８〜１１ｋＶ、膜厚が１０μｍのシリコン酸化膜では約７ｋＶで絶縁破壊されることから、１５〜３０ｋＶの電圧が分離層５９に印加されると、分離層５９が絶縁破壊されるという問題があった。
そこで、本発明の目的は、経時劣化を抑制し、信頼性および耐環境性を向上させつつ、外部磁束に起因するノイズとしての影響を軽減するとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能な絶縁トランスおよび電力変換装置を提供することである。
【課題を解決するための手段】
【００３６】
上述した課題を解決するために、請求項１記載の絶縁トランスによれば、１次巻線と２次巻線のうちの一方が形成された半導体基板と、前記１次巻線と前記２次巻線のうちの他方が形成され、前記１次巻線と前記２次巻線とが互いに対向するように前記半導体基板に対して配置された絶縁性基板と、前記半導体基板と前記絶縁性基板の間を一定の間隔に保つようにして、前記１次巻線と前記２次巻線とを絶縁分離する絶縁性スペーサ層とを備えることを特徴とする。
【００３７】
これにより、１次巻線や２次巻線が形成される表面の平坦性や均一性を損なうことなく、絶縁トランスの１次巻線と２次巻線との間の間隔を数十μｍ以上確保することができる。このため、微細加工技術にて絶縁トランスを微細化することを可能としつつ、１５〜３０ｋＶのＥＳＤ耐量を確保することが可能となり、信頼性および耐環境性を向上させつつ、外部磁束に起因するノイズとしての影響を軽減するとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能となる。
【００３８】
また、請求項２記載の絶縁トランスによれば、前記絶縁性基板に形成された貫通孔と、前記１次巻線または前記２次巻線が形成された前記絶縁性基板の第１の主面と対向する第２の主面に形成され、前記貫通孔を介して前記１次巻線または前記２次巻線と接続された配線取り出し用の電極とを備えることを特徴とする。
これにより、絶縁性基板に形成された１次巻線または２次巻線を、半導体基板に形成された２次巻線または１次巻線に対向させて配置した場合においても、絶縁性基板に形成された１次巻線または２次巻線から配線を取り出すことができ、絶縁性基板に形成された１次巻線または２次巻線を駆動することができる。
【００３９】
また、請求項３記載の絶縁トランスによれば、前記絶縁性スペーサ層は、フィルム状の有機系絶縁層であることを特徴とする。
これにより、１次巻線と２次巻線のうちの一方が形成された半導体基板と、１次巻線と２次巻線のうちの他方が形成された絶縁性基板との間にフィルム状の有機系絶縁層を挟み込むことで、絶縁トランスの１次巻線と２次巻線との間の間隔を数十μｍ以上確保しつつ、１次巻線と２次巻線とを対向配置することができ、微細加工技術にて絶縁トランスを微細化することを可能としつつ、１５〜３０ｋＶのＥＳＤ耐量を確保することが可能となる。
【００４０】
また、請求項４記載の絶縁トランスによれば、前記有機系絶縁層はフィルム状のポリイミド層であることを特徴とする。
これにより、１次巻線と２次巻線のうちの一方が形成された半導体基板と、１次巻線と２次巻線のうちの他方が形成された絶縁性基板との間にポリイミドフィルムを挟み込むことで、絶縁トランスの１次巻線と２次巻線との間の間隔を数十μｍ以上確保しつつ、１次巻線と２次巻線とを対向配置することができ、微細加工技術にて絶縁トランスを微細化することを可能としつつ、１５〜３０ｋＶのＥＳＤ耐量を確保することが可能となる。
【００４１】
また、請求項５記載の絶縁トランスによれば、前記１次巻線または前記２次巻線が形成された絶縁性基板は前記絶縁性スペーサ層よりも比誘電率が大きいことを特徴とする。
これにより、絶縁性スペーサ層の表面に発生する電界を緩和することができ、ＥＳＤにて印加される電圧よりも絶縁性スペーサ層に実際に印加される電圧を小さくすることが可能となることから、ＥＳＤ耐量を向上させることができる。
【００４２】
また、請求項６記載の絶縁トランスによれば、前記１次巻線または前記２次巻線が覆われるようにして前記絶縁性スペーサ層下に形成された絶縁性被膜をさらに備えることを特徴とする。
これにより、ＥＳＤにて印加される電圧を絶縁性スペーサ層と絶縁性被膜との２層構造にて受け持たせることができ、ＥＳＤ耐量をより一層向上させることができる。
【００４３】
また、請求項７記載の電力変換装置によれば、上アーム用および下アーム用としてそれぞれ作動するように互いに直列に接続され、負荷へ流入する電流を通電および遮断する１対のスイッチング素子と、前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、前記制御回路と前記駆動回路とが絶縁されるように１次巻線と２次巻線とが互いに対向配置され、前記１次巻線と前記２次巻線とがフィルム状の有機系絶縁層にて互いに絶縁分離された絶縁トランスとを備えることを特徴とする。
【００４４】
これにより、微細加工技術にて絶縁トランスを微細化することを可能としつつ、１５〜３０ｋＶのＥＳＤ耐量を確保することが可能となり、絶縁トランスの信頼性を確保した上で、外部磁束に起因するノイズとしての影響を軽減することが可能となるとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うために、フォトカプラを用いる必要がなくなり、経時劣化を抑制しつつ、耐環境性を向上さることが可能となる。
【発明の効果】
【００４５】
以上説明したように、本発明によれば、微細加工技術にて絶縁トランスを微細化することを可能としつつ、絶縁トランスの１次巻線と２次巻線との間の間隔を数十μｍ以上確保することができ、信頼性および耐環境性を向上させつつ、外部磁束に起因するノイズとしての影響を軽減するとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能となる。
【発明を実施するための最良の形態】
【００４６】
以下、本発明の実施形態に係る絶縁トランスについて図面を参照しながら説明する。
図１は、本発明の一実施形態に係るパワーエレクトロニクス機器が適用される昇降圧コンバータ用インテリジェントパワーモジュール（ＩＰＭ：Ｉｎｔｅｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）の概略構成を示すブロック図である。
図１において、昇降圧コンバータ用インテリジェントパワーモジュールには、負荷へ流入する電流を通電および遮断するスイッチング素子ＳＷＵ、ＳＷＤおよびスイッチング素子ＳＷＵ、ＳＷＤの導通および非導通を指示する制御信号をそれぞれ生成する制御回路１が設けられている。ここで、制御回路１は、ＣＰＵ４または論理ＩＣ、あるいは論理ＩＣとＣＰＵが搭載されたシステムＬＳＩなどで構成することができる。
【００４７】
また、スイッチング素子ＳＷＵ、ＳＷＤはそれぞれ上アーム２用および下アーム３用として動作するように直列に接続されている。そして、スイッチング素子ＳＷＵには、ゲート信号ＳＵ４に基づいてスイッチング動作を行うＩＧＢＴ６が設けられ、ＩＧＢＴ６に流れる電流と逆方向に電流を流すフライホイールダイオードＤＵ１がＩＧＢＴ６に並列に接続されている。また、ＩＧＢＴ６が形成されたチップには、チップの温度変化に起因するダイオードＤＵ２のＶＦ変化を測定原理として用いた温度センサ、および抵抗ＲＵ１、ＲＵ２を介してＩＧＢＴ６のエミッタ電流を分流して主回路電流を検出する電流センサが設けられている。
【００４８】
また、スイッチング素子ＳＷＤには、ゲート信号ＳＤ４に従ってスイッチング動作を行うＩＧＢＴ５が設けられ、ＩＧＢＴ５に流れる電流と逆方向に電流を流すフライホイールダイオードＤＤ１がＩＧＢＴ５に並列に接続されている。また、ＩＧＢＴ５が形成されたチップには、チップの温度変化に起因するダイオードＤＤ２のＶＦ変化を測定原理として用いた温度センサ、およびＩＧＢＴ５のエミッタ電流を抵抗ＲＤ１、ＲＤ２を介して分流して主回路電流を検出する電流センサが設けられている。
【００４９】
そして、上アーム２側には、温度センサからの過熱検知信号ＳＵ６および電流センサからの過電流検知信号ＳＵ５を監視しながら、ＩＧＢＴ６の制御端子を駆動するためのゲート信号ＳＵ４を生成する保護機能付きゲートドライバＩＣ８が設けられるとともに、ＩＧＢＴ６の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＵが設けられている。なお、保護機能付きゲートドライバＩＣ８には、スイッチング素子ＳＷＤ、ＳＷＵの状態信号を生成する自己診断回路を設けることができ、自己診断回路はスイッチング素子ＳＷＤ、ＳＷＵの状態信号を生成することができる。
【００５０】
また、下アーム３側には、温度センサからの過熱検知信号ＳＤ６および電流センサからの過電流検知信号ＳＤ５を監視しながら、ＩＧＢＴ５の制御端子を駆動するためのゲート信号ＳＤ４を生成する保護機能付きゲートドライバＩＣ７が設けられるとともに、ＩＧＢＴ５の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＤが設けられている。
また、車体筐体に接地される制御回路１側と、高圧となる上アーム２側および下アーム３側との間には、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３がそれぞれ介挿され、制御回路１では、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３を用いて上アーム２側および下アーム３側と電気的に絶縁しながら信号の授受が行われる。
【００５１】
すなわち、上アーム２側において、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＵ１は、空芯型絶縁トランスＴＵ１を介して保護機能付きゲートドライバＩＣ８に入力される。また、保護機能付きゲートドライバＩＣ８から出力されたアラーム信号ＳＵ２は、空芯型絶縁トランスＴＵ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＵから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＵ３は、空芯型絶縁トランスＴＵ３を介してＣＰＵ４に入力される。
【００５２】
一方、下アーム３側において、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＤ１は、空芯型絶縁トランスＴＤ１を介して保護機能付きゲートドライバＩＣ７に入力される。また、保護機能付きゲートドライバＩＣ７から出力されたアラーム信号ＳＤ２は、空芯型絶縁トランスＴＤ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＤから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３は、空芯型絶縁トランスＴＤ３を介してＣＰＵ４に入力される。
【００５３】
ここで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３には、送信側の１次巻線および受信側の２次巻線がそれぞれ設けられている。そして、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とは互いに対向配置されるように構成されている。例えば、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とをそれぞれ異なる基板上に形成し、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とがそれぞれ形成された基板を絶縁性スペーサ層を介して互いに積層することができる。また、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３は、半導体プロセス技術などの微細加工技術によって形成することができる。
【００５４】
なお、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とを絶縁分離する絶縁性スペーサ層としては、ポリイミドフィルムなどのフィルム状の有機系絶縁層を用いることができる。ここで、絶縁性スペーサ層の厚みは、１５〜３０ｋＶのＥＳＤ耐量を確保できるように設定することができ、例えば、数十μｍ〜数百μｍ程度に設定することができる。
【００５５】
そして、ＣＰＵ４は、ＩＧＢＴ５、６の導通または非導通をそれぞれ指示するゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１を生成し、このゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１を空芯型絶縁トランスＴＤ１、ＴＵ１をそれぞれ介して保護機能付きゲートドライバＩＣ７、８にそれぞれ絶縁伝送する。そして、保護機能付きゲートドライバＩＣ７、８は、ゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１にそれぞれ基づいてゲート信号ＳＤ４、ＳＵ４を生成し、ＩＧＢＴ５、６の制御端子を駆動することにより、ＩＧＢＴ５、６をスイッチング動作させる。
【００５６】
ここで、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６が保護機能付きゲートドライバＩＣ７、８にそれぞれ入力されるとともに、電流センサから出力された過電流検知信号ＳＤ５、ＳＵ５が保護機能付きゲートドライバＩＣ７、８にそれぞれ入力される。そして、保護機能付きゲートドライバＩＣ７、８は、ＩＧＢＴ５、６が破壊しない閾値を超過した場合には、空芯型絶縁トランスＴＤ２、ＴＵ２をそれぞれ介してＣＰＵ４にアラーム信号ＳＤ２、ＳＵ２を伝送する。そして、ＣＰＵ４は、保護機能付きゲートドライバＩＣ７、８からアラーム信号ＳＤ２、ＳＵ２をそれぞれ受け取ると、ゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１の生成をそれぞれ停止することにより、ＩＧＢＴ５、６に流れる電流を遮断する。
【００５７】
なお、保護機能付きゲートドライバＩＣ７、８は、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６および電流センサから出力された過電流検知信号ＳＤ５、ＳＵ５に基づいて、ＩＧＢＴが破壊しない閾値を下回ったと判断した場合、一定の時間が経過した後にアラーム信号ＳＤ２、ＳＵ２を解除する。
さらに、細かい監視を行う場合には、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６がアナログＰＷＭ変換器ＣＤ、ＣＵにそれぞれ入力される。そして、アナログＰＷＭ変換器ＣＤ、ＣＵは、過熱検知信号ＳＤ６、ＳＵ６のアナログ値をデジタル信号にそれぞれ変換することにより、ＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３をそれぞれ生成し、空芯型絶縁トランスＴＤ３、ＴＵ３をそれぞれ介してＣＰＵ４にＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３を伝送する。そして、ＣＰＵ４は、ＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３からＩＧＢＴ５、６のチップ温度をそれぞれ算出し、予め設けられた数段階の閾値に応じて、ＩＧＢＴ５、６のスイッチング周波数の段階的な低下を行ったり、スイッチング停止を行ったりすることができる。
【００５８】
ここで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とが互いに対向配置されるように微細加工技術によって形成することにより、１次巻線と２次巻線の巻径を小さくすることが可能となるとともに、１次巻線と２次巻線との間隔を小さくすることができる。このため、１次巻線と２次巻線との結合係数を高めつつ、１次巻線および２次巻線に磁束が鎖交する面積を小さくすることができ、外部磁束に起因するノイズとしての影響を軽減することが可能となるとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うために、フォトカプラを用いる必要がなくなり、経時劣化を抑制しつつ、耐環境性を向上さることが可能となる。
【００５９】
また、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とを絶縁分離するために、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とを互いに異なる基板上に形成し、これらの基板間の間隔を絶縁性スペーサ層にて一定に保ちながら、１次巻線と２次巻線とが互い対向するようにこれらの基板を配置することで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線や２次巻線が形成される表面の平坦性や均一性を損なうことなく、その１次巻線と２次巻線との間の間隔を数十μｍ以上確保することができる。このため、微細加工技術にて空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３を微細化することを可能としつつ、１５〜３０ｋＶのＥＳＤ耐量を確保することが可能となり、信頼性および耐環境性を向上させつつ、外部磁束に起因するノイズとしての影響を軽減するとともに、制御回路１と上アーム２および下アーム３とを電気的に絶縁しながら信号の授受を行うことが可能となる。
【００６０】
図２は、本発明の第１実施形態に係る絶縁トランスの概略構成を示す断面図である。
図２において、絶縁トランスには、絶縁性基板１１１に形成された１次側コイル１１０と、半導体基板１０１に形成された２次側コイル１００が設けられている。
ここで、２次側コイル１００において、半導体基板１０１には引き出し配線層１０２が埋め込まれるとともに、半導体基板１０１上には、絶縁層１０３を介して２次コイルパターン１０４および電極パターン１０５、１０６が形成されている。なお、半導体基板１０１には、図１の保護機能付きゲートドライバＩＣ７、８、アナログＰＷＭ変換器ＣＵ、ＣＤなどの集積回路またはスイッチング素子ＳＷＵ、ＳＷＤなどを形成するようにしてもよい。また、半導体基板１０１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。また、引き出し配線層１０２は、Ｂ、Ａｓ、Ｐなどの不純物を半導体基板１０１に注入して形成された高濃度不純物拡散層を用いることができる。
【００６１】
そして、２次コイルパターン１０４の中心部に配置された端部は、埋め込み配線１０７、引き出し配線層１０２および埋め込み配線１０８を介して電極パターン１０６に接続されている。また、２次コイルパターン１０４の外周部に配置された端部は、電極パターン１０５に接続されている。そして、２次コイルパターン１０４および電極パターン１０５、１０６上には、電極パターン１０５、１０６の接続面が露出されるようにして保護膜１０９が形成されている。なお、２次コイルパターン１０４および電極パターン１０５の材質はＡｌやＣｕなどの金属、保護膜１０９の材質はシリコン酸化膜やシリコン窒化膜などを用いることができる。
【００６２】
一方、１次側コイル１１０において、絶縁性基板１１１の第１の主面上には、１次コイルパターン１１３および電極パターン１１４が形成され、１次コイルパターン１１３および電極パターン１１４は、電極パターン１１４の接続面が露出するようにして絶縁層１１６にて覆われている。なお、絶縁性基板１１１としては、例えば、ガラス基板やセラミック基板や樹脂基板などを用いることができる。あるいは、Ｓｉ基板などの半導体基板を用いるようにしてもよい。また、絶縁性基板１１１の素材が絶縁性を持たない場合、絶縁性を持たせるための絶縁層を表面に形成するようにしてもよい。
【００６３】
一方、絶縁性基板１１１の第１の主面に対向する第２の主面上には、配線取り出し用の電極パターン１１５が形成され、電極パターン１１５は、絶縁性基板１１１に形成された貫通孔１１２を介して電極パターン１１４と接続されている。
そして、絶縁性基板１１１の第１の主面上には、電極パターン１１４、１１５の接続部が１次コイルパターン１１３および電極パターン１１４とともに覆われるようにして絶縁性スペーサ層１１７が積層され、絶縁性スペーサ層１１７上には接着層１１８が形成されている。
【００６４】
なお、１次コイルパターン１１３および電極パターン１１４、１１５の材質はＡｌやＣｕなどの金属、保護膜１１６の材質はシリコン酸化膜やシリコン窒化膜などを用いることができる。また、絶縁性スペーサ層１１７としては、フィルム状またはシート状の有機系絶縁層を用いることができ、例えば、ポリイミドフィルムを用いることができる。また、絶縁性スペーサ層１１７の厚みは２０μｍ以上に設定することができ、人体の静電気に相当する１５〜３０ｋＶのＥＳＤ耐量を安定して確保するためには、絶縁性スペーサ層１１７の厚みは１００μｍ以上に設定することが好ましい。また、接着層１１８としては、エポキシ樹脂などの接着フィルムを用いることができる。また、例えば、２次コイルパターン１０４および１次コイルパターン１１３の巻線幅は５〜１０μｍ、厚みは３〜５μｍ、巻線の最外径は５００μｍとすることができる。
【００６５】
そして、１次コイルパターン１１３が形成された絶縁性基板１１１は、１次コイルパターン１１３の形成面が半導体基板１０１に対向するようにして、接着層１１８にて半導体基板１０１上に固着されている。
そして、電極パターン１０５、１０６にボンディングワイヤを接続することにより、２次コイルパターン１０４からの引き出しを行うことができ、電極パターン１１５にボンディングワイヤを接続することにより、１次コイルパターン１１３からの引き出しを行うことができる。
【００６６】
これにより、２次コイルパターン１０４や１次コイルパターン１１３が形成される表面の平坦性や均一性を損なうことなく、２次コイルパターン１０４や１次コイルパターン１１３との間の間隔を数十μｍ以上確保することが可能となるとともに、半導体プロセス技術によって２次コイルパターン１０４と１次コイルパターン１１３とを形成することが可能となる。このため、２次コイルパターン１０４や１次コイルパターン１１３との間隔を数十μｍ以上確保しつつ、絶縁トランスを半導体基板１０１上に集積化することができ、１５〜３０ｋＶのＥＳＤ耐量を確保した上で、信号伝送回路の小型化を図ることができる。
なお、上述した実施形態では、２次コイルパターン１０４を半導体基板１０１に形成し、１次コイルパターン１１３を絶縁性基板１１１に形成する方法について説明したが、２次コイルパターン１０４を絶縁性基板１１１に形成し、１次コイルパターン１１３を半導体基板１０１に形成するようにしてもよい。
【００６７】
図３および図４は、図２の絶縁トランスの１次側コイルの製造方法を示す断面図である。
図３（ａ）において、スパッタや蒸着などの方法により、導電膜１２１を絶縁性基板１１１上に形成する。なお、導電膜１２１の材質としては、ＡｌやＣｕやＡｕやＡｇなどの金属を用いることができる。ここで、導電膜１２１の材質は、後工程とのプロセスの整合性や組立工程で必要な仕様を参考にして決定することができ、例えば、１次コイルパターン１１３からの配線の引き出しにワイヤボンディングを用いる場合には、Ａｌを用いることが好ましい。また、導電膜１２１の膜厚は、コイル素子に必要な直流抵抗から決定することができ、例えば、３μｍ程度に設定することができる。また、１次コイルパターン１１３と絶縁性基板１１１との密着性を向上させるために、Ａｌの下地層としてＴｉを形成するようにしてもよい。
【００６８】
次に、図３（ｂ）に示すように、スピンコートなどの方法にてフォトレジスト液を導電膜１２１上に塗布し、縮小投影露光法にてフォトレジスト液を露光し、その露光後に現像することで、１次コイルパターン１１３および電極パターン１１４に対応したレジストパターンＲ１０１を導電膜１２１上に形成する。なお、レジストパターンＲ１０１の膜厚は、後のエッチング工程に耐えることができるように設定することができる。また、１次コイルパターン１１３の線幅は、例えば、５μｍ、パターン間の間隔は、例えば、１μｍに設定することができる。また、パターン間の間隔が３μｍを超える場合、等倍露光装置を用いるようにしてもよい。
【００６９】
次に、図３（ｃ）に示すように、レジストパターンＲ１０１をマスクとしてＲＩＥ（反応性イオンエッチング）などの方法にて導電膜１２１をパターニングすることにより、１次コイルパターン１１３および電極パターン１１４を絶縁性基板１１１上に形成する。なお、導電膜１２１をパターニングする場合、ＲＩＥ以外にも、イオンビームエッチング法やプラズマエッチング法などを用いるようにしてもよい。また、ウェットエッチング法やリフトオフ法を用いるようにしてもよい。
【００７０】
次に、図３（ｄ）に示すように、レジストパターンＲ１０１を薬品により１次コイルパターン１１３および電極パターン１１４から剥離し、１次コイルパターン１１３および電極パターン１１４を洗浄する。
次に、図３（ｅ）に示すように、１次コイルパターン１１３および電極パターン１１４が形成された絶縁性基板１１１上に感光性ポリイミドを塗布し、プリベーク後、露光および現像を行うことにより、電極パターン１１４の接続面が露出されるようにして、１次コイルパターン１１３を覆う保護膜１１６を絶縁性基板１１１上に形成する。
【００７１】
なお、保護膜１１６としては、感光性ポリイミド以外にも、非感光性ポリイミドやシリコン酸化膜またはシリコン窒化膜などの無機材料を用いるようにしてもよい。例えば、保護膜１１６としてシリコン酸化膜を用いる場合、１次コイルパターン１１３および電極パターン１１４が形成された絶縁性基板１１１上にプラズマＣＶＤなどの方法にてシリコン酸化膜を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより、電極パターン１１４の接続面を露出させる開口部をシリコン酸化膜に形成することができる。
【００７２】
次に、図３（ｆ）に示すように、サンドブラスト用のドライフィルムレジストを絶縁性基板１１１の両面にラミネートする。そして、ドライフィルムレジストを露光および現像することで、貫通孔１１２を作製するための穴あけ加工用マスクＲ１０２を絶縁性基板１１１の両面に形成する。なお、穴あけ加工用マスクＲ１０２の穴の径は、例えば、１３０μｍとすることができる。
【００７３】
次に、図３（ｇ）に示すように、穴あけ加工用マスクＲ１０２を介して絶縁性基板１１１のサンドブラスト加工を行うことにより、絶縁性基板１１１に貫通孔１１２を形成する。なお、貫通孔１１２を形成する場合、サンドブラスト加工以外にも、レーザ加工、超音波加工、ドリル加工、ドライエッチング加工などを用いるようにしてもよい。これらの加工方法は、コスト、加工速度、加工可能な最小径などを考慮して選択することができる。
次に、図３（ｈ）に示すように、穴あけ加工用マスクＲ１０２を絶縁性基板１１１から剥離し、絶縁性基板１１１を洗浄する。なお、穴あけ加工用マスクＲ１０２の穴の径を１３０μｍとした場合、貫通孔１１２の寸法は絶縁性基板１１１の表面で１６０μｍだった。
【００７４】
次に、図４（ａ）に示すように、スパッタや蒸着などの方法により、貫通孔１１２の側壁および絶縁性基板１１１の両面に導電膜１２２を形成する。なお、導電膜１２２の材質としては、ＡｌやＣｕやＡｕやＡｇなどの金属を用いることができる。また、電極パターン１１５と絶縁性基板１１１との密着性を向上させるために、Ａｌの下地層としてＴｉを形成するようにしてもよい。
【００７５】
次に、図４（ｂ）に示すように、ドライフィルムレジストを絶縁性基板１１１の両面にラミネートする。そして、ドライフィルムレジストを露光および現像することで、電極パターン１１５に対応したレジストパターンＲ１０３を絶縁性基板１１１の両面に形成する。なお、レジストパターンＲ１０３を形成する方法としては、ドライフィルムレジストを用いる方法以外にも、絶縁性基板１１１にレジスト液を塗布する方法を用いてもよいが、絶縁性基板１１１に貫通孔１１２が形成されていることから、スピンコート法は適しておらず、スプレー塗布法を用いることが好ましい。
【００７６】
次に、図４（ｃ）に示すように、レジストパターンＲ１０３をマスクとしてＲＩＥ（反応性イオンエッチング）などの方法にて導電膜１２２をパターニングすることにより、貫通孔１１２を介して電極パターン１１４に接続された電極パターン１１５を絶縁性基板１１１上に形成する。なお、導電膜１２２をパターニングする場合、ＲＩＥ以外にも、イオンビームエッチング法やプラズマエッチング法などを用いるようにしてもよい。また、ウェットエッチング法やリフトオフ法を用いるようにしてもよい。
【００７７】
次に、図４（ｄ）に示すように、レジストパターンＲ１０３を絶縁性基板１１１から剥離し、絶縁性基板１１１を洗浄する。
次に、図４（ｅ）に示すように、１次コイルパターン１１３および電極パターン１１４が形成された絶縁性基板１１１の第１の主面上に絶縁性スペーサ層１１７を形成する。なお、絶縁性基板１１１の第１の主面上に絶縁性スペーサ層１１７を形成する場合、接着シートを介してポリイミドフィルムを絶縁性基板１１１の第１の主面上にラミネートすることができる。この場合、例えば、接着シートの膜厚は１０μｍ、ポリイミドフィルムの膜厚は１２５μｍとすることができる。そして、接着シートを介してポリイミドフィルムを絶縁性基板１１１の第１の主面上にラミネートした後に、２００℃の温度で２０分間の熱処理を行うことにより、熱硬化させることができる。
【００７８】
また、絶縁性スペーサ層１１７としては、ポリイミドフィルム以外にも、液晶ポリマーフィルムやポリアミド樹脂フィルムなどの有機材料系樹脂フィルムを用いるようにしてもよい。あるいは、有機材料系樹脂フィルム以外にも、ガラス基板やセラミック基板などの無機材料を用いるようにしてもよい。これらの材料の選択は、各材料の絶縁特性を考慮して決定することができる。だたし、ガラスやセラミックスの絶縁耐圧は１００〜１５０ｋＶ／ｍｍ、ポリイミドの絶縁耐圧は３００〜４００ｋＶ／ｍｍであることから、同じ膜厚であれば、絶縁耐圧を確保する上ではポリイミドを用いることが好ましい。
【００７９】
次に、図４（ｆ）に示すように、絶縁性スペーサ層１１７上に接着層１１８を積層する。例えば、絶縁性スペーサ層１１７上に接着層１１８を積層した後に絶縁性基板１１１をダイシングしてチップ化し、１次コイルパターン１１３が形成された絶縁性基板１１１を半導体基板１０１上にマウントするために、ＤＡＦ（ダイアタッチメントフィルム）テープを用いることができる。
【００８０】
なお、１次コイルパターン１１３および２次コイルパターン１０４の線幅が５μｍ、パターン間の間隔が１μｍ、膜厚が３μｍ、絶縁性スペーサ層１１７として膜厚１０μｍの接着シートおよび膜厚１２５μｍのポリイミドフィルムを用いた場合、ＥＳＤ耐量は２５ｋＶだった。また、１次コイルパターン１１３と２次コイルパターン１０４との間の結合係数は０．４であり、トランスとして正常に動作した。なお、１次コイルパターン１１３と２次コイルパターン１０４との間の結合係数を上げるには、絶縁性スペーサ層１１７の膜厚を７５μｍや５０μｍに減少させればよいが、その分だけＥＳＤ耐量が減少することから、絶縁性スペーサ層１１７の膜厚は、トランス特性とＥＳＤ耐量を考慮して決定することができる。
【００８１】
図５は、本発明の第２実施形態に係る絶縁トランスの１次側コイルの概略構成を示す断面図である。
図５において、絶縁性基板２１１の第１の主面上には、１次コイルパターン２１３および電極パターン２１４が形成され、１次コイルパターン２１３および電極パターン２１４は、電極パターン２１４の接続面が露出するようにして絶縁層２１６にて覆われている。なお、絶縁性基板２１１としては、例えば、ガラス基板やセラミック基板や樹脂基板などを用いることができる。あるいは、Ｓｉ基板などの半導体基板を用いるようにしてもよい。また、絶縁性基板２１１の素材が絶縁性を持たない場合、表面に絶縁性を持たせるための絶縁層を形成するようにしてもよい。
【００８２】
一方、絶縁性基板２１１の第１の主面に対向する第２の主面上には、配線取り出し用の電極パターン２１５が形成され、電極パターン２１５は、絶縁性基板２１１に形成された貫通孔２１２を介して電極パターン２１４と接続されている。
そして、絶縁性基板２１１の第１の主面上には、電極パターン２１４、２１５の接続部が１次コイルパターン２１３および電極パターン２１４とともに覆われるようにして絶縁性被膜２１９が形成されている。そして、絶縁性被膜２１９上には絶縁性スペーサ層２１７が積層され、絶縁性スペーサ層２１７上には接着層２１８が形成されている。
【００８３】
なお、１次コイルパターン２１３および電極パターン２１４、２１５の材質はＡｌやＣｕなどの金属、保護膜２１６の材質はシリコン酸化膜やシリコン窒化膜などを用いることができる。また、絶縁性スペーサ層２１７としては、フィルム状またはシート状の有機系絶縁層を用いることができ、例えば、ポリイミドフィルムを用いることができる。また、絶縁性スペーサ層２１７の厚みは２０μｍ以上に設定することができ、１５〜３０ｋＶのＥＳＤ耐量を安定して確保するためには、絶縁性スペーサ層２１７の厚みは１００μｍ以上に設定することがコンマしい。また、接着層２１８としては、エポキシ樹脂などの接着フィルムを用いることができる。また、絶縁性被膜２１９は、例えば、ポリイミド層をスピンコートにて形成するようにしてもよいし、シリコン酸化膜をスパッタにて形成するようにしてもよい。
【００８４】
そして、１次コイルパターン２１３が形成された絶縁性基板２１１は、１次コイルパターン２１３の形成面が図２の半導体基板１０１に対向するようにして、接着層２１８にて半導体基板１０１上に固着することができる。
これにより、ＥＳＤにて印加される電圧を絶縁性スペーサ層２１７と絶縁性被膜２１９との２層構造にて受け持たせることができ、ＥＳＤ耐量をより一層向上させることができる。
【００８５】
なお、１次コイルパターン１１３、２１３がそれぞれ形成された絶縁性基板１１１、２１１は、絶縁性スペーサ層１１７、２１７よりも比誘電率が大きいことが好ましい。例えば、絶縁性基板１１１、２１１としてガラス基板、絶縁性スペーサ層１１７、２１７としてポリイミドフィルムを用いた場合、ガラスの比誘電率は６程度、ポリイミドの比誘電率は３〜４程度であるため、絶縁性基板１１１、２１１は、絶縁性スペーサ層１１７、２１７よりも比誘電率が大きくなる。
【００８６】
そして、絶縁性基板１１１、２１１は、絶縁性スペーサ層１１７、２１７よりも比誘電率が大きい場合、ＥＳＤの電圧が印加されると、絶縁性スペーサ層１１７、２１７の表面で電界が緩和され、ＥＳＤにて印加される電圧よりも絶縁性スペーサ層１１７、２１７に実際に印加される電圧を小さくすることが可能となることから、ＥＳＤ耐量を向上させることができる。
例えば、図１の絶縁性スペーサ層１１７として膜厚１２５μｍのポリイミドフィルム（比誘電率＝３．９）を用いた場合、絶縁性基板１１１の比誘電率が６→８→１０と上昇するに従って、２５ｋＶ→２６ｋＶ→２７ｋＶとＥＳＤ耐量を増加させることができた。
【図面の簡単な説明】
【００８７】
【図１】本発明の一実施形態に係る絶縁トランスが適用される昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。
【図２】本発明の第１実施形態に係る絶縁トランスの概略構成を示す断面図である。
【図３】図２の絶縁トランスの１次側コイルの製造方法を示す断面図である。
【図４】図２の絶縁トランスの１次側コイルの製造方法を示す断面図である。
【図５】本発明の第２実施形態に係る絶縁トランスの１次側コイルの概略構成を示す断面図である。
【図６】従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。
【図７】図６の昇降圧コンバータの概略構成を示すブロック図である。
【図８】昇圧動作時に図７のリアクトルに流れる電流の波形を示す図である。
【図９】従来の昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。
【図１０】フォトカプラの周辺回路の概略構成を示すブロック図である。
【図１１】フォトカプラの電流変換効率の温度特性を示す図である。
【図１２】フォトカプラの電流変換効率の経時劣化特性を示す図である。
【図１３】フォトカプラの電流変換効率のバラツキを示す図である。
【図１４】図１４（ａ）は、従来の絶縁トランスの概略構成を示す断面図、図１４（ｂ）は、図１４（ａ）の絶縁トランスの概略構成を示す平面図である。
【図１５】従来の絶縁トランスの製造方法を示す断面図である。
【図１６】従来の絶縁トランスの製造方法を示す断面図である。
【符号の説明】
【００８８】
１ 制御回路
２ 上アーム
３ 下アーム
４ ＣＰＵ
５、６ ＩＧＢＴ
７、８ 保護機能付きゲートドライバＩＣ
ＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３ 絶縁トランス
ＤＵ１、ＤＵ２、ＤＤ１、ＤＤ２ ダイオード
ＲＵ１、ＲＵ２、ＲＤ１、ＲＤ２ 抵抗
ＣＵ、ＣＤ アナログＰＷＭ変換器
１０１ 半導体基板
１２、２２、１０２ 引き出し配線層
１０３、１１６ 絶縁層
１０４ ２次コイルパターン
１１１、２１１ 絶縁性基板
１１３、２１３ １次コイルパターン
Ｒ１０１、Ｒ１０３ レジストパターン
Ｒ１０２ 穴あけ加工用マスク
Ｈ１、１３ａ、Ｈ１１〜Ｈ１３、２３ａ 開口部
１００ ２次側コイル
１１０ １次側コイル
１０５、１０６、１１４、１１５、２１４、２１５ 電極パターン
１０７、１０８ 埋め込み配線
１０９ 保護膜
１１２、２１２ 貫通孔
１１７、２１７ 絶縁性スペーサ層
１１８、２１８ 接着層
１２１、１２２ 導電膜
２１９ 絶縁性被膜
【技術分野】
【０００１】
本発明は絶縁トランスおよび電力変換装置に関し、特に、絶縁トランスの１次側巻線と２次側巻線との絶縁にガラス基板を用いる方法に適用して好適なものである。
【背景技術】
【０００２】
近年の車両機器では、高効率化および省エネ対策を図るために、駆動力を生む電動機の駆動システムに、昇降圧コンバータおよびインバータの搭載が行われている。
図６は、従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。
図６において、車両駆動システムには、昇降圧コンバータ１１０２に電力を供給する電源１１０１、電圧の昇降圧を行う昇降圧コンバータ１１０２、昇降圧コンバータ１１０２から出力された電圧を３相電圧に変換するインバータ１１０３および車両を駆動する電動機１１０４が設けられている。なお、電源１１０１は、架線からの給電電圧または直列接続されたバッテリーから構成することができる。
【０００３】
そして、車両駆動時には、昇降圧コンバータ１１０２は、電源１１０１の電圧（例：２８０Ｖ）を電動機１１０４の駆動に適した電圧（例：７５０Ｖ）に昇圧し、インバータ１１０３に供給する。そして、スイッチング素子をオン／オフ制御することにより、昇降圧コンバータ１１０２にて昇圧された電圧を３相電圧に変換して、電動機１１０４の各相に電流を流し、スイッチング周波数を制御することで車両の速度を変化させることができる。
【０００４】
一方、車両の制動時には、インバータ１１０３は、電動機１１０４の各相に生じる電圧に同期してスイッチング素子をオン／オフ制御することにより、整流動作を行い、直流電圧に変換してから、昇降圧コンバータ１１０２に供給する。そして、昇降圧コンバータ１１０２は、電動機１１０４から生じる電圧（例：７５０Ｖ）を電源１１０１の電圧（例：２８０Ｖ）に降圧して電力の回生動作を行うことができる。
【０００５】
図７は、図６の昇降圧コンバータの概略構成を示すブロック図である。
図７において、昇降圧コンバータ１１０２には、エネルギーの蓄積を行うリアクトルＬ、電荷の蓄積を行うコンデンサＣ、インバータ１１０３に流入する電流を通電および遮断するスイッチング素子ＳＷ１、ＳＷ２、スイッチング素子ＳＷ１、ＳＷ２の導通および非導通を指示する制御信号をそれぞれ生成する制御回路１１１１、１１１２が設けられている。
【０００６】
そして、スイッチング素子ＳＷ１、ＳＷ２は直列に接続されるとともに、スイッチング素子ＳＷ１、ＳＷ２の接続点には、リアクトルＬを介して電源１１０１が接続されている。ここで、スイッチング素子ＳＷ１には、制御回路１１１１からの制御信号に従ってスイッチング動作を行うＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）１１０５が設けられ、ＩＧＢＴ１１０５に流れる電流と逆方向に電流を流すフライホイールダイオードＤ１がＩＧＢＴ１１０５に並列に接続されている。
【０００７】
また、スイッチング素子ＳＷ２には、制御回路１１１２からの制御信号に従ってスイッチング動作を行うＩＧＢＴ１１０６が設けられ、ＩＧＢＴ１１０６に流れる電流と逆方向に電流を流すフライホイールダイオードＤ２がＩＧＢＴ１１０６に並列に接続されている。そして、ＩＧＢＴ１１０６のコレクタは、コンデンサＣおよびインバータ１１０３の双方に接続されている。
【０００８】
図８は、昇圧動作時に図７のリアクトルＬに流れる電流の波形を示す図である。
図８において、昇圧動作では、スイッチング素子ＳＷ１のＩＧＢＴ１１０５がオン（導通）すると、ＩＧＢＴ１１０５を介してリアクトルＬに電流Ｉが流れ、ＬＩ2／２のエネルギーがリアクトルＬに蓄積される。
次に、スイッチング素子ＳＷ１のＩＧＢＴ１１０５がオフ（非導通）すると、スイッチング素子ＳＷ２のフライホイールダイオードＤ２に電流が流れ、リアクトルＬに蓄えられたエネルギーがコンデンサＣに送られる。
【０００９】
一方、降圧動作では、スイッチング素子ＳＷ２のＩＧＢＴ１１０６がオン（導通）するとＩＧＢＴ１１０６を介してリアクトルＬに電流Ｉが流れ、ＬＩ2／２のエネルギーがリアクトルＬに蓄積される。
次に、スイッチング素子ＳＷ２のＩＧＢＴ１１０６がオフ（非導通）すると、スイッチング素子ＳＷ１のフライホイールダイオードＤ１に電流が流れ、リアクトルＬに蓄えられたエネルギーが電源１１０１へ回生される。
【００１０】
ここで、スイッチング素子のオン時間（ＯＮ Ｄｕｔｙ）を変更することで、昇降圧の電圧を調整することが可能であり、概略の電圧値は以下の（１）式にて求めることができる。
ＶL／ＶH＝ＯＮ Ｄｕｔｙ（％） （１）
ただし、ＶLは電源電圧、ＶHは昇降圧後の電圧、ＯＮ Ｄｕｔｙはスイッチング素子ＳＷ１、ＳＷ２のスイッチング周期に対する導通期間の割合である。
【００１１】
ここで、実際には負荷の変動、電源電圧ＶLの変動などがあるので、昇降圧後の電圧ＶHを監視し、昇降圧後の電圧ＶHが目標値となるように、スイッチング素子ＳＷ１、ＳＷ２のオン時間（ＯＮ Ｄｕｔｙ）の制御が行われている。
また、車体筐体に接地される制御回路１１１１、１１１２側は低圧であり、スイッチング素子ＳＷ１、ＳＷ２に接続されるアーム側は高圧となる。このため、スイッチング素子ＳＷ１、ＳＷ２の破壊などの事故が発生しても、人体が危険に晒されることがないようにするために、アーム側とは、フォトカプラを用いて制御回路１１１１、１１１２と電気的に絶縁しながら信号の授受が行われる。
【００１２】
図９は、従来の昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。
図９において、昇降圧コンバータ用インテリジェントパワーモジュールには、負荷へ流入する電流を通電および遮断するスイッチング素子ＳＷＵ、ＳＷＤおよびスイッチング素子ＳＷＵ、ＳＷＤの導通および非導通を指示する制御信号をそれぞれ生成する制御回路１が設けられている。ここで、制御回路１は、ＣＰＵ４または論理ＩＣ、あるいは論理ＩＣとＣＰＵが搭載されたシステムＬＳＩなどで構成することができる。
【００１３】
また、スイッチング素子ＳＷＵ、ＳＷＤはそれぞれ上アーム２用および下アーム３用として動作するように直列に接続されている。そして、スイッチング素子ＳＷＵには、ゲート信号ＳＵ４に従ってスイッチング動作を行うＩＧＢＴ６が設けられ、ＩＧＢＴ６に流れる電流と逆方向に電流を流すフライホイールダイオードＤＵ１がＩＧＢＴ６に並列に接続されている。また、ＩＧＢＴ６が形成されたチップには、チップの温度変化に起因するダイオードＤＵ２のＶＦ変化を測定原理として用いた温度センサ、および抵抗ＲＵ１、ＲＵ２を介してＩＧＢＴ６のエミッタ電流を分流して主回路電流を検出する電流センサが設けられている。
【００１４】
また、スイッチング素子ＳＷＤには、ゲート信号ＳＤ４に従ってスイッチング動作を行うＩＧＢＴ５が設けられ、ＩＧＢＴ５に流れる電流と逆方向に電流を流すフライホイールダイオードＤＤ１がＩＧＢＴ５に並列に接続されている。また、ＩＧＢＴ５が形成されたチップには、チップの温度変化に起因するダイオードＤＤ２のＶＦ変化を測定原理として用いた温度センサ、およびＩＧＢＴ５のエミッタ電流を抵抗ＲＤ１、ＲＤ２を介して分流して主回路電流を検出する電流センサが設けられている。
【００１５】
そして、上アーム２側には、温度センサからの過熱検知信号ＳＵ６および電流センサからの過電流検知信号ＳＵ５を監視しながら、ＩＧＢＴ６の制御端子を駆動するためのゲート信号ＳＵ４を生成する保護機能付きゲートドライバＩＣ８が設けられるとともに、ＩＧＢＴ６の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＵが設けられている。
また、下アーム３側には、温度センサからの過熱検知信号ＳＤ６および電流センサからの過電流検知信号ＳＤ５を監視しながら、ＩＧＢＴ５の制御端子を駆動するためのゲート信号ＳＤ４を生成する保護機能付きゲートドライバＩＣ７が設けられるとともに、ＩＧＢＴ５の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＤが設けられている。
【００１６】
また、車体筐体に接地される制御回路１側と、高圧となる上アーム２側および下アーム３側との間には、フォトカプラＦＵ１〜ＦＵ３、ＦＤ１〜ＦＤ３がそれぞれ介挿され、制御回路１では、フォトカプラＦＵ１〜ＦＵ３、ＦＤ１〜ＦＤ３を用いて上アーム２側および下アーム３側と電気的に絶縁しながら信号の授受が行われる。
すなわち、上アーム２側において、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＵ１は、フォトカプラＦＵ１を介して保護機能付きゲートドライバＩＣ８に入力される。また、保護機能付きゲートドライバＩＣ８から出力されたアラーム信号ＳＵ２は、フォトカプラＦＵ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＵから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＵ３は、フォトカプラＦＵ３を介してＣＰＵ４に入力される。
【００１７】
一方、下アーム３側において、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＤ１は、フォトカプラＦＤ１を介して保護機能付きゲートドライバＩＣ７に入力される。また、保護機能付きゲートドライバＩＣ７から出力されたアラーム信号ＳＤ２は、フォトカプラＦＤ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＤから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３は、フォトカプラＦＤ３を介してＣＰＵ４に入力される。
【００１８】
図１０は、フォトカプラの周辺回路の概略構成を示すブロック図である。
図１０において、フォトカプラ２００８には、順電流Ｉｆによって赤外光を放射する赤外発光ダイオード２００３、放射された赤外光を受光する受光ダイオード２００４および受光ダイオード２００４で発生した光電流をベース電流として電流増幅動作を行うバイポーラトランジスタ２００５が設けられている。そして、赤外発光ダイオード２００３のカソードは抵抗２００２を介して電界効果型トランジスタ２００１に接続され、バイポーラトランジスタ２００５のコレクタは、抵抗２００６を介して電源電圧Ｖｃｃ２に接続されるとともに、バイポーラトランジスタ２００５のコレクタを介して出力される出力信号ＶｏｕｔはＩＧＢＴドライブＩＣ２００７に入力される。
【００１９】
そして、電界効果型トランジスタ２００１のゲートに信号ＳＰが入力されると、順電流Ｉｆが赤外発光ダイオード２００３に流れ、赤外光が放射される。そして、赤外発光ダイオード２００３から放射された赤外光は、受光ダイオード２００４にて受光され、その赤外光に応じた光電流がバイポーラトランジスタ２００５のベースに流れる。そして、バイポーラトランジスタ２００５のベースに光電流が流れると、バイポーラトランジスタ２００５にコレクタ電流Ｉｃが流れ、片端を電源電圧Ｖｃｃ２に接続された抵抗２００６にコレクタ電流Ｉｃを流すことにより、抵抗２００６の他端電圧の変化が出力信号ＶｏｕｔとしてＩＧＢＴドライブＩＣ２００７に入力される。
【００２０】
ここで、フォトカプラ２００８単体の入出力特性は、電流変換効率（ＣＴＲ：Ｃｕｒｒｅｎｔ Ｔｒａｎｓｆｅｒ Ｒａｔｉｏ）、すなわちＩｃ／Ｉｆにて定義することができる。そして、フォトカプラ２００８を用いて回路設計を行う際には、（１）バイポーラトランジスタ２００５の電流増幅率ｈｆｅの温度特性、（２）赤外発光ダイオード２００３の発光効率の寿命劣化、（３）ＣＴＲのバラツキなどの点を考慮する必要がある。
【００２１】
図１１は、フォトカプラの電流変換効率の温度特性を示す図である。
図１１において、低温になるほど、フォトカプラ２００８の電流変換効率は低下し、この要因はバイポーラトランジスタ２００５の電流増幅率ｈｆｅの温度特性である。
図１２は、フォトカプラの電流変換効率の経時劣化特性を示す図である。
図１２において、フォトカプラ２００８のＣＴＲは、発光ダイオード２００３の順電流、環境温度、累積使用時間に依存して低下し、特に、フォトカプラ２００８の連続使用時間が１０００時間を越えると、ＣＴＲの低下が顕著に表れる。
【００２２】
図１３は、フォトカプラの電流変換効率のバラツキを示す図である。
図１３において、フォトカプラの電流変換効率はバラツキが大きく、この要因として、発光ダイオード２００３の発光効率やバイポーラトランジスタ２００５の電流増幅率ｈｆｅのバラツキが挙げられる。
そして、図９の昇降圧コンバータ用インテリジェントパワーモジュールの絶縁伝送手段としてフォトカプラを用いた場合、上述した点を考慮しながら回路設計を行う必要があるが、車両や産業機器などの高温雰囲気で１０年以上に及ぶ連続使用を満足させるのは困難である。
一方、フォトカプラ以外の伝送信号の絶縁手段として絶縁トランスを用いる方法が挙げられる。そして、このような絶縁トランスとして、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）技術を利用して大幅に小型化されたマイクロトランスが数社より製品化されている。
【００２３】
図１４（ａ）は、従来の絶縁トランスの概略構成を示す断面図、図１４（ｂ）は、図１４（ａ）の絶縁トランスの概略構成を示す平面図である。
図１４において、半導体基板１１には引き出し配線層１２が埋め込まれるとともに、半導体基板１１上には１次コイルパターン１４が形成されている。そして、１次コイルパターン１４は引き出し部１３を介して引き出し配線層１２に接続されている。そして、１次コイルパターン１４上には平坦化膜１５が形成され、平坦化膜１５上には、２次コイルパターン１７が形成され、２次コイルパターン１７は保護膜１８にて覆われている。そして、保護膜１８には、２次コイルパターン１７の中心を露出させる開口部１９が形成され、開口部１９を介して２次コイルパターン１７の中心にボンディングワイヤを接続することにより、２次コイルパターン１７からの引き出しを行うことができる。
なお、例えば、１次コイルパターン１４および２次コイルパターン１７の巻線幅は５〜１０μｍ、厚みは４〜５μｍ、巻線の最外径は５００μｍとすることができる。
【００２４】
図１５および図１６は、従来の絶縁トランスの製造方法を示す断面図である。
図１５（ａ）において、Ａｓ、Ｐ、Ｂなどの不純物を半導体基板５１内に選択的に注入することにより、１次コイルパターン５５ａの中心からの引き出しを行うための引き出し拡散層５２を半導体基板５１に形成する。なお、半導体基板５１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。
【００２５】
次に、図１５（ｂ）に示すように、引き出し拡散層５２が形成された半導体基板５１上にプラズマＣＶＤなどの方法にて絶縁層５３を形成する。なお、絶縁層５３の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
次に、図１５（ｃ）に示すように、フォトリソグラフィー技術を用いることにより、１次コイルパターン５５ａの中心からの引き出し部分に対応して開口部５４ａが設けられたレジストパターン５４を絶縁層５３上に形成する。
【００２６】
次に、図１５（ｄ）に示すように、開口部５４ａが形成されたレジストパターン５４をマスクとして絶縁層５３をエッチングすることにより、１次コイルパターン５５ａの中心からの引き出し部分に対応した開口部５３ａを絶縁層５３に形成する。
次に、図１５（ｅ）に示すように、レジストパターン５４を薬品により絶縁層５３から剥離する。
次に、図１５（ｆ）に示すように、スパッタや蒸着などの方法により、導電膜５５を絶縁層５３上に形成する。なお、導電膜５５の材質としては、ＡｌやＣｕなどの金属を用いることができる。
【００２７】
次に、図１５（ｇ）に示すように、フォトリソグラフィー技術を用いることにより、１次コイルパターン５５ａに対応したレジストパターン５６を形成する。
次に、図１５（ｈ）に示すように、レジストパターン５６をマスクとして導電膜５５をエッチングすることにより、１次コイルパターン５５ａを絶縁層５３上に形成する。
次に、図１５（ｉ）に示すように、レジストパターン５６を薬品により１次コイルパターン５５ａから剥離する。
【００２８】
次に、図１５（ｊ）に示すように、１次コイルパターン５５ａが形成された絶縁層５３上にプラズマＣＶＤなどの方法にて平坦化膜５７を形成する。なお、平坦化膜５７の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
次に、図１５（ｋ）に示すように、斜めエッチングあるいはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などの方法により、平坦化膜５７を平坦化し、平坦化層５７の表面の凹凸を除去する。
次に、図１５（ｌ）に示すように、フォトリソグラフィー技術を用いることにより、２次コイルパターン６０ａの外端の配線取出し部分に対応して開口部５８ａが設けられたレジストパターン５８を平坦化膜５７上に形成する。
【００２９】
次に、図１６（ａ）に示すように、開口部５８ａが設けられたレジストパターン５８をマスクとして平坦化膜５７をエッチングすることにより、２次コイルパターン６０ａの外端の配線取出し部分に対応した開口部５７ａを平坦化膜５７に形成する。
次に、図１６（ｂ）に示すように、レジストパターン５８を薬品により平坦化膜５７から剥離する。
次に、図１６（ｃ）に示すように、１次コイルパターン５５ａと２次コイルパターン６０ａとの分離層５９を平坦化膜５７上に形成する。なお、分離層５９の形成方法としては、ポリイミド層を平坦化膜５７上にスピンコートにて形成する方法などを用いることができる。あるいは、分離層５９の形成方法としては、スパッタにてシリコン酸化膜を平坦化膜５７上に成膜するようにしてもよい。
【００３０】
次に、図１６（ｄ）に示すように、スパッタや蒸着などの方法により、導電膜６０を分離層５９上に形成する。なお、導電膜６０の材質としては、ＡｌやＣｕなどの金属を用いることができる。
次に、図１６（ｅ）に示すように、フォトリソグラフィー技術を用いることにより、２次コイルパターン６０ａに対応したレジストパターン６１を形成する。
次に、図１６（ｆ）に示すように、レジストパターン６１をマスクとして導電膜６０をエッチングすることにより、２次コイルパターン６０ａを分離層５９上に形成する。
次に、図１６（ｇ）に示すように、レジストパターン６１を薬品により２次コイルパターン６０ａから剥離する。
【００３１】
次に、図１６（ｈ）に示すように、２次コイルパターン６０ａが形成された分離層５９上にプラズマＣＶＤなどの方法にて保護膜６２を形成する。なお、保護膜６２の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。そして、フォトリソグラフィー技術およびエッチング技術を用いて保護膜６２をパターニングすることにより、２次コイルパターン６０ａの端部および中央部を露出させる。
【００３２】
また、例えば、特許文献１には、第１の配線層及び第２の配線層から形成されたトランス素子において、鉛直上方向及び鉛直下方向の一方から第１の配線層及び第２の配線層の一方に投影した時に、投影された外形線が予め定められた基準面を基準として対称な形状を有し、かつ投影された外形線が第１の配線層及び第２の配線層の一方上で交差し合う部分については、第１の配線層及び第２の配線層を使って交差しないよう構成することで、トランス素子の専有面積を削減する方法が開示されている。
【００３３】
また、例えば、特許文献２には、水平方向に保護リングで囲まれた第１および第２のコイルが設けられた空芯トランスが開示されている。
また、例えば、特許文献３には、コイル導体をそれぞれ表面に設けた磁性体シートと、ガラス絶縁層をそれぞれ表面に設けた磁性体シート等で積層トランスを構成することで、積層トランスのコイル同士の結合量の低下を抑制しつつ、部品の高さ寸法を大きくしないでコイル間の絶縁耐圧を上げる方法が開示されている。
【特許文献１】特開２００５−５６８５号公報
【特許文献２】米国特許出願公開第２００５／２３０８３７号公報
【特許文献３】特開２００５−３１０９５９号公報
【発明の開示】
【発明が解決しようとする課題】
【００３４】
しかしながら、図１５および図１６の絶縁トランスの製造方法において、分離層５９としてポリイミド層をスピンコートにて形成する方法では、表面の平坦性を維持するために、分離層５９の膜厚は２０μｍ以下に制限される。
また、分離層５９としてシリコン酸化膜をスパッタにて形成する方法では、成膜時の熱応力による表面の不均一性や成膜レートを考慮して、分離層５９の膜厚は１０μｍ以下に制限される。
【００３５】
一方、車両や産業機器などの用途では、人体の静電気に相当する１５〜３０ｋＶのＥＳＤ（静電気放電）耐量が要求され、図１６のようなマイクロトランスが１次側の回路および２次側の回路と組み合わせてＩＣとしてパッケージ化されると、この１５〜３０ｋＶの電圧が分離層５９に印加される。そして、膜厚が２０μｍのポリイミド層では８〜１１ｋＶ、膜厚が１０μｍのシリコン酸化膜では約７ｋＶで絶縁破壊されることから、１５〜３０ｋＶの電圧が分離層５９に印加されると、分離層５９が絶縁破壊されるという問題があった。
そこで、本発明の目的は、経時劣化を抑制し、信頼性および耐環境性を向上させつつ、外部磁束に起因するノイズとしての影響を軽減するとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能な絶縁トランスおよび電力変換装置を提供することである。
【課題を解決するための手段】
【００３６】
上述した課題を解決するために、請求項１記載の絶縁トランスによれば、１次巻線と２次巻線のうちの一方が形成された半導体基板と、前記１次巻線と前記２次巻線のうちの他方が形成され、前記１次巻線と前記２次巻線とが互いに対向するように前記半導体基板に対して配置された絶縁性基板と、前記半導体基板と前記絶縁性基板の間を一定の間隔に保つようにして、前記１次巻線と前記２次巻線とを絶縁分離する絶縁性スペーサ層とを備えることを特徴とする。
【００３７】
これにより、１次巻線や２次巻線が形成される表面の平坦性や均一性を損なうことなく、絶縁トランスの１次巻線と２次巻線との間の間隔を数十μｍ以上確保することができる。このため、微細加工技術にて絶縁トランスを微細化することを可能としつつ、１５〜３０ｋＶのＥＳＤ耐量を確保することが可能となり、信頼性および耐環境性を向上させつつ、外部磁束に起因するノイズとしての影響を軽減するとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能となる。
【００３８】
また、請求項２記載の絶縁トランスによれば、前記絶縁性基板に形成された貫通孔と、前記１次巻線または前記２次巻線が形成された前記絶縁性基板の第１の主面と対向する第２の主面に形成され、前記貫通孔を介して前記１次巻線または前記２次巻線と接続された配線取り出し用の電極とを備えることを特徴とする。
これにより、絶縁性基板に形成された１次巻線または２次巻線を、半導体基板に形成された２次巻線または１次巻線に対向させて配置した場合においても、絶縁性基板に形成された１次巻線または２次巻線から配線を取り出すことができ、絶縁性基板に形成された１次巻線または２次巻線を駆動することができる。
【００３９】
また、請求項３記載の絶縁トランスによれば、前記絶縁性スペーサ層は、フィルム状の有機系絶縁層であることを特徴とする。
これにより、１次巻線と２次巻線のうちの一方が形成された半導体基板と、１次巻線と２次巻線のうちの他方が形成された絶縁性基板との間にフィルム状の有機系絶縁層を挟み込むことで、絶縁トランスの１次巻線と２次巻線との間の間隔を数十μｍ以上確保しつつ、１次巻線と２次巻線とを対向配置することができ、微細加工技術にて絶縁トランスを微細化することを可能としつつ、１５〜３０ｋＶのＥＳＤ耐量を確保することが可能となる。
【００４０】
また、請求項４記載の絶縁トランスによれば、前記有機系絶縁層はフィルム状のポリイミド層であることを特徴とする。
これにより、１次巻線と２次巻線のうちの一方が形成された半導体基板と、１次巻線と２次巻線のうちの他方が形成された絶縁性基板との間にポリイミドフィルムを挟み込むことで、絶縁トランスの１次巻線と２次巻線との間の間隔を数十μｍ以上確保しつつ、１次巻線と２次巻線とを対向配置することができ、微細加工技術にて絶縁トランスを微細化することを可能としつつ、１５〜３０ｋＶのＥＳＤ耐量を確保することが可能となる。
【００４１】
また、請求項５記載の絶縁トランスによれば、前記１次巻線または前記２次巻線が形成された絶縁性基板は前記絶縁性スペーサ層よりも比誘電率が大きいことを特徴とする。
これにより、絶縁性スペーサ層の表面に発生する電界を緩和することができ、ＥＳＤにて印加される電圧よりも絶縁性スペーサ層に実際に印加される電圧を小さくすることが可能となることから、ＥＳＤ耐量を向上させることができる。
【００４２】
また、請求項６記載の絶縁トランスによれば、前記１次巻線または前記２次巻線が覆われるようにして前記絶縁性スペーサ層下に形成された絶縁性被膜をさらに備えることを特徴とする。
これにより、ＥＳＤにて印加される電圧を絶縁性スペーサ層と絶縁性被膜との２層構造にて受け持たせることができ、ＥＳＤ耐量をより一層向上させることができる。
【００４３】
また、請求項７記載の電力変換装置によれば、上アーム用および下アーム用としてそれぞれ作動するように互いに直列に接続され、負荷へ流入する電流を通電および遮断する１対のスイッチング素子と、前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、前記制御回路と前記駆動回路とが絶縁されるように１次巻線と２次巻線とが互いに対向配置され、前記１次巻線と前記２次巻線とがフィルム状の有機系絶縁層にて互いに絶縁分離された絶縁トランスとを備えることを特徴とする。
【００４４】
これにより、微細加工技術にて絶縁トランスを微細化することを可能としつつ、１５〜３０ｋＶのＥＳＤ耐量を確保することが可能となり、絶縁トランスの信頼性を確保した上で、外部磁束に起因するノイズとしての影響を軽減することが可能となるとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うために、フォトカプラを用いる必要がなくなり、経時劣化を抑制しつつ、耐環境性を向上さることが可能となる。
【発明の効果】
【００４５】
以上説明したように、本発明によれば、微細加工技術にて絶縁トランスを微細化することを可能としつつ、絶縁トランスの１次巻線と２次巻線との間の間隔を数十μｍ以上確保することができ、信頼性および耐環境性を向上させつつ、外部磁束に起因するノイズとしての影響を軽減するとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能となる。
【発明を実施するための最良の形態】
【００４６】
以下、本発明の実施形態に係る絶縁トランスについて図面を参照しながら説明する。
図１は、本発明の一実施形態に係るパワーエレクトロニクス機器が適用される昇降圧コンバータ用インテリジェントパワーモジュール（ＩＰＭ：Ｉｎｔｅｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）の概略構成を示すブロック図である。
図１において、昇降圧コンバータ用インテリジェントパワーモジュールには、負荷へ流入する電流を通電および遮断するスイッチング素子ＳＷＵ、ＳＷＤおよびスイッチング素子ＳＷＵ、ＳＷＤの導通および非導通を指示する制御信号をそれぞれ生成する制御回路１が設けられている。ここで、制御回路１は、ＣＰＵ４または論理ＩＣ、あるいは論理ＩＣとＣＰＵが搭載されたシステムＬＳＩなどで構成することができる。
【００４７】
また、スイッチング素子ＳＷＵ、ＳＷＤはそれぞれ上アーム２用および下アーム３用として動作するように直列に接続されている。そして、スイッチング素子ＳＷＵには、ゲート信号ＳＵ４に基づいてスイッチング動作を行うＩＧＢＴ６が設けられ、ＩＧＢＴ６に流れる電流と逆方向に電流を流すフライホイールダイオードＤＵ１がＩＧＢＴ６に並列に接続されている。また、ＩＧＢＴ６が形成されたチップには、チップの温度変化に起因するダイオードＤＵ２のＶＦ変化を測定原理として用いた温度センサ、および抵抗ＲＵ１、ＲＵ２を介してＩＧＢＴ６のエミッタ電流を分流して主回路電流を検出する電流センサが設けられている。
【００４８】
また、スイッチング素子ＳＷＤには、ゲート信号ＳＤ４に従ってスイッチング動作を行うＩＧＢＴ５が設けられ、ＩＧＢＴ５に流れる電流と逆方向に電流を流すフライホイールダイオードＤＤ１がＩＧＢＴ５に並列に接続されている。また、ＩＧＢＴ５が形成されたチップには、チップの温度変化に起因するダイオードＤＤ２のＶＦ変化を測定原理として用いた温度センサ、およびＩＧＢＴ５のエミッタ電流を抵抗ＲＤ１、ＲＤ２を介して分流して主回路電流を検出する電流センサが設けられている。
【００４９】
そして、上アーム２側には、温度センサからの過熱検知信号ＳＵ６および電流センサからの過電流検知信号ＳＵ５を監視しながら、ＩＧＢＴ６の制御端子を駆動するためのゲート信号ＳＵ４を生成する保護機能付きゲートドライバＩＣ８が設けられるとともに、ＩＧＢＴ６の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＵが設けられている。なお、保護機能付きゲートドライバＩＣ８には、スイッチング素子ＳＷＤ、ＳＷＵの状態信号を生成する自己診断回路を設けることができ、自己診断回路はスイッチング素子ＳＷＤ、ＳＷＵの状態信号を生成することができる。
【００５０】
また、下アーム３側には、温度センサからの過熱検知信号ＳＤ６および電流センサからの過電流検知信号ＳＤ５を監視しながら、ＩＧＢＴ５の制御端子を駆動するためのゲート信号ＳＤ４を生成する保護機能付きゲートドライバＩＣ７が設けられるとともに、ＩＧＢＴ５の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＤが設けられている。
また、車体筐体に接地される制御回路１側と、高圧となる上アーム２側および下アーム３側との間には、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３がそれぞれ介挿され、制御回路１では、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３を用いて上アーム２側および下アーム３側と電気的に絶縁しながら信号の授受が行われる。
【００５１】
すなわち、上アーム２側において、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＵ１は、空芯型絶縁トランスＴＵ１を介して保護機能付きゲートドライバＩＣ８に入力される。また、保護機能付きゲートドライバＩＣ８から出力されたアラーム信号ＳＵ２は、空芯型絶縁トランスＴＵ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＵから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＵ３は、空芯型絶縁トランスＴＵ３を介してＣＰＵ４に入力される。
【００５２】
一方、下アーム３側において、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＤ１は、空芯型絶縁トランスＴＤ１を介して保護機能付きゲートドライバＩＣ７に入力される。また、保護機能付きゲートドライバＩＣ７から出力されたアラーム信号ＳＤ２は、空芯型絶縁トランスＴＤ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＤから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３は、空芯型絶縁トランスＴＤ３を介してＣＰＵ４に入力される。
【００５３】
ここで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３には、送信側の１次巻線および受信側の２次巻線がそれぞれ設けられている。そして、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とは互いに対向配置されるように構成されている。例えば、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とをそれぞれ異なる基板上に形成し、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とがそれぞれ形成された基板を絶縁性スペーサ層を介して互いに積層することができる。また、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３は、半導体プロセス技術などの微細加工技術によって形成することができる。
【００５４】
なお、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とを絶縁分離する絶縁性スペーサ層としては、ポリイミドフィルムなどのフィルム状の有機系絶縁層を用いることができる。ここで、絶縁性スペーサ層の厚みは、１５〜３０ｋＶのＥＳＤ耐量を確保できるように設定することができ、例えば、数十μｍ〜数百μｍ程度に設定することができる。
【００５５】
そして、ＣＰＵ４は、ＩＧＢＴ５、６の導通または非導通をそれぞれ指示するゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１を生成し、このゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１を空芯型絶縁トランスＴＤ１、ＴＵ１をそれぞれ介して保護機能付きゲートドライバＩＣ７、８にそれぞれ絶縁伝送する。そして、保護機能付きゲートドライバＩＣ７、８は、ゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１にそれぞれ基づいてゲート信号ＳＤ４、ＳＵ４を生成し、ＩＧＢＴ５、６の制御端子を駆動することにより、ＩＧＢＴ５、６をスイッチング動作させる。
【００５６】
ここで、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６が保護機能付きゲートドライバＩＣ７、８にそれぞれ入力されるとともに、電流センサから出力された過電流検知信号ＳＤ５、ＳＵ５が保護機能付きゲートドライバＩＣ７、８にそれぞれ入力される。そして、保護機能付きゲートドライバＩＣ７、８は、ＩＧＢＴ５、６が破壊しない閾値を超過した場合には、空芯型絶縁トランスＴＤ２、ＴＵ２をそれぞれ介してＣＰＵ４にアラーム信号ＳＤ２、ＳＵ２を伝送する。そして、ＣＰＵ４は、保護機能付きゲートドライバＩＣ７、８からアラーム信号ＳＤ２、ＳＵ２をそれぞれ受け取ると、ゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１の生成をそれぞれ停止することにより、ＩＧＢＴ５、６に流れる電流を遮断する。
【００５７】
なお、保護機能付きゲートドライバＩＣ７、８は、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６および電流センサから出力された過電流検知信号ＳＤ５、ＳＵ５に基づいて、ＩＧＢＴが破壊しない閾値を下回ったと判断した場合、一定の時間が経過した後にアラーム信号ＳＤ２、ＳＵ２を解除する。
さらに、細かい監視を行う場合には、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６がアナログＰＷＭ変換器ＣＤ、ＣＵにそれぞれ入力される。そして、アナログＰＷＭ変換器ＣＤ、ＣＵは、過熱検知信号ＳＤ６、ＳＵ６のアナログ値をデジタル信号にそれぞれ変換することにより、ＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３をそれぞれ生成し、空芯型絶縁トランスＴＤ３、ＴＵ３をそれぞれ介してＣＰＵ４にＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３を伝送する。そして、ＣＰＵ４は、ＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３からＩＧＢＴ５、６のチップ温度をそれぞれ算出し、予め設けられた数段階の閾値に応じて、ＩＧＢＴ５、６のスイッチング周波数の段階的な低下を行ったり、スイッチング停止を行ったりすることができる。
【００５８】
ここで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とが互いに対向配置されるように微細加工技術によって形成することにより、１次巻線と２次巻線の巻径を小さくすることが可能となるとともに、１次巻線と２次巻線との間隔を小さくすることができる。このため、１次巻線と２次巻線との結合係数を高めつつ、１次巻線および２次巻線に磁束が鎖交する面積を小さくすることができ、外部磁束に起因するノイズとしての影響を軽減することが可能となるとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うために、フォトカプラを用いる必要がなくなり、経時劣化を抑制しつつ、耐環境性を向上さることが可能となる。
【００５９】
また、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とを絶縁分離するために、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とを互いに異なる基板上に形成し、これらの基板間の間隔を絶縁性スペーサ層にて一定に保ちながら、１次巻線と２次巻線とが互い対向するようにこれらの基板を配置することで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線や２次巻線が形成される表面の平坦性や均一性を損なうことなく、その１次巻線と２次巻線との間の間隔を数十μｍ以上確保することができる。このため、微細加工技術にて空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３を微細化することを可能としつつ、１５〜３０ｋＶのＥＳＤ耐量を確保することが可能となり、信頼性および耐環境性を向上させつつ、外部磁束に起因するノイズとしての影響を軽減するとともに、制御回路１と上アーム２および下アーム３とを電気的に絶縁しながら信号の授受を行うことが可能となる。
【００６０】
図２は、本発明の第１実施形態に係る絶縁トランスの概略構成を示す断面図である。
図２において、絶縁トランスには、絶縁性基板１１１に形成された１次側コイル１１０と、半導体基板１０１に形成された２次側コイル１００が設けられている。
ここで、２次側コイル１００において、半導体基板１０１には引き出し配線層１０２が埋め込まれるとともに、半導体基板１０１上には、絶縁層１０３を介して２次コイルパターン１０４および電極パターン１０５、１０６が形成されている。なお、半導体基板１０１には、図１の保護機能付きゲートドライバＩＣ７、８、アナログＰＷＭ変換器ＣＵ、ＣＤなどの集積回路またはスイッチング素子ＳＷＵ、ＳＷＤなどを形成するようにしてもよい。また、半導体基板１０１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。また、引き出し配線層１０２は、Ｂ、Ａｓ、Ｐなどの不純物を半導体基板１０１に注入して形成された高濃度不純物拡散層を用いることができる。
【００６１】
そして、２次コイルパターン１０４の中心部に配置された端部は、埋め込み配線１０７、引き出し配線層１０２および埋め込み配線１０８を介して電極パターン１０６に接続されている。また、２次コイルパターン１０４の外周部に配置された端部は、電極パターン１０５に接続されている。そして、２次コイルパターン１０４および電極パターン１０５、１０６上には、電極パターン１０５、１０６の接続面が露出されるようにして保護膜１０９が形成されている。なお、２次コイルパターン１０４および電極パターン１０５の材質はＡｌやＣｕなどの金属、保護膜１０９の材質はシリコン酸化膜やシリコン窒化膜などを用いることができる。
【００６２】
一方、１次側コイル１１０において、絶縁性基板１１１の第１の主面上には、１次コイルパターン１１３および電極パターン１１４が形成され、１次コイルパターン１１３および電極パターン１１４は、電極パターン１１４の接続面が露出するようにして絶縁層１１６にて覆われている。なお、絶縁性基板１１１としては、例えば、ガラス基板やセラミック基板や樹脂基板などを用いることができる。あるいは、Ｓｉ基板などの半導体基板を用いるようにしてもよい。また、絶縁性基板１１１の素材が絶縁性を持たない場合、絶縁性を持たせるための絶縁層を表面に形成するようにしてもよい。
【００６３】
一方、絶縁性基板１１１の第１の主面に対向する第２の主面上には、配線取り出し用の電極パターン１１５が形成され、電極パターン１１５は、絶縁性基板１１１に形成された貫通孔１１２を介して電極パターン１１４と接続されている。
そして、絶縁性基板１１１の第１の主面上には、電極パターン１１４、１１５の接続部が１次コイルパターン１１３および電極パターン１１４とともに覆われるようにして絶縁性スペーサ層１１７が積層され、絶縁性スペーサ層１１７上には接着層１１８が形成されている。
【００６４】
なお、１次コイルパターン１１３および電極パターン１１４、１１５の材質はＡｌやＣｕなどの金属、保護膜１１６の材質はシリコン酸化膜やシリコン窒化膜などを用いることができる。また、絶縁性スペーサ層１１７としては、フィルム状またはシート状の有機系絶縁層を用いることができ、例えば、ポリイミドフィルムを用いることができる。また、絶縁性スペーサ層１１７の厚みは２０μｍ以上に設定することができ、人体の静電気に相当する１５〜３０ｋＶのＥＳＤ耐量を安定して確保するためには、絶縁性スペーサ層１１７の厚みは１００μｍ以上に設定することが好ましい。また、接着層１１８としては、エポキシ樹脂などの接着フィルムを用いることができる。また、例えば、２次コイルパターン１０４および１次コイルパターン１１３の巻線幅は５〜１０μｍ、厚みは３〜５μｍ、巻線の最外径は５００μｍとすることができる。
【００６５】
そして、１次コイルパターン１１３が形成された絶縁性基板１１１は、１次コイルパターン１１３の形成面が半導体基板１０１に対向するようにして、接着層１１８にて半導体基板１０１上に固着されている。
そして、電極パターン１０５、１０６にボンディングワイヤを接続することにより、２次コイルパターン１０４からの引き出しを行うことができ、電極パターン１１５にボンディングワイヤを接続することにより、１次コイルパターン１１３からの引き出しを行うことができる。
【００６６】
これにより、２次コイルパターン１０４や１次コイルパターン１１３が形成される表面の平坦性や均一性を損なうことなく、２次コイルパターン１０４や１次コイルパターン１１３との間の間隔を数十μｍ以上確保することが可能となるとともに、半導体プロセス技術によって２次コイルパターン１０４と１次コイルパターン１１３とを形成することが可能となる。このため、２次コイルパターン１０４や１次コイルパターン１１３との間隔を数十μｍ以上確保しつつ、絶縁トランスを半導体基板１０１上に集積化することができ、１５〜３０ｋＶのＥＳＤ耐量を確保した上で、信号伝送回路の小型化を図ることができる。
なお、上述した実施形態では、２次コイルパターン１０４を半導体基板１０１に形成し、１次コイルパターン１１３を絶縁性基板１１１に形成する方法について説明したが、２次コイルパターン１０４を絶縁性基板１１１に形成し、１次コイルパターン１１３を半導体基板１０１に形成するようにしてもよい。
【００６７】
図３および図４は、図２の絶縁トランスの１次側コイルの製造方法を示す断面図である。
図３（ａ）において、スパッタや蒸着などの方法により、導電膜１２１を絶縁性基板１１１上に形成する。なお、導電膜１２１の材質としては、ＡｌやＣｕやＡｕやＡｇなどの金属を用いることができる。ここで、導電膜１２１の材質は、後工程とのプロセスの整合性や組立工程で必要な仕様を参考にして決定することができ、例えば、１次コイルパターン１１３からの配線の引き出しにワイヤボンディングを用いる場合には、Ａｌを用いることが好ましい。また、導電膜１２１の膜厚は、コイル素子に必要な直流抵抗から決定することができ、例えば、３μｍ程度に設定することができる。また、１次コイルパターン１１３と絶縁性基板１１１との密着性を向上させるために、Ａｌの下地層としてＴｉを形成するようにしてもよい。
【００６８】
次に、図３（ｂ）に示すように、スピンコートなどの方法にてフォトレジスト液を導電膜１２１上に塗布し、縮小投影露光法にてフォトレジスト液を露光し、その露光後に現像することで、１次コイルパターン１１３および電極パターン１１４に対応したレジストパターンＲ１０１を導電膜１２１上に形成する。なお、レジストパターンＲ１０１の膜厚は、後のエッチング工程に耐えることができるように設定することができる。また、１次コイルパターン１１３の線幅は、例えば、５μｍ、パターン間の間隔は、例えば、１μｍに設定することができる。また、パターン間の間隔が３μｍを超える場合、等倍露光装置を用いるようにしてもよい。
【００６９】
次に、図３（ｃ）に示すように、レジストパターンＲ１０１をマスクとしてＲＩＥ（反応性イオンエッチング）などの方法にて導電膜１２１をパターニングすることにより、１次コイルパターン１１３および電極パターン１１４を絶縁性基板１１１上に形成する。なお、導電膜１２１をパターニングする場合、ＲＩＥ以外にも、イオンビームエッチング法やプラズマエッチング法などを用いるようにしてもよい。また、ウェットエッチング法やリフトオフ法を用いるようにしてもよい。
【００７０】
次に、図３（ｄ）に示すように、レジストパターンＲ１０１を薬品により１次コイルパターン１１３および電極パターン１１４から剥離し、１次コイルパターン１１３および電極パターン１１４を洗浄する。
次に、図３（ｅ）に示すように、１次コイルパターン１１３および電極パターン１１４が形成された絶縁性基板１１１上に感光性ポリイミドを塗布し、プリベーク後、露光および現像を行うことにより、電極パターン１１４の接続面が露出されるようにして、１次コイルパターン１１３を覆う保護膜１１６を絶縁性基板１１１上に形成する。
【００７１】
なお、保護膜１１６としては、感光性ポリイミド以外にも、非感光性ポリイミドやシリコン酸化膜またはシリコン窒化膜などの無機材料を用いるようにしてもよい。例えば、保護膜１１６としてシリコン酸化膜を用いる場合、１次コイルパターン１１３および電極パターン１１４が形成された絶縁性基板１１１上にプラズマＣＶＤなどの方法にてシリコン酸化膜を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより、電極パターン１１４の接続面を露出させる開口部をシリコン酸化膜に形成することができる。
【００７２】
次に、図３（ｆ）に示すように、サンドブラスト用のドライフィルムレジストを絶縁性基板１１１の両面にラミネートする。そして、ドライフィルムレジストを露光および現像することで、貫通孔１１２を作製するための穴あけ加工用マスクＲ１０２を絶縁性基板１１１の両面に形成する。なお、穴あけ加工用マスクＲ１０２の穴の径は、例えば、１３０μｍとすることができる。
【００７３】
次に、図３（ｇ）に示すように、穴あけ加工用マスクＲ１０２を介して絶縁性基板１１１のサンドブラスト加工を行うことにより、絶縁性基板１１１に貫通孔１１２を形成する。なお、貫通孔１１２を形成する場合、サンドブラスト加工以外にも、レーザ加工、超音波加工、ドリル加工、ドライエッチング加工などを用いるようにしてもよい。これらの加工方法は、コスト、加工速度、加工可能な最小径などを考慮して選択することができる。
次に、図３（ｈ）に示すように、穴あけ加工用マスクＲ１０２を絶縁性基板１１１から剥離し、絶縁性基板１１１を洗浄する。なお、穴あけ加工用マスクＲ１０２の穴の径を１３０μｍとした場合、貫通孔１１２の寸法は絶縁性基板１１１の表面で１６０μｍだった。
【００７４】
次に、図４（ａ）に示すように、スパッタや蒸着などの方法により、貫通孔１１２の側壁および絶縁性基板１１１の両面に導電膜１２２を形成する。なお、導電膜１２２の材質としては、ＡｌやＣｕやＡｕやＡｇなどの金属を用いることができる。また、電極パターン１１５と絶縁性基板１１１との密着性を向上させるために、Ａｌの下地層としてＴｉを形成するようにしてもよい。
【００７５】
次に、図４（ｂ）に示すように、ドライフィルムレジストを絶縁性基板１１１の両面にラミネートする。そして、ドライフィルムレジストを露光および現像することで、電極パターン１１５に対応したレジストパターンＲ１０３を絶縁性基板１１１の両面に形成する。なお、レジストパターンＲ１０３を形成する方法としては、ドライフィルムレジストを用いる方法以外にも、絶縁性基板１１１にレジスト液を塗布する方法を用いてもよいが、絶縁性基板１１１に貫通孔１１２が形成されていることから、スピンコート法は適しておらず、スプレー塗布法を用いることが好ましい。
【００７６】
次に、図４（ｃ）に示すように、レジストパターンＲ１０３をマスクとしてＲＩＥ（反応性イオンエッチング）などの方法にて導電膜１２２をパターニングすることにより、貫通孔１１２を介して電極パターン１１４に接続された電極パターン１１５を絶縁性基板１１１上に形成する。なお、導電膜１２２をパターニングする場合、ＲＩＥ以外にも、イオンビームエッチング法やプラズマエッチング法などを用いるようにしてもよい。また、ウェットエッチング法やリフトオフ法を用いるようにしてもよい。
【００７７】
次に、図４（ｄ）に示すように、レジストパターンＲ１０３を絶縁性基板１１１から剥離し、絶縁性基板１１１を洗浄する。
次に、図４（ｅ）に示すように、１次コイルパターン１１３および電極パターン１１４が形成された絶縁性基板１１１の第１の主面上に絶縁性スペーサ層１１７を形成する。なお、絶縁性基板１１１の第１の主面上に絶縁性スペーサ層１１７を形成する場合、接着シートを介してポリイミドフィルムを絶縁性基板１１１の第１の主面上にラミネートすることができる。この場合、例えば、接着シートの膜厚は１０μｍ、ポリイミドフィルムの膜厚は１２５μｍとすることができる。そして、接着シートを介してポリイミドフィルムを絶縁性基板１１１の第１の主面上にラミネートした後に、２００℃の温度で２０分間の熱処理を行うことにより、熱硬化させることができる。
【００７８】
また、絶縁性スペーサ層１１７としては、ポリイミドフィルム以外にも、液晶ポリマーフィルムやポリアミド樹脂フィルムなどの有機材料系樹脂フィルムを用いるようにしてもよい。あるいは、有機材料系樹脂フィルム以外にも、ガラス基板やセラミック基板などの無機材料を用いるようにしてもよい。これらの材料の選択は、各材料の絶縁特性を考慮して決定することができる。だたし、ガラスやセラミックスの絶縁耐圧は１００〜１５０ｋＶ／ｍｍ、ポリイミドの絶縁耐圧は３００〜４００ｋＶ／ｍｍであることから、同じ膜厚であれば、絶縁耐圧を確保する上ではポリイミドを用いることが好ましい。
【００７９】
次に、図４（ｆ）に示すように、絶縁性スペーサ層１１７上に接着層１１８を積層する。例えば、絶縁性スペーサ層１１７上に接着層１１８を積層した後に絶縁性基板１１１をダイシングしてチップ化し、１次コイルパターン１１３が形成された絶縁性基板１１１を半導体基板１０１上にマウントするために、ＤＡＦ（ダイアタッチメントフィルム）テープを用いることができる。
【００８０】
なお、１次コイルパターン１１３および２次コイルパターン１０４の線幅が５μｍ、パターン間の間隔が１μｍ、膜厚が３μｍ、絶縁性スペーサ層１１７として膜厚１０μｍの接着シートおよび膜厚１２５μｍのポリイミドフィルムを用いた場合、ＥＳＤ耐量は２５ｋＶだった。また、１次コイルパターン１１３と２次コイルパターン１０４との間の結合係数は０．４であり、トランスとして正常に動作した。なお、１次コイルパターン１１３と２次コイルパターン１０４との間の結合係数を上げるには、絶縁性スペーサ層１１７の膜厚を７５μｍや５０μｍに減少させればよいが、その分だけＥＳＤ耐量が減少することから、絶縁性スペーサ層１１７の膜厚は、トランス特性とＥＳＤ耐量を考慮して決定することができる。
【００８１】
図５は、本発明の第２実施形態に係る絶縁トランスの１次側コイルの概略構成を示す断面図である。
図５において、絶縁性基板２１１の第１の主面上には、１次コイルパターン２１３および電極パターン２１４が形成され、１次コイルパターン２１３および電極パターン２１４は、電極パターン２１４の接続面が露出するようにして絶縁層２１６にて覆われている。なお、絶縁性基板２１１としては、例えば、ガラス基板やセラミック基板や樹脂基板などを用いることができる。あるいは、Ｓｉ基板などの半導体基板を用いるようにしてもよい。また、絶縁性基板２１１の素材が絶縁性を持たない場合、表面に絶縁性を持たせるための絶縁層を形成するようにしてもよい。
【００８２】
一方、絶縁性基板２１１の第１の主面に対向する第２の主面上には、配線取り出し用の電極パターン２１５が形成され、電極パターン２１５は、絶縁性基板２１１に形成された貫通孔２１２を介して電極パターン２１４と接続されている。
そして、絶縁性基板２１１の第１の主面上には、電極パターン２１４、２１５の接続部が１次コイルパターン２１３および電極パターン２１４とともに覆われるようにして絶縁性被膜２１９が形成されている。そして、絶縁性被膜２１９上には絶縁性スペーサ層２１７が積層され、絶縁性スペーサ層２１７上には接着層２１８が形成されている。
【００８３】
なお、１次コイルパターン２１３および電極パターン２１４、２１５の材質はＡｌやＣｕなどの金属、保護膜２１６の材質はシリコン酸化膜やシリコン窒化膜などを用いることができる。また、絶縁性スペーサ層２１７としては、フィルム状またはシート状の有機系絶縁層を用いることができ、例えば、ポリイミドフィルムを用いることができる。また、絶縁性スペーサ層２１７の厚みは２０μｍ以上に設定することができ、１５〜３０ｋＶのＥＳＤ耐量を安定して確保するためには、絶縁性スペーサ層２１７の厚みは１００μｍ以上に設定することがコンマしい。また、接着層２１８としては、エポキシ樹脂などの接着フィルムを用いることができる。また、絶縁性被膜２１９は、例えば、ポリイミド層をスピンコートにて形成するようにしてもよいし、シリコン酸化膜をスパッタにて形成するようにしてもよい。
【００８４】
そして、１次コイルパターン２１３が形成された絶縁性基板２１１は、１次コイルパターン２１３の形成面が図２の半導体基板１０１に対向するようにして、接着層２１８にて半導体基板１０１上に固着することができる。
これにより、ＥＳＤにて印加される電圧を絶縁性スペーサ層２１７と絶縁性被膜２１９との２層構造にて受け持たせることができ、ＥＳＤ耐量をより一層向上させることができる。
【００８５】
なお、１次コイルパターン１１３、２１３がそれぞれ形成された絶縁性基板１１１、２１１は、絶縁性スペーサ層１１７、２１７よりも比誘電率が大きいことが好ましい。例えば、絶縁性基板１１１、２１１としてガラス基板、絶縁性スペーサ層１１７、２１７としてポリイミドフィルムを用いた場合、ガラスの比誘電率は６程度、ポリイミドの比誘電率は３〜４程度であるため、絶縁性基板１１１、２１１は、絶縁性スペーサ層１１７、２１７よりも比誘電率が大きくなる。
【００８６】
そして、絶縁性基板１１１、２１１は、絶縁性スペーサ層１１７、２１７よりも比誘電率が大きい場合、ＥＳＤの電圧が印加されると、絶縁性スペーサ層１１７、２１７の表面で電界が緩和され、ＥＳＤにて印加される電圧よりも絶縁性スペーサ層１１７、２１７に実際に印加される電圧を小さくすることが可能となることから、ＥＳＤ耐量を向上させることができる。
例えば、図１の絶縁性スペーサ層１１７として膜厚１２５μｍのポリイミドフィルム（比誘電率＝３．９）を用いた場合、絶縁性基板１１１の比誘電率が６→８→１０と上昇するに従って、２５ｋＶ→２６ｋＶ→２７ｋＶとＥＳＤ耐量を増加させることができた。
【図面の簡単な説明】
【００８７】
【図１】本発明の一実施形態に係る絶縁トランスが適用される昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。
【図２】本発明の第１実施形態に係る絶縁トランスの概略構成を示す断面図である。
【図３】図２の絶縁トランスの１次側コイルの製造方法を示す断面図である。
【図４】図２の絶縁トランスの１次側コイルの製造方法を示す断面図である。
【図５】本発明の第２実施形態に係る絶縁トランスの１次側コイルの概略構成を示す断面図である。
【図６】従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。
【図７】図６の昇降圧コンバータの概略構成を示すブロック図である。
【図８】昇圧動作時に図７のリアクトルに流れる電流の波形を示す図である。
【図９】従来の昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。
【図１０】フォトカプラの周辺回路の概略構成を示すブロック図である。
【図１１】フォトカプラの電流変換効率の温度特性を示す図である。
【図１２】フォトカプラの電流変換効率の経時劣化特性を示す図である。
【図１３】フォトカプラの電流変換効率のバラツキを示す図である。
【図１４】図１４（ａ）は、従来の絶縁トランスの概略構成を示す断面図、図１４（ｂ）は、図１４（ａ）の絶縁トランスの概略構成を示す平面図である。
【図１５】従来の絶縁トランスの製造方法を示す断面図である。
【図１６】従来の絶縁トランスの製造方法を示す断面図である。
【符号の説明】
【００８８】
１ 制御回路
２ 上アーム
３ 下アーム
４ ＣＰＵ
５、６ ＩＧＢＴ
７、８ 保護機能付きゲートドライバＩＣ
ＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３ 絶縁トランス
ＤＵ１、ＤＵ２、ＤＤ１、ＤＤ２ ダイオード
ＲＵ１、ＲＵ２、ＲＤ１、ＲＤ２ 抵抗
ＣＵ、ＣＤ アナログＰＷＭ変換器
１０１ 半導体基板
１２、２２、１０２ 引き出し配線層
１０３、１１６ 絶縁層
１０４ ２次コイルパターン
１１１、２１１ 絶縁性基板
１１３、２１３ １次コイルパターン
Ｒ１０１、Ｒ１０３ レジストパターン
Ｒ１０２ 穴あけ加工用マスク
Ｈ１、１３ａ、Ｈ１１〜Ｈ１３、２３ａ 開口部
１００ ２次側コイル
１１０ １次側コイル
１０５、１０６、１１４、１１５、２１４、２１５ 電極パターン
１０７、１０８ 埋め込み配線
１０９ 保護膜
１１２、２１２ 貫通孔
１１７、２１７ 絶縁性スペーサ層
１１８、２１８ 接着層
１２１、１２２ 導電膜
２１９ 絶縁性被膜
【特許請求の範囲】
【請求項１】
１次巻線と２次巻線のうちの一方が形成された半導体基板と、
前記１次巻線と前記２次巻線のうちの他方が形成され、前記１次巻線と前記２次巻線とが互いに対向するように前記半導体基板に対して配置された絶縁性基板と、
前記半導体基板と前記絶縁性基板の間を一定の間隔に保つようにして、前記１次巻線と前記２次巻線とを絶縁分離する絶縁性スペーサ層とを備えることを特徴とする絶縁トランス。
【請求項２】
前記絶縁性基板に形成された貫通孔と、
前記１次巻線または前記２次巻線が形成された前記絶縁性基板の第１の主面と対向する第２の主面に形成され、前記貫通孔を介して前記１次巻線または前記２次巻線と接続された配線取り出し用の電極とを備えることを特徴とする請求項１記載の絶縁トランス。
【請求項３】
前記絶縁性スペーサ層は、フィルム状の有機系絶縁層であることを特徴とする請求項１または２記載の絶縁トランス。
【請求項４】
前記有機系絶縁層はフィルム状のポリイミド層であることを特徴とする請求項３記載の絶縁トランス。
【請求項５】
前記１次巻線または前記２次巻線が形成された絶縁性基板は前記絶縁性スペーサ層よりも比誘電率が大きいことを特徴とする請求項１から４のいずれか１項記載の絶縁トランス。
【請求項６】
前記１次巻線または前記２次巻線が覆われるようにして前記絶縁性スペーサ層下に形成された絶縁性被膜をさらに備えることを特徴とする請求項１から５のいずれか１項記載の絶縁トランス。
【請求項７】
上アーム用および下アーム用としてそれぞれ作動するように互いに直列に接続され、負荷へ流入する電流を通電および遮断する１対のスイッチング素子と、
前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、
前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、
前記制御回路と前記駆動回路とが絶縁されるように１次巻線と２次巻線とが互いに対向配置され、前記１次巻線と前記２次巻線とがフィルム状の有機系絶縁層にて互いに絶縁分離された絶縁トランスとを備えることを特徴とする電力変換装置。
【請求項１】
１次巻線と２次巻線のうちの一方が形成された半導体基板と、
前記１次巻線と前記２次巻線のうちの他方が形成され、前記１次巻線と前記２次巻線とが互いに対向するように前記半導体基板に対して配置された絶縁性基板と、
前記半導体基板と前記絶縁性基板の間を一定の間隔に保つようにして、前記１次巻線と前記２次巻線とを絶縁分離する絶縁性スペーサ層とを備えることを特徴とする絶縁トランス。
【請求項２】
前記絶縁性基板に形成された貫通孔と、
前記１次巻線または前記２次巻線が形成された前記絶縁性基板の第１の主面と対向する第２の主面に形成され、前記貫通孔を介して前記１次巻線または前記２次巻線と接続された配線取り出し用の電極とを備えることを特徴とする請求項１記載の絶縁トランス。
【請求項３】
前記絶縁性スペーサ層は、フィルム状の有機系絶縁層であることを特徴とする請求項１または２記載の絶縁トランス。
【請求項４】
前記有機系絶縁層はフィルム状のポリイミド層であることを特徴とする請求項３記載の絶縁トランス。
【請求項５】
前記１次巻線または前記２次巻線が形成された絶縁性基板は前記絶縁性スペーサ層よりも比誘電率が大きいことを特徴とする請求項１から４のいずれか１項記載の絶縁トランス。
【請求項６】
前記１次巻線または前記２次巻線が覆われるようにして前記絶縁性スペーサ層下に形成された絶縁性被膜をさらに備えることを特徴とする請求項１から５のいずれか１項記載の絶縁トランス。
【請求項７】
上アーム用および下アーム用としてそれぞれ作動するように互いに直列に接続され、負荷へ流入する電流を通電および遮断する１対のスイッチング素子と、
前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、
前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、
前記制御回路と前記駆動回路とが絶縁されるように１次巻線と２次巻線とが互いに対向配置され、前記１次巻線と前記２次巻線とがフィルム状の有機系絶縁層にて互いに絶縁分離された絶縁トランスとを備えることを特徴とする電力変換装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２００９−４９０３５（Ｐ２００９−４９０３５Ａ）
【公開日】平成２１年３月５日（２００９．３．５）
【国際特許分類】
【出願番号】特願２００７−２１０８３７（Ｐ２００７−２１０８３７）
【出願日】平成１９年８月１３日（２００７．８．１３）
【出願人】（５０３３６１２４８）富士電機デバイステクノロジー株式会社 (1,023)
【Ｆターム（参考）】
【公開日】平成２１年３月５日（２００９．３．５）
【国際特許分類】
【出願日】平成１９年８月１３日（２００７．８．１３）
【出願人】（５０３３６１２４８）富士電機デバイステクノロジー株式会社 (1,023)
【Ｆターム（参考）】
[ Back to top ]