線形自動利得制御（ＡＧＣ）、変調伝達関数検出器、および選択可能な雑音フィルタを有するバーコード・スキャナ
本発明の諸実施形態によれば、バーコードを表すアナログ信号の利得が、制御ループを使用して制御されるバーコード・スキャナ・プラットフォームが提供される。諸実施形態では、ＭＴＦ検出器が、アナログ信号の低周波数部分（幅広い諸要素、つまり光学焦点が合っていない諸要素）を表す値（例えば、ＤＣ）、およびアナログ信号の高周波数部分（狭い諸要素、つまり光学焦点が合っている諸要素）を表す第２の値（例えば、ＤＣ）を生成する。プロセッサは、第１の値および第２の値、ならびに基準振幅を使用して、利得ＩＥ信号を算出する。プロセッサは、利得信号をＡＧＣ回路に供給し、回路は、整合ＪＦＥＴを使用して、その利得信号に対する線形応答を供給する。雑音フィルタが、第１の値、第２の値、および／またはバーコード・スキャナ・プラットフォーム読み取り率に基づいて有効にされる、または無効にされることが可能である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の諸実施形態は、バーコード・スキャナに関し、特に、バーコード・スキャナにおける信号調整に関する。
【背景技術】
【０００２】
バーコードは、消費財を識別することを含む多くの用途を有する。商人は、商品にバーコードを付け、例えば、レジでバーコードを走査して、その特定の商品の価格を明らかにする。図１は、バーコード走査プラットフォーム１００の高レベルのブロック図である。プラットフォーム１００は、光信号１０５を発するスキャナ１０４を使用して走査されるバーコード１０２を含む。変調された光信号１０７が、バーコード１０２から反射され、光検出器−入力段１０６が、変調された光信号１０７を、バーコード１０２を表すアナログ信号１０８に変換する。信号コンディショナ１１０が、そのアナログ信号１０８を処理して、バーコード１０２を表すデジタル信号１１２を生成する。
【０００３】
例示的なバーコード１０２は、異なるコントラストと異なる幅の一連のバー１２０と、スペース１２２を含む。バー１２０とスペース１２２の特定の配置と幅が、コードを形成し、そのコードが復号化されて、プラットフォーム１００のユーザに意味のある情報を提供する。
【０００４】
図示される実施形態では、バー１２０はスペース１２２より暗い。バー１２０は、スペース１２２より暗いため、バー１２０は、スペース１２２よりも吸収率が高く、反射率が低い。その結果、バー１２０は、アナログ信号１０８において負のピークを生じさせ、スペースは、アナログ信号１０８において正のピークを生じさせる。
【０００５】
光信号１０５は、一般に、バーコードを走査する焦点が合わせられた光学「スポット」であり、スポットのサイズは、バーコード１０２の読み取りに影響を与える。例えば、光学スポット・サイズが、最小のバー１２０、または最小のスペース１２２より小さい場合、光信号１０５は、光学「焦点」の範囲内にあると言われ、アナログ信号１０８は、バーコード１０２のかなり良好な表現である。「焦点が合わせられた」信号の１つの特性は、最も狭いバー１２０Ａと最も狭いスペース１２２Ｂに関するアナログ信号１０８における正のピークと負のピークが、より幅広いバー１２０Ｃとより幅広いスペース１２２Ｃの場合と同一の振幅であることである。
【０００６】
走査レーザ１０４が、光学焦点から引き離されるにつれ（例えば、バーコード１０２からより遠く、またはバーコード１２０により近く）、光学スポット・サイズは、より大きくなる。より大きい光学スポットでは、光信号１０５のエネルギーが、隣接する複数のバー１２０と複数のスペース１２２にわたって分散されて、利用できるエネルギーのすべてを吸収する特定の１つのバー１２０が無いか、または利用できるエネルギーの全てを反射する特定の１つのスペースが無くなる。その結果、最も狭いバー（例えば、１２０Ａ、１２０Ｄ）と最も狭いスペース（例えば、１２２Ｂ）に関する負のピークと正のピークが、より幅広いバー１２０Ｃや幅広いスペース１２２Ｃの場合よりも小さい振幅を有する。
【０００７】
バーコード走査プラットフォームと焦点ポイントの１つの特性は、ときとして、狭いバーと狭いスペースに関連するアナログ信号１０８の部分の振幅が、より幅広いバーとより幅広いスペースに関連するアナログ信号１０８の部分の振幅とは異なる（例えば、より小さい）ことである。これは、光学スポット・サイズが、最も狭いバーと最も狭いスペースより大きい場合によくある。狭いバーと狭いスペースに関連するアナログ信号１０８の部分の振幅と、幅広いバーと幅広いスペースに関連するアナログ信号１０８の部分の振幅との比は、「変調伝達関数」またはＭＴＦと呼ばれ、アナログ信号１０８の特性を記述するのに使用される。例えば、ＭＴＦが、１００パーセント（１００％）より小さい場合、アナログ信号１０８が、バーコード１０２を表すデジタル信号に正確に分解されるのは困難である可能性がある。
【０００８】
バーコード走査プラットフォームの別の特性は、光学スポット・サイズが、非常に小さくなるにつれ（例えば、焦点ポイントで）、光信号１０５のエネルギーが、バーコード１０２を担持する材料（例えば、紙繊維、木の削り屑、金属ピット、グレインなど）上により集中することである。繊維、グレイン、ピットなど自体が、光信号１０５のエネルギーを吸収および／または反射することを始め、「ペーパ・ノイズ」と一般に呼ばれるものを生じさせる。ペーパ・ノイズは、アナログ信号１０８の信号対雑音比（ＳＮＲ）を低下させる傾向がある。また、その他の雑音も、プラットフォームに導入される可能性がある。アナログ信号１０８のＳＮＲが低下すると、アナログ信号１０８が、バーコード１０２を表すデジタル信号に正確に分解されるのが困難であろう。
【０００９】
バーコード走査プラットフォームのさらに別の特性は、アナログ信号１０８が、バーコード１０２を表すデジタル信号に正確に分解されるために、一定の振幅を保持しなければならないことである。自動利得制御回路が、従来、振幅を一定に保つのに使用されていた。しかし、多くの既知の自動利得制御技術は複雑な制御式や高価格の回路を要求する。
【発明を実施するための最良の形態】
【００１０】
図面では、同様の符号が、一般に、同一の要素、機能的に類似した要素、および／または構造的に均等の要素を示す。要素が最初に出現する図面は、符号の左端の数字によって示される。
【００１１】
図２は、本発明の実施形態による、バーコード１０２を表すアナログ信号２０２、２０３とそのアナログ信号２０２、２０３に関する基準振幅２０４（例えば、ピーク、ピーク幅）に関連して、バーコード１０２に対する信号２０２、２０３の関係を表すグラフである。図示される実施形態では、アナログ信号２０２は、負のピーク群２２０（例えば、２２０Ａ、２２０Ｂ、２２０Ｃ、２２０Ｄ）と正のピーク群２２２（例えば、２２２Ａ、２２２Ｂ、２２２Ｃ）とを含む、変調された信号である。負のピーク群２２０は、バー１２０を表し、正のピーク群２２２は、スペース１２２を表す。アナログ信号２０３は、負のピーク群２３０（例えば、２３０Ａ、２３０Ｂ、２３０Ｃ、２３０Ｄ）と正のピーク群２３２（例えば、２３２Ａ、２３２Ｂ、２３２Ｃ）とを含む、変調された信号である。負のピーク群２３０は、バー１２０を表し、正のピーク群２３２は、スペース１２２を表す。図示される実施形態では、アナログ信号２０３は、およそ１００パーセント（１００％）の変調伝達関数を有し、アナログ信号２０２は、１００パーセント（１００％）より低い変調伝達関数を有する。
【００１２】
バー１２０Ａは、バー１２０Ｄ（例えば、１×要素幅）と同一の幅であり、バー１２０Ｂ（例えば、２×要素幅）より狭い。バー１２０Ｄ、１２０Ｂは、バー１２０Ｃ（３×要素幅）より狭い。スペース１２２Ｂ（例えば、１×要素幅）は、スペース１２２Ａ（例えば、３×要素幅）とスペース１２２Ｃ（例えば、やはり３×要素幅）より狭い。
【００１３】
例示的なアナログ信号２０３では、ピーク群２３０とピーク群２３２のすべてが、基準振幅２０４とほぼ等しい振幅を有する。ピーク群２３０とピーク２３２群のすべては、ほぼ同一の振幅を有する（例えば、変調伝達関数が、１００パーセント（１００％）にほぼ等しいために）。ピーク群２３０とピーク群２３２の一部のピークは、異なる要素サイズ（例えば、１×、２×、３×）からもたらされる、互いに異なる周期（例えば、基本周波数）を有する。
【００１４】
図示される実施形態では、アナログ信号２０３において、ピーク２３０Ａ、２３０Ｄ、２３２Ｂの周期は、ピーク２３０Ｂ、２３０Ｃ、２３２Ａ、２３２Ｃの周期より短い。ピーク２３０Ａ、２３０Ｂ、２３０Ｄ、２３２Ｂの周期はすべて、ピーク２３０Ｃ、２３２Ａ、２３２Ｃの周期より短い。例示的なアナログ信号２０３は、１００パーセント（１００％）にほぼ等しい変調伝達関数を有し、したがって、バーコード１０２要素１２０、１２２のサイズの違いに関わらず、さらに、そのため、関連するピークの周期の違いに関わらず、正のピーク群２３２と負のピーク群２３０は、ほぼ等しい振幅を有する。
【００１５】
例示的なアナログ信号２０２では、ピーク群２２０とピーク群２２２の一部のピークは、基準振幅２０４とは異なる振幅を有する。ピーク群２２０とピーク群２２２の一部のピークは、互いに異なる振幅を有する（例えば、変調伝達関数が、光学スポット焦点および／または電子帯域幅に起因して、１００パーセント未満（＜１００％）であるために）。ピーク群２２０とピーク群２２２の一部のピークは、異なる要素サイズ（例えば、１×、２×、３×）からもたらされる、互いに異なる周期（例えば、基準周波数）を有する。
【００１６】
例示的なアナログ信号２０２では、ピーク２２０Ａ、２２０Ｄ、２２２Ｂの周期は、ピーク２２０Ｂの周期より短い。ピーク２２０Ａ、２２０Ｂ、２２０Ｄ、２２２Ｂの周期は、ピーク２２０Ｃ、２２２Ａ、２２２Ｃの周期より短い。
【００１７】
図３は、本発明の実施形態による信号コンディショナ３００の高レベルのブロック図であり、コンディショナ３００は、ピーク群２３０とピーク群２３２、およびピーク群２２０とピーク群２２２の一部のピーク、またはすべてのピークを増幅する、または減衰させる制御ループである。また、信号コンディショナ３００は、アナログ信号２０２／２０３から雑音を選択的に濾波して除くこともできる。
【００１８】
図示される実施形態における信号コンディショナ３００は、デジタイザ３０６に出力が結合された自動利得制御回路（ＡＧＣ）回路３０４を含む。デジタイザ３０６の出力は、プロセッサ３０８に結合される。変調伝達関数（ＭＴＦ）検出器３１０が、アナログ信号２０２／２０３の一部分をタップするように結合される。選択可能な雑音フィルタ３１２が、ＡＧＣ回路３０４の入力とプロセッサ３０８に結合される。
【００１９】
ＡＧＣ回路３０４は、入力に線形応答を与えることができ、したがって、アナログ信号２０２／２０３を増幅する、または減衰させる。本発明の諸実施形態によるＡＧＣ回路３０４の実施は、図４および図５に関連して以下により詳細に説明する。
【００２０】
デジタイザ３０６が、アナログ信号２０２／２０３を受信し、その信号２０２／２０３を、バーコード１０２を表すデジタル信号３１４（例えば、方形波）に変換する。一実施形態では、デジタイザ３０６の性能は、アナログ信号２０２／２０３が、基準振幅２０４の範囲内にある場合に、最適である。デジタイザ３０６を実施するのに適した回路は、知られている。
【００２１】
ＭＴＦ検出器３１０が、アナログ信号２０２／２０３の少なくとも１つの低周波数部分のピーク振幅と、アナログ信号２０２／２０３の少なくとも１つの高周波数部分のピーク振幅を検出する。ＭＴＦ検出器３１０は、Ｇａｉｎ Ｌｏｗ信号を生成し、この信号は、一実施形態では、アナログ信号２０２／２０３における低周波数ピークを表す直流（ＤＣ）レベルである。また、ＭＴＦ検出器は、Ｇａｉｎ Ｈｉｇｈ信号も生成し、この信号は、一実施形態では、アナログ信号２０２／２０３における高周波数ピークを表すＤＣレベルである。もちろん、Ｇａｉｎ Ｌｏｗ信号とＧａｉｎ Ｈｉｇｈ信号は、アナログ信号２０２／２０３における低周波数ピークと高周波数ピークをそれぞれ表す任意の適切な信号でよい。本発明の諸実施形態によるＭＴＦ検出器３１０の実施は、図６に関連して以下により詳細に説明する。
【００２２】
選択可能な雑音フィルタ３１２が、ＡＧＣ回路３０４の入力に結合されて、アナログ信号２０２／２０３の雑音を減衰させ、かつ／または信号対雑音比（ＳＮＲ）を向上させることが可能である。本発明の諸実施形態による選択可能な雑音フィルタ３１２の実施は、図５と図７に関連して以下により詳細に説明する。
【００２３】
本発明の諸実施形態では、プロセッサ３０８は、デジタル信号３１４を復号化することができ、Ｇａｉｎ Ｈｉｇｈ信号とＧａｉｎ Ｌｏｗ信号を測定して、デジタル値に変換し、デジタル値を測定し、デジタル値を基準振幅２０４と比較し、アナログ信号２０２／２０３が増幅されるべきか、または減衰させられるべきか、またはそのままであるべきかを判定する。本明細書の説明を読んだ後、本発明の諸実施形態によるプロセッサ３０８をどのように実施するかは、当業者には明白となろう。
【００２４】
図４は、本発明の実施形態による信号コンディショナ３００によって実施されるプロセス４００を示す流れ図である。プロセス４００のオペレーションは、本発明の諸実施形態を理解するのに最も役立つ形で順に実行される複数の別々のブロックとして説明される。しかし、それらのオペレーションが説明される順序は、それらのオペレーションが、必然的に順序依存であること、またはオペレーションが、ブロックが提示される順序で実施されるべきことを意味するものと解釈されてはならない。
【００２５】
もちろん、プロセス４００は、単に例示的なプロセスであり、他のプロセスを使用して、本発明の諸実施形態を実施してもよい。マシン可読命令を担持するマシンアクセス可能な媒体を使用して、マシン（例えば、プロセッサ）がプロセス４００を実行するようにさせてもよい。
【００２６】
ブロック４０２で、ＡＧＣ回路３０４が、光検出器と入力段１０６からアナログ信号２０２／２０３を受け取り、そのアナログ信号２０２／２０３に、基準振幅２０４に基づいて利得または減衰を与える。一実施形態では、プロセッサ３０８は、基準振幅２０４を表す利得信号をＡＧＣ回路３０４に供給し、回路３０４は、その利得信号を、アナログ信号２０２／２０３を増幅するため、または減衰させるための基準として使用する。
【００２７】
ブロック４０４で、ＭＴＦ検出器３１０が、アナログ信号２０２／２０３の一部分をタップし、アナログ信号２０２／２０３の少なくとも１つの低周波数部分のピーク振幅を検出し、アナログ信号２０２／２０３の少なくとも１つの高周波数部分のピーク振幅を検出する。
【００２８】
ブロック４０６で、プロセッサ３０８が、基準振幅２０４、Ｇａｉｎ Ｈｉｇｈ信号とＧａｉｎ Ｌｏｗ信号に関連するアルゴリズムに基づいて新たな利得信号を選択し、その新たな利得信号をＡＧＣ回路３０４に加える。一実施形態では、プロセッサ３０８は、Ｇａｉｎ Ｈｉｇｈ信号が、Ｇａｉｎ Ｌｏｗ信号および基準振幅２０４と比べて不釣合いに小さいと判定する。その実施形態では、新たな利得信号によって、アナログ信号２０２／２０３を増幅することを行うよう、ＡＧＣ回路３０４に通知する。その際、そのような増幅により、Ｇａｉｎ Ｌｏｗ信号が、基準振幅２０４を超えるようになるかどうかに関わらない。
【００２９】
代替の実施形態では、Ｇａｉｎ Ｌｏｗ信号は、Ｇａｉｎ Ｈｉｇｈ信号とほぼ等しいが、アナログ信号２０２／２０３は、基準振幅２０４未満である。その実施形態では、新たな利得信号は、アナログ信号２０２／２０３を増幅して、その信号２０２／２０３を基準振幅２０４の範囲内にするよう、ＡＧＣ回路３０４に知らせる。もちろん、他の振幅スキームや減衰スキームも可能であり、本明細書の説明を読んだ後、Ｇａｉｎ Ｈｉｇｈ値、Ｇａｉｎ Ｌｏｗ値、基準振幅２０４値の様々な組合せのために、本発明の諸実施形態をどのように実施するかは、当業者には直ちに認識されよう。
【００３０】
ブロック４０８で、ＡＧＣ回路３０４が、アナログ信号２０２／２０３を増幅する、または減衰させるための基準として新たな利得信号を使用する。
【００３１】
図５は、本発明の実施形態によるＡＧＣ回路３０４の概略図である。図示される実施形態では、ＡＧＣ回路３０８は、キャパシタＣ４（０．１μＦ）、Ｃ１０（０．１μＦ）、Ｃ１５（３９ｐＦ）、Ｃ１７（０．１μＦ）、Ｃ２１（１２ｐＦ）、Ｃ２２（３０μＦ）、Ｃ２４（５８０ｐＦ）、Ｃ３０（１００ｐＦ）、演算増幅器Ｕ３Ａ（非反転）、演算増幅器Ｕ４（反転）、トランジスタＱ４（補償接合電界効果トランジスタ（ＪＦＥＴ））、トランジスタＱ７（電圧制御抵抗器の役割をする利得ＪＦＥＴ）、抵抗器Ｒ４（２４Ω）、Ｒ８（５．１Ω）、Ｒ１９（２４Ω）、Ｒ２１（１０ＫΩ）、Ｒ２４（２４Ω）、Ｒ２６（１０ＫΩ）、Ｒ２８（４．７ＫΩ）、Ｒ３２（２０ＫΩ）、Ｒ３５（１００ＫΩ）、Ｒ３９（１００ＫΩ）、Ｒ４１（１００ＫΩ）、Ｒ４３（１００ＫΩ）、Ｒ４６（８．２ＫΩ）、Ｒ４７（１０ＫΩ）を含む。
【００３２】
Ｃ２１は、雑音をロールオフし、増幅器Ｕ３Ａに信号安定性を与える高周波数補償フィルタを構成する。Ｃ２２、Ｒ２４は、Ｕ４とＦＥＴ Ｑ７に関するバイアス電圧が、相互に作用して、アナログ信号２０２／２０３に関する不適切なＤＣ出力オフセットと非対称性をもたらすのを低減させる低周波数ＤＣブロッキング・フィルタを構成する。Ｒ１９とＣ１０およびＲ４とＣ４は、Ｕ３Ａのための電源（例えば、５ボルト）フィルタである。Ｒ２６とＪＦＥＴ Ｑ７の等価抵抗により、Ｕ３Ａの利得が決まる。ＪＦＥＴ Ｑ４とＱ７は、整合トランジスタである。Ｒ４１、Ｒ４３、Ｃ２４は、メイン利得ＪＦＥＴ Ｑ７のためのバイアス素子である。Ｒ３５、Ｒ３９、Ｃ１７は、調整ＪＦＥＴ Ｑ４のための同様のバイアス素子である。Ｒ２１、Ｒ２８は、Ｑ７によって見られる、Ｑ４に対する同様のインピーダンスを提供する。Ｕ４は、Ｑ７、Ｑ４のゲートを駆動し、プロセッサ３０８からのアナログ信号で制御される。Ｒ４７、Ｒ４６、Ｃ３０は、所望される正確なＪＦＥＴゲート制御のための利得調整を可能にする。
【００３３】
プロセッサ３０８からの利得信号はＵ４を制御する。Ｕ４は、利得信号をバッファリングして、ＪＦＥＴ Ｑ７とＪＦＥＴ Ｑ４を駆動する。ＪＦＥＴ Ｑ４は、Ｕ４の正のフィードバック・パスにある。プロセッサ３０８からの利得信号に基づき、Ｕ４は、ＪＦＥＴ Ｑ７にゲート電圧を出力し、ＪＦＥＴ Ｑ７は、ＪＦＥＴ Ｑ７の特性曲線に従って応答して、等価抵抗をもたらす。Ｕ４は、ＪＦＥＴ Ｑ４にもゲート電圧を出力し、ＪＦＥＴ Ｑ４も、ＪＦＥＴ Ｑ４の特性曲線に従って応答して、調整応答をＵ４に戻す。
【００３４】
ＪＦＥＴ Ｑ４は、ＪＦＥＴ Ｑ７と同様のインピーダンスによって駆動され、負荷がかけられており、ＪＦＥＴ Ｑ４は、Ｕ４の調整フィードバック・パスにあるため、ＡＧＣ回路３０４からの出力は、非常に広いダイナミック・レンジにわたって線形であることが可能である（これにより、非常に幅広い範囲の読み取り距離、例えば、バーコード１０２に近い読み取り距離と、バーコード１０２から遠く離れた読み取り距離とすることができる）。実施するのに、複雑な制御式を要求し、しばしば、予測利得調整を制限する既知の他の回路とは異なり、本発明の諸実施形態に従って実施されるＡＧＣ回路３０４は、安価な整合ＪＦＥＴを使用して、利得信号入力に対する応答を線形化する。その結果、プロセッサ３０８からの利得信号に対するＡＧＣ回路３０４の応答は、予測され、決定論的である。
【００３５】
ＡＧＣ回路３０４が、アナログ信号２０２／２０３を減衰させることが可能な代替の実施形態では、ＡＧＣ回路３０４は、Ｒ８のすぐ後に結合されたＪＦＥＴ Ｑ７を含む。その実施形態では、ＪＦＥＴ Ｑ７ドレインが、アースに結合され、Ｕ３Ａのプラス入力に分圧電圧を供給する、Ｒ８とＪＦＥＴ Ｑ７の等価抵抗の間における電圧分圧器を形成する。
【００３６】
本発明のさらに別の実施形態では、ＡＧＣ回路３０４は、１つだけのＪＦＥＴ Ｑ７を含み、この実施形態では、回路３０４の非線形応答（例えば、応答曲線）がプロセッサ３０８によってマップされる。マップされた値は、格納され（例えば、ルックアップ・テーブルの中に）、プロセッサ３０８は、マップされた値を使用して、同一の予測利得調整を生成する。
【００３７】
本発明の諸実施形態は、ＪＦＥＴであるＱ４とＱ７に関連して説明されているが、本発明の諸実施形態は、そのように限定されない。例えば、Ｑ４および／またはＱ７は、バイポーラ接合トランジスタ（ＢＪＴ）、ＭＯＳＦＥＴ、真空管、ガリウム・ヒ素（ＧａＡｓ）ＦＥＴ、ヘテロ接合バイポーラ接合トランジスタ（ＨＢＪＴ）などを含むが、以上には限定されない、任意の適切な利得素子であることが可能である。本明細書の説明を読んだ後、本発明の他の様々な実施形態におけるＱ４とＱ７をどのように実施するかは、当業者には明白となろう。
【００３８】
図４を再び参照する。ブロック４０４において、ＭＴＦ検出器３１０が、アナログ信号２０２／２０３の一部分をタップし、アナログ信号２０２／２０３の少なくとも１つの周波数部分（例えば、低周波数）のピーク振幅を検出し、アナログ信号２０２／２０３の少なくとも１つの他の周波数部分（例えば、高周波数）のピーク振幅を検出することを思い起こされたい。図６は、本発明の実施形態によるＭＴＦ検出器３１０の概略図である。図示される実施形態では、ＭＴＦ検出器３１０は、２つの周波数検出回路６０２、６０４を含む。一実施形態では、周波数検出回路６０２は、およそ２、３百キロヘルツから、およそ５、６百キロヘルツまでのレンジにおけるアナログ信号２０２／２０３内の高い方の周波数を検出する。別の実施形態では、周波数検出回路６０４は、およそ数十キロヘルツから、およそ２、３百キロヘルツまでのレンジにおけるアナログ信号２０２／２０３内の低い方の周波数を検出する。
【００３９】
もちろん、本発明の諸実施形態は、バーコードを表すアナログ信号内の２つだけの、または以上の特定の２つだけの周波数範囲を検出することに限定されない。例えば、いくつかの異なる周波数範囲が検出され、プロセッサ３０８に供給されてもよい（例えば、１つの周波数範囲が、別の周波数範囲内にあってもよい）。本明細書の説明を読んだ後、さらなる他の周波数範囲に関して本発明の諸実施形態をどのように実施するかは、当業者には直ちに認識されよう。
【００４０】
図示される実施形態では、周波数検出回路６０４は、キャパシタＣ３７（５８０ｐＦ）、Ｃ３８（０．１μＦ）、Ｃ３９（２００ｐＦ）、Ｃ４１（８．２ｐＦ）、ダイオードＤ４、Ｄ５、Ｄ６、増幅器Ｕ７Ａ、トランジスタＱ８Ａ、抵抗器Ｒ５１（１０ＫΩ）、Ｒ５２（１００ＫΩ）、Ｒ５３（１２０ＫΩ）、Ｒ５４（３３０Ω）、Ｒ５５（１ＫΩ）、Ｒ５６（１０ＫΩ）、Ｒ５７（１ＫΩ）を含む。タップされたアナログ信号２０２／２０３は、Ｃ３７とＤ５を介して周波数検出回路６０４に入る。Ｃ３７、Ｄ５は、アナログ信号２０２／２０３をアースに整流する。Ｃ３７、Ｒ５１、Ｒ５５は、周波数検出回路６０４のための信号負荷分離とローエンド・カットオフ周波数を提供する。Ｕ７Ａは、アナログ信号２０２／２０３を増幅する。Ｕ７Ａ、Ｄ４、Ｄ６の組合せは、周波数検出回路６０４の帯域幅の範囲内に入る、アナログ信号２０２／２０３におけるピーク振幅を検出する。
【００４１】
Ｃ３９とＲ５３は、ホールド時定数を与え、周波数検出回路６０４の帯域幅の範囲内にあるアナログ信号２０２／２０３の諸部分のピーク値に基づく電荷を生じさせる。Ｃ３９の電荷は、プロセッサ３０８に送られるＧａｉｎ Ｌｏｗ信号である。プロセッサ３０８は、Ｒ５４を介してＱ８Ａのベース上に信号を供給して、Ｃ３９上の電荷をクリアし、これにより、新たな利得信号が、ＡＧＣ回路３０４に送られた後、Ｇａｉｎ Ｌｏｗ信号をリセットする。
【００４２】
図示される実施形態では、周波数検出回路６０２は、キャパシタＣ４３（６８ｐＦ）、Ｃ４５（０．０１５μＦ）、Ｃ４６（２００ｐＦ）、Ｃ４７（８．２ｐＦ）、ダイオードＤ７、Ｄ８、Ｄ９、増幅器Ｕ７Ｂ、トランジスタＱ８Ｂ、抵抗器Ｒ５８（１０ＫΩ）、Ｒ５９（１００Ω）、Ｒ６０（１ＫΩ）、Ｒ６１（２００ＫΩ）、Ｒ６２（３３０Ω）、Ｒ６３（１０ＫΩ）、Ｒ６４（５１０Ω）を含む。タップされたアナログ信号２０２／２０３は、Ｃ４３とＤ７を介して周波数検出回路６０２に入る。Ｃ４３とＤ７は、アナログ信号２０２／２０３をアースに整流する。Ｃ４３、Ｒ５８、Ｒ６０は、周波数検出回路６０２のための信号負荷分離とローエンド・カットオフ周波数を提供する。Ｕ７Ａは、アナログ信号２０２／２０３を増幅する。Ｃ４５とＲ５９は、周波数検出回路６０２のためのさらなるローエンド・カットオフ周波数を提供する。Ｕ７Ｂ、Ｄ８、Ｄ９の組合せは、周波数検出器回路６０２の帯域幅の範囲内に入る、アナログ信号２０２／２０３におけるピーク振幅を検出する。
【００４３】
Ｃ４６とＲ６１は、ホールド時定数を与え、周波数検出回路６０２の帯域幅の範囲内にあるアナログ信号２０２／２０３の諸部分のピーク値に基づく電荷を生じさせる。Ｃ４６の電荷は、プロセッサ３０８に送られるＧａｉｎ Ｈｉｇｈ信号である。プロセッサ３０８は、Ｒ６２を介してＱ８Ｂのベース上に信号を供給して、Ｃ４６上の電荷をクリアし、これにより、新たな利得信号が、ＡＧＣ回路３０４に送られた後、Ｇａｉｎ Ｈｉｇｈ信号をリセットする。
【００４４】
図７は、本発明の実施形態による選択可能な雑音フィルタ３１２を実施するためのプロセス７００を示す流れ図である。プロセス７００のオペレーションは、本発明の諸実施形態を理解するのに最も役立つ形で順に実行される複数の別々のブロックとして説明される。しかし、それらのオペレーションが説明される順序は、それらのオペレーションが、必然的に順序依存であること、またはオペレーションが、ブロックが提示される順序で実施されるべきことを意味するものと解釈されてはならない。
【００４５】
もちろん、プロセス７００は、単に例示的なプロセスであり、他のプロセスを使用して、本発明の諸実施形態を実施してもよい。マシン可読命令を担持するマシンアクセス可能な媒体を使用して、マシン（例えば、プロセッサ）がプロセス７００を実行するようにしてもよい。一実施形態では、ユーザは、プロセス７００を手動で実施することができる。
【００４６】
ブロック７０２で、プロセッサ３０８が、Ｇａｉｎ Ｌｏｗ信号がＧａｉｎ Ｈｉｇｈ信号とほぼ等しいと判定する。
【００４７】
ブロック７０４で、プロセッサ３０８は、新たな利得信号をＡＧＣ回路３０４に印加し、この利得信号は、基準振幅２０４の範囲内にアナログ信号２０２／２０３を（持って行くように）増幅する／減衰させる／保持するよう、ＡＧＣ回路３０４に通知する。
【００４８】
ブロック７０６で、プロセッサ３０８は、選択可能な雑音フィルタ３１２が、ＯＮであるか、またはＯＦＦであるかを判定する。
【００４９】
選択可能な雑音フィルタ３１２がＯＦＦである場合、ブロック７０８で、プロセッサ３０８は、プラットフォーム１００に関する読み取り率が、所定の値未満（例えば、およそ１００パーセント未満（＜１００％））であるかどうかを判定する。本明細書で使用される読み取り率は、試行された読み取りの回数当たりの、アナログ信号２０２／２０３の復号化の成功の回数として定義される（例えば、１０回の試行された読み取りのうち１０回の復号化の成功は、１００パーセントの読み取り率である）。読み取り率が、所定の値未満である場合、プロセッサ３０８は、選択可能な雑音フィルタ３１２をＯＮにする。
【００５０】
ブロック７１２で、プロセッサ３０８は、読み取り率が増加したか、または低下したかを判定する。読み取り率が低下した場合、ブロック７１４で、プロセッサ３０８は、選択可能な雑音フィルタ３１２をＯＦＦにする。読み取り率が増加した場合、ブロック７１６で、プロセッサ３０８は、選択可能な雑音フィルタ３１２をＯＮのままとする。
【００５１】
ブロック７０６で、選択可能な雑音フィルタ３１２がＯＮであるとプロセッサ３０８が判定した場合、プロセス７００は、ブロック７１２に進んで、読み取り率が増加しているか、または低下しているかを判定する。
【００５２】
ブロック７０８で、読み取り率が所定の値未満ではないとプロセッサ３０８が判定した場合、プロセスは、ブロック７１４に進み、プロセッサ３０８は、選択可能な雑音フィルタ３１２をＯＦＦのままにする。
【００５３】
図５を再び参照すると、選択可能な雑音フィルタ３１２の概略図が示されている。図示される実施形態では、雑音フィルタ３１２は、抵抗器Ｒ３２、Ｒ４２（１ＫΩ）、キャパシタＣ１５、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）Ｑ５を含む。Ｒ３２、Ｒ４２、Ｃ１５、ＭＯＳＦＥＴ Ｑ５は、既存の抵抗器Ｒ８と組み合わさって機能して、雑音フィルタ３１２を形成し、フィルタ３１２は、アナログ信号２０２／２０３内の選択されたレンジの周波数が通過することを許す一方で、望ましくないペーパ周波数と雑音周波数が通過するのを阻止する。
【００５４】
図示される実施形態では、ＭＯＳＦＥＴ Ｑ５は、信号コンディショナ３００内の回路から雑音フィルタ３１２を選択する、または選択解除するようにプロセッサ３０８によって制御されるスイッチである。Ｒ４２は、プルダウン・レジスタである。Ｒ８、Ｃ１５、およびＲ３２により、フィルタの周波数ポイントおよび減衰率が決まる。プロセッサ３０８からの信号が、ＭＯＳＦＥＴ Ｑ５をＯＮにするのに十分である場合、選択可能な雑音フィルタ３１２は、フィルタ３１２の帯域内の雑音を濾波して除く。一実施形態では、選択可能な雑音フィルタ３１２は、アナログ信号２０２／２０３上の雑音２４０を濾波して除く。
【００５５】
代替の実施形態では、Ｑ５は、信号コンディショナ３００内の回路から雑音フィルタ３１２を選択する、または選択解除するようにプロセッサ３０８によって制御されるＪＦＥＴスイッチである。その実施形態では、Ｑ５は、雑音フィルタ３１２の極によって定義されるレンジの周波数にわたる、あるレンジの減衰レベルを提供することができる。
【００５６】
本発明の諸実施形態は、特定の周波数と特定の帯域幅を使用して説明されてきたが、本明細書の説明を読んだ後には、異なるフィルタ・カットオフ・ポイントを使用して、本発明の諸実施形態をどのように実施するかが明白となろう。さらに、特定のフィルタ・プロファイルは、能動増幅フィルタ、受動フィルタ、および／またはデジタル処理フィルタなどの、他の技術を使用して実現することができる。
【００５７】
本発明の諸実施形態は、ハードウェア、ソフトウェア、またはハードウェアとソフトウェアの組合せを使用して実施されることが可能である。ソフトウェアを使用する実装では、ソフトウェアは、マシンアクセス可能な媒体に格納されてもよい。
【００５８】
マシンアクセス可能な媒体には、マシン（例えば、コンピュータ、ネットワーク・デバイス、パーソナル・デジタル・アシスタント、製造ツール、１つまたは複数のプロセッサのセットを有する任意のデバイス、その他）がアクセスすることが可能な形態で情報を提供する（すなわち、格納し、かつ／または伝送する）任意の機構が含まれる。例えば、マシンアクセス可能な媒体には、書き込み可能な媒体と書き込み可能でない媒体（例えば、読取り専用メモリ（ＲＯＭ）、ランダム・アクセス・メモリ（ＲＡＭ）、磁気ディスク記憶媒体、光記憶媒体、フラッシュ・メモリ・デバイス、その他）ならびに電気形態、光形態、音響形態、またはその他の形態の伝搬される信号（例えば、搬送波、赤外線信号、デジタル信号、その他）が含まれる。
【００５９】
以上の説明では、特定のプロセス、材料、およびデバイスなどの、多数の特定の詳細が、本発明の諸実施形態の徹底的な理解をもたらすように提示された。しかし、本発明の諸実施形態は、それらの特定の詳細の１つまたは複数を伴わずに、または他の方法、コンポーネント、その他を使用して実施されることも可能であることが、当業者には認識されよう。その他、周知の構造、または周知のオペレーションは、以上の説明の理解を不明瞭にするのを回避するため、詳細に図示すること、または説明することはしていない。
【００６０】
本明細書全体における「一実施形態」または「実施形態」への言及は、ある実施形態に関連して説明される特定の特徴、構造、プロセス、ブロック、または特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。このため、本明細書全体の様々な箇所における「一実施形態では」または「ある実施形態では」という句の出現は、それらの句がすべて同一の実施形態を指すことを必ずしも意味しない。特定の特徴、構造、または特性は、１つまたは複数の実施形態において任意の適切な形で組み合わせられることが可能である。
【００６１】
添付の特許請求の範囲において使用される用語は、本発明の諸実施形態を、明細書および特許請求の範囲において開示される特定の諸実施形態に限定するものと解釈されてはならない。むしろ、本発明の諸実施形態の範囲は、特許請求の範囲の解釈の確立されている諸原則に準じて解釈されるべき、添付の特許請求の範囲によって完全に確定されるべきである。
【図面の簡単な説明】
【００６２】
【図１】バーコード走査プラットフォームの高レベルのブロック図である。
【図２】本発明の実施形態による、バーコードを表すアナログ信号、およびバーコードに対するそれらの信号の関係を示すグラフである。
【図３】本発明の実施形態による信号コンディショナの高レベルのブロック図である。
【図４】本発明の実施形態による、図３に示された信号コンディショナを実施するアプローチを示す流れ図である。
【図５】本発明の実施形態による選択可能な雑音フィルタ、および自動利得制御回路の概略図である。
【図６】本発明の実施形態による、図３に示されたＭＴＦ検出器の概略図である。
【図７】本発明の実施形態による図３に示された選択可能な雑音フィルタを実施するアプローチを示す流れ図である。
【技術分野】
【０００１】
本発明の諸実施形態は、バーコード・スキャナに関し、特に、バーコード・スキャナにおける信号調整に関する。
【背景技術】
【０００２】
バーコードは、消費財を識別することを含む多くの用途を有する。商人は、商品にバーコードを付け、例えば、レジでバーコードを走査して、その特定の商品の価格を明らかにする。図１は、バーコード走査プラットフォーム１００の高レベルのブロック図である。プラットフォーム１００は、光信号１０５を発するスキャナ１０４を使用して走査されるバーコード１０２を含む。変調された光信号１０７が、バーコード１０２から反射され、光検出器−入力段１０６が、変調された光信号１０７を、バーコード１０２を表すアナログ信号１０８に変換する。信号コンディショナ１１０が、そのアナログ信号１０８を処理して、バーコード１０２を表すデジタル信号１１２を生成する。
【０００３】
例示的なバーコード１０２は、異なるコントラストと異なる幅の一連のバー１２０と、スペース１２２を含む。バー１２０とスペース１２２の特定の配置と幅が、コードを形成し、そのコードが復号化されて、プラットフォーム１００のユーザに意味のある情報を提供する。
【０００４】
図示される実施形態では、バー１２０はスペース１２２より暗い。バー１２０は、スペース１２２より暗いため、バー１２０は、スペース１２２よりも吸収率が高く、反射率が低い。その結果、バー１２０は、アナログ信号１０８において負のピークを生じさせ、スペースは、アナログ信号１０８において正のピークを生じさせる。
【０００５】
光信号１０５は、一般に、バーコードを走査する焦点が合わせられた光学「スポット」であり、スポットのサイズは、バーコード１０２の読み取りに影響を与える。例えば、光学スポット・サイズが、最小のバー１２０、または最小のスペース１２２より小さい場合、光信号１０５は、光学「焦点」の範囲内にあると言われ、アナログ信号１０８は、バーコード１０２のかなり良好な表現である。「焦点が合わせられた」信号の１つの特性は、最も狭いバー１２０Ａと最も狭いスペース１２２Ｂに関するアナログ信号１０８における正のピークと負のピークが、より幅広いバー１２０Ｃとより幅広いスペース１２２Ｃの場合と同一の振幅であることである。
【０００６】
走査レーザ１０４が、光学焦点から引き離されるにつれ（例えば、バーコード１０２からより遠く、またはバーコード１２０により近く）、光学スポット・サイズは、より大きくなる。より大きい光学スポットでは、光信号１０５のエネルギーが、隣接する複数のバー１２０と複数のスペース１２２にわたって分散されて、利用できるエネルギーのすべてを吸収する特定の１つのバー１２０が無いか、または利用できるエネルギーの全てを反射する特定の１つのスペースが無くなる。その結果、最も狭いバー（例えば、１２０Ａ、１２０Ｄ）と最も狭いスペース（例えば、１２２Ｂ）に関する負のピークと正のピークが、より幅広いバー１２０Ｃや幅広いスペース１２２Ｃの場合よりも小さい振幅を有する。
【０００７】
バーコード走査プラットフォームと焦点ポイントの１つの特性は、ときとして、狭いバーと狭いスペースに関連するアナログ信号１０８の部分の振幅が、より幅広いバーとより幅広いスペースに関連するアナログ信号１０８の部分の振幅とは異なる（例えば、より小さい）ことである。これは、光学スポット・サイズが、最も狭いバーと最も狭いスペースより大きい場合によくある。狭いバーと狭いスペースに関連するアナログ信号１０８の部分の振幅と、幅広いバーと幅広いスペースに関連するアナログ信号１０８の部分の振幅との比は、「変調伝達関数」またはＭＴＦと呼ばれ、アナログ信号１０８の特性を記述するのに使用される。例えば、ＭＴＦが、１００パーセント（１００％）より小さい場合、アナログ信号１０８が、バーコード１０２を表すデジタル信号に正確に分解されるのは困難である可能性がある。
【０００８】
バーコード走査プラットフォームの別の特性は、光学スポット・サイズが、非常に小さくなるにつれ（例えば、焦点ポイントで）、光信号１０５のエネルギーが、バーコード１０２を担持する材料（例えば、紙繊維、木の削り屑、金属ピット、グレインなど）上により集中することである。繊維、グレイン、ピットなど自体が、光信号１０５のエネルギーを吸収および／または反射することを始め、「ペーパ・ノイズ」と一般に呼ばれるものを生じさせる。ペーパ・ノイズは、アナログ信号１０８の信号対雑音比（ＳＮＲ）を低下させる傾向がある。また、その他の雑音も、プラットフォームに導入される可能性がある。アナログ信号１０８のＳＮＲが低下すると、アナログ信号１０８が、バーコード１０２を表すデジタル信号に正確に分解されるのが困難であろう。
【０００９】
バーコード走査プラットフォームのさらに別の特性は、アナログ信号１０８が、バーコード１０２を表すデジタル信号に正確に分解されるために、一定の振幅を保持しなければならないことである。自動利得制御回路が、従来、振幅を一定に保つのに使用されていた。しかし、多くの既知の自動利得制御技術は複雑な制御式や高価格の回路を要求する。
【発明を実施するための最良の形態】
【００１０】
図面では、同様の符号が、一般に、同一の要素、機能的に類似した要素、および／または構造的に均等の要素を示す。要素が最初に出現する図面は、符号の左端の数字によって示される。
【００１１】
図２は、本発明の実施形態による、バーコード１０２を表すアナログ信号２０２、２０３とそのアナログ信号２０２、２０３に関する基準振幅２０４（例えば、ピーク、ピーク幅）に関連して、バーコード１０２に対する信号２０２、２０３の関係を表すグラフである。図示される実施形態では、アナログ信号２０２は、負のピーク群２２０（例えば、２２０Ａ、２２０Ｂ、２２０Ｃ、２２０Ｄ）と正のピーク群２２２（例えば、２２２Ａ、２２２Ｂ、２２２Ｃ）とを含む、変調された信号である。負のピーク群２２０は、バー１２０を表し、正のピーク群２２２は、スペース１２２を表す。アナログ信号２０３は、負のピーク群２３０（例えば、２３０Ａ、２３０Ｂ、２３０Ｃ、２３０Ｄ）と正のピーク群２３２（例えば、２３２Ａ、２３２Ｂ、２３２Ｃ）とを含む、変調された信号である。負のピーク群２３０は、バー１２０を表し、正のピーク群２３２は、スペース１２２を表す。図示される実施形態では、アナログ信号２０３は、およそ１００パーセント（１００％）の変調伝達関数を有し、アナログ信号２０２は、１００パーセント（１００％）より低い変調伝達関数を有する。
【００１２】
バー１２０Ａは、バー１２０Ｄ（例えば、１×要素幅）と同一の幅であり、バー１２０Ｂ（例えば、２×要素幅）より狭い。バー１２０Ｄ、１２０Ｂは、バー１２０Ｃ（３×要素幅）より狭い。スペース１２２Ｂ（例えば、１×要素幅）は、スペース１２２Ａ（例えば、３×要素幅）とスペース１２２Ｃ（例えば、やはり３×要素幅）より狭い。
【００１３】
例示的なアナログ信号２０３では、ピーク群２３０とピーク群２３２のすべてが、基準振幅２０４とほぼ等しい振幅を有する。ピーク群２３０とピーク２３２群のすべては、ほぼ同一の振幅を有する（例えば、変調伝達関数が、１００パーセント（１００％）にほぼ等しいために）。ピーク群２３０とピーク群２３２の一部のピークは、異なる要素サイズ（例えば、１×、２×、３×）からもたらされる、互いに異なる周期（例えば、基本周波数）を有する。
【００１４】
図示される実施形態では、アナログ信号２０３において、ピーク２３０Ａ、２３０Ｄ、２３２Ｂの周期は、ピーク２３０Ｂ、２３０Ｃ、２３２Ａ、２３２Ｃの周期より短い。ピーク２３０Ａ、２３０Ｂ、２３０Ｄ、２３２Ｂの周期はすべて、ピーク２３０Ｃ、２３２Ａ、２３２Ｃの周期より短い。例示的なアナログ信号２０３は、１００パーセント（１００％）にほぼ等しい変調伝達関数を有し、したがって、バーコード１０２要素１２０、１２２のサイズの違いに関わらず、さらに、そのため、関連するピークの周期の違いに関わらず、正のピーク群２３２と負のピーク群２３０は、ほぼ等しい振幅を有する。
【００１５】
例示的なアナログ信号２０２では、ピーク群２２０とピーク群２２２の一部のピークは、基準振幅２０４とは異なる振幅を有する。ピーク群２２０とピーク群２２２の一部のピークは、互いに異なる振幅を有する（例えば、変調伝達関数が、光学スポット焦点および／または電子帯域幅に起因して、１００パーセント未満（＜１００％）であるために）。ピーク群２２０とピーク群２２２の一部のピークは、異なる要素サイズ（例えば、１×、２×、３×）からもたらされる、互いに異なる周期（例えば、基準周波数）を有する。
【００１６】
例示的なアナログ信号２０２では、ピーク２２０Ａ、２２０Ｄ、２２２Ｂの周期は、ピーク２２０Ｂの周期より短い。ピーク２２０Ａ、２２０Ｂ、２２０Ｄ、２２２Ｂの周期は、ピーク２２０Ｃ、２２２Ａ、２２２Ｃの周期より短い。
【００１７】
図３は、本発明の実施形態による信号コンディショナ３００の高レベルのブロック図であり、コンディショナ３００は、ピーク群２３０とピーク群２３２、およびピーク群２２０とピーク群２２２の一部のピーク、またはすべてのピークを増幅する、または減衰させる制御ループである。また、信号コンディショナ３００は、アナログ信号２０２／２０３から雑音を選択的に濾波して除くこともできる。
【００１８】
図示される実施形態における信号コンディショナ３００は、デジタイザ３０６に出力が結合された自動利得制御回路（ＡＧＣ）回路３０４を含む。デジタイザ３０６の出力は、プロセッサ３０８に結合される。変調伝達関数（ＭＴＦ）検出器３１０が、アナログ信号２０２／２０３の一部分をタップするように結合される。選択可能な雑音フィルタ３１２が、ＡＧＣ回路３０４の入力とプロセッサ３０８に結合される。
【００１９】
ＡＧＣ回路３０４は、入力に線形応答を与えることができ、したがって、アナログ信号２０２／２０３を増幅する、または減衰させる。本発明の諸実施形態によるＡＧＣ回路３０４の実施は、図４および図５に関連して以下により詳細に説明する。
【００２０】
デジタイザ３０６が、アナログ信号２０２／２０３を受信し、その信号２０２／２０３を、バーコード１０２を表すデジタル信号３１４（例えば、方形波）に変換する。一実施形態では、デジタイザ３０６の性能は、アナログ信号２０２／２０３が、基準振幅２０４の範囲内にある場合に、最適である。デジタイザ３０６を実施するのに適した回路は、知られている。
【００２１】
ＭＴＦ検出器３１０が、アナログ信号２０２／２０３の少なくとも１つの低周波数部分のピーク振幅と、アナログ信号２０２／２０３の少なくとも１つの高周波数部分のピーク振幅を検出する。ＭＴＦ検出器３１０は、Ｇａｉｎ Ｌｏｗ信号を生成し、この信号は、一実施形態では、アナログ信号２０２／２０３における低周波数ピークを表す直流（ＤＣ）レベルである。また、ＭＴＦ検出器は、Ｇａｉｎ Ｈｉｇｈ信号も生成し、この信号は、一実施形態では、アナログ信号２０２／２０３における高周波数ピークを表すＤＣレベルである。もちろん、Ｇａｉｎ Ｌｏｗ信号とＧａｉｎ Ｈｉｇｈ信号は、アナログ信号２０２／２０３における低周波数ピークと高周波数ピークをそれぞれ表す任意の適切な信号でよい。本発明の諸実施形態によるＭＴＦ検出器３１０の実施は、図６に関連して以下により詳細に説明する。
【００２２】
選択可能な雑音フィルタ３１２が、ＡＧＣ回路３０４の入力に結合されて、アナログ信号２０２／２０３の雑音を減衰させ、かつ／または信号対雑音比（ＳＮＲ）を向上させることが可能である。本発明の諸実施形態による選択可能な雑音フィルタ３１２の実施は、図５と図７に関連して以下により詳細に説明する。
【００２３】
本発明の諸実施形態では、プロセッサ３０８は、デジタル信号３１４を復号化することができ、Ｇａｉｎ Ｈｉｇｈ信号とＧａｉｎ Ｌｏｗ信号を測定して、デジタル値に変換し、デジタル値を測定し、デジタル値を基準振幅２０４と比較し、アナログ信号２０２／２０３が増幅されるべきか、または減衰させられるべきか、またはそのままであるべきかを判定する。本明細書の説明を読んだ後、本発明の諸実施形態によるプロセッサ３０８をどのように実施するかは、当業者には明白となろう。
【００２４】
図４は、本発明の実施形態による信号コンディショナ３００によって実施されるプロセス４００を示す流れ図である。プロセス４００のオペレーションは、本発明の諸実施形態を理解するのに最も役立つ形で順に実行される複数の別々のブロックとして説明される。しかし、それらのオペレーションが説明される順序は、それらのオペレーションが、必然的に順序依存であること、またはオペレーションが、ブロックが提示される順序で実施されるべきことを意味するものと解釈されてはならない。
【００２５】
もちろん、プロセス４００は、単に例示的なプロセスであり、他のプロセスを使用して、本発明の諸実施形態を実施してもよい。マシン可読命令を担持するマシンアクセス可能な媒体を使用して、マシン（例えば、プロセッサ）がプロセス４００を実行するようにさせてもよい。
【００２６】
ブロック４０２で、ＡＧＣ回路３０４が、光検出器と入力段１０６からアナログ信号２０２／２０３を受け取り、そのアナログ信号２０２／２０３に、基準振幅２０４に基づいて利得または減衰を与える。一実施形態では、プロセッサ３０８は、基準振幅２０４を表す利得信号をＡＧＣ回路３０４に供給し、回路３０４は、その利得信号を、アナログ信号２０２／２０３を増幅するため、または減衰させるための基準として使用する。
【００２７】
ブロック４０４で、ＭＴＦ検出器３１０が、アナログ信号２０２／２０３の一部分をタップし、アナログ信号２０２／２０３の少なくとも１つの低周波数部分のピーク振幅を検出し、アナログ信号２０２／２０３の少なくとも１つの高周波数部分のピーク振幅を検出する。
【００２８】
ブロック４０６で、プロセッサ３０８が、基準振幅２０４、Ｇａｉｎ Ｈｉｇｈ信号とＧａｉｎ Ｌｏｗ信号に関連するアルゴリズムに基づいて新たな利得信号を選択し、その新たな利得信号をＡＧＣ回路３０４に加える。一実施形態では、プロセッサ３０８は、Ｇａｉｎ Ｈｉｇｈ信号が、Ｇａｉｎ Ｌｏｗ信号および基準振幅２０４と比べて不釣合いに小さいと判定する。その実施形態では、新たな利得信号によって、アナログ信号２０２／２０３を増幅することを行うよう、ＡＧＣ回路３０４に通知する。その際、そのような増幅により、Ｇａｉｎ Ｌｏｗ信号が、基準振幅２０４を超えるようになるかどうかに関わらない。
【００２９】
代替の実施形態では、Ｇａｉｎ Ｌｏｗ信号は、Ｇａｉｎ Ｈｉｇｈ信号とほぼ等しいが、アナログ信号２０２／２０３は、基準振幅２０４未満である。その実施形態では、新たな利得信号は、アナログ信号２０２／２０３を増幅して、その信号２０２／２０３を基準振幅２０４の範囲内にするよう、ＡＧＣ回路３０４に知らせる。もちろん、他の振幅スキームや減衰スキームも可能であり、本明細書の説明を読んだ後、Ｇａｉｎ Ｈｉｇｈ値、Ｇａｉｎ Ｌｏｗ値、基準振幅２０４値の様々な組合せのために、本発明の諸実施形態をどのように実施するかは、当業者には直ちに認識されよう。
【００３０】
ブロック４０８で、ＡＧＣ回路３０４が、アナログ信号２０２／２０３を増幅する、または減衰させるための基準として新たな利得信号を使用する。
【００３１】
図５は、本発明の実施形態によるＡＧＣ回路３０４の概略図である。図示される実施形態では、ＡＧＣ回路３０８は、キャパシタＣ４（０．１μＦ）、Ｃ１０（０．１μＦ）、Ｃ１５（３９ｐＦ）、Ｃ１７（０．１μＦ）、Ｃ２１（１２ｐＦ）、Ｃ２２（３０μＦ）、Ｃ２４（５８０ｐＦ）、Ｃ３０（１００ｐＦ）、演算増幅器Ｕ３Ａ（非反転）、演算増幅器Ｕ４（反転）、トランジスタＱ４（補償接合電界効果トランジスタ（ＪＦＥＴ））、トランジスタＱ７（電圧制御抵抗器の役割をする利得ＪＦＥＴ）、抵抗器Ｒ４（２４Ω）、Ｒ８（５．１Ω）、Ｒ１９（２４Ω）、Ｒ２１（１０ＫΩ）、Ｒ２４（２４Ω）、Ｒ２６（１０ＫΩ）、Ｒ２８（４．７ＫΩ）、Ｒ３２（２０ＫΩ）、Ｒ３５（１００ＫΩ）、Ｒ３９（１００ＫΩ）、Ｒ４１（１００ＫΩ）、Ｒ４３（１００ＫΩ）、Ｒ４６（８．２ＫΩ）、Ｒ４７（１０ＫΩ）を含む。
【００３２】
Ｃ２１は、雑音をロールオフし、増幅器Ｕ３Ａに信号安定性を与える高周波数補償フィルタを構成する。Ｃ２２、Ｒ２４は、Ｕ４とＦＥＴ Ｑ７に関するバイアス電圧が、相互に作用して、アナログ信号２０２／２０３に関する不適切なＤＣ出力オフセットと非対称性をもたらすのを低減させる低周波数ＤＣブロッキング・フィルタを構成する。Ｒ１９とＣ１０およびＲ４とＣ４は、Ｕ３Ａのための電源（例えば、５ボルト）フィルタである。Ｒ２６とＪＦＥＴ Ｑ７の等価抵抗により、Ｕ３Ａの利得が決まる。ＪＦＥＴ Ｑ４とＱ７は、整合トランジスタである。Ｒ４１、Ｒ４３、Ｃ２４は、メイン利得ＪＦＥＴ Ｑ７のためのバイアス素子である。Ｒ３５、Ｒ３９、Ｃ１７は、調整ＪＦＥＴ Ｑ４のための同様のバイアス素子である。Ｒ２１、Ｒ２８は、Ｑ７によって見られる、Ｑ４に対する同様のインピーダンスを提供する。Ｕ４は、Ｑ７、Ｑ４のゲートを駆動し、プロセッサ３０８からのアナログ信号で制御される。Ｒ４７、Ｒ４６、Ｃ３０は、所望される正確なＪＦＥＴゲート制御のための利得調整を可能にする。
【００３３】
プロセッサ３０８からの利得信号はＵ４を制御する。Ｕ４は、利得信号をバッファリングして、ＪＦＥＴ Ｑ７とＪＦＥＴ Ｑ４を駆動する。ＪＦＥＴ Ｑ４は、Ｕ４の正のフィードバック・パスにある。プロセッサ３０８からの利得信号に基づき、Ｕ４は、ＪＦＥＴ Ｑ７にゲート電圧を出力し、ＪＦＥＴ Ｑ７は、ＪＦＥＴ Ｑ７の特性曲線に従って応答して、等価抵抗をもたらす。Ｕ４は、ＪＦＥＴ Ｑ４にもゲート電圧を出力し、ＪＦＥＴ Ｑ４も、ＪＦＥＴ Ｑ４の特性曲線に従って応答して、調整応答をＵ４に戻す。
【００３４】
ＪＦＥＴ Ｑ４は、ＪＦＥＴ Ｑ７と同様のインピーダンスによって駆動され、負荷がかけられており、ＪＦＥＴ Ｑ４は、Ｕ４の調整フィードバック・パスにあるため、ＡＧＣ回路３０４からの出力は、非常に広いダイナミック・レンジにわたって線形であることが可能である（これにより、非常に幅広い範囲の読み取り距離、例えば、バーコード１０２に近い読み取り距離と、バーコード１０２から遠く離れた読み取り距離とすることができる）。実施するのに、複雑な制御式を要求し、しばしば、予測利得調整を制限する既知の他の回路とは異なり、本発明の諸実施形態に従って実施されるＡＧＣ回路３０４は、安価な整合ＪＦＥＴを使用して、利得信号入力に対する応答を線形化する。その結果、プロセッサ３０８からの利得信号に対するＡＧＣ回路３０４の応答は、予測され、決定論的である。
【００３５】
ＡＧＣ回路３０４が、アナログ信号２０２／２０３を減衰させることが可能な代替の実施形態では、ＡＧＣ回路３０４は、Ｒ８のすぐ後に結合されたＪＦＥＴ Ｑ７を含む。その実施形態では、ＪＦＥＴ Ｑ７ドレインが、アースに結合され、Ｕ３Ａのプラス入力に分圧電圧を供給する、Ｒ８とＪＦＥＴ Ｑ７の等価抵抗の間における電圧分圧器を形成する。
【００３６】
本発明のさらに別の実施形態では、ＡＧＣ回路３０４は、１つだけのＪＦＥＴ Ｑ７を含み、この実施形態では、回路３０４の非線形応答（例えば、応答曲線）がプロセッサ３０８によってマップされる。マップされた値は、格納され（例えば、ルックアップ・テーブルの中に）、プロセッサ３０８は、マップされた値を使用して、同一の予測利得調整を生成する。
【００３７】
本発明の諸実施形態は、ＪＦＥＴであるＱ４とＱ７に関連して説明されているが、本発明の諸実施形態は、そのように限定されない。例えば、Ｑ４および／またはＱ７は、バイポーラ接合トランジスタ（ＢＪＴ）、ＭＯＳＦＥＴ、真空管、ガリウム・ヒ素（ＧａＡｓ）ＦＥＴ、ヘテロ接合バイポーラ接合トランジスタ（ＨＢＪＴ）などを含むが、以上には限定されない、任意の適切な利得素子であることが可能である。本明細書の説明を読んだ後、本発明の他の様々な実施形態におけるＱ４とＱ７をどのように実施するかは、当業者には明白となろう。
【００３８】
図４を再び参照する。ブロック４０４において、ＭＴＦ検出器３１０が、アナログ信号２０２／２０３の一部分をタップし、アナログ信号２０２／２０３の少なくとも１つの周波数部分（例えば、低周波数）のピーク振幅を検出し、アナログ信号２０２／２０３の少なくとも１つの他の周波数部分（例えば、高周波数）のピーク振幅を検出することを思い起こされたい。図６は、本発明の実施形態によるＭＴＦ検出器３１０の概略図である。図示される実施形態では、ＭＴＦ検出器３１０は、２つの周波数検出回路６０２、６０４を含む。一実施形態では、周波数検出回路６０２は、およそ２、３百キロヘルツから、およそ５、６百キロヘルツまでのレンジにおけるアナログ信号２０２／２０３内の高い方の周波数を検出する。別の実施形態では、周波数検出回路６０４は、およそ数十キロヘルツから、およそ２、３百キロヘルツまでのレンジにおけるアナログ信号２０２／２０３内の低い方の周波数を検出する。
【００３９】
もちろん、本発明の諸実施形態は、バーコードを表すアナログ信号内の２つだけの、または以上の特定の２つだけの周波数範囲を検出することに限定されない。例えば、いくつかの異なる周波数範囲が検出され、プロセッサ３０８に供給されてもよい（例えば、１つの周波数範囲が、別の周波数範囲内にあってもよい）。本明細書の説明を読んだ後、さらなる他の周波数範囲に関して本発明の諸実施形態をどのように実施するかは、当業者には直ちに認識されよう。
【００４０】
図示される実施形態では、周波数検出回路６０４は、キャパシタＣ３７（５８０ｐＦ）、Ｃ３８（０．１μＦ）、Ｃ３９（２００ｐＦ）、Ｃ４１（８．２ｐＦ）、ダイオードＤ４、Ｄ５、Ｄ６、増幅器Ｕ７Ａ、トランジスタＱ８Ａ、抵抗器Ｒ５１（１０ＫΩ）、Ｒ５２（１００ＫΩ）、Ｒ５３（１２０ＫΩ）、Ｒ５４（３３０Ω）、Ｒ５５（１ＫΩ）、Ｒ５６（１０ＫΩ）、Ｒ５７（１ＫΩ）を含む。タップされたアナログ信号２０２／２０３は、Ｃ３７とＤ５を介して周波数検出回路６０４に入る。Ｃ３７、Ｄ５は、アナログ信号２０２／２０３をアースに整流する。Ｃ３７、Ｒ５１、Ｒ５５は、周波数検出回路６０４のための信号負荷分離とローエンド・カットオフ周波数を提供する。Ｕ７Ａは、アナログ信号２０２／２０３を増幅する。Ｕ７Ａ、Ｄ４、Ｄ６の組合せは、周波数検出回路６０４の帯域幅の範囲内に入る、アナログ信号２０２／２０３におけるピーク振幅を検出する。
【００４１】
Ｃ３９とＲ５３は、ホールド時定数を与え、周波数検出回路６０４の帯域幅の範囲内にあるアナログ信号２０２／２０３の諸部分のピーク値に基づく電荷を生じさせる。Ｃ３９の電荷は、プロセッサ３０８に送られるＧａｉｎ Ｌｏｗ信号である。プロセッサ３０８は、Ｒ５４を介してＱ８Ａのベース上に信号を供給して、Ｃ３９上の電荷をクリアし、これにより、新たな利得信号が、ＡＧＣ回路３０４に送られた後、Ｇａｉｎ Ｌｏｗ信号をリセットする。
【００４２】
図示される実施形態では、周波数検出回路６０２は、キャパシタＣ４３（６８ｐＦ）、Ｃ４５（０．０１５μＦ）、Ｃ４６（２００ｐＦ）、Ｃ４７（８．２ｐＦ）、ダイオードＤ７、Ｄ８、Ｄ９、増幅器Ｕ７Ｂ、トランジスタＱ８Ｂ、抵抗器Ｒ５８（１０ＫΩ）、Ｒ５９（１００Ω）、Ｒ６０（１ＫΩ）、Ｒ６１（２００ＫΩ）、Ｒ６２（３３０Ω）、Ｒ６３（１０ＫΩ）、Ｒ６４（５１０Ω）を含む。タップされたアナログ信号２０２／２０３は、Ｃ４３とＤ７を介して周波数検出回路６０２に入る。Ｃ４３とＤ７は、アナログ信号２０２／２０３をアースに整流する。Ｃ４３、Ｒ５８、Ｒ６０は、周波数検出回路６０２のための信号負荷分離とローエンド・カットオフ周波数を提供する。Ｕ７Ａは、アナログ信号２０２／２０３を増幅する。Ｃ４５とＲ５９は、周波数検出回路６０２のためのさらなるローエンド・カットオフ周波数を提供する。Ｕ７Ｂ、Ｄ８、Ｄ９の組合せは、周波数検出器回路６０２の帯域幅の範囲内に入る、アナログ信号２０２／２０３におけるピーク振幅を検出する。
【００４３】
Ｃ４６とＲ６１は、ホールド時定数を与え、周波数検出回路６０２の帯域幅の範囲内にあるアナログ信号２０２／２０３の諸部分のピーク値に基づく電荷を生じさせる。Ｃ４６の電荷は、プロセッサ３０８に送られるＧａｉｎ Ｈｉｇｈ信号である。プロセッサ３０８は、Ｒ６２を介してＱ８Ｂのベース上に信号を供給して、Ｃ４６上の電荷をクリアし、これにより、新たな利得信号が、ＡＧＣ回路３０４に送られた後、Ｇａｉｎ Ｈｉｇｈ信号をリセットする。
【００４４】
図７は、本発明の実施形態による選択可能な雑音フィルタ３１２を実施するためのプロセス７００を示す流れ図である。プロセス７００のオペレーションは、本発明の諸実施形態を理解するのに最も役立つ形で順に実行される複数の別々のブロックとして説明される。しかし、それらのオペレーションが説明される順序は、それらのオペレーションが、必然的に順序依存であること、またはオペレーションが、ブロックが提示される順序で実施されるべきことを意味するものと解釈されてはならない。
【００４５】
もちろん、プロセス７００は、単に例示的なプロセスであり、他のプロセスを使用して、本発明の諸実施形態を実施してもよい。マシン可読命令を担持するマシンアクセス可能な媒体を使用して、マシン（例えば、プロセッサ）がプロセス７００を実行するようにしてもよい。一実施形態では、ユーザは、プロセス７００を手動で実施することができる。
【００４６】
ブロック７０２で、プロセッサ３０８が、Ｇａｉｎ Ｌｏｗ信号がＧａｉｎ Ｈｉｇｈ信号とほぼ等しいと判定する。
【００４７】
ブロック７０４で、プロセッサ３０８は、新たな利得信号をＡＧＣ回路３０４に印加し、この利得信号は、基準振幅２０４の範囲内にアナログ信号２０２／２０３を（持って行くように）増幅する／減衰させる／保持するよう、ＡＧＣ回路３０４に通知する。
【００４８】
ブロック７０６で、プロセッサ３０８は、選択可能な雑音フィルタ３１２が、ＯＮであるか、またはＯＦＦであるかを判定する。
【００４９】
選択可能な雑音フィルタ３１２がＯＦＦである場合、ブロック７０８で、プロセッサ３０８は、プラットフォーム１００に関する読み取り率が、所定の値未満（例えば、およそ１００パーセント未満（＜１００％））であるかどうかを判定する。本明細書で使用される読み取り率は、試行された読み取りの回数当たりの、アナログ信号２０２／２０３の復号化の成功の回数として定義される（例えば、１０回の試行された読み取りのうち１０回の復号化の成功は、１００パーセントの読み取り率である）。読み取り率が、所定の値未満である場合、プロセッサ３０８は、選択可能な雑音フィルタ３１２をＯＮにする。
【００５０】
ブロック７１２で、プロセッサ３０８は、読み取り率が増加したか、または低下したかを判定する。読み取り率が低下した場合、ブロック７１４で、プロセッサ３０８は、選択可能な雑音フィルタ３１２をＯＦＦにする。読み取り率が増加した場合、ブロック７１６で、プロセッサ３０８は、選択可能な雑音フィルタ３１２をＯＮのままとする。
【００５１】
ブロック７０６で、選択可能な雑音フィルタ３１２がＯＮであるとプロセッサ３０８が判定した場合、プロセス７００は、ブロック７１２に進んで、読み取り率が増加しているか、または低下しているかを判定する。
【００５２】
ブロック７０８で、読み取り率が所定の値未満ではないとプロセッサ３０８が判定した場合、プロセスは、ブロック７１４に進み、プロセッサ３０８は、選択可能な雑音フィルタ３１２をＯＦＦのままにする。
【００５３】
図５を再び参照すると、選択可能な雑音フィルタ３１２の概略図が示されている。図示される実施形態では、雑音フィルタ３１２は、抵抗器Ｒ３２、Ｒ４２（１ＫΩ）、キャパシタＣ１５、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）Ｑ５を含む。Ｒ３２、Ｒ４２、Ｃ１５、ＭＯＳＦＥＴ Ｑ５は、既存の抵抗器Ｒ８と組み合わさって機能して、雑音フィルタ３１２を形成し、フィルタ３１２は、アナログ信号２０２／２０３内の選択されたレンジの周波数が通過することを許す一方で、望ましくないペーパ周波数と雑音周波数が通過するのを阻止する。
【００５４】
図示される実施形態では、ＭＯＳＦＥＴ Ｑ５は、信号コンディショナ３００内の回路から雑音フィルタ３１２を選択する、または選択解除するようにプロセッサ３０８によって制御されるスイッチである。Ｒ４２は、プルダウン・レジスタである。Ｒ８、Ｃ１５、およびＲ３２により、フィルタの周波数ポイントおよび減衰率が決まる。プロセッサ３０８からの信号が、ＭＯＳＦＥＴ Ｑ５をＯＮにするのに十分である場合、選択可能な雑音フィルタ３１２は、フィルタ３１２の帯域内の雑音を濾波して除く。一実施形態では、選択可能な雑音フィルタ３１２は、アナログ信号２０２／２０３上の雑音２４０を濾波して除く。
【００５５】
代替の実施形態では、Ｑ５は、信号コンディショナ３００内の回路から雑音フィルタ３１２を選択する、または選択解除するようにプロセッサ３０８によって制御されるＪＦＥＴスイッチである。その実施形態では、Ｑ５は、雑音フィルタ３１２の極によって定義されるレンジの周波数にわたる、あるレンジの減衰レベルを提供することができる。
【００５６】
本発明の諸実施形態は、特定の周波数と特定の帯域幅を使用して説明されてきたが、本明細書の説明を読んだ後には、異なるフィルタ・カットオフ・ポイントを使用して、本発明の諸実施形態をどのように実施するかが明白となろう。さらに、特定のフィルタ・プロファイルは、能動増幅フィルタ、受動フィルタ、および／またはデジタル処理フィルタなどの、他の技術を使用して実現することができる。
【００５７】
本発明の諸実施形態は、ハードウェア、ソフトウェア、またはハードウェアとソフトウェアの組合せを使用して実施されることが可能である。ソフトウェアを使用する実装では、ソフトウェアは、マシンアクセス可能な媒体に格納されてもよい。
【００５８】
マシンアクセス可能な媒体には、マシン（例えば、コンピュータ、ネットワーク・デバイス、パーソナル・デジタル・アシスタント、製造ツール、１つまたは複数のプロセッサのセットを有する任意のデバイス、その他）がアクセスすることが可能な形態で情報を提供する（すなわち、格納し、かつ／または伝送する）任意の機構が含まれる。例えば、マシンアクセス可能な媒体には、書き込み可能な媒体と書き込み可能でない媒体（例えば、読取り専用メモリ（ＲＯＭ）、ランダム・アクセス・メモリ（ＲＡＭ）、磁気ディスク記憶媒体、光記憶媒体、フラッシュ・メモリ・デバイス、その他）ならびに電気形態、光形態、音響形態、またはその他の形態の伝搬される信号（例えば、搬送波、赤外線信号、デジタル信号、その他）が含まれる。
【００５９】
以上の説明では、特定のプロセス、材料、およびデバイスなどの、多数の特定の詳細が、本発明の諸実施形態の徹底的な理解をもたらすように提示された。しかし、本発明の諸実施形態は、それらの特定の詳細の１つまたは複数を伴わずに、または他の方法、コンポーネント、その他を使用して実施されることも可能であることが、当業者には認識されよう。その他、周知の構造、または周知のオペレーションは、以上の説明の理解を不明瞭にするのを回避するため、詳細に図示すること、または説明することはしていない。
【００６０】
本明細書全体における「一実施形態」または「実施形態」への言及は、ある実施形態に関連して説明される特定の特徴、構造、プロセス、ブロック、または特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。このため、本明細書全体の様々な箇所における「一実施形態では」または「ある実施形態では」という句の出現は、それらの句がすべて同一の実施形態を指すことを必ずしも意味しない。特定の特徴、構造、または特性は、１つまたは複数の実施形態において任意の適切な形で組み合わせられることが可能である。
【００６１】
添付の特許請求の範囲において使用される用語は、本発明の諸実施形態を、明細書および特許請求の範囲において開示される特定の諸実施形態に限定するものと解釈されてはならない。むしろ、本発明の諸実施形態の範囲は、特許請求の範囲の解釈の確立されている諸原則に準じて解釈されるべき、添付の特許請求の範囲によって完全に確定されるべきである。
【図面の簡単な説明】
【００６２】
【図１】バーコード走査プラットフォームの高レベルのブロック図である。
【図２】本発明の実施形態による、バーコードを表すアナログ信号、およびバーコードに対するそれらの信号の関係を示すグラフである。
【図３】本発明の実施形態による信号コンディショナの高レベルのブロック図である。
【図４】本発明の実施形態による、図３に示された信号コンディショナを実施するアプローチを示す流れ図である。
【図５】本発明の実施形態による選択可能な雑音フィルタ、および自動利得制御回路の概略図である。
【図６】本発明の実施形態による、図３に示されたＭＴＦ検出器の概略図である。
【図７】本発明の実施形態による図３に示された選択可能な雑音フィルタを実施するアプローチを示す流れ図である。
【特許請求の範囲】
【請求項１】
バーコードを表すアナログ信号に、前記アナログ信号に関する所定の振幅に基づいて利得を与えるステップと、
前記アナログ信号の第１の周波数部分の振幅を測定するステップと、
前記アナログ信号の第２の周波数部分の振幅を測定するステップを含む方法。
【請求項２】
前記第１の周波数部分内の周波数が、前記第２の周波数部分内の周波数より低いと判定するステップをさらに含む請求項１に記載の方法。
【請求項３】
前記第１の周波数部分内の周波数が、前記第２の周波数部分内の周波数より高いと判定するステップをさらに含む請求項１に記載の方法。
【請求項４】
前記第１の周波数部分内の周波数が、前記第２の周波数部分内の周波数の範囲内にあると判定するステップをさらに含む請求項１に記載の方法。
【請求項５】
前記アナログ信号の前記第２の周波数部分の前記振幅が、前記アナログ信号の第１の周波数部分の前記振幅未満であると判定するステップをさらに含む請求項１に記載の方法。
【請求項６】
前記アナログ信号に、前記アナログ信号の前記第１の周波数部分の前記振幅に基づいて第２の利得を与えるステップをさらに含む請求項５に記載の方法。
【請求項７】
前記アナログ信号に、前記アナログ信号の前記第２の周波数部分の前記振幅に基づいて第２の利得を与えるステップをさらに含む請求項５に記載の方法。
【請求項８】
前記アナログ信号の前記第１の周波数部分の前記振幅が前記アナログ信号の前記第２の周波数部分の前記振幅とほぼ等しいと判定するステップをさらに含む請求項１に記載の方法。
【請求項９】
前記アナログ信号に、前記アナログ信号に関する前記所定の振幅に基づいて第２の利得を与えるステップをさらに含む請求項８に記載の方法。
【請求項１０】
雑音フィルタがＯＦＦであると判定するステップと、
読み取り率が所定の値未満であると判定するステップと、
前記読み取り率が前記所定の値未満であることに応答して、前記雑音フィルタをＯＮにするステップとをさらに含む請求項８に記載の方法。
【請求項１１】
前記読み取り率が増加したと判定するステップと、
前記増加した読み取り率に応答して、前記雑音フィルタをＯＮのままにするステップとをさらに含む請求項１０に記載の方法。
【請求項１２】
前記読み取り率が低下したと判定するステップと、
前記低下した読み取り率に応答して、前記雑音フィルタをＯＦＦにするステップとをさらに含む請求項１０に記載の方法。
【請求項１３】
バーコードを表すアナログ信号に、前記アナログ信号に関する所定の振幅に基づいて第１の利得を与え、前記アナログ信号の第１の周波数部分の振幅を測定し、前記アナログ信号の第２の周波数部分の振幅を測定する論理を含む装置。
【請求項１４】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より高い請求項１３に記載の装置。
【請求項１５】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数の範囲内にある請求項１３に記載の装置。
【請求項１６】
前記論理は、前記アナログ信号の前記第２の周波数部分の前記振幅が、前記アナログ信号の第１の周波数部分の前記振幅未満であるとさらに判定する請求項１３に記載の装置。
【請求項１７】
さらに、前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より低い請求項１３に記載の装置。
【請求項１８】
前記論理は、前記アナログ信号に、前記アナログ信号の前記第１の周波数部分の前記振幅に基づいて第２の利得をさらに適用する請求項１７に記載の装置。
【請求項１９】
前記論理は、前記アナログ信号に、前記アナログ信号の前記第２の周波数部分の前記振幅に基づいて第２の利得をさらに与える請求項１７に記載の装置。
【請求項２０】
前記論理は、前記アナログ信号の前記第１の周波数部分の前記振幅が、前記アナログ信号の前記第２の周波数部分の前記振幅とほぼ等しいとさらに判定する請求項１３に記載の装置。
【請求項２１】
前記論理は、前記アナログ信号に、前記アナログ信号に関する前記所定の振幅に基づいて第２の利得をさらに与える請求項２０に記載の装置。
【請求項２２】
前記論理はさらに、雑音フィルタがＯＦＦであると判定し、読み取り率が所定の値未満であると判定し、前記読み取り率が前記所定の値未満であることに応答して、前記雑音フィルタをＯＮにする請求項２０に記載の装置。
【請求項２３】
前記論理は、前記読み取り率が増加したとさらに判定し、前記増加した読み取り率に応答して、前記雑音フィルタをＯＮのままにする請求項２２に記載の装置。
【請求項２４】
前記論理はさらに、前記読み取り率が低下したと判定し、前記低下した読み取り率に応答して、前記雑音フィルタをＯＦＦにする請求項２２に記載の装置。
【請求項２５】
第１の利得要素と第２の利得要素において、バーコードを表すアナログ信号に関する所定の振幅に基づく利得信号を受け取り、前記第１の利得要素を、前記第２の利得要素にマッチさせるステップと、
前記第１の利得要素および前記第２の利得要素を使用して、前記利得信号に対する線形応答を生成するステップと、
前記アナログ信号を、演算増幅器のプラス入力に印加するステップと、
前記利得信号に対する前記線形応答を、前記演算増幅器のマイナス入力に印加するステップとを含む方法。
【請求項２６】
前記利得信号を、前記第１の利得要素と前記第２の利得要素のゲートにおいて受け取る前に、バッファリングするステップをさらに含む請求項２５に記載の方法。
【請求項２７】
前記アナログ信号を、前記演算増幅器において受け取る前に濾波するステップをさらに含む請求項２５に記載の方法。
【請求項２８】
バーコードを表すアナログ信号の第１の周波数部分の振幅を表す第１の値を生成するステップと、
前記アナログ信号の第２の周波数部分の振幅を表す第２の値を生成するステップとを含む方法。
【請求項２９】
前記アナログ信号に、前記第１の値と／または前記第２の値に基づいて利得を与えるステップをさらに含む請求項２８に記載の方法。
【請求項３０】
前記第１の周波数部分内の周波数が、前記第２の周波数部分内の周波数より低いと判定するステップをさらに含む請求項２８に記載の方法。
【請求項３１】
前記第１の周波数部分内の周波数が、前記第２の周波数部分内の周波数より高いと判定するステップをさらに含む請求項２８に記載の方法。
【請求項３２】
前記第１の周波数部分内の前記周波数が、前記第２の周波数部分内の周波数の範囲内にあると判定するステップをさらに含む請求項２８に記載の方法。
【請求項３３】
バーコードを表すアナログ信号に関する所定の振幅に基づく利得信号を受け取る第１の利得要素と、
前記利得信号を受け取る、前記第１の利得要素にマッチした第２の利得要素であって、前記第１の利得要素と前記第２の利得要素の組合せは、前記利得信号に対する線形応答を生成する利得要素と、
前記利得信号に対する前記線形応答を与える回路とを含む装置。
【請求項３４】
前記利得信号を、前記第１の利得要素と前記第２の利得要素のゲートにおいて受け取る前に、バッファリングする論理をさらに含む請求項３３に記載の装置。
【請求項３５】
前記論理は、前記アナログ信号を、前記演算増幅器において受け取る前に、さらに濾波する請求項３３に記載の装置。
【請求項３６】
前記第１の利得要素と／または前記第２の利得要素はトランジスタである請求項３３に記載の装置。
【請求項３７】
前記第１の利得要素と／または前記第２の利得要素はＦＥＴである請求項３６に記載の装置。
【請求項３８】
前記第１の利得要素および／または前記第２の利得要素はＪＦＥＴ、ＭＯＳＦＥＴ、および／またはＧａＡｓ ＦＥＴである請求項３７に記載の装置。
【請求項３９】
前記第１の利得要素および／または前記第２の利得要素は、バイポーラ接合トランジスタ（ＢＪＴ）である請求項３６に記載の装置。
【請求項４０】
前記第１の利得要素および／または前記第２の利得要素は、ヘテロ接合バイポーラ接合トランジスタ（ＨＢＪＴ）である請求項３９に記載の装置。
【請求項４１】
前記第１の利得要素および／または前記第２の利得要素は、真空管である請求項３３に記載の装置。
【請求項４２】
バーコードを表すアナログ信号の第１の周波数部分を表す第１の値と、前記アナログ信号の第２の周波数部分を表す第２の値とを生成する変調伝達関数検出器と、
前記アナログ信号に対する前記第１の値、前記第２の値、および／または所定の振幅に基づいて利得信号を算出し、前記利得信号を利得制御回路に印加し、前記利得制御回路が、前記利得信号に対する線形応答である利得を前記アナログ信号に与えるプロセッサとを含む装置。
【請求項４３】
前記アナログ信号内の所定のレンジの周波数を通過させ、前記所定のレンジ外の周波数が通過するのを阻止するフィルタ回路をさらに含む請求項４２に記載の装置。
【請求項４４】
前記アナログ信号をデジタル化する論理をさらに含む請求項４２に記載の装置。
【請求項４５】
応答を有する利得要素において、バーコードを表すアナログ信号に関する所定の振幅に基づく利得信号を受け取るステップと、
前記利得要素応答のマップを使用して、前記利得信号に対する線形応答を生成するステップと、
前記アナログ信号を、演算増幅器のプラス入力に印加するステップと、
前記利得信号に対する前記線形応答を、前記演算増幅器のマイナス入力に印加するステップとを含む方法。
【請求項４６】
前記利得信号を、前記第１のトランジスタと前記第２のトランジスタのゲートにおいて受け取る前に、バッファリングするステップをさらに含む請求項４５に記載の方法。
【請求項４７】
前記アナログ信号を、前記演算増幅器において受け取る前に濾波するステップをさらに含む請求項４５に記載の方法。
【請求項４８】
バーコードを表す第１のアナログ信号に関する所定の振幅に基づく利得信号を受け取る、応答を有する利得要素と、
前記利得要素応答との組合せが、前記利得信号に対する線形応答を生成する前記利得要素応答のマップと、
前記線形応答を前記第１のアナログ信号に適用して、第２のアナログ信号を生成する回路とを含む装置。
【請求項４９】
前記利得信号を、前記第１の利得要素と前記第２の利得要素のゲートにおいて受け取る前に、バッファリングする論理をさらに含む請求項４８に記載の装置。
【請求項５０】
前記論理は、前記アナログ信号を、前記演算増幅器において受け取る前に、さらに濾波する請求項４８に記載の装置。
【請求項５１】
前記利得要素はトランジスタである請求項４８に記載の装置。
【請求項５２】
前記利得要素はＦＥＴである請求項５１に記載の装置。
【請求項５３】
前記利得要素は、ＪＦＥＴ、ＭＯＳＦＥＴ、および／またはＧａＡｓ ＦＥＴである請求項５２に記載の装置。
【請求項５４】
前記利得要素はＢＪＴである請求項５１に記載の装置。
【請求項５５】
前記第１の利得要素および／または前記第２の利得要素はＨＢＪＴである請求項５４に記載の装置。
【請求項５６】
前記第１の利得要素および／または前記第２の利得要素は真空管である請求項４８に記載の装置。
【請求項５７】
バーコードを表すアナログ信号の第１の周波数部分の振幅が、前記アナログ信号の第２の周波数部分の振幅とほぼ等しいと判定するステップと、
雑音フィルタがＯＦＦであると判定するステップと、
読み取り率が所定の値未満であると判定するステップと、
前記読み取り率が前記所定の値未満であることに応答して、前記雑音フィルタをＯＮにするステップとを含む方法。
【請求項５８】
前記読み取り率が増加したと判定するステップと、
前記増加した読み取り率に応答して、前記雑音フィルタをＯＮのままにするステップとをさらに含む請求項５７に記載の方法。
【請求項５９】
前記読み取り率が低下したと判定するステップと、
前記低下した読み取り率に応答して、前記雑音フィルタをＯＦＦにするステップとをさらに含む請求項５７に記載の方法。
【請求項６０】
バーコードを表すアナログ信号の第１の周波数部分の振幅が、前記アナログ信号の第２の周波数部分の振幅とほぼ等しいと判定し、雑音フィルタがＯＦＦであると判定し、読み取り率が所定の値未満であると判定し、前記読み取り率が前記所定の値未満であることに応答して、前記雑音フィルタをＯＮにする論理を含む装置。
【請求項６１】
さらに、前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より低い請求項６０に記載の装置。
【請求項６２】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より高い請求項６０に記載の装置。
【請求項６３】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数の範囲内にある請求項６０に記載の装置。
【請求項６４】
前記論理はさらに、前記読み取り率が増加したと判定し、前記増加した読み取り率に応答して、前記雑音フィルタをＯＮのままにする請求項６０に記載の装置。
【請求項６５】
前記論理はさらに、前記読み取り率が低下したと判定し、前記低下した読み取り率に応答して、前記雑音フィルタをＯＦＦにする請求項６０に記載の装置。
【請求項６６】
第１の利得要素と、前記第１の利得要素にマッチされて、バーコードを表す第１のアナログ信号に関する所定の振幅に基づく利得信号に対する線形応答を生成する第２の利得要素と、
前記線形応答を前記第１のアナログ信号に適用して、第２のアナログ信号を生成する回路と、
前記第２のアナログ信号の第１の周波数部分の振幅を測定し、前記第２のアナログ信号の第２の周波数部分の振幅を測定する回路と、
前記第１の周波数部分の前記振幅が、前記第２の周波数部分の前記振幅とほぼ等しいと判定して、雑音フィルタがＯＦＦであると判定し、読み取り率が所定の値未満であると判定し、前記読み取り率が前記所定の値未満であることに応答して、前記雑音フィルタをＯＮにする論理とを含む装置。
【請求項６７】
前記第１の利得要素および／または前記第２の利得要素はトランジスタである請求項６６に記載の装置。
【請求項６８】
前記第１の利得要素および／または前記第２の利得要素はＦＥＴである請求項６７に記載の装置。
【請求項６９】
前記第１の利得要素および／または前記第２の利得要素は、ＪＦＥＴ、ＭＯＳＦＥＴ、および／またはＧａＡｓ ＦＥＴである請求項６８に記載の装置。
【請求項７０】
前記第１の利得要素および／または前記第２の利得要素はバイポーラ接合トランジスタ（ＢＪＴ）である請求項６７に記載の装置。
【請求項７１】
前記第１の利得要素および／または前記第２の利得要素はヘテロ接合バイポーラ接合トランジスタ（ＨＢＪＴ）である請求項７０に記載の装置。
【請求項７２】
前記第１の利得要素および／または前記第２の利得要素は真空管である請求項６６に記載の装置。
【請求項７３】
さらに、前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より低い請求項６６に記載の装置。
【請求項７４】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より高い請求項６６に記載の装置。
【請求項７５】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数の範囲内にある請求項６６に記載の装置。
【請求項７６】
前記論理は、前記アナログ信号の前記第２の周波数部分の前記振幅が、前記アナログ信号の第１の周波数部分の前記振幅未満であるとさらに判定する請求項６６に記載の装置。
【請求項７７】
前記論理は、前記アナログ信号に、前記アナログ信号の前記第１の周波数部分の前記振幅に基づいて第２の利得をさらに与える請求項６６に記載の装置。
【請求項７８】
前記論理はさらに、前記読み取り率が増加したと判定し、前記増加した読み取り率に応答して、前記雑音フィルタをＯＮのままにする請求項６６に記載の装置。
【請求項７９】
前記論理はさらに、前記読み取り率が低下したと判定し、前記低下した読み取り率に応答して、前記雑音フィルタをＯＦＦにする請求項６６に記載の装置。
【請求項８０】
応答を有する利得要素と、
前記利得要素との組合せが、バーコードを表す第１のアナログ信号に関する所定の振幅に基づく利得信号に対する線形応答を生成する前記利得要素応答のマップと、
前記線形応答を前記第１のアナログ信号に適用して、第２のアナログ信号を生成する回路と、
前記第２のアナログ信号の第１の周波数部分の振幅を測定し、前記第２のアナログ信号の第２の周波数部分の振幅を測定する論理と、
前記第１の周波数部分の前記振幅が、前記第２の周波数部分の前記振幅とほぼ等しいと判定して、雑音フィルタがＯＦＦであると判定し、読み取り率が所定の値未満であると判定し、前記読み取り率が前記所定の値未満であることに応答して、前記雑音フィルタをＯＮにする論理とを含む装置。
【請求項８１】
前記利得要素はトランジスタである請求項８０に記載の装置。
【請求項８２】
前記利得要素はＦＥＴである請求項８１に記載の装置。
【請求項８３】
前記利得要素は、ＪＦＥＴ、ＭＯＳＦＥＴ、および／またはＧａＡｓ ＦＥＴである請求項８２に記載の装置。
【請求項８４】
前記利得要素は、バイポーラ接合トランジスタ（ＢＪＴ）である請求項８１に記載の装置。
【請求項８５】
前記利得要素はヘテロ接合バイポーラ接合トランジスタ（ＨＢＪＴ）である請求項８４に記載の装置。
【請求項８６】
前記利得要素は真空管である請求項８０に記載の装置。
【請求項８７】
さらに、前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より低い請求項８０に記載の装置。
【請求項８８】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より高い請求項８０に記載の装置。
【請求項８９】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数の範囲内にある請求項８０に記載の装置。
【請求項９０】
前記論理は、前記アナログ信号の前記第２の周波数部分の前記振幅が、前記アナログ信号の第１の周波数部分の前記振幅未満であるとさらに判定する請求項８０に記載の装置。
【請求項９１】
前記論理は、前記アナログ信号に、前記アナログ信号の前記第１の周波数部分の前記振幅に基づいて第２の利得をさらに与える請求項８０に記載の装置。
【請求項９２】
前記論理は、前記読み取り率が増加したとさらに判定し、前記増加した読み取り率に応答して、前記雑音フィルタをＯＮのままにする請求項８０に記載の装置。
【請求項９３】
前記論理はさらに、前記読み取り率が低下したと判定し、前記低下した読み取り率に応答して、前記雑音フィルタをＯＦＦにする請求項８０に記載の装置。
【請求項９４】
バーコードを表すアナログ信号に、前記アナログ信号に関する所定の振幅に基づいて第１の利得を与え、前記アナログ信号の第１の周波数部分の振幅を測定し、前記アナログ信号の第２の周波数部分の振幅を測定する論理と、
前記第１の周波数部分の前記振幅が、前記第２の周波数部分の前記振幅とほぼ等しいと判定して、雑音フィルタがＯＦＦであると判定し、読み取り率が所定の値未満であると判定し、前記読み取り率が前記所定の値未満であることに応答して、前記雑音フィルタをＯＮにする論理とを含む装置。
【請求項９５】
さらに、前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より低い請求項９４に記載の装置。
【請求項９６】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より高い請求項９４に記載の装置。
【請求項９７】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数の範囲内にある請求項９４に記載の装置。
【請求項９８】
前記論理は、前記アナログ信号の前記第２の周波数部分の前記振幅が、前記アナログ信号の第１の周波数部分の前記振幅未満であるとさらに判定する請求項９４に記載の装置。
【請求項９９】
前記論理は、前記アナログ信号に、前記アナログ信号の前記第１の周波数部分の前記振幅に基づいて第２の利得をさらに与える請求項９４に記載の装置。
【請求項１００】
前記論理はさらに、前記読み取り率が増加したと判定し、前記増加した読み取り率に応答して、前記雑音フィルタをＯＮのままにする請求項９４に記載の装置。
【請求項１０１】
前記論理はさらに、前記読み取り率が低下したと判定し、前記低下した読み取り率に応答して、前記雑音フィルタをＯＦＦにする請求項９４に記載の装置。
【請求項１０２】
第１の利得要素と、前記第１の利得要素にマッチされて、バーコードを表す第１のアナログ信号に関する所定の振幅に基づく利得信号に対する線形応答を生成する第２の利得要素と、
前記線形応答を前記第１のアナログ信号に適用して、第２のアナログ信号を生成する回路と、
前記第２のアナログ信号の少なくとも一部分の第１の周波数部分の振幅を測定し、前記第２のアナログ信号の少なくとも一部分の第２の周波数部分の振幅を測定する論理とを含む装置。
【請求項１０３】
前記第１の利得要素および／または前記第２の利得要素はトランジスタである請求項１０２に記載の装置。
【請求項１０４】
前記第１の利得要素および／または前記第２の利得要素はＦＥＴである請求項１０３に記載の装置。
【請求項１０５】
前記第１の利得要素および／または前記第２の利得要素は、ＪＦＥＴ、ＭＯＳＦＥＴ、および／またはＧａＡｓ ＦＥＴである請求項１０４に記載の装置。
【請求項１０６】
前記第１の利得要素および／または前記第２の利得要素はバイポーラ接合トランジスタ（ＢＪＴ）である請求項１０３に記載の装置。
【請求項１０７】
前記第１の利得要素および／または前記第２の利得要素はヘテロ接合バイポーラ接合トランジスタ（ＨＢＪＴ）である請求項１０６に記載の装置。
【請求項１０８】
前記第１の利得要素および／または前記第２の利得要素は真空管である請求項１０２に記載の装置。
【請求項１０９】
さらに、前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より低い請求項１０２に記載の装置。
【請求項１１０】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より高い請求項１０２に記載の装置。
【請求項１１１】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数の範囲内にある請求項１０２に記載の装置。
【請求項１１２】
前記論理は、前記アナログ信号の前記第２の周波数部分の前記振幅が、前記アナログ信号の第１の周波数部分の前記振幅未満であるとさらに判定する請求項１０２に記載の装置。
【請求項１１３】
前記論理は、前記アナログ信号に、前記アナログ信号の前記第１の周波数部分の前記振幅に基づいて第２の利得をさらに与える請求項１０２に記載の装置。
【請求項１１４】
前記論理は、前記アナログ信号の前記第１の周波数部分の前記振幅が、前記アナログ信号の前記第２の周波数部分の前記振幅とほぼ等しいとさらに判定する請求項１０２に記載の装置。
【請求項１１５】
第１の利得要素と、前記第１の利得要素にマッチされて、バーコードを表す第１のアナログ信号に関する所定の振幅に基づく利得信号に対する線形応答を生成する第２の利得要素と、
前記線形応答を前記第１のアナログ信号に適用して、第２のアナログ信号を生成する回路と、
前記第２のアナログ信号の第１の周波数部分の振幅が、前記第２のアナログ信号の第２の周波数部分の振幅とほぼ等しいと判定し、雑音フィルタがＯＦＦであると判定し、読み取り率が所定の値未満であると判定し、前記読み取り率が前記所定の値未満であることに応答して、前記雑音フィルタをＯＮにする論理とを含む装置。
【請求項１１６】
前記第１の利得要素および／または前記第２の利得要素は、トランジスタである請求項１１５に記載の装置。
【請求項１１７】
前記第１の利得要素および／または前記第２の利得要素はＦＥＴである請求項１１６に記載の装置。
【請求項１１８】
前記第１の利得要素および／または前記第２の利得要素は、ＪＦＥＴ、ＭＯＳＦＥＴ、および／またはＧａＡｓ ＦＥＴである請求項１１７に記載の装置。
【請求項１１９】
前記第１の利得要素および／または前記第２の利得要素はバイポーラ接合トランジスタ（ＢＪＴ）である請求項１１６に記載の装置。
【請求項１２０】
前記第１の利得要素および／または前記第２の利得要素はヘテロ接合バイポーラ接合トランジスタ（ＨＢＪＴ）である請求項１１９に記載の装置。
【請求項１２１】
前記第１の利得要素および／または前記第２の利得要素は真空管である請求項１１５に記載の装置。
【請求項１２２】
前記論理はさらに、前記読み取り率が増加したと判定し、前記増加した読み取り率に応答して、前記雑音フィルタをＯＮのままにする請求項１１５に記載の装置。
【請求項１２３】
前記論理はさらに、前記読み取り率が低下したと判定し、前記低下した読み取り率に応答して、前記雑音フィルタをＯＦＦにする請求項１１５に記載の装置。
【請求項１２４】
応答を有する利得要素と、
前記利得要素との組合せが、バーコードを表す第１のアナログ信号に関する所定の振幅に基づく利得信号に対する線形応答を生成する前記利得要素応答のマップと、
前記線形応答を前記第１のアナログ信号に適用して、第２のアナログ信号を生成する回路と、
前記第２のアナログ信号の少なくとも一部分の第１の周波数部分の振幅を測定し、前記第２のアナログ信号の少なくとも一部分の第２の周波数部分の振幅を測定する論理とを含む装置。
【請求項１２５】
前記利得要素はトランジスタである請求項１２４に記載の装置。
【請求項１２６】
前記利得要素はＦＥＴである請求項１２５に記載の装置。
【請求項１２７】
前記利得要素は、ＪＦＥＴ、ＭＯＳＦＥＴ、および／またはＧａＡｓ ＦＥＴである請求項１２６に記載の装置。
【請求項１２８】
前記利得要素はバイポーラ接合トランジスタ（ＢＪＴ）である請求項１２５に記載の装置。
【請求項１２９】
前記利得要素はヘテロ接合バイポーラ接合トランジスタ（ＨＢＪＴ）である請求項１２８に記載の装置。
【請求項１３０】
前記利得要素は真空管である請求項１２４に記載の装置。
【請求項１３１】
さらに、前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より低い請求項１２４に記載の装置。
【請求項１３２】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より高い請求項１２４に記載の装置。
【請求項１３３】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数の範囲内にある請求項１２４に記載の装置。
【請求項１３４】
前記論理は、前記アナログ信号の前記第２の周波数部分の前記振幅が、前記アナログ信号の第１の周波数部分の前記振幅未満であるとさらに判定する請求項１２４に記載の装置。
【請求項１３５】
前記論理は、前記アナログ信号に、前記アナログ信号の前記第１の周波数部分の前記振幅に基づいて第２の利得をさらに与える請求項１２４に記載の装置。
【請求項１３６】
前記論理は、前記アナログ信号の前記第１の周波数部分の前記振幅が、前記アナログ信号の前記第２の周波数部分の前記振幅とほぼ等しいとさらに判定する請求項１２４に記載の装置。
【請求項１３７】
応答を有する利得要素と、
前記利得要素との組合せが、バーコードを表す第１のアナログ信号に関する所定の振幅に基づく利得信号に対する線形応答を生成する前記利得要素応答のマップと、
前記線形応答を前記第１のアナログ信号に適用して、第２のアナログ信号を生成する回路と、
前記第２のアナログ信号の第１の周波数部分の振幅が、前記第２のアナログ信号の第２の周波数部分の振幅とほぼ等しいと判定し、雑音フィルタがＯＦＦであると判定し、読み取り率が所定の値未満であると判定し、前記読み取り率が前記所定の値未満であることに応答して、前記雑音フィルタをＯＮにする論理とを含む装置。
【請求項１３８】
前記利得要素はトランジスタである請求項１３７に記載の装置。
【請求項１３９】
前記利得要素はＦＥＴである請求項１３８に記載の装置。
【請求項１４０】
前記利得要素は、ＪＦＥＴ、ＭＯＳＦＥＴ、および／またはＧａＡｓ ＦＥＴである請求項１３９に記載の装置。
【請求項１４１】
前記利得要素はバイポーラ接合トランジスタ（ＢＪＴ）である請求項１３８に記載の装置。
【請求項１４２】
前記利得要素はヘテロ接合バイポーラ接合トランジスタ（ＨＢＪＴ）である請求項１４１に記載の装置。
【請求項１４３】
前記利得要素は真空管である請求項１３７に記載の装置。
【請求項１４４】
前記論理はさらに、前記読み取り率が増加したと判定し、前記増加した読み取り率に応答して、前記雑音フィルタをＯＮのままにする請求項１３７に記載の装置。
【請求項１４５】
前記論理はさらに、前記読み取り率が低下したと判定し、前記低下した読み取り率に応答して、前記雑音フィルタをＯＦＦにする請求項１３７に記載の装置。
【請求項１】
バーコードを表すアナログ信号に、前記アナログ信号に関する所定の振幅に基づいて利得を与えるステップと、
前記アナログ信号の第１の周波数部分の振幅を測定するステップと、
前記アナログ信号の第２の周波数部分の振幅を測定するステップを含む方法。
【請求項２】
前記第１の周波数部分内の周波数が、前記第２の周波数部分内の周波数より低いと判定するステップをさらに含む請求項１に記載の方法。
【請求項３】
前記第１の周波数部分内の周波数が、前記第２の周波数部分内の周波数より高いと判定するステップをさらに含む請求項１に記載の方法。
【請求項４】
前記第１の周波数部分内の周波数が、前記第２の周波数部分内の周波数の範囲内にあると判定するステップをさらに含む請求項１に記載の方法。
【請求項５】
前記アナログ信号の前記第２の周波数部分の前記振幅が、前記アナログ信号の第１の周波数部分の前記振幅未満であると判定するステップをさらに含む請求項１に記載の方法。
【請求項６】
前記アナログ信号に、前記アナログ信号の前記第１の周波数部分の前記振幅に基づいて第２の利得を与えるステップをさらに含む請求項５に記載の方法。
【請求項７】
前記アナログ信号に、前記アナログ信号の前記第２の周波数部分の前記振幅に基づいて第２の利得を与えるステップをさらに含む請求項５に記載の方法。
【請求項８】
前記アナログ信号の前記第１の周波数部分の前記振幅が前記アナログ信号の前記第２の周波数部分の前記振幅とほぼ等しいと判定するステップをさらに含む請求項１に記載の方法。
【請求項９】
前記アナログ信号に、前記アナログ信号に関する前記所定の振幅に基づいて第２の利得を与えるステップをさらに含む請求項８に記載の方法。
【請求項１０】
雑音フィルタがＯＦＦであると判定するステップと、
読み取り率が所定の値未満であると判定するステップと、
前記読み取り率が前記所定の値未満であることに応答して、前記雑音フィルタをＯＮにするステップとをさらに含む請求項８に記載の方法。
【請求項１１】
前記読み取り率が増加したと判定するステップと、
前記増加した読み取り率に応答して、前記雑音フィルタをＯＮのままにするステップとをさらに含む請求項１０に記載の方法。
【請求項１２】
前記読み取り率が低下したと判定するステップと、
前記低下した読み取り率に応答して、前記雑音フィルタをＯＦＦにするステップとをさらに含む請求項１０に記載の方法。
【請求項１３】
バーコードを表すアナログ信号に、前記アナログ信号に関する所定の振幅に基づいて第１の利得を与え、前記アナログ信号の第１の周波数部分の振幅を測定し、前記アナログ信号の第２の周波数部分の振幅を測定する論理を含む装置。
【請求項１４】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より高い請求項１３に記載の装置。
【請求項１５】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数の範囲内にある請求項１３に記載の装置。
【請求項１６】
前記論理は、前記アナログ信号の前記第２の周波数部分の前記振幅が、前記アナログ信号の第１の周波数部分の前記振幅未満であるとさらに判定する請求項１３に記載の装置。
【請求項１７】
さらに、前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より低い請求項１３に記載の装置。
【請求項１８】
前記論理は、前記アナログ信号に、前記アナログ信号の前記第１の周波数部分の前記振幅に基づいて第２の利得をさらに適用する請求項１７に記載の装置。
【請求項１９】
前記論理は、前記アナログ信号に、前記アナログ信号の前記第２の周波数部分の前記振幅に基づいて第２の利得をさらに与える請求項１７に記載の装置。
【請求項２０】
前記論理は、前記アナログ信号の前記第１の周波数部分の前記振幅が、前記アナログ信号の前記第２の周波数部分の前記振幅とほぼ等しいとさらに判定する請求項１３に記載の装置。
【請求項２１】
前記論理は、前記アナログ信号に、前記アナログ信号に関する前記所定の振幅に基づいて第２の利得をさらに与える請求項２０に記載の装置。
【請求項２２】
前記論理はさらに、雑音フィルタがＯＦＦであると判定し、読み取り率が所定の値未満であると判定し、前記読み取り率が前記所定の値未満であることに応答して、前記雑音フィルタをＯＮにする請求項２０に記載の装置。
【請求項２３】
前記論理は、前記読み取り率が増加したとさらに判定し、前記増加した読み取り率に応答して、前記雑音フィルタをＯＮのままにする請求項２２に記載の装置。
【請求項２４】
前記論理はさらに、前記読み取り率が低下したと判定し、前記低下した読み取り率に応答して、前記雑音フィルタをＯＦＦにする請求項２２に記載の装置。
【請求項２５】
第１の利得要素と第２の利得要素において、バーコードを表すアナログ信号に関する所定の振幅に基づく利得信号を受け取り、前記第１の利得要素を、前記第２の利得要素にマッチさせるステップと、
前記第１の利得要素および前記第２の利得要素を使用して、前記利得信号に対する線形応答を生成するステップと、
前記アナログ信号を、演算増幅器のプラス入力に印加するステップと、
前記利得信号に対する前記線形応答を、前記演算増幅器のマイナス入力に印加するステップとを含む方法。
【請求項２６】
前記利得信号を、前記第１の利得要素と前記第２の利得要素のゲートにおいて受け取る前に、バッファリングするステップをさらに含む請求項２５に記載の方法。
【請求項２７】
前記アナログ信号を、前記演算増幅器において受け取る前に濾波するステップをさらに含む請求項２５に記載の方法。
【請求項２８】
バーコードを表すアナログ信号の第１の周波数部分の振幅を表す第１の値を生成するステップと、
前記アナログ信号の第２の周波数部分の振幅を表す第２の値を生成するステップとを含む方法。
【請求項２９】
前記アナログ信号に、前記第１の値と／または前記第２の値に基づいて利得を与えるステップをさらに含む請求項２８に記載の方法。
【請求項３０】
前記第１の周波数部分内の周波数が、前記第２の周波数部分内の周波数より低いと判定するステップをさらに含む請求項２８に記載の方法。
【請求項３１】
前記第１の周波数部分内の周波数が、前記第２の周波数部分内の周波数より高いと判定するステップをさらに含む請求項２８に記載の方法。
【請求項３２】
前記第１の周波数部分内の前記周波数が、前記第２の周波数部分内の周波数の範囲内にあると判定するステップをさらに含む請求項２８に記載の方法。
【請求項３３】
バーコードを表すアナログ信号に関する所定の振幅に基づく利得信号を受け取る第１の利得要素と、
前記利得信号を受け取る、前記第１の利得要素にマッチした第２の利得要素であって、前記第１の利得要素と前記第２の利得要素の組合せは、前記利得信号に対する線形応答を生成する利得要素と、
前記利得信号に対する前記線形応答を与える回路とを含む装置。
【請求項３４】
前記利得信号を、前記第１の利得要素と前記第２の利得要素のゲートにおいて受け取る前に、バッファリングする論理をさらに含む請求項３３に記載の装置。
【請求項３５】
前記論理は、前記アナログ信号を、前記演算増幅器において受け取る前に、さらに濾波する請求項３３に記載の装置。
【請求項３６】
前記第１の利得要素と／または前記第２の利得要素はトランジスタである請求項３３に記載の装置。
【請求項３７】
前記第１の利得要素と／または前記第２の利得要素はＦＥＴである請求項３６に記載の装置。
【請求項３８】
前記第１の利得要素および／または前記第２の利得要素はＪＦＥＴ、ＭＯＳＦＥＴ、および／またはＧａＡｓ ＦＥＴである請求項３７に記載の装置。
【請求項３９】
前記第１の利得要素および／または前記第２の利得要素は、バイポーラ接合トランジスタ（ＢＪＴ）である請求項３６に記載の装置。
【請求項４０】
前記第１の利得要素および／または前記第２の利得要素は、ヘテロ接合バイポーラ接合トランジスタ（ＨＢＪＴ）である請求項３９に記載の装置。
【請求項４１】
前記第１の利得要素および／または前記第２の利得要素は、真空管である請求項３３に記載の装置。
【請求項４２】
バーコードを表すアナログ信号の第１の周波数部分を表す第１の値と、前記アナログ信号の第２の周波数部分を表す第２の値とを生成する変調伝達関数検出器と、
前記アナログ信号に対する前記第１の値、前記第２の値、および／または所定の振幅に基づいて利得信号を算出し、前記利得信号を利得制御回路に印加し、前記利得制御回路が、前記利得信号に対する線形応答である利得を前記アナログ信号に与えるプロセッサとを含む装置。
【請求項４３】
前記アナログ信号内の所定のレンジの周波数を通過させ、前記所定のレンジ外の周波数が通過するのを阻止するフィルタ回路をさらに含む請求項４２に記載の装置。
【請求項４４】
前記アナログ信号をデジタル化する論理をさらに含む請求項４２に記載の装置。
【請求項４５】
応答を有する利得要素において、バーコードを表すアナログ信号に関する所定の振幅に基づく利得信号を受け取るステップと、
前記利得要素応答のマップを使用して、前記利得信号に対する線形応答を生成するステップと、
前記アナログ信号を、演算増幅器のプラス入力に印加するステップと、
前記利得信号に対する前記線形応答を、前記演算増幅器のマイナス入力に印加するステップとを含む方法。
【請求項４６】
前記利得信号を、前記第１のトランジスタと前記第２のトランジスタのゲートにおいて受け取る前に、バッファリングするステップをさらに含む請求項４５に記載の方法。
【請求項４７】
前記アナログ信号を、前記演算増幅器において受け取る前に濾波するステップをさらに含む請求項４５に記載の方法。
【請求項４８】
バーコードを表す第１のアナログ信号に関する所定の振幅に基づく利得信号を受け取る、応答を有する利得要素と、
前記利得要素応答との組合せが、前記利得信号に対する線形応答を生成する前記利得要素応答のマップと、
前記線形応答を前記第１のアナログ信号に適用して、第２のアナログ信号を生成する回路とを含む装置。
【請求項４９】
前記利得信号を、前記第１の利得要素と前記第２の利得要素のゲートにおいて受け取る前に、バッファリングする論理をさらに含む請求項４８に記載の装置。
【請求項５０】
前記論理は、前記アナログ信号を、前記演算増幅器において受け取る前に、さらに濾波する請求項４８に記載の装置。
【請求項５１】
前記利得要素はトランジスタである請求項４８に記載の装置。
【請求項５２】
前記利得要素はＦＥＴである請求項５１に記載の装置。
【請求項５３】
前記利得要素は、ＪＦＥＴ、ＭＯＳＦＥＴ、および／またはＧａＡｓ ＦＥＴである請求項５２に記載の装置。
【請求項５４】
前記利得要素はＢＪＴである請求項５１に記載の装置。
【請求項５５】
前記第１の利得要素および／または前記第２の利得要素はＨＢＪＴである請求項５４に記載の装置。
【請求項５６】
前記第１の利得要素および／または前記第２の利得要素は真空管である請求項４８に記載の装置。
【請求項５７】
バーコードを表すアナログ信号の第１の周波数部分の振幅が、前記アナログ信号の第２の周波数部分の振幅とほぼ等しいと判定するステップと、
雑音フィルタがＯＦＦであると判定するステップと、
読み取り率が所定の値未満であると判定するステップと、
前記読み取り率が前記所定の値未満であることに応答して、前記雑音フィルタをＯＮにするステップとを含む方法。
【請求項５８】
前記読み取り率が増加したと判定するステップと、
前記増加した読み取り率に応答して、前記雑音フィルタをＯＮのままにするステップとをさらに含む請求項５７に記載の方法。
【請求項５９】
前記読み取り率が低下したと判定するステップと、
前記低下した読み取り率に応答して、前記雑音フィルタをＯＦＦにするステップとをさらに含む請求項５７に記載の方法。
【請求項６０】
バーコードを表すアナログ信号の第１の周波数部分の振幅が、前記アナログ信号の第２の周波数部分の振幅とほぼ等しいと判定し、雑音フィルタがＯＦＦであると判定し、読み取り率が所定の値未満であると判定し、前記読み取り率が前記所定の値未満であることに応答して、前記雑音フィルタをＯＮにする論理を含む装置。
【請求項６１】
さらに、前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より低い請求項６０に記載の装置。
【請求項６２】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より高い請求項６０に記載の装置。
【請求項６３】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数の範囲内にある請求項６０に記載の装置。
【請求項６４】
前記論理はさらに、前記読み取り率が増加したと判定し、前記増加した読み取り率に応答して、前記雑音フィルタをＯＮのままにする請求項６０に記載の装置。
【請求項６５】
前記論理はさらに、前記読み取り率が低下したと判定し、前記低下した読み取り率に応答して、前記雑音フィルタをＯＦＦにする請求項６０に記載の装置。
【請求項６６】
第１の利得要素と、前記第１の利得要素にマッチされて、バーコードを表す第１のアナログ信号に関する所定の振幅に基づく利得信号に対する線形応答を生成する第２の利得要素と、
前記線形応答を前記第１のアナログ信号に適用して、第２のアナログ信号を生成する回路と、
前記第２のアナログ信号の第１の周波数部分の振幅を測定し、前記第２のアナログ信号の第２の周波数部分の振幅を測定する回路と、
前記第１の周波数部分の前記振幅が、前記第２の周波数部分の前記振幅とほぼ等しいと判定して、雑音フィルタがＯＦＦであると判定し、読み取り率が所定の値未満であると判定し、前記読み取り率が前記所定の値未満であることに応答して、前記雑音フィルタをＯＮにする論理とを含む装置。
【請求項６７】
前記第１の利得要素および／または前記第２の利得要素はトランジスタである請求項６６に記載の装置。
【請求項６８】
前記第１の利得要素および／または前記第２の利得要素はＦＥＴである請求項６７に記載の装置。
【請求項６９】
前記第１の利得要素および／または前記第２の利得要素は、ＪＦＥＴ、ＭＯＳＦＥＴ、および／またはＧａＡｓ ＦＥＴである請求項６８に記載の装置。
【請求項７０】
前記第１の利得要素および／または前記第２の利得要素はバイポーラ接合トランジスタ（ＢＪＴ）である請求項６７に記載の装置。
【請求項７１】
前記第１の利得要素および／または前記第２の利得要素はヘテロ接合バイポーラ接合トランジスタ（ＨＢＪＴ）である請求項７０に記載の装置。
【請求項７２】
前記第１の利得要素および／または前記第２の利得要素は真空管である請求項６６に記載の装置。
【請求項７３】
さらに、前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より低い請求項６６に記載の装置。
【請求項７４】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より高い請求項６６に記載の装置。
【請求項７５】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数の範囲内にある請求項６６に記載の装置。
【請求項７６】
前記論理は、前記アナログ信号の前記第２の周波数部分の前記振幅が、前記アナログ信号の第１の周波数部分の前記振幅未満であるとさらに判定する請求項６６に記載の装置。
【請求項７７】
前記論理は、前記アナログ信号に、前記アナログ信号の前記第１の周波数部分の前記振幅に基づいて第２の利得をさらに与える請求項６６に記載の装置。
【請求項７８】
前記論理はさらに、前記読み取り率が増加したと判定し、前記増加した読み取り率に応答して、前記雑音フィルタをＯＮのままにする請求項６６に記載の装置。
【請求項７９】
前記論理はさらに、前記読み取り率が低下したと判定し、前記低下した読み取り率に応答して、前記雑音フィルタをＯＦＦにする請求項６６に記載の装置。
【請求項８０】
応答を有する利得要素と、
前記利得要素との組合せが、バーコードを表す第１のアナログ信号に関する所定の振幅に基づく利得信号に対する線形応答を生成する前記利得要素応答のマップと、
前記線形応答を前記第１のアナログ信号に適用して、第２のアナログ信号を生成する回路と、
前記第２のアナログ信号の第１の周波数部分の振幅を測定し、前記第２のアナログ信号の第２の周波数部分の振幅を測定する論理と、
前記第１の周波数部分の前記振幅が、前記第２の周波数部分の前記振幅とほぼ等しいと判定して、雑音フィルタがＯＦＦであると判定し、読み取り率が所定の値未満であると判定し、前記読み取り率が前記所定の値未満であることに応答して、前記雑音フィルタをＯＮにする論理とを含む装置。
【請求項８１】
前記利得要素はトランジスタである請求項８０に記載の装置。
【請求項８２】
前記利得要素はＦＥＴである請求項８１に記載の装置。
【請求項８３】
前記利得要素は、ＪＦＥＴ、ＭＯＳＦＥＴ、および／またはＧａＡｓ ＦＥＴである請求項８２に記載の装置。
【請求項８４】
前記利得要素は、バイポーラ接合トランジスタ（ＢＪＴ）である請求項８１に記載の装置。
【請求項８５】
前記利得要素はヘテロ接合バイポーラ接合トランジスタ（ＨＢＪＴ）である請求項８４に記載の装置。
【請求項８６】
前記利得要素は真空管である請求項８０に記載の装置。
【請求項８７】
さらに、前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より低い請求項８０に記載の装置。
【請求項８８】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より高い請求項８０に記載の装置。
【請求項８９】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数の範囲内にある請求項８０に記載の装置。
【請求項９０】
前記論理は、前記アナログ信号の前記第２の周波数部分の前記振幅が、前記アナログ信号の第１の周波数部分の前記振幅未満であるとさらに判定する請求項８０に記載の装置。
【請求項９１】
前記論理は、前記アナログ信号に、前記アナログ信号の前記第１の周波数部分の前記振幅に基づいて第２の利得をさらに与える請求項８０に記載の装置。
【請求項９２】
前記論理は、前記読み取り率が増加したとさらに判定し、前記増加した読み取り率に応答して、前記雑音フィルタをＯＮのままにする請求項８０に記載の装置。
【請求項９３】
前記論理はさらに、前記読み取り率が低下したと判定し、前記低下した読み取り率に応答して、前記雑音フィルタをＯＦＦにする請求項８０に記載の装置。
【請求項９４】
バーコードを表すアナログ信号に、前記アナログ信号に関する所定の振幅に基づいて第１の利得を与え、前記アナログ信号の第１の周波数部分の振幅を測定し、前記アナログ信号の第２の周波数部分の振幅を測定する論理と、
前記第１の周波数部分の前記振幅が、前記第２の周波数部分の前記振幅とほぼ等しいと判定して、雑音フィルタがＯＦＦであると判定し、読み取り率が所定の値未満であると判定し、前記読み取り率が前記所定の値未満であることに応答して、前記雑音フィルタをＯＮにする論理とを含む装置。
【請求項９５】
さらに、前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より低い請求項９４に記載の装置。
【請求項９６】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より高い請求項９４に記載の装置。
【請求項９７】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数の範囲内にある請求項９４に記載の装置。
【請求項９８】
前記論理は、前記アナログ信号の前記第２の周波数部分の前記振幅が、前記アナログ信号の第１の周波数部分の前記振幅未満であるとさらに判定する請求項９４に記載の装置。
【請求項９９】
前記論理は、前記アナログ信号に、前記アナログ信号の前記第１の周波数部分の前記振幅に基づいて第２の利得をさらに与える請求項９４に記載の装置。
【請求項１００】
前記論理はさらに、前記読み取り率が増加したと判定し、前記増加した読み取り率に応答して、前記雑音フィルタをＯＮのままにする請求項９４に記載の装置。
【請求項１０１】
前記論理はさらに、前記読み取り率が低下したと判定し、前記低下した読み取り率に応答して、前記雑音フィルタをＯＦＦにする請求項９４に記載の装置。
【請求項１０２】
第１の利得要素と、前記第１の利得要素にマッチされて、バーコードを表す第１のアナログ信号に関する所定の振幅に基づく利得信号に対する線形応答を生成する第２の利得要素と、
前記線形応答を前記第１のアナログ信号に適用して、第２のアナログ信号を生成する回路と、
前記第２のアナログ信号の少なくとも一部分の第１の周波数部分の振幅を測定し、前記第２のアナログ信号の少なくとも一部分の第２の周波数部分の振幅を測定する論理とを含む装置。
【請求項１０３】
前記第１の利得要素および／または前記第２の利得要素はトランジスタである請求項１０２に記載の装置。
【請求項１０４】
前記第１の利得要素および／または前記第２の利得要素はＦＥＴである請求項１０３に記載の装置。
【請求項１０５】
前記第１の利得要素および／または前記第２の利得要素は、ＪＦＥＴ、ＭＯＳＦＥＴ、および／またはＧａＡｓ ＦＥＴである請求項１０４に記載の装置。
【請求項１０６】
前記第１の利得要素および／または前記第２の利得要素はバイポーラ接合トランジスタ（ＢＪＴ）である請求項１０３に記載の装置。
【請求項１０７】
前記第１の利得要素および／または前記第２の利得要素はヘテロ接合バイポーラ接合トランジスタ（ＨＢＪＴ）である請求項１０６に記載の装置。
【請求項１０８】
前記第１の利得要素および／または前記第２の利得要素は真空管である請求項１０２に記載の装置。
【請求項１０９】
さらに、前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より低い請求項１０２に記載の装置。
【請求項１１０】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より高い請求項１０２に記載の装置。
【請求項１１１】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数の範囲内にある請求項１０２に記載の装置。
【請求項１１２】
前記論理は、前記アナログ信号の前記第２の周波数部分の前記振幅が、前記アナログ信号の第１の周波数部分の前記振幅未満であるとさらに判定する請求項１０２に記載の装置。
【請求項１１３】
前記論理は、前記アナログ信号に、前記アナログ信号の前記第１の周波数部分の前記振幅に基づいて第２の利得をさらに与える請求項１０２に記載の装置。
【請求項１１４】
前記論理は、前記アナログ信号の前記第１の周波数部分の前記振幅が、前記アナログ信号の前記第２の周波数部分の前記振幅とほぼ等しいとさらに判定する請求項１０２に記載の装置。
【請求項１１５】
第１の利得要素と、前記第１の利得要素にマッチされて、バーコードを表す第１のアナログ信号に関する所定の振幅に基づく利得信号に対する線形応答を生成する第２の利得要素と、
前記線形応答を前記第１のアナログ信号に適用して、第２のアナログ信号を生成する回路と、
前記第２のアナログ信号の第１の周波数部分の振幅が、前記第２のアナログ信号の第２の周波数部分の振幅とほぼ等しいと判定し、雑音フィルタがＯＦＦであると判定し、読み取り率が所定の値未満であると判定し、前記読み取り率が前記所定の値未満であることに応答して、前記雑音フィルタをＯＮにする論理とを含む装置。
【請求項１１６】
前記第１の利得要素および／または前記第２の利得要素は、トランジスタである請求項１１５に記載の装置。
【請求項１１７】
前記第１の利得要素および／または前記第２の利得要素はＦＥＴである請求項１１６に記載の装置。
【請求項１１８】
前記第１の利得要素および／または前記第２の利得要素は、ＪＦＥＴ、ＭＯＳＦＥＴ、および／またはＧａＡｓ ＦＥＴである請求項１１７に記載の装置。
【請求項１１９】
前記第１の利得要素および／または前記第２の利得要素はバイポーラ接合トランジスタ（ＢＪＴ）である請求項１１６に記載の装置。
【請求項１２０】
前記第１の利得要素および／または前記第２の利得要素はヘテロ接合バイポーラ接合トランジスタ（ＨＢＪＴ）である請求項１１９に記載の装置。
【請求項１２１】
前記第１の利得要素および／または前記第２の利得要素は真空管である請求項１１５に記載の装置。
【請求項１２２】
前記論理はさらに、前記読み取り率が増加したと判定し、前記増加した読み取り率に応答して、前記雑音フィルタをＯＮのままにする請求項１１５に記載の装置。
【請求項１２３】
前記論理はさらに、前記読み取り率が低下したと判定し、前記低下した読み取り率に応答して、前記雑音フィルタをＯＦＦにする請求項１１５に記載の装置。
【請求項１２４】
応答を有する利得要素と、
前記利得要素との組合せが、バーコードを表す第１のアナログ信号に関する所定の振幅に基づく利得信号に対する線形応答を生成する前記利得要素応答のマップと、
前記線形応答を前記第１のアナログ信号に適用して、第２のアナログ信号を生成する回路と、
前記第２のアナログ信号の少なくとも一部分の第１の周波数部分の振幅を測定し、前記第２のアナログ信号の少なくとも一部分の第２の周波数部分の振幅を測定する論理とを含む装置。
【請求項１２５】
前記利得要素はトランジスタである請求項１２４に記載の装置。
【請求項１２６】
前記利得要素はＦＥＴである請求項１２５に記載の装置。
【請求項１２７】
前記利得要素は、ＪＦＥＴ、ＭＯＳＦＥＴ、および／またはＧａＡｓ ＦＥＴである請求項１２６に記載の装置。
【請求項１２８】
前記利得要素はバイポーラ接合トランジスタ（ＢＪＴ）である請求項１２５に記載の装置。
【請求項１２９】
前記利得要素はヘテロ接合バイポーラ接合トランジスタ（ＨＢＪＴ）である請求項１２８に記載の装置。
【請求項１３０】
前記利得要素は真空管である請求項１２４に記載の装置。
【請求項１３１】
さらに、前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より低い請求項１２４に記載の装置。
【請求項１３２】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数より高い請求項１２４に記載の装置。
【請求項１３３】
前記第１の周波数部分内の周波数は、前記第２の周波数部分内の周波数の範囲内にある請求項１２４に記載の装置。
【請求項１３４】
前記論理は、前記アナログ信号の前記第２の周波数部分の前記振幅が、前記アナログ信号の第１の周波数部分の前記振幅未満であるとさらに判定する請求項１２４に記載の装置。
【請求項１３５】
前記論理は、前記アナログ信号に、前記アナログ信号の前記第１の周波数部分の前記振幅に基づいて第２の利得をさらに与える請求項１２４に記載の装置。
【請求項１３６】
前記論理は、前記アナログ信号の前記第１の周波数部分の前記振幅が、前記アナログ信号の前記第２の周波数部分の前記振幅とほぼ等しいとさらに判定する請求項１２４に記載の装置。
【請求項１３７】
応答を有する利得要素と、
前記利得要素との組合せが、バーコードを表す第１のアナログ信号に関する所定の振幅に基づく利得信号に対する線形応答を生成する前記利得要素応答のマップと、
前記線形応答を前記第１のアナログ信号に適用して、第２のアナログ信号を生成する回路と、
前記第２のアナログ信号の第１の周波数部分の振幅が、前記第２のアナログ信号の第２の周波数部分の振幅とほぼ等しいと判定し、雑音フィルタがＯＦＦであると判定し、読み取り率が所定の値未満であると判定し、前記読み取り率が前記所定の値未満であることに応答して、前記雑音フィルタをＯＮにする論理とを含む装置。
【請求項１３８】
前記利得要素はトランジスタである請求項１３７に記載の装置。
【請求項１３９】
前記利得要素はＦＥＴである請求項１３８に記載の装置。
【請求項１４０】
前記利得要素は、ＪＦＥＴ、ＭＯＳＦＥＴ、および／またはＧａＡｓ ＦＥＴである請求項１３９に記載の装置。
【請求項１４１】
前記利得要素はバイポーラ接合トランジスタ（ＢＪＴ）である請求項１３８に記載の装置。
【請求項１４２】
前記利得要素はヘテロ接合バイポーラ接合トランジスタ（ＨＢＪＴ）である請求項１４１に記載の装置。
【請求項１４３】
前記利得要素は真空管である請求項１３７に記載の装置。
【請求項１４４】
前記論理はさらに、前記読み取り率が増加したと判定し、前記増加した読み取り率に応答して、前記雑音フィルタをＯＮのままにする請求項１３７に記載の装置。
【請求項１４５】
前記論理はさらに、前記読み取り率が低下したと判定し、前記低下した読み取り率に応答して、前記雑音フィルタをＯＦＦにする請求項１３７に記載の装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公表番号】特表２００７−５３４０６２（Ｐ２００７−５３４０６２Ａ）
【公表日】平成１９年１１月２２日（２００７．１１．２２）
【国際特許分類】
【出願番号】特願２００７−５０８３８０（Ｐ２００７−５０８３８０）
【出願日】平成１７年４月４日（２００５．４．４）
【国際出願番号】ＰＣＴ／ＵＳ２００５／０１１２２６
【国際公開番号】ＷＯ２００５／１０６７６８
【国際公開日】平成１７年１１月１０日（２００５．１１．１０）
【出願人】（５０２４３５６８３）マイクロスキャン・システムズ・インコーポレーテッド (6)
【Ｆターム（参考）】
【公表日】平成１９年１１月２２日（２００７．１１．２２）
【国際特許分類】
【出願日】平成１７年４月４日（２００５．４．４）
【国際出願番号】ＰＣＴ／ＵＳ２００５／０１１２２６
【国際公開番号】ＷＯ２００５／１０６７６８
【国際公開日】平成１７年１１月１０日（２００５．１１．１０）
【出願人】（５０２４３５６８３）マイクロスキャン・システムズ・インコーポレーテッド (6)
【Ｆターム（参考）】
[ Back to top ]