薄膜トランジスタ及びその製造方法

【目的】薄膜トランジスタに於いて、ゲート電極とソース及びドレイン領域との重なりである寄生容量を小さくして、高速化及び高性能化及び特性の均一化を実現し、ゲート電極として低抵抗の金属を用い、配線層を同時に形成する事に依って、簡単なプロセスで配線の低抵抗化を図り、高集積化を可能にする。
【構成】基板上に半導体層を形成しゲート絶縁膜層を形成し、レジストを塗布、パターニングし、それをマスクとしてソース及びドレイン領域を形成した後、異方性の絶縁膜を形成し、レジストを除去しリフトオフを行った後、ソース及びドレイン領域の活性化を行い、その後ゲート電極及び配線層を同時に形成する。

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、絶縁基板上または導体基板上に形成され、液晶表示装置や半導体集積回路などへの応用が有効な、薄膜トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】図２（ａ）〜（ｃ）は、従来の技術により形成された薄膜トランジスタの１例を、製造工程ごとの素子断面図により説明した図である。まず、図２（ａ）に示すように基板２０１上に半導体層２０２を積層し、所望の形状にパターニングした後、熱酸化法によりゲート絶縁膜２０３を形成する。その後、不純物を含む半導体層２０４を積層、パターニングして、ゲート電極をなす部分を残し、それをマスクとして不純物イオン２０５の打ち込みを行って、ソース及びドレイン領域２０６とチャネル領域２０７を形成し、図２（ｂ）とする。ついで、層間絶縁膜２０８を積層、コンタクトホール２０９を開口した後、ソース及びドレイン電極端子２１０を形成して完成する。この状態が、図２（ｃ）である。
【０００３】また、図３には従来の技術により形成された薄膜トランジスタの別の１例を、製造工程ごとの素子断面図により説明してある。まず、図３（ａ）に示すように、基板３０１上に不純物を添加した半導体層を積層、パターニングして、ソース及びドレイン領域３０２とする。ついで、図３（ｂ）に示すように、半導体層を積層、パターニングして、チャネル領域３０３とし、ゲート絶縁膜３０４を積層した後、ゲート電極層を積層、所望の形状にパターニングしてゲート電極３０５とする。そして、層間絶縁膜３０６を積層、コンタクトホール３０７を開口して、ソース及びドレイン電極端子３０８を形成し、図３（ｃ）として、薄膜トランジスタが完成する。
【０００４】
【発明が解決しようとする課題】近年、液晶表示装置は半導体集積回路の発達にともなって、この様な薄膜トランジスタには、より高速化、高集積化、高性能化が求められている。高集積化を考えた場合、課題となるのが配線の低抵抗化である。先の図２に示した従来の技術により形成された薄膜トランジスタでは、ソース及びドレイン領域の形成にイオン打ち込み法を用いており、その後に不純物の活性化を行うプロセスがあるため、イオン打ち込みのマスクとしては、耐熱性の高い半導体薄膜を用いる事になる。しかし、ゲート電極に半導体薄膜を用いた場合、配線抵抗を下げるためには、配線層を別の材料で形成する事が必要になり、プロセスが複雑になる。逆にゲート電極と配線層を同時に形成すると、配線の抵抗が高くなり、高集積化が困難である。従って、ゲート電極及び配線層を抵抗の低い金属薄膜などで同時に形成することが望まれている。一方、図３に示した従来の技術で薄膜トランジスタを形成した場合、ゲート電極をマスクとして、イオン打ち込みを行っていないため、金属薄膜をゲート電極に用いる事ができる。しかしこの構造及び製造方法を用いた場合、ゲート電極とソース及びドレイン領域との重なりが寄生容量を形成する事になる。この寄生容量は、薄膜トランジスタの高速化及び高性能化の妨げとなる。また、マスクズレなどに依ってこの寄生容量がばらつくと、薄膜トランジスタの特性にもばらつきが生ずる。従って、薄膜トランジスタの高速化・高性能化及び均一性・再現性を実現するためには、この寄生容量を減らす必要がある。また、イオン打ち込み法を用いないでソース及びドレイン領域を形成した場合、ソース及びドレイン領域とチャネル部との接合欠陥に依って、リーク電流の増加もみられ、低消費電力化が困難である。従って、薄膜トランジスタの低消費電力化を実現するためには、ソース及びドレイン領域をイオン打ち込み法により形成する事が望まれている。
【０００５】本発明は、この様な薄膜トランジスタの構造及び製造方法の問題点を解決するもので、その目的とするところは、高速化・高集積化・高性能化及び低消費電力化が可能で、ばらつきの少ない薄膜トランジスタ及びその製造方法を提供するところにある。
【０００６】
【課題を解決するための手段】絶縁基板上あるいは導体基板上に、ソース及びドレイン領域とゲート絶縁膜とゲート電極とを形成する工程を含む、薄膜トランジスタの製造方法に於いて、半導体層とゲート絶縁膜層を積層する工程と、全面にレジストまたは薄膜層を積層し、パターニングした後、イオン打ち込み法に依ってソース及びドレイン領域を形成する工程と、ついで全面に絶縁膜層を積層する工程と、ついで前記レジストまたは薄膜層を除去する工程と、前記打ち込んだ不純物の活性化を行う工程と、ついでゲート電極を形成する工程とを含む事を特徴とする。
【０００７】
【作用】本発明の薄膜トランジスタの構造及び製造方法に依れば、ゲート電極とチャネル部の重なり部分は絶縁膜が１層であるが、ゲート電極とソース及びドレイン領域との重なりの部分は、絶縁膜が厚くなっているため、そこに形成される寄生容量は小さくなり、その寄生容量の影響は小さくなるため、薄膜トランジスタの高速化が可能になる。しかも、ソース及びドレイン領域をイオン注入法により形成しているため、ソース及びドレイン領域とチャネル領域との接合欠陥も少なく、リーク電流の低減化が図れる。また、ソース及びドレイン領域の活性化をゲート電極形成前に行うため、ゲート電極として熱に弱い金属を用いる事ができ、配線層を同時に形成する事により、配線層の低抵抗化が実現できる。
【０００８】
【実施例】本発明の実施例の１つを、図（ａ）〜（ｄ）までの、製造工程ごとの素子断面図を用いて、詳しく説明して行く。まず、図１（ａ）に示すように、基板１０１上に半導体層１０２を積層し、パターニングした後、ゲート絶縁膜１０３となる絶縁薄膜を積層する。今回の実施例には、基板１０１として絶縁基板を用いたが、導体基板や導体基板に絶縁膜を積層してから、上記の工程を行っても良い。また上記半導体層１０２の形成には、減圧ＣＶＤ法やプラズマＣＶＤ法により形成された半導体が用いられる。また前記ゲート絶縁膜１０３には、熱酸化法や熱窒化法または常圧ＣＶＤ法、減圧ＣＶＤ法、プラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、スパッタ法などに依って形成される、二酸化珪素膜や窒化珪素膜などが用いられる。ついで、全面にレジスト１０４を塗布しパターニングした後、これをマスクとして、不純物１０５をイオンインプランテーション法やイオンドーピング法などのイオン注入法により導入し、ソース及びドレイン領域１０６とチャネル領域１０７を形成し、図１（ｂ）とする。本実施例では、ソース及びドレイン領域１０６を形成する際のイオン打ち込みのマスクとして、レジストを用いたが、このかわりに、半導体膜や絶縁膜など、前記ゲート絶縁膜１０３とエッチングにおける選択比がとれる薄膜ならば、何を用いても良い。
【０００９】次に、スパッタ法や、ＥＣＲプラズマＣＶＤ法などの異方性を持つ装置により、全面に絶縁膜１０８を形成すると図１（ｃ）の様に、前記レジスト１０４の段差部で、被覆性が悪くなる。その後、前記レジスト１０４を除去すると、レジストの上の前記絶縁薄膜１０８も同時に除去される。
【００１０】その後、ソース及びドレイン領域の活性化を行い、導体薄膜を積層、パターニングして、ゲート電極１０９を形成する。この状態が図１（ｄ）である。前記ソース及びドレイン領域の活性化には、熱アニール法やレーザーアニール法、またはランプアニール法などが用いられる。また、前記ゲート電極には、ＣｒやＡｌなどの低抵抗の金属薄膜が、スパッタ法などにより形成され、使用される。
【００１１】その後、層間絶縁膜１１０を積層し、コンタクトホール１１１を開口した後、ソース及びドレイン電極端子１１２を形成し、図１（ｅ）として薄膜トランジスタが完成する。前記層間絶縁膜１１０には、前記ゲート絶縁膜１０３と同様の膜が同様の方法で形成され、使用されるほか、ポリイミド等の有機薄膜が用いられる事もある。
【００１２】この様にして形成された薄膜トランジスタの構造に依れば、ゲート電極とチャネル部との重なり部分は、ゲート絶縁膜だけであるため、ゲート電圧が有効に印可され、一方寄生容量となるゲート電極とソース及びドレイン領域との重なり部分は、厚い絶縁膜があるため寄生容量を小さくできる。また、ソース及びドレイン領域をイオン打ち込み法により形成しているため、ソース及びドレイン領域とチャネル領域との接合欠陥が少なく、リーク電流の低減が図れる。またソース及びドレイン領域の活性化を、ゲート電極形成前に行っているため、ゲート電極として、金属薄膜を用いる事ができ、配線層も同時に形成する事により、プロセスの簡略化と配線抵抗の低抵抗化が同時に実現できる。
【００１３】
【発明の効果】以上、製造工程ごとに簡単に説明した方法により形成された薄膜トランジスタの構造に依れば、以下の数多くの効果が得られる。
【００１４】１）．ゲート電極とソース及びドレイン領域との重なり部分の絶縁膜の膜厚が厚いため、寄生容量を小さくする事ができ、高速化が可能である。
【００１５】２）．ゲート電極とソース及びドレイン領域との重なり部分の絶縁膜の膜厚が厚いため、寄生容量を小さくする事ができ、マスクズレにより生じるばらつきを小さくする事ができた。
【００１６】３）．ソース及びドレイン領域の活性化をゲート電極形成前に行っているため、ゲート電極として低抵抗の金属を用いることが可能であり、配線層を同時に形成する事により、簡単なプロセスで配線層の低抵抗化がはかれる。
【００１７】４）．ソース及びドレイン領域をイオン打ち込み法により形成するため、ソース及びドレイン領域とチャネル部との接合欠陥が少なく、リーク電流が小さいため、低消費電力化が可能である。
【図面の簡単な説明】
【図１】（ａ）〜（ｅ）本発明の薄膜トランジスタの、実施例に示した製造工程ごとの素子断面図。
【図２】（ａ）〜（ｃ）従来の技術における薄膜トランジスタの製造工程ごとの素子断面図。
【図３】（ａ）〜（ｃ）従来の技術における薄膜トランジスタの製造工程ごとの素子断面図。
【符号の説明】
１０１，２０１，３０１・・・基板
１０２，２０２・・・半導体層
１０３，２０３，３０４・・・ゲート絶縁膜
１０４，・・・レジスト
１０５，２０５・・・不純物
１０６，２０６，３０２・・・ソース及びドレイン領域
１０７，２０７，３０３・・・チャネル領域
１０８・・・絶縁膜
１０９，２０４，３０５・・・ゲート電極
１１０，２０８，３０６・・・層間絶縁膜
１１１，２０９，３０７・・・コンタクトホール
１１２，２１０，３０８・・・ソース及びドレイン電極

【特許請求の範囲】
【請求項１】絶縁基板上あるいは導体基板上に形成され、ソース及びドレイン領域とゲート絶縁膜とゲート電極とを具備する薄膜トランジスタに於いて、ゲート電極とソース及びドレイン領域との間に、ゲート絶縁膜より厚い絶縁膜を有し、かつゲート電極が金属薄膜で形成されている事を特徴とする薄膜トランジスタ。
【請求項２】絶縁基板上あるいは導体基板上に、ソース及びドレイン領域とゲート絶縁膜とゲート電極とを形成する工程を含む、薄膜トランジスタの製造方法に於いて、半導体層とゲート絶縁膜層を積層する工程と、全面にレジストまたは薄膜層を積層し、パターニングした後、イオン打ち込み法に依ってソース及びドレイン領域を形成する工程と、ついで全面に絶縁膜層を積層する工程と、ついで前記レジストまたは薄膜層を除去する工程と、前記打ち込んだ不純物を活性化する工程と、ついでゲート電極を形成する工程とを含む事を特徴とする薄膜トランジスタの製造方法。

【図１】