表示装置
【課題】ＴＦＴの閾値電圧がシフトしても、駆動回路の高い信頼性を確保することができる表示装置を提供する。
【解決手段】出力回路と、順方向バイアスの電圧または逆方向バイアスの電圧のいずれか一方を順に選択する閾値制御回路と、選択された順方向バイアスの電圧または逆方向バイアスの電圧のいずれか一方を、出力回路が有するトランジスタのゲートに与える電源制御回路とを有し、トランジスタのゲートに逆方向バイアスの電圧が印加される時間は、トランジスタのゲートに順方向バイアスの電圧が印加される時間によって一意的に決まる。
【解決手段】出力回路と、順方向バイアスの電圧または逆方向バイアスの電圧のいずれか一方を順に選択する閾値制御回路と、選択された順方向バイアスの電圧または逆方向バイアスの電圧のいずれか一方を、出力回路が有するトランジスタのゲートに与える電源制御回路とを有し、トランジスタのゲートに逆方向バイアスの電圧が印加される時間は、トランジスタのゲートに順方向バイアスの電圧が印加される時間によって一意的に決まる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタを用いた表示装置に関する。
【背景技術】
【０００２】
安価なガラス基板を用いて形成される表示装置は、解像度が高くなるにつれて、実装に用いられる画素部周辺の領域（額縁領域）の基板に占める割合が増大し、小型化が妨げられる傾向がある。そのため、単結晶の半導体基板を用いて形成された駆動回路をガラス基板に実装する方式には限界があると考えられており、駆動回路を画素部と同じガラス基板上に一体形成する技術、所謂システムオンパネル化が重要視されている。システムオンパネルの実現により、駆動回路と画素部とを接続するためのピン数を削減し、半導体基板の駆動回路をガラス基板に実装する際に問題となっていた、駆動回路と画素部の接続不良に起因する歩留まりの低下、ピンを用いた接続箇所における機械的強度の低さなどを、回避することが可能となる。さらに表示装置の小型化のみならず、組立工程や検査工程の削減によるコストダウンも、システムオンパネルの実現により可能になる。
【０００３】
上記表示装置が有する駆動回路の代表的なものとして、走査線駆動回路と信号線駆動回路とがある。走査線駆動回路により、複数の画素が１ラインごと、場合によっては複数ラインごとに選択される。そして信号線駆動回路により、該選択されたラインが有する画素へのビデオ信号の入力が制御される。
【０００４】
信号線駆動回路と走査線駆動回路のうち、走査線駆動回路は信号線駆動回路に比べると駆動周波数を低く抑えることができるため、比較的ガラス基板上に形成しやすいと言える。下記の非特許文献１には、アモルファスの半導体を用いたトランジスタで、走査線駆動回路と画素部とをガラス基板上に形成する技術について記載されている。
【非特許文献１】ＹｏｎｇＳｏｏｎ Ｌｅｅ、外７名、ＳＩＤ ０６ ＤＩＧＥＳＴ、１６．２（ｐ．１０８３−ｐ．１０８６）（２００６）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、アモルファス半導体または多結晶半導体を用いた薄膜トランジスタ（ＴＦＴ）は、電流の供給能力が単結晶のトランジスタに比べて低い。そのため、駆動回路に用いられるＴＦＴのオン電流を高くするために、酸化珪素よりも誘電率の高い窒化珪素膜、窒化酸化珪素膜などの絶縁膜を、該ＴＦＴのゲート絶縁膜として採用することがある。
【０００６】
しかし、窒素を含むゲート絶縁膜を用いた薄膜トランジスタは、ゲートに印加される電圧の絶対値が大きいほど、またオンの状態の時間（駆動時間）が長いほど、その閾値電圧が大きくシフトしやすい。これはゲートに電圧が印加されると、ゲート絶縁膜に電荷がトラップされるためである。特にアモルファス半導体を用いた薄膜トランジスタの場合、窒素を含む絶縁膜をゲート絶縁膜に用いる場合が多いため、電荷のトラップによる閾値電圧のシフトは大きな問題である。
【０００７】
図１８（Ａ）に、走査線駆動回路に用いられる、走査線への電圧の入力を制御するための出力回路の一般的な構成を示す。図１８（Ａ）に示す出力回路は、直列に接続されたｎ型のトランジスタ３００１及びｎ型のトランジスタ３００２を有する。そしてトランジスタ３００１のソースまたはドレインのいずれか一方にはクロック信号ＧＣＬＫの電圧が与えられ、トランジスタ３００２のソースには電源電圧ＶＳＳが与えられる。トランジスタ３００１のゲートには電圧Ｖｉｎ１が、またトランジスタ３００２のゲートには電圧Ｖｉｎ２が与えられる。また、トランジスタ３００１のソースとドレインの他方と、トランジスタ３００２のドレインとが接続されているノードの電圧Ｖｏｕｔは、走査線に与えられる。
【０００８】
図１８（Ａ）に示した出力回路において、入力される電圧及び出力される電圧のタイミングチャートを、図１８（Ｂ）に示す。図１８（Ｂ）に示すように、クロック信号ＧＣＬＫが有するハイレベルのパルスの一つが出現する期間と、その前後においてのみ、電圧Ｖｉｎ１はハイレベルとなる。Ｖｉｎ１がハイレベルになるとトランジスタ３００１はオンになり、それ以外のＶｉｎ１がローレベルのときトランジスタ３００１はオフになる。
【０００９】
一方、クロック信号ＧＣＬＫが有するハイレベルのパルスの一つが出現する期間と、その前後においてのみ、電圧Ｖｉｎ２はローレベルとなる。Ｖｉｎ２がローレベルになるとトランジスタ３００２はオフになり、それ以外のＶｉｎ２がハイレベルのときトランジスタ３００２はオンになる。トランジスタ３００１がオン、トランジスタ３００２がオフの期間において、クロック信号ＧＣＬＫが有するハイレベルのパルスがサンプリングされ、電圧Ｖｏｕｔとして出力される。そしてサンプリングされたパルスにより、走査線の選択が行われる。
【００１０】
上記構成を有する出力回路では、走査線が選択されていない期間においてトランジスタ３００２はオンの状態を維持している。しかるに走査線が選択されていない期間は、走査線が選択されている期間に比べて圧倒的に長い。そのため、トランジスタ３００２は、トランジスタ３００１に比べて駆動時間が長く、ゲート絶縁膜における電荷のトラップによりその閾値電圧がシフトしやすい。そして、閾値電圧が大きくシフトするとトランジスタ３００２は正常に動作しなくなるため、ゲート絶縁膜における電荷のトラップは走査線駆動回路の寿命を縮める一因となっている。
【００１１】
本発明は上記問題に鑑み、ＴＦＴの閾値電圧がシフトしても、駆動回路の高い信頼性を確保することができる表示装置の提供を課題とする。
【課題を解決するための手段】
【００１２】
本発明者らは、トランジスタのゲートに正の電圧を印加し続けると、該トランジスタの閾値電圧が正の方向にシフトし、逆に負の電圧を印加し続けると、該トランジスタの閾値電圧が負の方向にシフトすることに着目した。そして、出力回路のトランジスタの閾値電圧がシフトしても、逆の極性を有する電圧をゲートに印加することで、閾値電圧を逆の方向にシフトさせて補正する表示装置を発案した。
【００１３】
本発明の表示装置は、出力回路が有するトランジスタのゲートに、該トランジスタのソースの電位を基準として、順方向バイアスの電圧または逆方向バイアスの電圧を与えることができる電源制御回路と、該トランジスタの閾値電圧を補正するべく、該トランジスタのゲートにソースの電位を基準として逆方向バイアスの電圧を与えるように電源制御回路を制御する閾値制御回路と、を有する。
【００１４】
閾値制御回路は、トランジスタの駆動時間に従って、該トランジスタのゲートに逆方向バイアスの電圧を印加する時間を制御することもできる。具体的に閾値制御回路は、トランジスタのゲートに順方向バイアスの電圧が印加された時間（駆動時間）ｔから、閾値電圧の変化量ΔＶｔｈを予測する。そして該変化量ΔＶｔｈから、閾値電圧をΔＶｔｈだけ逆方向に変化させるために必要な、逆方向バイアスの電圧をゲートに印加する時間ｔ’を算出する。そして算出された時間ｔ’だけ、トランジスタのゲートに逆方向バイアスの電圧が印加されるよう、電源制御回路を制御する。
【００１５】
そして、閾値制御回路における閾値電圧の変化量ΔＶｔｈの予測は、駆動時間ｔに対する変化量ΔＶｔｈの推移のデータを予めメモリに記憶しておき、該データを参照することで行うことができる。また同様に、逆方向バイアスの電圧を印加する時間ｔ’の算出は、逆方向バイアスの電圧を印加する時間に対する閾値電圧の変化量ΔＶｔｈの推移のデータを予めメモリに記憶しておき、該データを参照することで行うことができる。
【００１６】
或いは、上記２つのデータから、駆動時間ｔに対する逆方向バイアスの電圧を印加する時間ｔ’のデータを定め、予めメモリに記憶しておいても良い。
【００１７】
また、表示装置の電源を切ることで電力の供給が途絶えても、電源を再び入れたときに継続して駆動時間を計測できるように、計測された駆動時間をメモリに記憶しておいても良い。
【００１８】
また、出力回路を具備する走査線駆動回路は、表示装置の画素部に対して複数、具体的には画素を駆動するための走査線の両側にあたる２カ所に配置してもよい。そして一方の出力回路が画素に画像を表示するための動作を行い、他方の出力回路が逆方向バイアスの電圧が印加されるよう動作させることで、画素部での画像の表示を中断することなくトランジスタの閾値電圧の補正を行うことができる。
【００１９】
なお、逆方向バイアスの電圧による閾値電圧の補正は、画素部に画像を表示する期間以外であれば、いつでも行うことができる。例えば、表示装置の電源を投入した後、実際に画像を表示するまでの期間に行うこともできるし、画像を表示している途中でも適宜表示を一時中断して行うこともできる。
【発明の効果】
【００２０】
本発明では、駆動回路に用いられるトランジスタの閾値電圧がシフトしても、該トランジスタのゲートに逆方向バイアスの電圧を印加することで、シフトした閾値電圧を元に戻すことができる。よって駆動回路、延いては表示装置の信頼性を高めることができる。特にアモルファス半導体膜を用いた薄膜トランジスタでは、オン電流を確保するために、ゲート絶縁膜に誘電率が酸化珪素より高い窒化珪素または窒化酸化珪素を用いる場合が多い。誘電率が高い窒化珪素または窒化酸化珪素を用いると電荷がトラップされやすく、そのことが閾値電圧のシフトにつながっていたが、本発明の構成により薄膜トランジスタの閾値電圧を補正し、表示装置の信頼性を高めることができる。
【００２１】
また本発明では、出力回路を具備する走査線駆動回路を表示装置の画素部に対して複数、具体的には画素を駆動する走査線の両側にあたる２カ所に配置することにより、画素部での画像の表示を中断することなくトランジスタの閾値電圧を補正し、表示装置の信頼性を高めることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
【００２３】
図１を用いて、本発明の表示装置の構成について説明する。図１（Ａ）は本発明の表示装置のブロック図である。本発明の表示装置は、閾値制御回路１０１と、電源制御回路１０２と、出力回路１０３とを有している。図１（Ａ）に示す本発明の表示装置は、さらに出力回路１０３を有するシフトレジスタ１０４、シフトレジスタ１０４を有する走査線駆動回路１０５、画素部１０６が示されている。上記構成に加え、本発明の表示装置は、信号線駆動回路を有していても良い。
【００２４】
画素部１０６には複数の画素が設けられており、走査線駆動回路１０５によって該画素がラインごとに選択される。信号線駆動回路は、走査線駆動回路１０５によって選択されたラインの画素への、ビデオ信号の入力を制御する。
【００２５】
シフトレジスタ１０４は入力されたクロック信号ＧＣＬＫ、スタートパルス信号ＧＳＰを用いて、ラインの選択を行う。具体的にはクロック信号ＧＣＬＫ及びスタートパルス信号ＧＳＰに従って出力回路１０３のスイッチングを制御することで、クロック信号ＧＣＬＫのパルスをサンプリングし、走査線に供給する。
【００２６】
画素において、ｎ型のトランジスタがスイッチング素子として用いられている場合は、パルスが有するハイレベルの電圧ＶＤＤが走査線に供給されると、該トランジスタがオンになり、該走査線を有するラインの画素が選択の状態となる。またローレベルの電圧ＶＳＳが走査線に供給されると該トランジスタがオフになり、該走査線を有するラインの画素は非選択の状態となる。
【００２７】
逆に画素において、ｐ型のトランジスタがスイッチング素子として用いられている場合は、パルスが有するローレベルの電圧ＶＳＳが走査線に供給されると該トランジスタがオンになり、該走査線を有するラインの画素が選択の状態となる。またハイレベルの電圧ＶＤＤが走査線に供給されると該トランジスタがオフになり、該走査線を有するラインの画素は非選択の状態となる。
【００２８】
次に、画素においてｎ型のトランジスタがスイッチング素子として用いられている場合を例に挙げ、閾値制御回路１０１、電源制御回路１０２、出力回路１０３、シフトレジスタ１０４の構成及びその動作について、図１（Ｂ）に示すブロック図を用いて説明する。
【００２９】
出力回路１０３は少なくとも２つのスイッチング素子を有する。具体的に図１（Ｂ）に示す出力回路１０３は、ｎ型のトランジスタ１０７と、ｎ型のトランジスタ１０８とをスイッチング素子として用いる。なお図１（Ｂ）ではトランジスタ１０７及びトランジスタ１０８が共にｎ型である場合を例示しているが、本発明はこの構成に限定されない。トランジスタ１０７及びトランジスタ１０８が共にｐ型であっても良い。
【００３０】
トランジスタ１０７とトランジスタ１０８は直列に接続されている。そして画素部１０６に画像を表示する期間では、トランジスタ１０７のソースまたはドレインのいずれか一方にはクロック信号ＧＣＬＫの電圧が与えられ、他方は走査線に接続されている。またトランジスタ１０８のソースには電圧ＶＳＳが与えられ、ドレインは走査線に接続されている。従って、トランジスタ１０７によりクロック信号ＧＣＬＫのサンプリングが行われ、トランジスタ１０８により電圧ＶＳＳの走査線への供給が制御される。
【００３１】
電源制御回路１０２は、ハイレベルの電圧ＶＣＣと、ローレベルの電圧ＶＥＥのいずれかを、シフトレジスタ１０４に与えることが出来る。閾値制御回路１０１は、電圧ＶＣＣと電圧ＶＥＥのどちらかを選択し、選択した電圧がシフトレジスタ１０４に与えられるよう電源制御回路１０２を制御する。
【００３２】
画素部１０６に画像を表示する期間では、閾値制御回路１０１は、電圧ＶＣＣがシフトレジスタ１０４に与えられるよう電源制御回路１０２を制御する。なお電圧ＶＣＣは電圧ＶＤＤよりも低いものとする。そしてトランジスタ１０８は、順方向バイアスの電圧である電圧ＶＣＣがゲートに与えられることで、オンになる。トランジスタ１０８がオンになると、走査線に電圧ＶＳＳが与えられ、画素のスイッチング素子として機能するトランジスタがオフになり、該走査線を有するラインの画素は非選択の状態になる。一方、画素部１０６に画像を表示する期間では、トランジスタ１０７は、電圧ＶＤＤがゲートに与えられるとオン、電圧ＶＳＳがゲートに与えられるとオフ、というようにスイッチングを行う。そしてトランジスタ１０７がオンの時はトランジスタ１０８をオフ、トランジスタ１０７がオフの時はトランジスタ１０８をオンとする。
【００３３】
なおトランジスタ１０８は、そのゲートにハイレベルの電圧ＶＣＣが与えられる期間が長くなると、閾値電圧が正の方向にシフトする。よって本発明の表示装置では、トランジスタ１０８の閾値電圧を補正する期間を設ける。
【００３４】
トランジスタ１０８の閾値電圧を補正する期間では、閾値制御回路１０１は、逆方向バイアスの電圧ＶＥＥがシフトレジスタ１０４に与えられるよう電源制御回路１０２を制御する。電圧ＶＥＥは電圧ＶＳＳよりも低いものとする。そしてトランジスタ１０８は、逆方向バイアスの電圧である電圧ＶＥＥがゲートに与えられることで、閾値電圧が負の方向にシフトする。負の方向において閾値電圧をどの程度変化させるのかは、画像を表示する期間における正の方向の閾値電圧の変化量に従って決めればよい。
【００３５】
正の方向における閾値電圧の変化量は、トランジスタ１０８のゲートに順方向バイアスの電圧ＶＣＣが与えられる時間（駆動時間）で予測することが出来る。また負の方向における閾値電圧の変化量は、トランジスタ１０８のゲートに逆方向バイアスの電圧ＶＥＥが与えられる時間で予測することが出来る。よって、トランジスタ１０８のゲートに順方向バイアスの電圧ＶＣＣが与えられる時間に従って、トランジスタ１０８のゲートに逆方向バイアスの電圧ＶＥＥを与える時間を決めることが出来る。
【００３６】
閾値電圧の補正は、画素部１０６に画像を表示する期間以外であれば、いつでも行うことができる。例えば、表示装置の電源を投入した後、実際に画像を表示するまでの期間に行うこともできるし、画像を表示している途中でも適宜表示を一時中断して、上記補正を行うこともできる。
【００３７】
走査線が選択されていない期間は選択されている期間に比べて圧倒的に長いため、トランジスタ１０７の駆動時間よりもトランジスタ１０８の駆動時間の方が圧倒的に長くなり、その閾値電圧の変化量は大きくなる。しかし本発明では、トランジスタ１０８のゲートに逆方向バイアスの電圧を与えることで、その閾値電圧を補正することが出来る。よって走査線駆動回路１０５、延いては表示装置の信頼性を高めることができる。特にアモルファス半導体膜を用いた薄膜トランジスタでは、オン電流を確保するために、ゲート絶縁膜に誘電率が酸化珪素より高い窒化珪素または窒化酸化珪素を用いる場合が多い。誘電率が高い窒化珪素または窒化酸化珪素を用いると電荷がトラップされやすく、そのことが閾値電圧のシフトにつながっていたが、本発明の構成によりトランジスタ１０８の閾値電圧を補正し、表示装置の信頼性を高めることができる。
【００３８】
本実施の形態では、ｎ型のトランジスタが画素及び出力回路１０３のスイッチング素子として用いられている場合を例示して説明し、トランジスタ１０８の閾値電圧を補正する構成について説明した。逆に、ｐ型のトランジスタが画素及び出力回路１０３のスイッチング素子として用いられている場合について考察する。この場合、トランジスタ１０７のソースまたはドレインのいずれか一方にクロック信号ＧＣＬＫの電圧が与えられ、他方は走査線に接続される。またトランジスタ１０８のソースには電圧ＶＤＤが与えられ、ドレインは走査線に接続される。従って、トランジスタ１０８により電圧ＶＤＤの走査線への供給が制御され、トランジスタ１０７によりクロック信号ＧＣＬＫのサンプリングが行われる。そして画素のトランジスタをオフにするには、出力回路１０３においてトランジスタ１０８をオンにして、ハイレベルの電圧ＶＤＤを走査線に与えなくてはならない。よって、トランジスタ１０８の方がトランジスタ１０７よりも圧倒的に駆動時間が長くなるため、トランジスタ１０８の閾値電圧を補正するべく、トランジスタ１０８のゲートにハイレベルの逆方向バイアスの電圧を与えるようにする。
【００３９】
また本実施の形態では、トランジスタ１０７及びトランジスタ１０８が同じ極性を有する出力回路１０３の構成について説明しているが、本発明はこの構成に限定されない。トランジスタ１０７及びトランジスタ１０８が異なる極性を有していても良い。この場合、ｐ型ならソースに電圧ＶＤＤ、ｎ型ならソースに電圧ＶＳＳが与えられるのが望ましいので、トランジスタ１０７をｐ型、トランジスタ１０８をｎ型にすると良い。
【００４０】
また本実施の形態では、トランジスタ１０７、トランジスタ１０８が、それぞれゲートを１つ有するシングルゲート構造である場合について示したが、本発明はこの構成に限定されない。互いに電気的に接続された複数のゲートを有するマルチゲート構造のトランジスタであっても良い。
【００４１】
（実施の形態２）
本実施の形態では、本発明の表示装置が有する、閾値制御回路のより具体的な構成の一例について説明する。図２に示す閾値制御回路２００は、コントローラ２０１と、演算回路２０２と、計測回路２０３と、メモリ２０４と、メモリ２０５とを有している。
【００４２】
またシフトレジスタ２２０が有する出力回路２２１は、直列に接続されているトランジスタ２２３と、トランジスタ２２４とを有している。そして画素部に画像を表示する期間では、トランジスタ２２３のソースまたはドレインのいずれか一方にはクロック信号ＧＣＬＫの電圧が与えられ、他方は走査線に接続されている。またトランジスタ２２４のソースには電圧ＶＳＳが与えられ、ドレインは走査線に接続されている。従って、トランジスタ２２３によりクロック信号ＧＣＬＫのサンプリングが行われ、トランジスタ２２４により電圧ＶＳＳの走査線への供給が制御される。
【００４３】
次に本実施の形態の、表示装置の動作について説明する。まず画素部に画像を表示する期間において、コントローラ２０１は、出力回路２２１に順方向バイアスの電圧（ここでは電圧ＶＣＣ）を与えるように、電源制御回路２１０を制御する。画像を表示する期間は、コントローラ２０１に入力される水平同期信号（Ｈｓｙｎｃ）と、垂直同期信号（Ｖｓｙｎｃ）によって判別することが可能である。順方向バイアスの電圧ＶＣＣがゲートに与えられると、トランジスタ２２４はオンになり、電圧ＶＳＳが走査線に与えられる。そして、時間の経過と共に、トランジスタ２２４の閾値電圧は、正の方向にシフトする。
【００４４】
なお画像を表示する期間では、トランジスタ２２４のゲートに順方向バイアスの電圧ＶＣＣが印加される時間ｔを計測するよう、コントローラ２０１が計測回路２０３を制御する。計測回路２０３は、カウンタなどの計数回路を用いて形成することが出来る。そして計測された時間ｔは、メモリ２０４に記憶される。メモリ２０４は不揮発性メモリを用いるのが望ましい。ただし、電源用の電圧をメモリ２０４に常に供給することでデータを保存することが出来るのであれば、揮発性メモリであっても良い。メモリ２０４として、例えばＳＲＡＭ、ＤＲＡＭ、フラッシュメモリ、ＥＥＰＲＯＭ、ＦｅＲＡＭなどを用いることができる。メモリ２０４に順方向バイアスの電圧が印加される時間ｔを記憶しておくことで、表示装置の電源を切ってから電源を再投入した後において、電源を切る前の時間ｔに、電源投入後の時間を加算することができる。
【００４５】
次に、トランジスタ２２４の閾値電圧を補正する期間において、コントローラ２０１は、出力回路２２１に逆方向バイアスの電圧（ここでは電圧ＶＥＥ）を与えるように、電源制御回路２１０を制御する。電圧ＶＥＥがゲートに与えられると、トランジスタ２２４はオフになり、時間の経過と共にその閾値電圧が負の方向にシフトする。
【００４６】
なおメモリ２０５には、時間ｔから、トランジスタ２２４の閾値電圧を補正するための時間ｔ’を一意的に算出するためのデータが記憶されている。本実施の形態では、時間ｔに対する、トランジスタ２２４の閾値電圧の値もしくは変化量を示す第１のデータと、時間ｔ’に対する、トランジスタ２２４の閾値電圧の値もしくは変化量を示す第２のデータとが記憶されている場合を例に挙げて説明する。
【００４７】
図３（Ａ）は、順方向バイアスの電圧をゲートに印加する時間ｔに対する、閾値電圧Ｖｔｈの値を示す第１のデータの一例である。図３（Ａ）において、順方向バイアスの電圧を印加する前、すなわち時間０のときの閾値電圧は、Ｖｔｈ（０）である。また図３（Ａ）において、時間ｔ＝ｔａとなったときの閾値電圧は、Ｖｔｈ（ｔａ）である。
【００４８】
また図３（Ｂ）は、逆方向バイアスの電圧をゲートに印加する時間ｔ’に対する、閾値電圧Ｖｔｈの値を示す第２のデータの一例である。図３（Ｂ）では、時間ｔｂのときに閾値電圧がＶｔｈ（ｔａ）であり、時間ｔｃのときに閾値電圧がＶｔｈ（０）である。よって、閾値電圧をＶｔｈ（ｔａ）からＶｔｈ（０）に戻すには、逆方向バイアスの電圧を時間ｔ’＝ｔｃ−ｔｂだけ印加すれば良いことが分かる。
【００４９】
コントローラ２０１は、上述した逆方向バイアスの電圧を印加する時間ｔ’の計算を、メモリ２０５に記憶された第１のデータまたは第２のデータと、計測回路２０３において計測された時間ｔとを用いて行うよう、演算回路２０２を制御する。そして演算回路２０２において算出された時間ｔ’＝ｔｃ−ｔｂに従って、逆方向バイアスの電圧ＶＥＥを出力回路２２１に与えるように、電源制御回路２１０を制御する。
【００５０】
なお本実施の形態では、メモリ２０５は不揮発性メモリを用いるのが望ましい。ただし、電源用の電圧をメモリ２０５に常に供給することでデータを保存することが出来るのであれば、揮発性メモリであっても良い。メモリ２０５として、例えばＳＲＡＭ、ＤＲＡＭ、フラッシュメモリ、ＥＥＰＲＯＭ、ＦｅＲＡＭなどを用いることができる。また本実施の形態では、第１のデータと第２のデータとを同じメモリ２０５に記憶させている例について示しているが、本発明はこの構成に限定されない。第１のデータと第２のデータとを異なるメモリに記憶させるようにしても良い。
【００５１】
また本実施の形態では、上記第１のデータと第２のデータとを用いて、逆方向バイアスの電圧を印加する時間ｔ’の計算を行う場合を例示しているが、本発明はこの構成に限定されない。例えば、上記第１のデータと第２のデータを用いて、駆動時間ｔから時間ｔ’が直接的に求められるデータを作成しておき、メモリに記憶して用いても良い。
【００５２】
また本実施の形態では、順方向バイアスの電圧がトランジスタのゲートに与えられる時間ｔを計測回路２０３において計測しているが、本発明はこの構成に限定されない。順方向バイアスの電圧をトランジスタのゲートに与える時間ｔを直接計測せずとも、時間ｔが間接的に予測できるようなものを計測すれば良い。例えば、閾値制御回路２００において順方向バイアスの電圧を選択する期間と、実際に順方向バイアスの電圧がトランジスタのゲートに与えられる時間ｔとは異なる。しかし、閾値制御回路２００において順方向バイアスの電圧が選択される期間から、順方向バイアスの電圧がトランジスタのゲートに実際に与えられる時間ｔを間接的に予測することは可能である。よって、閾値制御回路２００において順方向バイアスの電圧が選択される期間を計測することで、逆方向バイアスの電圧を印加する時間ｔ’を算出することが出来る。
【００５３】
なお本実施の形態では、閾値電圧の値もしくは変化量が、時間ｔもしくは時間ｔ’に対して連続的に変化するデータを用いているが、本発明はこの構成に限定されない。閾値電圧の値もしくは変化量が、時間ｔもしくは時間ｔ’に対して断続的に変化するデータを用いていても良い。
【００５４】
本発明では、出力回路２２１内のトランジスタ２２４のゲートに、駆動時間に従って定められる時間だけ逆方向バイアスの電圧を印加することで、その閾値電圧を補正する。そのため、ゲート絶縁膜において電荷がトラップされることで、当該トランジスタ２２４の閾値電圧Ｖｔｈがシフトしても、走査線駆動回路、延いては表示装置の高い信頼性を確保することが出来る。特にアモルファス半導体膜を用いた薄膜トランジスタでは、オン電流を確保するために、ゲート絶縁膜に誘電率が酸化珪素より高い窒化珪素または窒化酸化珪素を用いる場合が多い。誘電率が高い窒化珪素または窒化酸化珪素を用いると電荷がトラップされやすく、そのことが閾値電圧のシフトにつながっていたが、本発明の構成により閾値電圧のシフトを補正して表示装置の信頼性を高めることができる。
【００５５】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。
【００５６】
（実施の形態３）
本実施の形態では、本発明の半導体装置が有する走査線駆動回路の、より詳しい構成とその動作について説明する。
【００５７】
図４（Ａ）に、本実施の形態の走査線駆動回路の構成を示す。図４（Ａ）に示す走査線駆動回路は、複数のパルス出力回路９００を有している。パルス出力回路９００にはクロック信号ＧＣＬＫ、該クロック信号ＧＣＬＫと周期が半分ずれているクロック信号ＧＣＬＫｂ、スタートパルス信号ＧＳＰ、走査方向切替信号ＧＵ／Ｄ、該走査方向切替信号ＧＵ／Ｄの電圧を反転させた走査方向切替信号ＧＵ／Ｄｂが入力されている。複数のパルス出力回路９００は、上記信号の入力により、対応する走査線Ｇ１〜Ｇｙに順にパルスを出力する。
【００５８】
図５に、パルス出力回路９００の具体的な回路図の一例を示す。なお、図５に示したパルス出力回路における信号の入出力を明確にするために、図４（Ａ）に示したパルス出力回路９００の端子に１から５まで番号を付したものを、図４（Ｂ）に示す。図４（Ｂ）に示すパルス出力回路９００の１〜５の端子は、図５に示したパルス出力回路の１〜５の端子に対応するものとする。
【００５９】
図５に示すパルス出力回路は、走査方向切替回路９１０と、第１の振幅補償回路９２０と、第２の振幅補償回路９３０と、出力回路９４０と、スイッチング素子９５２とを有している。走査方向切替回路９１０は、走査方向切替信号ＧＵ／Ｄ及び走査方向切替信号ＧＵ／Ｄｂに従って、走査線の選択の順序を切り替えることができる。第１の振幅補償回路９２０及び第２の振幅補償回路９３０は、スタートパルス信号ＧＳＰまたは前段のパルス出力回路から出力されるパルスと、後段のパルス出力回路から出力されるパルスとに従って、出力回路９４０のスイッチングを制御する。出力回路９４０は、クロック信号ＧＣＬＫまたはクロック信号ＧＣＬＫｂのパルスをサンプリングし、前段のパルス出力回路または走査線Ｇｊ（ｊ＝１〜ｙ）に出力する。スイッチング素子９５２は、出力回路９４０への順方向バイアスの電圧または逆方向バイアスの電圧の供給を制御する。
【００６０】
具体的に走査方向切替回路９１０は、トランジスタ９１１〜９１４を有する。第１の振幅補償回路９２０は、トランジスタ９２１、９２２を有する。第２の振幅補償回路９３０は、トランジスタ９３１、９３２を有する。出力回路９４０は、トランジスタ９４１、９４２を有する。なお図５では、スイッチング素子９５２がトランジスタを１つだけ用いているが、本発明はこの構成に限定されない。スイッチング素子９５２がトランジスタを複数用いていても良いし、トランジスタ以外の半導体素子を用いていても良い。
【００６１】
そしてトランジスタ９１１のゲートは端子４に接続されている。またトランジスタ９１１のソースとドレインは、一方が端子２に、他方がトランジスタ９２１のゲート及びトランジスタ９３２のゲートに接続されている。トランジスタ９１２のゲートは端子５に接続されている。またトランジスタ９１２のソースとドレインは、一方が端子３に、他方がトランジスタ９２１のゲート及びトランジスタ９３２のゲートに接続されている。トランジスタ９１３のゲートは端子５に接続されている。またトランジスタ９１３のソースとドレインは、一方が端子２に、他方がトランジスタ９３１のゲートに接続されている。トランジスタ９１４のゲートは端子４に接続されている。またトランジスタ９１４のソースとドレインは、一方が端子３に、他方がトランジスタ９３１のゲートに接続されている。
【００６２】
トランジスタ９２１のソースとドレインは、一方に電圧ＶＤＤまたは電圧ＶＳＳが与えられ、他方はトランジスタ９４１のゲートに接続されている。トランジスタ９２２のゲートはトランジスタ９４２のゲートに接続されている。またトランジスタ９２２のソースとドレインは、一方がトランジスタ９４１のゲートに接続され、他方には電圧ＶＳＳが与えられている。
【００６３】
トランジスタ９３１のソースとドレインは、一方には電圧ＶＣＣまたは電圧ＶＥＥが与えられ、他方はトランジスタ９２２のゲート及びトランジスタ９４２のゲートに接続されている。トランジスタ９３２のソースとドレインは、一方がトランジスタ９２２のゲート及びトランジスタ９４２のゲートに接続され、他方には電圧ＶＳＳまたは電圧ＶＥＥが与えられている。
【００６４】
トランジスタ９４１のソースとドレインは、一方が端子１に、他方が走査線Ｇｊに接続されている。トランジスタ９４２のソースとドレインは、一方が走査線Ｇｊに接続されており、他方には電圧ＶＳＳが与えられている。
【００６５】
またスイッチング素子９５２のトランジスタのゲートには電圧ＶＳＳが与えられている。また、スイッチング素子９５２のトランジスタのソースとドレインは、一方がトランジスタ９２２のゲート及びトランジスタ９４２のゲートに接続されており、他方には電圧ＶＳＳまたは電圧ＶＥＥが与えられている。
【００６６】
図６に、画素部に画像を表示する期間における、図５に示すパルス出力回路９００の、端子１〜５及び走査線Ｇｊの電圧のタイミングチャートを示す。またトランジスタ９４１のゲートに入力される電圧ＩＮ１と、トランジスタ９４２のゲートに入力される電圧ＩＮ２のタイミングチャートも、併せて図６に示す。
【００６７】
まず画像を表示する期間では、図６に示すように、端子４に入力される走査方向切替信号Ｕ／Ｄの電圧がハイレベル、端子５に入力される走査方向切替信号Ｕ／Ｄｂの電圧がローレベルである場合を示している。よって、トランジスタ９１１及びトランジスタ９１４はオン、トランジスタ９１２及びトランジスタ９１３はオフである。逆に走査方向切替信号Ｕ／Ｄの電圧がローレベル、走査方向切替信号Ｕ／Ｄｂの電圧がハイレベルであっても、走査方向が切り替わるだけで、基本的な動作は同じである。
【００６８】
また画像を表示する期間では、トランジスタ９２１のソースまたはドレインの一方には、電圧ＶＤＤが与えられる。トランジスタ９３１のソースまたはドレインの一方には、電圧ＶＣＣが与えられる。トランジスタ９３２のソースまたはドレインの他方には、電圧ＶＳＳが与えられる。スイッチング素子９５２のトランジスタのソースまたはドレインの他方には、電圧ＶＳＳが与えられる。
【００６９】
そして図６に示すように、端子２にスタートパルス信号ＧＳＰのパルスが入力される前は、端子２及び端子３に入力される電圧はローレベルである。よって、トランジスタ９２１、トランジスタ９３１及びトランジスタ９３２は全てオフである。また、スイッチング素子９５２のトランジスタはオフである。したがって、トランジスタ９４１とトランジスタ９４２のゲートには前周期において与えられた電圧が保持されている。
【００７０】
次に端子２にスタートパルス信号ＧＳＰのパルスが入力されると、トランジスタ９２１及びトランジスタ９３２はゲートにハイレベルの電圧が与えられるのでオンになる。よってトランジスタ９２１を介して、電圧ＶＤＤが電圧ＩＮ１としてトランジスタ９４１のゲートに与えられるので、トランジスタ９４１はオンになる。またトランジスタ９３２を介して、電圧ＶＳＳが電圧ＩＮ２としてトランジスタ９４２のゲートに与えられるので、トランジスタ９４２はオフになる。また、スイッチング素子９５２のトランジスタはオフのままである。このとき、端子１に入力されるクロック信号ＧＣＬＫの電圧はローレベルであるので、走査線Ｇｊにはローレベルの電圧が出力される。
【００７１】
また端子３に入力される電圧はローレベルのままなので、トランジスタ９３１はオフの状態を維持する。トランジスタ９３２を介して、電圧ＶＳＳがトランジスタ９２２のゲートに与えられるので、トランジスタ９２２はオフになる。
【００７２】
次に端子２に再びローレベルの電圧が入力されると、トランジスタ９２１及びトランジスタ９３２のゲートにローレベルの電圧が与えられるので、上記トランジスタはオフになる。また端子３に入力される電圧はローレベルのままなので、トランジスタ９３１はオフの状態を維持する。よってトランジスタ９２２のゲート及びトランジスタ９４２のゲートはフローティングとなり、電圧ＩＮ２はローレベルの状態を維持するので、トランジスタ９２２及びトランジスタ９４２はオフとなる。また、スイッチング素子９５２のトランジスタはオフのままである。
【００７３】
このとき、トランジスタ９４１のゲートもフローティングとなるが、端子１に入力されるクロック信号ＧＣＬＫの電圧がハイレベルになるので、ブートストラップによりトランジスタのゲートの電圧ＩＮ１はさらに高く持ち上がる。よってトランジスタ９４１はオンの状態を維持するため、クロック信号ＧＣＬＫのハイレベルの電圧がサンプリングされ、走査線Ｇｊに出力される。
【００７４】
次に端子２に入力される電圧はローレベルの状態を維持するため、トランジスタ９２１及びトランジスタ９３２はオフのままである。一方、端子３に入力される電圧はハイレベルになるため、トランジスタ９３１はオンになる。そしてトランジスタ９３１を介してトランジスタ９２２のゲートに電圧ＶＣＣが印加され、トランジスタ９２２及びトランジスタ９４２はオンになる。よって、トランジスタ９２２を介して、電圧ＶＳＳが電圧ＩＮ１としてトランジスタ９４１のゲートに与えられ、トランジスタ９４１はオフになる。またトランジスタ９３１を介してトランジスタ９４２のゲートに、電圧ＩＮ２として電圧ＶＣＣが印加される。また、スイッチング素子９５２のトランジスタはオフのままである。したがって、トランジスタ９４２はオンになり、トランジスタ９４２を介して電圧ＶＳＳが走査線Ｇｊに与えられる。
【００７５】
次に、トランジスタ９４２の閾値電圧を補正する期間における、パルス出力回路９００の動作について説明する。閾値電圧を補正する期間では、信号線駆動回路へのクロック信号ＧＣＬＫ、クロック信号ＧＣＬＫｂ、スタートパルス信号ＧＳＰ、走査方向切替信号Ｕ／Ｄ、走査方向切替信号Ｕ／Ｄｂの入力が停止するため、端子１〜５には電圧ＶＳＳが与えられる。そして、トランジスタ９２１のソースまたはドレインの一方には、電圧ＶＳＳが与えられる。トランジスタ９３１のソースまたはドレインの一方には、電圧ＶＥＥが与えられる。トランジスタ９３２のソースまたはドレインの他方には、電圧ＶＥＥが与えられる。スイッチング素子９５２のトランジスタのソースまたはドレインの他方には、電圧ＶＥＥが与えられる。
【００７６】
よって、トランジスタ９２１及びトランジスタ９２２はオフ、トランジスタ９３１及びと９３２はオフ、トランジスタ９４１及びトランジスタ９４２はオフとなる。そしてスイッチング素子９５２のトランジスタはオンとなり、逆方向バイスの電圧ＶＥＥがトランジスタ９４２のゲートに印加され、トランジスタ９４２の閾値電圧が補正される。
【００７７】
なお、閾値電圧を補正する期間において、トランジスタ９４１を確実にオフにするために、トランジスタ９４１のゲートに電圧ＶＳＳを与えるようにしても良い。或いは、閾値電圧を補正する期間において、走査線Ｇｊに電圧ＶＳＳを与えるようにしても良い。
【００７８】
図７に、トランジスタ９４１のゲートへの電圧ＶＳＳの印加を制御するスイッチング素子９５１と、走査線Ｇｊへの電圧ＶＳＳの印加を制御するスイッチング素子９５３とをさらに有する、パルス出力回路９００の構成を示す。図７においてスイッチング素子９５１はトランジスタを１つだけ用いているが、本発明はこの構成に限定されない。スイッチング素子９５１がトランジスタを複数用いていても良いし、トランジスタ以外の半導体素子を用いていても良い。また図７においてスイッチング素子９５３はトランジスタを１つだけ用いているが、本発明はこの構成に限定されない。スイッチング素子９５３がトランジスタを複数用いていても良いし、トランジスタ以外の半導体素子を用いていても良い。
【００７９】
スイッチング素子９５１のトランジスタのゲートには電圧ＶＳＳまたは電圧ＶＬが与えられている。スイッチング素子９５１のトランジスタのソースとドレインは、一方がトランジスタ９４１のゲートに接続されており、他方には電圧ＶＳＳが与えられている。スイッチング素子９５３のトランジスタのゲートには電圧ＶＳＳまたは電圧ＶＬが与えられている。スイッチング素子９５３のトランジスタのソースとドレインは、一方が走査線Ｇｊに接続されており、他方には電圧ＶＳＳが与えられている。
【００８０】
画像を表示する期間において、スイッチング素子９５１のトランジスタのゲート及びスイッチング素子９５３のトランジスタのゲートには電圧ＶＳＳが与えられるため、スイッチング素子９５１のトランジスタ及びスイッチング素子９５３のトランジスタはオフになる。一方、トランジスタ９４２の閾値電圧を補正する期間では、スイッチング素子９５１のトランジスタのゲート及びスイッチング素子９５３のトランジスタのゲートには電圧ＶＬが与えられる。電圧ＶＬはスイッチング素子９５１のトランジスタ及びスイッチング素子９５３のトランジスタをオンにする程度の高さを有している。よって、オンになったスイッチング素子９５１のトランジスタを介して、電圧ＶＳＳがトランジスタ９４１のゲートに与えられる。またオンになったスイッチング素子９５３のトランジスタを介して、電圧ＶＳＳが走査線Ｇｊに与えられる。
【００８１】
なお、スイッチング素子９５１とスイッチング素子９５３とは、必ずしも設ける必要はない。ただしスイッチング素子９５１またはスイッチング素子９５３を設けることで、補正を行う期間において走査線Ｇｊを確実に電圧ＶＳＳにすることが出来る。
【００８２】
なお本実施の形態では、パルス出力回路９００が走査方向切替回路９１０を有する構成について説明したが、本発明はこの構成に限定されない。走査線の選択の順序を切り替える必要がなければ、走査方向切替回路９１０は必ずしも設けなくとも良い。
【００８３】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。
【００８４】
（実施の形態４）
【００８５】
本実施の形態では、本発明の表示装置の全体的な構成について説明する。図８に、本実施の形態の表示装置のブロック図を示す。図８に示す表示装置は、表示素子を備えた画素を複数有する画素部４００と、各画素をラインごとに選択する走査線駆動回路４１０と、選択されたラインの画素へのビデオ信号の入力を制御する信号線駆動回路４２０と、閾値制御回路４３０と、電源制御回路４３１とを有する。
【００８６】
図８において信号線駆動回路４２０は、シフトレジスタ４２１、第１のラッチ４２２、第２のラッチ４２３を有している。シフトレジスタ４２１には、クロック信号ＳＣＬＫ、スタートパルス信号ＳＳＰ、走査方向切替信号Ｌ／Ｒが入力されている。シフトレジスタ４２１は、これらクロック信号ＳＣＬＫ及びスタートパルス信号ＳＳＰに従って、パルスが順次シフトするタイミング信号を生成し、第１のラッチ４２２に出力する。タイミング信号のパルスの出現する順序は、走査方向切替信号Ｌ／Ｒによって切り替わる。
【００８７】
第１のラッチ４２２にタイミング信号が入力されると、該タイミング信号のパルスに従って、ビデオ信号が順に第１のラッチ４２２に書き込まれ、保持される。なお、本実施の形態では第１のラッチ４２２が有する複数の記憶回路に順にビデオ信号を書き込んでいるが、本発明はこの構成に限定されない。第１のラッチ４２２が有する複数の記憶回路をいくつかのグループに分け、該グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループ数を分割数と呼ぶ。例えば４つの記憶回路ごとにラッチをグループに分けた場合、４分割で分割駆動することになる。
【００８８】
第１のラッチ４２２の全ての記憶回路への、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【００８９】
１ライン期間が終了すると、第２のラッチ４２３に入力されるラッチ信号ＬＳのパルスに従って、第１のラッチ４２２に保持されているビデオ信号が、第２のラッチ４２３に一斉に書き込まれ、保持される。ビデオ信号を第２のラッチ４２３に送出し終えた第１のラッチ４２２には、再びシフトレジスタ４２１からのタイミング信号に従って、次のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、第２のラッチ４２３に書き込まれ、保持されているビデオ信号が画素部４００に入力される。
【００９０】
なお信号線駆動回路４２０は、シフトレジスタ４２１の代わりに、パルスが順次シフトする信号を出力することができる別の回路を用いても良い。
【００９１】
なお図８では第２のラッチ４２３の後段に画素部４００が直接接続されているが、本発明はこの構成に限定されない。画素部４００の前段に、第２のラッチ４２３から出力されたビデオ信号に信号処理を施す回路を設けることができる。信号処理を施す回路の一例として、例えば波形を整形することができるバッファ、振幅を増幅することができるレベルシフタ、アナログ信号に変換することができるデジタルアナログ変換回路などが挙げられる。
【００９２】
次に、走査線駆動回路４１０の構成について説明する。走査線駆動回路４１０は、シフトレジスタ４１１を有し、シフトレジスタ４１１は出力回路４１２を有している。また閾値制御回路４３０は、順方向バイアスの電圧または逆方向バイアスの電圧を走査線駆動回路４１０に与えるよう、電源制御回路４３１を制御する。
【００９３】
走査線駆動回路４１０は、シフトレジスタ４１１にクロックＧＣＬＫ、スタートパルス信号ＧＳＰ及び走査方向切替信号Ｕ／Ｄ、順方向バイアスの電圧が与えられることによって、パルスが順次シフトする選択信号が出力回路４１２から出力される。選択信号のパルスの出現する順序は、走査方向切替信号Ｕ／Ｄによって切り替わる。生成された選択信号のパルスが走査線に入力されることで、当該走査線を有するラインの画素が選択され、ビデオ信号が該画素に入力される。
【００９４】
また走査線駆動回路４１０は、逆方向バイアスの電圧が与えられることによって、出力回路４１２のトランジスタの閾値電圧が補正される。
【００９５】
なお図８では、シフトレジスタ４１１の後段に画素部４００が直接接続されているが、本発明はこの構成に限定されない。画素部４００の前段に、シフトレジスタ４１１から出力された選択信号に信号処理を施す回路を設けても良い。信号処理を施す回路の一例として、例えば波形を整形することができるバッファ、振幅を増幅することができるレベルシフタなどが挙げられる。
【００９６】
またアクティブマトリクス型の表示装置の場合、走査線には１ライン分の画素が有するトランジスタのゲートが接続されている。よってシフトレジスタ４１１の後段に画素部４００が直接接続されている場合、出力回路４１２には、１ライン分の画素のトランジスタを一斉にオンできる程度の、電流供給能力の高いトランジスタを用いることが望ましい。
【００９７】
なお画素部４００、走査線駆動回路４１０、信号線駆動回路４２０は、同じ基板に形成することができるが、いずれかを異なる基板で形成することもできる。
【００９８】
図９（Ａ）に、別途形成された信号線駆動回路４２０を、画素部４００及び走査線駆動回路４１０が形成された基板４４０に実装している表示装置の一形態を示す。なお実際には、画素部４００を基板４４０との間に挟むようにもう一つの基板を設けるが、画素部４００、走査線駆動回路４１０、信号線駆動回路４２０の配置を明確にするために、図９（Ａ）では敢えてもう一つの基板が省略された形態を図示する。
【００９９】
画素部４００、信号線駆動回路４２０、走査線駆動回路４１０、それぞれ電源の電圧、各種信号等が、ＦＰＣ４４１を介して供給される。また閾値制御回路４３０または電源制御回路４３１と、走査線駆動回路４１０とは、ＦＰＣ４４１を介して電気的に接続されている。図９（Ａ）において、信号線駆動回路４２０は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いたトランジスタ、またはＳＯＩを用いたトランジスタを有していても良い。
【０１００】
なお、信号線駆動回路４２０を実装する際、必ずしも信号線駆動回路４２０が形成された基板を、画素部４００が形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても良い。図９（Ｂ）に、画素部４００及び走査線駆動回路４１０が形成された基板４５０に、別途形成された信号線駆動回路４２０がＦＰＣ４５１上に貼り合わせるように実装されている、表示装置の一形態を示す。なお実際には、画素部４００を基板４５０との間に挟むようにもう一つの基板を設けるが、画素部４００、走査線駆動回路４１０、信号線駆動回路４２０の配置を明確にするために、図９（Ｂ）では敢えてもう一つの基板が省略された形態を図示する。画素部４００、信号線駆動回路４２０、走査線駆動回路４１０には、それぞれ電源の電圧、各種信号等が、ＦＰＣ４５１を介して供給される。また閾値制御回路４３０または電源制御回路４３１と、走査線駆動回路４１０とは、ＦＰＣ４５１を介して電気的に接続されている。図９（Ｂ）において、信号線駆動回路４２０は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いたトランジスタ、またはＳＯＩを用いたトランジスタを有していても良い。
【０１０１】
また信号線駆動回路の一部を、画素部４００及び走査線駆動回路４１０と同じ基板上に形成し、残りを別途形成して実装するようにしても良い。画素部４００及び走査線駆動回路４１０と共に、信号線駆動回路４２０が有する第１のラッチ４２２、第２のラッチ４２３が形成されている基板４６０に、別途形成した信号線駆動回路４２０のシフトレジスタ４２１が実装されている、表示装置の一形態を図９（Ｃ）に示す。なお実際には、画素部４００を基板４６０との間に挟むようにもう一つの基板を設けるが、画素部４００、走査線駆動回路４１０、信号線駆動回路４２０の配置を明確にするために、図９（Ｃ）では敢えてもう一つの基板が省略された形態を図示する。画素部４００、信号線駆動回路４２０、走査線駆動回路４１０には、それぞれ電源の電圧、各種信号等が、ＦＰＣ４６１を介して供給される。また閾値制御回路４３０または電源制御回路４３１と、走査線駆動回路４１０とは、ＦＰＣ４６１を介して電気的に接続されている。図９（Ｃ）において、信号線駆動回路４２０は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いたトランジスタ、またはＳＯＩを用いたトランジスタを有していても良い。
【０１０２】
なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図９に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。
【０１０３】
駆動回路などの集積回路を別途形成して基板に実装することで、全ての回路を画素部と同じ基板上に形成する場合に比べて、歩留まりを高めることができ、また各回路の特性に合わせたプロセスの最適化を容易に行なうことができる。
【０１０４】
なお本発明の表示装置は、例えば液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）等、アクティブマトリクス型の表示装置がその範疇に含まれる。またパッシブマトリクス型の表示装置も含まれる。
【０１０５】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
【０１０６】
本実施の形態では、本発明の表示装置の全体的な構成について実施の形態４で示した構成とは異なる構成について説明する。図１９に、本実施の形態の表示装置のブロック図を示す。図１９に示す表示装置は、表示素子を備えた画素を複数有する画素部１９００と、各画素をラインごとに選択する第１の走査線駆動回路１９１０Ａ及び第２の走査線駆動回路１９１０Ｂと、選択されたラインの画素へのビデオ信号の入力を制御する信号線駆動回路１９２０と、第１の閾値制御回路１９３０Ａと、第２の閾値制御回路１９３０Ｂと、第１の電源制御回路１９３１Ａと、第２の電源制御回路１９３１Ｂと、走査線駆動制御回路１９３２と、を有する。
【０１０７】
図１９において信号線駆動回路１９２０は、シフトレジスタ１９２１、第１のラッチ１９２２、第２のラッチ１９２３を有している。シフトレジスタ１９２１には、クロック信号ＳＣＬＫ、スタートパルス信号ＳＳＰ、走査方向切替信号Ｌ／Ｒが入力されている。シフトレジスタ１９２１は、これらクロック信号ＳＣＬＫ及びスタートパルス信号ＳＳＰに従って、パルスが順次シフトするタイミング信号を生成し、第１のラッチ１９２２に出力する。タイミング信号のパルスの出現する順序は、走査方向切替信号Ｌ／Ｒによって切り替わる。
【０１０８】
第１のラッチ１９２２にタイミング信号が入力されると、該タイミング信号のパルスに従って、ビデオ信号が順に第１のラッチ１９２２に書き込まれ、保持される。なお、本実施の形態では第１のラッチ１９２２が有する複数の記憶回路に順にビデオ信号を書き込んでいるが、本発明はこの構成に限定されない。第１のラッチ１９２２が有する複数の記憶回路をいくつかのグループに分け、該グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループ数を分割数と呼ぶ。例えば４つの記憶回路ごとにラッチをグループに分けた場合、４分割で分割駆動することになる。
【０１０９】
第１のラッチ１９２２の全ての記憶回路への、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【０１１０】
１ライン期間が終了すると、第２のラッチ１９２３に入力されるラッチ信号ＬＳのパルスに従って、第１のラッチ１９２２に保持されているビデオ信号が、第２のラッチ１９２３に一斉に書き込まれ、保持される。ビデオ信号を第２のラッチ１９２３に送出し終えた第１のラッチ１９２２には、再びシフトレジスタ１９２１からのタイミング信号に従って、次のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、第２のラッチ１９２３に書き込まれ、保持されているビデオ信号が画素部１９００に入力される。
【０１１１】
なお信号線駆動回路１９２０は、シフトレジスタ１９２１の代わりに、パルスが順次シフトする信号を出力することができる別の回路を用いても良い。
【０１１２】
なお図１９では第２のラッチ１９２３の後段に画素部１９００が直接接続されているが、本発明はこの構成に限定されない。画素部１９００の前段に、第２のラッチ１９２３から出力されたビデオ信号に信号処理を施す回路を設けることができる。信号処理を施す回路の一例として、例えば波形を整形することができるバッファ、振幅を増幅することができるレベルシフタ、アナログ信号に変換することができるデジタルアナログ変換回路などが挙げられる。
【０１１３】
次に、第１の走査線駆動回路１９１０Ａ及び第２の走査線駆動回路１９１０Ｂの構成について説明する。第１の走査線駆動回路１９１０Ａは、シフトレジスタ１９１１Ａを有し、シフトレジスタ１９１１Ａは出力回路１９１２Ａを有している。また第１の閾値制御回路１９３０Ａは、順方向バイアスの電圧または逆方向バイアスの電圧を第１の走査線駆動回路１９１０Ａに与えるよう、第１の電源制御回路１９３１Ａを制御する。
【０１１４】
また、第２の走査線駆動回路１９１０Ｂは、シフトレジスタ１９１１Ｂを有し、シフトレジスタ１９１１Ｂは出力回路１９１２Ｂを有している。また第２の閾値制御回路１９３０Ｂは、順方向バイアスの電圧または逆方向バイアスの電圧を第２の走査線駆動回路１９１０Ｂに与えるよう、第２の電源制御回路１９３１Ｂを制御する。
【０１１５】
第１の走査線駆動回路１９１０Ａ及び第２の走査線駆動回路１９１０Ｂは、走査線駆動制御回路１９３２によって、一方の走査線駆動回路が画素部１９００の駆動するための動作をし、他方の走査線駆動回路には逆方向バイアスが加えられるよう制御されるものである。すなわち、任意のフレーム期間において第１の走査線駆動回路１９１０Ａでは、シフトレジスタ１９１１ＡにクロックＧＣＬＫ、スタートパルス信号ＧＳＰ及び走査方向切替信号ＧＵ／Ｄ、順方向バイアスの電圧が与えられることによって、パルスが順次シフトする選択信号が出力回路１９１２Ａから出力され、同時に第２の走査線駆動回路１９１０Ｂでは、逆方向バイアスの電圧が第２の閾値制御回路１９３０Ｂ及び第２の電源制御回路１９３１Ｂより与えられ、出力回路１９１２Ｂのトランジスタの閾値電圧が補正される。また別のフレーム期間において第１の走査線駆動回路１９１０Ａには逆方向バイアスの電圧が第１の閾値制御回路１９３０Ａ及び第１の電源制御回路１９３１Ａより与えられ、出力回路１９１２Ａのトランジスタの閾値電圧が補正され、同時に第２の走査線駆動回路１９１０Ｂでは、シフトレジスタ１９１１ＢにクロックＧＣＬＫ、スタートパルス信号ＧＳＰ及び走査方向切替信号ＧＵ／Ｄ、順方向バイアスの電圧が与えられることによって、パルスが順次シフトする選択信号が出力回路１９１２Ｂから出力される。
【０１１６】
なお第１の走査線駆動回路１９１０Ａまたは第２の走査線駆動回路１９１０Ｂにおける選択信号のパルスの出現する順序は、走査方向切替信号ＧＵ／Ｄによって切り替わる。生成された選択信号のパルスが走査線に入力されることで、当該走査線を有するラインの画素が選択され、ビデオ信号が該画素に入力される。
【０１１７】
なお図１９では、シフトレジスタ１９１１Ａまたはシフトレジスタ１９１１Ｂの後段に画素部１９００が直接接続されているが、本発明はこの構成に限定されない。画素部１９００の前段に、シフトレジスタ１９１１Ａまたはシフトレジスタ１９１１Ｂから出力された選択信号に信号処理を施す回路を設けても良い。信号処理を施す回路の一例として、例えば波形を整形することができるバッファ、振幅を増幅することができるレベルシフタなどが挙げられる。
【０１１８】
またアクティブマトリクス型の表示装置の場合、走査線には１ライン分の画素が有するトランジスタのゲートが接続されている。よってシフトレジスタ１９１１Ａまたはシフトレジスタ１９１１Ｂの後段に画素部１９００が直接接続されている場合、出力回路１９１２Ａまたは出力回路１９１２Ｂには、１ライン分の画素のトランジスタを一斉にオンできる程度の、電流供給能力の高いトランジスタを用いることが望ましい。
【０１１９】
なお画素部１９００、第１の走査線駆動回路１９１０Ａ、第２の走査線駆動回路１９１０Ｂ、信号線駆動回路１９２０は、同じ基板に形成することができるが、いずれかを異なる基板で形成することもできる。
【０１２０】
図２０を用いて本実施の形態で示す表示装置の具体的な動作について、一例を示し説明する。図２０（Ａ）及び図２０（Ｂ）に示すように、本実施の形態における表示装置は、第１の走査線駆動回路１９１０Ａまたは第２の走査線駆動回路１９１０Ｂの一方が順方向バイアスの電圧による駆動（以下、通常駆動ともいう）をし、他方が逆方向バイアスの電圧による駆動（以下、逆バイアス駆動ともいう）をおこなう。走査線駆動制御回路１９３２は、逆バイアス駆動を行う第１の走査線駆動回路１９１０Ａまたは第２の走査線駆動回路１９１０Ｂの一方に対し、第１の閾値制御回路１９３０Ａ及び第１の電源制御回路１９３１Ａ、または第２の閾値制御回路１９３０Ｂ及び第２の電源制御回路１９３１Ｂを制御して、逆方向バイアスを加え、出力回路１９１２Ａまたは出力回路１９１２Ｂのトランジスタの閾値電圧を補正する。なお、逆バイアス駆動の際、出力回路１９１２Ａまたは１９１２Ｂの出力はハイインピーダンス状態となる。そして同じ期間に、トランジスタの閾値電圧を補正する一方で、画素部１９００の表示を行うために第１の走査線駆動回路１９１０Ａまたは第２の走査線駆動回路１９１０Ｂが通常駆動を行い、画素部１９００での駆動を行うことができる。
【０１２１】
図２０（Ａ）には、第１の走査線駆動回路１９１０Ａを通常駆動、第２の走査線駆動回路１９１０Ｂを逆バイアス駆動で動作させ、図２０（Ｂ）には第１の走査線駆動回路１９１０Ａを逆バイアス駆動で動作させ、第２の走査線駆動回路１９１０Ｂを通常駆動で動作させる図について示した。図２０（Ｃ）及び図２０（Ｄ）では、図２０（Ａ）及び図２０（Ｂ）で示した動作を交互に行う構成について一例をあげて説明する。なお、図２０（Ｃ）及び図２０（Ｄ）では、第１の走査線駆動回路１９１０Ａに着目し、第１の走査線駆動回路１９１０Ａを通常駆動する場合を通常駆動と表し、第１の走査線駆動回路１９１０Ａを逆バイアス駆動する場合を逆バイアス駆動と表記する。すなわち、第２の走査線駆動回路１９１０Ｂは、第１の走査線駆動回路１９１０Ａが通常駆動の場合に逆バイアス駆動、第１の走査線駆動回路１９１０Ａが逆バイアス駆動の場合に通常駆動を行うものである。
【０１２２】
図２０（Ｃ）は、１フレーム期間毎に第１の走査線駆動回路１９１０Ａが通常駆動と逆バイアス駆動とを交互に動作させることについて示した図である。上述のように本実施の形態における表示装置は、通常駆動を行っている間に逆バイアス駆動を行うことができる。そのため、画素部での画像の表示を中断することなくトランジスタの閾値電圧を補正し、表示装置の信頼性を高めることができる。
【０１２３】
図２０（Ｄ）は、ｎフレーム期間（ｎは自然数）毎に第１の走査線駆動回路１９１０Ａが通常駆動と逆バイアス駆動とを交互に動作させることについて示した図である。本実施の形態で示す表示装置は、図２０（Ｃ）とは異なり、図２０（Ｄ）に示すように複数のフレーム期間毎に通常駆動と逆バイアス駆動を交互に行うものであってもよい。そして、上述のように本実施の形態における表示装置は、通常駆動を行っている間に逆バイアス駆動をおこなうことができる。そのため、画素部での画像の表示を中断することなくトランジスタの閾値電圧を補正し、表示装置の信頼性を高めることができる。
【０１２４】
図２１（Ａ）に、別途形成された信号線駆動回路１９２０を、画素部１９００、第１の走査線駆動回路１９１０Ａ及び第２の走査線駆動回路１９１０Ｂが形成された基板１９４０に実装している表示装置の一形態を示す。なお実際には、画素部１９００を基板１９４０との間に挟むようにもう一つの基板を設けるが、画素部１９００、第１の走査線駆動回路１９１０Ａ、第２の走査線駆動回路１９１０Ｂの配置を明確にするために、図２１（Ａ）では敢えてもう一つの基板が省略された形態を図示する。
【０１２５】
画素部１９００、信号線駆動回路１９２０、第１の走査線駆動回路１９１０Ａ、第２の走査線駆動回路１９１０Ｂ、それぞれ電源の電圧、各種信号等が、ＦＰＣ１９４１を介して供給される。また第１の閾値制御回路１９３０Ａと、第２の閾値制御回路１９３０Ｂと、第１の電源制御回路１９３１Ａと、第２の電源制御回路１９３１Ｂと、走査線駆動制御回路１９３２と、第１の走査線駆動回路１９１０Ａと、第２の走査線駆動回路１９１０Ｂとは、ＦＰＣ１９４１を介して電気的に接続されている。図２１（Ａ）において、信号線駆動回路１９２０は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いたトランジスタ、またはＳＯＩを用いたトランジスタを有していても良い。
【０１２６】
なお、信号線駆動回路１９２０を実装する際、必ずしも信号線駆動回路１９２０が形成された基板を、画素部１９００が形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても良い。図２１（Ｂ）に、画素部１９００、第１の走査線駆動回路１９１０Ａ、及び第２の走査線駆動回路１９１０Ｂが形成された基板１９５０に、別途形成された信号線駆動回路１９２０がＦＰＣ１９５１上に貼り合わせるように実装されている、表示装置の一形態を示す。なお実際には、画素部１９００を基板１９５０との間に挟むようにもう一つの基板を設けるが、画素部１９００、第１の走査線駆動回路１９１０Ａ、第２の走査線駆動回路１９１０Ｂ、信号線駆動回路１９２０の配置を明確にするために、図２１（Ｂ）では敢えてもう一つの基板が省略された形態を図示する。画素部１９００、信号線駆動回路１９２０、第１の走査線駆動回路１９１０Ａ、第２の走査線駆動回路１９１０Ｂには、それぞれ電源の電圧、各種信号等が、ＦＰＣ１９５１を介して供給される。また第１の閾値制御回路１９３０Ａと、第２の閾値制御回路１９３０Ｂと、第１の電源制御回路１９３１Ａと、第２の電源制御回路１９３１Ｂと、走査線駆動制御回路１９３２と、第１の走査線駆動回路１９１０Ａと、第２の走査線駆動回路１９１０Ｂとは、ＦＰＣ１９５１を介して電気的に接続されている。図２１（Ｂ）において、信号線駆動回路１９２０は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いたトランジスタ、またはＳＯＩを用いたトランジスタを有していても良い。
【０１２７】
また信号線駆動回路の一部を、画素部１９００、第１の走査線駆動回路１９１０Ａ、及び第２の走査線駆動回路１９１０Ｂと同じ基板上に形成し、残りを別途形成して実装するようにしても良い。画素部１９００、第１の走査線駆動回路１９１０Ａ、及び第２の走査線駆動回路１９１０Ｂと共に、信号線駆動回路１９２０が有する第１のラッチ１９２２、第２のラッチ１９２３が形成されている基板１９６０に、別途形成した信号線駆動回路１９２０のシフトレジスタ１９２１が実装されている、表示装置の一形態を図２１（Ｃ）に示す。なお実際には、画素部１９００を基板１９６０との間に挟むようにもう一つの基板を設けるが、画素部１９００、第１の走査線駆動回路１９１０Ａ、第２の走査線駆動回路１９１０Ｂ、信号線駆動回路１９２０の配置を明確にするために、図２１（Ｃ）では敢えてもう一つの基板が省略された形態を図示する。画素部１９００、信号線駆動回路１９２０、第１の走査線駆動回路１９１０Ａ、第２の走査線駆動回路１９１０Ｂには、それぞれ電源の電圧、各種信号等が、ＦＰＣ１９６１を介して供給される。また第１の閾値制御回路１９３０Ａと、第２の閾値制御回路１９３０Ｂと、第１の電源制御回路１９３１Ａと、第２の電源制御回路１９３１Ｂと、走査線駆動制御回路１９３２と、第１の走査線駆動回路１９１０Ａと、第２の走査線駆動回路１９１０Ｂとは、ＦＰＣ１９６１を介して電気的に接続されている。図２１（Ｃ）において、信号線駆動回路１９２０は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いたトランジスタ、またはＳＯＩを用いたトランジスタを有していても良い。
【０１２８】
なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図２１（Ａ）乃至（Ｃ）に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。
【０１２９】
駆動回路などの集積回路を別途形成して基板に実装することで、全ての回路を画素部と同じ基板上に形成する場合に比べて、歩留まりを高めることができ、また各回路の特性に合わせたプロセスの最適化を容易に行なうことができる。
【０１３０】
なお本発明の表示装置は、例えば液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）等、アクティブマトリクス型の表示装置がその範疇に含まれる。またパッシブマトリクス型の表示装置も含まれる。
【０１３１】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。
【実施例１】
【０１３２】
本実施例では、本発明の表示装置が有する信号線駆動回路の、より具体的な構成について説明する。
【０１３３】
図１０に、信号線駆動回路の回路図を一例として示す。図１０に示す信号線駆動回路は、シフトレジスタ５０１と、第１のラッチ５０２と、第２のラッチ５０３と、レベルシフタ５０４と、バッファ５０５とを有している。
【０１３４】
シフトレジスタ５０１は、複数のディレイ型フリップフロップ（ＤＦＦ）５０６を有している。そしてシフトレジスタ５０１は、入力されたスタートパルス信号ＳＳＰ及びクロック信号ＳＣＬＫに従って、順次パルスがシフトしたタイミング信号を生成し、後段の第１のラッチ５０２に入力する。
【０１３５】
第１のラッチ５０２は複数の記憶回路（ＬＡＴ）５０７を有している。そして第１のラッチ５０２は、入力されたタイミング信号のパルスに従って、ビデオ信号を順にサンプリングし、記憶回路５０７にサンプリングしたビデオ信号のデータを書き込む。
【０１３６】
第２のラッチ５０３は複数の記憶回路（ＬＡＴ）５０８を有する。記憶回路５０８の数はそれぞれ、画素部における１ラインの画素数と同じか、それよりも多いことが望ましい。
【０１３７】
第１のラッチ５０２において記憶回路５０７に書き込まれたビデオ信号のデータは、第２のラッチ５０３に入力されるラッチ信号ＬＳのパルスに従って、第２のラッチ５０３が有する記憶回路５０８に書き込まれ、保持される。そして記憶回路５０８において保持されているデータは、後段のレベルシフタ５０４にビデオ信号として出力される。
【０１３８】
レベルシフタ５０４は、入力されたビデオ信号の電圧の振幅を制御し、後段のバッファ５０５に出力する。入力されたビデオ信号は、バッファ５０５において波形が整形された後、信号線に出力される。
【０１３９】
本実施例は、上記実施の形態と適宜組み合わせて実施することができる。
【実施例２】
【０１４０】
本実施例では、本発明の表示装置の１つである、アクティブマトリクス型の発光装置が有する画素部の構成について説明する。
【０１４１】
アクティブマトリクス型の発光装置は、各画素に表示素子に相当する発光素子が設けられている。発光素子は自ら発光するため視認性が高く、液晶表示装置で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。本実施例では、発光素子の１つである有機発光素子（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いた発光装置について説明するが、本発明は他の発光素子を用いた発光装置であっても良い。
【０１４２】
ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる材料を含む層（以下、電界発光層と記す）と、陽極層と、陰極層とを有している。エレクトロルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。
【０１４３】
本実施例の発光装置の画素部６０１の拡大図を図１１（Ａ）に示す。画素部６０１はマトリクス状に配置された複数の画素６０２を有している。またＳ１〜Ｓｘは信号線、Ｖ１〜Ｖｘは電源線、Ｇ１〜Ｇｙは走査線に相当する。本実例の場合、画素６０２は、信号線Ｓ１〜Ｓｘと、電源線Ｖ１〜Ｖｘと、走査線Ｇ１〜Ｇｙとを１つずつ有している。
【０１４４】
画素６０２の拡大図を図１１（Ｂ）に示す。図１１（Ｂ）において、６０３はスイッチング用トランジスタである。スイッチング用トランジスタ６０３のゲートは、走査線Ｇｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ６０３のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、他方が駆動用トランジスタ６０４のゲートにそれぞれ接続されている。また電源線Ｖｉ（ｉ＝１〜ｘ）と、駆動用トランジスタ６０４のゲートの間には、保持容量６０６が設けられている。
【０１４５】
保持容量６０６はスイッチング用トランジスタ６０３がオフの時、駆動用トランジスタ６０４のゲート電圧（ゲートとソース間の電圧）を保持するために設けられている。なお本実施例では保持容量６０６を設ける構成を示したが、本発明はこの構成に限定されず、保持容量６０６を設けなくても良い。
【０１４６】
また、駆動用トランジスタ６０４のソースとドレインは、一方が電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、他方が発光素子６０５に接続されている。発光素子６０５は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とを有する。陽極が駆動用トランジスタ６０４のソースまたはドレインと接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が駆動用トランジスタ６０４のソースまたはドレインと接続している場合、陰極が画素電極、陽極が対向電極となる。
【０１４７】
発光素子６０５の対向電極と、電源線Ｖｉには、それぞれ所定の電圧が与えられている。
【０１４８】
走査線駆動回路から走査線Ｇ１〜Ｇｙに入力される選択信号のパルスに従って、走査線Ｇｊが選択される、言い換えると走査線Ｇｊに対応するラインの画素６０２が選択されると、該ラインの画素６０２において走査線Ｇｊにゲートが接続されたスイッチング用トランジスタ６０３がオンになる。そして信号線Ｓｉにビデオ信号が入力されると、該ビデオ信号の電圧に従って駆動用トランジスタ６０４のゲート電圧が決まる。駆動用トランジスタ６０４がオンになった場合、電源線Ｖｉと発光素子６０５が電気的に接続され、電流の供給により発光素子６０５が発光する。逆に、駆動用トランジスタ６０４がオフになった場合、電源線Ｖｉと発光素子６０５は電気的に接続されないので、発光素子６０５への電流の供給は行われず、発光素子６０５は発光しない。
【０１４９】
なおスイッチング用トランジスタ６０３、駆動用トランジスタ６０４は、ｎチャネル型トランジスタでもｐチャネル型トランジスタでもどちらでも用いることができる。ただし駆動用トランジスタ６０４のソースまたはドレインが発光素子６０５の陽極と接続されている場合、駆動用トランジスタ６０４はｐチャネル型トランジスタであることが望ましい。また、駆動用トランジスタ６０４のソースまたはドレインが発光素子６０５の陰極と接続されている場合、駆動用トランジスタ６０４はｎチャネル型トランジスタであることが望ましい。
【０１５０】
またスイッチング用トランジスタ６０３、駆動用トランジスタ６０４は、シングルゲート構造ではなく、ダブルゲート構造、やトリプルゲート構造などのマルチゲート構造を有していても良い。
【０１５１】
なお本発明は、図１１に示した回路構成だけではなく、様々な回路構成を持った画素を有する表示装置に適用できる。本発明の表示装置が有する画素は、例えば、駆動用トランジスタの閾値電圧を補正できる閾値補正型の回路構成や、電流を入力することで駆動用トランジスタの閾値及び移動度を補正できる電流入力型の回路構成などを有していても良い。
【０１５２】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【実施例３】
【０１５３】
本実施例では、本発明の表示装置の１つである、アクティブマトリクス型の液晶表示装置が有する画素部の構成について説明する。
【０１５４】
本実施例の表示装置の画素部６１０の拡大図を図１２に示す。図１２において、画素部６１０には複数の画素６１１がマトリクス状に設けられている。またＳ１〜Ｓｘは信号線、Ｇ１〜Ｇｙは走査線に相当する。本実例の場合、画素６１１は、信号線Ｓ１〜Ｓｘと、走査線Ｇ１〜Ｇｙとを１つずつ有している。
【０１５５】
画素６１１は、スイッチング素子として機能するトランジスタ６１２と、表示素子に相当する液晶セル６１３と、保持容量６１４とを有している。液晶セル６１３は、画素電極と、対向電極と、画素電極と対向電極の間に挟持された液晶とを有している。トランジスタ６１２のゲートは走査線Ｇｊ（ｊ＝１〜ｙ）に接続されており、トランジスタ６１２のソースまたはドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、他方が液晶セル６１３の画素電極に接続されている。また保持容量６１４が有する２つの電極は、一方が液晶セル６１３の画素電極に、他方がコモン電極に接続されている。コモン電極は液晶セル６１３の対向電極に接続されていても良いし、他の走査線に接続されていても良い。
【０１５６】
走査線駆動回路から走査線Ｇ１〜Ｇｙに入力される選択信号のパルスに従って、走査線Ｇｊが選択される、言い換えると走査線Ｇｊに対応するラインの画素６１１が選択されると、該ラインの画素６１１において走査線Ｇｊにゲートが接続されたトランジスタ６１２がオンになる。そして信号線駆動回路から信号線Ｓｉにビデオ信号が入力されると、該ビデオ信号の電圧に従って液晶セル６１３の画素電極と対向電極の間に電圧が印加される。液晶セル６１３は、画素電極と対向電極の間に印加される電圧の値に従って、その透過率が決まる。また液晶セル６１３の画素電極と対向電極の間の電圧は、保持容量６１４において保持される。
【０１５７】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【実施例４】
【０１５８】
次に、本発明の表示装置の、具体的な作製方法について説明する。なお本実施例では、トランジスタを有する発光装置を例に挙げて説明する。
【０１５９】
まず図１３（Ａ）に示すように、基板７００上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、導電膜７０１、７０２を形成する。基板７００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基板を含む金属基板、またはシリコン基板等の半導体基板を用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、上記基板と比較して耐熱温度が一般的に低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
【０１６０】
プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
【０１６１】
また導電膜７０１、７０２には、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
【０１６２】
また、本実施例では導電膜７０１、７０２を１つの導電膜で形成しているが、本実施例はこの構成に限定されない。導電膜７０１、７０２は２つ以上の導電膜を積層することで形成されていても良い。３つ以上の導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることが出来る。
【０１６３】
次に、導電膜７０１、７０２を覆うようにゲート絶縁膜７０３を形成する。ゲート絶縁膜７０３は、プラズマＣＶＤ法またはスパッタリング法などを用い、酸化珪素、窒化珪素（ＳｉＮｘ、Ｓｉ３Ｎ４等）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等を含む膜を、単層で、または積層させて形成することができる。積層する場合には、例えば、導電膜７０１、７０２側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのが好ましい。
【０１６４】
次にゲート絶縁膜７０３上に、第１の半導体膜７０４を形成する。第１の半導体膜７０４の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。なお第１の半導体膜７０４は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。
【０１６５】
なお第１の半導体膜７０４は、公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板７００として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法と、９５０℃程度の高温アニールを組み合わせた結晶法を用いても良い。
【０１６６】
例えばレーザ結晶化を用いる場合、レーザ結晶化の前に、レーザに対する第１の半導体膜７０４の耐性を高めるために、５５０℃、４時間の加熱処理を該第１の半導体膜７０４に対して行なう。そして連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、第１の半導体膜７０４に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度とし、照射する。
【０１６７】
連続発振の気体レーザとして、Ａｒレーザ、Ｋｒレーザなどを用いることが出来る。また連続発振の固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、フォルステライト（Ｍｇ２ＳｉＯ４）レーザ、ＧｄＶＯ４、Ｙ２Ｏ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザなどを用いることが出来る。
【０１６８】
またパルス発振のレーザとして、例えばＡｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ２レーザ、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。
【０１６９】
また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっても良い。パルス発振でレーザ光を第１の半導体膜７０４に照射してから第１の半導体膜７０４が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数を用いることで、第１の半導体膜７０４がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、第１の半導体膜７０４中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する第１の半導体膜７０４が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向に沿って連続的に成長した単結晶の結晶粒を形成することで、少なくともトランジスタのチャネル方向には結晶粒界のほとんど存在しない第１の半導体膜７０４の形成が可能となる。
【０１７０】
なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを並行して照射するようにしても良い。
【０１７１】
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。
【０１７２】
上述したレーザ光の照射により、結晶性がより高められた第１の半導体膜７０４が形成される。なお、予め第１の半導体膜７０４に、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などで形成した多結晶半導体を用いるようにしても良い。
【０１７３】
また本実施例では第１の半導体膜７０４を結晶化しているが、結晶化せずに非晶質珪素膜または微結晶半導体膜のまま、後述のプロセスに進んでも良い。非晶質半導体、微結晶半導体を用いたトランジスタは、多結晶半導体を用いたトランジスタよりも作製工程が少ない分、コストを抑え、歩留まりを高くすることができるというメリットを有している。
【０１７４】
非晶質半導体は、珪素を含む気体をグロー放電分解することにより得ることができる。珪素を含む気体としては、ＳｉＨ４、Ｓｉ２Ｈ６が挙げられる。この珪素を含む気体を、水素、水素及びヘリウムで希釈して用いても良い。
【０１７５】
次に第１の半導体膜７０４上に、第２の半導体膜７０５、第３の半導体膜７０６を順に形成する。第２の半導体膜７０５は、価電子制御を目的とした不純物元素を意図的に添加しないで形成したものである。この第２の半導体膜７０５は、一導電型を有し、ソースとして機能するソース領域及びドレインとして機能するドレイン領域を形成するための第３の半導体膜７０６と、第１の半導体膜７０４との間に形成することで、バッファ層（緩衝層）的な働きを持っている。従って、弱ｎ型の電気伝導性を持った第１の半導体膜７０４に対して、第１の半導体膜７０４と同じ導電型の一導電型を有する第３の半導体膜７０６を形成する場合には第２の半導体膜７０５は必ずしも必要ない。しきい値制御をする目的において、ｐ型を付与する不純物元素を添加する場合には、第２の半導体膜７０５は段階的に不純物濃度を変化させる効果を持ち、接合形成を良好にする上で好ましい形態となる。すなわち、形成されるトランジスタにおいては、チャネル形成領域と、ソース領域またはドレイン領域との間に形成される低濃度不純物領域（ＬＤＤ領域）としての機能を持たせることが可能となる。
【０１７６】
一導電型を有する第３の半導体膜７０６はｎチャネル型のトランジスタを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、珪素を含む気体にＰＨ３などの不純物気体を加えれば良い。第２の半導体膜７０５と第３の半導体膜７０６は、第１の半導体膜７０４と同様に、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。
【０１７７】
以上、ゲート絶縁膜７０３から一導電型を有する第３の半導体膜７０６までは、大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、トランジスタ特性のばらつきを低減することができる。
【０１７８】
次に図１３（Ｂ）に示すように、マスク７０７を形成し、第１の半導体膜７０４、第２の半導体膜７０５、一導電型を有する第３の半導体膜７０６を所望の形状に加工（パターニング）して、島状に分離する。
【０１７９】
次に図１３（Ｃ）に示すように、マスク７０７を除去した後、第２導電膜７０８を形成する。第２導電膜７０８はアルミニウム、またはアルミニウムを主成分とする導電性材料で形成するが、半導体膜と接する側の層をチタン、タンタル、モリブデン、タングステン、銅またはこれらの元素の窒化物で形成した積層構造としても良い。例えば１層目がＴａで２層目がＷ、１層目が窒化タンタルで２層目がＡｌ、１層目が窒化タンタルで２層目が銅、１層目がチタンで２層目がアルミニウムで３層目がチタンといった組み合わせとしてもよい。また１層目と２層目のいずれか一方にＡｇＰｄＣｕ合金を用いても良い。タングステン、アルミニウムとシリコンの合金（Ａｌ−Ｓｉ）、窒化タンタルを順次積層した３層構造としてもよい。タングステンの代わりに窒化タングステンを用いてもよいし、アルミニウムとシリコンの合金（Ａｌ−Ｓｉ）に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、窒化タンタルに代えてチタンを用いてもよい。アルミニウムには耐熱性を向上させるためにチタン、シリコン、スカンジウム、ネオジム、銅などの元素を０．５〜５原子％添加させても良い。
【０１８０】
次に図１４（Ａ）に示すようにマスク７０９を形成する。マスク７０９は第２導電膜７０８をパターニングすることでソース領域またはドレイン領域と接続する配線を形成するためのマスクであり、同時に一導電型を有する第３の半導体膜７０６を取り除きチャネル形成領域を形成するためのエッチングマスクとして併用されるものである。アルミニウムまたはこれを主成分とする導電膜のエチングはＢＣｌ３、Ｃｌ２などの塩化物気体を用いて行なえば良い。このエッチング加工により、第２導電膜７０８から配線７１０〜７１３を形成する。また、チャネル形成領域を形成するためのエッチングにはＳＦ６、ＮＦ３、ＣＦ４などのフッ化物気体を用いてエッチングを行なうが、この場合には下地となる第１の半導体膜７０４とのエッチング選択比をとれないので、処理時間を適宜調整して行なうこととなる。以上のようにして、チャネルエッチ型のトランジスタの構造を形成することができる。
【０１８１】
次にマスク７０９を除去した後、図１４（Ｂ）に示すようにチャネル形成領域の保護を目的とした絶縁膜７１４を、窒化珪素膜で形成する。この窒化珪素膜はスパッタリング法やグロー放電分解法で形成可能であるが、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜であることが要求される。珪素をターゲットとして、窒素とアルゴンなどの希ガス元素を混合させたスパッタガスで高周波スパッタリングすることで、より緻密な窒化珪素膜を形成することができる。
【０１８２】
次に図１４（Ｃ）に示すように、絶縁膜７１４上に、平坦化を目的とした絶縁膜７１５を形成する。絶縁膜７１５は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン樹脂を含む絶縁膜で形成することが好ましい。シロキサン樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン樹脂は、置換基として、水素の他、フッ素、フルオロ基、有機基（例えばアルキル基、芳香族炭化水素）のうち、少なくとも１種を有していても良い。これらの材料は吸水性を有する。よって、絶縁膜７１５上に、水分の侵入及び放出を防ぐための絶縁膜７１６を形成することが好ましい。絶縁膜７１６としては上述のような窒化珪素膜を適用すれば良い。
【０１８３】
次に絶縁膜７１４、絶縁膜７１５、絶縁膜７１６をパターニングして、配線７１３が一部露出するような開口部を形成する。そして該開口部において配線７１３に接する配線７１７を形成する。
【０１８４】
次に図１５（Ａ）に示すように、配線７１７に接するように、陽極７１８を絶縁膜７１６上に形成する。本実施例ではスパッタ法を用い、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）で導電膜を形成した後、該導電膜をパターニングすることで陽極７１８を形成する。なおＩＴＳＯの他、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）など、ＩＴＳＯ以外の透光性酸化物導電材料を陽極７１８に用いても良い。
【０１８５】
ＩＴＳＯを用いる場合、ターゲットとしてＩＴＯに酸化珪素が２〜１０重量％含まれたものを用いることができる。具体的に本実施例では、Ｉｎ２Ｏ３と、ＳｎＯ２と、ＳｉＯ２とが８５：１０：５の重量％の割合で含むターゲットを用い、Ａｒの流量を５０ｓｃｃｍ、Ｏ２の流量を３ｓｃｃｍ、スパッタ圧力を０．４Ｐａ、スパッタ電力を１ｋＷ、成膜速度３０ｎｍ／ｍｉｎとし、１０５ｎｍの膜厚で、陽極７１８となる導電膜を形成した。
【０１８６】
導電膜を形成した後、パターニングする前に、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体による拭浄などで研磨しておいても良い。
【０１８７】
次に、配線７１７と、陽極７１８一部とを覆うように、絶縁膜７１６上に、開口部を有する隔壁７１９を形成する。隔壁７１９の開口部において陽極７１８はその一部が露出している。隔壁７１９は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、ポリイミド、ポリアミドなど、無機絶縁膜ならば酸化珪素、窒化酸化珪素などを用いることができる。開口部を形成する際に用いるマスクは、液滴吐出法または印刷法で形成することができる。また隔壁７１９自体を、液滴吐出法または印刷法で形成することもできる。
【０１８８】
次に本発明では、電界発光層７２０を形成する前に、隔壁７１９及び陽極７１８に吸着した水分や酸素等を除去するために、大気雰囲気下で加熱処理または真空雰囲気下で加熱処理（真空ベーク）を行なう。具体的には、基板の温度を２００℃〜４５０℃、好ましくは２５０〜３００℃で、０．５〜２０時間程度、真空雰囲気下で加熱処理を行なう。望ましくは４×１０−５Ｐａ以下とし、可能であるならば４×１０−６Ｐａ以下とするのが最も望ましい。そして、真空雰囲気下で加熱処理を行なった後に電界発光層７２０を形成する場合、電界発光層７２０を形成する直前まで当該基板を真空雰囲気下に置いておくことで、信頼性をより高めることができる。また真空ベークの前または後に、陽極７１８に紫外線を照射してもよい。
【０１８９】
次に図１５（Ｂ）に示すように、陽極７１８上に電界発光層７２０を形成する。電界発光層７２０は、単数または複数の層からなり、各層には有機材料のみならず無機材料が含まれていても良い。電界発光層７２０におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
【０１９０】
次に、電界発光層７２０を覆うように陰極７２１を形成する。陰極７２１は、一般的に仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属を用いて形成することもできる。また、電子注入性の高い材料を含む層を陰極７２１に接するように形成することで、アルミニウムや、酸化物導電材料等を用いた、通常の導電膜も用いることができる。
【０１９１】
陽極７１８、電界発光層７２０、陰極７２１は、隔壁７１９の開口部において重なり合っており、該重なり合っている部分が発光素子７２２に相当する。
【０１９２】
なお発光素子７２２を形成したら、陰極７２１上に、絶縁膜を形成しても良い。該絶縁膜は絶縁膜７１６と同様に、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばＤＬＣ膜、窒化炭素膜、ＲＦスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、上記絶縁膜として用いることも可能である。
【０１９３】
なお図１５では、発光素子７２２から発せられる光が基板７００側に照射される構成を示しているが、光が基板７００とは反対側に向かうような構造の発光素子としても良い。
【０１９４】
実際には図１５（Ｂ）まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）や透光性のカバー材でパッケージング（封入）することが好ましい。その際、カバー材の内部を不活性雰囲気する、または内部に吸湿性材料（例えば酸化バリウム）を配置すると、発光素子の信頼性が向上する。
【０１９５】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【実施例５】
【０１９６】
本実施例では、本発明の表示装置の一つである発光装置を例に挙げ、その外観について図１６を用いて説明する。図１６（Ａ）は、第１の基板上に形成されたトランジスタ及び発光素子を、第１の基板と第２の基板の間にシール材で封止したパネルの上面図であり、図１６（Ｂ）は、図１６（Ａ）のＡ−Ａ’における断面図に相当する。
【０１９７】
第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４とを囲むように、シール材４０２０が設けられている。また画素部４００２、信号線駆動回路４００３及び走査線駆動回路４００４の上に、第２の基板４００６が設けられている。よって画素部４００２、信号線駆動回路４００３及び走査線駆動回路４００４は、第１の基板４００１と第２の基板４００６の間において、シール材４０２０により、充填材４００７と共に密封されている。
【０１９８】
また第１の基板４００１上に設けられた画素部４００２、信号線駆動回路４００３及び走査線駆動回路４００４は、それぞれトランジスタを複数有している。図１６（Ｂ）では、信号線駆動回路４００３に含まれるトランジスタ４００８と、画素部４００２に含まれる駆動用トランジスタ４００９及びスイッチング用トランジスタ４０１０とを例示している。
【０１９９】
また発光素子４０１１は、駆動用トランジスタ４００９のソース領域またはドレイン領域と接続されている配線４０１７の一部を、その画素電極として用いている。また発光素子４０１１は、画素電極の他に対向電極４０１２と電界発光層４０１３を有している。なお発光素子４０１１の構成は、本実施例に示した構成に限定されない。発光素子４０１１から取り出す光の方向や、駆動用トランジスタ４００９の極性などに合わせて、発光素子４０１１の構成は適宜変えることができる。
【０２００】
また信号線駆動回路４００３、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電圧は、図１６（Ｂ）に示す断面図では図示されていないが、引き出し配線４０１４及び４０１５を介して、接続端子４０１６から供給されている。また閾値制御回路または電源制御回路から走査線駆動回路４００４に、引き出し配線４０１４及び４０１５を介して逆方向バイアスの電圧が与えられる。
【０２０１】
本実施例では、接続端子４０１６が、発光素子４０１１が有する対向電極４０１２と同じ導電膜から形成されている。また、引き出し配線４０１４は、配線４０１７と同じ導電膜から形成されている。また引き出し配線４０１５は、駆動用トランジスタ４００９、スイッチング用トランジスタ４０１０、トランジスタ４００８がそれぞれ有するゲート電極と、同じ導電膜から形成されている。
【０２０２】
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０２０３】
なお、第１の基板４００１、第２の基板４００６として、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。但し、発光素子４０１１からの光の取り出し方向に位置する第２の基板４００６は、透光性を有していなければならない。よって第２の基板４００６は、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いることが望ましい。
【０２０４】
また、充填材４００７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができる。本実施例では充填材４００７として窒素を用いる例を示している。
【０２０５】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【実施例６】
【０２０６】
本発明の表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）などが挙げられる。これら電子機器の具体例を図１７に示す。
【０２０７】
図１７（Ａ）は携帯電話であり、本体２１０１、表示部２１０２、音声入力部２１０３、音声出力部２１０４、操作キー２１０５を有する。表示部２１０２に本発明の表示装置を用いることで、信頼性の高い携帯電話が得られる。
【０２０８】
図１７（Ｂ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を有する。表示部２６０２に本発明の表示装置を用いることで、信頼性の高いビデオカメラが得られる。
【０２０９】
図１７（Ｃ）は映像表示装置であり、筐体２４０１、表示部２４０２、スピーカー部２４０３等を有する。表示部２４０２に本発明の表示装置を用いることで、信頼性の高い映像表示装置が得られる。なお、映像表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの、映像を表示するための全ての映像表示装置が含まれる。
【０２１０】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【０２１１】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【図面の簡単な説明】
【０２１２】
【図１】本発明の表示装置の構成を示すブロック図。
【図２】閾値制御回路の構成を示すブロック図。
【図３】順方向バイアスを印加する時間に対する閾値電圧の変化を示すグラフと、逆方向バイアスを印加する時間に対する閾値電圧の変化を示すグラフ。
【図４】走査線駆動回路の構成を示す図。
【図５】パルス出力回路の構成を示す図。
【図６】パルス出力回路のタイミングチャート。
【図７】パルス出力回路の構成を示す図。
【図８】本発明の表示装置の構成を示すブロック図。
【図９】本発明の表示装置の外観を示す図。
【図１０】信号線駆動回路の構成を示すブロック図。
【図１１】画素部の構成を示す図。
【図１２】画素部の構成を示す図。
【図１３】本発明の表示装置の作製方法を示す図。
【図１４】本発明の表示装置の作製方法を示す図。
【図１５】本発明の表示装置の作製方法を示す図。
【図１６】本発明の表示装置の上面図及び断面図。
【図１７】本発明の表示装置を用いた電子機器の図。
【図１８】出力回路の回路図及び出力回路のタイミングチャート。
【図１９】本発明の表示装置の構成を示すブロック図。
【図２０】本発明の表示装置の動作について説明する図。
【図２１】本発明の表示装置の外観を示す図。
【符号の説明】
【０２１３】
１０１ 閾値制御回路
１０２ 電源制御回路
１０３ 出力回路
１０４ シフトレジスタ
１０５ 走査線駆動回路
１０６ 画素部
１０７ トランジスタ
１０８ トランジスタ
２００ 閾値制御回路
２０１ コントローラ
２０２ 演算回路
２０３ 計測回路
２０４ メモリ
２０５ メモリ
２１０ 電源制御回路
２２０ シフトレジスタ
２２１ 出力回路
２２３ トランジスタ
２２４ トランジスタ
４００ 画素部
４１０ 走査線駆動回路
４１１ シフトレジスタ
４１２ 出力回路
４２０ 信号線駆動回路
４２１ シフトレジスタ
４２２ ラッチ
４２３ ラッチ
４３０ 閾値制御回路
４３１ 電源制御回路
４４０ 基板
４４１ ＦＰＣ
４５０ 基板
４５１ ＦＰＣ
４６０ 基板
４６１ ＦＰＣ
５０１ シフトレジスタ
５０２ ラッチ
５０３ ラッチ
５０４ レベルシフタ
５０５ バッファ
５０６ ディレイ型フリップフロップ（ＤＦＦ）
５０７ 記憶回路
５０８ 記憶回路
６０１ 画素部
６０２ 画素
６０３ スイッチング用トランジスタ
６０４ 駆動用トランジスタ
６０５ 発光素子
６０６ 保持容量
６１０ 画素部
６１１ 画素
６１２ トランジスタ
６１３ 液晶セル
６１４ 保持容量
７００ 基板
７０１ 導電膜
７０３ ゲート絶縁膜
７０４ 半導体膜
７０５ 半導体膜
７０６ 半導体膜
７０７ マスク
７０８ 導電膜
７０９ マスク
７１０ 配線
７１３ 配線
７１４ 絶縁膜
７１５ 絶縁膜
７１６ 絶縁膜
７１７ 配線
７１８ 陽極
７１９ 隔壁
７２０ 電界発光層
７２１ 陰極
７２２ 発光素子
９００ パルス出力回路
９１０ 走査方向切替回路
９１１ トランジスタ
９１２ トランジスタ
９１３ トランジスタ
９１４ トランジスタ
９２０ 振幅補償回路
９２１ トランジスタ
９２２ トランジスタ
９３０ 振幅補償回路
９３１ トランジスタ
９３２ トランジスタ
９４０ 出力回路
９４１ トランジスタ
９４２ トランジスタ
９５１ スイッチング素子
９５２ スイッチング素子
９５３ スイッチング素子
２１０１ 本体
２１０２ 表示部
２１０３ 音声入力部
２１０４ 音声出力部
２１０５ 操作キー
２４０１ 筐体
２４０２ 表示部
２４０３ スピーカー部
２６０１ 本体
２６０２ 表示部
２６０３ 筐体
２６０４ 外部接続ポート
２６０５ リモコン受信部
２６０６ 受像部
２６０７ バッテリー
２６０８ 音声入力部
２６０９ 操作キー
２６１０ 接眼部
３００１ トランジスタ
３００２ トランジスタ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００６ 基板
４００７ 充填材
４００８ トランジスタ
４００９ 駆動用トランジスタ
４０１０ スイッチング用トランジスタ
４０１１ 発光素子
４０１２ 対向電極
４０１３ 電界発光層
４０１４ 配線
４０１５ 配線
４０１６ 接続端子
４０１７ 配線
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ シール材
１９００ 画素部
１９１０Ａ 第１の走査線駆動回路
１９１０Ｂ 第２の走査線駆動回路
１９１１Ａ シフトレジスタ
１９１１Ｂ シフトレジスタ
１９１２Ａ 出力回路
１９１２Ｂ 出力回路
１９２０ 信号線駆動回路
１９２１ シフトレジスタ
１９２２ ラッチ
１９２３ ラッチ
１９３０Ａ 第１の閾値制御回路
１９３０Ｂ 第２の閾値制御回路
１９３１Ａ 第１の電源制御回路
１９３１Ｂ 第２の電源制御回路
１９３２ 走査線駆動制御回路
１９４０ 基板
１９４１ ＦＰＣ
１９５０ 基板
１９５１ ＦＰＣ
１９６０ 基板
１９６１ ＦＰＣ
【技術分野】
【０００１】
本発明は薄膜トランジスタを用いた表示装置に関する。
【背景技術】
【０００２】
安価なガラス基板を用いて形成される表示装置は、解像度が高くなるにつれて、実装に用いられる画素部周辺の領域（額縁領域）の基板に占める割合が増大し、小型化が妨げられる傾向がある。そのため、単結晶の半導体基板を用いて形成された駆動回路をガラス基板に実装する方式には限界があると考えられており、駆動回路を画素部と同じガラス基板上に一体形成する技術、所謂システムオンパネル化が重要視されている。システムオンパネルの実現により、駆動回路と画素部とを接続するためのピン数を削減し、半導体基板の駆動回路をガラス基板に実装する際に問題となっていた、駆動回路と画素部の接続不良に起因する歩留まりの低下、ピンを用いた接続箇所における機械的強度の低さなどを、回避することが可能となる。さらに表示装置の小型化のみならず、組立工程や検査工程の削減によるコストダウンも、システムオンパネルの実現により可能になる。
【０００３】
上記表示装置が有する駆動回路の代表的なものとして、走査線駆動回路と信号線駆動回路とがある。走査線駆動回路により、複数の画素が１ラインごと、場合によっては複数ラインごとに選択される。そして信号線駆動回路により、該選択されたラインが有する画素へのビデオ信号の入力が制御される。
【０００４】
信号線駆動回路と走査線駆動回路のうち、走査線駆動回路は信号線駆動回路に比べると駆動周波数を低く抑えることができるため、比較的ガラス基板上に形成しやすいと言える。下記の非特許文献１には、アモルファスの半導体を用いたトランジスタで、走査線駆動回路と画素部とをガラス基板上に形成する技術について記載されている。
【非特許文献１】ＹｏｎｇＳｏｏｎ Ｌｅｅ、外７名、ＳＩＤ ０６ ＤＩＧＥＳＴ、１６．２（ｐ．１０８３−ｐ．１０８６）（２００６）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、アモルファス半導体または多結晶半導体を用いた薄膜トランジスタ（ＴＦＴ）は、電流の供給能力が単結晶のトランジスタに比べて低い。そのため、駆動回路に用いられるＴＦＴのオン電流を高くするために、酸化珪素よりも誘電率の高い窒化珪素膜、窒化酸化珪素膜などの絶縁膜を、該ＴＦＴのゲート絶縁膜として採用することがある。
【０００６】
しかし、窒素を含むゲート絶縁膜を用いた薄膜トランジスタは、ゲートに印加される電圧の絶対値が大きいほど、またオンの状態の時間（駆動時間）が長いほど、その閾値電圧が大きくシフトしやすい。これはゲートに電圧が印加されると、ゲート絶縁膜に電荷がトラップされるためである。特にアモルファス半導体を用いた薄膜トランジスタの場合、窒素を含む絶縁膜をゲート絶縁膜に用いる場合が多いため、電荷のトラップによる閾値電圧のシフトは大きな問題である。
【０００７】
図１８（Ａ）に、走査線駆動回路に用いられる、走査線への電圧の入力を制御するための出力回路の一般的な構成を示す。図１８（Ａ）に示す出力回路は、直列に接続されたｎ型のトランジスタ３００１及びｎ型のトランジスタ３００２を有する。そしてトランジスタ３００１のソースまたはドレインのいずれか一方にはクロック信号ＧＣＬＫの電圧が与えられ、トランジスタ３００２のソースには電源電圧ＶＳＳが与えられる。トランジスタ３００１のゲートには電圧Ｖｉｎ１が、またトランジスタ３００２のゲートには電圧Ｖｉｎ２が与えられる。また、トランジスタ３００１のソースとドレインの他方と、トランジスタ３００２のドレインとが接続されているノードの電圧Ｖｏｕｔは、走査線に与えられる。
【０００８】
図１８（Ａ）に示した出力回路において、入力される電圧及び出力される電圧のタイミングチャートを、図１８（Ｂ）に示す。図１８（Ｂ）に示すように、クロック信号ＧＣＬＫが有するハイレベルのパルスの一つが出現する期間と、その前後においてのみ、電圧Ｖｉｎ１はハイレベルとなる。Ｖｉｎ１がハイレベルになるとトランジスタ３００１はオンになり、それ以外のＶｉｎ１がローレベルのときトランジスタ３００１はオフになる。
【０００９】
一方、クロック信号ＧＣＬＫが有するハイレベルのパルスの一つが出現する期間と、その前後においてのみ、電圧Ｖｉｎ２はローレベルとなる。Ｖｉｎ２がローレベルになるとトランジスタ３００２はオフになり、それ以外のＶｉｎ２がハイレベルのときトランジスタ３００２はオンになる。トランジスタ３００１がオン、トランジスタ３００２がオフの期間において、クロック信号ＧＣＬＫが有するハイレベルのパルスがサンプリングされ、電圧Ｖｏｕｔとして出力される。そしてサンプリングされたパルスにより、走査線の選択が行われる。
【００１０】
上記構成を有する出力回路では、走査線が選択されていない期間においてトランジスタ３００２はオンの状態を維持している。しかるに走査線が選択されていない期間は、走査線が選択されている期間に比べて圧倒的に長い。そのため、トランジスタ３００２は、トランジスタ３００１に比べて駆動時間が長く、ゲート絶縁膜における電荷のトラップによりその閾値電圧がシフトしやすい。そして、閾値電圧が大きくシフトするとトランジスタ３００２は正常に動作しなくなるため、ゲート絶縁膜における電荷のトラップは走査線駆動回路の寿命を縮める一因となっている。
【００１１】
本発明は上記問題に鑑み、ＴＦＴの閾値電圧がシフトしても、駆動回路の高い信頼性を確保することができる表示装置の提供を課題とする。
【課題を解決するための手段】
【００１２】
本発明者らは、トランジスタのゲートに正の電圧を印加し続けると、該トランジスタの閾値電圧が正の方向にシフトし、逆に負の電圧を印加し続けると、該トランジスタの閾値電圧が負の方向にシフトすることに着目した。そして、出力回路のトランジスタの閾値電圧がシフトしても、逆の極性を有する電圧をゲートに印加することで、閾値電圧を逆の方向にシフトさせて補正する表示装置を発案した。
【００１３】
本発明の表示装置は、出力回路が有するトランジスタのゲートに、該トランジスタのソースの電位を基準として、順方向バイアスの電圧または逆方向バイアスの電圧を与えることができる電源制御回路と、該トランジスタの閾値電圧を補正するべく、該トランジスタのゲートにソースの電位を基準として逆方向バイアスの電圧を与えるように電源制御回路を制御する閾値制御回路と、を有する。
【００１４】
閾値制御回路は、トランジスタの駆動時間に従って、該トランジスタのゲートに逆方向バイアスの電圧を印加する時間を制御することもできる。具体的に閾値制御回路は、トランジスタのゲートに順方向バイアスの電圧が印加された時間（駆動時間）ｔから、閾値電圧の変化量ΔＶｔｈを予測する。そして該変化量ΔＶｔｈから、閾値電圧をΔＶｔｈだけ逆方向に変化させるために必要な、逆方向バイアスの電圧をゲートに印加する時間ｔ’を算出する。そして算出された時間ｔ’だけ、トランジスタのゲートに逆方向バイアスの電圧が印加されるよう、電源制御回路を制御する。
【００１５】
そして、閾値制御回路における閾値電圧の変化量ΔＶｔｈの予測は、駆動時間ｔに対する変化量ΔＶｔｈの推移のデータを予めメモリに記憶しておき、該データを参照することで行うことができる。また同様に、逆方向バイアスの電圧を印加する時間ｔ’の算出は、逆方向バイアスの電圧を印加する時間に対する閾値電圧の変化量ΔＶｔｈの推移のデータを予めメモリに記憶しておき、該データを参照することで行うことができる。
【００１６】
或いは、上記２つのデータから、駆動時間ｔに対する逆方向バイアスの電圧を印加する時間ｔ’のデータを定め、予めメモリに記憶しておいても良い。
【００１７】
また、表示装置の電源を切ることで電力の供給が途絶えても、電源を再び入れたときに継続して駆動時間を計測できるように、計測された駆動時間をメモリに記憶しておいても良い。
【００１８】
また、出力回路を具備する走査線駆動回路は、表示装置の画素部に対して複数、具体的には画素を駆動するための走査線の両側にあたる２カ所に配置してもよい。そして一方の出力回路が画素に画像を表示するための動作を行い、他方の出力回路が逆方向バイアスの電圧が印加されるよう動作させることで、画素部での画像の表示を中断することなくトランジスタの閾値電圧の補正を行うことができる。
【００１９】
なお、逆方向バイアスの電圧による閾値電圧の補正は、画素部に画像を表示する期間以外であれば、いつでも行うことができる。例えば、表示装置の電源を投入した後、実際に画像を表示するまでの期間に行うこともできるし、画像を表示している途中でも適宜表示を一時中断して行うこともできる。
【発明の効果】
【００２０】
本発明では、駆動回路に用いられるトランジスタの閾値電圧がシフトしても、該トランジスタのゲートに逆方向バイアスの電圧を印加することで、シフトした閾値電圧を元に戻すことができる。よって駆動回路、延いては表示装置の信頼性を高めることができる。特にアモルファス半導体膜を用いた薄膜トランジスタでは、オン電流を確保するために、ゲート絶縁膜に誘電率が酸化珪素より高い窒化珪素または窒化酸化珪素を用いる場合が多い。誘電率が高い窒化珪素または窒化酸化珪素を用いると電荷がトラップされやすく、そのことが閾値電圧のシフトにつながっていたが、本発明の構成により薄膜トランジスタの閾値電圧を補正し、表示装置の信頼性を高めることができる。
【００２１】
また本発明では、出力回路を具備する走査線駆動回路を表示装置の画素部に対して複数、具体的には画素を駆動する走査線の両側にあたる２カ所に配置することにより、画素部での画像の表示を中断することなくトランジスタの閾値電圧を補正し、表示装置の信頼性を高めることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
【００２３】
図１を用いて、本発明の表示装置の構成について説明する。図１（Ａ）は本発明の表示装置のブロック図である。本発明の表示装置は、閾値制御回路１０１と、電源制御回路１０２と、出力回路１０３とを有している。図１（Ａ）に示す本発明の表示装置は、さらに出力回路１０３を有するシフトレジスタ１０４、シフトレジスタ１０４を有する走査線駆動回路１０５、画素部１０６が示されている。上記構成に加え、本発明の表示装置は、信号線駆動回路を有していても良い。
【００２４】
画素部１０６には複数の画素が設けられており、走査線駆動回路１０５によって該画素がラインごとに選択される。信号線駆動回路は、走査線駆動回路１０５によって選択されたラインの画素への、ビデオ信号の入力を制御する。
【００２５】
シフトレジスタ１０４は入力されたクロック信号ＧＣＬＫ、スタートパルス信号ＧＳＰを用いて、ラインの選択を行う。具体的にはクロック信号ＧＣＬＫ及びスタートパルス信号ＧＳＰに従って出力回路１０３のスイッチングを制御することで、クロック信号ＧＣＬＫのパルスをサンプリングし、走査線に供給する。
【００２６】
画素において、ｎ型のトランジスタがスイッチング素子として用いられている場合は、パルスが有するハイレベルの電圧ＶＤＤが走査線に供給されると、該トランジスタがオンになり、該走査線を有するラインの画素が選択の状態となる。またローレベルの電圧ＶＳＳが走査線に供給されると該トランジスタがオフになり、該走査線を有するラインの画素は非選択の状態となる。
【００２７】
逆に画素において、ｐ型のトランジスタがスイッチング素子として用いられている場合は、パルスが有するローレベルの電圧ＶＳＳが走査線に供給されると該トランジスタがオンになり、該走査線を有するラインの画素が選択の状態となる。またハイレベルの電圧ＶＤＤが走査線に供給されると該トランジスタがオフになり、該走査線を有するラインの画素は非選択の状態となる。
【００２８】
次に、画素においてｎ型のトランジスタがスイッチング素子として用いられている場合を例に挙げ、閾値制御回路１０１、電源制御回路１０２、出力回路１０３、シフトレジスタ１０４の構成及びその動作について、図１（Ｂ）に示すブロック図を用いて説明する。
【００２９】
出力回路１０３は少なくとも２つのスイッチング素子を有する。具体的に図１（Ｂ）に示す出力回路１０３は、ｎ型のトランジスタ１０７と、ｎ型のトランジスタ１０８とをスイッチング素子として用いる。なお図１（Ｂ）ではトランジスタ１０７及びトランジスタ１０８が共にｎ型である場合を例示しているが、本発明はこの構成に限定されない。トランジスタ１０７及びトランジスタ１０８が共にｐ型であっても良い。
【００３０】
トランジスタ１０７とトランジスタ１０８は直列に接続されている。そして画素部１０６に画像を表示する期間では、トランジスタ１０７のソースまたはドレインのいずれか一方にはクロック信号ＧＣＬＫの電圧が与えられ、他方は走査線に接続されている。またトランジスタ１０８のソースには電圧ＶＳＳが与えられ、ドレインは走査線に接続されている。従って、トランジスタ１０７によりクロック信号ＧＣＬＫのサンプリングが行われ、トランジスタ１０８により電圧ＶＳＳの走査線への供給が制御される。
【００３１】
電源制御回路１０２は、ハイレベルの電圧ＶＣＣと、ローレベルの電圧ＶＥＥのいずれかを、シフトレジスタ１０４に与えることが出来る。閾値制御回路１０１は、電圧ＶＣＣと電圧ＶＥＥのどちらかを選択し、選択した電圧がシフトレジスタ１０４に与えられるよう電源制御回路１０２を制御する。
【００３２】
画素部１０６に画像を表示する期間では、閾値制御回路１０１は、電圧ＶＣＣがシフトレジスタ１０４に与えられるよう電源制御回路１０２を制御する。なお電圧ＶＣＣは電圧ＶＤＤよりも低いものとする。そしてトランジスタ１０８は、順方向バイアスの電圧である電圧ＶＣＣがゲートに与えられることで、オンになる。トランジスタ１０８がオンになると、走査線に電圧ＶＳＳが与えられ、画素のスイッチング素子として機能するトランジスタがオフになり、該走査線を有するラインの画素は非選択の状態になる。一方、画素部１０６に画像を表示する期間では、トランジスタ１０７は、電圧ＶＤＤがゲートに与えられるとオン、電圧ＶＳＳがゲートに与えられるとオフ、というようにスイッチングを行う。そしてトランジスタ１０７がオンの時はトランジスタ１０８をオフ、トランジスタ１０７がオフの時はトランジスタ１０８をオンとする。
【００３３】
なおトランジスタ１０８は、そのゲートにハイレベルの電圧ＶＣＣが与えられる期間が長くなると、閾値電圧が正の方向にシフトする。よって本発明の表示装置では、トランジスタ１０８の閾値電圧を補正する期間を設ける。
【００３４】
トランジスタ１０８の閾値電圧を補正する期間では、閾値制御回路１０１は、逆方向バイアスの電圧ＶＥＥがシフトレジスタ１０４に与えられるよう電源制御回路１０２を制御する。電圧ＶＥＥは電圧ＶＳＳよりも低いものとする。そしてトランジスタ１０８は、逆方向バイアスの電圧である電圧ＶＥＥがゲートに与えられることで、閾値電圧が負の方向にシフトする。負の方向において閾値電圧をどの程度変化させるのかは、画像を表示する期間における正の方向の閾値電圧の変化量に従って決めればよい。
【００３５】
正の方向における閾値電圧の変化量は、トランジスタ１０８のゲートに順方向バイアスの電圧ＶＣＣが与えられる時間（駆動時間）で予測することが出来る。また負の方向における閾値電圧の変化量は、トランジスタ１０８のゲートに逆方向バイアスの電圧ＶＥＥが与えられる時間で予測することが出来る。よって、トランジスタ１０８のゲートに順方向バイアスの電圧ＶＣＣが与えられる時間に従って、トランジスタ１０８のゲートに逆方向バイアスの電圧ＶＥＥを与える時間を決めることが出来る。
【００３６】
閾値電圧の補正は、画素部１０６に画像を表示する期間以外であれば、いつでも行うことができる。例えば、表示装置の電源を投入した後、実際に画像を表示するまでの期間に行うこともできるし、画像を表示している途中でも適宜表示を一時中断して、上記補正を行うこともできる。
【００３７】
走査線が選択されていない期間は選択されている期間に比べて圧倒的に長いため、トランジスタ１０７の駆動時間よりもトランジスタ１０８の駆動時間の方が圧倒的に長くなり、その閾値電圧の変化量は大きくなる。しかし本発明では、トランジスタ１０８のゲートに逆方向バイアスの電圧を与えることで、その閾値電圧を補正することが出来る。よって走査線駆動回路１０５、延いては表示装置の信頼性を高めることができる。特にアモルファス半導体膜を用いた薄膜トランジスタでは、オン電流を確保するために、ゲート絶縁膜に誘電率が酸化珪素より高い窒化珪素または窒化酸化珪素を用いる場合が多い。誘電率が高い窒化珪素または窒化酸化珪素を用いると電荷がトラップされやすく、そのことが閾値電圧のシフトにつながっていたが、本発明の構成によりトランジスタ１０８の閾値電圧を補正し、表示装置の信頼性を高めることができる。
【００３８】
本実施の形態では、ｎ型のトランジスタが画素及び出力回路１０３のスイッチング素子として用いられている場合を例示して説明し、トランジスタ１０８の閾値電圧を補正する構成について説明した。逆に、ｐ型のトランジスタが画素及び出力回路１０３のスイッチング素子として用いられている場合について考察する。この場合、トランジスタ１０７のソースまたはドレインのいずれか一方にクロック信号ＧＣＬＫの電圧が与えられ、他方は走査線に接続される。またトランジスタ１０８のソースには電圧ＶＤＤが与えられ、ドレインは走査線に接続される。従って、トランジスタ１０８により電圧ＶＤＤの走査線への供給が制御され、トランジスタ１０７によりクロック信号ＧＣＬＫのサンプリングが行われる。そして画素のトランジスタをオフにするには、出力回路１０３においてトランジスタ１０８をオンにして、ハイレベルの電圧ＶＤＤを走査線に与えなくてはならない。よって、トランジスタ１０８の方がトランジスタ１０７よりも圧倒的に駆動時間が長くなるため、トランジスタ１０８の閾値電圧を補正するべく、トランジスタ１０８のゲートにハイレベルの逆方向バイアスの電圧を与えるようにする。
【００３９】
また本実施の形態では、トランジスタ１０７及びトランジスタ１０８が同じ極性を有する出力回路１０３の構成について説明しているが、本発明はこの構成に限定されない。トランジスタ１０７及びトランジスタ１０８が異なる極性を有していても良い。この場合、ｐ型ならソースに電圧ＶＤＤ、ｎ型ならソースに電圧ＶＳＳが与えられるのが望ましいので、トランジスタ１０７をｐ型、トランジスタ１０８をｎ型にすると良い。
【００４０】
また本実施の形態では、トランジスタ１０７、トランジスタ１０８が、それぞれゲートを１つ有するシングルゲート構造である場合について示したが、本発明はこの構成に限定されない。互いに電気的に接続された複数のゲートを有するマルチゲート構造のトランジスタであっても良い。
【００４１】
（実施の形態２）
本実施の形態では、本発明の表示装置が有する、閾値制御回路のより具体的な構成の一例について説明する。図２に示す閾値制御回路２００は、コントローラ２０１と、演算回路２０２と、計測回路２０３と、メモリ２０４と、メモリ２０５とを有している。
【００４２】
またシフトレジスタ２２０が有する出力回路２２１は、直列に接続されているトランジスタ２２３と、トランジスタ２２４とを有している。そして画素部に画像を表示する期間では、トランジスタ２２３のソースまたはドレインのいずれか一方にはクロック信号ＧＣＬＫの電圧が与えられ、他方は走査線に接続されている。またトランジスタ２２４のソースには電圧ＶＳＳが与えられ、ドレインは走査線に接続されている。従って、トランジスタ２２３によりクロック信号ＧＣＬＫのサンプリングが行われ、トランジスタ２２４により電圧ＶＳＳの走査線への供給が制御される。
【００４３】
次に本実施の形態の、表示装置の動作について説明する。まず画素部に画像を表示する期間において、コントローラ２０１は、出力回路２２１に順方向バイアスの電圧（ここでは電圧ＶＣＣ）を与えるように、電源制御回路２１０を制御する。画像を表示する期間は、コントローラ２０１に入力される水平同期信号（Ｈｓｙｎｃ）と、垂直同期信号（Ｖｓｙｎｃ）によって判別することが可能である。順方向バイアスの電圧ＶＣＣがゲートに与えられると、トランジスタ２２４はオンになり、電圧ＶＳＳが走査線に与えられる。そして、時間の経過と共に、トランジスタ２２４の閾値電圧は、正の方向にシフトする。
【００４４】
なお画像を表示する期間では、トランジスタ２２４のゲートに順方向バイアスの電圧ＶＣＣが印加される時間ｔを計測するよう、コントローラ２０１が計測回路２０３を制御する。計測回路２０３は、カウンタなどの計数回路を用いて形成することが出来る。そして計測された時間ｔは、メモリ２０４に記憶される。メモリ２０４は不揮発性メモリを用いるのが望ましい。ただし、電源用の電圧をメモリ２０４に常に供給することでデータを保存することが出来るのであれば、揮発性メモリであっても良い。メモリ２０４として、例えばＳＲＡＭ、ＤＲＡＭ、フラッシュメモリ、ＥＥＰＲＯＭ、ＦｅＲＡＭなどを用いることができる。メモリ２０４に順方向バイアスの電圧が印加される時間ｔを記憶しておくことで、表示装置の電源を切ってから電源を再投入した後において、電源を切る前の時間ｔに、電源投入後の時間を加算することができる。
【００４５】
次に、トランジスタ２２４の閾値電圧を補正する期間において、コントローラ２０１は、出力回路２２１に逆方向バイアスの電圧（ここでは電圧ＶＥＥ）を与えるように、電源制御回路２１０を制御する。電圧ＶＥＥがゲートに与えられると、トランジスタ２２４はオフになり、時間の経過と共にその閾値電圧が負の方向にシフトする。
【００４６】
なおメモリ２０５には、時間ｔから、トランジスタ２２４の閾値電圧を補正するための時間ｔ’を一意的に算出するためのデータが記憶されている。本実施の形態では、時間ｔに対する、トランジスタ２２４の閾値電圧の値もしくは変化量を示す第１のデータと、時間ｔ’に対する、トランジスタ２２４の閾値電圧の値もしくは変化量を示す第２のデータとが記憶されている場合を例に挙げて説明する。
【００４７】
図３（Ａ）は、順方向バイアスの電圧をゲートに印加する時間ｔに対する、閾値電圧Ｖｔｈの値を示す第１のデータの一例である。図３（Ａ）において、順方向バイアスの電圧を印加する前、すなわち時間０のときの閾値電圧は、Ｖｔｈ（０）である。また図３（Ａ）において、時間ｔ＝ｔａとなったときの閾値電圧は、Ｖｔｈ（ｔａ）である。
【００４８】
また図３（Ｂ）は、逆方向バイアスの電圧をゲートに印加する時間ｔ’に対する、閾値電圧Ｖｔｈの値を示す第２のデータの一例である。図３（Ｂ）では、時間ｔｂのときに閾値電圧がＶｔｈ（ｔａ）であり、時間ｔｃのときに閾値電圧がＶｔｈ（０）である。よって、閾値電圧をＶｔｈ（ｔａ）からＶｔｈ（０）に戻すには、逆方向バイアスの電圧を時間ｔ’＝ｔｃ−ｔｂだけ印加すれば良いことが分かる。
【００４９】
コントローラ２０１は、上述した逆方向バイアスの電圧を印加する時間ｔ’の計算を、メモリ２０５に記憶された第１のデータまたは第２のデータと、計測回路２０３において計測された時間ｔとを用いて行うよう、演算回路２０２を制御する。そして演算回路２０２において算出された時間ｔ’＝ｔｃ−ｔｂに従って、逆方向バイアスの電圧ＶＥＥを出力回路２２１に与えるように、電源制御回路２１０を制御する。
【００５０】
なお本実施の形態では、メモリ２０５は不揮発性メモリを用いるのが望ましい。ただし、電源用の電圧をメモリ２０５に常に供給することでデータを保存することが出来るのであれば、揮発性メモリであっても良い。メモリ２０５として、例えばＳＲＡＭ、ＤＲＡＭ、フラッシュメモリ、ＥＥＰＲＯＭ、ＦｅＲＡＭなどを用いることができる。また本実施の形態では、第１のデータと第２のデータとを同じメモリ２０５に記憶させている例について示しているが、本発明はこの構成に限定されない。第１のデータと第２のデータとを異なるメモリに記憶させるようにしても良い。
【００５１】
また本実施の形態では、上記第１のデータと第２のデータとを用いて、逆方向バイアスの電圧を印加する時間ｔ’の計算を行う場合を例示しているが、本発明はこの構成に限定されない。例えば、上記第１のデータと第２のデータを用いて、駆動時間ｔから時間ｔ’が直接的に求められるデータを作成しておき、メモリに記憶して用いても良い。
【００５２】
また本実施の形態では、順方向バイアスの電圧がトランジスタのゲートに与えられる時間ｔを計測回路２０３において計測しているが、本発明はこの構成に限定されない。順方向バイアスの電圧をトランジスタのゲートに与える時間ｔを直接計測せずとも、時間ｔが間接的に予測できるようなものを計測すれば良い。例えば、閾値制御回路２００において順方向バイアスの電圧を選択する期間と、実際に順方向バイアスの電圧がトランジスタのゲートに与えられる時間ｔとは異なる。しかし、閾値制御回路２００において順方向バイアスの電圧が選択される期間から、順方向バイアスの電圧がトランジスタのゲートに実際に与えられる時間ｔを間接的に予測することは可能である。よって、閾値制御回路２００において順方向バイアスの電圧が選択される期間を計測することで、逆方向バイアスの電圧を印加する時間ｔ’を算出することが出来る。
【００５３】
なお本実施の形態では、閾値電圧の値もしくは変化量が、時間ｔもしくは時間ｔ’に対して連続的に変化するデータを用いているが、本発明はこの構成に限定されない。閾値電圧の値もしくは変化量が、時間ｔもしくは時間ｔ’に対して断続的に変化するデータを用いていても良い。
【００５４】
本発明では、出力回路２２１内のトランジスタ２２４のゲートに、駆動時間に従って定められる時間だけ逆方向バイアスの電圧を印加することで、その閾値電圧を補正する。そのため、ゲート絶縁膜において電荷がトラップされることで、当該トランジスタ２２４の閾値電圧Ｖｔｈがシフトしても、走査線駆動回路、延いては表示装置の高い信頼性を確保することが出来る。特にアモルファス半導体膜を用いた薄膜トランジスタでは、オン電流を確保するために、ゲート絶縁膜に誘電率が酸化珪素より高い窒化珪素または窒化酸化珪素を用いる場合が多い。誘電率が高い窒化珪素または窒化酸化珪素を用いると電荷がトラップされやすく、そのことが閾値電圧のシフトにつながっていたが、本発明の構成により閾値電圧のシフトを補正して表示装置の信頼性を高めることができる。
【００５５】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。
【００５６】
（実施の形態３）
本実施の形態では、本発明の半導体装置が有する走査線駆動回路の、より詳しい構成とその動作について説明する。
【００５７】
図４（Ａ）に、本実施の形態の走査線駆動回路の構成を示す。図４（Ａ）に示す走査線駆動回路は、複数のパルス出力回路９００を有している。パルス出力回路９００にはクロック信号ＧＣＬＫ、該クロック信号ＧＣＬＫと周期が半分ずれているクロック信号ＧＣＬＫｂ、スタートパルス信号ＧＳＰ、走査方向切替信号ＧＵ／Ｄ、該走査方向切替信号ＧＵ／Ｄの電圧を反転させた走査方向切替信号ＧＵ／Ｄｂが入力されている。複数のパルス出力回路９００は、上記信号の入力により、対応する走査線Ｇ１〜Ｇｙに順にパルスを出力する。
【００５８】
図５に、パルス出力回路９００の具体的な回路図の一例を示す。なお、図５に示したパルス出力回路における信号の入出力を明確にするために、図４（Ａ）に示したパルス出力回路９００の端子に１から５まで番号を付したものを、図４（Ｂ）に示す。図４（Ｂ）に示すパルス出力回路９００の１〜５の端子は、図５に示したパルス出力回路の１〜５の端子に対応するものとする。
【００５９】
図５に示すパルス出力回路は、走査方向切替回路９１０と、第１の振幅補償回路９２０と、第２の振幅補償回路９３０と、出力回路９４０と、スイッチング素子９５２とを有している。走査方向切替回路９１０は、走査方向切替信号ＧＵ／Ｄ及び走査方向切替信号ＧＵ／Ｄｂに従って、走査線の選択の順序を切り替えることができる。第１の振幅補償回路９２０及び第２の振幅補償回路９３０は、スタートパルス信号ＧＳＰまたは前段のパルス出力回路から出力されるパルスと、後段のパルス出力回路から出力されるパルスとに従って、出力回路９４０のスイッチングを制御する。出力回路９４０は、クロック信号ＧＣＬＫまたはクロック信号ＧＣＬＫｂのパルスをサンプリングし、前段のパルス出力回路または走査線Ｇｊ（ｊ＝１〜ｙ）に出力する。スイッチング素子９５２は、出力回路９４０への順方向バイアスの電圧または逆方向バイアスの電圧の供給を制御する。
【００６０】
具体的に走査方向切替回路９１０は、トランジスタ９１１〜９１４を有する。第１の振幅補償回路９２０は、トランジスタ９２１、９２２を有する。第２の振幅補償回路９３０は、トランジスタ９３１、９３２を有する。出力回路９４０は、トランジスタ９４１、９４２を有する。なお図５では、スイッチング素子９５２がトランジスタを１つだけ用いているが、本発明はこの構成に限定されない。スイッチング素子９５２がトランジスタを複数用いていても良いし、トランジスタ以外の半導体素子を用いていても良い。
【００６１】
そしてトランジスタ９１１のゲートは端子４に接続されている。またトランジスタ９１１のソースとドレインは、一方が端子２に、他方がトランジスタ９２１のゲート及びトランジスタ９３２のゲートに接続されている。トランジスタ９１２のゲートは端子５に接続されている。またトランジスタ９１２のソースとドレインは、一方が端子３に、他方がトランジスタ９２１のゲート及びトランジスタ９３２のゲートに接続されている。トランジスタ９１３のゲートは端子５に接続されている。またトランジスタ９１３のソースとドレインは、一方が端子２に、他方がトランジスタ９３１のゲートに接続されている。トランジスタ９１４のゲートは端子４に接続されている。またトランジスタ９１４のソースとドレインは、一方が端子３に、他方がトランジスタ９３１のゲートに接続されている。
【００６２】
トランジスタ９２１のソースとドレインは、一方に電圧ＶＤＤまたは電圧ＶＳＳが与えられ、他方はトランジスタ９４１のゲートに接続されている。トランジスタ９２２のゲートはトランジスタ９４２のゲートに接続されている。またトランジスタ９２２のソースとドレインは、一方がトランジスタ９４１のゲートに接続され、他方には電圧ＶＳＳが与えられている。
【００６３】
トランジスタ９３１のソースとドレインは、一方には電圧ＶＣＣまたは電圧ＶＥＥが与えられ、他方はトランジスタ９２２のゲート及びトランジスタ９４２のゲートに接続されている。トランジスタ９３２のソースとドレインは、一方がトランジスタ９２２のゲート及びトランジスタ９４２のゲートに接続され、他方には電圧ＶＳＳまたは電圧ＶＥＥが与えられている。
【００６４】
トランジスタ９４１のソースとドレインは、一方が端子１に、他方が走査線Ｇｊに接続されている。トランジスタ９４２のソースとドレインは、一方が走査線Ｇｊに接続されており、他方には電圧ＶＳＳが与えられている。
【００６５】
またスイッチング素子９５２のトランジスタのゲートには電圧ＶＳＳが与えられている。また、スイッチング素子９５２のトランジスタのソースとドレインは、一方がトランジスタ９２２のゲート及びトランジスタ９４２のゲートに接続されており、他方には電圧ＶＳＳまたは電圧ＶＥＥが与えられている。
【００６６】
図６に、画素部に画像を表示する期間における、図５に示すパルス出力回路９００の、端子１〜５及び走査線Ｇｊの電圧のタイミングチャートを示す。またトランジスタ９４１のゲートに入力される電圧ＩＮ１と、トランジスタ９４２のゲートに入力される電圧ＩＮ２のタイミングチャートも、併せて図６に示す。
【００６７】
まず画像を表示する期間では、図６に示すように、端子４に入力される走査方向切替信号Ｕ／Ｄの電圧がハイレベル、端子５に入力される走査方向切替信号Ｕ／Ｄｂの電圧がローレベルである場合を示している。よって、トランジスタ９１１及びトランジスタ９１４はオン、トランジスタ９１２及びトランジスタ９１３はオフである。逆に走査方向切替信号Ｕ／Ｄの電圧がローレベル、走査方向切替信号Ｕ／Ｄｂの電圧がハイレベルであっても、走査方向が切り替わるだけで、基本的な動作は同じである。
【００６８】
また画像を表示する期間では、トランジスタ９２１のソースまたはドレインの一方には、電圧ＶＤＤが与えられる。トランジスタ９３１のソースまたはドレインの一方には、電圧ＶＣＣが与えられる。トランジスタ９３２のソースまたはドレインの他方には、電圧ＶＳＳが与えられる。スイッチング素子９５２のトランジスタのソースまたはドレインの他方には、電圧ＶＳＳが与えられる。
【００６９】
そして図６に示すように、端子２にスタートパルス信号ＧＳＰのパルスが入力される前は、端子２及び端子３に入力される電圧はローレベルである。よって、トランジスタ９２１、トランジスタ９３１及びトランジスタ９３２は全てオフである。また、スイッチング素子９５２のトランジスタはオフである。したがって、トランジスタ９４１とトランジスタ９４２のゲートには前周期において与えられた電圧が保持されている。
【００７０】
次に端子２にスタートパルス信号ＧＳＰのパルスが入力されると、トランジスタ９２１及びトランジスタ９３２はゲートにハイレベルの電圧が与えられるのでオンになる。よってトランジスタ９２１を介して、電圧ＶＤＤが電圧ＩＮ１としてトランジスタ９４１のゲートに与えられるので、トランジスタ９４１はオンになる。またトランジスタ９３２を介して、電圧ＶＳＳが電圧ＩＮ２としてトランジスタ９４２のゲートに与えられるので、トランジスタ９４２はオフになる。また、スイッチング素子９５２のトランジスタはオフのままである。このとき、端子１に入力されるクロック信号ＧＣＬＫの電圧はローレベルであるので、走査線Ｇｊにはローレベルの電圧が出力される。
【００７１】
また端子３に入力される電圧はローレベルのままなので、トランジスタ９３１はオフの状態を維持する。トランジスタ９３２を介して、電圧ＶＳＳがトランジスタ９２２のゲートに与えられるので、トランジスタ９２２はオフになる。
【００７２】
次に端子２に再びローレベルの電圧が入力されると、トランジスタ９２１及びトランジスタ９３２のゲートにローレベルの電圧が与えられるので、上記トランジスタはオフになる。また端子３に入力される電圧はローレベルのままなので、トランジスタ９３１はオフの状態を維持する。よってトランジスタ９２２のゲート及びトランジスタ９４２のゲートはフローティングとなり、電圧ＩＮ２はローレベルの状態を維持するので、トランジスタ９２２及びトランジスタ９４２はオフとなる。また、スイッチング素子９５２のトランジスタはオフのままである。
【００７３】
このとき、トランジスタ９４１のゲートもフローティングとなるが、端子１に入力されるクロック信号ＧＣＬＫの電圧がハイレベルになるので、ブートストラップによりトランジスタのゲートの電圧ＩＮ１はさらに高く持ち上がる。よってトランジスタ９４１はオンの状態を維持するため、クロック信号ＧＣＬＫのハイレベルの電圧がサンプリングされ、走査線Ｇｊに出力される。
【００７４】
次に端子２に入力される電圧はローレベルの状態を維持するため、トランジスタ９２１及びトランジスタ９３２はオフのままである。一方、端子３に入力される電圧はハイレベルになるため、トランジスタ９３１はオンになる。そしてトランジスタ９３１を介してトランジスタ９２２のゲートに電圧ＶＣＣが印加され、トランジスタ９２２及びトランジスタ９４２はオンになる。よって、トランジスタ９２２を介して、電圧ＶＳＳが電圧ＩＮ１としてトランジスタ９４１のゲートに与えられ、トランジスタ９４１はオフになる。またトランジスタ９３１を介してトランジスタ９４２のゲートに、電圧ＩＮ２として電圧ＶＣＣが印加される。また、スイッチング素子９５２のトランジスタはオフのままである。したがって、トランジスタ９４２はオンになり、トランジスタ９４２を介して電圧ＶＳＳが走査線Ｇｊに与えられる。
【００７５】
次に、トランジスタ９４２の閾値電圧を補正する期間における、パルス出力回路９００の動作について説明する。閾値電圧を補正する期間では、信号線駆動回路へのクロック信号ＧＣＬＫ、クロック信号ＧＣＬＫｂ、スタートパルス信号ＧＳＰ、走査方向切替信号Ｕ／Ｄ、走査方向切替信号Ｕ／Ｄｂの入力が停止するため、端子１〜５には電圧ＶＳＳが与えられる。そして、トランジスタ９２１のソースまたはドレインの一方には、電圧ＶＳＳが与えられる。トランジスタ９３１のソースまたはドレインの一方には、電圧ＶＥＥが与えられる。トランジスタ９３２のソースまたはドレインの他方には、電圧ＶＥＥが与えられる。スイッチング素子９５２のトランジスタのソースまたはドレインの他方には、電圧ＶＥＥが与えられる。
【００７６】
よって、トランジスタ９２１及びトランジスタ９２２はオフ、トランジスタ９３１及びと９３２はオフ、トランジスタ９４１及びトランジスタ９４２はオフとなる。そしてスイッチング素子９５２のトランジスタはオンとなり、逆方向バイスの電圧ＶＥＥがトランジスタ９４２のゲートに印加され、トランジスタ９４２の閾値電圧が補正される。
【００７７】
なお、閾値電圧を補正する期間において、トランジスタ９４１を確実にオフにするために、トランジスタ９４１のゲートに電圧ＶＳＳを与えるようにしても良い。或いは、閾値電圧を補正する期間において、走査線Ｇｊに電圧ＶＳＳを与えるようにしても良い。
【００７８】
図７に、トランジスタ９４１のゲートへの電圧ＶＳＳの印加を制御するスイッチング素子９５１と、走査線Ｇｊへの電圧ＶＳＳの印加を制御するスイッチング素子９５３とをさらに有する、パルス出力回路９００の構成を示す。図７においてスイッチング素子９５１はトランジスタを１つだけ用いているが、本発明はこの構成に限定されない。スイッチング素子９５１がトランジスタを複数用いていても良いし、トランジスタ以外の半導体素子を用いていても良い。また図７においてスイッチング素子９５３はトランジスタを１つだけ用いているが、本発明はこの構成に限定されない。スイッチング素子９５３がトランジスタを複数用いていても良いし、トランジスタ以外の半導体素子を用いていても良い。
【００７９】
スイッチング素子９５１のトランジスタのゲートには電圧ＶＳＳまたは電圧ＶＬが与えられている。スイッチング素子９５１のトランジスタのソースとドレインは、一方がトランジスタ９４１のゲートに接続されており、他方には電圧ＶＳＳが与えられている。スイッチング素子９５３のトランジスタのゲートには電圧ＶＳＳまたは電圧ＶＬが与えられている。スイッチング素子９５３のトランジスタのソースとドレインは、一方が走査線Ｇｊに接続されており、他方には電圧ＶＳＳが与えられている。
【００８０】
画像を表示する期間において、スイッチング素子９５１のトランジスタのゲート及びスイッチング素子９５３のトランジスタのゲートには電圧ＶＳＳが与えられるため、スイッチング素子９５１のトランジスタ及びスイッチング素子９５３のトランジスタはオフになる。一方、トランジスタ９４２の閾値電圧を補正する期間では、スイッチング素子９５１のトランジスタのゲート及びスイッチング素子９５３のトランジスタのゲートには電圧ＶＬが与えられる。電圧ＶＬはスイッチング素子９５１のトランジスタ及びスイッチング素子９５３のトランジスタをオンにする程度の高さを有している。よって、オンになったスイッチング素子９５１のトランジスタを介して、電圧ＶＳＳがトランジスタ９４１のゲートに与えられる。またオンになったスイッチング素子９５３のトランジスタを介して、電圧ＶＳＳが走査線Ｇｊに与えられる。
【００８１】
なお、スイッチング素子９５１とスイッチング素子９５３とは、必ずしも設ける必要はない。ただしスイッチング素子９５１またはスイッチング素子９５３を設けることで、補正を行う期間において走査線Ｇｊを確実に電圧ＶＳＳにすることが出来る。
【００８２】
なお本実施の形態では、パルス出力回路９００が走査方向切替回路９１０を有する構成について説明したが、本発明はこの構成に限定されない。走査線の選択の順序を切り替える必要がなければ、走査方向切替回路９１０は必ずしも設けなくとも良い。
【００８３】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。
【００８４】
（実施の形態４）
【００８５】
本実施の形態では、本発明の表示装置の全体的な構成について説明する。図８に、本実施の形態の表示装置のブロック図を示す。図８に示す表示装置は、表示素子を備えた画素を複数有する画素部４００と、各画素をラインごとに選択する走査線駆動回路４１０と、選択されたラインの画素へのビデオ信号の入力を制御する信号線駆動回路４２０と、閾値制御回路４３０と、電源制御回路４３１とを有する。
【００８６】
図８において信号線駆動回路４２０は、シフトレジスタ４２１、第１のラッチ４２２、第２のラッチ４２３を有している。シフトレジスタ４２１には、クロック信号ＳＣＬＫ、スタートパルス信号ＳＳＰ、走査方向切替信号Ｌ／Ｒが入力されている。シフトレジスタ４２１は、これらクロック信号ＳＣＬＫ及びスタートパルス信号ＳＳＰに従って、パルスが順次シフトするタイミング信号を生成し、第１のラッチ４２２に出力する。タイミング信号のパルスの出現する順序は、走査方向切替信号Ｌ／Ｒによって切り替わる。
【００８７】
第１のラッチ４２２にタイミング信号が入力されると、該タイミング信号のパルスに従って、ビデオ信号が順に第１のラッチ４２２に書き込まれ、保持される。なお、本実施の形態では第１のラッチ４２２が有する複数の記憶回路に順にビデオ信号を書き込んでいるが、本発明はこの構成に限定されない。第１のラッチ４２２が有する複数の記憶回路をいくつかのグループに分け、該グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループ数を分割数と呼ぶ。例えば４つの記憶回路ごとにラッチをグループに分けた場合、４分割で分割駆動することになる。
【００８８】
第１のラッチ４２２の全ての記憶回路への、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【００８９】
１ライン期間が終了すると、第２のラッチ４２３に入力されるラッチ信号ＬＳのパルスに従って、第１のラッチ４２２に保持されているビデオ信号が、第２のラッチ４２３に一斉に書き込まれ、保持される。ビデオ信号を第２のラッチ４２３に送出し終えた第１のラッチ４２２には、再びシフトレジスタ４２１からのタイミング信号に従って、次のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、第２のラッチ４２３に書き込まれ、保持されているビデオ信号が画素部４００に入力される。
【００９０】
なお信号線駆動回路４２０は、シフトレジスタ４２１の代わりに、パルスが順次シフトする信号を出力することができる別の回路を用いても良い。
【００９１】
なお図８では第２のラッチ４２３の後段に画素部４００が直接接続されているが、本発明はこの構成に限定されない。画素部４００の前段に、第２のラッチ４２３から出力されたビデオ信号に信号処理を施す回路を設けることができる。信号処理を施す回路の一例として、例えば波形を整形することができるバッファ、振幅を増幅することができるレベルシフタ、アナログ信号に変換することができるデジタルアナログ変換回路などが挙げられる。
【００９２】
次に、走査線駆動回路４１０の構成について説明する。走査線駆動回路４１０は、シフトレジスタ４１１を有し、シフトレジスタ４１１は出力回路４１２を有している。また閾値制御回路４３０は、順方向バイアスの電圧または逆方向バイアスの電圧を走査線駆動回路４１０に与えるよう、電源制御回路４３１を制御する。
【００９３】
走査線駆動回路４１０は、シフトレジスタ４１１にクロックＧＣＬＫ、スタートパルス信号ＧＳＰ及び走査方向切替信号Ｕ／Ｄ、順方向バイアスの電圧が与えられることによって、パルスが順次シフトする選択信号が出力回路４１２から出力される。選択信号のパルスの出現する順序は、走査方向切替信号Ｕ／Ｄによって切り替わる。生成された選択信号のパルスが走査線に入力されることで、当該走査線を有するラインの画素が選択され、ビデオ信号が該画素に入力される。
【００９４】
また走査線駆動回路４１０は、逆方向バイアスの電圧が与えられることによって、出力回路４１２のトランジスタの閾値電圧が補正される。
【００９５】
なお図８では、シフトレジスタ４１１の後段に画素部４００が直接接続されているが、本発明はこの構成に限定されない。画素部４００の前段に、シフトレジスタ４１１から出力された選択信号に信号処理を施す回路を設けても良い。信号処理を施す回路の一例として、例えば波形を整形することができるバッファ、振幅を増幅することができるレベルシフタなどが挙げられる。
【００９６】
またアクティブマトリクス型の表示装置の場合、走査線には１ライン分の画素が有するトランジスタのゲートが接続されている。よってシフトレジスタ４１１の後段に画素部４００が直接接続されている場合、出力回路４１２には、１ライン分の画素のトランジスタを一斉にオンできる程度の、電流供給能力の高いトランジスタを用いることが望ましい。
【００９７】
なお画素部４００、走査線駆動回路４１０、信号線駆動回路４２０は、同じ基板に形成することができるが、いずれかを異なる基板で形成することもできる。
【００９８】
図９（Ａ）に、別途形成された信号線駆動回路４２０を、画素部４００及び走査線駆動回路４１０が形成された基板４４０に実装している表示装置の一形態を示す。なお実際には、画素部４００を基板４４０との間に挟むようにもう一つの基板を設けるが、画素部４００、走査線駆動回路４１０、信号線駆動回路４２０の配置を明確にするために、図９（Ａ）では敢えてもう一つの基板が省略された形態を図示する。
【００９９】
画素部４００、信号線駆動回路４２０、走査線駆動回路４１０、それぞれ電源の電圧、各種信号等が、ＦＰＣ４４１を介して供給される。また閾値制御回路４３０または電源制御回路４３１と、走査線駆動回路４１０とは、ＦＰＣ４４１を介して電気的に接続されている。図９（Ａ）において、信号線駆動回路４２０は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いたトランジスタ、またはＳＯＩを用いたトランジスタを有していても良い。
【０１００】
なお、信号線駆動回路４２０を実装する際、必ずしも信号線駆動回路４２０が形成された基板を、画素部４００が形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても良い。図９（Ｂ）に、画素部４００及び走査線駆動回路４１０が形成された基板４５０に、別途形成された信号線駆動回路４２０がＦＰＣ４５１上に貼り合わせるように実装されている、表示装置の一形態を示す。なお実際には、画素部４００を基板４５０との間に挟むようにもう一つの基板を設けるが、画素部４００、走査線駆動回路４１０、信号線駆動回路４２０の配置を明確にするために、図９（Ｂ）では敢えてもう一つの基板が省略された形態を図示する。画素部４００、信号線駆動回路４２０、走査線駆動回路４１０には、それぞれ電源の電圧、各種信号等が、ＦＰＣ４５１を介して供給される。また閾値制御回路４３０または電源制御回路４３１と、走査線駆動回路４１０とは、ＦＰＣ４５１を介して電気的に接続されている。図９（Ｂ）において、信号線駆動回路４２０は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いたトランジスタ、またはＳＯＩを用いたトランジスタを有していても良い。
【０１０１】
また信号線駆動回路の一部を、画素部４００及び走査線駆動回路４１０と同じ基板上に形成し、残りを別途形成して実装するようにしても良い。画素部４００及び走査線駆動回路４１０と共に、信号線駆動回路４２０が有する第１のラッチ４２２、第２のラッチ４２３が形成されている基板４６０に、別途形成した信号線駆動回路４２０のシフトレジスタ４２１が実装されている、表示装置の一形態を図９（Ｃ）に示す。なお実際には、画素部４００を基板４６０との間に挟むようにもう一つの基板を設けるが、画素部４００、走査線駆動回路４１０、信号線駆動回路４２０の配置を明確にするために、図９（Ｃ）では敢えてもう一つの基板が省略された形態を図示する。画素部４００、信号線駆動回路４２０、走査線駆動回路４１０には、それぞれ電源の電圧、各種信号等が、ＦＰＣ４６１を介して供給される。また閾値制御回路４３０または電源制御回路４３１と、走査線駆動回路４１０とは、ＦＰＣ４６１を介して電気的に接続されている。図９（Ｃ）において、信号線駆動回路４２０は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いたトランジスタ、またはＳＯＩを用いたトランジスタを有していても良い。
【０１０２】
なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図９に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。
【０１０３】
駆動回路などの集積回路を別途形成して基板に実装することで、全ての回路を画素部と同じ基板上に形成する場合に比べて、歩留まりを高めることができ、また各回路の特性に合わせたプロセスの最適化を容易に行なうことができる。
【０１０４】
なお本発明の表示装置は、例えば液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）等、アクティブマトリクス型の表示装置がその範疇に含まれる。またパッシブマトリクス型の表示装置も含まれる。
【０１０５】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
【０１０６】
本実施の形態では、本発明の表示装置の全体的な構成について実施の形態４で示した構成とは異なる構成について説明する。図１９に、本実施の形態の表示装置のブロック図を示す。図１９に示す表示装置は、表示素子を備えた画素を複数有する画素部１９００と、各画素をラインごとに選択する第１の走査線駆動回路１９１０Ａ及び第２の走査線駆動回路１９１０Ｂと、選択されたラインの画素へのビデオ信号の入力を制御する信号線駆動回路１９２０と、第１の閾値制御回路１９３０Ａと、第２の閾値制御回路１９３０Ｂと、第１の電源制御回路１９３１Ａと、第２の電源制御回路１９３１Ｂと、走査線駆動制御回路１９３２と、を有する。
【０１０７】
図１９において信号線駆動回路１９２０は、シフトレジスタ１９２１、第１のラッチ１９２２、第２のラッチ１９２３を有している。シフトレジスタ１９２１には、クロック信号ＳＣＬＫ、スタートパルス信号ＳＳＰ、走査方向切替信号Ｌ／Ｒが入力されている。シフトレジスタ１９２１は、これらクロック信号ＳＣＬＫ及びスタートパルス信号ＳＳＰに従って、パルスが順次シフトするタイミング信号を生成し、第１のラッチ１９２２に出力する。タイミング信号のパルスの出現する順序は、走査方向切替信号Ｌ／Ｒによって切り替わる。
【０１０８】
第１のラッチ１９２２にタイミング信号が入力されると、該タイミング信号のパルスに従って、ビデオ信号が順に第１のラッチ１９２２に書き込まれ、保持される。なお、本実施の形態では第１のラッチ１９２２が有する複数の記憶回路に順にビデオ信号を書き込んでいるが、本発明はこの構成に限定されない。第１のラッチ１９２２が有する複数の記憶回路をいくつかのグループに分け、該グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループ数を分割数と呼ぶ。例えば４つの記憶回路ごとにラッチをグループに分けた場合、４分割で分割駆動することになる。
【０１０９】
第１のラッチ１９２２の全ての記憶回路への、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【０１１０】
１ライン期間が終了すると、第２のラッチ１９２３に入力されるラッチ信号ＬＳのパルスに従って、第１のラッチ１９２２に保持されているビデオ信号が、第２のラッチ１９２３に一斉に書き込まれ、保持される。ビデオ信号を第２のラッチ１９２３に送出し終えた第１のラッチ１９２２には、再びシフトレジスタ１９２１からのタイミング信号に従って、次のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、第２のラッチ１９２３に書き込まれ、保持されているビデオ信号が画素部１９００に入力される。
【０１１１】
なお信号線駆動回路１９２０は、シフトレジスタ１９２１の代わりに、パルスが順次シフトする信号を出力することができる別の回路を用いても良い。
【０１１２】
なお図１９では第２のラッチ１９２３の後段に画素部１９００が直接接続されているが、本発明はこの構成に限定されない。画素部１９００の前段に、第２のラッチ１９２３から出力されたビデオ信号に信号処理を施す回路を設けることができる。信号処理を施す回路の一例として、例えば波形を整形することができるバッファ、振幅を増幅することができるレベルシフタ、アナログ信号に変換することができるデジタルアナログ変換回路などが挙げられる。
【０１１３】
次に、第１の走査線駆動回路１９１０Ａ及び第２の走査線駆動回路１９１０Ｂの構成について説明する。第１の走査線駆動回路１９１０Ａは、シフトレジスタ１９１１Ａを有し、シフトレジスタ１９１１Ａは出力回路１９１２Ａを有している。また第１の閾値制御回路１９３０Ａは、順方向バイアスの電圧または逆方向バイアスの電圧を第１の走査線駆動回路１９１０Ａに与えるよう、第１の電源制御回路１９３１Ａを制御する。
【０１１４】
また、第２の走査線駆動回路１９１０Ｂは、シフトレジスタ１９１１Ｂを有し、シフトレジスタ１９１１Ｂは出力回路１９１２Ｂを有している。また第２の閾値制御回路１９３０Ｂは、順方向バイアスの電圧または逆方向バイアスの電圧を第２の走査線駆動回路１９１０Ｂに与えるよう、第２の電源制御回路１９３１Ｂを制御する。
【０１１５】
第１の走査線駆動回路１９１０Ａ及び第２の走査線駆動回路１９１０Ｂは、走査線駆動制御回路１９３２によって、一方の走査線駆動回路が画素部１９００の駆動するための動作をし、他方の走査線駆動回路には逆方向バイアスが加えられるよう制御されるものである。すなわち、任意のフレーム期間において第１の走査線駆動回路１９１０Ａでは、シフトレジスタ１９１１ＡにクロックＧＣＬＫ、スタートパルス信号ＧＳＰ及び走査方向切替信号ＧＵ／Ｄ、順方向バイアスの電圧が与えられることによって、パルスが順次シフトする選択信号が出力回路１９１２Ａから出力され、同時に第２の走査線駆動回路１９１０Ｂでは、逆方向バイアスの電圧が第２の閾値制御回路１９３０Ｂ及び第２の電源制御回路１９３１Ｂより与えられ、出力回路１９１２Ｂのトランジスタの閾値電圧が補正される。また別のフレーム期間において第１の走査線駆動回路１９１０Ａには逆方向バイアスの電圧が第１の閾値制御回路１９３０Ａ及び第１の電源制御回路１９３１Ａより与えられ、出力回路１９１２Ａのトランジスタの閾値電圧が補正され、同時に第２の走査線駆動回路１９１０Ｂでは、シフトレジスタ１９１１ＢにクロックＧＣＬＫ、スタートパルス信号ＧＳＰ及び走査方向切替信号ＧＵ／Ｄ、順方向バイアスの電圧が与えられることによって、パルスが順次シフトする選択信号が出力回路１９１２Ｂから出力される。
【０１１６】
なお第１の走査線駆動回路１９１０Ａまたは第２の走査線駆動回路１９１０Ｂにおける選択信号のパルスの出現する順序は、走査方向切替信号ＧＵ／Ｄによって切り替わる。生成された選択信号のパルスが走査線に入力されることで、当該走査線を有するラインの画素が選択され、ビデオ信号が該画素に入力される。
【０１１７】
なお図１９では、シフトレジスタ１９１１Ａまたはシフトレジスタ１９１１Ｂの後段に画素部１９００が直接接続されているが、本発明はこの構成に限定されない。画素部１９００の前段に、シフトレジスタ１９１１Ａまたはシフトレジスタ１９１１Ｂから出力された選択信号に信号処理を施す回路を設けても良い。信号処理を施す回路の一例として、例えば波形を整形することができるバッファ、振幅を増幅することができるレベルシフタなどが挙げられる。
【０１１８】
またアクティブマトリクス型の表示装置の場合、走査線には１ライン分の画素が有するトランジスタのゲートが接続されている。よってシフトレジスタ１９１１Ａまたはシフトレジスタ１９１１Ｂの後段に画素部１９００が直接接続されている場合、出力回路１９１２Ａまたは出力回路１９１２Ｂには、１ライン分の画素のトランジスタを一斉にオンできる程度の、電流供給能力の高いトランジスタを用いることが望ましい。
【０１１９】
なお画素部１９００、第１の走査線駆動回路１９１０Ａ、第２の走査線駆動回路１９１０Ｂ、信号線駆動回路１９２０は、同じ基板に形成することができるが、いずれかを異なる基板で形成することもできる。
【０１２０】
図２０を用いて本実施の形態で示す表示装置の具体的な動作について、一例を示し説明する。図２０（Ａ）及び図２０（Ｂ）に示すように、本実施の形態における表示装置は、第１の走査線駆動回路１９１０Ａまたは第２の走査線駆動回路１９１０Ｂの一方が順方向バイアスの電圧による駆動（以下、通常駆動ともいう）をし、他方が逆方向バイアスの電圧による駆動（以下、逆バイアス駆動ともいう）をおこなう。走査線駆動制御回路１９３２は、逆バイアス駆動を行う第１の走査線駆動回路１９１０Ａまたは第２の走査線駆動回路１９１０Ｂの一方に対し、第１の閾値制御回路１９３０Ａ及び第１の電源制御回路１９３１Ａ、または第２の閾値制御回路１９３０Ｂ及び第２の電源制御回路１９３１Ｂを制御して、逆方向バイアスを加え、出力回路１９１２Ａまたは出力回路１９１２Ｂのトランジスタの閾値電圧を補正する。なお、逆バイアス駆動の際、出力回路１９１２Ａまたは１９１２Ｂの出力はハイインピーダンス状態となる。そして同じ期間に、トランジスタの閾値電圧を補正する一方で、画素部１９００の表示を行うために第１の走査線駆動回路１９１０Ａまたは第２の走査線駆動回路１９１０Ｂが通常駆動を行い、画素部１９００での駆動を行うことができる。
【０１２１】
図２０（Ａ）には、第１の走査線駆動回路１９１０Ａを通常駆動、第２の走査線駆動回路１９１０Ｂを逆バイアス駆動で動作させ、図２０（Ｂ）には第１の走査線駆動回路１９１０Ａを逆バイアス駆動で動作させ、第２の走査線駆動回路１９１０Ｂを通常駆動で動作させる図について示した。図２０（Ｃ）及び図２０（Ｄ）では、図２０（Ａ）及び図２０（Ｂ）で示した動作を交互に行う構成について一例をあげて説明する。なお、図２０（Ｃ）及び図２０（Ｄ）では、第１の走査線駆動回路１９１０Ａに着目し、第１の走査線駆動回路１９１０Ａを通常駆動する場合を通常駆動と表し、第１の走査線駆動回路１９１０Ａを逆バイアス駆動する場合を逆バイアス駆動と表記する。すなわち、第２の走査線駆動回路１９１０Ｂは、第１の走査線駆動回路１９１０Ａが通常駆動の場合に逆バイアス駆動、第１の走査線駆動回路１９１０Ａが逆バイアス駆動の場合に通常駆動を行うものである。
【０１２２】
図２０（Ｃ）は、１フレーム期間毎に第１の走査線駆動回路１９１０Ａが通常駆動と逆バイアス駆動とを交互に動作させることについて示した図である。上述のように本実施の形態における表示装置は、通常駆動を行っている間に逆バイアス駆動を行うことができる。そのため、画素部での画像の表示を中断することなくトランジスタの閾値電圧を補正し、表示装置の信頼性を高めることができる。
【０１２３】
図２０（Ｄ）は、ｎフレーム期間（ｎは自然数）毎に第１の走査線駆動回路１９１０Ａが通常駆動と逆バイアス駆動とを交互に動作させることについて示した図である。本実施の形態で示す表示装置は、図２０（Ｃ）とは異なり、図２０（Ｄ）に示すように複数のフレーム期間毎に通常駆動と逆バイアス駆動を交互に行うものであってもよい。そして、上述のように本実施の形態における表示装置は、通常駆動を行っている間に逆バイアス駆動をおこなうことができる。そのため、画素部での画像の表示を中断することなくトランジスタの閾値電圧を補正し、表示装置の信頼性を高めることができる。
【０１２４】
図２１（Ａ）に、別途形成された信号線駆動回路１９２０を、画素部１９００、第１の走査線駆動回路１９１０Ａ及び第２の走査線駆動回路１９１０Ｂが形成された基板１９４０に実装している表示装置の一形態を示す。なお実際には、画素部１９００を基板１９４０との間に挟むようにもう一つの基板を設けるが、画素部１９００、第１の走査線駆動回路１９１０Ａ、第２の走査線駆動回路１９１０Ｂの配置を明確にするために、図２１（Ａ）では敢えてもう一つの基板が省略された形態を図示する。
【０１２５】
画素部１９００、信号線駆動回路１９２０、第１の走査線駆動回路１９１０Ａ、第２の走査線駆動回路１９１０Ｂ、それぞれ電源の電圧、各種信号等が、ＦＰＣ１９４１を介して供給される。また第１の閾値制御回路１９３０Ａと、第２の閾値制御回路１９３０Ｂと、第１の電源制御回路１９３１Ａと、第２の電源制御回路１９３１Ｂと、走査線駆動制御回路１９３２と、第１の走査線駆動回路１９１０Ａと、第２の走査線駆動回路１９１０Ｂとは、ＦＰＣ１９４１を介して電気的に接続されている。図２１（Ａ）において、信号線駆動回路１９２０は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いたトランジスタ、またはＳＯＩを用いたトランジスタを有していても良い。
【０１２６】
なお、信号線駆動回路１９２０を実装する際、必ずしも信号線駆動回路１９２０が形成された基板を、画素部１９００が形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても良い。図２１（Ｂ）に、画素部１９００、第１の走査線駆動回路１９１０Ａ、及び第２の走査線駆動回路１９１０Ｂが形成された基板１９５０に、別途形成された信号線駆動回路１９２０がＦＰＣ１９５１上に貼り合わせるように実装されている、表示装置の一形態を示す。なお実際には、画素部１９００を基板１９５０との間に挟むようにもう一つの基板を設けるが、画素部１９００、第１の走査線駆動回路１９１０Ａ、第２の走査線駆動回路１９１０Ｂ、信号線駆動回路１９２０の配置を明確にするために、図２１（Ｂ）では敢えてもう一つの基板が省略された形態を図示する。画素部１９００、信号線駆動回路１９２０、第１の走査線駆動回路１９１０Ａ、第２の走査線駆動回路１９１０Ｂには、それぞれ電源の電圧、各種信号等が、ＦＰＣ１９５１を介して供給される。また第１の閾値制御回路１９３０Ａと、第２の閾値制御回路１９３０Ｂと、第１の電源制御回路１９３１Ａと、第２の電源制御回路１９３１Ｂと、走査線駆動制御回路１９３２と、第１の走査線駆動回路１９１０Ａと、第２の走査線駆動回路１９１０Ｂとは、ＦＰＣ１９５１を介して電気的に接続されている。図２１（Ｂ）において、信号線駆動回路１９２０は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いたトランジスタ、またはＳＯＩを用いたトランジスタを有していても良い。
【０１２７】
また信号線駆動回路の一部を、画素部１９００、第１の走査線駆動回路１９１０Ａ、及び第２の走査線駆動回路１９１０Ｂと同じ基板上に形成し、残りを別途形成して実装するようにしても良い。画素部１９００、第１の走査線駆動回路１９１０Ａ、及び第２の走査線駆動回路１９１０Ｂと共に、信号線駆動回路１９２０が有する第１のラッチ１９２２、第２のラッチ１９２３が形成されている基板１９６０に、別途形成した信号線駆動回路１９２０のシフトレジスタ１９２１が実装されている、表示装置の一形態を図２１（Ｃ）に示す。なお実際には、画素部１９００を基板１９６０との間に挟むようにもう一つの基板を設けるが、画素部１９００、第１の走査線駆動回路１９１０Ａ、第２の走査線駆動回路１９１０Ｂ、信号線駆動回路１９２０の配置を明確にするために、図２１（Ｃ）では敢えてもう一つの基板が省略された形態を図示する。画素部１９００、信号線駆動回路１９２０、第１の走査線駆動回路１９１０Ａ、第２の走査線駆動回路１９１０Ｂには、それぞれ電源の電圧、各種信号等が、ＦＰＣ１９６１を介して供給される。また第１の閾値制御回路１９３０Ａと、第２の閾値制御回路１９３０Ｂと、第１の電源制御回路１９３１Ａと、第２の電源制御回路１９３１Ｂと、走査線駆動制御回路１９３２と、第１の走査線駆動回路１９１０Ａと、第２の走査線駆動回路１９１０Ｂとは、ＦＰＣ１９６１を介して電気的に接続されている。図２１（Ｃ）において、信号線駆動回路１９２０は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いたトランジスタ、またはＳＯＩを用いたトランジスタを有していても良い。
【０１２８】
なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図２１（Ａ）乃至（Ｃ）に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。
【０１２９】
駆動回路などの集積回路を別途形成して基板に実装することで、全ての回路を画素部と同じ基板上に形成する場合に比べて、歩留まりを高めることができ、また各回路の特性に合わせたプロセスの最適化を容易に行なうことができる。
【０１３０】
なお本発明の表示装置は、例えば液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）等、アクティブマトリクス型の表示装置がその範疇に含まれる。またパッシブマトリクス型の表示装置も含まれる。
【０１３１】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。
【実施例１】
【０１３２】
本実施例では、本発明の表示装置が有する信号線駆動回路の、より具体的な構成について説明する。
【０１３３】
図１０に、信号線駆動回路の回路図を一例として示す。図１０に示す信号線駆動回路は、シフトレジスタ５０１と、第１のラッチ５０２と、第２のラッチ５０３と、レベルシフタ５０４と、バッファ５０５とを有している。
【０１３４】
シフトレジスタ５０１は、複数のディレイ型フリップフロップ（ＤＦＦ）５０６を有している。そしてシフトレジスタ５０１は、入力されたスタートパルス信号ＳＳＰ及びクロック信号ＳＣＬＫに従って、順次パルスがシフトしたタイミング信号を生成し、後段の第１のラッチ５０２に入力する。
【０１３５】
第１のラッチ５０２は複数の記憶回路（ＬＡＴ）５０７を有している。そして第１のラッチ５０２は、入力されたタイミング信号のパルスに従って、ビデオ信号を順にサンプリングし、記憶回路５０７にサンプリングしたビデオ信号のデータを書き込む。
【０１３６】
第２のラッチ５０３は複数の記憶回路（ＬＡＴ）５０８を有する。記憶回路５０８の数はそれぞれ、画素部における１ラインの画素数と同じか、それよりも多いことが望ましい。
【０１３７】
第１のラッチ５０２において記憶回路５０７に書き込まれたビデオ信号のデータは、第２のラッチ５０３に入力されるラッチ信号ＬＳのパルスに従って、第２のラッチ５０３が有する記憶回路５０８に書き込まれ、保持される。そして記憶回路５０８において保持されているデータは、後段のレベルシフタ５０４にビデオ信号として出力される。
【０１３８】
レベルシフタ５０４は、入力されたビデオ信号の電圧の振幅を制御し、後段のバッファ５０５に出力する。入力されたビデオ信号は、バッファ５０５において波形が整形された後、信号線に出力される。
【０１３９】
本実施例は、上記実施の形態と適宜組み合わせて実施することができる。
【実施例２】
【０１４０】
本実施例では、本発明の表示装置の１つである、アクティブマトリクス型の発光装置が有する画素部の構成について説明する。
【０１４１】
アクティブマトリクス型の発光装置は、各画素に表示素子に相当する発光素子が設けられている。発光素子は自ら発光するため視認性が高く、液晶表示装置で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。本実施例では、発光素子の１つである有機発光素子（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いた発光装置について説明するが、本発明は他の発光素子を用いた発光装置であっても良い。
【０１４２】
ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる材料を含む層（以下、電界発光層と記す）と、陽極層と、陰極層とを有している。エレクトロルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。
【０１４３】
本実施例の発光装置の画素部６０１の拡大図を図１１（Ａ）に示す。画素部６０１はマトリクス状に配置された複数の画素６０２を有している。またＳ１〜Ｓｘは信号線、Ｖ１〜Ｖｘは電源線、Ｇ１〜Ｇｙは走査線に相当する。本実例の場合、画素６０２は、信号線Ｓ１〜Ｓｘと、電源線Ｖ１〜Ｖｘと、走査線Ｇ１〜Ｇｙとを１つずつ有している。
【０１４４】
画素６０２の拡大図を図１１（Ｂ）に示す。図１１（Ｂ）において、６０３はスイッチング用トランジスタである。スイッチング用トランジスタ６０３のゲートは、走査線Ｇｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ６０３のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、他方が駆動用トランジスタ６０４のゲートにそれぞれ接続されている。また電源線Ｖｉ（ｉ＝１〜ｘ）と、駆動用トランジスタ６０４のゲートの間には、保持容量６０６が設けられている。
【０１４５】
保持容量６０６はスイッチング用トランジスタ６０３がオフの時、駆動用トランジスタ６０４のゲート電圧（ゲートとソース間の電圧）を保持するために設けられている。なお本実施例では保持容量６０６を設ける構成を示したが、本発明はこの構成に限定されず、保持容量６０６を設けなくても良い。
【０１４６】
また、駆動用トランジスタ６０４のソースとドレインは、一方が電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、他方が発光素子６０５に接続されている。発光素子６０５は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とを有する。陽極が駆動用トランジスタ６０４のソースまたはドレインと接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が駆動用トランジスタ６０４のソースまたはドレインと接続している場合、陰極が画素電極、陽極が対向電極となる。
【０１４７】
発光素子６０５の対向電極と、電源線Ｖｉには、それぞれ所定の電圧が与えられている。
【０１４８】
走査線駆動回路から走査線Ｇ１〜Ｇｙに入力される選択信号のパルスに従って、走査線Ｇｊが選択される、言い換えると走査線Ｇｊに対応するラインの画素６０２が選択されると、該ラインの画素６０２において走査線Ｇｊにゲートが接続されたスイッチング用トランジスタ６０３がオンになる。そして信号線Ｓｉにビデオ信号が入力されると、該ビデオ信号の電圧に従って駆動用トランジスタ６０４のゲート電圧が決まる。駆動用トランジスタ６０４がオンになった場合、電源線Ｖｉと発光素子６０５が電気的に接続され、電流の供給により発光素子６０５が発光する。逆に、駆動用トランジスタ６０４がオフになった場合、電源線Ｖｉと発光素子６０５は電気的に接続されないので、発光素子６０５への電流の供給は行われず、発光素子６０５は発光しない。
【０１４９】
なおスイッチング用トランジスタ６０３、駆動用トランジスタ６０４は、ｎチャネル型トランジスタでもｐチャネル型トランジスタでもどちらでも用いることができる。ただし駆動用トランジスタ６０４のソースまたはドレインが発光素子６０５の陽極と接続されている場合、駆動用トランジスタ６０４はｐチャネル型トランジスタであることが望ましい。また、駆動用トランジスタ６０４のソースまたはドレインが発光素子６０５の陰極と接続されている場合、駆動用トランジスタ６０４はｎチャネル型トランジスタであることが望ましい。
【０１５０】
またスイッチング用トランジスタ６０３、駆動用トランジスタ６０４は、シングルゲート構造ではなく、ダブルゲート構造、やトリプルゲート構造などのマルチゲート構造を有していても良い。
【０１５１】
なお本発明は、図１１に示した回路構成だけではなく、様々な回路構成を持った画素を有する表示装置に適用できる。本発明の表示装置が有する画素は、例えば、駆動用トランジスタの閾値電圧を補正できる閾値補正型の回路構成や、電流を入力することで駆動用トランジスタの閾値及び移動度を補正できる電流入力型の回路構成などを有していても良い。
【０１５２】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【実施例３】
【０１５３】
本実施例では、本発明の表示装置の１つである、アクティブマトリクス型の液晶表示装置が有する画素部の構成について説明する。
【０１５４】
本実施例の表示装置の画素部６１０の拡大図を図１２に示す。図１２において、画素部６１０には複数の画素６１１がマトリクス状に設けられている。またＳ１〜Ｓｘは信号線、Ｇ１〜Ｇｙは走査線に相当する。本実例の場合、画素６１１は、信号線Ｓ１〜Ｓｘと、走査線Ｇ１〜Ｇｙとを１つずつ有している。
【０１５５】
画素６１１は、スイッチング素子として機能するトランジスタ６１２と、表示素子に相当する液晶セル６１３と、保持容量６１４とを有している。液晶セル６１３は、画素電極と、対向電極と、画素電極と対向電極の間に挟持された液晶とを有している。トランジスタ６１２のゲートは走査線Ｇｊ（ｊ＝１〜ｙ）に接続されており、トランジスタ６１２のソースまたはドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、他方が液晶セル６１３の画素電極に接続されている。また保持容量６１４が有する２つの電極は、一方が液晶セル６１３の画素電極に、他方がコモン電極に接続されている。コモン電極は液晶セル６１３の対向電極に接続されていても良いし、他の走査線に接続されていても良い。
【０１５６】
走査線駆動回路から走査線Ｇ１〜Ｇｙに入力される選択信号のパルスに従って、走査線Ｇｊが選択される、言い換えると走査線Ｇｊに対応するラインの画素６１１が選択されると、該ラインの画素６１１において走査線Ｇｊにゲートが接続されたトランジスタ６１２がオンになる。そして信号線駆動回路から信号線Ｓｉにビデオ信号が入力されると、該ビデオ信号の電圧に従って液晶セル６１３の画素電極と対向電極の間に電圧が印加される。液晶セル６１３は、画素電極と対向電極の間に印加される電圧の値に従って、その透過率が決まる。また液晶セル６１３の画素電極と対向電極の間の電圧は、保持容量６１４において保持される。
【０１５７】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【実施例４】
【０１５８】
次に、本発明の表示装置の、具体的な作製方法について説明する。なお本実施例では、トランジスタを有する発光装置を例に挙げて説明する。
【０１５９】
まず図１３（Ａ）に示すように、基板７００上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、導電膜７０１、７０２を形成する。基板７００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基板を含む金属基板、またはシリコン基板等の半導体基板を用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、上記基板と比較して耐熱温度が一般的に低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
【０１６０】
プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
【０１６１】
また導電膜７０１、７０２には、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
【０１６２】
また、本実施例では導電膜７０１、７０２を１つの導電膜で形成しているが、本実施例はこの構成に限定されない。導電膜７０１、７０２は２つ以上の導電膜を積層することで形成されていても良い。３つ以上の導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることが出来る。
【０１６３】
次に、導電膜７０１、７０２を覆うようにゲート絶縁膜７０３を形成する。ゲート絶縁膜７０３は、プラズマＣＶＤ法またはスパッタリング法などを用い、酸化珪素、窒化珪素（ＳｉＮｘ、Ｓｉ３Ｎ４等）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等を含む膜を、単層で、または積層させて形成することができる。積層する場合には、例えば、導電膜７０１、７０２側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのが好ましい。
【０１６４】
次にゲート絶縁膜７０３上に、第１の半導体膜７０４を形成する。第１の半導体膜７０４の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。なお第１の半導体膜７０４は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。
【０１６５】
なお第１の半導体膜７０４は、公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板７００として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法と、９５０℃程度の高温アニールを組み合わせた結晶法を用いても良い。
【０１６６】
例えばレーザ結晶化を用いる場合、レーザ結晶化の前に、レーザに対する第１の半導体膜７０４の耐性を高めるために、５５０℃、４時間の加熱処理を該第１の半導体膜７０４に対して行なう。そして連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、第１の半導体膜７０４に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度とし、照射する。
【０１６７】
連続発振の気体レーザとして、Ａｒレーザ、Ｋｒレーザなどを用いることが出来る。また連続発振の固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、フォルステライト（Ｍｇ２ＳｉＯ４）レーザ、ＧｄＶＯ４、Ｙ２Ｏ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザなどを用いることが出来る。
【０１６８】
またパルス発振のレーザとして、例えばＡｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ２レーザ、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。
【０１６９】
また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっても良い。パルス発振でレーザ光を第１の半導体膜７０４に照射してから第１の半導体膜７０４が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数を用いることで、第１の半導体膜７０４がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、第１の半導体膜７０４中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する第１の半導体膜７０４が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向に沿って連続的に成長した単結晶の結晶粒を形成することで、少なくともトランジスタのチャネル方向には結晶粒界のほとんど存在しない第１の半導体膜７０４の形成が可能となる。
【０１７０】
なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを並行して照射するようにしても良い。
【０１７１】
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。
【０１７２】
上述したレーザ光の照射により、結晶性がより高められた第１の半導体膜７０４が形成される。なお、予め第１の半導体膜７０４に、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などで形成した多結晶半導体を用いるようにしても良い。
【０１７３】
また本実施例では第１の半導体膜７０４を結晶化しているが、結晶化せずに非晶質珪素膜または微結晶半導体膜のまま、後述のプロセスに進んでも良い。非晶質半導体、微結晶半導体を用いたトランジスタは、多結晶半導体を用いたトランジスタよりも作製工程が少ない分、コストを抑え、歩留まりを高くすることができるというメリットを有している。
【０１７４】
非晶質半導体は、珪素を含む気体をグロー放電分解することにより得ることができる。珪素を含む気体としては、ＳｉＨ４、Ｓｉ２Ｈ６が挙げられる。この珪素を含む気体を、水素、水素及びヘリウムで希釈して用いても良い。
【０１７５】
次に第１の半導体膜７０４上に、第２の半導体膜７０５、第３の半導体膜７０６を順に形成する。第２の半導体膜７０５は、価電子制御を目的とした不純物元素を意図的に添加しないで形成したものである。この第２の半導体膜７０５は、一導電型を有し、ソースとして機能するソース領域及びドレインとして機能するドレイン領域を形成するための第３の半導体膜７０６と、第１の半導体膜７０４との間に形成することで、バッファ層（緩衝層）的な働きを持っている。従って、弱ｎ型の電気伝導性を持った第１の半導体膜７０４に対して、第１の半導体膜７０４と同じ導電型の一導電型を有する第３の半導体膜７０６を形成する場合には第２の半導体膜７０５は必ずしも必要ない。しきい値制御をする目的において、ｐ型を付与する不純物元素を添加する場合には、第２の半導体膜７０５は段階的に不純物濃度を変化させる効果を持ち、接合形成を良好にする上で好ましい形態となる。すなわち、形成されるトランジスタにおいては、チャネル形成領域と、ソース領域またはドレイン領域との間に形成される低濃度不純物領域（ＬＤＤ領域）としての機能を持たせることが可能となる。
【０１７６】
一導電型を有する第３の半導体膜７０６はｎチャネル型のトランジスタを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、珪素を含む気体にＰＨ３などの不純物気体を加えれば良い。第２の半導体膜７０５と第３の半導体膜７０６は、第１の半導体膜７０４と同様に、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。
【０１７７】
以上、ゲート絶縁膜７０３から一導電型を有する第３の半導体膜７０６までは、大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、トランジスタ特性のばらつきを低減することができる。
【０１７８】
次に図１３（Ｂ）に示すように、マスク７０７を形成し、第１の半導体膜７０４、第２の半導体膜７０５、一導電型を有する第３の半導体膜７０６を所望の形状に加工（パターニング）して、島状に分離する。
【０１７９】
次に図１３（Ｃ）に示すように、マスク７０７を除去した後、第２導電膜７０８を形成する。第２導電膜７０８はアルミニウム、またはアルミニウムを主成分とする導電性材料で形成するが、半導体膜と接する側の層をチタン、タンタル、モリブデン、タングステン、銅またはこれらの元素の窒化物で形成した積層構造としても良い。例えば１層目がＴａで２層目がＷ、１層目が窒化タンタルで２層目がＡｌ、１層目が窒化タンタルで２層目が銅、１層目がチタンで２層目がアルミニウムで３層目がチタンといった組み合わせとしてもよい。また１層目と２層目のいずれか一方にＡｇＰｄＣｕ合金を用いても良い。タングステン、アルミニウムとシリコンの合金（Ａｌ−Ｓｉ）、窒化タンタルを順次積層した３層構造としてもよい。タングステンの代わりに窒化タングステンを用いてもよいし、アルミニウムとシリコンの合金（Ａｌ−Ｓｉ）に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、窒化タンタルに代えてチタンを用いてもよい。アルミニウムには耐熱性を向上させるためにチタン、シリコン、スカンジウム、ネオジム、銅などの元素を０．５〜５原子％添加させても良い。
【０１８０】
次に図１４（Ａ）に示すようにマスク７０９を形成する。マスク７０９は第２導電膜７０８をパターニングすることでソース領域またはドレイン領域と接続する配線を形成するためのマスクであり、同時に一導電型を有する第３の半導体膜７０６を取り除きチャネル形成領域を形成するためのエッチングマスクとして併用されるものである。アルミニウムまたはこれを主成分とする導電膜のエチングはＢＣｌ３、Ｃｌ２などの塩化物気体を用いて行なえば良い。このエッチング加工により、第２導電膜７０８から配線７１０〜７１３を形成する。また、チャネル形成領域を形成するためのエッチングにはＳＦ６、ＮＦ３、ＣＦ４などのフッ化物気体を用いてエッチングを行なうが、この場合には下地となる第１の半導体膜７０４とのエッチング選択比をとれないので、処理時間を適宜調整して行なうこととなる。以上のようにして、チャネルエッチ型のトランジスタの構造を形成することができる。
【０１８１】
次にマスク７０９を除去した後、図１４（Ｂ）に示すようにチャネル形成領域の保護を目的とした絶縁膜７１４を、窒化珪素膜で形成する。この窒化珪素膜はスパッタリング法やグロー放電分解法で形成可能であるが、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜であることが要求される。珪素をターゲットとして、窒素とアルゴンなどの希ガス元素を混合させたスパッタガスで高周波スパッタリングすることで、より緻密な窒化珪素膜を形成することができる。
【０１８２】
次に図１４（Ｃ）に示すように、絶縁膜７１４上に、平坦化を目的とした絶縁膜７１５を形成する。絶縁膜７１５は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン樹脂を含む絶縁膜で形成することが好ましい。シロキサン樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン樹脂は、置換基として、水素の他、フッ素、フルオロ基、有機基（例えばアルキル基、芳香族炭化水素）のうち、少なくとも１種を有していても良い。これらの材料は吸水性を有する。よって、絶縁膜７１５上に、水分の侵入及び放出を防ぐための絶縁膜７１６を形成することが好ましい。絶縁膜７１６としては上述のような窒化珪素膜を適用すれば良い。
【０１８３】
次に絶縁膜７１４、絶縁膜７１５、絶縁膜７１６をパターニングして、配線７１３が一部露出するような開口部を形成する。そして該開口部において配線７１３に接する配線７１７を形成する。
【０１８４】
次に図１５（Ａ）に示すように、配線７１７に接するように、陽極７１８を絶縁膜７１６上に形成する。本実施例ではスパッタ法を用い、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）で導電膜を形成した後、該導電膜をパターニングすることで陽極７１８を形成する。なおＩＴＳＯの他、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）など、ＩＴＳＯ以外の透光性酸化物導電材料を陽極７１８に用いても良い。
【０１８５】
ＩＴＳＯを用いる場合、ターゲットとしてＩＴＯに酸化珪素が２〜１０重量％含まれたものを用いることができる。具体的に本実施例では、Ｉｎ２Ｏ３と、ＳｎＯ２と、ＳｉＯ２とが８５：１０：５の重量％の割合で含むターゲットを用い、Ａｒの流量を５０ｓｃｃｍ、Ｏ２の流量を３ｓｃｃｍ、スパッタ圧力を０．４Ｐａ、スパッタ電力を１ｋＷ、成膜速度３０ｎｍ／ｍｉｎとし、１０５ｎｍの膜厚で、陽極７１８となる導電膜を形成した。
【０１８６】
導電膜を形成した後、パターニングする前に、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体による拭浄などで研磨しておいても良い。
【０１８７】
次に、配線７１７と、陽極７１８一部とを覆うように、絶縁膜７１６上に、開口部を有する隔壁７１９を形成する。隔壁７１９の開口部において陽極７１８はその一部が露出している。隔壁７１９は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、ポリイミド、ポリアミドなど、無機絶縁膜ならば酸化珪素、窒化酸化珪素などを用いることができる。開口部を形成する際に用いるマスクは、液滴吐出法または印刷法で形成することができる。また隔壁７１９自体を、液滴吐出法または印刷法で形成することもできる。
【０１８８】
次に本発明では、電界発光層７２０を形成する前に、隔壁７１９及び陽極７１８に吸着した水分や酸素等を除去するために、大気雰囲気下で加熱処理または真空雰囲気下で加熱処理（真空ベーク）を行なう。具体的には、基板の温度を２００℃〜４５０℃、好ましくは２５０〜３００℃で、０．５〜２０時間程度、真空雰囲気下で加熱処理を行なう。望ましくは４×１０−５Ｐａ以下とし、可能であるならば４×１０−６Ｐａ以下とするのが最も望ましい。そして、真空雰囲気下で加熱処理を行なった後に電界発光層７２０を形成する場合、電界発光層７２０を形成する直前まで当該基板を真空雰囲気下に置いておくことで、信頼性をより高めることができる。また真空ベークの前または後に、陽極７１８に紫外線を照射してもよい。
【０１８９】
次に図１５（Ｂ）に示すように、陽極７１８上に電界発光層７２０を形成する。電界発光層７２０は、単数または複数の層からなり、各層には有機材料のみならず無機材料が含まれていても良い。電界発光層７２０におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
【０１９０】
次に、電界発光層７２０を覆うように陰極７２１を形成する。陰極７２１は、一般的に仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属を用いて形成することもできる。また、電子注入性の高い材料を含む層を陰極７２１に接するように形成することで、アルミニウムや、酸化物導電材料等を用いた、通常の導電膜も用いることができる。
【０１９１】
陽極７１８、電界発光層７２０、陰極７２１は、隔壁７１９の開口部において重なり合っており、該重なり合っている部分が発光素子７２２に相当する。
【０１９２】
なお発光素子７２２を形成したら、陰極７２１上に、絶縁膜を形成しても良い。該絶縁膜は絶縁膜７１６と同様に、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばＤＬＣ膜、窒化炭素膜、ＲＦスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、上記絶縁膜として用いることも可能である。
【０１９３】
なお図１５では、発光素子７２２から発せられる光が基板７００側に照射される構成を示しているが、光が基板７００とは反対側に向かうような構造の発光素子としても良い。
【０１９４】
実際には図１５（Ｂ）まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）や透光性のカバー材でパッケージング（封入）することが好ましい。その際、カバー材の内部を不活性雰囲気する、または内部に吸湿性材料（例えば酸化バリウム）を配置すると、発光素子の信頼性が向上する。
【０１９５】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【実施例５】
【０１９６】
本実施例では、本発明の表示装置の一つである発光装置を例に挙げ、その外観について図１６を用いて説明する。図１６（Ａ）は、第１の基板上に形成されたトランジスタ及び発光素子を、第１の基板と第２の基板の間にシール材で封止したパネルの上面図であり、図１６（Ｂ）は、図１６（Ａ）のＡ−Ａ’における断面図に相当する。
【０１９７】
第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４とを囲むように、シール材４０２０が設けられている。また画素部４００２、信号線駆動回路４００３及び走査線駆動回路４００４の上に、第２の基板４００６が設けられている。よって画素部４００２、信号線駆動回路４００３及び走査線駆動回路４００４は、第１の基板４００１と第２の基板４００６の間において、シール材４０２０により、充填材４００７と共に密封されている。
【０１９８】
また第１の基板４００１上に設けられた画素部４００２、信号線駆動回路４００３及び走査線駆動回路４００４は、それぞれトランジスタを複数有している。図１６（Ｂ）では、信号線駆動回路４００３に含まれるトランジスタ４００８と、画素部４００２に含まれる駆動用トランジスタ４００９及びスイッチング用トランジスタ４０１０とを例示している。
【０１９９】
また発光素子４０１１は、駆動用トランジスタ４００９のソース領域またはドレイン領域と接続されている配線４０１７の一部を、その画素電極として用いている。また発光素子４０１１は、画素電極の他に対向電極４０１２と電界発光層４０１３を有している。なお発光素子４０１１の構成は、本実施例に示した構成に限定されない。発光素子４０１１から取り出す光の方向や、駆動用トランジスタ４００９の極性などに合わせて、発光素子４０１１の構成は適宜変えることができる。
【０２００】
また信号線駆動回路４００３、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電圧は、図１６（Ｂ）に示す断面図では図示されていないが、引き出し配線４０１４及び４０１５を介して、接続端子４０１６から供給されている。また閾値制御回路または電源制御回路から走査線駆動回路４００４に、引き出し配線４０１４及び４０１５を介して逆方向バイアスの電圧が与えられる。
【０２０１】
本実施例では、接続端子４０１６が、発光素子４０１１が有する対向電極４０１２と同じ導電膜から形成されている。また、引き出し配線４０１４は、配線４０１７と同じ導電膜から形成されている。また引き出し配線４０１５は、駆動用トランジスタ４００９、スイッチング用トランジスタ４０１０、トランジスタ４００８がそれぞれ有するゲート電極と、同じ導電膜から形成されている。
【０２０２】
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０２０３】
なお、第１の基板４００１、第２の基板４００６として、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。但し、発光素子４０１１からの光の取り出し方向に位置する第２の基板４００６は、透光性を有していなければならない。よって第２の基板４００６は、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いることが望ましい。
【０２０４】
また、充填材４００７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができる。本実施例では充填材４００７として窒素を用いる例を示している。
【０２０５】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【実施例６】
【０２０６】
本発明の表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）などが挙げられる。これら電子機器の具体例を図１７に示す。
【０２０７】
図１７（Ａ）は携帯電話であり、本体２１０１、表示部２１０２、音声入力部２１０３、音声出力部２１０４、操作キー２１０５を有する。表示部２１０２に本発明の表示装置を用いることで、信頼性の高い携帯電話が得られる。
【０２０８】
図１７（Ｂ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を有する。表示部２６０２に本発明の表示装置を用いることで、信頼性の高いビデオカメラが得られる。
【０２０９】
図１７（Ｃ）は映像表示装置であり、筐体２４０１、表示部２４０２、スピーカー部２４０３等を有する。表示部２４０２に本発明の表示装置を用いることで、信頼性の高い映像表示装置が得られる。なお、映像表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの、映像を表示するための全ての映像表示装置が含まれる。
【０２１０】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【０２１１】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【図面の簡単な説明】
【０２１２】
【図１】本発明の表示装置の構成を示すブロック図。
【図２】閾値制御回路の構成を示すブロック図。
【図３】順方向バイアスを印加する時間に対する閾値電圧の変化を示すグラフと、逆方向バイアスを印加する時間に対する閾値電圧の変化を示すグラフ。
【図４】走査線駆動回路の構成を示す図。
【図５】パルス出力回路の構成を示す図。
【図６】パルス出力回路のタイミングチャート。
【図７】パルス出力回路の構成を示す図。
【図８】本発明の表示装置の構成を示すブロック図。
【図９】本発明の表示装置の外観を示す図。
【図１０】信号線駆動回路の構成を示すブロック図。
【図１１】画素部の構成を示す図。
【図１２】画素部の構成を示す図。
【図１３】本発明の表示装置の作製方法を示す図。
【図１４】本発明の表示装置の作製方法を示す図。
【図１５】本発明の表示装置の作製方法を示す図。
【図１６】本発明の表示装置の上面図及び断面図。
【図１７】本発明の表示装置を用いた電子機器の図。
【図１８】出力回路の回路図及び出力回路のタイミングチャート。
【図１９】本発明の表示装置の構成を示すブロック図。
【図２０】本発明の表示装置の動作について説明する図。
【図２１】本発明の表示装置の外観を示す図。
【符号の説明】
【０２１３】
１０１ 閾値制御回路
１０２ 電源制御回路
１０３ 出力回路
１０４ シフトレジスタ
１０５ 走査線駆動回路
１０６ 画素部
１０７ トランジスタ
１０８ トランジスタ
２００ 閾値制御回路
２０１ コントローラ
２０２ 演算回路
２０３ 計測回路
２０４ メモリ
２０５ メモリ
２１０ 電源制御回路
２２０ シフトレジスタ
２２１ 出力回路
２２３ トランジスタ
２２４ トランジスタ
４００ 画素部
４１０ 走査線駆動回路
４１１ シフトレジスタ
４１２ 出力回路
４２０ 信号線駆動回路
４２１ シフトレジスタ
４２２ ラッチ
４２３ ラッチ
４３０ 閾値制御回路
４３１ 電源制御回路
４４０ 基板
４４１ ＦＰＣ
４５０ 基板
４５１ ＦＰＣ
４６０ 基板
４６１ ＦＰＣ
５０１ シフトレジスタ
５０２ ラッチ
５０３ ラッチ
５０４ レベルシフタ
５０５ バッファ
５０６ ディレイ型フリップフロップ（ＤＦＦ）
５０７ 記憶回路
５０８ 記憶回路
６０１ 画素部
６０２ 画素
６０３ スイッチング用トランジスタ
６０４ 駆動用トランジスタ
６０５ 発光素子
６０６ 保持容量
６１０ 画素部
６１１ 画素
６１２ トランジスタ
６１３ 液晶セル
６１４ 保持容量
７００ 基板
７０１ 導電膜
７０３ ゲート絶縁膜
７０４ 半導体膜
７０５ 半導体膜
７０６ 半導体膜
７０７ マスク
７０８ 導電膜
７０９ マスク
７１０ 配線
７１３ 配線
７１４ 絶縁膜
７１５ 絶縁膜
７１６ 絶縁膜
７１７ 配線
７１８ 陽極
７１９ 隔壁
７２０ 電界発光層
７２１ 陰極
７２２ 発光素子
９００ パルス出力回路
９１０ 走査方向切替回路
９１１ トランジスタ
９１２ トランジスタ
９１３ トランジスタ
９１４ トランジスタ
９２０ 振幅補償回路
９２１ トランジスタ
９２２ トランジスタ
９３０ 振幅補償回路
９３１ トランジスタ
９３２ トランジスタ
９４０ 出力回路
９４１ トランジスタ
９４２ トランジスタ
９５１ スイッチング素子
９５２ スイッチング素子
９５３ スイッチング素子
２１０１ 本体
２１０２ 表示部
２１０３ 音声入力部
２１０４ 音声出力部
２１０５ 操作キー
２４０１ 筐体
２４０２ 表示部
２４０３ スピーカー部
２６０１ 本体
２６０２ 表示部
２６０３ 筐体
２６０４ 外部接続ポート
２６０５ リモコン受信部
２６０６ 受像部
２６０７ バッテリー
２６０８ 音声入力部
２６０９ 操作キー
２６１０ 接眼部
３００１ トランジスタ
３００２ トランジスタ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００６ 基板
４００７ 充填材
４００８ トランジスタ
４００９ 駆動用トランジスタ
４０１０ スイッチング用トランジスタ
４０１１ 発光素子
４０１２ 対向電極
４０１３ 電界発光層
４０１４ 配線
４０１５ 配線
４０１６ 接続端子
４０１７ 配線
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ シール材
１９００ 画素部
１９１０Ａ 第１の走査線駆動回路
１９１０Ｂ 第２の走査線駆動回路
１９１１Ａ シフトレジスタ
１９１１Ｂ シフトレジスタ
１９１２Ａ 出力回路
１９１２Ｂ 出力回路
１９２０ 信号線駆動回路
１９２１ シフトレジスタ
１９２２ ラッチ
１９２３ ラッチ
１９３０Ａ 第１の閾値制御回路
１９３０Ｂ 第２の閾値制御回路
１９３１Ａ 第１の電源制御回路
１９３１Ｂ 第２の電源制御回路
１９３２ 走査線駆動制御回路
１９４０ 基板
１９４１ ＦＰＣ
１９５０ 基板
１９５１ ＦＰＣ
１９６０ 基板
１９６１ ＦＰＣ
【特許請求の範囲】
【請求項１】
出力回路と、
順方向バイアスの電圧または逆方向バイアスの電圧のいずれか一方を選択する閾値制御回路と、
前記選択された前記順方向バイアスの電圧または前記逆方向バイアスの電圧のいずれか一方を、前記出力回路が有するトランジスタのゲートに与える電源制御回路と、
を有することを特徴とする表示装置。
【請求項２】
出力回路と、
順方向バイアスの電圧または逆方向バイアスの電圧のいずれか一方を順に選択する閾値制御回路と、
前記選択された前記順方向バイアスの電圧または前記逆方向バイアスの電圧のいずれか一方を、前記出力回路が有するトランジスタのゲートに与える電源制御回路と、を有し、
前記トランジスタのゲートに前記逆方向バイアスの電圧が印加される時間は、前記トランジスタのゲートに前記順方向バイアスの電圧が印加される時間によって決まることを特徴とする表示装置。
【請求項３】
トランジスタが設けられた出力回路と、
順方向バイアスの電圧または逆方向バイアスの電圧のいずれか一方を順に選択する閾値制御回路と、
前記選択された前記順方向バイアスの電圧または前記逆方向バイアスの電圧のいずれか一方を、前記出力回路が有するトランジスタのゲートに与える電源制御回路と、を有し、
前記閾値制御回路は、前記トランジスタのゲートに前記順方向バイアスの電圧が与えられる第１の時間を計測する計測回路と、前記第１の時間を用いて、前記トランジスタのゲートに前記逆方向バイアスの電圧が与えられる第２の時間を算出する演算回路と、を有することを特徴とする表示装置。
【請求項４】
トランジスタが設けられた出力回路と、
順方向バイアスの電圧または逆方向バイアスの電圧のいずれか一方を順に選択する閾値制御回路と、
前記選択された前記順方向バイアスの電圧または前記逆方向バイアスの電圧のいずれか一方を、前記出力回路が有するトランジスタのゲートに与える電源制御回路と、を有し、
前記閾値制御回路は、前記順方向バイアスの電圧が選択される第１の時間を計測する計測回路と、前記第１の時間を用いて、前記逆方向バイアスの電圧が選択される第２の時間を算出する演算回路と、を有することを特徴とする表示装置。
【請求項５】
トランジスタが設けられた出力回路と、
順方向バイアスの電圧または逆方向バイアスの電圧のいずれか一方を順に選択する閾値制御回路と、
前記選択された前記順方向バイアスの電圧または前記逆方向バイアスの電圧のいずれか一方を、前記出力回路が有するトランジスタのゲートに与える電源制御回路と、を有し、
前記閾値制御回路は、前記トランジスタのゲートに前記順方向バイアスの電圧が与えられる第１の時間を計測する計測回路と、前記第１の時間から前記トランジスタのゲートに前記逆方向バイアスの電圧が与えられる第２の時間を算出するためのデータが記憶されたメモリと、前記第１の時間及び前記データを用いて前記第２の時間を算出する演算回路と、を有することを特徴とする表示装置。
【請求項６】
トランジスタが設けられた出力回路と、
順方向バイアスの電圧または逆方向バイアスの電圧のいずれか一方を順に選択する閾値制御回路と、
前記選択された前記順方向バイアスの電圧または前記逆方向バイアスの電圧のいずれか一方を、前記出力回路が有するトランジスタのゲートに与える電源制御回路と、を有し、
前記閾値制御回路は、前記順方向バイアスの電圧が選択される第１の時間を計測する計測回路と、前記第１の時間から前記逆方向バイアスの電圧が選択される第２の時間を算出するためのデータが記憶されたメモリと、前記第１の時間及び前記データを用いて前記第２の時間を算出する演算回路と、を有することを特徴とする表示装置。
【請求項７】
請求項５または請求項６において、
前記メモリは不揮発性メモリであることを特徴とする表示装置。
【請求項８】
請求項１乃至請求項７のいずれか１項において、
前記トランジスタは、薄膜トランジスタであることを特徴とする表示装置。
【請求項９】
請求項１乃至請求項７のいずれか１項において、
前記トランジスタは、ゲート絶縁膜に酸化珪素よりも誘電率の高い絶縁膜を用いた薄膜トランジスタであることを特徴とする表示装置。
【請求項１０】
請求項１乃至請求項８のいずれか１項において、前記出力回路が設けられた第１の走査線駆動回路及び第２の走査線駆動回路を有し、前記第１の走査線駆動回路及び前記第２の走査線駆動回路が有する前記出力回路は、前記順方向バイアスの電圧または前記逆方向バイアスの電圧が交互に与えられることを特徴とする表示装置。
【請求項１】
出力回路と、
順方向バイアスの電圧または逆方向バイアスの電圧のいずれか一方を選択する閾値制御回路と、
前記選択された前記順方向バイアスの電圧または前記逆方向バイアスの電圧のいずれか一方を、前記出力回路が有するトランジスタのゲートに与える電源制御回路と、
を有することを特徴とする表示装置。
【請求項２】
出力回路と、
順方向バイアスの電圧または逆方向バイアスの電圧のいずれか一方を順に選択する閾値制御回路と、
前記選択された前記順方向バイアスの電圧または前記逆方向バイアスの電圧のいずれか一方を、前記出力回路が有するトランジスタのゲートに与える電源制御回路と、を有し、
前記トランジスタのゲートに前記逆方向バイアスの電圧が印加される時間は、前記トランジスタのゲートに前記順方向バイアスの電圧が印加される時間によって決まることを特徴とする表示装置。
【請求項３】
トランジスタが設けられた出力回路と、
順方向バイアスの電圧または逆方向バイアスの電圧のいずれか一方を順に選択する閾値制御回路と、
前記選択された前記順方向バイアスの電圧または前記逆方向バイアスの電圧のいずれか一方を、前記出力回路が有するトランジスタのゲートに与える電源制御回路と、を有し、
前記閾値制御回路は、前記トランジスタのゲートに前記順方向バイアスの電圧が与えられる第１の時間を計測する計測回路と、前記第１の時間を用いて、前記トランジスタのゲートに前記逆方向バイアスの電圧が与えられる第２の時間を算出する演算回路と、を有することを特徴とする表示装置。
【請求項４】
トランジスタが設けられた出力回路と、
順方向バイアスの電圧または逆方向バイアスの電圧のいずれか一方を順に選択する閾値制御回路と、
前記選択された前記順方向バイアスの電圧または前記逆方向バイアスの電圧のいずれか一方を、前記出力回路が有するトランジスタのゲートに与える電源制御回路と、を有し、
前記閾値制御回路は、前記順方向バイアスの電圧が選択される第１の時間を計測する計測回路と、前記第１の時間を用いて、前記逆方向バイアスの電圧が選択される第２の時間を算出する演算回路と、を有することを特徴とする表示装置。
【請求項５】
トランジスタが設けられた出力回路と、
順方向バイアスの電圧または逆方向バイアスの電圧のいずれか一方を順に選択する閾値制御回路と、
前記選択された前記順方向バイアスの電圧または前記逆方向バイアスの電圧のいずれか一方を、前記出力回路が有するトランジスタのゲートに与える電源制御回路と、を有し、
前記閾値制御回路は、前記トランジスタのゲートに前記順方向バイアスの電圧が与えられる第１の時間を計測する計測回路と、前記第１の時間から前記トランジスタのゲートに前記逆方向バイアスの電圧が与えられる第２の時間を算出するためのデータが記憶されたメモリと、前記第１の時間及び前記データを用いて前記第２の時間を算出する演算回路と、を有することを特徴とする表示装置。
【請求項６】
トランジスタが設けられた出力回路と、
順方向バイアスの電圧または逆方向バイアスの電圧のいずれか一方を順に選択する閾値制御回路と、
前記選択された前記順方向バイアスの電圧または前記逆方向バイアスの電圧のいずれか一方を、前記出力回路が有するトランジスタのゲートに与える電源制御回路と、を有し、
前記閾値制御回路は、前記順方向バイアスの電圧が選択される第１の時間を計測する計測回路と、前記第１の時間から前記逆方向バイアスの電圧が選択される第２の時間を算出するためのデータが記憶されたメモリと、前記第１の時間及び前記データを用いて前記第２の時間を算出する演算回路と、を有することを特徴とする表示装置。
【請求項７】
請求項５または請求項６において、
前記メモリは不揮発性メモリであることを特徴とする表示装置。
【請求項８】
請求項１乃至請求項７のいずれか１項において、
前記トランジスタは、薄膜トランジスタであることを特徴とする表示装置。
【請求項９】
請求項１乃至請求項７のいずれか１項において、
前記トランジスタは、ゲート絶縁膜に酸化珪素よりも誘電率の高い絶縁膜を用いた薄膜トランジスタであることを特徴とする表示装置。
【請求項１０】
請求項１乃至請求項８のいずれか１項において、前記出力回路が設けられた第１の走査線駆動回路及び第２の走査線駆動回路を有し、前記第１の走査線駆動回路及び前記第２の走査線駆動回路が有する前記出力回路は、前記順方向バイアスの電圧または前記逆方向バイアスの電圧が交互に与えられることを特徴とする表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２００９−７５５４２（Ｐ２００９−７５５４２Ａ）
【公開日】平成２１年４月９日（２００９．４．９）
【国際特許分類】
【出願番号】特願２００８−８３１２５（Ｐ２００８−８３１２５）
【出願日】平成２０年３月２７日（２００８．３．２７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２１年４月９日（２００９．４．９）
【国際特許分類】
【出願日】平成２０年３月２７日（２００８．３．２７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]