記録素子基板及び記録ヘッド
【課題】消費電力の増大を抑制しつつ、記録素子に印加された電圧のフィードバック制御を高速化する。
【解決手段】記録素子基板は、記録素子と、入力される制御信号に基づいて前記記録素子を駆動させるスイッチ素子と、一定の電流を生成する第１電流源と、入力電圧に基づいて電流を生成する第２電流源と、前記第１電流源で生成された電流に前記第２電流源で生成された電流が加えられた電流を増幅して前記制御信号を生成し、その後、前記第１電流源で生成された電流を増幅して前記制御信号を生成する電流生成回路とを具備する。
【解決手段】記録素子基板は、記録素子と、入力される制御信号に基づいて前記記録素子を駆動させるスイッチ素子と、一定の電流を生成する第１電流源と、入力電圧に基づいて電流を生成する第２電流源と、前記第１電流源で生成された電流に前記第２電流源で生成された電流が加えられた電流を増幅して前記制御信号を生成し、その後、前記第１電流源で生成された電流を増幅して前記制御信号を生成する電流生成回路とを具備する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記録素子基板及び記録ヘッドに関する。
【背景技術】
【０００２】
インクジェット記録方式を採用した記録装置が知られている。このような記録装置では、当該記録ヘッドに配列された記録素子からインクを吐出することにより記録媒体上に画像を記録する。ここで、特許文献１には、帰還増幅器によって、記録素子に印加する電力を一定に制御する記録ヘッドが開示されている。
【０００３】
記録動作の高速化を達成するためには、例えば、記録素子の駆動期間を１μｓ以下に短くする必要がある。帰還増幅器は、記録素子の駆動期間中、記録素子の電圧を検知しながら、駆動素子のインピーダンスを調整することで、記録素子に印加される電力を一定に制御する（フィードバック制御）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４２４５８４８号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、１μｓ以下で高速にフィードバック制御を行なうためには、帰還増幅器に流すバイアス電流Ｉｂｉａｓを増加させる必要がある。この場合、帰還増幅器のバイアス電流Ｉｂｉａｓは定常的な電流であるため、これを単純に増加させると消費電力が増加してしまう。消費電力の増加は、記録ヘッドの昇温を起こし、画像品質にも影響を与えてしまう。
【０００６】
本発明の目的は、消費電力の増大を抑制しつつ、記録素子に印加された電圧のフィードバック制御を高速化するのに有利な技術を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一つの側面は記録素子基板にかかり、前記記録素子基板は、記録素子と、入力される制御信号に基づいて前記記録素子を駆動させるスイッチ素子と、一定の電流を生成する第１電流源と、入力電圧に基づいて電流を生成する第２電流源と、前記第１電流源で生成された電流に前記第２電流源で生成された電流が加えられた電流を増幅して前記制御信号を生成し、その後、前記第１電流源で生成された電流を増幅して前記制御信号を生成する電流生成回路とを具備する、ことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、消費電力の増大を抑制しつつ、記録素子に印加された電圧のフィードバック制御を高速化することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施の形態に係わるインクジェット記録装置（以下、記録装置と呼ぶ）１の斜視図。
【図２】図１に示す記録装置１の機能的な構成の一例を示す図。
【図３】記録素子基板５０の回路構成の一例を示す図。
【図４】記録素子基板５０の駆動タイミングの一例を示す図。
【図５】帰還増幅器１０７及び電圧−電流変換部１０９の回路構成の一例を示す図。
【図６】実施形態２に係わる記録素子基板５０の回路構成の一例を示す図。
【図７】実施形態２に係わる帰還増幅器１０７及び電圧−電流変換部１０９の回路構成の一例を示す図。
【図８】実施形態３に係わる記録素子基板５０の回路構成の一例を示す図。
【図９】従来技術と比較した効果を説明するための図。
【図１０】バイアス電流生成回路の一例を示す図。
【図１１】帰還増幅器１０７及び電圧−電流変換部１０９の回路構成の別の構成を示す図。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。以下の説明においては、インクジェット記録方式を用いた記録装置を例に挙げて説明する。記録装置としては、例えば、記録機能のみを有するシングルファンクションプリンタであっても良いし、また、例えば、記録機能、ＦＡＸ機能、スキャナ機能等の複数の機能を有するマルチファンクションプリンタであっても良い。また、例えば、カラーフィルタ、電子デバイス、光学デバイス、微小構造物等を所定の記録方式で製造するための製造装置であっても良い。
【００１１】
なお、以下の説明において、「記録」とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。更に人間が視覚で知覚し得るように顕在化したものであるか否かも問わず、広く記録媒体上に画像、模様、パターン、構造物等を形成する、又は媒体の加工を行なう場合も表す。
【００１２】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、布、プラスチック・フィルム、金属板、ガラス、セラミックス、樹脂、木材、皮革等、インクを受容可能なものも表す。
【００１３】
更に、「インク」とは、上記「記録」の定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成又は記録媒体の加工、或いはインクの処理（例えば、記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表す。
【００１４】
図１は、本発明の一実施の形態に係わるインクジェット記録装置１の外観構成の一例を示す斜視図である。
【００１５】
インクジェット記録装置（以下、記録装置と呼ぶ）１は、インクジェット方式に従ってインクを吐出して記録を行なうインクジェット記録ヘッド（以下、記録ヘッドと呼ぶ）３をキャリッジ２に搭載し、キャリッジ２を矢印Ａ方向に往復移動させて記録を行なう。記録装置１は、記録紙などの記録媒体Ｐを給紙機構５を介して給紙し、記録位置まで搬送する。そして、その記録位置において記録ヘッド３から記録媒体Ｐにインクを吐出することで記録を行なう。
【００１６】
記録装置１のキャリッジ２には、記録ヘッド３の他、例えば、インクカートリッジ６が搭載される。インクカートリッジ６は、記録ヘッド３に供給するインクを貯留する。なお、インクカートリッジ６は、キャリッジ２に対して着脱自在になっている。
【００１７】
図１に示す記録装置１は、カラー記録が可能である。そのため、キャリッジ２には、マゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクをそれぞれ収容する４つのインクカートリッジが搭載されている。これら４つのインクカートリッジは、それぞれ独立して着脱できる。
【００１８】
本実施形態に係わる記録ヘッド３は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用している。そのため、記録ヘッド３は、電気熱変換体を備えている。電気熱変換体は、各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加する。これにより、対応する吐出口からインクが吐出される。なお、本実施形態においては、インクの吐出方式として、ヒータを用いてインクを吐出する場合について説明するが、これに限定されない。例えば、ピエゾ素子を用いた方式、静電素子を用いた方式、ＭＥＭＳ素子を用いた方式など、様々なインクジェット方式を採用しても良い。
【００１９】
図２は、図１に示す記録装置１の機能的な構成の一例を示す図である。
【００２０】
ここで、コントローラ６００は、ＭＰＵ６０１、ＲＯＭ６０２、特殊用途集積回路（ＡＳＩＣ）６０３、ＲＡＭ６０４、システムバス６０５、Ａ／Ｄ変換器６０６などを具備して構成される。
【００２１】
ＲＯＭ６０２は、後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納する。ＡＳＩＣ６０３は、キャリッジモータＭ１の制御、搬送モータＭ２の制御を行なう。また、ＡＳＩＣ６０３は、記録ヘッド３を制御するための制御信号の生成も行なう。ＲＡＭ６０４は、画像データの展開領域やプログラム実行のための作業用領域等として用いられる。システムバス６０５は、ＭＰＵ６０１、ＡＳＩＣ６０３、ＲＡＭ６０４を相互に接続してデータの授受を行なう。Ａ／Ｄ変換器６０６は、後述するセンサ群から入力されるアナログ信号をＡ／Ｄ変換し、変換後のデジタル信号をＭＰＵ６０１に供給する。
【００２２】
６２０は、スイッチ群であり、電源スイッチ６２１、プリントスイッチ６２２、回復スイッチ６２３などを具備して構成される。６３０は、装置状態を検出するためのセンサ群であり、位置センサ６３１、温度センサ６３２等から構成される。ＡＳＩＣ６０３は、記録ヘッド３の走査に際して、ＲＡＭ６０４の記憶領域に直接アクセスしながら記録ヘッド３に対して記録素子を駆動するためのデータを転送する。
【００２３】
キャリッジモータＭ１は、キャリッジ２を矢印Ａ方向に往復走査させるための駆動源であり、キャリッジモータドライバ６４０は、キャリッジモータＭ１の駆動を制御する。搬送モータＭ２は、記録媒体Ｐを搬送するための駆動源であり、搬送モータドライバ６４２は、搬送モータＭ２の駆動を制御する。
【００２４】
記録ヘッド３は、記録媒体Ｐの搬送方向と直交する方向（以下、走査方向と呼ぶ）に向けて走査される。具体的には、当該記録媒体に対して相対的に走査される。
【００２５】
また、６１０は、画像データの供給源となるコンピュータ（或いは、画像読取用のリーダやデジタルカメラなど）であり、例えば、ホスト装置などと称される。ホスト装置６１０と記録装置１との間では、インタフェース（以下、Ｉ／Ｆと呼ぶ）６１１を介して画像データ、コマンド、ステータス信号等の授受が行なわれる。
【００２６】
（実施形態１）
図１は、本発明の一実施の形態に係わるインクジェット記録装置（以下、記録装置と呼ぶ）１の斜視図である。
【００２７】
記録装置１は、インクジェット方式に従ってインクを吐出して記録を行なうインクジェット記録ヘッド（以下、記録ヘッドと呼ぶ）３をキャリッジ２に搭載し、キャリッジ２を矢印Ａ方向（走査方向）に往復移動させて記録を行なう。記録装置１は、給紙機構５を介して記録媒体Ｐを給紙し、記録位置まで搬送する。そして、その記録位置において記録ヘッド３から記録媒体Ｐにインクを吐出することで記録を行なう。
【００２８】
記録装置１のキャリッジ２には、記録ヘッド３の他、例えば、インクカートリッジ６が搭載される。インクカートリッジ６は、記録ヘッド３に供給するインクを貯留する。なお、インクカートリッジ６は、キャリッジ２に対して着脱自在になっている。
【００２９】
図１に示す記録装置１は、カラー記録が可能である。そのため、キャリッジ２には、例えば、マゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクをそれぞれ収容する４つのインクカートリッジが搭載されている。これら４つのインクカートリッジは、それぞれ独立して着脱できる。
【００３０】
記録ヘッド３には、記録素子基板（以下、基板と略す場合もある）が設けられており、当該基板上には、複数のノズル列が配列される。記録ヘッド３は、例えば、熱エネルギーを利用してインクを吐出するインクジェット方式により構成される。そのため、記録ヘッド３には、発熱素子（以下、ヒータと呼ぶ）等から構成される記録素子や、ヒータの駆動制御を行なう制御回路が設けられる。ヒータは、各ノズル（吐出口）に対応して設けられ、記録信号に応じて対応するヒータにパルス電圧が印加される。
【００３１】
キャリッジ２の往復運動の範囲外（記録領域外）には、記録ヘッド３の吐出不良を回復する回復装置４が配設されている。回復装置４が設けられる位置は、いわゆるホームポジションなどと呼ばれ、記録動作が行なわれていない間、記録ヘッド３はこの位置で静止する。
【００３２】
以上が記録装置１の構成の一例についての説明である。なお、図１に示す記録装置１の構成は、あくまで一例であり、必ずしもこのような構成に限られない。例えば、図１の構成では、記録ヘッド３に対して記録媒体Ｐが搬送される構成であったが、記録ヘッド３と記録媒体Ｐとが相対的に移動する構成であれば良く、その構成は特に問わない。例えば、記録ヘッド３が記録媒体Ｐに対して移動する構成であっても良い。
【００３３】
図２は、図１に示す記録装置１の機能的な構成の一例を示す図である。
【００３４】
記録装置１は、ホスト装置４０と接続されている。ホスト装置４０は、画像データの供給源となるコンピュータ（或いは、画像読取用のリーダやデジタルカメラなど）で実現される。ホスト装置４０と記録装置１との間では、インタフェース（以下、Ｉ／Ｆと呼ぶ）１１を介して画像データ、コマンド等の授受が行なわれる。
【００３５】
コントローラ部２０は、ＣＰＵ２１と、ＲＯＭ２２と、ＲＡＭ２３と、画像処理部２４と、記録ヘッド制御部２５とを具備して構成される。
【００３６】
ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２１は、コントローラ部２０における処理を統括制御する。ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２２は、プログラムや各種データを記憶する。ＲＡＭ（Ｒａｎｄｏｎ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２３は、ＣＰＵ２１によるプログラムの実行時にワークエリアとして使用され、各種演算結果等を一時的に記憶する。
【００３７】
画像処理部２４は、ホスト装置４０からＩ／Ｆ１１を介して受信した画像データに対して各種画像処理を行なう。
【００３８】
記録ヘッド制御部２５は、記録ヘッド３を制御する。記録ヘッド制御部２５には、信号生成部３１と、電力供給部３２とが設けられている。
【００３９】
信号生成部３１は、各種信号を生成し、当該生成した信号を記録ヘッド３へ向けて転送する。記録ヘッド３へ転送される信号としては、例えば、シリアルクロック（ＣＬＫ）、シリアルデータ（ＤＡＴＡ）、ラッチ信号（ＬＴ）、ヒートイネーブル信号（ＨＥ）等が挙げられる。
【００４０】
電力供給部３２は、記録ヘッド３の駆動に必要な電力を記録ヘッド３に供給する。例えば、駆動電圧ＶＨや基準電圧Ｖｒｅｆ等を記録ヘッド３へ供給する。
【００４１】
記録ヘッド３は、記録ヘッド制御部２５から転送されてきた信号に基づいて記録ヘッド３内の各吐出口からインクを吐出させる。記録ヘッド３には、詳細については後述するが、複数の記録素子が配される記録素子基板５０が設けられている。
【００４２】
次に、図３を用いて、図２に示す記録素子基板５０の回路構成の一例について説明する。
【００４３】
記録素子基板５０は、各記録素子１００に対応してグループが設けられる。各グループには、記録素子１００、駆動素子（スイッチ素子）１０１、第１のスイッチ１０６、第２のスイッチ１１０、第３のスイッチ１０５、記録素子選択回路１１３が設けられる。その他、記録素子基板５０上には、駆動用アース１０３、帰還増幅器１０７、電圧−電流変換部１０９、記録素子選択回路１１３、ラッチ回路１１５、シフトレジスタ１１６等も設けられる。記録素子１００と駆動素子１０１は駆動線１２４で接続されている。例えば、記録素子１００−１と駆動素子１０１−１は駆動線１２４−１で接続されている。グランド配線１０３は、電力供給部３２の接地端子に接続されている。
【００４４】
記録素子１００は、複数個（１００−１、１００−２・・・１００−ｎ）設けられており、当該複数の記録素子の中から、記録動作を行なう記録素子のみに一定期間電流が流され電圧が印加される。各記録素子１００には、駆動電圧（ＶＨ）１０２に接続された第１の端子と、第１のスイッチ１０６及び駆動素子（スイッチ素子）１０１に接続された第２の端子とが設けられる。
【００４５】
ここで、第１のスイッチ１０６、第２のスイッチ１１０、第３のスイッチ１０５及び記録素子選択回路１１３は、複数の記録素子の中から記録動作を行なう記録素子を選択する役割を果たす。
【００４６】
記録素子選択回路１１３は、ラッチ回路１１５に保持された記録データ信号１１７と、デコーダ１１８から出力されるブロック選択信号１１４と、ヒートイネーブル信号１１９との論理積により駆動信号１１２を出力する。駆動信号は、対応する記録素子の駆動を指示する信号である。
【００４７】
記録データ信号１１７及びブロック選択信号１１４は、記録動作を行なう記録素子を規定する役割を果たす。また、ヒートイネーブル信号１１９は、記録素子の駆動期間を規定する。具体的には、ヒートイネーブル信号１１９がハイレベルであれば、記録素子の駆動可能な期間であり、また、ロウレベルであれば、記録素子の駆動が禁止される期間である。
【００４８】
駆動信号１１２がハイレベルの場合、第１及び第３のスイッチ（１０５、１０６）がオンし、第２のスイッチ１１０がオフする。つまり、フィードバック線１０８には、選択された記録素子の第２の端子が結合され、制御線１２０には、選択された記録素子に対応する駆動素子１０１のゲートが結合される。例えば、駆動素子１０１−１のゲートと第３のスイッチ１０５−１との間には、グランドと接続するための放電線１２６−１が設けられている。第２のスイッチ１１０−１はこの放電線１２６−１に設けられている。
【００４９】
また、駆動信号１１２がロウレベルの場合、第１及び第３のスイッチ（１０５、１０６）がオフし、第２のスイッチ１１０がオンする。そのため、フィードバック線１０８、制御線１２０はオープン状態になる。また、第２のスイッチ１１０のオンにより駆動素子１０１への印加電圧が接地される。従って、駆動素子１０１−１のゲートの電位（ＶＧ１）は接地電位（グランド配線１０３の電位）に等しくなる。
【００５０】
駆動素子１０１には、制御ゲート（制御端子）を有する半導体素子、例えば、ｎ型ＭＯＳトランジスタ（ＦＥＴトランジスタ）が用いられる。駆動素子１０１は、記録素子１００に電流を流す（すなわち、通電する）役割を果たす。駆動素子１０１は、制御ゲートに入力される信号に基づきオン／オフを行ない、記録素子の第２の端子に接続されるドレインと、グランド配線１０３に接続されるソースとを有する。
【００５１】
帰還増幅器１０７には、定常的なバイアス電流Ｉｂｉａｓを消費する差動アンプ等が用いられる。帰還増幅器１０７には、基準電圧（Ｖｒｅｆ）１０４が入力される第１の入力端子と、フィードバック線１０８を介した電圧（フィードバック電圧）が入力される第２の入力端子と、当該入力に基づいた出力を行なう出力端子とが設けられる。
【００５２】
帰還増幅器（増幅部）１０７は、駆動素子１０１の制御ゲートの電圧を調整し、駆動素子１０１のインピーダンスを制御する。より具体的には、基準電圧（Ｖｒｅｆ）１０４と、フィードバック線１０８に結合された記録素子の第２の端子の電圧とを等しくさせる役割を果たす。
【００５３】
電圧−電流変換部１０９は、電流生成手段（電流生成部）として機能する。具体的には、基準電圧１０４と、フィードバック線１０８から入力された電圧との電位差ΔＶに応じた電流Ｉｂｏｏｓｔを生成し、当該電流Ｉｂｏｏｓｔを帰還増幅器１０７に供給する。記録素子の第２の端子の電圧は、Ｂ点でフィードバック線１０８から分岐したフィードバック線１２５を介して電圧−電流変換部１０９の入力部（ＩＮ１）に入力される。すなわち、電圧−電流変換部１０９は、基準電圧１０４と、記録素子の第２の端子（接続部）の分岐に出力される電流とを入力し、それらに従って増幅した電流Ｉｂｏｏｓｔを帰還増幅器１０７に向けて出力する。ここでは、フィードバック線１２５（第１信号線）の電位と、基準電圧１０４の電源配線（第２信号線）の電位との差分（ΔＶ）が電流生成回路の入力電圧となる構成を例示したが、本実施形態はこの構成に限られない。
【００５４】
次に、図４を用いて、図３に示す記録素子基板５０の駆動タイミングの一例について説明する。
【００５５】
図４では、記録素子１００−１に流れる電流（ＩＨ１）、記録素子１００−１の第２の端子の電圧（ＶＤ１）、フィードバック線１０８の電圧（Ｖｆｂ）、電圧−電流変換部１０９で生成された電流（Ｉｂｏｏｓｔ）の波形が示される。また更に、駆動信号１１２−１及びヒートイネーブル信号１１９の波形も示されている。ここでは、図３に示す記録素子１００−１のみを選択して記録動作を行なう場合を例に挙げて説明する。
【００５６】
時刻ｔ１において駆動信号１１２−１がハイレベルになると、第３のスイッチ１０５−１及び第１のスイッチ１０６−１がオンし、第２のスイッチ１１０−１がオフする。そのため、記録素子１００−１の第２の端子がフィードバック線１０８に結合され、駆動素子１０１−１のゲートが制御線１２０に結合される。
【００５７】
帰還増幅器１０７は、電流Ｉｏｕｔを出力し、駆動素子１０１−１のゲートの電圧を徐々に上昇させる。これにより、記録素子１００−１及び駆動素子１０１−１に電流が流れ始め（すなわち、導通する）、第２の端子（ＶＤ１）は、駆動電圧（ＶＨ）から基準電圧（Ｖｒｅｆ）１０４へと徐々に下降していく。そして、時刻ｔ２において基準電圧１０４（Ｖｒｅｆ）と等しくなる。
【００５８】
電圧−電流変換部１０９は、時刻ｔ１から時刻ｔ２の過度状態において、記録素子１００−１の第２の端子の電圧（ＶＤ１）と基準電圧１０４との電位差ΔＶに応じた電流Ｉｂｏｏｓｔを生成し、Ｉｂｏｏｓｔを帰還増幅器１０７に供給する。
【００５９】
そのため、帰還増幅器１０７が出力する電流Ｉｏｕｔの最大値は、帰還増幅器１０７のバイアス電流Ｉｂｉａｓと電圧−電流変換部１０９によって生成された電流Ｉｂｏｏｓｔとの合計となり、駆動素子１０１−１のゲートを高速に充電することが可能となる。これにより、記録素子１００−１の第２の端子の電圧（ＶＤ１）を目的の基準電圧（Ｖｒｅｆ）に高速に到達させることができ、時刻ｔ１から時刻ｔ２の過度状態の時間を最小にすることができる。
【００６０】
時刻ｔ２から時刻ｔ３の定常状態では、帰還増幅器１０７によって、記録素子１００−１の第２の端子の電圧（ＶＤ１）、つまり、フィードバック線１０８の電圧が基準電圧（Ｖｒｅｆ）と等しくなる。従って、電圧−電流変換部１０９によって生成される電流Ｉｂｏｏｓｔはゼロとなり、電圧−電流変換部１０９から帰還増幅器１０７への電流の供給は停止される。
【００６１】
時刻ｔ３において駆動信号１１２−１がロウレベルになると、第３のスイッチ１０５−１及び第１のスイッチ１０６−１がオフし、第２のスイッチ１１０−１がオンする。従って、駆動素子１０１−１のゲートがグランド配線１０３に結合される。これにより、駆動素子１０１−１は、遮断状態になり、記録素子１００−１及び駆動素子１０１−１に流れていた電流が停止する。従って、記録素子１００−１の第２の端子（ＶＤ１）は、基準電圧（Ｖｒｅｆ）から駆動電圧ＶＨへと上昇する。
【００６２】
以上のような動作で、駆動信号がハイレベルである期間（時刻ｔ１から時刻ｔ３）、記録素子の第２の端子（ＶＤ１）の電圧を駆動電圧（ＶＨ）から基準電圧（Ｖｒｅｆ）に高速に制御する。これにより、記録素子に印加される電力を一定化させる。
【００６３】
上述した通り、記録動作の高速化を達成するためには、例えば、記録素子の駆動期間を１μｓ以下と短くする必要がある。記録素子の駆動期間が短い場合、時刻ｔ１から時刻ｔ２の過度状態が長いと、記録素子に流れる電流の立ち上がりが鈍ってしまい、記録素子に印加される電圧が大幅に低下してしまう。
【００６４】
そこで、本実施形態においては、電圧−電流変換部１０９を設け、帰還増幅器１０７が出力する電流Ｉｏｕｔを時刻ｔ１から時刻ｔ２までの過度状態時にのみ増加させる。フィードバック線１０８の電圧が基準電圧（Ｖｒｅｆ）と等しい、定常状態（時刻ｔ２から時刻ｔ３）では、電流Ｉｂｏｏｓｔはゼロとなり、消費電流は、Ｉｂｉａｓのみとなる。以上のような動作により、高速且つ低消費電力で記録素子に印加する電圧をフィードバック制御できる。
【００６５】
次に、図５を用いて、上述した帰還増幅器１０７及び電圧−電流変換部１０９の回路構成の一例について説明する。
【００６６】
帰還増幅器１０７は、トランジスタＭ１−Ｍ４で構成され、電圧−電流変換部１０９は、トランジスタＭ５−Ｍ９で構成される。
【００６７】
電圧−電流変換部１０９においては、トランジスタＭ５のソースにフィードバック線１０８が接続されており、ゲートに基準電圧１０４が接続されている。フィードバック線１０８の電圧が、基準電圧１０４の電圧よりも高くなった場合（電位差ΔＶが発生した場合）、Ｍ５に電流が流れ、Ｍ６−Ｍ９によって構成されるカレントミラー回路によってその電流がコピーされ、帰還増幅器にＩｂｏｏｓｔが供給される。
【００６８】
従って、帰還増幅器１０７の出力電流Ｉｏｕｔの最大値は、帰還増幅器のバイアス電流ＩｂｉａｓとＩｂｏｏｓｔとの合計となり、駆動線１２０に結合する駆動素子１０１のゲートを高速に充電することが可能となる。
【００６９】
また、フィードバック線１０８の電圧が、基準電圧１０４と等しい場合、Ｍ５は遮断状態になり、Ｍ５に流れる電流及び帰還増幅器１０７に供給する電流Ｉｂｏｏｓｔはゼロとなる。そのため、消費する電流はＩｂｉａｓのみとなる。即ち、帰還増幅器１０７及び電圧−電流変換部１０９の回路構成を用いることにより、次のような動作が為される。帰還増幅器１０７は、一定の電流を生成する第１電流源（Ｉｂｉａｓ）の電流に、第２電流源（１０９）が前記差分である入力電圧（ΔＶ）に基づく電流（Ｉｂｏｏｓｔ）を加えることにより、印加する電圧が目標値に近づくように制御信号を調整する。そして、帰還増幅器１０７は、該制御信号をＩｏｕｔとして駆動素子１０１に出力する。なお、図１０は、バイアス電流Ｉｂｉａｓを生成するバイアス電流生成回路１３０の一例を示す図である。バイアス電流生成回路１３０はトランジスタＭ１１−Ｍ１３で構成されている。
【００７０】
次に、帰還増幅器１０７及び電圧−電流変換部１０９の回路構成の別の構成を示す図１１に示す。図１１に示す電圧−電流変換部１０９は、一定のバイアス電流を生成するためのトランジスタＭ１０と電位差ΔＶに基づいて電流を生成するためのトランジスタＭ５を備えている。
【００７１】
以上のように本実施形態においては、電圧−電流変換部１０９を設け、過度状態時にのみ帰還増幅器１０７に電流Ｉｂｏｏｓｔを供給する。これにより、高速且つ低消費電力で記録素子に印加する電圧をフィードバック制御できる。
【００７２】
（実施形態２）
次に、実施形態２について説明する。図６は、実施形態２に係わる記録素子基板５０の回路構成の一例を示す。実施形態１を説明した図３との相違点としては、電圧−電流変換部１０９にイネーブル端子（ＥＮ）が設けられている点が挙げられる。
【００７３】
すなわち、実施形態２においては、イネーブル端子（ＥＮ）によって、電圧−電流変換部１０９をアクティブにするか、非アクティブにするかを切り替える。また、イネーブル端子（ＥＮ）に入力される信号は、指示信号として、例えば、ヒートイネーブル信号（ＨＥ）である。ヒートイネーブル信号（ＨＥ）がハイレベルの場合、電圧−電流変換部１０９がアクティブにされる。すなわち、電圧−電流変換部１０９は、基準電圧１０４とフィードバック線１０８との電位差ΔＶに応じた電流Ｉｂｏｏｓｔを生成し、帰還増幅器１０７に電流Ｉｂｏｏｓｔを供給する。また、ヒートイネーブル信号（ＨＥ）がロウレベルの場合、電圧−電流変換部１０９が非アクティブとなり、完全に動作が停止される。
【００７４】
このように実施形態２においては、実施形態１の構成に加えて、ヒートイネーブル信号がロウレベルの期間（図４で時刻ｔ１以前又は時刻ｔ３以降）、電圧−電流変換部１０９の動作を完全に停止させる機能が設けられる。
【００７５】
ヒートイネーブル信号がロウレベルの期間、全ての第２のスイッチ１０６−１〜１０６−ｎがオフになり、フィードバック線１０８がオープン状態になる。そのため、フィードバック線１０８の電圧（Ｖｆｂ）が不定になるため、電圧−電流変換部１０９をアクティブにさせたままにしていると、予期せぬ電流Ｉｂｏｏｓｔが生成されてしまう可能性がある。
【００７６】
実施形態２では、これを防止するために、電圧−電流変換部１０９にイネーブル端子を設けている。フィードバック線１０８の電圧（Ｖｆｂ）が不定になる期間は、電圧−電流変換部１０９の動作を完全に停止させることで、予期せぬ電流Ｉｂｏｏｓｔの生成を防止している。
【００７７】
ここで、図７を用いて、実施形態２に係わる帰還増幅器１０７及び電圧−電流変換部１０９の回路構成の一例について説明する。
【００７８】
実施形態２においては、実施形態１の構成に加えて、トランジスタＭ１０が設けられる。トランジスタＭ１０のゲートには、ヒートイネーブル信号（ＨＥ）の反転信号が入力される。
【００７９】
ヒートイネーブル信号（ＨＥ）がハイレベルの場合は、Ｍ１０がオンし、電位差ΔＶに応じた電流がＭ５に流れる。その電流がＭ６−Ｍ９によって構成されるカレントミラー回路によってコピーされ、帰還増幅器にＩｂｏｏｓｔが供給される。
【００８０】
また、ヒートイネーブル信号（ＨＥ）がロウレベルの場合は、Ｍ１０がオフし、電位差ΔＶがあったとしてもＭ５には電流が流れなくなり、トランジスタＭ６−Ｍ９が遮断状態となり、Ｉｂｏｏｓｔは完全にゼロになる。
【００８１】
以上説明したように実施形態２によれば、ヒートイネーブル信号（ＨＥ）に同期して、電圧−電流変換部１０９のアクティブ・非アクティブ（オン／オフ）を切り替える。これにより、予期せぬ電流Ｉｂｏｏｓｔの生成を防止することができる。
【００８２】
（実施形態３）
次に、実施形態３について説明する。図８は、実施形態３に係わる記録素子基板５０の回路構成の一例を示す。実施形態２を説明した図６との相違点としては、電圧−電流変換部１０９のイネーブル端子（ＥＮ）に入力されている信号が、電圧−電流変換イネーブル信号１２２である点である。
【００８３】
電圧−電流変換イネーブル信号１２２は、ヒートイネーブル信号（ＨＥ）と記録データ信号１１７との論理積であり、電圧−電流変換イネーブル信号生成回路１２１によって生成される。
【００８４】
電圧−電流変換イネーブル信号１２２がハイレベルの場合、電圧−電流変換部１０９がアクティブにされ、基準電圧１０４とフィードバック線１０８との電位差ΔＶに応じた電流Ｉｂｏｏｓｔを生成し、帰還増幅器１０７に電流Ｉｂｏｏｓｔを供給する。また、電圧−電流変換イネーブル信号１２２がロウレベルの場合、電圧−電流変換部１０９が非アクティブになり、完全に動作が停止される。
【００８５】
実施形態３では、実施形態２に加えて、記録データ信号１１７がロウレベルの場合、電圧−電流変換部１０９の動作を完全に停止させる機能が追加されている。上述した通り、ヒートイネーブル信号（ＨＥ）がロウレベルの期間は、フィードバック線１０８がオープン状態になる。これに加え、記録データ信号がロウレベルである場合も、全ての第２のスイッチ１０６−１〜１０６−ｎがオフになり、フィードバック線１０８がオープン状態になる。そのため、フィードバック線１０８の電圧（Ｖｆｂ）が不定になるため、電圧−電流変換部１０９をアクティブにさせたままにしていると、予期せぬ電流Ｉｂｏｏｓｔが生成されてしまう可能性がある。
【００８６】
実施形態３では、これを防止するために、記録データ信号１１７とヒートイネーブル信号（ＨＥ）との論理積である電圧−電流変換イネーブル信号１２２を生成し、その信号により電圧−電流変換部１０９のアクティブ・非アクティブを切り替えている。
【００８７】
記録データ信号１１７とヒートイネーブル信号（ＨＥ）との論理積をとることにより、フィードバック線１０８がオープンとなる状態を完全に検出することができ、予期せぬ電流Ｉｂｏｏｓｔの生成を完全に防止することを可能としている。
【００８８】
ここで、図９Ａ及び図９Ｂを用いて、上述した実施形態１〜３の効果を従来技術と比較して説明する。ここでは、実施形態１〜３と従来技術とにおける記録素子基板に流れる電流（ＩＨ１）の波形、記録素子基板の第２の端子の電圧（ＶＤ１）の波形、及び記録素子基板の消費電力のシミュレーション結果を示す。
【００８９】
図９Ａは、実施形態１〜３と従来技術とにおける記録素子の駆動速度を等しくさせるべく設計した記録素子基板のシミュレーション結果を示している。図９Ａに示すように、実施形態１〜３を適用した場合、従来技術に比べ消費電力を１／２．６に削減できることが分かる。
【００９０】
また、図９Ｂは、実施形態１〜３と従来技術とにおける消費電力を等しくさせるべく設定した記録組織版のシミュレーション結果を示している。図９Ｂに示すように、実施形態１〜３を適用した場合、従来技術に比べ同じ消費電力であっても、過度状態の時間を１／２．５に削減することができ、記録素子の駆動速度を大幅に向上できることが分かる。
【００９１】
すなわち、上述した実施形態１〜３で説明した処理を実施することで、高速且つ低消費電力で記録素子に印加する電圧をフィードバック制御できる。
【００９２】
以上が本発明の代表的な実施形態の一例であるが、本発明は、上記及び図面に示す実施形態に限定することなく、その要旨を変更しない範囲内で適宜変形して実施できるものである。例えば、実施形態３の記録素子基板５０は、電圧−電流変換イネーブル信号１２２を伝搬する信号線（第３信号線）に電圧−電流変換イネーブル信号生成回路１２１（第１スイッチ）を設け、接続／非接続を切り替える回路構成を採りうる。そして、例えば、ヒートイネーブル信号（ＨＥ）の有効ないし無効によって該第１スイッチの接続状態ないし非接続状態を切り替えうる。ここでは、以上のような構成を例示したが、該実施形態はこの構成に限られず、別途、他の制御信号を用意してもよい。また、例えば、駆動素子１０１−１のゲートとグランド配線１０３とを第２スイッチを介して接続する経路（第４信号線）を設け、例えば、ヒートイネーブル信号（ＨＥ）に応じて該第２スイッチの接続状態ないし非接続状態を切り替える構成を例示した。この構成では、ＡＮＤ回路及びインバータを示したが、本実施形態は当該構成に限られず、例えば、ＮＡＮＤ回路及びインバータで構成してもよいし、公知の論理変更を行ってもよい。
【技術分野】
【０００１】
本発明は、記録素子基板及び記録ヘッドに関する。
【背景技術】
【０００２】
インクジェット記録方式を採用した記録装置が知られている。このような記録装置では、当該記録ヘッドに配列された記録素子からインクを吐出することにより記録媒体上に画像を記録する。ここで、特許文献１には、帰還増幅器によって、記録素子に印加する電力を一定に制御する記録ヘッドが開示されている。
【０００３】
記録動作の高速化を達成するためには、例えば、記録素子の駆動期間を１μｓ以下に短くする必要がある。帰還増幅器は、記録素子の駆動期間中、記録素子の電圧を検知しながら、駆動素子のインピーダンスを調整することで、記録素子に印加される電力を一定に制御する（フィードバック制御）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４２４５８４８号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、１μｓ以下で高速にフィードバック制御を行なうためには、帰還増幅器に流すバイアス電流Ｉｂｉａｓを増加させる必要がある。この場合、帰還増幅器のバイアス電流Ｉｂｉａｓは定常的な電流であるため、これを単純に増加させると消費電力が増加してしまう。消費電力の増加は、記録ヘッドの昇温を起こし、画像品質にも影響を与えてしまう。
【０００６】
本発明の目的は、消費電力の増大を抑制しつつ、記録素子に印加された電圧のフィードバック制御を高速化するのに有利な技術を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一つの側面は記録素子基板にかかり、前記記録素子基板は、記録素子と、入力される制御信号に基づいて前記記録素子を駆動させるスイッチ素子と、一定の電流を生成する第１電流源と、入力電圧に基づいて電流を生成する第２電流源と、前記第１電流源で生成された電流に前記第２電流源で生成された電流が加えられた電流を増幅して前記制御信号を生成し、その後、前記第１電流源で生成された電流を増幅して前記制御信号を生成する電流生成回路とを具備する、ことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、消費電力の増大を抑制しつつ、記録素子に印加された電圧のフィードバック制御を高速化することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施の形態に係わるインクジェット記録装置（以下、記録装置と呼ぶ）１の斜視図。
【図２】図１に示す記録装置１の機能的な構成の一例を示す図。
【図３】記録素子基板５０の回路構成の一例を示す図。
【図４】記録素子基板５０の駆動タイミングの一例を示す図。
【図５】帰還増幅器１０７及び電圧−電流変換部１０９の回路構成の一例を示す図。
【図６】実施形態２に係わる記録素子基板５０の回路構成の一例を示す図。
【図７】実施形態２に係わる帰還増幅器１０７及び電圧−電流変換部１０９の回路構成の一例を示す図。
【図８】実施形態３に係わる記録素子基板５０の回路構成の一例を示す図。
【図９】従来技術と比較した効果を説明するための図。
【図１０】バイアス電流生成回路の一例を示す図。
【図１１】帰還増幅器１０７及び電圧−電流変換部１０９の回路構成の別の構成を示す図。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。以下の説明においては、インクジェット記録方式を用いた記録装置を例に挙げて説明する。記録装置としては、例えば、記録機能のみを有するシングルファンクションプリンタであっても良いし、また、例えば、記録機能、ＦＡＸ機能、スキャナ機能等の複数の機能を有するマルチファンクションプリンタであっても良い。また、例えば、カラーフィルタ、電子デバイス、光学デバイス、微小構造物等を所定の記録方式で製造するための製造装置であっても良い。
【００１１】
なお、以下の説明において、「記録」とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。更に人間が視覚で知覚し得るように顕在化したものであるか否かも問わず、広く記録媒体上に画像、模様、パターン、構造物等を形成する、又は媒体の加工を行なう場合も表す。
【００１２】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、布、プラスチック・フィルム、金属板、ガラス、セラミックス、樹脂、木材、皮革等、インクを受容可能なものも表す。
【００１３】
更に、「インク」とは、上記「記録」の定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成又は記録媒体の加工、或いはインクの処理（例えば、記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表す。
【００１４】
図１は、本発明の一実施の形態に係わるインクジェット記録装置１の外観構成の一例を示す斜視図である。
【００１５】
インクジェット記録装置（以下、記録装置と呼ぶ）１は、インクジェット方式に従ってインクを吐出して記録を行なうインクジェット記録ヘッド（以下、記録ヘッドと呼ぶ）３をキャリッジ２に搭載し、キャリッジ２を矢印Ａ方向に往復移動させて記録を行なう。記録装置１は、記録紙などの記録媒体Ｐを給紙機構５を介して給紙し、記録位置まで搬送する。そして、その記録位置において記録ヘッド３から記録媒体Ｐにインクを吐出することで記録を行なう。
【００１６】
記録装置１のキャリッジ２には、記録ヘッド３の他、例えば、インクカートリッジ６が搭載される。インクカートリッジ６は、記録ヘッド３に供給するインクを貯留する。なお、インクカートリッジ６は、キャリッジ２に対して着脱自在になっている。
【００１７】
図１に示す記録装置１は、カラー記録が可能である。そのため、キャリッジ２には、マゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクをそれぞれ収容する４つのインクカートリッジが搭載されている。これら４つのインクカートリッジは、それぞれ独立して着脱できる。
【００１８】
本実施形態に係わる記録ヘッド３は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用している。そのため、記録ヘッド３は、電気熱変換体を備えている。電気熱変換体は、各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加する。これにより、対応する吐出口からインクが吐出される。なお、本実施形態においては、インクの吐出方式として、ヒータを用いてインクを吐出する場合について説明するが、これに限定されない。例えば、ピエゾ素子を用いた方式、静電素子を用いた方式、ＭＥＭＳ素子を用いた方式など、様々なインクジェット方式を採用しても良い。
【００１９】
図２は、図１に示す記録装置１の機能的な構成の一例を示す図である。
【００２０】
ここで、コントローラ６００は、ＭＰＵ６０１、ＲＯＭ６０２、特殊用途集積回路（ＡＳＩＣ）６０３、ＲＡＭ６０４、システムバス６０５、Ａ／Ｄ変換器６０６などを具備して構成される。
【００２１】
ＲＯＭ６０２は、後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納する。ＡＳＩＣ６０３は、キャリッジモータＭ１の制御、搬送モータＭ２の制御を行なう。また、ＡＳＩＣ６０３は、記録ヘッド３を制御するための制御信号の生成も行なう。ＲＡＭ６０４は、画像データの展開領域やプログラム実行のための作業用領域等として用いられる。システムバス６０５は、ＭＰＵ６０１、ＡＳＩＣ６０３、ＲＡＭ６０４を相互に接続してデータの授受を行なう。Ａ／Ｄ変換器６０６は、後述するセンサ群から入力されるアナログ信号をＡ／Ｄ変換し、変換後のデジタル信号をＭＰＵ６０１に供給する。
【００２２】
６２０は、スイッチ群であり、電源スイッチ６２１、プリントスイッチ６２２、回復スイッチ６２３などを具備して構成される。６３０は、装置状態を検出するためのセンサ群であり、位置センサ６３１、温度センサ６３２等から構成される。ＡＳＩＣ６０３は、記録ヘッド３の走査に際して、ＲＡＭ６０４の記憶領域に直接アクセスしながら記録ヘッド３に対して記録素子を駆動するためのデータを転送する。
【００２３】
キャリッジモータＭ１は、キャリッジ２を矢印Ａ方向に往復走査させるための駆動源であり、キャリッジモータドライバ６４０は、キャリッジモータＭ１の駆動を制御する。搬送モータＭ２は、記録媒体Ｐを搬送するための駆動源であり、搬送モータドライバ６４２は、搬送モータＭ２の駆動を制御する。
【００２４】
記録ヘッド３は、記録媒体Ｐの搬送方向と直交する方向（以下、走査方向と呼ぶ）に向けて走査される。具体的には、当該記録媒体に対して相対的に走査される。
【００２５】
また、６１０は、画像データの供給源となるコンピュータ（或いは、画像読取用のリーダやデジタルカメラなど）であり、例えば、ホスト装置などと称される。ホスト装置６１０と記録装置１との間では、インタフェース（以下、Ｉ／Ｆと呼ぶ）６１１を介して画像データ、コマンド、ステータス信号等の授受が行なわれる。
【００２６】
（実施形態１）
図１は、本発明の一実施の形態に係わるインクジェット記録装置（以下、記録装置と呼ぶ）１の斜視図である。
【００２７】
記録装置１は、インクジェット方式に従ってインクを吐出して記録を行なうインクジェット記録ヘッド（以下、記録ヘッドと呼ぶ）３をキャリッジ２に搭載し、キャリッジ２を矢印Ａ方向（走査方向）に往復移動させて記録を行なう。記録装置１は、給紙機構５を介して記録媒体Ｐを給紙し、記録位置まで搬送する。そして、その記録位置において記録ヘッド３から記録媒体Ｐにインクを吐出することで記録を行なう。
【００２８】
記録装置１のキャリッジ２には、記録ヘッド３の他、例えば、インクカートリッジ６が搭載される。インクカートリッジ６は、記録ヘッド３に供給するインクを貯留する。なお、インクカートリッジ６は、キャリッジ２に対して着脱自在になっている。
【００２９】
図１に示す記録装置１は、カラー記録が可能である。そのため、キャリッジ２には、例えば、マゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクをそれぞれ収容する４つのインクカートリッジが搭載されている。これら４つのインクカートリッジは、それぞれ独立して着脱できる。
【００３０】
記録ヘッド３には、記録素子基板（以下、基板と略す場合もある）が設けられており、当該基板上には、複数のノズル列が配列される。記録ヘッド３は、例えば、熱エネルギーを利用してインクを吐出するインクジェット方式により構成される。そのため、記録ヘッド３には、発熱素子（以下、ヒータと呼ぶ）等から構成される記録素子や、ヒータの駆動制御を行なう制御回路が設けられる。ヒータは、各ノズル（吐出口）に対応して設けられ、記録信号に応じて対応するヒータにパルス電圧が印加される。
【００３１】
キャリッジ２の往復運動の範囲外（記録領域外）には、記録ヘッド３の吐出不良を回復する回復装置４が配設されている。回復装置４が設けられる位置は、いわゆるホームポジションなどと呼ばれ、記録動作が行なわれていない間、記録ヘッド３はこの位置で静止する。
【００３２】
以上が記録装置１の構成の一例についての説明である。なお、図１に示す記録装置１の構成は、あくまで一例であり、必ずしもこのような構成に限られない。例えば、図１の構成では、記録ヘッド３に対して記録媒体Ｐが搬送される構成であったが、記録ヘッド３と記録媒体Ｐとが相対的に移動する構成であれば良く、その構成は特に問わない。例えば、記録ヘッド３が記録媒体Ｐに対して移動する構成であっても良い。
【００３３】
図２は、図１に示す記録装置１の機能的な構成の一例を示す図である。
【００３４】
記録装置１は、ホスト装置４０と接続されている。ホスト装置４０は、画像データの供給源となるコンピュータ（或いは、画像読取用のリーダやデジタルカメラなど）で実現される。ホスト装置４０と記録装置１との間では、インタフェース（以下、Ｉ／Ｆと呼ぶ）１１を介して画像データ、コマンド等の授受が行なわれる。
【００３５】
コントローラ部２０は、ＣＰＵ２１と、ＲＯＭ２２と、ＲＡＭ２３と、画像処理部２４と、記録ヘッド制御部２５とを具備して構成される。
【００３６】
ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２１は、コントローラ部２０における処理を統括制御する。ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２２は、プログラムや各種データを記憶する。ＲＡＭ（Ｒａｎｄｏｎ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２３は、ＣＰＵ２１によるプログラムの実行時にワークエリアとして使用され、各種演算結果等を一時的に記憶する。
【００３７】
画像処理部２４は、ホスト装置４０からＩ／Ｆ１１を介して受信した画像データに対して各種画像処理を行なう。
【００３８】
記録ヘッド制御部２５は、記録ヘッド３を制御する。記録ヘッド制御部２５には、信号生成部３１と、電力供給部３２とが設けられている。
【００３９】
信号生成部３１は、各種信号を生成し、当該生成した信号を記録ヘッド３へ向けて転送する。記録ヘッド３へ転送される信号としては、例えば、シリアルクロック（ＣＬＫ）、シリアルデータ（ＤＡＴＡ）、ラッチ信号（ＬＴ）、ヒートイネーブル信号（ＨＥ）等が挙げられる。
【００４０】
電力供給部３２は、記録ヘッド３の駆動に必要な電力を記録ヘッド３に供給する。例えば、駆動電圧ＶＨや基準電圧Ｖｒｅｆ等を記録ヘッド３へ供給する。
【００４１】
記録ヘッド３は、記録ヘッド制御部２５から転送されてきた信号に基づいて記録ヘッド３内の各吐出口からインクを吐出させる。記録ヘッド３には、詳細については後述するが、複数の記録素子が配される記録素子基板５０が設けられている。
【００４２】
次に、図３を用いて、図２に示す記録素子基板５０の回路構成の一例について説明する。
【００４３】
記録素子基板５０は、各記録素子１００に対応してグループが設けられる。各グループには、記録素子１００、駆動素子（スイッチ素子）１０１、第１のスイッチ１０６、第２のスイッチ１１０、第３のスイッチ１０５、記録素子選択回路１１３が設けられる。その他、記録素子基板５０上には、駆動用アース１０３、帰還増幅器１０７、電圧−電流変換部１０９、記録素子選択回路１１３、ラッチ回路１１５、シフトレジスタ１１６等も設けられる。記録素子１００と駆動素子１０１は駆動線１２４で接続されている。例えば、記録素子１００−１と駆動素子１０１−１は駆動線１２４−１で接続されている。グランド配線１０３は、電力供給部３２の接地端子に接続されている。
【００４４】
記録素子１００は、複数個（１００−１、１００−２・・・１００−ｎ）設けられており、当該複数の記録素子の中から、記録動作を行なう記録素子のみに一定期間電流が流され電圧が印加される。各記録素子１００には、駆動電圧（ＶＨ）１０２に接続された第１の端子と、第１のスイッチ１０６及び駆動素子（スイッチ素子）１０１に接続された第２の端子とが設けられる。
【００４５】
ここで、第１のスイッチ１０６、第２のスイッチ１１０、第３のスイッチ１０５及び記録素子選択回路１１３は、複数の記録素子の中から記録動作を行なう記録素子を選択する役割を果たす。
【００４６】
記録素子選択回路１１３は、ラッチ回路１１５に保持された記録データ信号１１７と、デコーダ１１８から出力されるブロック選択信号１１４と、ヒートイネーブル信号１１９との論理積により駆動信号１１２を出力する。駆動信号は、対応する記録素子の駆動を指示する信号である。
【００４７】
記録データ信号１１７及びブロック選択信号１１４は、記録動作を行なう記録素子を規定する役割を果たす。また、ヒートイネーブル信号１１９は、記録素子の駆動期間を規定する。具体的には、ヒートイネーブル信号１１９がハイレベルであれば、記録素子の駆動可能な期間であり、また、ロウレベルであれば、記録素子の駆動が禁止される期間である。
【００４８】
駆動信号１１２がハイレベルの場合、第１及び第３のスイッチ（１０５、１０６）がオンし、第２のスイッチ１１０がオフする。つまり、フィードバック線１０８には、選択された記録素子の第２の端子が結合され、制御線１２０には、選択された記録素子に対応する駆動素子１０１のゲートが結合される。例えば、駆動素子１０１−１のゲートと第３のスイッチ１０５−１との間には、グランドと接続するための放電線１２６−１が設けられている。第２のスイッチ１１０−１はこの放電線１２６−１に設けられている。
【００４９】
また、駆動信号１１２がロウレベルの場合、第１及び第３のスイッチ（１０５、１０６）がオフし、第２のスイッチ１１０がオンする。そのため、フィードバック線１０８、制御線１２０はオープン状態になる。また、第２のスイッチ１１０のオンにより駆動素子１０１への印加電圧が接地される。従って、駆動素子１０１−１のゲートの電位（ＶＧ１）は接地電位（グランド配線１０３の電位）に等しくなる。
【００５０】
駆動素子１０１には、制御ゲート（制御端子）を有する半導体素子、例えば、ｎ型ＭＯＳトランジスタ（ＦＥＴトランジスタ）が用いられる。駆動素子１０１は、記録素子１００に電流を流す（すなわち、通電する）役割を果たす。駆動素子１０１は、制御ゲートに入力される信号に基づきオン／オフを行ない、記録素子の第２の端子に接続されるドレインと、グランド配線１０３に接続されるソースとを有する。
【００５１】
帰還増幅器１０７には、定常的なバイアス電流Ｉｂｉａｓを消費する差動アンプ等が用いられる。帰還増幅器１０７には、基準電圧（Ｖｒｅｆ）１０４が入力される第１の入力端子と、フィードバック線１０８を介した電圧（フィードバック電圧）が入力される第２の入力端子と、当該入力に基づいた出力を行なう出力端子とが設けられる。
【００５２】
帰還増幅器（増幅部）１０７は、駆動素子１０１の制御ゲートの電圧を調整し、駆動素子１０１のインピーダンスを制御する。より具体的には、基準電圧（Ｖｒｅｆ）１０４と、フィードバック線１０８に結合された記録素子の第２の端子の電圧とを等しくさせる役割を果たす。
【００５３】
電圧−電流変換部１０９は、電流生成手段（電流生成部）として機能する。具体的には、基準電圧１０４と、フィードバック線１０８から入力された電圧との電位差ΔＶに応じた電流Ｉｂｏｏｓｔを生成し、当該電流Ｉｂｏｏｓｔを帰還増幅器１０７に供給する。記録素子の第２の端子の電圧は、Ｂ点でフィードバック線１０８から分岐したフィードバック線１２５を介して電圧−電流変換部１０９の入力部（ＩＮ１）に入力される。すなわち、電圧−電流変換部１０９は、基準電圧１０４と、記録素子の第２の端子（接続部）の分岐に出力される電流とを入力し、それらに従って増幅した電流Ｉｂｏｏｓｔを帰還増幅器１０７に向けて出力する。ここでは、フィードバック線１２５（第１信号線）の電位と、基準電圧１０４の電源配線（第２信号線）の電位との差分（ΔＶ）が電流生成回路の入力電圧となる構成を例示したが、本実施形態はこの構成に限られない。
【００５４】
次に、図４を用いて、図３に示す記録素子基板５０の駆動タイミングの一例について説明する。
【００５５】
図４では、記録素子１００−１に流れる電流（ＩＨ１）、記録素子１００−１の第２の端子の電圧（ＶＤ１）、フィードバック線１０８の電圧（Ｖｆｂ）、電圧−電流変換部１０９で生成された電流（Ｉｂｏｏｓｔ）の波形が示される。また更に、駆動信号１１２−１及びヒートイネーブル信号１１９の波形も示されている。ここでは、図３に示す記録素子１００−１のみを選択して記録動作を行なう場合を例に挙げて説明する。
【００５６】
時刻ｔ１において駆動信号１１２−１がハイレベルになると、第３のスイッチ１０５−１及び第１のスイッチ１０６−１がオンし、第２のスイッチ１１０−１がオフする。そのため、記録素子１００−１の第２の端子がフィードバック線１０８に結合され、駆動素子１０１−１のゲートが制御線１２０に結合される。
【００５７】
帰還増幅器１０７は、電流Ｉｏｕｔを出力し、駆動素子１０１−１のゲートの電圧を徐々に上昇させる。これにより、記録素子１００−１及び駆動素子１０１−１に電流が流れ始め（すなわち、導通する）、第２の端子（ＶＤ１）は、駆動電圧（ＶＨ）から基準電圧（Ｖｒｅｆ）１０４へと徐々に下降していく。そして、時刻ｔ２において基準電圧１０４（Ｖｒｅｆ）と等しくなる。
【００５８】
電圧−電流変換部１０９は、時刻ｔ１から時刻ｔ２の過度状態において、記録素子１００−１の第２の端子の電圧（ＶＤ１）と基準電圧１０４との電位差ΔＶに応じた電流Ｉｂｏｏｓｔを生成し、Ｉｂｏｏｓｔを帰還増幅器１０７に供給する。
【００５９】
そのため、帰還増幅器１０７が出力する電流Ｉｏｕｔの最大値は、帰還増幅器１０７のバイアス電流Ｉｂｉａｓと電圧−電流変換部１０９によって生成された電流Ｉｂｏｏｓｔとの合計となり、駆動素子１０１−１のゲートを高速に充電することが可能となる。これにより、記録素子１００−１の第２の端子の電圧（ＶＤ１）を目的の基準電圧（Ｖｒｅｆ）に高速に到達させることができ、時刻ｔ１から時刻ｔ２の過度状態の時間を最小にすることができる。
【００６０】
時刻ｔ２から時刻ｔ３の定常状態では、帰還増幅器１０７によって、記録素子１００−１の第２の端子の電圧（ＶＤ１）、つまり、フィードバック線１０８の電圧が基準電圧（Ｖｒｅｆ）と等しくなる。従って、電圧−電流変換部１０９によって生成される電流Ｉｂｏｏｓｔはゼロとなり、電圧−電流変換部１０９から帰還増幅器１０７への電流の供給は停止される。
【００６１】
時刻ｔ３において駆動信号１１２−１がロウレベルになると、第３のスイッチ１０５−１及び第１のスイッチ１０６−１がオフし、第２のスイッチ１１０−１がオンする。従って、駆動素子１０１−１のゲートがグランド配線１０３に結合される。これにより、駆動素子１０１−１は、遮断状態になり、記録素子１００−１及び駆動素子１０１−１に流れていた電流が停止する。従って、記録素子１００−１の第２の端子（ＶＤ１）は、基準電圧（Ｖｒｅｆ）から駆動電圧ＶＨへと上昇する。
【００６２】
以上のような動作で、駆動信号がハイレベルである期間（時刻ｔ１から時刻ｔ３）、記録素子の第２の端子（ＶＤ１）の電圧を駆動電圧（ＶＨ）から基準電圧（Ｖｒｅｆ）に高速に制御する。これにより、記録素子に印加される電力を一定化させる。
【００６３】
上述した通り、記録動作の高速化を達成するためには、例えば、記録素子の駆動期間を１μｓ以下と短くする必要がある。記録素子の駆動期間が短い場合、時刻ｔ１から時刻ｔ２の過度状態が長いと、記録素子に流れる電流の立ち上がりが鈍ってしまい、記録素子に印加される電圧が大幅に低下してしまう。
【００６４】
そこで、本実施形態においては、電圧−電流変換部１０９を設け、帰還増幅器１０７が出力する電流Ｉｏｕｔを時刻ｔ１から時刻ｔ２までの過度状態時にのみ増加させる。フィードバック線１０８の電圧が基準電圧（Ｖｒｅｆ）と等しい、定常状態（時刻ｔ２から時刻ｔ３）では、電流Ｉｂｏｏｓｔはゼロとなり、消費電流は、Ｉｂｉａｓのみとなる。以上のような動作により、高速且つ低消費電力で記録素子に印加する電圧をフィードバック制御できる。
【００６５】
次に、図５を用いて、上述した帰還増幅器１０７及び電圧−電流変換部１０９の回路構成の一例について説明する。
【００６６】
帰還増幅器１０７は、トランジスタＭ１−Ｍ４で構成され、電圧−電流変換部１０９は、トランジスタＭ５−Ｍ９で構成される。
【００６７】
電圧−電流変換部１０９においては、トランジスタＭ５のソースにフィードバック線１０８が接続されており、ゲートに基準電圧１０４が接続されている。フィードバック線１０８の電圧が、基準電圧１０４の電圧よりも高くなった場合（電位差ΔＶが発生した場合）、Ｍ５に電流が流れ、Ｍ６−Ｍ９によって構成されるカレントミラー回路によってその電流がコピーされ、帰還増幅器にＩｂｏｏｓｔが供給される。
【００６８】
従って、帰還増幅器１０７の出力電流Ｉｏｕｔの最大値は、帰還増幅器のバイアス電流ＩｂｉａｓとＩｂｏｏｓｔとの合計となり、駆動線１２０に結合する駆動素子１０１のゲートを高速に充電することが可能となる。
【００６９】
また、フィードバック線１０８の電圧が、基準電圧１０４と等しい場合、Ｍ５は遮断状態になり、Ｍ５に流れる電流及び帰還増幅器１０７に供給する電流Ｉｂｏｏｓｔはゼロとなる。そのため、消費する電流はＩｂｉａｓのみとなる。即ち、帰還増幅器１０７及び電圧−電流変換部１０９の回路構成を用いることにより、次のような動作が為される。帰還増幅器１０７は、一定の電流を生成する第１電流源（Ｉｂｉａｓ）の電流に、第２電流源（１０９）が前記差分である入力電圧（ΔＶ）に基づく電流（Ｉｂｏｏｓｔ）を加えることにより、印加する電圧が目標値に近づくように制御信号を調整する。そして、帰還増幅器１０７は、該制御信号をＩｏｕｔとして駆動素子１０１に出力する。なお、図１０は、バイアス電流Ｉｂｉａｓを生成するバイアス電流生成回路１３０の一例を示す図である。バイアス電流生成回路１３０はトランジスタＭ１１−Ｍ１３で構成されている。
【００７０】
次に、帰還増幅器１０７及び電圧−電流変換部１０９の回路構成の別の構成を示す図１１に示す。図１１に示す電圧−電流変換部１０９は、一定のバイアス電流を生成するためのトランジスタＭ１０と電位差ΔＶに基づいて電流を生成するためのトランジスタＭ５を備えている。
【００７１】
以上のように本実施形態においては、電圧−電流変換部１０９を設け、過度状態時にのみ帰還増幅器１０７に電流Ｉｂｏｏｓｔを供給する。これにより、高速且つ低消費電力で記録素子に印加する電圧をフィードバック制御できる。
【００７２】
（実施形態２）
次に、実施形態２について説明する。図６は、実施形態２に係わる記録素子基板５０の回路構成の一例を示す。実施形態１を説明した図３との相違点としては、電圧−電流変換部１０９にイネーブル端子（ＥＮ）が設けられている点が挙げられる。
【００７３】
すなわち、実施形態２においては、イネーブル端子（ＥＮ）によって、電圧−電流変換部１０９をアクティブにするか、非アクティブにするかを切り替える。また、イネーブル端子（ＥＮ）に入力される信号は、指示信号として、例えば、ヒートイネーブル信号（ＨＥ）である。ヒートイネーブル信号（ＨＥ）がハイレベルの場合、電圧−電流変換部１０９がアクティブにされる。すなわち、電圧−電流変換部１０９は、基準電圧１０４とフィードバック線１０８との電位差ΔＶに応じた電流Ｉｂｏｏｓｔを生成し、帰還増幅器１０７に電流Ｉｂｏｏｓｔを供給する。また、ヒートイネーブル信号（ＨＥ）がロウレベルの場合、電圧−電流変換部１０９が非アクティブとなり、完全に動作が停止される。
【００７４】
このように実施形態２においては、実施形態１の構成に加えて、ヒートイネーブル信号がロウレベルの期間（図４で時刻ｔ１以前又は時刻ｔ３以降）、電圧−電流変換部１０９の動作を完全に停止させる機能が設けられる。
【００７５】
ヒートイネーブル信号がロウレベルの期間、全ての第２のスイッチ１０６−１〜１０６−ｎがオフになり、フィードバック線１０８がオープン状態になる。そのため、フィードバック線１０８の電圧（Ｖｆｂ）が不定になるため、電圧−電流変換部１０９をアクティブにさせたままにしていると、予期せぬ電流Ｉｂｏｏｓｔが生成されてしまう可能性がある。
【００７６】
実施形態２では、これを防止するために、電圧−電流変換部１０９にイネーブル端子を設けている。フィードバック線１０８の電圧（Ｖｆｂ）が不定になる期間は、電圧−電流変換部１０９の動作を完全に停止させることで、予期せぬ電流Ｉｂｏｏｓｔの生成を防止している。
【００７７】
ここで、図７を用いて、実施形態２に係わる帰還増幅器１０７及び電圧−電流変換部１０９の回路構成の一例について説明する。
【００７８】
実施形態２においては、実施形態１の構成に加えて、トランジスタＭ１０が設けられる。トランジスタＭ１０のゲートには、ヒートイネーブル信号（ＨＥ）の反転信号が入力される。
【００７９】
ヒートイネーブル信号（ＨＥ）がハイレベルの場合は、Ｍ１０がオンし、電位差ΔＶに応じた電流がＭ５に流れる。その電流がＭ６−Ｍ９によって構成されるカレントミラー回路によってコピーされ、帰還増幅器にＩｂｏｏｓｔが供給される。
【００８０】
また、ヒートイネーブル信号（ＨＥ）がロウレベルの場合は、Ｍ１０がオフし、電位差ΔＶがあったとしてもＭ５には電流が流れなくなり、トランジスタＭ６−Ｍ９が遮断状態となり、Ｉｂｏｏｓｔは完全にゼロになる。
【００８１】
以上説明したように実施形態２によれば、ヒートイネーブル信号（ＨＥ）に同期して、電圧−電流変換部１０９のアクティブ・非アクティブ（オン／オフ）を切り替える。これにより、予期せぬ電流Ｉｂｏｏｓｔの生成を防止することができる。
【００８２】
（実施形態３）
次に、実施形態３について説明する。図８は、実施形態３に係わる記録素子基板５０の回路構成の一例を示す。実施形態２を説明した図６との相違点としては、電圧−電流変換部１０９のイネーブル端子（ＥＮ）に入力されている信号が、電圧−電流変換イネーブル信号１２２である点である。
【００８３】
電圧−電流変換イネーブル信号１２２は、ヒートイネーブル信号（ＨＥ）と記録データ信号１１７との論理積であり、電圧−電流変換イネーブル信号生成回路１２１によって生成される。
【００８４】
電圧−電流変換イネーブル信号１２２がハイレベルの場合、電圧−電流変換部１０９がアクティブにされ、基準電圧１０４とフィードバック線１０８との電位差ΔＶに応じた電流Ｉｂｏｏｓｔを生成し、帰還増幅器１０７に電流Ｉｂｏｏｓｔを供給する。また、電圧−電流変換イネーブル信号１２２がロウレベルの場合、電圧−電流変換部１０９が非アクティブになり、完全に動作が停止される。
【００８５】
実施形態３では、実施形態２に加えて、記録データ信号１１７がロウレベルの場合、電圧−電流変換部１０９の動作を完全に停止させる機能が追加されている。上述した通り、ヒートイネーブル信号（ＨＥ）がロウレベルの期間は、フィードバック線１０８がオープン状態になる。これに加え、記録データ信号がロウレベルである場合も、全ての第２のスイッチ１０６−１〜１０６−ｎがオフになり、フィードバック線１０８がオープン状態になる。そのため、フィードバック線１０８の電圧（Ｖｆｂ）が不定になるため、電圧−電流変換部１０９をアクティブにさせたままにしていると、予期せぬ電流Ｉｂｏｏｓｔが生成されてしまう可能性がある。
【００８６】
実施形態３では、これを防止するために、記録データ信号１１７とヒートイネーブル信号（ＨＥ）との論理積である電圧−電流変換イネーブル信号１２２を生成し、その信号により電圧−電流変換部１０９のアクティブ・非アクティブを切り替えている。
【００８７】
記録データ信号１１７とヒートイネーブル信号（ＨＥ）との論理積をとることにより、フィードバック線１０８がオープンとなる状態を完全に検出することができ、予期せぬ電流Ｉｂｏｏｓｔの生成を完全に防止することを可能としている。
【００８８】
ここで、図９Ａ及び図９Ｂを用いて、上述した実施形態１〜３の効果を従来技術と比較して説明する。ここでは、実施形態１〜３と従来技術とにおける記録素子基板に流れる電流（ＩＨ１）の波形、記録素子基板の第２の端子の電圧（ＶＤ１）の波形、及び記録素子基板の消費電力のシミュレーション結果を示す。
【００８９】
図９Ａは、実施形態１〜３と従来技術とにおける記録素子の駆動速度を等しくさせるべく設計した記録素子基板のシミュレーション結果を示している。図９Ａに示すように、実施形態１〜３を適用した場合、従来技術に比べ消費電力を１／２．６に削減できることが分かる。
【００９０】
また、図９Ｂは、実施形態１〜３と従来技術とにおける消費電力を等しくさせるべく設定した記録組織版のシミュレーション結果を示している。図９Ｂに示すように、実施形態１〜３を適用した場合、従来技術に比べ同じ消費電力であっても、過度状態の時間を１／２．５に削減することができ、記録素子の駆動速度を大幅に向上できることが分かる。
【００９１】
すなわち、上述した実施形態１〜３で説明した処理を実施することで、高速且つ低消費電力で記録素子に印加する電圧をフィードバック制御できる。
【００９２】
以上が本発明の代表的な実施形態の一例であるが、本発明は、上記及び図面に示す実施形態に限定することなく、その要旨を変更しない範囲内で適宜変形して実施できるものである。例えば、実施形態３の記録素子基板５０は、電圧−電流変換イネーブル信号１２２を伝搬する信号線（第３信号線）に電圧−電流変換イネーブル信号生成回路１２１（第１スイッチ）を設け、接続／非接続を切り替える回路構成を採りうる。そして、例えば、ヒートイネーブル信号（ＨＥ）の有効ないし無効によって該第１スイッチの接続状態ないし非接続状態を切り替えうる。ここでは、以上のような構成を例示したが、該実施形態はこの構成に限られず、別途、他の制御信号を用意してもよい。また、例えば、駆動素子１０１−１のゲートとグランド配線１０３とを第２スイッチを介して接続する経路（第４信号線）を設け、例えば、ヒートイネーブル信号（ＨＥ）に応じて該第２スイッチの接続状態ないし非接続状態を切り替える構成を例示した。この構成では、ＡＮＤ回路及びインバータを示したが、本実施形態は当該構成に限られず、例えば、ＮＡＮＤ回路及びインバータで構成してもよいし、公知の論理変更を行ってもよい。
【特許請求の範囲】
【請求項１】
記録素子と、
入力される制御信号に基づいて前記記録素子を駆動させるスイッチ素子と、
一定の電流を生成する第１電流源と、
入力電圧に基づいて電流を生成する第２電流源と、
前記第１電流源で生成された電流に前記第２電流源で生成された電流が加えられた電流を増幅して前記制御信号を生成し、その後、前記第１電流源で生成された電流を増幅して前記制御信号を生成する電流生成回路と、を具備する
ことを特徴とする記録素子基板。
【請求項２】
前記スイッチ素子は、前記制御信号が入力される入力部を有するトランジスタを含む
ことを特徴とする請求項１記載の記録素子基板。
【請求項３】
前記電流生成回路は、前記入力電圧に基づいて電流を増幅する
ことを特徴とする請求項１又は２記載の記録素子基板。
【請求項４】
前記記録素子から前記スイッチ素子へ電流を供給するための第１信号線と、
基準電圧を供給する第２信号線と、を更に具備し、
前記入力電圧は、前記第１信号線の電圧と前記第２信号線の電圧との差分である
ことを特徴とする請求項１乃至３のいずれか１項に記載の記録素子基板。
【請求項５】
前記第１信号線の電圧を、前記第２電流源へ供給するための第３信号線と、
前記第３信号線に設けられ、前記記録素子の駆動を指示する駆動信号に基づいて、前記第３信号線の接続／非接続を切り替える第１スイッチと、を更に具備し、
前記第１スイッチは、前記記録素子の駆動を指示する駆動信号が有効の場合に接続状態に制御され、前記記録素子の駆動を指示する駆動信号が無効の場合に非接続状態に制御される
ことを特徴とする請求項１乃至４のいずれか１項に記載の記録素子基板。
【請求項６】
前記入力部とグランドとを結ぶ第４信号線と、
前記第４信号線に設けられ、前記記録素子の駆動を指示する駆動信号に基づいて、前記第４信号線の接続／非接続を切り替える第２スイッチと、を更に具備し、
前記第２スイッチは、前記記録素子の駆動を指示する駆動信号が無効の場合に接続状態に制御され、前記記録素子の駆動を指示する駆動信号が有効の場合に非接続状態に制御される
ことを特徴とする請求項２乃至５のいずれか１項に記載の記録素子基板。
【請求項７】
複数の記録素子と、
前記複数の記録素子それぞれに対応して設けられた複数のスイッチ素子と、を更に具備し、
前記電流生成回路は、前記複数のスイッチ素子に前記制御信号を供給する
ことを特徴とする請求項１乃至６のいずれか１項に記載の記録素子基板。
【請求項８】
前記電流生成回路は、
動作をアクティブにするか非アクティブにするかの切り替えを指示する指示信号が入力される
ことを特徴とする請求項１乃至７のいずれか１項に記載の記録素子基板。
【請求項９】
前記指示信号は、前記記録素子の駆動期間を規定するヒートイネーブル信号を含む
ことを特徴とする請求項８に記載の記録素子基板。
【請求項１０】
前記指示信号は、記録動作を行なう記録素子を規定するデータ信号と前記記録素子の駆動期間を規定するヒートイネーブル信号との論理積によって生成された信号を含む
ことを特徴とする請求項８又は９に記載の記録素子基板。
【請求項１１】
請求項１乃至１０のいずれか１項に記載の記録素子基板を含むことを特徴とする記録ヘッド。
【請求項１】
記録素子と、
入力される制御信号に基づいて前記記録素子を駆動させるスイッチ素子と、
一定の電流を生成する第１電流源と、
入力電圧に基づいて電流を生成する第２電流源と、
前記第１電流源で生成された電流に前記第２電流源で生成された電流が加えられた電流を増幅して前記制御信号を生成し、その後、前記第１電流源で生成された電流を増幅して前記制御信号を生成する電流生成回路と、を具備する
ことを特徴とする記録素子基板。
【請求項２】
前記スイッチ素子は、前記制御信号が入力される入力部を有するトランジスタを含む
ことを特徴とする請求項１記載の記録素子基板。
【請求項３】
前記電流生成回路は、前記入力電圧に基づいて電流を増幅する
ことを特徴とする請求項１又は２記載の記録素子基板。
【請求項４】
前記記録素子から前記スイッチ素子へ電流を供給するための第１信号線と、
基準電圧を供給する第２信号線と、を更に具備し、
前記入力電圧は、前記第１信号線の電圧と前記第２信号線の電圧との差分である
ことを特徴とする請求項１乃至３のいずれか１項に記載の記録素子基板。
【請求項５】
前記第１信号線の電圧を、前記第２電流源へ供給するための第３信号線と、
前記第３信号線に設けられ、前記記録素子の駆動を指示する駆動信号に基づいて、前記第３信号線の接続／非接続を切り替える第１スイッチと、を更に具備し、
前記第１スイッチは、前記記録素子の駆動を指示する駆動信号が有効の場合に接続状態に制御され、前記記録素子の駆動を指示する駆動信号が無効の場合に非接続状態に制御される
ことを特徴とする請求項１乃至４のいずれか１項に記載の記録素子基板。
【請求項６】
前記入力部とグランドとを結ぶ第４信号線と、
前記第４信号線に設けられ、前記記録素子の駆動を指示する駆動信号に基づいて、前記第４信号線の接続／非接続を切り替える第２スイッチと、を更に具備し、
前記第２スイッチは、前記記録素子の駆動を指示する駆動信号が無効の場合に接続状態に制御され、前記記録素子の駆動を指示する駆動信号が有効の場合に非接続状態に制御される
ことを特徴とする請求項２乃至５のいずれか１項に記載の記録素子基板。
【請求項７】
複数の記録素子と、
前記複数の記録素子それぞれに対応して設けられた複数のスイッチ素子と、を更に具備し、
前記電流生成回路は、前記複数のスイッチ素子に前記制御信号を供給する
ことを特徴とする請求項１乃至６のいずれか１項に記載の記録素子基板。
【請求項８】
前記電流生成回路は、
動作をアクティブにするか非アクティブにするかの切り替えを指示する指示信号が入力される
ことを特徴とする請求項１乃至７のいずれか１項に記載の記録素子基板。
【請求項９】
前記指示信号は、前記記録素子の駆動期間を規定するヒートイネーブル信号を含む
ことを特徴とする請求項８に記載の記録素子基板。
【請求項１０】
前記指示信号は、記録動作を行なう記録素子を規定するデータ信号と前記記録素子の駆動期間を規定するヒートイネーブル信号との論理積によって生成された信号を含む
ことを特徴とする請求項８又は９に記載の記録素子基板。
【請求項１１】
請求項１乃至１０のいずれか１項に記載の記録素子基板を含むことを特徴とする記録ヘッド。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１３−３２０００（Ｐ２０１３−３２０００Ａ）
【公開日】平成２５年２月１４日（２０１３．２．１４）
【国際特許分類】
【出願番号】特願２０１２−１４００３６（Ｐ２０１２−１４００３６）
【出願日】平成２４年６月２１日（２０１２．６．２１）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２５年２月１４日（２０１３．２．１４）
【国際特許分類】
【出願日】平成２４年６月２１日（２０１２．６．２１）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]