送受信システムおよび方法
【課題】回路規模を大幅に削減することができるＯＦＤＭ変復調方式を用いた送受信システムおよび方法を提供する。
【解決手段】ＯＦＤＭ変復調方式を用いた送受信システム１０において、変調系のモジュール群における所定のモジュールと、復調系のモジュール群における所定のモジュールとを共通化したモジュールとする。例えば、スクランブラ５１とデスクランブラ６１とを共通化してスクランブラ／デスクランブラ１１とし、マッピング５４とデマッピング６４とを共通化してマッピング／デマッピング１４とし、シンボルコントロール５５とフレームコントロール６５とを共通化してシンボルコントロール／フレームコントロール１５とし、ＩＦＦＴ５６とＦＦＴ６６とを共通化してＩＦＦＴ／ＦＦＴ１６とする。送受信システム１０は処理プラットフォーム２０上でインプリメントすることができる。
【解決手段】ＯＦＤＭ変復調方式を用いた送受信システム１０において、変調系のモジュール群における所定のモジュールと、復調系のモジュール群における所定のモジュールとを共通化したモジュールとする。例えば、スクランブラ５１とデスクランブラ６１とを共通化してスクランブラ／デスクランブラ１１とし、マッピング５４とデマッピング６４とを共通化してマッピング／デマッピング１４とし、シンボルコントロール５５とフレームコントロール６５とを共通化してシンボルコントロール／フレームコントロール１５とし、ＩＦＦＴ５６とＦＦＴ６６とを共通化してＩＦＦＴ／ＦＦＴ１６とする。送受信システム１０は処理プラットフォーム２０上でインプリメントすることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直交周波数分割多重（orthogonal Frequency Division Multiplexing : ＯＦＤＭ）変復調方式を用いた送受信システムおよび方法に関する。
【背景技術】
【０００２】
ＯＦＤＭ変復調方式はディジタル変調方式の一つであり、サブキャリヤを周波数軸で直交して配置することにより周波数の利用効率を上げる方式である。従来より、欧州におけるディジタル放送方式(Digital Video Broadcasting terminal : ＤＶＢ-Ｔ)、日本のＤＶＢ方式（Band Segment Transmission）−ＯＦＤＭ方式、ＩＥＥＥ８０２．１１ａの無線ＬＡＮ方式に採用されている（非特許文献１参照）。
【０００３】
図１０（Ａ）は従来のＯＦＤＭ変調回路５０を示し、図１０（Ｂ）は従来のＯＦＤＭ復調回路６０を示す。図１０（Ａ）に示されるように、従来のＯＦＤＭ変調回路５０は、スクランブラ５１、畳み込み符号化５２、インターリーバ５３、マッピング５４、シンボルコントロール５５および逆高速フーリエ変換（Inverse fast Fourier Transform : ＩＦＦＴ)５６のモジュール順に構成されている。
【０００４】
スクランブラ５１は、ディジタル信号を所望の規則（例えば疑似乱数列等）によりランダム化しランダムな送信データを作成する。畳み込み符号化５２は、送信データに対し誤り訂正のための畳み込み符号化を行う。インターリーバ５３は、バースト誤りをランダム誤りに変換するためにビット系列の位置を入れ替える。マッピング５４は、所望の変調方式（ＱＰＳＫ変調方式等）へのマッピングを行う。シンボルコントロール５５は、所定の数のシンボルおよびガードインターバルからフレームを構成する。ＩＦＦＴ５６は、ＩＦＦＴ処理により直交するサブキャリヤを時間軸信号へ変換する。
【０００５】
図１０（Ｂ）に示されるように、従来のＯＦＤＭ復調回路６０は、高速フーリエ変換（fast Fourier Transform : ＦＦＴ)６６、フレームコントロール６５、デマッピング６４、デインターリーバ６３、ビタビ復号化６２およびデスクランブラ６１のモジュール順に構成されている。
【０００６】
ＦＦＴ６６は、ガードインターバル部分を除去した上で、ＦＦＴ処理により直交するサブキャリヤを再び周波数軸信号へ変換する。フレームコントロール６５は、フレームから所定の数のシンボルを取り出す。デマッピング６４は、所望の変調方式に応じてデータのデマッピングを行う。デインターリーバ５３は、ビット系列の位置の入れ替えの逆の操作を行う。ビタビ復号化６２は、ビタビアルゴリズムを用いて畳み込み符号を復号化する。デスクランブラ６１は、所望の規則に従いランダム化してデータを元に戻す。
【０００７】
【非特許文献１】佐藤 拓朗 著、「ＯＦＤＭ技術の基礎から応用まで」、平成１１年１１月３０日発行、株式会社リアライズ社。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述のように、従来のＯＦＤＭ復調回路５０とＯＦＤＭ復調回路６０とは対称性を有する信号処理部が存在する。このため、データ・パス制御回路等のように信号処理上共通する機能部分が存在し得る。しかし、従来のＯＦＤＭ変復調回路においてはＯＦＤＭ復調回路５０とＯＦＤＭ復調回路６０とを別々に構成していたため、回路規模が増大するという問題があった。
【０００９】
そこで、本発明の目的は、上記問題を解決するためになされたものであり、回路規模を大幅に削減することができるＯＦＤＭ変復調方式を用いた送受信システムおよび方法を提供することにある。
【課題を解決するための手段】
【００１０】
この発明の送受信システムは、直交周波数分割多重変復調方式を用いた送受信システムであって、変調系のモジュール群における所定のモジュールと復調系のモジュール群における所定のモジュールとを共通化したモジュールとすることを特徴とする。
【００１１】
ここで、この発明の送受信システムにおいて、前記変調系のモジュール群における所定のモジュールは入力データをスクランブルするスクランブラ・モジュールであり、該スクランブラ・モジュールと共通化する前記復調系のモジュール群における所定のモジュールは入力データをデスクランブルするデスクランブラ・モジュールとすることができる。
【００１２】
ここで、この発明の送受信システムにおいて、前記変調系のモジュール群における所定のモジュールは入力データを所定の多値変調方式の信号へマッピングするマッピング・モジュールであり、該マッピング・モジュールと共通化する前記復調系のモジュール群における所定のモジュールは入力信号を２値データへデマッピングするデマッピング・モジュールとすることができる。
【００１３】
ここで、この発明の送受信システムにおいて、前記変調系のモジュール群における所定のモジュールは入力信号にガードインターバルを挿入して１シンボルとし、所定数の該シンボルからフレームを構成するフレーム化を行うシンボル制御モジュールであり、該シンボル制御モジュールと共通化する前記復調系のモジュール群における所定のモジュールはフレーム化された入力信号からシンボルを取り出すフレーム制御モジュールとすることができる。
【００１４】
ここで、この発明の送受信システムにおいて、前記変調系のモジュール群における所定のモジュールは入力信号に逆高速フーリエ変換処理を行って時間軸上の信号へ変換する逆高速フーリエ変換モジュールであり、該逆高速フーリエ変換モジュールと共通化する前記復調系のモジュール群における所定のモジュールは入力信号に高速フーリエ変換処理を行って周波数軸上の信号へ変換する高速フーリエ変換モジュールとすることができる。
ここで、この発明の送受信システムにおいて、前記変調系のモジュール群における所定のモジュールは入力信号に対し畳み込み符号化を行う畳み込み符号化モジュールであり、該畳み込み符号化モジュールと共通化する前記復調系のモジュール群における所定のモジュールはビタビアルゴリズムを用いて入力信号を復号化するビタビ復号化モジュールとすることができる。
ここで、この発明の送受信システムにおいて、前記変調系のモジュール群における所定のモジュールは入力信号に対しビット系列の位置を入れ替えるインターリーバ・モジュールであり、該インターリーバ・モジュールと共通化する前記復調系のモジュール群における所定のモジュールは入力信号に対し上記ビット系列の位置の入れ替えの逆の操作を行うデインターリーバ・モジュールとすることができる。
【００１５】
ここで、この発明の送受信システムにおいて、入力データを含むデータ・パケットにより示される処理を行う処理プラットフォームをさらに備え、該処理プラットフォームは、変調系又は復調系の処理内容に応じて設けられ、データ・パケットの入力元と次の処理を行う出力先とを示すルーティング・テーブルを用いて、該入力元から入力されたデータ・パケットを該出力先へ出力して変調系又は復調系の処理を行わせることにより変調系又は復調系の処理の順序を制御するスイッチング・モジュールと、ルーティング・テーブルの入力元且つ出力先であり、前記共通化したモジュールとして割当てられる処理モジュールであって、前記スイッチング・モジュール側から送られたデータ・パケットに対し、該データ・パケットにより示される変調系又は復調系の処理を行って該データ・パケットを該スイッチング・モジュール側へ送るものと、前記スイッチング・モジュールに接続されデータ・パケットのバッファリングを行う複数組の入出力バッファであって、入力バッファはルーティング・テーブルの入力元から該スイッチング・モジュール側へ入力されるデータ・パケットをバッファリングし、出力バッファはルーティング・テーブルの出力先へ該スイッチング・モジュール側から出力するデータ・パケットをバッファリングするものとを有しており、前記処理プラットフォームは、前記スイッチング・モジュールと前記処理モジュールとを各々一組の前記入出力バッファを介することにより任意個組み合わせて構成され、少なくとも１台のスイッチング・モジュールは該処理プラットフォームの外部と対応する入出力バッファを介して接続され、複数台のスイッチング・モジュールを有する場合、ルーティング・テーブルは各スイッチング・モジュールにおける変調系又は復調系の処理の分担を示すものとして各スイッチング・モジュール毎に設けられており、前記スイッチング・モジュールは、前記処理プラットフォームの外部、前記処理モジュール又は他のスイッチング・モジュールから対応する入力バッファを介してデータ・パケットを入力し、該データ・パケットにより示される変調系又は復調系の処理に応じたルーティング・テーブルに基づく出力先へ対応する出力バッファを介して該データ・パケットを出力するルーティング処理を行い、前記処理モジュールは、前記スイッチング・モジュールから対応する出力バッファを介して送られたデータ・パケットにより示される変調系又は復調系の処理を該データ・パケットに対して行い、該データ・パケットを該対応する出力バッファと一組の入力バッファを介して該スイッチング・モジュール側へ送り、前記他のスイッチング・モジュールは、前記スイッチング・モジュールから対応する出力バッファを介して送られたデータ・パケットにより示される変調系又は復調系の処理に応じた他のスイッチング・モジュール用ルーティング・テーブルを用いて、該データ・パケットに対してルーティング処理を行い、該データ・パケットを該対応する出力バッファと一組の入力バッファを介して前記スイッチング・モジュール側へ送ることができる。
【００１６】
ここで、この発明の送受信システムにおいて、前記処理モジュールは、入力されたデータ・パケットに応じた変調系又は復調系の処理を示す該処理モジュール毎のパラメータ・テーブルを用いて該データ・パケットを処理し出力することができる。
【００１７】
ここで、この発明の送受信システムにおいて、前記処理プラットフォームの外部から入力された処理モジュールの識別子と該処理モジュールのパラメータ・テーブルの内容とを含むパラメータ・パケットを、該識別子により特定される処理モジュールへ所定の条件に基づき伝達させることにより、前記パラメータ・テーブルの内容を動的に書換えることができる。
【００１８】
この発明の送受信方法は、直交周波数分割多重変復調方式を用いた送受信方法であって、変調系における所定の処理と復調系における所定の処理とを共通化した処理とすることを特徴とする。
【００１９】
ここで、この発明の送受信方法において、前記変調系における所定の処理は入力データをスクランブルするスクランブラ処理であり、該スクランブラ処理と共通化する前記復調系における所定の処理は入力データをデスクランブルするデスクランブラ処理とすることができる。
【００２０】
ここで、この発明の送受信方法において、前記変調系における所定の処理は入力データを所定の多値変調方式の信号へマッピングするマッピング処理であり、該マッピング処理と共通化する前記復調系における所定の処理は入力信号を２値データへデマッピングするデマッピング処理とすることができる。
【００２１】
ここで、この発明の送受信方法において、前記変調系における所定の処理は入力信号にガードインターバルを挿入して１シンボルとし、所定数の該シンボルからフレームを構成するフレーム化を行うシンボル制御処理であり、該シンボル制御処理と共通化する前記復調系における所定の処理はフレーム化された入力信号からシンボルを取り出すフレーム制御処理とすることができる。
【００２２】
ここで、この発明の送受信方法において、前記変調系における所定の処理は入力信号に逆高速フーリエ変換処理を行って時間軸上の信号へ変換する逆高速フーリエ変換処理であり、該逆高速フーリエ変換処理と共通化する前記復調系における所定の処理は入力信号に高速フーリエ変換処理を行って周波数軸上の信号へ変換する高速フーリエ変換処理とすることができる。
ここで、この発明の送受信方法において、前記変調系における所定の処理は入力信号に対し畳み込み符号化を行う畳み込み符号化処理であり、該畳み込み符号化処理と共通化する前記復調系における所定の処理はビタビアルゴリズムを用いて入力信号を復号化するビタビ復号化処理とすることができる。
ここで、この発明の送受信方法において、前記変調系における所定の処理は入力信号に対しビット系列の位置を入れ替えるインターリーバ処理であり、該インターリーバ処理と共通化する前記復調系における所定の処理は入力信号に対し上記ビット系列の位置の入れ替えの逆の操作を行うデインターリーバ処理とすることができる。
【発明の効果】
【００２３】
本発明のＯＦＤＭ変復調方式を用いた送受信システム等によれば、ＯＦＤＭ変復調方式を用いた送受信システムにおいて、変調系のモジュール群における所定のモジュールと、復調系のモジュール群における所定のモジュールとを共通化したモジュールとすることができる。例えば、スクランブラ５１とデスクランブラ６１とを共通化してスクランブラ／デスクランブラとすることができ、マッピング５４とデマッピング６４とを共通化してマッピング／デマッピングとすることができ、シンボルコントロール５５とフレームコントロール６５とを共通化してシンボルコントロール／フレームコントロールとすることができ、ＩＦＦＴ５６とＦＦＴ６６とを共通化してＩＦＦＴ／ＦＦＴとすることができる。この結果、従来のＯＦＤＭ変調回路５０およびＯＦＤＭ復調回路６０と全く同じ機能を処理切替のためのオーバヘッド等を除き半分の処理モジュールにより実行可能であるため、回路規模を大幅に削減することができるＯＦＤＭ変復調方式を用いた送受信システム等を提供することができるという効果がある。
【発明を実施するための最良の形態】
【００２４】
以下、各実施例について図面を参照して詳細に説明する。以下では、説明の便宜上、必要に応じて背景技術で説明した図１０（Ａ）および（Ｂ）の各構成要素を参照する。
【実施例１】
【００２５】
図１は、本発明の実施例１によるＯＦＤＭ変復調方式を用いた送受信システム１０を示す。送受信システム１０では、変調系のモジュール群（図１０（Ａ）に示されるスクランブラ５１ないしＩＦＦＴ５６）における所定のモジュールと復調系のモジュール群（図１０（Ｂ）に示されるデスクランブラ６１ないしＦＦＴ６６）における所定のモジュールとを共通化したモジュールとすることができる。
【００２６】
送受信システム１０において、上記変調系のモジュール群における所定のモジュールは入力データをスクランブルするスクランブラ５１（スクランブラ・モジュール）であり、スクランブラ５１と共通化する上記復調系のモジュール群における所定のモジュールは入力データをデスクランブルするデスクランブラ６１（デスクランブラ・モジュール）とすることができる。このように共通化されたモジュールが、図１に示されるスクランブラ／デスクランブラ１１である。スクランブラ／デスクランブラ１１内では、例えばデータ・パス制御回路、スクランブル／デスクランブル処理用のエンジン等を共有のハードウェアとすることができる。具体的な回路例等に関しては実施例２で詳述する。
【００２７】
送受信システム１０において、上記変調系のモジュール群における所定のモジュールは入力データを所定の多値変調方式の信号へマッピングするマッピング５４（マッピング・モジュール）であり、マッピング５４と共通化する上記復調系のモジュール群における所定のモジュールは入力信号を２値データへデマッピングするデマッピング６４（デマッピング・モジュール）とすることができる。このように共通化されたモジュールが、図１に示されるマッピング／デマッピング１４である。マッピング／デマッピング１４内では、例えばデータ・パス制御回路、入出力データのレート調整用バッファ等を共有のハードウェアとすることができる。具体的な回路例等に関しては実施例２で詳述する。
【００２８】
送受信システム１０において、上記変調系のモジュール群における所定のモジュールは入力信号にガードインターバルを挿入して１シンボルとし、所定数の当該シンボルからフレームを構成するフレーム化を行うシンボルコントロール５５（シンボル制御モジュール）であり、シンボルコントロール５５と共通化する上記復調系のモジュール群における所定のモジュールはフレーム化された入力信号からシンボルを取り出すフレームコントロール６５（フレーム制御モジュール）とすることができる。このように共通化されたモジュールが、図１に示されるシンボルコントロール／フレームコントロール１５である。シンボルコントロール／フレームコントロール１５内では、例えばデータ・パス制御回路、作業用バッファ等を共有のハードウェアとすることができる。具体的な回路例等に関しては実施例２で詳述する。
【００２９】
送受信システム１０において、上記変調系のモジュール群における所定のモジュールは入力信号にＩＦＦＴ処理を行って時間軸上の信号へ変換するＩＦＦＴ５６（逆高速フーリエ変換モジュール）であり、ＩＦＦＴ５６と共通化する上記復調系のモジュール群における所定のモジュールは入力信号にＦＦＴ処理を行って周波数軸上の信号へ変換するＦＦＴ６６（高速フーリエ変換モジュール）とすることができる。このように共通化されたモジュールが、図１に示されるＩＦＦＴ／ＦＦＴ１６である。ＩＦＦＴ／ＦＦＴ１６内では、例えばデータ・パス制御回路、入力バッファと出力バッファ等を共有のハードウェアとすることができる。具体的な回路例等に関しては実施例２で詳述する。
【００３０】
上記変調系のモジュール群における畳み込み符号化５２と上記復調系のモジュール群におけるビタビ復号化６２との間には、信号処理において特に対称性はないが、符号化処理および復号化処理の一部において作業用バッファ・レジスタを共用化している。このため、図１に示される畳み込み符号化／ビタビ復号化１２内では、畳み込み符号化５２（畳み込み符号化モジュール）とビタビ復号化６２（ビタビ復号化モジュール）とが作業用バッファ・レジスタを共用しつつ並列的に配置されている構成とすればよい。同様に、上記変調系のモジュール群におけるインターリーバ５３とデインターリーバ６３との間には、信号処理において特に対称性はないが、インターリーブ処理およびデインターリーブ処理の一部において作業用バッファ・レジスタを共用化している。このため、図１に示されるインターリーバ／デインターリーバ１３内ではインターリーバ５３（インターリーバ・モジュール）とデインターリーバ６３（デインターリーバ・モジュール）とが作業用バッファ・レジスタを共用しつつ並列的に配置されている構成とすればよい。
【００３１】
上述したＯＦＤＭ変復調方式を用いた送受信方法は、変調系における所定の処理と復調系における所定の処理とを共通化した処理とするものである。ここで、上記変調系における所定の処理はスクランブラ処理（スクランブラ５１の処理に相当）であり、当該スクランブラ処理と共通化する上記復調系における所定の処理はデスクランブラ処理（デスクランブラ６１の処理に相当）とすることができる。さらに、上記変調系における所定の処理はマッピング処理（マッピング５４の処理に相当）であり、当該マッピング処理と共通化する上記復調系における所定の処理はデマッピング処理（デマッピング６４の処理に相当）とすることができる。上記変調系における所定の処理はシンボル制御処理（シンボルコントロール５５の処理に相当）であり、当該シンボル制御処理と共通化する上記復調系における所定の処理はフレーム制御処理（フレームコントロール６５の処理に相当）とすることができる。上記変調系における所定の処理はＩＦＦＴ処理（ＩＦＦＴ５６の処理に相当）であり、当該ＩＦＦＴ処理と共通化する上記復調系における所定の処理はＦＦＴ処理（ＦＦＴ６６の処理に相当）とすることができる。上記変調系における所定の処理は畳み込み符号化処理（畳み込み符号化５２の処理に相当）であり、当該畳み込み符号化処理と共通化する上記復調系における所定の処理はビタビ復号化処理（ビタビ復号化６２の処理に相当）とすることができる。上記変調系における所定の処理はインターリーバ処理（インターリーバ５３の処理に相当）であり、当該インターリーバ処理と共通化する上記復調系における所定の処理は入力信号に対しデインターリーバ処理（デインターリーバ６３の処理に相当）とすることができる。
【００３２】
以上より、本発明の実施例１によれば、ＯＦＤＭ変復調方式を用いた送受信システム１０において、変調系のモジュール群（背景技術で説明したスクランブラ５１ないしＩＦＦＴ５６）における所定のモジュールと、復調系のモジュール群（背景技術で説明したデスクランブラ６１ないしＦＦＴ６６）における所定のモジュールとを共通化したモジュールとすることができる。例えば、スクランブラ５１とデスクランブラ６１とを共通化してスクランブラ／デスクランブラ１１とすることができ、マッピング５４とデマッピング６４とを共通化してマッピング／デマッピング１４とすることができ、シンボルコントロール５５とフレームコントロール６５とを共通化してシンボルコントロール／フレームコントロール１５とすることができ、ＩＦＦＴ５６とＦＦＴ６６とを共通化してＩＦＦＴ／ＦＦＴ１６とすることができる。この結果、従来のＯＦＤＭ変調回路５０およびＯＦＤＭ復調回路６０と全く同じ機能を処理切替のためのオーバヘッド等を除き半分の処理モジュールにより実行可能であるため、回路規模を大幅に削減することができるＯＦＤＭ変復調方式を用いた送受信システム等を提供することができる。
【実施例２】
【００３３】
上述した送受信システム１０は所望の処理プラットフォーム上でインプリメントすることが可能である。実施例２では、まず具体的な処理プラットフォームについて説明し、次に、当該処理プラットフォーム上でインプリメントされた各処理モジュールについて説明する。
【００３４】
図２は、本発明の実施例２における処理プラットフォーム２０を示す。図２において、符号２１は処理プラットフォーム２０の外部とデータ・パケットの入出力を行なう機能を有するハードウェアインタフェース（Ｉ／Ｆ）、３０はハードウェアＩ／Ｆ２１と接続され信号処理の順序を制御するスイッチング・モジュールＩＳＭ１、２２はスイッチング・モジュールＩＳＭ１（３０）と接続されデータ・パケットに対して種々の処理を行う処理モジュールの１つであり、スクランブラ／デスクランブラ１１の機能を割当てられたスクランブラ／デスクランブラ処理モジュール、２３はスイッチング・モジュールＩＳＭ１（３０）と接続された処理モジュールの１つであり、畳み込み符号化／ビタビ復号化１２の機能を割当てられた畳み込み／ビタビ復号化処理モジュール、２４はスイッチング・モジュールＩＳＭ２（３１）と接続された処理モジュールの１つであり、インターリーバ／デインターリーバ１３の機能を割当てられたインターリーバ／デインターリーバ処理モジュール、２５はスイッチング・モジュールＩＳＭ２（３１）と接続された処理モジュールの１つであり、マッピング／デマッピング１４の機能を割当てられたマッピング／デマッピング処理モジュール、２６はスイッチング・モジュールＩＳＭ３（３２）と接続された処理モジュールの１つであり、シンボルコントロール／フレームコントロール１５の機能を割当てられたシンボルコントロール／フレームコントロール処理モジュール、２７はスイッチング・モジュールＩＳＭ３（３２）と接続された処理モジュールの１つであり、逆ＦＦＴ／ＦＦＴ１６の機能を割当てられた逆ＦＦＴ／ＦＦＴ処理モジュールである。
【００３５】
図２に示されるように、ハードウェアＩ／Ｆ２１とスイッチング・モジュールＩＳＭ１（３０）との間はデータ・パケット用のパスｄｐ１（黒矢印）およびパラメータ・パケット（後述）用のパスｐｐ１（白抜き矢印）により接続され、スイッチング・モジュールＩＳＭ１（３０）とスクランブラ／デスクランブラ処理モジュール２２との間はデータ・パケット用のパスｄｐ２２−ｉｎおよびｄｐ２２−ｏｕｔ（いずれも黒矢印）と、パラメータ・パケット用のパスｐｐ２２（白抜き矢印）とにより接続されている。図面の都合上、他のパスについては符号を付していないが、黒矢印はデータ・パケット用のパスであり、白抜き矢印のパスはパラメータ・パケット用のパスである。スイッチング・モジュールＩＳＭ１（３０）には他のスイッチング・モジュールＩＳＭ２（３１）がインタフェース（不図示）を介して接続されている。スイッチング・モジュールＩＳＭ２（３１）にはインターリーバ／デインターリーバ処理モジュール２４、マッピング／デマッピング処理モジュール２５が接続され、他のスイッチング・モジュールＩＳＭ３（３２）がインタフェース（不図示）を介して接続されている。スイッチング・モジュールＩＳＭ３（３２）にはシンボルコントロール／フレームコントロール処理モジュール２６、ＩＦＦＴ／ＦＦＴ処理モジュール２７が接続されている。図２においては、処理プラットフォーム２０は３台のスイッチング・モジュールＩＳＭ１（３０）、ＩＳＭ２（３１）およびＩＳＭ３（３２）と６台の処理モジュール２２等との組み合わせにより構成されているが、これは一例であって、処理プラットフォーム２０は任意個のスイッチング・モジュールＩＳＭ１（３０）等と任意個の処理モジュール２２等との組み合わせにより構成することができる。
【００３６】
スイッチング・モジュールＩＳＭ１（３０）は、変調系または復調系の処理内容に応じて設けられ、データ・パケットの入力元と次の処理を行う出力先とを示すルーティング・テーブル３６を用いて、当該入力元から入力されたデータ・パケットを当該出力先へ出力して変調系または復調系の処理を行わせることにより、変調系または復調系の処理の順序を制御することができる。スイッチング・モジュールＩＳＭ２（３１）およびスイッチング・モジュールＩＳＭ３（３２）も各々ルーティング・テーブル３７、３８を用いて同様に処理の順序を制御することができる。
【００３７】
ルーティング・テーブル３６等により示される入力元且つ出力先であり、上述の共通化したモジュールとして割当てられる処理モジュール２２等は、スイッチング・モジュールＩＳＭ１（３０）等側から送られたデータ・パケットに対し、当該データ・パケットにより示される変調系または復調系の処理を行って当該データ・パケットをスイッチング・モジュールＩＳＭ１（３０）等側へ送る。
【００３８】
図２に示されるように、スイッチング・モジュールＩＳＭ１（３０）にはデータ・パケットのバッファリングを行う複数の入力バッファ３３ｃおよび３３ｄと、複数の出力バッファ３３ａおよび３３ｂとが接続され、スイッチング・モジュールＩＳＭ２（３１）には複数の入力バッファ３４ｃおよび３３ｄと、複数の出力バッファ３４ａおよび３４ｂとが接続され、スイッチング・モジュールＩＳＭ３（３２）には複組の入力バッファ３５ｃおよび３５ｄと、複数の出力バッファ３５ａおよび３５ｂとが接続されている。入力バッファ３３ｄ等はルーティング・テーブル３６等により示される入力元からスイッチング・モジュールＩＳＭ１（３０）等側へ入力されるデータ・パケットをバッファリングし、出力バッファ３３ａ等はルーティング・テーブル３６等により示される出力先へスイッチング・モジュールＩＳＭ１（３０）等側から出力するデータ・パケットをバッファリングする。図２では入力バッファ３３ｄ等および出力バッファ３３ａ等は１ブロック（その容量は任意であるが、少なくとも１データ・パケット分の容量を有するものとする。）有している。しかし、これは一例であって入力バッファ３３ｄ等および出力バッファ３３ａ等は任意の数のブロックを有することができる。バッファが複数のブロックを有する場合、ＦＩＦＯ（First-In First-Out）によりデータ・パケットの制御を行なう。以下、入力バッファおよび出力バッファを共に参照する場合、「入出力バッファ」と呼ぶ。図２ではスイッチング・モジュールＩＳＭ１（３０）とスイッチング・モジュールＩＳＭ２（３１）との間には入出力バッファは示されていないが、これは図面の都合上省略したものであって、スイッチング・モジュールＩＳＭ間にも任意の数のブロックを有する入出力バッファを設けることができる。
【００３９】
処理プラットフォーム２０は、スイッチング・モジュールＩＳＭ１（３０）等と処理モジュール２２等とを各々対応する一組の入出力バッファ３３ｄ、３３ａ等を介することにより任意個組み合わせて構成することができる。この場合、少なくとも１台のスイッチング・モジュール、例えばＩＳＭ１（３０）が処理プラットフォーム２０の外部（ハードウェアＩ／Ｆ２１）と対応する入出力バッファ（不図示）を介して接続されている。処理プラットフォーム２０が複数台のスイッチング・モジュールＩＳＭ１（３０）等を有する場合、ルーティング・テーブル３６等は各スイッチング・モジュールＩＳＭ１（３０）等における変調系または復調系の処理の分担を示すものとして各スイッチング・モジュールＩＳＭ１（３０）毎に設けられている。
【００４０】
スイッチング・モジュールＩＳＭ１（３０）等は、処理プラットフォーム２０の外部（ハードウェアＩ／Ｆ１０）、処理モジュール２２等または他のスイッチング・モジュールＩＳＭ２（３１）から各々対応する入力バッファを介してデータ・パケットを入力する。次に、このデータ・パケットにより示される変調系または復調系の処理に応じたルーティング・テーブル３６等を選択し、当該ルーティング・テーブル３６等に基づいて出力先を求め、当該出力先に対応する出力バッファ３３ａ等を介してデータ・パケットを出力するルーティング処理を行う。図２では、スイッチング・モジュールＩＳＭ１（３０）等におけるルーティング処理は点線で示されている。
【００４１】
処理モジュール２２等は、スイッチング・モジュールＩＳＭ１（３０）等から対応する出力バッファ３３ａ等を介して送られたデータ・パケットを受取る。次に、このデータ・パケットより示される変調系または復調系の処理を当該データ・パケットに対して行う。その後、このデータ・パケットを先の対応する出力バッファ３３ａ等と一組となっている入力バッファ３３ｄ等を介してスイッチング・モジュールＩＳＭ１（３０）側へ送る。
【００４２】
他のスイッチング・モジュールＩＳＭ２（３１）等は、スイッチング・モジュールＩＳＭ１（３０）等から対応する出力バッファ（不図示）を介して送られたデータ・パケットを受取る。次に、このデータ・パケットにより示される変調系または復調系の処理に応じたスイッチング・モジュールＩＳＭ２（３１）用ルーティング・テーブル３７等を用いて、当該データ・パケットに対して上述のルーティング処理を行う。すなわち、スイッチング・モジュールＩＳＭ２（３１）もスイッチング・モジュールＩＳＭ１（３０）と同様に、処理モジュール２４等、またはスイッチング・モジュールＩＳＭ２（３１）にとっての他のスイッチング・モジュールＩＳＭ１（３０）もしくはＩＳＭ３(３２)から各々対応する入力バッファ（不図示）を介してデータ・パケットを入力する。次に、このデータ・パケットにより示される変調系または復調系の処理に応じたルーティング・テーブル３７等を選択し、当該ルーティング・テーブル３７等に基づいて出力先を求め、当該出力先に対応する出力バッファ３４ａ等を介してデータ・パケットを出力するルーティング処理を行う。その後、当該データ・パケットを先の対応する出力バッファ（不図示）と一組となっている入力バッファ（不図示）を介してスイッチング・モジュールＩＳＭ１（３０）側へ送る。
【００４３】
処理モジュール２２等は、入力されたデータ・パケットに応じた変調系または復調系の処理を示す当該処理モジュール２２等毎のパラメータ・テーブル（不図示）を有している。処理モジュール２２等は各パラメータ・テーブルを用いることにより入力されたデータ・パケットに応じた処理を行い、その結果のデータ・パケットを出力している。
【００４４】
各パラメータ・テーブルは固定した内容ではなく、任意の内容に初期設定し、後に動的に書換えることができる。プラットフォーム２０は外部（ハードウェアＩ／Ｆ２１）からパラメータ・パケット用のパスｐｐ１を介することにより、処理モジュール２２等の識別子と当該処理モジュール２２等のパラメータ・テーブルの内容とを含むパラメータ・パケットを入力することができる。プラットフォーム２０は入力されたパラメータ・パケットをパラメータ・パケット用のパスｐｐ１等を介して上記識別子により特定される処理モジュール２２等へ所定の条件に基づき伝達させることにより、パラメータ・テーブルの内容を動的に書換えることができる。プラットフォーム２０は外部（ハードウェアＩ／Ｆ２１）からデータ・パケット用のパスｄｐ１を介することによりパラメータ・パケットを入力し、当該パラメータ・パケットをデータ・パケット用のパスを介して上記識別子により特定される処理モジュール２２等へ所定の条件に基づき伝達させることもできる。
【００４５】
次に、処理プラットフォーム２０上でインプリメントされた各処理モジュール２２等について説明する。図３は、スクランブラ／デスクランブラ処理モジュール２２を示すブロック図である。図３で図２と同じ符号を付した箇所は同じ要素を示すため説明は省略する。図３に示されるように、スクランブラ／デスクランブラ処理モジュール２２はスイッチング・モジュールＩＳＭ１（３０）側からパラメータ・パケット用のパスｐｐ２２（白抜き矢印）を介してパラメータ・パケットを入力する。パラメータ・パケットには送信（変調）か受信（復調）かを示す内容が含まれており、パラメータ・パケット処理部２２ａが当該内容をパラメータ・テーブルに設定する。共通化された処理部である処理エンジンＣＯＭ２２は、パラメータ・パケット処理部２２ａから得られた送信（変調）か受信（復調）かを示す内容に基づき、データ・パケット用のパスｄｐ２２−ｉｎから入力したデータを、送信の場合はスクランブルし、受信の場合はデスクランブルして、データ・パケット用のパスｄｐ２２−ｏｕｔからスイッチング・モジュールＩＳＭ１（３０）側へ出力する。
【００４６】
処理エンジンＣＯＭ２２で行われるスクランブルは、データ・パケット用のパスｄｐ２２−ｉｎから入力したデータのビット列が例えばＸｊ（ｊ＝１〜１５）の場合、式１のような生成多項式Ｇ（Ｘ）を用いて行えばよい。式１で「＋」は排他的論理和である。
【００４７】
【数１】
【００４８】
式１以外の任意の生成多項式を用いることができることは勿論である。受信（復調）の場合、同じ処理によりデスクランブルしてデータを再現する。
【００４９】
図４は、畳み込み符号化／ビタビ復号化処理モジュール２３を示すブロック図である。図４で図２と同じ符号を付した箇所は同じ要素を示すため説明は省略する。図４において、ｄｐ２３-ｉｎはスイッチング・モジュールＩＳＭ１（３０）側からのデータ・パケット用のパスを示し、ｐｐ２３はスイッチング・モジュールＩＳＭ１（３０）側からのパラメータ・パケット用のパスを示し、ｄｐ２３-ｏｕｔはスイッチング・モジュールＩＳＭ１（３０）側へのデータ・パケット用のパスを示す。実施例１において述べたように、上記変調系のモジュール群における畳み込み符号化５２と上記復調系のモジュール群におけるビタビ復号化６２との間には、信号処理において特に対称性はないが、符号化処理および復号化処理の一部において作業用バッファ・レジスタを共用化している。このため、図４に示されるように、畳み込み符号化／ビタビ復号化２３内では、畳み込み符号化５２とビタビ復号化６２とが作業用バッファ・レジスタ２３ａを共用しつつ並列的に配置されている構成となっている。符号化処理および復号化処理の各処理は、作業用バッファ・レジスタ２３ａを適宜占有または一部利用等することで必要なバッファを得ることにより実行される。畳み込み符号化５２では、データ・パケット用のパスｄｐ２３−ｉｎから入力したデータのビット列が例えばＸｋ（ｋ＝１〜６）の場合、式２のような生成多項式Ｇ１（Ｘ）およびＧ２（Ｘ）を用いて畳み込み符号化を行えばよい。式２で「＋」は排他的論理和である。畳み込み符号化されたデータはデータ・パケット用のパスｄｐ２３−ｏｕｔからスイッチング・モジュールＩＳＭ１（３０）側へ出力する。
【００５０】
【数２】
【００５１】
式２以外の任意の生成多項式を用いることができることは勿論である。受信（復調）の場合、ビタビ復号化６２はデータ・パケット用のパスｄｐ２３−ｉｎから入力したデータにビタビアルゴリズムを用いて畳み込み符号を復号化し、データ・パケット用のパスｄｐ２３−ｏｕｔからスイッチング・モジュールＩＳＭ１（３０）側へ出力する。
【００５２】
図５は、インターリーバ／デインターリーバ処理モジュール２４を示すブロック図である。図５で図２と同じ符号を付した箇所は同じ要素を示すため説明は省略する。図５において、ｄｐ２４-ｉｎはスイッチング・モジュールＩＳＭ１（３０）側からのデータ・パケット用のパスを示し、ｐｐ２４はスイッチング・モジュールＩＳＭ１（３０）側からのパラメータ・パケット用のパスを示し、ｄｐ２４-ｏｕｔはスイッチング・モジュールＩＳＭ１（３０）側へのデータ・パケット用のパスを示す。実施例１において述べたように、上記変調系のモジュール群におけるインターリーバ５３と上記復調系のモジュール群におけるデインターリーバ６３との間には、信号処理において特に対称性はないが、インターリーブ処理およびデインターリーブ処理の一部において作業用バッファ・レジスタを共用化している。このため、図５に示されるように、インターリーバ／デインターリーバ２４内では、インターリーバ５３とデインターリーバ６３とが作業用バッファ・レジスタ２４ａを共用しつつ並列的に配置されている構成となっている。インターリーブ処理およびデインターリーブ処理の各処理は、作業用バッファ・レジスタ２４ａを適宜占有または一部利用等することで必要なバッファを得ることにより実行される。インターリーバ５３はデータ・パケット用のパスｄｐ２４−ｉｎから入力したデータをインターリーブして、データ・パケット用のパスｄｐ２４−ｏｕｔから出力する。インターリーブの深さは畳み込み符号化５２で行われる畳み込み符号化信号の拘束長程度が好適である。デインターリーバ６３はデータ・パケット用のパスｄｐ２４−ｉｎから入力したデータをデインターリーブして、データ・パケット用のパスｄｐ２４−ｏｕｔから出力する。
【００５３】
図６は、マッピング／デマッピング処理モジュール２５を示すブロック図である。図６で図２と同じ符号を付した箇所は同じ要素を示すため説明は省略する。図６において、ｐｐ２５はスイッチング・モジュールＩＳＭ１（３０）側からのパラメータ・パケット用のパスを示し、ｄｐ２５-ｉｎはスイッチング・モジュールＩＳＭ１（３０）側からのデータ・パケット用のパスを示し、ｄｐ２５-ｏｕｔはスイッチング・モジュールＩＳＭ１（３０）側へのデータ・パケット用のパスを示す。図６に示されるように、マッピング／デマッピング処理モジュール２５はスイッチング・モジュールＩＳＭ１（３０）側からパラメータ・パケット用のパスｐｐ２５を介してパラメータ・パケットを入力する。パラメータ・パケットには送信（変調）か受信（復調）かを示す内容が含まれており、パラメータ・パケット処理部２５ａが当該内容をパラメータ・テーブルに設定する。
【００５４】
送信（変調）の場合、入力処理部２５ｂはパラメータ・パケット処理部２５ａからの指示に基づき、データ・パケット用のパスｄｐ２５−ｉｎから入力したデータを共通化部分であるバッファＣＯＭ２５（入出力データのレート調整用バッファ）へ書き込む。出力処理部２５ｃはパラメータ・パケット処理部２５ａからの指示に基づき、バッファＣＯＭ２５のデータをマッピングしてデータ・パケット用のパスｄｐ２５−ｏｕｔから出力する。マッピングの変調方式としては、ＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭ等、所望の方式を用いることができる。例えば６４ＱＡＭであれば、入力信号を６ビットずつに区切り、複素平面に６４点でマッピングする。受信（復調）の場合、入力処理部２５ｂはパラメータ・パケット処理部２５ａからの指示に基づき、データ・パケット用のパスｄｐ２５−ｉｎから入力したデータを変調方式に応じてデマッピングしてから又はそのままバッファＣＯＭ２５へ書き込む。出力処理部２５ｃはパラメータ・パケット処理部２５ａからの指示に基づき、バッファＣＯＭ２５のデータを変調形式に応じてそのまま又はデマッピングしてデータ・パケット用のパスｄｐ２５−ｏｕｔから出力する。
【００５５】
図７は、シンボルコントロール／フレームコントロール処理モジュール２６を示すブロック図である。図７で図２と同じ符号を付した箇所は同じ要素を示すため説明は省略する。図７において、ｐｐ２６はスイッチング・モジュールＩＳＭ１（３０）側からのパラメータ・パケット用のパスを示し、ｄｐ２６-ｉｎはスイッチング・モジュールＩＳＭ１（３０）側からのデータ・パケット用のパスを示し、ｄｐ２６-ｏｕｔはスイッチング・モジュールＩＳＭ１（３０）側へのデータ・パケット用のパスを示す。図７に示されるように、シンボルコントロール／フレームコントロール処理モジュール２６はスイッチング・モジュールＩＳＭ１（３０）側からパラメータ・パケット用のパスｐｐ２６を介してパラメータ・パケットを入力する。パラメータ・パケットには送信（変調）か受信（復調）かを示す内容が含まれており、パラメータ・パケット処理部２６ａが当該内容をパラメータ・テーブルに設定する。
【００５６】
送信（変調）の場合、入力処理部２６ｂはパラメータ・パケット処理部２６ａからの指示に基づき、データ・パケット用のパスｄｐ２６−ｉｎから入力したデータを並べ替えながら共通化部分であるバッファＣＯＭ２６（作業用バッファ）へ書き込む。出力処理部２６ｃはパラメータ・パケット処理部２６ａからの指示に基づき、バッファＣＯＭ２６からデータ・パケットを読み出してデータ・パケット用のパスｄｐ２６−ｏｕｔからフレームとして出力する。１フレームは所望の数のシンボルで構成することができる。１シンボルはＯＦＤＭシンボルとガードインターバルとを合わせて構成される。受信（復調）の場合、入力処理部２６ｂはパラメータ・パケット処理部２６ａからの指示に基づき、データ・パケット用のパスｄｐ２６−ｉｎから入力したデータ・パケットを並べ替えながらバッファＣＯＭ２６へ書き込む。出力処理部２６ｃはパラメータ・パケット処理部２６ａからの指示に基づき、バッファＣＯＭ２６からデータを読み出してデータ・パケット用のパスｄｐ２６−ｏｕｔから出力する。
【００５７】
図８は、ＩＦＦＴ／ＦＦＴ処理モジュール２７を示すブロック図である。図８で図２と同じ符号を付した箇所は同じ要素を示すため説明は省略する。図８において、ｐｐ２７はスイッチング・モジュールＩＳＭ１（３０）側からのパラメータ・パケット用のパスを示し、ｄｐ２７-ｉｎはスイッチング・モジュールＩＳＭ１（３０）側からのデータ・パケット用のパスを示し、ｄｐ２７-ｏｕｔはスイッチング・モジュールＩＳＭ１（３０）側へのデータ・パケット用のパスを示す。図８において、符号２７ａはスイッチング・モジュールＩＳＭ１（３０）側との間のインタフェース、２７ｂはＦＦＴ処理エンジン部、ＣＯＭ２７は共通化部分のバッファ（入出力バッファおよび作業用バッファ）である。図８に示されるように、ＩＦＦＴ／ＦＦＴ処理モジュール２７はＦＦＴ処理エンジン部２７ｂのみで処理を行っており、ＩＦＦＴ処理エンジンに該当する処理部は別個に独立して設けられてはいない。
【００５８】
図９は、ＩＦＦＴ／ＦＦＴ処理モジュール２７におけるＩＦＦＴ処理を説明するためのブロック図である。図９で図８と同じ符号を付した箇所は同じ要素を示すため説明は省略する。図９に示されるように、データ・パケット用のパスｄｐ２７−ｉｎから入力されたデータの実部（Ｒｅａｌ）と虚部（Ｉｍａｇ）とは、インタフェース２７ａでスワップされた後、ＦＦＴ処理エンジン部２７ｂに入力される。すなわち、入力されたデータの実部（Ｒｅａｌ）がＦＦＴ処理エンジン部２７ｂへ虚部（Ｉｍａｇ）として入力され、入力されたデータの虚部（Ｉｍａｇ）がＦＦＴ処理エンジン部２７ｂへ実部（Ｒｅａｌ）として入力される。ＦＦＴ処理エンジン部２７ｂで通常のＦＦＴ処理が行われた後、図９に示されるように、ＦＦＴ処理エンジン部２７ｂから出力されたデータの実部（Ｒｅａｌ）と虚部（Ｉｍａｇ）とは、インタフェース２７ａで再度スワップされた後、データ・パケット用のパスｄｐ２７−ｏｕｔから出力される。すなわち、ＦＦＴ処理エンジン部２７ｂから出力されたデータの実部（Ｒｅａｌ）がデータ・パケット用のパスｄｐ２７−ｏｕｔ（Ｉｍａｇ）から虚部（Ｉｍａｇ）として出力され、ＦＦＴ処理エンジン部２７ｂから出力されたデータの虚部（Ｉｍａｇ）がデータ・パケット用のパスｄｐ２７−ｏｕｔ（Ｒｅａｌ）から実部（Ｒｅａｌ）として出力される。
【００５９】
次に、上述のようなインタフェース２７ａにおけるスワップ（入力時および出力時）によりＩＦＦＴ処理が可能であることについて説明する。ｇ［ｎ］のフーリエ変換をＧ［ｋ］、Ｇ［ｋ］の逆フーリエ変換をｇ［ｎ］とすると、ＦＦＴ処理は式３、ＩＦＦＴ処理は式４で与えられる。ここで、Σは、式３ではｎ＝０〜Ｎ−１、式４ではｋ＝０〜Ｎ−１とする（以下同様であるため添え字は省略する。）
【００６０】
【数３】
【００６１】
ここで、式３において、
【００６２】
【数４】
【００６３】
とすると、式３は式３’のようになる。
【００６４】
【数５】
【００６５】
式４において、
【００６６】
【数６】
【００６７】
とすると、式４は式４’のようになる。
【００６８】
【数７】
【００６９】
ここで、
【００７０】
【数８】
【００７１】
と仮定すると、式４’は式４’’のようになる。
【数９】
【００７２】
式４’’と式３’とを比較すると、ｅｘｐ内に−１がある部分のみが異なることになり、これは回転方向が逆になっていることを示す。回転方向を入れ替える操作は、極座標上で（ｘ、ｙ）、つまり実部と虚部とを入れ替えることにより実現することができる。式５でも、極座標上で回転方向を逆にしており、これも（ｘ、ｙ）、つまり実部と虚部とを入れ替えることにより実現することができる。従って、図９に示されるインタフェース２７ａ（データ入力時）で式５での入れ替え（スワップ）を行い、インタフェース２７ａ（データ出力時）で式４’’の入れ替え（スワップ）を行うことにより、ＩＦＦＴ処理を実現することができる。
【００７３】
以上より、本発明の実施例２によれば、実施例１における送受信システム１０を処理プラットフォーム２０上でインプリメントすることができる。処理プラットフォーム２０は、スイッチング・モジュールＩＳＭ１（３０）等とスクランブラ／デスクランブラ処理モジュール２２等から構成されている。スイッチング・モジュールＩＳＭ１（３０）は、変調系または復調系の処理内容に応じて設けられ、データ・パケットの入力元と次の処理を行う出力先とを示すルーティング・テーブル３６を用いて、当該入力元から入力されたデータ・パケットを当該出力先へ出力して変調系または復調系の処理を行わせることにより、変調系または復調系の処理の順序を制御することができる。この結果、実施例２においても実施例１と同様に、従来のＯＦＤＭ変調回路５０およびＯＦＤＭ復調回路６０と全く同じ機能を処理切替のためのオーバヘッド等を除き半分の処理モジュールにより実行可能であるため、回路規模を大幅に削減することができるＯＦＤＭ変復調方式を用いた送受信システム等を提供することができる。
【産業上の利用可能性】
【００７４】
本発明の活用例として、ＩＥＥＥ８０２．１１ａの無線ＬＡＮ方式への適用が挙げられる。
【図面の簡単な説明】
【００７５】
【図１】本発明の実施例１によるＯＦＤＭ変復調方式を用いた送受信システムを示す図である。
【図２】本発明の実施例２における処理プラットフォーム２０を示す図である。
【図３】スクランブラ／デスクランブラ処理モジュール２２を示すブロック図である。
【図４】畳み込み符号化／ビタビ復号化処理モジュール２３を示すブロック図である。
【図５】インターリーバ／デインターリーバ処理モジュール２４を示すブロック図である。
【図６】マッピング／デマッピング処理モジュール２５を示すブロック図である。
【図７】シンボルコントロール／フレームコントロール処理モジュール２６を示すブロック図である。
【図８】ＩＦＦＴ／ＦＦＴ処理モジュール２７を示すブロック図である。
【図９】ＩＦＦＴ／ＦＦＴ処理モジュール２７におけるＩＦＦＴ処理を説明するためのブロック図である。
【図１０】従来のＯＦＤＭ変調回路５０およびＯＦＤＭ復調回路６０を示す図である。
【符号の説明】
【００７６】
１０ 送受信システム、 １１ スクランブラ／デスクランブラ、 １２ 畳み込み符号化／ビタビ復号化、 １３ インターリーバ／デインターリーバ、 １４ マッピング／デマッピング、 １５ シンボルコントロール／フレームコントロール、 １６ ＩＦＦＴ／ＦＦＴ、 ２０ 処理プラットフォーム、 ２１ ハードウェアＩ／Ｆ、 ２２ スクランブラ／デスクランブラ処理モジュール、 ２２ａ、２５ａ、２６ａ パラメータ・パケット処理部２２ａ、 ２３ 畳み込み／ビタビ復号化処理モジュール、 ２４ インターリーバ／デインターリーバ処理モジュール、 ２５ マッピング／デマッピング処理モジュール、 ２５ｂ、２６ｂ 入力処理部、 ２５ｃ、２６ｃ 出力処理部、 ２６ シンボルコントロール／フレームコントロール処理モジュール、 ２７ ＩＦＦＴ／ＦＦＴ処理モジュール、 ２７ａ インタフェース、 ２７ｂ ＦＦＴ処理エンジン部、 ３０ スイッチング・モジュールＩＳＭ１、 ３１ スイッチング・モジュールＩＳＭ２、 ３２ スイッチング・モジュールＩＳＭ３、 ３３ａ、３３ｂ、３３ｃ、３３ｄ、３４ａ、３４ｂ、３４ｃ、３４ｄ、３５ａ、３５ｂ、３５ｃ、３５ｄ 入出力バッファ、 ３６、３７、３８ ルーティング・テーブル、 ５０ 従来のＯＦＤＭ変調回路、 ５１ スクランブラ、 ５２ 畳み込み符号化、 ５３ インターリーバ、 ５４ マッピング、 ５５ シンボルコントロール、 ５６ ＩＦＦＴ、 ６０ 従来のＯＦＤＭ復調回路、 ６１ デスクランブラ、 ６２ ビタビ復号化、 ６３ デインターリーバ、 ６４ デマッピング、 ６５ フレームコントロール、 ６６ ＦＦＴ。
【技術分野】
【０００１】
本発明は、直交周波数分割多重（orthogonal Frequency Division Multiplexing : ＯＦＤＭ）変復調方式を用いた送受信システムおよび方法に関する。
【背景技術】
【０００２】
ＯＦＤＭ変復調方式はディジタル変調方式の一つであり、サブキャリヤを周波数軸で直交して配置することにより周波数の利用効率を上げる方式である。従来より、欧州におけるディジタル放送方式(Digital Video Broadcasting terminal : ＤＶＢ-Ｔ)、日本のＤＶＢ方式（Band Segment Transmission）−ＯＦＤＭ方式、ＩＥＥＥ８０２．１１ａの無線ＬＡＮ方式に採用されている（非特許文献１参照）。
【０００３】
図１０（Ａ）は従来のＯＦＤＭ変調回路５０を示し、図１０（Ｂ）は従来のＯＦＤＭ復調回路６０を示す。図１０（Ａ）に示されるように、従来のＯＦＤＭ変調回路５０は、スクランブラ５１、畳み込み符号化５２、インターリーバ５３、マッピング５４、シンボルコントロール５５および逆高速フーリエ変換（Inverse fast Fourier Transform : ＩＦＦＴ)５６のモジュール順に構成されている。
【０００４】
スクランブラ５１は、ディジタル信号を所望の規則（例えば疑似乱数列等）によりランダム化しランダムな送信データを作成する。畳み込み符号化５２は、送信データに対し誤り訂正のための畳み込み符号化を行う。インターリーバ５３は、バースト誤りをランダム誤りに変換するためにビット系列の位置を入れ替える。マッピング５４は、所望の変調方式（ＱＰＳＫ変調方式等）へのマッピングを行う。シンボルコントロール５５は、所定の数のシンボルおよびガードインターバルからフレームを構成する。ＩＦＦＴ５６は、ＩＦＦＴ処理により直交するサブキャリヤを時間軸信号へ変換する。
【０００５】
図１０（Ｂ）に示されるように、従来のＯＦＤＭ復調回路６０は、高速フーリエ変換（fast Fourier Transform : ＦＦＴ)６６、フレームコントロール６５、デマッピング６４、デインターリーバ６３、ビタビ復号化６２およびデスクランブラ６１のモジュール順に構成されている。
【０００６】
ＦＦＴ６６は、ガードインターバル部分を除去した上で、ＦＦＴ処理により直交するサブキャリヤを再び周波数軸信号へ変換する。フレームコントロール６５は、フレームから所定の数のシンボルを取り出す。デマッピング６４は、所望の変調方式に応じてデータのデマッピングを行う。デインターリーバ５３は、ビット系列の位置の入れ替えの逆の操作を行う。ビタビ復号化６２は、ビタビアルゴリズムを用いて畳み込み符号を復号化する。デスクランブラ６１は、所望の規則に従いランダム化してデータを元に戻す。
【０００７】
【非特許文献１】佐藤 拓朗 著、「ＯＦＤＭ技術の基礎から応用まで」、平成１１年１１月３０日発行、株式会社リアライズ社。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述のように、従来のＯＦＤＭ復調回路５０とＯＦＤＭ復調回路６０とは対称性を有する信号処理部が存在する。このため、データ・パス制御回路等のように信号処理上共通する機能部分が存在し得る。しかし、従来のＯＦＤＭ変復調回路においてはＯＦＤＭ復調回路５０とＯＦＤＭ復調回路６０とを別々に構成していたため、回路規模が増大するという問題があった。
【０００９】
そこで、本発明の目的は、上記問題を解決するためになされたものであり、回路規模を大幅に削減することができるＯＦＤＭ変復調方式を用いた送受信システムおよび方法を提供することにある。
【課題を解決するための手段】
【００１０】
この発明の送受信システムは、直交周波数分割多重変復調方式を用いた送受信システムであって、変調系のモジュール群における所定のモジュールと復調系のモジュール群における所定のモジュールとを共通化したモジュールとすることを特徴とする。
【００１１】
ここで、この発明の送受信システムにおいて、前記変調系のモジュール群における所定のモジュールは入力データをスクランブルするスクランブラ・モジュールであり、該スクランブラ・モジュールと共通化する前記復調系のモジュール群における所定のモジュールは入力データをデスクランブルするデスクランブラ・モジュールとすることができる。
【００１２】
ここで、この発明の送受信システムにおいて、前記変調系のモジュール群における所定のモジュールは入力データを所定の多値変調方式の信号へマッピングするマッピング・モジュールであり、該マッピング・モジュールと共通化する前記復調系のモジュール群における所定のモジュールは入力信号を２値データへデマッピングするデマッピング・モジュールとすることができる。
【００１３】
ここで、この発明の送受信システムにおいて、前記変調系のモジュール群における所定のモジュールは入力信号にガードインターバルを挿入して１シンボルとし、所定数の該シンボルからフレームを構成するフレーム化を行うシンボル制御モジュールであり、該シンボル制御モジュールと共通化する前記復調系のモジュール群における所定のモジュールはフレーム化された入力信号からシンボルを取り出すフレーム制御モジュールとすることができる。
【００１４】
ここで、この発明の送受信システムにおいて、前記変調系のモジュール群における所定のモジュールは入力信号に逆高速フーリエ変換処理を行って時間軸上の信号へ変換する逆高速フーリエ変換モジュールであり、該逆高速フーリエ変換モジュールと共通化する前記復調系のモジュール群における所定のモジュールは入力信号に高速フーリエ変換処理を行って周波数軸上の信号へ変換する高速フーリエ変換モジュールとすることができる。
ここで、この発明の送受信システムにおいて、前記変調系のモジュール群における所定のモジュールは入力信号に対し畳み込み符号化を行う畳み込み符号化モジュールであり、該畳み込み符号化モジュールと共通化する前記復調系のモジュール群における所定のモジュールはビタビアルゴリズムを用いて入力信号を復号化するビタビ復号化モジュールとすることができる。
ここで、この発明の送受信システムにおいて、前記変調系のモジュール群における所定のモジュールは入力信号に対しビット系列の位置を入れ替えるインターリーバ・モジュールであり、該インターリーバ・モジュールと共通化する前記復調系のモジュール群における所定のモジュールは入力信号に対し上記ビット系列の位置の入れ替えの逆の操作を行うデインターリーバ・モジュールとすることができる。
【００１５】
ここで、この発明の送受信システムにおいて、入力データを含むデータ・パケットにより示される処理を行う処理プラットフォームをさらに備え、該処理プラットフォームは、変調系又は復調系の処理内容に応じて設けられ、データ・パケットの入力元と次の処理を行う出力先とを示すルーティング・テーブルを用いて、該入力元から入力されたデータ・パケットを該出力先へ出力して変調系又は復調系の処理を行わせることにより変調系又は復調系の処理の順序を制御するスイッチング・モジュールと、ルーティング・テーブルの入力元且つ出力先であり、前記共通化したモジュールとして割当てられる処理モジュールであって、前記スイッチング・モジュール側から送られたデータ・パケットに対し、該データ・パケットにより示される変調系又は復調系の処理を行って該データ・パケットを該スイッチング・モジュール側へ送るものと、前記スイッチング・モジュールに接続されデータ・パケットのバッファリングを行う複数組の入出力バッファであって、入力バッファはルーティング・テーブルの入力元から該スイッチング・モジュール側へ入力されるデータ・パケットをバッファリングし、出力バッファはルーティング・テーブルの出力先へ該スイッチング・モジュール側から出力するデータ・パケットをバッファリングするものとを有しており、前記処理プラットフォームは、前記スイッチング・モジュールと前記処理モジュールとを各々一組の前記入出力バッファを介することにより任意個組み合わせて構成され、少なくとも１台のスイッチング・モジュールは該処理プラットフォームの外部と対応する入出力バッファを介して接続され、複数台のスイッチング・モジュールを有する場合、ルーティング・テーブルは各スイッチング・モジュールにおける変調系又は復調系の処理の分担を示すものとして各スイッチング・モジュール毎に設けられており、前記スイッチング・モジュールは、前記処理プラットフォームの外部、前記処理モジュール又は他のスイッチング・モジュールから対応する入力バッファを介してデータ・パケットを入力し、該データ・パケットにより示される変調系又は復調系の処理に応じたルーティング・テーブルに基づく出力先へ対応する出力バッファを介して該データ・パケットを出力するルーティング処理を行い、前記処理モジュールは、前記スイッチング・モジュールから対応する出力バッファを介して送られたデータ・パケットにより示される変調系又は復調系の処理を該データ・パケットに対して行い、該データ・パケットを該対応する出力バッファと一組の入力バッファを介して該スイッチング・モジュール側へ送り、前記他のスイッチング・モジュールは、前記スイッチング・モジュールから対応する出力バッファを介して送られたデータ・パケットにより示される変調系又は復調系の処理に応じた他のスイッチング・モジュール用ルーティング・テーブルを用いて、該データ・パケットに対してルーティング処理を行い、該データ・パケットを該対応する出力バッファと一組の入力バッファを介して前記スイッチング・モジュール側へ送ることができる。
【００１６】
ここで、この発明の送受信システムにおいて、前記処理モジュールは、入力されたデータ・パケットに応じた変調系又は復調系の処理を示す該処理モジュール毎のパラメータ・テーブルを用いて該データ・パケットを処理し出力することができる。
【００１７】
ここで、この発明の送受信システムにおいて、前記処理プラットフォームの外部から入力された処理モジュールの識別子と該処理モジュールのパラメータ・テーブルの内容とを含むパラメータ・パケットを、該識別子により特定される処理モジュールへ所定の条件に基づき伝達させることにより、前記パラメータ・テーブルの内容を動的に書換えることができる。
【００１８】
この発明の送受信方法は、直交周波数分割多重変復調方式を用いた送受信方法であって、変調系における所定の処理と復調系における所定の処理とを共通化した処理とすることを特徴とする。
【００１９】
ここで、この発明の送受信方法において、前記変調系における所定の処理は入力データをスクランブルするスクランブラ処理であり、該スクランブラ処理と共通化する前記復調系における所定の処理は入力データをデスクランブルするデスクランブラ処理とすることができる。
【００２０】
ここで、この発明の送受信方法において、前記変調系における所定の処理は入力データを所定の多値変調方式の信号へマッピングするマッピング処理であり、該マッピング処理と共通化する前記復調系における所定の処理は入力信号を２値データへデマッピングするデマッピング処理とすることができる。
【００２１】
ここで、この発明の送受信方法において、前記変調系における所定の処理は入力信号にガードインターバルを挿入して１シンボルとし、所定数の該シンボルからフレームを構成するフレーム化を行うシンボル制御処理であり、該シンボル制御処理と共通化する前記復調系における所定の処理はフレーム化された入力信号からシンボルを取り出すフレーム制御処理とすることができる。
【００２２】
ここで、この発明の送受信方法において、前記変調系における所定の処理は入力信号に逆高速フーリエ変換処理を行って時間軸上の信号へ変換する逆高速フーリエ変換処理であり、該逆高速フーリエ変換処理と共通化する前記復調系における所定の処理は入力信号に高速フーリエ変換処理を行って周波数軸上の信号へ変換する高速フーリエ変換処理とすることができる。
ここで、この発明の送受信方法において、前記変調系における所定の処理は入力信号に対し畳み込み符号化を行う畳み込み符号化処理であり、該畳み込み符号化処理と共通化する前記復調系における所定の処理はビタビアルゴリズムを用いて入力信号を復号化するビタビ復号化処理とすることができる。
ここで、この発明の送受信方法において、前記変調系における所定の処理は入力信号に対しビット系列の位置を入れ替えるインターリーバ処理であり、該インターリーバ処理と共通化する前記復調系における所定の処理は入力信号に対し上記ビット系列の位置の入れ替えの逆の操作を行うデインターリーバ処理とすることができる。
【発明の効果】
【００２３】
本発明のＯＦＤＭ変復調方式を用いた送受信システム等によれば、ＯＦＤＭ変復調方式を用いた送受信システムにおいて、変調系のモジュール群における所定のモジュールと、復調系のモジュール群における所定のモジュールとを共通化したモジュールとすることができる。例えば、スクランブラ５１とデスクランブラ６１とを共通化してスクランブラ／デスクランブラとすることができ、マッピング５４とデマッピング６４とを共通化してマッピング／デマッピングとすることができ、シンボルコントロール５５とフレームコントロール６５とを共通化してシンボルコントロール／フレームコントロールとすることができ、ＩＦＦＴ５６とＦＦＴ６６とを共通化してＩＦＦＴ／ＦＦＴとすることができる。この結果、従来のＯＦＤＭ変調回路５０およびＯＦＤＭ復調回路６０と全く同じ機能を処理切替のためのオーバヘッド等を除き半分の処理モジュールにより実行可能であるため、回路規模を大幅に削減することができるＯＦＤＭ変復調方式を用いた送受信システム等を提供することができるという効果がある。
【発明を実施するための最良の形態】
【００２４】
以下、各実施例について図面を参照して詳細に説明する。以下では、説明の便宜上、必要に応じて背景技術で説明した図１０（Ａ）および（Ｂ）の各構成要素を参照する。
【実施例１】
【００２５】
図１は、本発明の実施例１によるＯＦＤＭ変復調方式を用いた送受信システム１０を示す。送受信システム１０では、変調系のモジュール群（図１０（Ａ）に示されるスクランブラ５１ないしＩＦＦＴ５６）における所定のモジュールと復調系のモジュール群（図１０（Ｂ）に示されるデスクランブラ６１ないしＦＦＴ６６）における所定のモジュールとを共通化したモジュールとすることができる。
【００２６】
送受信システム１０において、上記変調系のモジュール群における所定のモジュールは入力データをスクランブルするスクランブラ５１（スクランブラ・モジュール）であり、スクランブラ５１と共通化する上記復調系のモジュール群における所定のモジュールは入力データをデスクランブルするデスクランブラ６１（デスクランブラ・モジュール）とすることができる。このように共通化されたモジュールが、図１に示されるスクランブラ／デスクランブラ１１である。スクランブラ／デスクランブラ１１内では、例えばデータ・パス制御回路、スクランブル／デスクランブル処理用のエンジン等を共有のハードウェアとすることができる。具体的な回路例等に関しては実施例２で詳述する。
【００２７】
送受信システム１０において、上記変調系のモジュール群における所定のモジュールは入力データを所定の多値変調方式の信号へマッピングするマッピング５４（マッピング・モジュール）であり、マッピング５４と共通化する上記復調系のモジュール群における所定のモジュールは入力信号を２値データへデマッピングするデマッピング６４（デマッピング・モジュール）とすることができる。このように共通化されたモジュールが、図１に示されるマッピング／デマッピング１４である。マッピング／デマッピング１４内では、例えばデータ・パス制御回路、入出力データのレート調整用バッファ等を共有のハードウェアとすることができる。具体的な回路例等に関しては実施例２で詳述する。
【００２８】
送受信システム１０において、上記変調系のモジュール群における所定のモジュールは入力信号にガードインターバルを挿入して１シンボルとし、所定数の当該シンボルからフレームを構成するフレーム化を行うシンボルコントロール５５（シンボル制御モジュール）であり、シンボルコントロール５５と共通化する上記復調系のモジュール群における所定のモジュールはフレーム化された入力信号からシンボルを取り出すフレームコントロール６５（フレーム制御モジュール）とすることができる。このように共通化されたモジュールが、図１に示されるシンボルコントロール／フレームコントロール１５である。シンボルコントロール／フレームコントロール１５内では、例えばデータ・パス制御回路、作業用バッファ等を共有のハードウェアとすることができる。具体的な回路例等に関しては実施例２で詳述する。
【００２９】
送受信システム１０において、上記変調系のモジュール群における所定のモジュールは入力信号にＩＦＦＴ処理を行って時間軸上の信号へ変換するＩＦＦＴ５６（逆高速フーリエ変換モジュール）であり、ＩＦＦＴ５６と共通化する上記復調系のモジュール群における所定のモジュールは入力信号にＦＦＴ処理を行って周波数軸上の信号へ変換するＦＦＴ６６（高速フーリエ変換モジュール）とすることができる。このように共通化されたモジュールが、図１に示されるＩＦＦＴ／ＦＦＴ１６である。ＩＦＦＴ／ＦＦＴ１６内では、例えばデータ・パス制御回路、入力バッファと出力バッファ等を共有のハードウェアとすることができる。具体的な回路例等に関しては実施例２で詳述する。
【００３０】
上記変調系のモジュール群における畳み込み符号化５２と上記復調系のモジュール群におけるビタビ復号化６２との間には、信号処理において特に対称性はないが、符号化処理および復号化処理の一部において作業用バッファ・レジスタを共用化している。このため、図１に示される畳み込み符号化／ビタビ復号化１２内では、畳み込み符号化５２（畳み込み符号化モジュール）とビタビ復号化６２（ビタビ復号化モジュール）とが作業用バッファ・レジスタを共用しつつ並列的に配置されている構成とすればよい。同様に、上記変調系のモジュール群におけるインターリーバ５３とデインターリーバ６３との間には、信号処理において特に対称性はないが、インターリーブ処理およびデインターリーブ処理の一部において作業用バッファ・レジスタを共用化している。このため、図１に示されるインターリーバ／デインターリーバ１３内ではインターリーバ５３（インターリーバ・モジュール）とデインターリーバ６３（デインターリーバ・モジュール）とが作業用バッファ・レジスタを共用しつつ並列的に配置されている構成とすればよい。
【００３１】
上述したＯＦＤＭ変復調方式を用いた送受信方法は、変調系における所定の処理と復調系における所定の処理とを共通化した処理とするものである。ここで、上記変調系における所定の処理はスクランブラ処理（スクランブラ５１の処理に相当）であり、当該スクランブラ処理と共通化する上記復調系における所定の処理はデスクランブラ処理（デスクランブラ６１の処理に相当）とすることができる。さらに、上記変調系における所定の処理はマッピング処理（マッピング５４の処理に相当）であり、当該マッピング処理と共通化する上記復調系における所定の処理はデマッピング処理（デマッピング６４の処理に相当）とすることができる。上記変調系における所定の処理はシンボル制御処理（シンボルコントロール５５の処理に相当）であり、当該シンボル制御処理と共通化する上記復調系における所定の処理はフレーム制御処理（フレームコントロール６５の処理に相当）とすることができる。上記変調系における所定の処理はＩＦＦＴ処理（ＩＦＦＴ５６の処理に相当）であり、当該ＩＦＦＴ処理と共通化する上記復調系における所定の処理はＦＦＴ処理（ＦＦＴ６６の処理に相当）とすることができる。上記変調系における所定の処理は畳み込み符号化処理（畳み込み符号化５２の処理に相当）であり、当該畳み込み符号化処理と共通化する上記復調系における所定の処理はビタビ復号化処理（ビタビ復号化６２の処理に相当）とすることができる。上記変調系における所定の処理はインターリーバ処理（インターリーバ５３の処理に相当）であり、当該インターリーバ処理と共通化する上記復調系における所定の処理は入力信号に対しデインターリーバ処理（デインターリーバ６３の処理に相当）とすることができる。
【００３２】
以上より、本発明の実施例１によれば、ＯＦＤＭ変復調方式を用いた送受信システム１０において、変調系のモジュール群（背景技術で説明したスクランブラ５１ないしＩＦＦＴ５６）における所定のモジュールと、復調系のモジュール群（背景技術で説明したデスクランブラ６１ないしＦＦＴ６６）における所定のモジュールとを共通化したモジュールとすることができる。例えば、スクランブラ５１とデスクランブラ６１とを共通化してスクランブラ／デスクランブラ１１とすることができ、マッピング５４とデマッピング６４とを共通化してマッピング／デマッピング１４とすることができ、シンボルコントロール５５とフレームコントロール６５とを共通化してシンボルコントロール／フレームコントロール１５とすることができ、ＩＦＦＴ５６とＦＦＴ６６とを共通化してＩＦＦＴ／ＦＦＴ１６とすることができる。この結果、従来のＯＦＤＭ変調回路５０およびＯＦＤＭ復調回路６０と全く同じ機能を処理切替のためのオーバヘッド等を除き半分の処理モジュールにより実行可能であるため、回路規模を大幅に削減することができるＯＦＤＭ変復調方式を用いた送受信システム等を提供することができる。
【実施例２】
【００３３】
上述した送受信システム１０は所望の処理プラットフォーム上でインプリメントすることが可能である。実施例２では、まず具体的な処理プラットフォームについて説明し、次に、当該処理プラットフォーム上でインプリメントされた各処理モジュールについて説明する。
【００３４】
図２は、本発明の実施例２における処理プラットフォーム２０を示す。図２において、符号２１は処理プラットフォーム２０の外部とデータ・パケットの入出力を行なう機能を有するハードウェアインタフェース（Ｉ／Ｆ）、３０はハードウェアＩ／Ｆ２１と接続され信号処理の順序を制御するスイッチング・モジュールＩＳＭ１、２２はスイッチング・モジュールＩＳＭ１（３０）と接続されデータ・パケットに対して種々の処理を行う処理モジュールの１つであり、スクランブラ／デスクランブラ１１の機能を割当てられたスクランブラ／デスクランブラ処理モジュール、２３はスイッチング・モジュールＩＳＭ１（３０）と接続された処理モジュールの１つであり、畳み込み符号化／ビタビ復号化１２の機能を割当てられた畳み込み／ビタビ復号化処理モジュール、２４はスイッチング・モジュールＩＳＭ２（３１）と接続された処理モジュールの１つであり、インターリーバ／デインターリーバ１３の機能を割当てられたインターリーバ／デインターリーバ処理モジュール、２５はスイッチング・モジュールＩＳＭ２（３１）と接続された処理モジュールの１つであり、マッピング／デマッピング１４の機能を割当てられたマッピング／デマッピング処理モジュール、２６はスイッチング・モジュールＩＳＭ３（３２）と接続された処理モジュールの１つであり、シンボルコントロール／フレームコントロール１５の機能を割当てられたシンボルコントロール／フレームコントロール処理モジュール、２７はスイッチング・モジュールＩＳＭ３（３２）と接続された処理モジュールの１つであり、逆ＦＦＴ／ＦＦＴ１６の機能を割当てられた逆ＦＦＴ／ＦＦＴ処理モジュールである。
【００３５】
図２に示されるように、ハードウェアＩ／Ｆ２１とスイッチング・モジュールＩＳＭ１（３０）との間はデータ・パケット用のパスｄｐ１（黒矢印）およびパラメータ・パケット（後述）用のパスｐｐ１（白抜き矢印）により接続され、スイッチング・モジュールＩＳＭ１（３０）とスクランブラ／デスクランブラ処理モジュール２２との間はデータ・パケット用のパスｄｐ２２−ｉｎおよびｄｐ２２−ｏｕｔ（いずれも黒矢印）と、パラメータ・パケット用のパスｐｐ２２（白抜き矢印）とにより接続されている。図面の都合上、他のパスについては符号を付していないが、黒矢印はデータ・パケット用のパスであり、白抜き矢印のパスはパラメータ・パケット用のパスである。スイッチング・モジュールＩＳＭ１（３０）には他のスイッチング・モジュールＩＳＭ２（３１）がインタフェース（不図示）を介して接続されている。スイッチング・モジュールＩＳＭ２（３１）にはインターリーバ／デインターリーバ処理モジュール２４、マッピング／デマッピング処理モジュール２５が接続され、他のスイッチング・モジュールＩＳＭ３（３２）がインタフェース（不図示）を介して接続されている。スイッチング・モジュールＩＳＭ３（３２）にはシンボルコントロール／フレームコントロール処理モジュール２６、ＩＦＦＴ／ＦＦＴ処理モジュール２７が接続されている。図２においては、処理プラットフォーム２０は３台のスイッチング・モジュールＩＳＭ１（３０）、ＩＳＭ２（３１）およびＩＳＭ３（３２）と６台の処理モジュール２２等との組み合わせにより構成されているが、これは一例であって、処理プラットフォーム２０は任意個のスイッチング・モジュールＩＳＭ１（３０）等と任意個の処理モジュール２２等との組み合わせにより構成することができる。
【００３６】
スイッチング・モジュールＩＳＭ１（３０）は、変調系または復調系の処理内容に応じて設けられ、データ・パケットの入力元と次の処理を行う出力先とを示すルーティング・テーブル３６を用いて、当該入力元から入力されたデータ・パケットを当該出力先へ出力して変調系または復調系の処理を行わせることにより、変調系または復調系の処理の順序を制御することができる。スイッチング・モジュールＩＳＭ２（３１）およびスイッチング・モジュールＩＳＭ３（３２）も各々ルーティング・テーブル３７、３８を用いて同様に処理の順序を制御することができる。
【００３７】
ルーティング・テーブル３６等により示される入力元且つ出力先であり、上述の共通化したモジュールとして割当てられる処理モジュール２２等は、スイッチング・モジュールＩＳＭ１（３０）等側から送られたデータ・パケットに対し、当該データ・パケットにより示される変調系または復調系の処理を行って当該データ・パケットをスイッチング・モジュールＩＳＭ１（３０）等側へ送る。
【００３８】
図２に示されるように、スイッチング・モジュールＩＳＭ１（３０）にはデータ・パケットのバッファリングを行う複数の入力バッファ３３ｃおよび３３ｄと、複数の出力バッファ３３ａおよび３３ｂとが接続され、スイッチング・モジュールＩＳＭ２（３１）には複数の入力バッファ３４ｃおよび３３ｄと、複数の出力バッファ３４ａおよび３４ｂとが接続され、スイッチング・モジュールＩＳＭ３（３２）には複組の入力バッファ３５ｃおよび３５ｄと、複数の出力バッファ３５ａおよび３５ｂとが接続されている。入力バッファ３３ｄ等はルーティング・テーブル３６等により示される入力元からスイッチング・モジュールＩＳＭ１（３０）等側へ入力されるデータ・パケットをバッファリングし、出力バッファ３３ａ等はルーティング・テーブル３６等により示される出力先へスイッチング・モジュールＩＳＭ１（３０）等側から出力するデータ・パケットをバッファリングする。図２では入力バッファ３３ｄ等および出力バッファ３３ａ等は１ブロック（その容量は任意であるが、少なくとも１データ・パケット分の容量を有するものとする。）有している。しかし、これは一例であって入力バッファ３３ｄ等および出力バッファ３３ａ等は任意の数のブロックを有することができる。バッファが複数のブロックを有する場合、ＦＩＦＯ（First-In First-Out）によりデータ・パケットの制御を行なう。以下、入力バッファおよび出力バッファを共に参照する場合、「入出力バッファ」と呼ぶ。図２ではスイッチング・モジュールＩＳＭ１（３０）とスイッチング・モジュールＩＳＭ２（３１）との間には入出力バッファは示されていないが、これは図面の都合上省略したものであって、スイッチング・モジュールＩＳＭ間にも任意の数のブロックを有する入出力バッファを設けることができる。
【００３９】
処理プラットフォーム２０は、スイッチング・モジュールＩＳＭ１（３０）等と処理モジュール２２等とを各々対応する一組の入出力バッファ３３ｄ、３３ａ等を介することにより任意個組み合わせて構成することができる。この場合、少なくとも１台のスイッチング・モジュール、例えばＩＳＭ１（３０）が処理プラットフォーム２０の外部（ハードウェアＩ／Ｆ２１）と対応する入出力バッファ（不図示）を介して接続されている。処理プラットフォーム２０が複数台のスイッチング・モジュールＩＳＭ１（３０）等を有する場合、ルーティング・テーブル３６等は各スイッチング・モジュールＩＳＭ１（３０）等における変調系または復調系の処理の分担を示すものとして各スイッチング・モジュールＩＳＭ１（３０）毎に設けられている。
【００４０】
スイッチング・モジュールＩＳＭ１（３０）等は、処理プラットフォーム２０の外部（ハードウェアＩ／Ｆ１０）、処理モジュール２２等または他のスイッチング・モジュールＩＳＭ２（３１）から各々対応する入力バッファを介してデータ・パケットを入力する。次に、このデータ・パケットにより示される変調系または復調系の処理に応じたルーティング・テーブル３６等を選択し、当該ルーティング・テーブル３６等に基づいて出力先を求め、当該出力先に対応する出力バッファ３３ａ等を介してデータ・パケットを出力するルーティング処理を行う。図２では、スイッチング・モジュールＩＳＭ１（３０）等におけるルーティング処理は点線で示されている。
【００４１】
処理モジュール２２等は、スイッチング・モジュールＩＳＭ１（３０）等から対応する出力バッファ３３ａ等を介して送られたデータ・パケットを受取る。次に、このデータ・パケットより示される変調系または復調系の処理を当該データ・パケットに対して行う。その後、このデータ・パケットを先の対応する出力バッファ３３ａ等と一組となっている入力バッファ３３ｄ等を介してスイッチング・モジュールＩＳＭ１（３０）側へ送る。
【００４２】
他のスイッチング・モジュールＩＳＭ２（３１）等は、スイッチング・モジュールＩＳＭ１（３０）等から対応する出力バッファ（不図示）を介して送られたデータ・パケットを受取る。次に、このデータ・パケットにより示される変調系または復調系の処理に応じたスイッチング・モジュールＩＳＭ２（３１）用ルーティング・テーブル３７等を用いて、当該データ・パケットに対して上述のルーティング処理を行う。すなわち、スイッチング・モジュールＩＳＭ２（３１）もスイッチング・モジュールＩＳＭ１（３０）と同様に、処理モジュール２４等、またはスイッチング・モジュールＩＳＭ２（３１）にとっての他のスイッチング・モジュールＩＳＭ１（３０）もしくはＩＳＭ３(３２)から各々対応する入力バッファ（不図示）を介してデータ・パケットを入力する。次に、このデータ・パケットにより示される変調系または復調系の処理に応じたルーティング・テーブル３７等を選択し、当該ルーティング・テーブル３７等に基づいて出力先を求め、当該出力先に対応する出力バッファ３４ａ等を介してデータ・パケットを出力するルーティング処理を行う。その後、当該データ・パケットを先の対応する出力バッファ（不図示）と一組となっている入力バッファ（不図示）を介してスイッチング・モジュールＩＳＭ１（３０）側へ送る。
【００４３】
処理モジュール２２等は、入力されたデータ・パケットに応じた変調系または復調系の処理を示す当該処理モジュール２２等毎のパラメータ・テーブル（不図示）を有している。処理モジュール２２等は各パラメータ・テーブルを用いることにより入力されたデータ・パケットに応じた処理を行い、その結果のデータ・パケットを出力している。
【００４４】
各パラメータ・テーブルは固定した内容ではなく、任意の内容に初期設定し、後に動的に書換えることができる。プラットフォーム２０は外部（ハードウェアＩ／Ｆ２１）からパラメータ・パケット用のパスｐｐ１を介することにより、処理モジュール２２等の識別子と当該処理モジュール２２等のパラメータ・テーブルの内容とを含むパラメータ・パケットを入力することができる。プラットフォーム２０は入力されたパラメータ・パケットをパラメータ・パケット用のパスｐｐ１等を介して上記識別子により特定される処理モジュール２２等へ所定の条件に基づき伝達させることにより、パラメータ・テーブルの内容を動的に書換えることができる。プラットフォーム２０は外部（ハードウェアＩ／Ｆ２１）からデータ・パケット用のパスｄｐ１を介することによりパラメータ・パケットを入力し、当該パラメータ・パケットをデータ・パケット用のパスを介して上記識別子により特定される処理モジュール２２等へ所定の条件に基づき伝達させることもできる。
【００４５】
次に、処理プラットフォーム２０上でインプリメントされた各処理モジュール２２等について説明する。図３は、スクランブラ／デスクランブラ処理モジュール２２を示すブロック図である。図３で図２と同じ符号を付した箇所は同じ要素を示すため説明は省略する。図３に示されるように、スクランブラ／デスクランブラ処理モジュール２２はスイッチング・モジュールＩＳＭ１（３０）側からパラメータ・パケット用のパスｐｐ２２（白抜き矢印）を介してパラメータ・パケットを入力する。パラメータ・パケットには送信（変調）か受信（復調）かを示す内容が含まれており、パラメータ・パケット処理部２２ａが当該内容をパラメータ・テーブルに設定する。共通化された処理部である処理エンジンＣＯＭ２２は、パラメータ・パケット処理部２２ａから得られた送信（変調）か受信（復調）かを示す内容に基づき、データ・パケット用のパスｄｐ２２−ｉｎから入力したデータを、送信の場合はスクランブルし、受信の場合はデスクランブルして、データ・パケット用のパスｄｐ２２−ｏｕｔからスイッチング・モジュールＩＳＭ１（３０）側へ出力する。
【００４６】
処理エンジンＣＯＭ２２で行われるスクランブルは、データ・パケット用のパスｄｐ２２−ｉｎから入力したデータのビット列が例えばＸｊ（ｊ＝１〜１５）の場合、式１のような生成多項式Ｇ（Ｘ）を用いて行えばよい。式１で「＋」は排他的論理和である。
【００４７】
【数１】
【００４８】
式１以外の任意の生成多項式を用いることができることは勿論である。受信（復調）の場合、同じ処理によりデスクランブルしてデータを再現する。
【００４９】
図４は、畳み込み符号化／ビタビ復号化処理モジュール２３を示すブロック図である。図４で図２と同じ符号を付した箇所は同じ要素を示すため説明は省略する。図４において、ｄｐ２３-ｉｎはスイッチング・モジュールＩＳＭ１（３０）側からのデータ・パケット用のパスを示し、ｐｐ２３はスイッチング・モジュールＩＳＭ１（３０）側からのパラメータ・パケット用のパスを示し、ｄｐ２３-ｏｕｔはスイッチング・モジュールＩＳＭ１（３０）側へのデータ・パケット用のパスを示す。実施例１において述べたように、上記変調系のモジュール群における畳み込み符号化５２と上記復調系のモジュール群におけるビタビ復号化６２との間には、信号処理において特に対称性はないが、符号化処理および復号化処理の一部において作業用バッファ・レジスタを共用化している。このため、図４に示されるように、畳み込み符号化／ビタビ復号化２３内では、畳み込み符号化５２とビタビ復号化６２とが作業用バッファ・レジスタ２３ａを共用しつつ並列的に配置されている構成となっている。符号化処理および復号化処理の各処理は、作業用バッファ・レジスタ２３ａを適宜占有または一部利用等することで必要なバッファを得ることにより実行される。畳み込み符号化５２では、データ・パケット用のパスｄｐ２３−ｉｎから入力したデータのビット列が例えばＸｋ（ｋ＝１〜６）の場合、式２のような生成多項式Ｇ１（Ｘ）およびＧ２（Ｘ）を用いて畳み込み符号化を行えばよい。式２で「＋」は排他的論理和である。畳み込み符号化されたデータはデータ・パケット用のパスｄｐ２３−ｏｕｔからスイッチング・モジュールＩＳＭ１（３０）側へ出力する。
【００５０】
【数２】
【００５１】
式２以外の任意の生成多項式を用いることができることは勿論である。受信（復調）の場合、ビタビ復号化６２はデータ・パケット用のパスｄｐ２３−ｉｎから入力したデータにビタビアルゴリズムを用いて畳み込み符号を復号化し、データ・パケット用のパスｄｐ２３−ｏｕｔからスイッチング・モジュールＩＳＭ１（３０）側へ出力する。
【００５２】
図５は、インターリーバ／デインターリーバ処理モジュール２４を示すブロック図である。図５で図２と同じ符号を付した箇所は同じ要素を示すため説明は省略する。図５において、ｄｐ２４-ｉｎはスイッチング・モジュールＩＳＭ１（３０）側からのデータ・パケット用のパスを示し、ｐｐ２４はスイッチング・モジュールＩＳＭ１（３０）側からのパラメータ・パケット用のパスを示し、ｄｐ２４-ｏｕｔはスイッチング・モジュールＩＳＭ１（３０）側へのデータ・パケット用のパスを示す。実施例１において述べたように、上記変調系のモジュール群におけるインターリーバ５３と上記復調系のモジュール群におけるデインターリーバ６３との間には、信号処理において特に対称性はないが、インターリーブ処理およびデインターリーブ処理の一部において作業用バッファ・レジスタを共用化している。このため、図５に示されるように、インターリーバ／デインターリーバ２４内では、インターリーバ５３とデインターリーバ６３とが作業用バッファ・レジスタ２４ａを共用しつつ並列的に配置されている構成となっている。インターリーブ処理およびデインターリーブ処理の各処理は、作業用バッファ・レジスタ２４ａを適宜占有または一部利用等することで必要なバッファを得ることにより実行される。インターリーバ５３はデータ・パケット用のパスｄｐ２４−ｉｎから入力したデータをインターリーブして、データ・パケット用のパスｄｐ２４−ｏｕｔから出力する。インターリーブの深さは畳み込み符号化５２で行われる畳み込み符号化信号の拘束長程度が好適である。デインターリーバ６３はデータ・パケット用のパスｄｐ２４−ｉｎから入力したデータをデインターリーブして、データ・パケット用のパスｄｐ２４−ｏｕｔから出力する。
【００５３】
図６は、マッピング／デマッピング処理モジュール２５を示すブロック図である。図６で図２と同じ符号を付した箇所は同じ要素を示すため説明は省略する。図６において、ｐｐ２５はスイッチング・モジュールＩＳＭ１（３０）側からのパラメータ・パケット用のパスを示し、ｄｐ２５-ｉｎはスイッチング・モジュールＩＳＭ１（３０）側からのデータ・パケット用のパスを示し、ｄｐ２５-ｏｕｔはスイッチング・モジュールＩＳＭ１（３０）側へのデータ・パケット用のパスを示す。図６に示されるように、マッピング／デマッピング処理モジュール２５はスイッチング・モジュールＩＳＭ１（３０）側からパラメータ・パケット用のパスｐｐ２５を介してパラメータ・パケットを入力する。パラメータ・パケットには送信（変調）か受信（復調）かを示す内容が含まれており、パラメータ・パケット処理部２５ａが当該内容をパラメータ・テーブルに設定する。
【００５４】
送信（変調）の場合、入力処理部２５ｂはパラメータ・パケット処理部２５ａからの指示に基づき、データ・パケット用のパスｄｐ２５−ｉｎから入力したデータを共通化部分であるバッファＣＯＭ２５（入出力データのレート調整用バッファ）へ書き込む。出力処理部２５ｃはパラメータ・パケット処理部２５ａからの指示に基づき、バッファＣＯＭ２５のデータをマッピングしてデータ・パケット用のパスｄｐ２５−ｏｕｔから出力する。マッピングの変調方式としては、ＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭ等、所望の方式を用いることができる。例えば６４ＱＡＭであれば、入力信号を６ビットずつに区切り、複素平面に６４点でマッピングする。受信（復調）の場合、入力処理部２５ｂはパラメータ・パケット処理部２５ａからの指示に基づき、データ・パケット用のパスｄｐ２５−ｉｎから入力したデータを変調方式に応じてデマッピングしてから又はそのままバッファＣＯＭ２５へ書き込む。出力処理部２５ｃはパラメータ・パケット処理部２５ａからの指示に基づき、バッファＣＯＭ２５のデータを変調形式に応じてそのまま又はデマッピングしてデータ・パケット用のパスｄｐ２５−ｏｕｔから出力する。
【００５５】
図７は、シンボルコントロール／フレームコントロール処理モジュール２６を示すブロック図である。図７で図２と同じ符号を付した箇所は同じ要素を示すため説明は省略する。図７において、ｐｐ２６はスイッチング・モジュールＩＳＭ１（３０）側からのパラメータ・パケット用のパスを示し、ｄｐ２６-ｉｎはスイッチング・モジュールＩＳＭ１（３０）側からのデータ・パケット用のパスを示し、ｄｐ２６-ｏｕｔはスイッチング・モジュールＩＳＭ１（３０）側へのデータ・パケット用のパスを示す。図７に示されるように、シンボルコントロール／フレームコントロール処理モジュール２６はスイッチング・モジュールＩＳＭ１（３０）側からパラメータ・パケット用のパスｐｐ２６を介してパラメータ・パケットを入力する。パラメータ・パケットには送信（変調）か受信（復調）かを示す内容が含まれており、パラメータ・パケット処理部２６ａが当該内容をパラメータ・テーブルに設定する。
【００５６】
送信（変調）の場合、入力処理部２６ｂはパラメータ・パケット処理部２６ａからの指示に基づき、データ・パケット用のパスｄｐ２６−ｉｎから入力したデータを並べ替えながら共通化部分であるバッファＣＯＭ２６（作業用バッファ）へ書き込む。出力処理部２６ｃはパラメータ・パケット処理部２６ａからの指示に基づき、バッファＣＯＭ２６からデータ・パケットを読み出してデータ・パケット用のパスｄｐ２６−ｏｕｔからフレームとして出力する。１フレームは所望の数のシンボルで構成することができる。１シンボルはＯＦＤＭシンボルとガードインターバルとを合わせて構成される。受信（復調）の場合、入力処理部２６ｂはパラメータ・パケット処理部２６ａからの指示に基づき、データ・パケット用のパスｄｐ２６−ｉｎから入力したデータ・パケットを並べ替えながらバッファＣＯＭ２６へ書き込む。出力処理部２６ｃはパラメータ・パケット処理部２６ａからの指示に基づき、バッファＣＯＭ２６からデータを読み出してデータ・パケット用のパスｄｐ２６−ｏｕｔから出力する。
【００５７】
図８は、ＩＦＦＴ／ＦＦＴ処理モジュール２７を示すブロック図である。図８で図２と同じ符号を付した箇所は同じ要素を示すため説明は省略する。図８において、ｐｐ２７はスイッチング・モジュールＩＳＭ１（３０）側からのパラメータ・パケット用のパスを示し、ｄｐ２７-ｉｎはスイッチング・モジュールＩＳＭ１（３０）側からのデータ・パケット用のパスを示し、ｄｐ２７-ｏｕｔはスイッチング・モジュールＩＳＭ１（３０）側へのデータ・パケット用のパスを示す。図８において、符号２７ａはスイッチング・モジュールＩＳＭ１（３０）側との間のインタフェース、２７ｂはＦＦＴ処理エンジン部、ＣＯＭ２７は共通化部分のバッファ（入出力バッファおよび作業用バッファ）である。図８に示されるように、ＩＦＦＴ／ＦＦＴ処理モジュール２７はＦＦＴ処理エンジン部２７ｂのみで処理を行っており、ＩＦＦＴ処理エンジンに該当する処理部は別個に独立して設けられてはいない。
【００５８】
図９は、ＩＦＦＴ／ＦＦＴ処理モジュール２７におけるＩＦＦＴ処理を説明するためのブロック図である。図９で図８と同じ符号を付した箇所は同じ要素を示すため説明は省略する。図９に示されるように、データ・パケット用のパスｄｐ２７−ｉｎから入力されたデータの実部（Ｒｅａｌ）と虚部（Ｉｍａｇ）とは、インタフェース２７ａでスワップされた後、ＦＦＴ処理エンジン部２７ｂに入力される。すなわち、入力されたデータの実部（Ｒｅａｌ）がＦＦＴ処理エンジン部２７ｂへ虚部（Ｉｍａｇ）として入力され、入力されたデータの虚部（Ｉｍａｇ）がＦＦＴ処理エンジン部２７ｂへ実部（Ｒｅａｌ）として入力される。ＦＦＴ処理エンジン部２７ｂで通常のＦＦＴ処理が行われた後、図９に示されるように、ＦＦＴ処理エンジン部２７ｂから出力されたデータの実部（Ｒｅａｌ）と虚部（Ｉｍａｇ）とは、インタフェース２７ａで再度スワップされた後、データ・パケット用のパスｄｐ２７−ｏｕｔから出力される。すなわち、ＦＦＴ処理エンジン部２７ｂから出力されたデータの実部（Ｒｅａｌ）がデータ・パケット用のパスｄｐ２７−ｏｕｔ（Ｉｍａｇ）から虚部（Ｉｍａｇ）として出力され、ＦＦＴ処理エンジン部２７ｂから出力されたデータの虚部（Ｉｍａｇ）がデータ・パケット用のパスｄｐ２７−ｏｕｔ（Ｒｅａｌ）から実部（Ｒｅａｌ）として出力される。
【００５９】
次に、上述のようなインタフェース２７ａにおけるスワップ（入力時および出力時）によりＩＦＦＴ処理が可能であることについて説明する。ｇ［ｎ］のフーリエ変換をＧ［ｋ］、Ｇ［ｋ］の逆フーリエ変換をｇ［ｎ］とすると、ＦＦＴ処理は式３、ＩＦＦＴ処理は式４で与えられる。ここで、Σは、式３ではｎ＝０〜Ｎ−１、式４ではｋ＝０〜Ｎ−１とする（以下同様であるため添え字は省略する。）
【００６０】
【数３】
【００６１】
ここで、式３において、
【００６２】
【数４】
【００６３】
とすると、式３は式３’のようになる。
【００６４】
【数５】
【００６５】
式４において、
【００６６】
【数６】
【００６７】
とすると、式４は式４’のようになる。
【００６８】
【数７】
【００６９】
ここで、
【００７０】
【数８】
【００７１】
と仮定すると、式４’は式４’’のようになる。
【数９】
【００７２】
式４’’と式３’とを比較すると、ｅｘｐ内に−１がある部分のみが異なることになり、これは回転方向が逆になっていることを示す。回転方向を入れ替える操作は、極座標上で（ｘ、ｙ）、つまり実部と虚部とを入れ替えることにより実現することができる。式５でも、極座標上で回転方向を逆にしており、これも（ｘ、ｙ）、つまり実部と虚部とを入れ替えることにより実現することができる。従って、図９に示されるインタフェース２７ａ（データ入力時）で式５での入れ替え（スワップ）を行い、インタフェース２７ａ（データ出力時）で式４’’の入れ替え（スワップ）を行うことにより、ＩＦＦＴ処理を実現することができる。
【００７３】
以上より、本発明の実施例２によれば、実施例１における送受信システム１０を処理プラットフォーム２０上でインプリメントすることができる。処理プラットフォーム２０は、スイッチング・モジュールＩＳＭ１（３０）等とスクランブラ／デスクランブラ処理モジュール２２等から構成されている。スイッチング・モジュールＩＳＭ１（３０）は、変調系または復調系の処理内容に応じて設けられ、データ・パケットの入力元と次の処理を行う出力先とを示すルーティング・テーブル３６を用いて、当該入力元から入力されたデータ・パケットを当該出力先へ出力して変調系または復調系の処理を行わせることにより、変調系または復調系の処理の順序を制御することができる。この結果、実施例２においても実施例１と同様に、従来のＯＦＤＭ変調回路５０およびＯＦＤＭ復調回路６０と全く同じ機能を処理切替のためのオーバヘッド等を除き半分の処理モジュールにより実行可能であるため、回路規模を大幅に削減することができるＯＦＤＭ変復調方式を用いた送受信システム等を提供することができる。
【産業上の利用可能性】
【００７４】
本発明の活用例として、ＩＥＥＥ８０２．１１ａの無線ＬＡＮ方式への適用が挙げられる。
【図面の簡単な説明】
【００７５】
【図１】本発明の実施例１によるＯＦＤＭ変復調方式を用いた送受信システムを示す図である。
【図２】本発明の実施例２における処理プラットフォーム２０を示す図である。
【図３】スクランブラ／デスクランブラ処理モジュール２２を示すブロック図である。
【図４】畳み込み符号化／ビタビ復号化処理モジュール２３を示すブロック図である。
【図５】インターリーバ／デインターリーバ処理モジュール２４を示すブロック図である。
【図６】マッピング／デマッピング処理モジュール２５を示すブロック図である。
【図７】シンボルコントロール／フレームコントロール処理モジュール２６を示すブロック図である。
【図８】ＩＦＦＴ／ＦＦＴ処理モジュール２７を示すブロック図である。
【図９】ＩＦＦＴ／ＦＦＴ処理モジュール２７におけるＩＦＦＴ処理を説明するためのブロック図である。
【図１０】従来のＯＦＤＭ変調回路５０およびＯＦＤＭ復調回路６０を示す図である。
【符号の説明】
【００７６】
１０ 送受信システム、 １１ スクランブラ／デスクランブラ、 １２ 畳み込み符号化／ビタビ復号化、 １３ インターリーバ／デインターリーバ、 １４ マッピング／デマッピング、 １５ シンボルコントロール／フレームコントロール、 １６ ＩＦＦＴ／ＦＦＴ、 ２０ 処理プラットフォーム、 ２１ ハードウェアＩ／Ｆ、 ２２ スクランブラ／デスクランブラ処理モジュール、 ２２ａ、２５ａ、２６ａ パラメータ・パケット処理部２２ａ、 ２３ 畳み込み／ビタビ復号化処理モジュール、 ２４ インターリーバ／デインターリーバ処理モジュール、 ２５ マッピング／デマッピング処理モジュール、 ２５ｂ、２６ｂ 入力処理部、 ２５ｃ、２６ｃ 出力処理部、 ２６ シンボルコントロール／フレームコントロール処理モジュール、 ２７ ＩＦＦＴ／ＦＦＴ処理モジュール、 ２７ａ インタフェース、 ２７ｂ ＦＦＴ処理エンジン部、 ３０ スイッチング・モジュールＩＳＭ１、 ３１ スイッチング・モジュールＩＳＭ２、 ３２ スイッチング・モジュールＩＳＭ３、 ３３ａ、３３ｂ、３３ｃ、３３ｄ、３４ａ、３４ｂ、３４ｃ、３４ｄ、３５ａ、３５ｂ、３５ｃ、３５ｄ 入出力バッファ、 ３６、３７、３８ ルーティング・テーブル、 ５０ 従来のＯＦＤＭ変調回路、 ５１ スクランブラ、 ５２ 畳み込み符号化、 ５３ インターリーバ、 ５４ マッピング、 ５５ シンボルコントロール、 ５６ ＩＦＦＴ、 ６０ 従来のＯＦＤＭ復調回路、 ６１ デスクランブラ、 ６２ ビタビ復号化、 ６３ デインターリーバ、 ６４ デマッピング、 ６５ フレームコントロール、 ６６ ＦＦＴ。
【特許請求の範囲】
【請求項１】
直交周波数分割多重変復調方式を用いた送受信システムであって、変調系のモジュール群における所定のモジュールと復調系のモジュール群における所定のモジュールとを共通化したモジュールとすることを特徴とする送受信システム。
【請求項２】
請求項１記載の送受信システムにおいて、前記変調系のモジュール群における所定のモジュールは入力データをスクランブルするスクランブラ・モジュールであり、該スクランブラ・モジュールと共通化する前記復調系のモジュール群における所定のモジュールは入力データをデスクランブルするデスクランブラ・モジュールであることを特徴とする送受信システム。
【請求項３】
請求項１又は２記載の送受信システムにおいて、前記変調系のモジュール群における所定のモジュールは入力データを所定の多値変調方式の信号へマッピングするマッピング・モジュールであり、該マッピング・モジュールと共通化する前記復調系のモジュール群における所定のモジュールは入力信号を２値データへデマッピングするデマッピング・モジュールであることを特徴とする送受信システム。
【請求項４】
請求項１乃至３のいずれかに記載の送受信システムにおいて、前記変調系のモジュール群における所定のモジュールは入力信号にガードインターバルを挿入して１シンボルとし、所定数の該シンボルからフレームを構成するフレーム化を行うシンボル制御モジュールであり、該シンボル制御モジュールと共通化する前記復調系のモジュール群における所定のモジュールはフレーム化された入力信号からシンボルを取り出すフレーム制御モジュールであることを特徴とする送受信システム。
【請求項５】
請求項１乃至４のいずれかに記載の送受信システムにおいて、前記変調系のモジュール群における所定のモジュールは入力信号に逆高速フーリエ変換処理を行って時間軸上の信号へ変換する逆高速フーリエ変換モジュールであり、該逆高速フーリエ変換モジュールと共通化する前記復調系のモジュール群における所定のモジュールは入力信号に高速フーリエ変換処理を行って周波数軸上の信号へ変換する高速フーリエ変換モジュールであることを特徴とする送受信システム。
【請求項６】
請求項１乃至５のいずれかに記載の送受信システムにおいて、入力データを含むデータ・パケットにより示される処理を行う処理プラットフォームをさらに備え、該処理プラットフォームは、
変調系又は復調系の処理内容に応じて設けられ、データ・パケットの入力元と次の処理を行う出力先とを示すルーティング・テーブルを用いて、該入力元から入力されたデータ・パケットを該出力先へ出力して変調系又は復調系の処理を行わせることにより変調系又は復調系の処理の順序を制御するスイッチング・モジュールと、
ルーティング・テーブルの入力元且つ出力先であり、前記共通化したモジュールとして割当てられる処理モジュールであって、前記スイッチング・モジュール側から送られたデータ・パケットに対し、該データ・パケットにより示される変調系又は復調系の処理を行って該データ・パケットを該スイッチング・モジュール側へ送るものと、
前記スイッチング・モジュールに接続されデータ・パケットのバッファリングを行う複数組の入出力バッファであって、入力バッファはルーティング・テーブルの入力元から該スイッチング・モジュール側へ入力されるデータ・パケットをバッファリングし、出力バッファはルーティング・テーブルの出力先へ該スイッチング・モジュール側から出力するデータ・パケットをバッファリングするものとを有しており、
前記処理プラットフォームは、前記スイッチング・モジュールと前記処理モジュールとを各々一組の前記入出力バッファを介することにより任意個組み合わせて構成され、少なくとも１台のスイッチング・モジュールは該処理プラットフォームの外部と対応する入出力バッファを介して接続され、複数台のスイッチング・モジュールを有する場合、ルーティング・テーブルは各スイッチング・モジュールにおける変調系又は復調系の処理の分担を示すものとして各スイッチング・モジュール毎に設けられており、
前記スイッチング・モジュールは、前記処理プラットフォームの外部、前記処理モジュール又は他のスイッチング・モジュールから対応する入力バッファを介してデータ・パケットを入力し、該データ・パケットにより示される変調系又は復調系の処理に応じたルーティング・テーブルに基づく出力先へ対応する出力バッファを介して該データ・パケットを出力するルーティング処理を行い、
前記処理モジュールは、前記スイッチング・モジュールから対応する出力バッファを介して送られたデータ・パケットにより示される変調系又は復調系の処理を該データ・パケットに対して行い、該データ・パケットを該対応する出力バッファと一組の入力バッファを介して該スイッチング・モジュール側へ送り、
前記他のスイッチング・モジュールは、前記スイッチング・モジュールから対応する出力バッファを介して送られたデータ・パケットにより示される変調系又は復調系の処理に応じた他のスイッチング・モジュール用ルーティング・テーブルを用いて、該データ・パケットに対してルーティング処理を行い、該データ・パケットを該対応する出力バッファと一組の入力バッファを介して前記スイッチング・モジュール側へ送ることを特徴とする送受信システム。
【請求項７】
請求項６記載の送受信システムにおいて、前記処理モジュールは、入力されたデータ・パケットに応じた変調系又は復調系の処理を示す該処理モジュール毎のパラメータ・テーブルを用いて該データ・パケットを処理し出力することを特徴とする送受信システム。
【請求項８】
請求項７記載の送受信システムにおいて、前記処理プラットフォームの外部から入力された処理モジュールの識別子と該処理モジュールのパラメータ・テーブルの内容とを含むパラメータ・パケットを、該識別子により特定される処理モジュールへ所定の条件に基づき伝達させることにより、前記パラメータ・テーブルの内容を動的に書換えることを特徴とする送受信システム。
【請求項９】
直交周波数分割多重変復調方式を用いた送受信方法であって、変調系における所定の処理と復調系における所定の処理とを共通化した処理とすることを特徴とする送受信方法。
【請求項１０】
請求項９記載の送受信方法において、前記変調系における所定の処理は入力データをスクランブルするスクランブラ処理であり、該スクランブラ処理と共通化する前記復調系における所定の処理は入力データをデスクランブルするデスクランブラ処理であることを特徴とする送受信方法。
【請求項１１】
請求項９又は１０記載の送受信方法において、前記変調系における所定の処理は入力データを所定の多値変調方式の信号へマッピングするマッピング処理であり、該マッピング処理と共通化する前記復調系における所定の処理は入力信号を２値データへデマッピングするデマッピング処理であることを特徴とする送受信方法。
【請求項１２】
請求項９乃至１１のいずれかに記載の送受信方法において、前記変調系における所定の処理は入力信号にガードインターバルを挿入して１シンボルとし、所定数の該シンボルからフレームを構成するフレーム化を行うシンボル制御処理であり、該シンボル制御処理と共通化する前記復調系における所定の処理はフレーム化された入力信号からシンボルを取り出すフレーム制御処理であることを特徴とする送受信方法。
【請求項１３】
請求項９乃至１２のいずれかに記載の送受信方法において、前記変調系における所定の処理は入力信号に逆高速フーリエ変換処理を行って時間軸上の信号へ変換する逆高速フーリエ変換処理であり、該逆高速フーリエ変換処理と共通化する前記復調系における所定の処理は入力信号に高速フーリエ変換処理を行って周波数軸上の信号へ変換する高速フーリエ変換処理であることを特徴とする送受信方法。
【請求項１】
直交周波数分割多重変復調方式を用いた送受信システムであって、変調系のモジュール群における所定のモジュールと復調系のモジュール群における所定のモジュールとを共通化したモジュールとすることを特徴とする送受信システム。
【請求項２】
請求項１記載の送受信システムにおいて、前記変調系のモジュール群における所定のモジュールは入力データをスクランブルするスクランブラ・モジュールであり、該スクランブラ・モジュールと共通化する前記復調系のモジュール群における所定のモジュールは入力データをデスクランブルするデスクランブラ・モジュールであることを特徴とする送受信システム。
【請求項３】
請求項１又は２記載の送受信システムにおいて、前記変調系のモジュール群における所定のモジュールは入力データを所定の多値変調方式の信号へマッピングするマッピング・モジュールであり、該マッピング・モジュールと共通化する前記復調系のモジュール群における所定のモジュールは入力信号を２値データへデマッピングするデマッピング・モジュールであることを特徴とする送受信システム。
【請求項４】
請求項１乃至３のいずれかに記載の送受信システムにおいて、前記変調系のモジュール群における所定のモジュールは入力信号にガードインターバルを挿入して１シンボルとし、所定数の該シンボルからフレームを構成するフレーム化を行うシンボル制御モジュールであり、該シンボル制御モジュールと共通化する前記復調系のモジュール群における所定のモジュールはフレーム化された入力信号からシンボルを取り出すフレーム制御モジュールであることを特徴とする送受信システム。
【請求項５】
請求項１乃至４のいずれかに記載の送受信システムにおいて、前記変調系のモジュール群における所定のモジュールは入力信号に逆高速フーリエ変換処理を行って時間軸上の信号へ変換する逆高速フーリエ変換モジュールであり、該逆高速フーリエ変換モジュールと共通化する前記復調系のモジュール群における所定のモジュールは入力信号に高速フーリエ変換処理を行って周波数軸上の信号へ変換する高速フーリエ変換モジュールであることを特徴とする送受信システム。
【請求項６】
請求項１乃至５のいずれかに記載の送受信システムにおいて、入力データを含むデータ・パケットにより示される処理を行う処理プラットフォームをさらに備え、該処理プラットフォームは、
変調系又は復調系の処理内容に応じて設けられ、データ・パケットの入力元と次の処理を行う出力先とを示すルーティング・テーブルを用いて、該入力元から入力されたデータ・パケットを該出力先へ出力して変調系又は復調系の処理を行わせることにより変調系又は復調系の処理の順序を制御するスイッチング・モジュールと、
ルーティング・テーブルの入力元且つ出力先であり、前記共通化したモジュールとして割当てられる処理モジュールであって、前記スイッチング・モジュール側から送られたデータ・パケットに対し、該データ・パケットにより示される変調系又は復調系の処理を行って該データ・パケットを該スイッチング・モジュール側へ送るものと、
前記スイッチング・モジュールに接続されデータ・パケットのバッファリングを行う複数組の入出力バッファであって、入力バッファはルーティング・テーブルの入力元から該スイッチング・モジュール側へ入力されるデータ・パケットをバッファリングし、出力バッファはルーティング・テーブルの出力先へ該スイッチング・モジュール側から出力するデータ・パケットをバッファリングするものとを有しており、
前記処理プラットフォームは、前記スイッチング・モジュールと前記処理モジュールとを各々一組の前記入出力バッファを介することにより任意個組み合わせて構成され、少なくとも１台のスイッチング・モジュールは該処理プラットフォームの外部と対応する入出力バッファを介して接続され、複数台のスイッチング・モジュールを有する場合、ルーティング・テーブルは各スイッチング・モジュールにおける変調系又は復調系の処理の分担を示すものとして各スイッチング・モジュール毎に設けられており、
前記スイッチング・モジュールは、前記処理プラットフォームの外部、前記処理モジュール又は他のスイッチング・モジュールから対応する入力バッファを介してデータ・パケットを入力し、該データ・パケットにより示される変調系又は復調系の処理に応じたルーティング・テーブルに基づく出力先へ対応する出力バッファを介して該データ・パケットを出力するルーティング処理を行い、
前記処理モジュールは、前記スイッチング・モジュールから対応する出力バッファを介して送られたデータ・パケットにより示される変調系又は復調系の処理を該データ・パケットに対して行い、該データ・パケットを該対応する出力バッファと一組の入力バッファを介して該スイッチング・モジュール側へ送り、
前記他のスイッチング・モジュールは、前記スイッチング・モジュールから対応する出力バッファを介して送られたデータ・パケットにより示される変調系又は復調系の処理に応じた他のスイッチング・モジュール用ルーティング・テーブルを用いて、該データ・パケットに対してルーティング処理を行い、該データ・パケットを該対応する出力バッファと一組の入力バッファを介して前記スイッチング・モジュール側へ送ることを特徴とする送受信システム。
【請求項７】
請求項６記載の送受信システムにおいて、前記処理モジュールは、入力されたデータ・パケットに応じた変調系又は復調系の処理を示す該処理モジュール毎のパラメータ・テーブルを用いて該データ・パケットを処理し出力することを特徴とする送受信システム。
【請求項８】
請求項７記載の送受信システムにおいて、前記処理プラットフォームの外部から入力された処理モジュールの識別子と該処理モジュールのパラメータ・テーブルの内容とを含むパラメータ・パケットを、該識別子により特定される処理モジュールへ所定の条件に基づき伝達させることにより、前記パラメータ・テーブルの内容を動的に書換えることを特徴とする送受信システム。
【請求項９】
直交周波数分割多重変復調方式を用いた送受信方法であって、変調系における所定の処理と復調系における所定の処理とを共通化した処理とすることを特徴とする送受信方法。
【請求項１０】
請求項９記載の送受信方法において、前記変調系における所定の処理は入力データをスクランブルするスクランブラ処理であり、該スクランブラ処理と共通化する前記復調系における所定の処理は入力データをデスクランブルするデスクランブラ処理であることを特徴とする送受信方法。
【請求項１１】
請求項９又は１０記載の送受信方法において、前記変調系における所定の処理は入力データを所定の多値変調方式の信号へマッピングするマッピング処理であり、該マッピング処理と共通化する前記復調系における所定の処理は入力信号を２値データへデマッピングするデマッピング処理であることを特徴とする送受信方法。
【請求項１２】
請求項９乃至１１のいずれかに記載の送受信方法において、前記変調系における所定の処理は入力信号にガードインターバルを挿入して１シンボルとし、所定数の該シンボルからフレームを構成するフレーム化を行うシンボル制御処理であり、該シンボル制御処理と共通化する前記復調系における所定の処理はフレーム化された入力信号からシンボルを取り出すフレーム制御処理であることを特徴とする送受信方法。
【請求項１３】
請求項９乃至１２のいずれかに記載の送受信方法において、前記変調系における所定の処理は入力信号に逆高速フーリエ変換処理を行って時間軸上の信号へ変換する逆高速フーリエ変換処理であり、該逆高速フーリエ変換処理と共通化する前記復調系における所定の処理は入力信号に高速フーリエ変換処理を行って周波数軸上の信号へ変換する高速フーリエ変換処理であることを特徴とする送受信方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００７−８８７７９（Ｐ２００７−８８７７９Ａ）
【公開日】平成１９年４月５日（２００７．４．５）
【国際特許分類】
【出願番号】特願２００５−２７４５５４（Ｐ２００５−２７４５５４）
【出願日】平成１７年９月２１日（２００５．９．２１）
【出願人】（５０２０８７４６０）株式会社トヨタＩＴ開発センター (232)
【Ｆターム（参考）】
【公開日】平成１９年４月５日（２００７．４．５）
【国際特許分類】
【出願日】平成１７年９月２１日（２００５．９．２１）
【出願人】（５０２０８７４６０）株式会社トヨタＩＴ開発センター (232)
【Ｆターム（参考）】
[ Back to top ]