送電制御装置、送電装置、電子機器及び無接点電力伝送システム
【課題】負荷変動の検出精度を向上できる送電制御装置、送電装置、電子機器の提供。
【解決手段】無接点電力伝送システムの送電装置に設けられる送電制御装置は、1次コイルの誘起電圧信号の振幅情報を検出する振幅検出回路と、送電装置を制御する制御回路を含む。振幅検出回路は、1次コイルの誘起電圧信号のピーク電圧を保持ノードに保持することで、振幅情報であるピーク電圧を検出する。制御回路は、受電装置が負荷変調を行う場合に、負荷変調での負荷の切り替えタイミングt47を特定し、特定された切り替えタイミングt47を含むリセット期間TR3において、保持ノードの電荷を低電位側電源に放電するリセット制御を行う。
【解決手段】無接点電力伝送システムの送電装置に設けられる送電制御装置は、1次コイルの誘起電圧信号の振幅情報を検出する振幅検出回路と、送電装置を制御する制御回路を含む。振幅検出回路は、1次コイルの誘起電圧信号のピーク電圧を保持ノードに保持することで、振幅情報であるピーク電圧を検出する。制御回路は、受電装置が負荷変調を行う場合に、負荷変調での負荷の切り替えタイミングt47を特定し、特定された切り替えタイミングt47を含むリセット期間TR3において、保持ノードの電荷を低電位側電源に放電するリセット制御を行う。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、送電制御装置、送電装置、電子機器及び無接点電力伝送システムに関する。
【背景技術】
【0002】
近年、電磁誘導を利用し、金属部分の接点がなくても電力伝送を可能にする無接点電力伝送(非接触電力伝送)が脚光を浴びている、この無接点電力伝送の適用例として、携帯電話機や家庭用機器(例えば電話機の子機)の充電などが提案されている。
【0003】
無接点電力伝送の従来技術として特許文献1がある。この特許文献1では、受電装置(2次側)から送電装置(1次側)へのデータ送信を、いわゆる負荷変調により実現している。そして送電装置は、1次コイルの誘起電圧信号のピーク電圧としきい値電圧とをコンパレータ等により検出することで、受電装置からの送信データが「0」なのか「1」なのかを判断する。
【0004】
しかしながら、この従来技術では、受電側の負荷変調との同期が難しく、ピーク電圧の保持ノードのリセットタイミングの制御が難しいため、負荷変動の検出精度の向上が不十分であるという課題があった。
【特許文献1】特開2006−60909号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、負荷変動の検出精度を向上できる送電制御装置、送電装置、電子機器及び無接点電力伝送システムを提供することにある。
【課題を解決するための手段】
【0006】
本発明は、1次コイルと2次コイルを電磁的に結合させて送電装置から受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムの前記送電装置に設けられる送電制御装置であって、前記1次コイルの誘起電圧信号の振幅情報を検出する振幅検出回路と、前記送電装置を制御する制御回路を含み、前記振幅検出回路は、前記1次コイルの誘起電圧信号のピーク電圧を保持ノードに保持することで、前記振幅情報であるピーク電圧を検出し、前記制御回路は、前記受電装置が負荷変調を行う場合に、前記負荷変調での負荷の切り替えタイミングを特定し、特定された切り替えタイミングを含むリセット期間において、前記保持ノードの電荷を低電位側電源に放電するリセット制御を行う送電制御装置に関係する。
【0007】
本発明では、誘起電圧信号のピーク電圧を保持ノードに保持することで、誘起電圧信号の振幅情報が検出される。そして受電装置の負荷変調での負荷の切り替えタイミングが特定され、この切り替えタイミングがその期間内に含まれるリセット期間において、保持ノードの電荷が低電位側電源に放電されて、保持ノードのリセットが行われる。このようにすれば、保持ノードの電圧は、リセットにより安定した電圧に設定された後に、受電装置側の負荷に応じて変化するようになるため、受電装置側の負荷の変動を精度良く検出できる。また受電側の負荷の切り替えタイミングにおいては、保持ノードがリセット状態になることが保証されるため、安定した電圧から保持ノードが充電されるようになり、検出動作の安定化を図れる。
【0008】
また本発明では、前記制御回路は、ピーク電圧が所与の電圧を超えたタイミングから所与の期間経過したタイミングを、前記負荷変調での負荷の切り替えタイミングとして特定し、特定された切り替えタイミングを含むリセット期間において、前記保持ノードの電荷を放電するリセット制御を行ってもよい。
【0009】
このようにすれば、ピーク電圧が所与の電圧を超えたタイミングに基づいて、負荷の切り替えタイミングを特定できる。従って、例えば送電装置と受電装置がクロック同期している場合に、簡素なシーケンスで負荷の切り替えタイミングを特定することが可能になり、制御を簡素化できる。
【0010】
また本発明では、前記振幅検出回路は、前記1次コイルの誘起電圧信号が、その第1の入力端子に入力され、その出力端子が前記保持ノードに接続される第1のオペアンプと、前記保持ノードと低電位側電源との間に設けられる保持コンデンサと、前記保持ノードと低電位側電源との間に設けられ、前記リセット期間においてオンになるリセット用のN型トランジスタと、その第1の入力端子に前記保持ノードが接続され、その出力端子がその第2の入力端子に接続される第2のオペアンプを含んでもよい。
【0011】
このような接続構成の第1、第2のオペアンプや保持コンデンサを設ければ、誘起電圧信号のピーク電圧を精度良く検出できる。
【0012】
また本発明では、前記第1のオペアンプは、差動部と出力部を含み、前記出力部は、そのソースに高電位側電源が供給され、そのゲート及びドレインが前記差動部の出力ノードに接続される第1のP型トランジスタと、そのソースに高電位側電源が供給され、そのゲートが前記差動部の出力ノードに接続され、そのドレインが前記保持ノードに接続される第2のP型トランジスタを含み、前記第2のP型トランジスタは、半波整流された前記誘起電圧信号のパルス発生期間においてオンになって、前記保持ノードの前記保持コンデンサを充電し、前記誘起電圧信号のパルス非発生期間においてオフになってもよい。
【0013】
このような接続構成の第1、第2のP型トランジスタを第1のオペアンプの出力部に設ければ、ダイオード等を用いなくても、保持ノードの電荷が第1のオペアンプを介して低電位側電源に放電してしまう事態を防止できる。
【0014】
また本発明では、前記差動部は、そのゲートに前記誘起電圧信号が入力される第1のN型トランジスタと、前記差動部の出力ノードと前記第1のN型トランジスタとの間に設けられた第2のN型トランジスタを含み、前記第1のオペアンプは、前記第2のN型トランジスタのゲートのバイアス設定を行うバイアス設定回路を含み、前記バイアス設定回路は、前記パルス発生期間では、前記第2のN型トランジスタのゲート電圧を上昇させてオンにするバイアス設定を行うことで、前記差動部の出力ノードの電圧を下降させて前記第1及び第2のP型トランジスタをオンにし、前記パルス非発生期間では、前記第2のN型トランジスタのゲート電圧を下降させてオフにするバイアス設定を行うことで、前記差動部の出力ノードの電圧を上昇させて前記第1及び第2のP型トランジスタをオフにしてもよい。
【0015】
このようにすれば、半波整流のパルス発生期間においては、第2のP型トランジスタを介して保持ノードに効率良く電荷を蓄積できる。一方、パルス非発生期間においては、第1、第2のP型トランジスタをオフにすることで、保持ノードに不要な電荷が蓄積されてピーク電圧が不正確な電圧になってしまう事態を防止できる。
【0016】
また本発明では、前記第2のオペアンプは、前記リセット期間において前記保持ノードが低電位側電源の電圧に設定された場合にも動作するレール・ツー・レール型のオペアンプであってもよい。
【0017】
このようにすれば、第2のオペアンプが幅広い入出力振幅範囲で正常に動作するようになり、正確なピーク電圧を検出して後段の回路に伝達できる。
【0018】
また本発明では、検出されたピーク電圧のA/D変換を行うA/D変換回路を含み、前記A/D変換回路は、前記リセット期間から所与の期間経過した変換タイミングで、ピーク電圧のA/D変換を行って、基準しきい値電圧のデジタルデータを求め、前記制御回路は、前記基準しきい値電圧のデジタルデータを用いて、前記受電装置が負荷変調により送信したデータの検出、着脱検出、及び異物検出の少なくとも1つを行ってもよい。
【0019】
このようにすれば、素子バラツキ等があった場合に、その変動に応じて、基準しきい値電圧も変化するようになるため、適正な検出処理を実現できる。また保持ノードの電圧がリセットされてピーク電圧が安定した後にA/D変換を行うことができるため、基準しきい値電圧の検出精度を高めることができる。
【0020】
また本発明では、前記制御回路は、ピーク電圧が仮規定電圧を超えたタイミングから、カウンタを用いてカウント処理を開始し、前記カウンタのカウント値に基づき設定された前記変換タイミングで前記A/D変換を行うように、前記A/D変換回路を制御してもよい。
【0021】
このようにすれば、A/D変換を行うタイミングを、カウンタに基づいてデジタル的に正確に計測できるため、更に安定した検出動作を実現できる。
【0022】
また本発明では、前記仮規定電圧は、前記受電装置が有する負荷変調部の負荷が無負荷である場合の検出電圧と有負荷である場合の検出電圧との間の電圧であってもよい。
【0023】
また本発明では、前記制御回路は、前記基準しきい値電圧に対してデータ検出用、異物検出用又は着脱検出用のパラメータ電圧を減算又は加算することで得られたデータ検出用、異物検出用又は着脱検出用のしきい値電圧に基づいて、データ検出、異物検出、及び着脱検出の少なくとも1つを行ってもよい。
【0024】
このようにすれば、パラメータ電圧の設定を変えることで、データ検出用、異物検出用又は着脱検出用のしきい値電圧を個別に設定して、最適なしきい値電圧を得ることができる。そして素子バラツキ等に応じて変化する基準しきい値電圧に応じて、データ検出用、異物検出用又は着脱検出用のしきい値電圧を自動補正できる。
【0025】
また本発明では、前記制御回路は、前記誘起電圧信号のピーク電圧が所与の電圧を超えるのを待つ待機期間において、所与のタイミング毎に周期的に、前記保持ノードの電荷を放電するリセット制御を行ってもよい。
【0026】
このようにすれば、待機期間に設定されたリセット期間において、リーク電流等により蓄積された電荷が定期的に低電位側電源側に放電されるようになり、安定した検出動作を実現できる。
【0027】
また本発明は、上記のいずれかに記載の送電制御装置と、交流電圧を生成して前記1次コイルに供給する送電部とを含む送電装置に関係する。
【0028】
また本発明は、上記に記載の送電装置を含む電子機器に関係する。
【0029】
また本発明は、送電装置と受電装置を含み、1次コイルと2次コイルを電磁的に結合させて前記送電装置から前記受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムであって、前記受電装置は、前記2次コイルの誘起電圧を直流電圧に変換する受電部と、前記受電装置から前記送電装置にデータを送信する場合に、送信データに応じて負荷を可変に変化させる負荷変調部を含み、前記送電装置は、前記1次コイルの誘起電圧信号の振幅情報を検出する振幅検出回路と、前記送電装置を制御する制御回路を含み、前記振幅検出回路は、前記1次コイルの誘起電圧信号のピーク電圧を保持ノードに保持することで、前記振幅情報であるピーク電圧を検出し、前記制御回路は、前記受電装置が負荷変調によりデータを送信する場合に、前記負荷変調での負荷の切り替えタイミングを特定し、特定された切り替えタイミングを含むリセット期間において、前記保持ノードの電荷を低電位側電源に放電するリセット制御を行う無接点電力伝送システムに関係する。
【発明を実施するための最良の形態】
【0030】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【0031】
1.電子機器
図1(A)に本実施形態の無接点電力伝送手法が適用される電子機器の例を示す。電子機器の1つである充電器500(クレードル)は送電装置10を有する。また電子機器の1つである携帯電話機510は受電装置40を有する。また携帯電話機510は、LCDなどの表示部512、ボタン等で構成される操作部514、マイク516(音入力部)、スピーカ518(音出力部)、アンテナ520を有する。
【0032】
充電器500にはACアダプタ502を介して電力が供給され、この電力が、無接点電力伝送により送電装置10から受電装置40に送電される。これにより、携帯電話機510のバッテリを充電したり、携帯電話機510内のデバイスを動作させることができる。
【0033】
なお本実施形態が適用される電子機器は携帯電話機510に限定されない。例えば腕時計、コードレス電話器、シェーバー、電動歯ブラシ、リストコンピュータ、ハンディターミナル、携帯情報端末、或いは電動自転車などの種々の電子機器に適用できる。
【0034】
図1(B)に模式的に示すように、送電装置10から受電装置40への電力伝送は、送電装置10側に設けられた1次コイルL1(送電コイル)と、受電装置40側に設けられた2次コイルL2(受電コイル)を電磁的に結合させて電力伝送トランスを形成することで実現される。これにより非接触での電力伝送が可能になる。
【0035】
2.送電装置、受電装置
図2に本実施形態の送電装置10、送電制御装置20、受電装置40、受電制御装置50の構成例を示す。図1(A)の充電器500などの送電側の電子機器は、少なくとも図2の送電装置10を含む。また携帯電話機510などの受電側の電子機器は、少なくとも受電装置40と負荷90(本負荷)を含む。そして図2の構成により、1次コイルL1と2次コイルL2を電磁的に結合させて送電装置10から受電装置40に対して電力を伝送し、受電装置40の電圧出力ノードNB7から負荷90に対して電力(電圧VOUT)を供給する無接点電力伝送(非接触電力伝送)システムが実現される。
【0036】
送電装置10(送電モジュール、1次モジュール)は、1次コイルL1、送電部12、電圧検出回路14、表示部16、送電制御装置20を含むことができる。なお送電装置10や送電制御装置20は図2の構成に限定されず、その構成要素の一部(例えば表示部、電圧検出回路)を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。
【0037】
送電部12は、電力伝送時には所定周波数の交流電圧を生成し、データ転送時にはデータに応じて周波数が異なる交流電圧を生成して、1次コイルL1に供給する。具体的には図3(A)に示すように、例えばデータ「1」を受電装置40に対して送信する場合には、周波数f1の交流電圧を生成し、データ「0」を送信する場合には、周波数f2の交流電圧を生成する。この送電部12は、1次コイルL1の一端を駆動する第1の送電ドライバと、1次コイルL1の他端を駆動する第2の送電ドライバと、1次コイルL1と共に共振回路を構成する少なくとも1つのコンデンサを含むことができる。
【0038】
そして送電部12が含む第1、第2の送電ドライバの各々は、例えばパワーMOSトランジスタにより構成されるインバータ回路(バッファ回路)であり、送電制御装置20のドライバ制御回路26により制御される。
【0039】
1次コイルL1(送電側コイル)は、2次コイルL2(受電側コイル)と電磁結合して電力伝送用トランスを形成する。例えば電力伝送が必要なときには、図1(A)、図1(B)に示すように、充電器500の上に携帯電話機510を置き、1次コイルL1の磁束が2次コイルL2を通るような状態にする。一方、電力伝送が不要なときには、充電器500と携帯電話機510を物理的に離して、1次コイルL1の磁束が2次コイルL2を通らないような状態にする。
【0040】
電圧検出回路14は1次コイルL1の誘起電圧を検出する回路であり、例えば抵抗RA1、RA2や、RA1とRA2の接続ノードNA3とGND(広義には低電位側電源)との間に設けられるダイオードDA1を含む。
【0041】
この電圧検出回路14は、1次コイルL1のコイル端電圧信号の半波整流回路として機能する。そして、1次コイルL1のコイル端電圧を抵抗RA1、RA2で分圧することで得られた信号PHIN(誘起電圧信号、半波整流信号)が、送電制御装置20の振幅検出回路28(波形検出回路)に入力される。即ち抵抗RA1、RA2は電圧分割回路(抵抗分割回路)を構成し、その電圧分割ノードNA3から信号PHINが出力される。
【0042】
表示部16は、無接点電力伝送システムの各種状態(電力伝送中、ID認証等)を、色や画像などを用いて表示するものであり、例えばLEDやLCDなどにより実現される。
【0043】
送電制御装置20は、送電装置10の各種制御を行う装置であり、集積回路装置(IC)などにより実現できる。この送電制御装置20は、制御回路22(送電側)、発振回路24、ドライバ制御回路26、振幅検出回路28を含むことができる。
【0044】
制御回路22(制御部)は送電装置10や送電制御装置20の制御を行うものであり、例えばゲートアレイやマイクロコンピュータなどにより実現できる。具体的には制御回路22は、電力伝送、負荷検出、周波数変調、異物検出、或いは着脱検出などに必要な各種のシーケンス制御や判定処理を行う。
【0045】
発振回路24は例えば水晶発振回路により構成され、1次側のクロックを生成する。ドライバ制御回路26は、発振回路24で生成されたクロックや制御回路22からの周波数設定信号などに基づいて、所望の周波数の制御信号を生成し、送電部12の第1、第2の送電ドライバに出力して、第1、第2の送電ドライバを制御する。
【0046】
振幅検出回路28は、1次コイルL1の一端の誘起電圧に相当する誘起電圧信号PHINの振幅情報(ピーク電圧、振幅電圧、実効電圧)を検出する。具体的には、1次コイルL1の誘起電圧信号PHINのピーク電圧を保持ノードに保持することで、振幅情報であるピーク電圧を検出する。これにより、負荷変動の検出が可能になり、データ(負荷)検出、異物(金属)検出、着脱(取り外し)検出などが可能になる。
【0047】
例えば受電装置40の負荷変調部46が、送電装置10に対してデータを送信するための負荷変調を行うと、1次コイルL1の誘起電圧の信号波形が図3(B)のように変化する。具体的には、データ「0」を送信するために負荷変調部46が負荷を低くすると、信号波形の振幅(ピーク電圧)が小さくなり、データ「1」を送信するために負荷を高くすると、信号波形の振幅(ピーク電圧)が大きくなる。従って、振幅検出回路28は、誘起電圧の信号波形のピークホールド処理などを行って、ピーク電圧がしきい値電圧を超えたか否かを判断することで、受電装置40からのデータが「0」なのか「1」なのかを判断できる。
【0048】
そして制御回路22は、受電装置40が負荷変調を行う場合に、負荷変調での負荷の切り替えタイミングを特定する。そして特定された切り替えタイミングを含むリセット期間(切り替えタイミングを含む前後の期間)において、保持ノードの電荷をVSS側(広義には低電位側電源)に放電するリセット制御を行う。例えば制御回路22は、切り替えタイミングの時にアクティブ(例えばHレベル)になるリセット信号を出力して、リセット制御を行う。
【0049】
更に具体的には制御回路22は、ピーク電圧が所与の電圧(基準しきい値電圧、仮規定電圧)を超えたタイミングから所与の期間経過したタイミングを、負荷変調での負荷の切り替えタイミングとして特定する。そして特定された切り替えタイミングを含むリセット期間において、リセット制御を行い、ピーク保持ノードの電圧をGNDの電圧レベル(0V)に設定する。
【0050】
受電装置40(受電モジュール、2次モジュール)は、2次コイルL2、受電部42、負荷変調部46、給電制御部48、受電制御装置50を含むことができる。なお受電装置40や受電制御装置50は図2の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。
【0051】
受電部42は、2次コイルL2の交流の誘起電圧を直流電圧に変換する。この変換は受電部42が有する整流回路43により行われる。この整流回路43は、ダイオードDB1〜DB4を含む。ダイオードDB1は、2次コイルL2の一端のノードNB1と直流電圧VDCの生成ノードNB3との間に設けられ、DB2は、ノードNB3と2次コイルL2の他端のノードNB2との間に設けられ、DB3は、ノードNB2とVSSのノードNB4との間に設けられ、DB4は、ノードNB4とNB1との間に設けられる。
【0052】
受電部42の抵抗RB1、RB2はノードNB1とNB4との間に設けられる。そしてノードNB1、NB4間の電圧を抵抗RB1、RB2により分圧することで得られた信号CCMPIが、受電制御装置50の周波数検出回路60に入力される。
【0053】
受電部42のコンデンサCB1及び抵抗RB4、RB5は、直流電圧VDCのノードNB3とVSSのノードNB4との間に設けられる。そしてノードNB3、NB4間の電圧を抵抗RB4、RB5により分圧することで得られた信号ADINが、受電制御装置50の位置検出回路56に入力される。
【0054】
負荷変調部46は負荷変調処理を行う。具体的には受電装置40から送電装置10に所望のデータを送信する場合に、送信データに応じて負荷変調部46(2次側)での負荷を可変に変化させて、図3(B)に示すように1次コイルL1の誘起電圧の信号波形を変化させる。このために負荷変調部46は、ノードNB3、NB4の間に直列に設けられた抵抗RB3、トランジスタTB3(N型のCMOSトランジスタ)を含む。このトランジスタTB3は受電制御装置50の制御回路52からの信号P3Qによりオン・オフ制御される。そしてトランジスタTB3をオン・オフ制御して負荷変調を行う際には、給電制御部48のトランジスタTB1、TB2はオフにされ、負荷90が受電装置40に電気的に接続されない状態になる。
【0055】
例えば図3(B)のように、データ「0」を送信するために2次側を低負荷(インピーダンス大)にする場合には、信号P3QがLレベルになってトランジスタTB3がオフになる。これにより負荷変調部46の負荷はほぼ無限大(無負荷)になる。一方、データ「1」を送信するために2次側を高負荷(インピーダンス小)にする場合には、信号P3QがHレベルになってトランジスタTB3がオンになる。これにより負荷変調部46の負荷は、抵抗RB3(高負荷)になる。
【0056】
給電制御部48は負荷90への電力の給電を制御する。レギュレータ49は、整流回路43での変換で得られた直流電圧VDCの電圧レベルを調整して、電源電圧VD5(例えば5V)を生成する。受電制御装置50は、例えばこの電源電圧VD5が供給されて動作する。
【0057】
トランジスタTB2(P型のCMOSトランジスタ)は、受電制御装置50の制御回路52からの信号P1Qにより制御される。具体的にはトランジスタTB2は、ID認証が完了(確立)して通常の電力伝送を行う場合にはオンになり、負荷変調の場合等にはオフになる。
【0058】
トランジスタTB1(P型のCMOSトランジスタ)は、出力保証回路54からの信号P4Qにより制御される。具体的には、ID認証が完了して通常の電力伝送を行う場合にはオンになる。一方、ACアダプタの接続が検出されたり、電源電圧VD5が受電制御装置50(制御回路52)の動作下限電圧よりも小さい場合等に、オフになる。
【0059】
受電制御装置50は、受電装置40の各種制御を行う装置であり、集積回路装置(IC)などにより実現できる。この受電制御装置50は、2次コイルL2の誘起電圧から生成される電源電圧VD5により動作することができる。また受電制御装置50は、制御回路52(受電側)、出力保証回路54、位置検出回路56、発振回路58、周波数検出回路60、満充電検出回路62を含むことができる。
【0060】
制御回路52(制御部)は受電装置40や受電制御装置50の制御を行うものであり、例えばゲートアレイやマイクロコンピュータなどにより実現できる。具体的には制御回路52は、ID認証、位置検出、周波数検出、負荷変調、或いは満充電検出などに必要な各種のシーケンス制御や判定処理を行う。
【0061】
出力保証回路54は、低電圧時(0V時)の受電装置40の出力を保証する回路であり、電圧出力ノードNB7から受電装置40側への電流の逆流を防止する。
【0062】
位置検出回路56は、2次コイルL2の誘起電圧の波形に相当する信号ADINの波形を監視して、1次コイルL1と2次コイルL2の位置関係が適正であるかを判断する。具体的には信号ADINをコンパレータで2値に変換して、位置関係が適正であるか否かを判断する。
【0063】
発振回路58は、例えばCR発振回路により構成され、2次側のクロックを生成する。周波数検出回路60は、信号CCMPIの周波数(f1、f2)を検出して、図3(A)に示すように、送電装置10からの送信データが「1」なのか「0」なのかを判断する。
【0064】
満充電検出回路62(充電検出回路)は、負荷90のバッテリ94(2次電池)が、満充電状態(充電状態)になったか否かを検出する回路である。
【0065】
負荷90は、バッテリ94の充電制御等を行う充電制御装置92を含む。この充電制御装置92(充電制御IC)は集積回路装置などにより実現できる。なお、スマートバッテリのように、バッテリ94自体に充電制御装置92の機能を持たせてもよい。
【0066】
次に、送電側と受電側の動作の概要について図4のフローチャートを用いて説明する。送電側は、電源投入されてパワーオンすると(ステップS1)、位置検出用の一時的な電力伝送を行う(ステップS2)。この電力伝送により、受電側の電源電圧が立ち上がり、受電制御装置50のリセットが解除される(ステップS11)。すると受電側は、信号P1QをHレベルに設定し、信号P4Qをハイインピーダンス状態に設定する(ステップS12)。これによりトランジスタTB2、TB1が共にオフになり、負荷90との間の電気的な接続が遮断される。
【0067】
次に、受電側は、位置検出回路56を用いて、1次コイルL1と2次コイルL2の位置関係が適正か否かを判断する(ステップS13)。そして位置関係が適正である場合には、受電側はIDの認証処理を開始し、認証フレームを送電側に送信する(ステップS14)。具体的には図3(B)で説明した負荷変調により認証フレームのデータを送信する。
【0068】
送電側は、認証フレームを受信すると、IDが一致するか否かなどの判断処理を行う(ステップS3)。そしてID認証を許諾する場合には、許諾フレームを受電側に送信する(ステップS4)。具体的には図3(A)で説明した周波数変調によりデータを送信する。
【0069】
受電側は、許諾フレームを受信し、その内容がOKである場合には、無接点電力伝送を開始するためのスタートフレームを送電側に送信する(ステップS15、S16)。一方、送電側は、スタートフレームを受信し、その内容がOKである場合には、通常の電力伝送を開始する(ステップS5、S6)。そして受電側は信号P1Q、P4QをLレベルに設定する(ステップS17)。これによりトランジスタTB2、TB1が共にオンになるため、負荷90に対する電力伝送が可能になり、負荷への電力供給(VOUTの出力)が開始する(ステップS18)。
【0070】
3.保持ノードのリセット
図5に本実施形態の送電制御装置20の具体的な構成例を示す。図5において振幅検出回路28(ピークホールド回路)は、1次コイルL1の誘起電圧信号PHINのピーク電圧を保持ノードNA4に保持することで、振幅情報であるピーク電圧を検出する。この場合に、振幅検出回路28のオペアンプOPA1は、保持ノードNA4への充電はできるが、保持ノードNA4からの放電ができない。このため制御回路22は、リセット期間において、保持ノードNA4の電荷を放電するリセット制御を行う。
【0071】
具体的には図5に示すように振幅検出回路28は、オペアンプOPA1、OPA2と、保持コンデンサCA1と、リセット用のN型のトランジスタTA1を含む。オペアンプOPA1は、その非反転入力端子(広義には第1の入力端子)に信号PHINが入力され、その反転入力端子(広義には第2の入力端子)に振幅検出回路28(オペアンプOPA2)の出力ノードNA5が接続される。
【0072】
保持コンデンサCA1、リセット用トランジスタTA1は、オペアンプOPA1の出力ノードであるピーク電圧の保持ノードNA4と、GND(低電位側電源)との間に設けられる。
【0073】
オペアンプOPA2は、その非反転入力端子(第1の入力端子)に保持ノードNA4が接続され、その反転入力端子(第2の入力端子)にOPA2の出力ノードNA5が接続され、ボルテージフォロワ接続のオペアンプを構成している。なおオペアンプOPA2の後段に、ボルテージフォロワ接続のオペアンプを更に設けてもよい。
【0074】
コンパレータ部31は、データ検出用、過負荷検出用、異物検出用、着脱検出用のコンパレータCPC1、CPC2、CPC3、CPC4を含む。コンパレータCPC1、CPC2、CPC3、CPC4の非反転入力端子(第1の入力端子)には、振幅検出回路28からの出力信号PHQが入力される。またコンパレータCPC1、CPC2、CPC3、CPC4の反転入力端子(第2の入力端子)には、データ検出用、過負荷検出用、異物検出用、着脱検出用のしきい値電圧VSIGH、VOVER、VMETAL、VLEAVEが入力される。そしてデータ検出、過負荷検出、異物検出、着脱検出の信号SIGH、OVER、METAL、LEAVEを出力する。ここでVSIGH、VOVER、VMETAL、VLEAVEとしては、例えば2.7V、3.8V、3.8V、2.9Vなどの電圧を採用できる。そして信号PHQがしきい値電圧VSIGH、VOVER、VMETAL、VLEAVEよりも大きくなると、各々、コンパレータCPC1、CPC2、CPC3、CPC4の出力信号SIGH、OVER、METAL、LEAVEがアクティブ(Hレベル)になる。
【0075】
図5のオペアンプOPA1、OPA2、保持コンデンサCA1、リセット用トランジスタTA1によりピークホールド回路(ピーク検出回路)が構成される。即ち電圧検出回路14からの検出信号PHINのピーク電圧が保持ノードNA4にホールドされ、このホールドされたピーク電圧の信号が、ボルテージフォロワ接続のオペアンプOPA2によりインピーダンス変換されてノードNA5に出力される。
【0076】
そしてリセット用トランジスタTA1はリセット期間においてオンになり、保持ノードNA4の電荷をGND側に放電する。即ちオペアンプOPA1は、保持コンデンサCA1に電荷を蓄積するだけであり、GND側に電荷を放電できないタイプのオペアンプになっている。このため、信号PHINのピーク電圧の上昇には追従できるが、ピーク電圧の下降には追従できない。またオペアンプOPA1の出力部に設けられる電荷蓄積用のP型のトランジスタにはリーク電流が存在するため、このP型トランジスタがオフである場合にも、長時間が経過すると、保持ノードNA4の電圧が上昇してしまう。このため、保持ノードNA4の電圧を定期的にリセットする必要もある。以上の理由により、図5では保持ノードNA4にリセット用のトランジスタTA1が設けられている。
【0077】
例えば本実施形態では、受電側は、送電側の交流電圧からクロックを検出(抽出)して、このクロックに同期して負荷変調を行っている。従って、受電側の負荷変調は送電側のクロックに同期して行われるため、送電側は受電側の負荷変調のタイミングを一意的に知ることができる。
【0078】
そこで本実施形態では制御回路22が、受電側の負荷変調の負荷の切り替えタイミングを特定し、特定された切り替えタイミングを含むリセット期間において、保持ノードNA4の電荷をGND側に放電するリセット制御を行う。このようにすれば、ピーク電圧の下降に追従できないタイプのオペアンプOPA1を採用した場合にも、適正なピークホールド動作を実現できる。またピーク電圧が所与の電圧(SIGH0、SIGHV)を超えるのを待つ待機モード時に、定期的に保持ノードNA4の電圧をリセットすることで、オペアンプOPA1のP型トランジスタのリーク電流による保持電圧の上昇を防止できる。
【0079】
図6に本実施形態の動作を説明するための信号波形例を示す。タイミングt41でリセット信号RSTがLレベル(非アクティブ)になりリセットが解除されると、ピーク電圧の信号PHQが少しだけ上昇し、タイミングt42(例えば70μS後)に一定値になる。そしてタイミングt43で受電側(2次側)が無負荷から有負荷(例えば22オーム)に変化すると、ピーク電圧が更に上昇し、タイミングt44で基準しきい値電圧SIGHV(SIGH0)を超えると、図5のコンパレータCPC1の出力信号SIGHがHレベル(アクティブ)になり、カウンタによるカウント動作が開始する。即ち、このタイミングt44で、受電側が無負荷から有負荷になったことが検出されたことになる。
【0080】
その後、タイミングt44から期間TR1(例えば39CLK)が経過したタイミングt45で、ラッチ信号LATがHレベル(アクティブ)になり、コンパレータCPC1からの信号SIGHがラッチ回路30にラッチされる。そしてタイミングt45から期間TR2(例えば1CLK)が経過したリセットタイミングt46で、信号RSTがHレベル(アクティブ)になって、トランジスタTA1がオンになり、保持ノードNA4の電荷がGND側に放電される。これによりピーク電圧が0Vになる。そしてリセット期間TR3(例えば32CLK)の間は、信号RSTがHレベルになるため、保持ノードNA4の電圧は0Vに維持される。その後、タイミングt48で信号RSTがLレベル(非アクティブ)になると、ピーク電圧は再度上昇する。この時に、受電側(2次側)の負荷変調部46が無負荷であればピーク電圧の上昇が小さいため、受電側からの送信データは「0」であると判断でき、有負荷であればピーク電圧の上昇が大きいため、送信データは「1」であると判断できる(図3(B)参照)。
【0081】
図6では、ピーク電圧(PHQ)が基準しきい値電圧SIGHV(仮規定電圧)を超えたタイミングt44から所与の期間TR4だけ経過したタイミングt47が、2次側の負荷変調での負荷の切り替えタイミングとして特定される。そして、特定された切り替えタイミングt47を含むリセット期間TR3において、保持ノードNA4の電荷を放電するリセットが行われる。
【0082】
このようにすれば保持ノードNA4の電圧は、リセットにより、安定した0Vの固定電圧に設定された後に、受電側の負荷の高低に応じて変化するようになる。例えば受電側が無負荷である場合には、0Vから「0」のデータを表す低い電圧に変化し、有負荷である場合には、0Vから「1」のデータを表す高い電圧に変化する。従って、受電側の負荷変動を安定して精度良く検出することが可能になる。
【0083】
即ち受電側の負荷の切り替えタイミングt47において、保持ノードNA4がリセット状態になっていないと、不安定な中間電圧から「0」のデータを表す低い電圧や「1」のデータを表す高い電圧に変化するようになり、安定した検出動作を実現できないという問題がある。
【0084】
これに対して本実施形態によれば、受電側の負荷の切り替えタイミングt47では、保持ノードNA4が必ずリセット状態になっているため、上記のような問題を防止できる。
【0085】
また受電側は、送電側からの交流電圧からクロックを検出し、この検出されたクロックに同期して動作する。そして負荷を切り替える周期(64CLK)については、予め規定されている。このため送電側の制御回路22は、タイミングt44(t43)から負荷の切り替えタイミングt47までの期間の長さを特定することができる。従って図6のように切り替えタイミングt47を含むリセット期間TR4においてアクティブになる信号RSTを生成することができ、安定した検出動作を実現できる。
【0086】
4.オペアンプの構成例
図7に第1のオペアンプOPA1の構成例を示す。このオペアンプOPA1は差動部140(差動段)と出力部142(出力段)を含む。差動部140は、その非反転入力端子(第1の入力端子)に入力される信号PHINとその反転入力端子(第2の入力端子)に入力される信号PHQの差動増幅を行って、信号DFQを出力する。出力部142はこの信号DFQを受けて信号OPQを出力する。
【0087】
図7では出力部142は、第1、第2のP型トランジスタトランジスタTC1、TC2を含む。トランジスタTC1は、そのソースにVDD(高電位側電源)が供給され、そのゲート及びドレインが差動部140の出力ノードNC1に接続される。トランジスタTC2は、そのソースにVDDが供給され、そのゲートが差動部140の出力ノードNC1に接続され、そのドレインが保持ノードNA4に接続される。
【0088】
そしてP型のトランジスタTC2は、半波整流された誘起電圧信号PHINのパルス発生期間においてオンになって、保持ノードNA4の保持コンデンサCA1を充電する。一方、半波整流された誘起電圧信号PHINのパルス非発生期間においてオフになる。なおパルス発生期間は例えばPHIN(PHIN1)入力電圧が出力電圧よりも高い期間であり、パルス非発生期間はPHIN(PHIN1)入力電圧が出力電圧よりも低い期間である。
【0089】
即ち誘起電圧信号PHINのパルス非発生期間においては、保持ノードNA4の電荷がGND側に放電されないようにする必要がある。そしてこのようなパルス非発生期間でのGND側への電荷の放電を防止する手法として、保持ノードNA4とオペアンプOPA1の出力との間に逆流防止用のダイオードを設ける手法が考えられる。
【0090】
しかしながら、この手法によると、余分なダイオードが必要になり、回路の大規模化を招く。また保持ノードNA4への充電時にダイオードの順方向電圧が発生するため、ピーク検出の性能が劣化するおそれもある。
【0091】
この点、図7では、オペアンプOPA1の出力部142には、N型トランジスタで構成される電流源は設けられておらず、P型トランジスタTC1、TC2が設けられている。従って、誘起電圧信号PHINのパルス非発生期間において、保持ノードNA4からの電荷がGND側に放電される経路が無いため、上述のようなダイオードを設けなくても、保持ノードNA4からGNDへの電流の逆流を防止できる。従って、小規模な回路で高精度のピーク検出動作を実現できる。
【0092】
図8にオペアンプOPA1やその差動部140、出力部142の更に詳細な構成例を示す。図8では、オペアンプOPA1は、N型トランジスタTC7等のゲートのバイアスを設定するバイアス設定回路144(バイアス点設定回路)を含む。
【0093】
差動部140は、VDDと出力ノードNC1との間に設けられたP型トランジスタTC3、TC4と、VDDと反転出力ノードNC2との間に設けられたP型トランジスタTC5、TC6を含む。そしてトランジスタTC3、TC5のゲートには反転出力ノードNC2が接続され、トランジスタTC4、TC6のゲートにはバイアス電圧BS1が供給される。
【0094】
また差動部140は、出力ノードNC1とノードNC4との間に設けられたN型トランジスタTC7、TC8と、反転出力ノードNC2とノードNC4との間に設けられたN型トランジスタTC9、TC10を含む。トランジスタTC7、TC9のゲートにはノードNC3に接続され、トランジスタTC8、TC10のゲートには、各々、信号PHIN。PHQが入力される。
【0095】
また差動部140は、ノードNC3とNC4に設けられ、そのゲート及びドレインがノードNC3に接続され、ノードNC3、NC4の電圧差を一定電圧に設定するダイオード接続のN型トランジスタTC11や、ノードNC2とNC4の間に設けられ、そのゲートがノードNC8に接続されるN型トランジスタTC12を含む。更に、ノードNC4とGNDの間に設けられ、そのゲートにバイアス電圧BS2が入力され、電流源として機能するN型トランジスタTC13を含む。
【0096】
トランジスタTC3〜TC6により、カスコード接続型のカレントミラー回路が構成される。このカスコード接続型のカレントミラー回路と、そのゲート電圧がバイアス設定回路144により設定されるトランジスタTC7、TC9を設けることで、いわゆるカスコード接続型の差動増幅回路が構成される。このカスコード接続型の差動増幅回路によれば、通常の差動増幅回路に比べてゲインを非常に大きくできるという利点がある。
【0097】
図8に示すように本実施形態では、差動部140が、そのゲートに誘起電圧信号PHINが入力される第1のN型トランジスタTC8と、差動部140の出力ノードNC1と第1のN型トランジスタTC8の間に設けられた第2のN型トランジスタTC7を含む。
【0098】
そしてバイアス設定回路144(バイアス電圧生成回路)は、半波整流された誘起電圧信号PHINのパルス発生期間では、第2のN型トランジスタTC7のゲート電圧を上昇させてTC7をオンにするバイアス設定を行う。これにより、差動部140の出力ノードの電圧が下降して、第1及び第2のP型トランジスタTC1、TC2がオンになる。
【0099】
一方、バイアス設定回路144(バイアス電圧生成回路)は、パルス非発生期間では、第2のN型トランジスタTC7のゲート電圧を下降させてTC7をオフにするバイアス設定を行う。これにより、差動部140の出力ノードNC1の電圧が上昇して、第1及び第2のP型トランジスタTC1、TC2はオフになる。
【0100】
図9に図8の回路の動作を説明するための信号波形例を示す。図9のC1に示すように半波整流のパルス発生期間において信号PHINの電圧が上昇すると、バイアス設定回路144やトランジスタTC11により設定されるノードNC3のバイアス電圧がC2に示すように上昇する。これによりC3に示すように第2のN型トランジスタTC7がオンになって電流IC1が流れ、C4に示すように出力ノードNC1の電圧が下降する。この結果、C5に示すように第1、第2のP型トランジスタTC1、TC2がオンになって電流IC3、IC4が流れ、C6に示すように保持ノードNA4の電圧OPQが充電されて上昇する。
【0101】
一方、図9のD1に示すように半波整流のパルス非発生期間において信号PHINの電圧が下降すると、バイアス設定回路144やトランジスタTC11により設定されるノードNC3のバイアス電圧がD2に示すように下降する。これによりD3に示すように第2のN型トランジスタTC7がオフになって電流IC1が0になり、D4に示すように出力ノードNC1の電圧が上昇する。この結果、D5に示すように第1、第2のP型トランジスタTC1、TC2がオフになって電流IC3、IC4が0になり、D6に示すように保持ノードNA4の電圧OPQが同じ電圧にホールドされる。
【0102】
以上のように図8の回路によれば、半波整流のパルス発生期間においては、トランジスタTC2を介して保持ノードNA4に効率良く電荷を蓄積できる。一方、パルス非発生期間においては、トランジスタTC2を完全にオフにすることで、保持ノードNA4に不要な電荷が蓄積されて保持電圧OPQが上昇してピーク電圧が不正確な電圧になってしまう事態を防止できる。
【0103】
図10に図7の第2のオペアンプOPA2の具体的な構成例を示す。このOPA2は、リセット期間において保持ノードNA4がGND(低電位側電源)の電圧に設定された場合にも動作するレール・ツー・レール型のオペアンプになっている。
【0104】
具体的にはオペアンプOPA2は、P型トランジスタTD1、TD2とN型トランジスタTD3、TD4、TD5により構成される第1の差動部DF1と、N型トランジスタTD6、TD7とP型トランジスタTD8、TD9、TD10により構成される第2の差動部DF2を含む。またP型トランジスタTD15、N型トランジスタTD16等で構成される出力部QPを含む。
【0105】
第1の差動部DF1では、信号OPQ、PHQが入力される差動入力段のトランジスタTD3、TD4がN型のトランジスタになっており、第2の差動部DF2では、信号OPQ、PHQが入力される差動入力段のトランジスタTD8、TD9がP型のトランジスタになっている。これによりレール・ツー・レールでの入出力振幅が可能なオペアンプを構成できる。即ちVDD側やGND側に不感帯がなく、電源電圧と同じ振幅の電圧を受けて出力できるレール・ツー・レール型のオペアンプを実現できる。
【0106】
即ち図7では、リセット期間ではトランジスタTA1がオンになり、保持ノードNA4が0Vにリセットされる。そしてリセット期間の後、オペアンプOPA1により保持ノードNA4は充電され、図9に示すように保持ノードNA4はVDDの電圧(例えば3V)まで上昇する場合がある。従って、オペアンプOPA2としてレール・ツー・レール型ではない通常タイプのオペアンプを使用すると、オペアンプOPA2が適正なボルテージフォロワ動作を行わなくなってしまい、正確なピーク電圧を検出できない。
【0107】
この点、オペアンプOPA2を図10に示すようなレール・ツー・レール型のオペアンプで構成すれば、0VからVDDの電圧の幅広い入出力振幅範囲で正常にオペアンプOPA2が動作するようになり、正確なピーク電圧を検出して後段の回路に伝達できる。
【0108】
5.第1の変形例
図11に本実施形態の送電制御装置20の第1の変形例を示す。図11の第1の変形例は、図5のコンパレータ部31に代えてA/D変換回路29が設けられている。
【0109】
図11において振幅検出回路28は、誘起電圧信号PHINの振幅情報を検出する。この場合、1次コイルL1のインダクタンスや共振回路を構成するコンデンサの容量値がばらついたり、電源電圧などが変動すると、振幅検出回路28の検出電圧(ピーク電圧、振幅電圧、実効電圧)も変動する。従って、データ検出、異物検出、着脱検出の判定のための基準しきい値電圧(判定電圧)が固定値であると、正確な検出を実現できないおそれがある。
【0110】
そこで図11ではA/D変換回路29を設け、仮の規定電圧(規格電圧)から所与の期間経過したタイミングでA/D変換を行って、検出判定のための基準しきい値電圧を自動補正する手法を採用している。
【0111】
具体的には図12に示すような仮規定電圧SIGH0を設定する。この仮規定電圧SIGH0は、図2の受電装置40の負荷変調部46の負荷が無負荷(TB3がオフ)である場合のピーク電圧(広義には検出電圧)と、有負荷(TB3がオン)である場合のピーク電圧との間の電圧であり、例えばSIGH0=2.5Vである。なお仮規定電圧SIGH0をレジスタにより可変に設定できるようにしてもよい。
【0112】
A/D変換回路29は、誘起電圧信号PHINのピーク電圧(信号PHQ)が仮規定電圧SIGH0を超えたタイミングt1から所与の期間TPが経過した変換タイミングt2で、ピーク電圧のA/D変換を行う。そして基準しきい値電圧SIGHVのデジタルデータADQを求めて出力する。ラッチ回路30は、このデータADQをラッチする。制御回路22は、ラッチされたデータADQを用いて、データ検出、異物検出、或いは着脱検出を行う。即ち、受電装置40が負荷変調により送信したデータの「0」、「1」を検出したり、充電器の1次コイルの上に置かれた異物(2次コイル以外の金属)を検出したり、充電器の上に置かれた携帯電話機等の電子機器の着脱(取り外し)を検出する。
【0113】
例えば図12のタイミングt0で受電側の負荷変調部46のトランジスタTB3がオンになり、無負荷(負荷非接続)から有負荷(負荷接続)に変化すると、誘起電圧信号PHINのピーク電圧が上昇する。図12では、このようなピーク電圧の上昇を検知するための仮の規定電圧SIGH0(仮のしきい値電圧)が設定されている。この仮規定電圧SIGH0は、受電側が無負荷である場合には、超えることがない電圧であり、ピーク電圧がSIGH0を超えた場合には、受電側で確実に負荷が接続されたと判断できる。そこで、このタイミングt1から十分な期間TPが経過し、ピーク電圧のレベルが安定したタイミングt2でA/D変換を行い、基準しきい値電圧SIGHVを求める。具体的には制御回路22は、仮規定電圧SIGH0を超えたタイミングt1から、カウンタ102を用いてカウント処理(カウント値のインクリメント又はデクリメント)を開始する。そして、カウンタ102のカウント値に基づき設定された変換タイミングt2でA/D変換を行うように、A/D変換回路29を制御して、基準しきい値電圧SIGHVを求める。
【0114】
そして制御回路22は、この基準しきい値電圧SIGHVに基づいて、データ検出、異物検出、着脱検出を行う。具体的には、基準しきい値電圧SIGHVに対してデータ検出用、異物検出用又は着脱検出用のパラメータ電圧を減算又は加算することでデータ検出用、異物検出用又は着脱検出用のしきい値電圧を得る。そしてこれらのしきい値電圧に基づいて、データ検出、異物検出、及び着脱検出の少なくとも1つを行う。
【0115】
図13に、データ検出用、過負荷検出用、異物検出用、着脱検出用のしきい値電圧VSIGH、VOVER、VMETAL、VLEAVEを求めるためのしきい値テーブル100の例を示す。制御回路22はこのしきい値テーブル100を用いてVSIGH、VOVER、VMETAL、VLEAVEを求める。例えば、データ検出用のしきい値電圧VSIGHは、基準しきい値電圧SIGHVに対してデータ検出用のパラメータ電圧PV1を減算することで求める。同様に、VOVERはSIGHVに対して過負荷検出用のパラメータ電圧PV2を加算することで求め、VMETALはSIGHVに対して異物検出用のパラメータ電圧PV3を加算することで求め、VLEAVEはSIGHVに対して着脱検出用のパラメータ電圧PV4を減算することで求める。
【0116】
なお本実施形態では、まず過負荷検出を行い、過負荷が検出された場合に、電圧検出回路14の電圧分割ノードのスイッチング制御を行って、異物検出、着脱検出を行う。この場合にパラメータ電圧PV1、PV2、PV3、PV4は例えば0.3V、0.8V、0.8V、0.1Vに設定できる。例えばSIGHV=3.0Vの場合にはVSIGH=3.0−0.3=2.7Vになり、データ検出用のしきい値電圧VSIGHは、基準しきい値電圧SIGHV(3.0V)と仮規定電圧SIGH0(2.5V)の間の電圧になる。
【0117】
以上の第1の変形例の手法によれば、コイルのインダクタンスやコンデンサの容量値や電源電圧が変動した場合に、その変動に応じて、基準しきい値電圧SIGHVも変化し、SIGHVにより求められるデータ検出用、異物検出用、着脱検出用のしきい値電圧VSIGH、VMETAL、VLEAVEも変化する。即ち素子バラツキ等に応じて変化する基準しきい値電圧SIGHVに応じて、しきい値電圧VSIGH、VMETAL、VLEAVEが自動補正される。これにより、素子バラツキを自動的に吸収することができ、安定した検出動作を実現できる。また、基準しきい値電圧SIGHVのA/D変換は、受電側の負荷が無負荷から有負荷に変化したことがSIGH0を用いて確実に検出されたタイミングt1から、十分な期間TPが経過したタイミングt2で行われる。従って、誤った基準しきい値電圧SIGHVが検出されてしまう事態を防止でき、誤検出が無い安定した検出動作を実現できる。
【0118】
なお、1次コイルL1に2次コイルL2が近づく過程や、異物が設置された場合に、ピーク電圧が仮規定電圧SIGH0を超える場合がある。しかしながら、この場合には、それ以降の負荷変調のシーケンスが予め規定されたシーケンスと合致しなくなるため、ID認証エラーとなり再起動になるため、問題は生じない。
【0119】
また図12では、振幅検出回路28の検出電圧がピーク電圧である場合の例を示しているが、振幅情報は、ピーク電圧に限定されず、誘起電圧信号の振幅の大小を表す物理量であればよい。例えば振幅情報は、誘起電圧信号の電力を表す実効電圧であってもよいし、誘起電圧信号の振幅電圧自体であってもよい。
【0120】
図14に第1の変形例の詳細な構成例を示す。図14の振幅検出回路28は図5と同様の構成であるため説明を省略する。
【0121】
A/D変換回路29は、サンプルホールド回路110、コンパレータCPA1、逐次比較レジスタ112、D/A変換回路114を含む。サンプルホールド回路110は信号PHQをサンプリングして、ホールドする。コンパレータCPA1は、D/A変換回路114からのD/A変換後のアナログ信号DAQとサンプルホールド回路110からのサンプルホールド信号SHQを比較する。逐次比較レジスタ112(逐次比較制御回路)は、コンパレータCPA1の出力信号CQ1のデータを格納する。D/A変換回路114は、逐次比較レジスタ112からの例えば8ビットのデジタルデータSAQをD/A変換して、アナログ信号DAQを出力する。
【0122】
この逐次比較型のA/D変換回路29では、コンパレータCPA1が、MSB(最上位ビット)だけを「1」とした場合のD/A変換後の信号DAQと、入力信号SHQ(PHQ)を比較する。そして信号SHQの電圧の方が大きければMSBを「1」のままにして、小さければMSBを「0」にする。そしてA/D変換回路29は、以降の下位ビットについても同様にして逐次に比較処理を行う。そして最終的に得られたデジタルデータADQをラッチ回路30に出力する。なおA/D変換回路29は図14の構成に限定されず、例えば異なった回路構成の逐次比較型A/D変換回路であってもよいし、追従比較型、並列比較型、二重積分型などのA/D変換回路であってもよい。
【0123】
図15に図14の回路の動作を説明するための信号波形例を示す。タイミングt11でリセット信号RSTがLレベル(非アクティブ)になりリセットが解除されると、ピーク電圧の信号PHQが少しだけ上昇する。その後のタイミングt12で受電側(2次側)が無負荷から有負荷に変化すると、ピーク電圧が更に上昇し、タイミングt13で仮規定電圧SIGH0を超えると、カウンタ102によるカウント動作が開始する。そして期間TP1(例えば104CLK)が経過したリセットタイミングt14で、信号RSTがHレベル(アクティブ)になって、トランジスタTA1がオンになり、保持ノードNA4の電荷がGND側に放電される。これによりピーク電圧が、一旦、下降する。そしてリセット期間TP2(例えば32CLK)が経過して、タイミングt15になると、受電側が有負荷のままであるため、ピーク電圧が再度上昇する。その後、期間TP3(例えば32CLK)が経過した変換タイミングt16で、A/D変換回路29によるA/D変換が開始し、基準しきい値電圧SIGHVのデジタルデータが求められる。そして期間TP4(例えば64CLK)が経過したタイミングt17でラッチ信号LATがHレベル(アクティブ)になり、基準しきい値電圧SIGHVのデジタルデータがラッチ回路30にラッチされる。
【0124】
このように図15では、ピーク電圧(PHQ)が仮規定電圧SIGH0を超えたタイミングから第1の期間TP1が経過したリセットタイミングt14で、保持ノードNA4の電荷を低電位側電源に放電するリセット制御が行われる。そしてリセットタイミングt14から第2の期間(TP2+TP3)が経過した変換タイミングt16で、ピーク電圧のA/D変換が行われて、基準しきい値電圧SIGHVのデジタルデータが求められる。
【0125】
即ち仮規定電圧SIGH0を超えてから期間TP1の経過後にリセット期間TP2を設け、保持ノードNA4の電圧を一旦リセットする。そして振幅検出回路28(ピークホールド回路)の出力が安定するのを、期間TP3の間だけ待ち、その後に、A/D変換回路29を起動して、A/D変換を行う。このようにすれば、保持ノードNA4の電圧がリセットされてピーク電圧が安定した後にA/D変換を行うことができるため、基準しきい値電圧SIGHVの検出精度を高めることができる。
【0126】
6.待機期間におけるリセット
図15において、ピーク電圧の信号PHQが仮規定電圧SIGH0(或いは基準しきい値電圧SIGHV)を超えるのを待つ待機期間において、図14のオペアンプOPA1側から保持ノードNA4に対してリーク電流が流れる場合がある。具体的には、SIGH0の待機期間において図7のP型のトランジスタTC2がオフであっても、このトランジスタTC2のリーク電流によって、保持ノードNA4が充電されてしまうおそれがある。
【0127】
そして、待機期間において、このようなリーク電流により保持ノードNA4の電圧が上昇してしまうと、受電側が無負荷から有負荷に変化していないのに、ピーク電圧が仮規定電圧SIGH0を超えたと判断されて、誤検出が生じるおそれがある。
【0128】
そこで本実施形態では、待機期間において保持ノードNA4を定期的にリセットする手法を採用している。具体的には図16に示すように、制御回路22は、ピーク電圧が所与の電圧(例えば仮規定電圧SIHG0、基準しきい値電圧SIGHV)を超えるのを待つ待機期間において、所与のタイミング毎に周期的に、保持ノードNA4の電荷をGND側に放電するリセット制御を行う。例えば図16では、制御回路22は、タイミングt51〜t52、t53〜t54、t55〜t56のリセット期間において信号RSTをHレベルにして、トランジスタTA1をオンにする。
【0129】
このようにすれば、オペアンプOPA1側から保持ノードNA4にリーク電流が流れた場合にも、待機期間に設定されたリセット期間において、リーク電流により蓄積された電荷が定期的にGND側に放電されるようになる。この結果、リーク電流により保持ノードNA4の電圧が上昇して、仮規定電圧SIGH0の誤検出が生じる事態を防止でき、安定した検出動作を実現できる。
【0130】
7.第2の変形例
図17に本実施形態の第2の変形例を示す。図11の第1の変形例と異なる点は、電圧検出回路14の構成と、スイッチ回路SW1、SW2が追加された点である。
【0131】
図17の電圧検出回路14は、1次コイルL1の一端のノードNA2とGND(低電位側電源)との間に設けられ、直列接続された抵抗RA1、RA2、RA3を含む。これらの抵抗RA1、RA2、RA3により電圧分割回路が構成される。そして1次コイルL1の誘起電圧信号PHIN1、PHIN2(半波整流信号)を、電圧分割回路の電圧分割ノードNA31、NA32に出力する。そして制御回路22は、データ検出の場合と、異物検出、着脱検出の場合とで、異なる電圧分割ノードからの誘起電圧信号が振幅検出回路28に入力されるように、スイッチング制御を行う。
【0132】
具体的にはデータ検出の場合には、スイッチ回路SW1がオン(導通状態)になり、第1の電圧分割ノードNA31からの信号PHIN1が信号PHINとして振幅検出回路28に入力されて、ピーク電圧(振幅情報)が検出される。一方、異物検出や着脱検出などの過負荷検出の場合には、スイッチ回路SW2がオンになり、第2の電圧分割ノードNA32からの信号PHIN2が信号PHINとして振幅検出回路28に入力されて、ピーク電圧(振幅情報)が検出される。
【0133】
なおスイッチ回路SW1、SW2は、例えばP型トランジスタとN型トランジスタのドレイン及びソースを共通接続したトランスファーゲートなどにより構成できる。またスイッチ回路SW1、SW2のオン・オフは、制御回路22からのスイッチ信号SC1、SC2により制御される。即ちスイッチ信号SC1、SC2により、スイッチ回路SW1、SW2を構成するトランジスタのオン・オフを制御する。
【0134】
図18に第2の変形例の動作を説明するためのフローチャートを示す。図18の処理は、通常のデータ検出モードのステートにおいて常時行われる処理である。
【0135】
まずスイッチ回路SW1をオンにして、スイッチ回路SW2をオフにする(ステップS21)。これらのオン・オフ制御は制御回路22からのスイッチ信号SC1、SC2により行われる。これにより、電圧分割ノードNA31からの信号PHIN1が信号PHINとして振幅検出回路28に入力され、受電側からの送信データの検出が可能になる。
【0136】
次に、ピーク電圧信号PHQが、図13で説明した過負荷検出用のしきい値電圧VOVERを超えたか否かを判断する(ステップS22)。そして、例えば3回(広義には複数回)連続して超えたと判断された場合には、過負荷状態であると判断し、スイッチ回路SW1をオフにして、スイッチ回路SW2をオンにする(ステップS23)。これにより、電圧分割ノードNA32からの信号PHIN2が信号PHINとして振幅検出回路28に入力され、異物検出や着脱検出などの過負荷状態の検出が可能になる。
【0137】
次に、ピーク電圧信号PHQが、図13で説明した異物検出用のしきい値電圧VMETALを超えたか否かを判断する(ステップS24)。そして、例えば3回(複数回)連続して超えたと判断された場合には、異物が存在すると判断し、異物の存在を警告する赤のLEDを点灯させる制御を行う(ステップS25)。そしてID認証前の初期状態モード(例えば図4のステップS2)に戻る。
【0138】
一方、ピーク電圧信号PHQがVMETALを超えていない場合には、PHQが着脱検出用のしきい値電圧VLEAVEを超えたか否かを判断し(ステップS26)、超えていない場合にはステップS21に戻る。これによりスイッチ回路SW1がオンになり、スイッチ回路SW2がオフになり、通常のデータ検出モードに戻る。一方、PHQがVLEAVEを超えている場合には、電子機器の着脱(取り外し)が行われたと判断する(ステップS27)。そしてID認証前の初期状態モードに戻る。
【0139】
このように第2の変形例では、まず、第1の電圧分割ノードNA31からの誘起電圧信号PHIN1を振幅検出回路28に入力するスイッチング制御を行う(ステップS21)。そして、この状態で過負荷が検出された場合には(ステップS22)、第1の電圧分割ノードNA31とは異なる第2の電圧分割ノードNA32からの誘起電圧信号PHIN2を振幅検出回路28に入力するスイッチング制御を行って(ステップS23)、異物検出、着脱検出を行う(ステップS24〜S27)。
【0140】
即ち過負荷状態の場合は、データ検出の場合に比べてピーク電圧が非常に大きくなる。従って、電圧分割ノードを変更することなくオペアンプOPA1、OPA2を用いて、過負荷状態のピーク電圧を検出しようとすると、オペアンプOPA1、OPA2の動作レンジの設計が難しくなる。
【0141】
この点、図17、図18では、過負荷状態と判定された場合には、データ検出の電圧分割ノードNA31に比べて、より低電位側の電圧分割ノードNA32からの信号PHIN2でピーク電圧が検出される。このように電圧分割ノードを変更すれば、コイル端電圧が高い場合であっても、振幅検出回路28に入力される信号のピークは低くなる。従って、共用のオペアンプOPA1、OPA2を用いて、過負荷状態である異物検出や着脱検出を実現できるようになり、オペアンプの動作レンジの設計を容易化できる。
【0142】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語(低電位側電源、高電位側電源、検出電圧、第1の入力端子、第2の入力端子、電子機器等)と共に記載された用語(GND、VDD、ピーク電圧、非反転入力端子、反転入力端子、携帯電話機・充電器等)は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また送電制御装置、送電装置、受電制御装置、受電装置の構成・動作や、リセット制御手法や、振幅検出手法や、オペアンプの構成も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【図面の簡単な説明】
【0143】
【図1】図1(A)、図1(B)は無接点電力伝送の説明図。
【図2】本実施形態の送電装置、送電制御装置、受電装置、受電制御装置の構成例。
【図3】図3(A)、図3(B)は周波数変調、負荷変調によるデータ転送の説明図。
【図4】送電側と受電側の動作の概要について説明するためのフローチャート。
【図5】本実施形態の送電制御装置の構成例。
【図6】本実施形態の動作を説明するための信号波形例。
【図7】第1のオペアンプの構成例。
【図8】第1のオペアンプの具体的な構成例。
【図9】第1のオペアンプの動作を説明するための信号波形例。
【図10】第2のオペアンプの具体的な構成例。
【図11】本実施形態の第1の変形例の構成例。
【図12】第1の変形例の動作を説明するための信号波形例。
【図13】しきい値テーブルの例。
【図14】第1の変形例の具体的な構成例。
【図15】第1の変形例の動作を説明するための信号波形例。
【図16】待機期間におけるリセット手法を説明するための信号波形例。
【図17】本実施形態の第2の変形例の構成例。
【図18】第2の変形例の動作を説明するためのフローチャート。
【符号の説明】
【0144】
L1 1次コイル、L2 2次コイル、
OPA1 第1のオペアンプ、OPA2 第2のオペアンプ、CA1 保持コンデンサ、
TA1 リセット用のN型トランジスタ、NA4 保持ノード、
10 送電装置、12 送電部、14 電圧検出回路、16 表示部、
20 送電制御装置、22 制御回路(送電側)、24 発振回路、
26 ドライバ制御回路、28 振幅検出回路、29 A/D変換回路、
30 ラッチ回路、31 コンパレータ部、40 受電装置、42 受電部、
43 整流回路、46 負荷変調部、48 給電制御部、50 受電制御装置、
52 制御回路(受電側)、54 出力保証回路、56 位置検出回路、
58 発振回路、60 周波数検出回路、62 満充電検出回路、90 負荷、
92 充電制御装置、94 バッテリ、100 しきい値テーブル、102 カウンタ、
110 サンプルホールド回路、112 逐次比較レジスタ、114 D/A変換回路、
【技術分野】
【0001】
本発明は、送電制御装置、送電装置、電子機器及び無接点電力伝送システムに関する。
【背景技術】
【0002】
近年、電磁誘導を利用し、金属部分の接点がなくても電力伝送を可能にする無接点電力伝送(非接触電力伝送)が脚光を浴びている、この無接点電力伝送の適用例として、携帯電話機や家庭用機器(例えば電話機の子機)の充電などが提案されている。
【0003】
無接点電力伝送の従来技術として特許文献1がある。この特許文献1では、受電装置(2次側)から送電装置(1次側)へのデータ送信を、いわゆる負荷変調により実現している。そして送電装置は、1次コイルの誘起電圧信号のピーク電圧としきい値電圧とをコンパレータ等により検出することで、受電装置からの送信データが「0」なのか「1」なのかを判断する。
【0004】
しかしながら、この従来技術では、受電側の負荷変調との同期が難しく、ピーク電圧の保持ノードのリセットタイミングの制御が難しいため、負荷変動の検出精度の向上が不十分であるという課題があった。
【特許文献1】特開2006−60909号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、負荷変動の検出精度を向上できる送電制御装置、送電装置、電子機器及び無接点電力伝送システムを提供することにある。
【課題を解決するための手段】
【0006】
本発明は、1次コイルと2次コイルを電磁的に結合させて送電装置から受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムの前記送電装置に設けられる送電制御装置であって、前記1次コイルの誘起電圧信号の振幅情報を検出する振幅検出回路と、前記送電装置を制御する制御回路を含み、前記振幅検出回路は、前記1次コイルの誘起電圧信号のピーク電圧を保持ノードに保持することで、前記振幅情報であるピーク電圧を検出し、前記制御回路は、前記受電装置が負荷変調を行う場合に、前記負荷変調での負荷の切り替えタイミングを特定し、特定された切り替えタイミングを含むリセット期間において、前記保持ノードの電荷を低電位側電源に放電するリセット制御を行う送電制御装置に関係する。
【0007】
本発明では、誘起電圧信号のピーク電圧を保持ノードに保持することで、誘起電圧信号の振幅情報が検出される。そして受電装置の負荷変調での負荷の切り替えタイミングが特定され、この切り替えタイミングがその期間内に含まれるリセット期間において、保持ノードの電荷が低電位側電源に放電されて、保持ノードのリセットが行われる。このようにすれば、保持ノードの電圧は、リセットにより安定した電圧に設定された後に、受電装置側の負荷に応じて変化するようになるため、受電装置側の負荷の変動を精度良く検出できる。また受電側の負荷の切り替えタイミングにおいては、保持ノードがリセット状態になることが保証されるため、安定した電圧から保持ノードが充電されるようになり、検出動作の安定化を図れる。
【0008】
また本発明では、前記制御回路は、ピーク電圧が所与の電圧を超えたタイミングから所与の期間経過したタイミングを、前記負荷変調での負荷の切り替えタイミングとして特定し、特定された切り替えタイミングを含むリセット期間において、前記保持ノードの電荷を放電するリセット制御を行ってもよい。
【0009】
このようにすれば、ピーク電圧が所与の電圧を超えたタイミングに基づいて、負荷の切り替えタイミングを特定できる。従って、例えば送電装置と受電装置がクロック同期している場合に、簡素なシーケンスで負荷の切り替えタイミングを特定することが可能になり、制御を簡素化できる。
【0010】
また本発明では、前記振幅検出回路は、前記1次コイルの誘起電圧信号が、その第1の入力端子に入力され、その出力端子が前記保持ノードに接続される第1のオペアンプと、前記保持ノードと低電位側電源との間に設けられる保持コンデンサと、前記保持ノードと低電位側電源との間に設けられ、前記リセット期間においてオンになるリセット用のN型トランジスタと、その第1の入力端子に前記保持ノードが接続され、その出力端子がその第2の入力端子に接続される第2のオペアンプを含んでもよい。
【0011】
このような接続構成の第1、第2のオペアンプや保持コンデンサを設ければ、誘起電圧信号のピーク電圧を精度良く検出できる。
【0012】
また本発明では、前記第1のオペアンプは、差動部と出力部を含み、前記出力部は、そのソースに高電位側電源が供給され、そのゲート及びドレインが前記差動部の出力ノードに接続される第1のP型トランジスタと、そのソースに高電位側電源が供給され、そのゲートが前記差動部の出力ノードに接続され、そのドレインが前記保持ノードに接続される第2のP型トランジスタを含み、前記第2のP型トランジスタは、半波整流された前記誘起電圧信号のパルス発生期間においてオンになって、前記保持ノードの前記保持コンデンサを充電し、前記誘起電圧信号のパルス非発生期間においてオフになってもよい。
【0013】
このような接続構成の第1、第2のP型トランジスタを第1のオペアンプの出力部に設ければ、ダイオード等を用いなくても、保持ノードの電荷が第1のオペアンプを介して低電位側電源に放電してしまう事態を防止できる。
【0014】
また本発明では、前記差動部は、そのゲートに前記誘起電圧信号が入力される第1のN型トランジスタと、前記差動部の出力ノードと前記第1のN型トランジスタとの間に設けられた第2のN型トランジスタを含み、前記第1のオペアンプは、前記第2のN型トランジスタのゲートのバイアス設定を行うバイアス設定回路を含み、前記バイアス設定回路は、前記パルス発生期間では、前記第2のN型トランジスタのゲート電圧を上昇させてオンにするバイアス設定を行うことで、前記差動部の出力ノードの電圧を下降させて前記第1及び第2のP型トランジスタをオンにし、前記パルス非発生期間では、前記第2のN型トランジスタのゲート電圧を下降させてオフにするバイアス設定を行うことで、前記差動部の出力ノードの電圧を上昇させて前記第1及び第2のP型トランジスタをオフにしてもよい。
【0015】
このようにすれば、半波整流のパルス発生期間においては、第2のP型トランジスタを介して保持ノードに効率良く電荷を蓄積できる。一方、パルス非発生期間においては、第1、第2のP型トランジスタをオフにすることで、保持ノードに不要な電荷が蓄積されてピーク電圧が不正確な電圧になってしまう事態を防止できる。
【0016】
また本発明では、前記第2のオペアンプは、前記リセット期間において前記保持ノードが低電位側電源の電圧に設定された場合にも動作するレール・ツー・レール型のオペアンプであってもよい。
【0017】
このようにすれば、第2のオペアンプが幅広い入出力振幅範囲で正常に動作するようになり、正確なピーク電圧を検出して後段の回路に伝達できる。
【0018】
また本発明では、検出されたピーク電圧のA/D変換を行うA/D変換回路を含み、前記A/D変換回路は、前記リセット期間から所与の期間経過した変換タイミングで、ピーク電圧のA/D変換を行って、基準しきい値電圧のデジタルデータを求め、前記制御回路は、前記基準しきい値電圧のデジタルデータを用いて、前記受電装置が負荷変調により送信したデータの検出、着脱検出、及び異物検出の少なくとも1つを行ってもよい。
【0019】
このようにすれば、素子バラツキ等があった場合に、その変動に応じて、基準しきい値電圧も変化するようになるため、適正な検出処理を実現できる。また保持ノードの電圧がリセットされてピーク電圧が安定した後にA/D変換を行うことができるため、基準しきい値電圧の検出精度を高めることができる。
【0020】
また本発明では、前記制御回路は、ピーク電圧が仮規定電圧を超えたタイミングから、カウンタを用いてカウント処理を開始し、前記カウンタのカウント値に基づき設定された前記変換タイミングで前記A/D変換を行うように、前記A/D変換回路を制御してもよい。
【0021】
このようにすれば、A/D変換を行うタイミングを、カウンタに基づいてデジタル的に正確に計測できるため、更に安定した検出動作を実現できる。
【0022】
また本発明では、前記仮規定電圧は、前記受電装置が有する負荷変調部の負荷が無負荷である場合の検出電圧と有負荷である場合の検出電圧との間の電圧であってもよい。
【0023】
また本発明では、前記制御回路は、前記基準しきい値電圧に対してデータ検出用、異物検出用又は着脱検出用のパラメータ電圧を減算又は加算することで得られたデータ検出用、異物検出用又は着脱検出用のしきい値電圧に基づいて、データ検出、異物検出、及び着脱検出の少なくとも1つを行ってもよい。
【0024】
このようにすれば、パラメータ電圧の設定を変えることで、データ検出用、異物検出用又は着脱検出用のしきい値電圧を個別に設定して、最適なしきい値電圧を得ることができる。そして素子バラツキ等に応じて変化する基準しきい値電圧に応じて、データ検出用、異物検出用又は着脱検出用のしきい値電圧を自動補正できる。
【0025】
また本発明では、前記制御回路は、前記誘起電圧信号のピーク電圧が所与の電圧を超えるのを待つ待機期間において、所与のタイミング毎に周期的に、前記保持ノードの電荷を放電するリセット制御を行ってもよい。
【0026】
このようにすれば、待機期間に設定されたリセット期間において、リーク電流等により蓄積された電荷が定期的に低電位側電源側に放電されるようになり、安定した検出動作を実現できる。
【0027】
また本発明は、上記のいずれかに記載の送電制御装置と、交流電圧を生成して前記1次コイルに供給する送電部とを含む送電装置に関係する。
【0028】
また本発明は、上記に記載の送電装置を含む電子機器に関係する。
【0029】
また本発明は、送電装置と受電装置を含み、1次コイルと2次コイルを電磁的に結合させて前記送電装置から前記受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムであって、前記受電装置は、前記2次コイルの誘起電圧を直流電圧に変換する受電部と、前記受電装置から前記送電装置にデータを送信する場合に、送信データに応じて負荷を可変に変化させる負荷変調部を含み、前記送電装置は、前記1次コイルの誘起電圧信号の振幅情報を検出する振幅検出回路と、前記送電装置を制御する制御回路を含み、前記振幅検出回路は、前記1次コイルの誘起電圧信号のピーク電圧を保持ノードに保持することで、前記振幅情報であるピーク電圧を検出し、前記制御回路は、前記受電装置が負荷変調によりデータを送信する場合に、前記負荷変調での負荷の切り替えタイミングを特定し、特定された切り替えタイミングを含むリセット期間において、前記保持ノードの電荷を低電位側電源に放電するリセット制御を行う無接点電力伝送システムに関係する。
【発明を実施するための最良の形態】
【0030】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【0031】
1.電子機器
図1(A)に本実施形態の無接点電力伝送手法が適用される電子機器の例を示す。電子機器の1つである充電器500(クレードル)は送電装置10を有する。また電子機器の1つである携帯電話機510は受電装置40を有する。また携帯電話機510は、LCDなどの表示部512、ボタン等で構成される操作部514、マイク516(音入力部)、スピーカ518(音出力部)、アンテナ520を有する。
【0032】
充電器500にはACアダプタ502を介して電力が供給され、この電力が、無接点電力伝送により送電装置10から受電装置40に送電される。これにより、携帯電話機510のバッテリを充電したり、携帯電話機510内のデバイスを動作させることができる。
【0033】
なお本実施形態が適用される電子機器は携帯電話機510に限定されない。例えば腕時計、コードレス電話器、シェーバー、電動歯ブラシ、リストコンピュータ、ハンディターミナル、携帯情報端末、或いは電動自転車などの種々の電子機器に適用できる。
【0034】
図1(B)に模式的に示すように、送電装置10から受電装置40への電力伝送は、送電装置10側に設けられた1次コイルL1(送電コイル)と、受電装置40側に設けられた2次コイルL2(受電コイル)を電磁的に結合させて電力伝送トランスを形成することで実現される。これにより非接触での電力伝送が可能になる。
【0035】
2.送電装置、受電装置
図2に本実施形態の送電装置10、送電制御装置20、受電装置40、受電制御装置50の構成例を示す。図1(A)の充電器500などの送電側の電子機器は、少なくとも図2の送電装置10を含む。また携帯電話機510などの受電側の電子機器は、少なくとも受電装置40と負荷90(本負荷)を含む。そして図2の構成により、1次コイルL1と2次コイルL2を電磁的に結合させて送電装置10から受電装置40に対して電力を伝送し、受電装置40の電圧出力ノードNB7から負荷90に対して電力(電圧VOUT)を供給する無接点電力伝送(非接触電力伝送)システムが実現される。
【0036】
送電装置10(送電モジュール、1次モジュール)は、1次コイルL1、送電部12、電圧検出回路14、表示部16、送電制御装置20を含むことができる。なお送電装置10や送電制御装置20は図2の構成に限定されず、その構成要素の一部(例えば表示部、電圧検出回路)を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。
【0037】
送電部12は、電力伝送時には所定周波数の交流電圧を生成し、データ転送時にはデータに応じて周波数が異なる交流電圧を生成して、1次コイルL1に供給する。具体的には図3(A)に示すように、例えばデータ「1」を受電装置40に対して送信する場合には、周波数f1の交流電圧を生成し、データ「0」を送信する場合には、周波数f2の交流電圧を生成する。この送電部12は、1次コイルL1の一端を駆動する第1の送電ドライバと、1次コイルL1の他端を駆動する第2の送電ドライバと、1次コイルL1と共に共振回路を構成する少なくとも1つのコンデンサを含むことができる。
【0038】
そして送電部12が含む第1、第2の送電ドライバの各々は、例えばパワーMOSトランジスタにより構成されるインバータ回路(バッファ回路)であり、送電制御装置20のドライバ制御回路26により制御される。
【0039】
1次コイルL1(送電側コイル)は、2次コイルL2(受電側コイル)と電磁結合して電力伝送用トランスを形成する。例えば電力伝送が必要なときには、図1(A)、図1(B)に示すように、充電器500の上に携帯電話機510を置き、1次コイルL1の磁束が2次コイルL2を通るような状態にする。一方、電力伝送が不要なときには、充電器500と携帯電話機510を物理的に離して、1次コイルL1の磁束が2次コイルL2を通らないような状態にする。
【0040】
電圧検出回路14は1次コイルL1の誘起電圧を検出する回路であり、例えば抵抗RA1、RA2や、RA1とRA2の接続ノードNA3とGND(広義には低電位側電源)との間に設けられるダイオードDA1を含む。
【0041】
この電圧検出回路14は、1次コイルL1のコイル端電圧信号の半波整流回路として機能する。そして、1次コイルL1のコイル端電圧を抵抗RA1、RA2で分圧することで得られた信号PHIN(誘起電圧信号、半波整流信号)が、送電制御装置20の振幅検出回路28(波形検出回路)に入力される。即ち抵抗RA1、RA2は電圧分割回路(抵抗分割回路)を構成し、その電圧分割ノードNA3から信号PHINが出力される。
【0042】
表示部16は、無接点電力伝送システムの各種状態(電力伝送中、ID認証等)を、色や画像などを用いて表示するものであり、例えばLEDやLCDなどにより実現される。
【0043】
送電制御装置20は、送電装置10の各種制御を行う装置であり、集積回路装置(IC)などにより実現できる。この送電制御装置20は、制御回路22(送電側)、発振回路24、ドライバ制御回路26、振幅検出回路28を含むことができる。
【0044】
制御回路22(制御部)は送電装置10や送電制御装置20の制御を行うものであり、例えばゲートアレイやマイクロコンピュータなどにより実現できる。具体的には制御回路22は、電力伝送、負荷検出、周波数変調、異物検出、或いは着脱検出などに必要な各種のシーケンス制御や判定処理を行う。
【0045】
発振回路24は例えば水晶発振回路により構成され、1次側のクロックを生成する。ドライバ制御回路26は、発振回路24で生成されたクロックや制御回路22からの周波数設定信号などに基づいて、所望の周波数の制御信号を生成し、送電部12の第1、第2の送電ドライバに出力して、第1、第2の送電ドライバを制御する。
【0046】
振幅検出回路28は、1次コイルL1の一端の誘起電圧に相当する誘起電圧信号PHINの振幅情報(ピーク電圧、振幅電圧、実効電圧)を検出する。具体的には、1次コイルL1の誘起電圧信号PHINのピーク電圧を保持ノードに保持することで、振幅情報であるピーク電圧を検出する。これにより、負荷変動の検出が可能になり、データ(負荷)検出、異物(金属)検出、着脱(取り外し)検出などが可能になる。
【0047】
例えば受電装置40の負荷変調部46が、送電装置10に対してデータを送信するための負荷変調を行うと、1次コイルL1の誘起電圧の信号波形が図3(B)のように変化する。具体的には、データ「0」を送信するために負荷変調部46が負荷を低くすると、信号波形の振幅(ピーク電圧)が小さくなり、データ「1」を送信するために負荷を高くすると、信号波形の振幅(ピーク電圧)が大きくなる。従って、振幅検出回路28は、誘起電圧の信号波形のピークホールド処理などを行って、ピーク電圧がしきい値電圧を超えたか否かを判断することで、受電装置40からのデータが「0」なのか「1」なのかを判断できる。
【0048】
そして制御回路22は、受電装置40が負荷変調を行う場合に、負荷変調での負荷の切り替えタイミングを特定する。そして特定された切り替えタイミングを含むリセット期間(切り替えタイミングを含む前後の期間)において、保持ノードの電荷をVSS側(広義には低電位側電源)に放電するリセット制御を行う。例えば制御回路22は、切り替えタイミングの時にアクティブ(例えばHレベル)になるリセット信号を出力して、リセット制御を行う。
【0049】
更に具体的には制御回路22は、ピーク電圧が所与の電圧(基準しきい値電圧、仮規定電圧)を超えたタイミングから所与の期間経過したタイミングを、負荷変調での負荷の切り替えタイミングとして特定する。そして特定された切り替えタイミングを含むリセット期間において、リセット制御を行い、ピーク保持ノードの電圧をGNDの電圧レベル(0V)に設定する。
【0050】
受電装置40(受電モジュール、2次モジュール)は、2次コイルL2、受電部42、負荷変調部46、給電制御部48、受電制御装置50を含むことができる。なお受電装置40や受電制御装置50は図2の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。
【0051】
受電部42は、2次コイルL2の交流の誘起電圧を直流電圧に変換する。この変換は受電部42が有する整流回路43により行われる。この整流回路43は、ダイオードDB1〜DB4を含む。ダイオードDB1は、2次コイルL2の一端のノードNB1と直流電圧VDCの生成ノードNB3との間に設けられ、DB2は、ノードNB3と2次コイルL2の他端のノードNB2との間に設けられ、DB3は、ノードNB2とVSSのノードNB4との間に設けられ、DB4は、ノードNB4とNB1との間に設けられる。
【0052】
受電部42の抵抗RB1、RB2はノードNB1とNB4との間に設けられる。そしてノードNB1、NB4間の電圧を抵抗RB1、RB2により分圧することで得られた信号CCMPIが、受電制御装置50の周波数検出回路60に入力される。
【0053】
受電部42のコンデンサCB1及び抵抗RB4、RB5は、直流電圧VDCのノードNB3とVSSのノードNB4との間に設けられる。そしてノードNB3、NB4間の電圧を抵抗RB4、RB5により分圧することで得られた信号ADINが、受電制御装置50の位置検出回路56に入力される。
【0054】
負荷変調部46は負荷変調処理を行う。具体的には受電装置40から送電装置10に所望のデータを送信する場合に、送信データに応じて負荷変調部46(2次側)での負荷を可変に変化させて、図3(B)に示すように1次コイルL1の誘起電圧の信号波形を変化させる。このために負荷変調部46は、ノードNB3、NB4の間に直列に設けられた抵抗RB3、トランジスタTB3(N型のCMOSトランジスタ)を含む。このトランジスタTB3は受電制御装置50の制御回路52からの信号P3Qによりオン・オフ制御される。そしてトランジスタTB3をオン・オフ制御して負荷変調を行う際には、給電制御部48のトランジスタTB1、TB2はオフにされ、負荷90が受電装置40に電気的に接続されない状態になる。
【0055】
例えば図3(B)のように、データ「0」を送信するために2次側を低負荷(インピーダンス大)にする場合には、信号P3QがLレベルになってトランジスタTB3がオフになる。これにより負荷変調部46の負荷はほぼ無限大(無負荷)になる。一方、データ「1」を送信するために2次側を高負荷(インピーダンス小)にする場合には、信号P3QがHレベルになってトランジスタTB3がオンになる。これにより負荷変調部46の負荷は、抵抗RB3(高負荷)になる。
【0056】
給電制御部48は負荷90への電力の給電を制御する。レギュレータ49は、整流回路43での変換で得られた直流電圧VDCの電圧レベルを調整して、電源電圧VD5(例えば5V)を生成する。受電制御装置50は、例えばこの電源電圧VD5が供給されて動作する。
【0057】
トランジスタTB2(P型のCMOSトランジスタ)は、受電制御装置50の制御回路52からの信号P1Qにより制御される。具体的にはトランジスタTB2は、ID認証が完了(確立)して通常の電力伝送を行う場合にはオンになり、負荷変調の場合等にはオフになる。
【0058】
トランジスタTB1(P型のCMOSトランジスタ)は、出力保証回路54からの信号P4Qにより制御される。具体的には、ID認証が完了して通常の電力伝送を行う場合にはオンになる。一方、ACアダプタの接続が検出されたり、電源電圧VD5が受電制御装置50(制御回路52)の動作下限電圧よりも小さい場合等に、オフになる。
【0059】
受電制御装置50は、受電装置40の各種制御を行う装置であり、集積回路装置(IC)などにより実現できる。この受電制御装置50は、2次コイルL2の誘起電圧から生成される電源電圧VD5により動作することができる。また受電制御装置50は、制御回路52(受電側)、出力保証回路54、位置検出回路56、発振回路58、周波数検出回路60、満充電検出回路62を含むことができる。
【0060】
制御回路52(制御部)は受電装置40や受電制御装置50の制御を行うものであり、例えばゲートアレイやマイクロコンピュータなどにより実現できる。具体的には制御回路52は、ID認証、位置検出、周波数検出、負荷変調、或いは満充電検出などに必要な各種のシーケンス制御や判定処理を行う。
【0061】
出力保証回路54は、低電圧時(0V時)の受電装置40の出力を保証する回路であり、電圧出力ノードNB7から受電装置40側への電流の逆流を防止する。
【0062】
位置検出回路56は、2次コイルL2の誘起電圧の波形に相当する信号ADINの波形を監視して、1次コイルL1と2次コイルL2の位置関係が適正であるかを判断する。具体的には信号ADINをコンパレータで2値に変換して、位置関係が適正であるか否かを判断する。
【0063】
発振回路58は、例えばCR発振回路により構成され、2次側のクロックを生成する。周波数検出回路60は、信号CCMPIの周波数(f1、f2)を検出して、図3(A)に示すように、送電装置10からの送信データが「1」なのか「0」なのかを判断する。
【0064】
満充電検出回路62(充電検出回路)は、負荷90のバッテリ94(2次電池)が、満充電状態(充電状態)になったか否かを検出する回路である。
【0065】
負荷90は、バッテリ94の充電制御等を行う充電制御装置92を含む。この充電制御装置92(充電制御IC)は集積回路装置などにより実現できる。なお、スマートバッテリのように、バッテリ94自体に充電制御装置92の機能を持たせてもよい。
【0066】
次に、送電側と受電側の動作の概要について図4のフローチャートを用いて説明する。送電側は、電源投入されてパワーオンすると(ステップS1)、位置検出用の一時的な電力伝送を行う(ステップS2)。この電力伝送により、受電側の電源電圧が立ち上がり、受電制御装置50のリセットが解除される(ステップS11)。すると受電側は、信号P1QをHレベルに設定し、信号P4Qをハイインピーダンス状態に設定する(ステップS12)。これによりトランジスタTB2、TB1が共にオフになり、負荷90との間の電気的な接続が遮断される。
【0067】
次に、受電側は、位置検出回路56を用いて、1次コイルL1と2次コイルL2の位置関係が適正か否かを判断する(ステップS13)。そして位置関係が適正である場合には、受電側はIDの認証処理を開始し、認証フレームを送電側に送信する(ステップS14)。具体的には図3(B)で説明した負荷変調により認証フレームのデータを送信する。
【0068】
送電側は、認証フレームを受信すると、IDが一致するか否かなどの判断処理を行う(ステップS3)。そしてID認証を許諾する場合には、許諾フレームを受電側に送信する(ステップS4)。具体的には図3(A)で説明した周波数変調によりデータを送信する。
【0069】
受電側は、許諾フレームを受信し、その内容がOKである場合には、無接点電力伝送を開始するためのスタートフレームを送電側に送信する(ステップS15、S16)。一方、送電側は、スタートフレームを受信し、その内容がOKである場合には、通常の電力伝送を開始する(ステップS5、S6)。そして受電側は信号P1Q、P4QをLレベルに設定する(ステップS17)。これによりトランジスタTB2、TB1が共にオンになるため、負荷90に対する電力伝送が可能になり、負荷への電力供給(VOUTの出力)が開始する(ステップS18)。
【0070】
3.保持ノードのリセット
図5に本実施形態の送電制御装置20の具体的な構成例を示す。図5において振幅検出回路28(ピークホールド回路)は、1次コイルL1の誘起電圧信号PHINのピーク電圧を保持ノードNA4に保持することで、振幅情報であるピーク電圧を検出する。この場合に、振幅検出回路28のオペアンプOPA1は、保持ノードNA4への充電はできるが、保持ノードNA4からの放電ができない。このため制御回路22は、リセット期間において、保持ノードNA4の電荷を放電するリセット制御を行う。
【0071】
具体的には図5に示すように振幅検出回路28は、オペアンプOPA1、OPA2と、保持コンデンサCA1と、リセット用のN型のトランジスタTA1を含む。オペアンプOPA1は、その非反転入力端子(広義には第1の入力端子)に信号PHINが入力され、その反転入力端子(広義には第2の入力端子)に振幅検出回路28(オペアンプOPA2)の出力ノードNA5が接続される。
【0072】
保持コンデンサCA1、リセット用トランジスタTA1は、オペアンプOPA1の出力ノードであるピーク電圧の保持ノードNA4と、GND(低電位側電源)との間に設けられる。
【0073】
オペアンプOPA2は、その非反転入力端子(第1の入力端子)に保持ノードNA4が接続され、その反転入力端子(第2の入力端子)にOPA2の出力ノードNA5が接続され、ボルテージフォロワ接続のオペアンプを構成している。なおオペアンプOPA2の後段に、ボルテージフォロワ接続のオペアンプを更に設けてもよい。
【0074】
コンパレータ部31は、データ検出用、過負荷検出用、異物検出用、着脱検出用のコンパレータCPC1、CPC2、CPC3、CPC4を含む。コンパレータCPC1、CPC2、CPC3、CPC4の非反転入力端子(第1の入力端子)には、振幅検出回路28からの出力信号PHQが入力される。またコンパレータCPC1、CPC2、CPC3、CPC4の反転入力端子(第2の入力端子)には、データ検出用、過負荷検出用、異物検出用、着脱検出用のしきい値電圧VSIGH、VOVER、VMETAL、VLEAVEが入力される。そしてデータ検出、過負荷検出、異物検出、着脱検出の信号SIGH、OVER、METAL、LEAVEを出力する。ここでVSIGH、VOVER、VMETAL、VLEAVEとしては、例えば2.7V、3.8V、3.8V、2.9Vなどの電圧を採用できる。そして信号PHQがしきい値電圧VSIGH、VOVER、VMETAL、VLEAVEよりも大きくなると、各々、コンパレータCPC1、CPC2、CPC3、CPC4の出力信号SIGH、OVER、METAL、LEAVEがアクティブ(Hレベル)になる。
【0075】
図5のオペアンプOPA1、OPA2、保持コンデンサCA1、リセット用トランジスタTA1によりピークホールド回路(ピーク検出回路)が構成される。即ち電圧検出回路14からの検出信号PHINのピーク電圧が保持ノードNA4にホールドされ、このホールドされたピーク電圧の信号が、ボルテージフォロワ接続のオペアンプOPA2によりインピーダンス変換されてノードNA5に出力される。
【0076】
そしてリセット用トランジスタTA1はリセット期間においてオンになり、保持ノードNA4の電荷をGND側に放電する。即ちオペアンプOPA1は、保持コンデンサCA1に電荷を蓄積するだけであり、GND側に電荷を放電できないタイプのオペアンプになっている。このため、信号PHINのピーク電圧の上昇には追従できるが、ピーク電圧の下降には追従できない。またオペアンプOPA1の出力部に設けられる電荷蓄積用のP型のトランジスタにはリーク電流が存在するため、このP型トランジスタがオフである場合にも、長時間が経過すると、保持ノードNA4の電圧が上昇してしまう。このため、保持ノードNA4の電圧を定期的にリセットする必要もある。以上の理由により、図5では保持ノードNA4にリセット用のトランジスタTA1が設けられている。
【0077】
例えば本実施形態では、受電側は、送電側の交流電圧からクロックを検出(抽出)して、このクロックに同期して負荷変調を行っている。従って、受電側の負荷変調は送電側のクロックに同期して行われるため、送電側は受電側の負荷変調のタイミングを一意的に知ることができる。
【0078】
そこで本実施形態では制御回路22が、受電側の負荷変調の負荷の切り替えタイミングを特定し、特定された切り替えタイミングを含むリセット期間において、保持ノードNA4の電荷をGND側に放電するリセット制御を行う。このようにすれば、ピーク電圧の下降に追従できないタイプのオペアンプOPA1を採用した場合にも、適正なピークホールド動作を実現できる。またピーク電圧が所与の電圧(SIGH0、SIGHV)を超えるのを待つ待機モード時に、定期的に保持ノードNA4の電圧をリセットすることで、オペアンプOPA1のP型トランジスタのリーク電流による保持電圧の上昇を防止できる。
【0079】
図6に本実施形態の動作を説明するための信号波形例を示す。タイミングt41でリセット信号RSTがLレベル(非アクティブ)になりリセットが解除されると、ピーク電圧の信号PHQが少しだけ上昇し、タイミングt42(例えば70μS後)に一定値になる。そしてタイミングt43で受電側(2次側)が無負荷から有負荷(例えば22オーム)に変化すると、ピーク電圧が更に上昇し、タイミングt44で基準しきい値電圧SIGHV(SIGH0)を超えると、図5のコンパレータCPC1の出力信号SIGHがHレベル(アクティブ)になり、カウンタによるカウント動作が開始する。即ち、このタイミングt44で、受電側が無負荷から有負荷になったことが検出されたことになる。
【0080】
その後、タイミングt44から期間TR1(例えば39CLK)が経過したタイミングt45で、ラッチ信号LATがHレベル(アクティブ)になり、コンパレータCPC1からの信号SIGHがラッチ回路30にラッチされる。そしてタイミングt45から期間TR2(例えば1CLK)が経過したリセットタイミングt46で、信号RSTがHレベル(アクティブ)になって、トランジスタTA1がオンになり、保持ノードNA4の電荷がGND側に放電される。これによりピーク電圧が0Vになる。そしてリセット期間TR3(例えば32CLK)の間は、信号RSTがHレベルになるため、保持ノードNA4の電圧は0Vに維持される。その後、タイミングt48で信号RSTがLレベル(非アクティブ)になると、ピーク電圧は再度上昇する。この時に、受電側(2次側)の負荷変調部46が無負荷であればピーク電圧の上昇が小さいため、受電側からの送信データは「0」であると判断でき、有負荷であればピーク電圧の上昇が大きいため、送信データは「1」であると判断できる(図3(B)参照)。
【0081】
図6では、ピーク電圧(PHQ)が基準しきい値電圧SIGHV(仮規定電圧)を超えたタイミングt44から所与の期間TR4だけ経過したタイミングt47が、2次側の負荷変調での負荷の切り替えタイミングとして特定される。そして、特定された切り替えタイミングt47を含むリセット期間TR3において、保持ノードNA4の電荷を放電するリセットが行われる。
【0082】
このようにすれば保持ノードNA4の電圧は、リセットにより、安定した0Vの固定電圧に設定された後に、受電側の負荷の高低に応じて変化するようになる。例えば受電側が無負荷である場合には、0Vから「0」のデータを表す低い電圧に変化し、有負荷である場合には、0Vから「1」のデータを表す高い電圧に変化する。従って、受電側の負荷変動を安定して精度良く検出することが可能になる。
【0083】
即ち受電側の負荷の切り替えタイミングt47において、保持ノードNA4がリセット状態になっていないと、不安定な中間電圧から「0」のデータを表す低い電圧や「1」のデータを表す高い電圧に変化するようになり、安定した検出動作を実現できないという問題がある。
【0084】
これに対して本実施形態によれば、受電側の負荷の切り替えタイミングt47では、保持ノードNA4が必ずリセット状態になっているため、上記のような問題を防止できる。
【0085】
また受電側は、送電側からの交流電圧からクロックを検出し、この検出されたクロックに同期して動作する。そして負荷を切り替える周期(64CLK)については、予め規定されている。このため送電側の制御回路22は、タイミングt44(t43)から負荷の切り替えタイミングt47までの期間の長さを特定することができる。従って図6のように切り替えタイミングt47を含むリセット期間TR4においてアクティブになる信号RSTを生成することができ、安定した検出動作を実現できる。
【0086】
4.オペアンプの構成例
図7に第1のオペアンプOPA1の構成例を示す。このオペアンプOPA1は差動部140(差動段)と出力部142(出力段)を含む。差動部140は、その非反転入力端子(第1の入力端子)に入力される信号PHINとその反転入力端子(第2の入力端子)に入力される信号PHQの差動増幅を行って、信号DFQを出力する。出力部142はこの信号DFQを受けて信号OPQを出力する。
【0087】
図7では出力部142は、第1、第2のP型トランジスタトランジスタTC1、TC2を含む。トランジスタTC1は、そのソースにVDD(高電位側電源)が供給され、そのゲート及びドレインが差動部140の出力ノードNC1に接続される。トランジスタTC2は、そのソースにVDDが供給され、そのゲートが差動部140の出力ノードNC1に接続され、そのドレインが保持ノードNA4に接続される。
【0088】
そしてP型のトランジスタTC2は、半波整流された誘起電圧信号PHINのパルス発生期間においてオンになって、保持ノードNA4の保持コンデンサCA1を充電する。一方、半波整流された誘起電圧信号PHINのパルス非発生期間においてオフになる。なおパルス発生期間は例えばPHIN(PHIN1)入力電圧が出力電圧よりも高い期間であり、パルス非発生期間はPHIN(PHIN1)入力電圧が出力電圧よりも低い期間である。
【0089】
即ち誘起電圧信号PHINのパルス非発生期間においては、保持ノードNA4の電荷がGND側に放電されないようにする必要がある。そしてこのようなパルス非発生期間でのGND側への電荷の放電を防止する手法として、保持ノードNA4とオペアンプOPA1の出力との間に逆流防止用のダイオードを設ける手法が考えられる。
【0090】
しかしながら、この手法によると、余分なダイオードが必要になり、回路の大規模化を招く。また保持ノードNA4への充電時にダイオードの順方向電圧が発生するため、ピーク検出の性能が劣化するおそれもある。
【0091】
この点、図7では、オペアンプOPA1の出力部142には、N型トランジスタで構成される電流源は設けられておらず、P型トランジスタTC1、TC2が設けられている。従って、誘起電圧信号PHINのパルス非発生期間において、保持ノードNA4からの電荷がGND側に放電される経路が無いため、上述のようなダイオードを設けなくても、保持ノードNA4からGNDへの電流の逆流を防止できる。従って、小規模な回路で高精度のピーク検出動作を実現できる。
【0092】
図8にオペアンプOPA1やその差動部140、出力部142の更に詳細な構成例を示す。図8では、オペアンプOPA1は、N型トランジスタTC7等のゲートのバイアスを設定するバイアス設定回路144(バイアス点設定回路)を含む。
【0093】
差動部140は、VDDと出力ノードNC1との間に設けられたP型トランジスタTC3、TC4と、VDDと反転出力ノードNC2との間に設けられたP型トランジスタTC5、TC6を含む。そしてトランジスタTC3、TC5のゲートには反転出力ノードNC2が接続され、トランジスタTC4、TC6のゲートにはバイアス電圧BS1が供給される。
【0094】
また差動部140は、出力ノードNC1とノードNC4との間に設けられたN型トランジスタTC7、TC8と、反転出力ノードNC2とノードNC4との間に設けられたN型トランジスタTC9、TC10を含む。トランジスタTC7、TC9のゲートにはノードNC3に接続され、トランジスタTC8、TC10のゲートには、各々、信号PHIN。PHQが入力される。
【0095】
また差動部140は、ノードNC3とNC4に設けられ、そのゲート及びドレインがノードNC3に接続され、ノードNC3、NC4の電圧差を一定電圧に設定するダイオード接続のN型トランジスタTC11や、ノードNC2とNC4の間に設けられ、そのゲートがノードNC8に接続されるN型トランジスタTC12を含む。更に、ノードNC4とGNDの間に設けられ、そのゲートにバイアス電圧BS2が入力され、電流源として機能するN型トランジスタTC13を含む。
【0096】
トランジスタTC3〜TC6により、カスコード接続型のカレントミラー回路が構成される。このカスコード接続型のカレントミラー回路と、そのゲート電圧がバイアス設定回路144により設定されるトランジスタTC7、TC9を設けることで、いわゆるカスコード接続型の差動増幅回路が構成される。このカスコード接続型の差動増幅回路によれば、通常の差動増幅回路に比べてゲインを非常に大きくできるという利点がある。
【0097】
図8に示すように本実施形態では、差動部140が、そのゲートに誘起電圧信号PHINが入力される第1のN型トランジスタTC8と、差動部140の出力ノードNC1と第1のN型トランジスタTC8の間に設けられた第2のN型トランジスタTC7を含む。
【0098】
そしてバイアス設定回路144(バイアス電圧生成回路)は、半波整流された誘起電圧信号PHINのパルス発生期間では、第2のN型トランジスタTC7のゲート電圧を上昇させてTC7をオンにするバイアス設定を行う。これにより、差動部140の出力ノードの電圧が下降して、第1及び第2のP型トランジスタTC1、TC2がオンになる。
【0099】
一方、バイアス設定回路144(バイアス電圧生成回路)は、パルス非発生期間では、第2のN型トランジスタTC7のゲート電圧を下降させてTC7をオフにするバイアス設定を行う。これにより、差動部140の出力ノードNC1の電圧が上昇して、第1及び第2のP型トランジスタTC1、TC2はオフになる。
【0100】
図9に図8の回路の動作を説明するための信号波形例を示す。図9のC1に示すように半波整流のパルス発生期間において信号PHINの電圧が上昇すると、バイアス設定回路144やトランジスタTC11により設定されるノードNC3のバイアス電圧がC2に示すように上昇する。これによりC3に示すように第2のN型トランジスタTC7がオンになって電流IC1が流れ、C4に示すように出力ノードNC1の電圧が下降する。この結果、C5に示すように第1、第2のP型トランジスタTC1、TC2がオンになって電流IC3、IC4が流れ、C6に示すように保持ノードNA4の電圧OPQが充電されて上昇する。
【0101】
一方、図9のD1に示すように半波整流のパルス非発生期間において信号PHINの電圧が下降すると、バイアス設定回路144やトランジスタTC11により設定されるノードNC3のバイアス電圧がD2に示すように下降する。これによりD3に示すように第2のN型トランジスタTC7がオフになって電流IC1が0になり、D4に示すように出力ノードNC1の電圧が上昇する。この結果、D5に示すように第1、第2のP型トランジスタTC1、TC2がオフになって電流IC3、IC4が0になり、D6に示すように保持ノードNA4の電圧OPQが同じ電圧にホールドされる。
【0102】
以上のように図8の回路によれば、半波整流のパルス発生期間においては、トランジスタTC2を介して保持ノードNA4に効率良く電荷を蓄積できる。一方、パルス非発生期間においては、トランジスタTC2を完全にオフにすることで、保持ノードNA4に不要な電荷が蓄積されて保持電圧OPQが上昇してピーク電圧が不正確な電圧になってしまう事態を防止できる。
【0103】
図10に図7の第2のオペアンプOPA2の具体的な構成例を示す。このOPA2は、リセット期間において保持ノードNA4がGND(低電位側電源)の電圧に設定された場合にも動作するレール・ツー・レール型のオペアンプになっている。
【0104】
具体的にはオペアンプOPA2は、P型トランジスタTD1、TD2とN型トランジスタTD3、TD4、TD5により構成される第1の差動部DF1と、N型トランジスタTD6、TD7とP型トランジスタTD8、TD9、TD10により構成される第2の差動部DF2を含む。またP型トランジスタTD15、N型トランジスタTD16等で構成される出力部QPを含む。
【0105】
第1の差動部DF1では、信号OPQ、PHQが入力される差動入力段のトランジスタTD3、TD4がN型のトランジスタになっており、第2の差動部DF2では、信号OPQ、PHQが入力される差動入力段のトランジスタTD8、TD9がP型のトランジスタになっている。これによりレール・ツー・レールでの入出力振幅が可能なオペアンプを構成できる。即ちVDD側やGND側に不感帯がなく、電源電圧と同じ振幅の電圧を受けて出力できるレール・ツー・レール型のオペアンプを実現できる。
【0106】
即ち図7では、リセット期間ではトランジスタTA1がオンになり、保持ノードNA4が0Vにリセットされる。そしてリセット期間の後、オペアンプOPA1により保持ノードNA4は充電され、図9に示すように保持ノードNA4はVDDの電圧(例えば3V)まで上昇する場合がある。従って、オペアンプOPA2としてレール・ツー・レール型ではない通常タイプのオペアンプを使用すると、オペアンプOPA2が適正なボルテージフォロワ動作を行わなくなってしまい、正確なピーク電圧を検出できない。
【0107】
この点、オペアンプOPA2を図10に示すようなレール・ツー・レール型のオペアンプで構成すれば、0VからVDDの電圧の幅広い入出力振幅範囲で正常にオペアンプOPA2が動作するようになり、正確なピーク電圧を検出して後段の回路に伝達できる。
【0108】
5.第1の変形例
図11に本実施形態の送電制御装置20の第1の変形例を示す。図11の第1の変形例は、図5のコンパレータ部31に代えてA/D変換回路29が設けられている。
【0109】
図11において振幅検出回路28は、誘起電圧信号PHINの振幅情報を検出する。この場合、1次コイルL1のインダクタンスや共振回路を構成するコンデンサの容量値がばらついたり、電源電圧などが変動すると、振幅検出回路28の検出電圧(ピーク電圧、振幅電圧、実効電圧)も変動する。従って、データ検出、異物検出、着脱検出の判定のための基準しきい値電圧(判定電圧)が固定値であると、正確な検出を実現できないおそれがある。
【0110】
そこで図11ではA/D変換回路29を設け、仮の規定電圧(規格電圧)から所与の期間経過したタイミングでA/D変換を行って、検出判定のための基準しきい値電圧を自動補正する手法を採用している。
【0111】
具体的には図12に示すような仮規定電圧SIGH0を設定する。この仮規定電圧SIGH0は、図2の受電装置40の負荷変調部46の負荷が無負荷(TB3がオフ)である場合のピーク電圧(広義には検出電圧)と、有負荷(TB3がオン)である場合のピーク電圧との間の電圧であり、例えばSIGH0=2.5Vである。なお仮規定電圧SIGH0をレジスタにより可変に設定できるようにしてもよい。
【0112】
A/D変換回路29は、誘起電圧信号PHINのピーク電圧(信号PHQ)が仮規定電圧SIGH0を超えたタイミングt1から所与の期間TPが経過した変換タイミングt2で、ピーク電圧のA/D変換を行う。そして基準しきい値電圧SIGHVのデジタルデータADQを求めて出力する。ラッチ回路30は、このデータADQをラッチする。制御回路22は、ラッチされたデータADQを用いて、データ検出、異物検出、或いは着脱検出を行う。即ち、受電装置40が負荷変調により送信したデータの「0」、「1」を検出したり、充電器の1次コイルの上に置かれた異物(2次コイル以外の金属)を検出したり、充電器の上に置かれた携帯電話機等の電子機器の着脱(取り外し)を検出する。
【0113】
例えば図12のタイミングt0で受電側の負荷変調部46のトランジスタTB3がオンになり、無負荷(負荷非接続)から有負荷(負荷接続)に変化すると、誘起電圧信号PHINのピーク電圧が上昇する。図12では、このようなピーク電圧の上昇を検知するための仮の規定電圧SIGH0(仮のしきい値電圧)が設定されている。この仮規定電圧SIGH0は、受電側が無負荷である場合には、超えることがない電圧であり、ピーク電圧がSIGH0を超えた場合には、受電側で確実に負荷が接続されたと判断できる。そこで、このタイミングt1から十分な期間TPが経過し、ピーク電圧のレベルが安定したタイミングt2でA/D変換を行い、基準しきい値電圧SIGHVを求める。具体的には制御回路22は、仮規定電圧SIGH0を超えたタイミングt1から、カウンタ102を用いてカウント処理(カウント値のインクリメント又はデクリメント)を開始する。そして、カウンタ102のカウント値に基づき設定された変換タイミングt2でA/D変換を行うように、A/D変換回路29を制御して、基準しきい値電圧SIGHVを求める。
【0114】
そして制御回路22は、この基準しきい値電圧SIGHVに基づいて、データ検出、異物検出、着脱検出を行う。具体的には、基準しきい値電圧SIGHVに対してデータ検出用、異物検出用又は着脱検出用のパラメータ電圧を減算又は加算することでデータ検出用、異物検出用又は着脱検出用のしきい値電圧を得る。そしてこれらのしきい値電圧に基づいて、データ検出、異物検出、及び着脱検出の少なくとも1つを行う。
【0115】
図13に、データ検出用、過負荷検出用、異物検出用、着脱検出用のしきい値電圧VSIGH、VOVER、VMETAL、VLEAVEを求めるためのしきい値テーブル100の例を示す。制御回路22はこのしきい値テーブル100を用いてVSIGH、VOVER、VMETAL、VLEAVEを求める。例えば、データ検出用のしきい値電圧VSIGHは、基準しきい値電圧SIGHVに対してデータ検出用のパラメータ電圧PV1を減算することで求める。同様に、VOVERはSIGHVに対して過負荷検出用のパラメータ電圧PV2を加算することで求め、VMETALはSIGHVに対して異物検出用のパラメータ電圧PV3を加算することで求め、VLEAVEはSIGHVに対して着脱検出用のパラメータ電圧PV4を減算することで求める。
【0116】
なお本実施形態では、まず過負荷検出を行い、過負荷が検出された場合に、電圧検出回路14の電圧分割ノードのスイッチング制御を行って、異物検出、着脱検出を行う。この場合にパラメータ電圧PV1、PV2、PV3、PV4は例えば0.3V、0.8V、0.8V、0.1Vに設定できる。例えばSIGHV=3.0Vの場合にはVSIGH=3.0−0.3=2.7Vになり、データ検出用のしきい値電圧VSIGHは、基準しきい値電圧SIGHV(3.0V)と仮規定電圧SIGH0(2.5V)の間の電圧になる。
【0117】
以上の第1の変形例の手法によれば、コイルのインダクタンスやコンデンサの容量値や電源電圧が変動した場合に、その変動に応じて、基準しきい値電圧SIGHVも変化し、SIGHVにより求められるデータ検出用、異物検出用、着脱検出用のしきい値電圧VSIGH、VMETAL、VLEAVEも変化する。即ち素子バラツキ等に応じて変化する基準しきい値電圧SIGHVに応じて、しきい値電圧VSIGH、VMETAL、VLEAVEが自動補正される。これにより、素子バラツキを自動的に吸収することができ、安定した検出動作を実現できる。また、基準しきい値電圧SIGHVのA/D変換は、受電側の負荷が無負荷から有負荷に変化したことがSIGH0を用いて確実に検出されたタイミングt1から、十分な期間TPが経過したタイミングt2で行われる。従って、誤った基準しきい値電圧SIGHVが検出されてしまう事態を防止でき、誤検出が無い安定した検出動作を実現できる。
【0118】
なお、1次コイルL1に2次コイルL2が近づく過程や、異物が設置された場合に、ピーク電圧が仮規定電圧SIGH0を超える場合がある。しかしながら、この場合には、それ以降の負荷変調のシーケンスが予め規定されたシーケンスと合致しなくなるため、ID認証エラーとなり再起動になるため、問題は生じない。
【0119】
また図12では、振幅検出回路28の検出電圧がピーク電圧である場合の例を示しているが、振幅情報は、ピーク電圧に限定されず、誘起電圧信号の振幅の大小を表す物理量であればよい。例えば振幅情報は、誘起電圧信号の電力を表す実効電圧であってもよいし、誘起電圧信号の振幅電圧自体であってもよい。
【0120】
図14に第1の変形例の詳細な構成例を示す。図14の振幅検出回路28は図5と同様の構成であるため説明を省略する。
【0121】
A/D変換回路29は、サンプルホールド回路110、コンパレータCPA1、逐次比較レジスタ112、D/A変換回路114を含む。サンプルホールド回路110は信号PHQをサンプリングして、ホールドする。コンパレータCPA1は、D/A変換回路114からのD/A変換後のアナログ信号DAQとサンプルホールド回路110からのサンプルホールド信号SHQを比較する。逐次比較レジスタ112(逐次比較制御回路)は、コンパレータCPA1の出力信号CQ1のデータを格納する。D/A変換回路114は、逐次比較レジスタ112からの例えば8ビットのデジタルデータSAQをD/A変換して、アナログ信号DAQを出力する。
【0122】
この逐次比較型のA/D変換回路29では、コンパレータCPA1が、MSB(最上位ビット)だけを「1」とした場合のD/A変換後の信号DAQと、入力信号SHQ(PHQ)を比較する。そして信号SHQの電圧の方が大きければMSBを「1」のままにして、小さければMSBを「0」にする。そしてA/D変換回路29は、以降の下位ビットについても同様にして逐次に比較処理を行う。そして最終的に得られたデジタルデータADQをラッチ回路30に出力する。なおA/D変換回路29は図14の構成に限定されず、例えば異なった回路構成の逐次比較型A/D変換回路であってもよいし、追従比較型、並列比較型、二重積分型などのA/D変換回路であってもよい。
【0123】
図15に図14の回路の動作を説明するための信号波形例を示す。タイミングt11でリセット信号RSTがLレベル(非アクティブ)になりリセットが解除されると、ピーク電圧の信号PHQが少しだけ上昇する。その後のタイミングt12で受電側(2次側)が無負荷から有負荷に変化すると、ピーク電圧が更に上昇し、タイミングt13で仮規定電圧SIGH0を超えると、カウンタ102によるカウント動作が開始する。そして期間TP1(例えば104CLK)が経過したリセットタイミングt14で、信号RSTがHレベル(アクティブ)になって、トランジスタTA1がオンになり、保持ノードNA4の電荷がGND側に放電される。これによりピーク電圧が、一旦、下降する。そしてリセット期間TP2(例えば32CLK)が経過して、タイミングt15になると、受電側が有負荷のままであるため、ピーク電圧が再度上昇する。その後、期間TP3(例えば32CLK)が経過した変換タイミングt16で、A/D変換回路29によるA/D変換が開始し、基準しきい値電圧SIGHVのデジタルデータが求められる。そして期間TP4(例えば64CLK)が経過したタイミングt17でラッチ信号LATがHレベル(アクティブ)になり、基準しきい値電圧SIGHVのデジタルデータがラッチ回路30にラッチされる。
【0124】
このように図15では、ピーク電圧(PHQ)が仮規定電圧SIGH0を超えたタイミングから第1の期間TP1が経過したリセットタイミングt14で、保持ノードNA4の電荷を低電位側電源に放電するリセット制御が行われる。そしてリセットタイミングt14から第2の期間(TP2+TP3)が経過した変換タイミングt16で、ピーク電圧のA/D変換が行われて、基準しきい値電圧SIGHVのデジタルデータが求められる。
【0125】
即ち仮規定電圧SIGH0を超えてから期間TP1の経過後にリセット期間TP2を設け、保持ノードNA4の電圧を一旦リセットする。そして振幅検出回路28(ピークホールド回路)の出力が安定するのを、期間TP3の間だけ待ち、その後に、A/D変換回路29を起動して、A/D変換を行う。このようにすれば、保持ノードNA4の電圧がリセットされてピーク電圧が安定した後にA/D変換を行うことができるため、基準しきい値電圧SIGHVの検出精度を高めることができる。
【0126】
6.待機期間におけるリセット
図15において、ピーク電圧の信号PHQが仮規定電圧SIGH0(或いは基準しきい値電圧SIGHV)を超えるのを待つ待機期間において、図14のオペアンプOPA1側から保持ノードNA4に対してリーク電流が流れる場合がある。具体的には、SIGH0の待機期間において図7のP型のトランジスタTC2がオフであっても、このトランジスタTC2のリーク電流によって、保持ノードNA4が充電されてしまうおそれがある。
【0127】
そして、待機期間において、このようなリーク電流により保持ノードNA4の電圧が上昇してしまうと、受電側が無負荷から有負荷に変化していないのに、ピーク電圧が仮規定電圧SIGH0を超えたと判断されて、誤検出が生じるおそれがある。
【0128】
そこで本実施形態では、待機期間において保持ノードNA4を定期的にリセットする手法を採用している。具体的には図16に示すように、制御回路22は、ピーク電圧が所与の電圧(例えば仮規定電圧SIHG0、基準しきい値電圧SIGHV)を超えるのを待つ待機期間において、所与のタイミング毎に周期的に、保持ノードNA4の電荷をGND側に放電するリセット制御を行う。例えば図16では、制御回路22は、タイミングt51〜t52、t53〜t54、t55〜t56のリセット期間において信号RSTをHレベルにして、トランジスタTA1をオンにする。
【0129】
このようにすれば、オペアンプOPA1側から保持ノードNA4にリーク電流が流れた場合にも、待機期間に設定されたリセット期間において、リーク電流により蓄積された電荷が定期的にGND側に放電されるようになる。この結果、リーク電流により保持ノードNA4の電圧が上昇して、仮規定電圧SIGH0の誤検出が生じる事態を防止でき、安定した検出動作を実現できる。
【0130】
7.第2の変形例
図17に本実施形態の第2の変形例を示す。図11の第1の変形例と異なる点は、電圧検出回路14の構成と、スイッチ回路SW1、SW2が追加された点である。
【0131】
図17の電圧検出回路14は、1次コイルL1の一端のノードNA2とGND(低電位側電源)との間に設けられ、直列接続された抵抗RA1、RA2、RA3を含む。これらの抵抗RA1、RA2、RA3により電圧分割回路が構成される。そして1次コイルL1の誘起電圧信号PHIN1、PHIN2(半波整流信号)を、電圧分割回路の電圧分割ノードNA31、NA32に出力する。そして制御回路22は、データ検出の場合と、異物検出、着脱検出の場合とで、異なる電圧分割ノードからの誘起電圧信号が振幅検出回路28に入力されるように、スイッチング制御を行う。
【0132】
具体的にはデータ検出の場合には、スイッチ回路SW1がオン(導通状態)になり、第1の電圧分割ノードNA31からの信号PHIN1が信号PHINとして振幅検出回路28に入力されて、ピーク電圧(振幅情報)が検出される。一方、異物検出や着脱検出などの過負荷検出の場合には、スイッチ回路SW2がオンになり、第2の電圧分割ノードNA32からの信号PHIN2が信号PHINとして振幅検出回路28に入力されて、ピーク電圧(振幅情報)が検出される。
【0133】
なおスイッチ回路SW1、SW2は、例えばP型トランジスタとN型トランジスタのドレイン及びソースを共通接続したトランスファーゲートなどにより構成できる。またスイッチ回路SW1、SW2のオン・オフは、制御回路22からのスイッチ信号SC1、SC2により制御される。即ちスイッチ信号SC1、SC2により、スイッチ回路SW1、SW2を構成するトランジスタのオン・オフを制御する。
【0134】
図18に第2の変形例の動作を説明するためのフローチャートを示す。図18の処理は、通常のデータ検出モードのステートにおいて常時行われる処理である。
【0135】
まずスイッチ回路SW1をオンにして、スイッチ回路SW2をオフにする(ステップS21)。これらのオン・オフ制御は制御回路22からのスイッチ信号SC1、SC2により行われる。これにより、電圧分割ノードNA31からの信号PHIN1が信号PHINとして振幅検出回路28に入力され、受電側からの送信データの検出が可能になる。
【0136】
次に、ピーク電圧信号PHQが、図13で説明した過負荷検出用のしきい値電圧VOVERを超えたか否かを判断する(ステップS22)。そして、例えば3回(広義には複数回)連続して超えたと判断された場合には、過負荷状態であると判断し、スイッチ回路SW1をオフにして、スイッチ回路SW2をオンにする(ステップS23)。これにより、電圧分割ノードNA32からの信号PHIN2が信号PHINとして振幅検出回路28に入力され、異物検出や着脱検出などの過負荷状態の検出が可能になる。
【0137】
次に、ピーク電圧信号PHQが、図13で説明した異物検出用のしきい値電圧VMETALを超えたか否かを判断する(ステップS24)。そして、例えば3回(複数回)連続して超えたと判断された場合には、異物が存在すると判断し、異物の存在を警告する赤のLEDを点灯させる制御を行う(ステップS25)。そしてID認証前の初期状態モード(例えば図4のステップS2)に戻る。
【0138】
一方、ピーク電圧信号PHQがVMETALを超えていない場合には、PHQが着脱検出用のしきい値電圧VLEAVEを超えたか否かを判断し(ステップS26)、超えていない場合にはステップS21に戻る。これによりスイッチ回路SW1がオンになり、スイッチ回路SW2がオフになり、通常のデータ検出モードに戻る。一方、PHQがVLEAVEを超えている場合には、電子機器の着脱(取り外し)が行われたと判断する(ステップS27)。そしてID認証前の初期状態モードに戻る。
【0139】
このように第2の変形例では、まず、第1の電圧分割ノードNA31からの誘起電圧信号PHIN1を振幅検出回路28に入力するスイッチング制御を行う(ステップS21)。そして、この状態で過負荷が検出された場合には(ステップS22)、第1の電圧分割ノードNA31とは異なる第2の電圧分割ノードNA32からの誘起電圧信号PHIN2を振幅検出回路28に入力するスイッチング制御を行って(ステップS23)、異物検出、着脱検出を行う(ステップS24〜S27)。
【0140】
即ち過負荷状態の場合は、データ検出の場合に比べてピーク電圧が非常に大きくなる。従って、電圧分割ノードを変更することなくオペアンプOPA1、OPA2を用いて、過負荷状態のピーク電圧を検出しようとすると、オペアンプOPA1、OPA2の動作レンジの設計が難しくなる。
【0141】
この点、図17、図18では、過負荷状態と判定された場合には、データ検出の電圧分割ノードNA31に比べて、より低電位側の電圧分割ノードNA32からの信号PHIN2でピーク電圧が検出される。このように電圧分割ノードを変更すれば、コイル端電圧が高い場合であっても、振幅検出回路28に入力される信号のピークは低くなる。従って、共用のオペアンプOPA1、OPA2を用いて、過負荷状態である異物検出や着脱検出を実現できるようになり、オペアンプの動作レンジの設計を容易化できる。
【0142】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語(低電位側電源、高電位側電源、検出電圧、第1の入力端子、第2の入力端子、電子機器等)と共に記載された用語(GND、VDD、ピーク電圧、非反転入力端子、反転入力端子、携帯電話機・充電器等)は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また送電制御装置、送電装置、受電制御装置、受電装置の構成・動作や、リセット制御手法や、振幅検出手法や、オペアンプの構成も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【図面の簡単な説明】
【0143】
【図1】図1(A)、図1(B)は無接点電力伝送の説明図。
【図2】本実施形態の送電装置、送電制御装置、受電装置、受電制御装置の構成例。
【図3】図3(A)、図3(B)は周波数変調、負荷変調によるデータ転送の説明図。
【図4】送電側と受電側の動作の概要について説明するためのフローチャート。
【図5】本実施形態の送電制御装置の構成例。
【図6】本実施形態の動作を説明するための信号波形例。
【図7】第1のオペアンプの構成例。
【図8】第1のオペアンプの具体的な構成例。
【図9】第1のオペアンプの動作を説明するための信号波形例。
【図10】第2のオペアンプの具体的な構成例。
【図11】本実施形態の第1の変形例の構成例。
【図12】第1の変形例の動作を説明するための信号波形例。
【図13】しきい値テーブルの例。
【図14】第1の変形例の具体的な構成例。
【図15】第1の変形例の動作を説明するための信号波形例。
【図16】待機期間におけるリセット手法を説明するための信号波形例。
【図17】本実施形態の第2の変形例の構成例。
【図18】第2の変形例の動作を説明するためのフローチャート。
【符号の説明】
【0144】
L1 1次コイル、L2 2次コイル、
OPA1 第1のオペアンプ、OPA2 第2のオペアンプ、CA1 保持コンデンサ、
TA1 リセット用のN型トランジスタ、NA4 保持ノード、
10 送電装置、12 送電部、14 電圧検出回路、16 表示部、
20 送電制御装置、22 制御回路(送電側)、24 発振回路、
26 ドライバ制御回路、28 振幅検出回路、29 A/D変換回路、
30 ラッチ回路、31 コンパレータ部、40 受電装置、42 受電部、
43 整流回路、46 負荷変調部、48 給電制御部、50 受電制御装置、
52 制御回路(受電側)、54 出力保証回路、56 位置検出回路、
58 発振回路、60 周波数検出回路、62 満充電検出回路、90 負荷、
92 充電制御装置、94 バッテリ、100 しきい値テーブル、102 カウンタ、
110 サンプルホールド回路、112 逐次比較レジスタ、114 D/A変換回路、
【特許請求の範囲】
【請求項1】
1次コイルと2次コイルを電磁的に結合させて送電装置から受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムの前記送電装置に設けられる送電制御装置であって、
前記1次コイルの誘起電圧信号の振幅情報を検出する振幅検出回路と、
前記送電装置を制御する制御回路を含み、
前記振幅検出回路は、
前記1次コイルの誘起電圧信号のピーク電圧を保持ノードに保持することで、前記振幅情報であるピーク電圧を検出し、
前記制御回路は、
前記受電装置が負荷変調を行う場合に、前記負荷変調での負荷の切り替えタイミングを特定し、特定された切り替えタイミングを含むリセット期間において、前記保持ノードの電荷を低電位側電源に放電するリセット制御を行うことを特徴とする送電制御装置。
【請求項2】
請求項1において、
前記制御回路は、
ピーク電圧が所与の電圧を超えたタイミングから所与の期間経過したタイミングを、前記負荷変調での負荷の切り替えタイミングとして特定し、特定された切り替えタイミングを含むリセット期間において、前記保持ノードの電荷を放電するリセット制御を行うことを特徴とする送電制御装置。
【請求項3】
請求項1又は2において、
前記振幅検出回路は、
前記1次コイルの誘起電圧信号が、その第1の入力端子に入力され、その出力端子が前記保持ノードに接続される第1のオペアンプと、
前記保持ノードと低電位側電源との間に設けられる保持コンデンサと、
前記保持ノードと低電位側電源との間に設けられ、前記リセット期間においてオンになるリセット用のN型トランジスタと、
その第1の入力端子に前記保持ノードが接続され、その出力端子がその第2の入力端子に接続される第2のオペアンプを含むことを特徴とする送電制御装置。
【請求項4】
請求項3において、
前記第1のオペアンプは、差動部と出力部を含み、
前記出力部は、
そのソースに高電位側電源が供給され、そのゲート及びドレインが前記差動部の出力ノードに接続される第1のP型トランジスタと、
そのソースに高電位側電源が供給され、そのゲートが前記差動部の出力ノードに接続され、そのドレインが前記保持ノードに接続される第2のP型トランジスタを含み、
前記第2のP型トランジスタは、
半波整流された前記誘起電圧信号のパルス発生期間においてオンになって、前記保持ノードの前記保持コンデンサを充電し、前記誘起電圧信号のパルス非発生期間においてオフになることを特徴とする送電制御装置。
【請求項5】
請求項4において、
前記差動部は、
そのゲートに前記誘起電圧信号が入力される第1のN型トランジスタと、
前記差動部の出力ノードと前記第1のN型トランジスタとの間に設けられた第2のN型トランジスタを含み、
前記第1のオペアンプは、
前記第2のN型トランジスタのゲートのバイアス設定を行うバイアス設定回路を含み、
前記バイアス設定回路は、
前記パルス発生期間では、前記第2のN型トランジスタのゲート電圧を上昇させてオンにするバイアス設定を行うことで、前記差動部の出力ノードの電圧を下降させて前記第1及び第2のP型トランジスタをオンにし、
前記パルス非発生期間では、前記第2のN型トランジスタのゲート電圧を下降させてオフにするバイアス設定を行うことで、前記差動部の出力ノードの電圧を上昇させて前記第1及び第2のP型トランジスタをオフにすることを特徴とする送電制御装置。
【請求項6】
請求項3乃至5のいずれかにおいて、
前記第2のオペアンプは、
前記リセット期間において前記保持ノードが低電位側電源の電圧に設定された場合にも動作するレール・ツー・レール型のオペアンプであることを特徴とする送電制御装置。
【請求項7】
請求項1乃至6のいずれかにおいて、
検出されたピーク電圧のA/D変換を行うA/D変換回路を含み、
前記A/D変換回路は、
前記リセット期間から所与の期間経過した変換タイミングで、ピーク電圧のA/D変換を行って、基準しきい値電圧のデジタルデータを求め、
前記制御回路は、
前記基準しきい値電圧のデジタルデータを用いて、前記受電装置が負荷変調により送信したデータの検出、着脱検出、及び異物検出の少なくとも1つを行うことを特徴とする送電制御装置。
【請求項8】
請求項7において、
前記制御回路は、
ピーク電圧が仮規定電圧を超えたタイミングから、カウンタを用いてカウント処理を開始し、前記カウンタのカウント値に基づき設定された前記変換タイミングで前記A/D変換を行うように、前記A/D変換回路を制御することを特徴とする送電制御装置。
【請求項9】
請求項8において、
前記仮規定電圧は、前記受電装置が有する負荷変調部の負荷が無負荷である場合の検出電圧と有負荷である場合の検出電圧との間の電圧であることを特徴とする送電制御装置。
【請求項10】
請求項7乃至9のいずれかにおいて、
前記制御回路は、
前記基準しきい値電圧に対してデータ検出用、異物検出用又は着脱検出用のパラメータ電圧を減算又は加算することで得られたデータ検出用、異物検出用又は着脱検出用のしきい値電圧に基づいて、データ検出、異物検出、及び着脱検出の少なくとも1つを行うことを特徴とする送電制御装置。
【請求項11】
請求項1乃至10のいずれかにおいて、
前記制御回路は、
前記誘起電圧信号のピーク電圧が所与の電圧を超えるのを待つ待機期間において、所与のタイミング毎に周期的に、前記保持ノードの電荷を放電するリセット制御を行うことを特徴とする送電制御装置。
【請求項12】
請求項1乃至11のいずれかに記載の送電制御装置と、
交流電圧を生成して前記1次コイルに供給する送電部とを含むことを特徴とする送電装置。
【請求項13】
請求項12に記載の送電装置を含むことを特徴とする電子機器。
【請求項14】
送電装置と受電装置を含み、1次コイルと2次コイルを電磁的に結合させて前記送電装置から前記受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムであって、
前記受電装置は、
前記2次コイルの誘起電圧を直流電圧に変換する受電部と、
前記受電装置から前記送電装置にデータを送信する場合に、送信データに応じて負荷を可変に変化させる負荷変調部を含み、
前記送電装置は、
前記1次コイルの誘起電圧信号の振幅情報を検出する振幅検出回路と、
前記送電装置を制御する制御回路を含み、
前記振幅検出回路は、
前記1次コイルの誘起電圧信号のピーク電圧を保持ノードに保持することで、前記振幅情報であるピーク電圧を検出し、
前記制御回路は、
前記受電装置が負荷変調によりデータを送信する場合に、前記負荷変調での負荷の切り替えタイミングを特定し、特定された切り替えタイミングを含むリセット期間において、前記保持ノードの電荷を低電位側電源に放電するリセット制御を行うことを特徴とする無接点電力伝送システム。
【請求項1】
1次コイルと2次コイルを電磁的に結合させて送電装置から受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムの前記送電装置に設けられる送電制御装置であって、
前記1次コイルの誘起電圧信号の振幅情報を検出する振幅検出回路と、
前記送電装置を制御する制御回路を含み、
前記振幅検出回路は、
前記1次コイルの誘起電圧信号のピーク電圧を保持ノードに保持することで、前記振幅情報であるピーク電圧を検出し、
前記制御回路は、
前記受電装置が負荷変調を行う場合に、前記負荷変調での負荷の切り替えタイミングを特定し、特定された切り替えタイミングを含むリセット期間において、前記保持ノードの電荷を低電位側電源に放電するリセット制御を行うことを特徴とする送電制御装置。
【請求項2】
請求項1において、
前記制御回路は、
ピーク電圧が所与の電圧を超えたタイミングから所与の期間経過したタイミングを、前記負荷変調での負荷の切り替えタイミングとして特定し、特定された切り替えタイミングを含むリセット期間において、前記保持ノードの電荷を放電するリセット制御を行うことを特徴とする送電制御装置。
【請求項3】
請求項1又は2において、
前記振幅検出回路は、
前記1次コイルの誘起電圧信号が、その第1の入力端子に入力され、その出力端子が前記保持ノードに接続される第1のオペアンプと、
前記保持ノードと低電位側電源との間に設けられる保持コンデンサと、
前記保持ノードと低電位側電源との間に設けられ、前記リセット期間においてオンになるリセット用のN型トランジスタと、
その第1の入力端子に前記保持ノードが接続され、その出力端子がその第2の入力端子に接続される第2のオペアンプを含むことを特徴とする送電制御装置。
【請求項4】
請求項3において、
前記第1のオペアンプは、差動部と出力部を含み、
前記出力部は、
そのソースに高電位側電源が供給され、そのゲート及びドレインが前記差動部の出力ノードに接続される第1のP型トランジスタと、
そのソースに高電位側電源が供給され、そのゲートが前記差動部の出力ノードに接続され、そのドレインが前記保持ノードに接続される第2のP型トランジスタを含み、
前記第2のP型トランジスタは、
半波整流された前記誘起電圧信号のパルス発生期間においてオンになって、前記保持ノードの前記保持コンデンサを充電し、前記誘起電圧信号のパルス非発生期間においてオフになることを特徴とする送電制御装置。
【請求項5】
請求項4において、
前記差動部は、
そのゲートに前記誘起電圧信号が入力される第1のN型トランジスタと、
前記差動部の出力ノードと前記第1のN型トランジスタとの間に設けられた第2のN型トランジスタを含み、
前記第1のオペアンプは、
前記第2のN型トランジスタのゲートのバイアス設定を行うバイアス設定回路を含み、
前記バイアス設定回路は、
前記パルス発生期間では、前記第2のN型トランジスタのゲート電圧を上昇させてオンにするバイアス設定を行うことで、前記差動部の出力ノードの電圧を下降させて前記第1及び第2のP型トランジスタをオンにし、
前記パルス非発生期間では、前記第2のN型トランジスタのゲート電圧を下降させてオフにするバイアス設定を行うことで、前記差動部の出力ノードの電圧を上昇させて前記第1及び第2のP型トランジスタをオフにすることを特徴とする送電制御装置。
【請求項6】
請求項3乃至5のいずれかにおいて、
前記第2のオペアンプは、
前記リセット期間において前記保持ノードが低電位側電源の電圧に設定された場合にも動作するレール・ツー・レール型のオペアンプであることを特徴とする送電制御装置。
【請求項7】
請求項1乃至6のいずれかにおいて、
検出されたピーク電圧のA/D変換を行うA/D変換回路を含み、
前記A/D変換回路は、
前記リセット期間から所与の期間経過した変換タイミングで、ピーク電圧のA/D変換を行って、基準しきい値電圧のデジタルデータを求め、
前記制御回路は、
前記基準しきい値電圧のデジタルデータを用いて、前記受電装置が負荷変調により送信したデータの検出、着脱検出、及び異物検出の少なくとも1つを行うことを特徴とする送電制御装置。
【請求項8】
請求項7において、
前記制御回路は、
ピーク電圧が仮規定電圧を超えたタイミングから、カウンタを用いてカウント処理を開始し、前記カウンタのカウント値に基づき設定された前記変換タイミングで前記A/D変換を行うように、前記A/D変換回路を制御することを特徴とする送電制御装置。
【請求項9】
請求項8において、
前記仮規定電圧は、前記受電装置が有する負荷変調部の負荷が無負荷である場合の検出電圧と有負荷である場合の検出電圧との間の電圧であることを特徴とする送電制御装置。
【請求項10】
請求項7乃至9のいずれかにおいて、
前記制御回路は、
前記基準しきい値電圧に対してデータ検出用、異物検出用又は着脱検出用のパラメータ電圧を減算又は加算することで得られたデータ検出用、異物検出用又は着脱検出用のしきい値電圧に基づいて、データ検出、異物検出、及び着脱検出の少なくとも1つを行うことを特徴とする送電制御装置。
【請求項11】
請求項1乃至10のいずれかにおいて、
前記制御回路は、
前記誘起電圧信号のピーク電圧が所与の電圧を超えるのを待つ待機期間において、所与のタイミング毎に周期的に、前記保持ノードの電荷を放電するリセット制御を行うことを特徴とする送電制御装置。
【請求項12】
請求項1乃至11のいずれかに記載の送電制御装置と、
交流電圧を生成して前記1次コイルに供給する送電部とを含むことを特徴とする送電装置。
【請求項13】
請求項12に記載の送電装置を含むことを特徴とする電子機器。
【請求項14】
送電装置と受電装置を含み、1次コイルと2次コイルを電磁的に結合させて前記送電装置から前記受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムであって、
前記受電装置は、
前記2次コイルの誘起電圧を直流電圧に変換する受電部と、
前記受電装置から前記送電装置にデータを送信する場合に、送信データに応じて負荷を可変に変化させる負荷変調部を含み、
前記送電装置は、
前記1次コイルの誘起電圧信号の振幅情報を検出する振幅検出回路と、
前記送電装置を制御する制御回路を含み、
前記振幅検出回路は、
前記1次コイルの誘起電圧信号のピーク電圧を保持ノードに保持することで、前記振幅情報であるピーク電圧を検出し、
前記制御回路は、
前記受電装置が負荷変調によりデータを送信する場合に、前記負荷変調での負荷の切り替えタイミングを特定し、特定された切り替えタイミングを含むリセット期間において、前記保持ノードの電荷を低電位側電源に放電するリセット制御を行うことを特徴とする無接点電力伝送システム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【公開番号】特開2008−206305(P2008−206305A)
【公開日】平成20年9月4日(2008.9.4)
【国際特許分類】
【出願番号】特願2007−39600(P2007−39600)
【出願日】平成19年2月20日(2007.2.20)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成20年9月4日(2008.9.4)
【国際特許分類】
【出願日】平成19年2月20日(2007.2.20)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]