電力変換装置
【課題】交流を全波整流せずにコンバータへ入力することで、優れた変換効率が得られる電力変換装置を提供する。
【解決手段】コンバータ11は、交流電源13を入力とし、交流電源13が正のときに稼動する第1のスイッチング素子S1と交流電源が負のときに稼動する第2のスイッチング素子S2のオン,オフにより直流電圧を出力する。コントローラ12は、コンバータ11への交流入力電圧及び交流入力電流とコンバータからの直流出力電圧とを入力とし、第1のスイッチング素子S1をオンさせるための第1のパルス信号P1のパルス幅と第2のスイッチング素子S2をオンさせるための第2のパルス信号P2のパルス幅とを決定して、第1のパルス信号P1及び第2のパルス信号P2を第1のスイッチング素子S1及び第2のスイッチング素子S2にそれぞれ出力する。
【解決手段】コンバータ11は、交流電源13を入力とし、交流電源13が正のときに稼動する第1のスイッチング素子S1と交流電源が負のときに稼動する第2のスイッチング素子S2のオン,オフにより直流電圧を出力する。コントローラ12は、コンバータ11への交流入力電圧及び交流入力電流とコンバータからの直流出力電圧とを入力とし、第1のスイッチング素子S1をオンさせるための第1のパルス信号P1のパルス幅と第2のスイッチング素子S2をオンさせるための第2のパルス信号P2のパルス幅とを決定して、第1のパルス信号P1及び第2のパルス信号P2を第1のスイッチング素子S1及び第2のスイッチング素子S2にそれぞれ出力する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、交流電源から得られる交流電圧を直流電圧に変換して負荷へ電力を供給する電力変換装置に関する。
【背景技術】
【0002】
一般に、交流電圧を直流電圧に変換する場合、先ず、交流電源に接続した全波整流回路により、交流を全波整流する。次いで、全波整流した後の脈流または直流の電圧を、コンバータで所望の直流電圧に変換し、負荷に供給する。
【0003】
コンバータは、負荷へ供給する電力を生成するために、内蔵するスイッチング素子を交流電圧の周期より早い周期で繰り返しオン,オフする。このスイチッング素子のオン、オフを制御することで、供給電力を調整できる。このため、スイチッング素子のオン、オフを制御するためのコントローラが、この種の電力変換装置には必要となる。
【0004】
コントローラは、スイチッング素子のオン,オフを制御するためのパルス信号を生成して、コンバータに出力する。コントローラは、コンバータへの入力電圧及び入力電流と、コンバータからの出力電圧とを取込む。そして、負荷への供給電力が所望の値となるように、上記パルス信号のパルス幅(オンデューティ幅)を決定する。このようなコントローラの一態様として、従来、力率改善(Power Factor Correction:PFC)回路が知られている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2010−114993号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
従来の電力変換装置は、交流を全波整流してからコンバータに入力して、所望の直流電圧を得ている。全波整流には、通常、ダイオードブリッジ回路が適用される。ダイオードブリッジ回路は、交流電圧が正及び負のいずれの場合においても、常に2つのダイオードの直列回路を電流が流れる。このとき、2つのダイオードでは、それぞれダイオードを流れる電流とダイオードの順方向電圧との積に相当する電力損失が発生する。
【0007】
このような電力損失をなくすために、交流を全波整流せずにコンバータへ入力することが考えられる。しかしその場合には、コンバータへの入力電圧と入力電流に正負の逆極性が存在する。従来のコントローラは、全波整流した後の脈流または直流を入力するコンバータに適用されていたので、正の入力電圧及び正の入力電流には対応していたものの、負の入力電圧及び負の入力電流には対応していない。このため、交流を全波整流せずにコンバータへ入力する形式の電力変換装置は実現されていない。
【0008】
本発明の実施形態において、解決しようとする課題は、交流を全波整流せずにコンバータへ入力することで、優れた変換効率が得られる電力変換装置を提供しようとするものである。
【課題を解決するための手段】
【0009】
一実施形態によれば、電力変換装置は、コンバータとコントローラとを備える。コンバータは、交流電源を入力とし、交流電源が正のときに稼動する第1のスイッチング素子と交流電源が負のときに稼動する第2のスイッチング素子のオン,オフにより直流電圧を出力する。コントローラは、コンバータへの交流入力電圧及び交流入力電流とコンバータからの直流出力電圧とを入力とし、第1のスイッチング素子をオンさせるための第1のパルス信号のパルス幅と第2のスイッチング素子をオンさせるための第2のパルス信号のパルス幅とを決定して、第1のパルス信号及び第2のパルス信号を第1のスイッチング素子及び第2のスイッチング素子にそれぞれ出力する。
【図面の簡単な説明】
【0010】
【図1】一実施形態に係る電力変換装置の全体構成図。
【図2】同電力変換装置におけるコンバータ、入力電圧検出部、電流検出部及び出力電圧検出部の具体的な回路構成図。
【図3】同電力変換装置におけるコントローラの具体的な回路構成図。
【図4】同電力変換装置におけるコントローラの判定部から出力されるフェーズ信号Ph及びその論理否定信号/Phの説明図。
【図5】同電力変換装置におけるコントローラの生成部と決定部の交流入力電圧Vinが正のときの動作波形図。
【図6】同電力変換装置におけるコントローラにおいて、増幅出力信号CA1が高いときに生成されるパルス信号PL1の一例を示す図。
【図7】同電力変換装置におけるコントローラにおいて、増幅出力信号CA1が低いときに生成されるパルス信号PL1の一例を示す図。
【図8】同電力変換装置におけるコントローラの生成部と決定部の交流入力電圧Vinが負のときの動作波形図。
【図9】同電力変換装置におけるコントローラにおいて、増幅出力信号CA2が高いときに生成されるパルス信号PL2の一例を示す図。
【図10】同電力変換装置におけるコントローラにおいて、増幅出力信号CA2が低いときに生成されるパルス信号PL2の一例を示す図。
【図11】同電力変換装置におけるコントローラの選択部50の動作波形図。
【図12】コンバータの変形例を示す回路構成図。
【図13】反転増幅回路の第1の変形例を示す回路図。
【図14】反転増幅回路の第2の変形例を示す回路図。
【発明を実施するための形態】
【0011】
以下、電力変換装置の実施形態を、図面を用いて説明する。
図1は、本実施形態における電力変換装置100の全体構成図である。電力変換装置100は、交流を直流に変換するためのコンバータ11と、このコンバータ11を制御するためのコントローラ12とを備える。
【0012】
コンバータ11は、交流電源13からの交流を、全波整流することなく直接入力する。コンバータ11は、第1のスイッチング素子S1と第2のスイッチング素子S2とを内蔵する。そしてコンバータ11は、これらのスイッチング素子S1,S2を、交流電圧の周期より早い周期で繰り返しオン,オフすることで、交流を直流に変換する。コンバータ11は、得られた直流を負荷14に出力して、負荷14に電力を供給する。
【0013】
電力変換装置100は、コンバータ11の入力側回路に、入力電圧検出部15と電流検出部16とを接続する。また、電力変換装置100は、コンバータ11の出力側回路に、出力電圧検出部17を接続する。
【0014】
入力電圧検出部15は、交流電源13の両端に生じる正または負の電圧(交流入力電圧Vin)を検出する。そして入力電圧検出部15は、検出信号をコントローラ12に出力する。
【0015】
電流検出部16は、交流電源13とコンバータ11とを結ぶ回路を流れる正または負の電流(交流入力電流Is)を検出する。電流検出部16は、コンバータ11側から見ると接地電位GNDよりも下流側の回路電流を検出する。そして電流検出部16は、検出信号をコントローラ12に出力する。
【0016】
出力電圧検出部17は、コンバータ11の出力端子間に生じる正の直流電圧(直流出力電圧Vout)を検出する。そして出力電圧検出部17は、検出信号をコントローラ12に出力する。
【0017】
コントローラ12は、入力電圧検出部15で検出された交流入力電圧Vinの検出信号と、電流検出部16で検出された交流入力電流Isの検出信号と、出力電圧検出部17で検出された直流出力電圧Voutの検出信号とをそれぞれ入力する。また、コントローラ12は、例えば5ボルトの定格電圧Vccを供給する電圧源と、三角波の周期信号Voscを発生するオシレータ18と、任意の基準電圧Vrefを供給する電圧源とを接続する。
【0018】
コントローラ12は、交流入力電圧Vin、交流入力電流Is及び直流出力電圧Voutの各値と、定格電圧Vcc、周期信号Vosc及び基準電圧Vrefとを用いて、前記第1のスイッチング素子S1をオンさせるための第1のパルス信号P1と、前記第2のスイッチング素子S2をオンさせるための第2のパルス信号P2Sのパルス幅を決定する。そしてコントローラ12は、第1のパルス信号P1及び第2のパルス信号P2を前記コンバータ11に出力して、前記第1のスイッチング素子S1及び第2のスイチッング素子S2のオン、オフを制御する。
【0019】
図2は、電力変換装置100におけるコンバータ11、入力電圧検出部15、電流検出部16及び出力電圧検出部17の具体的な回路構成図である。
【0020】
コンバータ11は、交流電源101の両端に、インダクタL1とキャパシタC1を直列に介して、第1のスイッチング素子S1を接続する。また、コンバータ11は、第1のスイッチング素子S1の両端に、平滑コンデンサC2を直列に介して、第2のスイッチング素子S2を接続する。第1のスイッチング素子S1及び第2のスイッチング素子S2は、機械的スイッチを使用する。
【0021】
コンバータ11は、第1のスイッチング素子S1に対して並列に第1の外付けダイオードD1を接続し、第2のスイッチング素子S2に対して並列に第2の外付けダイオードD2を接続する。具体的には、コンバータ11は、第1の外付けダイオードD1のアノードを、第1のスイッチング素子S1と交流電源101との接続点に接続し、カソードを、第1のスイッチング素子S1とキャパシタC1との接続点に接続する。またコンバータ11は、第2の外付けダイオードD2のアノードを、第2のスイッチング素子S2とキャパシタC1との接続点に接続し、カソードを、第2のスイッチング素子S2と平滑コンデンサC2との接続点に接続する。
【0022】
電力変換装置100は、コンバータ11の第1のスイチッング素子S1と交流電源13との接続点、つまりは第1のスイチッング素子S1と第1の外付けダイオードD1のアノードとの接続点を接地電位GNDとする。また、電力変換装置100は、平滑コンデンサC2の両端をコンバータ11の出力端子19A、19Bとする。そして電力変換装置100は、これらの出力端子19A,19B間に、所望の負荷14を接続する。
【0023】
入力電圧検出部15は、交流電源13の両端に直列に接続された2つの電圧検出抵抗R1,R2からなる。入力電圧検出部15は、抵抗R1と抵抗R2との直列回路の両端間に生じる電位差を検出し、交流入力電圧Vinとしてコントローラ12に出力する。
【0024】
電流検出部16は、接地電位GNDに設定された第1のスイチッング素子S1と第1の外付けダイオードD1のアノードとの接続点と交流電源13とを接続する回路配線上に挿入された電流検出抵抗R3からなる。電流検出部16は、電流検出抵抗R3の交流電源13側を流れる電流を検出し、交流入力電流Isとしてコントローラ12に出力する。
【0025】
出力電圧検出部17は、コンバータ11の出力端子19A,19B間に直列に接続された2つの電圧検出抵抗R4,R5からなる。出力電圧検出部17は、抵抗R4と抵抗R5との直列回路の両端間に生じる電位差を検出し、直流出力電圧Voutとしてコントローラ12に出力する。
【0026】
図3は、コントローラ12の具体的な回路構成図である。コントローラ12は、判定部20と、生成部30と、決定部40と、選択部50とを有する。
【0027】
判定部20は、抵抗R11と抵抗R12とを直列に接続してなる第1の抵抗分圧回路21と、第1の比較器22と、インバータ23とを含む。
第1の抵抗分圧回路21は、定格電圧Vccと交流入力電圧Vinとの電位差を抵抗R11と抵抗R12とで分圧する。そして第1の抵抗分圧回路21は、この抵抗分圧により正の電位にバイアスされた交流入力電圧Vin-B0を、前記第1の比較器22の一方の入力端子に印加する。
【0028】
第1の比較器22は、第1の抵抗分圧回路21で正の電位にバイアスされた交流入力電圧Vin-B0と、予め設定された第1の基準電圧Vref1とを比較する。そして第1の比較器22は、比較結果に応じたフェーズ信号Phを選択部50に出力する。フェーズ信号Phは、バイアス交流入力電圧Vin-B0が第1の基準電圧Vref1以上のとき論理的に“1”となり、バイアス交流入力電圧Vin-B0が第1の基準電圧Vref1未満のとき論理的に“0”となる。
インバータ23は、第1の比較器22から出力されるフェーズ信号Phの論理否定信号/Phを選択部50に出力する。
【0029】
図4は、判定部20から出力されるフェーズ信号Ph及びその論理否定信号/Phの説明図である。交流入力電圧Vinは、接地電位GNDを基準に周期的に正負の値をとる。そこで判定部20は、定格電圧Vccと交流入力電圧Vinとの電位差を第1の抵抗分圧回路21で分圧することで、交流入力電圧Vinを正の電位のバイアス交流入力電圧Vin-B0にバイアスする。
【0030】
例えば、定格電圧Vccが5ボルトであるとき、バイアス交流入力電圧Vin-B0が2.5ボルトを中心として2ボルトから3ボルトの範囲内で変動するように、判定部20は、交流入力電圧Vinを正の電位にバイアスする。この場合、第1の基準電圧Vrefを2.5ボルトと設定すると、図4の区間t1〜t2に示すように、交流入力電圧Vinが正の区間では、論理的に“1”のフェーズ信号Phが出力される。区間t2〜t3に示すように、交流入力電圧Vinが負の区間では、論理的に“0”のフェーズ信号Phが出力される。
【0031】
したがって、論理否定信号/Phは、交流入力電圧Vinが正の区間t1〜t2では、論理的に“0”となり、交流入力電圧Vinが負の区間t2〜t3では、論理的に“1”となる。ここに、判定部20は、交流入力電圧Vinの正負を判定する。
【0032】
図3の説明に戻る。
生成部30は、出力電圧増幅回路31、第2の抵抗分圧回路32、入力電圧増幅回路33、第1のマルチプレクサ34及び第2のマルチプレクサ35を含む。
【0033】
出力電圧増幅回路31は、第1のオペアンプOP1と、この第1のオペアンプOP1の出力端子と反転端子とを接続する帰還抵抗R13とからなる。出力電圧増幅回路31は、第1のオペアンプOP1の非反転端子に印加される第2の基準電圧Vref2と、反転端子に印加される直流出力電圧Voutとの差分の電圧を増幅する。出力電圧増幅回路31は、増幅出力信号Vo-Aを、前記第1のマルチプレクサ34と前記第2のマルチプレクサ35にそれぞれ供給する。
【0034】
第2の抵抗分圧回路32は、定格電圧Vccと交流入力電圧Vinとの電位差を抵抗R14と抵抗R15とで分圧する。そして第2の抵抗分圧回路32は、この抵抗分圧により正の電位にバイアスされた交流入力電圧Vin-Bを、前記入力電圧増幅回路33に印加する。
【0035】
入力電圧増幅回路33は、第2のオペアンプOP2と、この第2のオペアンプOP2の出力端子と反転端子とを接続する帰還抵抗R16とからなる。入力電圧増幅回路33は、第2のオペアンプOP2の非反転端子に印加される第3の基準電圧Vref3と、反転端子に印加されるバイアス交流入力電圧Vin-Bとの差分の電圧を増幅する。入力電圧増幅回路33は、反転増幅出力信号Vin-Aを、前記第2のマルチプレクサ35に供給する。
【0036】
第1のマルチプレクサ34は、増幅出力信号Vo-Aと交流入力電圧Vinの検出信号とを乗算する。この乗算結果は、交流入力電流Isを正弦波状に制御するための電流指令値となる。第1のマルチプレクサ34は、乗算結果に相当する電流指令信号M1の反転信号/M1を決定部40に出力する。
【0037】
第2のマルチプレクサ35は、増幅出力信号Vo-Aと反転増幅出力信号Vin-Aとを乗算する。この乗算結果は、交流入力電流Isを正弦波状に制御するための電流指令値となる。第2のマルチプレクサ35は、乗算結果に相当する電流指令信号M2を決定部40に出力する。
【0038】
すなわち生成部30は、第2の基準電圧Vref2に対する直流出力電圧Voutの差分電圧と交流入力電圧Vinとから、交流入力電流Isを正弦波状に制御するための信号を生成する。
【0039】
決定部40は、第3の抵抗分圧回路41、第1の電流増幅回路42、第2の電流増幅回路43、第2の比較器44及び第3の比較器45を含む。
第3の抵抗分圧回路41は、定格電圧Vccと交流入力電流Isの検出電圧との電位差を抵抗R17と抵抗R18とで分圧する。そして第3の抵抗分圧回路41は、この抵抗分圧により正の電位にバイアスされた交流入力電流Is-Bを前記第1の電流増幅回路42に印加する。
【0040】
第1の電流増幅回路42は、第3のオペアンプOP3と、この第3のオペアンプOP3の出力端子と反転端子とを接続する帰還抵抗R19とからなる。第1の電流増幅回路42は、第3のオペアンプOP3の非反転端子に印加されるバイアス交流入力電流Is-Bの電圧信号と、反転端子に印加される電流指令信号M1の反転信号/M1との差分を増幅する。第1の電流増幅回路42は、バイアス交流入力電流Is-Bの電圧信号が電流指令信号M1の反転信号/M1と一致するように、増幅出力信号CA1を、前記第2の比較器44に印加する。
【0041】
第2の電流増幅回路43は、第4のオペアンプOP4と、この第4のオペアンプOP4の出力端子と反転端子とを接続する帰還抵抗R20とからなる。第2の電流増幅回路43は、第4のオペアンプOP4の非反転端子に印加される交流入力電流Isの電圧信号と、反転端子に印加される電流指令信号M2との差分を増幅する。第2の電流増幅回路43は、交流入力電流Isの電圧信号が電流指令信号M2と一致するように、増幅出力信号CA2を、前記第3の比較器45に印加する。
【0042】
第2の比較器44は、オシレータ18から発生する三角波の周期信号Voscと、前記第1の電流増幅回路42の増幅出力信号CA1とを比較する。そして第2の比較器44は、比較結果に応じたパルス信号PL1を選択部50に出力する。パルス信号PL1は、周期信号Voscが増幅出力信号CA1以上になるとオンし、周期信号Voscが増幅出力信号CA1以下になるとオフする。ここに、第2の比較器44は、第1の電流増幅回路42から出力される電流増幅信号CA1でパルス幅が制御されるパルス信号PL1を生成する第1のパルス生成回路を構成する。
【0043】
第3の比較器45は、オシレータ18から発生する三角波の周期信号Voscと、前記第2の電流増幅回路43の増幅出力信号CA2とを比較する。そして第3の比較器45は、比較結果に応じたパルス信号PL2を選択部50に出力する。パルス信号PL2は、周期信号Voscが増幅出力信号CA2以上になるとオンし、周期信号Voscが増幅出力信号CA2以下になるとオフする。ここに、第3の比較器45は、第2の電流増幅回路43から出力される電流増幅信号CA2でパルス幅が制御されるパルス信号PL2を生成する第2のパルス生成回路を構成する。
【0044】
すなわち決定部40は、交流入力電流Isの検出信号を生成部30で生成された信号/M1またはM2と比較して、第1のパルス信号P1及び第2のパルス信号P2のパルス幅を決定する。
【0045】
ここで、コントローラ12の生成部30と決定部40の動作波形について、交流入力電圧Vinが正の場合と負の場合とに分けて説明する。始めに、交流入力電圧Vinが正の場合について、図5,図6及び図7の波形図を用いて説明する。
【0046】
図5は、上から、交流入力電圧Vinの波形、直流出力電圧Voutの波形、出力電圧増幅回路31から出力される増幅出力信号Vo-Aの波形、第1のマルチプレクサ34の乗算結果に相当する電流指令信号M1の波形、第1のマルチプレクサ34から出力される反転信号/M1の波形、交流入力電流Isの波形及び第3の抵抗分圧回路41で正の電位にバイアスされた交流入力電流Is-Bの波形である。図5において、区間t11〜t12が、交流入力電圧Vinが正の区間である。
【0047】
図5は、直流出力電圧Voutが第2の基準電圧Vref2より低い場合を示している。この場合、出力電圧増幅回路31は、ハイレベルの増幅出力信号Vo-Aを出力する。このため、第1のマルチプレクサ34での乗算結果である電流指令信号M1及びその反転信号/M1は、図5に示すように、交流入力電圧Vin波形と相似形の正弦波状の波形になる。この反転信号/M1の正弦波状の波形が、交流入力電圧Vinが正のときの交流入力電流Isの目標となるエンベロープ曲線となる。
【0048】
一方、電流検出部16は、接地電位GNDよりも下流側の回路電流を検出している。このため、交流入力電圧Vinが正のとき、交流入力電流Isの検出信号は負となる。負の検出信号は、負のままでは使用できないので、第3の抵抗分圧回路41により正のバイアス電圧を印加して、正の電位にバイアスされた交流入力電流Is-Bを生成する。
【0049】
第1の電流増幅回路42は、バイアス交流入力電流Is-Bと電流指令信号M1の反転信号/M1との差分を増幅して、増幅出力信号CA1を、前記第2の比較器44に印加する。増幅出力信号CA1は、バイアス交流入力電流Is-Bに対して電流指令信号M1の反転信号/M1が大きいとき高いレベルとなり、小さいとき低いレベルとなる。
【0050】
第2の比較器44は、オシレータ18から発生する三角波の周期信号Voscと、増幅出力信号CA1とを比較して、パルス信号PL1を生成する。増幅出力信号CA1が高いときに生成されるパルス信号PL1の一例を図6に示し、低いときに生成されるパルス信号PL1の一例を図7に示す。
【0051】
パルス信号PL1は、周期信号Voscが増幅出力信号CA1以上になるとオンし(図6の時点t21,t23,t25,t27,t29と、図7の時点t31,t33,t35,t37,t39を参照)、周期信号Voscが増幅出力信号CA1以下になるとオフする(図6の時点t22,t24,t26,t28,t30と、図7の時点t32,t34,t36,t38,t40を参照)。
【0052】
図6と図7を比較すれば明らかなように、増幅出力信号CA1が高いとき、すなわちバイアス交流入力電流Is-Bに対して電流指令信号M1の反転信号/M1が大きいときには、パルス信号PL1のパルス幅は小さくなる。逆に、増幅出力信号CA1が低いとき、すなわちバイアス交流入力電流Is-Bに対して電流指令信号M1の反転信号/M1が小さいときには、パルス信号PL1のパルス幅は大きくなる。
【0053】
次に、交流入力電圧Vinが負の場合について、図8,図9,図10の波形図を用いて説明する。
【0054】
図8は、上から、交流入力電圧Vinの波形、直流出力電圧Voutの波形、出力電圧増幅回路31から出力される増幅出力信号Vo-Aの波形、第2の抵抗分圧回路32正の電位にバイアスされた交流入力電圧Vin-Bの波形、入力電圧増幅回路33から出力される反転増幅出力信号Vin-Aの波形、第2のマルチプレクサ35の乗算結果に相当する電流指令信号M2の波形、交流入力電流Isの波形である。図8において、区間t42〜t43が、交流入力電圧Vinが負の区間である。
【0055】
図8も、交流出力電圧Voutが第2の基準電圧Vref2より低い場合を示している。この場合、出力電圧増幅回路31は、ハイレベルの増幅出力信号Vo-Aを出力する。
【0056】
交流入力電圧Vinが負の場合、そのままでは使用できないので、第2の抵抗分圧回路32により正のバイアス電圧を印加して、正の電位にバイアスされた交流入力電圧Vin-Bを生成する。さらに、入力電圧増幅回路33において、正の電位にバイアスされた交流入力電圧Vin-Bを第3の基準電圧Vref3と比較して、その差分出力である反転増幅出力信号Vin-Aを第2のマルチプレクサ35に供給する。このため、増幅出力信号Vo-Aがハイレベルのとき、第2のマルチプレクサ35から出力される電流指令信号M2は、図8に示すように、反転増幅出力信号Vin-Aの波形と相似形の正の正弦波状の波形になる。この電流指令信号M2の正弦波状の波形が、交流入力電圧Vinが負のときの交流入力電流Isの目標となるエンベロープ曲線となる。
【0057】
一方、電流検出部16は、接地電位GNDよりも下流側の回路電流を検出している。このため、交流入力電圧Vinが負のとき、交流入力電流Isの検出信号は正となるので、このまま使用できる。
【0058】
第2の電流増幅回路43は、交流入力電流Isと電流指令信号M2との差分を増幅して、増幅出力信号CA2を、前記第3の比較器45に印加する。増幅出力信号CA2は、交流入力電流Isに対して電流指令信号M2が小さいとき高いレベルとなり、大きいとき低いレベルとなる。
【0059】
第3の比較器45は、オシレータ18から発生する三角波の周期信号Voscと、増幅出力信号CA2とを比較して、パルス信号PL2を生成する。増幅出力信号CA1が高いときに生成されるパルス信号PL2の一例を図9に示し、低いときに生成されるパルス信号PL2の一例を図10に示す。
【0060】
増幅出力信号CA2は、周期信号Voscが増幅出力信号CA2以上になるとオンし(図9の時点t51,t53,t55,t57,t59と、図10の時点t61,t63,t65,t67,t69を参照)、周期信号Voscが増幅出力信号CA2以下になるとオフする(図9の時点t52,t54,t56,t58,t50と、図10の時点t62,t64,t66,t68,t70を参照)。
【0061】
図9と図10を比較すれば明らかなように、増幅出力信号CA2が高いとき、すなわち交流入力電流Isに対して電流指令信号M2が小さいときには、パルス信号PL2のパルス幅は小さくなる。逆に、増幅出力信号CA2が低いとき、すなわち交流入力電流Isに対して電流指令信号M2が大きいときには、パルス信号PL2のパルス幅は大きくなる。
【0062】
再び、図3の説明に戻る。
選択部50は、第1の論理積回路51と第2の論理積回路52とを含む。
【0063】
第1の論理積回路51は、第1の比較器22から出力されるフェーズ信号Phと第2の比較器44から出力されるパルス信号PL1との論理積を演算し、その演算結果を第1のパルス信号P1として出力する。
【0064】
第2の論理積回路52は、インバータ23から出力される反転フェーズ信号/Phと第3の比較器45から出力されるパルス信号PL2との論理積を演算し、その演算結果を第1のパルス信号P2として出力する。
【0065】
選択部50の動作波形を図11に示す。図11は、上から交流入力電圧Vinの波形、フェーズ信号Phの波形、第1のパルス信号P1の波形、反転フェーズ信号/Phの波形、第2のパルス信号P2の波形及び交流入力電流Isの波形である。
【0066】
図11に示すように、選択部50は、判定部20により交流入力電圧Vinが正と判定されたとき(図9の区間t91〜t92)、つまりはフェーズ信号Phが論理的に“1”であるときには、決定部40でパルス幅が決定されたパルス信号PL1を選択する。そして選択部50は、選択したパルス信号PL1を第1のパルス信号P1としてコンバータ11に出力する。
【0067】
これに対し、選択部50は、判定部20により交流入力電圧Vinが負と判定されたとき(図9の区間t92〜t93)、つまりは、反転フェーズ信号/Phが論理的に“1”であるときには、決定部40でパルス幅が決定されたパルス信号PL2を選択する。そして選択部50は、選択したパルス信号PL2を第2のパルス信号P2としてコンバータ11に出力する。
【0068】
第1のパルス信号P1は、コンバータ11の第1のスイッチング素子S1に供給される。第1のパルス信号P1がオンすると、第1のスイッチング素子S1が導通する。第1のスイッチング素子S1が導通すると、交流電源13、インダクタL1、キャパシタC1及び第1のスイッチング素子S1の閉回路が形成される。その結果、インダクタL1の線形リアクトル作用により、右上がりの直線的な電流が、キャパシタC1側から第1のスイッチング素子S1に流れる。
【0069】
第1のパルス信号P1がオフすると、第1のスイッチング素子S1が非導通になる。第1のスイッチング素子S1が非導通になると、第1のスイッチング素子S1を流れる電流はゼロとなる。このとき、インダクタL1は、リアクトルエネルギーにより引き続き電流を同方向に流し続けるようとする。このため、第2のスイッチング素子S2に並列接続された第2の外付けダイオードD2を経由して平滑コンデンサC2に電流が流れ込む。
【0070】
第1のパルス信号P1がオン,オフをする毎に、コンバータ11は上述した動作を繰り返す。その結果、コンバータ11は、出力端子19A,19B間の出力電圧Voutを昇圧しながら、平滑コンデンサC2を充電する。
【0071】
第2のパルス信号P2は、コンバータ11の第2のスイッチング素子S2に供給される。第2のパルス信号P2がオンすると、第2のスイッチング素子S2が導通する。第2のスイッチング素子S2が導通すると、交流電源13、インダクタL1、キャパシタC1、第2のスイッチング素子S2及び平滑コンデンサC2の閉回路が形成される。このとき、平滑コンデンサC2の電圧は、交流入力電圧Vinより高い。その結果、平滑コンデンサC2の充電電圧が第2のスイッチング素子S2及びインダクタL1を経由して交流電源13側に戻るように、コンバータ11は動作する。このため、右上がりの直線的な電流が、平滑コンデンサC2側から第2のスイッチング素子S2に流れる。
【0072】
第2のパルス信号P2がオフすると、第2のスイッチング素子S2が非導通になる。第2のスイッチング素子S2が非導通になると、第2のスイッチング素子S2を流れる電流はゼロとなる。このとき、インダクタL1は、リアクトルエネルギーにより引き続き電流を同方向に流し続けようとする。このため、第1のスイッチング素子S1に並列接続された第1の外付けダイオードD1を経由してキャパシタC1に電流が流れ込む。
【0073】
第2のパルス信号P2がオン,オフをする毎に、コンバータ11は上述した動作を繰り返す。その結果、コンバータ11は、キャパシタC1に電荷を補充する。
【0074】
交流入力電圧Vinの極性は、正と負を交互に繰り返す。したがって、コンバータ11は、平滑コンデンサC2を充電する作用とキャパシタC1に電荷を補充する作用とを交互に繰り返す。すなわちコンバータ11は、キャパシタC1に電荷を補充した後に平滑コンデンサC2を充電する。したがって、平滑コンデンサC2を充電する際にはキャパシタC1に蓄えられた電荷が平滑コンデンサC2に移動する。
【0075】
図1に示した電力変換装置100の回路は、第1及び第2のスイチッング素子S1,S2がスイッチング動作しないと、倍電圧回路として動作する。つまり、入力電圧が例えば交流100Vの場合は、略200Vの直流電圧が出力端子102,103間に生じる。
【0076】
前述したように第1及び第2のスイチッング素子S1,S2がスイッチング動作すると、キャパシタC1に蓄えられた電荷が平滑コンデンサC2に移動する。このため、電力変換装置100の昇圧効果が加算される。その結果、電力変換装置100は、入力電圧である交流電圧Vaを、その倍電圧よりもさらに高い電圧に昇圧して、基準電圧Vrefと略等しい直流の出力電圧Voutを得ることができる。
【0077】
このように、第1の実施形態によれば、電力変換装置100は、全波整流を行うことなく、交流電源13から得られる交流電圧を直流電圧に変換して負荷14へ電力を供給することができる。したがって、全波整流のためのダイオードブリッジ回路が不要となるため、回路部品点数を削減でき、コストの低減を図ることができる。また、ダイオードブリッジ回路で発生していたダイオードの順方向電圧による損失がなくなるので、電力変換装置100は、高効率の電力変換が可能となる。
【0078】
その上、電力変換装置100は、入力電流波形を入力電圧波形と相似形となるように制御している。このため、入力電流は正弦波となる。したがって、入力電流の高調波を抑制でき、ノイズの少ない電力変換を実現できる。入力電流の高調波を抑制するためには、一般には、力率改善(PFC)回路を別途設ける必要がある。しかし、電力変換装置100は、力率改善回路を設ける必要がない。すなわち電力変換装置100は、全波整流の機能と力率改善回路の機能とを1つの回路で実現しているので、より一層変換効率を高めることができる。
【0079】
以下、前記実施形態の変形例について説明する。
例えば、前記実施形態では、第1のスイッチング素子S1及び第2のスイッチング素子S2を機械的スイッチとしたが、第1及び第2のスイッチング素子S1,S2これに限定されるものではない。図12は、第1及び第2のスイッチング素子S1,S2としてN型チャネルのMOS型FET(半導体スイッチ)を用いた例である。
【0080】
具体的には、交流電源13の一端にインダクタL1を介してキャパシタC1の一端を接続し、キャパシタC1の他端に第1のスイッチング素子S1であるMOS型FETのドレイン端子を接続し、当該MOS型FETのソース端子を交流電源13の他端に接続する。
【0081】
また、第2のスイッチング素子S2であるMOS型FETのソース端子をキャパシタC1と第1のスイッチング素子S1との接続点に接続し、当該MOS型FETQ2のドレイン端子を平滑コンデンサC2の正極端子に接続し、平滑コンデンサC2の負極端子を交流電源101と第1のスイッチング素子S1との接続点に接続する。
【0082】
MOS型FETは、ボディダイオードを内蔵している。したがって、第1及び第2のスイッチング素子S1,S2としてMOS型FETを使用しても、前記実施形態と同様の作用効果を奏し得る。
【0083】
なお、トライアックのようなボディダイオードを有しない半導体スイッチであっても、図1に示すように、外付けダイオードD1,D2を組み込むことによって、第1及び第2のスイチッング素子S1,S2として適用することができる。
【0084】
また、前記実施形態において、コントローラ12を構成する出力電圧増幅回路31及び入力電圧増幅回路33のフィードバックループを1つの抵抗で表現したが、出力電圧増幅回路31及び入力電圧増幅回路33は、これに限定されるものではない。周波数特性などを考慮して、図13に示す構成や、図14に示す構成を採用してもよい。
【0085】
また、前記実施形態では、オシレータ18から発生される周期信号Voscを三角波としたが、周期信号Voscは、これに限定されるものではない。例えば、オシレータ18から発生される周期信号Voscをのこぎり波としてもよい。
【0086】
この他、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0087】
11…コンバータ、12…コントローラ、13…交流電源、14…負荷、15…入力電圧検出部、16…電流検出部、17…出力電圧検出部、18…オシレータ、20…判定部、30…生成部、40…決定部、50…選択部、100…電力変換装置。
【技術分野】
【0001】
本発明の実施形態は、交流電源から得られる交流電圧を直流電圧に変換して負荷へ電力を供給する電力変換装置に関する。
【背景技術】
【0002】
一般に、交流電圧を直流電圧に変換する場合、先ず、交流電源に接続した全波整流回路により、交流を全波整流する。次いで、全波整流した後の脈流または直流の電圧を、コンバータで所望の直流電圧に変換し、負荷に供給する。
【0003】
コンバータは、負荷へ供給する電力を生成するために、内蔵するスイッチング素子を交流電圧の周期より早い周期で繰り返しオン,オフする。このスイチッング素子のオン、オフを制御することで、供給電力を調整できる。このため、スイチッング素子のオン、オフを制御するためのコントローラが、この種の電力変換装置には必要となる。
【0004】
コントローラは、スイチッング素子のオン,オフを制御するためのパルス信号を生成して、コンバータに出力する。コントローラは、コンバータへの入力電圧及び入力電流と、コンバータからの出力電圧とを取込む。そして、負荷への供給電力が所望の値となるように、上記パルス信号のパルス幅(オンデューティ幅)を決定する。このようなコントローラの一態様として、従来、力率改善(Power Factor Correction:PFC)回路が知られている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2010−114993号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
従来の電力変換装置は、交流を全波整流してからコンバータに入力して、所望の直流電圧を得ている。全波整流には、通常、ダイオードブリッジ回路が適用される。ダイオードブリッジ回路は、交流電圧が正及び負のいずれの場合においても、常に2つのダイオードの直列回路を電流が流れる。このとき、2つのダイオードでは、それぞれダイオードを流れる電流とダイオードの順方向電圧との積に相当する電力損失が発生する。
【0007】
このような電力損失をなくすために、交流を全波整流せずにコンバータへ入力することが考えられる。しかしその場合には、コンバータへの入力電圧と入力電流に正負の逆極性が存在する。従来のコントローラは、全波整流した後の脈流または直流を入力するコンバータに適用されていたので、正の入力電圧及び正の入力電流には対応していたものの、負の入力電圧及び負の入力電流には対応していない。このため、交流を全波整流せずにコンバータへ入力する形式の電力変換装置は実現されていない。
【0008】
本発明の実施形態において、解決しようとする課題は、交流を全波整流せずにコンバータへ入力することで、優れた変換効率が得られる電力変換装置を提供しようとするものである。
【課題を解決するための手段】
【0009】
一実施形態によれば、電力変換装置は、コンバータとコントローラとを備える。コンバータは、交流電源を入力とし、交流電源が正のときに稼動する第1のスイッチング素子と交流電源が負のときに稼動する第2のスイッチング素子のオン,オフにより直流電圧を出力する。コントローラは、コンバータへの交流入力電圧及び交流入力電流とコンバータからの直流出力電圧とを入力とし、第1のスイッチング素子をオンさせるための第1のパルス信号のパルス幅と第2のスイッチング素子をオンさせるための第2のパルス信号のパルス幅とを決定して、第1のパルス信号及び第2のパルス信号を第1のスイッチング素子及び第2のスイッチング素子にそれぞれ出力する。
【図面の簡単な説明】
【0010】
【図1】一実施形態に係る電力変換装置の全体構成図。
【図2】同電力変換装置におけるコンバータ、入力電圧検出部、電流検出部及び出力電圧検出部の具体的な回路構成図。
【図3】同電力変換装置におけるコントローラの具体的な回路構成図。
【図4】同電力変換装置におけるコントローラの判定部から出力されるフェーズ信号Ph及びその論理否定信号/Phの説明図。
【図5】同電力変換装置におけるコントローラの生成部と決定部の交流入力電圧Vinが正のときの動作波形図。
【図6】同電力変換装置におけるコントローラにおいて、増幅出力信号CA1が高いときに生成されるパルス信号PL1の一例を示す図。
【図7】同電力変換装置におけるコントローラにおいて、増幅出力信号CA1が低いときに生成されるパルス信号PL1の一例を示す図。
【図8】同電力変換装置におけるコントローラの生成部と決定部の交流入力電圧Vinが負のときの動作波形図。
【図9】同電力変換装置におけるコントローラにおいて、増幅出力信号CA2が高いときに生成されるパルス信号PL2の一例を示す図。
【図10】同電力変換装置におけるコントローラにおいて、増幅出力信号CA2が低いときに生成されるパルス信号PL2の一例を示す図。
【図11】同電力変換装置におけるコントローラの選択部50の動作波形図。
【図12】コンバータの変形例を示す回路構成図。
【図13】反転増幅回路の第1の変形例を示す回路図。
【図14】反転増幅回路の第2の変形例を示す回路図。
【発明を実施するための形態】
【0011】
以下、電力変換装置の実施形態を、図面を用いて説明する。
図1は、本実施形態における電力変換装置100の全体構成図である。電力変換装置100は、交流を直流に変換するためのコンバータ11と、このコンバータ11を制御するためのコントローラ12とを備える。
【0012】
コンバータ11は、交流電源13からの交流を、全波整流することなく直接入力する。コンバータ11は、第1のスイッチング素子S1と第2のスイッチング素子S2とを内蔵する。そしてコンバータ11は、これらのスイッチング素子S1,S2を、交流電圧の周期より早い周期で繰り返しオン,オフすることで、交流を直流に変換する。コンバータ11は、得られた直流を負荷14に出力して、負荷14に電力を供給する。
【0013】
電力変換装置100は、コンバータ11の入力側回路に、入力電圧検出部15と電流検出部16とを接続する。また、電力変換装置100は、コンバータ11の出力側回路に、出力電圧検出部17を接続する。
【0014】
入力電圧検出部15は、交流電源13の両端に生じる正または負の電圧(交流入力電圧Vin)を検出する。そして入力電圧検出部15は、検出信号をコントローラ12に出力する。
【0015】
電流検出部16は、交流電源13とコンバータ11とを結ぶ回路を流れる正または負の電流(交流入力電流Is)を検出する。電流検出部16は、コンバータ11側から見ると接地電位GNDよりも下流側の回路電流を検出する。そして電流検出部16は、検出信号をコントローラ12に出力する。
【0016】
出力電圧検出部17は、コンバータ11の出力端子間に生じる正の直流電圧(直流出力電圧Vout)を検出する。そして出力電圧検出部17は、検出信号をコントローラ12に出力する。
【0017】
コントローラ12は、入力電圧検出部15で検出された交流入力電圧Vinの検出信号と、電流検出部16で検出された交流入力電流Isの検出信号と、出力電圧検出部17で検出された直流出力電圧Voutの検出信号とをそれぞれ入力する。また、コントローラ12は、例えば5ボルトの定格電圧Vccを供給する電圧源と、三角波の周期信号Voscを発生するオシレータ18と、任意の基準電圧Vrefを供給する電圧源とを接続する。
【0018】
コントローラ12は、交流入力電圧Vin、交流入力電流Is及び直流出力電圧Voutの各値と、定格電圧Vcc、周期信号Vosc及び基準電圧Vrefとを用いて、前記第1のスイッチング素子S1をオンさせるための第1のパルス信号P1と、前記第2のスイッチング素子S2をオンさせるための第2のパルス信号P2Sのパルス幅を決定する。そしてコントローラ12は、第1のパルス信号P1及び第2のパルス信号P2を前記コンバータ11に出力して、前記第1のスイッチング素子S1及び第2のスイチッング素子S2のオン、オフを制御する。
【0019】
図2は、電力変換装置100におけるコンバータ11、入力電圧検出部15、電流検出部16及び出力電圧検出部17の具体的な回路構成図である。
【0020】
コンバータ11は、交流電源101の両端に、インダクタL1とキャパシタC1を直列に介して、第1のスイッチング素子S1を接続する。また、コンバータ11は、第1のスイッチング素子S1の両端に、平滑コンデンサC2を直列に介して、第2のスイッチング素子S2を接続する。第1のスイッチング素子S1及び第2のスイッチング素子S2は、機械的スイッチを使用する。
【0021】
コンバータ11は、第1のスイッチング素子S1に対して並列に第1の外付けダイオードD1を接続し、第2のスイッチング素子S2に対して並列に第2の外付けダイオードD2を接続する。具体的には、コンバータ11は、第1の外付けダイオードD1のアノードを、第1のスイッチング素子S1と交流電源101との接続点に接続し、カソードを、第1のスイッチング素子S1とキャパシタC1との接続点に接続する。またコンバータ11は、第2の外付けダイオードD2のアノードを、第2のスイッチング素子S2とキャパシタC1との接続点に接続し、カソードを、第2のスイッチング素子S2と平滑コンデンサC2との接続点に接続する。
【0022】
電力変換装置100は、コンバータ11の第1のスイチッング素子S1と交流電源13との接続点、つまりは第1のスイチッング素子S1と第1の外付けダイオードD1のアノードとの接続点を接地電位GNDとする。また、電力変換装置100は、平滑コンデンサC2の両端をコンバータ11の出力端子19A、19Bとする。そして電力変換装置100は、これらの出力端子19A,19B間に、所望の負荷14を接続する。
【0023】
入力電圧検出部15は、交流電源13の両端に直列に接続された2つの電圧検出抵抗R1,R2からなる。入力電圧検出部15は、抵抗R1と抵抗R2との直列回路の両端間に生じる電位差を検出し、交流入力電圧Vinとしてコントローラ12に出力する。
【0024】
電流検出部16は、接地電位GNDに設定された第1のスイチッング素子S1と第1の外付けダイオードD1のアノードとの接続点と交流電源13とを接続する回路配線上に挿入された電流検出抵抗R3からなる。電流検出部16は、電流検出抵抗R3の交流電源13側を流れる電流を検出し、交流入力電流Isとしてコントローラ12に出力する。
【0025】
出力電圧検出部17は、コンバータ11の出力端子19A,19B間に直列に接続された2つの電圧検出抵抗R4,R5からなる。出力電圧検出部17は、抵抗R4と抵抗R5との直列回路の両端間に生じる電位差を検出し、直流出力電圧Voutとしてコントローラ12に出力する。
【0026】
図3は、コントローラ12の具体的な回路構成図である。コントローラ12は、判定部20と、生成部30と、決定部40と、選択部50とを有する。
【0027】
判定部20は、抵抗R11と抵抗R12とを直列に接続してなる第1の抵抗分圧回路21と、第1の比較器22と、インバータ23とを含む。
第1の抵抗分圧回路21は、定格電圧Vccと交流入力電圧Vinとの電位差を抵抗R11と抵抗R12とで分圧する。そして第1の抵抗分圧回路21は、この抵抗分圧により正の電位にバイアスされた交流入力電圧Vin-B0を、前記第1の比較器22の一方の入力端子に印加する。
【0028】
第1の比較器22は、第1の抵抗分圧回路21で正の電位にバイアスされた交流入力電圧Vin-B0と、予め設定された第1の基準電圧Vref1とを比較する。そして第1の比較器22は、比較結果に応じたフェーズ信号Phを選択部50に出力する。フェーズ信号Phは、バイアス交流入力電圧Vin-B0が第1の基準電圧Vref1以上のとき論理的に“1”となり、バイアス交流入力電圧Vin-B0が第1の基準電圧Vref1未満のとき論理的に“0”となる。
インバータ23は、第1の比較器22から出力されるフェーズ信号Phの論理否定信号/Phを選択部50に出力する。
【0029】
図4は、判定部20から出力されるフェーズ信号Ph及びその論理否定信号/Phの説明図である。交流入力電圧Vinは、接地電位GNDを基準に周期的に正負の値をとる。そこで判定部20は、定格電圧Vccと交流入力電圧Vinとの電位差を第1の抵抗分圧回路21で分圧することで、交流入力電圧Vinを正の電位のバイアス交流入力電圧Vin-B0にバイアスする。
【0030】
例えば、定格電圧Vccが5ボルトであるとき、バイアス交流入力電圧Vin-B0が2.5ボルトを中心として2ボルトから3ボルトの範囲内で変動するように、判定部20は、交流入力電圧Vinを正の電位にバイアスする。この場合、第1の基準電圧Vrefを2.5ボルトと設定すると、図4の区間t1〜t2に示すように、交流入力電圧Vinが正の区間では、論理的に“1”のフェーズ信号Phが出力される。区間t2〜t3に示すように、交流入力電圧Vinが負の区間では、論理的に“0”のフェーズ信号Phが出力される。
【0031】
したがって、論理否定信号/Phは、交流入力電圧Vinが正の区間t1〜t2では、論理的に“0”となり、交流入力電圧Vinが負の区間t2〜t3では、論理的に“1”となる。ここに、判定部20は、交流入力電圧Vinの正負を判定する。
【0032】
図3の説明に戻る。
生成部30は、出力電圧増幅回路31、第2の抵抗分圧回路32、入力電圧増幅回路33、第1のマルチプレクサ34及び第2のマルチプレクサ35を含む。
【0033】
出力電圧増幅回路31は、第1のオペアンプOP1と、この第1のオペアンプOP1の出力端子と反転端子とを接続する帰還抵抗R13とからなる。出力電圧増幅回路31は、第1のオペアンプOP1の非反転端子に印加される第2の基準電圧Vref2と、反転端子に印加される直流出力電圧Voutとの差分の電圧を増幅する。出力電圧増幅回路31は、増幅出力信号Vo-Aを、前記第1のマルチプレクサ34と前記第2のマルチプレクサ35にそれぞれ供給する。
【0034】
第2の抵抗分圧回路32は、定格電圧Vccと交流入力電圧Vinとの電位差を抵抗R14と抵抗R15とで分圧する。そして第2の抵抗分圧回路32は、この抵抗分圧により正の電位にバイアスされた交流入力電圧Vin-Bを、前記入力電圧増幅回路33に印加する。
【0035】
入力電圧増幅回路33は、第2のオペアンプOP2と、この第2のオペアンプOP2の出力端子と反転端子とを接続する帰還抵抗R16とからなる。入力電圧増幅回路33は、第2のオペアンプOP2の非反転端子に印加される第3の基準電圧Vref3と、反転端子に印加されるバイアス交流入力電圧Vin-Bとの差分の電圧を増幅する。入力電圧増幅回路33は、反転増幅出力信号Vin-Aを、前記第2のマルチプレクサ35に供給する。
【0036】
第1のマルチプレクサ34は、増幅出力信号Vo-Aと交流入力電圧Vinの検出信号とを乗算する。この乗算結果は、交流入力電流Isを正弦波状に制御するための電流指令値となる。第1のマルチプレクサ34は、乗算結果に相当する電流指令信号M1の反転信号/M1を決定部40に出力する。
【0037】
第2のマルチプレクサ35は、増幅出力信号Vo-Aと反転増幅出力信号Vin-Aとを乗算する。この乗算結果は、交流入力電流Isを正弦波状に制御するための電流指令値となる。第2のマルチプレクサ35は、乗算結果に相当する電流指令信号M2を決定部40に出力する。
【0038】
すなわち生成部30は、第2の基準電圧Vref2に対する直流出力電圧Voutの差分電圧と交流入力電圧Vinとから、交流入力電流Isを正弦波状に制御するための信号を生成する。
【0039】
決定部40は、第3の抵抗分圧回路41、第1の電流増幅回路42、第2の電流増幅回路43、第2の比較器44及び第3の比較器45を含む。
第3の抵抗分圧回路41は、定格電圧Vccと交流入力電流Isの検出電圧との電位差を抵抗R17と抵抗R18とで分圧する。そして第3の抵抗分圧回路41は、この抵抗分圧により正の電位にバイアスされた交流入力電流Is-Bを前記第1の電流増幅回路42に印加する。
【0040】
第1の電流増幅回路42は、第3のオペアンプOP3と、この第3のオペアンプOP3の出力端子と反転端子とを接続する帰還抵抗R19とからなる。第1の電流増幅回路42は、第3のオペアンプOP3の非反転端子に印加されるバイアス交流入力電流Is-Bの電圧信号と、反転端子に印加される電流指令信号M1の反転信号/M1との差分を増幅する。第1の電流増幅回路42は、バイアス交流入力電流Is-Bの電圧信号が電流指令信号M1の反転信号/M1と一致するように、増幅出力信号CA1を、前記第2の比較器44に印加する。
【0041】
第2の電流増幅回路43は、第4のオペアンプOP4と、この第4のオペアンプOP4の出力端子と反転端子とを接続する帰還抵抗R20とからなる。第2の電流増幅回路43は、第4のオペアンプOP4の非反転端子に印加される交流入力電流Isの電圧信号と、反転端子に印加される電流指令信号M2との差分を増幅する。第2の電流増幅回路43は、交流入力電流Isの電圧信号が電流指令信号M2と一致するように、増幅出力信号CA2を、前記第3の比較器45に印加する。
【0042】
第2の比較器44は、オシレータ18から発生する三角波の周期信号Voscと、前記第1の電流増幅回路42の増幅出力信号CA1とを比較する。そして第2の比較器44は、比較結果に応じたパルス信号PL1を選択部50に出力する。パルス信号PL1は、周期信号Voscが増幅出力信号CA1以上になるとオンし、周期信号Voscが増幅出力信号CA1以下になるとオフする。ここに、第2の比較器44は、第1の電流増幅回路42から出力される電流増幅信号CA1でパルス幅が制御されるパルス信号PL1を生成する第1のパルス生成回路を構成する。
【0043】
第3の比較器45は、オシレータ18から発生する三角波の周期信号Voscと、前記第2の電流増幅回路43の増幅出力信号CA2とを比較する。そして第3の比較器45は、比較結果に応じたパルス信号PL2を選択部50に出力する。パルス信号PL2は、周期信号Voscが増幅出力信号CA2以上になるとオンし、周期信号Voscが増幅出力信号CA2以下になるとオフする。ここに、第3の比較器45は、第2の電流増幅回路43から出力される電流増幅信号CA2でパルス幅が制御されるパルス信号PL2を生成する第2のパルス生成回路を構成する。
【0044】
すなわち決定部40は、交流入力電流Isの検出信号を生成部30で生成された信号/M1またはM2と比較して、第1のパルス信号P1及び第2のパルス信号P2のパルス幅を決定する。
【0045】
ここで、コントローラ12の生成部30と決定部40の動作波形について、交流入力電圧Vinが正の場合と負の場合とに分けて説明する。始めに、交流入力電圧Vinが正の場合について、図5,図6及び図7の波形図を用いて説明する。
【0046】
図5は、上から、交流入力電圧Vinの波形、直流出力電圧Voutの波形、出力電圧増幅回路31から出力される増幅出力信号Vo-Aの波形、第1のマルチプレクサ34の乗算結果に相当する電流指令信号M1の波形、第1のマルチプレクサ34から出力される反転信号/M1の波形、交流入力電流Isの波形及び第3の抵抗分圧回路41で正の電位にバイアスされた交流入力電流Is-Bの波形である。図5において、区間t11〜t12が、交流入力電圧Vinが正の区間である。
【0047】
図5は、直流出力電圧Voutが第2の基準電圧Vref2より低い場合を示している。この場合、出力電圧増幅回路31は、ハイレベルの増幅出力信号Vo-Aを出力する。このため、第1のマルチプレクサ34での乗算結果である電流指令信号M1及びその反転信号/M1は、図5に示すように、交流入力電圧Vin波形と相似形の正弦波状の波形になる。この反転信号/M1の正弦波状の波形が、交流入力電圧Vinが正のときの交流入力電流Isの目標となるエンベロープ曲線となる。
【0048】
一方、電流検出部16は、接地電位GNDよりも下流側の回路電流を検出している。このため、交流入力電圧Vinが正のとき、交流入力電流Isの検出信号は負となる。負の検出信号は、負のままでは使用できないので、第3の抵抗分圧回路41により正のバイアス電圧を印加して、正の電位にバイアスされた交流入力電流Is-Bを生成する。
【0049】
第1の電流増幅回路42は、バイアス交流入力電流Is-Bと電流指令信号M1の反転信号/M1との差分を増幅して、増幅出力信号CA1を、前記第2の比較器44に印加する。増幅出力信号CA1は、バイアス交流入力電流Is-Bに対して電流指令信号M1の反転信号/M1が大きいとき高いレベルとなり、小さいとき低いレベルとなる。
【0050】
第2の比較器44は、オシレータ18から発生する三角波の周期信号Voscと、増幅出力信号CA1とを比較して、パルス信号PL1を生成する。増幅出力信号CA1が高いときに生成されるパルス信号PL1の一例を図6に示し、低いときに生成されるパルス信号PL1の一例を図7に示す。
【0051】
パルス信号PL1は、周期信号Voscが増幅出力信号CA1以上になるとオンし(図6の時点t21,t23,t25,t27,t29と、図7の時点t31,t33,t35,t37,t39を参照)、周期信号Voscが増幅出力信号CA1以下になるとオフする(図6の時点t22,t24,t26,t28,t30と、図7の時点t32,t34,t36,t38,t40を参照)。
【0052】
図6と図7を比較すれば明らかなように、増幅出力信号CA1が高いとき、すなわちバイアス交流入力電流Is-Bに対して電流指令信号M1の反転信号/M1が大きいときには、パルス信号PL1のパルス幅は小さくなる。逆に、増幅出力信号CA1が低いとき、すなわちバイアス交流入力電流Is-Bに対して電流指令信号M1の反転信号/M1が小さいときには、パルス信号PL1のパルス幅は大きくなる。
【0053】
次に、交流入力電圧Vinが負の場合について、図8,図9,図10の波形図を用いて説明する。
【0054】
図8は、上から、交流入力電圧Vinの波形、直流出力電圧Voutの波形、出力電圧増幅回路31から出力される増幅出力信号Vo-Aの波形、第2の抵抗分圧回路32正の電位にバイアスされた交流入力電圧Vin-Bの波形、入力電圧増幅回路33から出力される反転増幅出力信号Vin-Aの波形、第2のマルチプレクサ35の乗算結果に相当する電流指令信号M2の波形、交流入力電流Isの波形である。図8において、区間t42〜t43が、交流入力電圧Vinが負の区間である。
【0055】
図8も、交流出力電圧Voutが第2の基準電圧Vref2より低い場合を示している。この場合、出力電圧増幅回路31は、ハイレベルの増幅出力信号Vo-Aを出力する。
【0056】
交流入力電圧Vinが負の場合、そのままでは使用できないので、第2の抵抗分圧回路32により正のバイアス電圧を印加して、正の電位にバイアスされた交流入力電圧Vin-Bを生成する。さらに、入力電圧増幅回路33において、正の電位にバイアスされた交流入力電圧Vin-Bを第3の基準電圧Vref3と比較して、その差分出力である反転増幅出力信号Vin-Aを第2のマルチプレクサ35に供給する。このため、増幅出力信号Vo-Aがハイレベルのとき、第2のマルチプレクサ35から出力される電流指令信号M2は、図8に示すように、反転増幅出力信号Vin-Aの波形と相似形の正の正弦波状の波形になる。この電流指令信号M2の正弦波状の波形が、交流入力電圧Vinが負のときの交流入力電流Isの目標となるエンベロープ曲線となる。
【0057】
一方、電流検出部16は、接地電位GNDよりも下流側の回路電流を検出している。このため、交流入力電圧Vinが負のとき、交流入力電流Isの検出信号は正となるので、このまま使用できる。
【0058】
第2の電流増幅回路43は、交流入力電流Isと電流指令信号M2との差分を増幅して、増幅出力信号CA2を、前記第3の比較器45に印加する。増幅出力信号CA2は、交流入力電流Isに対して電流指令信号M2が小さいとき高いレベルとなり、大きいとき低いレベルとなる。
【0059】
第3の比較器45は、オシレータ18から発生する三角波の周期信号Voscと、増幅出力信号CA2とを比較して、パルス信号PL2を生成する。増幅出力信号CA1が高いときに生成されるパルス信号PL2の一例を図9に示し、低いときに生成されるパルス信号PL2の一例を図10に示す。
【0060】
増幅出力信号CA2は、周期信号Voscが増幅出力信号CA2以上になるとオンし(図9の時点t51,t53,t55,t57,t59と、図10の時点t61,t63,t65,t67,t69を参照)、周期信号Voscが増幅出力信号CA2以下になるとオフする(図9の時点t52,t54,t56,t58,t50と、図10の時点t62,t64,t66,t68,t70を参照)。
【0061】
図9と図10を比較すれば明らかなように、増幅出力信号CA2が高いとき、すなわち交流入力電流Isに対して電流指令信号M2が小さいときには、パルス信号PL2のパルス幅は小さくなる。逆に、増幅出力信号CA2が低いとき、すなわち交流入力電流Isに対して電流指令信号M2が大きいときには、パルス信号PL2のパルス幅は大きくなる。
【0062】
再び、図3の説明に戻る。
選択部50は、第1の論理積回路51と第2の論理積回路52とを含む。
【0063】
第1の論理積回路51は、第1の比較器22から出力されるフェーズ信号Phと第2の比較器44から出力されるパルス信号PL1との論理積を演算し、その演算結果を第1のパルス信号P1として出力する。
【0064】
第2の論理積回路52は、インバータ23から出力される反転フェーズ信号/Phと第3の比較器45から出力されるパルス信号PL2との論理積を演算し、その演算結果を第1のパルス信号P2として出力する。
【0065】
選択部50の動作波形を図11に示す。図11は、上から交流入力電圧Vinの波形、フェーズ信号Phの波形、第1のパルス信号P1の波形、反転フェーズ信号/Phの波形、第2のパルス信号P2の波形及び交流入力電流Isの波形である。
【0066】
図11に示すように、選択部50は、判定部20により交流入力電圧Vinが正と判定されたとき(図9の区間t91〜t92)、つまりはフェーズ信号Phが論理的に“1”であるときには、決定部40でパルス幅が決定されたパルス信号PL1を選択する。そして選択部50は、選択したパルス信号PL1を第1のパルス信号P1としてコンバータ11に出力する。
【0067】
これに対し、選択部50は、判定部20により交流入力電圧Vinが負と判定されたとき(図9の区間t92〜t93)、つまりは、反転フェーズ信号/Phが論理的に“1”であるときには、決定部40でパルス幅が決定されたパルス信号PL2を選択する。そして選択部50は、選択したパルス信号PL2を第2のパルス信号P2としてコンバータ11に出力する。
【0068】
第1のパルス信号P1は、コンバータ11の第1のスイッチング素子S1に供給される。第1のパルス信号P1がオンすると、第1のスイッチング素子S1が導通する。第1のスイッチング素子S1が導通すると、交流電源13、インダクタL1、キャパシタC1及び第1のスイッチング素子S1の閉回路が形成される。その結果、インダクタL1の線形リアクトル作用により、右上がりの直線的な電流が、キャパシタC1側から第1のスイッチング素子S1に流れる。
【0069】
第1のパルス信号P1がオフすると、第1のスイッチング素子S1が非導通になる。第1のスイッチング素子S1が非導通になると、第1のスイッチング素子S1を流れる電流はゼロとなる。このとき、インダクタL1は、リアクトルエネルギーにより引き続き電流を同方向に流し続けるようとする。このため、第2のスイッチング素子S2に並列接続された第2の外付けダイオードD2を経由して平滑コンデンサC2に電流が流れ込む。
【0070】
第1のパルス信号P1がオン,オフをする毎に、コンバータ11は上述した動作を繰り返す。その結果、コンバータ11は、出力端子19A,19B間の出力電圧Voutを昇圧しながら、平滑コンデンサC2を充電する。
【0071】
第2のパルス信号P2は、コンバータ11の第2のスイッチング素子S2に供給される。第2のパルス信号P2がオンすると、第2のスイッチング素子S2が導通する。第2のスイッチング素子S2が導通すると、交流電源13、インダクタL1、キャパシタC1、第2のスイッチング素子S2及び平滑コンデンサC2の閉回路が形成される。このとき、平滑コンデンサC2の電圧は、交流入力電圧Vinより高い。その結果、平滑コンデンサC2の充電電圧が第2のスイッチング素子S2及びインダクタL1を経由して交流電源13側に戻るように、コンバータ11は動作する。このため、右上がりの直線的な電流が、平滑コンデンサC2側から第2のスイッチング素子S2に流れる。
【0072】
第2のパルス信号P2がオフすると、第2のスイッチング素子S2が非導通になる。第2のスイッチング素子S2が非導通になると、第2のスイッチング素子S2を流れる電流はゼロとなる。このとき、インダクタL1は、リアクトルエネルギーにより引き続き電流を同方向に流し続けようとする。このため、第1のスイッチング素子S1に並列接続された第1の外付けダイオードD1を経由してキャパシタC1に電流が流れ込む。
【0073】
第2のパルス信号P2がオン,オフをする毎に、コンバータ11は上述した動作を繰り返す。その結果、コンバータ11は、キャパシタC1に電荷を補充する。
【0074】
交流入力電圧Vinの極性は、正と負を交互に繰り返す。したがって、コンバータ11は、平滑コンデンサC2を充電する作用とキャパシタC1に電荷を補充する作用とを交互に繰り返す。すなわちコンバータ11は、キャパシタC1に電荷を補充した後に平滑コンデンサC2を充電する。したがって、平滑コンデンサC2を充電する際にはキャパシタC1に蓄えられた電荷が平滑コンデンサC2に移動する。
【0075】
図1に示した電力変換装置100の回路は、第1及び第2のスイチッング素子S1,S2がスイッチング動作しないと、倍電圧回路として動作する。つまり、入力電圧が例えば交流100Vの場合は、略200Vの直流電圧が出力端子102,103間に生じる。
【0076】
前述したように第1及び第2のスイチッング素子S1,S2がスイッチング動作すると、キャパシタC1に蓄えられた電荷が平滑コンデンサC2に移動する。このため、電力変換装置100の昇圧効果が加算される。その結果、電力変換装置100は、入力電圧である交流電圧Vaを、その倍電圧よりもさらに高い電圧に昇圧して、基準電圧Vrefと略等しい直流の出力電圧Voutを得ることができる。
【0077】
このように、第1の実施形態によれば、電力変換装置100は、全波整流を行うことなく、交流電源13から得られる交流電圧を直流電圧に変換して負荷14へ電力を供給することができる。したがって、全波整流のためのダイオードブリッジ回路が不要となるため、回路部品点数を削減でき、コストの低減を図ることができる。また、ダイオードブリッジ回路で発生していたダイオードの順方向電圧による損失がなくなるので、電力変換装置100は、高効率の電力変換が可能となる。
【0078】
その上、電力変換装置100は、入力電流波形を入力電圧波形と相似形となるように制御している。このため、入力電流は正弦波となる。したがって、入力電流の高調波を抑制でき、ノイズの少ない電力変換を実現できる。入力電流の高調波を抑制するためには、一般には、力率改善(PFC)回路を別途設ける必要がある。しかし、電力変換装置100は、力率改善回路を設ける必要がない。すなわち電力変換装置100は、全波整流の機能と力率改善回路の機能とを1つの回路で実現しているので、より一層変換効率を高めることができる。
【0079】
以下、前記実施形態の変形例について説明する。
例えば、前記実施形態では、第1のスイッチング素子S1及び第2のスイッチング素子S2を機械的スイッチとしたが、第1及び第2のスイッチング素子S1,S2これに限定されるものではない。図12は、第1及び第2のスイッチング素子S1,S2としてN型チャネルのMOS型FET(半導体スイッチ)を用いた例である。
【0080】
具体的には、交流電源13の一端にインダクタL1を介してキャパシタC1の一端を接続し、キャパシタC1の他端に第1のスイッチング素子S1であるMOS型FETのドレイン端子を接続し、当該MOS型FETのソース端子を交流電源13の他端に接続する。
【0081】
また、第2のスイッチング素子S2であるMOS型FETのソース端子をキャパシタC1と第1のスイッチング素子S1との接続点に接続し、当該MOS型FETQ2のドレイン端子を平滑コンデンサC2の正極端子に接続し、平滑コンデンサC2の負極端子を交流電源101と第1のスイッチング素子S1との接続点に接続する。
【0082】
MOS型FETは、ボディダイオードを内蔵している。したがって、第1及び第2のスイッチング素子S1,S2としてMOS型FETを使用しても、前記実施形態と同様の作用効果を奏し得る。
【0083】
なお、トライアックのようなボディダイオードを有しない半導体スイッチであっても、図1に示すように、外付けダイオードD1,D2を組み込むことによって、第1及び第2のスイチッング素子S1,S2として適用することができる。
【0084】
また、前記実施形態において、コントローラ12を構成する出力電圧増幅回路31及び入力電圧増幅回路33のフィードバックループを1つの抵抗で表現したが、出力電圧増幅回路31及び入力電圧増幅回路33は、これに限定されるものではない。周波数特性などを考慮して、図13に示す構成や、図14に示す構成を採用してもよい。
【0085】
また、前記実施形態では、オシレータ18から発生される周期信号Voscを三角波としたが、周期信号Voscは、これに限定されるものではない。例えば、オシレータ18から発生される周期信号Voscをのこぎり波としてもよい。
【0086】
この他、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0087】
11…コンバータ、12…コントローラ、13…交流電源、14…負荷、15…入力電圧検出部、16…電流検出部、17…出力電圧検出部、18…オシレータ、20…判定部、30…生成部、40…決定部、50…選択部、100…電力変換装置。
【特許請求の範囲】
【請求項1】
交流電源を入力とし、前記交流電源が正のときに稼動する第1のスイッチング素子と前記交流電源が負のときに稼動する第2のスイッチング素子のオン,オフにより直流電圧を出力するコンバータと、
前記コンバータへの交流入力電圧及び交流入力電流と前記コンバータからの直流出力電圧とを入力とし、前記第1のスイッチング素子をオンさせるための第1のパルス信号のパルス幅と前記第2のスイッチング素子をオンさせるための第2のパルス信号のパルス幅とを決定して、前記第1のパルス信号及び前記第2のパルス信号を前記第1のスイッチング素子及び前記第2のスイッチング素子にそれぞれ出力するコントローラと、
を具備したことを特徴とする電力変換装置。
【請求項2】
前記コントローラは、
前記交流入力電圧の正負を判定する判定部と、
基準電圧に対する前記直流出力電圧の差分電圧と前記交流入力電圧とから、前記交流入力電流を正弦波状に制御するための信号を生成する生成部と、
前記交流入力電流の検出信号を前記生成部で生成された信号と比較して前記第1のパルス信号及び前記第2のパルス信号のパルス幅を決定する決定部と、
前記判定部により前記交流入力電圧が正と判定されたときには前記決定部でパルス幅が決定された前記第1のパルス信号を前記コンバータに出力し、前記交流入力電圧が負と判定されたときには前記決定部でパルス幅が決定された前記第2のパルス信号を前記コンバータに出力する選択部と、
を具備したことを特徴とする請求項1記載の電力変換装置。
【請求項3】
前記生成部は、定格電圧と前記交流入力電圧との電位差を抵抗分圧する抵抗分圧回路と、前記抵抗分圧回路で分圧された電圧を反転させる反転増幅回路とを備え、前記交流入力電圧が正のときには、前記差分電圧と前記交流入力電圧とから、前記交流入力電流を正弦波状に制御するための第1の信号を生成し、前記交流入力電圧が負のときには、前記差分電圧と前記反転増幅回路により反転された電圧とから、前記交流入力電流を正弦波状に制御するための第2の信号を生成することを特徴とする請求項2記載の電力変換装置。
【請求項4】
前記決定部は、前記交流入力電流の負の信号を前記第1の信号と比較して前記第1のパルス信号を生成し、前記交流入力電流の正の信号を前記第2の信号と比較して前記第2のパルス信号を生成することを特徴とする請求項3記載の電力変換装置。
【請求項5】
前記交流入力電流が電流検出抵抗を流れることで前記電流検出抵抗に発生する電圧として前記交流入力電流を検出し、
前記決定部は、定格電圧と前記電流検出抵抗に発生する電圧との電位差を抵抗分圧する抵抗分圧回路を備え、前記電流検出抵抗に発生する電圧が正のときには、この電流検出抵抗に発生する電圧信号を前記交流入力電流の正の信号とし、前記電流検出抵抗に発生する電圧が負のときには、前記抵抗分圧回路で分圧された電圧信号を前記交流入力電流の負の信号とすることを特徴とする請求項4記載の電力変換装置。
【請求項6】
前記コントローラは、
定格電圧と前記交流入力電圧との電位差を抵抗分圧する第1の抵抗分圧回路で分圧された電圧と第1の基準電圧とを比較し、前記分圧電圧が前記基準電圧よりも高いときには前記交流入力電圧が正の信号を出力し、前記分圧電圧が前記基準電圧よりも低いときには前記交流入力電圧が負の信号を出力する判定部と、
第2の基準電圧に対する前記直流出力電圧の差を増幅した電圧信号と、前記交流入力電圧との検出信号とを乗算する第1のマルチプレクサと、
前記第2の基準電圧に対する前記直流出力電圧の差を増幅した電圧信号と、定格電圧と前記交流入力電圧との電位差を第2の抵抗分圧回路で分圧した電圧の反転信号とを乗算する第2のマルチプレクサと、
定格電圧と前記交流入力電流が電流検出抵抗を流れることで前記電流検出抵抗に発生する電圧との電位差を第3の抵抗分圧回路で分圧した電圧信号と、前記第1のマルチプレクサの反転出力信号とを比較して、前記電圧信号が前記反転出力信号と一致するように前記第1のパルス信号のパルス幅を制御するための電流増幅信号を出力する第1の電流増幅回路と、
前記交流入力電流が電流検出抵抗を流れることで前記電流検出抵抗に発生する電圧信号と、前記第2のマルチプレクサの非反転出力信号とを比較して、前記電圧信号が前記非反転出力信号と一致するように前記第2のパルス信号のパルス幅を制御するための電流増幅信号を出力する第2の電流増幅回路と、
前記第1の電流増幅回路から出力される電流増幅信号でパルス幅が制御されるパルス信号を生成する第1のパルス生成回路と、
前記第2の電流増幅回路から出力される電流増幅信号でパルス幅が制御されるパルス信号を生成する第2のパルス生成回路と、
前記第1のパルス生成回路で生成されるパルス信号と前記判定部から出力される前記正の信号との論理積により前記第1のパルス信号を前記コンバータに出力する第1の論理積回路と、
前記第2のパルス生成回路で生成されるパルス信号と前記判定部から出力される前記負の信号との論理積により前記第2のパルス信号を前記コンバータに出力する第2の論理積回路と、
を具備したことを特徴とする請求項1記載の電力変換装置。
【請求項7】
前記コンバータは、
前記交流電源の両端に、インダクタとキャパシタを直列に介して前記第1のスイッチング素子を接続し、さらに、前記第1のスイッチング素子の両端に、平滑コンデンサを直列に介して前記第2のスイッチング素子を接続することを特徴とする請求項1乃至6のうちいずれか1記載の電力変換装置。
【請求項1】
交流電源を入力とし、前記交流電源が正のときに稼動する第1のスイッチング素子と前記交流電源が負のときに稼動する第2のスイッチング素子のオン,オフにより直流電圧を出力するコンバータと、
前記コンバータへの交流入力電圧及び交流入力電流と前記コンバータからの直流出力電圧とを入力とし、前記第1のスイッチング素子をオンさせるための第1のパルス信号のパルス幅と前記第2のスイッチング素子をオンさせるための第2のパルス信号のパルス幅とを決定して、前記第1のパルス信号及び前記第2のパルス信号を前記第1のスイッチング素子及び前記第2のスイッチング素子にそれぞれ出力するコントローラと、
を具備したことを特徴とする電力変換装置。
【請求項2】
前記コントローラは、
前記交流入力電圧の正負を判定する判定部と、
基準電圧に対する前記直流出力電圧の差分電圧と前記交流入力電圧とから、前記交流入力電流を正弦波状に制御するための信号を生成する生成部と、
前記交流入力電流の検出信号を前記生成部で生成された信号と比較して前記第1のパルス信号及び前記第2のパルス信号のパルス幅を決定する決定部と、
前記判定部により前記交流入力電圧が正と判定されたときには前記決定部でパルス幅が決定された前記第1のパルス信号を前記コンバータに出力し、前記交流入力電圧が負と判定されたときには前記決定部でパルス幅が決定された前記第2のパルス信号を前記コンバータに出力する選択部と、
を具備したことを特徴とする請求項1記載の電力変換装置。
【請求項3】
前記生成部は、定格電圧と前記交流入力電圧との電位差を抵抗分圧する抵抗分圧回路と、前記抵抗分圧回路で分圧された電圧を反転させる反転増幅回路とを備え、前記交流入力電圧が正のときには、前記差分電圧と前記交流入力電圧とから、前記交流入力電流を正弦波状に制御するための第1の信号を生成し、前記交流入力電圧が負のときには、前記差分電圧と前記反転増幅回路により反転された電圧とから、前記交流入力電流を正弦波状に制御するための第2の信号を生成することを特徴とする請求項2記載の電力変換装置。
【請求項4】
前記決定部は、前記交流入力電流の負の信号を前記第1の信号と比較して前記第1のパルス信号を生成し、前記交流入力電流の正の信号を前記第2の信号と比較して前記第2のパルス信号を生成することを特徴とする請求項3記載の電力変換装置。
【請求項5】
前記交流入力電流が電流検出抵抗を流れることで前記電流検出抵抗に発生する電圧として前記交流入力電流を検出し、
前記決定部は、定格電圧と前記電流検出抵抗に発生する電圧との電位差を抵抗分圧する抵抗分圧回路を備え、前記電流検出抵抗に発生する電圧が正のときには、この電流検出抵抗に発生する電圧信号を前記交流入力電流の正の信号とし、前記電流検出抵抗に発生する電圧が負のときには、前記抵抗分圧回路で分圧された電圧信号を前記交流入力電流の負の信号とすることを特徴とする請求項4記載の電力変換装置。
【請求項6】
前記コントローラは、
定格電圧と前記交流入力電圧との電位差を抵抗分圧する第1の抵抗分圧回路で分圧された電圧と第1の基準電圧とを比較し、前記分圧電圧が前記基準電圧よりも高いときには前記交流入力電圧が正の信号を出力し、前記分圧電圧が前記基準電圧よりも低いときには前記交流入力電圧が負の信号を出力する判定部と、
第2の基準電圧に対する前記直流出力電圧の差を増幅した電圧信号と、前記交流入力電圧との検出信号とを乗算する第1のマルチプレクサと、
前記第2の基準電圧に対する前記直流出力電圧の差を増幅した電圧信号と、定格電圧と前記交流入力電圧との電位差を第2の抵抗分圧回路で分圧した電圧の反転信号とを乗算する第2のマルチプレクサと、
定格電圧と前記交流入力電流が電流検出抵抗を流れることで前記電流検出抵抗に発生する電圧との電位差を第3の抵抗分圧回路で分圧した電圧信号と、前記第1のマルチプレクサの反転出力信号とを比較して、前記電圧信号が前記反転出力信号と一致するように前記第1のパルス信号のパルス幅を制御するための電流増幅信号を出力する第1の電流増幅回路と、
前記交流入力電流が電流検出抵抗を流れることで前記電流検出抵抗に発生する電圧信号と、前記第2のマルチプレクサの非反転出力信号とを比較して、前記電圧信号が前記非反転出力信号と一致するように前記第2のパルス信号のパルス幅を制御するための電流増幅信号を出力する第2の電流増幅回路と、
前記第1の電流増幅回路から出力される電流増幅信号でパルス幅が制御されるパルス信号を生成する第1のパルス生成回路と、
前記第2の電流増幅回路から出力される電流増幅信号でパルス幅が制御されるパルス信号を生成する第2のパルス生成回路と、
前記第1のパルス生成回路で生成されるパルス信号と前記判定部から出力される前記正の信号との論理積により前記第1のパルス信号を前記コンバータに出力する第1の論理積回路と、
前記第2のパルス生成回路で生成されるパルス信号と前記判定部から出力される前記負の信号との論理積により前記第2のパルス信号を前記コンバータに出力する第2の論理積回路と、
を具備したことを特徴とする請求項1記載の電力変換装置。
【請求項7】
前記コンバータは、
前記交流電源の両端に、インダクタとキャパシタを直列に介して前記第1のスイッチング素子を接続し、さらに、前記第1のスイッチング素子の両端に、平滑コンデンサを直列に介して前記第2のスイッチング素子を接続することを特徴とする請求項1乃至6のうちいずれか1記載の電力変換装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2012−90453(P2012−90453A)
【公開日】平成24年5月10日(2012.5.10)
【国際特許分類】
【出願番号】特願2010−235586(P2010−235586)
【出願日】平成22年10月20日(2010.10.20)
【出願人】(000003562)東芝テック株式会社 (5,631)
【Fターム(参考)】
【公開日】平成24年5月10日(2012.5.10)
【国際特許分類】
【出願日】平成22年10月20日(2010.10.20)
【出願人】(000003562)東芝テック株式会社 (5,631)
【Fターム(参考)】
[ Back to top ]