電子時計、電子機器および起動方法
低電圧から発振始動可能な発振部（６０１）を用い、この発振部（６０１）の発振信号（Ｓｌ）を、波形整形部（６０３）を介して増幅して昇圧制御部（１０５）に送る。発振部（６０１）の始動直後から発振信号（Ｓｌ）の発振周波数と同一周波数の昇圧クロック（Ｓａ）によって昇圧部（１０３）に昇圧動作させる。これにより、発電電圧が低くても電子時計（１００）全体が自起動可能となる。また、この発振部（６０１）には、常に動作電流が一定となるように構成されている。これにより、開放電圧の低い１段構成のソーラーセルなどの発電部（１０１）を備えることができる。
【発明の詳細な説明】
【技術分野】
本発明は、所定の作動電圧を印加することによって計時または作動する電子時計、電子機器、およびそれらの起動方法にかかり、特に、外部エネルギーを電気エネルギーに変換する発電機能を備えた電子時計、電子機器およびそれらの起動方法に関する。
【背景技術】
従来から、光や機械的エネルギーなどの外部エネルギーを電気エネルギーに変換し、この電気エネルギーを電子機器の駆動に利用する発電手段を内蔵した電子時計が提案されている。
このような発電手段を内蔵した電子時計には、回転錘の機械的エネルギーを電気的エネルギーに変換して利用する機械発電式時計や、熱電対を複数直列化しその熱電対の両端の温度差により発電する温度差発電式時計や、太陽電池を利用する太陽電池式時計がある。
そして、発電手段として太陽電池を用いた電子時計としては、１段セル構成の太陽電池を用いた電子時計が提案されている（たとえば、特開平９−９６６８６号公報（第５−７頁、第１図）を参照。）。１段セル構成の太陽電池は、従来からある４段セル構成の太陽電池に比べ、受光面に分割スリットが入らないので見栄えがよく、また、有効受光面積上の効率もよく、電子時計の発電手段として期待されている。
また、このような発電手段を備えた電子時計としては、発電手段の発電出力を昇圧手段で昇圧して蓄電する電源周辺回路を備える電子時計が提案されている。第２３図は、その電子時計２３００のブロック図である。この従来の電子時計２３００では、発電部２３０１と充電ダイオード２３０６と計時部２３０４とから電流経路を形成している。
計時部２３０４は、電気エネルギーで時刻表示を行う時計ブロックである。また発電部２３０１の出力は昇圧部２３０２を介して昇圧され、蓄電部２３０３を充電することが可能となっている。
この電子時計２３００は、蓄電部２３０３がほぼ空まで放電した状態で、かつ発電部２３０１も発電していないときは、計時部２３０４の動作は停止している。その後に発電部２３０１が発電を開始すると、その発電エネルギーはまず計時部２３０４および昇圧制御部２３０５に送られる。
そして、発電部２３０１の発電電圧が計時部２３０４の起動に充分なレベル（例えば１．０［Ｖ］）以上であれば計時部２３０４は再起動動作を開始する。計時部２３０４からは分周クロック信号Ｓｘが出力され、さらにそれを分周した信号（図中のＳｙ）が昇圧制御部２３０５から昇圧部２３０２へ送られる。この結果、昇圧部２３０２は昇圧動作を開始する。
そして、一旦計時部２３０４が動作を開始した後は、発電部２３０１の発電電圧がやや低下しても、発電出力は昇圧部２３０２によって昇圧されて計時部２３０４へ供給されるため、計時部２３０４の計時動作は維持され、かつ蓄電部２３０３を高い電圧まで充電可能となる。
しかしながら、上述した電源周辺回路を備える電子時計では、発電部として用いられている太陽電池１段分の開放電圧は、高照度下でも０．７［Ｖ］弱程度である。一方、第２３図に示した従来の電子時計２３００に通常用いられる水晶発振回路は、発振起動するために低くとも０．６［Ｖ］〜０．８［Ｖ］程度が必要である。
したがって、１段セル構成の太陽電池を発電部２３０１として利用しようとした場合、充電ダイオード２３０６には小さいものでも０．１［Ｖ］よりは大きな電圧降下がある。これにより、計時部２３０４の水晶発振回路そのものに印加される電圧に対して水晶発振回路の発振始動電圧のマージンが全くなくなるため、印加される電圧は水晶発振回路の発振始動電圧を下回ってしまうこととなり、結果として水晶発振回路を始動できないという問題があった。
特に、女性用の電子時計は男性用の電子時計に比して小さく、有効受光面積が小さい太陽電池を用いざるを得ないため、上述の問題が顕著となり、女性用の電子時計に搭載することができないという問題があった。
また、現在では、同じく１段セル構成でかつリング形状を有する太陽電池を用い、これを文字盤の周縁に取り付けた電子時計も実用化されている。しかしながら、この太陽電池も時計の構造上受光面積が大きくできないため、直射光のほか、文字盤からの反射光を受光する必要がある。したがって、文字盤は光が反射する白色系の文字盤しか採用することができなくなり、デザイン上の制約を受けるという問題があった。
この発明は、上記問題点に鑑みてなされたものであって、起動に必要な電圧よりも低い電圧による電子時計または電子機器の確実な起動を図ることにより、電子時計または電子機器の小型化を図ることができる電子時計、電子機器および起動方法を提供することを目的とする。さらに、電子時計または電子機器の色を含む装飾性の向上を図ることができる電子時計、電子機器および起動方法を提供することを目的とする。
【発明の開示】
上述した課題を解決し、目的を達成するため、この発明の電子時計は、外部エネルギーを電気エネルギーに変換して、所定の作動電圧よりも低い電源電圧を生成する電源電圧生成手段と、前記電源電圧生成手段によって生成された電源電圧を印加することによって、所定の発振信号を出力する発振信号出力手段と、前記電源電圧生成手段によって生成された電源電圧を、少なくとも前記所定の作動電圧まで昇圧する昇圧手段と、前記発振信号出力手段によって出力された発振信号に基づいて、前記昇圧手段によって昇圧された前記所定の作動電圧を印加することによって計時をおこなう計時手段と、を備えたことを特徴とする。
この発明によれば、作動電圧よりも低い電源電圧を印加することにより、電源電圧を作動電圧に昇圧することができる。
また、前記昇圧手段を制御して、前記所定の発振信号に基づいて、所定時間のみ、前記電源電圧を昇圧する昇圧制御手段を備えたこととしてもよい。この発明によれば、所定時間確実に昇圧動作をおこなうことができ、所定時間経過後に作動電圧を得ることができる。
また、前記発振信号出力手段によって出力された発振信号を分周する分周手段と、前記分周手段から出力される分周信号に基づいて、前記発振信号出力手段が前記発振信号を出力してから前記所定時間経過したときに前記昇圧手段による昇圧動作の停止を指示する昇圧停止指示信号を出力する昇圧停止指示信号出力手段と、を備え、前記昇圧制御手段は、前記昇圧停止指示信号出力手段によって出力された昇圧停止指示信号に基づいて、昇圧を停止することとしてもよい。
この発明によれば、電子時計に一般的に内蔵されている分周手段の分周信号を用いて、所定時間の経過時に昇圧動作を制御することができ、部品点数の減少を図ることができる。
また、前記昇圧制御手段は、前記発振信号出力手段が始動してから前記所定時間経過したときに前記昇圧手段による昇圧動作の停止を指示する昇圧停止指示信号を出力する昇圧停止指示信号出力手段を備え、前記昇圧停止指示信号出力手段によって出力された昇圧停止指示信号に基づいて、昇圧を停止することとしてもよい。
この発明によれば、電子時計に一般的に内蔵されている分周手段とは別に、所定時間の経過時に昇圧動作を制御する昇圧停止指示信号出力手段を設けたことにより、所定時間を変更する場合に、昇圧停止指示信号出力手段を取り替えるだけで、所定時間の時間間隔を変更することができる。
また、前記昇圧制御手段は、あらかじめ前記所定時間を、時間間隔の異なる複数の時間のうちいずれか一つをあらわす時間情報を入力する時間情報入力手段と、前記時間情報入力手段によって入力された時間情報を記憶する時間情報記憶手段と、前記電源電圧生成手段から生成された電源電圧が印加されることによって、前記時間情報記憶手段によって記憶された時間情報を抽出する時間情報抽出手段と、前記時間情報抽出手段によって抽出された時間情報に基づいて、抽出された前記時間情報によってあらわされる時間が経過したときに前記昇圧手段による昇圧動作の停止を指示する昇圧停止指示信号を生成する昇圧停止指示信号生成手段と、を備え、前記昇圧停止指示信号生成手段によって生成された昇圧停止指示信号に基づいて、昇圧を停止することとしてもよい。
この発明によれば、操作者の操作によって、所定時間を電子時計の性能に応じて適宜変更することができ、電子時計の性能に適した昇圧動作および起動をおこなうことができる。
また、前記昇圧手段によって、前記電源電圧が前記所定の作動電圧に昇圧されたか否かを検出する電源電圧検出手段と、前記昇圧手段を制御して、前記所定の発振信号および前記電源電圧検出手段によって検出された検出結果に基づいて、前記電源電圧を昇圧する昇圧制御手段と、を備えたこととしてもよい。
この発明によれば、電源電圧生成手段によって生成可能な発電電圧を発振信号出力手段に印加することにより、発振信号を出力するとともに、始動電圧を作動電圧に昇圧することができる。そして、この発振信号と作動電圧により、電子時計を起動することができる。
さらに、前記昇圧制御手段は、前記発振信号出力手段が前記発振信号を出力してから所定時間経過した場合、前記発振信号および前記電源電圧検出手段によって検出された検出結果に基づいて、前記昇圧手段の昇圧動作を制御することとしてもよい。
この発明によれば、電源電圧生成手段によって生成可能な発電電圧を発振信号出力手段に印加することにより、発振信号を出力するとともに、電源電圧を作動電圧に昇圧することができる。この発振信号と作動電圧により、所定時間を経過した後であっても、電子時計を起動することができる。
また、前記発振信号出力手段は、前記始動電圧が印加されることによって発振する発振回路と、前記発振回路から出力される信号によって共振する共振回路と、一定の電流を供給する定電流回路と、前記定電流回路から一定の電流が供給されることにより、前記共振回路から出力される信号を反転増幅して前記発振信号を出力する発振インバータと、を備えることとしてもよい。この発明によれば、定電流回路を用いることにより、オーバートーン発振を抑制することができる。
また、前記計時手段は、複数の電界効果トランジスタからなる論理回路を備えており、前記発振インバータは、前記計時手段に含まれている電界効果トランジスタよりもしきい値電圧の低い電界効果トランジスタによって構成されていることとしてもよい。
また、前記計時手段は、複数の電界効果トランジスタからなる論理回路を備えており、前記計時手段に含まれている電界効果トランジスタよりも、しきい値電圧の低い電界効果トランジスタによって構成され、前記発振信号出力手段から出力される発振信号の波形を整形して、前記計時手段に出力する波形整形手段を備えることもできる。
また、前記計時手段は、複数の電界効果トランジスタからなる論理回路を備えており、前記昇圧制御手段は、前記計時手段に含まれている電界効果トランジスタよりも、しきい値電圧の低い電界効果トランジスタによって構成されていることとしてもよい。
また、前記発振回路と同じしきい値の電界効果トランジスタによって構成され、前記発振インバータに所定のバイアス電圧を印加するバイアス回路を備えることができる。
また、前記発振信号出力手段から出力される発振信号の波形を整形して、前記計時手段に出力する波形整形手段と、前記波形整形手段と同じしきい値の電界効果トランジスタによって構成され、前記波形整形手段に所定のバイアス電圧を印加するバイアス回路と、を備えることとしてもよい。
この発明によれば、消費電力の低減化を図ることができる。また、発振動作に必要な電流を格段に小さくすることができ、発振始動特性の向上を図ることができる。
また、この発明の電子機器は、所定の発振信号に基づいて、所定の作動電圧を印加することによって作動する電子機器であって、外部エネルギーを電気エネルギーに変換して、前記所定の作動電圧よりも低い電源電圧を生成する電源電圧生成手段と、前記電源電圧生成手段によって生成された電源電圧によって、前記所定の発振信号を出力する発振信号出力手段と、前記電源電圧生成手段によって生成された電源電圧を、少なくとも前記所定の作動電圧まで昇圧する昇圧手段と、を備えたことを特徴とする。この発明によれば、作動電圧よりも低い電源電圧を印加することにより、電源電圧を作動電圧に昇圧することができる。
また、この発明の起動方法は、所定の発振信号に基づいて、所定の作動電圧を印加することによって作動する電子機器を起動する起動方法であって、外部エネルギーを電気エネルギーに変換して、前記所定の作動電圧よりも低い電源電圧を生成する電源電圧生成工程と、前記電源電圧生成工程によって生成された電源電圧によって、前記所定の発振信号を出力する発振信号出力工程と、前記電源電圧生成工程によって生成された電源電圧を、少なくとも前記所定の作動電圧まで昇圧する昇圧工程と、を含んだことを特徴とする。この発明によれば、作動電圧よりも低い電源電圧を印加することにより、電源電圧を作動電圧に昇圧することができる。
【図面の簡単な説明】
第１図は、この発明の実施の形態にかかる電子時計の全体構成を示すブロック図であり、第２図は、この発明の実施の形態にかかる昇圧部の具体的構成を示すブロック図であり、第３図〜第５図は、この発明の実施の形態にかかる昇圧部の昇圧動作を示す昇圧回路の回路図であり、第６図は、この発明の実施の形態にかかる電子時計の時計ブロックの構成を示す回路図であり、第７図は、この発明の実施の形態にかかる電子時計の波形生成部および制御信号生成部の構成を示す回路図であり、第８図は、この発明の実施の形態にかかるパルス合成回路の構成を示す回路図であり、第９図は、この発明の実施の形態にかかるパルス合成回路の動作をあらわすタイムチャートであり、第１０図〜第１３図は、この発明の実施の形態にかかる電子時計の起動処理手順を示すフローチャートであり、第１４図は、この発明の実施の形態にかかる電子時計の回路要部の電圧波形を示すタイミングチャートであり、第１５図は、この発明の実施の形態にかかる波形生成部の他の例を示すブロック図であり、第１６図は、第１５図の波形生成部を用いた場合の電子時計の起動処理手順を示すフローチャートであり、第１７図は、第１５図の波形生成部を用いた場合の電子時計の回路要部の電圧波形を示すタイミングチャートであり、第１８図は、この発明の実施の形態にかかる波形生成部および制御信号生成部の別の構成例を示すブロック図であり、第１９図は、第１８図に示した制御信号生成部に設けたタイマ機能を示すタイムチャートであり、第２０図は、この発明の実施の形態にかかる、所定時間を変更する昇圧停止指示信号出力部のハードウェア構成を示すブロック図であり、第２１図は、第２０図に示した昇圧停止指示信号出力部の機能的構成を示すブロック図であり、第２２図は、この昇圧停止指示信号出力部の昇圧停止指示信号出力処理手順を示すフローチャートであり、第２３図は、従来の電子時計の全体構成を示すブロック図である。
【発明を実施するための最良の形態】
以下に、この発明の実施の形態にかかる電子時計および電子時計の起動方法について、図面を参照しつつ詳細に説明する。
（電子時計の全体構成）
第１図は、この発明の実施の形態にかかる電子時計の全体構成を示すブロック図である。この電子時計１００は、発電部１０１と、蓄電部１０２と、昇圧部１０３と、時計ブロック１０４と、昇圧制御部１０５と、発電検出部１０６と、から構成されている。
発電部１０１は、外部エネルギーを電気エネルギーに変換して、電子時計１００を作動する所定の作動電圧よりも低い電源電圧を生成する。発電部１０１は、たとえば、１段のソーラーセルからなる太陽電池モジュールである。発電部１０１の正極は接地されており、負極は、昇圧部１０３の昇圧入力端子に接続されている。この発電部１０１に光が照射されると、約０．４［Ｖ］〜０．７［Ｖ］の開放電圧が発生する。この開放電圧が電源電圧となる。
蓄電部１０２は、発電部１０１から出力される電力を蓄え、発電部１０１が非発電である間も蓄電された電力によって時計ブロック１０４を動作する。蓄電部１０２は、正極を接地している。また、蓄電部１０２の負極端子Ｖｓｓ２は、切替制御部１０８に接続されている。この蓄電部１０２は、たとえば、リチウムイオン２次電池を採用することができる。
昇圧部１０３は、発電部１０１によって生成された電源電圧を、少なくとも所定の作動電圧まで昇圧する。昇圧部１０３は、コンデンサの直並列状態を切り替えることによって昇圧動作をおこなう昇圧回路である。昇圧部１０３の入力側には、発電部１０１の出力が接続されている。
また、昇圧部１０３には、昇圧動作を開始する昇圧開始信号としての昇圧クロックＳａが入力するようになっており、昇圧部１０３は、この入力された昇圧クロックＳａによって、内部のコンデンサを切り換えることにより４倍昇圧動作をおこなう。これにより、発振開始と同時に昇圧動作を開始することができ、電子時計１００の速やかな起動をおこなうことができる。また、ここでは、昇圧部１０３の昇圧出力端子名をＶｕｐとする。なお、昇圧部１０３の具体的な構成は後述する。
時計ブロック１０４は、電子時計１００の計時動作および充放電動作のための基本信号を生成する部分である。時計ブロック１０４は、発振回路６０１と、波形整形回路６０３と、計時部６０５と、を備えている。
また、時計ブロック１０４には、間欠的な負荷の動作に対して時計ブロック１０４の端子間電圧を安定化させるため、コンデンサ１１０が並列接続されている。このコンデンサ１１０は、正極を接地しており、負極端子Ｖｓｓ１は、発電部１０１、昇圧部１０３および切替制御部１０８に接続されている。なお、本明細書では、負極端子Ｖｓｓ１の電圧値もＶｓｓ１と称する。また、このコンデンサ１１０は、一例として１０［μＦ］の容量のものを用いている。なお、時計ブロック１０４の内部構成や、時計ブロック１０４から出力されている各信号の詳細については後述する。
昇圧制御部１０５は、昇圧部１０３を動作制御する回路であり、制御信号生成部１０７と、切替制御部１０８とから構成されている。制御信号生成部１０７は、時計ブロック１０４から出力されてくる各種信号（Ｓｂ、Ｓｃ、Ｓｄ、Ｓｅ）および発電検出部１０６から出力されてくる信号Ｓｉを入力して、各種制御信号（Ｓａ、Ｓｆ、Ｓｇ、Ｓｈ）を生成出力する。
この制御信号のうち、第１の充電スイッチ信号Ｓｆと、第２の充電スイッチ信号Ｓｇと、第３の充電スイッチ信号Ｓｈは、切替制御部１０８に出力される。また、昇圧クロックＳａは、昇圧部１０３に出力される。なお、制御信号生成部１０７の内部構成や、各種制御信号（Ｓａ、Ｓｆ、Ｓｇ、Ｓｈ）の詳細については後述する。
また、切替制御部１０８は、第１の充電スイッチ１１１と第２の充電スイッチ１１２と第３の充電スイッチ１１３とによって構成されている。この第１〜第３の充電スイッチ１１１〜１１３は、たとえば、ＮチャネルＭＯＳＦＥＴによって構成されており、昇圧部１０３の動作に同期して、時計ブロック１０４および蓄電部１０２に対し、昇圧部１０３からの昇圧出力を制御する。
また、第１の充電スイッチ１１１のソース端子は、コンデンサ１１０の負極端子Ｖｓｓ１に接絖されている。また、ドレイン端子は、昇圧部１０３の昇圧出力端子Ｖｕｐに接続されている。また、ゲート端子は、制御信号生成部１０７の出力端子に接続されており、第１の充電スイッチ信号Ｓｆが入力されることによって、昇圧部１０３と時計ブロック１０４とを導通させる。
また、第２の充電スイッチ１１２のソース端子は、蓄電部１０２の負極端子Ｖｓｓ２に接続されている。また、ドレイン端子は、昇圧部１０３の昇圧出力端子Ｖｕｐに接続されている。また、ゲート端子は、制御信号生成部１０７の出力端子に接続されており、第２の充電スイッチ信号Ｓｇが入力されることによって、昇圧部１０３と蓄電部１０２とを導通させる。
また、第３の充電スイッチ１１３のソース端子は、コンデンサ１１０の負極端子Ｖｓｓ１に接続されている。また、ドレイン端子は、昇圧部１０３の昇圧出力端子Ｖｕｐに接続されている。また、ゲート端子は、制御信号生成部１０７の出力端子に接続されており、第３の充電スイッチ信号Ｓｈが入力されることによって、昇圧部１０３と時計ブロック１０４とを導通させる。
また、第１のダイオード１２１は、時計ブロック１０４が一旦動作を停止した後に再起動させる際に、発電部１０１の電力を、時計ブロック１０４へ送る。第１のダイオード１２１のアノード端子は、コンデンサ１１０の負極端子Ｖｓｓ１に接続されており、第１のダイオード１２１のカソード端子は、発電部１０１の負極に接続されている。
また、第２のダイオード１２２は、発電部１０１が非発電である間においても、蓄電部１０２に蓄えられた電力を時計ブロック１０４へ送る。第２のダイオード１２２のアノード端子は、コンデンサ１１０の負極端子Ｖｓｓ１に接続されており、第２のダイオード１２２のカソード端子は、蓄電部１０２の負極、すなわちＶｓｓ２に接続されている。
なお、第１のダイオード１２１および第２のダイオード１２２には、たとえば、順方向電圧降下が０．１［Ｖ］程度のショットキバリア・ダイオードを用いることができる。
一方、発電検出部１０６は、発電部１０１の発電状態を検知するためのアンプ回路などからなる回路ブロックである。発電検出部１０６は、制御信号生成部１０７に対して発電検出信号Ｓｉを出力する。発電検出部１０６は、発電部１０１から所定の発電量が出力されている場合には、発電検出信号Ｓｉをハイレベルとして出力し、それ以外ではロウレベルとして出力するよう動作する。
（昇圧部の具体的構成）
つぎに、第１図において示した昇圧部１０３の具体的構成について説明する。第２図は、昇圧部１０３の具体的構成を示すブロック図である。昇圧部１０３は、発電部１０１から生成された電源電圧が印加される昇圧回路２０１および直並列切換回路２０２によって構成される。
昇圧回路２０１は、第３図〜第５図に示すように、ＭＯＳ電界効果トランジスタ（以下ＦＥＴ）によるスイッチ回路３０１〜３０４と、コンデンサ３１１、３１２とによって構成されている。このＭＯＳＦＥＴのスイッチ回路３０１〜３０４は、後述の昇圧制御部１０５の一部の論理回路に用いた低いしきい値によって、昇圧制御部１０５が出力する小さな振幅（０．３［Ｖ］以上）であっても、充分に切り換え制御が可能となるように構成されたものを用いることができる。また、スイッチ回路３０５は、図１に示した第１の充電スイッチ１１１〜第３の充電スイッチ１１３のいずれかのスイッチによって構成され、コンデンサ３１３は、蓄電部１０２またはコンデンサ１１０のいずれかによって構成される。
また、直並列切換回路２０２は、発電部１０１から電源電圧が印加されることによって起動し、制御信号生成部１０７から出力されてくる昇圧クロックＳａが入力されることによって、ＭＯＳＦＥＴのスイッチ回路３０１〜３０４に切替信号を入力する。
ここで、第３図〜第５図を用いて、昇圧部１０３の昇圧動作について説明する。まず、第３図に示すように、スイッチ回路３０１とスイッチ回路３０２を制御して、発電部１０１に昇圧コンデンサ３１１を並列に接続し、昇圧コンデンサ３１１を充電する。蓄電コンデンサ３１３に負荷が接続されていなければ、昇圧コンデンサ３１１は発電部１０１の開放電圧まで充電される。
つぎに、第４図に示すように、スイッチ回路３０１〜３０４を制御して、発電部１０１に昇圧コンデンサ３１１を直列に接続した電圧を昇圧コンデンサ３１２に印加して、昇圧コンデンサ３１２を充電する。この結果、昇圧コンデンサ３１２は、発電部１０１の開放電圧の２倍の電圧まで充電される。
さらに、第５図に示すように、発電部１０１に昇圧コンデンサ３１１と昇圧コンデンサ３１２を直列に接続した電圧を蓄電コンデンサ３１３に印加して、蓄電コンデンサ３１３を充電する。この結果、昇圧コンデンサ３１３は発電部１０１の開放電圧の４倍の電圧まで充電される。すなわち、発電電圧の開放電圧が０．４［Ｖ］であれば、１．６［Ｖ］まで昇圧することができる。
（時計ブロックの構成説明）
つぎに、第１図に示した時計ブロック１０４の構成について説明する。第６図は、この発明の実施の形態の電子時計における時計ブロックの構成を示す回路図である。時計ブロック１０４は、発振部６０１と、波形整形部６０３と、バイアス回路６０４と、計時部６０５と、から構成されている。また、計時部６０５は、波形生成部６５１と、時刻表示体６５２と、定電圧回路６５３と、から構成されている。
（発振部の構成）
発振部６０１は、発電部１０１によって生成された電源電圧を印加することによって、発振出力信号Ｓｌを出力する。この発振部６０１は、共振回路６１０を備えている。共振回路６１０は、水晶振動子６１１と、第１の発振容量６１２と、第２の発振容量６１３と、から構成されている。この共振回路６１０は、発振部６０１の発振周波数を決定する。
水晶振動子６１１は、一般的な電子時計に用いられる水晶振動子である。また第１の発振容量６１２および第２の発振容量６１３は、集積回路に内蔵されたコンデンサである。たとえば、第１の発振容量６１２は８［ｐＦ］であり、第２の発振容量６１３は４［ｐＦ］である。
第１の発振容量６１２および第２の発振容量６１３の正極はそれぞれ接地されており、負極は、水晶振動子６１１の両端にそれぞれ接続されている。なお、第１の発振容量６１２の負極は、共振回路６１０の出力端子であるが、水晶振動子６１１が発振するための発振入力信号Ｓｐが入力される。
また、第２の発振容量６１３の負極は、共振回路６１０の入力端子であるが、水晶振動子６１１から出力される発振出力信号Ｓｌを出力する。なお、この共振回路６１０の共振周波数は、たとえば、３２［ＫＨｚ］（具体的には、３２７６８［Ｈｚ］）となるようにされている。
また、発振部６０１は、さらに、第１のトランジスタ素子６２１および第２のトランジスタ素子６２２と、第１の結合容量６２３と、第２の結合容量６２４と、第１のバイアス抵抗６２５と、第２のバイアス抵抗６２６と、第３のトランジスタ素子６２７と、第３のバイアス抵抗６２８と、安定化容量６２９とを備える。
なお、第１のトランジスタ素子６２１および第２のトランジスタ素子６２２は、インバータ（反転増幅）回路となる発振インバータ６２０を構成している。また、発振インバータ６２０の入出力間には、共振回路６１０が接続されており、帰還回路を形成する。
また、第１のバイアス抵抗６２５、第２のバイアス抵抗６２６および第３のバイアス抵抗６２８は、高抵抗値を有する回路素子によって構成されている。また、第１のバイアス抵抗６２５、第２のバイアス抵抗６２６および第３のバイアス抵抗６２８は、電気抵抗値が５００［ＭΩ］のものを用いることができる。なお、第１の結合容量６２３、第２の結合容量６２４および安定化容量６２９は、コンデンサによって構成することができる。
また、第１のトランジスタ素子６２１は、たとえば、ＰチャネルのＭＯＳＦＥＴによって構成されている。また、第２のトランジスタ素子６２２および第３のトランジスタ素子６２７は、たとえば、ＮチャネルＭＯＳＦＥＴによって構成されている。
また、第１のトランジスタ素子６２１と第２のトランジスタ素子６２２と第３のトランジスタ素子６２７は、しきい値電圧の絶対値が低い素子（たとえば、０．３［Ｖ］）を用いる。具体的には、ＮチャネルＭＯＳＦＥＴである第２のトランジスタ素子６２２および第３のトランジスタ素子６２７のしきい値は、０．３［Ｖ］であり、ＰチャネルＭＯＳＦＥＴである第１のトランジスタ素子６２１のしきい値は、−０．３［Ｖ］である。
第１のトランジスタ素子６２１のゲート端子および第２のトランジスタ素子６２２のゲート端子は、第１の結合容量６２３および第２の結合容量６２４を介して接続されている。第１の結合容量６２３と第２の結合容量６２４との接続点は、共振回路６１０に接続されており、共振回路６１０に発振入力信号Ｓｐを入力するようになっている。
また、第１のトランジスタ素子６２１のドレイン端子および第２のトランジスタ素子６２２のドレイン端子同士は接続されている。また、この両ドレイン端子は、共振回路６１０に接続されており、共振回路６１０から出力される発振出力信号Ｓｌが入力されるようになっている。また、第１のトランジスタ素子６２１のソース端子は接地されている。また、第２のトランジスタ素子６２２のソース端子は、安定化容量６２９の負極に接続されている。また、安定化容量６２９の正極は、接地されている。
安定化容量６２９は、発振インバータ６２０の動作に必要な電流を一時的に供給する目的で備えられている。
また、第３のトランジスタ素子６２７のドレイン端子は、安定化容量６２９の負極に接続されている。第３のトランジスタ素子６２７のソース端子は、定電圧回路６５３の定電圧出力端子Ｖｒｅｇに接続されている。
第３のトランジスタ素子６２７のゲート端子には、第３のバイアス抵抗６２８を介してバイアス回路６０４から得られる一定電圧が印加されており、第３のトランジスタ素子６２７を定電流回路として動作する。この定電流回路は安定化容量６２９への電流供給をおこなう。
なお、第１のトランジスタ素子６２１のゲート端子には、第１のバイアス抵抗６２５を介してバイアス回路６０４の出力である第１のバイアス電圧Ｖｐが直流バイアスされている。また、第３のトランジスタ素子６２７のゲート端子には、第３のバイアス抵抗６２８を介して第２のバイアス電圧ＶＮが直流バイアスされている。第１のバイアス電圧ＶＰおよび第２のバイアス電圧ＶＮは、バイアス回路６０４によって生成されている。バイアス回路６０４の構成については後述する。
この第１のバイアス電圧ＶＰによって、第１のトランジスタ素子６２１には、直流的には１５［ｎＡ］の定電流が流れるようになっている。また、第３のトランジスタ素子６２７は、２０［ｎＡ］の定電流回路として動作するように、素子寸法が設定されているものとする。
第２のバイアス抵抗６２６は、第２のトランジスタ素子６２２に自己帰還させるため、発振出力信号Ｓｌと第２のトランジスタ素子６２２のゲートとの間に挿入されている。
（波形整形部の構成）
波形整形部６０３は、たとえばＰチャネルＭＯＳＦＥＴである第４のトランジスタ素子６３１と、ＮチャネルＭＯＳＦＥＴである第５のトランジスタ素子６３２と、第３の結合容量６３３と、第４の結合容量６３４と、第４のバイアス抵抗６３５と、第５のバイアス抵抗６３６と、から構成されている。なお、第４のトランジスタ素子６３１および第５のトランジスタ素子６３２は、インバータ（反転増幅）回路を構成している。第４のトランジスタ素子６３１および第５のトランジスタ素子６３２としては、そのしきい値電圧の絶対値が発振部６０１に用いたＭＯＳＦＥＴと同じ０．３［Ｖ］に設定された素子を用いる。
第４のトランジスタ素子６３１のソース端子は接地されており、第５のトランジスタ素子６３２のソース端子は、定電圧出力端子Ｖｒｅｇに接続されている。また、第４のトランジスタ素子６３１のゲート端子および第５のトランジスタ素子６３２のゲート端子は、第３の結合容量６３３と第４の結合容量６３４とを介して接続されている。
第３の結合容量６３３および第４の結合容量６３４の接続点は、波形整形部６０３の入力端子とされており、発振出力信号Ｓｌが入力される。第４のトランジスタ素子６３１のドレイン端子および第５のトランジスタ素子６３２のドレイン端子は、接続されており、波形整形出力信号Ｓｂを出力する。
第４のバイアス抵抗６３５は、第４のトランジスタ素子６３１のゲート端子に接続され、バイアス回路６０４から出力される第１のバイアス電圧ＶＰが印加される。第５のバイアス抵抗６３６は、第５のトランジスタ素子６３２のゲート端子に接続され、バイアス回路６０４から出力される第２のバイアス電圧ＶＮが印加される。
（バイアス回路の構成）
バイアス回路６０４は、ＰチャネルＭＯＳＦＥＴである第６のトランジスタ素子６４１および第７のトランジスタ素子６４２と、ＮチャネルＭＯＳＦＥＴである第８のトランジスタ素子６４３および第９のトランジスタ素子６４４と、抵抗素子である基準抵抗６４５と、から構成されている。第６〜第９のトランジスタ素子６４１〜６４４についても、そのしきい値電圧の絶対値が発振部６０１に用いたＭＯＳＦＥＴと同様に０．３［Ｖ］に設定された素子を用いる。
また、バイアス回路６０４は、定電圧を出力する回路であり、第１のバイアス電圧ＶＰは、接地端子からみて、−０．３［Ｖ］程度の出力電圧値、第２のバイアス電圧ＶＮは、定電圧出力端子Ｖｒｅｇの電圧値からみて、＋０．３［Ｖ］程度の出力電圧値となるように動作する。これらの出力電圧値は、バイアス回路６０４を構成するＭＯＳＦＥＴ６４１〜６４４のしきい値電圧が基準となっている。
また、第６のトランジスタ素子６４１のソース端子は接地されており、第７のトランジスタ素子６４２のソース端子は基準抵抗６４５を介して接地されている。また、基準抵抗６４５により、第１のバイアス電圧ＶＰおよび第２のバイアス電圧ＶＮの電圧値を調整することができる。ここでは、基準抵抗６４５としては、２５００［ＫΩ］の抵抗素子を用いることとしている。
また第７のトランジスタ素子６４２のゲート端子は、第６のトランジスタ素子６４１のゲート端子およびドレイン端子に接続されている。この端子からは第１のバイアス電圧ＶＰが出力される。そして、第８のトランジスタ素子６４３のソース端子と第９のトランジスタ素子６４４のソース端子は、定電圧出力端子Ｖｒｅｇに接続されている。
第９のトランジスタ素子６４４のゲート端子は第８のトランジスタ素子６４３のゲート端子およびドレイン端子に接続している。この端子からは、第２のバイアス電圧ＶＮが出力される。さらに、第６のトランジスタ素子６４１のドレイン端子は、第９のトランジスタ素子６４４のドレイン端子に接続されている。また、第７のトランジスタ素子６４２のドレイン端子は、第８のトランジスタ素子６４３のドレイン端子に接続されている。
第１のバイアス電圧ＶＰは、第１のバイアス抵抗６２５を介して、第１のトランジスタ素子６２１のゲート端子に印加される。同様に、第１のバイアス電圧ＶＰは、第４のバイアス抵抗６３５を介して、第４のトランジスタ素子６３１のゲート端子に印加される。
さらに、第２のバイアス電圧ＶＮは、第３のバイアス抵抗６２８を介して、第３のトランジスタ素子６２７のゲート端子に印加される。同様に、第２のバイアス電圧ＶＮは、第５のバイアス抵抗６３６を介して、第５のトランジスタ素子６３２のゲート端子に印加される。
このように、バイアス回路６０４を設けて、発振部６０１における各トランジスタ素子に独立してＤＣバイアスを印加することとしているため、発振部６０１における各トランジスタ素子が低しきい値トランジスタであっても、より低い電圧によって発振部６０１の発振動作を開始することができる。これにより、消費電力の低減化を実現することができる。
（計時部の構成）
計時部６０５は、波形生成部６５１と、時刻表示体６５２と、定電圧回路６５３と、プルダウンスイッチ６５４と、から構成されている。波形生成部６５１は、発振部６０１の出力である発振出力信号Ｓｌの波形が整形された波形整形出力信号Ｓｂを多段のフリップフロップ回路で分周し、複数の分周段から得られる分周信号を合成することによって、ステップモータを駆動するパルス波形を生成する論理回路である。
この波形生成部６５１は、電源が投入されたときから１．５秒の間、ハイレベルとなるバックアップ信号Ｓｊを出力する。また波形生成部６５１は、バックアップ元信号Ｓｃと昇圧信号Ｓｄと充電クロックＳｅとを出力している。これらの各種信号および波形生成部６５１の構成については後述する。
時刻表示体６５２は、一例としてアナログ時計を構成する要素、たとえば、図示しないステッピングモータと、減速輪列と、文字板と、指針などの時刻表示要素によって構成されている。時刻表示体６５２は、波形生成部６５１によって生成されたパルス波形に基づいて、ステッピングモータを駆動し、減速輪列を介して指針を回転させて時刻を表示する。時刻表示体６５２については一般的な構成であるため詳細な構成説明は省略する。
定電圧回路６５３は、一定電圧を出力する一般的な定電圧回路（電圧レギュレータ）である。ここでは、定電圧回路６５３の出力端子をＶｒｅｇとしている。なお、定電圧回路６５３は、時計ブロック１０４の作動電圧である接地−端子Ｖｓｓ１間の電圧によって駆動され、接地−端子Ｖｒｅｇ間の電圧が、０．８［Ｖ］となるように動作する。Ｖｓｓ１は、時計ブロック１０４の負極の端子である。
さらに、定電圧出力端子Ｖｒｅｇには、プルダウンスイッチ６５４のドレイン端子が接続されている。プルダウンスイッチ６５４は、たとえば、ＮチャネルＭＯＳＦＥＴによって構成されている。プルダウンスイッチ６５４のゲート端子には、バックアップ信号Ｓｊが入力され、ソース端子には、時計ブロック１０４の負極の端子Ｖｓｓ１が接続される。
このプルダウンスイッチ６５４は、発振インバータ６２０などと同様に、しきい値電圧が０．３［Ｖ］のものによって構成される。バックアップ信号Ｓｊがハイレベルの期間は、プルダウンスイッチ６５４により、定電圧回路６５３の出力端子Ｖｒｅｇと時計ブロック１０４の負極の端子Ｖｓｓ１との間は短絡状態となる。一方、バックアップ信号Ｓｊがロウレベルの期間は、定電圧回路６５３の出力端子Ｖｒｅｇの電圧値は、所定の定電圧となるように動作する。
なお、定電圧回路６５３は、一般的な定電圧回路と同様に、接地−端子Ｖｓｓ１間の電圧が０．８［Ｖ］よりも低い間は、定電圧回路６５３の出力端子Ｖｒｅｇには、時計ブロック１０４の負極の端子Ｖｓｓ１と等しい電位が現れることとする。
また、これ以降は、特に断らない限り、時計ブロック１０４の負極の端子Ｖｓｓ１とは、接地−端子Ｖｓｓ１間の電圧を指すものとする。蓄電部１０２の負極端子Ｖｓｓ２についても同様に接地−端子Ｖｓｓ２間の電圧を指すものとする。
（波形生成部および制御信号生成部の構成）
つぎに、この発明の実施の形態にかかる電子時計の波形生成部６５１および制御信号生成部１０７の回路構成について説明する。第７図は、この発明の実施の形態の電子時計の波形生成部６５１および制御信号生成部１０７の構成を示す回路図である。
波形生成部６５１は、パルス合成回路７０１と、モータドライバ７０２と、第１のレベルシフタ７０３と、から構成されている。また、制御信号生成部１０７は、第１のナンドゲート７１１と、第１のアンドゲート７１２と、第２のレベルシフタ７１３と、第１のオアゲート７１４と、第２のアンドゲート７１５と、第１のインバータ７１６と、第３のアンドゲート７１７と、第４のアンドゲート７１８と、第５のアンドゲート７１９と、から構成されている。
パルス合成回路７０１、モータドライバ７０２、第１のレベルシフタ７０３、第２のレベルシフタ７１３、第１のインバータ７１６、第３のアンドゲート７１７および第４のアンドゲート７１８のしきい値電圧は、一般的な電子時計の論理回路に採用されるＭＯＳＦＥＴと絶対値が同じ値（ここでは０．５［Ｖ］）とされている。ここでは、ＮチャネルＭＯＳＦＥＴのしきい値は０．５［Ｖ］であり、ＰチャネルＭＯＳＦＥＴのしきい値は−０．５［Ｖ］である。
そして、これ以外の制御信号生成部１０７中の論理回路は、発振部６０１に用いたものと同様に、Ｐチャネル、Ｎチャネルともに、しきい値電圧の絶対値が低いＭＯＳＦＥＴを用いた低しきい値ＣＭＯＳ回路によって構成される。すなわち、第１のナンドゲート７１１と、第１のオアゲート７１４と、第２のアンドゲート７１５と、第５のアンドゲート７１９とを、低しきい値ＣＭＯＳ回路（しきい値電圧の絶対値が０．３［Ｖ］）によって構成する。
つぎに、波形生成部６５１の構成７０１〜７０３について具体的に説明する。パルス合成回路７０１は、一般的な電子時計で用いられる分周回路（たとえば、多段のフリップフロップ回路）と複数の論理ゲートとによって構成された一般的な論理回路であり、発振部６０１の出力、すなわち、波形整形出力信号Ｓｂが入力されることによって波形整形出力信号Ｓｂを分周し、複数の分周段から得られる分周信号を合成することによって、時刻表示体６５２のステッピングモータ（不図示）を回転駆動させるためのモータ駆動パルス波形を生成する。
また、パルス合成回路７０１は、バックアップ元信号Ｓｃと昇圧信号Ｓｄと充電クロックＳｅとを出力している。昇圧信号Ｓｄは、４０９６［Ｈｚ］の方形波である。同様に、充電クロックＳｅは１［Ｈｚ］の方形波である。また、バックアップ元信号Ｓｃは、時計ブロック１０４に電源を投入してから１．５秒間ハイレベルとなるパルス信号である。パルス合成回路７０１の詳細については後述する。
また、モータドライバ７０２は、パルス合成回路７０１のモータ駆動パルス波形をレベル変換し、時刻表示体６５２のステッピングモータを駆動する大電流を供給することができるドライバ回路である。特に図示はしないが、モータドライバ７０２の出力端子には、時刻表示体６５２のステッピングモータの駆動コイルが接続されている。モータドライバ７０２については、一般的な電子時計と同様の回路構成であるので、詳細な説明を省略する。
また、第１のレベルシフタ７０３は、接地−端子Ｖｒｅｇ端子間レベルの論理信号を、接地−端子Ｖｓｓ１間レベルの信号にレベル変換するレベルシフタ回路である。バックアップ元信号Ｓｃは、第１のレベルシフタ７０３によってバックアップ信号Ｓｊにレベル変換される。
つぎに、制御信号生成部１０７の構成７１１〜７１９について具体的に説明する。第１のナンドゲート７１１は、２入力のナンドゲートであり、波形整形出力信号Ｓｂとバックアップ元信号Ｓｃとの論理積の否定信号を出力するようになっている。
また、第１のアンドゲート７１２は、２入力のアンドゲートであり、発電検出信号Ｓｉと昇圧信号Ｓｄとの論理積を出力するようになっている。第２のレベルシフタ７１３は、接地−端子Ｖｒｅｇ間レベルの論理信号を、接地−端子Ｖｓｓ１間レベルの信号にレベル変換するレベルシフタ回路である。また、第２のレベルシフタ７１３は、第１のアンドゲート７１２の出力をレベル変換する回路である。
また、第１のオアゲート７１４は、２入力のオアゲートであり、第２のレベルシフタ７１３の出力とバックアップ信号Ｓｊとの論理和を出力するようになっている。また、第２のアンドゲート７１５は、２入力のアンドゲートであり、第１のナンドゲート７１１の出力と第１のオアゲート７１４との論理積を出力するようになっている。また、第２のアンドゲート７１５の出力は、昇圧クロックＳａとされている。
また、第１のインバータ７１６は、パルス合成回路７０１から出力された充電クロックＳｅを反転して、充電クロックＳｅの否定信号を出力する。また、第３のアンドゲート７１７は、２入力のアンドゲートであり、第２のレベルシフタ７１３の出力と充電クロックＳｅとの論理積を出力するようになっている。この第３のアンドゲート７１７の出力は、第１の充電スイッチ信号Ｓｆとされている。
また、第４のアンドゲート７１８は、２入力のアンドゲートであり、第２のレベルシフタ７１３の出力と第１のインバータ７１６の出力との論理積を出力するようになっている。また、第４のアンドゲート７１８の出力は、第２の充電スイッチ信号Ｓｇとされている。
また、第５のアンドゲート７１９は、２入力のアンドゲートであり、バックアップ信号Ｓｊと第１のナンドゲート７１１との論理積を出力するようになっている。第５のアンドゲート７１９の出力は、第３の充電スイッチ信号Ｓｈとされている。
なお、波形生成部６５１および制御信号生成部１０７の構成要素が動作するための電源としては、パルス合成回路７０１と第１のナンドゲート７１１については、定電圧回路６５３の出力端子Ｖｒｅｇ（接地−端子Ｖｒｅｇ間の電圧）によって動作するようになっている。
また、波形生成部６５１および制御信号生成部１０７中のそれ以外の論理回路素子については、時計ブロック１０４の負極端子Ｖｓｓ１（接地−端子Ｖｓｓ１間の電圧）によって動作するようになっている。
つぎに、第７図に示したパルス合成回路７０１について具体的に説明する。第８図は、パルス合成回路の構成を示す回路図である。パルス合成回路７０１は、分周回路８０１と、パワーオンリセット回路８０２と、アンドゲート８０３と、ラッチ回路８０４と、インバータ８０５と、から構成されている。
分周回路８０１は、１５段以上のフリップフロップ列からなるカウンタ回路であり、波形整形部６０３から出力される波形整形出力信号Ｓｂを分周し、この分周信号をモータドライバ７０２（第７図を参照。）に出力する。また、分周回路８０１において、昇圧信号Ｓｄおよび充電クロックＳｅは分周回路の分周出力である。
パワーオンリセット回路８０２は、回路自体に電源投入された場合、ハイレベル（接地電位）を数マイクロ秒間出力した後にロウレベルへ変化するパワーオンリセット信号Ｓｋを出力する回路である。
アンドゲート８０３は、分周回路８０１から出力されてくる１［Ｈｚ］のパルス信号および２［Ｈｚ］のパルス信号の論理積をラッチ回路８０４に入力する。このラッチ回路８０４は、論理信号を通過、あるいは保持する論理ゲートである。
つぎに、このパルス合成回路７０１の具体的な動作について説明する。第９図は、パルス合成回路７０１の動作をあらわすタイムチャートである。まず、接地−端子Ｖｓｓ１間に電圧が与えられることによりパワーオンリセットが立ち上がると、パワーオンリセット回路８０２によりラッチ回路８０４はリセットされ、バックアップ元信号Ｓｃはハイレベルとなる。
その１．５秒後には、分周回路８０１の出力を受けてアンドゲート８０３がハイレベルを出力するので、ラッチ回路８０４はセットされ、バックアップ元信号Ｓｃはロウレベルへ変化しこの状態を保持する。結果としてバックアップ元信号Ｓｃは１．５秒の間ハイレベルとなるパルス信号となる。
（電子時計の動作説明）
つぎに第１０図〜第１４図を用いて、この発明の実施の形態にかかる電子時計の全体動作について説明する。ここで、第１０図〜第１３図は、この発明の実施の形態にかかる電子時計の全体動作の処理手順を示すフローチャートである。また、第１４図は、この発明の実施の形態の電子時計の回路要部の電圧波形を示すタイミングチャートである。特に、第１４図は、電子時計が停止した状態から発電部１０１が発電を開始することで発振部６０１およびその周辺が動作を開始する期間と、昇圧部１０３が発振部６０１の発信出力信号Ｓｌを基準として昇圧動作することにより、端子Ｖｓｓ１の電圧が上昇していく期間と、昇圧部１０３が昇圧クロックＳｄを基準とした昇圧動作に切り替わった期間と、における回路要部波形を示したものである。ただし、第１４図の波形図においては、発振出力信号Ｓｌと波形整形出力信号Ｓｂと定電圧出力端子Ｖｒｅｇの電圧値以外は単に論理値だけを波形図上に示している。
また、ここでは、蓄電部１０２の残量が空であり、発電部１０１も発電をしておらず、時計ブロック１０４の動作が停止した状態から、発電部１０１が発電を開始する場合について説明する。
まず、第１図に示した第１〜第３の充電スイッチ１１１〜１１３がＯＦＦの状態であり、発電検出信号Ｓｉがロウレベルとされている（ステップＳ１００１）。そして、光が照射することによって太陽電池である発電部１０１が受光した場合（ステップＳ１００２：Ｙｅｓ）、発電を開始する（ステップＳ１００３）。
この発電開始によって、第１図に示した発電検出部１０６は、ロウレベルとなっている発電検出信号Ｓｉを、ハイレベルの発電検出信号Ｓｉにして出力する（ステップＳ１００４）。
そして、この発電開始により、第１のダイオード１２１を介して発電部１０１から出力された電流が、コンデンサ１１０に電荷として蓄えられる。ここでは、発電部１０１の開放電圧は０．４［Ｖ］程度であるとする。
そして、電源電圧（端子Ｖｓｓ１の電圧）は、第１のダイオード１２１の電圧降下により０．３［Ｖ］になる。このとき、バックアップ信号Ｓｊは、ハイレベル（接地電位）となり（ステップＳ１００５）、プルダウンスイッチ６５４はほぼ導通状態となる（ステップＳ１００６）。
よって定電圧出力端子Ｖｒｅｇの電圧値は、電源電圧（端子Ｖｓｓ１の電圧）の電圧値と同じ値となる。すなわち電源電圧（端子Ｖｓｓ１の電圧）および定電圧出力端子Ｖｒｅｇの電圧値は、ともに０．３［Ｖ］となる。
また、動作電源である端子Ｖｒｅｇの電圧、すなわちこの状態では電源電圧（端子Ｖｓｓ１の電圧）が、自身のＭＯＳＦＥＴのしきい値以上の電圧となれば（ステップＳ１００７：Ｙｅｓ）、バイアス回路６０４は、動作を開始する（ステップＳ１００８）。
そして、バイアス回路６０４から所定の電圧が出力されることにより、第１のバイアス電圧ＶＰは接地電位から０．３［Ｖ］低い電位となり、第２のバイアス電圧ＶＮは端子Ｖｒｅｇから０．３［Ｖ］高い電位となる。
続いて、発電部１０１が発電を開始した後に、電子時計１００が動作を開始する動作について説明する。バイアス回路６０４から所定の電圧が出力されれば、発振部６０１は発振動作点が固定され、発振動作を行う（ステップＳ１１０１）。すなわち、発振部６０１を構成するトランジスタ素子のゲート端子には、ほぼ、しきい値電圧付近の電圧が直流的にバイアスされる。
このため、トランジスタ素子の増幅率は最大となり、発振部６０１中の発振インバータ６２０は、０．３［Ｖ］程度からでも増幅器として動作可能となる。さらに、共振回路６１０を介して、発振出力信号Ｓｌが再度入力側へ（第１および第２の結合容量６２３、６２４を介して交流的に）帰還されるので、結果として発振部６０１は共振回路６１０の共振周波数である３２［ＫＨｚ］で発振動作を開始する。この発振出力信号Ｓｌはほぼ正弦波となる。
なお、この発振部６０１での消費電流は、第３のトランジスタ素子６２７による定電流回路によって決まり、設定値である２０［ｎＡ］程度に抑えられる。そして、発振部６０１は、オーバートーン発振することなく安定した動作を行う。安定化容量６２９の端子間電圧は、発振動作中はほぼ０．３［Ｖ］となる。
そして、波形整形部６０３は、動作点を固定して安定した増幅動作を開始する（ステップＳ１１０２）。すなわち、波形整形部６０３を構成するトランジスタ素子のゲート端子には、ほぼしきい値電圧付近の電圧が直流的にバイアスされる。このため、トランジスタ素子の増幅率は最大となり、波形整形部６０３は０．３［Ｖ］程度からでも増幅器として動作可能となる。
さらに、このゲート端子に第３の結合容量６３３および第４の結合容量６３４を介して交流的に発振出力信号Ｓｌが印加されるので、結果として発振出力信号Ｓｌが反転しかつ振幅が接地−端子Ｖｒｅｇ間の電圧まで増幅された波形整形出力信号Ｓｂを出力する（ステップＳ１１０３）。
さらに、波形整形出力信号Ｓｂは、低しきい値ＣＭＯＳによって構成された第１のナンドゲート７１１を介して、第２のアンドゲート７１５へ送られる。そして、制御信号生成部１０７は、昇圧部１０３に昇圧クロックＳａを生成して出力する（ステップＳ１１０４）。
昇圧部１０３は、昇圧クロックＳａが入力されたことにより、この昇圧クロックＳａを元に、発電部１０１から印加された電源電圧（端子Ｖｓｓ１の電圧）の昇圧動作を開始する（ステップＳ１１０５）。すなわち、発振部６０１の発振周波数である３２［ＫＨｚ］によって、昇圧部１０３内部のコンデンサ３１１〜３１３の直並列切り換え動作をする。
そして、波形整形出力信号Ｓｂは、第１のナンドゲート７１１を介して、第５のアンドゲート７１９へ送られる。これにより、制御信号生成部１０７は、波形整形出力信号Ｓｂの否定信号が増幅され方形波となった第３の充電スイッチ信号Ｓｈを生成して切替制御部１０８に出力する（ステップＳ１１０６）。
第３の充電スイッチ１１３は、第３の充電スイッチ信号Ｓｈが入力されたことにより、昇圧部１０３の昇圧動作に同期して開閉動作をおこなう（ステップＳ１１０７）。これにより、時計ブロック１０４へ昇圧出力を送るように動作する（ステップＳ１２０１）。なお、この時点では、しきい値電圧の高いＭＯＳＦＥＴによって構成されたパルス合成回路７０１およびモータドライバ７０２などは動作しない。
そして、昇圧部１０３が昇圧動作を継続すると、電源電圧（端子Ｖｓｓ１の電圧）は増加する。バックアップ信号Ｓｊがハイレベルである期間では、プルダウンスイッチ６５４は導通状態のままであるので、定電圧出力端子Ｖｒｅｇの電圧は、電源電圧（端子Ｖｓｓ１の電圧）と同じ電圧のままである。
また、電源電圧（端子Ｖｓｓ１の電圧）は、やがて発電電圧の４倍である１．６［Ｖ］程度まで上昇する。電源電圧（端子Ｖｓｓ１の電圧）が計時部６０５の作動電圧（たとえば、１．２［Ｖ］）以上に昇圧された場合（ステップＳ１２０２：Ｙｅｓ）、パルス合成回路７０１の動作が開始する（ステップＳ１２０３）。
これにより、パルス合成回路７０１も分周、パルス合成動作が可能となり、昇圧クロックＳｄおよび充電クロックＳｅを出力する（ステップＳ１２０４）。また、発振部６０１の動作開始から１．５秒経過した場合（ステップＳ１２０５：Ｙｅｓ）、バックアップ信号Ｓｊ（すなわちバックアップ元信号Ｓｃ）がハイレベルからロウレベルへと立ち下がる（ステップＳ１２０６）。
バックアップ信号Ｓｊがロウレベルとなると、プルダウンスイッチ６５４は非導通状態となる（ステップＳ１２０７）。これにより、定電圧出力端子Ｖｒｅｇの電圧値は所定の定電圧値へと切り替わる。なお定電圧回路６５３の定電圧動作のため、定電圧出力端子Ｖｒｅｇの電圧値は電源電圧（端子Ｖｓｓ１の電圧）が増加しても所定の定電圧値以上とはならない。
また、発振部６０１が動作を開始してから１．５秒経過後に、発電検出部１０６が発電を検出した場合（ステップＳ１３０１：Ｙｅｓ）、発電検出信号Ｓｉはハイレベルを保持する。すると、第１のアンドゲート７１２および第２のレベルシフタ７１３を介して、昇圧信号Ｓｄが第３のアンドゲート７１７と第４のアンドゲート７１８とに送られる。
これにより、第１の充電スイッチ信号Ｓｆと第２充電スイッチ信号Ｓｇには、５００ミリ秒おきに昇圧信号Ｓｄが現れ、第１の充電スイッチ信号Ｓｆと第２充電スイッチ信号Ｓｇが出力される。
そして、第１の充電スイッチ信号Ｓｆが、第１の充電スイッチ１１１に入力されることによって、第１の充電スイッチ１１１は開閉動作する（ステップＳ１３０２）。これにより、昇圧部１０３から時計ブロック１０４に昇圧出力されることとなり、時計ブロック１０４の計時動作がおこなわれる（ステップＳ１３０３）。
また、第２の充電スイッチ信号Ｓｇが、第２の充電スイッチ１１２に入力されることによって、第２の充電スイッチ１１２は開閉動作する（ステップＳ１３０４）。これにより、昇圧部１０３から蓄電部１０２に昇圧出力され、蓄電部１０２の蓄電動作がおこなわれる（ステップＳ１３０５）。この後、ステップＳ１３０１に戻る。
すなわち、第１の充電スイッチ１１１と第２の充電スイッチ１１２とによって、昇圧部１０３から出力される昇圧出力が、時計ブロック１０４と蓄電部１０２とに振り分けられ、時計ブロック１０４の計時動作と蓄電部１０２への充電動作とが並行しておこなうことができる。
このように、発電部１０１が発電状態である間は、発電検出部１０６がこれを検知して昇圧部１０３が昇圧動作を行うので、時刻表示をおこないつつ、蓄電部１０２への充電をおこなうことができる。
一方、発電を検出していない場合（ステップＳ１３０１：Ｎｏ）、発電部１０１が非発電状態となり、発電検出信号Ｓｉはロウレベルとなる（ステップＳ１３０６）。これにより、昇圧クロックＳａはロウレベルになり（ステップＳ１３０７）、第１の充電スイッチ信号Ｓｆと第２充電スイッチ信号Ｓｇの出力が停止することとなり、第１の充電スイッチ１１１と第２の充電スイッチ１１２の開閉動作が停止する（ステップＳ１３０８）。これにより、昇圧部１０３の昇圧動作が停止する。
また、一旦、蓄電部１０２に電気エネルギーが蓄電されている場合（ステップＳ１３０９：Ｙｅｓ）、蓄電部１０２から時計ブロック１０４に放電されて、計時部６０５の計時動作がおこなわれる（ステップＳ１３１０）。この後、ステップＳ１３０１に戻る。これにより、発電部１０１が非発電状態であっても、時計ブロック１０４の計時動作を継続することができる。
すなわち、実施の形態の電子時計１００によれば、電子時計１００が発振起動した直後から所定の期間に相当する１．５秒間の間、昇圧部１０３は時計部１０４に強制的に昇圧出力をおこない、それ以降は発電の有無に応じて昇圧出力を行うように動作することができる。
（波形生成部の他の例）
また、上述した実施の形態においては、昇圧部１０３が動作する期間は発振部６０１が始動してから１．５秒という所定の時間に固定されているが、より安全に電子時計１００を起動するために、時計ブロック１０４の端子間電圧が充分に上昇するまで、昇圧部１０３を継続動作することとしてもよい。
この場合の電子時計１００における波形生成部の他の例について説明する。第１５図は、波形生成部の他の例を示すブロック図である。なお、第１５図において、上述した実施の形態と同一構成については同一符号を付し、その説明を省略する。
第１５図に示すように、波形生成部１５００には、第７図において示したパルス合成回路７０１、モータドライバ７０２およびレベルシフタ７０３のほか、さらに、電源電圧検出部１５０１と、パワーオンリセット回路１５０２と、ラッチ回路１５０３と、インバータ１５０４と、から構成されている。これらは、パルス合成回路７０１などと同じしきい値のＭＯＳＦＥＴによって構成することができる。
パワーオンリセット回路１５０２は、回路自体に電源投入された場合、ハイレベル（接地電位）を数マイクロ秒間出力した後にロウレベルへ変化するパワーオンリセット信号を出力する回路である。
電源電圧検出部１５０１は、入力電圧が所定の電圧未満か否かを判定する一般的な電圧検出回路である。ここでは、時計ブロック１０４に印加された電圧が１．２［Ｖ］未満であればロウレベルを出力し、それ以外ではハイレベルを出力するものを用いている。電源電圧検出部１５０１の出力信号は、電源電圧検出信号Ｓｍとする。
ラッチ回路１５０３は、ノアゲート２個で構成する一般的なラッチ回路である。ラッチ回路１５０３のリセット入力には、パワーオンリセット回路１５０２から出力される信号が入力され、セット入力には電源電圧検出信号Ｓｍが入力される。
そして、ラッチ回路１５０３の出力信号は、インバータ１５０４に入力され、ラッチ回路１５０３の出力信号の否定信号を生成する。このインバータ１５０４の出力信号は、実施の形態で示したバックアップ元信号Ｓｃとして、ナンドゲート７１１や第１のレベルシフタ７０３に入力される。
続いて、この波形生成部１５００を用いた場合の電子時計１００の起動処理について説明する。第１６図は、この波形生成部１５００を用いた場合の電子時計１００の動作処理手順を示すフローチャートであり、第１７図は、この波形生成部１５００を用いた場合の電子時計１００の回路要部の電圧波形を示すタイミングチャートである。なお、第１０図、第１１図および第１３図に示した起動処理手順は、この起動処理手順と共通するためその説明を省略する。
まず、第１６図に示すように、電源電圧（端子Ｖｓｓ１の電圧）が計時部６０５の作動電圧（たとえば、１．２［Ｖ］）以上に昇圧されていない場合（ステップＳ１６０１：Ｎｏ）、電源電圧検出信号Ｓｍは、ロウレベルを保持する（ステップＳ１６０２）。したがって、ラッチ回路１５０３もリセット状態を保持するため（ステップＳ１６０３）、バックアップ信号Ｓｊもハイレベルを保持し（ステップＳ１６０４）、コンデンサ１１０と時計ブロック１０４への昇圧を継続する。そして、ステップＳ１６０１に戻る。
一方、電源電圧（端子Ｖｓｓ１の電圧）が計時部６０５の作動電圧（たとえば、１．２［Ｖ］）以上に昇圧された場合（ステップＳ１６０１：Ｙｅｓ）、電源電圧検出信号Ｓｍは、ロウレベルからハイレベルに切り替わる（ステップＳ１６０５）。したがって、ラッチ回路１５０３もリセット状態からセット状態に切り替わり（ステップＳ１６０６）、バックアップ信号Ｓｊもハイレベルからロウレベルに立ち下がる（ステップＳ１６０７）。
そして、ロウレベルのバックアップ信号Ｓｊがプルダウンスイッチ６５４に入力されることにより、プルダウンスイッチ６５４が非導通状態となる（ステップＳ１６０８）。これにより、昇圧動作が停止する。
すなわち、この電子時計１００は、電子時計１００が発振起動した直後から、時計ブロック１０４の端子電圧が所定の電圧値に相当する１．２［Ｖ］に達するまでの間は、昇圧部１０３は時計ブロック１０４に強制的に昇圧出力を行い、それ以降は発電の有無に応じて昇圧出力を行うように動作する。
この後、パルス合成回路７０１の動作が開始する（ステップＳ１６０９）。これにより、パルス合成回路７０１も分周、パルス合成動作が可能となり、昇圧クロックＳｄおよび充電クロックＳｅを出力する（ステップＳ１６１０）。そして、第１３図に示したステップＳ１３０１に移行して、昇圧部１０３は発電部１０１の発電状態に応じて昇圧動作をおこなうことができる。
すなわち、この電子時計１００は、発振部６０１が発振始動した直後から、時計ブロック１０４の端子電圧が所定の電圧値に相当する１．２［Ｖ］に達するまでの間は、昇圧部１０３は時計ブロック１０４に強制的に昇圧出力を行い、それ以降は発電の有無に応じて昇圧出力を行うように動作する。
特に、この例によれば、発電部１０１から得られる発電電流が充分でなく、時計ブロック１０４の端子電圧を上昇させるのに時間がかかるような環境下であっても、時計ブロック１０４が低電圧で誤動作することなく安全に電子時計を起動動作させることができる。
（波形生成部および制御信号生成部の別の構成例）
つぎに、波形生成部および制御信号生成部の別の構成例について説明する。この構成例は、上述した実施の形態において昇圧動作をおこなう所定時間（１．５秒間）のタイマ機能を、波形生成部には設けず、波形生成部から独立して制御信号生成部に設けた構成例である。
第１８図は、波形生成部および制御信号生成部の別の構成例を示すブロック図であり、第１９図は、第１８図に示した制御信号生成部に設けたタイマ機能を示すタイムチャートである。なお、第１８図において、上述した実施の形態と同一構成については同一符号を付し、その説明を省略する。また、第１８図にあらわされていない制御信号生成部１８０２内部の構成については、上述した実施の形態の制御信号生成部１０７（第７図参照）と同一構成であるため、ここでは省略する。
第１８図に示す分周回路１８０１は、第８図に示した分周回路８０１と同様、１５段以上のフリップフロップ列からなるカウンタ回路であり、第６図に示した波形整形部６０３から出力される波形整形出力信号Ｓｂを分周し、この分周信号をモータドライバ７０２に出力する。
また、分周回路８０１は、昇圧信号Ｓｄおよび充電クロックＳｅを出力する。一方、この分周回路１８０１は、制御信号生成部１８０２に対し、昇圧動作の基準となるバックアップ元信号Ｓｃを生成するための１［Ｈｚ］のパルス信号および２［Ｈｚ］のパルス信号を出力しない。
また、パワーオンリセット回路１８０３は、回路自体に電源投入された場合、ハイレベル（接地電位）を数マイクロ秒間出力した後にロウレベルへ変化するパワーオンリセット信号を出力する回路である。
昇圧停止指示信号出力部としてのタイマ回路１８０４は、電源投入がなされてから１．５秒間ロウレベルを出力した後にハイレベルへと変化するタイマ信号Ｓｏを出力する回路である。ラッチ回路１８０５は、パワーオンリセット信号をリセット入力し、タイマ信号Ｓｏをセット入力することにより、論理信号を通過あるいは保持する論理ゲートによって構成されている。
この構成によれば、接地−端子Ｖｓｓ１端子間に電圧が与えられると、第１９図に示すように、パワーオンリセット回路１８０３のパワーオンリセット信号により、ラッチ回路１８０５はリセットされ、インバータ１８０６によってバックアップ元信号Ｓｃはハイレベルとなる。
一方、その１．５秒後には、タイマ回路１８０４がハイレベルを出力するのでラッチ回路１８０５はセットされ、バックアップ元信号Ｓｃは、インバータ１８０６によってロウレベルに立ち下がり、この状態を保持する。そして、結果としてバックアップ元信号Ｓｃは、１．５秒の間ハイレベルとなるパルス信号となる。
この構成によれば、昇圧動作を停止するタイマ回路を、分周回路１８０１とは切り離して構成することができるため、タイマ回路を交換するだけで、タイマ信号Ｓｏの出力タイミングを変更することができ、電子時計ごとに、起動時における昇圧動作の停止時間を変更することができる。
（昇圧停止指示信号出力部の別の構成例）
つぎに、第１８図に示したタイマ回路１８０４を、タイマ回路１８０４に設定されている所定時間を変更することができる構成に置き換えた場合について説明する。第２０図は、所定時間を変更する昇圧停止指示信号出力部のハードウェア構成を示すブロック図である。
第２０図に示すように、この昇圧停止指示信号出力部２０００は、ＣＰＵ２００１と、ＲＡＭ２００２と、ＲＯＭ２００３と、入力Ｉ／Ｆ（インターフェース）２００４と、不揮発性メモリであるＥＥＰＲＯＭ２００５と、出力Ｉ／Ｆ（インターフェース）２００６と、がバス２００７に接続されて構成されている。
ＣＰＵ２００１は、昇圧停止指示信号出力部２０００全体の制御を司る。このＣＰＵ２００１は、低電圧によって駆動する構成とされており、たとえば、時計ブロック１０４の負極端子Ｖｓｓ１（接地−端子Ｖｓｓ１間の電圧）によって起動するようになっている。
ＲＡＭ２００２は、ＣＰＵ２００１のワークエリアとして使用される。ＲＯＭ２００３は、このタイマ処理を実行するプログラムなどが記憶される。入力Ｉ／Ｆ２００４は、入力キー２０１０の操作によって得られる時間情報を入力する。この入力キー２０１０は、たとえば、０．５秒、１．０秒、１．５秒または２．０秒などのように４種類の時間間隔をあらわす時間情報を選択できる切替式のスイッチやボタンなどによって構成とされている。
ＥＥＰＲＯＭ２００５には、入力された時間情報を書き込まれる。時間情報は上述のように４種類とした場合、ＥＥＰＲＯＭ２００５は２ビット程度で構成することができる。なお、ＥＥＰＲＯＭ２００５のかわりに、フラッシュメモリを用いてもよい。また、出力Ｉ／Ｆ２００６は、生成される昇圧停止指示信号を、第１８図に示したラッチ回路１８０５に出力する。
つぎに、第２０図に示した昇圧停止指示信号出力部２０００の機能的構成について説明する。第２１図は、第２０図に示した昇圧停止指示信号出力部の機能的構成を示すブロック図である。
入力部２１０１は、入力キー２０１０の操作によって選択されたいずれかの時間情報を入力する。この入力部２１０１は、具体的には、第２０図に示した入力Ｉ／Ｆ２００４によってその機能を実現する。
時間情報書込処理部２１０２は、入力部２１０１から入力されてきた時間情報を、時間情報記憶部２１０３に書き込む。このとき、それまでに記憶されていた時間情報は消去される。この時間情報書込処理部２１０２は、具体的には、たとえば、第２０図に示したＲＯＭ２００３に格納されたプログラムをＣＰＵ２００１が実行することによってその機能を実現する。
時間情報記憶部２１０３は、時間情報書込処理部２１０２によって書き込まれた時間情報を記憶する。この時間情報記憶部２１０３は、具体的には、たとえば、第２０図に示したＥＥＰＲＯＭ２００５によってその機能を実現する。
時間情報抽出部２１０４は、ＣＰＵ２００１が起動した場合、時間情報記憶部２１０３に記憶されている時間情報を抽出する。この時間情報抽出部２１０４は、具体的には、たとえば、第２０図に示したＲＯＭ２００３に格納されたプログラムをＣＰＵ２００１が実行することによってその機能を実現する。
昇圧停止指示信号生成部２１０５は、時間情報抽出部２１０４によって抽出された時間情報を、その時間情報の時間間隔に応じた昇圧停止指示信号を生成し、ラッチ回路１８０５に出力する。この昇圧停止指示信号は、第１９図に示したタイマ信号Ｓｏと同じ信号であるが、立ち上がり時間が、時間情報ごとに異なる。
たとえば、時間情報が０．５秒である場合は、昇圧停止指示信号の立ち上がりまでの時間も０．５秒となる。この昇圧停止指示信号生成部２１０５は、具体的には、たとえば、第２０図に示したＲＯＭ２００３に格納されたプログラムをＣＰＵ２００１が実行することによってその機能を実現する。
つぎに、この昇圧停止指示信号出力部２０００の昇圧停止指示信号出力処理手順について説明する。第２２図は、この昇圧停止指示信号出力部２０００の昇圧停止指示信号出力処理手順を示すフローチャートである。
第２２図に示すように、入力キー２０１０が操作された場合（ステップＳ２２０１：Ｙｅｓ）、入力キー２０１０の操作によって選択された時間情報を時間情報記憶部２１０３に書き込む（ステップＳ２２０２）。
そして、蓄電部１０２の残量が空であり、発電部１０１も発電をしておらず、時計ブロック１０４の動作が停止した状態から、発電部１０１が発電を開始すると、ＣＰＵ２００１が起動する。この起動を検知した場合（ステップＳ２２０３：Ｙｅｓ）、時間情報記憶部２１０３に記憶されている時間情報を抽出する（ステップＳ２２０４）。
そして、抽出された時間情報から、昇圧停止指示信号としてタイマ信号Ｓｏを生成して、ラッチ回路１８０５に出力する（ステップＳ２２０５）。複数種類の電子時計の製造時において、一律に、たとえば１．５秒に設定しておいた場合、出荷時または販売時において、所定時間の変更をおこなうことができ、各電子時計の大きさやデザインによって発電部１０１の有効受光面積に応じて、昇圧動作の基準となる所定時間の変更処理をおこなうことができ、電子時計の種類に応じて安定した起動をおこなうことができる。
たとえば、女性用の電子時計は、男性用の電子時計よりも小型であることから、発電部１０１である太陽電池も小さくなっており、有効受光面積も小さい。しかし、昇圧動作の基準となる所定時間の時間間隔が長くなるように設定することにより、太陽電池が未発電または未充電の場合であっても、安定した起動をおこなうことができる。
このように、上述した実施の形態にかかる電子時計１００では、水晶発振回路自体を、太陽電池１段分より低い０．４［Ｖ］という低い発電電圧の印加によって発振始動することができる。これにより、太陽電池の小型化を図ることができ、電子時計１００自体の小型化を図ることができる。特に、男性用の電子時計に比べて小型である女性用の電子時計１００であっても、低電圧発電によって起動することができる。また、電子時計１００の軽量化を図ることができるため、携帯性が向上するとともに、長時間腕に取り付けていても疲れない電子時計１００を作成することができる。
また、文字盤からの反射光を取り込むために白色系の文字盤を採用する必要もなく、さまざまな色の文字盤を採用することができるため、装飾性の向上を図ることができる。
また、文字盤の下に敷設される円盤状の太陽電池は、高い電源電圧を生成することができ、入射光の透過特性のよい黒色系の文字盤に制約されるが、この電子時計１００では、発電部１０１の電源電圧よりも低い始動電圧によって発振部６０１を低電圧始動できるため、受光効率が低下しても十分に電子時計１００を起動することができる。したがって、文字盤を黒色系に限定する必要がなく、さまざまな色の文字盤を採用することができるため、装飾性の向上を図ることができる。
また、発振部６０１および波形整形部６０３により、発振開始直後から発振周波数と同一周波数の昇圧クロックＳａによって、直接昇圧部１０３を駆動するようにしたため、発振部６０１自体の始動電圧よりも定格電圧の高いステッピングモータなどの負荷を即時に動作させることができる。
また、この発振部６０１への給電に定電流回路を用いることでオーバートーン発振も抑制することができ、かつ通常発振時の消費電力を従来よりも低くできるため、安定した発振特性を維持したまま、電子時計１００の起動特性の向上を図ることができる。
特に、この電子時計１００には、一般的な電子時計の発振回路に用いる水晶振動子６１１を用いており、ＣＲ発振回路やリング発振回路といった消費電流の大きい他の発振回路を用いていない。したがって、発振動作に必要な電流が格段に小さくすることができ、発振始動し易く、電子時計１００のスムーズな起動をおこなうことができる。
またこれにより、出力抵抗値の高い熱電発電器なども発電部１０１として採用することができる。また、ＣＲ発振回路やリング発振回路といった消費電流の大きい発振回路を別途用意する必要もなく、部品点数を減少させることができる。この部品点数の減少により、電子時計１００の小型化を図ることができ、女性用の電子時計１００のように小型の電子時計の設計やデザインの自由度の向上を図ることができる。
なお、上述した実施の形態における電子時計１００を構成する回路要素は、これらに限定するものではない。たとえば、蓄電部１０２の充放電制御の経路を簡単にするため、蓄電部１０２から時計ブロック１０４へ電力供給を行うためには、第２のダイオード１２２を用いたが、これをＭＯＳＦＥＴで構成したスイッチとしてもよい。同様に第１のダイオード１２１はＭＯＳＦＥＴで構成したスイッチとしてもよい。また昇圧部１０３としては、コンデンサの接続状態を切りかえる形式のものを仮定したが、その他コイルに生じる誘起電圧を利用したものであってもよい。
また、太陽電池を小型化しても十分、電子時計１００を起動するだけの電力を得ることができるため、電子時計１００の小型化や設計の自由度の向上を図ることができ、特に、小型化が要求されている女性用の電子時計に適用することができる。
また、上述した実施の形態では、発電部１０１として太陽電池を用いて発電する電子時計１００について説明したが、このほか、人体の熱によって熱エネルギーを生成する熱電対を複数直列化し、その熱電対の両端の温度差により発電する温度差発電式の電子時計や、回転錘の振動によって得られる機械的エネルギーを電気的エネルギーに変換して発電する機械発電式の電子時計についても適用することができる。
また、発生電圧が低い発電器を用いて電子時計１００以外の様々な電子機器も駆動させることができる。この電子時計１００以外の電子機器としては、携帯型の電子機器、たとえば、携帯電話機、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）または携帯型ラジオ（たとえばカード型ラジオ）などが挙げられる。この場合、第１図に示した計時部６０５を、その電子機器固有の作動をおこなう作動部に置き換えることにより、低電圧始動した発振部６０１からの発振出力によって、電子機器の起動をおこなうことができる。
以上説明したように、この発明によれば、電子時計や電子機器が作動する場合に必要な作動電圧よりも低い電源電圧を印加することによって電源電圧を作動電圧に昇圧することができる。したがって、太陽や照明の光、人体の熱または振動などから得られる外部エネルギーを電気エネルギーに変換することによって生成される電源電圧が、作動電圧よりも低い場合でも、電子時計や電子機器を確実に起動することができるという効果を奏する。
また、生成される電源電圧は、作動電圧よりも低くても十分に起動することができるため、外部エネルギーを電気エネルギーに変換する電源電圧生成手段、たとえば、太陽電池、熱電対または回転錘を、電源電圧が生成できる程度に小型化することができ、電子時計や電子機器の小型化を図ることができるという効果を奏する。
特に、生成される電圧が電源電圧程度である小型の太陽電池、熱電対または回転錘を搭載する場合でも、十分に起動することができるため、男性用の電子時計に比べて小さい女性用の電子時計にも適用することができるという効果を奏する。また、作動電圧を生成する大型の太陽電池、熱電対または回転錘を設ける必要もなく、細かい装飾がほどこされた小型の女性用電子時計を作成することができるという効果を奏する。
【産業上の利用可能性】
以上のようにこの発明は、外部からのエネルギーを電気エネルギーに変換する発電機能を備えた電子時計や、携帯電話機、ＰＤＡ、携帯型ラジオなどの電子機器に適用することができる。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【技術分野】
本発明は、所定の作動電圧を印加することによって計時または作動する電子時計、電子機器、およびそれらの起動方法にかかり、特に、外部エネルギーを電気エネルギーに変換する発電機能を備えた電子時計、電子機器およびそれらの起動方法に関する。
【背景技術】
従来から、光や機械的エネルギーなどの外部エネルギーを電気エネルギーに変換し、この電気エネルギーを電子機器の駆動に利用する発電手段を内蔵した電子時計が提案されている。
このような発電手段を内蔵した電子時計には、回転錘の機械的エネルギーを電気的エネルギーに変換して利用する機械発電式時計や、熱電対を複数直列化しその熱電対の両端の温度差により発電する温度差発電式時計や、太陽電池を利用する太陽電池式時計がある。
そして、発電手段として太陽電池を用いた電子時計としては、１段セル構成の太陽電池を用いた電子時計が提案されている（たとえば、特開平９−９６６８６号公報（第５−７頁、第１図）を参照。）。１段セル構成の太陽電池は、従来からある４段セル構成の太陽電池に比べ、受光面に分割スリットが入らないので見栄えがよく、また、有効受光面積上の効率もよく、電子時計の発電手段として期待されている。
また、このような発電手段を備えた電子時計としては、発電手段の発電出力を昇圧手段で昇圧して蓄電する電源周辺回路を備える電子時計が提案されている。第２３図は、その電子時計２３００のブロック図である。この従来の電子時計２３００では、発電部２３０１と充電ダイオード２３０６と計時部２３０４とから電流経路を形成している。
計時部２３０４は、電気エネルギーで時刻表示を行う時計ブロックである。また発電部２３０１の出力は昇圧部２３０２を介して昇圧され、蓄電部２３０３を充電することが可能となっている。
この電子時計２３００は、蓄電部２３０３がほぼ空まで放電した状態で、かつ発電部２３０１も発電していないときは、計時部２３０４の動作は停止している。その後に発電部２３０１が発電を開始すると、その発電エネルギーはまず計時部２３０４および昇圧制御部２３０５に送られる。
そして、発電部２３０１の発電電圧が計時部２３０４の起動に充分なレベル（例えば１．０［Ｖ］）以上であれば計時部２３０４は再起動動作を開始する。計時部２３０４からは分周クロック信号Ｓｘが出力され、さらにそれを分周した信号（図中のＳｙ）が昇圧制御部２３０５から昇圧部２３０２へ送られる。この結果、昇圧部２３０２は昇圧動作を開始する。
そして、一旦計時部２３０４が動作を開始した後は、発電部２３０１の発電電圧がやや低下しても、発電出力は昇圧部２３０２によって昇圧されて計時部２３０４へ供給されるため、計時部２３０４の計時動作は維持され、かつ蓄電部２３０３を高い電圧まで充電可能となる。
しかしながら、上述した電源周辺回路を備える電子時計では、発電部として用いられている太陽電池１段分の開放電圧は、高照度下でも０．７［Ｖ］弱程度である。一方、第２３図に示した従来の電子時計２３００に通常用いられる水晶発振回路は、発振起動するために低くとも０．６［Ｖ］〜０．８［Ｖ］程度が必要である。
したがって、１段セル構成の太陽電池を発電部２３０１として利用しようとした場合、充電ダイオード２３０６には小さいものでも０．１［Ｖ］よりは大きな電圧降下がある。これにより、計時部２３０４の水晶発振回路そのものに印加される電圧に対して水晶発振回路の発振始動電圧のマージンが全くなくなるため、印加される電圧は水晶発振回路の発振始動電圧を下回ってしまうこととなり、結果として水晶発振回路を始動できないという問題があった。
特に、女性用の電子時計は男性用の電子時計に比して小さく、有効受光面積が小さい太陽電池を用いざるを得ないため、上述の問題が顕著となり、女性用の電子時計に搭載することができないという問題があった。
また、現在では、同じく１段セル構成でかつリング形状を有する太陽電池を用い、これを文字盤の周縁に取り付けた電子時計も実用化されている。しかしながら、この太陽電池も時計の構造上受光面積が大きくできないため、直射光のほか、文字盤からの反射光を受光する必要がある。したがって、文字盤は光が反射する白色系の文字盤しか採用することができなくなり、デザイン上の制約を受けるという問題があった。
この発明は、上記問題点に鑑みてなされたものであって、起動に必要な電圧よりも低い電圧による電子時計または電子機器の確実な起動を図ることにより、電子時計または電子機器の小型化を図ることができる電子時計、電子機器および起動方法を提供することを目的とする。さらに、電子時計または電子機器の色を含む装飾性の向上を図ることができる電子時計、電子機器および起動方法を提供することを目的とする。
【発明の開示】
上述した課題を解決し、目的を達成するため、この発明の電子時計は、外部エネルギーを電気エネルギーに変換して、所定の作動電圧よりも低い電源電圧を生成する電源電圧生成手段と、前記電源電圧生成手段によって生成された電源電圧を印加することによって、所定の発振信号を出力する発振信号出力手段と、前記電源電圧生成手段によって生成された電源電圧を、少なくとも前記所定の作動電圧まで昇圧する昇圧手段と、前記発振信号出力手段によって出力された発振信号に基づいて、前記昇圧手段によって昇圧された前記所定の作動電圧を印加することによって計時をおこなう計時手段と、を備えたことを特徴とする。
この発明によれば、作動電圧よりも低い電源電圧を印加することにより、電源電圧を作動電圧に昇圧することができる。
また、前記昇圧手段を制御して、前記所定の発振信号に基づいて、所定時間のみ、前記電源電圧を昇圧する昇圧制御手段を備えたこととしてもよい。この発明によれば、所定時間確実に昇圧動作をおこなうことができ、所定時間経過後に作動電圧を得ることができる。
また、前記発振信号出力手段によって出力された発振信号を分周する分周手段と、前記分周手段から出力される分周信号に基づいて、前記発振信号出力手段が前記発振信号を出力してから前記所定時間経過したときに前記昇圧手段による昇圧動作の停止を指示する昇圧停止指示信号を出力する昇圧停止指示信号出力手段と、を備え、前記昇圧制御手段は、前記昇圧停止指示信号出力手段によって出力された昇圧停止指示信号に基づいて、昇圧を停止することとしてもよい。
この発明によれば、電子時計に一般的に内蔵されている分周手段の分周信号を用いて、所定時間の経過時に昇圧動作を制御することができ、部品点数の減少を図ることができる。
また、前記昇圧制御手段は、前記発振信号出力手段が始動してから前記所定時間経過したときに前記昇圧手段による昇圧動作の停止を指示する昇圧停止指示信号を出力する昇圧停止指示信号出力手段を備え、前記昇圧停止指示信号出力手段によって出力された昇圧停止指示信号に基づいて、昇圧を停止することとしてもよい。
この発明によれば、電子時計に一般的に内蔵されている分周手段とは別に、所定時間の経過時に昇圧動作を制御する昇圧停止指示信号出力手段を設けたことにより、所定時間を変更する場合に、昇圧停止指示信号出力手段を取り替えるだけで、所定時間の時間間隔を変更することができる。
また、前記昇圧制御手段は、あらかじめ前記所定時間を、時間間隔の異なる複数の時間のうちいずれか一つをあらわす時間情報を入力する時間情報入力手段と、前記時間情報入力手段によって入力された時間情報を記憶する時間情報記憶手段と、前記電源電圧生成手段から生成された電源電圧が印加されることによって、前記時間情報記憶手段によって記憶された時間情報を抽出する時間情報抽出手段と、前記時間情報抽出手段によって抽出された時間情報に基づいて、抽出された前記時間情報によってあらわされる時間が経過したときに前記昇圧手段による昇圧動作の停止を指示する昇圧停止指示信号を生成する昇圧停止指示信号生成手段と、を備え、前記昇圧停止指示信号生成手段によって生成された昇圧停止指示信号に基づいて、昇圧を停止することとしてもよい。
この発明によれば、操作者の操作によって、所定時間を電子時計の性能に応じて適宜変更することができ、電子時計の性能に適した昇圧動作および起動をおこなうことができる。
また、前記昇圧手段によって、前記電源電圧が前記所定の作動電圧に昇圧されたか否かを検出する電源電圧検出手段と、前記昇圧手段を制御して、前記所定の発振信号および前記電源電圧検出手段によって検出された検出結果に基づいて、前記電源電圧を昇圧する昇圧制御手段と、を備えたこととしてもよい。
この発明によれば、電源電圧生成手段によって生成可能な発電電圧を発振信号出力手段に印加することにより、発振信号を出力するとともに、始動電圧を作動電圧に昇圧することができる。そして、この発振信号と作動電圧により、電子時計を起動することができる。
さらに、前記昇圧制御手段は、前記発振信号出力手段が前記発振信号を出力してから所定時間経過した場合、前記発振信号および前記電源電圧検出手段によって検出された検出結果に基づいて、前記昇圧手段の昇圧動作を制御することとしてもよい。
この発明によれば、電源電圧生成手段によって生成可能な発電電圧を発振信号出力手段に印加することにより、発振信号を出力するとともに、電源電圧を作動電圧に昇圧することができる。この発振信号と作動電圧により、所定時間を経過した後であっても、電子時計を起動することができる。
また、前記発振信号出力手段は、前記始動電圧が印加されることによって発振する発振回路と、前記発振回路から出力される信号によって共振する共振回路と、一定の電流を供給する定電流回路と、前記定電流回路から一定の電流が供給されることにより、前記共振回路から出力される信号を反転増幅して前記発振信号を出力する発振インバータと、を備えることとしてもよい。この発明によれば、定電流回路を用いることにより、オーバートーン発振を抑制することができる。
また、前記計時手段は、複数の電界効果トランジスタからなる論理回路を備えており、前記発振インバータは、前記計時手段に含まれている電界効果トランジスタよりもしきい値電圧の低い電界効果トランジスタによって構成されていることとしてもよい。
また、前記計時手段は、複数の電界効果トランジスタからなる論理回路を備えており、前記計時手段に含まれている電界効果トランジスタよりも、しきい値電圧の低い電界効果トランジスタによって構成され、前記発振信号出力手段から出力される発振信号の波形を整形して、前記計時手段に出力する波形整形手段を備えることもできる。
また、前記計時手段は、複数の電界効果トランジスタからなる論理回路を備えており、前記昇圧制御手段は、前記計時手段に含まれている電界効果トランジスタよりも、しきい値電圧の低い電界効果トランジスタによって構成されていることとしてもよい。
また、前記発振回路と同じしきい値の電界効果トランジスタによって構成され、前記発振インバータに所定のバイアス電圧を印加するバイアス回路を備えることができる。
また、前記発振信号出力手段から出力される発振信号の波形を整形して、前記計時手段に出力する波形整形手段と、前記波形整形手段と同じしきい値の電界効果トランジスタによって構成され、前記波形整形手段に所定のバイアス電圧を印加するバイアス回路と、を備えることとしてもよい。
この発明によれば、消費電力の低減化を図ることができる。また、発振動作に必要な電流を格段に小さくすることができ、発振始動特性の向上を図ることができる。
また、この発明の電子機器は、所定の発振信号に基づいて、所定の作動電圧を印加することによって作動する電子機器であって、外部エネルギーを電気エネルギーに変換して、前記所定の作動電圧よりも低い電源電圧を生成する電源電圧生成手段と、前記電源電圧生成手段によって生成された電源電圧によって、前記所定の発振信号を出力する発振信号出力手段と、前記電源電圧生成手段によって生成された電源電圧を、少なくとも前記所定の作動電圧まで昇圧する昇圧手段と、を備えたことを特徴とする。この発明によれば、作動電圧よりも低い電源電圧を印加することにより、電源電圧を作動電圧に昇圧することができる。
また、この発明の起動方法は、所定の発振信号に基づいて、所定の作動電圧を印加することによって作動する電子機器を起動する起動方法であって、外部エネルギーを電気エネルギーに変換して、前記所定の作動電圧よりも低い電源電圧を生成する電源電圧生成工程と、前記電源電圧生成工程によって生成された電源電圧によって、前記所定の発振信号を出力する発振信号出力工程と、前記電源電圧生成工程によって生成された電源電圧を、少なくとも前記所定の作動電圧まで昇圧する昇圧工程と、を含んだことを特徴とする。この発明によれば、作動電圧よりも低い電源電圧を印加することにより、電源電圧を作動電圧に昇圧することができる。
【図面の簡単な説明】
第１図は、この発明の実施の形態にかかる電子時計の全体構成を示すブロック図であり、第２図は、この発明の実施の形態にかかる昇圧部の具体的構成を示すブロック図であり、第３図〜第５図は、この発明の実施の形態にかかる昇圧部の昇圧動作を示す昇圧回路の回路図であり、第６図は、この発明の実施の形態にかかる電子時計の時計ブロックの構成を示す回路図であり、第７図は、この発明の実施の形態にかかる電子時計の波形生成部および制御信号生成部の構成を示す回路図であり、第８図は、この発明の実施の形態にかかるパルス合成回路の構成を示す回路図であり、第９図は、この発明の実施の形態にかかるパルス合成回路の動作をあらわすタイムチャートであり、第１０図〜第１３図は、この発明の実施の形態にかかる電子時計の起動処理手順を示すフローチャートであり、第１４図は、この発明の実施の形態にかかる電子時計の回路要部の電圧波形を示すタイミングチャートであり、第１５図は、この発明の実施の形態にかかる波形生成部の他の例を示すブロック図であり、第１６図は、第１５図の波形生成部を用いた場合の電子時計の起動処理手順を示すフローチャートであり、第１７図は、第１５図の波形生成部を用いた場合の電子時計の回路要部の電圧波形を示すタイミングチャートであり、第１８図は、この発明の実施の形態にかかる波形生成部および制御信号生成部の別の構成例を示すブロック図であり、第１９図は、第１８図に示した制御信号生成部に設けたタイマ機能を示すタイムチャートであり、第２０図は、この発明の実施の形態にかかる、所定時間を変更する昇圧停止指示信号出力部のハードウェア構成を示すブロック図であり、第２１図は、第２０図に示した昇圧停止指示信号出力部の機能的構成を示すブロック図であり、第２２図は、この昇圧停止指示信号出力部の昇圧停止指示信号出力処理手順を示すフローチャートであり、第２３図は、従来の電子時計の全体構成を示すブロック図である。
【発明を実施するための最良の形態】
以下に、この発明の実施の形態にかかる電子時計および電子時計の起動方法について、図面を参照しつつ詳細に説明する。
（電子時計の全体構成）
第１図は、この発明の実施の形態にかかる電子時計の全体構成を示すブロック図である。この電子時計１００は、発電部１０１と、蓄電部１０２と、昇圧部１０３と、時計ブロック１０４と、昇圧制御部１０５と、発電検出部１０６と、から構成されている。
発電部１０１は、外部エネルギーを電気エネルギーに変換して、電子時計１００を作動する所定の作動電圧よりも低い電源電圧を生成する。発電部１０１は、たとえば、１段のソーラーセルからなる太陽電池モジュールである。発電部１０１の正極は接地されており、負極は、昇圧部１０３の昇圧入力端子に接続されている。この発電部１０１に光が照射されると、約０．４［Ｖ］〜０．７［Ｖ］の開放電圧が発生する。この開放電圧が電源電圧となる。
蓄電部１０２は、発電部１０１から出力される電力を蓄え、発電部１０１が非発電である間も蓄電された電力によって時計ブロック１０４を動作する。蓄電部１０２は、正極を接地している。また、蓄電部１０２の負極端子Ｖｓｓ２は、切替制御部１０８に接続されている。この蓄電部１０２は、たとえば、リチウムイオン２次電池を採用することができる。
昇圧部１０３は、発電部１０１によって生成された電源電圧を、少なくとも所定の作動電圧まで昇圧する。昇圧部１０３は、コンデンサの直並列状態を切り替えることによって昇圧動作をおこなう昇圧回路である。昇圧部１０３の入力側には、発電部１０１の出力が接続されている。
また、昇圧部１０３には、昇圧動作を開始する昇圧開始信号としての昇圧クロックＳａが入力するようになっており、昇圧部１０３は、この入力された昇圧クロックＳａによって、内部のコンデンサを切り換えることにより４倍昇圧動作をおこなう。これにより、発振開始と同時に昇圧動作を開始することができ、電子時計１００の速やかな起動をおこなうことができる。また、ここでは、昇圧部１０３の昇圧出力端子名をＶｕｐとする。なお、昇圧部１０３の具体的な構成は後述する。
時計ブロック１０４は、電子時計１００の計時動作および充放電動作のための基本信号を生成する部分である。時計ブロック１０４は、発振回路６０１と、波形整形回路６０３と、計時部６０５と、を備えている。
また、時計ブロック１０４には、間欠的な負荷の動作に対して時計ブロック１０４の端子間電圧を安定化させるため、コンデンサ１１０が並列接続されている。このコンデンサ１１０は、正極を接地しており、負極端子Ｖｓｓ１は、発電部１０１、昇圧部１０３および切替制御部１０８に接続されている。なお、本明細書では、負極端子Ｖｓｓ１の電圧値もＶｓｓ１と称する。また、このコンデンサ１１０は、一例として１０［μＦ］の容量のものを用いている。なお、時計ブロック１０４の内部構成や、時計ブロック１０４から出力されている各信号の詳細については後述する。
昇圧制御部１０５は、昇圧部１０３を動作制御する回路であり、制御信号生成部１０７と、切替制御部１０８とから構成されている。制御信号生成部１０７は、時計ブロック１０４から出力されてくる各種信号（Ｓｂ、Ｓｃ、Ｓｄ、Ｓｅ）および発電検出部１０６から出力されてくる信号Ｓｉを入力して、各種制御信号（Ｓａ、Ｓｆ、Ｓｇ、Ｓｈ）を生成出力する。
この制御信号のうち、第１の充電スイッチ信号Ｓｆと、第２の充電スイッチ信号Ｓｇと、第３の充電スイッチ信号Ｓｈは、切替制御部１０８に出力される。また、昇圧クロックＳａは、昇圧部１０３に出力される。なお、制御信号生成部１０７の内部構成や、各種制御信号（Ｓａ、Ｓｆ、Ｓｇ、Ｓｈ）の詳細については後述する。
また、切替制御部１０８は、第１の充電スイッチ１１１と第２の充電スイッチ１１２と第３の充電スイッチ１１３とによって構成されている。この第１〜第３の充電スイッチ１１１〜１１３は、たとえば、ＮチャネルＭＯＳＦＥＴによって構成されており、昇圧部１０３の動作に同期して、時計ブロック１０４および蓄電部１０２に対し、昇圧部１０３からの昇圧出力を制御する。
また、第１の充電スイッチ１１１のソース端子は、コンデンサ１１０の負極端子Ｖｓｓ１に接絖されている。また、ドレイン端子は、昇圧部１０３の昇圧出力端子Ｖｕｐに接続されている。また、ゲート端子は、制御信号生成部１０７の出力端子に接続されており、第１の充電スイッチ信号Ｓｆが入力されることによって、昇圧部１０３と時計ブロック１０４とを導通させる。
また、第２の充電スイッチ１１２のソース端子は、蓄電部１０２の負極端子Ｖｓｓ２に接続されている。また、ドレイン端子は、昇圧部１０３の昇圧出力端子Ｖｕｐに接続されている。また、ゲート端子は、制御信号生成部１０７の出力端子に接続されており、第２の充電スイッチ信号Ｓｇが入力されることによって、昇圧部１０３と蓄電部１０２とを導通させる。
また、第３の充電スイッチ１１３のソース端子は、コンデンサ１１０の負極端子Ｖｓｓ１に接続されている。また、ドレイン端子は、昇圧部１０３の昇圧出力端子Ｖｕｐに接続されている。また、ゲート端子は、制御信号生成部１０７の出力端子に接続されており、第３の充電スイッチ信号Ｓｈが入力されることによって、昇圧部１０３と時計ブロック１０４とを導通させる。
また、第１のダイオード１２１は、時計ブロック１０４が一旦動作を停止した後に再起動させる際に、発電部１０１の電力を、時計ブロック１０４へ送る。第１のダイオード１２１のアノード端子は、コンデンサ１１０の負極端子Ｖｓｓ１に接続されており、第１のダイオード１２１のカソード端子は、発電部１０１の負極に接続されている。
また、第２のダイオード１２２は、発電部１０１が非発電である間においても、蓄電部１０２に蓄えられた電力を時計ブロック１０４へ送る。第２のダイオード１２２のアノード端子は、コンデンサ１１０の負極端子Ｖｓｓ１に接続されており、第２のダイオード１２２のカソード端子は、蓄電部１０２の負極、すなわちＶｓｓ２に接続されている。
なお、第１のダイオード１２１および第２のダイオード１２２には、たとえば、順方向電圧降下が０．１［Ｖ］程度のショットキバリア・ダイオードを用いることができる。
一方、発電検出部１０６は、発電部１０１の発電状態を検知するためのアンプ回路などからなる回路ブロックである。発電検出部１０６は、制御信号生成部１０７に対して発電検出信号Ｓｉを出力する。発電検出部１０６は、発電部１０１から所定の発電量が出力されている場合には、発電検出信号Ｓｉをハイレベルとして出力し、それ以外ではロウレベルとして出力するよう動作する。
（昇圧部の具体的構成）
つぎに、第１図において示した昇圧部１０３の具体的構成について説明する。第２図は、昇圧部１０３の具体的構成を示すブロック図である。昇圧部１０３は、発電部１０１から生成された電源電圧が印加される昇圧回路２０１および直並列切換回路２０２によって構成される。
昇圧回路２０１は、第３図〜第５図に示すように、ＭＯＳ電界効果トランジスタ（以下ＦＥＴ）によるスイッチ回路３０１〜３０４と、コンデンサ３１１、３１２とによって構成されている。このＭＯＳＦＥＴのスイッチ回路３０１〜３０４は、後述の昇圧制御部１０５の一部の論理回路に用いた低いしきい値によって、昇圧制御部１０５が出力する小さな振幅（０．３［Ｖ］以上）であっても、充分に切り換え制御が可能となるように構成されたものを用いることができる。また、スイッチ回路３０５は、図１に示した第１の充電スイッチ１１１〜第３の充電スイッチ１１３のいずれかのスイッチによって構成され、コンデンサ３１３は、蓄電部１０２またはコンデンサ１１０のいずれかによって構成される。
また、直並列切換回路２０２は、発電部１０１から電源電圧が印加されることによって起動し、制御信号生成部１０７から出力されてくる昇圧クロックＳａが入力されることによって、ＭＯＳＦＥＴのスイッチ回路３０１〜３０４に切替信号を入力する。
ここで、第３図〜第５図を用いて、昇圧部１０３の昇圧動作について説明する。まず、第３図に示すように、スイッチ回路３０１とスイッチ回路３０２を制御して、発電部１０１に昇圧コンデンサ３１１を並列に接続し、昇圧コンデンサ３１１を充電する。蓄電コンデンサ３１３に負荷が接続されていなければ、昇圧コンデンサ３１１は発電部１０１の開放電圧まで充電される。
つぎに、第４図に示すように、スイッチ回路３０１〜３０４を制御して、発電部１０１に昇圧コンデンサ３１１を直列に接続した電圧を昇圧コンデンサ３１２に印加して、昇圧コンデンサ３１２を充電する。この結果、昇圧コンデンサ３１２は、発電部１０１の開放電圧の２倍の電圧まで充電される。
さらに、第５図に示すように、発電部１０１に昇圧コンデンサ３１１と昇圧コンデンサ３１２を直列に接続した電圧を蓄電コンデンサ３１３に印加して、蓄電コンデンサ３１３を充電する。この結果、昇圧コンデンサ３１３は発電部１０１の開放電圧の４倍の電圧まで充電される。すなわち、発電電圧の開放電圧が０．４［Ｖ］であれば、１．６［Ｖ］まで昇圧することができる。
（時計ブロックの構成説明）
つぎに、第１図に示した時計ブロック１０４の構成について説明する。第６図は、この発明の実施の形態の電子時計における時計ブロックの構成を示す回路図である。時計ブロック１０４は、発振部６０１と、波形整形部６０３と、バイアス回路６０４と、計時部６０５と、から構成されている。また、計時部６０５は、波形生成部６５１と、時刻表示体６５２と、定電圧回路６５３と、から構成されている。
（発振部の構成）
発振部６０１は、発電部１０１によって生成された電源電圧を印加することによって、発振出力信号Ｓｌを出力する。この発振部６０１は、共振回路６１０を備えている。共振回路６１０は、水晶振動子６１１と、第１の発振容量６１２と、第２の発振容量６１３と、から構成されている。この共振回路６１０は、発振部６０１の発振周波数を決定する。
水晶振動子６１１は、一般的な電子時計に用いられる水晶振動子である。また第１の発振容量６１２および第２の発振容量６１３は、集積回路に内蔵されたコンデンサである。たとえば、第１の発振容量６１２は８［ｐＦ］であり、第２の発振容量６１３は４［ｐＦ］である。
第１の発振容量６１２および第２の発振容量６１３の正極はそれぞれ接地されており、負極は、水晶振動子６１１の両端にそれぞれ接続されている。なお、第１の発振容量６１２の負極は、共振回路６１０の出力端子であるが、水晶振動子６１１が発振するための発振入力信号Ｓｐが入力される。
また、第２の発振容量６１３の負極は、共振回路６１０の入力端子であるが、水晶振動子６１１から出力される発振出力信号Ｓｌを出力する。なお、この共振回路６１０の共振周波数は、たとえば、３２［ＫＨｚ］（具体的には、３２７６８［Ｈｚ］）となるようにされている。
また、発振部６０１は、さらに、第１のトランジスタ素子６２１および第２のトランジスタ素子６２２と、第１の結合容量６２３と、第２の結合容量６２４と、第１のバイアス抵抗６２５と、第２のバイアス抵抗６２６と、第３のトランジスタ素子６２７と、第３のバイアス抵抗６２８と、安定化容量６２９とを備える。
なお、第１のトランジスタ素子６２１および第２のトランジスタ素子６２２は、インバータ（反転増幅）回路となる発振インバータ６２０を構成している。また、発振インバータ６２０の入出力間には、共振回路６１０が接続されており、帰還回路を形成する。
また、第１のバイアス抵抗６２５、第２のバイアス抵抗６２６および第３のバイアス抵抗６２８は、高抵抗値を有する回路素子によって構成されている。また、第１のバイアス抵抗６２５、第２のバイアス抵抗６２６および第３のバイアス抵抗６２８は、電気抵抗値が５００［ＭΩ］のものを用いることができる。なお、第１の結合容量６２３、第２の結合容量６２４および安定化容量６２９は、コンデンサによって構成することができる。
また、第１のトランジスタ素子６２１は、たとえば、ＰチャネルのＭＯＳＦＥＴによって構成されている。また、第２のトランジスタ素子６２２および第３のトランジスタ素子６２７は、たとえば、ＮチャネルＭＯＳＦＥＴによって構成されている。
また、第１のトランジスタ素子６２１と第２のトランジスタ素子６２２と第３のトランジスタ素子６２７は、しきい値電圧の絶対値が低い素子（たとえば、０．３［Ｖ］）を用いる。具体的には、ＮチャネルＭＯＳＦＥＴである第２のトランジスタ素子６２２および第３のトランジスタ素子６２７のしきい値は、０．３［Ｖ］であり、ＰチャネルＭＯＳＦＥＴである第１のトランジスタ素子６２１のしきい値は、−０．３［Ｖ］である。
第１のトランジスタ素子６２１のゲート端子および第２のトランジスタ素子６２２のゲート端子は、第１の結合容量６２３および第２の結合容量６２４を介して接続されている。第１の結合容量６２３と第２の結合容量６２４との接続点は、共振回路６１０に接続されており、共振回路６１０に発振入力信号Ｓｐを入力するようになっている。
また、第１のトランジスタ素子６２１のドレイン端子および第２のトランジスタ素子６２２のドレイン端子同士は接続されている。また、この両ドレイン端子は、共振回路６１０に接続されており、共振回路６１０から出力される発振出力信号Ｓｌが入力されるようになっている。また、第１のトランジスタ素子６２１のソース端子は接地されている。また、第２のトランジスタ素子６２２のソース端子は、安定化容量６２９の負極に接続されている。また、安定化容量６２９の正極は、接地されている。
安定化容量６２９は、発振インバータ６２０の動作に必要な電流を一時的に供給する目的で備えられている。
また、第３のトランジスタ素子６２７のドレイン端子は、安定化容量６２９の負極に接続されている。第３のトランジスタ素子６２７のソース端子は、定電圧回路６５３の定電圧出力端子Ｖｒｅｇに接続されている。
第３のトランジスタ素子６２７のゲート端子には、第３のバイアス抵抗６２８を介してバイアス回路６０４から得られる一定電圧が印加されており、第３のトランジスタ素子６２７を定電流回路として動作する。この定電流回路は安定化容量６２９への電流供給をおこなう。
なお、第１のトランジスタ素子６２１のゲート端子には、第１のバイアス抵抗６２５を介してバイアス回路６０４の出力である第１のバイアス電圧Ｖｐが直流バイアスされている。また、第３のトランジスタ素子６２７のゲート端子には、第３のバイアス抵抗６２８を介して第２のバイアス電圧ＶＮが直流バイアスされている。第１のバイアス電圧ＶＰおよび第２のバイアス電圧ＶＮは、バイアス回路６０４によって生成されている。バイアス回路６０４の構成については後述する。
この第１のバイアス電圧ＶＰによって、第１のトランジスタ素子６２１には、直流的には１５［ｎＡ］の定電流が流れるようになっている。また、第３のトランジスタ素子６２７は、２０［ｎＡ］の定電流回路として動作するように、素子寸法が設定されているものとする。
第２のバイアス抵抗６２６は、第２のトランジスタ素子６２２に自己帰還させるため、発振出力信号Ｓｌと第２のトランジスタ素子６２２のゲートとの間に挿入されている。
（波形整形部の構成）
波形整形部６０３は、たとえばＰチャネルＭＯＳＦＥＴである第４のトランジスタ素子６３１と、ＮチャネルＭＯＳＦＥＴである第５のトランジスタ素子６３２と、第３の結合容量６３３と、第４の結合容量６３４と、第４のバイアス抵抗６３５と、第５のバイアス抵抗６３６と、から構成されている。なお、第４のトランジスタ素子６３１および第５のトランジスタ素子６３２は、インバータ（反転増幅）回路を構成している。第４のトランジスタ素子６３１および第５のトランジスタ素子６３２としては、そのしきい値電圧の絶対値が発振部６０１に用いたＭＯＳＦＥＴと同じ０．３［Ｖ］に設定された素子を用いる。
第４のトランジスタ素子６３１のソース端子は接地されており、第５のトランジスタ素子６３２のソース端子は、定電圧出力端子Ｖｒｅｇに接続されている。また、第４のトランジスタ素子６３１のゲート端子および第５のトランジスタ素子６３２のゲート端子は、第３の結合容量６３３と第４の結合容量６３４とを介して接続されている。
第３の結合容量６３３および第４の結合容量６３４の接続点は、波形整形部６０３の入力端子とされており、発振出力信号Ｓｌが入力される。第４のトランジスタ素子６３１のドレイン端子および第５のトランジスタ素子６３２のドレイン端子は、接続されており、波形整形出力信号Ｓｂを出力する。
第４のバイアス抵抗６３５は、第４のトランジスタ素子６３１のゲート端子に接続され、バイアス回路６０４から出力される第１のバイアス電圧ＶＰが印加される。第５のバイアス抵抗６３６は、第５のトランジスタ素子６３２のゲート端子に接続され、バイアス回路６０４から出力される第２のバイアス電圧ＶＮが印加される。
（バイアス回路の構成）
バイアス回路６０４は、ＰチャネルＭＯＳＦＥＴである第６のトランジスタ素子６４１および第７のトランジスタ素子６４２と、ＮチャネルＭＯＳＦＥＴである第８のトランジスタ素子６４３および第９のトランジスタ素子６４４と、抵抗素子である基準抵抗６４５と、から構成されている。第６〜第９のトランジスタ素子６４１〜６４４についても、そのしきい値電圧の絶対値が発振部６０１に用いたＭＯＳＦＥＴと同様に０．３［Ｖ］に設定された素子を用いる。
また、バイアス回路６０４は、定電圧を出力する回路であり、第１のバイアス電圧ＶＰは、接地端子からみて、−０．３［Ｖ］程度の出力電圧値、第２のバイアス電圧ＶＮは、定電圧出力端子Ｖｒｅｇの電圧値からみて、＋０．３［Ｖ］程度の出力電圧値となるように動作する。これらの出力電圧値は、バイアス回路６０４を構成するＭＯＳＦＥＴ６４１〜６４４のしきい値電圧が基準となっている。
また、第６のトランジスタ素子６４１のソース端子は接地されており、第７のトランジスタ素子６４２のソース端子は基準抵抗６４５を介して接地されている。また、基準抵抗６４５により、第１のバイアス電圧ＶＰおよび第２のバイアス電圧ＶＮの電圧値を調整することができる。ここでは、基準抵抗６４５としては、２５００［ＫΩ］の抵抗素子を用いることとしている。
また第７のトランジスタ素子６４２のゲート端子は、第６のトランジスタ素子６４１のゲート端子およびドレイン端子に接続されている。この端子からは第１のバイアス電圧ＶＰが出力される。そして、第８のトランジスタ素子６４３のソース端子と第９のトランジスタ素子６４４のソース端子は、定電圧出力端子Ｖｒｅｇに接続されている。
第９のトランジスタ素子６４４のゲート端子は第８のトランジスタ素子６４３のゲート端子およびドレイン端子に接続している。この端子からは、第２のバイアス電圧ＶＮが出力される。さらに、第６のトランジスタ素子６４１のドレイン端子は、第９のトランジスタ素子６４４のドレイン端子に接続されている。また、第７のトランジスタ素子６４２のドレイン端子は、第８のトランジスタ素子６４３のドレイン端子に接続されている。
第１のバイアス電圧ＶＰは、第１のバイアス抵抗６２５を介して、第１のトランジスタ素子６２１のゲート端子に印加される。同様に、第１のバイアス電圧ＶＰは、第４のバイアス抵抗６３５を介して、第４のトランジスタ素子６３１のゲート端子に印加される。
さらに、第２のバイアス電圧ＶＮは、第３のバイアス抵抗６２８を介して、第３のトランジスタ素子６２７のゲート端子に印加される。同様に、第２のバイアス電圧ＶＮは、第５のバイアス抵抗６３６を介して、第５のトランジスタ素子６３２のゲート端子に印加される。
このように、バイアス回路６０４を設けて、発振部６０１における各トランジスタ素子に独立してＤＣバイアスを印加することとしているため、発振部６０１における各トランジスタ素子が低しきい値トランジスタであっても、より低い電圧によって発振部６０１の発振動作を開始することができる。これにより、消費電力の低減化を実現することができる。
（計時部の構成）
計時部６０５は、波形生成部６５１と、時刻表示体６５２と、定電圧回路６５３と、プルダウンスイッチ６５４と、から構成されている。波形生成部６５１は、発振部６０１の出力である発振出力信号Ｓｌの波形が整形された波形整形出力信号Ｓｂを多段のフリップフロップ回路で分周し、複数の分周段から得られる分周信号を合成することによって、ステップモータを駆動するパルス波形を生成する論理回路である。
この波形生成部６５１は、電源が投入されたときから１．５秒の間、ハイレベルとなるバックアップ信号Ｓｊを出力する。また波形生成部６５１は、バックアップ元信号Ｓｃと昇圧信号Ｓｄと充電クロックＳｅとを出力している。これらの各種信号および波形生成部６５１の構成については後述する。
時刻表示体６５２は、一例としてアナログ時計を構成する要素、たとえば、図示しないステッピングモータと、減速輪列と、文字板と、指針などの時刻表示要素によって構成されている。時刻表示体６５２は、波形生成部６５１によって生成されたパルス波形に基づいて、ステッピングモータを駆動し、減速輪列を介して指針を回転させて時刻を表示する。時刻表示体６５２については一般的な構成であるため詳細な構成説明は省略する。
定電圧回路６５３は、一定電圧を出力する一般的な定電圧回路（電圧レギュレータ）である。ここでは、定電圧回路６５３の出力端子をＶｒｅｇとしている。なお、定電圧回路６５３は、時計ブロック１０４の作動電圧である接地−端子Ｖｓｓ１間の電圧によって駆動され、接地−端子Ｖｒｅｇ間の電圧が、０．８［Ｖ］となるように動作する。Ｖｓｓ１は、時計ブロック１０４の負極の端子である。
さらに、定電圧出力端子Ｖｒｅｇには、プルダウンスイッチ６５４のドレイン端子が接続されている。プルダウンスイッチ６５４は、たとえば、ＮチャネルＭＯＳＦＥＴによって構成されている。プルダウンスイッチ６５４のゲート端子には、バックアップ信号Ｓｊが入力され、ソース端子には、時計ブロック１０４の負極の端子Ｖｓｓ１が接続される。
このプルダウンスイッチ６５４は、発振インバータ６２０などと同様に、しきい値電圧が０．３［Ｖ］のものによって構成される。バックアップ信号Ｓｊがハイレベルの期間は、プルダウンスイッチ６５４により、定電圧回路６５３の出力端子Ｖｒｅｇと時計ブロック１０４の負極の端子Ｖｓｓ１との間は短絡状態となる。一方、バックアップ信号Ｓｊがロウレベルの期間は、定電圧回路６５３の出力端子Ｖｒｅｇの電圧値は、所定の定電圧となるように動作する。
なお、定電圧回路６５３は、一般的な定電圧回路と同様に、接地−端子Ｖｓｓ１間の電圧が０．８［Ｖ］よりも低い間は、定電圧回路６５３の出力端子Ｖｒｅｇには、時計ブロック１０４の負極の端子Ｖｓｓ１と等しい電位が現れることとする。
また、これ以降は、特に断らない限り、時計ブロック１０４の負極の端子Ｖｓｓ１とは、接地−端子Ｖｓｓ１間の電圧を指すものとする。蓄電部１０２の負極端子Ｖｓｓ２についても同様に接地−端子Ｖｓｓ２間の電圧を指すものとする。
（波形生成部および制御信号生成部の構成）
つぎに、この発明の実施の形態にかかる電子時計の波形生成部６５１および制御信号生成部１０７の回路構成について説明する。第７図は、この発明の実施の形態の電子時計の波形生成部６５１および制御信号生成部１０７の構成を示す回路図である。
波形生成部６５１は、パルス合成回路７０１と、モータドライバ７０２と、第１のレベルシフタ７０３と、から構成されている。また、制御信号生成部１０７は、第１のナンドゲート７１１と、第１のアンドゲート７１２と、第２のレベルシフタ７１３と、第１のオアゲート７１４と、第２のアンドゲート７１５と、第１のインバータ７１６と、第３のアンドゲート７１７と、第４のアンドゲート７１８と、第５のアンドゲート７１９と、から構成されている。
パルス合成回路７０１、モータドライバ７０２、第１のレベルシフタ７０３、第２のレベルシフタ７１３、第１のインバータ７１６、第３のアンドゲート７１７および第４のアンドゲート７１８のしきい値電圧は、一般的な電子時計の論理回路に採用されるＭＯＳＦＥＴと絶対値が同じ値（ここでは０．５［Ｖ］）とされている。ここでは、ＮチャネルＭＯＳＦＥＴのしきい値は０．５［Ｖ］であり、ＰチャネルＭＯＳＦＥＴのしきい値は−０．５［Ｖ］である。
そして、これ以外の制御信号生成部１０７中の論理回路は、発振部６０１に用いたものと同様に、Ｐチャネル、Ｎチャネルともに、しきい値電圧の絶対値が低いＭＯＳＦＥＴを用いた低しきい値ＣＭＯＳ回路によって構成される。すなわち、第１のナンドゲート７１１と、第１のオアゲート７１４と、第２のアンドゲート７１５と、第５のアンドゲート７１９とを、低しきい値ＣＭＯＳ回路（しきい値電圧の絶対値が０．３［Ｖ］）によって構成する。
つぎに、波形生成部６５１の構成７０１〜７０３について具体的に説明する。パルス合成回路７０１は、一般的な電子時計で用いられる分周回路（たとえば、多段のフリップフロップ回路）と複数の論理ゲートとによって構成された一般的な論理回路であり、発振部６０１の出力、すなわち、波形整形出力信号Ｓｂが入力されることによって波形整形出力信号Ｓｂを分周し、複数の分周段から得られる分周信号を合成することによって、時刻表示体６５２のステッピングモータ（不図示）を回転駆動させるためのモータ駆動パルス波形を生成する。
また、パルス合成回路７０１は、バックアップ元信号Ｓｃと昇圧信号Ｓｄと充電クロックＳｅとを出力している。昇圧信号Ｓｄは、４０９６［Ｈｚ］の方形波である。同様に、充電クロックＳｅは１［Ｈｚ］の方形波である。また、バックアップ元信号Ｓｃは、時計ブロック１０４に電源を投入してから１．５秒間ハイレベルとなるパルス信号である。パルス合成回路７０１の詳細については後述する。
また、モータドライバ７０２は、パルス合成回路７０１のモータ駆動パルス波形をレベル変換し、時刻表示体６５２のステッピングモータを駆動する大電流を供給することができるドライバ回路である。特に図示はしないが、モータドライバ７０２の出力端子には、時刻表示体６５２のステッピングモータの駆動コイルが接続されている。モータドライバ７０２については、一般的な電子時計と同様の回路構成であるので、詳細な説明を省略する。
また、第１のレベルシフタ７０３は、接地−端子Ｖｒｅｇ端子間レベルの論理信号を、接地−端子Ｖｓｓ１間レベルの信号にレベル変換するレベルシフタ回路である。バックアップ元信号Ｓｃは、第１のレベルシフタ７０３によってバックアップ信号Ｓｊにレベル変換される。
つぎに、制御信号生成部１０７の構成７１１〜７１９について具体的に説明する。第１のナンドゲート７１１は、２入力のナンドゲートであり、波形整形出力信号Ｓｂとバックアップ元信号Ｓｃとの論理積の否定信号を出力するようになっている。
また、第１のアンドゲート７１２は、２入力のアンドゲートであり、発電検出信号Ｓｉと昇圧信号Ｓｄとの論理積を出力するようになっている。第２のレベルシフタ７１３は、接地−端子Ｖｒｅｇ間レベルの論理信号を、接地−端子Ｖｓｓ１間レベルの信号にレベル変換するレベルシフタ回路である。また、第２のレベルシフタ７１３は、第１のアンドゲート７１２の出力をレベル変換する回路である。
また、第１のオアゲート７１４は、２入力のオアゲートであり、第２のレベルシフタ７１３の出力とバックアップ信号Ｓｊとの論理和を出力するようになっている。また、第２のアンドゲート７１５は、２入力のアンドゲートであり、第１のナンドゲート７１１の出力と第１のオアゲート７１４との論理積を出力するようになっている。また、第２のアンドゲート７１５の出力は、昇圧クロックＳａとされている。
また、第１のインバータ７１６は、パルス合成回路７０１から出力された充電クロックＳｅを反転して、充電クロックＳｅの否定信号を出力する。また、第３のアンドゲート７１７は、２入力のアンドゲートであり、第２のレベルシフタ７１３の出力と充電クロックＳｅとの論理積を出力するようになっている。この第３のアンドゲート７１７の出力は、第１の充電スイッチ信号Ｓｆとされている。
また、第４のアンドゲート７１８は、２入力のアンドゲートであり、第２のレベルシフタ７１３の出力と第１のインバータ７１６の出力との論理積を出力するようになっている。また、第４のアンドゲート７１８の出力は、第２の充電スイッチ信号Ｓｇとされている。
また、第５のアンドゲート７１９は、２入力のアンドゲートであり、バックアップ信号Ｓｊと第１のナンドゲート７１１との論理積を出力するようになっている。第５のアンドゲート７１９の出力は、第３の充電スイッチ信号Ｓｈとされている。
なお、波形生成部６５１および制御信号生成部１０７の構成要素が動作するための電源としては、パルス合成回路７０１と第１のナンドゲート７１１については、定電圧回路６５３の出力端子Ｖｒｅｇ（接地−端子Ｖｒｅｇ間の電圧）によって動作するようになっている。
また、波形生成部６５１および制御信号生成部１０７中のそれ以外の論理回路素子については、時計ブロック１０４の負極端子Ｖｓｓ１（接地−端子Ｖｓｓ１間の電圧）によって動作するようになっている。
つぎに、第７図に示したパルス合成回路７０１について具体的に説明する。第８図は、パルス合成回路の構成を示す回路図である。パルス合成回路７０１は、分周回路８０１と、パワーオンリセット回路８０２と、アンドゲート８０３と、ラッチ回路８０４と、インバータ８０５と、から構成されている。
分周回路８０１は、１５段以上のフリップフロップ列からなるカウンタ回路であり、波形整形部６０３から出力される波形整形出力信号Ｓｂを分周し、この分周信号をモータドライバ７０２（第７図を参照。）に出力する。また、分周回路８０１において、昇圧信号Ｓｄおよび充電クロックＳｅは分周回路の分周出力である。
パワーオンリセット回路８０２は、回路自体に電源投入された場合、ハイレベル（接地電位）を数マイクロ秒間出力した後にロウレベルへ変化するパワーオンリセット信号Ｓｋを出力する回路である。
アンドゲート８０３は、分周回路８０１から出力されてくる１［Ｈｚ］のパルス信号および２［Ｈｚ］のパルス信号の論理積をラッチ回路８０４に入力する。このラッチ回路８０４は、論理信号を通過、あるいは保持する論理ゲートである。
つぎに、このパルス合成回路７０１の具体的な動作について説明する。第９図は、パルス合成回路７０１の動作をあらわすタイムチャートである。まず、接地−端子Ｖｓｓ１間に電圧が与えられることによりパワーオンリセットが立ち上がると、パワーオンリセット回路８０２によりラッチ回路８０４はリセットされ、バックアップ元信号Ｓｃはハイレベルとなる。
その１．５秒後には、分周回路８０１の出力を受けてアンドゲート８０３がハイレベルを出力するので、ラッチ回路８０４はセットされ、バックアップ元信号Ｓｃはロウレベルへ変化しこの状態を保持する。結果としてバックアップ元信号Ｓｃは１．５秒の間ハイレベルとなるパルス信号となる。
（電子時計の動作説明）
つぎに第１０図〜第１４図を用いて、この発明の実施の形態にかかる電子時計の全体動作について説明する。ここで、第１０図〜第１３図は、この発明の実施の形態にかかる電子時計の全体動作の処理手順を示すフローチャートである。また、第１４図は、この発明の実施の形態の電子時計の回路要部の電圧波形を示すタイミングチャートである。特に、第１４図は、電子時計が停止した状態から発電部１０１が発電を開始することで発振部６０１およびその周辺が動作を開始する期間と、昇圧部１０３が発振部６０１の発信出力信号Ｓｌを基準として昇圧動作することにより、端子Ｖｓｓ１の電圧が上昇していく期間と、昇圧部１０３が昇圧クロックＳｄを基準とした昇圧動作に切り替わった期間と、における回路要部波形を示したものである。ただし、第１４図の波形図においては、発振出力信号Ｓｌと波形整形出力信号Ｓｂと定電圧出力端子Ｖｒｅｇの電圧値以外は単に論理値だけを波形図上に示している。
また、ここでは、蓄電部１０２の残量が空であり、発電部１０１も発電をしておらず、時計ブロック１０４の動作が停止した状態から、発電部１０１が発電を開始する場合について説明する。
まず、第１図に示した第１〜第３の充電スイッチ１１１〜１１３がＯＦＦの状態であり、発電検出信号Ｓｉがロウレベルとされている（ステップＳ１００１）。そして、光が照射することによって太陽電池である発電部１０１が受光した場合（ステップＳ１００２：Ｙｅｓ）、発電を開始する（ステップＳ１００３）。
この発電開始によって、第１図に示した発電検出部１０６は、ロウレベルとなっている発電検出信号Ｓｉを、ハイレベルの発電検出信号Ｓｉにして出力する（ステップＳ１００４）。
そして、この発電開始により、第１のダイオード１２１を介して発電部１０１から出力された電流が、コンデンサ１１０に電荷として蓄えられる。ここでは、発電部１０１の開放電圧は０．４［Ｖ］程度であるとする。
そして、電源電圧（端子Ｖｓｓ１の電圧）は、第１のダイオード１２１の電圧降下により０．３［Ｖ］になる。このとき、バックアップ信号Ｓｊは、ハイレベル（接地電位）となり（ステップＳ１００５）、プルダウンスイッチ６５４はほぼ導通状態となる（ステップＳ１００６）。
よって定電圧出力端子Ｖｒｅｇの電圧値は、電源電圧（端子Ｖｓｓ１の電圧）の電圧値と同じ値となる。すなわち電源電圧（端子Ｖｓｓ１の電圧）および定電圧出力端子Ｖｒｅｇの電圧値は、ともに０．３［Ｖ］となる。
また、動作電源である端子Ｖｒｅｇの電圧、すなわちこの状態では電源電圧（端子Ｖｓｓ１の電圧）が、自身のＭＯＳＦＥＴのしきい値以上の電圧となれば（ステップＳ１００７：Ｙｅｓ）、バイアス回路６０４は、動作を開始する（ステップＳ１００８）。
そして、バイアス回路６０４から所定の電圧が出力されることにより、第１のバイアス電圧ＶＰは接地電位から０．３［Ｖ］低い電位となり、第２のバイアス電圧ＶＮは端子Ｖｒｅｇから０．３［Ｖ］高い電位となる。
続いて、発電部１０１が発電を開始した後に、電子時計１００が動作を開始する動作について説明する。バイアス回路６０４から所定の電圧が出力されれば、発振部６０１は発振動作点が固定され、発振動作を行う（ステップＳ１１０１）。すなわち、発振部６０１を構成するトランジスタ素子のゲート端子には、ほぼ、しきい値電圧付近の電圧が直流的にバイアスされる。
このため、トランジスタ素子の増幅率は最大となり、発振部６０１中の発振インバータ６２０は、０．３［Ｖ］程度からでも増幅器として動作可能となる。さらに、共振回路６１０を介して、発振出力信号Ｓｌが再度入力側へ（第１および第２の結合容量６２３、６２４を介して交流的に）帰還されるので、結果として発振部６０１は共振回路６１０の共振周波数である３２［ＫＨｚ］で発振動作を開始する。この発振出力信号Ｓｌはほぼ正弦波となる。
なお、この発振部６０１での消費電流は、第３のトランジスタ素子６２７による定電流回路によって決まり、設定値である２０［ｎＡ］程度に抑えられる。そして、発振部６０１は、オーバートーン発振することなく安定した動作を行う。安定化容量６２９の端子間電圧は、発振動作中はほぼ０．３［Ｖ］となる。
そして、波形整形部６０３は、動作点を固定して安定した増幅動作を開始する（ステップＳ１１０２）。すなわち、波形整形部６０３を構成するトランジスタ素子のゲート端子には、ほぼしきい値電圧付近の電圧が直流的にバイアスされる。このため、トランジスタ素子の増幅率は最大となり、波形整形部６０３は０．３［Ｖ］程度からでも増幅器として動作可能となる。
さらに、このゲート端子に第３の結合容量６３３および第４の結合容量６３４を介して交流的に発振出力信号Ｓｌが印加されるので、結果として発振出力信号Ｓｌが反転しかつ振幅が接地−端子Ｖｒｅｇ間の電圧まで増幅された波形整形出力信号Ｓｂを出力する（ステップＳ１１０３）。
さらに、波形整形出力信号Ｓｂは、低しきい値ＣＭＯＳによって構成された第１のナンドゲート７１１を介して、第２のアンドゲート７１５へ送られる。そして、制御信号生成部１０７は、昇圧部１０３に昇圧クロックＳａを生成して出力する（ステップＳ１１０４）。
昇圧部１０３は、昇圧クロックＳａが入力されたことにより、この昇圧クロックＳａを元に、発電部１０１から印加された電源電圧（端子Ｖｓｓ１の電圧）の昇圧動作を開始する（ステップＳ１１０５）。すなわち、発振部６０１の発振周波数である３２［ＫＨｚ］によって、昇圧部１０３内部のコンデンサ３１１〜３１３の直並列切り換え動作をする。
そして、波形整形出力信号Ｓｂは、第１のナンドゲート７１１を介して、第５のアンドゲート７１９へ送られる。これにより、制御信号生成部１０７は、波形整形出力信号Ｓｂの否定信号が増幅され方形波となった第３の充電スイッチ信号Ｓｈを生成して切替制御部１０８に出力する（ステップＳ１１０６）。
第３の充電スイッチ１１３は、第３の充電スイッチ信号Ｓｈが入力されたことにより、昇圧部１０３の昇圧動作に同期して開閉動作をおこなう（ステップＳ１１０７）。これにより、時計ブロック１０４へ昇圧出力を送るように動作する（ステップＳ１２０１）。なお、この時点では、しきい値電圧の高いＭＯＳＦＥＴによって構成されたパルス合成回路７０１およびモータドライバ７０２などは動作しない。
そして、昇圧部１０３が昇圧動作を継続すると、電源電圧（端子Ｖｓｓ１の電圧）は増加する。バックアップ信号Ｓｊがハイレベルである期間では、プルダウンスイッチ６５４は導通状態のままであるので、定電圧出力端子Ｖｒｅｇの電圧は、電源電圧（端子Ｖｓｓ１の電圧）と同じ電圧のままである。
また、電源電圧（端子Ｖｓｓ１の電圧）は、やがて発電電圧の４倍である１．６［Ｖ］程度まで上昇する。電源電圧（端子Ｖｓｓ１の電圧）が計時部６０５の作動電圧（たとえば、１．２［Ｖ］）以上に昇圧された場合（ステップＳ１２０２：Ｙｅｓ）、パルス合成回路７０１の動作が開始する（ステップＳ１２０３）。
これにより、パルス合成回路７０１も分周、パルス合成動作が可能となり、昇圧クロックＳｄおよび充電クロックＳｅを出力する（ステップＳ１２０４）。また、発振部６０１の動作開始から１．５秒経過した場合（ステップＳ１２０５：Ｙｅｓ）、バックアップ信号Ｓｊ（すなわちバックアップ元信号Ｓｃ）がハイレベルからロウレベルへと立ち下がる（ステップＳ１２０６）。
バックアップ信号Ｓｊがロウレベルとなると、プルダウンスイッチ６５４は非導通状態となる（ステップＳ１２０７）。これにより、定電圧出力端子Ｖｒｅｇの電圧値は所定の定電圧値へと切り替わる。なお定電圧回路６５３の定電圧動作のため、定電圧出力端子Ｖｒｅｇの電圧値は電源電圧（端子Ｖｓｓ１の電圧）が増加しても所定の定電圧値以上とはならない。
また、発振部６０１が動作を開始してから１．５秒経過後に、発電検出部１０６が発電を検出した場合（ステップＳ１３０１：Ｙｅｓ）、発電検出信号Ｓｉはハイレベルを保持する。すると、第１のアンドゲート７１２および第２のレベルシフタ７１３を介して、昇圧信号Ｓｄが第３のアンドゲート７１７と第４のアンドゲート７１８とに送られる。
これにより、第１の充電スイッチ信号Ｓｆと第２充電スイッチ信号Ｓｇには、５００ミリ秒おきに昇圧信号Ｓｄが現れ、第１の充電スイッチ信号Ｓｆと第２充電スイッチ信号Ｓｇが出力される。
そして、第１の充電スイッチ信号Ｓｆが、第１の充電スイッチ１１１に入力されることによって、第１の充電スイッチ１１１は開閉動作する（ステップＳ１３０２）。これにより、昇圧部１０３から時計ブロック１０４に昇圧出力されることとなり、時計ブロック１０４の計時動作がおこなわれる（ステップＳ１３０３）。
また、第２の充電スイッチ信号Ｓｇが、第２の充電スイッチ１１２に入力されることによって、第２の充電スイッチ１１２は開閉動作する（ステップＳ１３０４）。これにより、昇圧部１０３から蓄電部１０２に昇圧出力され、蓄電部１０２の蓄電動作がおこなわれる（ステップＳ１３０５）。この後、ステップＳ１３０１に戻る。
すなわち、第１の充電スイッチ１１１と第２の充電スイッチ１１２とによって、昇圧部１０３から出力される昇圧出力が、時計ブロック１０４と蓄電部１０２とに振り分けられ、時計ブロック１０４の計時動作と蓄電部１０２への充電動作とが並行しておこなうことができる。
このように、発電部１０１が発電状態である間は、発電検出部１０６がこれを検知して昇圧部１０３が昇圧動作を行うので、時刻表示をおこないつつ、蓄電部１０２への充電をおこなうことができる。
一方、発電を検出していない場合（ステップＳ１３０１：Ｎｏ）、発電部１０１が非発電状態となり、発電検出信号Ｓｉはロウレベルとなる（ステップＳ１３０６）。これにより、昇圧クロックＳａはロウレベルになり（ステップＳ１３０７）、第１の充電スイッチ信号Ｓｆと第２充電スイッチ信号Ｓｇの出力が停止することとなり、第１の充電スイッチ１１１と第２の充電スイッチ１１２の開閉動作が停止する（ステップＳ１３０８）。これにより、昇圧部１０３の昇圧動作が停止する。
また、一旦、蓄電部１０２に電気エネルギーが蓄電されている場合（ステップＳ１３０９：Ｙｅｓ）、蓄電部１０２から時計ブロック１０４に放電されて、計時部６０５の計時動作がおこなわれる（ステップＳ１３１０）。この後、ステップＳ１３０１に戻る。これにより、発電部１０１が非発電状態であっても、時計ブロック１０４の計時動作を継続することができる。
すなわち、実施の形態の電子時計１００によれば、電子時計１００が発振起動した直後から所定の期間に相当する１．５秒間の間、昇圧部１０３は時計部１０４に強制的に昇圧出力をおこない、それ以降は発電の有無に応じて昇圧出力を行うように動作することができる。
（波形生成部の他の例）
また、上述した実施の形態においては、昇圧部１０３が動作する期間は発振部６０１が始動してから１．５秒という所定の時間に固定されているが、より安全に電子時計１００を起動するために、時計ブロック１０４の端子間電圧が充分に上昇するまで、昇圧部１０３を継続動作することとしてもよい。
この場合の電子時計１００における波形生成部の他の例について説明する。第１５図は、波形生成部の他の例を示すブロック図である。なお、第１５図において、上述した実施の形態と同一構成については同一符号を付し、その説明を省略する。
第１５図に示すように、波形生成部１５００には、第７図において示したパルス合成回路７０１、モータドライバ７０２およびレベルシフタ７０３のほか、さらに、電源電圧検出部１５０１と、パワーオンリセット回路１５０２と、ラッチ回路１５０３と、インバータ１５０４と、から構成されている。これらは、パルス合成回路７０１などと同じしきい値のＭＯＳＦＥＴによって構成することができる。
パワーオンリセット回路１５０２は、回路自体に電源投入された場合、ハイレベル（接地電位）を数マイクロ秒間出力した後にロウレベルへ変化するパワーオンリセット信号を出力する回路である。
電源電圧検出部１５０１は、入力電圧が所定の電圧未満か否かを判定する一般的な電圧検出回路である。ここでは、時計ブロック１０４に印加された電圧が１．２［Ｖ］未満であればロウレベルを出力し、それ以外ではハイレベルを出力するものを用いている。電源電圧検出部１５０１の出力信号は、電源電圧検出信号Ｓｍとする。
ラッチ回路１５０３は、ノアゲート２個で構成する一般的なラッチ回路である。ラッチ回路１５０３のリセット入力には、パワーオンリセット回路１５０２から出力される信号が入力され、セット入力には電源電圧検出信号Ｓｍが入力される。
そして、ラッチ回路１５０３の出力信号は、インバータ１５０４に入力され、ラッチ回路１５０３の出力信号の否定信号を生成する。このインバータ１５０４の出力信号は、実施の形態で示したバックアップ元信号Ｓｃとして、ナンドゲート７１１や第１のレベルシフタ７０３に入力される。
続いて、この波形生成部１５００を用いた場合の電子時計１００の起動処理について説明する。第１６図は、この波形生成部１５００を用いた場合の電子時計１００の動作処理手順を示すフローチャートであり、第１７図は、この波形生成部１５００を用いた場合の電子時計１００の回路要部の電圧波形を示すタイミングチャートである。なお、第１０図、第１１図および第１３図に示した起動処理手順は、この起動処理手順と共通するためその説明を省略する。
まず、第１６図に示すように、電源電圧（端子Ｖｓｓ１の電圧）が計時部６０５の作動電圧（たとえば、１．２［Ｖ］）以上に昇圧されていない場合（ステップＳ１６０１：Ｎｏ）、電源電圧検出信号Ｓｍは、ロウレベルを保持する（ステップＳ１６０２）。したがって、ラッチ回路１５０３もリセット状態を保持するため（ステップＳ１６０３）、バックアップ信号Ｓｊもハイレベルを保持し（ステップＳ１６０４）、コンデンサ１１０と時計ブロック１０４への昇圧を継続する。そして、ステップＳ１６０１に戻る。
一方、電源電圧（端子Ｖｓｓ１の電圧）が計時部６０５の作動電圧（たとえば、１．２［Ｖ］）以上に昇圧された場合（ステップＳ１６０１：Ｙｅｓ）、電源電圧検出信号Ｓｍは、ロウレベルからハイレベルに切り替わる（ステップＳ１６０５）。したがって、ラッチ回路１５０３もリセット状態からセット状態に切り替わり（ステップＳ１６０６）、バックアップ信号Ｓｊもハイレベルからロウレベルに立ち下がる（ステップＳ１６０７）。
そして、ロウレベルのバックアップ信号Ｓｊがプルダウンスイッチ６５４に入力されることにより、プルダウンスイッチ６５４が非導通状態となる（ステップＳ１６０８）。これにより、昇圧動作が停止する。
すなわち、この電子時計１００は、電子時計１００が発振起動した直後から、時計ブロック１０４の端子電圧が所定の電圧値に相当する１．２［Ｖ］に達するまでの間は、昇圧部１０３は時計ブロック１０４に強制的に昇圧出力を行い、それ以降は発電の有無に応じて昇圧出力を行うように動作する。
この後、パルス合成回路７０１の動作が開始する（ステップＳ１６０９）。これにより、パルス合成回路７０１も分周、パルス合成動作が可能となり、昇圧クロックＳｄおよび充電クロックＳｅを出力する（ステップＳ１６１０）。そして、第１３図に示したステップＳ１３０１に移行して、昇圧部１０３は発電部１０１の発電状態に応じて昇圧動作をおこなうことができる。
すなわち、この電子時計１００は、発振部６０１が発振始動した直後から、時計ブロック１０４の端子電圧が所定の電圧値に相当する１．２［Ｖ］に達するまでの間は、昇圧部１０３は時計ブロック１０４に強制的に昇圧出力を行い、それ以降は発電の有無に応じて昇圧出力を行うように動作する。
特に、この例によれば、発電部１０１から得られる発電電流が充分でなく、時計ブロック１０４の端子電圧を上昇させるのに時間がかかるような環境下であっても、時計ブロック１０４が低電圧で誤動作することなく安全に電子時計を起動動作させることができる。
（波形生成部および制御信号生成部の別の構成例）
つぎに、波形生成部および制御信号生成部の別の構成例について説明する。この構成例は、上述した実施の形態において昇圧動作をおこなう所定時間（１．５秒間）のタイマ機能を、波形生成部には設けず、波形生成部から独立して制御信号生成部に設けた構成例である。
第１８図は、波形生成部および制御信号生成部の別の構成例を示すブロック図であり、第１９図は、第１８図に示した制御信号生成部に設けたタイマ機能を示すタイムチャートである。なお、第１８図において、上述した実施の形態と同一構成については同一符号を付し、その説明を省略する。また、第１８図にあらわされていない制御信号生成部１８０２内部の構成については、上述した実施の形態の制御信号生成部１０７（第７図参照）と同一構成であるため、ここでは省略する。
第１８図に示す分周回路１８０１は、第８図に示した分周回路８０１と同様、１５段以上のフリップフロップ列からなるカウンタ回路であり、第６図に示した波形整形部６０３から出力される波形整形出力信号Ｓｂを分周し、この分周信号をモータドライバ７０２に出力する。
また、分周回路８０１は、昇圧信号Ｓｄおよび充電クロックＳｅを出力する。一方、この分周回路１８０１は、制御信号生成部１８０２に対し、昇圧動作の基準となるバックアップ元信号Ｓｃを生成するための１［Ｈｚ］のパルス信号および２［Ｈｚ］のパルス信号を出力しない。
また、パワーオンリセット回路１８０３は、回路自体に電源投入された場合、ハイレベル（接地電位）を数マイクロ秒間出力した後にロウレベルへ変化するパワーオンリセット信号を出力する回路である。
昇圧停止指示信号出力部としてのタイマ回路１８０４は、電源投入がなされてから１．５秒間ロウレベルを出力した後にハイレベルへと変化するタイマ信号Ｓｏを出力する回路である。ラッチ回路１８０５は、パワーオンリセット信号をリセット入力し、タイマ信号Ｓｏをセット入力することにより、論理信号を通過あるいは保持する論理ゲートによって構成されている。
この構成によれば、接地−端子Ｖｓｓ１端子間に電圧が与えられると、第１９図に示すように、パワーオンリセット回路１８０３のパワーオンリセット信号により、ラッチ回路１８０５はリセットされ、インバータ１８０６によってバックアップ元信号Ｓｃはハイレベルとなる。
一方、その１．５秒後には、タイマ回路１８０４がハイレベルを出力するのでラッチ回路１８０５はセットされ、バックアップ元信号Ｓｃは、インバータ１８０６によってロウレベルに立ち下がり、この状態を保持する。そして、結果としてバックアップ元信号Ｓｃは、１．５秒の間ハイレベルとなるパルス信号となる。
この構成によれば、昇圧動作を停止するタイマ回路を、分周回路１８０１とは切り離して構成することができるため、タイマ回路を交換するだけで、タイマ信号Ｓｏの出力タイミングを変更することができ、電子時計ごとに、起動時における昇圧動作の停止時間を変更することができる。
（昇圧停止指示信号出力部の別の構成例）
つぎに、第１８図に示したタイマ回路１８０４を、タイマ回路１８０４に設定されている所定時間を変更することができる構成に置き換えた場合について説明する。第２０図は、所定時間を変更する昇圧停止指示信号出力部のハードウェア構成を示すブロック図である。
第２０図に示すように、この昇圧停止指示信号出力部２０００は、ＣＰＵ２００１と、ＲＡＭ２００２と、ＲＯＭ２００３と、入力Ｉ／Ｆ（インターフェース）２００４と、不揮発性メモリであるＥＥＰＲＯＭ２００５と、出力Ｉ／Ｆ（インターフェース）２００６と、がバス２００７に接続されて構成されている。
ＣＰＵ２００１は、昇圧停止指示信号出力部２０００全体の制御を司る。このＣＰＵ２００１は、低電圧によって駆動する構成とされており、たとえば、時計ブロック１０４の負極端子Ｖｓｓ１（接地−端子Ｖｓｓ１間の電圧）によって起動するようになっている。
ＲＡＭ２００２は、ＣＰＵ２００１のワークエリアとして使用される。ＲＯＭ２００３は、このタイマ処理を実行するプログラムなどが記憶される。入力Ｉ／Ｆ２００４は、入力キー２０１０の操作によって得られる時間情報を入力する。この入力キー２０１０は、たとえば、０．５秒、１．０秒、１．５秒または２．０秒などのように４種類の時間間隔をあらわす時間情報を選択できる切替式のスイッチやボタンなどによって構成とされている。
ＥＥＰＲＯＭ２００５には、入力された時間情報を書き込まれる。時間情報は上述のように４種類とした場合、ＥＥＰＲＯＭ２００５は２ビット程度で構成することができる。なお、ＥＥＰＲＯＭ２００５のかわりに、フラッシュメモリを用いてもよい。また、出力Ｉ／Ｆ２００６は、生成される昇圧停止指示信号を、第１８図に示したラッチ回路１８０５に出力する。
つぎに、第２０図に示した昇圧停止指示信号出力部２０００の機能的構成について説明する。第２１図は、第２０図に示した昇圧停止指示信号出力部の機能的構成を示すブロック図である。
入力部２１０１は、入力キー２０１０の操作によって選択されたいずれかの時間情報を入力する。この入力部２１０１は、具体的には、第２０図に示した入力Ｉ／Ｆ２００４によってその機能を実現する。
時間情報書込処理部２１０２は、入力部２１０１から入力されてきた時間情報を、時間情報記憶部２１０３に書き込む。このとき、それまでに記憶されていた時間情報は消去される。この時間情報書込処理部２１０２は、具体的には、たとえば、第２０図に示したＲＯＭ２００３に格納されたプログラムをＣＰＵ２００１が実行することによってその機能を実現する。
時間情報記憶部２１０３は、時間情報書込処理部２１０２によって書き込まれた時間情報を記憶する。この時間情報記憶部２１０３は、具体的には、たとえば、第２０図に示したＥＥＰＲＯＭ２００５によってその機能を実現する。
時間情報抽出部２１０４は、ＣＰＵ２００１が起動した場合、時間情報記憶部２１０３に記憶されている時間情報を抽出する。この時間情報抽出部２１０４は、具体的には、たとえば、第２０図に示したＲＯＭ２００３に格納されたプログラムをＣＰＵ２００１が実行することによってその機能を実現する。
昇圧停止指示信号生成部２１０５は、時間情報抽出部２１０４によって抽出された時間情報を、その時間情報の時間間隔に応じた昇圧停止指示信号を生成し、ラッチ回路１８０５に出力する。この昇圧停止指示信号は、第１９図に示したタイマ信号Ｓｏと同じ信号であるが、立ち上がり時間が、時間情報ごとに異なる。
たとえば、時間情報が０．５秒である場合は、昇圧停止指示信号の立ち上がりまでの時間も０．５秒となる。この昇圧停止指示信号生成部２１０５は、具体的には、たとえば、第２０図に示したＲＯＭ２００３に格納されたプログラムをＣＰＵ２００１が実行することによってその機能を実現する。
つぎに、この昇圧停止指示信号出力部２０００の昇圧停止指示信号出力処理手順について説明する。第２２図は、この昇圧停止指示信号出力部２０００の昇圧停止指示信号出力処理手順を示すフローチャートである。
第２２図に示すように、入力キー２０１０が操作された場合（ステップＳ２２０１：Ｙｅｓ）、入力キー２０１０の操作によって選択された時間情報を時間情報記憶部２１０３に書き込む（ステップＳ２２０２）。
そして、蓄電部１０２の残量が空であり、発電部１０１も発電をしておらず、時計ブロック１０４の動作が停止した状態から、発電部１０１が発電を開始すると、ＣＰＵ２００１が起動する。この起動を検知した場合（ステップＳ２２０３：Ｙｅｓ）、時間情報記憶部２１０３に記憶されている時間情報を抽出する（ステップＳ２２０４）。
そして、抽出された時間情報から、昇圧停止指示信号としてタイマ信号Ｓｏを生成して、ラッチ回路１８０５に出力する（ステップＳ２２０５）。複数種類の電子時計の製造時において、一律に、たとえば１．５秒に設定しておいた場合、出荷時または販売時において、所定時間の変更をおこなうことができ、各電子時計の大きさやデザインによって発電部１０１の有効受光面積に応じて、昇圧動作の基準となる所定時間の変更処理をおこなうことができ、電子時計の種類に応じて安定した起動をおこなうことができる。
たとえば、女性用の電子時計は、男性用の電子時計よりも小型であることから、発電部１０１である太陽電池も小さくなっており、有効受光面積も小さい。しかし、昇圧動作の基準となる所定時間の時間間隔が長くなるように設定することにより、太陽電池が未発電または未充電の場合であっても、安定した起動をおこなうことができる。
このように、上述した実施の形態にかかる電子時計１００では、水晶発振回路自体を、太陽電池１段分より低い０．４［Ｖ］という低い発電電圧の印加によって発振始動することができる。これにより、太陽電池の小型化を図ることができ、電子時計１００自体の小型化を図ることができる。特に、男性用の電子時計に比べて小型である女性用の電子時計１００であっても、低電圧発電によって起動することができる。また、電子時計１００の軽量化を図ることができるため、携帯性が向上するとともに、長時間腕に取り付けていても疲れない電子時計１００を作成することができる。
また、文字盤からの反射光を取り込むために白色系の文字盤を採用する必要もなく、さまざまな色の文字盤を採用することができるため、装飾性の向上を図ることができる。
また、文字盤の下に敷設される円盤状の太陽電池は、高い電源電圧を生成することができ、入射光の透過特性のよい黒色系の文字盤に制約されるが、この電子時計１００では、発電部１０１の電源電圧よりも低い始動電圧によって発振部６０１を低電圧始動できるため、受光効率が低下しても十分に電子時計１００を起動することができる。したがって、文字盤を黒色系に限定する必要がなく、さまざまな色の文字盤を採用することができるため、装飾性の向上を図ることができる。
また、発振部６０１および波形整形部６０３により、発振開始直後から発振周波数と同一周波数の昇圧クロックＳａによって、直接昇圧部１０３を駆動するようにしたため、発振部６０１自体の始動電圧よりも定格電圧の高いステッピングモータなどの負荷を即時に動作させることができる。
また、この発振部６０１への給電に定電流回路を用いることでオーバートーン発振も抑制することができ、かつ通常発振時の消費電力を従来よりも低くできるため、安定した発振特性を維持したまま、電子時計１００の起動特性の向上を図ることができる。
特に、この電子時計１００には、一般的な電子時計の発振回路に用いる水晶振動子６１１を用いており、ＣＲ発振回路やリング発振回路といった消費電流の大きい他の発振回路を用いていない。したがって、発振動作に必要な電流が格段に小さくすることができ、発振始動し易く、電子時計１００のスムーズな起動をおこなうことができる。
またこれにより、出力抵抗値の高い熱電発電器なども発電部１０１として採用することができる。また、ＣＲ発振回路やリング発振回路といった消費電流の大きい発振回路を別途用意する必要もなく、部品点数を減少させることができる。この部品点数の減少により、電子時計１００の小型化を図ることができ、女性用の電子時計１００のように小型の電子時計の設計やデザインの自由度の向上を図ることができる。
なお、上述した実施の形態における電子時計１００を構成する回路要素は、これらに限定するものではない。たとえば、蓄電部１０２の充放電制御の経路を簡単にするため、蓄電部１０２から時計ブロック１０４へ電力供給を行うためには、第２のダイオード１２２を用いたが、これをＭＯＳＦＥＴで構成したスイッチとしてもよい。同様に第１のダイオード１２１はＭＯＳＦＥＴで構成したスイッチとしてもよい。また昇圧部１０３としては、コンデンサの接続状態を切りかえる形式のものを仮定したが、その他コイルに生じる誘起電圧を利用したものであってもよい。
また、太陽電池を小型化しても十分、電子時計１００を起動するだけの電力を得ることができるため、電子時計１００の小型化や設計の自由度の向上を図ることができ、特に、小型化が要求されている女性用の電子時計に適用することができる。
また、上述した実施の形態では、発電部１０１として太陽電池を用いて発電する電子時計１００について説明したが、このほか、人体の熱によって熱エネルギーを生成する熱電対を複数直列化し、その熱電対の両端の温度差により発電する温度差発電式の電子時計や、回転錘の振動によって得られる機械的エネルギーを電気的エネルギーに変換して発電する機械発電式の電子時計についても適用することができる。
また、発生電圧が低い発電器を用いて電子時計１００以外の様々な電子機器も駆動させることができる。この電子時計１００以外の電子機器としては、携帯型の電子機器、たとえば、携帯電話機、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）または携帯型ラジオ（たとえばカード型ラジオ）などが挙げられる。この場合、第１図に示した計時部６０５を、その電子機器固有の作動をおこなう作動部に置き換えることにより、低電圧始動した発振部６０１からの発振出力によって、電子機器の起動をおこなうことができる。
以上説明したように、この発明によれば、電子時計や電子機器が作動する場合に必要な作動電圧よりも低い電源電圧を印加することによって電源電圧を作動電圧に昇圧することができる。したがって、太陽や照明の光、人体の熱または振動などから得られる外部エネルギーを電気エネルギーに変換することによって生成される電源電圧が、作動電圧よりも低い場合でも、電子時計や電子機器を確実に起動することができるという効果を奏する。
また、生成される電源電圧は、作動電圧よりも低くても十分に起動することができるため、外部エネルギーを電気エネルギーに変換する電源電圧生成手段、たとえば、太陽電池、熱電対または回転錘を、電源電圧が生成できる程度に小型化することができ、電子時計や電子機器の小型化を図ることができるという効果を奏する。
特に、生成される電圧が電源電圧程度である小型の太陽電池、熱電対または回転錘を搭載する場合でも、十分に起動することができるため、男性用の電子時計に比べて小さい女性用の電子時計にも適用することができるという効果を奏する。また、作動電圧を生成する大型の太陽電池、熱電対または回転錘を設ける必要もなく、細かい装飾がほどこされた小型の女性用電子時計を作成することができるという効果を奏する。
【産業上の利用可能性】
以上のようにこの発明は、外部からのエネルギーを電気エネルギーに変換する発電機能を備えた電子時計や、携帯電話機、ＰＤＡ、携帯型ラジオなどの電子機器に適用することができる。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【特許請求の範囲】
【請求項１】
外部エネルギーを電気エネルギーに変換して、所定の作動電圧よりも低い電源電圧を生成する電源電圧生成手段と、
前記電源電圧生成手段によって生成された電源電圧を印加することによって、所定の発振信号を出力する発振信号出力手段と、
前記電源電圧生成手段によって生成された電源電圧を、少なくとも前記所定の作動電圧まで昇圧する昇圧手段と、
前記発振信号出力手段によって出力された発振信号に基づいて、前記所定の作動電圧を印加することによって計時をおこなう計時手段と、
を備えたことを特徴とする電子時計。
【請求項２】
前記昇圧手段を制御して、前記所定の発振信号に基づいて、所定時間のみ、前記電源電圧を昇圧する昇圧制御手段を備えたことを特徴とする請求の範囲第１項に記載の電子時計。
【請求項３】
前記発振信号出力手段によって出力された発振信号を分周する分周手段と、
前記分周手段から出力される分周信号に基づいて、前記発振信号出力手段が前記発振信号を出力してから前記所定時間経過したときに前記昇圧手段による昇圧動作の停止を指示する昇圧停止指示信号を出力する昇圧停止指示信号出力手段と、を備え、
前記昇圧制御手段は、前記昇圧停止指示信号出力手段によって出力された昇圧停止指示信号に基づいて、昇圧を停止することを特徴とする特許請求の範囲第２項に記載の電子時計。
【請求項４】
前記昇圧制御手段は、
前記発振信号出力手段が始動してから前記所定時間経過したときに前記昇圧手段による昇圧動作の停止を指示する昇圧停止指示信号を出力する昇圧停止指示信号出力手段を備え、
前記昇圧停止指示信号出力手段によって出力された昇圧停止指示信号に基づいて、昇圧を停止することを特徴とする特許請求の範囲第２項に記載の電子時計。
【請求項５】
前記昇圧制御手段は、
時間間隔が異なる複数の前記所定時間のうちいずれか一つをあらわす時間情報を入力する時間情報入力手段と、
前記時間情報入力手段によって入力された時間情報を記憶する時間情報記憶手段と、
前記電源電圧生成手段から生成された電源電圧が印加されることによって、前記時間情報記憶手段によって記憶された時間情報を抽出する時間情報抽出手段と、
前記時間情報抽出手段によって抽出された時間情報に基づいて、抽出された前記時間情報によってあらわされる所定時間が経過したときに前記昇圧手段による昇圧動作の停止を指示する昇圧停止指示信号を生成する昇圧停止指示信号生成手段と、を備え、
前記昇圧停止指示信号生成手段によって生成された昇圧停止指示信号に基づいて、昇圧を停止することを特徴とする特許請求の範囲第２項に記載の電子時計。
【請求項６】
前記昇圧手段によって前記電源電圧が前記所定の作動電圧に昇圧されたか否かを検出する電源電圧検出手段と、
前記昇圧手段を制御して、前記所定の発振信号および前記電源電圧検出手段によって検出された検出結果に基づいて、前記電源電圧を昇圧する昇圧制御手段と、
を備えたことを特徴とする請求の範囲第１項に記載の電子時計。
【請求項７】
前記昇圧制御手段は、前記発振信号出力手段が前記発振信号を出力してから所定時間経過した場合、前記発振信号および前記電源電圧検出手段によって検出された検出結果に基づいて、前記昇圧手段の昇圧動作を制御することを特徴とする特許請求の範囲第６項に記載の電子時計。
【請求項８】
前記発振信号出力手段は、
前記始動電圧が印加されることによって発振する発振回路と、
前記発振回路から出力される信号によって共振する共振回路と、
一定の電流を供給する定電流回路と、
前記定電流回路から一定の電流が供給されることにより、前記共振回路から出力される信号を反転増幅して前記発振信号を出力する発振インバータと、
を備えることを特徴とする特許請求の範囲第１項〜第７項のいずれか一つに記載の電子時計。
【請求項９】
前記計時手段は、複数の電界効果トランジスタからなる論理回路を備えており、
前記発振インバータは、前記計時手段に含まれている電界効果トランジスタよりもしきい値電圧の低い電界効果トランジスタによって構成されていることを特徴とする特許請求の範囲第８項に記載の電子時計。
【請求項１０】
前記計時手段は、複数の電界効果トランジスタからなる論理回路を備えており、
前記計時手段に含まれている電界効果トランジスタよりも、しきい値電圧の低い電界効果トランジスタによって構成され、前記発振信号出力手段から出力される発振信号の波形を整形して、前記計時手段に出力する波形整形手段を備えることを特徴とする特許請求の範囲第８項に記載の電子時計。
【請求項１１】
前記計時手段は、複数の電界効果トランジスタからなる論理回路を備えており、
前記昇圧制御手段は、前記計時手段に含まれている電界効果トランジスタよりも、しきい値電圧の低い電界効果トランジスタによって構成されていることを特徴とする特許請求の範囲第８項に記載の電子時計。
【請求項１２】
前記発振回路と同じしきい値の電界効果トランジスタによって構成され、前記発振インバータに所定のバイアス電圧を印加するバイアス回路を備えることを特徴とする特許請求の範囲第８項に記載の電子時計。
【請求項１３】
前記発振信号出力手段から出力される発振信号の波形を整形して、前記計時手段に出力する波形整形手段と、
前記波形整形手段と同じしきい値の電界効果トランジスタによって構成され、前記波形整形手段に所定のバイアス電圧を印加するバイアス回路と、
を備えることを特徴とする特許請求の範囲第８項に記載の電子時計。
【請求項１４】
所定の発振信号に基づいて、所定の作動電圧を印加することによって作動する電子機器であって、
外部エネルギーを電気エネルギーに変換して、前記所定の作動電圧よりも低い電源電圧を生成する電源電圧生成手段と、
前記電源電圧生成手段によって生成された電源電圧によって、前記所定の発振信号を出力する発振信号出力手段と、
前記電源電圧生成手段によって生成された電源電圧を、少なくとも前記所定の作動電圧まで昇圧する昇圧手段と、
を備えたことを特徴とする電子機器。
【請求項１５】
所定の発振信号に基づいて、所定の作動電圧を印加することによって作動する電子機器を起動する起動方法であって、
外部エネルギーを電気エネルギーに変換して、前記所定の作動電圧よりも低い電源電圧を生成する電源電圧生成工程と、
前記電源電圧生成工程によって生成された電源電圧によって、前記所定の発振信号を出力する発振信号出力工程と、
前記電源電圧生成工程によって生成された電源電圧を、少なくとも前記所定の作動電圧まで昇圧する昇圧工程と、
を含んだことを特徴とする起動方法。
【請求項１】
外部エネルギーを電気エネルギーに変換して、所定の作動電圧よりも低い電源電圧を生成する電源電圧生成手段と、
前記電源電圧生成手段によって生成された電源電圧を印加することによって、所定の発振信号を出力する発振信号出力手段と、
前記電源電圧生成手段によって生成された電源電圧を、少なくとも前記所定の作動電圧まで昇圧する昇圧手段と、
前記発振信号出力手段によって出力された発振信号に基づいて、前記所定の作動電圧を印加することによって計時をおこなう計時手段と、
を備えたことを特徴とする電子時計。
【請求項２】
前記昇圧手段を制御して、前記所定の発振信号に基づいて、所定時間のみ、前記電源電圧を昇圧する昇圧制御手段を備えたことを特徴とする請求の範囲第１項に記載の電子時計。
【請求項３】
前記発振信号出力手段によって出力された発振信号を分周する分周手段と、
前記分周手段から出力される分周信号に基づいて、前記発振信号出力手段が前記発振信号を出力してから前記所定時間経過したときに前記昇圧手段による昇圧動作の停止を指示する昇圧停止指示信号を出力する昇圧停止指示信号出力手段と、を備え、
前記昇圧制御手段は、前記昇圧停止指示信号出力手段によって出力された昇圧停止指示信号に基づいて、昇圧を停止することを特徴とする特許請求の範囲第２項に記載の電子時計。
【請求項４】
前記昇圧制御手段は、
前記発振信号出力手段が始動してから前記所定時間経過したときに前記昇圧手段による昇圧動作の停止を指示する昇圧停止指示信号を出力する昇圧停止指示信号出力手段を備え、
前記昇圧停止指示信号出力手段によって出力された昇圧停止指示信号に基づいて、昇圧を停止することを特徴とする特許請求の範囲第２項に記載の電子時計。
【請求項５】
前記昇圧制御手段は、
時間間隔が異なる複数の前記所定時間のうちいずれか一つをあらわす時間情報を入力する時間情報入力手段と、
前記時間情報入力手段によって入力された時間情報を記憶する時間情報記憶手段と、
前記電源電圧生成手段から生成された電源電圧が印加されることによって、前記時間情報記憶手段によって記憶された時間情報を抽出する時間情報抽出手段と、
前記時間情報抽出手段によって抽出された時間情報に基づいて、抽出された前記時間情報によってあらわされる所定時間が経過したときに前記昇圧手段による昇圧動作の停止を指示する昇圧停止指示信号を生成する昇圧停止指示信号生成手段と、を備え、
前記昇圧停止指示信号生成手段によって生成された昇圧停止指示信号に基づいて、昇圧を停止することを特徴とする特許請求の範囲第２項に記載の電子時計。
【請求項６】
前記昇圧手段によって前記電源電圧が前記所定の作動電圧に昇圧されたか否かを検出する電源電圧検出手段と、
前記昇圧手段を制御して、前記所定の発振信号および前記電源電圧検出手段によって検出された検出結果に基づいて、前記電源電圧を昇圧する昇圧制御手段と、
を備えたことを特徴とする請求の範囲第１項に記載の電子時計。
【請求項７】
前記昇圧制御手段は、前記発振信号出力手段が前記発振信号を出力してから所定時間経過した場合、前記発振信号および前記電源電圧検出手段によって検出された検出結果に基づいて、前記昇圧手段の昇圧動作を制御することを特徴とする特許請求の範囲第６項に記載の電子時計。
【請求項８】
前記発振信号出力手段は、
前記始動電圧が印加されることによって発振する発振回路と、
前記発振回路から出力される信号によって共振する共振回路と、
一定の電流を供給する定電流回路と、
前記定電流回路から一定の電流が供給されることにより、前記共振回路から出力される信号を反転増幅して前記発振信号を出力する発振インバータと、
を備えることを特徴とする特許請求の範囲第１項〜第７項のいずれか一つに記載の電子時計。
【請求項９】
前記計時手段は、複数の電界効果トランジスタからなる論理回路を備えており、
前記発振インバータは、前記計時手段に含まれている電界効果トランジスタよりもしきい値電圧の低い電界効果トランジスタによって構成されていることを特徴とする特許請求の範囲第８項に記載の電子時計。
【請求項１０】
前記計時手段は、複数の電界効果トランジスタからなる論理回路を備えており、
前記計時手段に含まれている電界効果トランジスタよりも、しきい値電圧の低い電界効果トランジスタによって構成され、前記発振信号出力手段から出力される発振信号の波形を整形して、前記計時手段に出力する波形整形手段を備えることを特徴とする特許請求の範囲第８項に記載の電子時計。
【請求項１１】
前記計時手段は、複数の電界効果トランジスタからなる論理回路を備えており、
前記昇圧制御手段は、前記計時手段に含まれている電界効果トランジスタよりも、しきい値電圧の低い電界効果トランジスタによって構成されていることを特徴とする特許請求の範囲第８項に記載の電子時計。
【請求項１２】
前記発振回路と同じしきい値の電界効果トランジスタによって構成され、前記発振インバータに所定のバイアス電圧を印加するバイアス回路を備えることを特徴とする特許請求の範囲第８項に記載の電子時計。
【請求項１３】
前記発振信号出力手段から出力される発振信号の波形を整形して、前記計時手段に出力する波形整形手段と、
前記波形整形手段と同じしきい値の電界効果トランジスタによって構成され、前記波形整形手段に所定のバイアス電圧を印加するバイアス回路と、
を備えることを特徴とする特許請求の範囲第８項に記載の電子時計。
【請求項１４】
所定の発振信号に基づいて、所定の作動電圧を印加することによって作動する電子機器であって、
外部エネルギーを電気エネルギーに変換して、前記所定の作動電圧よりも低い電源電圧を生成する電源電圧生成手段と、
前記電源電圧生成手段によって生成された電源電圧によって、前記所定の発振信号を出力する発振信号出力手段と、
前記電源電圧生成手段によって生成された電源電圧を、少なくとも前記所定の作動電圧まで昇圧する昇圧手段と、
を備えたことを特徴とする電子機器。
【請求項１５】
所定の発振信号に基づいて、所定の作動電圧を印加することによって作動する電子機器を起動する起動方法であって、
外部エネルギーを電気エネルギーに変換して、前記所定の作動電圧よりも低い電源電圧を生成する電源電圧生成工程と、
前記電源電圧生成工程によって生成された電源電圧によって、前記所定の発振信号を出力する発振信号出力工程と、
前記電源電圧生成工程によって生成された電源電圧を、少なくとも前記所定の作動電圧まで昇圧する昇圧工程と、
を含んだことを特徴とする起動方法。
【国際公開番号】ＷＯ２００４／０２９７３５
【国際公開日】平成１６年４月８日（２００４．４．８）
【発行日】平成１８年１月２６日（２００６．１．２６）
【国際特許分類】
【出願番号】特願２００４−５３９４９７（Ｐ２００４−５３９４９７）
【国際出願番号】ＰＣＴ／ＪＰ２００３／０１２１４５
【国際出願日】平成１５年９月２４日（２００３．９．２４）
【出願人】（０００００１９６０）シチズン時計株式会社 (1,939)
【Ｆターム（参考）】
【国際公開日】平成１６年４月８日（２００４．４．８）
【発行日】平成１８年１月２６日（２００６．１．２６）
【国際特許分類】
【国際出願番号】ＰＣＴ／ＪＰ２００３／０１２１４５
【国際出願日】平成１５年９月２４日（２００３．９．２４）
【出願人】（０００００１９６０）シチズン時計株式会社 (1,939)
【Ｆターム（参考）】
[ Back to top ]