電子楽音発生器
【課題】 各メモリを外部に接続するのに比べてチップのピン数が少なくて済み、且つマイコンと音源を１チップに集積化しても、マイコンの処理スピードが犠牲にならない電子楽音発生器を提供する。
【解決手段】 電子楽器の電源投入時に、マイコン１１０は、ブートＲＯＭ１５０に記憶された起動プログラムを実行し、マイコン１１０自身により、プログラム／波形データメモリ１３０に記憶されている制御プログラムをＤＲＡＭ１４０転送させた後、次に、自分自身の動作制御を、該ＤＲＡＭ１４０に記憶された前記制御プログラムを元にした制御に移行させると共に、前記プログラム／波形データメモリ１３０へのアクセスタイミングを音源１００に占有させるように制御する。
【解決手段】 電子楽器の電源投入時に、マイコン１１０は、ブートＲＯＭ１５０に記憶された起動プログラムを実行し、マイコン１１０自身により、プログラム／波形データメモリ１３０に記憶されている制御プログラムをＤＲＡＭ１４０転送させた後、次に、自分自身の動作制御を、該ＤＲＡＭ１４０に記憶された前記制御プログラムを元にした制御に移行させると共に、前記プログラム／波形データメモリ１３０へのアクセスタイミングを音源１００に占有させるように制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＲＡＭ制御回路、音源及び該音源を制御可能なマイコンを１チップ上に集積した集積回路を備えた電子楽音発生器に関する。
【背景技術】
【０００２】
後述する特許文献１などの従来の電子楽音発生器では、音源とマイコンを１チップにしてバスが共有される構成が示されている。すなわち、図９に示すように、マイコン１１０が実行する処理プログラム（制御プログラム）が波形データと共に、１つの波形メモリＲＯＭ１３４内に記憶されており、１チップ上に集積された音源１００とマイコン１１０とが、夫々制御プログラムと波形データに時分割でアクセスする構成となっていた。
【０００３】
このように１つの波形メモリ１３４に、制御プログラムと波形データとが記憶されているのは、仮にプログラム専用のメモリと波形データ記憶専用のメモリを１チップの集積回路の外部に夫々用意した場合、例えばアドレス用に２４ビット、データ用に１６ビットずつ、計４０ビットが１つのメモリに必要になるため、２つのメモリではチップのピン数が多くなってしまい、回路をいたずらに複雑化してしまうからである。すなわち、処理プログラム（制御プログラム）と波形データとを、波形メモリ１３４に格納することで、１チップ化してしまい、ピン数を少なくできることによるものである。
【特許文献１】特開平０２−１２６２９６
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、マイコン１１０と音源１００は、上記波形メモリ１３４に対し、時分割でアクセスできるようにするか、音源１００のアクセスの方を優先させ、その空いた時間にマイコン１１０にアクセスを許すような方法をとるしかなかった。従って、マイコン１１０の処理速度に犠牲を強いることになるという問題を生じていた。
【０００５】
本発明は、以上のような問題に鑑み創案されたもので、各メモリを外部に接続するのに比べてチップのピン数が少なくて済み、且つマイコンと音源を１チップに集積化しても、マイコンの処理スピードが犠牲にならない電子楽音発生器を提供せんとするものである。
【課題を解決するための手段】
【０００６】
本発明の構成は、
ＤＲＡＭ制御回路、音源及び該音源を制御可能なマイコンを１チップ上に集積した集積回路を備えた電子楽音発生器において、
前記音源が発音するための楽音波形と、前記マイコンが動作するための制御プログラムとを、一連のアドレスにわたって記憶する第１の記憶回路と、
前記制御プログラムの読み込みにより、該制御プログラムを記憶することが可能であり、前記ＤＲＡＭ制御回路を通じて前記マイコンが読み書き可能な第２の記憶回路と、
前記電子楽音発生器の電源投入時に、前記マイコンに最初に読み出されて実行され、第１の記憶回路から前記制御プログラムを読み出して前記第２の記憶回路に記憶させる起動プログラムを記憶した第３の記憶回路とを有しており、
前記電子楽音発生器の電源投入時に、前記マイコンは、第３の記憶回路に記憶された起動プログラムを実行することで、まず、該マイコン自身により前記制御プログラムを第２の記憶回路へ読み出し・記憶させた後、次に、自分自身の動作制御を、前記第２の記憶回路に記憶された前記制御プログラムを元にした制御に移行させると共に、前記第１の記憶回路へのアクセスタイミングを前記音源に占有させるように制御する
ことを基本的特徴としている。
【０００７】
上記構成によれば、電子楽音発生器起動時に、マイコンが第３の記憶回路に記憶された起動プログラムを読み出して実行することにより、次に、第１の記憶回路から、制御プログラムのみを読み出して、第２の記憶回路へ記憶させており（転送させており）、以後、マイコンはＤＲＡＭ制御回路を介して第２の記憶回路に自由にアクセスできるようになって、マイコン自身の制御はそこに記憶された制御プログラムに基づき常になされるようになる。そのため、音源の第１の記憶回路にアクセス時においても、マイコンの処理スピードを送らせることなく、制御プログラムに基づく制御を実行できるようになる。
【０００８】
本願の第２の発明は、第３の記憶回路を設けることなく、上記制御プログラム中に、起動プログラムを含ませた構成である。すなわち、
ＤＲＡＭ制御回路、音源及び該音源を制御可能なマイコンを１チップ上に集積した集積回路を備えた電子楽音発生器において、
前記音源が発音するための楽音波形と、前記マイコンが動作するための制御プログラムとを、一連のアドレスにわたって記憶する第１の記憶回路と、
前記制御プログラムの読み込みにより、該制御プログラムを記憶することが可能であり、前記ＤＲＡＭ制御回路を通じて前記マイコンが読み書き可能な第２の記憶回路とを有しており、
前記制御プログラム中には、前記電子楽音発生器の電源投入時に、前記マイコンに最初に読み出されて実行され、第１の記憶回路から前記制御プログラムを読み出して前記第２の記憶回路に記憶させる起動プログラムが含まれており、
前記電子楽音発生器の電源投入時に、前記マイコンは、第１の記憶回路に記憶された制御プログラム中の起動プログラムを実行することで、まず、該マイコン自身により前記制御プログラムを第２の記憶回路へ読み出し・記憶させた後、次に、自分自身の動作制御を、前記第２の記憶回路に記憶された前記制御プログラムを元にした制御に移行させると共に、前記第１の記憶回路へのアクセスタイミングを前記音源に占有させるように制御する
ことを特徴としている。
【０００９】
上記構成によれば、電子楽音発生器起動時に、マイコンが第１の記憶回路に記憶された制御プログラム中の起動プログラムを読み出して実行することにより、第１の記憶回路から、制御プログラムを読み出して、第２の記憶回路へ記憶させており（転送させており）、以後、マイコンはＤＲＡＭ制御回路を介して第２の記憶回路に自由にアクセスできるようになって、マイコン自身の制御はそこに記憶された制御プログラムに基づき常になされるようになる。そのため、音源の第１の記憶回路へのアクセス時においても、マイコンの処理スピードを送らせることなく、制御プログラムに基づく制御を実行できるようになる。
【発明の効果】
【００１０】
以上のような本発明の構成によれば、マイコンと音源のアクセスが競合せず、夫々に、制御プログラム及び波形データにアクセスできるようになり、且つマイコンと音源を１チップ上に集積しながら、集積回路のピン数を最小限に抑えつつ、第１の記憶回路への音源のアクセス時間が許す限りの同時発音数を発生させることが可能となるという優れた効果を奏し得る。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態を、図１〜図７を使用して、説明する。
【実施例１】
【００１２】
これらの図は、本願第１の発明が適用された電子楽器に係る実施例の回路概要図、及び該回路の作動状態を示すフローチャートである。
【００１３】
まず図１に示されるように、音源１００、該音源１００を制御可能なマイコン１１０、ＤＲＡＭコントローラ１２０が、インターナルバス１０を介して、夫々がアクセス可能な状態でつながっており、これらの回路が１チップ上に集積された集積回路で構成されている。
【００１４】
上記音源１００は、第１のエクスターナルバス２０を介して、１チップ集積回路外部にあって、本発明で言う第１の記憶回路である、プログラム／波形データメモリ１３０にアクセスできるように接続されている。そして、所望の読み出しアドレスを与えて、波形データを読み出すことで、楽音を発生し、後述するＤＳＰ２１０側に出力する。
【００１５】
上記マイコン１１０は、本電子楽器全体の制御を行うプロセッサであって、１チップ集積回路外部のインターフェース２００に接続されており、外部からの或いは外部への入出力ができるようになっている。その一つが電子楽器の鍵盤（図示無し）からの演奏情報やＭＩＤＩ演奏情報であり、また外部へ装置の各状態を表示させるディスプレイ（図示無し）や該ディスプレイと一部は重ねて設置されるパネルスイッチ（図示無し）などの設定情報が入出力される。また、後述するＤＳＰ２１０に、該インターフェース２００を介し、音源１００から出力される楽音データに対し、種々の音響効果（ディレイなどを含む）を付加する指令を送っている。
【００１６】
上記ＤＲＡＭコントローラ１２０は、１チップ集積回路外部にあって、本発明で言う第２の記憶回路である、ＤＲＡＭ１４０に接続されている。後に説明するように、本装置起動時にブートＲＯＭ１５０に記憶された起動プログラム（ブートプログラム）がマイコン１１０によって読み出され実行されることで、該マイコン１１０自身により前記制御プログラムがＤＲＡＭ１４０へ読み出され・記憶され、該ＤＲＡＭコントローラ１２０は、マイコン１１０とＤＲＡＭ１４０との間で、該起動プログラム及びその実行に伴うテンポラリデータなどの転送を司ることになる。
【００１７】
本発明構成では、さらに、上記インターナルバス１０に、本発明で言う第３の記憶回路である、ブートＲＯＭ１５０が接続されている。該ブートＲＯＭ１５０には、起動プログラム（ブートプログラム）が記憶されており、本装置の起動時にマイコン１１０により最初にブートＲＯＭ１５０の起動プログラムが読み出される。すると、該起動プログラムが実行されるマイコン１１０の制御により、第１の記憶回路である、プログラム／波形データメモリ１３０がアクセスされ、そこから、上記制御プログラムがＤＲＡＭ１４０側に転送される。
【００１８】
他方、上記のように、第１のエクスターナルバス２０を介して音源１００とつながっている、本発明で言うところの、第１の記憶回路である、プログラム／波形データメモリ１３０には、上述のように、音源１００が発音するための楽音波形データと、前記マイコン１１０が動作するための制御プログラムとが、一連のアドレスにわたって記憶されている。
【００１９】
本発明の第２の記憶回路であるＤＲＡＭ１４０は、制御プログラムの読み込みにより、該制御プログラムがそこに記憶され、且つ前記ＤＲＡＭ制御回路１２０を介して前記マイコン１１０により該制御プログラム及びその実行に伴うテンポラリデータなどが読み書きができるようになる。
【００２０】
また音源１００からの出力を受信するＤＳＰ２１０は、１チップ集積回路外部にあって、第２のエクスターナルバス３０を介して、ディレイメモリ２１２に接続されており、音源１００からの出力があった時に、マイコン１１０からの指令に基づいて、楽音データに、ディレイを含む音響効果を付与する。
【００２１】
その音響効果の付与された楽音データは、次のＤＡＣ２２０でデジタル−アナログ変換され、さらに、アンプ２３０で増幅されて、スピーカ２４０から、外部に放音されることになる。
【００２２】
以上のような構成からなる本実施例構成では、１チップ集積回路上にある前記マイコン１１０は、本装置の起動時に、図２に示すように、ブートＲＯＭ１５０に記憶された起動プログラムを実行することで、まず、該マイコン１１０自身により、前記制御プログラムを、図３に示すように、プログラム／波形データメモリ１３０からＤＲＡＭ１４０へ読み出し・記憶させるように作動する。この時点では、音源１００は休止状態にあって、前記プログラム／波形データメモリ１３０へのアクセスは行われない。
【００２３】
次に、マイコン１１０自身の動作制御を、図４に示すように、ＤＲＡＭ１４０に記憶された前記制御プログラムを元にした制御に移行させる。
【００２４】
それと共に、同図に示すように、前記プログラム／波形データメモリ１３０へのアクセスタイミングを前記音源１００に占有させるように、マイコン１１０自身が制御する。
【００２５】
その結果、マイコン１１０はＤＲＡＭ制御回路１２０を介してＤＲＡＭ１４０に自由にアクセスできるようになって、マイコン１１０自身の制御はそこに記憶された制御プログラムに基づき常になされるようになり、音源１００のプログラム／波形データメモリ１３０へのアクセス時においても、マイコン１１０の処理スピードを送らせることなく、制御プログラムに基づく制御を実行できるようになる。
【００２６】
従って、マイコン１１０と音源１００のアクセスが競合せず、夫々に、制御プログラム及び波形データにアクセスできるようになり、且つマイコン１１０と音源１００を１チップ上に集積しながら、集積回路のピン数を最小限に抑えつつ、プログラム／波形データメモリ１３０への音源１００のアクセス時間が許す限りの同時発音数を発生させることが可能となる。
【００２７】
ここで、本実施例では、さらにＤＲＡＭ１４０の「アドレスバスの上位と下位を時分割で同一のアドレスバスから受信する」という性質を利用していることが、ピン数を少なくするために貢献しているので、それについて詳述する。
【００２８】
すなわち、図９で示す従来構成において、音源１００とマイコン１１０がバスを共有していない場合、同図には示していないが、音源１００用のバス１０とマイコン１１０用のバス１０とが夫々別に存在していて、音源１００は、例えば（アドレス２４ピン、データは１６ピンであれば、）合計４０ピンであり、マイコン１１０は、例えば（アドレス２４ピン、データは１６ピンであれば、）合計４０ピンであって、総合計のバスに使用されるピン数は８０ピンになる。
【００２９】
同じく図９に示す従来構成であって、音源１００とマイコン１１０がバス１０を単純に共有する場合、音源１００は、例えば（アドレス２４ピン、データは１６ピンであれば、）合計４０ピンであり、マイコン１１０は、音源１００と同じバスを共有するため０ピンであって、総合計のバスに使用されるピン数は４０ピンである。
【００３０】
一方本実施例構成では、初期の制御プログラムの読み出し時に、第１のエクスターナルバス２０を音源１００とマイコン１１０が共有するだけであり、その後はＤＲＡＭコントローラ１２０とＤＲＡＭ１４０との間にあるバス（図１に図示せず）は、そのバスをマイコン１１０が単独で使用するので、音源１００は、例えば（アドレス２４ピン、データは１６ピンであれば、）合計４０ピンであり、マイコン１１０は、例えば（アドレス１２ピン、データは１６ピンであれば、）合計２８ピンであって、総合計のバスに使用されるピン数は６８ピンになる。
【００３１】
以上のように、バス共有しない場合に比べて格段にピン数は少なく、かつ動作速度は共有する場合の理論上２倍であって、バス共有しない場合と同じになる。
【００３２】
さらに、他用途に使用できないＲＯＭを一つにまとめることで、部品点数がバス単純共有の場合同様に少なく（バス単純共有の場合もマイコン１１０のワークエリアのために、結局ＤＲＡＭ１４０は必要なので、部品点数は同じに）なる。
【００３３】
図５は、本電子楽器における電源を入れて起動した際の、起動プログラムの処理手順を示すフローチャートである。まず音源が停止されローにリセットされる（ステップＳ１００）。次にＤＲＡＭコントローラ１２０によりＤＲＡＭ１４０の初期化がなされる（ステップＳ１０２）。そして、マイコン１１０により、ブートＲＯＭ１５０から、起動プログラムが読み出され、それが実行されることになる（ステップＳ１０４）。すなわち、本電子楽器起動時に、マイコン１１０によって、プログラム／波形データメモリ１３０に記憶された制御プログラムを読み出されて、ＤＲＡＭ１４０へ転送され、該マイコン１１０は、制御プログラムによる制御に移行する。
【００３４】
図６は、その制御プログラムの処理手順を示すフローチャートである。まず、マイコン１１０の初期化がなされ（ステップＳ２００）、さらに音源１００の初期化（ステップＳ２０２）及び変数の初期化（ステップＳ２０４）が行われる。そして、鍵盤、ＭＩＤＩなどの演奏イベントやパネルイベントなどのチェックが行われる（ステップＳ２０６）。
【００３５】
これらのイベントがある場合（ステップＳ２０６；Ｙ）、マイコン１１０によるイベント処理が行われる（ステップＳ２０８）。この処理の後、或いは上記ステップＳ２０６で、イベントがない場合（ステップＳ２０６；Ｎ）、マイコン１１０による非イベント処理が行われる（ステップＳ２１０）。そして上記ステップＳ２０６に復帰し、以上の処理を繰り返す。
【００３６】
ここで、非イベント処理とは、イベント処理以外の処理を行うことであって、具体的には「発音中の音のピッチ／振幅／カットオフ周波数エンベロープの到達状態を監視し、到達していればエンベロープフェーズを進行させる」「モジュレーションのＬＦＯ波形を進行させる」「ボリューム、各種ペダル、各種ホイールなどのアナログ操作子の操作状況を図示しないＡＤＣを通じて監視し、操作があれば現発音・それ以降の発音に反映させる」など、外部からの操作に拠らずに内部的に処理を開始するものを言う。
【００３７】
図７は、本装置が稼働している間に行われるタイマ割込処理の処理手順を示すフローチャートである。同図に示すように、該タイマ割込処理は、タイマカウンタが初期化され（ステップＳ３００）、次にそのタイマカウンタがインクリメントされ（ステップＳ３０２）、その処理が終了される。
【実施例２】
【００３８】
図８は、第２の発明に係る電子楽器の回路構成概略図である。実施例１との違いは、ブートＲＯＭ１５０がなく、起動プログラムが、起動・制御プログラム／波形データメモリ１３２中の制御プログラム中に含まれており、本電子楽器の起動時に、マイコン１１０により、起動・制御プログラム／波形データメモリ１３２中の起動プログラムが読み出されることになる。そして、該プログラムがマイコン１１０により実行されることで、起動・制御プログラム／波形データメモリ１３２から、制御プログラムが読み出されて、ＤＲＡＭ１４０へ転送され、マイコン１１０はＤＲＡＭ制御回路１２０を介してＤＲＡＭ１４０に自由にアクセスできるようになって、マイコン１１０自身の制御はそこに記憶された制御プログラムに基づき常になされるようになることである。それによって、音源１００の起動・制御プログラム／波形データメモリ１３２へのアクセス時においても、マイコン１１０の処理スピードを送らせることなく、制御プログラムに基づく制御が実行されるようになる。
【００３９】
他は、実施例１と同じであるので、その詳細については省略しており、同じ構成については、同じ番号で示している。
【００４０】
尚、本発明の電子楽音発生器は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【産業上の利用可能性】
【００４１】
本発明の電子楽音発生器は、マイコン内蔵音源に利用されるものであって、例えば、パーソナルコンピュータの音源ボード等にも適用可能なことは言うまでもない。
【図面の簡単な説明】
【００４２】
【図１】第１の発明に係る電子楽器の回路構成概略図である。
【図２】上記構成の処理手順のうち、マイコンが起動プログラムを読み出している状態を示す説明図である。
【図３】マイコン１１０で起動プログラムが実行され、制御プログラムがＤＲＡＭ１４０側に転送されている状態を示す説明図である。
【図４】ＤＲＡＭ１４０に記憶された制御プログラムにマイコン１１０が自由にアクセスできるようになり、それに基づく制御が行われると共に、音源１００がプログラム／波形データメモリ１３０へのアクセスタイミングを占有されるようになった状態を示す説明図である。
【図５】本電子楽器における電源を入れて起動した際の、起動プログラムの処理手順を示すフローチャートである。
【図６】その制御プログラムの処理手順を示すフローチャートである。
【図７】本装置が稼働している間に行われるタイマ割込処理の処理手順を示すフローチャートである。
【図８】第２の発明に係る電子楽器の回路構成概略図である。
【図９】制御プログラムが波形データと共に１つの波形メモリＲＯＭ１３０内に記憶されていて、１チップ上に集積された音源１００とマイコン１１０とが、夫々制御プログラムと波形データに時分割でアクセスする従来の構成の説明図である。
【符号の説明】
【００４３】
１０ インターナルバス
２０ 第１のエクスターナルバス
３０ 第２のエクスターナルバス
１００ 音源
１１０ マイコン
１２０ ＤＲＡＭコントローラ
１３０ 制御プログラム／波形データメモリ
１３２ 起動・制御プログラム／波形データメモリ
１３４ 波形メモリ
１４０ ＤＲＡＭ
２００ インターフェース
２１０ ＤＳＰ
２１２ ディレイメモリ
２２０ ＤＡＣ
２３０ アンプ
２４０ スピーカ
【技術分野】
【０００１】
本発明は、ＤＲＡＭ制御回路、音源及び該音源を制御可能なマイコンを１チップ上に集積した集積回路を備えた電子楽音発生器に関する。
【背景技術】
【０００２】
後述する特許文献１などの従来の電子楽音発生器では、音源とマイコンを１チップにしてバスが共有される構成が示されている。すなわち、図９に示すように、マイコン１１０が実行する処理プログラム（制御プログラム）が波形データと共に、１つの波形メモリＲＯＭ１３４内に記憶されており、１チップ上に集積された音源１００とマイコン１１０とが、夫々制御プログラムと波形データに時分割でアクセスする構成となっていた。
【０００３】
このように１つの波形メモリ１３４に、制御プログラムと波形データとが記憶されているのは、仮にプログラム専用のメモリと波形データ記憶専用のメモリを１チップの集積回路の外部に夫々用意した場合、例えばアドレス用に２４ビット、データ用に１６ビットずつ、計４０ビットが１つのメモリに必要になるため、２つのメモリではチップのピン数が多くなってしまい、回路をいたずらに複雑化してしまうからである。すなわち、処理プログラム（制御プログラム）と波形データとを、波形メモリ１３４に格納することで、１チップ化してしまい、ピン数を少なくできることによるものである。
【特許文献１】特開平０２−１２６２９６
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、マイコン１１０と音源１００は、上記波形メモリ１３４に対し、時分割でアクセスできるようにするか、音源１００のアクセスの方を優先させ、その空いた時間にマイコン１１０にアクセスを許すような方法をとるしかなかった。従って、マイコン１１０の処理速度に犠牲を強いることになるという問題を生じていた。
【０００５】
本発明は、以上のような問題に鑑み創案されたもので、各メモリを外部に接続するのに比べてチップのピン数が少なくて済み、且つマイコンと音源を１チップに集積化しても、マイコンの処理スピードが犠牲にならない電子楽音発生器を提供せんとするものである。
【課題を解決するための手段】
【０００６】
本発明の構成は、
ＤＲＡＭ制御回路、音源及び該音源を制御可能なマイコンを１チップ上に集積した集積回路を備えた電子楽音発生器において、
前記音源が発音するための楽音波形と、前記マイコンが動作するための制御プログラムとを、一連のアドレスにわたって記憶する第１の記憶回路と、
前記制御プログラムの読み込みにより、該制御プログラムを記憶することが可能であり、前記ＤＲＡＭ制御回路を通じて前記マイコンが読み書き可能な第２の記憶回路と、
前記電子楽音発生器の電源投入時に、前記マイコンに最初に読み出されて実行され、第１の記憶回路から前記制御プログラムを読み出して前記第２の記憶回路に記憶させる起動プログラムを記憶した第３の記憶回路とを有しており、
前記電子楽音発生器の電源投入時に、前記マイコンは、第３の記憶回路に記憶された起動プログラムを実行することで、まず、該マイコン自身により前記制御プログラムを第２の記憶回路へ読み出し・記憶させた後、次に、自分自身の動作制御を、前記第２の記憶回路に記憶された前記制御プログラムを元にした制御に移行させると共に、前記第１の記憶回路へのアクセスタイミングを前記音源に占有させるように制御する
ことを基本的特徴としている。
【０００７】
上記構成によれば、電子楽音発生器起動時に、マイコンが第３の記憶回路に記憶された起動プログラムを読み出して実行することにより、次に、第１の記憶回路から、制御プログラムのみを読み出して、第２の記憶回路へ記憶させており（転送させており）、以後、マイコンはＤＲＡＭ制御回路を介して第２の記憶回路に自由にアクセスできるようになって、マイコン自身の制御はそこに記憶された制御プログラムに基づき常になされるようになる。そのため、音源の第１の記憶回路にアクセス時においても、マイコンの処理スピードを送らせることなく、制御プログラムに基づく制御を実行できるようになる。
【０００８】
本願の第２の発明は、第３の記憶回路を設けることなく、上記制御プログラム中に、起動プログラムを含ませた構成である。すなわち、
ＤＲＡＭ制御回路、音源及び該音源を制御可能なマイコンを１チップ上に集積した集積回路を備えた電子楽音発生器において、
前記音源が発音するための楽音波形と、前記マイコンが動作するための制御プログラムとを、一連のアドレスにわたって記憶する第１の記憶回路と、
前記制御プログラムの読み込みにより、該制御プログラムを記憶することが可能であり、前記ＤＲＡＭ制御回路を通じて前記マイコンが読み書き可能な第２の記憶回路とを有しており、
前記制御プログラム中には、前記電子楽音発生器の電源投入時に、前記マイコンに最初に読み出されて実行され、第１の記憶回路から前記制御プログラムを読み出して前記第２の記憶回路に記憶させる起動プログラムが含まれており、
前記電子楽音発生器の電源投入時に、前記マイコンは、第１の記憶回路に記憶された制御プログラム中の起動プログラムを実行することで、まず、該マイコン自身により前記制御プログラムを第２の記憶回路へ読み出し・記憶させた後、次に、自分自身の動作制御を、前記第２の記憶回路に記憶された前記制御プログラムを元にした制御に移行させると共に、前記第１の記憶回路へのアクセスタイミングを前記音源に占有させるように制御する
ことを特徴としている。
【０００９】
上記構成によれば、電子楽音発生器起動時に、マイコンが第１の記憶回路に記憶された制御プログラム中の起動プログラムを読み出して実行することにより、第１の記憶回路から、制御プログラムを読み出して、第２の記憶回路へ記憶させており（転送させており）、以後、マイコンはＤＲＡＭ制御回路を介して第２の記憶回路に自由にアクセスできるようになって、マイコン自身の制御はそこに記憶された制御プログラムに基づき常になされるようになる。そのため、音源の第１の記憶回路へのアクセス時においても、マイコンの処理スピードを送らせることなく、制御プログラムに基づく制御を実行できるようになる。
【発明の効果】
【００１０】
以上のような本発明の構成によれば、マイコンと音源のアクセスが競合せず、夫々に、制御プログラム及び波形データにアクセスできるようになり、且つマイコンと音源を１チップ上に集積しながら、集積回路のピン数を最小限に抑えつつ、第１の記憶回路への音源のアクセス時間が許す限りの同時発音数を発生させることが可能となるという優れた効果を奏し得る。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態を、図１〜図７を使用して、説明する。
【実施例１】
【００１２】
これらの図は、本願第１の発明が適用された電子楽器に係る実施例の回路概要図、及び該回路の作動状態を示すフローチャートである。
【００１３】
まず図１に示されるように、音源１００、該音源１００を制御可能なマイコン１１０、ＤＲＡＭコントローラ１２０が、インターナルバス１０を介して、夫々がアクセス可能な状態でつながっており、これらの回路が１チップ上に集積された集積回路で構成されている。
【００１４】
上記音源１００は、第１のエクスターナルバス２０を介して、１チップ集積回路外部にあって、本発明で言う第１の記憶回路である、プログラム／波形データメモリ１３０にアクセスできるように接続されている。そして、所望の読み出しアドレスを与えて、波形データを読み出すことで、楽音を発生し、後述するＤＳＰ２１０側に出力する。
【００１５】
上記マイコン１１０は、本電子楽器全体の制御を行うプロセッサであって、１チップ集積回路外部のインターフェース２００に接続されており、外部からの或いは外部への入出力ができるようになっている。その一つが電子楽器の鍵盤（図示無し）からの演奏情報やＭＩＤＩ演奏情報であり、また外部へ装置の各状態を表示させるディスプレイ（図示無し）や該ディスプレイと一部は重ねて設置されるパネルスイッチ（図示無し）などの設定情報が入出力される。また、後述するＤＳＰ２１０に、該インターフェース２００を介し、音源１００から出力される楽音データに対し、種々の音響効果（ディレイなどを含む）を付加する指令を送っている。
【００１６】
上記ＤＲＡＭコントローラ１２０は、１チップ集積回路外部にあって、本発明で言う第２の記憶回路である、ＤＲＡＭ１４０に接続されている。後に説明するように、本装置起動時にブートＲＯＭ１５０に記憶された起動プログラム（ブートプログラム）がマイコン１１０によって読み出され実行されることで、該マイコン１１０自身により前記制御プログラムがＤＲＡＭ１４０へ読み出され・記憶され、該ＤＲＡＭコントローラ１２０は、マイコン１１０とＤＲＡＭ１４０との間で、該起動プログラム及びその実行に伴うテンポラリデータなどの転送を司ることになる。
【００１７】
本発明構成では、さらに、上記インターナルバス１０に、本発明で言う第３の記憶回路である、ブートＲＯＭ１５０が接続されている。該ブートＲＯＭ１５０には、起動プログラム（ブートプログラム）が記憶されており、本装置の起動時にマイコン１１０により最初にブートＲＯＭ１５０の起動プログラムが読み出される。すると、該起動プログラムが実行されるマイコン１１０の制御により、第１の記憶回路である、プログラム／波形データメモリ１３０がアクセスされ、そこから、上記制御プログラムがＤＲＡＭ１４０側に転送される。
【００１８】
他方、上記のように、第１のエクスターナルバス２０を介して音源１００とつながっている、本発明で言うところの、第１の記憶回路である、プログラム／波形データメモリ１３０には、上述のように、音源１００が発音するための楽音波形データと、前記マイコン１１０が動作するための制御プログラムとが、一連のアドレスにわたって記憶されている。
【００１９】
本発明の第２の記憶回路であるＤＲＡＭ１４０は、制御プログラムの読み込みにより、該制御プログラムがそこに記憶され、且つ前記ＤＲＡＭ制御回路１２０を介して前記マイコン１１０により該制御プログラム及びその実行に伴うテンポラリデータなどが読み書きができるようになる。
【００２０】
また音源１００からの出力を受信するＤＳＰ２１０は、１チップ集積回路外部にあって、第２のエクスターナルバス３０を介して、ディレイメモリ２１２に接続されており、音源１００からの出力があった時に、マイコン１１０からの指令に基づいて、楽音データに、ディレイを含む音響効果を付与する。
【００２１】
その音響効果の付与された楽音データは、次のＤＡＣ２２０でデジタル−アナログ変換され、さらに、アンプ２３０で増幅されて、スピーカ２４０から、外部に放音されることになる。
【００２２】
以上のような構成からなる本実施例構成では、１チップ集積回路上にある前記マイコン１１０は、本装置の起動時に、図２に示すように、ブートＲＯＭ１５０に記憶された起動プログラムを実行することで、まず、該マイコン１１０自身により、前記制御プログラムを、図３に示すように、プログラム／波形データメモリ１３０からＤＲＡＭ１４０へ読み出し・記憶させるように作動する。この時点では、音源１００は休止状態にあって、前記プログラム／波形データメモリ１３０へのアクセスは行われない。
【００２３】
次に、マイコン１１０自身の動作制御を、図４に示すように、ＤＲＡＭ１４０に記憶された前記制御プログラムを元にした制御に移行させる。
【００２４】
それと共に、同図に示すように、前記プログラム／波形データメモリ１３０へのアクセスタイミングを前記音源１００に占有させるように、マイコン１１０自身が制御する。
【００２５】
その結果、マイコン１１０はＤＲＡＭ制御回路１２０を介してＤＲＡＭ１４０に自由にアクセスできるようになって、マイコン１１０自身の制御はそこに記憶された制御プログラムに基づき常になされるようになり、音源１００のプログラム／波形データメモリ１３０へのアクセス時においても、マイコン１１０の処理スピードを送らせることなく、制御プログラムに基づく制御を実行できるようになる。
【００２６】
従って、マイコン１１０と音源１００のアクセスが競合せず、夫々に、制御プログラム及び波形データにアクセスできるようになり、且つマイコン１１０と音源１００を１チップ上に集積しながら、集積回路のピン数を最小限に抑えつつ、プログラム／波形データメモリ１３０への音源１００のアクセス時間が許す限りの同時発音数を発生させることが可能となる。
【００２７】
ここで、本実施例では、さらにＤＲＡＭ１４０の「アドレスバスの上位と下位を時分割で同一のアドレスバスから受信する」という性質を利用していることが、ピン数を少なくするために貢献しているので、それについて詳述する。
【００２８】
すなわち、図９で示す従来構成において、音源１００とマイコン１１０がバスを共有していない場合、同図には示していないが、音源１００用のバス１０とマイコン１１０用のバス１０とが夫々別に存在していて、音源１００は、例えば（アドレス２４ピン、データは１６ピンであれば、）合計４０ピンであり、マイコン１１０は、例えば（アドレス２４ピン、データは１６ピンであれば、）合計４０ピンであって、総合計のバスに使用されるピン数は８０ピンになる。
【００２９】
同じく図９に示す従来構成であって、音源１００とマイコン１１０がバス１０を単純に共有する場合、音源１００は、例えば（アドレス２４ピン、データは１６ピンであれば、）合計４０ピンであり、マイコン１１０は、音源１００と同じバスを共有するため０ピンであって、総合計のバスに使用されるピン数は４０ピンである。
【００３０】
一方本実施例構成では、初期の制御プログラムの読み出し時に、第１のエクスターナルバス２０を音源１００とマイコン１１０が共有するだけであり、その後はＤＲＡＭコントローラ１２０とＤＲＡＭ１４０との間にあるバス（図１に図示せず）は、そのバスをマイコン１１０が単独で使用するので、音源１００は、例えば（アドレス２４ピン、データは１６ピンであれば、）合計４０ピンであり、マイコン１１０は、例えば（アドレス１２ピン、データは１６ピンであれば、）合計２８ピンであって、総合計のバスに使用されるピン数は６８ピンになる。
【００３１】
以上のように、バス共有しない場合に比べて格段にピン数は少なく、かつ動作速度は共有する場合の理論上２倍であって、バス共有しない場合と同じになる。
【００３２】
さらに、他用途に使用できないＲＯＭを一つにまとめることで、部品点数がバス単純共有の場合同様に少なく（バス単純共有の場合もマイコン１１０のワークエリアのために、結局ＤＲＡＭ１４０は必要なので、部品点数は同じに）なる。
【００３３】
図５は、本電子楽器における電源を入れて起動した際の、起動プログラムの処理手順を示すフローチャートである。まず音源が停止されローにリセットされる（ステップＳ１００）。次にＤＲＡＭコントローラ１２０によりＤＲＡＭ１４０の初期化がなされる（ステップＳ１０２）。そして、マイコン１１０により、ブートＲＯＭ１５０から、起動プログラムが読み出され、それが実行されることになる（ステップＳ１０４）。すなわち、本電子楽器起動時に、マイコン１１０によって、プログラム／波形データメモリ１３０に記憶された制御プログラムを読み出されて、ＤＲＡＭ１４０へ転送され、該マイコン１１０は、制御プログラムによる制御に移行する。
【００３４】
図６は、その制御プログラムの処理手順を示すフローチャートである。まず、マイコン１１０の初期化がなされ（ステップＳ２００）、さらに音源１００の初期化（ステップＳ２０２）及び変数の初期化（ステップＳ２０４）が行われる。そして、鍵盤、ＭＩＤＩなどの演奏イベントやパネルイベントなどのチェックが行われる（ステップＳ２０６）。
【００３５】
これらのイベントがある場合（ステップＳ２０６；Ｙ）、マイコン１１０によるイベント処理が行われる（ステップＳ２０８）。この処理の後、或いは上記ステップＳ２０６で、イベントがない場合（ステップＳ２０６；Ｎ）、マイコン１１０による非イベント処理が行われる（ステップＳ２１０）。そして上記ステップＳ２０６に復帰し、以上の処理を繰り返す。
【００３６】
ここで、非イベント処理とは、イベント処理以外の処理を行うことであって、具体的には「発音中の音のピッチ／振幅／カットオフ周波数エンベロープの到達状態を監視し、到達していればエンベロープフェーズを進行させる」「モジュレーションのＬＦＯ波形を進行させる」「ボリューム、各種ペダル、各種ホイールなどのアナログ操作子の操作状況を図示しないＡＤＣを通じて監視し、操作があれば現発音・それ以降の発音に反映させる」など、外部からの操作に拠らずに内部的に処理を開始するものを言う。
【００３７】
図７は、本装置が稼働している間に行われるタイマ割込処理の処理手順を示すフローチャートである。同図に示すように、該タイマ割込処理は、タイマカウンタが初期化され（ステップＳ３００）、次にそのタイマカウンタがインクリメントされ（ステップＳ３０２）、その処理が終了される。
【実施例２】
【００３８】
図８は、第２の発明に係る電子楽器の回路構成概略図である。実施例１との違いは、ブートＲＯＭ１５０がなく、起動プログラムが、起動・制御プログラム／波形データメモリ１３２中の制御プログラム中に含まれており、本電子楽器の起動時に、マイコン１１０により、起動・制御プログラム／波形データメモリ１３２中の起動プログラムが読み出されることになる。そして、該プログラムがマイコン１１０により実行されることで、起動・制御プログラム／波形データメモリ１３２から、制御プログラムが読み出されて、ＤＲＡＭ１４０へ転送され、マイコン１１０はＤＲＡＭ制御回路１２０を介してＤＲＡＭ１４０に自由にアクセスできるようになって、マイコン１１０自身の制御はそこに記憶された制御プログラムに基づき常になされるようになることである。それによって、音源１００の起動・制御プログラム／波形データメモリ１３２へのアクセス時においても、マイコン１１０の処理スピードを送らせることなく、制御プログラムに基づく制御が実行されるようになる。
【００３９】
他は、実施例１と同じであるので、その詳細については省略しており、同じ構成については、同じ番号で示している。
【００４０】
尚、本発明の電子楽音発生器は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【産業上の利用可能性】
【００４１】
本発明の電子楽音発生器は、マイコン内蔵音源に利用されるものであって、例えば、パーソナルコンピュータの音源ボード等にも適用可能なことは言うまでもない。
【図面の簡単な説明】
【００４２】
【図１】第１の発明に係る電子楽器の回路構成概略図である。
【図２】上記構成の処理手順のうち、マイコンが起動プログラムを読み出している状態を示す説明図である。
【図３】マイコン１１０で起動プログラムが実行され、制御プログラムがＤＲＡＭ１４０側に転送されている状態を示す説明図である。
【図４】ＤＲＡＭ１４０に記憶された制御プログラムにマイコン１１０が自由にアクセスできるようになり、それに基づく制御が行われると共に、音源１００がプログラム／波形データメモリ１３０へのアクセスタイミングを占有されるようになった状態を示す説明図である。
【図５】本電子楽器における電源を入れて起動した際の、起動プログラムの処理手順を示すフローチャートである。
【図６】その制御プログラムの処理手順を示すフローチャートである。
【図７】本装置が稼働している間に行われるタイマ割込処理の処理手順を示すフローチャートである。
【図８】第２の発明に係る電子楽器の回路構成概略図である。
【図９】制御プログラムが波形データと共に１つの波形メモリＲＯＭ１３０内に記憶されていて、１チップ上に集積された音源１００とマイコン１１０とが、夫々制御プログラムと波形データに時分割でアクセスする従来の構成の説明図である。
【符号の説明】
【００４３】
１０ インターナルバス
２０ 第１のエクスターナルバス
３０ 第２のエクスターナルバス
１００ 音源
１１０ マイコン
１２０ ＤＲＡＭコントローラ
１３０ 制御プログラム／波形データメモリ
１３２ 起動・制御プログラム／波形データメモリ
１３４ 波形メモリ
１４０ ＤＲＡＭ
２００ インターフェース
２１０ ＤＳＰ
２１２ ディレイメモリ
２２０ ＤＡＣ
２３０ アンプ
２４０ スピーカ
【特許請求の範囲】
【請求項１】
ＤＲＡＭ制御回路、音源及び該音源を制御可能なマイコンを１チップ上に集積した集積回路を備えた電子楽音発生器において、
前記音源が発音するための楽音波形と、前記マイコンが動作するための制御プログラムとを、一連のアドレスにわたって記憶する第１の記憶回路と、
前記制御プログラムの読み込みにより、該制御プログラムを記憶することが可能であり、前記ＤＲＡＭ制御回路を通じて前記マイコンが読み書き可能な第２の記憶回路と、
前記電子楽音発生器の電源投入時に、前記マイコンに最初に読み出されて実行され、第１の記憶回路から前記制御プログラムを読み出して前記第２の記憶回路に記憶させる起動プログラムを記憶した第３の記憶回路とを有しており、
前記電子楽音発生器の電源投入時に、前記マイコンは、第３の記憶回路に記憶された起動プログラムを実行することで、まず、該マイコン自身により前記制御プログラムを第２の記憶回路へ読み出し・記憶させた後、次に、自分自身の動作制御を、前記第２の記憶回路に記憶された前記制御プログラムを元にした制御に移行させると共に、前記第１の記憶回路へのアクセスタイミングを前記音源に占有させるように制御する
ことを特徴とする電子楽音発生器。
【請求項２】
ＤＲＡＭ制御回路、音源及び該音源を制御可能なマイコンを１チップ上に集積した集積回路を備えた電子楽音発生器において、
前記音源が発音するための楽音波形と、前記マイコンが動作するための制御プログラムとを、一連のアドレスにわたって記憶する第１の記憶回路と、
前記制御プログラムの読み込みにより、該制御プログラムを記憶することが可能であり、前記ＤＲＡＭ制御回路を通じて前記マイコンが読み書き可能な第２の記憶回路とを有しており、
前記制御プログラム中には、前記電子楽音発生器の電源投入時に、前記マイコンに最初に読み出されて実行され、第１の記憶回路から前記制御プログラムを読み出して前記第２の記憶回路に記憶させる起動プログラムが含まれており、
前記電子楽音発生器の電源投入時に、前記マイコンは、第１の記憶回路に記憶された制御プログラム中の起動プログラムを実行することで、まず、該マイコン自身により前記制御プログラムを第２の記憶回路へ読み出し・記憶させた後、次に、自分自身の動作制御を、前記第２の記憶回路に記憶された前記制御プログラムを元にした制御に移行させると共に、前記第１の記憶回路へのアクセスタイミングを前記音源に占有させるように制御する
ことを特徴とする電子楽音発生器。
【請求項１】
ＤＲＡＭ制御回路、音源及び該音源を制御可能なマイコンを１チップ上に集積した集積回路を備えた電子楽音発生器において、
前記音源が発音するための楽音波形と、前記マイコンが動作するための制御プログラムとを、一連のアドレスにわたって記憶する第１の記憶回路と、
前記制御プログラムの読み込みにより、該制御プログラムを記憶することが可能であり、前記ＤＲＡＭ制御回路を通じて前記マイコンが読み書き可能な第２の記憶回路と、
前記電子楽音発生器の電源投入時に、前記マイコンに最初に読み出されて実行され、第１の記憶回路から前記制御プログラムを読み出して前記第２の記憶回路に記憶させる起動プログラムを記憶した第３の記憶回路とを有しており、
前記電子楽音発生器の電源投入時に、前記マイコンは、第３の記憶回路に記憶された起動プログラムを実行することで、まず、該マイコン自身により前記制御プログラムを第２の記憶回路へ読み出し・記憶させた後、次に、自分自身の動作制御を、前記第２の記憶回路に記憶された前記制御プログラムを元にした制御に移行させると共に、前記第１の記憶回路へのアクセスタイミングを前記音源に占有させるように制御する
ことを特徴とする電子楽音発生器。
【請求項２】
ＤＲＡＭ制御回路、音源及び該音源を制御可能なマイコンを１チップ上に集積した集積回路を備えた電子楽音発生器において、
前記音源が発音するための楽音波形と、前記マイコンが動作するための制御プログラムとを、一連のアドレスにわたって記憶する第１の記憶回路と、
前記制御プログラムの読み込みにより、該制御プログラムを記憶することが可能であり、前記ＤＲＡＭ制御回路を通じて前記マイコンが読み書き可能な第２の記憶回路とを有しており、
前記制御プログラム中には、前記電子楽音発生器の電源投入時に、前記マイコンに最初に読み出されて実行され、第１の記憶回路から前記制御プログラムを読み出して前記第２の記憶回路に記憶させる起動プログラムが含まれており、
前記電子楽音発生器の電源投入時に、前記マイコンは、第１の記憶回路に記憶された制御プログラム中の起動プログラムを実行することで、まず、該マイコン自身により前記制御プログラムを第２の記憶回路へ読み出し・記憶させた後、次に、自分自身の動作制御を、前記第２の記憶回路に記憶された前記制御プログラムを元にした制御に移行させると共に、前記第１の記憶回路へのアクセスタイミングを前記音源に占有させるように制御する
ことを特徴とする電子楽音発生器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１０−２３７４９４（Ｐ２０１０−２３７４９４Ａ）
【公開日】平成２２年１０月２１日（２０１０．１０．２１）
【国際特許分類】
【出願番号】特願２００９−８６１１４（Ｐ２００９−８６１１４）
【出願日】平成２１年３月３１日（２００９．３．３１）
【出願人】（０００００１４１０）株式会社河合楽器製作所 (563)
【Ｆターム（参考）】
【公開日】平成２２年１０月２１日（２０１０．１０．２１）
【国際特許分類】
【出願日】平成２１年３月３１日（２００９．３．３１）
【出願人】（０００００１４１０）株式会社河合楽器製作所 (563)
【Ｆターム（参考）】
[ Back to top ]