電子衝突型デバイスにおけるハロー低減用の表面構造
電子検出デバイスは、電子のソースを提供するためのカソード（６、５０）、および、このカソードから放射される電子を受け取るための、このカソードの反対側に配置されたアノード（８、８０、８３、８６、８９）を含んでいる。このアノードは、この電子検出デバイスの出力信号におけるハローを低減する模様付きの表面を含んでいる。この模様付きの表面は、ピット（８５）、または、逆ピラミッド（８７）のいずれかを含んでいてもよい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、電子検出デバイスに関し、より詳しくは、受信した信号を増幅するときにおいて電子検出デバイスによって生成されるハローを低減するための表面構造に関する。
【背景技術】
【０００２】
電子検出デバイスまたは電子衝突型デバイス（ｅｌｅｃｔｒｏｎ ｂｏｍｂａｒｄｅｄ ｄｅｖｉｃｅ）は、カスケードまたはノックオンプロセスによってゲインを生成するのに高エネルギー電子に頼る。これらの高エネルギー電子の影響は、それらの電子が、デバイスの電子収集表面に衝突すると後方散乱され得るという可能性である。後方散乱された電子は、信号および空間分解能の減少を生み出す。
【０００３】
ゲインを生成し、小さな信号を増幅するために、表面に衝突する高エネルギー電子を用いる種類のデバイスがある。そのようなデバイスの例としては、ハイブリッド型フォトダイオード（ＨＰＤ）、電子衝突型アクティブピクセルセンサ（ＥＢＡＰＳ）、電子衝突型ＣＣＤ（ＥＢＣＣＤ）、電子衝突型金属−半導体−金属（ＭＳＭ）真空光電管（ＭＳＭＶＰＴ）、アバランシェフォトダイオード（ＡＰＤ）および抵抗性アノードがある。ＥＢＡＰＳおよびＥＢＣＣＤの場合では、空間分解能が画質を維持するために優先される。信号強度も、低い光レベルのイメージングに関するファクターである。ＨＰＤおよびＭＳＭＶＰＴに対しては、空間分解能は重要度が低いが、信号の整合性は、デバイスが単一の光検出および高速を必要とするので、最優先のファクターである。それでも、セグメント化されたフォトダイオードには、空間分解能は重要である。
【０００４】
高エネルギー電子を用いることの影響は、一次電子の一部が後方散乱されるということである。後方散乱された電子が検出器に当たらない場合、信号はなくなるが、空間の出グラデーションはない。しかし、後方散乱された電子が検出器に再び当たる場合では、信号レベルは維持されるが、元の衝突点とは空間的にずれている。
【０００５】
典型的には、これらの衝突型デバイスは、平坦な半導体表面を有し、高エネルギー電子がこれらの平坦な表面に衝突する。高エネルギー電子の一部は後方散乱される。後方散乱された電子は、光が太陽電池の表面から反射されたのと酷似するように反射されたものとしてみなされ得る。太陽電池では、反射防止膜（ＡＲＣ）を用いて光の反射を低減する。しかし、電子衝突型デバイスでは、ＡＲＣを用いることが出来ない。その理由は、ＡＲＣが、入射信号のパワーを減衰し、それ故、デバイスのゲインを低減するからである。太陽電池技術におけるＡＲＣの代替手段は、模様付き（ｔｅｘｔｕｒｅｄ）表面を用いることである。模様付き表面は、高効率の太陽電池の表面からの反射を減少させるために用いられる。
【０００６】
太陽電池の設計には、（１）前方反射の低減することと、（２）経路長の長くすることと、（３）後方から反射された弱い吸収光をトラップすることとの３つの目標がある。しかし、電子衝突表面の場合では、高エネルギー電子の経路長は非常に短いので、最後の目標は該当しない。模様付き表面は、光の吸収を改善するために太陽電池の分野においてうまく用いられてきたが、模様付き表面を電子衝突型デバイスの分野において用いて、電子の後方散乱を低減し、出力イメージのハローを低減するということはされていない。
【０００７】
Ｓｕｚｕｋｉらの１９９９年１２月２１日に発行された特許文献１には、透明な入口面板と光ファイバブロックを含んだイメージ増倍管が開示されている。ファイバブロックは、互いに束ねられた多数の光ファイバからなり、入口面板の反対側に配置されている。入口面板と光ファイバブロックとの間に真空環境が形成される。光ファイバブロックにはピットが提供されており、そこでは、各ピットが、光ファイバのクラッド部の端面からくぼんだン光ファイバのコア部の端面を含む。クラッド部は、くぼんだコア部の表面から突き出し、それによって、ピットを形成する。従って、Ｓｕｚｕｋｉらは、出力光のハロー現象を低減するための、互いに束ねられた多数の光ファイバからなる光ファイバブロック内のピットの形成を教示する。
【０００８】
ＨＰＤ、ＥＢＡＰＳ、ＥＢＣＣＤ、ＭＳＭＶＰＴ、ＡＰＤおよび抵抗性アノードなどの電子衝突型デバイスに対するハロー現象を低減することに対するニーズが存在する。それらのデバイスにおいて後方散乱する電子を低減し、それによってゲインを増加させることに対するニーズも存在する。本発明は、これらのニーズを扱う。
【特許文献１】米国特許第６，００５，２３９号明細書
【発明の開示】
【課題を解決するための手段】
【０００９】
（発明の概要）
このニーズおよび別のニーズを満たすために、そして、その目的を鑑みて、本発明は、電子のソースを提供するカソードと、カソードから放射された電子を受け取るための、カソードの反対側に配置されたアノードとを含んだ電子検出デバイスを提供する。アノードは、電子検出デバイスの出力信号におけるハローを低減する模様付き表面を含む。
【００１０】
本発明の一実施形態では、模様付き表面は、アノードに形成された複数のピットを含む。複数のピットのうちの１つのピットは、アノードにおける縦方向の壁によって形成された上部開口部を有するウェルとして成形され、ウェルの底面は、上部開口部よりもカソードからさらに縦方向に離れた位置に配置されている。複数のピットは、横方向に、１．０ミクロンから３０．０ミクロンまで変化するピッチ値の間隔で置かれ、０．５のピッチに対する深さの比から２．０のピッチに対する深さの比まで変化する縦方向の深さを有する。アノードにおいて７０％から９０％まで変化する開口比（ＯＡＲ）を形成するように、複数のピットは、互いに間隔があけられる。
【００１１】
ピットを含んだ電子検出デバイスは、ハイブリッド型フォトダイオード（ＨＰＤ）、電子衝突型アクティブピクセルセンサ（ＥＢＡＰＳ）、電子衝突型電荷結合ダイオード（ＥＢＣＣＤ）、電子衝突型金属−半導体−金属真空光電管（ＭＳＭＶＰＴ）、アバランシェフォトダイオード（ＡＰＤ）または抵抗性アノードであり得る。
【００１２】
本発明の別の実施形態では、電子検出デバイスは、電子のソースを提供するカソードと、カソードから放射された電子を受け取るための、カソードの反対側に配置されたアノードとを含む。アノードは上面を有し、その上面は、電子検出デバイスの出力信号におけるハローを低減するために、各々が逆ピラミッド型の底部によって規定される複数の開口部を含む。逆ピラミッドの底部は、アノードの上面において実質的に正方形であり、アノードに形成された壁は、逆ピラミッドの尖部を形成するように底部から延びており、その尖部は、逆ピラミッドの底部よりもカソードからさらに縦方向に離れた位置に配置されている。逆ピラミッドの底部は、一辺が６ミクロンの正方形であり、逆ピラミッドの尖部は、底部から縦方向に４．０９１ミクロン間隔をあけて配置されている。
【００１３】
逆ピラミッドを含んだ電子検出デバイスは、ハイブリッド型フォトダイオード（ＨＰＤ）、電子衝突型アクティブピクセルセンサ（ＥＢＡＰＳ）、電子衝突型電荷結合ダイオード（ＥＢＣＣＤ）、電子衝突型金属−半導体−金属真空光電管（ＭＳＭＶＰＴ）、アバランシェフォトダイオードまたは抵抗性アノードであり得る。
【００１４】
上記の一般的な記載および下記の詳細な説明は本発明の例示であり、本発明を限定するものでないということは、理解される。
【００１５】
本発明は、添付の図面とあわせて下記の詳細な説明を読むことから最もよく理解される。
【発明を実施するための最良の形態】
【００１６】
説明したとおり、本発明は、デバイスの電子収集表面に模様付き表面を提供することによって、電子の後方散乱を低減し、ハロー現象を低減し、電子衝突のゲインを増大させる。
【００１７】
図１を参照すると、全体が５として指定された電子衝突型デバイスが示されている。デバイスは、真空ギャップ７によって空間分離されたカソード６とアノード８とを含む。アノードは、電子収集点としての機能を果たす。
【００１８】
電子親和力が負の表面（ＮＥＡ）、電子親和力が正の表面（ＰＥＡ）、熱電子放出、電界放出のいずれかによって、電子がカソード６から真空ギャップ７へと放射されるということは、理解される。カソードとアノードとの間の電界（図示せず）は、電子をアノード８の方向に加速する。様々な電位を有するさらなる電極（図示せず）は、電子をフォーカスさせるためにカソードとアノードとの間に配置され得る。これらの電極は、電子の総ランディング電位（ｌａｎｄｉｎｇ ｐｏｔｅｎｔｉａｌ）を変化させない。アノードの表面に衝突すると、一次電子は、散乱イベントを介してアノードの材料と相互作用する。これは、以下で議論する。
【００１９】
一次電子はエネルギーを損失するので、一部の二次粒子が生成される（例えば、衝撃イオン化に起因したＸ線および電子正孔ペア）。衝撃イオン化の間に損失される一次電子のエネルギーは、アノードを形成する材料のバンドギャップの約３倍と等しい。電子が散乱され、電子が材料から出得てそれにより後方散乱イベントを導くという可能性を生じさせるので、電子の方向はまた変化する。後方散乱の確率は、アノードの材料特性、電子の衝撃エネルギーおよび電子の入射角に関連する。さらに、空間位置決めの損失は、電子ソース（カソード）と衝突される電子ドレイン（アノード）との距離に関連する。
【００２０】
本発明者は、種々のアノード表面からの電子の後方散乱をシミュレーションし、後方散乱される電子のエネルギーが約５０ｅＶからほぼ一次電子のエネルギーまでの範囲に及び得るということを発見した。このエネルギーは、散乱に起因して縦成分および横成分を含む。電子がアノードの材料から離れると、電子の軌道は、カソードとアノードとの間の電位による影響を受け、その電位は、電子をアノードに戻すようにする。電子が移動する横方向の距離は、電子がアノードの材料から離れる角度と、電子のエネルギーと、アノードに対するカソードの電圧と、カソードとアノードとの間隔とに依存する。
【００２１】
本発明者はまた、電子が移動する、第１の衝撃の横方向の最大距離は、エネルギーが一次電子とほぼ等しい場合では、カソードとアノードとの距離の２倍であるということを発見した。複数の衝撃は、最初の範囲を超えた範囲にわたる可能性がある。大多数の電子は、この最大距離よりも短い距離を移動する。これらの電子がイメージ増倍管においてハロー電子と呼ばれるということは、理解される。すなわち、ハローまたは光の輪が、明るい点光源の周りに形成される。本明細書で用いられる場合、ハロー電子は、後方散乱される電子を意味する。
【００２２】
次に図２を参照すると、本発明を組み込んだイメージ増倍管が概略的に示されている。図示するように、イメージ増倍管７０は、入力側５０ａと出力側５０ｂとを有するフォトカソード５０を含む。イメージ増倍管７０はまた、マイクロチャネルプレート（ＭＣＰ）５７とイメージャ６４とを含む。ＭＣＰ ５７は、入力側５７ａと出力側５７ｂとを含み、イメージャ６４は、入力側６４ａと出力側６４ｂとを含む。フォトカソード５０およびイメージャ６４がそれぞれ、図１に示されるカソード６およびアノード８に対応するということは、理解される。ＭＣＰ ５７は、フォトカソード５０とイメージャ６４とを組み込んだハウジング（図示せず）に形成される真空ギャップ内に配置される。ＭＣＰ ５７がフォトカソード５０とイメージャ６４との間に配置されるように示されているが、図１に示されるように、ＭＣＰ ５７は省略されてもよいということは、理解される。
【００２３】
イメージャ６４またはアノード８は、任意の型の固体電子センサであり得る。例えば、それらは、イメージングＣＣＤデバイスもしくはＣＭＯＳセンサ、または、非イメージングセンサ（例えば、ＭＳＭ、ＡＰＤ）または抵抗性アノードを含み得る。
【００２４】
動作中では、イメージ６０からの光６１は、フォトカソード５０の入力側５０ａを介して、イメージ増倍管７０に入射する。フォトカソード５０は、入射光を電子６２に変化させ、その電子は、フォトカソード５０の出力側５０ｂから出力される。フォトカソード５０を出る電子６２は、ＭＣＰ ５７の入口表面５７ａを介してチャネル５７ｃに入る。電子６２がＭＣＰ ５７の複数の入口表面５７ａ内に衝突した後に、ＭＣＰ ５７の複数のチャネル５７ｃ内において、二次電子が生成される。ＭＣＰ ５７は、入口表面５７ａを介して入る各電子に対して、各チャネル５７ｃ内に数百の電子を生成し得る。従って、チャネル５７ｃを出る電子６３の数は、チャネル５７ｃに入った電子６２の数よりも実質的に多い。増えた数の電子６３がＭＣＰ ５７の出口側５７ｂを介してチャネル５７ｃを出て、イメージャ６４の電子受取表面６４ａにぶつかる。イメージャ６４の出力は、レジスタにおいて記憶され、読み出しレジスタへと伝達され、増幅され、ビデオディスプレイ６５に表示され得る。
【００２５】
図３ａ〜図３ｄを参照すると、本発明の４つの実施形態が示されており、各々は、イメージャ６４（図２）またはアノード８（図１）に対する電子収集プレートとして用いられる。各実施形態は、異なった表面のジオメトリを含む。例えば、図３ａは、５００Åの厚みの上部がコーティングされたアルミニウム層８１を有するシリコンの平坦な層８２を含んだ電子収集プレート８０を示す。上部がコーティングされた層８１は、厚みが５００Åの金の層であり得る。
【００２６】
図３ｂは、シリコンの平坦な層８４の上面にエッチングされる複数のピット（またはウェル）８５を含んだ電子収集プレート８３を示す。図３ｃは、シリコンの平坦な層８８の上面にエッチングされる複数の逆ピラミッド８７を含んだ電子収集プレート８６を示す。図３ｂのピットジオメトリおよび図３ｃの逆ピラミッドジオメトリの大きさは、以下で議論する。
【００２７】
図３ｄは、シリコンの平坦な層９０の上面にエッチングされる複数の逆四面体９１を含んだ電子収集プレート８９を示す。逆四面体は、各々が３つの垂直な平面を有し、各四面体の底部に対して９０度傾いている。この構造は、超音波切断法によって、Ｓｉの表面に生成されてきた。この方法も、これに関連のレーザ切断も、将来には価格が魅力的になるかもしれないが、現時点では経済的には実現可能ではない。このジオメトリを経済的に生成するためには、シリコンの適切な結晶方向に異方性エッチングが適用される。逆四面体の形成は、グレインが（１１１）方向を向いた多結晶シリコンに異方性エッチングが適用される場合において、実証される。ウェーハが異方性エッチングにおいて浸される前に、フォトリソグラフィのステップが、表面上の規則的な繰り返しパターンを得るようにために、必要とされる。（１１１）シリコンの３つの垂直な面を生成するためのマスクパターンは、Ａ．Ｗ．ＳｍｉｔｈおよびＡ．Ｒｏｈａｔｇｉによる、Ｓｏｌａｒ Ｅｎｅｒｇｙ Ｍａｔｅｒｉａｌｓ ａｎｄ Ｓｏｌａｒ Ｃｅｌｌｓ、第２９巻、第５１〜６５頁、１９９３年に公表された、タイトルが「Ａ Ｎｅｗ Ｔｅｘｔｕｒｉｎｇ Ｇｅｏｍｅｔｒｙ ｆｏｒ Ｐｒｏｄｕｃｉｎｇ Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｓｏｌａｒ Ｃｅｌｌｓ ｗｉｔｈ ｎｏ Ａｎｔｉｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇｓ」という論文において議論されている。本明細書はこの論文を援用する。これらの３つの垂直な平面の先端は、マスクパターンの最も厚い領域の直下であり、特定の切断中の酸化物が必要とされ得る。
【００２８】
図３ｃの逆ピラミッドのジオメトリは、構造の底部に対して５３．７５度傾いた４つの平面を形成するようなジオメトリを有する長方形マスクを用いることによる逆四面体の場合と類似の態様で形成され得る。
【００２９】
本発明者は、電子の運動、図３ｂのピットジオメトリからの電子および図３ｃの逆ピラミッドのジオメトリからの電子の後方散乱をシミュレーションした。図３ａの平坦な表面のジオメトリ（アルミニウムのオーバーコーティングを有するシリコン、および金のオーバーコーティングを有するシリコン）、および、オーバーコーティングなしのシリコンの平坦な表面（本明細書では、裸シリコンまたは平坦なシリコンと呼ぶ）も、ピットジオメトリおよび逆ピラミッドのジオメトリに対する参照を提供するために調べた。このシミュレーションおよびこのシミュレーションの結果は、以下に議論する。
【００３０】
後方散乱電子の低減およびハロー効果の低減の仮説をテストするために選択した第１の模様付きジオメトリは、逆ピラミッド構造である。この構造は、一リソグラフィステップと異方性エッチングでシリコンに容易に生成されるので、この構造を選んだ。選択した第２のジオメトリは、（本明細書の背景技術の部分において記載した）米国特許第６，００５，２３９号におけるイメージ増倍管に対してＳｕｚｕｋｉらによって提案されたものにならった、ファイバの光バンドルの光ブロックにおけるエッチングされたピット構造であった。第２のジオメトリは、ピット構造におけるピッチに対するピットの深さのアスペクト比が変更され得るので、逆ピラミッド構造を超えた利点を有する。
【００３１】
電子運動、電子の散乱をシミュレーションするために、２つのコンピュータモデルを組み合わせた。第１のモデルは、Ｊｏｙによる、Ｍｏｎｔｅ Ｃａｒｌｏ Ｍｏｄｅｌｉｎｇ ｆｏｒ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ ａｎｄ Ｍｉｃｒｏａｎａｌｙｓｉｓ、Ｏｘｆｏｒｄ Ｕｎｉｖｅｒｓｉｔｙ Ｐｒｅｓｓ Ｉｎｃ．、ＮＹ、ＮＹ、１９９５年に教示された高エネルギー電子シミュレーションに対するモンテカルロモデルである。本明細書はこの文献を援用する。このモデルは、電子が材料内にある場合における、電子の散乱およびエネルギー損失メカニズムを提供する。電子が材料を出るときにおける、散乱電子の方向余弦は、電子が移動する方向であると仮定する。この分析を助けるために、電子のエネルギーをモニタリングする。エネルギーが５０電子ボルト（ｅＶ）未満になると、電子は、吸収されるものと仮定する。しかし、電子が後方散乱されると、その経路は、電子が表面に再びぶつかり、アノード材料に再び入るまで、第２のモデルによって追跡される。
【００３２】
第２のモデルは、アノードの外部にある電子を扱い、それ故、散乱イベントを含まない。シミュレーションのこの局面の間では、アノードの表面模様が場に有意に影響を及ぼさない場合には、電子は光線として振舞う。Ａ．Ｗ．ＳｍｉｔｈおよびＡ．Ｒｏｈａｔｇｉによる、Ｓｏｌａｒ Ｅｎｅｒｇｙ Ｍａｔｅｒｉａｌｓ ａｎｄ Ｓｏｌａｒ Ｃｅｌｌｓ、第２９巻、ｐｐ３７〜４９、１９９３年のタイトルが「Ｒａｙ Ｔｒａｃｉｎｇ Ａｎａｌｙｓｉｓ ｏｆ ｔｈｅ Ｉｎｖｅｒｔｅｄ Ｐｙｒａｍｉｄ Ｔｅｘｔｕｒｉｎｇ Ｇｅｏｍｅｔｒｙ ｆｏｒ Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｓｉｌｉｃｏｎ Ｓｏｌａｒ Ｃｅｌｌｓ」の論文に開示されるように、太陽電池における光の閉じ込めを評価するために用いられる手法を、一部を修正して、電子の閉じ込めのシミュレーションに適用した。本明細書はこの文献を援用する。
【００３３】
しかし、シリコンセルに用いられる手法からの第２のモデルにおける修正は、かなり根本的なものであった。まず、一次電子は、縦成分のみを有する。この仮定は、電子がカソードを出るときにおいて、カソードとアノードとの間の場が、電子の速度の横成分よりも十分に大きい場合に、妥当である。第２に、電子は光のようには反射されず、電子の反射角は、電子の入射角と等しくない。より正しくは、後方散乱された電子の方向余弦は、電子がアノード材料から出るので、モンテカルロルールによって与えられる。第３に、アノードの模様付き構造内の場は無視する。これは、アノードの模様付きジオメトリの形体がアノードとカソードの間隔よりも十分に小さい場合に、妥当である。これらの仮定によって、電子が模様付き構造の上部に達するまで、電子を光線として取り扱うことを可能にする。
【００３４】
経路において電子がぶつかる面の数も記録した（下記の表１を参照）。電子が模様付き構造に残る限り、電子は、散乱に応じて、可能な限り多くの表面にぶつかり得る。しかし、電子が構造の上部に達すると、電子は、自由飛行にあるように、すなわち、弾丸のように取り扱われる。この自由飛行の最後において、衝撃エネルギーと電子の位置を記録した。複数の衝撃の影響を決定するために、最大５つの自由飛行を記録した。
【００３５】
しかし、図３ａ〜図３ｃに示す異なった構造を適正に比較するためには、後方散乱係数のみでは十分でない。このシミュレーションにおいて、衝撃イオン化イベントの数、すなわち、生成された二次電子の数の目録を作った。このようにして、模様付きジオメトリと、アルミニウムを有する平坦なジオメトリと、金が覆った平坦なジオメトリとに対して、異なった７つの入射エネルギーの電子を用いた入射地点におけるゲインとハロー地点におけるゲインを比較した。収集したさらなるデータは、第１の後方散乱後の衝撃地点における電子のエネルギーである。後方散乱されるまでに電子がぶつかった模様付きジオメトリ内の表面の数も記録した。最後に、イメージパターンを提供するために、後方散乱された電子の衝撃点を記録した。
【００３６】
平坦なジオメトリ、および逆ピラミッドのジオメトリでは、衝撃イオン化は、複数のシリコン領域のいずれかにおいて、起きる。ピットジオメトリでは、ピットの壁内ではなく下にあるシリコン内では、ノックオンプロセスのみを考慮する。壁を排除する根本的理由は、生成されたキャリアが、底部材料に拡散する可能性が低く、より可能性のある結果が、そのキャリアが壁の表面において再結合し得るということである。壁においてはゲインを無視したが、このシミュレーションでは、一次電子のエネルギー損失を考慮した。しかし、種々のファクターのために、表面からの一次電子によって生成された二次電子は、無視した。二次電子は、低エネルギーであり、それ故、カソードとアノードとの間の場が強いために、二次電子は横方向に遠くには移動しない。この低エネルギーは、二次電子がゲインを生じることができないということも意味する。最後に、表面の形体はまた、二次電子の運動を妨げる。
【００３７】
シミュレーション中では、原点を中心とし、模様付きジオメトリを表す一辺が６ミクロンの正方形において、一千万個の電子の追跡を始めた。カソードとアノードの平坦な面との間隔は、０．０１ｃｍで一定に保った。この間隔は、アノードの表面に再びぶつかる前に、第１の、または後の後方散乱された電子が横方向に移動し得る最大距離を制御する。
【００３８】
後述するように、アノードのピットのジオメトリを変更した。しかし、一般的には、ピットのジオメトリは、深さが変更される一辺が６ミクロンの正方形であった。ピットのジオメトリでは、ピッチのサイズは一辺が６ミクロンの正方形であり、８４％の開口比（ＯＡＲ）であった。ＯＡＲは、アノードの構造が正常（ｓｏｕｎｄ）である場合には、９０％以上の範囲であり得、ゲインおよび雑音に対する信号が構造に重要でない場合では、７０％以下であり得る。エッチピットの深さは、１．５〜３０ミクロンで変化させた。一方、逆ピラミッドのジオメトリは、深さが４．０９１ミクロンで一辺が６ミクロンの正方形であった。
【００３９】
ハローの低減がカソードとアノードとの間隔の減少によるものでないことを確実にするために、下記のように、選択したエネルギーおよび高さに対して１ミクロン（μｍ）のピットピッチでシミュレーションを実行した。ピットのピッチがピット正方形の中心から次のピット正方形の中心までの距離として定義されることは、理解される。シミュレーション中では、開始の電子エネルギーの効果を評価するために、電子エネルギーも１ｋｅＶ〜２０ｋｅＶで変化させた。比較のために、平坦なジオメトリに対して、同じエネルギー条件もシミュレーションした。このシミュレーションは、三次元空間で実行した。
【００４０】
シミュレーションの結果を議論する。図４を参照すると、図３ａ〜図３ｃ（図３ａは、アルミニウムまたは金の層８１で覆われた平坦なシリコン構造８２、および、図４では裸シリコンと参照される層８１なしの平坦なシリコン８２を示す。図３ｂは、ピット比（ピッチに対する深さの比）が０．５、１．０および２．０を含むピッチジオメトリを示す。図３ｃは、逆ピラミッドを示す。）に示される７つの異なった構造に対する入射エネルギーの関数としての後方散乱電子の割合が示されている。従って、この７つの構造は、裸シリコンと、アルミニウムに覆われたシリコンと、金に覆われたシリコンと、０．５のピット比を有するシリコン層と、１．０のピット比を有するシリコン層と、２．０のピット比を有するシリコン層と、逆ピラミッドを有するシリコン層とを含む。
【００４１】
図４に示すように、３つの平坦なジオメトリに対する低入射エネルギーレベルでは、後方散乱係数は、アノードの上部材料層を示すものである。アルミニウムで覆われたシリコンの場合では、後方散乱係数は、急速に、下にあるシリコン層のものに平衡する。しかし、金で覆われたシリコンの場合では、後方散乱係数は、最初にドロップを経由し、平らになる。入射エネルギーが増加し続けると電子は、金を貫通し、シリコンに直面し、結果として、後方散乱係数にドロップが生じる。
【００４２】
さらに図４を調べると、入射エネルギーが増加するにつれ、模様付きジオメトリは、後方散乱係数の低減の効率がわずかに低くなるということが理解され得る。入射エネルギーが高いほど、電子は、アノードの模様付きジオメトリの外で散乱される可能性が高い。
【００４３】
模様付きジオメトリ（図４の３つのピット比および逆ピラミッド）は、平坦な構造と比べて低い後方散乱係数を有し、逆ピラミッドが最も低い後方散乱を有する。しかし、結果の後方散乱係数は、光を光線として考慮した光の閉じ込めジオメトリでの経験から予測されたものよりもかなり低いということは、理解される。光線の場合では、例えば、反射係数が２０％の場合では、二回の跳ね返りの反射は４％であり、三回の跳ね返りは０．８％であろう。そうではなく、観測した後方散乱係数は、電子が光線のように振舞わないので、光閉じ込めジオメトリよりも大きさのオーダーが一つ低い（逆ピラミッドに対しては０．０３％）。一旦電子が材料に入ると、電子の以前の軌道履歴の知識は、散乱のために失われる。反射係数の低下を提供するのは、この軌道履歴の損失である。
【００４４】
これは、表１においても認められ得る。この表は、吸収または後方散乱されるまでに電子が当たる面の数を示す。上記のとおり、シミュレーション中では、一辺が６ミクロンの正方形において、一千万個の電子の追跡を始めた。２つの異なったジオメトリ、すなわち、逆ピラミッド構造と、ピット比が１のピット構造とを表に示した。各ジオメトリに対して、２つの異なった入射エネルギーも含まれる。
【００４５】
【表１】
【００４６】
表１をさらに参照すると、一部の電子は、たった一つの平面に当たった後に後方散乱されるということが気付かれ得る。この結果は、垂直入射かつこれらの模様付きのジオメトリでは、光線にはあり得ない。この表では、非常にわずかな割合の入射電子が、模様付き表面から後方散乱される前に、５つ以上の平面にぶつかるということも気付かれ得る。この結果も、これらのジオメトリでは、光線にはあり得ない。
【００４７】
次に図５を参照すると、入射地点において一入射電子あたりのゲインが示されている。アルミニウムおよび金で覆われたシリコンの場合では、ゲインが達成され得るまでに超える必要のあるデッド電圧（ｄｅａｄ ｖｏｌｔａｇｅ）がある。アルミニウムで覆われたシリコンに対するゲインは、急速に、裸シリコンの場合に近づく。ピットの場合では、ＯＡＲに等しいゲインにおいてほとんど一定のオフセットがある。しかし、これは、ピットが深くなり、エネルギーが増加するほど、離れる傾向にある。しかし、逆ピラミッド構造は、常に、全入射エネルギーの関数として電子入射地点において、最も高いゲインを実証する。
【００４８】
次に図６ａおよび図６ｂを参照すると、６つの異なったジオメトリ（０．５のピット比は図示せず）に対する、一次電子エネルギーに規格化された、第１の後方散乱衝撃地点における電子エネルギー分布が示されている。図６ａは、５ｋｅＶにおける入射エネルギーに対する結果を示し、図６ｂは、１５ｋｅＶにおける入射エネルギーに対する結果を示す。
【００４９】
図６ａおよび図６ｂの凡例において括弧で示したものは、各ジオメトリに対する後方散乱エネルギーの平均値である。模様付きジオメトリ（ピットおよび逆ピラミッド）に対する後方散乱衝撃エネルギーの分布は、平坦な表面のジオメトリよりも低い。図４に示すより低い後方散乱の結果と、図５に示す一次電子のゲインとともに、図６ａおよび図６ｂに示す傾向は、数個の事柄を明らかにする。第１に、一次電子が模様付き表面の局所領域を出る前に衝撃イオン化によって、より多くの電子がその領域において生成され、後方散乱イベントに含まれるエネルギーがより少ないので、衝撃サイトにおける衝撃イオン化によって生成される電子はより少ない。第２に、後方散乱係数がより低いので、ハローに寄与する電子はより少なく、それによって、ハローの激しさが弱くなる。最後に、後方散乱された電子のエネルギーがより低いので、アノード電位は、アノードへと電子を戻し、それによって、後方散乱された電子が移動する距離は短くなる。さらに、ピットまたは逆ピラミッドの壁はエスケープ角で切り落とされたので、以下に示すように、明るい点のラジアル距離のさらなる低減が達成され得る。
【００５０】
次に図７を参照すると、７つの異なった構造に対する、入射エネルギーの関数としての総ゲインに対するハローゲインの比が示されている。図示したように、平坦なシリコンジオメトリのハローと比べて、模様付きのジオメトリに対するハローは小さく、明るくない。一次電子のゲインはデッド電圧のためにまた低いということが想起されるが、アルミニウムおよび金で覆われたシリコンは、はじめはより低いハローゲインを有するということは、理解される。図７に示す３つのピットのジオメトリは各々、ピットの深さが増大するにつれ、減少するハローゲインを有する（０．５、１．０および２．０のピット比）。これらのピットジオメトリはまた、入射エネルギーが増加するにつれ、総ゲインに対するハローゲインの比が比較的一定にとどまる。一方、逆ピラミッドのジオメトリは、低エネルギーでは非常に低いハロー強度を有するが、入射エネルギーが大きくなるにつれ、ハロー強度が増える。図７に示される最良の傾向は、おそらく、２．０のピッチに対する深さの比を有するピットジオメトリである。
【００５１】
次に図８ａ〜図８ｆを参照すると、５ｋｅＶの入射エネルギーを用いた６つの異なった構造のハローパターンに対する空間的な傾向が示されている。空間出力は、第１象限のみに関してこれらの図に示されている。別の３つの象限における空間出力は、第１象限に示されるものと同じなので、対称性によって構成され得る。
【００５２】
このプロットに示されるように、強度は、アルミニウムで覆われた構造に規格化されており、表示のために１２ビットのグレースケールにデジタル化されている。図８ａ〜図８ｆの各々の右上のインセットは、各ハローのラジアル傾向を表示する。平坦（裸）シリコンに対するプロットは、次第に収まる強度を有するほぼ飽和した中央領域を示す。金で覆われた構造に対しては、図８ｂのプロットは、ランダムな円形のパターンを示す。このパターンは完全には現像されていないが、これらの点は非常に強い。示したように、全ての平坦なジオメトリは、カソードとアノードの間隔の二倍のラジアル距離に達するハローを有する。最初の半径の外部のハローは、電子の複数回の衝突、または二次ハローのためである。
【００５３】
オーバーコーティングされた平坦なサンプル（図８ｂ〜図８ｃ）は、最高エネルギーの後方散乱された電子のみがこの距離に到達するので、最大半径付近で高い強度を示す。２つのピットジオメトリ（図８ｄ〜図８ｅ）の場合に対しては、強度は、オーバーコーティングされたアルミニウムのサンプルよりも小さく、サイズも僅かに小さい。さらに、強度は、ピッチに対する深さの比が増えると、半径の関数として減る。ピットジオメトリに対するラジアル強度の挿入部は、平坦なジオメトリのラジアル強度の挿入部とは異なり、連続して減少する傾向を示すということは、理解される。しかし、逆ピラミッド（図８ｆ）の場合では、別の５つのジオメトリのいずれよりも、半径はかなり小さく、強度が低い。
【００５４】
電子の軌道履歴の損失に関する先の議論を思い出すと、模様付き表面に対する図８ｄ〜図８ｆに示される結果は、電子の軌道履歴がこれらの模様付き表面において失われているという結論をサポートする。いずれにせよ、これらは、電子の散乱における角依存性には現れない。一方、ジオメトリおよび入射電子の方向のために、電子がその模様において軌道履歴を保った場合では、別個のパターンが展開されるべきである。ピットおよびピラミッド構造の対角線はピッチの大きさよりも長いので、ハローのパターンは、円のパターンからのずれを導くことになる。図８ｄ〜図８ｆに示されるパターンはこれらの円のパターンを保つので、後方散乱された電子の移動方向における軌道履歴がないという結論をサポートする。
【００５５】
図９ａ〜図９ｆは、入射粒子エネルギーが１５ｋｅＶであるということを除いて、図８ａ〜図８ｆに示したものと同じ構造ジオメトリに対する空間パターンの結果を示す。平坦（裸）シリコン、アルミニウムで覆われたシリコン、および２つのピットジオメトリ（図９ａ、ｃ、ｄおよびｅ）は、対応の図８ａ、ｃ、ｄおよびｅに示されるものと実質的に同じ形状および強度のプロファイルを示す。しかし、図９ｂの金で覆われた平坦なジオメトリに対しては、パターンは、ここでは完全に現像されている。このパターンは、０．０２ｃｍ未満の半径における第１の衝撃に対する高い強度を示し、０．０２ｃｍよりも大きい外側半径において第２の衝撃を示す。これは、大きな原子質量単位（ＡＭＵ）の金の金属が、シリコン内の材料下の電子をトラップしていることを示す。あいにく、その結果の強度は強く、金で覆われたシリコンをイメージングアプリケーションに対して使用不能にさせる。
【００５６】
図９ｆの逆ピラミッドのジオメトリの場合では、図８ｆの逆ピラミッドのジオメトリと比較すると、強度および半径が、増え、ピッチに対する深さの比が１．０のピットの強度および半径に近づく。
【００５７】
図１０は、２つの異なったピッチ（６ミクロンのピッチおよび１ミクロンのピッチ）および５ｋｅＶおよび１５ｋｅＶの２つの異なった入射エネルギーにおける、後方散乱された電子の割合をピット構造に関するピッチに対する深さの比の関数として示す。図１０はまた、６ミクロンのピッチおよび５ｋｅＶの入射エネルギーにおける、後方散乱されたものの割合を逆ピラミッドのジオメトリに関するピットに対する深さの比の関数として示す。
【００５８】
図１０は、ピッチに対する深さの比が増えると、ピットのジオメトリに対しては、ピッチの値に関わらずに、後方散乱の割合は、減り、０．０５の値に漸近するようにみえることを示す。さらに、後方散乱の割合は、逆ピラミッドのジオメトリに対しては０．００２の値へと減少する。
【００５９】
図１１は、２つの異なったピッチ（６ミクロンのピッチおよび１ミクロンのピッチ）および５ｋｅＶおよび１５ｋｅＶの２つの異なった入射エネルギーにおける、一入射電子あたりのゲインをピット構造に関するピッチに対する深さの比の関数として示す。図１１また、６ミクロンのピッチおよび５ｋｅＶの入射エネルギーにおける、一入射電子あたりのゲインを逆ピラミッドのジオメトリに関するピットに対する深さの比の関数として示す。
【００６０】
図１１は、ピッチに関わらず、一入射電子あたりのゲインが、低入射エネルギーに対しては一定であるということを実証する。しかし、高入射エネルギーにおいては、傾向はピッチに対する深さの比が変化するのと同じであるが、ピッチによる違いが観測される。
【００６１】
図１２は、２つの異なったピッチ（６ミクロンのピッチおよび１ミクロンのピッチ）および５ｋｅＶおよび１５ｋｅＶの２つの異なった入射エネルギーにおける、総ゲインに対するハローゲインの比をピット構造に関するピッチに対する深さの比の関数として示す。図１２はまた、６ミクロンのピッチおよび５ｋｅＶの入射エネルギーにおける、総ゲインに対するハローゲインの比を逆ピラミッドのジオメトリに関するピットに対する深さの比の関数として示す。
【００６２】
図１２は、総ゲインに対するハローゲインの比が、考慮した全てのジオメトリに対して減少するということを実証する。もちろん、総ゲインに対するハローゲインの比の減少は望ましい。ピッチがハローのサイズの減少に寄与しないということを確実にするために、本発明者は、シミュレーションでは１ミクロンのピッチを有するピットを考慮した。図１３ａ〜図１３ｂは、１ミクロンのピッチを有するピットに対してプロットされており、６ミクロンのピッチを有するピットに対する図８ｄおよび図８ｅと匹敵し得る。この類似は、同じサイズのハローが、ピッチの値に関わらずにピッチに対する深さの比が同じ場合に起きるということを実証する。このように、ピッチの値は、ハローのサイズの低減に寄与しない。
【００６３】
図３ｂおよび図３ｃに示すように、アノードの模様付きジオメトリは、電子衝突型デバイスにおけるハローの強度および半径を小さくするために用いられ得る。粒子軌道の履歴は材料における散乱のために失われ、これによって、後方散乱係数の低減における利点が提供される。改善の大きさは、入射エネルギーと、模様付きジオメトリのピッチに対する深さの比とに依存する。このシミュレーションはまた、模様付きジオメトリがハロー半径を低減し、このサイズの低減は、ジオメトリのピッチに対する深さの比に依存するということも示す。
【００６４】
大きなＡＭＵの材料を用いると、シリコン内の電子がトラップされるということも、実証した。しかし、上部金材料の高い後方散乱係数のために、特徴的なハロー半径を有する明るいハローが生成される。平坦なコーティングされていないシリコンと、オーバーコーティングされたアルミニウムシリコンとの差は、非常にわずかにしか見られなかった。平坦なジオメトリのいずれも、ハロー半径の低減を提供しない。
【００６５】
本明細書において特定の具体的な実施形態を参照して説明および記載してきたが、本発明は、示した詳細に限定されることを意図していない。むしろ、特許請求の範囲の均等物の有効範囲および範囲内で本発明の精神から逸脱せずに、詳細において種々の改変がなされ得る。
【図面の簡単な説明】
【００６６】
【図１】本発明の一実施形態を組み込んだ電子検出デバイスを示す概略図である。
【図２】本発明の一実施形態を組み込んだ、カソードとアノードの間に配置されたマイクロチャネルプレート（ＭＣＰ）を備えた図１の電子検出デバイスを示す概略図である。
【図３】図３ａ〜図３ｄは、本発明の一実施形態による、図１に示されるアノード構造の模様付き表面の拡大図である。
【図４】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションの結果を示す、後方散乱電子の割合 対 入射エネルギーのグラフである。
【図５】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションの結果を示す、一入射電子あたりのゲイン 対 入射エネルギーのグラフである。
【図６Ａ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションの結果を示す、エネルギー分布 対 一次エネルギーに対するハローエネルギーの比のグラフである。
【図６Ｂ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションの結果を示す、エネルギー分布 対 一次エネルギーに対するハローエネルギーの比のグラフである。
【図７】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションの結果を示す、総ゲインに対するハローゲインの比 対 入射エネルギーのグラフである。
【図８Ａ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られた結果のディスプレイ上のイメージを示す写真である。
【図８Ｂ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られた結果のディスプレイ上のイメージを示す写真である。
【図８Ｃ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られた結果のディスプレイ上のイメージを示す写真である。
【図８Ｄ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られた結果のディスプレイ上のイメージを示す写真である。
【図８Ｅ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られた結果のディスプレイ上のイメージを示す写真である。
【図８Ｆ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られた結果のディスプレイ上のイメージを示す写真である。
【図９Ａ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られたさらなる結果のディスプレイ上のイメージを示す写真である。
【図９Ｂ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られたさらなる結果のディスプレイ上のイメージを示す写真である。
【図９Ｃ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られたさらなる結果のディスプレイ上のイメージを示す写真である。
【図９Ｄ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られたさらなる結果のディスプレイ上のイメージを示す写真である。
【図９Ｅ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られたさらなる結果のディスプレイ上のイメージを示す写真である。
【図９Ｆ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られたさらなる結果のディスプレイ上のイメージを示す写真である。
【図１０】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションの結果を示す、後方散乱電子の割合 対 ピッチに対する深さの比のグラフである。
【図１１】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションの結果を示す、一入射電子あたりのゲイン 対 ピッチに対する深さの比のグラフである。
【図１２】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションの結果を示す、総ゲインに対するハローゲインの比 対 ピッチに対する深さの比のグラフである。
【図１３Ａ】本発明の一実施形態による、図３ｂに示される模様付き表面を用いたシミュレーションにおいて得られた結果を示す、ディスプレイ上のイメージを示す写真である。
【図１３Ｂ】本発明の一実施形態による、図３ｂに示される模様付き表面を用いたシミュレーションにおいて得られた結果を示す、ディスプレイ上のイメージを示す写真である。
【技術分野】
【０００１】
本発明は、概して、電子検出デバイスに関し、より詳しくは、受信した信号を増幅するときにおいて電子検出デバイスによって生成されるハローを低減するための表面構造に関する。
【背景技術】
【０００２】
電子検出デバイスまたは電子衝突型デバイス（ｅｌｅｃｔｒｏｎ ｂｏｍｂａｒｄｅｄ ｄｅｖｉｃｅ）は、カスケードまたはノックオンプロセスによってゲインを生成するのに高エネルギー電子に頼る。これらの高エネルギー電子の影響は、それらの電子が、デバイスの電子収集表面に衝突すると後方散乱され得るという可能性である。後方散乱された電子は、信号および空間分解能の減少を生み出す。
【０００３】
ゲインを生成し、小さな信号を増幅するために、表面に衝突する高エネルギー電子を用いる種類のデバイスがある。そのようなデバイスの例としては、ハイブリッド型フォトダイオード（ＨＰＤ）、電子衝突型アクティブピクセルセンサ（ＥＢＡＰＳ）、電子衝突型ＣＣＤ（ＥＢＣＣＤ）、電子衝突型金属−半導体−金属（ＭＳＭ）真空光電管（ＭＳＭＶＰＴ）、アバランシェフォトダイオード（ＡＰＤ）および抵抗性アノードがある。ＥＢＡＰＳおよびＥＢＣＣＤの場合では、空間分解能が画質を維持するために優先される。信号強度も、低い光レベルのイメージングに関するファクターである。ＨＰＤおよびＭＳＭＶＰＴに対しては、空間分解能は重要度が低いが、信号の整合性は、デバイスが単一の光検出および高速を必要とするので、最優先のファクターである。それでも、セグメント化されたフォトダイオードには、空間分解能は重要である。
【０００４】
高エネルギー電子を用いることの影響は、一次電子の一部が後方散乱されるということである。後方散乱された電子が検出器に当たらない場合、信号はなくなるが、空間の出グラデーションはない。しかし、後方散乱された電子が検出器に再び当たる場合では、信号レベルは維持されるが、元の衝突点とは空間的にずれている。
【０００５】
典型的には、これらの衝突型デバイスは、平坦な半導体表面を有し、高エネルギー電子がこれらの平坦な表面に衝突する。高エネルギー電子の一部は後方散乱される。後方散乱された電子は、光が太陽電池の表面から反射されたのと酷似するように反射されたものとしてみなされ得る。太陽電池では、反射防止膜（ＡＲＣ）を用いて光の反射を低減する。しかし、電子衝突型デバイスでは、ＡＲＣを用いることが出来ない。その理由は、ＡＲＣが、入射信号のパワーを減衰し、それ故、デバイスのゲインを低減するからである。太陽電池技術におけるＡＲＣの代替手段は、模様付き（ｔｅｘｔｕｒｅｄ）表面を用いることである。模様付き表面は、高効率の太陽電池の表面からの反射を減少させるために用いられる。
【０００６】
太陽電池の設計には、（１）前方反射の低減することと、（２）経路長の長くすることと、（３）後方から反射された弱い吸収光をトラップすることとの３つの目標がある。しかし、電子衝突表面の場合では、高エネルギー電子の経路長は非常に短いので、最後の目標は該当しない。模様付き表面は、光の吸収を改善するために太陽電池の分野においてうまく用いられてきたが、模様付き表面を電子衝突型デバイスの分野において用いて、電子の後方散乱を低減し、出力イメージのハローを低減するということはされていない。
【０００７】
Ｓｕｚｕｋｉらの１９９９年１２月２１日に発行された特許文献１には、透明な入口面板と光ファイバブロックを含んだイメージ増倍管が開示されている。ファイバブロックは、互いに束ねられた多数の光ファイバからなり、入口面板の反対側に配置されている。入口面板と光ファイバブロックとの間に真空環境が形成される。光ファイバブロックにはピットが提供されており、そこでは、各ピットが、光ファイバのクラッド部の端面からくぼんだン光ファイバのコア部の端面を含む。クラッド部は、くぼんだコア部の表面から突き出し、それによって、ピットを形成する。従って、Ｓｕｚｕｋｉらは、出力光のハロー現象を低減するための、互いに束ねられた多数の光ファイバからなる光ファイバブロック内のピットの形成を教示する。
【０００８】
ＨＰＤ、ＥＢＡＰＳ、ＥＢＣＣＤ、ＭＳＭＶＰＴ、ＡＰＤおよび抵抗性アノードなどの電子衝突型デバイスに対するハロー現象を低減することに対するニーズが存在する。それらのデバイスにおいて後方散乱する電子を低減し、それによってゲインを増加させることに対するニーズも存在する。本発明は、これらのニーズを扱う。
【特許文献１】米国特許第６，００５，２３９号明細書
【発明の開示】
【課題を解決するための手段】
【０００９】
（発明の概要）
このニーズおよび別のニーズを満たすために、そして、その目的を鑑みて、本発明は、電子のソースを提供するカソードと、カソードから放射された電子を受け取るための、カソードの反対側に配置されたアノードとを含んだ電子検出デバイスを提供する。アノードは、電子検出デバイスの出力信号におけるハローを低減する模様付き表面を含む。
【００１０】
本発明の一実施形態では、模様付き表面は、アノードに形成された複数のピットを含む。複数のピットのうちの１つのピットは、アノードにおける縦方向の壁によって形成された上部開口部を有するウェルとして成形され、ウェルの底面は、上部開口部よりもカソードからさらに縦方向に離れた位置に配置されている。複数のピットは、横方向に、１．０ミクロンから３０．０ミクロンまで変化するピッチ値の間隔で置かれ、０．５のピッチに対する深さの比から２．０のピッチに対する深さの比まで変化する縦方向の深さを有する。アノードにおいて７０％から９０％まで変化する開口比（ＯＡＲ）を形成するように、複数のピットは、互いに間隔があけられる。
【００１１】
ピットを含んだ電子検出デバイスは、ハイブリッド型フォトダイオード（ＨＰＤ）、電子衝突型アクティブピクセルセンサ（ＥＢＡＰＳ）、電子衝突型電荷結合ダイオード（ＥＢＣＣＤ）、電子衝突型金属−半導体−金属真空光電管（ＭＳＭＶＰＴ）、アバランシェフォトダイオード（ＡＰＤ）または抵抗性アノードであり得る。
【００１２】
本発明の別の実施形態では、電子検出デバイスは、電子のソースを提供するカソードと、カソードから放射された電子を受け取るための、カソードの反対側に配置されたアノードとを含む。アノードは上面を有し、その上面は、電子検出デバイスの出力信号におけるハローを低減するために、各々が逆ピラミッド型の底部によって規定される複数の開口部を含む。逆ピラミッドの底部は、アノードの上面において実質的に正方形であり、アノードに形成された壁は、逆ピラミッドの尖部を形成するように底部から延びており、その尖部は、逆ピラミッドの底部よりもカソードからさらに縦方向に離れた位置に配置されている。逆ピラミッドの底部は、一辺が６ミクロンの正方形であり、逆ピラミッドの尖部は、底部から縦方向に４．０９１ミクロン間隔をあけて配置されている。
【００１３】
逆ピラミッドを含んだ電子検出デバイスは、ハイブリッド型フォトダイオード（ＨＰＤ）、電子衝突型アクティブピクセルセンサ（ＥＢＡＰＳ）、電子衝突型電荷結合ダイオード（ＥＢＣＣＤ）、電子衝突型金属−半導体−金属真空光電管（ＭＳＭＶＰＴ）、アバランシェフォトダイオードまたは抵抗性アノードであり得る。
【００１４】
上記の一般的な記載および下記の詳細な説明は本発明の例示であり、本発明を限定するものでないということは、理解される。
【００１５】
本発明は、添付の図面とあわせて下記の詳細な説明を読むことから最もよく理解される。
【発明を実施するための最良の形態】
【００１６】
説明したとおり、本発明は、デバイスの電子収集表面に模様付き表面を提供することによって、電子の後方散乱を低減し、ハロー現象を低減し、電子衝突のゲインを増大させる。
【００１７】
図１を参照すると、全体が５として指定された電子衝突型デバイスが示されている。デバイスは、真空ギャップ７によって空間分離されたカソード６とアノード８とを含む。アノードは、電子収集点としての機能を果たす。
【００１８】
電子親和力が負の表面（ＮＥＡ）、電子親和力が正の表面（ＰＥＡ）、熱電子放出、電界放出のいずれかによって、電子がカソード６から真空ギャップ７へと放射されるということは、理解される。カソードとアノードとの間の電界（図示せず）は、電子をアノード８の方向に加速する。様々な電位を有するさらなる電極（図示せず）は、電子をフォーカスさせるためにカソードとアノードとの間に配置され得る。これらの電極は、電子の総ランディング電位（ｌａｎｄｉｎｇ ｐｏｔｅｎｔｉａｌ）を変化させない。アノードの表面に衝突すると、一次電子は、散乱イベントを介してアノードの材料と相互作用する。これは、以下で議論する。
【００１９】
一次電子はエネルギーを損失するので、一部の二次粒子が生成される（例えば、衝撃イオン化に起因したＸ線および電子正孔ペア）。衝撃イオン化の間に損失される一次電子のエネルギーは、アノードを形成する材料のバンドギャップの約３倍と等しい。電子が散乱され、電子が材料から出得てそれにより後方散乱イベントを導くという可能性を生じさせるので、電子の方向はまた変化する。後方散乱の確率は、アノードの材料特性、電子の衝撃エネルギーおよび電子の入射角に関連する。さらに、空間位置決めの損失は、電子ソース（カソード）と衝突される電子ドレイン（アノード）との距離に関連する。
【００２０】
本発明者は、種々のアノード表面からの電子の後方散乱をシミュレーションし、後方散乱される電子のエネルギーが約５０ｅＶからほぼ一次電子のエネルギーまでの範囲に及び得るということを発見した。このエネルギーは、散乱に起因して縦成分および横成分を含む。電子がアノードの材料から離れると、電子の軌道は、カソードとアノードとの間の電位による影響を受け、その電位は、電子をアノードに戻すようにする。電子が移動する横方向の距離は、電子がアノードの材料から離れる角度と、電子のエネルギーと、アノードに対するカソードの電圧と、カソードとアノードとの間隔とに依存する。
【００２１】
本発明者はまた、電子が移動する、第１の衝撃の横方向の最大距離は、エネルギーが一次電子とほぼ等しい場合では、カソードとアノードとの距離の２倍であるということを発見した。複数の衝撃は、最初の範囲を超えた範囲にわたる可能性がある。大多数の電子は、この最大距離よりも短い距離を移動する。これらの電子がイメージ増倍管においてハロー電子と呼ばれるということは、理解される。すなわち、ハローまたは光の輪が、明るい点光源の周りに形成される。本明細書で用いられる場合、ハロー電子は、後方散乱される電子を意味する。
【００２２】
次に図２を参照すると、本発明を組み込んだイメージ増倍管が概略的に示されている。図示するように、イメージ増倍管７０は、入力側５０ａと出力側５０ｂとを有するフォトカソード５０を含む。イメージ増倍管７０はまた、マイクロチャネルプレート（ＭＣＰ）５７とイメージャ６４とを含む。ＭＣＰ ５７は、入力側５７ａと出力側５７ｂとを含み、イメージャ６４は、入力側６４ａと出力側６４ｂとを含む。フォトカソード５０およびイメージャ６４がそれぞれ、図１に示されるカソード６およびアノード８に対応するということは、理解される。ＭＣＰ ５７は、フォトカソード５０とイメージャ６４とを組み込んだハウジング（図示せず）に形成される真空ギャップ内に配置される。ＭＣＰ ５７がフォトカソード５０とイメージャ６４との間に配置されるように示されているが、図１に示されるように、ＭＣＰ ５７は省略されてもよいということは、理解される。
【００２３】
イメージャ６４またはアノード８は、任意の型の固体電子センサであり得る。例えば、それらは、イメージングＣＣＤデバイスもしくはＣＭＯＳセンサ、または、非イメージングセンサ（例えば、ＭＳＭ、ＡＰＤ）または抵抗性アノードを含み得る。
【００２４】
動作中では、イメージ６０からの光６１は、フォトカソード５０の入力側５０ａを介して、イメージ増倍管７０に入射する。フォトカソード５０は、入射光を電子６２に変化させ、その電子は、フォトカソード５０の出力側５０ｂから出力される。フォトカソード５０を出る電子６２は、ＭＣＰ ５７の入口表面５７ａを介してチャネル５７ｃに入る。電子６２がＭＣＰ ５７の複数の入口表面５７ａ内に衝突した後に、ＭＣＰ ５７の複数のチャネル５７ｃ内において、二次電子が生成される。ＭＣＰ ５７は、入口表面５７ａを介して入る各電子に対して、各チャネル５７ｃ内に数百の電子を生成し得る。従って、チャネル５７ｃを出る電子６３の数は、チャネル５７ｃに入った電子６２の数よりも実質的に多い。増えた数の電子６３がＭＣＰ ５７の出口側５７ｂを介してチャネル５７ｃを出て、イメージャ６４の電子受取表面６４ａにぶつかる。イメージャ６４の出力は、レジスタにおいて記憶され、読み出しレジスタへと伝達され、増幅され、ビデオディスプレイ６５に表示され得る。
【００２５】
図３ａ〜図３ｄを参照すると、本発明の４つの実施形態が示されており、各々は、イメージャ６４（図２）またはアノード８（図１）に対する電子収集プレートとして用いられる。各実施形態は、異なった表面のジオメトリを含む。例えば、図３ａは、５００Åの厚みの上部がコーティングされたアルミニウム層８１を有するシリコンの平坦な層８２を含んだ電子収集プレート８０を示す。上部がコーティングされた層８１は、厚みが５００Åの金の層であり得る。
【００２６】
図３ｂは、シリコンの平坦な層８４の上面にエッチングされる複数のピット（またはウェル）８５を含んだ電子収集プレート８３を示す。図３ｃは、シリコンの平坦な層８８の上面にエッチングされる複数の逆ピラミッド８７を含んだ電子収集プレート８６を示す。図３ｂのピットジオメトリおよび図３ｃの逆ピラミッドジオメトリの大きさは、以下で議論する。
【００２７】
図３ｄは、シリコンの平坦な層９０の上面にエッチングされる複数の逆四面体９１を含んだ電子収集プレート８９を示す。逆四面体は、各々が３つの垂直な平面を有し、各四面体の底部に対して９０度傾いている。この構造は、超音波切断法によって、Ｓｉの表面に生成されてきた。この方法も、これに関連のレーザ切断も、将来には価格が魅力的になるかもしれないが、現時点では経済的には実現可能ではない。このジオメトリを経済的に生成するためには、シリコンの適切な結晶方向に異方性エッチングが適用される。逆四面体の形成は、グレインが（１１１）方向を向いた多結晶シリコンに異方性エッチングが適用される場合において、実証される。ウェーハが異方性エッチングにおいて浸される前に、フォトリソグラフィのステップが、表面上の規則的な繰り返しパターンを得るようにために、必要とされる。（１１１）シリコンの３つの垂直な面を生成するためのマスクパターンは、Ａ．Ｗ．ＳｍｉｔｈおよびＡ．Ｒｏｈａｔｇｉによる、Ｓｏｌａｒ Ｅｎｅｒｇｙ Ｍａｔｅｒｉａｌｓ ａｎｄ Ｓｏｌａｒ Ｃｅｌｌｓ、第２９巻、第５１〜６５頁、１９９３年に公表された、タイトルが「Ａ Ｎｅｗ Ｔｅｘｔｕｒｉｎｇ Ｇｅｏｍｅｔｒｙ ｆｏｒ Ｐｒｏｄｕｃｉｎｇ Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｓｏｌａｒ Ｃｅｌｌｓ ｗｉｔｈ ｎｏ Ａｎｔｉｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇｓ」という論文において議論されている。本明細書はこの論文を援用する。これらの３つの垂直な平面の先端は、マスクパターンの最も厚い領域の直下であり、特定の切断中の酸化物が必要とされ得る。
【００２８】
図３ｃの逆ピラミッドのジオメトリは、構造の底部に対して５３．７５度傾いた４つの平面を形成するようなジオメトリを有する長方形マスクを用いることによる逆四面体の場合と類似の態様で形成され得る。
【００２９】
本発明者は、電子の運動、図３ｂのピットジオメトリからの電子および図３ｃの逆ピラミッドのジオメトリからの電子の後方散乱をシミュレーションした。図３ａの平坦な表面のジオメトリ（アルミニウムのオーバーコーティングを有するシリコン、および金のオーバーコーティングを有するシリコン）、および、オーバーコーティングなしのシリコンの平坦な表面（本明細書では、裸シリコンまたは平坦なシリコンと呼ぶ）も、ピットジオメトリおよび逆ピラミッドのジオメトリに対する参照を提供するために調べた。このシミュレーションおよびこのシミュレーションの結果は、以下に議論する。
【００３０】
後方散乱電子の低減およびハロー効果の低減の仮説をテストするために選択した第１の模様付きジオメトリは、逆ピラミッド構造である。この構造は、一リソグラフィステップと異方性エッチングでシリコンに容易に生成されるので、この構造を選んだ。選択した第２のジオメトリは、（本明細書の背景技術の部分において記載した）米国特許第６，００５，２３９号におけるイメージ増倍管に対してＳｕｚｕｋｉらによって提案されたものにならった、ファイバの光バンドルの光ブロックにおけるエッチングされたピット構造であった。第２のジオメトリは、ピット構造におけるピッチに対するピットの深さのアスペクト比が変更され得るので、逆ピラミッド構造を超えた利点を有する。
【００３１】
電子運動、電子の散乱をシミュレーションするために、２つのコンピュータモデルを組み合わせた。第１のモデルは、Ｊｏｙによる、Ｍｏｎｔｅ Ｃａｒｌｏ Ｍｏｄｅｌｉｎｇ ｆｏｒ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ ａｎｄ Ｍｉｃｒｏａｎａｌｙｓｉｓ、Ｏｘｆｏｒｄ Ｕｎｉｖｅｒｓｉｔｙ Ｐｒｅｓｓ Ｉｎｃ．、ＮＹ、ＮＹ、１９９５年に教示された高エネルギー電子シミュレーションに対するモンテカルロモデルである。本明細書はこの文献を援用する。このモデルは、電子が材料内にある場合における、電子の散乱およびエネルギー損失メカニズムを提供する。電子が材料を出るときにおける、散乱電子の方向余弦は、電子が移動する方向であると仮定する。この分析を助けるために、電子のエネルギーをモニタリングする。エネルギーが５０電子ボルト（ｅＶ）未満になると、電子は、吸収されるものと仮定する。しかし、電子が後方散乱されると、その経路は、電子が表面に再びぶつかり、アノード材料に再び入るまで、第２のモデルによって追跡される。
【００３２】
第２のモデルは、アノードの外部にある電子を扱い、それ故、散乱イベントを含まない。シミュレーションのこの局面の間では、アノードの表面模様が場に有意に影響を及ぼさない場合には、電子は光線として振舞う。Ａ．Ｗ．ＳｍｉｔｈおよびＡ．Ｒｏｈａｔｇｉによる、Ｓｏｌａｒ Ｅｎｅｒｇｙ Ｍａｔｅｒｉａｌｓ ａｎｄ Ｓｏｌａｒ Ｃｅｌｌｓ、第２９巻、ｐｐ３７〜４９、１９９３年のタイトルが「Ｒａｙ Ｔｒａｃｉｎｇ Ａｎａｌｙｓｉｓ ｏｆ ｔｈｅ Ｉｎｖｅｒｔｅｄ Ｐｙｒａｍｉｄ Ｔｅｘｔｕｒｉｎｇ Ｇｅｏｍｅｔｒｙ ｆｏｒ Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｓｉｌｉｃｏｎ Ｓｏｌａｒ Ｃｅｌｌｓ」の論文に開示されるように、太陽電池における光の閉じ込めを評価するために用いられる手法を、一部を修正して、電子の閉じ込めのシミュレーションに適用した。本明細書はこの文献を援用する。
【００３３】
しかし、シリコンセルに用いられる手法からの第２のモデルにおける修正は、かなり根本的なものであった。まず、一次電子は、縦成分のみを有する。この仮定は、電子がカソードを出るときにおいて、カソードとアノードとの間の場が、電子の速度の横成分よりも十分に大きい場合に、妥当である。第２に、電子は光のようには反射されず、電子の反射角は、電子の入射角と等しくない。より正しくは、後方散乱された電子の方向余弦は、電子がアノード材料から出るので、モンテカルロルールによって与えられる。第３に、アノードの模様付き構造内の場は無視する。これは、アノードの模様付きジオメトリの形体がアノードとカソードの間隔よりも十分に小さい場合に、妥当である。これらの仮定によって、電子が模様付き構造の上部に達するまで、電子を光線として取り扱うことを可能にする。
【００３４】
経路において電子がぶつかる面の数も記録した（下記の表１を参照）。電子が模様付き構造に残る限り、電子は、散乱に応じて、可能な限り多くの表面にぶつかり得る。しかし、電子が構造の上部に達すると、電子は、自由飛行にあるように、すなわち、弾丸のように取り扱われる。この自由飛行の最後において、衝撃エネルギーと電子の位置を記録した。複数の衝撃の影響を決定するために、最大５つの自由飛行を記録した。
【００３５】
しかし、図３ａ〜図３ｃに示す異なった構造を適正に比較するためには、後方散乱係数のみでは十分でない。このシミュレーションにおいて、衝撃イオン化イベントの数、すなわち、生成された二次電子の数の目録を作った。このようにして、模様付きジオメトリと、アルミニウムを有する平坦なジオメトリと、金が覆った平坦なジオメトリとに対して、異なった７つの入射エネルギーの電子を用いた入射地点におけるゲインとハロー地点におけるゲインを比較した。収集したさらなるデータは、第１の後方散乱後の衝撃地点における電子のエネルギーである。後方散乱されるまでに電子がぶつかった模様付きジオメトリ内の表面の数も記録した。最後に、イメージパターンを提供するために、後方散乱された電子の衝撃点を記録した。
【００３６】
平坦なジオメトリ、および逆ピラミッドのジオメトリでは、衝撃イオン化は、複数のシリコン領域のいずれかにおいて、起きる。ピットジオメトリでは、ピットの壁内ではなく下にあるシリコン内では、ノックオンプロセスのみを考慮する。壁を排除する根本的理由は、生成されたキャリアが、底部材料に拡散する可能性が低く、より可能性のある結果が、そのキャリアが壁の表面において再結合し得るということである。壁においてはゲインを無視したが、このシミュレーションでは、一次電子のエネルギー損失を考慮した。しかし、種々のファクターのために、表面からの一次電子によって生成された二次電子は、無視した。二次電子は、低エネルギーであり、それ故、カソードとアノードとの間の場が強いために、二次電子は横方向に遠くには移動しない。この低エネルギーは、二次電子がゲインを生じることができないということも意味する。最後に、表面の形体はまた、二次電子の運動を妨げる。
【００３７】
シミュレーション中では、原点を中心とし、模様付きジオメトリを表す一辺が６ミクロンの正方形において、一千万個の電子の追跡を始めた。カソードとアノードの平坦な面との間隔は、０．０１ｃｍで一定に保った。この間隔は、アノードの表面に再びぶつかる前に、第１の、または後の後方散乱された電子が横方向に移動し得る最大距離を制御する。
【００３８】
後述するように、アノードのピットのジオメトリを変更した。しかし、一般的には、ピットのジオメトリは、深さが変更される一辺が６ミクロンの正方形であった。ピットのジオメトリでは、ピッチのサイズは一辺が６ミクロンの正方形であり、８４％の開口比（ＯＡＲ）であった。ＯＡＲは、アノードの構造が正常（ｓｏｕｎｄ）である場合には、９０％以上の範囲であり得、ゲインおよび雑音に対する信号が構造に重要でない場合では、７０％以下であり得る。エッチピットの深さは、１．５〜３０ミクロンで変化させた。一方、逆ピラミッドのジオメトリは、深さが４．０９１ミクロンで一辺が６ミクロンの正方形であった。
【００３９】
ハローの低減がカソードとアノードとの間隔の減少によるものでないことを確実にするために、下記のように、選択したエネルギーおよび高さに対して１ミクロン（μｍ）のピットピッチでシミュレーションを実行した。ピットのピッチがピット正方形の中心から次のピット正方形の中心までの距離として定義されることは、理解される。シミュレーション中では、開始の電子エネルギーの効果を評価するために、電子エネルギーも１ｋｅＶ〜２０ｋｅＶで変化させた。比較のために、平坦なジオメトリに対して、同じエネルギー条件もシミュレーションした。このシミュレーションは、三次元空間で実行した。
【００４０】
シミュレーションの結果を議論する。図４を参照すると、図３ａ〜図３ｃ（図３ａは、アルミニウムまたは金の層８１で覆われた平坦なシリコン構造８２、および、図４では裸シリコンと参照される層８１なしの平坦なシリコン８２を示す。図３ｂは、ピット比（ピッチに対する深さの比）が０．５、１．０および２．０を含むピッチジオメトリを示す。図３ｃは、逆ピラミッドを示す。）に示される７つの異なった構造に対する入射エネルギーの関数としての後方散乱電子の割合が示されている。従って、この７つの構造は、裸シリコンと、アルミニウムに覆われたシリコンと、金に覆われたシリコンと、０．５のピット比を有するシリコン層と、１．０のピット比を有するシリコン層と、２．０のピット比を有するシリコン層と、逆ピラミッドを有するシリコン層とを含む。
【００４１】
図４に示すように、３つの平坦なジオメトリに対する低入射エネルギーレベルでは、後方散乱係数は、アノードの上部材料層を示すものである。アルミニウムで覆われたシリコンの場合では、後方散乱係数は、急速に、下にあるシリコン層のものに平衡する。しかし、金で覆われたシリコンの場合では、後方散乱係数は、最初にドロップを経由し、平らになる。入射エネルギーが増加し続けると電子は、金を貫通し、シリコンに直面し、結果として、後方散乱係数にドロップが生じる。
【００４２】
さらに図４を調べると、入射エネルギーが増加するにつれ、模様付きジオメトリは、後方散乱係数の低減の効率がわずかに低くなるということが理解され得る。入射エネルギーが高いほど、電子は、アノードの模様付きジオメトリの外で散乱される可能性が高い。
【００４３】
模様付きジオメトリ（図４の３つのピット比および逆ピラミッド）は、平坦な構造と比べて低い後方散乱係数を有し、逆ピラミッドが最も低い後方散乱を有する。しかし、結果の後方散乱係数は、光を光線として考慮した光の閉じ込めジオメトリでの経験から予測されたものよりもかなり低いということは、理解される。光線の場合では、例えば、反射係数が２０％の場合では、二回の跳ね返りの反射は４％であり、三回の跳ね返りは０．８％であろう。そうではなく、観測した後方散乱係数は、電子が光線のように振舞わないので、光閉じ込めジオメトリよりも大きさのオーダーが一つ低い（逆ピラミッドに対しては０．０３％）。一旦電子が材料に入ると、電子の以前の軌道履歴の知識は、散乱のために失われる。反射係数の低下を提供するのは、この軌道履歴の損失である。
【００４４】
これは、表１においても認められ得る。この表は、吸収または後方散乱されるまでに電子が当たる面の数を示す。上記のとおり、シミュレーション中では、一辺が６ミクロンの正方形において、一千万個の電子の追跡を始めた。２つの異なったジオメトリ、すなわち、逆ピラミッド構造と、ピット比が１のピット構造とを表に示した。各ジオメトリに対して、２つの異なった入射エネルギーも含まれる。
【００４５】
【表１】
【００４６】
表１をさらに参照すると、一部の電子は、たった一つの平面に当たった後に後方散乱されるということが気付かれ得る。この結果は、垂直入射かつこれらの模様付きのジオメトリでは、光線にはあり得ない。この表では、非常にわずかな割合の入射電子が、模様付き表面から後方散乱される前に、５つ以上の平面にぶつかるということも気付かれ得る。この結果も、これらのジオメトリでは、光線にはあり得ない。
【００４７】
次に図５を参照すると、入射地点において一入射電子あたりのゲインが示されている。アルミニウムおよび金で覆われたシリコンの場合では、ゲインが達成され得るまでに超える必要のあるデッド電圧（ｄｅａｄ ｖｏｌｔａｇｅ）がある。アルミニウムで覆われたシリコンに対するゲインは、急速に、裸シリコンの場合に近づく。ピットの場合では、ＯＡＲに等しいゲインにおいてほとんど一定のオフセットがある。しかし、これは、ピットが深くなり、エネルギーが増加するほど、離れる傾向にある。しかし、逆ピラミッド構造は、常に、全入射エネルギーの関数として電子入射地点において、最も高いゲインを実証する。
【００４８】
次に図６ａおよび図６ｂを参照すると、６つの異なったジオメトリ（０．５のピット比は図示せず）に対する、一次電子エネルギーに規格化された、第１の後方散乱衝撃地点における電子エネルギー分布が示されている。図６ａは、５ｋｅＶにおける入射エネルギーに対する結果を示し、図６ｂは、１５ｋｅＶにおける入射エネルギーに対する結果を示す。
【００４９】
図６ａおよび図６ｂの凡例において括弧で示したものは、各ジオメトリに対する後方散乱エネルギーの平均値である。模様付きジオメトリ（ピットおよび逆ピラミッド）に対する後方散乱衝撃エネルギーの分布は、平坦な表面のジオメトリよりも低い。図４に示すより低い後方散乱の結果と、図５に示す一次電子のゲインとともに、図６ａおよび図６ｂに示す傾向は、数個の事柄を明らかにする。第１に、一次電子が模様付き表面の局所領域を出る前に衝撃イオン化によって、より多くの電子がその領域において生成され、後方散乱イベントに含まれるエネルギーがより少ないので、衝撃サイトにおける衝撃イオン化によって生成される電子はより少ない。第２に、後方散乱係数がより低いので、ハローに寄与する電子はより少なく、それによって、ハローの激しさが弱くなる。最後に、後方散乱された電子のエネルギーがより低いので、アノード電位は、アノードへと電子を戻し、それによって、後方散乱された電子が移動する距離は短くなる。さらに、ピットまたは逆ピラミッドの壁はエスケープ角で切り落とされたので、以下に示すように、明るい点のラジアル距離のさらなる低減が達成され得る。
【００５０】
次に図７を参照すると、７つの異なった構造に対する、入射エネルギーの関数としての総ゲインに対するハローゲインの比が示されている。図示したように、平坦なシリコンジオメトリのハローと比べて、模様付きのジオメトリに対するハローは小さく、明るくない。一次電子のゲインはデッド電圧のためにまた低いということが想起されるが、アルミニウムおよび金で覆われたシリコンは、はじめはより低いハローゲインを有するということは、理解される。図７に示す３つのピットのジオメトリは各々、ピットの深さが増大するにつれ、減少するハローゲインを有する（０．５、１．０および２．０のピット比）。これらのピットジオメトリはまた、入射エネルギーが増加するにつれ、総ゲインに対するハローゲインの比が比較的一定にとどまる。一方、逆ピラミッドのジオメトリは、低エネルギーでは非常に低いハロー強度を有するが、入射エネルギーが大きくなるにつれ、ハロー強度が増える。図７に示される最良の傾向は、おそらく、２．０のピッチに対する深さの比を有するピットジオメトリである。
【００５１】
次に図８ａ〜図８ｆを参照すると、５ｋｅＶの入射エネルギーを用いた６つの異なった構造のハローパターンに対する空間的な傾向が示されている。空間出力は、第１象限のみに関してこれらの図に示されている。別の３つの象限における空間出力は、第１象限に示されるものと同じなので、対称性によって構成され得る。
【００５２】
このプロットに示されるように、強度は、アルミニウムで覆われた構造に規格化されており、表示のために１２ビットのグレースケールにデジタル化されている。図８ａ〜図８ｆの各々の右上のインセットは、各ハローのラジアル傾向を表示する。平坦（裸）シリコンに対するプロットは、次第に収まる強度を有するほぼ飽和した中央領域を示す。金で覆われた構造に対しては、図８ｂのプロットは、ランダムな円形のパターンを示す。このパターンは完全には現像されていないが、これらの点は非常に強い。示したように、全ての平坦なジオメトリは、カソードとアノードの間隔の二倍のラジアル距離に達するハローを有する。最初の半径の外部のハローは、電子の複数回の衝突、または二次ハローのためである。
【００５３】
オーバーコーティングされた平坦なサンプル（図８ｂ〜図８ｃ）は、最高エネルギーの後方散乱された電子のみがこの距離に到達するので、最大半径付近で高い強度を示す。２つのピットジオメトリ（図８ｄ〜図８ｅ）の場合に対しては、強度は、オーバーコーティングされたアルミニウムのサンプルよりも小さく、サイズも僅かに小さい。さらに、強度は、ピッチに対する深さの比が増えると、半径の関数として減る。ピットジオメトリに対するラジアル強度の挿入部は、平坦なジオメトリのラジアル強度の挿入部とは異なり、連続して減少する傾向を示すということは、理解される。しかし、逆ピラミッド（図８ｆ）の場合では、別の５つのジオメトリのいずれよりも、半径はかなり小さく、強度が低い。
【００５４】
電子の軌道履歴の損失に関する先の議論を思い出すと、模様付き表面に対する図８ｄ〜図８ｆに示される結果は、電子の軌道履歴がこれらの模様付き表面において失われているという結論をサポートする。いずれにせよ、これらは、電子の散乱における角依存性には現れない。一方、ジオメトリおよび入射電子の方向のために、電子がその模様において軌道履歴を保った場合では、別個のパターンが展開されるべきである。ピットおよびピラミッド構造の対角線はピッチの大きさよりも長いので、ハローのパターンは、円のパターンからのずれを導くことになる。図８ｄ〜図８ｆに示されるパターンはこれらの円のパターンを保つので、後方散乱された電子の移動方向における軌道履歴がないという結論をサポートする。
【００５５】
図９ａ〜図９ｆは、入射粒子エネルギーが１５ｋｅＶであるということを除いて、図８ａ〜図８ｆに示したものと同じ構造ジオメトリに対する空間パターンの結果を示す。平坦（裸）シリコン、アルミニウムで覆われたシリコン、および２つのピットジオメトリ（図９ａ、ｃ、ｄおよびｅ）は、対応の図８ａ、ｃ、ｄおよびｅに示されるものと実質的に同じ形状および強度のプロファイルを示す。しかし、図９ｂの金で覆われた平坦なジオメトリに対しては、パターンは、ここでは完全に現像されている。このパターンは、０．０２ｃｍ未満の半径における第１の衝撃に対する高い強度を示し、０．０２ｃｍよりも大きい外側半径において第２の衝撃を示す。これは、大きな原子質量単位（ＡＭＵ）の金の金属が、シリコン内の材料下の電子をトラップしていることを示す。あいにく、その結果の強度は強く、金で覆われたシリコンをイメージングアプリケーションに対して使用不能にさせる。
【００５６】
図９ｆの逆ピラミッドのジオメトリの場合では、図８ｆの逆ピラミッドのジオメトリと比較すると、強度および半径が、増え、ピッチに対する深さの比が１．０のピットの強度および半径に近づく。
【００５７】
図１０は、２つの異なったピッチ（６ミクロンのピッチおよび１ミクロンのピッチ）および５ｋｅＶおよび１５ｋｅＶの２つの異なった入射エネルギーにおける、後方散乱された電子の割合をピット構造に関するピッチに対する深さの比の関数として示す。図１０はまた、６ミクロンのピッチおよび５ｋｅＶの入射エネルギーにおける、後方散乱されたものの割合を逆ピラミッドのジオメトリに関するピットに対する深さの比の関数として示す。
【００５８】
図１０は、ピッチに対する深さの比が増えると、ピットのジオメトリに対しては、ピッチの値に関わらずに、後方散乱の割合は、減り、０．０５の値に漸近するようにみえることを示す。さらに、後方散乱の割合は、逆ピラミッドのジオメトリに対しては０．００２の値へと減少する。
【００５９】
図１１は、２つの異なったピッチ（６ミクロンのピッチおよび１ミクロンのピッチ）および５ｋｅＶおよび１５ｋｅＶの２つの異なった入射エネルギーにおける、一入射電子あたりのゲインをピット構造に関するピッチに対する深さの比の関数として示す。図１１また、６ミクロンのピッチおよび５ｋｅＶの入射エネルギーにおける、一入射電子あたりのゲインを逆ピラミッドのジオメトリに関するピットに対する深さの比の関数として示す。
【００６０】
図１１は、ピッチに関わらず、一入射電子あたりのゲインが、低入射エネルギーに対しては一定であるということを実証する。しかし、高入射エネルギーにおいては、傾向はピッチに対する深さの比が変化するのと同じであるが、ピッチによる違いが観測される。
【００６１】
図１２は、２つの異なったピッチ（６ミクロンのピッチおよび１ミクロンのピッチ）および５ｋｅＶおよび１５ｋｅＶの２つの異なった入射エネルギーにおける、総ゲインに対するハローゲインの比をピット構造に関するピッチに対する深さの比の関数として示す。図１２はまた、６ミクロンのピッチおよび５ｋｅＶの入射エネルギーにおける、総ゲインに対するハローゲインの比を逆ピラミッドのジオメトリに関するピットに対する深さの比の関数として示す。
【００６２】
図１２は、総ゲインに対するハローゲインの比が、考慮した全てのジオメトリに対して減少するということを実証する。もちろん、総ゲインに対するハローゲインの比の減少は望ましい。ピッチがハローのサイズの減少に寄与しないということを確実にするために、本発明者は、シミュレーションでは１ミクロンのピッチを有するピットを考慮した。図１３ａ〜図１３ｂは、１ミクロンのピッチを有するピットに対してプロットされており、６ミクロンのピッチを有するピットに対する図８ｄおよび図８ｅと匹敵し得る。この類似は、同じサイズのハローが、ピッチの値に関わらずにピッチに対する深さの比が同じ場合に起きるということを実証する。このように、ピッチの値は、ハローのサイズの低減に寄与しない。
【００６３】
図３ｂおよび図３ｃに示すように、アノードの模様付きジオメトリは、電子衝突型デバイスにおけるハローの強度および半径を小さくするために用いられ得る。粒子軌道の履歴は材料における散乱のために失われ、これによって、後方散乱係数の低減における利点が提供される。改善の大きさは、入射エネルギーと、模様付きジオメトリのピッチに対する深さの比とに依存する。このシミュレーションはまた、模様付きジオメトリがハロー半径を低減し、このサイズの低減は、ジオメトリのピッチに対する深さの比に依存するということも示す。
【００６４】
大きなＡＭＵの材料を用いると、シリコン内の電子がトラップされるということも、実証した。しかし、上部金材料の高い後方散乱係数のために、特徴的なハロー半径を有する明るいハローが生成される。平坦なコーティングされていないシリコンと、オーバーコーティングされたアルミニウムシリコンとの差は、非常にわずかにしか見られなかった。平坦なジオメトリのいずれも、ハロー半径の低減を提供しない。
【００６５】
本明細書において特定の具体的な実施形態を参照して説明および記載してきたが、本発明は、示した詳細に限定されることを意図していない。むしろ、特許請求の範囲の均等物の有効範囲および範囲内で本発明の精神から逸脱せずに、詳細において種々の改変がなされ得る。
【図面の簡単な説明】
【００６６】
【図１】本発明の一実施形態を組み込んだ電子検出デバイスを示す概略図である。
【図２】本発明の一実施形態を組み込んだ、カソードとアノードの間に配置されたマイクロチャネルプレート（ＭＣＰ）を備えた図１の電子検出デバイスを示す概略図である。
【図３】図３ａ〜図３ｄは、本発明の一実施形態による、図１に示されるアノード構造の模様付き表面の拡大図である。
【図４】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションの結果を示す、後方散乱電子の割合 対 入射エネルギーのグラフである。
【図５】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションの結果を示す、一入射電子あたりのゲイン 対 入射エネルギーのグラフである。
【図６Ａ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションの結果を示す、エネルギー分布 対 一次エネルギーに対するハローエネルギーの比のグラフである。
【図６Ｂ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションの結果を示す、エネルギー分布 対 一次エネルギーに対するハローエネルギーの比のグラフである。
【図７】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションの結果を示す、総ゲインに対するハローゲインの比 対 入射エネルギーのグラフである。
【図８Ａ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られた結果のディスプレイ上のイメージを示す写真である。
【図８Ｂ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られた結果のディスプレイ上のイメージを示す写真である。
【図８Ｃ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られた結果のディスプレイ上のイメージを示す写真である。
【図８Ｄ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られた結果のディスプレイ上のイメージを示す写真である。
【図８Ｅ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られた結果のディスプレイ上のイメージを示す写真である。
【図８Ｆ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られた結果のディスプレイ上のイメージを示す写真である。
【図９Ａ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られたさらなる結果のディスプレイ上のイメージを示す写真である。
【図９Ｂ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られたさらなる結果のディスプレイ上のイメージを示す写真である。
【図９Ｃ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られたさらなる結果のディスプレイ上のイメージを示す写真である。
【図９Ｄ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られたさらなる結果のディスプレイ上のイメージを示す写真である。
【図９Ｅ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られたさらなる結果のディスプレイ上のイメージを示す写真である。
【図９Ｆ】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションにおいて得られたさらなる結果のディスプレイ上のイメージを示す写真である。
【図１０】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションの結果を示す、後方散乱電子の割合 対 ピッチに対する深さの比のグラフである。
【図１１】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションの結果を示す、一入射電子あたりのゲイン 対 ピッチに対する深さの比のグラフである。
【図１２】本発明の一実施形態による、図３ａ〜図３ｃに示される模様付き表面を用いたシミュレーションの結果を示す、総ゲインに対するハローゲインの比 対 ピッチに対する深さの比のグラフである。
【図１３Ａ】本発明の一実施形態による、図３ｂに示される模様付き表面を用いたシミュレーションにおいて得られた結果を示す、ディスプレイ上のイメージを示す写真である。
【図１３Ｂ】本発明の一実施形態による、図３ｂに示される模様付き表面を用いたシミュレーションにおいて得られた結果を示す、ディスプレイ上のイメージを示す写真である。
【特許請求の範囲】
【請求項１】
電子のソースを提供するカソードと、
該カソードから放射された電子を受け取るための、該カソードの反対側に配置されたアノードと
を備えた電子検出デバイスであって、
該アノードは、該電子検出デバイスの出力信号におけるハローを低減する模様付き表面を含む、電子検出デバイス。
【請求項２】
前記模様付き表面は、前記アノードに形成された複数のピットを含む、請求項１に記載の電子検出デバイス。
【請求項３】
前記複数のピットのうちの１つのピットが、前記アノードにおける縦方向の壁によって形成された上部開口部を有するウェルとして成形され、
該ウェルの底面は、該上部開口部よりも前記カソードからさらに縦方向に離れた位置に配置されている、請求項２に記載の電子検出デバイス。
【請求項４】
前記ウェルの前記上部開口部は実質的に正方形の開口部であり、該ウェルの前記底面は、大きさが実質的に該正方形の開口部に類似する、請求項３に記載の電子検出デバイス。
【請求項５】
前記複数のピットは、横方向に、１．０ミクロンから３０．０ミクロンまで変化するピッチ値の間隔で置かれ、０．５のピッチに対する深さの比から２．０のピッチに対する深さの比まで変化する縦方向の深さを含む、請求項２に記載の電子検出デバイス。
【請求項６】
前記複数のピットが、前記アノードにおいて７０％〜９０％の範囲の開口比（ＯＡＲ）を形成するように、間隔があけられている、請求項５に記載の電子検出デバイス。
【請求項７】
前記アノードおよび前記カソードが、前記放射された電子に初期エネルギー値を提供するような電位差を含み、該エネルギー値が１ｋｅＶと２０ｋｅＶの間で変化する、請求項５に記載の電子検出デバイス。
【請求項８】
前記電子検出デバイスが、ハイブリッド型フォトダイオード（ＨＰＤ）と、電子衝突型アクティブピクセルセンサ（ＥＢＡＰＳ）と、電子衝突型電荷結合ダイオード（ＥＢＣＣＤ）と、電子衝突型金属−半導体−金属真空光電管（ＭＳＭＶＰＴ）と、アバランシェフォトダイオード（ＡＰＤ）と、抵抗性アノードとのうちの１つである、請求項２に記載の電子検出デバイス。
【請求項９】
マイクロチャネルプレート（ＭＣＰ）が前記カソードと前記アノードとの間に配置されている、請求項２に記載の電子検出デバイス。
【請求項１０】
前記アノードが、半導体材料から形成され、反射防止膜（ＡＲＣ）を必要としない、請求項２に記載の電子検出デバイス。
【請求項１１】
前記カソードと前記アノードとの間の縦方向の距離が、横方向に間隔をあけて配置された前記複数のピットのピッチ値よりも大きい、請求項２に記載の電子検出デバイス。
【請求項１２】
電子のソースを提供するカソードと、
該カソードから放射された電子を受け取るための、該カソードの反対側に配置されたアノードと
を備えた電子検出デバイスであって、
該アノードは上面を含み、
該上面は、該電子検出デバイスの出力信号におけるハローを低減するために、各々が逆ピラミッド型の底部によって規定される複数の開口部を含む、電子検出デバイス。
【請求項１３】
前記逆ピラミッドの底部が、前記アノードの前記上面において実質的に正方形であり、
該アノードに形成された壁は、該逆ピラミッドの尖部を形成するように該底部から延びており、該尖部は、該逆ピラミッドの該底部よりも前記カソードからさらに縦方向に離れた位置に配置されている、請求項１２に記載の電子検出デバイス。
【請求項１４】
前記逆ピラミッドの前記底部は、一辺が６ミクロンの正方形であり、
該逆ピラミッドの前記尖部は、該底部から縦方向に４．０９１ミクロンの間隔をあけて配置されている、請求項１３に記載の電子検出デバイス。
【請求項１５】
前記複数の開口部が、横方向に、６．０ミクロンのピッチで間隔があけられており、７０％〜９０％の範囲のＯＡＲを形成する、請求項１２に記載の電子検出デバイス。
【請求項１６】
前記アノードおよび前記カソードが、前記放射された電子に初期エネルギー値を提供するような電位差を含み、該エネルギー値が１ｋｅＶと２０ｋｅＶの間で変化する、請求項１２に記載の電子検出デバイス。
【請求項１７】
前記電子検出デバイスが、ハイブリッド型フォトダイオード（ＨＰＤ）と、電子衝突型アクティブピクセルセンサ（ＥＢＡＰＳ）と、電子衝突型電荷結合ダイオード（ＥＢＣＣＤ）と、電子衝突型金属−半導体−金属真空光電管（ＭＳＭＶＰＴ）と、アバランシェフォトダイオード（ＡＰＤ）と、抵抗性アノードとのうちの１つである、請求項１２に記載の電子検出デバイス。
【請求項１８】
マイクロチャネルプレート（ＭＣＰ）が前記カソードと前記アノードとの間に配置されている、請求項１２に記載の電子検出デバイス。
【請求項１９】
前記アノードが、半導体材料から形成され、反射防止膜（ＡＲＣ）を必要としない、請求項１２に記載の電子検出デバイス。
【請求項２０】
電子のソースを提供するカソードと、
該カソードから放射された電子を受け取るための、該カソードの反対側に配置されたアノードと
を備えた電子検出デバイスであって、
該アノードは、該電子検出デバイスの出力信号におけるハローを低減する模様付き表面を含み、
該模様付き表面が、複数のピットと、複数の逆ピラミッドとのうちの１つを含む、電子検出デバイス。
【請求項１】
電子のソースを提供するカソードと、
該カソードから放射された電子を受け取るための、該カソードの反対側に配置されたアノードと
を備えた電子検出デバイスであって、
該アノードは、該電子検出デバイスの出力信号におけるハローを低減する模様付き表面を含む、電子検出デバイス。
【請求項２】
前記模様付き表面は、前記アノードに形成された複数のピットを含む、請求項１に記載の電子検出デバイス。
【請求項３】
前記複数のピットのうちの１つのピットが、前記アノードにおける縦方向の壁によって形成された上部開口部を有するウェルとして成形され、
該ウェルの底面は、該上部開口部よりも前記カソードからさらに縦方向に離れた位置に配置されている、請求項２に記載の電子検出デバイス。
【請求項４】
前記ウェルの前記上部開口部は実質的に正方形の開口部であり、該ウェルの前記底面は、大きさが実質的に該正方形の開口部に類似する、請求項３に記載の電子検出デバイス。
【請求項５】
前記複数のピットは、横方向に、１．０ミクロンから３０．０ミクロンまで変化するピッチ値の間隔で置かれ、０．５のピッチに対する深さの比から２．０のピッチに対する深さの比まで変化する縦方向の深さを含む、請求項２に記載の電子検出デバイス。
【請求項６】
前記複数のピットが、前記アノードにおいて７０％〜９０％の範囲の開口比（ＯＡＲ）を形成するように、間隔があけられている、請求項５に記載の電子検出デバイス。
【請求項７】
前記アノードおよび前記カソードが、前記放射された電子に初期エネルギー値を提供するような電位差を含み、該エネルギー値が１ｋｅＶと２０ｋｅＶの間で変化する、請求項５に記載の電子検出デバイス。
【請求項８】
前記電子検出デバイスが、ハイブリッド型フォトダイオード（ＨＰＤ）と、電子衝突型アクティブピクセルセンサ（ＥＢＡＰＳ）と、電子衝突型電荷結合ダイオード（ＥＢＣＣＤ）と、電子衝突型金属−半導体−金属真空光電管（ＭＳＭＶＰＴ）と、アバランシェフォトダイオード（ＡＰＤ）と、抵抗性アノードとのうちの１つである、請求項２に記載の電子検出デバイス。
【請求項９】
マイクロチャネルプレート（ＭＣＰ）が前記カソードと前記アノードとの間に配置されている、請求項２に記載の電子検出デバイス。
【請求項１０】
前記アノードが、半導体材料から形成され、反射防止膜（ＡＲＣ）を必要としない、請求項２に記載の電子検出デバイス。
【請求項１１】
前記カソードと前記アノードとの間の縦方向の距離が、横方向に間隔をあけて配置された前記複数のピットのピッチ値よりも大きい、請求項２に記載の電子検出デバイス。
【請求項１２】
電子のソースを提供するカソードと、
該カソードから放射された電子を受け取るための、該カソードの反対側に配置されたアノードと
を備えた電子検出デバイスであって、
該アノードは上面を含み、
該上面は、該電子検出デバイスの出力信号におけるハローを低減するために、各々が逆ピラミッド型の底部によって規定される複数の開口部を含む、電子検出デバイス。
【請求項１３】
前記逆ピラミッドの底部が、前記アノードの前記上面において実質的に正方形であり、
該アノードに形成された壁は、該逆ピラミッドの尖部を形成するように該底部から延びており、該尖部は、該逆ピラミッドの該底部よりも前記カソードからさらに縦方向に離れた位置に配置されている、請求項１２に記載の電子検出デバイス。
【請求項１４】
前記逆ピラミッドの前記底部は、一辺が６ミクロンの正方形であり、
該逆ピラミッドの前記尖部は、該底部から縦方向に４．０９１ミクロンの間隔をあけて配置されている、請求項１３に記載の電子検出デバイス。
【請求項１５】
前記複数の開口部が、横方向に、６．０ミクロンのピッチで間隔があけられており、７０％〜９０％の範囲のＯＡＲを形成する、請求項１２に記載の電子検出デバイス。
【請求項１６】
前記アノードおよび前記カソードが、前記放射された電子に初期エネルギー値を提供するような電位差を含み、該エネルギー値が１ｋｅＶと２０ｋｅＶの間で変化する、請求項１２に記載の電子検出デバイス。
【請求項１７】
前記電子検出デバイスが、ハイブリッド型フォトダイオード（ＨＰＤ）と、電子衝突型アクティブピクセルセンサ（ＥＢＡＰＳ）と、電子衝突型電荷結合ダイオード（ＥＢＣＣＤ）と、電子衝突型金属−半導体−金属真空光電管（ＭＳＭＶＰＴ）と、アバランシェフォトダイオード（ＡＰＤ）と、抵抗性アノードとのうちの１つである、請求項１２に記載の電子検出デバイス。
【請求項１８】
マイクロチャネルプレート（ＭＣＰ）が前記カソードと前記アノードとの間に配置されている、請求項１２に記載の電子検出デバイス。
【請求項１９】
前記アノードが、半導体材料から形成され、反射防止膜（ＡＲＣ）を必要としない、請求項１２に記載の電子検出デバイス。
【請求項２０】
電子のソースを提供するカソードと、
該カソードから放射された電子を受け取るための、該カソードの反対側に配置されたアノードと
を備えた電子検出デバイスであって、
該アノードは、該電子検出デバイスの出力信号におけるハローを低減する模様付き表面を含み、
該模様付き表面が、複数のピットと、複数の逆ピラミッドとのうちの１つを含む、電子検出デバイス。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図８Ｅ】
【図８Ｆ】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図９Ｄ】
【図９Ｅ】
【図９Ｆ】
【図１０】
【図１１】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図８Ｅ】
【図８Ｆ】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図９Ｄ】
【図９Ｅ】
【図９Ｆ】
【図１０】
【図１１】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【公表番号】特表２００７−５１４２８２（Ｐ２００７−５１４２８２Ａ）
【公表日】平成１９年５月３１日（２００７．５．３１）
【国際特許分類】
【出願番号】特願２００６−５４２７０９（Ｐ２００６−５４２７０９）
【出願日】平成１６年１２月２日（２００４．１２．２）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０４０２２２
【国際公開番号】ＷＯ２００５／０５７６０３
【国際公開日】平成１７年６月２３日（２００５．６．２３）
【出願人】（５９７０７６１５２）アイティーティー マニュファクチュアリング エンタープライズィズ インコーポレイテッド (10)
【氏名又は名称原語表記】ＩＴＴ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｅｎｔｅｒｐｒｉｓｅｓ Ｉｎｃ．
【住所又は居所原語表記】１１０５ Ｎｏｒｔｈ Ｍａｒｋｅｔ Ｓｔｒｅｅｔ Ｓｕｉｔｅ １２１７ Ｗｉｌｍｉｎｇｔｏｎ Ｄｅｌａｗａｒｅ １９８０１ Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
【Ｆターム（参考）】
【公表日】平成１９年５月３１日（２００７．５．３１）
【国際特許分類】
【出願日】平成１６年１２月２日（２００４．１２．２）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０４０２２２
【国際公開番号】ＷＯ２００５／０５７６０３
【国際公開日】平成１７年６月２３日（２００５．６．２３）
【出願人】（５９７０７６１５２）アイティーティー マニュファクチュアリング エンタープライズィズ インコーポレイテッド (10)
【氏名又は名称原語表記】ＩＴＴ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｅｎｔｅｒｐｒｉｓｅｓ Ｉｎｃ．
【住所又は居所原語表記】１１０５ Ｎｏｒｔｈ Ｍａｒｋｅｔ Ｓｔｒｅｅｔ Ｓｕｉｔｅ １２１７ Ｗｉｌｍｉｎｇｔｏｎ Ｄｅｌａｗａｒｅ １９８０１ Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
【Ｆターム（参考）】
[ Back to top ]