電気光学装置
【課題】エレクトロクロミック素子の劣化や破壊を抑制するための駆動方法を提供することである。
【解決手段】清澄（透明）状態、第１の表示状態、または、第２の表示状態をとることが可能なエレクトロクロミック素子と、第１及び第２の電極駆動信号を加えて、エレクトロクロミック素子のダイ及び第２の電極を駆動する駆動段を含む電気光学装置。電極駆動信号の少なくとも１つが、ポリシリコン薄膜バッファを介して供給される。初期透明化操作において、駆動段によって、ほぼ等しい電圧が電極に対して出力され、これにより、エレクトロクロミック素子がその透明状態になる。引き続き、駆動段によって電極に電圧が加えられ、エレクトロクロミック素子が第１の表示状態または第２の表示状態を呈することになる。
【解決手段】清澄（透明）状態、第１の表示状態、または、第２の表示状態をとることが可能なエレクトロクロミック素子と、第１及び第２の電極駆動信号を加えて、エレクトロクロミック素子のダイ及び第２の電極を駆動する駆動段を含む電気光学装置。電極駆動信号の少なくとも１つが、ポリシリコン薄膜バッファを介して供給される。初期透明化操作において、駆動段によって、ほぼ等しい電圧が電極に対して出力され、これにより、エレクトロクロミック素子がその透明状態になる。引き続き、駆動段によって電極に電圧が加えられ、エレクトロクロミック素子が第１の表示状態または第２の表示状態を呈することになる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロクロミック素子を含む電気光学装置に関するものである。第２の態様における本発明は、やはり、エレクトロクロミック素子の駆動方法に関するものである。
【背景技術】
【０００２】
電流または電圧が加えられると、材料の色が可逆的に変化する、エレクトロクロミック素子（ＥＣＤ）は、既知のところである。この現象は、エレクトロクロミズムとして知られている。典型的なＥＣＤは、その間にエレクトロクロミック材料と電解質の組合せを挟む、２つの導体から構成される。
【０００３】
ＥＣＤのタイプには、挿入タイプ、溶液をベースしたタイプ、及び、ナノ構造タイプの３つがある。図１（ａ）には、挿入タイプの原理が示されている。電極が、それぞれのガラス基板１０、１１上における透明電極１２、１３の形態をとり、有機または無機ポリマ１４、１５によって被覆されている。２つの材料は、通常、相補性のエレクトロクロミズムを示し、従って、一方が酸化され、同時に、もう一方が還元されると、同じ色変化を生じる。色の変化が生じると、印加電圧がなくても、この素子の状態は保たれる。従って、この素子は、不揮発性素子と称することが可能である。しかし、このタイプのＥＣＤは、バルク・ポリマ内における対イオンの低移行速度のため、色変化が遅い。強烈な色変化または明るい色を得るのも困難である。
【０００４】
図１（ｂ）に示す第２のタイプの場合、２つの相補性エレクトロクロミック分子が溶媒中に溶解される。種Ａ及び種Ａ＋は、異なる色状態である。図示のように負電圧が印加されると、種ＡはＡ＋になる。電子が、電解質中の種Ｂに移動して、Ｂイオンを形成し、さらに、正端子に向かって移行する。電力が切断されると、Ａ＋及びＢ＋は、すぐに電極を離れ、逆電荷移動が生じる。このタイプのシステムは、極めて製作が簡単で、極めて反応が迅速であり、暗色または明色を生じることが可能である。しかしながら、２種類の有色分子がシステム全体に拡散しており、互いに反応して、脱色（透明）状態を回復するので、このシステムには、有色状態を維持するのに電流が必要になるという欠点がある。従って、エネルギ消費が大きいので、このシステムは、大面積の装置または電池式ディスプレイには利用できない。
【０００５】
第３のナノ構造タイプのＥＣＤは、不揮発性を示し、急速な色変化が可能である。これは、ガラス上に形成された透明電極上の無色の半導体単一層表面に、酸化状態において無色で、還元状態において有色になる、適合する分子を付着させることによって得られる。一方の電極に、十分な負電位が印加され、もう一方の電極が、大地電位に保持されると、半導体の伝導帯に電子が注入され、吸収分子が還元される（着色プロセス）。その電極に正電位が印加されると、逆プロセスが生じ、分子は脱色（透明）状態になる。この構成が、図１（ｃ）に示されている。この図では、種Ａ及びＡ＋の色状態が異なる。図示のように、負電圧を印加すると、ナノ構造内に吸収された種Ａ（実際には、ビオロゲンとすることが可能な）が、Ａ＋になる。電子が、電解質内の種Ｂに移動して、Ｂイオンを形成し、次に、正端子に向かって移行する。電源が切断されると、逆電荷移動の発生が可能になるまでに、ＢイオンがＡ＋に達するのに長時間を要する。実際、こうした素子は、ほぼ数日間にわたってその色変化を保持するのが普通である。
【０００６】
このシステムでは、エレクトロクロミック材料の不動性と分子系の迅速性及び着色効率が組み合わせられる。単一分子の単一層は、認知できるほど光を吸収しないので、明らかな色変化に対する分子単一層の光吸収特性を促進するため、ナノ結晶半導体フィルムが用いられる。ナノ結晶層は、極めて多孔性で、より多くの分子単一層の存在を助長する。光がこの層を透過する際、有色分子からなる数百の単一層を横断するので、しっかりと吸収されることになる。
【０００７】
エレクトロクロミック素子には、電子ブック及び新聞、大面積ディスプレイ、店内での価格ラベル等としての利用を含む、多くの用途がある。他のテクノロジに対して特に有利な点は、広範囲のさまざまな視角にわたる高コントラスト比の保持である。コントラスト比は、例えば、紙への印刷（従来の新聞または本）に比べるとはるかに改善される。
【０００８】
本発明を適用することが可能なエレクトロクロミック・ディスプレイは、望ましい極性及び電圧の不揮発性電荷蓄積状態を有する、複数のナノ構造タイプ・エレクトロクロミック・セルから構成される。こうしたディスプレイは、３つの周知の方法、すなわち、直接駆動、パッシブ・マトリックス駆動、及び、アクティブ・マトリックス駆動の任意の１つによって駆動することが可能である。
【０００９】
図２には、７セグメント・ディスプレイ２０のセグメントが、コントローラ段２２の専用ドライバによって直接駆動される、直接駆動の一例が示されている。駆動手順の説明を簡潔にするため、まず第１に、ディスプレイは、上部電極を共通底部電極に接続して、透明状態になるように清澄化される、すなわち、「脱色」と呼ばれるプロセスである。次に、コントローラを介して、着色する必要のある電極に正電圧が印加される。次に、断路器２４によって、コントローラをディスプレイから切り離すことが可能である。この方式は、設計が簡単であり、個別コンポーネントで構成されたコントローラによって駆動することが可能である。しかしながら、電極数に応じて相互接続数が増すので、この駆動方法は、非効率的であり、高解像度の画像表示には適さない。
【００１０】
図３には、パッシブ・マトリックス駆動方式が示されている。ディスプレイ構造は同様であるが、エレクトロクロミック・ディスプレイの場合、パッシブ・マトリックス駆動法が、液晶ディスプレイ（ＬＣＤ）の場合とは異なっている。先行技術文献（例えば、特許文献１参照）に記載のようなＬＣＤの場合、液晶分子を電界と平行に配列するのに十分な電圧が印加されると、パッシブ・マトリックス・ピクセルがアドレス指定される。ディスプレイは、液晶材料の応答時間のため、常に、２つ以上のピクセルを用いることが可能である。アドレス指定されると、ピクセルは、短時間でオンになるが、その間に、ピクセルを不透明にするようなやり方で、液晶分子が整列する。電圧が取り除かれると、ピクセルは、放電コンデンサのような働きをし、電荷の放散につれて、ゆっくりとオフになり、分子はその非変形配向に戻る。この応答時間のため、ディスプレイは、ピクセル・マトリックスを走査し、画像の形成に適したピクセルをオンにすることが可能になる。マトリックス全体の走査時間が、ターン・オフ時間より短いということであれば、複数ピクセル画像の表示が可能である。
【００１１】
エレクトロクロミック・ディスプレイの場合、各ピクセルは、その充電状態に応じて、ピクセルの色の強さが決まる（完全に充電されると、不透明になり、完全に放電されると、透明になる）、充電式バッテリとみなすことが可能である。図３を参照すると、まず、アドレス・ライン及びデータ・ラインの働きをする全ての電極に同じ電圧を印加して、ディスプレイ全体が透明にされる（図３（ａ）参照）。次に（図３（ｂ）参照）、電圧Ｖ＋が印加される、アドレス指定される１つのラインを除いて、全てのアドレス・ラインが切断される（すなわち、浮遊させられる）。下記のやり方で、データ・ラインにデータ電圧が印加される。直接駆動法と同様、色を示すことになるピクセルに接続されたデータ・ラインに、電圧Ｖ−が印加される。透明のままであるべきピクセルに接続されたデータ・ラインは、電源から切断される、すなわち、浮遊させられる。「Ｖ＋」及び「Ｖ−」は、ピクセル・セルの極性を表わし、Ｖ＋はＶ−より大きい。次に（図３（ｃ）参照）、選択されたアドレス・ラインが切断され、次のアドレス・ラインがＶ＋に接続され、データ電圧が選択されたデータ・ラインに印加され、……以下同様。
【００１２】
パッシブ・マトリックス駆動の欠点は、データ・ラインにおける後続のデータ変動によって生じる、各セルに蓄積された電荷の摂動である。電解質を介した漏洩による画像拡散及び共用電極を介したピクセル間の相互作用によって生じるクロストークが、さらなる問題である。これらの問題のいくつかは、ダイオード素子を挿入して、各エレクトロクロミック素子のしきい値電圧を高めるやり方で、先行技術（例えば、特許文献２参照）において取り扱われている。
【００１３】
図４には、先行技術文献（例えば、特許文献３参照）に開示されたアクティブ・マトリックス駆動方式の一例が示されている。この特許では、薄膜トランジスタ（ＴＦＴ）を利用して、アクティブ・マトリックス・ディスプレイのエレクトロクロミック素子を切り離すことが示唆されている。これらの素子には、それぞれ、出力電極４７と、共通電極４８が含まれている。２つの電極の間には、ＥＣＤ電解質４９が存在する。データ・ライン４０は、直列に接続された２つの選択トランジスタ４１によってゲート制御される。これらの選択トランジスタのゲートは、行ライン４２と列ライン４３に接続されている。ピクセルが選択されると、データ電圧（高または低）が、大電流をエレクトロクロミック素子に送ることが可能な、駆動トランジスタ４４のゲートに送られ、コンデンサ４５によって蓄積される。次に、このゲート電圧によって、駆動トランジスタ４４がオンまたはオフになる。駆動トランジスタを出力電極４７から切り離すため、出力ライン４６には、オプションのアイソレーション・トランジスタが設けられている。
【００１４】
【特許文献１】米国特許第４，６２６，８４１号明細書
【特許文献２】米国特許第４，１２９，８６１号明細書
【特許文献３】米国特許第５，０４９，８６８号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明に係る具体的態様の目的は、エレクトロクロミック素子の劣化や破壊を抑制するための駆動方法を提供することである。
【課題を解決するための手段】
【００１６】
本発明の第１の態様によれば、第１及び第２の電極を備え、第１及び第２の電極間に印加される電圧の所定の安全動作電圧値Ｖsafeを有する、選択的に第１の表示状態及び第２の表示状態にすることが可能なエレクトロクロミック素子と、前記第１の電極を駆動する第１の電極駆動信号、及び、前記第２の電極を駆動する第２の電極駆動信号を送り出すための駆動段が含まれており、駆動段に、外部コントローラから駆動信号を受信し、緩衝された第２の電極駆動信号として、この駆動信号をエレクトロクロミック素子に供給するためのポリシリコン薄膜トランジスタ・バッファが含まれることと、駆動段が、エレクトロクロミック素子を第１の表示状態にするため、第１の電極駆動信号として第１の電圧Ｖ1を印加し、第２の電極駆動信号として第２の電圧Ｖ2を印加するように構成され、また、エレクトロクロミック素子を第２の表示状態にするため、第１の電極駆動信号として第３の電圧Ｖ3を印加し、第２の電極駆動信号として第４の電圧Ｖ4を印加するように構成されていることと、ここで、
Ｖ2＞Ｖ1、
Ｖ3＞Ｖ4、
｜Ｖ1−Ｖ2｜≦Ｖsafe、及び、
｜Ｖ3−Ｖ4｜≦Ｖsafe
であることを特徴とする、電気光学装置が得られる。電圧Ｖ１及びＶ３は、互いに等しいのが有利である可能性がある。
【００１７】
この装置には、電気光学素子の２次元アレイを含むことが可能であり、バッファには、行内のエレクトロクロミック素子のそれぞれについて１つずつ、複数のポリシリコン薄膜トランジスタ駆動素子が含まれており、駆動段には、シフト・レジスタと、外部コントローラとバッファ段の間に挿入されたラッチが含まれていて、その結果、あるエレクトロクロミック素子行に関する外部コントローラからの駆動信号（Ｖｄａｔａ）をシフト・レジスタに順次ロードして、ラッチし、バッファを介して、ある電気光学素子行に第２の電極駆動信号（Ｖｄａｔ）として渡すことが可能になる。
【００１８】
第１、第２、第３、及び、第４の電圧の関係は、次のように表わすことが可能である。
Ｖ1＝Ｖ3≒１／２（Ｖ2−Ｖ4）
【００１９】
駆動段は、ラッチされた駆動信号（Ｖｄａｔａ）がアレイのある行に加えられている間に、次の行の駆動信号（Ｖｄａｔａ）がシフト・レジスタにロードされるように構成することが可能である。これには、１つまたは複数のＥＣＤ素子の充電を行う上において、時間の節約になるという利点がある。
【００２０】
バッファは、定電流出力を供給するように構成可能であり、駆動段は、一連の順次書込み操作で、エレクトロクロミック素子にデータ信号を書き込むように構成可能であり、エレクトロクロミック素子の選択された素子における着色の強さは、選択されたエレクトロクロミック素子のそれぞれについて所望の着色の強さが得られるまで、１回以上の書込み操作で順次変更される。この手法によれば、グレースケールのビット数に対応する書込み操作回数で、グレースケールを実現することが可能になる。
【００２１】
順次書込み操作は、さまざまな追加着色強さを実現するように構成することが可能である。これらの追加着色強さは、２進法で連続して増減可能である。
【００２２】
着色の強さが増大しないフレーム期間中の、第２の電極駆動信号は、浮遊状態を呈するものとする。あるいはまた、着色の強さが増大しないフレーム期間中の、第２の電極駆動信号は、着色の強さが増大する場合のフレーム期間中に想定される第２の電圧値Ｖ2よりも低い、第２の電圧値Ｖ2になるものとする。
【００２３】
安全電圧値Ｖsafeは、約１．４Ｖであり、第２の電圧Ｖ2は、最大約２．５Ｖであり、第４の電圧Ｖ4は、約０Ｖであり、第１の電圧Ｖ1及び第３の電圧Ｖ3は、最大約１．２５Ｖである。
【００２４】
駆動段は、第１、第２、第３、及び、第４の電圧Ｖ1〜Ｖ4の印加前に、エレクトロクロミック素子を初期透明状態にするため、それぞれ、第５及び第６の電圧Ｖ5及びＶ6を第１及び第２の電極に印加するように構成することが可能であり、ここで、Ｖ5≒Ｖ6。実際、Ｖ5はＶ6に等しい場合もある。
【００２５】
第１の表示状態は、エレクトロクロミック素子が第１の色を表示する、第１の着色状態とすることが可能であり、第２の表示状態は、エレクトロクロミック素子が第２の色を表示する、第２の着色状態とすることが可能である。代わりに、第１の表示状態は、エレクトロクロミック素子がある特定の色を表示する、着色状態とすることが可能であり、第２の表示状態は、エレクトロクロミック素子が透明な、透明状態とすることが可能である。
【００２６】
本発明の第２の態様によれば、第１及び第２の電極を備え、第１及び第２の電極間に印加される電圧の所定の安全動作電圧値Ｖsafeを有する、選択的に第１の表示状態及び第２の表示状態にすることが可能なエレクトロクロミック素子を駆動するための方法であって、第１及び第２の電極間に安全動作電圧未満の第１の電圧を一方向に印加して、エレクトロクロミック素子を第１の表示状態にするか、または、第１及び第２の電極間に安全動作電圧未満の第２の電圧を逆方向に印加して、エレクトロクロミック素子を第２の表示状態にするステップが含まれており、第１及び／または第２の電圧が、ポリシリコン薄膜トランジスタ・バッファを介して印加されることを特徴とする、方法が得られる。
【００２７】
第１の表示状態は、透明状態とすることが可能である。第１の電圧は、ほぼゼロ・ボルトとすることが可能である。
【００２８】
エレクトロクロミック素子は、２次元アレイをなすように配列された複数のこうしたエレクトロクロミック素子の１つとすることが可能であり、あるエレクトロクロミック素子行の電極に対する駆動信号（Ｖｄａｔａ）は、シフト・レジスタに順次ロードして、ラッチし、ポリシリコン薄膜トランジスタ・バッファを介して、その電気光学素子行に渡すことが可能である。ラッチされた駆動信号（Ｖｄａｔａ）がアレイのある行に加えられている間に、次の行に対する駆動信号（Ｖｄａｔａ）をシフト・レジスタにロードすることが可能である。
【００２９】
バッファは、定電流出力を送り出すように構成可能であり、駆動段は、一連の順次書込み操作で電気光学素子にデータ信号を書き込むことが可能であり、エレクトロクロミック素子のうち選択された素子の着色の強さは、選択されたエレクトロクロミック素子のそれぞれについて所望の着色の強さが得られるまで、１回以上の書込み操作で順次変更される。
【００３０】
順次書き込み操作によって、さまざまな追加着色強さを実現することが可能である。さらに、順次書込み操作によって、２進法で連続して増減する、追加着色強さを実現することが可能である。
【００３１】
バッファは、第１の表示状態を実現するため、第１の電極に第１の値の電圧（Ｖｄａｔ）を印加するか、第２の表示状態を実現するため、第１の電極に第２の値の電圧（Ｖｄａｔ）することが可能であり、また、第２の電極には、第１と第２の電圧値の中間の第３の値の電圧を印加することが可能である。第３の電圧値は、第１の電圧値と第２の電圧値のほぼ中間に位置するものとする。
【００３２】
バッファには、行をなすそれぞれのエレクトロクロミック素子のための複数のポリシリコン薄膜トランジスタ段を含むことが可能であり、薄膜トランジスタ段は、それらの段のしきい値電圧の値と関連づけられていて、前記第２の電圧値が、前記しきい値電圧の値だけ、前記第１の電圧値より高くなる。
【００３３】
第１及び第２の表示状態は、それぞれ、エレクトロクロミック素子が異なる色を表示する、第１及び第２の着色状態とする。
【００３４】
次に、純粋に例証のため、図面に関連して、本発明の実施形態について詳述することにする。
【発明を実施するための最良の形態】
【００３５】
図５には、本発明による電気光学装置の実施形態の１つが示されている。図５において、表示領域５０には、低温ポリシリコン薄膜トランジスタ・テクノロジ（ＬＴＰＳ−ＴＦＥ）を利用したアクティブ・マトリックス・エレクトロクロミック・ディスプレイ駆動機構が含まれている。
【００３６】
エレクトロクロミック・ピクセル素子５１は、全ての作用電極が個々の選択トランジスタ５２に接続されるように接続される。作用電極は、負の極性を示す、短めの矩形ボックスで示されている。これらの電極は、ピクセル素子が、清澄化された（透明）状態とは逆の、光変調状態にされると生じる、着色に関与する。
【００３７】
表示領域５０は、外部コントローラ５４によって加えられるライン選択信号（Ｖｓｅｌ）５３、及び、同様に、外部コントローラ５４によって加えられるデータ信号（Ｖｄａｔａ）５５によって駆動される。ライン選択信号（Ｖｓｅｌ）及びデータ信号（Ｖｄａｔａ）は、それぞれのシフト・レジスタ５６、５７に送り込まれ、シフト・レジスタ５７の並列出力は、ラッチ５８にラッチされ、バッファ５９を介してＴＦＴ５２に供給される。従って、マトリクスまたはアレイの１つのラインに関するデータ信号５５は、コントローラ５４によって、シフト・レジスタ５７に対して直列に出力され、その後、シフト・レジスタ５７によって、バッファ５９に対して並列に出力される。バッファ５９は、ラッチされたデータ信号を信号Ｖｄａｔとして個々のＴＦＴ５２に渡し、ピクセル素子５１のターン・オン時に、ピクセル素子５１を駆動するのに十分な電流が得られることを保証する。
【００３８】
図５には、個々の電極として、ピクセル素子５１の対電極（正の極性を示す、長めの矩形ボックス）が示されているが、実際には、バックパネル上の全てのピクセルによって共用される連続電極Ｖｃｏｍとして実現することも可能である。
【００３９】
ピクセル５１及び関連するドライバＴＦＴ５２で見うけられる駆動信号が、図６（ｂ）として含まれる波形図に例示されている。
【００４０】
ディスプレイの起動後の最初の作業として、ピクセル素子行が透明状態にされる。これは、この例の場合、ピクセル素子電極にほぼ等しい電圧を印加することによって実施される。従って、これらの電極間の差は、公称ではゼロである。図６（ａ）には、この作業が、ある特定行のピクセル素子の２つの電極に対するゼロ・ボルトの印加として示されているが、他の等しい電圧を利用することも可能である。代わりに、ＥＣＤ素子によっては、用いられる材料に基づいて、ＶｄａｔをＶｃｏｍ未満にすることによって、透明にすることが可能なものもある。
【００４１】
図示の例では、起動後、信号Ｖｃｏｍ及びＶｄａｔは、ある特定行に対する選択電圧Ｖｓｅｌの印加に備えて、ゼロ・ボルトになる。Ｖｓｅｌの印加によって、その行の全てのピクセル素子が透明になる。次に、Ｖｓｅｌが取り除かれて、その行のピクセル素子に対するデータ書き込みに備えて、Ｖｃｏｍに特定の電位６０が適用される。信号Ｖｃｏｍの電圧レベルの上昇後、ラッチ５８からのその行に関するデータ信号が、バッファ５９によってＴＦＴ５２に供給される。これは、時間期間６１に生じる。時間期間６１は、ＥＣＤが完全にその着色（光変調）状態になるのに十分な時間を与えるように設定され、ほぼ１０分程度にすることが可能である。実際には、問題となる行のピクセルに関するそれぞれのデータ信号Ｖｄａｔの電圧は、それぞれのピクセルが呈することになるのが２つの着色状態のうちのどちらであるかによって、Ｖｃｏｍを超える場合もあれば、Ｖｃｏｍ未満の場合もある。これらの状態は、やはり、用いられる材料によって、表示されることになる２つの異なる色、または、一方の状態に関する特定の色（Ｖｄａｔ＞Ｖｃｏｍ）及び――既述のように――もう一方の状態に関する清澄（透明）状態（Ｖｄａｔ＜Ｖｃｏｍ）を表わすことが可能である。この状況は、図６（ａ）に示されており、書き込みサイクルの間に、Ｖｄａｔは２つの値６２及び６３のいずれかの値をとり、一方、Ｖｃｏｍはこれら２つの値の中間の値６４をとる。電位６２と６４の間、及び、電位６３と６４の間の電圧差は、用いられる特定のＥＣＤに関してあらかじめ決められた安全動作電圧以下である。この安全動作電圧は、ＥＣＤに関連した破壊電圧より十分に低いので、信頼性が向上し、電源電圧の揺らぎを許容するが、同時に、駆動電子部品における電流消費を減少させる。
【００４２】
データ信号（Ｖｄａｔ）がエレクトロクロミック素子のデータ・ラインに生じた直後に、Ｖｓｅｌが再び上昇して、問題となる行のＴＦＴドライバがオンになり、その結果、Ｖｄａｔのそれぞれの値を個々のエレクトロクロミック素子に送ることが可能になる。
【００４３】
書き込み期間６１の終了直前に、Ｖｓｅｌがもう一度取り除かれ、その後、信号Ｖｄａｔも取り除かれる。その行内の各ピクセルの状態は、それらのピクセルのＶｓｅｌ及びＶｄａｔを浮遊させることによって（すなわち、行選択ライン及びデータ・ラインが電源から切断される――図３（ａ）〜図３（ｃ）参照）保持され、さらに、同じプロセスがピクセル素子の次のラインについて反復され、以下同様にディスプレイ全体にわたって反復される。最終結果は、ピクセルの全てが、その所望の状態、すなわち、透明または着色状態になるか、または、２つの異なる色（着色状態）のいずれかになる表示である。最後に、ディスプレイの電源が切られるが、異なる画像表示のため、もう一度ディスプレイが起動されて、透明になるまで、これらのピクセル状態は持続する。画像の存続は、一般に、ほぼ数日程度とすることが可能である。
【００４４】
ちなみに、図６（ａ）には、透明化サイクルに関するＶｃｏｍ及びＶｄａｔも示されている。ゼロ電圧として示された実線は、透明化サイクル中にこれらのラインを駆動する望ましいやり方であるが、――既述のように――これらの実線を他の公称では等しい電圧（図６（ａ）に点線で示された）とみなすことが可能であり、あるいは、ＥＣＤ素子によっては、ＶｄａｔをＶｃｏｍより低くして、ディスプレイを透明にする場合もある。
【００４５】
ディスプレイを透明にするため、１回につき１行ずつＶｓｅｌを印加することが可能であるが、結果として、ディスプレイを完全に透明にするには、一連のＶｓｅｌパルスが必要になる。あるいは、全ての行に同時にＶｓｅｌを印加することも可能であるが、その場合、透明化操作が全てのピクセルに同時に施されることになる。
【００４６】
バッファ５９は、行をなす各ピクセル毎にポリシリコンＴＦＴバッファ段を含む、ＴＦＴバッファである。これらの段のそれぞれが、それぞれのピクセル列の全てのピクセルのために役立つ。ＴＦＴが用いられるのは、ＥＣＤの確実な駆動に十分な電流供給能力を備えているためである。ＴＦＴには、ＥＣＤ製造プロセスと互換性のあるプロセスによって製造できるという利点がある。しかしながら、これに関連した、ポリシリコンＴＦＴの使用に関する問題の１つは、その最低出力電圧がＥＣＤにおいて許容し得る最高電圧（ＥＤＣ降伏電圧）を超える可能性があるという点である。典型的なＴＦＴ段の最低出力電圧（ＴＦＴ段のしきい値電圧の値（ＶＴＨ）に対応する可能性のある）は、例えば、２．５Ｖであるが、エレクトロクロミック素子は、この点が異なり、最低出力電圧はこれ未満の場合もあれば、これを超える場合もある（例えば、＞５Ｖ）。説明したばかりの駆動構成では、例えば、２つの表示状態に関するＶｄａｔ値の中間までＶｃｏｍを上昇させることによってこの問題が解決される。従って、Ｖｃｏｍが約１．２５Ｖになると、Ｖｄａｔは、ＥＣＤを危険にさらすことなく、それぞれの表示状態に関して０Ｖまたは２．５Ｖの値をとることが可能である。というのも、駆動電圧１．２５Ｖは、ＥＣＤ素子の典型的な降伏電圧値である、１．４Ｖの不可逆降伏電圧を下回るためである。実際には、本発明は、ＥＣＤ素子両端の電圧を、ＥＣＤ素子の降伏電圧より低い、安全動作電圧（Ｖｓａｆｅ）未満に保つようにしようとする。
【００４７】
図７には、外部コントローラの視点によるピクセル駆動手順が例示されている。図７には、共通信号Ｖｃｏｍ、Ｍ行の選択信号（Ｖｓｅｌ）、データ信号Ｖｄａｔａ、ラッチ信号Ｖｌａｔｃｈ、及び、ピクセル素子に対する局所的なデータ信号Ｖｄａｔが、縦軸として示されている。横軸は時間である。
【００４８】
下記のステップが実施される。
【００４９】
第１に、電力を加えずに、ディスプレイがコントローラに接続される。第２に、起動ステップにおいて、電力が加えられる。第３に、信号Ｖｓｅｌが、ゼロ・ボルトのＶｄａｔａ及びゼロ・ボルトのＶｃｏｍと同時に、全ての行に加えられる。このようにして、ディスプレイの全てのピクセル素子が、透明状態にされる。第４に、１−Ｍ行のピクセル素子が、行順に書き込まれる。これには、シフト・レジスタ５７に刻時して記憶される、ある特定行に関するデータ信号Ｖｄａｔａが含まれ、その後、これらのデータは、ラッチ信号７０によってラッチされ、それらのデータ・ラインにおけるＶｄａｔとして、その行のそれぞれのＴＦＴドライバ５２に利用可能になる。次に、その行に関するＶｓｅｌが、信号７１として加えられ、その結果、データ信号Ｖｄａｔによって、それぞれのピクセル素子が光変調状態（着色状態）になるか、あるいは、現行の透明状態に保持される。ピクセル素子行に完全に充電するのに必要な時間である時間ＴＣの終了時に、関連Ｖｓｅｌ信号が、低下し、ピクセル素子は、現在の状態を保つ。シフト・レジスタ５７が次のピクセル素子行に関するデータ情報Ｖｄａｔａを受信する間、ラッチされたデータ信号Ｖｄａｔが保持される。全てのデータ情報がシフト・レジスタに書き込まれると、再び、ラッチ信号７０が加えられて、この新しい情報が、この新しい行の駆動ＴＦＴのデータ・ラインに新しいデータＶｄａｔａとしてラッチされる。次に、この行のＶｓｅｌが、時間ＴＣの間に上昇し、ディスプレイの全ての行について、順次同様のステップが実施される。全ての行が書き込まれると、ディスプレイは電源を切られ、コントローラからの接続を切られる。先に説明したように、ディスプレイは電源の供給なくディスプレイ情報を維持する。
【００５０】
行当りＮのピクセル素子とディスプレイ当りＭの行が存在し、かつ、外部コントローラ５４からシフト・レジスタへのＶｄａｔａの転送に要する時間がＴＴＦで、既述のように、ピクセルのラインに完全に充電するのに要する時間がＴＣの場合、単色ディスプレイにその画像データ全体を書き込むのに要する総時間は、次のようになる。
Ｍ*（Ｎ*ＴＴＦ＋ＴＣ）
【００５１】
この駆動方式は、単純であるが、ディスプレイが大型で、かつ、ＴＣの値も大きい場合には、長時間を要することになる。図８には、より迅速な方式が例示されている。この方式と図７の方式の差は、ある行に関するデータＶｄａｔａが、時間ＴＣの間に、すなわち、前の行のデータがディスプレイによって取り入れられている間に、シフト・レジスタ５７にロードされるという点である。このため、ディスプレイの各行に関する時間Ｎ*ＴＴＦが有効に短縮される。この方式が実施可能であるためには、充電時間ＴＣと行データ転送時間Ｎ*ＴＴＦの間に、下記の関係が得られなければならない。
ＴＣ≧Ｎ*ＴＴＦ
【００５２】
本発明は、ＥＣＤディスプレイにおけるグレースケール制御の利用も想定している。図９には、これを実現するための方式が示されているが、この場合、ディスプレイに充電するための総時間が、３つの「フレーム」または「書き込み期間」に分割される。シフト・レジスタ５７へのデータＶｄａｔａのロード及びこれらのデータのラッチは、図７及び図８に関連して既述のように、ディスプレイの各行毎に実施される。第１のフレームの場合、それぞれの行データに関して、各行のピクセル素子に充電する時間長がＴＣ１である。第２のフレームでは、シフト・レジスタ５７のロード及びラッチ５８によるラッチが、再び実施されるが、この時間、すなわち、ラッチされたデータＶｄａｔに関する充電時間が、ＴＣ２であり、ＴＣ１より長い。最後に、ＴＣ２より長い充電時間ＴＣ３にわたって、このプロセスが反復される。こうして、各ピクセルの着色の強さが、一連のフレームにわたって、各ピクセルの充電を続行させるか否かによって決まる、３ビットのグレースケールが生成される。従って、各フレームは、グレースケールにおける「ビット」を構成する。
【００５３】
Ｍのフレームが存在する一般的な場合、それぞれのフレームの充電時間重み付けは、形式の１つでは、次のように表わすことが可能である
ＴＣｎ＝Ｒ（ｎ）*ＴＣ0
ここで、ｎ＝０、１、２、…Ｍ−１、Ｒ（ｎ）は補正関数であり、ＴＣ0は、通常、第１のフレームに当てはまる、最短充電期間である。望ましい実施形態の場合、Ｒ（ｎ）＝２ｎ、すなわち、それぞれの充電時間ＴＣ１、ＴＣ２、ＴＣ３等が、２進シーケンスに従うので、ＴＣ２＝２*ＴＣ１、ＴＣ３＝２*ＴＣ２等になる。これには、コントローラ設計の複雑性が最も少ないという利点がある。ただし、他の重み付け構成も可能である。例えば、線形重み付けの場合、充電回数は、次のように表わすことが可能である。
ＴＣｎ＝（ｎｋ＋１）ＴＣ0
ここで、ｋは定数であり、ｎ＝０、１、２、…Ｍ−１
【００５４】
上述のフレーム・ベースの方式は、通常、「フレーム」という用語を用いることによって示唆される可能性のある、動画の表示とは無関係である。本事例の場合、全てのフレームの画像が同じである。各フレーム毎に変化するのは、各行の個々のピクセル素子に供給される電荷量だけである。従って、画像は静止画像であり、本発明の先行実施形態における事例とみなされる。
【００５５】
グレースケールの分解能を改良するため、ただの３つより多い数のフレームに頼ることになる。
【００５６】
行をなす各ピクセルに関する正しいグレースケール・データを得るため、外部コントローラ５４は、必要とされる２進値に基づいて、フレームの適合するものについて、透明または着色（または２つの異なる色）に適したデータ信号を出力するように構成されている。一例として、下記の表１には、１０のピクセル素子からなる行について、２、４、１、０、５、７、７、６、３、０（０〜７のスケールからの）のグレースケールを表示するための、３つのフレームにわたるその行に関するデータ出力が記載されている。
【００５７】
【表１】
【００５８】
Ｖｄａｔａは、「着色」または「透明」に関する適正な電圧値をとるか、または、Ｖｄａｔを浮遊させて、前のフレームに関する状態が乱されないようにする。
【００５９】
グレースケールの駆動を実現する代替方法は、非アクティブ・フレームの間、Ｖｃｏｍに関連したＥＣＤ素子に低下させた電圧Ｖｄａｔを印加することである。この状況が、図６（ａ）に示されており、ここでは、着色状態２に関するＶｄａｔの通常値が黒の実線で示され、低下値が破線で示されている。実線として示された高電圧は、高速の色変化を生じさせ、破線として示された低電圧は、緩慢な変化を生じさせる。従って、データ・ラインにおける浮遊状態（表１における状態「Ｆ」）を省いて、代わりに、ただ単に、関連フレームの間、「緩速」（低）駆動電圧「ＣL」として、前の通常（高）「着色」駆動電圧「ＣH」を継続することが可能である。厳密に言えば、このアプローチは、インアクティブ・フレームの間の、色変化プロセスを中断すべき場合に、実際には、同じ方向において、ただし、はるかに低い速度で、プロセスを続行することを表わしている。速度次第で、この継続される変化は、無視できるほどわずかなものにすることが可能である。
【００６０】
この代替グレースケール駆動シナリオが、下記の表２に示されている。
【００６１】
【表２】
【００６２】
この代替グレースケール駆動方式について可能性のある欠点の１つは、バッファが、３つの駆動状態、すなわち、透明（「０」）、着色高（「ＣH」）、及び、着色低（「ＣL」）状態の任意の１つを備えることが必要になるという点である。もう１つの変形方式では、透明状態（「０」）が、着色低（「ＣL」）状態に置き換えられる。これには、バッファ設計の複雑性が、３つの状態の代わりに、たったの２つの状態に軽減されるという利点がある。この方式が、表３として下記に示されている。
【００６３】
【表３】
【００６４】
説明したばかりのグレースケール駆動方式の３つのバージョン全てについて、最初に、駆動信号として、全て「０」を加えることによって、ディスプレイが透明になる。
【００６５】
グレースケール方式を実施するには、ＥＣＤがそのＶｍａｘを超えないようにするため、その出力電圧が制限された定電流源としてバッファ５９を実現するのが望ましい。この場合、この電流がそれぞれのピクセル素子に加えられている時間長を制御することによって、これらのピクセル素子に送り込まれる電荷量が線形に調節される。
【００６６】
本発明の説明は、アクティブ・マトリックスＥＣＤディスプレイに関連して行なわれたが、直接駆動またはパッシブ・マトリックス・タイプのＥＣＤにおいて実施することも可能である。
【００６７】
アクティブ・マトリックス駆動を利用する場合、これは、ＴＦＴタイプ駆動に制限されるわけではなく、代わりに、例えば、ＣＭＯＳ素子をベースにすることも可能である。
【００６８】
図９には、グレースケール駆動構成における順次充電時間の値が順次増大する方式が示されているが、充電時間の値が減少する方式も等しく考えられる。これは、充電時間の変化と時間との関係がいかなるものであろうと、例えば、その関係が２進であるか線形であるかにかかわらず、当てはまる。
【図面の簡単な説明】
【００６９】
【図１】エレクトロクロミック素子の３つの既知形態に関する概略図である。
【図２】既知の直接駆動方式及びパッシブ・マトリックス駆動方式を示す概略図である。
【図３】既知の直接駆動方式及びパッシブ・マトリックス駆動方式を示す概略図である。
【図４】ＥＣＤのアクティブ・マトリックス駆動構成の概略図である。
【図５】本発明による電気光学装置の実施形態の１つに関する概略図である。
【図６】本発明の態様におけるアクティブ・マトリックス駆動方法の波形図である。
【図７】本発明の態様におけるアクティブ・マトリックス駆動方法の波形図である。
【図８】図７の駆動方法と同様であるが、ＥＣＤのより迅速な充電に適した駆動方法の波形図である。
【図９】本発明による電気光学装置のグレースケール・バージョンを示す図である。
【符号の説明】
【００７０】
５０ 表示領域
５１ エレクトロクロミック・ピクセル素子
５２ ＴＦＴ
５４ 外部コントローラ
５６ シフト・レジスタ
５７ シフト・レジスタ
５９ バッファ
【技術分野】
【０００１】
本発明は、エレクトロクロミック素子を含む電気光学装置に関するものである。第２の態様における本発明は、やはり、エレクトロクロミック素子の駆動方法に関するものである。
【背景技術】
【０００２】
電流または電圧が加えられると、材料の色が可逆的に変化する、エレクトロクロミック素子（ＥＣＤ）は、既知のところである。この現象は、エレクトロクロミズムとして知られている。典型的なＥＣＤは、その間にエレクトロクロミック材料と電解質の組合せを挟む、２つの導体から構成される。
【０００３】
ＥＣＤのタイプには、挿入タイプ、溶液をベースしたタイプ、及び、ナノ構造タイプの３つがある。図１（ａ）には、挿入タイプの原理が示されている。電極が、それぞれのガラス基板１０、１１上における透明電極１２、１３の形態をとり、有機または無機ポリマ１４、１５によって被覆されている。２つの材料は、通常、相補性のエレクトロクロミズムを示し、従って、一方が酸化され、同時に、もう一方が還元されると、同じ色変化を生じる。色の変化が生じると、印加電圧がなくても、この素子の状態は保たれる。従って、この素子は、不揮発性素子と称することが可能である。しかし、このタイプのＥＣＤは、バルク・ポリマ内における対イオンの低移行速度のため、色変化が遅い。強烈な色変化または明るい色を得るのも困難である。
【０００４】
図１（ｂ）に示す第２のタイプの場合、２つの相補性エレクトロクロミック分子が溶媒中に溶解される。種Ａ及び種Ａ＋は、異なる色状態である。図示のように負電圧が印加されると、種ＡはＡ＋になる。電子が、電解質中の種Ｂに移動して、Ｂイオンを形成し、さらに、正端子に向かって移行する。電力が切断されると、Ａ＋及びＢ＋は、すぐに電極を離れ、逆電荷移動が生じる。このタイプのシステムは、極めて製作が簡単で、極めて反応が迅速であり、暗色または明色を生じることが可能である。しかしながら、２種類の有色分子がシステム全体に拡散しており、互いに反応して、脱色（透明）状態を回復するので、このシステムには、有色状態を維持するのに電流が必要になるという欠点がある。従って、エネルギ消費が大きいので、このシステムは、大面積の装置または電池式ディスプレイには利用できない。
【０００５】
第３のナノ構造タイプのＥＣＤは、不揮発性を示し、急速な色変化が可能である。これは、ガラス上に形成された透明電極上の無色の半導体単一層表面に、酸化状態において無色で、還元状態において有色になる、適合する分子を付着させることによって得られる。一方の電極に、十分な負電位が印加され、もう一方の電極が、大地電位に保持されると、半導体の伝導帯に電子が注入され、吸収分子が還元される（着色プロセス）。その電極に正電位が印加されると、逆プロセスが生じ、分子は脱色（透明）状態になる。この構成が、図１（ｃ）に示されている。この図では、種Ａ及びＡ＋の色状態が異なる。図示のように、負電圧を印加すると、ナノ構造内に吸収された種Ａ（実際には、ビオロゲンとすることが可能な）が、Ａ＋になる。電子が、電解質内の種Ｂに移動して、Ｂイオンを形成し、次に、正端子に向かって移行する。電源が切断されると、逆電荷移動の発生が可能になるまでに、ＢイオンがＡ＋に達するのに長時間を要する。実際、こうした素子は、ほぼ数日間にわたってその色変化を保持するのが普通である。
【０００６】
このシステムでは、エレクトロクロミック材料の不動性と分子系の迅速性及び着色効率が組み合わせられる。単一分子の単一層は、認知できるほど光を吸収しないので、明らかな色変化に対する分子単一層の光吸収特性を促進するため、ナノ結晶半導体フィルムが用いられる。ナノ結晶層は、極めて多孔性で、より多くの分子単一層の存在を助長する。光がこの層を透過する際、有色分子からなる数百の単一層を横断するので、しっかりと吸収されることになる。
【０００７】
エレクトロクロミック素子には、電子ブック及び新聞、大面積ディスプレイ、店内での価格ラベル等としての利用を含む、多くの用途がある。他のテクノロジに対して特に有利な点は、広範囲のさまざまな視角にわたる高コントラスト比の保持である。コントラスト比は、例えば、紙への印刷（従来の新聞または本）に比べるとはるかに改善される。
【０００８】
本発明を適用することが可能なエレクトロクロミック・ディスプレイは、望ましい極性及び電圧の不揮発性電荷蓄積状態を有する、複数のナノ構造タイプ・エレクトロクロミック・セルから構成される。こうしたディスプレイは、３つの周知の方法、すなわち、直接駆動、パッシブ・マトリックス駆動、及び、アクティブ・マトリックス駆動の任意の１つによって駆動することが可能である。
【０００９】
図２には、７セグメント・ディスプレイ２０のセグメントが、コントローラ段２２の専用ドライバによって直接駆動される、直接駆動の一例が示されている。駆動手順の説明を簡潔にするため、まず第１に、ディスプレイは、上部電極を共通底部電極に接続して、透明状態になるように清澄化される、すなわち、「脱色」と呼ばれるプロセスである。次に、コントローラを介して、着色する必要のある電極に正電圧が印加される。次に、断路器２４によって、コントローラをディスプレイから切り離すことが可能である。この方式は、設計が簡単であり、個別コンポーネントで構成されたコントローラによって駆動することが可能である。しかしながら、電極数に応じて相互接続数が増すので、この駆動方法は、非効率的であり、高解像度の画像表示には適さない。
【００１０】
図３には、パッシブ・マトリックス駆動方式が示されている。ディスプレイ構造は同様であるが、エレクトロクロミック・ディスプレイの場合、パッシブ・マトリックス駆動法が、液晶ディスプレイ（ＬＣＤ）の場合とは異なっている。先行技術文献（例えば、特許文献１参照）に記載のようなＬＣＤの場合、液晶分子を電界と平行に配列するのに十分な電圧が印加されると、パッシブ・マトリックス・ピクセルがアドレス指定される。ディスプレイは、液晶材料の応答時間のため、常に、２つ以上のピクセルを用いることが可能である。アドレス指定されると、ピクセルは、短時間でオンになるが、その間に、ピクセルを不透明にするようなやり方で、液晶分子が整列する。電圧が取り除かれると、ピクセルは、放電コンデンサのような働きをし、電荷の放散につれて、ゆっくりとオフになり、分子はその非変形配向に戻る。この応答時間のため、ディスプレイは、ピクセル・マトリックスを走査し、画像の形成に適したピクセルをオンにすることが可能になる。マトリックス全体の走査時間が、ターン・オフ時間より短いということであれば、複数ピクセル画像の表示が可能である。
【００１１】
エレクトロクロミック・ディスプレイの場合、各ピクセルは、その充電状態に応じて、ピクセルの色の強さが決まる（完全に充電されると、不透明になり、完全に放電されると、透明になる）、充電式バッテリとみなすことが可能である。図３を参照すると、まず、アドレス・ライン及びデータ・ラインの働きをする全ての電極に同じ電圧を印加して、ディスプレイ全体が透明にされる（図３（ａ）参照）。次に（図３（ｂ）参照）、電圧Ｖ＋が印加される、アドレス指定される１つのラインを除いて、全てのアドレス・ラインが切断される（すなわち、浮遊させられる）。下記のやり方で、データ・ラインにデータ電圧が印加される。直接駆動法と同様、色を示すことになるピクセルに接続されたデータ・ラインに、電圧Ｖ−が印加される。透明のままであるべきピクセルに接続されたデータ・ラインは、電源から切断される、すなわち、浮遊させられる。「Ｖ＋」及び「Ｖ−」は、ピクセル・セルの極性を表わし、Ｖ＋はＶ−より大きい。次に（図３（ｃ）参照）、選択されたアドレス・ラインが切断され、次のアドレス・ラインがＶ＋に接続され、データ電圧が選択されたデータ・ラインに印加され、……以下同様。
【００１２】
パッシブ・マトリックス駆動の欠点は、データ・ラインにおける後続のデータ変動によって生じる、各セルに蓄積された電荷の摂動である。電解質を介した漏洩による画像拡散及び共用電極を介したピクセル間の相互作用によって生じるクロストークが、さらなる問題である。これらの問題のいくつかは、ダイオード素子を挿入して、各エレクトロクロミック素子のしきい値電圧を高めるやり方で、先行技術（例えば、特許文献２参照）において取り扱われている。
【００１３】
図４には、先行技術文献（例えば、特許文献３参照）に開示されたアクティブ・マトリックス駆動方式の一例が示されている。この特許では、薄膜トランジスタ（ＴＦＴ）を利用して、アクティブ・マトリックス・ディスプレイのエレクトロクロミック素子を切り離すことが示唆されている。これらの素子には、それぞれ、出力電極４７と、共通電極４８が含まれている。２つの電極の間には、ＥＣＤ電解質４９が存在する。データ・ライン４０は、直列に接続された２つの選択トランジスタ４１によってゲート制御される。これらの選択トランジスタのゲートは、行ライン４２と列ライン４３に接続されている。ピクセルが選択されると、データ電圧（高または低）が、大電流をエレクトロクロミック素子に送ることが可能な、駆動トランジスタ４４のゲートに送られ、コンデンサ４５によって蓄積される。次に、このゲート電圧によって、駆動トランジスタ４４がオンまたはオフになる。駆動トランジスタを出力電極４７から切り離すため、出力ライン４６には、オプションのアイソレーション・トランジスタが設けられている。
【００１４】
【特許文献１】米国特許第４，６２６，８４１号明細書
【特許文献２】米国特許第４，１２９，８６１号明細書
【特許文献３】米国特許第５，０４９，８６８号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明に係る具体的態様の目的は、エレクトロクロミック素子の劣化や破壊を抑制するための駆動方法を提供することである。
【課題を解決するための手段】
【００１６】
本発明の第１の態様によれば、第１及び第２の電極を備え、第１及び第２の電極間に印加される電圧の所定の安全動作電圧値Ｖsafeを有する、選択的に第１の表示状態及び第２の表示状態にすることが可能なエレクトロクロミック素子と、前記第１の電極を駆動する第１の電極駆動信号、及び、前記第２の電極を駆動する第２の電極駆動信号を送り出すための駆動段が含まれており、駆動段に、外部コントローラから駆動信号を受信し、緩衝された第２の電極駆動信号として、この駆動信号をエレクトロクロミック素子に供給するためのポリシリコン薄膜トランジスタ・バッファが含まれることと、駆動段が、エレクトロクロミック素子を第１の表示状態にするため、第１の電極駆動信号として第１の電圧Ｖ1を印加し、第２の電極駆動信号として第２の電圧Ｖ2を印加するように構成され、また、エレクトロクロミック素子を第２の表示状態にするため、第１の電極駆動信号として第３の電圧Ｖ3を印加し、第２の電極駆動信号として第４の電圧Ｖ4を印加するように構成されていることと、ここで、
Ｖ2＞Ｖ1、
Ｖ3＞Ｖ4、
｜Ｖ1−Ｖ2｜≦Ｖsafe、及び、
｜Ｖ3−Ｖ4｜≦Ｖsafe
であることを特徴とする、電気光学装置が得られる。電圧Ｖ１及びＶ３は、互いに等しいのが有利である可能性がある。
【００１７】
この装置には、電気光学素子の２次元アレイを含むことが可能であり、バッファには、行内のエレクトロクロミック素子のそれぞれについて１つずつ、複数のポリシリコン薄膜トランジスタ駆動素子が含まれており、駆動段には、シフト・レジスタと、外部コントローラとバッファ段の間に挿入されたラッチが含まれていて、その結果、あるエレクトロクロミック素子行に関する外部コントローラからの駆動信号（Ｖｄａｔａ）をシフト・レジスタに順次ロードして、ラッチし、バッファを介して、ある電気光学素子行に第２の電極駆動信号（Ｖｄａｔ）として渡すことが可能になる。
【００１８】
第１、第２、第３、及び、第４の電圧の関係は、次のように表わすことが可能である。
Ｖ1＝Ｖ3≒１／２（Ｖ2−Ｖ4）
【００１９】
駆動段は、ラッチされた駆動信号（Ｖｄａｔａ）がアレイのある行に加えられている間に、次の行の駆動信号（Ｖｄａｔａ）がシフト・レジスタにロードされるように構成することが可能である。これには、１つまたは複数のＥＣＤ素子の充電を行う上において、時間の節約になるという利点がある。
【００２０】
バッファは、定電流出力を供給するように構成可能であり、駆動段は、一連の順次書込み操作で、エレクトロクロミック素子にデータ信号を書き込むように構成可能であり、エレクトロクロミック素子の選択された素子における着色の強さは、選択されたエレクトロクロミック素子のそれぞれについて所望の着色の強さが得られるまで、１回以上の書込み操作で順次変更される。この手法によれば、グレースケールのビット数に対応する書込み操作回数で、グレースケールを実現することが可能になる。
【００２１】
順次書込み操作は、さまざまな追加着色強さを実現するように構成することが可能である。これらの追加着色強さは、２進法で連続して増減可能である。
【００２２】
着色の強さが増大しないフレーム期間中の、第２の電極駆動信号は、浮遊状態を呈するものとする。あるいはまた、着色の強さが増大しないフレーム期間中の、第２の電極駆動信号は、着色の強さが増大する場合のフレーム期間中に想定される第２の電圧値Ｖ2よりも低い、第２の電圧値Ｖ2になるものとする。
【００２３】
安全電圧値Ｖsafeは、約１．４Ｖであり、第２の電圧Ｖ2は、最大約２．５Ｖであり、第４の電圧Ｖ4は、約０Ｖであり、第１の電圧Ｖ1及び第３の電圧Ｖ3は、最大約１．２５Ｖである。
【００２４】
駆動段は、第１、第２、第３、及び、第４の電圧Ｖ1〜Ｖ4の印加前に、エレクトロクロミック素子を初期透明状態にするため、それぞれ、第５及び第６の電圧Ｖ5及びＶ6を第１及び第２の電極に印加するように構成することが可能であり、ここで、Ｖ5≒Ｖ6。実際、Ｖ5はＶ6に等しい場合もある。
【００２５】
第１の表示状態は、エレクトロクロミック素子が第１の色を表示する、第１の着色状態とすることが可能であり、第２の表示状態は、エレクトロクロミック素子が第２の色を表示する、第２の着色状態とすることが可能である。代わりに、第１の表示状態は、エレクトロクロミック素子がある特定の色を表示する、着色状態とすることが可能であり、第２の表示状態は、エレクトロクロミック素子が透明な、透明状態とすることが可能である。
【００２６】
本発明の第２の態様によれば、第１及び第２の電極を備え、第１及び第２の電極間に印加される電圧の所定の安全動作電圧値Ｖsafeを有する、選択的に第１の表示状態及び第２の表示状態にすることが可能なエレクトロクロミック素子を駆動するための方法であって、第１及び第２の電極間に安全動作電圧未満の第１の電圧を一方向に印加して、エレクトロクロミック素子を第１の表示状態にするか、または、第１及び第２の電極間に安全動作電圧未満の第２の電圧を逆方向に印加して、エレクトロクロミック素子を第２の表示状態にするステップが含まれており、第１及び／または第２の電圧が、ポリシリコン薄膜トランジスタ・バッファを介して印加されることを特徴とする、方法が得られる。
【００２７】
第１の表示状態は、透明状態とすることが可能である。第１の電圧は、ほぼゼロ・ボルトとすることが可能である。
【００２８】
エレクトロクロミック素子は、２次元アレイをなすように配列された複数のこうしたエレクトロクロミック素子の１つとすることが可能であり、あるエレクトロクロミック素子行の電極に対する駆動信号（Ｖｄａｔａ）は、シフト・レジスタに順次ロードして、ラッチし、ポリシリコン薄膜トランジスタ・バッファを介して、その電気光学素子行に渡すことが可能である。ラッチされた駆動信号（Ｖｄａｔａ）がアレイのある行に加えられている間に、次の行に対する駆動信号（Ｖｄａｔａ）をシフト・レジスタにロードすることが可能である。
【００２９】
バッファは、定電流出力を送り出すように構成可能であり、駆動段は、一連の順次書込み操作で電気光学素子にデータ信号を書き込むことが可能であり、エレクトロクロミック素子のうち選択された素子の着色の強さは、選択されたエレクトロクロミック素子のそれぞれについて所望の着色の強さが得られるまで、１回以上の書込み操作で順次変更される。
【００３０】
順次書き込み操作によって、さまざまな追加着色強さを実現することが可能である。さらに、順次書込み操作によって、２進法で連続して増減する、追加着色強さを実現することが可能である。
【００３１】
バッファは、第１の表示状態を実現するため、第１の電極に第１の値の電圧（Ｖｄａｔ）を印加するか、第２の表示状態を実現するため、第１の電極に第２の値の電圧（Ｖｄａｔ）することが可能であり、また、第２の電極には、第１と第２の電圧値の中間の第３の値の電圧を印加することが可能である。第３の電圧値は、第１の電圧値と第２の電圧値のほぼ中間に位置するものとする。
【００３２】
バッファには、行をなすそれぞれのエレクトロクロミック素子のための複数のポリシリコン薄膜トランジスタ段を含むことが可能であり、薄膜トランジスタ段は、それらの段のしきい値電圧の値と関連づけられていて、前記第２の電圧値が、前記しきい値電圧の値だけ、前記第１の電圧値より高くなる。
【００３３】
第１及び第２の表示状態は、それぞれ、エレクトロクロミック素子が異なる色を表示する、第１及び第２の着色状態とする。
【００３４】
次に、純粋に例証のため、図面に関連して、本発明の実施形態について詳述することにする。
【発明を実施するための最良の形態】
【００３５】
図５には、本発明による電気光学装置の実施形態の１つが示されている。図５において、表示領域５０には、低温ポリシリコン薄膜トランジスタ・テクノロジ（ＬＴＰＳ−ＴＦＥ）を利用したアクティブ・マトリックス・エレクトロクロミック・ディスプレイ駆動機構が含まれている。
【００３６】
エレクトロクロミック・ピクセル素子５１は、全ての作用電極が個々の選択トランジスタ５２に接続されるように接続される。作用電極は、負の極性を示す、短めの矩形ボックスで示されている。これらの電極は、ピクセル素子が、清澄化された（透明）状態とは逆の、光変調状態にされると生じる、着色に関与する。
【００３７】
表示領域５０は、外部コントローラ５４によって加えられるライン選択信号（Ｖｓｅｌ）５３、及び、同様に、外部コントローラ５４によって加えられるデータ信号（Ｖｄａｔａ）５５によって駆動される。ライン選択信号（Ｖｓｅｌ）及びデータ信号（Ｖｄａｔａ）は、それぞれのシフト・レジスタ５６、５７に送り込まれ、シフト・レジスタ５７の並列出力は、ラッチ５８にラッチされ、バッファ５９を介してＴＦＴ５２に供給される。従って、マトリクスまたはアレイの１つのラインに関するデータ信号５５は、コントローラ５４によって、シフト・レジスタ５７に対して直列に出力され、その後、シフト・レジスタ５７によって、バッファ５９に対して並列に出力される。バッファ５９は、ラッチされたデータ信号を信号Ｖｄａｔとして個々のＴＦＴ５２に渡し、ピクセル素子５１のターン・オン時に、ピクセル素子５１を駆動するのに十分な電流が得られることを保証する。
【００３８】
図５には、個々の電極として、ピクセル素子５１の対電極（正の極性を示す、長めの矩形ボックス）が示されているが、実際には、バックパネル上の全てのピクセルによって共用される連続電極Ｖｃｏｍとして実現することも可能である。
【００３９】
ピクセル５１及び関連するドライバＴＦＴ５２で見うけられる駆動信号が、図６（ｂ）として含まれる波形図に例示されている。
【００４０】
ディスプレイの起動後の最初の作業として、ピクセル素子行が透明状態にされる。これは、この例の場合、ピクセル素子電極にほぼ等しい電圧を印加することによって実施される。従って、これらの電極間の差は、公称ではゼロである。図６（ａ）には、この作業が、ある特定行のピクセル素子の２つの電極に対するゼロ・ボルトの印加として示されているが、他の等しい電圧を利用することも可能である。代わりに、ＥＣＤ素子によっては、用いられる材料に基づいて、ＶｄａｔをＶｃｏｍ未満にすることによって、透明にすることが可能なものもある。
【００４１】
図示の例では、起動後、信号Ｖｃｏｍ及びＶｄａｔは、ある特定行に対する選択電圧Ｖｓｅｌの印加に備えて、ゼロ・ボルトになる。Ｖｓｅｌの印加によって、その行の全てのピクセル素子が透明になる。次に、Ｖｓｅｌが取り除かれて、その行のピクセル素子に対するデータ書き込みに備えて、Ｖｃｏｍに特定の電位６０が適用される。信号Ｖｃｏｍの電圧レベルの上昇後、ラッチ５８からのその行に関するデータ信号が、バッファ５９によってＴＦＴ５２に供給される。これは、時間期間６１に生じる。時間期間６１は、ＥＣＤが完全にその着色（光変調）状態になるのに十分な時間を与えるように設定され、ほぼ１０分程度にすることが可能である。実際には、問題となる行のピクセルに関するそれぞれのデータ信号Ｖｄａｔの電圧は、それぞれのピクセルが呈することになるのが２つの着色状態のうちのどちらであるかによって、Ｖｃｏｍを超える場合もあれば、Ｖｃｏｍ未満の場合もある。これらの状態は、やはり、用いられる材料によって、表示されることになる２つの異なる色、または、一方の状態に関する特定の色（Ｖｄａｔ＞Ｖｃｏｍ）及び――既述のように――もう一方の状態に関する清澄（透明）状態（Ｖｄａｔ＜Ｖｃｏｍ）を表わすことが可能である。この状況は、図６（ａ）に示されており、書き込みサイクルの間に、Ｖｄａｔは２つの値６２及び６３のいずれかの値をとり、一方、Ｖｃｏｍはこれら２つの値の中間の値６４をとる。電位６２と６４の間、及び、電位６３と６４の間の電圧差は、用いられる特定のＥＣＤに関してあらかじめ決められた安全動作電圧以下である。この安全動作電圧は、ＥＣＤに関連した破壊電圧より十分に低いので、信頼性が向上し、電源電圧の揺らぎを許容するが、同時に、駆動電子部品における電流消費を減少させる。
【００４２】
データ信号（Ｖｄａｔ）がエレクトロクロミック素子のデータ・ラインに生じた直後に、Ｖｓｅｌが再び上昇して、問題となる行のＴＦＴドライバがオンになり、その結果、Ｖｄａｔのそれぞれの値を個々のエレクトロクロミック素子に送ることが可能になる。
【００４３】
書き込み期間６１の終了直前に、Ｖｓｅｌがもう一度取り除かれ、その後、信号Ｖｄａｔも取り除かれる。その行内の各ピクセルの状態は、それらのピクセルのＶｓｅｌ及びＶｄａｔを浮遊させることによって（すなわち、行選択ライン及びデータ・ラインが電源から切断される――図３（ａ）〜図３（ｃ）参照）保持され、さらに、同じプロセスがピクセル素子の次のラインについて反復され、以下同様にディスプレイ全体にわたって反復される。最終結果は、ピクセルの全てが、その所望の状態、すなわち、透明または着色状態になるか、または、２つの異なる色（着色状態）のいずれかになる表示である。最後に、ディスプレイの電源が切られるが、異なる画像表示のため、もう一度ディスプレイが起動されて、透明になるまで、これらのピクセル状態は持続する。画像の存続は、一般に、ほぼ数日程度とすることが可能である。
【００４４】
ちなみに、図６（ａ）には、透明化サイクルに関するＶｃｏｍ及びＶｄａｔも示されている。ゼロ電圧として示された実線は、透明化サイクル中にこれらのラインを駆動する望ましいやり方であるが、――既述のように――これらの実線を他の公称では等しい電圧（図６（ａ）に点線で示された）とみなすことが可能であり、あるいは、ＥＣＤ素子によっては、ＶｄａｔをＶｃｏｍより低くして、ディスプレイを透明にする場合もある。
【００４５】
ディスプレイを透明にするため、１回につき１行ずつＶｓｅｌを印加することが可能であるが、結果として、ディスプレイを完全に透明にするには、一連のＶｓｅｌパルスが必要になる。あるいは、全ての行に同時にＶｓｅｌを印加することも可能であるが、その場合、透明化操作が全てのピクセルに同時に施されることになる。
【００４６】
バッファ５９は、行をなす各ピクセル毎にポリシリコンＴＦＴバッファ段を含む、ＴＦＴバッファである。これらの段のそれぞれが、それぞれのピクセル列の全てのピクセルのために役立つ。ＴＦＴが用いられるのは、ＥＣＤの確実な駆動に十分な電流供給能力を備えているためである。ＴＦＴには、ＥＣＤ製造プロセスと互換性のあるプロセスによって製造できるという利点がある。しかしながら、これに関連した、ポリシリコンＴＦＴの使用に関する問題の１つは、その最低出力電圧がＥＣＤにおいて許容し得る最高電圧（ＥＤＣ降伏電圧）を超える可能性があるという点である。典型的なＴＦＴ段の最低出力電圧（ＴＦＴ段のしきい値電圧の値（ＶＴＨ）に対応する可能性のある）は、例えば、２．５Ｖであるが、エレクトロクロミック素子は、この点が異なり、最低出力電圧はこれ未満の場合もあれば、これを超える場合もある（例えば、＞５Ｖ）。説明したばかりの駆動構成では、例えば、２つの表示状態に関するＶｄａｔ値の中間までＶｃｏｍを上昇させることによってこの問題が解決される。従って、Ｖｃｏｍが約１．２５Ｖになると、Ｖｄａｔは、ＥＣＤを危険にさらすことなく、それぞれの表示状態に関して０Ｖまたは２．５Ｖの値をとることが可能である。というのも、駆動電圧１．２５Ｖは、ＥＣＤ素子の典型的な降伏電圧値である、１．４Ｖの不可逆降伏電圧を下回るためである。実際には、本発明は、ＥＣＤ素子両端の電圧を、ＥＣＤ素子の降伏電圧より低い、安全動作電圧（Ｖｓａｆｅ）未満に保つようにしようとする。
【００４７】
図７には、外部コントローラの視点によるピクセル駆動手順が例示されている。図７には、共通信号Ｖｃｏｍ、Ｍ行の選択信号（Ｖｓｅｌ）、データ信号Ｖｄａｔａ、ラッチ信号Ｖｌａｔｃｈ、及び、ピクセル素子に対する局所的なデータ信号Ｖｄａｔが、縦軸として示されている。横軸は時間である。
【００４８】
下記のステップが実施される。
【００４９】
第１に、電力を加えずに、ディスプレイがコントローラに接続される。第２に、起動ステップにおいて、電力が加えられる。第３に、信号Ｖｓｅｌが、ゼロ・ボルトのＶｄａｔａ及びゼロ・ボルトのＶｃｏｍと同時に、全ての行に加えられる。このようにして、ディスプレイの全てのピクセル素子が、透明状態にされる。第４に、１−Ｍ行のピクセル素子が、行順に書き込まれる。これには、シフト・レジスタ５７に刻時して記憶される、ある特定行に関するデータ信号Ｖｄａｔａが含まれ、その後、これらのデータは、ラッチ信号７０によってラッチされ、それらのデータ・ラインにおけるＶｄａｔとして、その行のそれぞれのＴＦＴドライバ５２に利用可能になる。次に、その行に関するＶｓｅｌが、信号７１として加えられ、その結果、データ信号Ｖｄａｔによって、それぞれのピクセル素子が光変調状態（着色状態）になるか、あるいは、現行の透明状態に保持される。ピクセル素子行に完全に充電するのに必要な時間である時間ＴＣの終了時に、関連Ｖｓｅｌ信号が、低下し、ピクセル素子は、現在の状態を保つ。シフト・レジスタ５７が次のピクセル素子行に関するデータ情報Ｖｄａｔａを受信する間、ラッチされたデータ信号Ｖｄａｔが保持される。全てのデータ情報がシフト・レジスタに書き込まれると、再び、ラッチ信号７０が加えられて、この新しい情報が、この新しい行の駆動ＴＦＴのデータ・ラインに新しいデータＶｄａｔａとしてラッチされる。次に、この行のＶｓｅｌが、時間ＴＣの間に上昇し、ディスプレイの全ての行について、順次同様のステップが実施される。全ての行が書き込まれると、ディスプレイは電源を切られ、コントローラからの接続を切られる。先に説明したように、ディスプレイは電源の供給なくディスプレイ情報を維持する。
【００５０】
行当りＮのピクセル素子とディスプレイ当りＭの行が存在し、かつ、外部コントローラ５４からシフト・レジスタへのＶｄａｔａの転送に要する時間がＴＴＦで、既述のように、ピクセルのラインに完全に充電するのに要する時間がＴＣの場合、単色ディスプレイにその画像データ全体を書き込むのに要する総時間は、次のようになる。
Ｍ*（Ｎ*ＴＴＦ＋ＴＣ）
【００５１】
この駆動方式は、単純であるが、ディスプレイが大型で、かつ、ＴＣの値も大きい場合には、長時間を要することになる。図８には、より迅速な方式が例示されている。この方式と図７の方式の差は、ある行に関するデータＶｄａｔａが、時間ＴＣの間に、すなわち、前の行のデータがディスプレイによって取り入れられている間に、シフト・レジスタ５７にロードされるという点である。このため、ディスプレイの各行に関する時間Ｎ*ＴＴＦが有効に短縮される。この方式が実施可能であるためには、充電時間ＴＣと行データ転送時間Ｎ*ＴＴＦの間に、下記の関係が得られなければならない。
ＴＣ≧Ｎ*ＴＴＦ
【００５２】
本発明は、ＥＣＤディスプレイにおけるグレースケール制御の利用も想定している。図９には、これを実現するための方式が示されているが、この場合、ディスプレイに充電するための総時間が、３つの「フレーム」または「書き込み期間」に分割される。シフト・レジスタ５７へのデータＶｄａｔａのロード及びこれらのデータのラッチは、図７及び図８に関連して既述のように、ディスプレイの各行毎に実施される。第１のフレームの場合、それぞれの行データに関して、各行のピクセル素子に充電する時間長がＴＣ１である。第２のフレームでは、シフト・レジスタ５７のロード及びラッチ５８によるラッチが、再び実施されるが、この時間、すなわち、ラッチされたデータＶｄａｔに関する充電時間が、ＴＣ２であり、ＴＣ１より長い。最後に、ＴＣ２より長い充電時間ＴＣ３にわたって、このプロセスが反復される。こうして、各ピクセルの着色の強さが、一連のフレームにわたって、各ピクセルの充電を続行させるか否かによって決まる、３ビットのグレースケールが生成される。従って、各フレームは、グレースケールにおける「ビット」を構成する。
【００５３】
Ｍのフレームが存在する一般的な場合、それぞれのフレームの充電時間重み付けは、形式の１つでは、次のように表わすことが可能である
ＴＣｎ＝Ｒ（ｎ）*ＴＣ0
ここで、ｎ＝０、１、２、…Ｍ−１、Ｒ（ｎ）は補正関数であり、ＴＣ0は、通常、第１のフレームに当てはまる、最短充電期間である。望ましい実施形態の場合、Ｒ（ｎ）＝２ｎ、すなわち、それぞれの充電時間ＴＣ１、ＴＣ２、ＴＣ３等が、２進シーケンスに従うので、ＴＣ２＝２*ＴＣ１、ＴＣ３＝２*ＴＣ２等になる。これには、コントローラ設計の複雑性が最も少ないという利点がある。ただし、他の重み付け構成も可能である。例えば、線形重み付けの場合、充電回数は、次のように表わすことが可能である。
ＴＣｎ＝（ｎｋ＋１）ＴＣ0
ここで、ｋは定数であり、ｎ＝０、１、２、…Ｍ−１
【００５４】
上述のフレーム・ベースの方式は、通常、「フレーム」という用語を用いることによって示唆される可能性のある、動画の表示とは無関係である。本事例の場合、全てのフレームの画像が同じである。各フレーム毎に変化するのは、各行の個々のピクセル素子に供給される電荷量だけである。従って、画像は静止画像であり、本発明の先行実施形態における事例とみなされる。
【００５５】
グレースケールの分解能を改良するため、ただの３つより多い数のフレームに頼ることになる。
【００５６】
行をなす各ピクセルに関する正しいグレースケール・データを得るため、外部コントローラ５４は、必要とされる２進値に基づいて、フレームの適合するものについて、透明または着色（または２つの異なる色）に適したデータ信号を出力するように構成されている。一例として、下記の表１には、１０のピクセル素子からなる行について、２、４、１、０、５、７、７、６、３、０（０〜７のスケールからの）のグレースケールを表示するための、３つのフレームにわたるその行に関するデータ出力が記載されている。
【００５７】
【表１】
【００５８】
Ｖｄａｔａは、「着色」または「透明」に関する適正な電圧値をとるか、または、Ｖｄａｔを浮遊させて、前のフレームに関する状態が乱されないようにする。
【００５９】
グレースケールの駆動を実現する代替方法は、非アクティブ・フレームの間、Ｖｃｏｍに関連したＥＣＤ素子に低下させた電圧Ｖｄａｔを印加することである。この状況が、図６（ａ）に示されており、ここでは、着色状態２に関するＶｄａｔの通常値が黒の実線で示され、低下値が破線で示されている。実線として示された高電圧は、高速の色変化を生じさせ、破線として示された低電圧は、緩慢な変化を生じさせる。従って、データ・ラインにおける浮遊状態（表１における状態「Ｆ」）を省いて、代わりに、ただ単に、関連フレームの間、「緩速」（低）駆動電圧「ＣL」として、前の通常（高）「着色」駆動電圧「ＣH」を継続することが可能である。厳密に言えば、このアプローチは、インアクティブ・フレームの間の、色変化プロセスを中断すべき場合に、実際には、同じ方向において、ただし、はるかに低い速度で、プロセスを続行することを表わしている。速度次第で、この継続される変化は、無視できるほどわずかなものにすることが可能である。
【００６０】
この代替グレースケール駆動シナリオが、下記の表２に示されている。
【００６１】
【表２】
【００６２】
この代替グレースケール駆動方式について可能性のある欠点の１つは、バッファが、３つの駆動状態、すなわち、透明（「０」）、着色高（「ＣH」）、及び、着色低（「ＣL」）状態の任意の１つを備えることが必要になるという点である。もう１つの変形方式では、透明状態（「０」）が、着色低（「ＣL」）状態に置き換えられる。これには、バッファ設計の複雑性が、３つの状態の代わりに、たったの２つの状態に軽減されるという利点がある。この方式が、表３として下記に示されている。
【００６３】
【表３】
【００６４】
説明したばかりのグレースケール駆動方式の３つのバージョン全てについて、最初に、駆動信号として、全て「０」を加えることによって、ディスプレイが透明になる。
【００６５】
グレースケール方式を実施するには、ＥＣＤがそのＶｍａｘを超えないようにするため、その出力電圧が制限された定電流源としてバッファ５９を実現するのが望ましい。この場合、この電流がそれぞれのピクセル素子に加えられている時間長を制御することによって、これらのピクセル素子に送り込まれる電荷量が線形に調節される。
【００６６】
本発明の説明は、アクティブ・マトリックスＥＣＤディスプレイに関連して行なわれたが、直接駆動またはパッシブ・マトリックス・タイプのＥＣＤにおいて実施することも可能である。
【００６７】
アクティブ・マトリックス駆動を利用する場合、これは、ＴＦＴタイプ駆動に制限されるわけではなく、代わりに、例えば、ＣＭＯＳ素子をベースにすることも可能である。
【００６８】
図９には、グレースケール駆動構成における順次充電時間の値が順次増大する方式が示されているが、充電時間の値が減少する方式も等しく考えられる。これは、充電時間の変化と時間との関係がいかなるものであろうと、例えば、その関係が２進であるか線形であるかにかかわらず、当てはまる。
【図面の簡単な説明】
【００６９】
【図１】エレクトロクロミック素子の３つの既知形態に関する概略図である。
【図２】既知の直接駆動方式及びパッシブ・マトリックス駆動方式を示す概略図である。
【図３】既知の直接駆動方式及びパッシブ・マトリックス駆動方式を示す概略図である。
【図４】ＥＣＤのアクティブ・マトリックス駆動構成の概略図である。
【図５】本発明による電気光学装置の実施形態の１つに関する概略図である。
【図６】本発明の態様におけるアクティブ・マトリックス駆動方法の波形図である。
【図７】本発明の態様におけるアクティブ・マトリックス駆動方法の波形図である。
【図８】図７の駆動方法と同様であるが、ＥＣＤのより迅速な充電に適した駆動方法の波形図である。
【図９】本発明による電気光学装置のグレースケール・バージョンを示す図である。
【符号の説明】
【００７０】
５０ 表示領域
５１ エレクトロクロミック・ピクセル素子
５２ ＴＦＴ
５４ 外部コントローラ
５６ シフト・レジスタ
５７ シフト・レジスタ
５９ バッファ
【特許請求の範囲】
【請求項１】
第１及び第２の電極を備え、前記第１及び第２の電極間に印加される電圧の所定の安全動作電圧値Ｖsafeを有する、選択的に第１の表示状態及び第２の表示状態にすることが可能なエレクトロクロミック素子と、
前記第１の電極を駆動する第１の電極駆動信号、及び、前記第２の電極を駆動する第２の電極駆動信号を送り出すための駆動段が含まれており、前記駆動段に、外部コントローラから駆動信号を受信し、緩衝された第２の電極駆動信号として、この駆動信号を前記エレクトロクロミック素子に供給するためのポリシリコン薄膜トランジスタ・バッファが含まれることと、前記駆動段が、前記エレクトロクロミック素子をその第１の表示状態にするため、前記第１の電極駆動信号として第１の電圧Ｖ1を印加し、前記第２の電極駆動信号として第２の電圧Ｖ2を印加するように構成され、また、前記エレクトロクロミック素子を第２の表示状態にするため、前記第１の電極駆動信号として第３の電圧Ｖ3を印加し、前記第２の電極駆動信号として第４の電圧Ｖ4を印加するように構成されていることと、ここで、
Ｖ2＞Ｖ1、
Ｖ3＞Ｖ4、
｜Ｖ1−Ｖ2｜≦Ｖsafe、及び、
｜Ｖ3−Ｖ4｜≦Ｖsafe
であることを特徴とする、
電気光学装置。
【請求項２】
Ｖ１＝Ｖ３であることを特徴とする、請求項１に記載の装置。
【請求項３】
前記電気光学素子の２次元アレイが含まれることと、前記バッファに、行をなす前記エレクトロクロミック素子のそれぞれについて１つずつ、複数のポリシリコン薄膜トランジスタ駆動素子が含まれることと、前記駆動段には、シフト・レジスタと、前記外部コントローラと前記バッファ段の間に挿入されたラッチが含まれていて、その結果、あるエレクトロクロミック素子行に関する前記外部コントローラからの駆動信号（Ｖｄａｔａ）を前記シフト・レジスタに順次ロードして、ラッチし、前記バッファを介して、ある電気光学素子行に前記第２の電極駆動信号（Ｖｄａｔ）として渡すことが可能になることを特徴とする、請求項２に記載の装置。
【請求項４】
Ｖ1＝Ｖ3≒１／２（Ｖ2−Ｖ4）であることを特徴とする、請求項３に記載の装置。
【請求項５】
前記駆動段が、ラッチされた駆動信号（Ｖｄａｔａ）が前記アレイのある行に加えられている間に、次の行の駆動信号（Ｖｄａｔａ）が前記シフト・レジスタにロードされるように構成されることを特徴とする、請求項３または請求項４に記載の装置。
【請求項６】
前記バッファが、定電流出力を供給するように構成され、前記駆動段が、一連の順次書込み操作で、前記エレクトロクロミック素子にデータ信号を書き込むように構成されていることと、前記エレクトロクロミック素子の選択された素子における着色の強さは、前記選択されたエレクトロクロミック素子のそれぞれについて所望の着色の強さが得られるまで、１回以上の書込み操作で順次変更されることを特徴とする、請求項４または請求項５に記載の装置。
【請求項７】
前記順次書込み操作が、さまざまな追加着色強さを実現するように構成されることを特徴とする、請求項６に記載の装置。
【請求項８】
前記順次書込み操作が、２進法で連続して増減する、追加着色強さを実現するように構成されることを特徴とする、請求項７に記載の装置。
【請求項９】
着色の強さが増大しないフレーム期間中の、前記第２の電極駆動信号が、浮遊状態を呈することを特徴とする、請求項６〜８の任意の１つに記載の装置。
【請求項１０】
着色の強さが増大しないフレーム期間中の、第２の電極駆動信号が、着色の強さが増大する場合のフレーム期間中に想定される第２の電圧値Ｖ2よりも低い、第２の電圧値Ｖ2となることを特徴とする、請求項６〜８の任意の１つに記載の装置。
【請求項１１】
安全電圧値Ｖsafeが、約１．４Ｖであり、第２の電圧Ｖ2が、最大約２．５Ｖであり、第４の電圧Ｖ4が、約０Ｖであり、第１の電圧Ｖ1及び第３の電圧Ｖ3が、最大約１．２５Ｖであることを特徴とする、請求項１０に記載の装置。
【請求項１２】
駆動段は、第１、第２、第３、及び、第４の電圧Ｖ1〜Ｖ4の印加前に、前記エレクトロクロミック素子を初期透明状態にするため、それぞれ、第５及び第６の電圧Ｖ5及びＶ6を前記第１及び第２の電極に印加するように構成されていることと、ここで、Ｖ5≒Ｖ6。であることを特徴とする、請求項１０または請求項１１に記載の装置。
【請求項１３】
Ｖ5＝Ｖ6＝０ｖであることを特徴とする、請求項１２に記載の装置。
【請求項１４】
前記第１の表示状態が、前記エレクトロクロミック素子が第１の色を表示する、第１の着色状態であることと、前記第２の表示状態が、前記エレクトロクロミック素子が第２の色を表示する、第２の着色状態であることを特徴とする、請求項１０〜１３の任意の１つに記載の装置。
【請求項１５】
前記第１の表示状態が、前記エレクトロクロミック素子がある特定の色を表示する、着色状態であることと、前記第２の表示状態が、エレクトロクロミック素子が透明な、透明状態であることを特徴とする、請求項１０〜１３の任意の１つに記載の装置。
【請求項１６】
第１及び第２の電極を備え、前記第１及び第２の電極間に印加される電圧の所定の安全動作電圧値Ｖsafeを有する、選択的に第１の表示状態及び第２の表示状態にすることが可能なエレクトロクロミック素子を駆動するための方法であって、
前記第１及び第２の電極間に前記安全動作電圧未満の第１の電圧を一方向に印加して、前記エレクトロクロミック素子を前記第１の表示状態にするか、または、前記第１及び第２の電極間に前記安全動作電圧未満の第２の電圧を逆方向に印加して、前記エレクトロクロミック素子を前記第２の表示状態にするステップが含まれており、前記第１及び／または第２の電圧が、ポリシリコン薄膜トランジスタ・バッファを介して印加されることを特徴とする、
方法。
【請求項１７】
前記第１の表示状態が、透明状態であることを特徴とする、請求項１６に記載の方法。
【請求項１８】
前記第１の電圧がほぼゼロ・ボルトであることを特徴とする、請求項１７に記載の方法。
【請求項１９】
前記エレクトロクロミック素子が、２次元アレイをなすように配列された複数のこうしたエレクトロクロミック素子の１つであることと、あるエレクトロクロミック素子行の電極に対する駆動信号（Ｖｄａｔａ）が、シフト・レジスタに順次ロードされ、ラッチされて、その後、前記ポリシリコン薄膜トランジスタ・バッファを介して、前記電気光学素子行に渡されることを特徴とする、請求項１６〜１８の任意の１つに記載の方法。
【請求項２０】
前記ラッチされた駆動信号（Ｖｄａｔａ）が前記アレイのある行に加えられている間に、次の行に対する駆動信号（Ｖｄａｔａ）が前記シフト・レジスタにロードされることを特徴とする、請求項１９に記載の方法。
【請求項２１】
前記バッファによって、定電流出力が送り出されることと、前記駆動段では、一連の順次書込み操作で前記電気光学素子にデータ信号が書き込まれることと、前記エレクトロクロミック素子のうち選択された素子の着色の強さが、前記選択されたエレクトロクロミック素子のそれぞれについて所望の着色の強さが得られるまで、１回以上の書込み操作で順次変更されることを特徴とする、請求項１９または請求項２０に記載の方法。
【請求項２２】
前記順次書込み操作によって、さまざまな追加着色強さが実現されることを特徴とする、請求項２１に記載の方法。
【請求項２３】
前記順次書込み操作によって、２進法で連続して増減する、追加着色強さが実現されることを特徴とする、請求項２２に記載の方法。
【請求項２４】
前記バッファが、前記第１の表示状態を実現するため、前記第１の電極に第１の値の電圧（Ｖｄａｔ）を印加するか、または、前記第２の表示状態を実現するため、前記第１の電極に第２の値の電圧（Ｖｄａｔ）することと、前記第２の電極には、前記第１と第２の電圧値の中間の第３の値の電圧を印加することを特徴とする、請求項１９〜２３の任意の１つに記載の方法。
【請求項２５】
前記第３の電圧値が、前記第１の電圧値と前記第２の電圧値のほぼ中間に位置することを特徴とする、請求項２４に記載の方法。
【請求項２６】
前記バッファに、行をなすそれぞれのエレクトロクロミック素子のための複数のポリシリコン薄膜トランジスタ段が含まれることと、前記薄膜トランジスタ段が、それらの段のしきい値電圧の値に関連していることと、前記第２の電圧値が、前記しきい値電圧の値だけ前記第１の電圧値より高いことを特徴とする、請求項２５に記載の方法。
【請求項２７】
前記第１及び第２の表示状態が、それぞれ、前記エレクトロクロミック素子が異なる色を表示する、第１及び第２の着色状態であることを特徴とする、請求項１６に記載の方法。
【請求項２８】
図面のうち図５にほぼ示された、あるいは、図５に関連して前述の電気光学装置。
【請求項２９】
図面のうち図６、７、８、または、９に関連してほぼ前述のエレクトロクロミック素子を駆動するための方法。
【請求項１】
第１及び第２の電極を備え、前記第１及び第２の電極間に印加される電圧の所定の安全動作電圧値Ｖsafeを有する、選択的に第１の表示状態及び第２の表示状態にすることが可能なエレクトロクロミック素子と、
前記第１の電極を駆動する第１の電極駆動信号、及び、前記第２の電極を駆動する第２の電極駆動信号を送り出すための駆動段が含まれており、前記駆動段に、外部コントローラから駆動信号を受信し、緩衝された第２の電極駆動信号として、この駆動信号を前記エレクトロクロミック素子に供給するためのポリシリコン薄膜トランジスタ・バッファが含まれることと、前記駆動段が、前記エレクトロクロミック素子をその第１の表示状態にするため、前記第１の電極駆動信号として第１の電圧Ｖ1を印加し、前記第２の電極駆動信号として第２の電圧Ｖ2を印加するように構成され、また、前記エレクトロクロミック素子を第２の表示状態にするため、前記第１の電極駆動信号として第３の電圧Ｖ3を印加し、前記第２の電極駆動信号として第４の電圧Ｖ4を印加するように構成されていることと、ここで、
Ｖ2＞Ｖ1、
Ｖ3＞Ｖ4、
｜Ｖ1−Ｖ2｜≦Ｖsafe、及び、
｜Ｖ3−Ｖ4｜≦Ｖsafe
であることを特徴とする、
電気光学装置。
【請求項２】
Ｖ１＝Ｖ３であることを特徴とする、請求項１に記載の装置。
【請求項３】
前記電気光学素子の２次元アレイが含まれることと、前記バッファに、行をなす前記エレクトロクロミック素子のそれぞれについて１つずつ、複数のポリシリコン薄膜トランジスタ駆動素子が含まれることと、前記駆動段には、シフト・レジスタと、前記外部コントローラと前記バッファ段の間に挿入されたラッチが含まれていて、その結果、あるエレクトロクロミック素子行に関する前記外部コントローラからの駆動信号（Ｖｄａｔａ）を前記シフト・レジスタに順次ロードして、ラッチし、前記バッファを介して、ある電気光学素子行に前記第２の電極駆動信号（Ｖｄａｔ）として渡すことが可能になることを特徴とする、請求項２に記載の装置。
【請求項４】
Ｖ1＝Ｖ3≒１／２（Ｖ2−Ｖ4）であることを特徴とする、請求項３に記載の装置。
【請求項５】
前記駆動段が、ラッチされた駆動信号（Ｖｄａｔａ）が前記アレイのある行に加えられている間に、次の行の駆動信号（Ｖｄａｔａ）が前記シフト・レジスタにロードされるように構成されることを特徴とする、請求項３または請求項４に記載の装置。
【請求項６】
前記バッファが、定電流出力を供給するように構成され、前記駆動段が、一連の順次書込み操作で、前記エレクトロクロミック素子にデータ信号を書き込むように構成されていることと、前記エレクトロクロミック素子の選択された素子における着色の強さは、前記選択されたエレクトロクロミック素子のそれぞれについて所望の着色の強さが得られるまで、１回以上の書込み操作で順次変更されることを特徴とする、請求項４または請求項５に記載の装置。
【請求項７】
前記順次書込み操作が、さまざまな追加着色強さを実現するように構成されることを特徴とする、請求項６に記載の装置。
【請求項８】
前記順次書込み操作が、２進法で連続して増減する、追加着色強さを実現するように構成されることを特徴とする、請求項７に記載の装置。
【請求項９】
着色の強さが増大しないフレーム期間中の、前記第２の電極駆動信号が、浮遊状態を呈することを特徴とする、請求項６〜８の任意の１つに記載の装置。
【請求項１０】
着色の強さが増大しないフレーム期間中の、第２の電極駆動信号が、着色の強さが増大する場合のフレーム期間中に想定される第２の電圧値Ｖ2よりも低い、第２の電圧値Ｖ2となることを特徴とする、請求項６〜８の任意の１つに記載の装置。
【請求項１１】
安全電圧値Ｖsafeが、約１．４Ｖであり、第２の電圧Ｖ2が、最大約２．５Ｖであり、第４の電圧Ｖ4が、約０Ｖであり、第１の電圧Ｖ1及び第３の電圧Ｖ3が、最大約１．２５Ｖであることを特徴とする、請求項１０に記載の装置。
【請求項１２】
駆動段は、第１、第２、第３、及び、第４の電圧Ｖ1〜Ｖ4の印加前に、前記エレクトロクロミック素子を初期透明状態にするため、それぞれ、第５及び第６の電圧Ｖ5及びＶ6を前記第１及び第２の電極に印加するように構成されていることと、ここで、Ｖ5≒Ｖ6。であることを特徴とする、請求項１０または請求項１１に記載の装置。
【請求項１３】
Ｖ5＝Ｖ6＝０ｖであることを特徴とする、請求項１２に記載の装置。
【請求項１４】
前記第１の表示状態が、前記エレクトロクロミック素子が第１の色を表示する、第１の着色状態であることと、前記第２の表示状態が、前記エレクトロクロミック素子が第２の色を表示する、第２の着色状態であることを特徴とする、請求項１０〜１３の任意の１つに記載の装置。
【請求項１５】
前記第１の表示状態が、前記エレクトロクロミック素子がある特定の色を表示する、着色状態であることと、前記第２の表示状態が、エレクトロクロミック素子が透明な、透明状態であることを特徴とする、請求項１０〜１３の任意の１つに記載の装置。
【請求項１６】
第１及び第２の電極を備え、前記第１及び第２の電極間に印加される電圧の所定の安全動作電圧値Ｖsafeを有する、選択的に第１の表示状態及び第２の表示状態にすることが可能なエレクトロクロミック素子を駆動するための方法であって、
前記第１及び第２の電極間に前記安全動作電圧未満の第１の電圧を一方向に印加して、前記エレクトロクロミック素子を前記第１の表示状態にするか、または、前記第１及び第２の電極間に前記安全動作電圧未満の第２の電圧を逆方向に印加して、前記エレクトロクロミック素子を前記第２の表示状態にするステップが含まれており、前記第１及び／または第２の電圧が、ポリシリコン薄膜トランジスタ・バッファを介して印加されることを特徴とする、
方法。
【請求項１７】
前記第１の表示状態が、透明状態であることを特徴とする、請求項１６に記載の方法。
【請求項１８】
前記第１の電圧がほぼゼロ・ボルトであることを特徴とする、請求項１７に記載の方法。
【請求項１９】
前記エレクトロクロミック素子が、２次元アレイをなすように配列された複数のこうしたエレクトロクロミック素子の１つであることと、あるエレクトロクロミック素子行の電極に対する駆動信号（Ｖｄａｔａ）が、シフト・レジスタに順次ロードされ、ラッチされて、その後、前記ポリシリコン薄膜トランジスタ・バッファを介して、前記電気光学素子行に渡されることを特徴とする、請求項１６〜１８の任意の１つに記載の方法。
【請求項２０】
前記ラッチされた駆動信号（Ｖｄａｔａ）が前記アレイのある行に加えられている間に、次の行に対する駆動信号（Ｖｄａｔａ）が前記シフト・レジスタにロードされることを特徴とする、請求項１９に記載の方法。
【請求項２１】
前記バッファによって、定電流出力が送り出されることと、前記駆動段では、一連の順次書込み操作で前記電気光学素子にデータ信号が書き込まれることと、前記エレクトロクロミック素子のうち選択された素子の着色の強さが、前記選択されたエレクトロクロミック素子のそれぞれについて所望の着色の強さが得られるまで、１回以上の書込み操作で順次変更されることを特徴とする、請求項１９または請求項２０に記載の方法。
【請求項２２】
前記順次書込み操作によって、さまざまな追加着色強さが実現されることを特徴とする、請求項２１に記載の方法。
【請求項２３】
前記順次書込み操作によって、２進法で連続して増減する、追加着色強さが実現されることを特徴とする、請求項２２に記載の方法。
【請求項２４】
前記バッファが、前記第１の表示状態を実現するため、前記第１の電極に第１の値の電圧（Ｖｄａｔ）を印加するか、または、前記第２の表示状態を実現するため、前記第１の電極に第２の値の電圧（Ｖｄａｔ）することと、前記第２の電極には、前記第１と第２の電圧値の中間の第３の値の電圧を印加することを特徴とする、請求項１９〜２３の任意の１つに記載の方法。
【請求項２５】
前記第３の電圧値が、前記第１の電圧値と前記第２の電圧値のほぼ中間に位置することを特徴とする、請求項２４に記載の方法。
【請求項２６】
前記バッファに、行をなすそれぞれのエレクトロクロミック素子のための複数のポリシリコン薄膜トランジスタ段が含まれることと、前記薄膜トランジスタ段が、それらの段のしきい値電圧の値に関連していることと、前記第２の電圧値が、前記しきい値電圧の値だけ前記第１の電圧値より高いことを特徴とする、請求項２５に記載の方法。
【請求項２７】
前記第１及び第２の表示状態が、それぞれ、前記エレクトロクロミック素子が異なる色を表示する、第１及び第２の着色状態であることを特徴とする、請求項１６に記載の方法。
【請求項２８】
図面のうち図５にほぼ示された、あるいは、図５に関連して前述の電気光学装置。
【請求項２９】
図面のうち図６、７、８、または、９に関連してほぼ前述のエレクトロクロミック素子を駆動するための方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００７−１７９７１（Ｐ２００７−１７９７１Ａ）
【公開日】平成１９年１月２５日（２００７．１．２５）
【国際特許分類】
【出願番号】特願２００６−１８４２６２（Ｐ２００６−１８４２６２）
【出願日】平成１８年７月４日（２００６．７．４）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【出願人】（５０４００００９６）エヌテラ リミテッド (6)
【氏名又は名称原語表記】ＮＴＥＲＡ ＬＩＭＩＴＥＤ
【Ｆターム（参考）】
【公開日】平成１９年１月２５日（２００７．１．２５）
【国際特許分類】
【出願日】平成１８年７月４日（２００６．７．４）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【出願人】（５０４００００９６）エヌテラ リミテッド (6)
【氏名又は名称原語表記】ＮＴＥＲＡ ＬＩＭＩＴＥＤ
【Ｆターム（参考）】
[ Back to top ]