電源装置
【課題】スイッチング損失を低減することができる電源装置の提供。
【解決手段】スイッチング素子を制御回路１９によりオンオフ制御することで、所定電圧（Ｖｏｓ）を出力するＤＣ／ＤＣコンバータ２１を備え、制御回路１９は、所定電圧（Ｖｏｓ）を出力するためのスイッチング素子のオンオフにおける時比率（Ｄ）が時比率閾値（Ｄｓ）より小さければ、スイッチング素子のオン回数（Ｃ）が所定オン回数（Ｎ）に至るごとに、スイッチング素子のオン動作を停止する。
【解決手段】スイッチング素子を制御回路１９によりオンオフ制御することで、所定電圧（Ｖｏｓ）を出力するＤＣ／ＤＣコンバータ２１を備え、制御回路１９は、所定電圧（Ｖｏｓ）を出力するためのスイッチング素子のオンオフにおける時比率（Ｄ）が時比率閾値（Ｄｓ）より小さければ、スイッチング素子のオン回数（Ｃ）が所定オン回数（Ｎ）に至るごとに、スイッチング素子のオン動作を停止する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧を所望の電圧に変換する電源装置に関するものである。
【背景技術】
【０００２】
入力電圧を所望の電圧に変換する電源装置が様々な機器に内蔵、適用されている。このような電源装置を形成する代表的な回路構成であるＤＣ／ＤＣコンバータには、例えば特許文献１の構成のものが提案されている。図７は、このＤＣ／ＤＣコンバータの回路図である。直流源１０１が接続されるＤＣ／ＤＣコンバータの入力端子１０３には、入力フィルタ１０５、インダクタ１０７、整流素子１０９、出力フィルタ１１１が接続される。そして、出力フィルタ１１１にはＤＣ／ＤＣコンバータの出力端子１１３を介して負荷１１５が接続される。また、インダクタ１０７とグランドの間には駆動用スイッチング素子１１７と共振用キャパシタ１１９がそれぞれ接続される。駆動用スイッチング素子１１７と共振用キャパシタ１１９は制御回路１２１と接続される。制御回路１２１は、出力端子１１３の直流電源出力Ｖｏｕｔの電圧と駆動用スイッチング素子１１７の端子間の電圧Ｖｘを検出するとともに、駆動用スイッチング素子１１７のスイッチング動作と共振用キャパシタ１１９の容量を制御する。
【０００３】
制御回路１２１は、直流電源出力Ｖｏｕｔの電圧を検出する出力電圧検出手段１２３と、直流電源出力Ｖｏｕｔの電圧に基づき駆動用スイッチング素子１１７のオン時間を設定するオン時間設定回路１２５、前記オン時間に基づいて共振用キャパシタ１１９の容量を設定する容量設定回路１２７を備える。また、制御回路１２１は駆動用スイッチング素子１１７の端子間の電圧Ｖｘを検出する電位差検出手段１２９と電圧Ｖｘに基づき駆動用スイッチング素子１１７のオンタイミングを設定するオンタイミング設定回路１３１を備える。さらに、制御回路１２１はオンタイミング設定回路１３１からのＯＮ信号とオン時間設定回路１２５からのＯＦＦ信号に基づき駆動用スイッチング素子１１７を制御するドライバ１３３を備える。従って、制御回路１２１は、ドライバ１３３により駆動用スイッチング素子１１７をオンオフ制御することで、所定電圧の直流電源出力Ｖｏｕｔを生成する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−８２３７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記した図７のＤＣ／ＤＣコンバータによると、確かに所定電圧の直流電源出力Ｖｏｕｔを生成できるのであるが、負荷１１５が小さくなると、駆動用スイッチング素子１１７のオン時間が短くなる。しかし、スイッチング回数は変わらないので、僅かなオン時間の場合でも、スイッチングをする毎に発生するスイッチング損失が変わらないという課題があった。
【０００６】
本発明は、前記従来の課題を解決するもので、スイッチング損失を低減することができる電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記従来の課題を解決するために、本発明の電源装置は、スイッチング素子を制御回路によりオンオフ制御することで、所定電圧（Ｖｏｓ）を出力するＤＣ／ＤＣコンバータを備え、前記制御回路は、前記所定電圧（Ｖｏｓ）を出力するための前記スイッチング素子のオンオフにおける時比率（Ｄ）が時比率閾値（Ｄｓ）より小さければ、前記スイッチング素子のオン回数（Ｃ）が所定オン回数（Ｎ）に至るごとに、前記スイッチング素子のオン動作を停止するようにしたものである。
【発明の効果】
【０００８】
本発明の電源装置によれば、時比率（Ｄ）が時比率閾値（Ｄｓ）より小さければ、スイッチング素子のオン回数（Ｃ）が所定オン回数（Ｎ）に至るごとに、スイッチング素子のオン動作を停止するので、その間のスイッチング素子による損失を低減することができるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１における電源装置のブロック回路図
【図２】本発明の実施の形態１における電源装置の基本動作を示すフローチャート
【図３】本発明の実施の形態１における電源装置のスイッチング信号の波形図
【図４】本発明の実施の形態２における電源装置の基本動作を示すフローチャート
【図５】本発明の実施の形態３における電源装置のブロック回路図
【図６】本発明の実施の形態３における電源装置の他のブロック回路図
【図７】従来のＤＣ／ＤＣコンバータの回路図
【発明を実施するための形態】
【００１０】
以下、本発明を実施するための形態について図面を参照しながら説明する。
【００１１】
（実施の形態１）
図１は、本発明の実施の形態１における電源装置のブロック回路図である。図２は、本発明の実施の形態１における電源装置の基本動作を示すフローチャートである。図３は、本発明の実施の形態１における電源装置のスイッチング動作を示す波形図である。なお、図１において、太線は電力系配線を、細線は信号系配線をそれぞれ示す。
【００１２】
図１において、電源装置は、スイッチング素子（第１スイッチング素子１１、第２スイッチング素子１３、第３スイッチング素子１５、および第４スイッチング素子１７）を制御回路１９によりオンオフ制御することで、所定電圧Ｖｏｓを出力するＤＣ／ＤＣコンバータ２１を備え、制御回路１９は、所定電圧Ｖｏｓを出力するためのスイッチング素子のオンオフにおける時比率Ｄが時比率閾値Ｄｓより小さければ、スイッチング素子のオン回数Ｃが所定オン回数Ｎに至るごとに、スイッチング素子のオン動作を停止するよう制御する。
【００１３】
これにより、時比率Ｄが時比率閾値Ｄｓより小さければ、スイッチング素子のオン回数Ｃが所定オン回数Ｎに至るごとに、スイッチング素子のオン動作を停止するので、その間のスイッチング素子による損失を低減することができる。
【００１４】
以下、より具体的に本実施の形態１の構成、動作について説明する。なお、図１に示すように、本実施の形態１では、電源装置は制御回路１９を含む１つのＤＣ／ＤＣコンバータ２１からなる。また、以下の説明で、単にスイッチング素子と記載した場合は、第１スイッチング素子１１、第２スイッチング素子１３、第３スイッチング素子１５、および第４スイッチング素子１７の全体を指すものとする。
【００１５】
図１において、ＤＣ／ＤＣコンバータ２１の正極入力端子２３と負極入力端子２５には、図示しない直流電圧源が接続される。そして、ＤＣ／ＤＣコンバータ２１の正極出力端子２７と負極出力端子２９には、図示しない負荷が接続される。従って、ＤＣ／ＤＣコンバータ２１は、直流電圧源の電圧を負荷に適した電圧に変換して出力する機能を有する。なお、直流電圧源は例えば発電機（太陽電池や燃料電池を含む）や二次電池等が適用できる。また、正極出力端子２７と負極出力端子２９には蓄電装置等が接続されてもよいし、蓄電装置やインバータを介して負荷が接続される構成としてもよい。さらに、インバータの出力に負荷とともに商用系統電源が接続される構成でもよい。ここでは、蓄電装置、インバータ、商用系統電源や、それらに接続される負荷も含めて、全体として負荷と呼ぶ。
【００１６】
次に、ＤＣ／ＤＣコンバータ２１の詳細構成について説明する。
【００１７】
まず、正極入力端子２３と負極入力端子２５にはフィルタ用コンデンサ３１が電気的に接続される。さらに、負極入力端子２５はグランドとも電気的に接続される。
【００１８】
また、正極入力端子２３と負極入力端子２５の間には、第１スイッチング素子１１と第３スイッチング素子１５とからなる直列回路と、第２スイッチング素子１３と第４スイッチング素子１７とからなる直列回路が、それぞれ電気的に接続される。そして、第１スイッチング素子１１と第３スイッチング素子１５との接続点、および第２スイッチング素子１３と第４スイッチング素子１７との接続点には、トランス３３の一次側コイルが電気的に接続される。
【００１９】
トランス３３の二次側コイルには、整流回路３５、およびフィルタ回路３７がこの順に電気的に接続される。そして、フィルタ回路３７が正極出力端子２７と負極出力端子２９に電気的に接続される。
【００２０】
第１スイッチング素子１１、第２スイッチング素子１３、第３スイッチング素子１５、および第４スイッチング素子１７は、信号系配線で制御回路１９と接続される。また、制御回路１９は正極出力端子２７とも信号系配線で接続される。制御回路１９はマイクロコンピュータとメモリ等の周辺回路（いずれも図示せず）で構成される。従って、制御回路１９は、正極出力端子２７と負極出力端子２９との間の電圧（以下、出力電圧Ｖｏという）を検出するとともに、第１スイッチング素子１１、第２スイッチング素子１３、第３スイッチング素子１５、および第４スイッチング素子１７に対して、それぞれ第１スイッチング信号ＳＷ１、第２スイッチング信号ＳＷ２、第３スイッチング信号ＳＷ３、および第４スイッチング信号ＳＷ４を出力する。これにより、制御回路１９は出力電圧Ｖｏが所定電圧Ｖｏｓになるように、第１スイッチング素子１１、第２スイッチング素子１３、第３スイッチング素子１５、および第４スイッチング素子１７を制御する。なお、以下の説明で第１スイッチング信号ＳＷ１、第２スイッチング信号ＳＷ２、第３スイッチング信号ＳＷ３、および第４スイッチング信号ＳＷ４をまとめて述べる際には、単にスイッチング信号という。
【００２１】
ここで、制御回路１９はマイクロコンピュータに内蔵されたＡ／Ｄコンバータにより出力電圧Ｖｏの値を読み込む構成としている。また、第１スイッチング信号ＳＷ１、第２スイッチング信号ＳＷ２、第３スイッチング信号ＳＷ３、および第４スイッチング信号ＳＷ４は、制御回路１９に内蔵した絶縁回路（図示せず）を介して出力される。従って、正極入力端子２３における入力電圧Ｖｉが高電圧であっても、制御回路１９のマイクロコンピュータに直接高電圧が印加されることがなくなり、高信頼性が得られる。なお、絶縁回路としては、例えば発光ダイオードとフォトトランジスタの組合せが適用できる。
【００２２】
制御回路１９は第１スイッチング素子１１、第２スイッチング素子１３、第３スイッチング素子１５、および第４スイッチング素子１７のオンオフ動作を行うときに、第１スイッチング素子１１と第４スイッチング素子１７、および第２スイッチング素子１３と第３スイッチング素子１５が同じ動作を行うように制御する。そして、第１スイッチング素子１１と第４スイッチング素子１７がオンの時は、第２スイッチング素子１３と第３スイッチング素子１５がオフとなり、第１スイッチング素子１１と第４スイッチング素子１７がオフの時は、第２スイッチング素子１３と第３スイッチング素子１５がオンとなるように制御される。この動作を繰り返すことにより、出力電圧Ｖｏが所定電圧Ｖｏｓになるように制御される。
【００２３】
なお、第１スイッチング素子１１、第２スイッチング素子１３、第３スイッチング素子１５、および第４スイッチング素子１７のオンオフ動作は上記の動作に限定されるものではなく、例えば、制御回路１９は、オンオフ周期Ｔの中で第１スイッチング素子１１と第４スイッチング素子１７が同時にオフになり、第２スイッチング素子１３と第３スイッチング素子１５が同時にオンになる期間を有する動作を行うように制御してもよいし、この逆の動作を行うように制御してもよい。
【００２４】
ここで、以下の説明で、スイッチング素子のオン動作と記載した場合は、第１スイッチング素子１１と第４スイッチング素子１７がオンとなり、第２スイッチング素子１３と第３スイッチング素子１５がオフとなる動作であると定義する。従って、時比率Ｄは、オンオフ周期Ｔにおける第１スイッチング素子１１と第４スイッチング素子１７がオンになる期間の割合となる。
【００２５】
なお、スイッチング素子のオン動作における定義は上記と逆であってもよい。すなわち、第１スイッチング素子１１と第４スイッチング素子１７がオフとなり、第２スイッチング素子１３と第３スイッチング素子１５がオンとなる動作をスイッチング素子のオン動作と定義してもよい。
【００２６】
次に、このような電源装置の動作について、図２を用いて説明する。
【００２７】
制御回路１９はメモリに記憶された図示しないメインルーチンから、オンオフ周期Ｔの最初のタイミングで図２のフローチャートに示すサブルーチンを実行する。
【００２８】
図２のサブルーチンが実行されると、制御回路１９は、出力電圧Ｖｏを読み込む（ステップ番号Ｓ１１）。次に、制御回路１９は、出力電圧Ｖｏを所定電圧Ｖｏｓとするための時比率Ｄを計算する（Ｓ１３）。ここで、所定電圧Ｖｏｓは負荷の仕様等によって決定される電圧値で、予めメモリに記憶してある。
【００２９】
次に、制御回路１９はＳ１３で求めた時比率Ｄと時比率閾値Ｄｓとを比較する（Ｓ１５）。ここで、時比率閾値Ｄｓは後述するスイッチング素子のオン動作を停止しても、出力電圧Ｖｏに発生する電圧リップルが負荷の動作にほとんど影響を与えない時比率Ｄのことで、予めメモリに記憶してある。ここでは、時比率閾値Ｄｓを５０％とした。
【００３０】
もし、時比率Ｄが時比率閾値Ｄｓ以上であれば（Ｓ１５のＮｏ）、スイッチング素子のオン動作を停止してしまうと、出力電圧Ｖｏの電圧リップルが大きくなり、負荷の動作に影響を与える可能性があるので、制御回路１９はスイッチング素子のオン動作を停止しない。そして、後述するＳ２７の動作を行う。
【００３１】
一方、時比率Ｄが時比率閾値Ｄｓより小さければ（Ｓ１５のＹｅｓ）、制御回路１９はメモリに定義した変数であるオン回数Ｃの値を１だけ加算する（Ｓ１７）。ここで、Ｓ１７に示すように、Ｃ＝Ｃ＋１と記載した場合は、右辺の値を左辺の変数に代入するものと定義する。また、オン回数Ｃは制御回路１９がスイッチング素子をオンにした回数であり、時比率Ｄが時比率閾値Ｄｓより小さい場合に、初期値０からスイッチング素子がオンになるごとに、Ｓ１７でオン回数Ｃが１ずつ大きくなる。
【００３２】
次に、制御回路１９は、オン回数Ｃと所定オン回数Ｎとを比較する（Ｓ２１）。ここで、所定オン回数Ｎとは、オン回数Ｃが何回ごとにスイッチング素子のオン動作を停止するかを決める値であり、予めメモリに記憶してある。ここで、所定オン回数Ｎは、大きすぎるとスイッチング素子のオン動作の停止がなかなか行われなくなるので、スイッチング損失の低減効果が小さくなる。一方、所定オン回数Ｎが小さすぎると、スイッチング素子のオン動作の停止頻度が高まり、フィルタ回路３７の性能にもよるが、出力電圧Ｖｏの電圧リップルが大きくなる傾向となる。そこで、所定オン回数は、スイッチング損失に対する効果と、フィルタ回路３７の性能、負荷の耐電圧リップル性を考慮して適宜最適な値に決定すればよい。本実施の形態１では、所定オン回数Ｎを３０回とした。
【００３３】
従って、もしオン回数Ｃが所定オン回数Ｎ以下であれば（Ｓ２１のＮｏ）、オン回数Ｃは、まだスイッチング素子のオン動作を停止する回数に至っていない。従って、後述するＳ２７の動作を行う。
【００３４】
一方、オン回数Ｃが所定オン回数Ｎより大きくなれば（Ｓ２１のＹｅｓ）、オン回数Ｃが、スイッチング素子のオン動作を停止する回数に至ったことになる。そこで、制御回路１９は、オン回数Ｃに初期値の０を代入する（Ｓ２３）。そして、制御回路１９は、スイッチング信号の出力を停止する（Ｓ２５）。具体的には、制御回路１９は、スイッチング信号の出力許可フラグ（メモリ上の１変数）を０にする。これにより、制御回路１９は、メインルーチンにスイッチング素子のオン動作を停止させることができる。
【００３５】
その後、図２のサブルーチンを終了してメインルーチンに戻る。
【００３６】
ここで、Ｓ１５でＮｏの場合、またはＳ２１でＮｏの場合は、制御回路１９はスイッチング信号の出力を許可する（Ｓ２７）。具体的には、制御回路１９は、スイッチング信号の出力許可フラグを１にする。これにより、制御回路１９は、メインルーチンにスイッチング素子のオン動作を行わせることができる。
【００３７】
その後、図２のサブルーチンを終了してメインルーチンに戻る。
【００３８】
メインルーチンは、出力許可フラグの内容を判断し、出力許可フラグが１であれば、図２のＳ１３で求められた時比率Ｄとオンオフ周期Ｔの積で求められる期間、スイッチング素子のオン動作を行う。一方、出力許可フラグが０であれば、オンオフ周期Ｔの間、スイッチング素子のオン動作を行わない。このような動作により、スイッチング素子のオンオフ動作がオンオフ周期Ｔの間、停止するので、その間のスイッチング損失が発生せず、電源装置の効率が向上する。
【００３９】
スイッチング素子のオン動作が停止すると、その周期において出力電圧Ｖｏを所定電圧Ｖｏｓに制御する動作が行われない。その結果、出力電圧Ｖｏは低下する。その後、次のオンオフ周期Ｔの最初のタイミングで図２のサブルーチンが実行されると、出力電圧Ｖｏが所定電圧Ｖｏｓに比べ差が大きくなっているので、図２のＳ１３で時比率Ｄが大きくなるように計算される。この詳細について、図３のスイッチング信号の波形図の例を用いて説明する。
【００４０】
まず、図２のＳ２１の時点でオン回数Ｃが２９、３０の場合、図３に示すように、時比率Ｄが時比率閾値Ｄｓ（＝５０％）より小さい状態で、出力電圧Ｖｏが所定電圧Ｖｏｓとなり安定しているとする。次に、オン回数Ｃが３１になると、所定オン回数Ｎ（＝３０）より大きくなるので、制御回路１９はスイッチング信号の出力を停止する。従って、オン回数Ｃが３１の時は、オンオフ周期Ｔに対するオン期間が０となり、図３に示すようにスイッチング信号はオフのままとなる。
【００４１】
ここで、オン回数Ｃは図２のＳ２３で初期値０になっているので、次の周期ではＳ２１の時点でオン回数Ｃは０となる。そして、この段階では、出力電圧Ｖｏが所定電圧Ｖｏｓに比べ差が大きくなっているので、図３に示すように、時比率Ｄが大きくなり、オンオフ周期Ｔに対するオン期間が長くなる。これにより、ＤＣ／ＤＣコンバータ２１は出力電圧Ｖｏが所定電圧Ｖｏｓに近づくように制御される。そして、この時の時比率Ｄは時比率閾値Ｄｓより大きいので、オン回数Ｃの値は０のままとなる。
【００４２】
次の周期になると、出力電圧Ｖｏは所定電圧Ｖｏｓに比べ差が縮まっているものの、まだ十分に安定していない。そこで、制御回路１９は、さらに出力電圧Ｖｏが所定電圧Ｖｏｓに近づくように時比率Ｄを計算する。その結果、図３に示すように、オンオフ周期Ｔに対するオン期間は上記より短くなるものの、安定時に比べればまだ長い。従って、この時も時比率Ｄは時比率閾値Ｄｓより大きくなる。その結果、ＤＣ／ＤＣコンバータ２１は出力電圧Ｖｏが所定電圧Ｖｏｓにさらに近づくように制御され、オン回数Ｃの値は０のままとなる。
【００４３】
さらに次の周期になると、ようやく出力電圧Ｖｏは所定電圧Ｖｏｓに近づく。従って、時比率Ｄはオン回数Ｃの値が２９や３０の時とほぼ同じになる。これにより、出力電圧Ｖｏは所定電圧Ｖｏｓに制御され安定化する。そして、時比率Ｄは時比率閾値Ｄｓより小さくなるので、この時点からオン回数Ｃの値が１だけ加算される。
【００４４】
以後、同様の動作を繰り返すことにより、制御回路１９は、オン回数Ｃの値が所定オン回数Ｎより大きくなるごとに、スイッチング信号の出力を停止し、スイッチング損失を低減する。そして、制御回路１９は、スイッチング信号の出力を停止したことにより変動した出力電圧Ｖｏが所定電圧Ｖｏｓになるように制御することで、電圧リップルをできるだけ小さくする。
【００４５】
以上の構成、動作により、時比率Ｄが時比率閾値Ｄｓより小さければ、スイッチング素子のオン回数Ｃが所定オン回数Ｎに至るごとに、スイッチング素子のオン動作を停止するので、その間のスイッチング素子による損失を低減することが可能な電源装置を実現できる。
【００４６】
なお、本実施の形態１で述べた時比率閾値Ｄｓや所定オン回数の値は一例であり、電源装置として要求される仕様等に応じて適宜決定すればよい。
【００４７】
また、本実施の形態１では、ＤＣ／ＤＣコンバータ２１にトランス３３を用いた絶縁型について説明したが、これは図７に示す非絶縁型に適用してもよい。これによっても同等の効果が得られる。
【００４８】
また、本実施の形態１の構成は、電圧リップルを許容できる範囲で、あえて発生させることによりスイッチング素子の損失低減を図っているので、負荷として電圧リップルの許容範囲が広いものに対する低損失な電源装置として適する。また、負荷に蓄電装置や商用系統電源が接続される用途であれば、これらが大容量のフィルタの役割を果たすので、電圧リップルがほとんど影響しない構成とすることができる。従って、本実施の形態１の電源装置は、例えば蓄電装置や商用系統電源と接続するパワーコンディショナに内蔵される用途に好適である。
【００４９】
（実施の形態２）
図４は、本発明の実施の形態２における電源装置の基本動作を示すフローチャートである。本実施の形態２における電源装置の構成は、図１と同じであるので、詳細な説明を省略する。
【００５０】
本実施の形態２における特徴となる動作は、次の通りである。制御回路１９は、時比率Ｄが時比率閾値Ｄｓより小さい状態が継続するほど所定オン回数Ｎを小さくし、時比率Ｄが時比率閾値Ｄｓ以上の状態が継続するほど所定オン回数Ｎを大きくするようにした点である。
【００５１】
これにより、負荷の状況が変わっても、それに応じて所定オン回数Ｎが変化するので、負荷の状況に合わせたスイッチング素子の損失低減制御が可能になるという効果が得られる。
【００５２】
以下、より具体的に本実施の形態２の動作について説明する。
【００５３】
図４は、オンオフ周期の最初のタイミングでメインルーチンから実行されるサブルーチンである。なお、図４において、図２と同じ動作には同じステップ番号を付して、詳細な説明を省略する。
【００５４】
図４のサブルーチンが実行されると、制御回路１９は、Ｓ１１からＳ２１までの動作を行う。なお、Ｓ１５でＮｏの場合は、後述するＳ５９以降の動作を行う。
【００５５】
Ｓ２１でオン回数Ｃが所定オン回数Ｎ以下であれば（Ｓ２１のＮｏ）、Ｓ２７の動作を行う。この動作は図２のＳ２７と同じである。
【００５６】
一方、Ｓ２１でオン回数Ｃが所定オン回数Ｎより大きければ（Ｓ２１のＹｅｓ）、制御回路１９は、まずオン回数Ｃに初期値の０を代入する。この動作は図２のＳ２３と同じである。加えて、本実施の形態２では、制御回路１９はメモリ上の変数ｉの値を１だけ加算する（以上、Ｓ５０）。
【００５７】
ここで、変数ｉについて説明する。変数ｉはＳ２１でＹｅｓとなった回数をカウントするものである。ここで、Ｓ２１でＹｅｓの場合は、その後、Ｓ２５でスイッチング信号の出力停止を行うので、換言すれば、変数ｉはスイッチング信号の出力停止を行った回数を示す。
【００５８】
次に、制御回路１９は、変数ｉと所定停止回数Ｍとを比較する（Ｓ５１）。ここで、所定停止回数Ｍについて説明する。本実施の形態２では、上記したように、制御回路１９は、時比率Ｄが時比率閾値Ｄｓより小さい状態が継続するほど所定オン回数Ｎを小さくする。この、時比率Ｄが時比率閾値Ｄｓより小さい状態が継続すると、制御回路１９はスイッチング信号の出力停止を行うので、制御回路１９は、スイッチング信号の出力停止を行った回数、すなわち変数ｉの値により、どれだけ時比率Ｄが時比率閾値Ｄｓより小さい状態が継続したかを知ることができる。そして、所定停止回数Ｍは定数であるので、制御回路１９は、変数ｉと所定停止回数Ｍを比較することで、時比率Ｄが時比率閾値Ｄｓより小さい状態の継続有無を判断している。
【００５９】
具体的には、所定停止回数Ｍを１０回としているので、制御回路１９は、変数ｉ（スイッチング信号の出力停止を行った回数）が１０回を超えれば、時比率Ｄが時比率閾値Ｄｓより小さい状態が継続していると判断している。この所定停止回数Ｍはメモリに記憶されている。
【００６０】
なお、所定停止回数Ｍは１０回に限定されるものではなく、１０回よりも大きくても小さくてもよい。但し、所定停止回数Ｍが大きすぎると、負荷変動に応じた所定オン回数Ｎの変化における追従性が悪くなる。また、所定停止回数Ｍが小さすぎる場合、時比率Ｄが時比率閾値Ｄｓより小さい状態が少しでも続くと、所定オン回数Ｎが小さくなっていくので、スイッチング信号の出力停止頻度が上がり、電圧リップルの影響が大きくなる。従って、負荷の仕様に応じて、適宜、所定停止回数Ｍを決定すればよい。
【００６１】
ここで、Ｓ５１に戻り、もし変数ｉが所定停止回数Ｍ以下であれば（Ｓ５１のＮｏ）、所定オン回数Ｎを変化させる状態には至っていないので、制御回路１９はＳ２５の動作、すなわちスイッチング信号の出力停止を行う。この動作は図２のＳ２５と同じである。
【００６２】
一方、変数ｉが所定停止回数Ｍより大きければ（Ｓ５１のＹｅｓ）、制御回路１９は変数ｉに０を代入してクリアするとともに、時比率Ｄが時比率閾値Ｄｓより小さい状態が継続したと判断したので、所定オン回数Ｎの値を１だけ減算する（Ｓ５３）。これにより、負荷の状態により時比率Ｄが時比率閾値Ｄｓより小さくなり続けると、制御回路１９は所定オン回数Ｎを小さくすることで、スイッチング信号の出力停止を行う頻度を上げることができ、その分のスイッチング損失を低減することが可能となる。
【００６３】
次に、制御回路１９は、所定オン回数Ｎと下限所定オン回数Ｒとを比較する（Ｓ５５）。ここで、下限所定オン回数Ｒとは、これ以上所定オン回数Ｎを小さくすると、スイッチング信号の出力停止頻度が多くなりすぎ、負荷への電圧リップルの影響が大きくなる所定オン回数のことである。ここでは、下限所定オン回数Ｒを５回とした。なお、下限所定オン回数Ｒは５回に限定されるものではなく、負荷の許容する電圧リップルの大きさ等により、適宜決定すればよい。
【００６４】
もし、所定オン回数Ｎが下限所定オン回数Ｒ以上であれば（Ｓ５５のＮｏ）、Ｓ５３で求めた所定オン回数Ｎでの制御が可能なので、制御回路１９は、上記したＳ２５の動作を行う。
【００６５】
一方、所定オン回数Ｎが下限所定オン回数Ｒより小さければ（Ｓ５５のＹｅｓ）、Ｓ５３で求めた所定オン回数Ｎが小さくなりすぎた状態であるので、制御回路１９は、所定オン回数Ｎに下限所定オン回数Ｒを代入する（Ｓ５７）。これにより、所定オン回数Ｎは下限所定オン回数Ｒより小さくなることがなくなる。その後、上記したＳ２５の動作を行って、図４のサブルーチンを終了し、メインルーチンに戻る。
【００６６】
ここで、Ｓ１５に戻り、時比率Ｄが時比率閾値Ｄｓ以上であれば（Ｓ１５のＮｏ）、制御回路１９はスイッチング信号を出力し続けるが、その前に、まずメモリ上の変数ｊを１だけ加算する（Ｓ５９）。ここで、変数ｊは時比率Ｄが時比率閾値Ｄｓ以上となった回数をカウントするものである。
【００６７】
次に、制御回路１９は、変数ｊと、時比率大の所定回数Ｐとを比較する（Ｓ６１）。ここで、時比率大の所定回数Ｐとは、所定オン回数Ｎを変更するための、Ｓ１５でＮｏであった回数（変数ｊ）のことであり、ここでは、時比率大の所定回数Ｐを１０回とした。従って、制御回路１９は、変数ｊが時比率大の所定回数Ｐ（１０回）を超えるごとに、時比率Ｄが時比率閾値Ｄｓ以上の状態が継続したと判断し、所定オン回数Ｎが大きくなるように変更する。
【００６８】
なお、時比率大の所定回数Ｐは１０回に限定されるものではない。但し、時比率大の所定回数Ｐが大きいと、所定オン回数Ｎがなかなか大きくならず、スイッチング信号の出力停止頻度が高いままとなる。その結果、負荷変動の追従性が悪くなり電圧リップルが発生しやすくなる。一方、時比率大の所定回数Ｐが小さい場合、Ｓ１５でＮｏの状態が継続すると、所定オン回数Ｎがすぐに大きくなる。従って、スイッチング信号の出力停止頻度が低下し、スイッチング損失の低減が不十分となる可能性がある。ゆえに、時比率大の所定回数Ｐは、負荷の仕様とスイッチング損失低減効果を考慮して適宜決定すればよい。
【００６９】
もし、変数ｊが時比率大の所定回数Ｐ以下であれば（Ｓ６１のＮｏ）、制御回路１９は、スイッチング信号の出力許可を行う（Ｓ２７）。この動作は図２のＳ２７と同じである。これにより、ＤＣ／ＤＣコンバータ２１は通常のスイッチング動作を行う。
【００７０】
一方、変数ｊが時比率大の所定回数Ｐより大きければ（Ｓ６１のＹｅｓ）、制御回路１９は、変数ｊに０を代入してクリアするとともに、時比率Ｄが時比率閾値Ｄｓ以上の状態が継続したと判断したので、所定オン回数Ｎの値を１だけ加算する（Ｓ６３）。これにより、負荷の状態により時比率Ｄが時比率閾値Ｄｓ以上になり続けると、制御回路１９は所定オン回数Ｎを大きくすることで、所定オン回数Ｎを初期値（ここでは実施の形態１と同様に３０回とした）に近づけることができ、電圧リップルの低減が可能となる。
【００７１】
次に、制御回路１９は、所定オン回数Ｎと上限所定オン回数Ｑとを比較する（Ｓ６５）。ここで、上限所定オン回数Ｑとは、所定オン回数Ｎの初期値（３０回）のことである。なお、上限所定オン回数Ｑは所定オン回数Ｎの初期値に限定されるものでも、３０回に限定されるものでもない。但し、上限所定オン回数Ｑが小さいと、スイッチング信号の出力停止頻度が増えるので電圧リップルが大きくなる傾向となり、上限所定オン回数Ｑが大きいと、スイッチング信号の出力停止頻度が減るのでスイッチング損失の低減が不十分となる可能性がある。従って、上限所定オン回数Ｑは、負荷の許容する電圧リップルの大きさや、スイッチング損失低減効果を考慮して、適宜決定すればよい。
【００７２】
もし、所定オン回数Ｎが上限所定オン回数Ｑ以下であれば（Ｓ６５のＮｏ）、Ｓ６３で求めた所定オン回数Ｎでの制御が可能なので、制御回路１９は、上記したＳ２７の動作を行う。
【００７３】
一方、所定オン回数Ｎが上限所定オン回数Ｑより大きければ（Ｓ６５のＹｅｓ）、Ｓ６３で求めた所定オン回数Ｎが大きくなりすぎた状態であるので、制御回路１９は、所定オン回数Ｎに上限所定オン回数Ｑを代入する（Ｓ６７）。これにより、所定オン回数Ｎは上限所定オン回数Ｑより大きくなることがなくなる。その後、上記したＳ２７の動作を行って、図４のサブルーチンを終了し、メインルーチンに戻る。
【００７４】
以上の構成、動作により、負荷の状況により、制御回路１９は、時比率Ｄが時比率閾値Ｄｓより小さい状態が継続するほど、所定オン回数Ｎを小さくしてスイッチング損失を低減し、時比率Ｄが時比率閾値Ｄｓ以上の状態が継続するほど、所定オン回数Ｎを大きくして電圧リップルを低減する動作を行う。従って、負荷の状況に合わせて、電圧リップルを低減しつつ、スイッチング素子の損失低減制御が可能になるという効果が得られる。
【００７５】
（実施の形態３）
図５は、本発明の実施の形態３における電源装置のブロック回路図である。図６は、本発明の実施の形態３における電源装置の他のブロック回路図である。なお、図５、図６において、太線は電力系配線を、細線は信号系配線を、それぞれ示す。
【００７６】
本実施の形態３における特徴となる構成、動作は、直列、または並列に接続された複数のＤＣ／ＤＣコンバータを備え、制御回路１９は、それぞれのＤＣ／ＤＣコンバータにおけるスイッチング素子のオン動作が同時に停止しないように制御する点である。
【００７７】
これにより、複数のＤＣ／ＤＣコンバータが同時にオン動作を停止することによる電圧リップルの増大を抑制することができ、かつスイッチング素子の損失低減制御が可能になるという効果が得られる。
【００７８】
以下、より具体的に本実施の形態３の構成、動作について説明する。
【００７９】
図５において、電源装置４０は、複数のＤＣ／ＤＣコンバータ、すなわち、第１ＤＣ／ＤＣコンバータ４１と、第２ＤＣ／ＤＣコンバータ４３を内蔵する。第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３の内部回路構成は、それぞれ図１と同じであるので、その詳細な説明を省略する。
【００８０】
電源装置４０において、電源装置正極入力端子４５は、電力系配線で、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３の正極入力端子に、それぞれ電気的に接続される。同様に、電源装置負極入力端子４７は、電力系配線で、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３の負極入力端子に、それぞれ電気的に接続される。なお、電源装置４０の外部には、電源装置正極入力端子４５と電源装置負極入力端子４７を介して直流電圧源（図示せず）が接続される。
【００８１】
第１ＤＣ／ＤＣコンバータ４１と、第２ＤＣ／ＤＣコンバータ４３の二次側出力は直列接続される。すなわち、第２ＤＣ／ＤＣコンバータ４３の二次側出力の正極と第１ＤＣ／ＤＣコンバータ４１の二次側出力の負極が電力系配線で電気的に接続される。そして、第１ＤＣ／ＤＣコンバータ４１の二次側出力の正極が電源装置正極出力端子４９と電力系配線で電気的に接続されるとともに、第２ＤＣ／ＤＣコンバータ４３の二次側出力の負極が電源装置負極出力端子５１と電力系配線で電気的に接続される。従って、電源装置４０から出力される電圧は、第１ＤＣ／ＤＣコンバータ４１の二次側出力電圧と、第２ＤＣ／ＤＣコンバータ４３の二次側出力との合計電圧となる。
【００８２】
なお、電源装置正極出力端子４９と電源装置負極出力端子５１との間には、平滑コンデンサ５３が電気的に接続される。また、電源装置正極出力端子４９と電源装置負極出力端子５１には外部の負荷（図示せず）が電気的に接続される。
【００８３】
第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３には、それぞれ制御回路が内蔵されるが、両者の制御回路間は信号系配線で接続される。そして、相互の動作状況を制御信号ｃｏｎｔにより送受信する相互通信機能を備える。
【００８４】
次に、このような電源装置４０の動作について説明する。
【００８５】
第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３の制御回路は、相互に制御信号ｃｏｎｔを送受信することにより、電源装置正極入力端子４５と電源装置負極入力端子４７との間の入力電圧を、電源装置正極出力端子４９と電源装置負極出力端子５１との間の所定出力電圧となるように制御する。ここで、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３は直列接続されているので、その合計電圧が所定出力電圧になるように、制御回路間で制御信号ｃｏｎｔを送受信することにより制御される。
【００８６】
このような基本動作において、各制御回路は、実施の形態１、２で説明した図２、図４のいずれかの動作に基いて、スイッチング素子のオン動作を停止する。この際、各制御回路が独立してスイッチング素子のオン動作を停止すると、タイミングによっては、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３の両方が同時にオン動作を停止する可能性がある。両方のオン動作が停止すると、電圧リップルが大きくなり、負荷に対する電圧の安定性が低下する。
【００８７】
そこで、本実施の形態３では、オン動作の停止状況を制御回路間で制御信号ｃｏｎｔにより送受信する。そして、もし、両方のオン動作が停止する状況であれば、優先順位の高い制御回路が内蔵されたＤＣ／ＤＣコンバータ、例えば第１ＤＣ／ＤＣコンバータ４１がスイッチング素子のオン動作を停止し、優先順位の低い制御回路が内蔵された第２ＤＣ／ＤＣコンバータ４３はスイッチング素子のオン動作を継続する。そして、第２ＤＣ／ＤＣコンバータ４３は、次の周期でスイッチング素子のオン動作を停止する。これらの結果、一方のＤＣ／ＤＣコンバータのオン動作のみが停止するので、電圧リップルを低減することができる。さらに、タイミングがずれた状態で、第１ＤＣ／ＤＣコンバータ４１、第２ＤＣ／ＤＣコンバータ４３ともスイッチング素子のオン動作を停止するので、それによるスイッチング損失の低減を図ることができる。
【００８８】
なお、上記の動作では、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３における両方のオン動作が停止する状況であれば、第１ＤＣ／ＤＣコンバータ４１がオン動作を停止した次の周期で第２ＤＣ／ＤＣコンバータ４３のオン動作を停止しているが、このような動作に限定されるものではなく、第１ＤＣ／ＤＣコンバータ４１のオン動作停止と同時でなければ、第２ＤＣ／ＤＣコンバータ４３はいつオン動作を停止してもよい。
【００８９】
また、上記した第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３の制御回路における優先順位は、逆であってもよい。
【００９０】
次に、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３が並列接続された場合について説明する。この場合のブロック回路図を図６に示す。なお、図６において、図５と同じ構成要素には同じ符号を付して詳細な説明を省略する。
【００９１】
すなわち、図６の電源装置４０における特徴となる構成は、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３の二次側出力の接続方法である。図６に示すように、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３の二次側出力の正極同士は電力系配線で電気的に接続され、その接続点は電源装置正極出力端子４９と電気的に接続される。同様に、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３の二次側出力の負極同士は電力系配線で電気的に接続され、その接続点は電源装置負極出力端子５１と電気的に接続される。従って、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３は並列接続される構成となる。
【００９２】
その他の構成は図５と同じである。
【００９３】
このような構成であっても、スイッチング素子のオン動作の停止時には、各制御回路は図５と同様の制御、すなわち、スイッチング素子のオン動作が同時に停止しないような制御を行なう。その結果、図５の構成と同様に、電圧リップルの増大を抑制することができ、かつスイッチング素子の損失低減制御が可能になる。
【００９４】
以上の構成、動作により、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３が同時にオン動作を停止することによる電圧リップルの増大を抑制することができ、かつスイッチング素子の損失低減制御が可能になる電源装置４０を実現できる。
【００９５】
なお、本実施の形態３では、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３のそれぞれに制御回路を内蔵する構成としたが、これは制御回路を１つに集約する構成としてもよい。この場合は、相互通信機能が不要となるので制御回路が簡易な構成になるとともに、通信結果に応じた制御も不要となるので、その分、制御ソフトウエアも簡易化できる。
【００９６】
また、本実施の形態３では、２つのＤＣ／ＤＣコンバータを用いた構成について説明したが、それに限定されるものではなく、３つ以上のＤＣ／ＤＣコンバータからなる構成に適用してもよい。この場合も、スイッチング素子のオン動作が任意の２つ以上のＤＣ／ＤＣコンバータで同時に停止しないように制御することで、電圧リップルの抑制とスイッチング素子の損失低減制御が可能となる。
【産業上の利用可能性】
【００９７】
本発明にかかる電源装置は、スイッチング素子の損失が低減するので、特に入力電圧を所望の電圧に変換する電源装置等として有用である。
【符号の説明】
【００９８】
１１ 第１スイッチング素子
１３ 第２スイッチング素子
１５ 第３スイッチング素子
１７ 第４スイッチング素子
１９ 制御回路
２１ ＤＣ／ＤＣコンバータ
４０ 電源装置
４１ 第１ＤＣ／ＤＣコンバータ
４３ 第２ＤＣ／ＤＣコンバータ
【技術分野】
【０００１】
本発明は、入力電圧を所望の電圧に変換する電源装置に関するものである。
【背景技術】
【０００２】
入力電圧を所望の電圧に変換する電源装置が様々な機器に内蔵、適用されている。このような電源装置を形成する代表的な回路構成であるＤＣ／ＤＣコンバータには、例えば特許文献１の構成のものが提案されている。図７は、このＤＣ／ＤＣコンバータの回路図である。直流源１０１が接続されるＤＣ／ＤＣコンバータの入力端子１０３には、入力フィルタ１０５、インダクタ１０７、整流素子１０９、出力フィルタ１１１が接続される。そして、出力フィルタ１１１にはＤＣ／ＤＣコンバータの出力端子１１３を介して負荷１１５が接続される。また、インダクタ１０７とグランドの間には駆動用スイッチング素子１１７と共振用キャパシタ１１９がそれぞれ接続される。駆動用スイッチング素子１１７と共振用キャパシタ１１９は制御回路１２１と接続される。制御回路１２１は、出力端子１１３の直流電源出力Ｖｏｕｔの電圧と駆動用スイッチング素子１１７の端子間の電圧Ｖｘを検出するとともに、駆動用スイッチング素子１１７のスイッチング動作と共振用キャパシタ１１９の容量を制御する。
【０００３】
制御回路１２１は、直流電源出力Ｖｏｕｔの電圧を検出する出力電圧検出手段１２３と、直流電源出力Ｖｏｕｔの電圧に基づき駆動用スイッチング素子１１７のオン時間を設定するオン時間設定回路１２５、前記オン時間に基づいて共振用キャパシタ１１９の容量を設定する容量設定回路１２７を備える。また、制御回路１２１は駆動用スイッチング素子１１７の端子間の電圧Ｖｘを検出する電位差検出手段１２９と電圧Ｖｘに基づき駆動用スイッチング素子１１７のオンタイミングを設定するオンタイミング設定回路１３１を備える。さらに、制御回路１２１はオンタイミング設定回路１３１からのＯＮ信号とオン時間設定回路１２５からのＯＦＦ信号に基づき駆動用スイッチング素子１１７を制御するドライバ１３３を備える。従って、制御回路１２１は、ドライバ１３３により駆動用スイッチング素子１１７をオンオフ制御することで、所定電圧の直流電源出力Ｖｏｕｔを生成する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−８２３７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記した図７のＤＣ／ＤＣコンバータによると、確かに所定電圧の直流電源出力Ｖｏｕｔを生成できるのであるが、負荷１１５が小さくなると、駆動用スイッチング素子１１７のオン時間が短くなる。しかし、スイッチング回数は変わらないので、僅かなオン時間の場合でも、スイッチングをする毎に発生するスイッチング損失が変わらないという課題があった。
【０００６】
本発明は、前記従来の課題を解決するもので、スイッチング損失を低減することができる電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記従来の課題を解決するために、本発明の電源装置は、スイッチング素子を制御回路によりオンオフ制御することで、所定電圧（Ｖｏｓ）を出力するＤＣ／ＤＣコンバータを備え、前記制御回路は、前記所定電圧（Ｖｏｓ）を出力するための前記スイッチング素子のオンオフにおける時比率（Ｄ）が時比率閾値（Ｄｓ）より小さければ、前記スイッチング素子のオン回数（Ｃ）が所定オン回数（Ｎ）に至るごとに、前記スイッチング素子のオン動作を停止するようにしたものである。
【発明の効果】
【０００８】
本発明の電源装置によれば、時比率（Ｄ）が時比率閾値（Ｄｓ）より小さければ、スイッチング素子のオン回数（Ｃ）が所定オン回数（Ｎ）に至るごとに、スイッチング素子のオン動作を停止するので、その間のスイッチング素子による損失を低減することができるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１における電源装置のブロック回路図
【図２】本発明の実施の形態１における電源装置の基本動作を示すフローチャート
【図３】本発明の実施の形態１における電源装置のスイッチング信号の波形図
【図４】本発明の実施の形態２における電源装置の基本動作を示すフローチャート
【図５】本発明の実施の形態３における電源装置のブロック回路図
【図６】本発明の実施の形態３における電源装置の他のブロック回路図
【図７】従来のＤＣ／ＤＣコンバータの回路図
【発明を実施するための形態】
【００１０】
以下、本発明を実施するための形態について図面を参照しながら説明する。
【００１１】
（実施の形態１）
図１は、本発明の実施の形態１における電源装置のブロック回路図である。図２は、本発明の実施の形態１における電源装置の基本動作を示すフローチャートである。図３は、本発明の実施の形態１における電源装置のスイッチング動作を示す波形図である。なお、図１において、太線は電力系配線を、細線は信号系配線をそれぞれ示す。
【００１２】
図１において、電源装置は、スイッチング素子（第１スイッチング素子１１、第２スイッチング素子１３、第３スイッチング素子１５、および第４スイッチング素子１７）を制御回路１９によりオンオフ制御することで、所定電圧Ｖｏｓを出力するＤＣ／ＤＣコンバータ２１を備え、制御回路１９は、所定電圧Ｖｏｓを出力するためのスイッチング素子のオンオフにおける時比率Ｄが時比率閾値Ｄｓより小さければ、スイッチング素子のオン回数Ｃが所定オン回数Ｎに至るごとに、スイッチング素子のオン動作を停止するよう制御する。
【００１３】
これにより、時比率Ｄが時比率閾値Ｄｓより小さければ、スイッチング素子のオン回数Ｃが所定オン回数Ｎに至るごとに、スイッチング素子のオン動作を停止するので、その間のスイッチング素子による損失を低減することができる。
【００１４】
以下、より具体的に本実施の形態１の構成、動作について説明する。なお、図１に示すように、本実施の形態１では、電源装置は制御回路１９を含む１つのＤＣ／ＤＣコンバータ２１からなる。また、以下の説明で、単にスイッチング素子と記載した場合は、第１スイッチング素子１１、第２スイッチング素子１３、第３スイッチング素子１５、および第４スイッチング素子１７の全体を指すものとする。
【００１５】
図１において、ＤＣ／ＤＣコンバータ２１の正極入力端子２３と負極入力端子２５には、図示しない直流電圧源が接続される。そして、ＤＣ／ＤＣコンバータ２１の正極出力端子２７と負極出力端子２９には、図示しない負荷が接続される。従って、ＤＣ／ＤＣコンバータ２１は、直流電圧源の電圧を負荷に適した電圧に変換して出力する機能を有する。なお、直流電圧源は例えば発電機（太陽電池や燃料電池を含む）や二次電池等が適用できる。また、正極出力端子２７と負極出力端子２９には蓄電装置等が接続されてもよいし、蓄電装置やインバータを介して負荷が接続される構成としてもよい。さらに、インバータの出力に負荷とともに商用系統電源が接続される構成でもよい。ここでは、蓄電装置、インバータ、商用系統電源や、それらに接続される負荷も含めて、全体として負荷と呼ぶ。
【００１６】
次に、ＤＣ／ＤＣコンバータ２１の詳細構成について説明する。
【００１７】
まず、正極入力端子２３と負極入力端子２５にはフィルタ用コンデンサ３１が電気的に接続される。さらに、負極入力端子２５はグランドとも電気的に接続される。
【００１８】
また、正極入力端子２３と負極入力端子２５の間には、第１スイッチング素子１１と第３スイッチング素子１５とからなる直列回路と、第２スイッチング素子１３と第４スイッチング素子１７とからなる直列回路が、それぞれ電気的に接続される。そして、第１スイッチング素子１１と第３スイッチング素子１５との接続点、および第２スイッチング素子１３と第４スイッチング素子１７との接続点には、トランス３３の一次側コイルが電気的に接続される。
【００１９】
トランス３３の二次側コイルには、整流回路３５、およびフィルタ回路３７がこの順に電気的に接続される。そして、フィルタ回路３７が正極出力端子２７と負極出力端子２９に電気的に接続される。
【００２０】
第１スイッチング素子１１、第２スイッチング素子１３、第３スイッチング素子１５、および第４スイッチング素子１７は、信号系配線で制御回路１９と接続される。また、制御回路１９は正極出力端子２７とも信号系配線で接続される。制御回路１９はマイクロコンピュータとメモリ等の周辺回路（いずれも図示せず）で構成される。従って、制御回路１９は、正極出力端子２７と負極出力端子２９との間の電圧（以下、出力電圧Ｖｏという）を検出するとともに、第１スイッチング素子１１、第２スイッチング素子１３、第３スイッチング素子１５、および第４スイッチング素子１７に対して、それぞれ第１スイッチング信号ＳＷ１、第２スイッチング信号ＳＷ２、第３スイッチング信号ＳＷ３、および第４スイッチング信号ＳＷ４を出力する。これにより、制御回路１９は出力電圧Ｖｏが所定電圧Ｖｏｓになるように、第１スイッチング素子１１、第２スイッチング素子１３、第３スイッチング素子１５、および第４スイッチング素子１７を制御する。なお、以下の説明で第１スイッチング信号ＳＷ１、第２スイッチング信号ＳＷ２、第３スイッチング信号ＳＷ３、および第４スイッチング信号ＳＷ４をまとめて述べる際には、単にスイッチング信号という。
【００２１】
ここで、制御回路１９はマイクロコンピュータに内蔵されたＡ／Ｄコンバータにより出力電圧Ｖｏの値を読み込む構成としている。また、第１スイッチング信号ＳＷ１、第２スイッチング信号ＳＷ２、第３スイッチング信号ＳＷ３、および第４スイッチング信号ＳＷ４は、制御回路１９に内蔵した絶縁回路（図示せず）を介して出力される。従って、正極入力端子２３における入力電圧Ｖｉが高電圧であっても、制御回路１９のマイクロコンピュータに直接高電圧が印加されることがなくなり、高信頼性が得られる。なお、絶縁回路としては、例えば発光ダイオードとフォトトランジスタの組合せが適用できる。
【００２２】
制御回路１９は第１スイッチング素子１１、第２スイッチング素子１３、第３スイッチング素子１５、および第４スイッチング素子１７のオンオフ動作を行うときに、第１スイッチング素子１１と第４スイッチング素子１７、および第２スイッチング素子１３と第３スイッチング素子１５が同じ動作を行うように制御する。そして、第１スイッチング素子１１と第４スイッチング素子１７がオンの時は、第２スイッチング素子１３と第３スイッチング素子１５がオフとなり、第１スイッチング素子１１と第４スイッチング素子１７がオフの時は、第２スイッチング素子１３と第３スイッチング素子１５がオンとなるように制御される。この動作を繰り返すことにより、出力電圧Ｖｏが所定電圧Ｖｏｓになるように制御される。
【００２３】
なお、第１スイッチング素子１１、第２スイッチング素子１３、第３スイッチング素子１５、および第４スイッチング素子１７のオンオフ動作は上記の動作に限定されるものではなく、例えば、制御回路１９は、オンオフ周期Ｔの中で第１スイッチング素子１１と第４スイッチング素子１７が同時にオフになり、第２スイッチング素子１３と第３スイッチング素子１５が同時にオンになる期間を有する動作を行うように制御してもよいし、この逆の動作を行うように制御してもよい。
【００２４】
ここで、以下の説明で、スイッチング素子のオン動作と記載した場合は、第１スイッチング素子１１と第４スイッチング素子１７がオンとなり、第２スイッチング素子１３と第３スイッチング素子１５がオフとなる動作であると定義する。従って、時比率Ｄは、オンオフ周期Ｔにおける第１スイッチング素子１１と第４スイッチング素子１７がオンになる期間の割合となる。
【００２５】
なお、スイッチング素子のオン動作における定義は上記と逆であってもよい。すなわち、第１スイッチング素子１１と第４スイッチング素子１７がオフとなり、第２スイッチング素子１３と第３スイッチング素子１５がオンとなる動作をスイッチング素子のオン動作と定義してもよい。
【００２６】
次に、このような電源装置の動作について、図２を用いて説明する。
【００２７】
制御回路１９はメモリに記憶された図示しないメインルーチンから、オンオフ周期Ｔの最初のタイミングで図２のフローチャートに示すサブルーチンを実行する。
【００２８】
図２のサブルーチンが実行されると、制御回路１９は、出力電圧Ｖｏを読み込む（ステップ番号Ｓ１１）。次に、制御回路１９は、出力電圧Ｖｏを所定電圧Ｖｏｓとするための時比率Ｄを計算する（Ｓ１３）。ここで、所定電圧Ｖｏｓは負荷の仕様等によって決定される電圧値で、予めメモリに記憶してある。
【００２９】
次に、制御回路１９はＳ１３で求めた時比率Ｄと時比率閾値Ｄｓとを比較する（Ｓ１５）。ここで、時比率閾値Ｄｓは後述するスイッチング素子のオン動作を停止しても、出力電圧Ｖｏに発生する電圧リップルが負荷の動作にほとんど影響を与えない時比率Ｄのことで、予めメモリに記憶してある。ここでは、時比率閾値Ｄｓを５０％とした。
【００３０】
もし、時比率Ｄが時比率閾値Ｄｓ以上であれば（Ｓ１５のＮｏ）、スイッチング素子のオン動作を停止してしまうと、出力電圧Ｖｏの電圧リップルが大きくなり、負荷の動作に影響を与える可能性があるので、制御回路１９はスイッチング素子のオン動作を停止しない。そして、後述するＳ２７の動作を行う。
【００３１】
一方、時比率Ｄが時比率閾値Ｄｓより小さければ（Ｓ１５のＹｅｓ）、制御回路１９はメモリに定義した変数であるオン回数Ｃの値を１だけ加算する（Ｓ１７）。ここで、Ｓ１７に示すように、Ｃ＝Ｃ＋１と記載した場合は、右辺の値を左辺の変数に代入するものと定義する。また、オン回数Ｃは制御回路１９がスイッチング素子をオンにした回数であり、時比率Ｄが時比率閾値Ｄｓより小さい場合に、初期値０からスイッチング素子がオンになるごとに、Ｓ１７でオン回数Ｃが１ずつ大きくなる。
【００３２】
次に、制御回路１９は、オン回数Ｃと所定オン回数Ｎとを比較する（Ｓ２１）。ここで、所定オン回数Ｎとは、オン回数Ｃが何回ごとにスイッチング素子のオン動作を停止するかを決める値であり、予めメモリに記憶してある。ここで、所定オン回数Ｎは、大きすぎるとスイッチング素子のオン動作の停止がなかなか行われなくなるので、スイッチング損失の低減効果が小さくなる。一方、所定オン回数Ｎが小さすぎると、スイッチング素子のオン動作の停止頻度が高まり、フィルタ回路３７の性能にもよるが、出力電圧Ｖｏの電圧リップルが大きくなる傾向となる。そこで、所定オン回数は、スイッチング損失に対する効果と、フィルタ回路３７の性能、負荷の耐電圧リップル性を考慮して適宜最適な値に決定すればよい。本実施の形態１では、所定オン回数Ｎを３０回とした。
【００３３】
従って、もしオン回数Ｃが所定オン回数Ｎ以下であれば（Ｓ２１のＮｏ）、オン回数Ｃは、まだスイッチング素子のオン動作を停止する回数に至っていない。従って、後述するＳ２７の動作を行う。
【００３４】
一方、オン回数Ｃが所定オン回数Ｎより大きくなれば（Ｓ２１のＹｅｓ）、オン回数Ｃが、スイッチング素子のオン動作を停止する回数に至ったことになる。そこで、制御回路１９は、オン回数Ｃに初期値の０を代入する（Ｓ２３）。そして、制御回路１９は、スイッチング信号の出力を停止する（Ｓ２５）。具体的には、制御回路１９は、スイッチング信号の出力許可フラグ（メモリ上の１変数）を０にする。これにより、制御回路１９は、メインルーチンにスイッチング素子のオン動作を停止させることができる。
【００３５】
その後、図２のサブルーチンを終了してメインルーチンに戻る。
【００３６】
ここで、Ｓ１５でＮｏの場合、またはＳ２１でＮｏの場合は、制御回路１９はスイッチング信号の出力を許可する（Ｓ２７）。具体的には、制御回路１９は、スイッチング信号の出力許可フラグを１にする。これにより、制御回路１９は、メインルーチンにスイッチング素子のオン動作を行わせることができる。
【００３７】
その後、図２のサブルーチンを終了してメインルーチンに戻る。
【００３８】
メインルーチンは、出力許可フラグの内容を判断し、出力許可フラグが１であれば、図２のＳ１３で求められた時比率Ｄとオンオフ周期Ｔの積で求められる期間、スイッチング素子のオン動作を行う。一方、出力許可フラグが０であれば、オンオフ周期Ｔの間、スイッチング素子のオン動作を行わない。このような動作により、スイッチング素子のオンオフ動作がオンオフ周期Ｔの間、停止するので、その間のスイッチング損失が発生せず、電源装置の効率が向上する。
【００３９】
スイッチング素子のオン動作が停止すると、その周期において出力電圧Ｖｏを所定電圧Ｖｏｓに制御する動作が行われない。その結果、出力電圧Ｖｏは低下する。その後、次のオンオフ周期Ｔの最初のタイミングで図２のサブルーチンが実行されると、出力電圧Ｖｏが所定電圧Ｖｏｓに比べ差が大きくなっているので、図２のＳ１３で時比率Ｄが大きくなるように計算される。この詳細について、図３のスイッチング信号の波形図の例を用いて説明する。
【００４０】
まず、図２のＳ２１の時点でオン回数Ｃが２９、３０の場合、図３に示すように、時比率Ｄが時比率閾値Ｄｓ（＝５０％）より小さい状態で、出力電圧Ｖｏが所定電圧Ｖｏｓとなり安定しているとする。次に、オン回数Ｃが３１になると、所定オン回数Ｎ（＝３０）より大きくなるので、制御回路１９はスイッチング信号の出力を停止する。従って、オン回数Ｃが３１の時は、オンオフ周期Ｔに対するオン期間が０となり、図３に示すようにスイッチング信号はオフのままとなる。
【００４１】
ここで、オン回数Ｃは図２のＳ２３で初期値０になっているので、次の周期ではＳ２１の時点でオン回数Ｃは０となる。そして、この段階では、出力電圧Ｖｏが所定電圧Ｖｏｓに比べ差が大きくなっているので、図３に示すように、時比率Ｄが大きくなり、オンオフ周期Ｔに対するオン期間が長くなる。これにより、ＤＣ／ＤＣコンバータ２１は出力電圧Ｖｏが所定電圧Ｖｏｓに近づくように制御される。そして、この時の時比率Ｄは時比率閾値Ｄｓより大きいので、オン回数Ｃの値は０のままとなる。
【００４２】
次の周期になると、出力電圧Ｖｏは所定電圧Ｖｏｓに比べ差が縮まっているものの、まだ十分に安定していない。そこで、制御回路１９は、さらに出力電圧Ｖｏが所定電圧Ｖｏｓに近づくように時比率Ｄを計算する。その結果、図３に示すように、オンオフ周期Ｔに対するオン期間は上記より短くなるものの、安定時に比べればまだ長い。従って、この時も時比率Ｄは時比率閾値Ｄｓより大きくなる。その結果、ＤＣ／ＤＣコンバータ２１は出力電圧Ｖｏが所定電圧Ｖｏｓにさらに近づくように制御され、オン回数Ｃの値は０のままとなる。
【００４３】
さらに次の周期になると、ようやく出力電圧Ｖｏは所定電圧Ｖｏｓに近づく。従って、時比率Ｄはオン回数Ｃの値が２９や３０の時とほぼ同じになる。これにより、出力電圧Ｖｏは所定電圧Ｖｏｓに制御され安定化する。そして、時比率Ｄは時比率閾値Ｄｓより小さくなるので、この時点からオン回数Ｃの値が１だけ加算される。
【００４４】
以後、同様の動作を繰り返すことにより、制御回路１９は、オン回数Ｃの値が所定オン回数Ｎより大きくなるごとに、スイッチング信号の出力を停止し、スイッチング損失を低減する。そして、制御回路１９は、スイッチング信号の出力を停止したことにより変動した出力電圧Ｖｏが所定電圧Ｖｏｓになるように制御することで、電圧リップルをできるだけ小さくする。
【００４５】
以上の構成、動作により、時比率Ｄが時比率閾値Ｄｓより小さければ、スイッチング素子のオン回数Ｃが所定オン回数Ｎに至るごとに、スイッチング素子のオン動作を停止するので、その間のスイッチング素子による損失を低減することが可能な電源装置を実現できる。
【００４６】
なお、本実施の形態１で述べた時比率閾値Ｄｓや所定オン回数の値は一例であり、電源装置として要求される仕様等に応じて適宜決定すればよい。
【００４７】
また、本実施の形態１では、ＤＣ／ＤＣコンバータ２１にトランス３３を用いた絶縁型について説明したが、これは図７に示す非絶縁型に適用してもよい。これによっても同等の効果が得られる。
【００４８】
また、本実施の形態１の構成は、電圧リップルを許容できる範囲で、あえて発生させることによりスイッチング素子の損失低減を図っているので、負荷として電圧リップルの許容範囲が広いものに対する低損失な電源装置として適する。また、負荷に蓄電装置や商用系統電源が接続される用途であれば、これらが大容量のフィルタの役割を果たすので、電圧リップルがほとんど影響しない構成とすることができる。従って、本実施の形態１の電源装置は、例えば蓄電装置や商用系統電源と接続するパワーコンディショナに内蔵される用途に好適である。
【００４９】
（実施の形態２）
図４は、本発明の実施の形態２における電源装置の基本動作を示すフローチャートである。本実施の形態２における電源装置の構成は、図１と同じであるので、詳細な説明を省略する。
【００５０】
本実施の形態２における特徴となる動作は、次の通りである。制御回路１９は、時比率Ｄが時比率閾値Ｄｓより小さい状態が継続するほど所定オン回数Ｎを小さくし、時比率Ｄが時比率閾値Ｄｓ以上の状態が継続するほど所定オン回数Ｎを大きくするようにした点である。
【００５１】
これにより、負荷の状況が変わっても、それに応じて所定オン回数Ｎが変化するので、負荷の状況に合わせたスイッチング素子の損失低減制御が可能になるという効果が得られる。
【００５２】
以下、より具体的に本実施の形態２の動作について説明する。
【００５３】
図４は、オンオフ周期の最初のタイミングでメインルーチンから実行されるサブルーチンである。なお、図４において、図２と同じ動作には同じステップ番号を付して、詳細な説明を省略する。
【００５４】
図４のサブルーチンが実行されると、制御回路１９は、Ｓ１１からＳ２１までの動作を行う。なお、Ｓ１５でＮｏの場合は、後述するＳ５９以降の動作を行う。
【００５５】
Ｓ２１でオン回数Ｃが所定オン回数Ｎ以下であれば（Ｓ２１のＮｏ）、Ｓ２７の動作を行う。この動作は図２のＳ２７と同じである。
【００５６】
一方、Ｓ２１でオン回数Ｃが所定オン回数Ｎより大きければ（Ｓ２１のＹｅｓ）、制御回路１９は、まずオン回数Ｃに初期値の０を代入する。この動作は図２のＳ２３と同じである。加えて、本実施の形態２では、制御回路１９はメモリ上の変数ｉの値を１だけ加算する（以上、Ｓ５０）。
【００５７】
ここで、変数ｉについて説明する。変数ｉはＳ２１でＹｅｓとなった回数をカウントするものである。ここで、Ｓ２１でＹｅｓの場合は、その後、Ｓ２５でスイッチング信号の出力停止を行うので、換言すれば、変数ｉはスイッチング信号の出力停止を行った回数を示す。
【００５８】
次に、制御回路１９は、変数ｉと所定停止回数Ｍとを比較する（Ｓ５１）。ここで、所定停止回数Ｍについて説明する。本実施の形態２では、上記したように、制御回路１９は、時比率Ｄが時比率閾値Ｄｓより小さい状態が継続するほど所定オン回数Ｎを小さくする。この、時比率Ｄが時比率閾値Ｄｓより小さい状態が継続すると、制御回路１９はスイッチング信号の出力停止を行うので、制御回路１９は、スイッチング信号の出力停止を行った回数、すなわち変数ｉの値により、どれだけ時比率Ｄが時比率閾値Ｄｓより小さい状態が継続したかを知ることができる。そして、所定停止回数Ｍは定数であるので、制御回路１９は、変数ｉと所定停止回数Ｍを比較することで、時比率Ｄが時比率閾値Ｄｓより小さい状態の継続有無を判断している。
【００５９】
具体的には、所定停止回数Ｍを１０回としているので、制御回路１９は、変数ｉ（スイッチング信号の出力停止を行った回数）が１０回を超えれば、時比率Ｄが時比率閾値Ｄｓより小さい状態が継続していると判断している。この所定停止回数Ｍはメモリに記憶されている。
【００６０】
なお、所定停止回数Ｍは１０回に限定されるものではなく、１０回よりも大きくても小さくてもよい。但し、所定停止回数Ｍが大きすぎると、負荷変動に応じた所定オン回数Ｎの変化における追従性が悪くなる。また、所定停止回数Ｍが小さすぎる場合、時比率Ｄが時比率閾値Ｄｓより小さい状態が少しでも続くと、所定オン回数Ｎが小さくなっていくので、スイッチング信号の出力停止頻度が上がり、電圧リップルの影響が大きくなる。従って、負荷の仕様に応じて、適宜、所定停止回数Ｍを決定すればよい。
【００６１】
ここで、Ｓ５１に戻り、もし変数ｉが所定停止回数Ｍ以下であれば（Ｓ５１のＮｏ）、所定オン回数Ｎを変化させる状態には至っていないので、制御回路１９はＳ２５の動作、すなわちスイッチング信号の出力停止を行う。この動作は図２のＳ２５と同じである。
【００６２】
一方、変数ｉが所定停止回数Ｍより大きければ（Ｓ５１のＹｅｓ）、制御回路１９は変数ｉに０を代入してクリアするとともに、時比率Ｄが時比率閾値Ｄｓより小さい状態が継続したと判断したので、所定オン回数Ｎの値を１だけ減算する（Ｓ５３）。これにより、負荷の状態により時比率Ｄが時比率閾値Ｄｓより小さくなり続けると、制御回路１９は所定オン回数Ｎを小さくすることで、スイッチング信号の出力停止を行う頻度を上げることができ、その分のスイッチング損失を低減することが可能となる。
【００６３】
次に、制御回路１９は、所定オン回数Ｎと下限所定オン回数Ｒとを比較する（Ｓ５５）。ここで、下限所定オン回数Ｒとは、これ以上所定オン回数Ｎを小さくすると、スイッチング信号の出力停止頻度が多くなりすぎ、負荷への電圧リップルの影響が大きくなる所定オン回数のことである。ここでは、下限所定オン回数Ｒを５回とした。なお、下限所定オン回数Ｒは５回に限定されるものではなく、負荷の許容する電圧リップルの大きさ等により、適宜決定すればよい。
【００６４】
もし、所定オン回数Ｎが下限所定オン回数Ｒ以上であれば（Ｓ５５のＮｏ）、Ｓ５３で求めた所定オン回数Ｎでの制御が可能なので、制御回路１９は、上記したＳ２５の動作を行う。
【００６５】
一方、所定オン回数Ｎが下限所定オン回数Ｒより小さければ（Ｓ５５のＹｅｓ）、Ｓ５３で求めた所定オン回数Ｎが小さくなりすぎた状態であるので、制御回路１９は、所定オン回数Ｎに下限所定オン回数Ｒを代入する（Ｓ５７）。これにより、所定オン回数Ｎは下限所定オン回数Ｒより小さくなることがなくなる。その後、上記したＳ２５の動作を行って、図４のサブルーチンを終了し、メインルーチンに戻る。
【００６６】
ここで、Ｓ１５に戻り、時比率Ｄが時比率閾値Ｄｓ以上であれば（Ｓ１５のＮｏ）、制御回路１９はスイッチング信号を出力し続けるが、その前に、まずメモリ上の変数ｊを１だけ加算する（Ｓ５９）。ここで、変数ｊは時比率Ｄが時比率閾値Ｄｓ以上となった回数をカウントするものである。
【００６７】
次に、制御回路１９は、変数ｊと、時比率大の所定回数Ｐとを比較する（Ｓ６１）。ここで、時比率大の所定回数Ｐとは、所定オン回数Ｎを変更するための、Ｓ１５でＮｏであった回数（変数ｊ）のことであり、ここでは、時比率大の所定回数Ｐを１０回とした。従って、制御回路１９は、変数ｊが時比率大の所定回数Ｐ（１０回）を超えるごとに、時比率Ｄが時比率閾値Ｄｓ以上の状態が継続したと判断し、所定オン回数Ｎが大きくなるように変更する。
【００６８】
なお、時比率大の所定回数Ｐは１０回に限定されるものではない。但し、時比率大の所定回数Ｐが大きいと、所定オン回数Ｎがなかなか大きくならず、スイッチング信号の出力停止頻度が高いままとなる。その結果、負荷変動の追従性が悪くなり電圧リップルが発生しやすくなる。一方、時比率大の所定回数Ｐが小さい場合、Ｓ１５でＮｏの状態が継続すると、所定オン回数Ｎがすぐに大きくなる。従って、スイッチング信号の出力停止頻度が低下し、スイッチング損失の低減が不十分となる可能性がある。ゆえに、時比率大の所定回数Ｐは、負荷の仕様とスイッチング損失低減効果を考慮して適宜決定すればよい。
【００６９】
もし、変数ｊが時比率大の所定回数Ｐ以下であれば（Ｓ６１のＮｏ）、制御回路１９は、スイッチング信号の出力許可を行う（Ｓ２７）。この動作は図２のＳ２７と同じである。これにより、ＤＣ／ＤＣコンバータ２１は通常のスイッチング動作を行う。
【００７０】
一方、変数ｊが時比率大の所定回数Ｐより大きければ（Ｓ６１のＹｅｓ）、制御回路１９は、変数ｊに０を代入してクリアするとともに、時比率Ｄが時比率閾値Ｄｓ以上の状態が継続したと判断したので、所定オン回数Ｎの値を１だけ加算する（Ｓ６３）。これにより、負荷の状態により時比率Ｄが時比率閾値Ｄｓ以上になり続けると、制御回路１９は所定オン回数Ｎを大きくすることで、所定オン回数Ｎを初期値（ここでは実施の形態１と同様に３０回とした）に近づけることができ、電圧リップルの低減が可能となる。
【００７１】
次に、制御回路１９は、所定オン回数Ｎと上限所定オン回数Ｑとを比較する（Ｓ６５）。ここで、上限所定オン回数Ｑとは、所定オン回数Ｎの初期値（３０回）のことである。なお、上限所定オン回数Ｑは所定オン回数Ｎの初期値に限定されるものでも、３０回に限定されるものでもない。但し、上限所定オン回数Ｑが小さいと、スイッチング信号の出力停止頻度が増えるので電圧リップルが大きくなる傾向となり、上限所定オン回数Ｑが大きいと、スイッチング信号の出力停止頻度が減るのでスイッチング損失の低減が不十分となる可能性がある。従って、上限所定オン回数Ｑは、負荷の許容する電圧リップルの大きさや、スイッチング損失低減効果を考慮して、適宜決定すればよい。
【００７２】
もし、所定オン回数Ｎが上限所定オン回数Ｑ以下であれば（Ｓ６５のＮｏ）、Ｓ６３で求めた所定オン回数Ｎでの制御が可能なので、制御回路１９は、上記したＳ２７の動作を行う。
【００７３】
一方、所定オン回数Ｎが上限所定オン回数Ｑより大きければ（Ｓ６５のＹｅｓ）、Ｓ６３で求めた所定オン回数Ｎが大きくなりすぎた状態であるので、制御回路１９は、所定オン回数Ｎに上限所定オン回数Ｑを代入する（Ｓ６７）。これにより、所定オン回数Ｎは上限所定オン回数Ｑより大きくなることがなくなる。その後、上記したＳ２７の動作を行って、図４のサブルーチンを終了し、メインルーチンに戻る。
【００７４】
以上の構成、動作により、負荷の状況により、制御回路１９は、時比率Ｄが時比率閾値Ｄｓより小さい状態が継続するほど、所定オン回数Ｎを小さくしてスイッチング損失を低減し、時比率Ｄが時比率閾値Ｄｓ以上の状態が継続するほど、所定オン回数Ｎを大きくして電圧リップルを低減する動作を行う。従って、負荷の状況に合わせて、電圧リップルを低減しつつ、スイッチング素子の損失低減制御が可能になるという効果が得られる。
【００７５】
（実施の形態３）
図５は、本発明の実施の形態３における電源装置のブロック回路図である。図６は、本発明の実施の形態３における電源装置の他のブロック回路図である。なお、図５、図６において、太線は電力系配線を、細線は信号系配線を、それぞれ示す。
【００７６】
本実施の形態３における特徴となる構成、動作は、直列、または並列に接続された複数のＤＣ／ＤＣコンバータを備え、制御回路１９は、それぞれのＤＣ／ＤＣコンバータにおけるスイッチング素子のオン動作が同時に停止しないように制御する点である。
【００７７】
これにより、複数のＤＣ／ＤＣコンバータが同時にオン動作を停止することによる電圧リップルの増大を抑制することができ、かつスイッチング素子の損失低減制御が可能になるという効果が得られる。
【００７８】
以下、より具体的に本実施の形態３の構成、動作について説明する。
【００７９】
図５において、電源装置４０は、複数のＤＣ／ＤＣコンバータ、すなわち、第１ＤＣ／ＤＣコンバータ４１と、第２ＤＣ／ＤＣコンバータ４３を内蔵する。第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３の内部回路構成は、それぞれ図１と同じであるので、その詳細な説明を省略する。
【００８０】
電源装置４０において、電源装置正極入力端子４５は、電力系配線で、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３の正極入力端子に、それぞれ電気的に接続される。同様に、電源装置負極入力端子４７は、電力系配線で、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３の負極入力端子に、それぞれ電気的に接続される。なお、電源装置４０の外部には、電源装置正極入力端子４５と電源装置負極入力端子４７を介して直流電圧源（図示せず）が接続される。
【００８１】
第１ＤＣ／ＤＣコンバータ４１と、第２ＤＣ／ＤＣコンバータ４３の二次側出力は直列接続される。すなわち、第２ＤＣ／ＤＣコンバータ４３の二次側出力の正極と第１ＤＣ／ＤＣコンバータ４１の二次側出力の負極が電力系配線で電気的に接続される。そして、第１ＤＣ／ＤＣコンバータ４１の二次側出力の正極が電源装置正極出力端子４９と電力系配線で電気的に接続されるとともに、第２ＤＣ／ＤＣコンバータ４３の二次側出力の負極が電源装置負極出力端子５１と電力系配線で電気的に接続される。従って、電源装置４０から出力される電圧は、第１ＤＣ／ＤＣコンバータ４１の二次側出力電圧と、第２ＤＣ／ＤＣコンバータ４３の二次側出力との合計電圧となる。
【００８２】
なお、電源装置正極出力端子４９と電源装置負極出力端子５１との間には、平滑コンデンサ５３が電気的に接続される。また、電源装置正極出力端子４９と電源装置負極出力端子５１には外部の負荷（図示せず）が電気的に接続される。
【００８３】
第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３には、それぞれ制御回路が内蔵されるが、両者の制御回路間は信号系配線で接続される。そして、相互の動作状況を制御信号ｃｏｎｔにより送受信する相互通信機能を備える。
【００８４】
次に、このような電源装置４０の動作について説明する。
【００８５】
第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３の制御回路は、相互に制御信号ｃｏｎｔを送受信することにより、電源装置正極入力端子４５と電源装置負極入力端子４７との間の入力電圧を、電源装置正極出力端子４９と電源装置負極出力端子５１との間の所定出力電圧となるように制御する。ここで、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３は直列接続されているので、その合計電圧が所定出力電圧になるように、制御回路間で制御信号ｃｏｎｔを送受信することにより制御される。
【００８６】
このような基本動作において、各制御回路は、実施の形態１、２で説明した図２、図４のいずれかの動作に基いて、スイッチング素子のオン動作を停止する。この際、各制御回路が独立してスイッチング素子のオン動作を停止すると、タイミングによっては、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３の両方が同時にオン動作を停止する可能性がある。両方のオン動作が停止すると、電圧リップルが大きくなり、負荷に対する電圧の安定性が低下する。
【００８７】
そこで、本実施の形態３では、オン動作の停止状況を制御回路間で制御信号ｃｏｎｔにより送受信する。そして、もし、両方のオン動作が停止する状況であれば、優先順位の高い制御回路が内蔵されたＤＣ／ＤＣコンバータ、例えば第１ＤＣ／ＤＣコンバータ４１がスイッチング素子のオン動作を停止し、優先順位の低い制御回路が内蔵された第２ＤＣ／ＤＣコンバータ４３はスイッチング素子のオン動作を継続する。そして、第２ＤＣ／ＤＣコンバータ４３は、次の周期でスイッチング素子のオン動作を停止する。これらの結果、一方のＤＣ／ＤＣコンバータのオン動作のみが停止するので、電圧リップルを低減することができる。さらに、タイミングがずれた状態で、第１ＤＣ／ＤＣコンバータ４１、第２ＤＣ／ＤＣコンバータ４３ともスイッチング素子のオン動作を停止するので、それによるスイッチング損失の低減を図ることができる。
【００８８】
なお、上記の動作では、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３における両方のオン動作が停止する状況であれば、第１ＤＣ／ＤＣコンバータ４１がオン動作を停止した次の周期で第２ＤＣ／ＤＣコンバータ４３のオン動作を停止しているが、このような動作に限定されるものではなく、第１ＤＣ／ＤＣコンバータ４１のオン動作停止と同時でなければ、第２ＤＣ／ＤＣコンバータ４３はいつオン動作を停止してもよい。
【００８９】
また、上記した第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３の制御回路における優先順位は、逆であってもよい。
【００９０】
次に、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３が並列接続された場合について説明する。この場合のブロック回路図を図６に示す。なお、図６において、図５と同じ構成要素には同じ符号を付して詳細な説明を省略する。
【００９１】
すなわち、図６の電源装置４０における特徴となる構成は、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３の二次側出力の接続方法である。図６に示すように、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３の二次側出力の正極同士は電力系配線で電気的に接続され、その接続点は電源装置正極出力端子４９と電気的に接続される。同様に、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３の二次側出力の負極同士は電力系配線で電気的に接続され、その接続点は電源装置負極出力端子５１と電気的に接続される。従って、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３は並列接続される構成となる。
【００９２】
その他の構成は図５と同じである。
【００９３】
このような構成であっても、スイッチング素子のオン動作の停止時には、各制御回路は図５と同様の制御、すなわち、スイッチング素子のオン動作が同時に停止しないような制御を行なう。その結果、図５の構成と同様に、電圧リップルの増大を抑制することができ、かつスイッチング素子の損失低減制御が可能になる。
【００９４】
以上の構成、動作により、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３が同時にオン動作を停止することによる電圧リップルの増大を抑制することができ、かつスイッチング素子の損失低減制御が可能になる電源装置４０を実現できる。
【００９５】
なお、本実施の形態３では、第１ＤＣ／ＤＣコンバータ４１と第２ＤＣ／ＤＣコンバータ４３のそれぞれに制御回路を内蔵する構成としたが、これは制御回路を１つに集約する構成としてもよい。この場合は、相互通信機能が不要となるので制御回路が簡易な構成になるとともに、通信結果に応じた制御も不要となるので、その分、制御ソフトウエアも簡易化できる。
【００９６】
また、本実施の形態３では、２つのＤＣ／ＤＣコンバータを用いた構成について説明したが、それに限定されるものではなく、３つ以上のＤＣ／ＤＣコンバータからなる構成に適用してもよい。この場合も、スイッチング素子のオン動作が任意の２つ以上のＤＣ／ＤＣコンバータで同時に停止しないように制御することで、電圧リップルの抑制とスイッチング素子の損失低減制御が可能となる。
【産業上の利用可能性】
【００９７】
本発明にかかる電源装置は、スイッチング素子の損失が低減するので、特に入力電圧を所望の電圧に変換する電源装置等として有用である。
【符号の説明】
【００９８】
１１ 第１スイッチング素子
１３ 第２スイッチング素子
１５ 第３スイッチング素子
１７ 第４スイッチング素子
１９ 制御回路
２１ ＤＣ／ＤＣコンバータ
４０ 電源装置
４１ 第１ＤＣ／ＤＣコンバータ
４３ 第２ＤＣ／ＤＣコンバータ
【特許請求の範囲】
【請求項１】
スイッチング素子を制御回路によりオンオフ制御することで、所定電圧（Ｖｏｓ）を出力するＤＣ／ＤＣコンバータを備え、
前記制御回路は、前記所定電圧（Ｖｏｓ）を出力するための前記スイッチング素子のオンオフにおける時比率（Ｄ）が時比率閾値（Ｄｓ）より小さければ、前記スイッチング素子のオン回数（Ｃ）が所定オン回数（Ｎ）に至るごとに、前記スイッチング素子のオン動作を停止するようにした電源装置。
【請求項２】
前記制御回路は、前記時比率（Ｄ）が前記時比率閾値（Ｄｓ）より小さい状態が継続するほど前記所定オン回数（Ｎ）を小さくし、
前記時比率（Ｄ）が前記時比率閾値（Ｄｓ）以上の状態が継続するほど前記所定オン回数（Ｎ）を大きくするようにした請求項１に記載の電源装置。
【請求項３】
直列、または並列に接続された複数の前記ＤＣ／ＤＣコンバータを備え、
前記制御回路は、それぞれの前記ＤＣ／ＤＣコンバータにおける前記スイッチング素子のオン動作が同時に停止しないように制御するようにした請求項１に記載の電源装置。
【請求項１】
スイッチング素子を制御回路によりオンオフ制御することで、所定電圧（Ｖｏｓ）を出力するＤＣ／ＤＣコンバータを備え、
前記制御回路は、前記所定電圧（Ｖｏｓ）を出力するための前記スイッチング素子のオンオフにおける時比率（Ｄ）が時比率閾値（Ｄｓ）より小さければ、前記スイッチング素子のオン回数（Ｃ）が所定オン回数（Ｎ）に至るごとに、前記スイッチング素子のオン動作を停止するようにした電源装置。
【請求項２】
前記制御回路は、前記時比率（Ｄ）が前記時比率閾値（Ｄｓ）より小さい状態が継続するほど前記所定オン回数（Ｎ）を小さくし、
前記時比率（Ｄ）が前記時比率閾値（Ｄｓ）以上の状態が継続するほど前記所定オン回数（Ｎ）を大きくするようにした請求項１に記載の電源装置。
【請求項３】
直列、または並列に接続された複数の前記ＤＣ／ＤＣコンバータを備え、
前記制御回路は、それぞれの前記ＤＣ／ＤＣコンバータにおける前記スイッチング素子のオン動作が同時に停止しないように制御するようにした請求項１に記載の電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−３９０１４（Ｐ２０１３−３９０１４Ａ）
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願番号】特願２０１１−１７５８１１（Ｐ２０１１−１７５８１１）
【出願日】平成２３年８月１１日（２０１１．８．１１）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願日】平成２３年８月１１日（２０１１．８．１１）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]