説明

非可逆回路素子及びフェライト・磁石素子

【課題】一つの組立体として複数の周波数帯で動作可能なフェライト・磁石素子及び非可逆回路素子を得る。
【解決手段】単一のフェライト32と、フェライト32の長辺方向の少なくとも二つの領域にそれぞれ形成されて複数の周波数帯(例えば、836MHz帯、1.95GHz帯)にそれぞれ対応する複数種類の中心電極と、フェライト32の主面に固着された永久磁石41とを備えたフェライト・磁石素子。永久磁石41はフェライト32及び複数種類の中心電極に直流磁界を印加する。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、非可逆回路素子及びフェライト・磁石素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子、及び、該非可逆回路素子に組み込まれるフェライト・磁石素子に関する。
【背景技術】
【0002】
従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、携帯電話などの移動体通信機器の送信回路部に使用されている。
【0003】
この種の非可逆回路素子(2ポート型アイソレータ)として、特許文献1には、互いに電気的に絶縁状態で交差して配置された第1及び第2中心電極を有するフェライトの両主面を、該フェライトに直流磁界を印加する一対の永久磁石で挟み込んだフェライト・磁石素子を備えたものが記載されている。
【0004】
ところで、携帯端末に異なる周波数帯で動作する複数の通信システムが搭載されている場合、それぞれの周波数帯(例えば、836MHz帯と1.95GHz帯)で動作する複数のフェライト・磁石素子やチップタイプの容量素子や抵抗素子を基板上に実装することになる。
【0005】
しかし、異なる周波数帯ごとに1組ずつのフェライト・磁石素子を実装すると、それらの素子の間にある程度のクリアランスを設ける必要もあって基板上の専有面積が大きくなる。また、フェライト・磁石素子は磁力調整された後に基板に搭載されるため、それぞれのフェライト・磁石素子の間で反発あるいは引き付け合いが発生し、実装位置精度が狂うという問題点も有している。さらに、容量素子や抵抗素子などのチップ部品を基板に実装する際にも、容量素子や抵抗素子は電極にニッケルなどの磁性体を含むため、フェライト・磁石素子の既に調整されている磁力によってチップ部品の実装位置が狂うことになる。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2009−253831号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
そこで、本発明の目的は、一つの組立体として複数の周波数帯で動作可能なフェライト・磁石素子及び該フェライト・磁石素子を備えた非可逆回路素子を提供することにある。
【課題を解決するための手段】
【0008】
本発明の第1の形態であるフェライト・磁石素子は、
直方体形状をなす単一のフェライトと、
前記フェライトの長辺方向の少なくとも二つの領域にそれぞれ形成されており、複数の周波数帯にそれぞれ対応する複数種類の中心電極と、
前記フェライトの主面に固着され、該フェライト及び前記複数種類の中心電極に直流磁界を印加する永久磁石と、
を備えたことを特徴とする。
【0009】
本発明の第2の形態である非可逆回路素子は、
前記中心電極が前記フェライトに互いに絶縁状態で交差して配置された第1中心電極及び第2中心電極からなる前記フェライト・磁石素子を備え、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第1整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第2整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に抵抗が電気的に接続されていること、
を特徴とする。
【0010】
前記フェライト・磁石素子においては、単一のフェライトに複数の周波数帯にそれぞれ対応する複数種類の中心電極が形成されており、フェライトの主面に固着された永久磁石から複数の中心電極に対して直流磁界を印加する構成である。それゆえ、単一のフェライト・磁石素子で複数の周波数帯での動作が可能になる。
【発明の効果】
【0011】
本発明によれば、一つの組立体として複数の周波数帯で動作可能なフェライト・磁石素子を得ることができ、基板上での専有面積が小さくなる。
【図面の簡単な説明】
【0012】
【図1】第1実施例である非可逆回路素子(2ポート型アイソレータ)を示す分解斜視図である。
【図2】フェライト・磁石素子を示す分解斜視図である。
【図3】非可逆回路素子の等価回路図である。
【図4】第2実施例である非可逆回路素子(2ポート型アイソレータ)を示す分解斜視図である。
【発明を実施するための形態】
【0013】
以下、本発明に係る非可逆回路素子及びフェライト・磁石素子の実施例について添付図面を参照して説明する。なお、各図において、同じ部材、部分については共通する符号を付し、重複する説明は省略する。また、各図において斜線を付した部分は導電体を示している。
【0014】
(第1実施例、図1〜図3参照)
図1に示す非可逆回路素子は、2ポートタイプの集中定数型アイソレータであり、概略、回路基板20と、フェライト32と一対の永久磁石41とからなるフェライト・磁石素子30と、平板状ヨーク10と、チップコンデンサC1と、チップ抵抗R1,R11とで構成されている。
【0015】
フェライト・磁石素子30は、永久磁石41から直流磁界を印加されることによって、二つの周波数帯(具体的には、836MHz帯及び1.95GHz帯)で動作するものである。フェライト32の図2中右手前側に巻回されている第1及び第2中心電極35,36が836MHz帯で動作し、左奥側に巻回されている第1及び第2中心電極135,136が1.95GHz帯で動作する。
【0016】
フェライト32には、図2に示すように、表裏の主面32a,32bに、絶縁材34にて互いに電気的に絶縁された第1中心電極35,135及び第2中心電極36,136が形成されている。フェライト32は互いに平行な第1主面32a及び第2主面32bを有する直方体形状をなしている。
【0017】
永久磁石41はフェライト32に対して磁界を主面32a,32bに垂直方向に印加するように主面32a,32bに対向して、例えば、エポキシ系の接着剤42を介して接着されている。永久磁石41の主面はフェライト32の主面32a,32bと同一寸法であり、互いの外形が一致するように主面どうしを対向させて配置されている。
【0018】
まず、836MHz帯で動作する中心電極35,36について説明する。第1中心電極35は導体膜にて形成されており、図2に示すように、フェライト32の下面に形成された接続用電極35aに接続された状態で第1主面32aのほぼ中央部分において立ち上がって水平方向に形成され、右上方に立ち上がって上面の中継用電極35bを介して第2主面32bに回り込む。第2主面32bにおいて、第1中心電極35は、第1主面32aと透視状態でほぼ重なるように形成され、その端部は下面に形成された接続用電極35cに接続されている。このように、第1中心電極35はフェライト32に1ターン巻回されている。第1中心電極35と第2中心電極36の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。
【0019】
第2中心電極36は導体膜にて形成されており、まず、0.5ターン目36aがフェライト32の下面に形成された接続用電極35cと接続された状態で第2主面32bにおいて第1中心電極35と斜めに交差する状態で立ち上がり、上面の中継用電極36bを介して第1主面32aに回り込み、1ターン目36cが第1主面32aにおいて第1中心電極35と直交する状態で形成されている。1ターン目36cの下端部は下面の中継用電極36dを介して第2主面32bに回り込み、1.5ターン目36eが第2主面32bにおいて立ち上がり、上面の中継用電極36fを介して第1主面32aに回り込んでいる。以下同様に、2ターン目36g、中継用電極36h、2.5ターン目36i、中継用電極36j、3ターン目36kがフェライト32の表面にそれぞれ形成されている。3ターン目36kの下端部はフェライト32の下面に形成した接続用電極36lに接続されている。
【0020】
次に、1.95GHz帯で動作する中心電極135,136について説明する。第1中心電極135は導体膜にて形成されており、図2に示すように、フェライト32の下面に形成された接続用電極135aに接続された状態で第1主面32aの左側において立ち上がって水平方向に形成され、ほぼ中央部分で立ち上がって上面の中継用電極135bを介して第2主面32bに回り込む。第2主面32bにおいて、第1中心電極135は、第1主面32aと透視状態でほぼ重なるように形成され、その端部は下面に形成された接続用電極135cに接続されている。このように、第1中心電極135はフェライト32に1ターン巻回されている。第1中心電極135と第2中心電極136の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。
【0021】
第2中心電極136は導体膜にて形成されており、まず、0.5ターン目136aがフェライト32の下面に形成された接続用電極135cと接続された状態で第2主面32bにおいて第1中心電極135と斜めに交差する状態で立ち上がり、上面の中継用電極136bを介して第1主面32aに回り込み、1ターン目136cが第1主面32aにおいて第1中心電極135と直交する状態で形成されている。1ターン目136cの下端部は下面の中継用電極136dを介して第2主面32bに回り込み、1.5ターン目136eが第2主面32bにおいて立ち上がり、上面の中継用電極136fを介して第1主面32aに回り込んでいる。2ターン目136gの下端部はフェライト32の下面に形成した接続用電極136hに接続されている。
【0022】
前記接続用電極や中継用電極は、フェライト32の上下面に形成された凹部に電極用導体を塗布又は充填して形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極はスルーホールに導体膜として形成したものであってもよい。また、多数個取りの手法で製作される場合、マザーフェライト基板に接着剤を介して永久磁石をも積層した状態でカットされることもある。
【0023】
永久磁石41は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石41とフェライト32とを接着する接着剤42としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。
【0024】
回路基板20は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、等価回路である図3に示すように、整合用コンデンサC11,C2,C12、インピーダンス整合用コンデンサCs1,Cs2,Cs11,Cs12が内蔵されている。836MHz帯で用いられる整合用コンデンサC1及び抵抗R1,R11はチップタイプとして回路基板20上に外付けされている(図1参照)。1.95GHz帯で用いられる整合用コンデンサC11は、コンデンサC1に比べて小容量であるために回路基板20に内蔵されている。
【0025】
回路基板20の上面には836MHz帯用に入力端子電極25、出力端子電極26、グランド端子電極27及び接続用端子電極28,29がそれぞれ形成され、1.95GHz帯用に入力端子電極125、出力端子電極126及びグランド端子電極127がそれぞれ形成されている。回路基板20の下面には、図3に示す入力用外部端子電極IN、出力用外部端子電極OUT及びグランド用外部端子電極GNDがそれぞれ形成されている。
【0026】
平板状ヨーク10は、フェライト・磁石素子30の上面に接着剤を介して固定されている。
【0027】
ここで、2ポート型アイソレータの回路構成を図3の等価回路を参照して説明する。836MHz帯用及び1.95GHz帯用のそれぞれにおいて、第1中心電極35,135(インダクタL1,L11)の一端である入力ポートP1は整合用コンデンサCs1,Cs11を介して外部端子電極INに接続されている。第1中心電極35,135の他端と第2中心電極36,136(インダクタL2,L12)の一端である出力ポートP2は整合用コンデンサCs2,Cs12を介して外部端子電極OUTに接続され、第2中心電極36,136の他端は外部端子電極GND(グランドポートP3)に接続されている。
【0028】
入力ポートP1と出力ポートP2との間には第1中心電極35,135(L1,L11)と並列に整合用コンデンサC1,C11が接続され、出力ポートP2とグランドポートP3との間には第2中心電極36,136(L2,L12)と並列に整合用コンデンサC2,C12が接続されている。さらに、入力ポートP1と出力ポートP2との間には抵抗R1,R11が接続されている。つまり、836MHz帯用及び1.95GHz帯用のそれぞれにおいて同じ等価回路で構成されており、インダクタL1,L2,L11,L12の定数やコンデンサC1,C11などの容量値がそれぞれの周波数帯に合わせて設定されている。
【0029】
以上の回路構成からなる2ポート型アイソレータにおいては、入力ポートP1に高周波信号が入力されると、第2中心電極36,136に大きな高周波電流が流れ、第1中心電極35,135にはほとんど高周波電流が流れず、高周波信号は出力ポートP2に伝送される。それゆえ、挿入損失が小さく、広帯域で動作する。一方、出力ポートP2に高周波信号が入力されると、抵抗R1,R12のインピーダンス特性によって減衰される。それゆえ、アイソレーション特性が良好である。
【0030】
本第1実施例においては、単一のフェライト32に複数の周波数帯にそれぞれ対応する複数種類の中心電極35,36,135,136が形成されており、フェライト32の主面32a,32bに固着された永久磁石41から複数の中心電極35,36,135,136に対して直流磁界を印加する構成である。それゆえ、単一のフェライト・磁石素子30で複数の周波数帯での動作が可能になる。一つの周波数帯ごとに1組の組立体でフェライト・磁石素子を構成する従来例と比較すると、回路基板20上での専有面積が大幅に小さくなる。また、並置される複数のフェライト・磁石素子の間で磁力による反発あるいは引き付け合いで実装位置精度が悪化するおそれはない。
【0031】
ところで、非可逆回路素子において、動作周波数帯が高くなるほど大きな直流磁界を印加することが好ましい。第1実施例では、二つの周波数帯に関して永久磁石41で同じ直流磁界強度を印加している。この場合、永久磁石41をいずれかの周波数帯に合わせた直流磁界強度に設定するか、二つの周波数帯の中間的な値の直流磁界強度に設定することになる。これに対して、永久磁石41を二つの周波数帯ごとに(フェライト32の長辺方向に)2分割すれば、それぞれの周波数帯に適合した直流磁界強度に設定することができる。例えば、永久磁石41の素材を同じものとするのであれば、1.95GHz帯の中心電極135,136に作用する永久磁石41の厚みを大きくすることで直流磁界強度を強くして高い周波数帯に対応できる。また、厚みは同じであっても、2分割したものごとに特性の異なる素材を用いること、例えば、残留磁束密度の大きな素材を用いることで直流磁界強度を強くして高い周波数帯に対応できる。
【0032】
(第2実施例、図4参照)
前述のごとく、永久磁石41によって印加される直流磁界強度をそれぞれの周波数帯に最適に設定する構成として、永久磁石41の厚みを部分的に異ならせてもよい。即ち、図4に示すように、永久磁石41において、836MHz帯で動作する中心電極35,36に直流磁界を印加する部分を相対的に薄くし、1.95GHz帯で動作する中心電極135,136に直流磁界を印加する部分を相対的に厚くする。
【0033】
本第2実施例の他の構成は前記第1実施例と同様であり、その作用効果も同様である。特に、永久磁石41によって印加される直流磁界強度をそれぞれの周波数帯に対して最適に設定することができる。
【0034】
(他の実施例)
なお、本発明に係るフェライト・磁石素子及び非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【0035】
例えば、永久磁石のN極とS極を反転させれば、入力ポートと出力ポートが入れ替わる。また、第1及び第2中心電極の形状は種々に変更することができる。
【0036】
さらに、前記実施例では二つの周波数帯で動作するものを示したが、フェライト・磁石素子は3以上の周波数帯で動作するものであってもよい。この場合、フェライト及び永久磁石は長辺方向に延長されることになる。
【産業上の利用可能性】
【0037】
以上のように、本発明は、フェライト・磁石素子及び非可逆回路素子に有用であり、特に、一つの組立体として複数の周波数帯で動作可能である点で優れている。
【符号の説明】
【0038】
30…フェライト・磁石素子
32…フェライト
35,135…第1中心電極
36,136…第2中心電極
41…永久磁石
P1…入力ポート
P2…出力ポート
P3…グランドポート
C1,C2,C11,C12…コンデンサ
R1,R11…抵抗

【特許請求の範囲】
【請求項1】
直方体形状をなす単一のフェライトと、
前記フェライトの長辺方向の少なくとも二つの領域にそれぞれ形成されており、複数の周波数帯にそれぞれ対応する複数種類の中心電極と、
前記フェライトの主面に固着され、該フェライト及び前記複数種類の中心電極に直流磁界を印加する永久磁石と、
を備えたことを特徴とするフェライト・磁石素子。
【請求項2】
前記永久磁石は、単一体からなり、前記複数種類の中心電極に同じ強さの直流磁界を印加すること、を特徴とする請求項1に記載のフェライト・磁石素子。
【請求項3】
前記永久磁石は、単一体からなり、前記複数種類の中心電極にそれぞれの周波数帯に応じた強さの直流磁界を印加すること、を特徴とする請求項1に記載のフェライト・磁石素子。
【請求項4】
前記永久磁石は、前記複数種類の中心電極に対応する部分で厚みが異なっていること、を特徴とする請求項3に記載のフェライト・磁石素子。
【請求項5】
前記永久磁石は、前記複数種類の中心電極に対応する部分で分割されていること、を特徴とする請求項1に記載のフェライト・磁石素子。
【請求項6】
前記中心電極は、前記フェライトに互いに絶縁状態で交差して配置された第1中心電極及び第2中心電極からなること、を特徴とする請求項1ないし請求項5のいずれかに記載のフェライト・磁石素子。
【請求項7】
請求項6に記載のフェライト・磁石素子を備え、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第1整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第2整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に抵抗が電気的に接続されていること、
を特徴とする非可逆回路素子。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate


【公開番号】特開2012−231202(P2012−231202A)
【公開日】平成24年11月22日(2012.11.22)
【国際特許分類】
【出願番号】特願2011−96756(P2011−96756)
【出願日】平成23年4月25日(2011.4.25)
【出願人】(000006231)株式会社村田製作所 (3,635)
【Fターム(参考)】