非接触ＩＣカード
【課題】 制御回路に対し電力供給を行うレギュレータとは別のレギュレータから電力供給を受けて動作する機能回路をより確実に安定した状態で動作させることを可能にする。
【解決手段】 整流回路１２２が出力する直流電圧を第１定電圧Ｖｄｄに定電圧化する第１レギュレータ１２４から電力供給を受ける制御回路１５１と、整流回路１２２が出力する直流電圧を第１定電圧Ｖｄｄとは異なる第２定電圧Ｖｐｐに定電圧化する第２レギュレータ１２３から電力供給を受ける機能回路と、整流回路１２２の出力電圧を示す第１指標値と制御回路１５１の動作下限電圧を示す第２指標値を比較する第１比較回路と、第１指標値と機能回路の動作下限電圧を示す第３指標値を比較する第２比較回路と、を備えた電圧検出回路１３と、を備え、第１比較回路の比較結果に基づいて制御回路１５１の動作状態を設定し、第２比較回路の比較結果に基づいて機能回路の動作状態を設定する。
【解決手段】 整流回路１２２が出力する直流電圧を第１定電圧Ｖｄｄに定電圧化する第１レギュレータ１２４から電力供給を受ける制御回路１５１と、整流回路１２２が出力する直流電圧を第１定電圧Ｖｄｄとは異なる第２定電圧Ｖｐｐに定電圧化する第２レギュレータ１２３から電力供給を受ける機能回路と、整流回路１２２の出力電圧を示す第１指標値と制御回路１５１の動作下限電圧を示す第２指標値を比較する第１比較回路と、第１指標値と機能回路の動作下限電圧を示す第３指標値を比較する第２比較回路と、を備えた電圧検出回路１３と、を備え、第１比較回路の比較結果に基づいて制御回路１５１の動作状態を設定し、第２比較回路の比較結果に基づいて機能回路の動作状態を設定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電磁波を受信して電磁誘導を利用して電力供給を受ける非接触ＩＣカードに関し、特に、非接触ＩＣカードの電力供給状態に対する動作安定化技術に関する。
【背景技術】
【０００２】
近年、キャッシュカードやクレジットカード、プリペイドカード等の用途でＩＣカードが広く利用されるようになってきている。ＩＣカードには、リーダライタ装置と物理的に接触してデータ通信を行う接触式ＩＣカードと、リーダライタ装置と無線データ通信を行う非接触式ＩＣカードがある。
【０００３】
ここで、図３は、従来の一般的な非接触式ＩＣカード３の概略構成例を示しており、図４は、非接触式ＩＣカード３を構成する電圧検出回路１６の概略構成例を示している。図３に示すように、非接触式ＩＣカード３は、リーダライタ装置等の外部端末装置２のアンテナ２１から電力供給用に送信される電磁波を受信するアンテナ１１と、アンテナ１１を介して外部端末装置２と通信するインターフェイス回路１２と、整流回路１２２から出力される電源電圧Ｖｃｃに基づいて、レギュレータ１２４がＣＰＵ１５１に対して十分な電力供給を行える電力供給能力状態に達しているか否かを判定する電圧検出回路１６と、非接触式ＩＣカード３の機能を実現する内部処理回路１５と、を備えて構成されている。
【０００４】
インターフェイス回路１２は、アンテナ１１で受信した電磁波により生成された交流電流信号から、非接触式ＩＣカード３の内部で用いられるクロック信号ＣＬＫを抽出するクロック分離回路１２１と、アンテナ１１で受信した電磁波により生成された交流電流信号を整流して電源電圧Ｖｃｃを出力する整流回路１２２と、整流回路１２２が出力する直流電圧を平滑化し定電圧化して第１定電圧Ｖｄｄを生成する第１レギュレータ１２４と、整流回路１２２が出力する直流電圧を平滑化し定電圧化して第２定電圧Ｖｐｐを生成する第２レギュレータ１２３と、所定の送信対象の伝送データを所定の帯域を有する交流電流信号に変調する変調回路１２５と、アンテナ１１で受け付けた交流電流信号を伝送データに復調する復調回路１２６と、変調回路１２５に前記伝送データを出力し、復調回路１２６から前記伝送データを受け付けるプロトコル制御回路１２７と、を備えて構成されている。
【０００５】
より詳細には、第１レギュレータ１２４は、第１定電圧Ｖｄｄを後述する内部処理回路１５のＣＰＵ１５１（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＲＯＭ１５２（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ１５３（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、及び、フラッシュメモリ１５４に対して電力供給するように構成されている。第２レギュレータ１２３は、整流回路１２２から出力される電源電圧Ｖｃｃを平滑化して第２定電圧Ｖｐｐを生成し、後述する内部処理回路１５のフラッシュメモリ１５４に対して電力供給するように構成されている。尚、フラッシュメモリ１５４は、書き込み処理及び消去処理の実行時に、第１レギュレータ１２３からの第１定電圧Ｖｄｄと、第２レギュレータ１２４からの第２定電圧Ｖｐｐを昇圧した高電圧の２つを用いるように構成されている。ここで、一般的なＩＣカードの電源電圧（第１定電圧Ｖｄｄ及び第２定電圧Ｖｐｐ）は５Ｖ、３Ｖ或いは１．８Ｖである。プロトコル制御回路１２７は、近傍型非接触式ＩＣカードのＴｙｐｅＡ、ＴｙｐｅＢ、ＴｙｐｅＣの何れかのプロトコルを用いて構成されている。また、外部端末装置２から伝送信号に重畳して供給されるクロック信号ＣＬＫの周波数は、１３．５６ＭＨｚである。
【０００６】
電圧検出回路１６は、図４に示すように、基準電圧Ｖｒｅｆを生成する基準電圧発生回路１６０と、基準電圧発生回路１６０から出力される基準電圧Ｖｒｅｆを用いて第１レギュレータ１２４の出力電圧Ｖｄｄが、ＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３、及び、フラッシュメモリ１５４の安定動作に必要な動作下限電圧に達しているか否かを判定する電圧判定回路１６１を備えている。
【０００７】
より詳細には、基準電圧発生回路１６０は、基準電圧Ｖｒｅｆ（例えば１．４Ｖ）を生成するように構成されている。電圧判定回路１６１は、整流回路１２２から供給される電源電圧Ｖｃｃを分圧して分圧電圧Ｖｄｉｖを出力する分圧回路１６３と、基準電圧Ｖｒｅｆと分圧電圧Ｖｄｉｖを比較するコンパレータ１６２を備えて構成されている。分圧回路１６３は抵抗Ｒ１と抵抗Ｒ２の直列接続で構成されている。分圧回路１６３は、電源電圧Ｖｃｃが、後述するＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３、フラッシュメモリ１５４に供給される第１定電圧Ｖｄｄについて設定された動作下限電圧と等しくなるときに、基準電圧Ｖｒｅｆと同じ電圧値（例えば、１．４Ｖ）の分圧電圧Ｖｄｉｖを出力するように構成されている。コンパレータ１６２は、分圧電圧Ｖｄｉｖが基準電圧Ｖｒｅｆ以下の場合、Ｌレベルの比較結果信号ＤＥＴＯＵＴを出力し、分圧電圧Ｖｄｉｖが基準電圧Ｖｒｅｆより大きい場合、Ｈレベルの比較結果信号ＤＥＴＯＵＴを出力するように構成されている。
【０００８】
尚、図３に示す非接触式ＩＣカード３では、例えば、基準電圧Ｖｒｅｆが１．４Ｖ、ＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３、及び、フラッシュメモリ１５４に供給される第１定電圧Ｖｄｄについて設定された動作下限電圧が１．６Ｖのときに、分圧回路１６３から出力される分圧電圧Ｖｄｉｖが１．４Ｖとなるように抵抗Ｒ１と抵抗Ｒ２の抵抗比が設定されている。また、抵抗Ｒ１と抵抗Ｒ２の抵抗値が、電源電圧Ｖｃｃの電力供給能力が低下しない値、例えば、抵抗Ｒ１及び抵抗Ｒ２を流れる電流が数μＡ程度となるように抵抗値を設定する。
【０００９】
内部処理回路１５は、クロック分離回路１２１からクロック信号ＣＬＫを、第１レギュレータ１２４から第１定電圧Ｖｄｄを、第２レギュレータ１２３から第２定電圧Ｖｐｐを夫々受け付けるように構成されている。更に、内部処理回路１５は、第１レギュレータ１２４から第１定電圧Ｖｄｄの供給を受けて内部処理回路１５内の各構成を制御して所定の機能処理を実行するＣＰＵ１５１と、第１レギュレータ１２４から第１定電圧Ｖｄｄの供給を受け、第２レギュレータ１２３から第２定電圧Ｖｐｐの供給を受けて動作するフラッシュメモリ１５４とを備えて構成されている。更に、図３に示す内部処理回路１５は、ＣＰＵ１５１によって実行されることにより非接触式ＩＣカード３の各機能を実現するプログラムを格納したＲＯＭ１５２、ＣＰＵ１５１により一次記憶装置として用いられるＲＡＭ１５３を備えている。
【００１０】
より詳細には、例えば、ＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３、及び、フラッシュメモリ１５４に供給される第１定電圧Ｖｄｄについては、通常の動作電圧が１．８Ｖに設定され、動作下限電圧が１．６Ｖに設定されている。また、フラッシュメモリ１５４に供給される第２定電圧Ｖｐｐについては、通常の動作電圧が３Ｖに、動作下限電圧が２．７Ｖに設定されている。尚、第２定電圧Ｖｐｐ（例えば、３Ｖ）は、フラッシュメモリ１５４に対するデータの書き込み処理及び消去処理の実行時に、昇圧回路によって、必要な高電圧（例えば、１２Ｖ）を発生させるためにのみ用いられる。フラッシュメモリ１５４のデータの読み出し処理は、第１定電圧Ｖｄｄを用いて行われる。
【００１１】
ところで、従来の一般的な非接触式ＩＣカード３では、図３に示すように、リーダライタ装置等の外部端末装置２から電磁波により電力供給を受ける構成であるため、外部端末装置２との距離により、外部端末装置２から供給される供給電力が変動する。供給電力の変動の影響により、例えば、第１レギュレータ１２４によって生成される第１定電圧Ｖｄｄの電圧値が、ＣＰＵ１５１等を正常に動作させるのに必要な電圧値より低くなる等すると、ＣＰＵ１５１等が誤動作する可能性がある。このため、図３に示す従来の非接触式ＩＣカード３では、電圧検出回路１６により、外部端末装置２からの電力供給が機能処理の実行に必要な電力を確保可能であるか否かを判定し、当該判定に基づいて、ＣＰＵ１５１の動作可否を設定し、或いは、クロック分離回路１２１で抽出されたクロック信号ＣＬＫより周波数の遅いクロック信号ＣＬＫにより動作させるように設定している。
【００１２】
非接触式ＩＣカードの動作を安定させるための技術としては、例えば、ＣＰＵの最大消費電力と同等または最大消費電力以上の電力を消費する負荷回路を、ＣＰＵに電力を供給するレギュレータの出力側に設け、外部端末装置による電源供給開始時に、ＣＰＵを動作待機状態に、負荷回路を動作状態にし、第１定電圧ＶｄｄがＣＰＵを安定して駆動可能になったとき（リセット解除時）に、負荷回路を停止し、ＣＰＵを動作状態にする非接触式ＩＣカードがある（例えば、特許文献１参照）。
【００１３】
非接触式ＩＣカードの動作を安定させるための他の技術としては、例えば、所定電力を消費する負荷回路を、整流回路１２２の出力側に設け、リセット解除後の一定期間、負荷回路を動作させる非接触式ＩＣカードがある（例えば、特許文献２参照）。
【００１４】
ここで、図５は、特許文献２に記載の非接触式ＩＣカードの概略構成例を示している。図５に示すように、非接触式ＩＣカード４は、外部端末装置２から電力供給用に送信される電磁波を受信するアンテナ１１と、アンテナ１１を介して外部端末装置２と通信するインターフェイス回路１２と、整流回路１２２から出力される電源電圧Ｖｃｃに基づいて、第１レギュレータ１２４が、ＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３、フラッシュメモリ１５４に対して十分な電力供給を行える電力供給能力状態に達しているか否かを判定する電圧検出回路１６と、非接触式ＩＣカード４の機能を実現する内部処理回路１５と、所定電力を消費する負荷回路１４を備えて構成されている。尚、アンテナ１１、インターフェイス回路１２、電圧検出回路１６、及び、内部処理回路１５の構成は図３に示す非接触式ＩＣカード４と同じである。
【００１５】
ここで、非接触式ＩＣカード４では、リセット解除後の一定期間におけるＣＰＵ１５１の消費電力と負荷回路１４の消費電力の和が、ＣＰＵ１５１の最大消費電力と略同等となるように設定されている。このように構成することにより、特許文献２に記載の非接触式ＩＣカード４では、非接触式ＩＣカード４全体で、リセット解除直後の消費電力と、動作期間全体でのＣＰＵ１５１の最大消費電力との差を小さくすることができる。
【００１６】
従来の非接触式ＩＣカードでは、ＣＰＵ１５１のリセット解除直後の消費電力がＣＰＵ１５１の最大消費電力より相当小さい場合、リセット解除直後はレギュレータ１２４が電力供給能力状態に達していても、その後、ＣＰＵ１５１が最大消費電力で動作したときに、レギュレータ１２４の電力供給能力不足が生じる可能性がある。これに対し、特許文献２に記載の非接触式ＩＣカード４では、負荷回路１４を設け、リセット解除後の一定期間動作させるように構成したので、上述したように、非接触式ＩＣカード４全体で、リセット解除直後の消費電力と、動作期間全体でのＣＰＵ１５１の最大消費電力との差を小さくすることができる。即ち、特許文献２に記載の非接触式ＩＣカード４では、リセット解除後に、レギュレータ１２４が、ＣＰＵ１５１が最大消費電力で動作した場合の電力供給能力状態に達しているか否かを判定可能になるので、レギュレータ１２４において電力供給能力不足が生じるのを効果的に防止でき、非接触式ＩＣカード４の動作安定の向上を図ることができる。
【００１７】
【特許文献１】特開平８−３０７５２号公報
【特許文献２】特開２００５−３３９４６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
ところで、非接触式ＩＣカードの多くは、レギュレータから電力供給を受けて動作する回路として、ＣＰＵの他、不揮発性メモリ（不揮発性半導体記憶装置）等の機能回路を備えている。尚、一般的に、フラッシュメモリに対する書き込み処理及び消去処理を実行するために用いられる第２定電圧Ｖｐｐについて設定された動作下限電圧は、ＣＰＵの動作に用いられる第１定電圧Ｖｄｄについて設定された動作下限電圧よりも大きい。このため、ＣＰＵに対して電力供給を行うレギュレータの状態が、ＣＰＵに対して十分な電力供給が行える電力供給能力状態に達している場合であっても、フラッシュメモリに対して電力供給を行うレギュレータの状態が、フラッシュメモリに対して十分な電力供給が行える電力供給能力状態に達していない場合がある。このような場合に書き込み処理が実行されると、正常に書き込み処理を行えない等の不具合を引き起こす可能性があった。
【００１９】
更に、一般的に、フラッシュメモリに対する書き込み処理及び消去処理の実行時間は、ＲＯＭに対する読み出し処理やＲＡＭに対する書き込み処理及び読み出し処理の実行時間よりも長い。上述したように、従来の一般的な非接触式ＩＣカード３では、リーダライタ装置等の外部端末装置２から電磁波により電力供給を受ける構成であるため、外部端末装置２との距離により、外部端末装置２から供給される供給電力が変動する。そうすると、フラッシュメモリに対する書き込み処理及び消去処理では、処理時間が長いため、制御回路よりも長時間、外部端末装置２との距離に起因する供給電力の変動の影響を受ける時間が長くなる。特に、高電圧を生成するための第２定電圧Ｖｐｐについては、動作下限電圧が第１定電圧Ｖｄｄより大きく設定されているため、外部端末装置２との距離の変動の影響を受けやすく、外部端末装置２との距離に起因する誤動作の問題がより顕著になる。しかし、図３に示す従来技術では、電圧検出回路により、第１定電圧Ｖｄｄが動作下限電圧に達しているか否かについて判定することができるが、フラッシュメモリの書き込み処理及び消去処理で用いる第２定電圧Ｖｄｄに対しては、動作下限電圧に達しているか否かについて判定できなかった。
【００２０】
以下、不揮発性メモリの一例としてのフラッシュメモリの構成、及び、書き込み処理について図７及び図６を基に簡単に説明する。
【００２１】
先ず、フラッシュメモリ１５４及びメモリセルの構成について図７及び図６を基に説明する。ここで、図６は、フラッシュメモリ１５４のメモリセルアレイの一構成例を示しており、図７は、フラッシュメモリ１５４のメモリセルのトランジスタ構造を模式的に表している。フラッシュメモリ１５４は、図６に示すように、図７に示すメモリセルＭの複数を行方向及び列方向にマトリクス状に配置したメモリセルアレイを備えて構成されている。図６に示すメモリセルアレイは、同一行のメモリセルＭのゲート端子が同一のワード線ＷＬ１〜ＷＬｍに、同一列のメモリセルＭのドレイン端子がビット線ＢＬ１〜ＢＬｎに、全メモリセルＭのソース端子がソース線ＳＬに接続されている。
【００２２】
メモリセルＭは、図７に示すように、フローティングゲート型電解効果トランジスタであり、１または複数の書き込み状態と消去状態を含む複数の記憶状態を持つように構成された多値メモリセルであり、ソース端子Ｓとドレイン端子Ｄの間のチャネル領域上にフローティングゲートＦＧが形成され、更に、フローティングゲートＦＧ上に層間絶縁膜を介して制御ゲートＣＧが形成されている。フローティングゲートＦＧ内の電子の多寡によって規定されるメモリセルＭの閾値電圧により、記憶状態が規定される。
【００２３】
次に、フラッシュメモリ１５４のメモリセルＭに対する書き込み処理について簡単に説明する。メモリセルＭに対する書き込み処理は、書き込み対象のメモリセルＭのゲート端子ＣＧに接続する選択ワード線に高電圧、例えば、１２Ｖを印加し、書き込み対象のメモリセルＭのドレイン端子に接続する選択ビット線に高電圧、例えば、７Ｖを印加し、ソース線を接地して行う。
【００２４】
上述したように、特許文献１に記載の非接触式ＩＣカード３及び特許文献２に記載の非接触式ＩＣカード４では、例えば、ＣＰＵ１５１の動作下限電圧は１．６Ｖであるのに対し、書き込み処理に必要な電圧は、ＣＰＵ１５１の動作下限電圧以上の高電圧である。
【００２５】
尚、一般的に、非接触式ＩＣカードは、ＣＰＵ１５１（制御回路）の他に、上述したフラッシュメモリ１５４等のＣＰＵ１５１（制御回路）に比べて消費電力が大きい機能回路を備えて構成されている。この場合には、非接触式ＩＣカードは、ＣＰＵ１５１等に対する電力供給を行うレギュレータ１２４とは別に、フラッシュメモリ等の機能回路に対して電力供給を行うレギュレータ１２３を備えている。このため、リセット解除後にＣＰＵ１５１等に対して電力供給を行うレギュレータ１２４の状態が、ＣＰＵ１５１に対して十分な電力供給が行える電力供給能力状態に達している場合であっても、他の機能回路に対して電力供給を行うレギュレータ１２３の状態が、他の機能回路に対して十分な電力供給が行える電力供給能力状態に達していない場合がある。このような場合に、機能回路に対する処理や機能回路の動作が開始されると、機能回路が正常に動作できず、不具合を引き起こす可能性があった。
【００２６】
本発明は上記の問題に鑑みてなされたものであり、その目的は、制御回路に対する電力供給を行うレギュレータとは別のレギュレータから電力供給を受けて動作する機能回路をより確実に安定した状態で動作させることができる非接触式ＩＣカードを提供する点にある。
【課題を解決するための手段】
【００２７】
上記目的を達成するための本発明に係る非接触式ＩＣカードは、電磁波を受信するアンテナと、前記アンテナで受信した電磁波により生成された交流電流を整流する整流回路と、前記整流回路が出力する直流電圧を定電圧化する複数のレギュレータと、前記レギュレータの内、前記直流電圧を所定の第１定電圧に定電圧化する第１レギュレータから電力供給を受けて所定の機能処理を実行する制御回路と、前記レギュレータの内、前記直流電圧を前記第１定電圧とは異なる第２定電圧に定電圧化する第２レギュレータから電力供給を受けて所定の機能を実現する機能回路と、前記整流回路の出力電圧を示す第１指標値と前記制御回路の動作下限電圧を示す第２指標値を比較する第１比較回路と、前記第１指標値と前記機能回路の動作下限電圧を示す第３指標値を比較する第２比較回路と、を備えた電圧検出回路と、を備え、前記第１比較回路の比較結果に基づいて前記制御回路の動作状態を設定し、前記第２比較回路の比較結果に基づいて前記機能回路の動作状態を設定することを第１の特徴とする。
【００２８】
上記特徴の本発明に係る非接触式ＩＣカードは、前記第２比較回路の比較結果を記憶可能なレジスタ回路を備えたことを第２の特徴とする。
【００２９】
上記特徴の本発明に係る非接触式ＩＣカードは、所定の昇圧回路を備えて構成され、前記機能回路が、所定の不揮発性半導体記憶装置であり、前記レジスタ回路が、前記不揮発性半導体記憶装置における所定の書き込み処理の実行開始前に、前記第２比較回路の比較結果を取得して記憶し、前記機能回路の動作状態が、前記書き込み処理の実行禁止状態または実行待機状態の少なくとも何れか１つを含んで構成され、前記不揮発性半導体記憶装置が、前記書き込み処理の実行開始前、前記レジスタ回路における前記第２比較回路の比較結果の記憶後に、前記レジスタ回路に格納された前記第２比較回路の比較結果に基づいて、前記動作状態を設定することを第３の特徴とする。
【発明の効果】
【００３０】
上記特徴の非接触式ＩＣカードによれば、電圧検出回路に２つの比較回路を設け、制御回路に対し電力供給を行う第１レギュレータの状態判定に加え、機能回路に対し電力供給を行う第２レギュレータの状態判定を行うので、特に、制御回路に供給される第１定電圧よりも動作下限電圧が高く設定された第２定電圧の供給を受ける機能回路が、第２レギュレータの状態が機能回路に対して十分な電力供給が行える電力供給能力状態に達する前に、動作を開始するのを制限することが可能になる。即ち、上記特徴の非接触式ＩＣカードによれば、第２レギュレータの状態が電力供給能力状態に達する前に動作することにより、機能回路が誤動作し、不具合を引き起こすのを効果的に防止できる。また、上記特徴の非接触式ＩＣカードによれば、比較的動作頻度の高い制御回路に対して電力供給を行う第１レギュレータの状態判定とは別に、消費電力が高く比較的動作頻度の低い機能回路に対して電力供給を行う第２レギュレータの状態判定を行うことが可能になる。従って、例えば、第２定電圧の供給を受ける機能回路を動作させる必要がないときは、制御回路に第１定電圧を供給する第１レギュレータの状態判定のみを行えば良く、動作下限電圧が比較的低い第１定電圧を供給する第１レギュレータが電力供給状態に達しているが、動作下限電圧が比較的高い第２定電圧を供給する第２レギュレータが電力供給状態に達していない場合でも、制御回路を良好に動作させることが可能になる。
【００３１】
更に、上記第２の特徴の非接触式ＩＣカードによれば、第２レギュレータについての第２比較回路の比較結果を記憶するレジスタを備えたので、制御回路を介さずに、機能回路が第２比較回路の比較結果を得ることが可能になり、制御回路の負荷を低減することが可能になる。
【００３２】
上記第３の特徴の非接触式ＩＣカードによれば、制御回路より高い電流供給能力を必要とするフラッシュメモリ等の不揮発性半導体記憶装置の書き込み処理について、書き込み電圧を供給する第２レギュレータの状態が電力供給能力状態に達しているか否かを判定できる。これにより、一般的に非接触式ＩＣカードに搭載される不揮発性半導体記憶装置の書き込み処理について、供給電力の変動による誤動作等の不具合をより効果的に防止でき、更に、書き込み処理が失敗した場合に実行される回復処理（消去処理や再書き込み処理）の回数を低減することが可能になる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明に係る非接触式ＩＣカードの実施形態を図面に基づいて説明する。
【００３４】
先ず、本発明に係る非接触式ＩＣカードの構成について、図１及び図２を基に説明する。ここで、図１は、本発明に係る非接触式ＩＣカード１の概略構成例を示しており、図２は、本発明に係る非接触式ＩＣカード１を構成する電圧検出回路１３の概略構成例を示している。
【００３５】
非接触式ＩＣカード１は、図１に示すように、リーダライタ装置等の外部端末装置２から電力供給用に送信される電磁波を受信するアンテナ１１と、アンテナ１１を介して外部端末装置２と通信するインターフェイス回路１２と、整流回路１２２から出力される電源電圧Ｖｃｃに基づいて、レギュレータが十分な電力供給を行える電力供給能力状態に達しているか否かを判定する電圧検出回路１３と、所定電力を消費する負荷回路１４と、非接触式ＩＣカード１の機能を実現する内部処理回路１５と、を備えて構成されている。尚、負荷回路１４の構成（消費電力の設定値）は、図５に示す特許文献２に記載の負荷回路１４と同じ構成である。
【００３６】
インターフェイス回路１２は、アンテナ１１で受信した電磁波により生成された交流電流信号から、非接触式ＩＣカード１の内部で用いられるクロック信号ＣＬＫを抽出するクロック分離回路１２１と、アンテナ１１で受信した電磁波により生成された交流電流信号を整流して電源電圧Ｖｃｃを出力する整流回路１２２と、整流回路１２２が出力する直流電圧を平滑化し定電圧化して第１定電圧Ｖｄｄを生成する第１レギュレータ１２４と、整流回路１２２が出力する直流電圧を平滑化し定電圧化して第２定電圧Ｖｐｐを生成する第２レギュレータ１２３と、所定の送信対象の伝送データを所定の帯域を有する交流電流信号に変調する変調回路１２５と、アンテナ１１で受け付けた交流電流信号を伝送データに復調する復調回路１２６と、変調回路１２５に前記伝送データを出力し、復調回路１２６から前記伝送データを受け付けるプロトコル制御回路１２７と、を備えて構成されている。
【００３７】
より詳細には、図３及び図５に示す従来の非接触式ＩＣカードの場合と同様に、第１レギュレータ１２４は、第１定電圧Ｖｄｄを後述する内部処理回路１５のＣＰＵ１５１（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＲＯＭ１５２、ＲＡＭ１５３、及び、フラッシュメモリ１５４に対して電力供給するように構成されている。第２レギュレータ１２３は、整流回路１２２から出力される電源電圧Ｖｃｃを平滑化して第２定電圧Ｖｐｐを生成し、後述する内部処理回路１５のフラッシュメモリ１５４に対して電力供給するように構成されている。第２定電圧Ｖｐｐは、フラッシュメモリ１５４の書き込み処理または消去処理を実行するために必要な高電圧である。昇圧回路（図示せず）は、本実施形態では、フラッシュメモリ１５４内に設けられ、３．０Ｖの電源電圧Ｖｐｐを、例えば、１２．０Ｖに昇圧する。プロトコル制御回路１２７は、近傍型非接触ＩＣカードのＴｙｐｅＡ、ＴｙｐｅＢ、ＴｙｐｅＣの何れかのプロトコルを用いて構成されている。また、外部端末装置２から伝送信号に重畳して供給されるクロック信号ＣＬＫの周波数は、１３．５６ＭＨｚである。
【００３８】
電圧検出回路１３は、図２に示すように、基準電圧Ｖｒｅｆを生成する基準電圧発生回路１３０と、基準電圧Ｖｒｅｆを用いて第１レギュレータ１２４から出力される第１定電圧ＶｄｄがＣＰＵ１５１の安定動作に必要な動作下限電圧に達しているか否かを判定する電圧判定回路１３１ａと、基準電圧Ｖｒｅｆを用いて第２レギュレータ１２３から出力される第２定電圧Ｖｐｐがフラッシュメモリ１５４の安定動作に必要な動作下限電圧に達しているか否かを判定する電圧判定回路１３１ｂと、を備えている。
【００３９】
より詳細には、基準電圧発生回路１３０は、図３及び図５に示す従来の非接触式ＩＣカードの場合と同様に、１．４Ｖの基準電圧Ｖｒｅｆ（第２指標値及び第３指標値に相当）を生成するように構成されている。
【００４０】
電圧判定回路１３１ａは、図３及び図５に示す従来の非接触式ＩＣカードの電圧判定回路１６１と同様に、整流回路１２２から供給される電源電圧Ｖｃｃを分圧して分圧電圧Ｖｄｉｖａ（第１指標値に相当）を出力する分圧回路１３３ａと、分圧電圧Ｖｄｉｖａ（第１指標値）と基準電圧Ｖｒｅｆ（第２指標値）を比較するコンパレータ１３２ａ（第１比較回路に相当）を備えて構成されている。
【００４１】
分圧回路１３３ａは、抵抗Ｒ１ａと抵抗Ｒ２ａの直列接続で構成されている。ここで、後述するＣＰＵ１５１は、動作下限電圧が、例えば、１．６Ｖに設定されている。分圧回路１３３ａは、電源電圧Ｖｃｃが２．７Ｖのときに１．４Ｖの分圧電圧Ｖｄｉｖａを出力するように、抵抗Ｒ１ａと抵抗Ｒ２ａの抵抗比を設定する。更に、抵抗Ｒ１ａと抵抗Ｒ２ａの抵抗値は、分圧回路１３３ａによる電源電圧Ｖｃｃの電力供給能力の低下が、非接触式ＩＣカード１の動作に影響がない程度になるように適切な値に設定する。より具体的には、例えば、抵抗Ｒ１ａと抵抗Ｒ２ａを流れる電流が数μＡになるように設定する。
【００４２】
コンパレータ１３２ａは、分圧電圧Ｖｄｉｖａ（第１指標値）が基準電圧Ｖｒｅｆ（第２指標値）以下の場合、即ち、整流回路１２２から出力される電源電圧Ｖｃｃが１．６Ｖ以下の場合に、Ｌレベルの比較結果信号ＤＥＴＯＵＴ０を出力し、分圧電圧Ｖｄｉｖａ（第１指標値）が基準電圧Ｖｒｅｆ（第２指標値）より大きい場合、即ち、整流回路１２２から出力される電源電圧Ｖｃｃが２．７Ｖより大きい場合に、Ｈレベルの比較結果信号ＤＥＴＯＵＴ０を出力する。
【００４３】
電圧判定回路１３１ｂは、整流回路１２２から供給される電源電圧Ｖｃｃを分圧して分圧電圧Ｖｄｉｖｂ（第１指標値に相当）を出力する分圧回路１３３ｂと、分圧電圧Ｖｄｉｖｂ（第１指標値）と基準電圧Ｖｒｅｆ（第３指標値）を比較するコンパレータ１３２ｂ（第２比較回路に相当）を備えて構成されている。
【００４４】
分圧回路１３３ｂは、抵抗Ｒ１ｂと抵抗Ｒ２ｂの直列接続で構成されている。ここで、後述するフラッシュメモリ１５４は、書き込み処理時に用いる書き込み電圧の下限値が２．７Ｖに設定されている。分圧回路１３３ｂは、電源電圧Ｖｃｃが２．７Ｖのときに１．４Ｖの分圧電圧Ｖｄｉｖｂを出力するように、抵抗Ｒ１ｂと抵抗Ｒ２ｂの抵抗比を適切な値に設定する。より具体的には、例えば、抵抗Ｒ１ｂと抵抗Ｒ２ｂを流れる電流が数μＡになるように設定する。
【００４５】
コンパレータ１３２ｂは、分圧電圧Ｖｄｉｖｂ（第１指標値）が基準電圧Ｖｒｅｆ（第２指標値）以下の場合、即ち、整流回路１２２から出力される電源電圧Ｖｃｃが２．７Ｖ以下の場合に、Ｌレベルの比較結果信号ＤＥＴＯＵＴ１を出力し、分圧電圧Ｖｄｉｖｂ（第１指標値）が基準電圧Ｖｒｅｆ（第２指標値）より大きい場合、即ち、整流回路１２２から出力される電源電圧Ｖｃｃが２．７Ｖより大きい場合に、Ｈレベルの比較結果信号ＤＥＴＯＵＴ１を出力する。
【００４６】
本実施形態では、更に、コンパレータ１３２ｂから出力される比較結果信号ＤＥＴＯＵＴ１の値を、レジスタに記憶する。レジスタへの比較結果の書き込みは、後述するＣＰＵ１５１からの設定に応じて行われるが、本実施形態では、ＣＰＵ１５１からの制御信号に基づいて、リセット解除後、及び、後述するフラッシュメモリ１５４において書き込み処理を実行する直前に行われる。
【００４７】
内部処理回路１５は、クロック分離回路１２１からクロック信号ＣＬＫを、第１レギュレータ１２４から第１定電圧Ｖｄｄを、第２レギュレータ１２３から第２定電圧Ｖｐｐを夫々受け付けるように構成されており、第１レギュレータ１２４から第１定電圧Ｖｄｄの供給を受けて内部処理回路１５内の各構成を制御して所定の機能処理を実行するＣＰＵ１５１（制御回路）と、第２レギュレータ１２３から第２定電圧Ｖｐｐの供給を受けて動作するフラッシュメモリ１５４（機能回路）と、を備えて構成されている。更に、本実施形態の内部処理回路１５は、電圧検出回路１３のコンパレータ１３２ｂから出力される比較結果信号ＤＥＴＯＵＴ１の値を、電圧判定回路１３１ａにおける比較結果として記憶可能なレジスタ回路を備えている。また、内部処理回路１５は、ＣＰＵ１５１によって実行されることにより非接触式ＩＣカード１の各機能を実現するプログラムを格納したＲＯＭ１５２と、ＣＰＵ１５１により一次記憶装置として用いられるＲＡＭ１５３を備えている。
【００４８】
内部処理回路１５は、電圧検出回路１３を構成する電圧判定回路１３１ａのコンパレータ１３２ａから出力される比較結果信号ＤＥＴＯＵＴ０に基づいて、ＣＰＵ１５１の動作状態を設定する。具体的には、比較結果信号ＤＥＴＯＵＴ０がＨレベルの場合は、電源電圧Ｖｃｃが１．６Ｖ以上であり、第１レギュレータ１２４がＣＰＵ１５１に対して十分な電力供給を行える電力供給能力状態に達していると判定する。この場合は、非接触式ＩＣカード１のリセット状態を解除し、ＣＰＵ１５１及び負荷回路１４の動作を開始し、一定期間後に負荷回路１４の動作を停止する。これに対し、比較結果信号ＤＥＴＯＵＴ０がＬレベルの場合は、電源電圧Ｖｃｃが１．６Ｖ以下であり、第１レギュレータ１２４がＣＰＵ１５１に対して十分な電力供給を行える電力供給能力状態に達していないと判定する。この場合は、ＣＰＵ１５１の動作状態を低電力消費状態とし、クロック信号ＣＬＫの周波数を通常より遅くして、ＣＰＵ１５１を動作させる。更に、内部処理回路１５は、ＣＰＵ１５１が低電力消費状態の場合に、所定期間経過後に、再度、電圧判定回路１３１ａの比較結果信号ＤＥＴＯＵＴ０に基づいて第１レギュレータ１２４の状態が電力供給能力状態に達しているか否かを判定し、比較結果信号ＤＥＴＯＵＴ０がＨレベルの場合は、第１レギュレータ１２４がＣＰＵ１５１に対して十分な電力供給を行える電力供給能力状態に達したと判定し、ＣＰＵ１５１の低電力消費状態を解除して、ＣＰＵ１５１を通常の周波数のクロック信号ＣＬＫで動作する。
【００４９】
更に、内部処理回路１５は、フラッシュメモリ１５４において書き込み処理を実行する場合に、電圧検出回路１３を構成する電圧判定回路１３１ｂにおける比較結果をレジスタから取得し、フラッシュメモリ１５４の動作状態を設定する。レジスタに比較結果信号ＤＥＴＯＵＴ１がＨレベルであることを示す情報が書き込まれている場合は、電源電圧Ｖｃｃが２．７Ｖ以上であり、第２レギュレータ１２３が、フラッシュメモリ１５４において書き込み処理を実行するのに十分な電力供給を行える電力供給能力状態に達していると判定する。この場合は、フラッシュメモリ１５４の書き込み処理の実行を許可する。これに対し、レジスタに比較結果信号ＤＥＴＯＵＴ１がＬレベルであることを示す情報が書き込まれている場合は、電源電圧Ｖｃｃが２．７Ｖ以下であり、第２レギュレータ１２３が、フラッシュメモリ１５４において書き込み処理を実行するのに十分な電力供給を行える電力供給能力状態に達していないと判定する。この場合は、フラッシュメモリ１５４を、書き込み処理の実行待機状態に設定し、所定期間経過後に、再度、レジスタから電圧判定回路１３１ｂにおける比較結果を取得して第１レギュレータ１２４の状態が電力供給能力状態に達しているか否かを判定する。第１レギュレータ１２４の状態が電力供給能力状態に達しているか否かの判定回数が所定回数を超えた場合、フラッシュメモリ１５４を、書き込み処理の実行禁止状態に設定する。
【００５０】
〈別実施形態〉
〈１〉上記実施形態では、機能回路として、フラッシュメモリ１５４を想定して説明したが、これに限るものではない。ＥＥＰＲＯＭ１５２（Ｅｌｅｃｔｒｏｎｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ ＰｒｏｇＲＡＭ１５３ｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等の他の不揮発性半導体記憶装置であっても良い。特に、制御回路の動作下限電圧より高い動作下限電圧が設定された電圧を用いる機能回路に有用である。
【００５１】
また、上記実施形態では、機能回路の書き込み処理についてレギュレータの電力供給能力状態を判定する場合について説明したが、消去処理や読み出し処理等の他の動作について判定を行うように構成しても良い。更に、上記実施形態では、レギュレータの電力供給能力状態の判定は、整流回路１２２から供給される電源電圧Ｖｃｃを用いて行ったが、レギュレータの出力や昇圧回路の出力等を用いて行うように構成しても良い。
【００５２】
〈２〉上記実施形態では、電圧検出回路１３を構成する電圧判定回路１３１ａ及び１３１ｂが、抵抗を用いた分圧回路１３３ａ及び１３３ｂを備える場合について説明したが、これに限るものではない。例えば、ダイオード等を用いて整流回路１２２からの電源電圧Ｖｃｃを分圧するように構成しても良い。
【００５３】
〈３〉上記実施形態において、内部処理回路１５のレジスタを、複数の比較結果（比較結果信号ＤＥＴＯＵＴ１）を記憶可能に構成しても良い。
【００５４】
この場合には、例えば、一定期間毎に、電圧検出回路１３を構成する電圧判定回路１３１ｂにおける比較結果をレジスタに記憶するように構成し、フラッシュメモリ１５４において書き込み処理を行う際に、直前の所定期間内に記憶された比較結果が、全て或いは所定の割合以上、比較結果信号ＤＥＴＯＵＴ１がＨレベルであることを示す情報である場合に、第２レギュレータ１２３が、フラッシュメモリ１５４において書き込み処理を実行するのに十分な電力供給を行える電力供給能力状態に達していると判定するように構成しても良い。このように構成すれば、より安定してフラッシュメモリ１５４等の機能回路に対する電力供給が可能になる。
【００５５】
〈４〉上記実施形態では、電圧検出回路１３における比較結果を記憶する手段として、レジスタを想定したが、非接触式ＩＣカード１にＲＡＭ１５３等の他の揮発性メモリが搭載されており、比較結果のための記憶領域を確保できる場合には、既設の揮発性メモリを利用するように構成しても良い。この場合には、製造コストの増大を押さえることができる。
【００５６】
〈５〉上記実施形態では、非接触式ＩＣカード１が負荷回路１４を備える場合について説明したが、これに限るものではない。例えば、リセット解除直後の一定期間におけるＣＰＵ１５１の消費電力と、非接触式ＩＣカード１の動作期間全体でのＣＰＵ１５１の最大消費電力の差が相当程度小さい場合には、負荷回路１４を備えない構成にしても良い。
【図面の簡単な説明】
【００５７】
【図１】本発明に係る非接触式ＩＣカードの概略構成例を示す概略ブロック図
【図２】本発明に係る非接触式ＩＣカードの電圧検出回路の概略構成例を示す概略ブロック図
【図３】従来技術に係る非接触式ＩＣカードの概略構成例を示す概略ブロック図
【図４】従来技術に係る非接触式ＩＣカードの電圧検出回路の概略構成例を示す概略ブロック図
【図５】従来技術に係る非接触式ＩＣカードの概略構成例を示す概略ブロック図
【図６】フラッシュメモリのメモリセルアレイの一構成例を示す概略構成図
【図７】フラッシュメモリを構成するメモリセルのトランジスタ構造を模式的に示す概略模式図
【符号の説明】
【００５８】
１ 本発明に係る非接触式ＩＣカード
２ 外部端末装置
３ 従来技術に係る非接触式ＩＣカード
４ 従来技術に係る非接触式ＩＣカード
１１ アンテナ
１２ 非接触インターフェイス回路
１３ 電圧検出回路
１４ 負荷回路
１５ 内部処理回路
１６ 電圧検出回路
１２１ クロック分離回路
１２２ 整流回路
１２３ レギュレータ（第２レギュレータ）
１２４ レギュレータ（第１レギュレータ）
１２５ 変調回路
１２６ 復調回路
１２７ プロトコル制御回路
１３０ 基準電圧発生回路
１３１ 電圧判定回路
１３１ａ 電圧判定回路
１３１ｂ 電圧判定回路
１３２ コンパレータ
１３２ａ コンパレータ
１３２ｂ コンパレータ
１３３ 分圧回路
１３３ａ 分圧回路
１３３ｂ 分圧回路
１５１ ＣＰＵ（制御回路）
１５２ ＲＯＭ
１５３ ＲＡＭ
１５４ フラッシュメモリ（機能回路）
１６０ 基準電圧発生回路
１６１ 電圧判定回路
１６２ コンパレータ
１６３ 分圧回路
【技術分野】
【０００１】
本発明は、電磁波を受信して電磁誘導を利用して電力供給を受ける非接触ＩＣカードに関し、特に、非接触ＩＣカードの電力供給状態に対する動作安定化技術に関する。
【背景技術】
【０００２】
近年、キャッシュカードやクレジットカード、プリペイドカード等の用途でＩＣカードが広く利用されるようになってきている。ＩＣカードには、リーダライタ装置と物理的に接触してデータ通信を行う接触式ＩＣカードと、リーダライタ装置と無線データ通信を行う非接触式ＩＣカードがある。
【０００３】
ここで、図３は、従来の一般的な非接触式ＩＣカード３の概略構成例を示しており、図４は、非接触式ＩＣカード３を構成する電圧検出回路１６の概略構成例を示している。図３に示すように、非接触式ＩＣカード３は、リーダライタ装置等の外部端末装置２のアンテナ２１から電力供給用に送信される電磁波を受信するアンテナ１１と、アンテナ１１を介して外部端末装置２と通信するインターフェイス回路１２と、整流回路１２２から出力される電源電圧Ｖｃｃに基づいて、レギュレータ１２４がＣＰＵ１５１に対して十分な電力供給を行える電力供給能力状態に達しているか否かを判定する電圧検出回路１６と、非接触式ＩＣカード３の機能を実現する内部処理回路１５と、を備えて構成されている。
【０００４】
インターフェイス回路１２は、アンテナ１１で受信した電磁波により生成された交流電流信号から、非接触式ＩＣカード３の内部で用いられるクロック信号ＣＬＫを抽出するクロック分離回路１２１と、アンテナ１１で受信した電磁波により生成された交流電流信号を整流して電源電圧Ｖｃｃを出力する整流回路１２２と、整流回路１２２が出力する直流電圧を平滑化し定電圧化して第１定電圧Ｖｄｄを生成する第１レギュレータ１２４と、整流回路１２２が出力する直流電圧を平滑化し定電圧化して第２定電圧Ｖｐｐを生成する第２レギュレータ１２３と、所定の送信対象の伝送データを所定の帯域を有する交流電流信号に変調する変調回路１２５と、アンテナ１１で受け付けた交流電流信号を伝送データに復調する復調回路１２６と、変調回路１２５に前記伝送データを出力し、復調回路１２６から前記伝送データを受け付けるプロトコル制御回路１２７と、を備えて構成されている。
【０００５】
より詳細には、第１レギュレータ１２４は、第１定電圧Ｖｄｄを後述する内部処理回路１５のＣＰＵ１５１（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＲＯＭ１５２（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ１５３（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、及び、フラッシュメモリ１５４に対して電力供給するように構成されている。第２レギュレータ１２３は、整流回路１２２から出力される電源電圧Ｖｃｃを平滑化して第２定電圧Ｖｐｐを生成し、後述する内部処理回路１５のフラッシュメモリ１５４に対して電力供給するように構成されている。尚、フラッシュメモリ１５４は、書き込み処理及び消去処理の実行時に、第１レギュレータ１２３からの第１定電圧Ｖｄｄと、第２レギュレータ１２４からの第２定電圧Ｖｐｐを昇圧した高電圧の２つを用いるように構成されている。ここで、一般的なＩＣカードの電源電圧（第１定電圧Ｖｄｄ及び第２定電圧Ｖｐｐ）は５Ｖ、３Ｖ或いは１．８Ｖである。プロトコル制御回路１２７は、近傍型非接触式ＩＣカードのＴｙｐｅＡ、ＴｙｐｅＢ、ＴｙｐｅＣの何れかのプロトコルを用いて構成されている。また、外部端末装置２から伝送信号に重畳して供給されるクロック信号ＣＬＫの周波数は、１３．５６ＭＨｚである。
【０００６】
電圧検出回路１６は、図４に示すように、基準電圧Ｖｒｅｆを生成する基準電圧発生回路１６０と、基準電圧発生回路１６０から出力される基準電圧Ｖｒｅｆを用いて第１レギュレータ１２４の出力電圧Ｖｄｄが、ＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３、及び、フラッシュメモリ１５４の安定動作に必要な動作下限電圧に達しているか否かを判定する電圧判定回路１６１を備えている。
【０００７】
より詳細には、基準電圧発生回路１６０は、基準電圧Ｖｒｅｆ（例えば１．４Ｖ）を生成するように構成されている。電圧判定回路１６１は、整流回路１２２から供給される電源電圧Ｖｃｃを分圧して分圧電圧Ｖｄｉｖを出力する分圧回路１６３と、基準電圧Ｖｒｅｆと分圧電圧Ｖｄｉｖを比較するコンパレータ１６２を備えて構成されている。分圧回路１６３は抵抗Ｒ１と抵抗Ｒ２の直列接続で構成されている。分圧回路１６３は、電源電圧Ｖｃｃが、後述するＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３、フラッシュメモリ１５４に供給される第１定電圧Ｖｄｄについて設定された動作下限電圧と等しくなるときに、基準電圧Ｖｒｅｆと同じ電圧値（例えば、１．４Ｖ）の分圧電圧Ｖｄｉｖを出力するように構成されている。コンパレータ１６２は、分圧電圧Ｖｄｉｖが基準電圧Ｖｒｅｆ以下の場合、Ｌレベルの比較結果信号ＤＥＴＯＵＴを出力し、分圧電圧Ｖｄｉｖが基準電圧Ｖｒｅｆより大きい場合、Ｈレベルの比較結果信号ＤＥＴＯＵＴを出力するように構成されている。
【０００８】
尚、図３に示す非接触式ＩＣカード３では、例えば、基準電圧Ｖｒｅｆが１．４Ｖ、ＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３、及び、フラッシュメモリ１５４に供給される第１定電圧Ｖｄｄについて設定された動作下限電圧が１．６Ｖのときに、分圧回路１６３から出力される分圧電圧Ｖｄｉｖが１．４Ｖとなるように抵抗Ｒ１と抵抗Ｒ２の抵抗比が設定されている。また、抵抗Ｒ１と抵抗Ｒ２の抵抗値が、電源電圧Ｖｃｃの電力供給能力が低下しない値、例えば、抵抗Ｒ１及び抵抗Ｒ２を流れる電流が数μＡ程度となるように抵抗値を設定する。
【０００９】
内部処理回路１５は、クロック分離回路１２１からクロック信号ＣＬＫを、第１レギュレータ１２４から第１定電圧Ｖｄｄを、第２レギュレータ１２３から第２定電圧Ｖｐｐを夫々受け付けるように構成されている。更に、内部処理回路１５は、第１レギュレータ１２４から第１定電圧Ｖｄｄの供給を受けて内部処理回路１５内の各構成を制御して所定の機能処理を実行するＣＰＵ１５１と、第１レギュレータ１２４から第１定電圧Ｖｄｄの供給を受け、第２レギュレータ１２３から第２定電圧Ｖｐｐの供給を受けて動作するフラッシュメモリ１５４とを備えて構成されている。更に、図３に示す内部処理回路１５は、ＣＰＵ１５１によって実行されることにより非接触式ＩＣカード３の各機能を実現するプログラムを格納したＲＯＭ１５２、ＣＰＵ１５１により一次記憶装置として用いられるＲＡＭ１５３を備えている。
【００１０】
より詳細には、例えば、ＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３、及び、フラッシュメモリ１５４に供給される第１定電圧Ｖｄｄについては、通常の動作電圧が１．８Ｖに設定され、動作下限電圧が１．６Ｖに設定されている。また、フラッシュメモリ１５４に供給される第２定電圧Ｖｐｐについては、通常の動作電圧が３Ｖに、動作下限電圧が２．７Ｖに設定されている。尚、第２定電圧Ｖｐｐ（例えば、３Ｖ）は、フラッシュメモリ１５４に対するデータの書き込み処理及び消去処理の実行時に、昇圧回路によって、必要な高電圧（例えば、１２Ｖ）を発生させるためにのみ用いられる。フラッシュメモリ１５４のデータの読み出し処理は、第１定電圧Ｖｄｄを用いて行われる。
【００１１】
ところで、従来の一般的な非接触式ＩＣカード３では、図３に示すように、リーダライタ装置等の外部端末装置２から電磁波により電力供給を受ける構成であるため、外部端末装置２との距離により、外部端末装置２から供給される供給電力が変動する。供給電力の変動の影響により、例えば、第１レギュレータ１２４によって生成される第１定電圧Ｖｄｄの電圧値が、ＣＰＵ１５１等を正常に動作させるのに必要な電圧値より低くなる等すると、ＣＰＵ１５１等が誤動作する可能性がある。このため、図３に示す従来の非接触式ＩＣカード３では、電圧検出回路１６により、外部端末装置２からの電力供給が機能処理の実行に必要な電力を確保可能であるか否かを判定し、当該判定に基づいて、ＣＰＵ１５１の動作可否を設定し、或いは、クロック分離回路１２１で抽出されたクロック信号ＣＬＫより周波数の遅いクロック信号ＣＬＫにより動作させるように設定している。
【００１２】
非接触式ＩＣカードの動作を安定させるための技術としては、例えば、ＣＰＵの最大消費電力と同等または最大消費電力以上の電力を消費する負荷回路を、ＣＰＵに電力を供給するレギュレータの出力側に設け、外部端末装置による電源供給開始時に、ＣＰＵを動作待機状態に、負荷回路を動作状態にし、第１定電圧ＶｄｄがＣＰＵを安定して駆動可能になったとき（リセット解除時）に、負荷回路を停止し、ＣＰＵを動作状態にする非接触式ＩＣカードがある（例えば、特許文献１参照）。
【００１３】
非接触式ＩＣカードの動作を安定させるための他の技術としては、例えば、所定電力を消費する負荷回路を、整流回路１２２の出力側に設け、リセット解除後の一定期間、負荷回路を動作させる非接触式ＩＣカードがある（例えば、特許文献２参照）。
【００１４】
ここで、図５は、特許文献２に記載の非接触式ＩＣカードの概略構成例を示している。図５に示すように、非接触式ＩＣカード４は、外部端末装置２から電力供給用に送信される電磁波を受信するアンテナ１１と、アンテナ１１を介して外部端末装置２と通信するインターフェイス回路１２と、整流回路１２２から出力される電源電圧Ｖｃｃに基づいて、第１レギュレータ１２４が、ＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３、フラッシュメモリ１５４に対して十分な電力供給を行える電力供給能力状態に達しているか否かを判定する電圧検出回路１６と、非接触式ＩＣカード４の機能を実現する内部処理回路１５と、所定電力を消費する負荷回路１４を備えて構成されている。尚、アンテナ１１、インターフェイス回路１２、電圧検出回路１６、及び、内部処理回路１５の構成は図３に示す非接触式ＩＣカード４と同じである。
【００１５】
ここで、非接触式ＩＣカード４では、リセット解除後の一定期間におけるＣＰＵ１５１の消費電力と負荷回路１４の消費電力の和が、ＣＰＵ１５１の最大消費電力と略同等となるように設定されている。このように構成することにより、特許文献２に記載の非接触式ＩＣカード４では、非接触式ＩＣカード４全体で、リセット解除直後の消費電力と、動作期間全体でのＣＰＵ１５１の最大消費電力との差を小さくすることができる。
【００１６】
従来の非接触式ＩＣカードでは、ＣＰＵ１５１のリセット解除直後の消費電力がＣＰＵ１５１の最大消費電力より相当小さい場合、リセット解除直後はレギュレータ１２４が電力供給能力状態に達していても、その後、ＣＰＵ１５１が最大消費電力で動作したときに、レギュレータ１２４の電力供給能力不足が生じる可能性がある。これに対し、特許文献２に記載の非接触式ＩＣカード４では、負荷回路１４を設け、リセット解除後の一定期間動作させるように構成したので、上述したように、非接触式ＩＣカード４全体で、リセット解除直後の消費電力と、動作期間全体でのＣＰＵ１５１の最大消費電力との差を小さくすることができる。即ち、特許文献２に記載の非接触式ＩＣカード４では、リセット解除後に、レギュレータ１２４が、ＣＰＵ１５１が最大消費電力で動作した場合の電力供給能力状態に達しているか否かを判定可能になるので、レギュレータ１２４において電力供給能力不足が生じるのを効果的に防止でき、非接触式ＩＣカード４の動作安定の向上を図ることができる。
【００１７】
【特許文献１】特開平８−３０７５２号公報
【特許文献２】特開２００５−３３９４６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
ところで、非接触式ＩＣカードの多くは、レギュレータから電力供給を受けて動作する回路として、ＣＰＵの他、不揮発性メモリ（不揮発性半導体記憶装置）等の機能回路を備えている。尚、一般的に、フラッシュメモリに対する書き込み処理及び消去処理を実行するために用いられる第２定電圧Ｖｐｐについて設定された動作下限電圧は、ＣＰＵの動作に用いられる第１定電圧Ｖｄｄについて設定された動作下限電圧よりも大きい。このため、ＣＰＵに対して電力供給を行うレギュレータの状態が、ＣＰＵに対して十分な電力供給が行える電力供給能力状態に達している場合であっても、フラッシュメモリに対して電力供給を行うレギュレータの状態が、フラッシュメモリに対して十分な電力供給が行える電力供給能力状態に達していない場合がある。このような場合に書き込み処理が実行されると、正常に書き込み処理を行えない等の不具合を引き起こす可能性があった。
【００１９】
更に、一般的に、フラッシュメモリに対する書き込み処理及び消去処理の実行時間は、ＲＯＭに対する読み出し処理やＲＡＭに対する書き込み処理及び読み出し処理の実行時間よりも長い。上述したように、従来の一般的な非接触式ＩＣカード３では、リーダライタ装置等の外部端末装置２から電磁波により電力供給を受ける構成であるため、外部端末装置２との距離により、外部端末装置２から供給される供給電力が変動する。そうすると、フラッシュメモリに対する書き込み処理及び消去処理では、処理時間が長いため、制御回路よりも長時間、外部端末装置２との距離に起因する供給電力の変動の影響を受ける時間が長くなる。特に、高電圧を生成するための第２定電圧Ｖｐｐについては、動作下限電圧が第１定電圧Ｖｄｄより大きく設定されているため、外部端末装置２との距離の変動の影響を受けやすく、外部端末装置２との距離に起因する誤動作の問題がより顕著になる。しかし、図３に示す従来技術では、電圧検出回路により、第１定電圧Ｖｄｄが動作下限電圧に達しているか否かについて判定することができるが、フラッシュメモリの書き込み処理及び消去処理で用いる第２定電圧Ｖｄｄに対しては、動作下限電圧に達しているか否かについて判定できなかった。
【００２０】
以下、不揮発性メモリの一例としてのフラッシュメモリの構成、及び、書き込み処理について図７及び図６を基に簡単に説明する。
【００２１】
先ず、フラッシュメモリ１５４及びメモリセルの構成について図７及び図６を基に説明する。ここで、図６は、フラッシュメモリ１５４のメモリセルアレイの一構成例を示しており、図７は、フラッシュメモリ１５４のメモリセルのトランジスタ構造を模式的に表している。フラッシュメモリ１５４は、図６に示すように、図７に示すメモリセルＭの複数を行方向及び列方向にマトリクス状に配置したメモリセルアレイを備えて構成されている。図６に示すメモリセルアレイは、同一行のメモリセルＭのゲート端子が同一のワード線ＷＬ１〜ＷＬｍに、同一列のメモリセルＭのドレイン端子がビット線ＢＬ１〜ＢＬｎに、全メモリセルＭのソース端子がソース線ＳＬに接続されている。
【００２２】
メモリセルＭは、図７に示すように、フローティングゲート型電解効果トランジスタであり、１または複数の書き込み状態と消去状態を含む複数の記憶状態を持つように構成された多値メモリセルであり、ソース端子Ｓとドレイン端子Ｄの間のチャネル領域上にフローティングゲートＦＧが形成され、更に、フローティングゲートＦＧ上に層間絶縁膜を介して制御ゲートＣＧが形成されている。フローティングゲートＦＧ内の電子の多寡によって規定されるメモリセルＭの閾値電圧により、記憶状態が規定される。
【００２３】
次に、フラッシュメモリ１５４のメモリセルＭに対する書き込み処理について簡単に説明する。メモリセルＭに対する書き込み処理は、書き込み対象のメモリセルＭのゲート端子ＣＧに接続する選択ワード線に高電圧、例えば、１２Ｖを印加し、書き込み対象のメモリセルＭのドレイン端子に接続する選択ビット線に高電圧、例えば、７Ｖを印加し、ソース線を接地して行う。
【００２４】
上述したように、特許文献１に記載の非接触式ＩＣカード３及び特許文献２に記載の非接触式ＩＣカード４では、例えば、ＣＰＵ１５１の動作下限電圧は１．６Ｖであるのに対し、書き込み処理に必要な電圧は、ＣＰＵ１５１の動作下限電圧以上の高電圧である。
【００２５】
尚、一般的に、非接触式ＩＣカードは、ＣＰＵ１５１（制御回路）の他に、上述したフラッシュメモリ１５４等のＣＰＵ１５１（制御回路）に比べて消費電力が大きい機能回路を備えて構成されている。この場合には、非接触式ＩＣカードは、ＣＰＵ１５１等に対する電力供給を行うレギュレータ１２４とは別に、フラッシュメモリ等の機能回路に対して電力供給を行うレギュレータ１２３を備えている。このため、リセット解除後にＣＰＵ１５１等に対して電力供給を行うレギュレータ１２４の状態が、ＣＰＵ１５１に対して十分な電力供給が行える電力供給能力状態に達している場合であっても、他の機能回路に対して電力供給を行うレギュレータ１２３の状態が、他の機能回路に対して十分な電力供給が行える電力供給能力状態に達していない場合がある。このような場合に、機能回路に対する処理や機能回路の動作が開始されると、機能回路が正常に動作できず、不具合を引き起こす可能性があった。
【００２６】
本発明は上記の問題に鑑みてなされたものであり、その目的は、制御回路に対する電力供給を行うレギュレータとは別のレギュレータから電力供給を受けて動作する機能回路をより確実に安定した状態で動作させることができる非接触式ＩＣカードを提供する点にある。
【課題を解決するための手段】
【００２７】
上記目的を達成するための本発明に係る非接触式ＩＣカードは、電磁波を受信するアンテナと、前記アンテナで受信した電磁波により生成された交流電流を整流する整流回路と、前記整流回路が出力する直流電圧を定電圧化する複数のレギュレータと、前記レギュレータの内、前記直流電圧を所定の第１定電圧に定電圧化する第１レギュレータから電力供給を受けて所定の機能処理を実行する制御回路と、前記レギュレータの内、前記直流電圧を前記第１定電圧とは異なる第２定電圧に定電圧化する第２レギュレータから電力供給を受けて所定の機能を実現する機能回路と、前記整流回路の出力電圧を示す第１指標値と前記制御回路の動作下限電圧を示す第２指標値を比較する第１比較回路と、前記第１指標値と前記機能回路の動作下限電圧を示す第３指標値を比較する第２比較回路と、を備えた電圧検出回路と、を備え、前記第１比較回路の比較結果に基づいて前記制御回路の動作状態を設定し、前記第２比較回路の比較結果に基づいて前記機能回路の動作状態を設定することを第１の特徴とする。
【００２８】
上記特徴の本発明に係る非接触式ＩＣカードは、前記第２比較回路の比較結果を記憶可能なレジスタ回路を備えたことを第２の特徴とする。
【００２９】
上記特徴の本発明に係る非接触式ＩＣカードは、所定の昇圧回路を備えて構成され、前記機能回路が、所定の不揮発性半導体記憶装置であり、前記レジスタ回路が、前記不揮発性半導体記憶装置における所定の書き込み処理の実行開始前に、前記第２比較回路の比較結果を取得して記憶し、前記機能回路の動作状態が、前記書き込み処理の実行禁止状態または実行待機状態の少なくとも何れか１つを含んで構成され、前記不揮発性半導体記憶装置が、前記書き込み処理の実行開始前、前記レジスタ回路における前記第２比較回路の比較結果の記憶後に、前記レジスタ回路に格納された前記第２比較回路の比較結果に基づいて、前記動作状態を設定することを第３の特徴とする。
【発明の効果】
【００３０】
上記特徴の非接触式ＩＣカードによれば、電圧検出回路に２つの比較回路を設け、制御回路に対し電力供給を行う第１レギュレータの状態判定に加え、機能回路に対し電力供給を行う第２レギュレータの状態判定を行うので、特に、制御回路に供給される第１定電圧よりも動作下限電圧が高く設定された第２定電圧の供給を受ける機能回路が、第２レギュレータの状態が機能回路に対して十分な電力供給が行える電力供給能力状態に達する前に、動作を開始するのを制限することが可能になる。即ち、上記特徴の非接触式ＩＣカードによれば、第２レギュレータの状態が電力供給能力状態に達する前に動作することにより、機能回路が誤動作し、不具合を引き起こすのを効果的に防止できる。また、上記特徴の非接触式ＩＣカードによれば、比較的動作頻度の高い制御回路に対して電力供給を行う第１レギュレータの状態判定とは別に、消費電力が高く比較的動作頻度の低い機能回路に対して電力供給を行う第２レギュレータの状態判定を行うことが可能になる。従って、例えば、第２定電圧の供給を受ける機能回路を動作させる必要がないときは、制御回路に第１定電圧を供給する第１レギュレータの状態判定のみを行えば良く、動作下限電圧が比較的低い第１定電圧を供給する第１レギュレータが電力供給状態に達しているが、動作下限電圧が比較的高い第２定電圧を供給する第２レギュレータが電力供給状態に達していない場合でも、制御回路を良好に動作させることが可能になる。
【００３１】
更に、上記第２の特徴の非接触式ＩＣカードによれば、第２レギュレータについての第２比較回路の比較結果を記憶するレジスタを備えたので、制御回路を介さずに、機能回路が第２比較回路の比較結果を得ることが可能になり、制御回路の負荷を低減することが可能になる。
【００３２】
上記第３の特徴の非接触式ＩＣカードによれば、制御回路より高い電流供給能力を必要とするフラッシュメモリ等の不揮発性半導体記憶装置の書き込み処理について、書き込み電圧を供給する第２レギュレータの状態が電力供給能力状態に達しているか否かを判定できる。これにより、一般的に非接触式ＩＣカードに搭載される不揮発性半導体記憶装置の書き込み処理について、供給電力の変動による誤動作等の不具合をより効果的に防止でき、更に、書き込み処理が失敗した場合に実行される回復処理（消去処理や再書き込み処理）の回数を低減することが可能になる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明に係る非接触式ＩＣカードの実施形態を図面に基づいて説明する。
【００３４】
先ず、本発明に係る非接触式ＩＣカードの構成について、図１及び図２を基に説明する。ここで、図１は、本発明に係る非接触式ＩＣカード１の概略構成例を示しており、図２は、本発明に係る非接触式ＩＣカード１を構成する電圧検出回路１３の概略構成例を示している。
【００３５】
非接触式ＩＣカード１は、図１に示すように、リーダライタ装置等の外部端末装置２から電力供給用に送信される電磁波を受信するアンテナ１１と、アンテナ１１を介して外部端末装置２と通信するインターフェイス回路１２と、整流回路１２２から出力される電源電圧Ｖｃｃに基づいて、レギュレータが十分な電力供給を行える電力供給能力状態に達しているか否かを判定する電圧検出回路１３と、所定電力を消費する負荷回路１４と、非接触式ＩＣカード１の機能を実現する内部処理回路１５と、を備えて構成されている。尚、負荷回路１４の構成（消費電力の設定値）は、図５に示す特許文献２に記載の負荷回路１４と同じ構成である。
【００３６】
インターフェイス回路１２は、アンテナ１１で受信した電磁波により生成された交流電流信号から、非接触式ＩＣカード１の内部で用いられるクロック信号ＣＬＫを抽出するクロック分離回路１２１と、アンテナ１１で受信した電磁波により生成された交流電流信号を整流して電源電圧Ｖｃｃを出力する整流回路１２２と、整流回路１２２が出力する直流電圧を平滑化し定電圧化して第１定電圧Ｖｄｄを生成する第１レギュレータ１２４と、整流回路１２２が出力する直流電圧を平滑化し定電圧化して第２定電圧Ｖｐｐを生成する第２レギュレータ１２３と、所定の送信対象の伝送データを所定の帯域を有する交流電流信号に変調する変調回路１２５と、アンテナ１１で受け付けた交流電流信号を伝送データに復調する復調回路１２６と、変調回路１２５に前記伝送データを出力し、復調回路１２６から前記伝送データを受け付けるプロトコル制御回路１２７と、を備えて構成されている。
【００３７】
より詳細には、図３及び図５に示す従来の非接触式ＩＣカードの場合と同様に、第１レギュレータ１２４は、第１定電圧Ｖｄｄを後述する内部処理回路１５のＣＰＵ１５１（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＲＯＭ１５２、ＲＡＭ１５３、及び、フラッシュメモリ１５４に対して電力供給するように構成されている。第２レギュレータ１２３は、整流回路１２２から出力される電源電圧Ｖｃｃを平滑化して第２定電圧Ｖｐｐを生成し、後述する内部処理回路１５のフラッシュメモリ１５４に対して電力供給するように構成されている。第２定電圧Ｖｐｐは、フラッシュメモリ１５４の書き込み処理または消去処理を実行するために必要な高電圧である。昇圧回路（図示せず）は、本実施形態では、フラッシュメモリ１５４内に設けられ、３．０Ｖの電源電圧Ｖｐｐを、例えば、１２．０Ｖに昇圧する。プロトコル制御回路１２７は、近傍型非接触ＩＣカードのＴｙｐｅＡ、ＴｙｐｅＢ、ＴｙｐｅＣの何れかのプロトコルを用いて構成されている。また、外部端末装置２から伝送信号に重畳して供給されるクロック信号ＣＬＫの周波数は、１３．５６ＭＨｚである。
【００３８】
電圧検出回路１３は、図２に示すように、基準電圧Ｖｒｅｆを生成する基準電圧発生回路１３０と、基準電圧Ｖｒｅｆを用いて第１レギュレータ１２４から出力される第１定電圧ＶｄｄがＣＰＵ１５１の安定動作に必要な動作下限電圧に達しているか否かを判定する電圧判定回路１３１ａと、基準電圧Ｖｒｅｆを用いて第２レギュレータ１２３から出力される第２定電圧Ｖｐｐがフラッシュメモリ１５４の安定動作に必要な動作下限電圧に達しているか否かを判定する電圧判定回路１３１ｂと、を備えている。
【００３９】
より詳細には、基準電圧発生回路１３０は、図３及び図５に示す従来の非接触式ＩＣカードの場合と同様に、１．４Ｖの基準電圧Ｖｒｅｆ（第２指標値及び第３指標値に相当）を生成するように構成されている。
【００４０】
電圧判定回路１３１ａは、図３及び図５に示す従来の非接触式ＩＣカードの電圧判定回路１６１と同様に、整流回路１２２から供給される電源電圧Ｖｃｃを分圧して分圧電圧Ｖｄｉｖａ（第１指標値に相当）を出力する分圧回路１３３ａと、分圧電圧Ｖｄｉｖａ（第１指標値）と基準電圧Ｖｒｅｆ（第２指標値）を比較するコンパレータ１３２ａ（第１比較回路に相当）を備えて構成されている。
【００４１】
分圧回路１３３ａは、抵抗Ｒ１ａと抵抗Ｒ２ａの直列接続で構成されている。ここで、後述するＣＰＵ１５１は、動作下限電圧が、例えば、１．６Ｖに設定されている。分圧回路１３３ａは、電源電圧Ｖｃｃが２．７Ｖのときに１．４Ｖの分圧電圧Ｖｄｉｖａを出力するように、抵抗Ｒ１ａと抵抗Ｒ２ａの抵抗比を設定する。更に、抵抗Ｒ１ａと抵抗Ｒ２ａの抵抗値は、分圧回路１３３ａによる電源電圧Ｖｃｃの電力供給能力の低下が、非接触式ＩＣカード１の動作に影響がない程度になるように適切な値に設定する。より具体的には、例えば、抵抗Ｒ１ａと抵抗Ｒ２ａを流れる電流が数μＡになるように設定する。
【００４２】
コンパレータ１３２ａは、分圧電圧Ｖｄｉｖａ（第１指標値）が基準電圧Ｖｒｅｆ（第２指標値）以下の場合、即ち、整流回路１２２から出力される電源電圧Ｖｃｃが１．６Ｖ以下の場合に、Ｌレベルの比較結果信号ＤＥＴＯＵＴ０を出力し、分圧電圧Ｖｄｉｖａ（第１指標値）が基準電圧Ｖｒｅｆ（第２指標値）より大きい場合、即ち、整流回路１２２から出力される電源電圧Ｖｃｃが２．７Ｖより大きい場合に、Ｈレベルの比較結果信号ＤＥＴＯＵＴ０を出力する。
【００４３】
電圧判定回路１３１ｂは、整流回路１２２から供給される電源電圧Ｖｃｃを分圧して分圧電圧Ｖｄｉｖｂ（第１指標値に相当）を出力する分圧回路１３３ｂと、分圧電圧Ｖｄｉｖｂ（第１指標値）と基準電圧Ｖｒｅｆ（第３指標値）を比較するコンパレータ１３２ｂ（第２比較回路に相当）を備えて構成されている。
【００４４】
分圧回路１３３ｂは、抵抗Ｒ１ｂと抵抗Ｒ２ｂの直列接続で構成されている。ここで、後述するフラッシュメモリ１５４は、書き込み処理時に用いる書き込み電圧の下限値が２．７Ｖに設定されている。分圧回路１３３ｂは、電源電圧Ｖｃｃが２．７Ｖのときに１．４Ｖの分圧電圧Ｖｄｉｖｂを出力するように、抵抗Ｒ１ｂと抵抗Ｒ２ｂの抵抗比を適切な値に設定する。より具体的には、例えば、抵抗Ｒ１ｂと抵抗Ｒ２ｂを流れる電流が数μＡになるように設定する。
【００４５】
コンパレータ１３２ｂは、分圧電圧Ｖｄｉｖｂ（第１指標値）が基準電圧Ｖｒｅｆ（第２指標値）以下の場合、即ち、整流回路１２２から出力される電源電圧Ｖｃｃが２．７Ｖ以下の場合に、Ｌレベルの比較結果信号ＤＥＴＯＵＴ１を出力し、分圧電圧Ｖｄｉｖｂ（第１指標値）が基準電圧Ｖｒｅｆ（第２指標値）より大きい場合、即ち、整流回路１２２から出力される電源電圧Ｖｃｃが２．７Ｖより大きい場合に、Ｈレベルの比較結果信号ＤＥＴＯＵＴ１を出力する。
【００４６】
本実施形態では、更に、コンパレータ１３２ｂから出力される比較結果信号ＤＥＴＯＵＴ１の値を、レジスタに記憶する。レジスタへの比較結果の書き込みは、後述するＣＰＵ１５１からの設定に応じて行われるが、本実施形態では、ＣＰＵ１５１からの制御信号に基づいて、リセット解除後、及び、後述するフラッシュメモリ１５４において書き込み処理を実行する直前に行われる。
【００４７】
内部処理回路１５は、クロック分離回路１２１からクロック信号ＣＬＫを、第１レギュレータ１２４から第１定電圧Ｖｄｄを、第２レギュレータ１２３から第２定電圧Ｖｐｐを夫々受け付けるように構成されており、第１レギュレータ１２４から第１定電圧Ｖｄｄの供給を受けて内部処理回路１５内の各構成を制御して所定の機能処理を実行するＣＰＵ１５１（制御回路）と、第２レギュレータ１２３から第２定電圧Ｖｐｐの供給を受けて動作するフラッシュメモリ１５４（機能回路）と、を備えて構成されている。更に、本実施形態の内部処理回路１５は、電圧検出回路１３のコンパレータ１３２ｂから出力される比較結果信号ＤＥＴＯＵＴ１の値を、電圧判定回路１３１ａにおける比較結果として記憶可能なレジスタ回路を備えている。また、内部処理回路１５は、ＣＰＵ１５１によって実行されることにより非接触式ＩＣカード１の各機能を実現するプログラムを格納したＲＯＭ１５２と、ＣＰＵ１５１により一次記憶装置として用いられるＲＡＭ１５３を備えている。
【００４８】
内部処理回路１５は、電圧検出回路１３を構成する電圧判定回路１３１ａのコンパレータ１３２ａから出力される比較結果信号ＤＥＴＯＵＴ０に基づいて、ＣＰＵ１５１の動作状態を設定する。具体的には、比較結果信号ＤＥＴＯＵＴ０がＨレベルの場合は、電源電圧Ｖｃｃが１．６Ｖ以上であり、第１レギュレータ１２４がＣＰＵ１５１に対して十分な電力供給を行える電力供給能力状態に達していると判定する。この場合は、非接触式ＩＣカード１のリセット状態を解除し、ＣＰＵ１５１及び負荷回路１４の動作を開始し、一定期間後に負荷回路１４の動作を停止する。これに対し、比較結果信号ＤＥＴＯＵＴ０がＬレベルの場合は、電源電圧Ｖｃｃが１．６Ｖ以下であり、第１レギュレータ１２４がＣＰＵ１５１に対して十分な電力供給を行える電力供給能力状態に達していないと判定する。この場合は、ＣＰＵ１５１の動作状態を低電力消費状態とし、クロック信号ＣＬＫの周波数を通常より遅くして、ＣＰＵ１５１を動作させる。更に、内部処理回路１５は、ＣＰＵ１５１が低電力消費状態の場合に、所定期間経過後に、再度、電圧判定回路１３１ａの比較結果信号ＤＥＴＯＵＴ０に基づいて第１レギュレータ１２４の状態が電力供給能力状態に達しているか否かを判定し、比較結果信号ＤＥＴＯＵＴ０がＨレベルの場合は、第１レギュレータ１２４がＣＰＵ１５１に対して十分な電力供給を行える電力供給能力状態に達したと判定し、ＣＰＵ１５１の低電力消費状態を解除して、ＣＰＵ１５１を通常の周波数のクロック信号ＣＬＫで動作する。
【００４９】
更に、内部処理回路１５は、フラッシュメモリ１５４において書き込み処理を実行する場合に、電圧検出回路１３を構成する電圧判定回路１３１ｂにおける比較結果をレジスタから取得し、フラッシュメモリ１５４の動作状態を設定する。レジスタに比較結果信号ＤＥＴＯＵＴ１がＨレベルであることを示す情報が書き込まれている場合は、電源電圧Ｖｃｃが２．７Ｖ以上であり、第２レギュレータ１２３が、フラッシュメモリ１５４において書き込み処理を実行するのに十分な電力供給を行える電力供給能力状態に達していると判定する。この場合は、フラッシュメモリ１５４の書き込み処理の実行を許可する。これに対し、レジスタに比較結果信号ＤＥＴＯＵＴ１がＬレベルであることを示す情報が書き込まれている場合は、電源電圧Ｖｃｃが２．７Ｖ以下であり、第２レギュレータ１２３が、フラッシュメモリ１５４において書き込み処理を実行するのに十分な電力供給を行える電力供給能力状態に達していないと判定する。この場合は、フラッシュメモリ１５４を、書き込み処理の実行待機状態に設定し、所定期間経過後に、再度、レジスタから電圧判定回路１３１ｂにおける比較結果を取得して第１レギュレータ１２４の状態が電力供給能力状態に達しているか否かを判定する。第１レギュレータ１２４の状態が電力供給能力状態に達しているか否かの判定回数が所定回数を超えた場合、フラッシュメモリ１５４を、書き込み処理の実行禁止状態に設定する。
【００５０】
〈別実施形態〉
〈１〉上記実施形態では、機能回路として、フラッシュメモリ１５４を想定して説明したが、これに限るものではない。ＥＥＰＲＯＭ１５２（Ｅｌｅｃｔｒｏｎｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ ＰｒｏｇＲＡＭ１５３ｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等の他の不揮発性半導体記憶装置であっても良い。特に、制御回路の動作下限電圧より高い動作下限電圧が設定された電圧を用いる機能回路に有用である。
【００５１】
また、上記実施形態では、機能回路の書き込み処理についてレギュレータの電力供給能力状態を判定する場合について説明したが、消去処理や読み出し処理等の他の動作について判定を行うように構成しても良い。更に、上記実施形態では、レギュレータの電力供給能力状態の判定は、整流回路１２２から供給される電源電圧Ｖｃｃを用いて行ったが、レギュレータの出力や昇圧回路の出力等を用いて行うように構成しても良い。
【００５２】
〈２〉上記実施形態では、電圧検出回路１３を構成する電圧判定回路１３１ａ及び１３１ｂが、抵抗を用いた分圧回路１３３ａ及び１３３ｂを備える場合について説明したが、これに限るものではない。例えば、ダイオード等を用いて整流回路１２２からの電源電圧Ｖｃｃを分圧するように構成しても良い。
【００５３】
〈３〉上記実施形態において、内部処理回路１５のレジスタを、複数の比較結果（比較結果信号ＤＥＴＯＵＴ１）を記憶可能に構成しても良い。
【００５４】
この場合には、例えば、一定期間毎に、電圧検出回路１３を構成する電圧判定回路１３１ｂにおける比較結果をレジスタに記憶するように構成し、フラッシュメモリ１５４において書き込み処理を行う際に、直前の所定期間内に記憶された比較結果が、全て或いは所定の割合以上、比較結果信号ＤＥＴＯＵＴ１がＨレベルであることを示す情報である場合に、第２レギュレータ１２３が、フラッシュメモリ１５４において書き込み処理を実行するのに十分な電力供給を行える電力供給能力状態に達していると判定するように構成しても良い。このように構成すれば、より安定してフラッシュメモリ１５４等の機能回路に対する電力供給が可能になる。
【００５５】
〈４〉上記実施形態では、電圧検出回路１３における比較結果を記憶する手段として、レジスタを想定したが、非接触式ＩＣカード１にＲＡＭ１５３等の他の揮発性メモリが搭載されており、比較結果のための記憶領域を確保できる場合には、既設の揮発性メモリを利用するように構成しても良い。この場合には、製造コストの増大を押さえることができる。
【００５６】
〈５〉上記実施形態では、非接触式ＩＣカード１が負荷回路１４を備える場合について説明したが、これに限るものではない。例えば、リセット解除直後の一定期間におけるＣＰＵ１５１の消費電力と、非接触式ＩＣカード１の動作期間全体でのＣＰＵ１５１の最大消費電力の差が相当程度小さい場合には、負荷回路１４を備えない構成にしても良い。
【図面の簡単な説明】
【００５７】
【図１】本発明に係る非接触式ＩＣカードの概略構成例を示す概略ブロック図
【図２】本発明に係る非接触式ＩＣカードの電圧検出回路の概略構成例を示す概略ブロック図
【図３】従来技術に係る非接触式ＩＣカードの概略構成例を示す概略ブロック図
【図４】従来技術に係る非接触式ＩＣカードの電圧検出回路の概略構成例を示す概略ブロック図
【図５】従来技術に係る非接触式ＩＣカードの概略構成例を示す概略ブロック図
【図６】フラッシュメモリのメモリセルアレイの一構成例を示す概略構成図
【図７】フラッシュメモリを構成するメモリセルのトランジスタ構造を模式的に示す概略模式図
【符号の説明】
【００５８】
１ 本発明に係る非接触式ＩＣカード
２ 外部端末装置
３ 従来技術に係る非接触式ＩＣカード
４ 従来技術に係る非接触式ＩＣカード
１１ アンテナ
１２ 非接触インターフェイス回路
１３ 電圧検出回路
１４ 負荷回路
１５ 内部処理回路
１６ 電圧検出回路
１２１ クロック分離回路
１２２ 整流回路
１２３ レギュレータ（第２レギュレータ）
１２４ レギュレータ（第１レギュレータ）
１２５ 変調回路
１２６ 復調回路
１２７ プロトコル制御回路
１３０ 基準電圧発生回路
１３１ 電圧判定回路
１３１ａ 電圧判定回路
１３１ｂ 電圧判定回路
１３２ コンパレータ
１３２ａ コンパレータ
１３２ｂ コンパレータ
１３３ 分圧回路
１３３ａ 分圧回路
１３３ｂ 分圧回路
１５１ ＣＰＵ（制御回路）
１５２ ＲＯＭ
１５３ ＲＡＭ
１５４ フラッシュメモリ（機能回路）
１６０ 基準電圧発生回路
１６１ 電圧判定回路
１６２ コンパレータ
１６３ 分圧回路
【特許請求の範囲】
【請求項１】
電磁波を受信するアンテナと、
前記アンテナで受信した電磁波により生成された交流電流を整流する整流回路と、
前記整流回路が出力する直流電圧を定電圧化する複数のレギュレータと、
前記レギュレータの内、前記直流電圧を所定の第１定電圧に定電圧化する第１レギュレータから電力供給を受けて所定の機能処理を実行する制御回路と、
前記レギュレータの内、前記直流電圧を前記第１定電圧とは異なる第２定電圧に定電圧化する第２レギュレータから電力供給を受けて所定の機能を実現する機能回路と、
前記整流回路の出力電圧を示す第１指標値と前記制御回路の動作下限電圧を示す第２指標値を比較する第１比較回路と、前記第１指標値と前記機能回路の動作下限電圧を示す第３指標値を比較する第２比較回路と、を備えた電圧検出回路と、を備え、
前記第１比較回路の比較結果に基づいて前記制御回路の動作状態を設定し、前記第２比較回路の比較結果に基づいて前記機能回路の動作状態を設定することを特徴とする非接触式ＩＣカード。
【請求項２】
前記第２比較回路の比較結果を記憶可能なレジスタ回路を備えたことを特徴とする請求項１に記載の非接触式ＩＣカード。
【請求項３】
所定の昇圧回路を備えて構成され、
前記機能回路が、所定の不揮発性半導体記憶装置であり、
前記レジスタ回路が、前記不揮発性半導体記憶装置における所定の書き込み処理の実行開始前に、前記第２比較回路の比較結果を取得して記憶し、
前記機能回路の動作状態が、前記書き込み処理の実行禁止状態または実行待機状態の少なくとも何れか１つを含んで構成され、
前記不揮発性半導体記憶装置が、前記書き込み処理の実行開始前、前記レジスタ回路における前記第２比較回路の比較結果の記憶後に、前記レジスタ回路に格納された前記第２比較回路の比較結果に基づいて、前記動作状態を設定することを特徴とする請求項２に記載の非接触式ＩＣカード。
【請求項１】
電磁波を受信するアンテナと、
前記アンテナで受信した電磁波により生成された交流電流を整流する整流回路と、
前記整流回路が出力する直流電圧を定電圧化する複数のレギュレータと、
前記レギュレータの内、前記直流電圧を所定の第１定電圧に定電圧化する第１レギュレータから電力供給を受けて所定の機能処理を実行する制御回路と、
前記レギュレータの内、前記直流電圧を前記第１定電圧とは異なる第２定電圧に定電圧化する第２レギュレータから電力供給を受けて所定の機能を実現する機能回路と、
前記整流回路の出力電圧を示す第１指標値と前記制御回路の動作下限電圧を示す第２指標値を比較する第１比較回路と、前記第１指標値と前記機能回路の動作下限電圧を示す第３指標値を比較する第２比較回路と、を備えた電圧検出回路と、を備え、
前記第１比較回路の比較結果に基づいて前記制御回路の動作状態を設定し、前記第２比較回路の比較結果に基づいて前記機能回路の動作状態を設定することを特徴とする非接触式ＩＣカード。
【請求項２】
前記第２比較回路の比較結果を記憶可能なレジスタ回路を備えたことを特徴とする請求項１に記載の非接触式ＩＣカード。
【請求項３】
所定の昇圧回路を備えて構成され、
前記機能回路が、所定の不揮発性半導体記憶装置であり、
前記レジスタ回路が、前記不揮発性半導体記憶装置における所定の書き込み処理の実行開始前に、前記第２比較回路の比較結果を取得して記憶し、
前記機能回路の動作状態が、前記書き込み処理の実行禁止状態または実行待機状態の少なくとも何れか１つを含んで構成され、
前記不揮発性半導体記憶装置が、前記書き込み処理の実行開始前、前記レジスタ回路における前記第２比較回路の比較結果の記憶後に、前記レジスタ回路に格納された前記第２比較回路の比較結果に基づいて、前記動作状態を設定することを特徴とする請求項２に記載の非接触式ＩＣカード。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００９−１８１４３３（Ｐ２００９−１８１４３３Ａ）
【公開日】平成２１年８月１３日（２００９．８．１３）
【国際特許分類】
【出願番号】特願２００８−２１０９５（Ｐ２００８−２１０９５）
【出願日】平成２０年１月３１日（２００８．１．３１）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２１年８月１３日（２００９．８．１３）
【国際特許分類】
【出願日】平成２０年１月３１日（２００８．１．３１）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]