DC−DC変換器
【課題】回路規模を削減できるDC−DC変換器を提供する。
【解決手段】一端が入力端子に接続する第1スイッチと、一端が第1スイッチの他端に接続し他端が接地された第2スイッチと、一端が第1スイッチに接続し他端が出力端子に接続したインダクタと、一端がインダクタの他端に接続し他端が接地された平滑手段と、一端が平滑手段の一端に接続した第1インピーダンス素子と、一端が第1インピーダンス素子に接続し他端が第1インピーダンス素子の他端に接続した第1抵抗素子と、反転入力端子が第1インピーダンス素子の他端に接続し非反転入力端子に参照電圧が印加されるオペアンプと、一端が第1抵抗素子の他端に接続し他端がオペアンプの制御出力端子に接続した第2インピーダンス素子を有し、オペアンプの制御出力端子から出力される制御信号に応じて第1、第2スイッチを制御する制御手段を備えることを特徴とするDC−DC変換器を提供する。
【解決手段】一端が入力端子に接続する第1スイッチと、一端が第1スイッチの他端に接続し他端が接地された第2スイッチと、一端が第1スイッチに接続し他端が出力端子に接続したインダクタと、一端がインダクタの他端に接続し他端が接地された平滑手段と、一端が平滑手段の一端に接続した第1インピーダンス素子と、一端が第1インピーダンス素子に接続し他端が第1インピーダンス素子の他端に接続した第1抵抗素子と、反転入力端子が第1インピーダンス素子の他端に接続し非反転入力端子に参照電圧が印加されるオペアンプと、一端が第1抵抗素子の他端に接続し他端がオペアンプの制御出力端子に接続した第2インピーダンス素子を有し、オペアンプの制御出力端子から出力される制御信号に応じて第1、第2スイッチを制御する制御手段を備えることを特徴とするDC−DC変換器を提供する。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、DC−DC変換器、特にスライディングモード方式のDC−DC変換器に関する。
【背景技術】
【0002】
非特許文献1に示すようにスライディングモード方式のDC−DC変換器が知られている。スライディングモード方式のDC−DC変換器では、出力電圧vc及び平滑容量に流れる電流icをモニタすることで、外部クロックを用いずに、DC−DC変換器のスイッチを制御する方式である。これにより、外部クロックにかかわらず、DC−DC変換器に接続される負荷の変動に対して即座に応答でき、負荷に流れる電流の変動に対し、高速に応答可能であるという特徴を有する。
【先行技術文献】
【非特許文献】
【0003】
【非特許文献1】S. C. Tan, et. al., “On the practical design of a sliding mode voltage controlled buck converter”, IEEE Transactions on Power Electronics, Volume 20, pp. 425-437, 2005.
【発明の概要】
【発明が解決しようとする課題】
【0004】
上述した比特許文献1に示すDC−DC変換器では、出力電圧vcと平滑容量に流れる電流icとを別々にモニタしなければならず、回路規模が大きくなるという問題があった。
【0005】
本発明は、この問題を解決するためになされたものであり、回路規模を削減できるスライディングモード方式のDC−DC変換器を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明の一観点によると、入力電圧をより低い出力電圧に降圧するDC−DC変換器であって、前記入力電圧が入力される入力端子と、前記出力電圧が出力される出力端子と、一端が前記入力端子に接続し、オン/オフを切り替える第1スイッチと、一端が前記第1スイッチの他端に接続し、他端が接地端子に接続し、オン/オフを切り替える第2スイッチと、一端が前記第1スイッチに接続し、他端が前記出力端子に接続したインダクタと、一端が前記インダクタの他端に接続し、他端が前記接地端子に接続した平滑手段と、一端が前記平滑手段の一端に接続した第1インピーダンス素子と、一端が前記第1インピーダンス素子に接続し、他端が前記第1インピーダンス素子の他端に接続した第1抵抗素子と、反転入力端子が前記第1インピーダンス素子の他端に接続し、非反転入力端子に参照電圧が印加されるオペアンプと、一端が前記第1抵抗素子の他端に接続し、他端が前記オペアンプの制御出力端子に接続した第2インピーダンス素子と、を有し、前記オペアンプの制御出力端子から出力される制御信号に応じて前記第1及び第2スイッチを制御する制御手段と、を備えることを特徴とするDC−DC変換器を提供する。
【発明の効果】
【0007】
本発明によれば、回路規模を削減できるスライディングモード方式のDC−DC変換器を提供することができる。
【図面の簡単な説明】
【0008】
【図1】第1実施形態に係るDC−DC変換器を示す図。
【図2】第1実施形態に係るSF生成回路103を示す図。
【図3】第1実施形態に係るSF生成回路103の一例を示す図。
【図4】第1実施形態に係る誤差電圧Veを示す図。
【図5】第1実施形態に係るキャパシタC0に流れる電流ciを示す図。
【図6】第1実施形態に係るDC−DC変換器の応答特性を示す図。
【図7】第2実施形態に係るDC−DC変換器を示す図。
【図8】第2実施形態に係るSF生成回路203を示す図。
【図9】第2実施形態に係るSF生成回路203の伝達関数のゲイン特性を示す図。
【図10】第3実施形態に係るDC−DC変換器を示す図。
【図11】第3実施形態に係るSF生成回路303を示す図。
【図12】第3実施形態に係るSF生成回路303の伝達関数のゲイン特性を示す図。
【発明を実施するための形態】
【0009】
以下、図面を参照し本発明の実施の形態を説明する。なお、以下の実施例中では、同一の番号を付した部分については同様の動作を行うものとし、重ねての説明を省略する。
【0010】
(第1実施形態)
本発明の第1実施形態に係るDC−DC変換器を説明する。図1は、本実施形態に係るDC−DC変換器を示す図である。
【0011】
DC−DC変換器は、電圧源100から入力される入力電圧viをより低い出力電圧vcに降圧し、負荷101に供給する。DC−DC変換器は、入力電圧Viが入力される入力端子Vinと、出力電圧vcが出力される出力端子Voutを有している。DC−DC変換器は、一端が入力端子Vinに接続し、オン/オフを切り替える第1スイッチSWHと、一端が第1スイッチの他端に接続し、他端が接地端子に接続し、オン/オフを切り替える第2スイッチSWLとを有している。DC−DC変換器は、一端が第1スイッチSWHに接続し、他端が出力端子Voutに接続したインダクタLと、一端がインダクタLに接続し他端が接地端子に接続した平滑手段を有している。図1の例では、平滑手段がキャパシタC0の場合を示している。
【0012】
DC−DC変換器は、第1、第2スイッチSWH,SWLを制御する制御手段102を有している。制御手段102には、Switching Function生成回路(SF生成回路)103と、スイッチ制御回路104とが含まれる。
【0013】
図2を用いて、SF生成回路103の詳細を説明する。SF生成回路103は、一端がキャパシタC0に接続した第1インピーダンス素子105と、一端が第1インピーダンス素子105の一端に接続し他端が前記第1インピーダンス素子105の他端に接続した抵抗素子R1を有している。即ち、第1インピーダンス素子105と抵抗素子R1とが並列に接続されている。
【0014】
SF生成回路103は、反転入力端子が第1インピーダンス素子105に接続し、非反転入力端子に参照電圧Vrefが印加され、制御出力端子(第3端子)から制御信号を出力するオペアンプ106を有している。またSF生成回路103は、一端が抵抗素子R1の他端に接続し他端がオペアンプ106の制御出力端子に接続した第2インピーダンス素子107と、を有している。なお、SF生成回路103が生成する制御信号についての詳細は後述する。
【0015】
図3にSF生成回路103の一例を示す。図3に示す例では、SF生成回路103の第1インピーダンス素子105を第1キャパシタC1とし、第2インピーダンス素子106を第2抵抗素子R2としている。以下、本実施形態のDC−DC変換器の説明を行う場合、SF生成回路103は図3に示す回路であるものとして説明する。 図1に戻る。スイッチ制御回路104は、図示しないが比較器を有しており、制御信号の極性を判定する。スイッチ制御回路104は制御信号の極性に応じて第1,2スイッチSWH,SWLを制御する。
【0016】
続いて、本実施形態に係るDC−DC変換器の動作原理について説明する。
【0017】
第1スイッチSWHと第2スイッチSWLは相補的に動作する。即ち、第1スイッチSWHがオンのとき第2スイッチSWLはオフとなり、第1スイッチSWHがオフのとき第2スイッチSWLはオンとなる。
【0018】
これにより、第1スイッチSWHがオン、第2スイッチSWLがオフのときに、インダクタLの一端に印加される電圧は、入力電圧viとなる。一方、第1スイッチSWHがオフ、第2スイッチSWLがオンのときに、インダクタLの一端に印加される電圧は、接地電圧0となる。このように、インダクタLの一端には矩形波状の電圧が印加される。
【0019】
インダクタLの一端に印加される矩形波状の電圧の平均値、即ちDC電圧は、第1、第2スイッチSWH,SWLをオン/オフする差異のデューティ比に依存し、入力電圧viより常に低い電圧となる。従って、DC−DC変換器は、第1、第2スイッチを相補的にオン/オフすることで、入力電圧viの降圧を実現する。
【0020】
インダクタLの一端に印加される矩形波状の電圧は、インダクタL及びキャパシタC0で構成されるローパスフィルタを通過することで、DC成分のみが取り出され、出力電圧vcに変換される。
【0021】
次に第1、第2スイッチSWH,SWLの制御について説明する。
【0022】
図2に示すSF生成回路103は出力電圧vc、キャパシタC0に流れる電流ic及び参照電圧Vrefを元に以下のようなSwitching Function SFを生成する。
【数1】
【0023】
ここで、参照電圧Vrefは、出力電圧vcの目標電圧をあらわす。SF生成回路103はSFを制御信号としてスイッチ制御回路104に渡す。
【0024】
具体的に、図3のSF生成回路103が制御信号を生成する原理について説明する。第1キャパシタC1の他端はオペアンプ106の働きにより参照電圧Vrefに保たれており、ACグラウンドである。従って、キャパシタC0と第1キャパシタC1は並列接続と見なすことができる。キャパシタC0と第1キャパシタC1の両端には出力電圧vcが印加される。ここでキャパシタC0の容量値をC0、第1キャパシタの容量値をC1とし、C1=C0/N(Nは1以上の整数)とすると、第1キャパシタC1を流れる電流i1はic/Nとなる。
【0025】
一方、第1抵抗素子R1の両端にはvc−Vrefの電圧が印加される。そのため、第1抵抗素子R1の抵抗値をR1とすると、R1=N/αとすると、第1抵抗素子R1を流れる電流i3はα(vc−Vref)/Nとなる。
【0026】
これらの電流i1、i3の和が第2抵抗素子R2に流れ込むため、オペアンプ106の制御出力端子から出力される制御信号は、
【数2】
【0027】
となる。図3に示すSF生成回路103は、(式1)で示したSFに比例した制御信号を、制御出力端子を介してスイッチ制御回路104に渡す。
【0028】
スイッチ制御回路104は、図示しない比較器を用いてSFの極性を判定する。スイッチ制御回路104は、制御信号SFが負(SF<0)のとき、第1スイッチSWHをオン、第2スイッチSWLをオフとする。スイッチ制御回路104は、制御信号SFが正(SF>0)のとき、第1スイッチSWHをオフ、第2スイッチSWLをオンとする。
【0029】
図4乃至図6を用いて、負荷101に流れる電流iloadに対する本実施形態に係るDC−DC変換器の動作を説明する。図4は、負荷101に流れる電流iloadの変動した場合の誤差電圧Ve=vc−Vrefを示す図である。図4では、負荷101に流れる電流iloadがt=0においてステップ状に1.2A増加した場合の誤差電圧Veの時間変化を示している。図5は、負荷101に流れる電流iloadの変動した場合の電流icを示す図である。図5では、負荷101に流れる電流iloadがt=0においてステップ状に1.2A増加した場合の電流icの時間変化を示している。
【0030】
図5に示すように、t=0において負荷101に流れる電流iloadが変動すると、変動分の電流がキャパシタC0から供給されるため電流icは負荷101の変動分だけ減少する。すなわちicはt=0で−1.2Aとなる。このとき、キャパシタC0は放電状態であるから誤差電圧Veは図4に示す通り徐々に低下する。図4,5に示す通り、負荷101に流れる電流iloadが変動すると、誤差電圧Veも電流icも負の値となっているため、(式1)、(式2)から求められるSF、制御信号はどちらの場合も負の値となる。従って、スイッチ制御回路104は、第1スイッチSWHをオン、第2スイッチSWLをオフとする。
【0031】
第1スイッチSWHがオンであるため、インダクタLに流れる電流は徐々に増加し、これにより電流icも増加する。ic=0(図5のt≒5)の点でキャパシタC0は、放電状態から充電状態に移る。
【0032】
ic=0を過ぎ、(式1)、(式2)から求められるSF又は制御信号が正の値となった時点(図5のt≒7.5)で、スイッチ制御回路104は、第1スイッチSWHをオフ、第2スイッチSWLをオンとする。これにより電流icは減少に転じる。
【0033】
キャパシタC0で放電された電荷と充電された電荷が等しければ、誤差電圧VeはVe=0となり出力電圧vcは定常電圧Vrefに復帰し、vc=Vrefとなる。
【0034】
図6に、本実施形態に係るDC−DC変換器の応答特性を示す。図6の横軸は誤差電圧Ve=vc−Vref、縦軸はキャパシタC0に流れる電流ciを示す。図4,5のt=0の点が、図6の(0,−1.2)の座標に相当する。
【0035】
第1スイッチSWH、第2スイッチSWLの切り換え条件であるSF=0を図示すると、原点を通り傾き-αの直線となる。(vc−Vref,ic)の軌跡が直線を横切るたびにスイッチングに変化が起こるから、αの値を調整することで第1、2スイッチSWH,SWLの切り換えタイミングを変えることができる。典型的にはαは想定される負荷電流変動に対して1回のスイッチング変化で軌跡が原点に戻るように調整する。αを決定するために必要なパラメータは負荷101の電流変動量Δiload、インダクタLのインダクタンス値L、キャパシタC0の容量値C0である。
【0036】
以上のように本実施形態に係るDC−DC変換器によれば、図2に示すSF生成回路103を用いることで、電流ic及び出力電圧vcとの重み付け和SFを1つの回路で生成することができるため、DC−DC変換器の回路規模を削減することができる。また、SF生成回路103は、オペアンプ106を1つしか有していないため、電流ic、出力電圧vcを別々にモニタする場合に比べて消費電力を削減することができる。
【0037】
(第2実施形態)
図7を用いて本発明の第2実施形態に係るDC−DC変換器を説明する。図7に示すDC−DC変換器は制御部202のSF回路203及び平滑手段208の構成を除き図1に示すDC−DC変換器と同じ構成である。
【0038】
図8に平滑手段208及びSF回路203の詳細を示す。平滑手段208は、キャパシタC0に加え直列寄生抵抗Resr(ESR:Equivalent Series Resistance)を考慮した回路である。このように、実際の回路では、キャパシタC0を設けると、直列寄生抵抗Resrが発生する。
【0039】
SF回路203は、第1インピーダンス回路205を除き図2又は図3に示すSF回路103と同じ構成である。図8では、図3に示すSF回路103と同じ構成であるとして説明する。第1インピーダンス回路は、第1キャパシタC1に加え、第1キャパシタC1と直列に接続する第3抵抗素子R3を有している。つまり、第3抵抗素子R3の一端は第1キャパシタC1の他端に接続し、他端はオペアンプ106の反転入力端子に接続している。第3抵抗素子R3の抵抗値R3を、R3=N*Resr(Resrは、直列寄生抵抗Resrの抵抗値)とする。これにより、第1キャパシタC1と第3抵抗R3からなるインピーダンスがキャパシタC0と直列寄生抵抗Resrからなるインピーダンスに対しN倍となるから、i1=ic/Nなる電流が正確に生成される。
【0040】
SF生成回路203の伝達関数を求めると、
【数3】
【0041】
となる。図9に、(式3)に示す伝達関数のゲイン特性を示す。横軸は周波数f、縦軸はゲインを示す。ゲイン特性は、f<fz2ではフラット、fz2<f<fp2では微分特性、fp2<fでは再びフラットとなる。
【0042】
(式3)より、fz2、fp2を求めると、
【数4】
【数5】
【0043】
となる。
【0044】
以上のように、本実施形態に係るDC−DC変換器によれば、第1実施形態と同様の効果が得られるとともに、第1インピーダンス素子205に第3抵抗素子R3を追加することで、平滑手段208に直列寄生抵抗Resrが発生しても、平滑手段208に流れる電流icを精度良く検出することができる。
【0045】
(第3実施形態)
図10を用いて本発明の第3実施形態に係るDC−DC変換器を説明する。図10に示すDC−DC変換器は制御部302のSF回路303の構成を除き図7に示すDC−DC変換器と同じ構成である。
【0046】
図11にSF回路303の詳細を示す。SF回路303は、第2インピーダンス回路307を除き図8に示すSF回路203と同じ構成である。第2インピーダンス回路307は、第2抵抗素子R2に加え、第2抵抗素子R2と直列に接続する第2キャパシタC2を有している。つまり、第2キャパシタC2の一端は第2抵抗素子R2の他端に接続し、他端はオペアンプ106の制御出力端子に接続している。
【0047】
SF生成回路303の伝達関数を求めると、
【数6】
【0048】
となる。図12に、(式6)に示す伝達関数のゲイン特性を示す。横軸は周波数f、縦軸はゲインを示す。図9に示す(式3)に示す伝達関数のゲイン特性に比べ、f<fz1となる領域でのゲインが増加している。(式6)よりfz1,fz2,fp2を求めると、
【数7】
【数8】
【数9】
【0049】
となる。fz2,fp2は、第2実施形態で述べた(式4)、(式5)と等しい。即ち、f>fz1となる領域では図8のSF生成回路203と図11のSF生成回路303は同じ特性を示す。一般にDC−DC変換器における負荷電流変動に対する応答は高い周波数領域での特性に影響される。したがって、fz1が十分小さい周波数であれば第2キャパシタC2を付加する前後で同等の応答特性を有する。第2キャパシタC2を付加するとDC付近のゲインを増加させることができるため、DC−DC変換器における制御ループ(制御部302及び第1,2スイッチSWH,SWL、インダクタL、平滑手段、負荷で構成されるループ)のループゲインを高めることができ、出力電圧誤差Ve=vc−Vrefを軽減することができる。
【0050】
以上のように、本実施形態に係るDC−DC変換器によると、第2実施形態と同様の効果が得られるとともに、第2インピーダンス素子307に第2キャパシタC2を設けることで、出力電圧vcの積分値が得られ、f<fz1の低周波領域でループ利得が向上するDC−DC変換器が得られる。
【0051】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【0052】
100 電圧源、101 負荷、102,202,302 制御部、103,203,303 SF生成回路、104 スイッチ制御回路、105,205 第1インピーダンス素子、107,307 第2インピーダンス素子
【技術分野】
【0001】
本開示は、DC−DC変換器、特にスライディングモード方式のDC−DC変換器に関する。
【背景技術】
【0002】
非特許文献1に示すようにスライディングモード方式のDC−DC変換器が知られている。スライディングモード方式のDC−DC変換器では、出力電圧vc及び平滑容量に流れる電流icをモニタすることで、外部クロックを用いずに、DC−DC変換器のスイッチを制御する方式である。これにより、外部クロックにかかわらず、DC−DC変換器に接続される負荷の変動に対して即座に応答でき、負荷に流れる電流の変動に対し、高速に応答可能であるという特徴を有する。
【先行技術文献】
【非特許文献】
【0003】
【非特許文献1】S. C. Tan, et. al., “On the practical design of a sliding mode voltage controlled buck converter”, IEEE Transactions on Power Electronics, Volume 20, pp. 425-437, 2005.
【発明の概要】
【発明が解決しようとする課題】
【0004】
上述した比特許文献1に示すDC−DC変換器では、出力電圧vcと平滑容量に流れる電流icとを別々にモニタしなければならず、回路規模が大きくなるという問題があった。
【0005】
本発明は、この問題を解決するためになされたものであり、回路規模を削減できるスライディングモード方式のDC−DC変換器を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明の一観点によると、入力電圧をより低い出力電圧に降圧するDC−DC変換器であって、前記入力電圧が入力される入力端子と、前記出力電圧が出力される出力端子と、一端が前記入力端子に接続し、オン/オフを切り替える第1スイッチと、一端が前記第1スイッチの他端に接続し、他端が接地端子に接続し、オン/オフを切り替える第2スイッチと、一端が前記第1スイッチに接続し、他端が前記出力端子に接続したインダクタと、一端が前記インダクタの他端に接続し、他端が前記接地端子に接続した平滑手段と、一端が前記平滑手段の一端に接続した第1インピーダンス素子と、一端が前記第1インピーダンス素子に接続し、他端が前記第1インピーダンス素子の他端に接続した第1抵抗素子と、反転入力端子が前記第1インピーダンス素子の他端に接続し、非反転入力端子に参照電圧が印加されるオペアンプと、一端が前記第1抵抗素子の他端に接続し、他端が前記オペアンプの制御出力端子に接続した第2インピーダンス素子と、を有し、前記オペアンプの制御出力端子から出力される制御信号に応じて前記第1及び第2スイッチを制御する制御手段と、を備えることを特徴とするDC−DC変換器を提供する。
【発明の効果】
【0007】
本発明によれば、回路規模を削減できるスライディングモード方式のDC−DC変換器を提供することができる。
【図面の簡単な説明】
【0008】
【図1】第1実施形態に係るDC−DC変換器を示す図。
【図2】第1実施形態に係るSF生成回路103を示す図。
【図3】第1実施形態に係るSF生成回路103の一例を示す図。
【図4】第1実施形態に係る誤差電圧Veを示す図。
【図5】第1実施形態に係るキャパシタC0に流れる電流ciを示す図。
【図6】第1実施形態に係るDC−DC変換器の応答特性を示す図。
【図7】第2実施形態に係るDC−DC変換器を示す図。
【図8】第2実施形態に係るSF生成回路203を示す図。
【図9】第2実施形態に係るSF生成回路203の伝達関数のゲイン特性を示す図。
【図10】第3実施形態に係るDC−DC変換器を示す図。
【図11】第3実施形態に係るSF生成回路303を示す図。
【図12】第3実施形態に係るSF生成回路303の伝達関数のゲイン特性を示す図。
【発明を実施するための形態】
【0009】
以下、図面を参照し本発明の実施の形態を説明する。なお、以下の実施例中では、同一の番号を付した部分については同様の動作を行うものとし、重ねての説明を省略する。
【0010】
(第1実施形態)
本発明の第1実施形態に係るDC−DC変換器を説明する。図1は、本実施形態に係るDC−DC変換器を示す図である。
【0011】
DC−DC変換器は、電圧源100から入力される入力電圧viをより低い出力電圧vcに降圧し、負荷101に供給する。DC−DC変換器は、入力電圧Viが入力される入力端子Vinと、出力電圧vcが出力される出力端子Voutを有している。DC−DC変換器は、一端が入力端子Vinに接続し、オン/オフを切り替える第1スイッチSWHと、一端が第1スイッチの他端に接続し、他端が接地端子に接続し、オン/オフを切り替える第2スイッチSWLとを有している。DC−DC変換器は、一端が第1スイッチSWHに接続し、他端が出力端子Voutに接続したインダクタLと、一端がインダクタLに接続し他端が接地端子に接続した平滑手段を有している。図1の例では、平滑手段がキャパシタC0の場合を示している。
【0012】
DC−DC変換器は、第1、第2スイッチSWH,SWLを制御する制御手段102を有している。制御手段102には、Switching Function生成回路(SF生成回路)103と、スイッチ制御回路104とが含まれる。
【0013】
図2を用いて、SF生成回路103の詳細を説明する。SF生成回路103は、一端がキャパシタC0に接続した第1インピーダンス素子105と、一端が第1インピーダンス素子105の一端に接続し他端が前記第1インピーダンス素子105の他端に接続した抵抗素子R1を有している。即ち、第1インピーダンス素子105と抵抗素子R1とが並列に接続されている。
【0014】
SF生成回路103は、反転入力端子が第1インピーダンス素子105に接続し、非反転入力端子に参照電圧Vrefが印加され、制御出力端子(第3端子)から制御信号を出力するオペアンプ106を有している。またSF生成回路103は、一端が抵抗素子R1の他端に接続し他端がオペアンプ106の制御出力端子に接続した第2インピーダンス素子107と、を有している。なお、SF生成回路103が生成する制御信号についての詳細は後述する。
【0015】
図3にSF生成回路103の一例を示す。図3に示す例では、SF生成回路103の第1インピーダンス素子105を第1キャパシタC1とし、第2インピーダンス素子106を第2抵抗素子R2としている。以下、本実施形態のDC−DC変換器の説明を行う場合、SF生成回路103は図3に示す回路であるものとして説明する。 図1に戻る。スイッチ制御回路104は、図示しないが比較器を有しており、制御信号の極性を判定する。スイッチ制御回路104は制御信号の極性に応じて第1,2スイッチSWH,SWLを制御する。
【0016】
続いて、本実施形態に係るDC−DC変換器の動作原理について説明する。
【0017】
第1スイッチSWHと第2スイッチSWLは相補的に動作する。即ち、第1スイッチSWHがオンのとき第2スイッチSWLはオフとなり、第1スイッチSWHがオフのとき第2スイッチSWLはオンとなる。
【0018】
これにより、第1スイッチSWHがオン、第2スイッチSWLがオフのときに、インダクタLの一端に印加される電圧は、入力電圧viとなる。一方、第1スイッチSWHがオフ、第2スイッチSWLがオンのときに、インダクタLの一端に印加される電圧は、接地電圧0となる。このように、インダクタLの一端には矩形波状の電圧が印加される。
【0019】
インダクタLの一端に印加される矩形波状の電圧の平均値、即ちDC電圧は、第1、第2スイッチSWH,SWLをオン/オフする差異のデューティ比に依存し、入力電圧viより常に低い電圧となる。従って、DC−DC変換器は、第1、第2スイッチを相補的にオン/オフすることで、入力電圧viの降圧を実現する。
【0020】
インダクタLの一端に印加される矩形波状の電圧は、インダクタL及びキャパシタC0で構成されるローパスフィルタを通過することで、DC成分のみが取り出され、出力電圧vcに変換される。
【0021】
次に第1、第2スイッチSWH,SWLの制御について説明する。
【0022】
図2に示すSF生成回路103は出力電圧vc、キャパシタC0に流れる電流ic及び参照電圧Vrefを元に以下のようなSwitching Function SFを生成する。
【数1】
【0023】
ここで、参照電圧Vrefは、出力電圧vcの目標電圧をあらわす。SF生成回路103はSFを制御信号としてスイッチ制御回路104に渡す。
【0024】
具体的に、図3のSF生成回路103が制御信号を生成する原理について説明する。第1キャパシタC1の他端はオペアンプ106の働きにより参照電圧Vrefに保たれており、ACグラウンドである。従って、キャパシタC0と第1キャパシタC1は並列接続と見なすことができる。キャパシタC0と第1キャパシタC1の両端には出力電圧vcが印加される。ここでキャパシタC0の容量値をC0、第1キャパシタの容量値をC1とし、C1=C0/N(Nは1以上の整数)とすると、第1キャパシタC1を流れる電流i1はic/Nとなる。
【0025】
一方、第1抵抗素子R1の両端にはvc−Vrefの電圧が印加される。そのため、第1抵抗素子R1の抵抗値をR1とすると、R1=N/αとすると、第1抵抗素子R1を流れる電流i3はα(vc−Vref)/Nとなる。
【0026】
これらの電流i1、i3の和が第2抵抗素子R2に流れ込むため、オペアンプ106の制御出力端子から出力される制御信号は、
【数2】
【0027】
となる。図3に示すSF生成回路103は、(式1)で示したSFに比例した制御信号を、制御出力端子を介してスイッチ制御回路104に渡す。
【0028】
スイッチ制御回路104は、図示しない比較器を用いてSFの極性を判定する。スイッチ制御回路104は、制御信号SFが負(SF<0)のとき、第1スイッチSWHをオン、第2スイッチSWLをオフとする。スイッチ制御回路104は、制御信号SFが正(SF>0)のとき、第1スイッチSWHをオフ、第2スイッチSWLをオンとする。
【0029】
図4乃至図6を用いて、負荷101に流れる電流iloadに対する本実施形態に係るDC−DC変換器の動作を説明する。図4は、負荷101に流れる電流iloadの変動した場合の誤差電圧Ve=vc−Vrefを示す図である。図4では、負荷101に流れる電流iloadがt=0においてステップ状に1.2A増加した場合の誤差電圧Veの時間変化を示している。図5は、負荷101に流れる電流iloadの変動した場合の電流icを示す図である。図5では、負荷101に流れる電流iloadがt=0においてステップ状に1.2A増加した場合の電流icの時間変化を示している。
【0030】
図5に示すように、t=0において負荷101に流れる電流iloadが変動すると、変動分の電流がキャパシタC0から供給されるため電流icは負荷101の変動分だけ減少する。すなわちicはt=0で−1.2Aとなる。このとき、キャパシタC0は放電状態であるから誤差電圧Veは図4に示す通り徐々に低下する。図4,5に示す通り、負荷101に流れる電流iloadが変動すると、誤差電圧Veも電流icも負の値となっているため、(式1)、(式2)から求められるSF、制御信号はどちらの場合も負の値となる。従って、スイッチ制御回路104は、第1スイッチSWHをオン、第2スイッチSWLをオフとする。
【0031】
第1スイッチSWHがオンであるため、インダクタLに流れる電流は徐々に増加し、これにより電流icも増加する。ic=0(図5のt≒5)の点でキャパシタC0は、放電状態から充電状態に移る。
【0032】
ic=0を過ぎ、(式1)、(式2)から求められるSF又は制御信号が正の値となった時点(図5のt≒7.5)で、スイッチ制御回路104は、第1スイッチSWHをオフ、第2スイッチSWLをオンとする。これにより電流icは減少に転じる。
【0033】
キャパシタC0で放電された電荷と充電された電荷が等しければ、誤差電圧VeはVe=0となり出力電圧vcは定常電圧Vrefに復帰し、vc=Vrefとなる。
【0034】
図6に、本実施形態に係るDC−DC変換器の応答特性を示す。図6の横軸は誤差電圧Ve=vc−Vref、縦軸はキャパシタC0に流れる電流ciを示す。図4,5のt=0の点が、図6の(0,−1.2)の座標に相当する。
【0035】
第1スイッチSWH、第2スイッチSWLの切り換え条件であるSF=0を図示すると、原点を通り傾き-αの直線となる。(vc−Vref,ic)の軌跡が直線を横切るたびにスイッチングに変化が起こるから、αの値を調整することで第1、2スイッチSWH,SWLの切り換えタイミングを変えることができる。典型的にはαは想定される負荷電流変動に対して1回のスイッチング変化で軌跡が原点に戻るように調整する。αを決定するために必要なパラメータは負荷101の電流変動量Δiload、インダクタLのインダクタンス値L、キャパシタC0の容量値C0である。
【0036】
以上のように本実施形態に係るDC−DC変換器によれば、図2に示すSF生成回路103を用いることで、電流ic及び出力電圧vcとの重み付け和SFを1つの回路で生成することができるため、DC−DC変換器の回路規模を削減することができる。また、SF生成回路103は、オペアンプ106を1つしか有していないため、電流ic、出力電圧vcを別々にモニタする場合に比べて消費電力を削減することができる。
【0037】
(第2実施形態)
図7を用いて本発明の第2実施形態に係るDC−DC変換器を説明する。図7に示すDC−DC変換器は制御部202のSF回路203及び平滑手段208の構成を除き図1に示すDC−DC変換器と同じ構成である。
【0038】
図8に平滑手段208及びSF回路203の詳細を示す。平滑手段208は、キャパシタC0に加え直列寄生抵抗Resr(ESR:Equivalent Series Resistance)を考慮した回路である。このように、実際の回路では、キャパシタC0を設けると、直列寄生抵抗Resrが発生する。
【0039】
SF回路203は、第1インピーダンス回路205を除き図2又は図3に示すSF回路103と同じ構成である。図8では、図3に示すSF回路103と同じ構成であるとして説明する。第1インピーダンス回路は、第1キャパシタC1に加え、第1キャパシタC1と直列に接続する第3抵抗素子R3を有している。つまり、第3抵抗素子R3の一端は第1キャパシタC1の他端に接続し、他端はオペアンプ106の反転入力端子に接続している。第3抵抗素子R3の抵抗値R3を、R3=N*Resr(Resrは、直列寄生抵抗Resrの抵抗値)とする。これにより、第1キャパシタC1と第3抵抗R3からなるインピーダンスがキャパシタC0と直列寄生抵抗Resrからなるインピーダンスに対しN倍となるから、i1=ic/Nなる電流が正確に生成される。
【0040】
SF生成回路203の伝達関数を求めると、
【数3】
【0041】
となる。図9に、(式3)に示す伝達関数のゲイン特性を示す。横軸は周波数f、縦軸はゲインを示す。ゲイン特性は、f<fz2ではフラット、fz2<f<fp2では微分特性、fp2<fでは再びフラットとなる。
【0042】
(式3)より、fz2、fp2を求めると、
【数4】
【数5】
【0043】
となる。
【0044】
以上のように、本実施形態に係るDC−DC変換器によれば、第1実施形態と同様の効果が得られるとともに、第1インピーダンス素子205に第3抵抗素子R3を追加することで、平滑手段208に直列寄生抵抗Resrが発生しても、平滑手段208に流れる電流icを精度良く検出することができる。
【0045】
(第3実施形態)
図10を用いて本発明の第3実施形態に係るDC−DC変換器を説明する。図10に示すDC−DC変換器は制御部302のSF回路303の構成を除き図7に示すDC−DC変換器と同じ構成である。
【0046】
図11にSF回路303の詳細を示す。SF回路303は、第2インピーダンス回路307を除き図8に示すSF回路203と同じ構成である。第2インピーダンス回路307は、第2抵抗素子R2に加え、第2抵抗素子R2と直列に接続する第2キャパシタC2を有している。つまり、第2キャパシタC2の一端は第2抵抗素子R2の他端に接続し、他端はオペアンプ106の制御出力端子に接続している。
【0047】
SF生成回路303の伝達関数を求めると、
【数6】
【0048】
となる。図12に、(式6)に示す伝達関数のゲイン特性を示す。横軸は周波数f、縦軸はゲインを示す。図9に示す(式3)に示す伝達関数のゲイン特性に比べ、f<fz1となる領域でのゲインが増加している。(式6)よりfz1,fz2,fp2を求めると、
【数7】
【数8】
【数9】
【0049】
となる。fz2,fp2は、第2実施形態で述べた(式4)、(式5)と等しい。即ち、f>fz1となる領域では図8のSF生成回路203と図11のSF生成回路303は同じ特性を示す。一般にDC−DC変換器における負荷電流変動に対する応答は高い周波数領域での特性に影響される。したがって、fz1が十分小さい周波数であれば第2キャパシタC2を付加する前後で同等の応答特性を有する。第2キャパシタC2を付加するとDC付近のゲインを増加させることができるため、DC−DC変換器における制御ループ(制御部302及び第1,2スイッチSWH,SWL、インダクタL、平滑手段、負荷で構成されるループ)のループゲインを高めることができ、出力電圧誤差Ve=vc−Vrefを軽減することができる。
【0050】
以上のように、本実施形態に係るDC−DC変換器によると、第2実施形態と同様の効果が得られるとともに、第2インピーダンス素子307に第2キャパシタC2を設けることで、出力電圧vcの積分値が得られ、f<fz1の低周波領域でループ利得が向上するDC−DC変換器が得られる。
【0051】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【0052】
100 電圧源、101 負荷、102,202,302 制御部、103,203,303 SF生成回路、104 スイッチ制御回路、105,205 第1インピーダンス素子、107,307 第2インピーダンス素子
【特許請求の範囲】
【請求項1】
入力電圧をより低い出力電圧に降圧するDC−DC変換器であって、
前記入力電圧が入力される入力端子と、
前記出力電圧が出力される出力端子と、
一端が前記入力端子に接続し、オン/オフを切り替える第1スイッチと、
一端が前記第1スイッチの他端に接続し、他端が接地端子に接続し、オン/オフを切り替える第2スイッチと、
一端が前記第1スイッチに接続し、他端が前記出力端子に接続したインダクタと、
一端が前記インダクタの他端に接続し、他端が前記接地端子に接続した平滑手段と、
一端が前記平滑手段の一端に接続した第1インピーダンス素子と、
一端が前記第1インピーダンス素子に接続し、他端が前記第1インピーダンス素子の他端に接続した第1抵抗素子と、
反転入力端子が前記第1インピーダンス素子の他端に接続し、非反転入力端子に参照電圧が印加されるオペアンプと、
一端が前記第1抵抗素子の他端に接続し、他端が前記オペアンプの制御出力端子に接続した第2インピーダンス素子と、を有し、前記オペアンプの制御出力端子から出力される制御信号に応じて前記第1及び第2スイッチを制御する制御手段と、
を備えることを特徴とするDC−DC変換器。
【請求項2】
前記第1インピーダンス素子は、第1キャパシタ素子を有することを特徴とする請求項1のDC−DC変換器。
【請求項3】
前記第2インピーダンス素子は、第2抵抗素子を有することを特徴とする請求項1のDC−DC変換器。
【請求項4】
前記第1インピーダンス素子は、前記第1キャパシタ素子と直列に接続した第2抵抗素子をさらに有することを特徴とする請求項2のDC−DC変換器。
【請求項5】
前記第2インピーダンス素子は、前記第2抵抗素子と直列に接続した第2キャパシタ素子をさらに有することを特徴とする請求項3のDC−DC変換器。
【請求項6】
前記制御手段は、前記制御信号の極性を比較するコンパレータをさらに備え、前記制御信号の極性に応じて前記第1及び第2スイッチを制御することを特徴とする請求項1のDC−DC変換器。
【請求項1】
入力電圧をより低い出力電圧に降圧するDC−DC変換器であって、
前記入力電圧が入力される入力端子と、
前記出力電圧が出力される出力端子と、
一端が前記入力端子に接続し、オン/オフを切り替える第1スイッチと、
一端が前記第1スイッチの他端に接続し、他端が接地端子に接続し、オン/オフを切り替える第2スイッチと、
一端が前記第1スイッチに接続し、他端が前記出力端子に接続したインダクタと、
一端が前記インダクタの他端に接続し、他端が前記接地端子に接続した平滑手段と、
一端が前記平滑手段の一端に接続した第1インピーダンス素子と、
一端が前記第1インピーダンス素子に接続し、他端が前記第1インピーダンス素子の他端に接続した第1抵抗素子と、
反転入力端子が前記第1インピーダンス素子の他端に接続し、非反転入力端子に参照電圧が印加されるオペアンプと、
一端が前記第1抵抗素子の他端に接続し、他端が前記オペアンプの制御出力端子に接続した第2インピーダンス素子と、を有し、前記オペアンプの制御出力端子から出力される制御信号に応じて前記第1及び第2スイッチを制御する制御手段と、
を備えることを特徴とするDC−DC変換器。
【請求項2】
前記第1インピーダンス素子は、第1キャパシタ素子を有することを特徴とする請求項1のDC−DC変換器。
【請求項3】
前記第2インピーダンス素子は、第2抵抗素子を有することを特徴とする請求項1のDC−DC変換器。
【請求項4】
前記第1インピーダンス素子は、前記第1キャパシタ素子と直列に接続した第2抵抗素子をさらに有することを特徴とする請求項2のDC−DC変換器。
【請求項5】
前記第2インピーダンス素子は、前記第2抵抗素子と直列に接続した第2キャパシタ素子をさらに有することを特徴とする請求項3のDC−DC変換器。
【請求項6】
前記制御手段は、前記制御信号の極性を比較するコンパレータをさらに備え、前記制御信号の極性に応じて前記第1及び第2スイッチを制御することを特徴とする請求項1のDC−DC変換器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2011−205873(P2011−205873A)
【公開日】平成23年10月13日(2011.10.13)
【国際特許分類】
【出願番号】特願2010−73703(P2010−73703)
【出願日】平成22年3月26日(2010.3.26)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成23年10月13日(2011.10.13)
【国際特許分類】
【出願日】平成22年3月26日(2010.3.26)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]