ＳＯＩウェーハの製造方法及びＳＯＩウェーハ
【課題】高電圧用途に適応できる例えば１μｍ以上の厚いシリコン酸化膜（ＢＯＸ層）を持ったＳＯＩウェーハの製造方法及びＳＯＩウェーハを提供する。
【解決手段】少なくとも、第１のシリコン基板上に１μｍ以上の厚さのＣＶＤ酸化膜を形成する工程と、前記第１のシリコン基板と第２のシリコン基板とを、前記ＣＶＤ酸化膜を介して貼り合わせる工程とを具備し、前記ＣＶＤ酸化膜形成工程後、前記貼り合わせ工程の前後の少なくとも一方で、１１００℃〜１３００℃のアニールを行うアニール工程を有することを特徴とするＳＯＩウェーハの製造方法。
【解決手段】少なくとも、第１のシリコン基板上に１μｍ以上の厚さのＣＶＤ酸化膜を形成する工程と、前記第１のシリコン基板と第２のシリコン基板とを、前記ＣＶＤ酸化膜を介して貼り合わせる工程とを具備し、前記ＣＶＤ酸化膜形成工程後、前記貼り合わせ工程の前後の少なくとも一方で、１１００℃〜１３００℃のアニールを行うアニール工程を有することを特徴とするＳＯＩウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩウェーハの製造方法とその方法によって製造されたＳＯＩウェーハに係り、更に詳しくは、絶縁物上の単結晶半導体層に作製される電子デバイス、集積回路に適するＳＯＩウェーハの製造方法に関するものである。
【背景技術】
【０００２】
絶縁物上の単結晶Ｓｉ半導体層の形成は、シリコン・オン・インシュレーター（ＳＯＩ）技術として広く知られ、通常のＳｉ集積回路を作製するシリコン単結晶基板では到達しえない数々の優位点があることから、多くの研究が成されてきた。すなわち、ＳＯＩ技術を利用することで、
１．誘電体分離が容易で高集積化が可能、２．対放射線耐性に優れている、３．浮遊容量が低減され高速化が可能、４．ウエル工程が省略できる、５．ラッチアップを防止できる、６．薄膜化による完全空乏型電界効果トランジスタが可能、
等の優位点が得られる。
【０００３】
このようなデバイス特性上の多くの利点を実現するために、ここ数十年に渡り、ＳＯＩ構造の形成方法について数多くの研究がなされてきている。
また近年の環境問題、省エネルギーに対応した半導体素子が数多く開発されているが、この用途では高電圧を扱う必要があり、そのため厚い素子分離膜（埋め込み酸化膜（ＢＯＸ層））をもつＳＯＩウェーハの要求が非常に強くなってきている。
【０００４】
古くは、単結晶サファイア基板上に、シリコンをＣＶＤ（化学気相法）でヘテロエピタキシーさせて形成するＳＯＳ（シリコン・オン・サファイア）が知られており、最も成熟したＳＯＩ技術として一応の成功を収めはした。
しかし、シリコン層と下地サファイア基板界面の格子不整合による大量の結晶欠陥、サファイア基板からのアルミニウムのシリコン層への混入、そして何よりも基板の高価格と大面積化への遅れにより、その応用の広がりが妨げられている。
【０００５】
比較的近年には、サファイア基板を使用しないＳＯＩ構造が実現されている。
例えば、Ｖ型の溝が表面に異方性エッチングされたシリコン単結晶基板に酸化膜を形成し、該酸化膜上に多結晶シリコン層をシリコン単結晶基板と同じ程度厚く堆積させた後、シリコン単結晶基板を裏面から研磨して、厚い多結晶シリコン層上にＶ溝に囲まれて誘電分離されたシリコン単結晶領域を形成する方法がある。
この方法によれば、結晶性は良好なＳＯＩ構造とできるが、多結晶シリコンを数百μｍも厚く堆積する工程、シリコン単結晶基板を裏面より研磨して分離したシリコン活性層のみを残す工程に制御性と生産性の問題があり、またデバイス工程よりも前の基板作製時にＶ溝を作製するため、その上に作製される素子設計に自由度がないという問題点がある。
【０００６】
そして、サイモックス（ＳＩＭＯＸ：Ｓｅｐｅｒａｔｉｏｎ ｂｙ ｉｏｎ ｉｍｐｌａｎｔｅｄ ｏｘｙｇｅｎ）と称される、シリコン単結晶基板中に酸素イオン注入によりＳｉＯ２層を形成する方法は、シリコンプロセスと整合性は良い。しかしＳｉＯ２層を形成するためには、酸素イオンを１０１８ｉｏｎｓ／ｃｍ２以上も注入する必要があり、その注入時間は極めて長く、生産性が高いとはいえない。また、ウエハコストが高く、更には、結晶欠陥が多く残存するので、工業的に見て少数キャリアデバイスを作製できる程度に充分な品質を達成できない。そして、イオン注入によって分離酸化膜を形成するために、高電圧用途に要求される厚い分離酸化膜を形成することが実質上不可能であるという問題点がある。
【０００７】
また、上記のようなＳＯＩウェーハの製造方法とは別に、多孔質シリコン上に単結晶シリコンを形成して、その上に酸化膜付シリコン基板を貼り合わせ、多孔質層から分離するＥＬＴＲＡＮ基板がある（例えば特許文献１等参照）。
更に、熱酸化膜を形成したシリコン基板に、もうひとつのシリコン基板を貼り合わせ、研磨によって薄膜化する方法、選択エッチングによって薄膜化する方法、イオン注入によりダメージ層を作製しておき、貼り合わせ後にダメージ層で分離して薄膜化する方法（スマートカット法（登録商標））がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許２６０８３５１号公報
【非特許文献】
【０００９】
【非特許文献１】Ｂ．Ｅ．Ｄｅａｌ ｅｔ． ａｌ．， Ｊ．Ａｐｐｌ． Ｐｈｙｓ．，３６， ３７７０ （１９６５）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
このように、ＳＯＩウェーハの作製方法は数多く知られているが、分離酸化膜（ＢＯＸ層）はＳＩＭＯＸを除いて熱酸化膜であり、高電圧用途で使用されるような厚い分離酸化膜の形成には限界がある。何故なら熱酸化膜の厚さは酸化時間の１／２乗に比例するため、実用的には１μｍ程度が限界である。そして前述のようにＳＩＭＯＸはイオン注入により分離酸化膜を形成する方法のため、厚い酸化膜の形成には不適である。
【００１１】
ここで、実際に熱酸化膜単膜で厚さを変えてどのくらいの電圧まで破壊されないかを調べた。その結果（絶縁破壊耐圧）を図４に示す。横軸が酸化膜厚、縦軸が絶縁破壊電圧値（Ｖｂｄ）である。
この図４から判るように、酸化膜厚が１μｍであれば、絶縁破壊電圧値は９００Ｖである。また、もっと大きな絶縁破壊電圧値、例えば約５０００Ｖであれば、１０μｍという厚い酸化膜が最低でも要求されることになる。
【００１２】
ところで、今後は電気自動車等のように高い電圧を扱うデバイスが増えてくることが予想され、電圧もますます大きくなってくることが考えられる。そのため、それに伴い酸化膜厚が数μｍ以上に厚くする要求が増えてくると考えられる。
しかしながら実際の酸化工程を考慮すると、酸化膜厚が酸化時間の１／２乗に比例することを考えると通常の熱処理炉では１μｍ程度が限界である。そして、これ以上は高温炉の中にシリコン基板をかなりの長時間の間投入しておくしかなく、生産性等を考慮すると問題が多い。例えば、１１５０℃でパイロ酸化を行う場合、１０μｍまで成長させるには２０００分以上必要となる（例えば非特許文献１等参照）。
【００１３】
また、高電圧にも耐えられるＳＯＩウェーハを作製することは、分離のための酸化膜の絶縁破壊耐圧を向上させることが必須である。そこでシリコン酸化膜に変わる誘電率をもつ材料を採用することも考えられるが、シリコンプロセスとの適合性等を考慮すると厚いシリコン酸化膜を採用することが最も適した方法である。
しかし先ほど述べたように、厚い酸化膜を熱酸化法で形成するには長時間が必要であり、生産性の問題がある。そして、厚い熱酸化膜を成長させるには高温の熱処理が必要であり、シリコン基板への熱的ダメージ（スリップなど）、不純物汚染等も発生しやすくなる。このため、その後に作製されるデバイス性能への影響も懸念されるなど問題も多く、熱酸化法で厚い酸化膜を形成する方法を採用するのは困難である。
【００１４】
そこで熱酸化膜に変えて、ＣＶＤ酸化膜を使うことが考えられるが、図４に示したようにＣＶＤ酸化膜は熱酸化膜と比べて絶縁耐圧が悪く、またＨＦエッチングレートも熱酸化膜より大きい。そして、熱酸化膜とは構造的にも異なり、また性質上、分離酸化膜の形成には適していない。
ところで特開平９−２０５１４０号公報や特開２００７−２７５５７号公報には、分離構造として、Ｖ溝を使ったトレンチを使い、これをＣＶＤ酸化膜で埋める技術が公開されている。しかしこれらの技術は、いずれも縦方向の分離である。しかも、特開平９−２０５１４０号公報に記載の技術において、トレンチ構造を採用する場合は、ＳＯＩウェーハを利用することが前提であり、ＢＯＸ層としての使用はしていない。
【００１５】
そこで、本発明は、上記問題に鑑みなされたものであって、高電圧用途に適応できる例えば１μｍ以上と非常に厚いシリコン酸化膜（ＢＯＸ層）を持ったＳＯＩウェーハの製造方法及びＳＯＩウェーハを提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するため、本発明では、少なくとも、第１のシリコン基板上に１μｍ以上の厚さのＣＶＤ酸化膜を形成する工程と、前記第１のシリコン基板と第２のシリコン基板とを、前記ＣＶＤ酸化膜を介して貼り合わせる工程とを具備し、前記ＣＶＤ酸化膜形成工程後、前記貼り合わせ工程の前後の少なくとも一方で、１１００℃〜１３００℃のアニールを行うアニール工程を有することを特徴とするＳＯＩウェーハの製造方法を提供する。
【００１７】
このように、熱酸化膜の代わりにＣＶＤ酸化膜を形成することによって、その厚さが１μｍ以上、例えば１０μｍ以上と厚い酸化膜であっても容易に形成することができる。また、ＣＶＤ酸化膜の形成後に１１００℃〜１３００℃のアニールを行うことによって、ＣＶＤ酸化膜を改質することができ、熱酸化膜と同等の品質を持った酸化膜とすることができる。
そしてこのような非常に厚く、熱酸化膜と同等の品質のＣＶＤ酸化膜を介して第１のシリコン基板と第２のシリコン基板を貼り合わせることによって、高品質かつ高絶縁性の高電圧用途に好適なＢＯＸ層の厚さが例えば１μｍ以上、好ましくは２μｍ以上と厚いＳＯＩウェーハを容易かつ高歩留りで製造することができる。
【００１８】
ここで、前記ＣＶＤ酸化膜を形成する工程では、予め前記第１のシリコン基板の表面に熱酸化膜を形成しておくことが好ましい。
予め第１のシリコン基板の表面に熱酸化膜を形成し、その後にＣＶＤ酸化膜をデポジッションすることによって、第１のシリコン基板と酸化膜との界面に緻密で高品質の熱酸化膜が形成されたものとなり、作製したＳＯＩウェーハの界面準位密度を低くでき、また絶縁破壊強度を改善することができる。よって、より高品質なＢＯＸ層の厚さが例えば１μｍ以上、好ましくは２μｍ以上と厚いＳＯＩウェーハを製造することができる。
【００１９】
また、前記熱酸化膜は、厚さを５ｎｍ以上１００ｎｍ以下とすることが好ましい。
予め形成する熱酸化膜が５ｎｍよりも薄いと、熱酸化膜は単体として直接トンネル電流が流れやすくなり、５ｎｍ以上の厚さの酸化膜と電気的特性が異なってしまうことや、酸化膜厚均一性などに問題がないわけではない。そこで熱酸化膜の厚さを５ｎｍ以上とすることがよい。また、１００ｎｍ以下とすることによって、この熱酸化膜の形成時間が長時間になることを防ぐことができるため、生産効率が低下することもなく、好適である。
【００２０】
そして、前記熱酸化膜を形成する温度を、７００℃以上１０００℃以下とすることが好ましい。
このように、熱酸化膜を形成する温度を７００℃以上１０００℃以下とすることによって、例えば５−１００ｎｍの薄くて高品質の熱酸化膜を再現性良く形成することができ、高品質厚膜ＢＯＸ層のＳＯＩウェーハを更に効率的に製造することができる。
【００２１】
更に、前記アニール工程は、前記貼り合わせ工程の前だけで行うことが好ましい。
このように、貼り合わせ工程の前のみにアニール工程を行うことによって、予めアニール処理によって改質したＣＶＤ酸化膜を介して第１のシリコン基板と第２のシリコン基板を貼り合わせることができ、貼り合わせ界面が安定した、より高品質のＳＯＩウェーハを製造することができる。
【００２２】
また、前記アニール工程は、Ａｒ雰囲気下で、２０〜８０分間行うことが好ましい。
このように、アニール工程として、Ａｒ雰囲気下で２０〜８０分間のアニール処理を行うことによって、ＣＶＤ酸化膜をより高品質に改質することができ、更に高品質なＳＯＩウェーハを製造することができる。
【００２３】
そして、前記貼り合わせ工程の後、前記第１のシリコン基板または前記第２のシリコン基板を、研磨によって薄膜化することができる。
このように、研磨によって第１のシリコン基板または第２のシリコン基板の薄膜化を行うことによって、厚膜のＳＯＩ層およびＢＯＸ層を有するＳＯＩウェーハを容易に製造することができる。
【００２４】
更に、前記貼り合わせ工程の前に、前記第２のシリコン基板に多孔質層を形成し、前記貼り合わせ工程の後、前記第２のシリコン基板を前記多孔質層で剥離して薄膜化することができる。
このように、第２のシリコン基板に多孔質層を形成し、第２のシリコン基板を多孔質層で剥離して薄膜化することによって、ＳＯＩ層の膜厚が均一で、かつ結晶性の高いＳＯＩウェーハを得ることができる。
【００２５】
また、前記貼り合わせ工程の前に、前記第２のシリコン基板の表面から水素イオンまたは希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、前記貼り合わせ工程の後、前記第２のシリコン基板を前記イオン注入層で剥離して薄膜化することができる。
このような、所謂イオン注入剥離法によって第２のシリコン基板の薄膜化を行うことで、薄膜化するＳＯＩ層の膜厚を均一なものとすることができ、また剥離面の表面粗さを低いものとすることができ、よって高い平坦性を有したＳＯＩウェーハを得ることができる。
【００２６】
そして、前記薄膜化後の第２のシリコン基板上に、シリコン単結晶膜をエピタキシャル成長させることが好ましい。
このように、薄膜化後の第２のシリコン基板上に、シリコン単結晶膜をエピタキシャル成長させることによって、例えば１μｍ以上、好ましくは２μｍ以上の厚さの厚いＢＯＸ層と厚くて均一なＳＯＩ層を有するＳＯＩウェーハを容易に製造することができる。
【００２７】
また、本発明では、本発明に記載のＳＯＩウェーハの製造方法で作製されたものであることを特徴とするＳＯＩウェーハを提供する。
上述のように、本発明のＳＯＩウェーハの製造方法によれば、ＣＶＤ法で作製された厚く高品質なＢＯＸ層を有するＳＯＩウェーハを製造することができる。
【発明の効果】
【００２８】
以上説明したように、本発明によれば、従来作製することが非常に困難であった高い絶縁性を維持した厚い（例えば１μｍ以上、好ましくは２μｍ以上）ＢＯＸ膜を備えた高品質ＳＯＩウェーハが安価で容易に作製可能になる。
【図面の簡単な説明】
【００２９】
【図１】本発明のＳＯＩウェーハの製造方法の一例を示した工程フローである。
【図２】本発明のＳＯＩウェーハの製造方法の他の一例を示した工程フローである。
【図３】本発明のＳＯＩウェーハの製造方法のその他の一例を示した工程フローである。
【図４】様々な酸化膜の、酸化膜厚と絶縁破壊電圧の関係を示したグラフである。
【図５】様々な酸化膜の、屈折率や膜厚の関係を示したグラフである。
【図６】ＣＶＤ酸化膜のアニール温度と破壊電界強度の関係を示したグラフである。
【図７】ＣＶＤ酸化膜のアニール温度と２％ＨＦに対するエッチング速度の関係を示したグラフである。
【図８】膜厚１μｍのＣＶＤ酸化膜を１２００℃でアニールした時のアニール時間と絶縁破壊電界強度の関係を示したグラフである。
【図９】様々な酸化膜の、酸化膜形成方法と界面準位密度との関係を示したグラフである。
【図１０】様々な酸化膜の、酸化膜形成方法と絶縁破壊強度との関係を示したグラフである。
【発明を実施するための形態】
【００３０】
以下、本発明についてより具体的に説明する。
前述のように、高電圧用途に適応できる数μｍ以上の厚いシリコン酸化膜（ＢＯＸ層）を持ったＳＯＩウェーハの製造方法及びＳＯＩウェーハの開発が待たれていた。
【００３１】
そこで、本発明者らは鋭意検討を重ねた結果、シリコン基板上に厚膜堆積に適したＣＶＤ法によって酸化膜を１μｍ以上厚く堆積させ、そしてそのＣＶＤ酸化膜を有するシリコン基板に高温アニールを行うことによってＣＶＤ酸化膜を改質させ、熱酸化膜と同等の品質のＢＯＸ層として用いることを発想した。
【００３２】
そして、そのアニールの条件について更に鋭意検討を重ねた。
そこで、高温アニールの温度を変えてアニール処理されたＣＶＤ酸化膜や処理前のＣＶＤ酸化膜、熱酸化膜の絶縁破壊電圧や光学定数、ＨＦエッチングレートを比較し、最適なアニール条件について更なる検討を行った。
【００３３】
まず、酸化膜の形成条件やアニール温度と、膜厚や光学定数（ここでは屈折率）を評価した。その結果を図５に示す。
図５に示す様に、ＣＶＤ酸化膜をアニールすると、アニール温度が高くなるほど膜厚が薄くなる傾向になった。これに対し、屈折率はアニール温度が高くなるほど熱酸化膜に近づいていった。
【００３４】
また、酸化膜の形成条件やアニール温度と、絶縁破壊に至る電圧との関係を評価するために、絶縁破壊電界強度を評価した。その結果を図６に示す。
図６に示す様に、アニール温度が高くなればなるほど、絶縁破壊に至る電界の強さは強くなり、熱酸化膜に近くなっていった。
【００３５】
更に、酸化膜の形成条件やアニール温度と、ＨＦに対するエッチングレートとの関係を評価した。その結果を図７に示す。
図７に示す様に、アニール温度にさほど関係なく、ＣＶＤ酸化膜をアニールすることで熱酸化膜と略同等のエッチングレートとなることが判った。
【００３６】
従って、アニール温度が高くなるほど、酸化膜の光学定数、破壊電圧、ＨＦエッチングレートの特性が熱酸化膜に近づき、これはＣＶＤ酸化膜が熱酸化膜に対して膜密度が小さく、膜中に有機不純物等を含んでいるためと考えられる。
そしてＣＶＤ酸化膜をアニールすることで、ＣＶＤ膜の形成中に生じた有機不純物をアニールアウトすることができ、膜質が改善し、性質が熱酸化膜に近づくものと考えられる。
【００３７】
また、ＣＶＤ酸化膜や１２００℃アニールＣＶＤ酸化膜の膜厚と絶縁破壊電圧の関係も評価した。その結果を図４に示す。
図４に示す様にアニール前のＣＶＤ酸化膜は熱酸化膜には絶縁破壊電圧は及ばない。しかしアニールしたＣＶＤ酸化膜は熱酸化膜とほぼ互角で、非常に良好な絶縁破壊電圧であることが判った。
【００３８】
更に、様々な酸化膜の、酸化膜の形成方法と、界面準位密度及び絶縁破壊強度との関係について検討を行った。その詳細について以下説明する。
まず以下に示す様な７種類のシリコン基板を準備した。
サンプルＡ：熱酸化膜のみ（リファレンス）、
サンプルＢ：熱酸化膜＋ＣＶＤ酸化膜、
サンプルＣ：熱酸化膜＋ＣＶＤ酸化膜＋１０００℃アニール、
サンプルＤ：熱酸化膜＋ＣＶＤ酸化膜＋１２００℃アニール、
サンプルＥ：ＣＶＤ酸化膜のみ、
サンプルＦ：ＣＶＤ酸化膜＋１０００℃アニール、
サンプルＧ：ＣＶＤ酸化膜＋１２００℃アニール、
尚、サンプルＢ〜Ｇのシリコン基板に形成した酸化膜は、熱酸化膜は厚さ１０ｎｍ（形成温度７００℃、パイロジェニック酸化）、ＣＶＤ酸化膜の厚さは１μｍとした。またサンプルＡのリファレンスの熱酸化膜の厚さは１μｍ（１１００℃、パイロジェニック酸化）とした。
【００３９】
そして準備したサンプルＡ−Ｇの７種類のシリコン基板の界面準位密度、絶縁破壊強度を評価した。界面準位密度の評価結果を図９に、絶縁破壊強度の評価結果を図１０にそれぞれ示す。
【００４０】
図９に示すように、熱酸化膜＋ＣＶＤ酸化膜＋１２００℃アニールを行ったサンプルＤの場合、リファレンスであるサンプルＡ（熱酸化膜のみ）と同等の界面準位を持っていることが判った。また、薄い熱酸化膜が形成されていなくても、高温アニール（１２００℃）が行われた（サンプルＧ）ことによって、１０００℃アニール（サンプルＣ，Ｆ）に比べて界面準位密度を改善できることが判った。
【００４１】
また、図１０に示すように、絶縁破壊特性についても、熱酸化膜＋ＣＶＤ酸化膜＋１２００℃アニールを行ったサンプルＤの場合、サンプルＡ（熱酸化膜のみ）と同等の絶縁破壊強度であることが判った。また、１２００℃のアニールを行ったサンプルＧも、熱酸化膜が形成されたサンプルＤや熱酸化のみにサンプルＡには及ばないものの、１０００℃アニール（サンプルＣ，Ｆ）のシリコン基板に比べて、十分な破壊絶縁強度を有していることが判った。
【００４２】
以上の結果から、アニール温度が１１００℃以上であれば、破壊電界強度は熱酸化膜に完全には追いつかないものの、エッチングレートは熱酸化膜と略同等の数値になるため、アニール温度の下限は１１００℃がよいことが判った。
また、温度を高くするほど熱酸化膜の特性に近くなるが、１３００℃より高温のアニールを行うには、設備的にも対応が難しくなってしまい、またシリコン基板の熱的ダメージや不純物汚染が大きくなって問題があるため、上限は１３００℃がよいことが判った。
そして、ＣＶＤ酸化膜を形成する前に、予め熱酸化膜を形成することによって、より高品質のＢＯＸ層となる酸化膜が得られることが判った。
【００４３】
すなわち、好適には予め熱酸化膜を形成した後に、ＣＶＤ酸化膜形成後の高温アニールの温度の温度範囲を１１００℃〜１３００℃とすることによって、熱酸化膜と同等の品質で厚い酸化膜が得られ、この酸化膜をＢＯＸ層として利用することによって、高電圧用途に好適な例えば１μｍ以上の厚いシリコン酸化膜を有し、欠陥や金属不純物等の問題が少ない高品質ＳＯＩウェーハを容易に製造できることを知見し、本発明を完成させた。
【００４４】
以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。
図１は、本発明のＳＯＩウェーハの製造方法の一例を示した工程フローである。
【００４５】
まず、図１の工程（ａ）に示す様に、第１のシリコン基板１と、第２のシリコン基板２を準備する。
この時準備するシリコン基板は、一般的に用いられているものであれば良く、例えばＣＺ法で育成したシリコン単結晶棒からスライスして作製したものを用いればよい。またその導電型や抵抗率などの電気特性値や結晶方位、結晶径等は、製造したＳＯＩウェーハに作製される素子に適したものとなるように適宜選択することができる。
【００４６】
ここで、この図１の工程（ａ）のＣＶＤ酸化膜を形成する工程では、予め第１のシリコン基板１の表面に、熱酸化膜を形成しておくことができる。
このようにＣＶＤ酸化膜を形成する前に予め熱酸化膜を形成しておくことによって、熱酸化膜の上にＣＶＤ酸化膜が形成され、第１のシリコン基板と酸化膜との界面には高品質な熱酸化膜がくることになり、作製したＳＯＩウェーハは、界面準位密度がより低く、また絶縁破壊強度がより改善されることになる。そして後のアニール工程によってＣＶＤ酸化膜を改質するので、より高品質な厚膜ＢＯＸ層を有するＳＯＩウェーハを高歩留りで製造することができるようになる。
【００４７】
また、この工程（ａ）において予め形成しておく熱酸化膜は、厚さを５ｎｍ以上１００ｎｍ以下とすることができる。
第１のシリコン基板に予め形成する酸化膜の厚さを５ｎｍ以上とすることによって、電気特性や膜厚均一性に優れた酸化膜となり、更に高品質ＢＯＸ層のＳＯＩウェーハを得ることができる。また厚さを１００ｎｍ以下とすることによって、熱酸化膜の形成に必要以上の時間がかかることを防止でき、高い生産性で高品質ＳＯＩウェーハを製造することができる。
【００４８】
そして、この工程（ａ）において予め形成する熱酸化膜を、形成温度を７００℃以上１０００℃以下とすることができる。
このように、熱酸化膜を形成する温度を７００℃以上１０００℃以下とすることによって、電気特性や膜厚均一性、生産性に優れた例えば膜厚５−１００ｎｍ程度の高品質な熱酸化膜を効率よく第１のシリコン基板上に形成することができ、高品質厚膜ＢＯＸ層のＳＯＩウェーハが更に効率的に得られる。
【００４９】
次に、図１の工程（ｂ）に示す様に、第１のシリコン基板１又は予め熱酸化膜が形成された第１のシリコン基板上に、厚さ１μｍ以上の酸化膜をＣＶＤ法によって堆積させ、ＣＶＤ酸化膜３を形成する。
このＣＶＤ酸化膜の形成方法であるが、熱分解であっても、プラズマ成長であっても良
いが、生産性を考慮するとバッチ処理が可能な熱分解ＣＶＤ法が最も好適である。
尚、ＣＶＤ酸化膜は、堆積直後と比べてアニール後には膜厚が減少するために、あらかじめ減少分を見込んで厚めにＣＶＤ法で堆積させることが望ましい。
【００５０】
そして、図１の工程（ｃ）に示す様に、ＣＶＤ酸化膜３形成後の第１のシリコン基板１に対し、１１００℃〜１３００℃のアニールを行う。
尚、上述のように、アニール温度が１１００℃未満の場合、作製した酸化膜の絶縁破壊強度が低く、ＨＦに対するエッチングレートが高く、ＣＶＤ酸化膜とさほど変わらない水準となるため、アニール温度の下限は１１００℃とする。また１３００℃超となると、シリコン基板へのダメージ（スリップの発生や、アニール炉からの金属不純物の汚染）の影響が大きく、また設備負担が大きく非経済的であるため、上限は１３００℃とする。
【００５１】
その後、図１の工程（ｄ）に示す様に、第１のシリコン基板１と第２のシリコン基板２とを、ＣＶＤ酸化膜３を介して貼り合わせ、貼り合わせたウェーハ４とする。
【００５２】
更に、図１の工程（ｅ）に示す様に、貼り合わせたウェーハ４に対して、１１００℃〜１３００℃のアニールを行う。
尚、アニール工程（ｃ）、（ｅ）は、貼り合わせ工程（ｄ）の前後の少なくとも一方で行うものである。従って、工程（ｃ）のアニールのみであってもよいし、工程（ｅ）のみであってもよく、更には工程（ｃ）、（ｅ）ともに行ってもよい。
【００５３】
ここで、上述のように、この工程（ｅ）のアニール処理は省略することができ、この場合、工程（ｃ）のアニール処理のみを行うものとなる。
これによって、貼り合わせ前に、ＢＯＸ層となるＣＶＤ酸化膜の膜質を改善することができ、貼り合わせ界面の結合状態を良好なものとすることができる。またアニールを複数回行う必要がなく、工程数を削減することができ、製造コストの低減を図ることができる。
【００５４】
尚、このアニール工程（ｃ）、（ｅ）は、Ａｒ雰囲気下で、２０〜８０分間行うものとすることができる。アニール処理を工程（ｃ）、（ｅ）の一方のみを行う場合は、アニール時間を各々で２０〜８０分とすることが望ましい。また、工程（ｃ）、（ｅ）の両方を行う場合は、その熱処理時間の和が２０〜８０分となるようにすることが望ましい。
工程（ｃ）、（ｅ）の両方のタイミングで行うことによって、貼り合わせ前のアニールである工程（ｃ）によってＣＶＤ酸化膜の膜質を改質し、貼り合わせ後のアニール工程（ｅ）で更なる膜質の改質を図るとともに、２枚のシリコン基板の貼り合わせ強度を強いものとすることができる。
このアニール工程は、より好適には、温度は１１５０〜１２５０℃、時間は６０分程度がより望ましい。
【００５５】
アニール工程をこのような条件で行うことによって、ＣＶＤ酸化膜の形成中に膜中に生じた有機不純物を膜外へ確実に放出することができ、ＣＶＤ酸化膜の膜質をより確実に改善することができる。
尚、ここで、ＣＶＤ酸化膜厚が１μｍ、アニール温度が１２００℃の時のアニール時間と絶縁破壊電圧の関係を図８に示す。図８は膜厚１μｍのＣＶＤ酸化膜を１２００℃でアニールした時のアニール時間と破壊電界強度の関係を示したグラフである。
図８に示す様に、熱処理時間が長くなるほど、絶縁破壊電界強度が強くなり、膜質が改善するが、長時間になるほどスリップの発生や金属不純物汚染などの問題が発生する可能性が高くなるため、アニール時間は、破壊電界強度が高くなり始める２０分から、飽和傾向にある８０分までとすることがよい。
【００５６】
その後、図１の工程（ｆ）に示す様に、貼り合わせ工程の後、第２のシリコン基板２を研磨によって薄膜化することができ、これによって、（第２のシリコン基板を薄膜化した）ＳＯＩウェーハ５を得ることができる。または第１のシリコン基板１を研磨によって薄膜化することができ、（第１のシリコン基板を薄膜化した）ＳＯＩウェーハ６を得ることができる。
このように、研磨によって第１のシリコン基板または第２のシリコン基板を薄膜化することによって、ＳＯＩ層が特に厚いＳＯＩウェーハを安定かつ容易に製造することができる。
尚、薄膜化の方法は研磨に限られず、エッチング等の他の手法であってもよい。
【００５７】
このような本発明のＳＯＩウェーハの製造方法によって、熱酸化ではほぼ実現不可能なＢＯＸ層の厚さが例えば１μｍ以上と厚いＳＯＩウェーハであっても、安定かつ容易に製造することができる。またその品質は熱酸化膜とほぼ同品質で非常に高品質であり、特に高電圧用途に好適なＳＯＩウェーハを製造することができる。尚、前述のように、アニール後のＢＯＸ層の厚さを１μｍ以上とするためには、予め形成するＣＶＤ酸化膜の厚さを１μｍより厚く堆積するようにする。
【００５８】
また、本発明のＳＯＩウェーハの製造方法は、上述の図１に示した方法に限られず、図２に示すＳＯＩウェーハの製造方法によっても製造することができる。以下、図２を参照して、本発明のＳＯＩウェーハの製造方法の他の一例について説明する。
【００５９】
まず、図２の工程（ａ’）に示す様に、第１のシリコン基板１と、第２のシリコン基板２’を準備する。
この時準備するシリコン基板は、図１と同様に、ＳＯＩウェーハ上に作製される素子に適したものとなるように適宜選択することができる。
また、図１と同様に、予め、例えば厚さ５−１００ｎｍの熱酸化膜を、例えば７００−１０００℃の温度で形成しておくことができる。
【００６０】
次に、図２の工程（ｂ’）に示す様に、第１のシリコン基板１上に、厚さ１μｍ以上の酸化膜をＣＶＤ法によって堆積させ、ＣＶＤ酸化膜３を形成する。
【００６１】
そして、図２の工程（ｃ’）に示す様に、ＣＶＤ酸化膜３形成後の第１のシリコン基板１に対し、１１００℃〜１３００℃のアニールを行う。
【００６２】
尚、本実施形態では、工程（ａ’）〜（ｃ’）のいずれかの段階で、準備した第２のシリコン基板２’に対して、その表面から水素イオンまたは希ガスイオンの少なくとも一種類のガスイオンをイオン注入して、イオン注入層７の形成を行う。
【００６３】
その後、図２の工程（ｄ’）に示す様に、第１のシリコン基板１と第２のシリコン基板２’とを、ＣＶＤ酸化膜３を介して貼り合わせ、貼り合わせたウェーハ４’とする。
【００６４】
その後、図２の工程（ｆ’）に示す様に、貼り合わせ工程の後、第２のシリコン基板２’を、イオン注入層７で剥離することによって薄膜化を行うことができ、ＳＯＩウェーハ５’を得ることができる。
【００６５】
ここで、図２の工程（ｆ’）の前に、貼り合わせたウェーハ４’に対して、１１００℃〜１３００℃のアニールを行うことができ、またその条件としてはＡｒ雰囲気下で、２０〜８０分間行うものとすることができる。この場合、貼り合わせ後のＣＶＤ酸化膜の改質熱処理とイオン注入層７での剥離熱処理とを兼ねるものとすることができる。
【００６６】
また、図２の工程（ｆ’）の後に、薄膜化後の第２のシリコン基板上に、シリコン単結晶膜をエピタキシャル成長することができ、これによって、ＳＯＩ層の膜厚が均一で、かつＳＯＩ層及びＢＯＸ層が厚い厚膜ＳＯＩウェーハを得ることができる。
【００６７】
この図２に示す様なＳＯＩウェーハの製造方法によって、ＳＯＩ層の膜厚が均一なＢＯＸ層の厚さの厚いＳＯＩウェーハを安定して製造することができる。
【００６８】
更に、本発明のＳＯＩウェーハの製造方法は、上述の図１，２に示した方法に限られず、図３に示すＳＯＩウェーハの製造方法によっても製造することができる。以下、図３を参照して、本発明のＳＯＩウェーハの製造方法のその他の一例について説明する。
【００６９】
まず、図３の工程（ａ’’）に示す様に、第１のシリコン基板１と、第２のシリコン基板２’’を準備する。
この時準備するシリコン基板は、図１，２の時と同様に、ＳＯＩウェーハ上に作製される素子に適したものとなるように適宜選択することができる。
また、図１，２と同様に、予め、例えば厚さ５−１００ｎｍの熱酸化膜を、例えば７００−１０００℃の温度で形成しておくことができる。
【００７０】
次に、図３の工程（ｂ’’）に示す様に、第１のシリコン基板１上に、厚さ１μｍ以上の酸化膜をＣＶＤ法によって堆積させ、ＣＶＤ酸化膜３を形成する。
【００７１】
そして、図３の工程（ｃ’’）に示す様に、ＣＶＤ酸化膜３形成後の第１のシリコン基板１に対し、１１００℃〜１３００℃のアニールを行う。
【００７２】
尚、本実施形態では、工程（ａ’’）〜（ｃ’’）のいずれかの段階で、準備した第２のシリコン基板２’’に対して、陽極酸化等の方法によって多孔質層８を形成し、その表面上にエピタキシャル層９を形成する。
【００７３】
その後、図３の工程（ｄ’’）に示す様に、第１のシリコン基板１と第２のシリコン基板２’’とを、ＣＶＤ酸化膜３を介して貼り合わせ、貼り合わせたウェーハ４’’とする。
【００７４】
更に、ここで、図３の工程（ｆ’’）の前に、貼り合わせたウェーハ４’’に対して、１１００℃〜１３００℃のアニールを行うことができ、またその条件としてはＡｒ雰囲気下で、２０〜８０分間行うものとすることができる。更に、このアニール工程は省略することもできる。
【００７５】
その後、図３の工程（ｆ’’）に示す様に、貼り合わせ工程の後、第２のシリコン基板２’’を、多孔質層８で剥離することによって薄膜化を行うことができ、ＳＯＩウェーハ５’’を得ることができる。
【００７６】
また、図３の工程（ｇ’’）に示すように、薄膜化後の第２のシリコン基板上に、シリコン単結晶膜１０をエピタキシャル成長することができ、ＳＯＩ層の膜厚が均一で、かつＳＯＩ層及びＢＯＸ層が厚いＳＯＩウェーハを得ることができる。
【００７７】
この図３に示す様なＳＯＩウェーハの製造方法によっても、ＳＯＩ層の膜厚が均一なＢＯＸ層の厚さの厚いＳＯＩウェーハを安定して製造することができる。
【実施例】
【００７８】
以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１，２）
まず第１のシリコン基板として、導電型がＮ型で直径２００ｍｍ、抵抗率１０Ω・ｃｍのシリコン単結晶ウェーハを３枚準備した。そのうち１枚は、予め７００℃、１８０分のパイロジェニック酸化を行い、その表面に１０ｎｍの熱酸化膜が形成されたシリコン単結晶ウェーハ（実施例２）であり、残り２枚は熱酸化膜は形成されていない（実施例１）ものとした。
この第１のシリコン基板３枚をＲＣＡ洗浄し、その後、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置に投入して、ＴＥＯＳ（テトラエトキシシラン）を原料ガスとして、７５０℃／１２０ｍｉｎの条件で、ＣＶＤ酸化膜を１２μｍ堆積させた。
そして、ＣＶＤ酸化膜付きの第１のシリコン基板３枚をアニール炉に入れて、１２００℃／１ｈｒｓ、Ａｒガス雰囲気でアニールした。その後、ＣＶＤ酸化膜の厚さを測定すると、１０μｍまで減少していた。
【００７９】
また、アニール前後のＣＶＤ酸化膜の特性を評価するため、アニールまで行った実施例１，２の第１のシリコン基板の内の１枚に対して、光学定数、絶縁破壊電圧、ＨＦエッチングレートの評価を行った。その特性の変化を以下の表１にまとめて示すが、表１に示す様に、アニールによってＣＶＤ酸化膜の膜質を改質できることが確認できた。
【００８０】
【表１】
【００８１】
その後、第２のシリコン基板（第１のシリコン基板と同規格のシリコン単結晶ウェーハ）を２枚準備した。
そして、ＣＶＤ酸化膜を介して、実施例１と実施例２の第１のシリコン基板と第２のシリコン基板とを各々貼り合わせた。
その後、第２のシリコン基板を研磨して１０μｍの厚さまで研磨することでＳＯＩウェーハを製造した。
【００８２】
この製造したＳＯＩウェーハのＢＯＸ耐圧を測定したところ、実施例１のＳＯＩウェーハでは５２００Ｖ、実施例２のＳＯＩウェーハでは５４００Ｖであり、実施例１，２ともにＳＯＩ構造とする前のアニール後ＣＶＤ膜と同等の絶縁破壊電圧であり、また熱酸化膜と同レベルであった。
また、実施例２のＳＯＩウェーハのほうが、光学定数・絶縁破壊電圧・界面準位密度が実施例１のＳＯＩウェーハよりも優れており、予め熱酸化膜を形成することによって、より高品質の厚膜ＳＯＩウェーハが得られることが判った。
【００８３】
（実施例３，４）
実施例１，２において、貼り合わせ前のアニール処理の条件を１２００℃／０．５ｈｒｓとし、また貼り合わせ後に１２００℃／０．５ｈｒｓ、Ａｒガス雰囲気の条件でアニール処理を行った以外は同様の方法でＳＯＩウェーハを製造（実施例１に対応するのが実施例３、実施例２に対応するのが実施例４）し、同様の評価を行った。
【００８４】
【表２】
【００８５】
実施例３，４のＳＯＩウェーハのＢＯＸ膜特性を測定したところ、表２に示すように、実施例３は実施例１と、実施例４は実施例２とほぼ同程度の評価結果となり、同等の膜質が得られることが判った。
また、実施例１，２と同様に、予め熱酸化膜を形成した実施例４のほうが、実施例３に比べて光学定数・絶縁破壊電圧・界面準位密度が優れており、より高品質の厚膜ＳＯＩウェーハであることが判った。
【００８６】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００８７】
１…第１のシリコン基板、
２，２’、２’’…第２のシリコン基板、
３…ＣＶＤ酸化膜、
４，４’，４’’…貼り合わせたウェーハ、
５，５’，５’’…（第２のシリコン基板を薄膜化した）ＳＯＩウェーハ、
６…（第１のシリコン基板を薄膜化した）ＳＯＩウェーハ、
７…イオン注入層、
８…多孔質層、
９…（多孔質層上の）エピタキシャル層、
１０…シリコン単結晶膜。
【技術分野】
【０００１】
本発明は、ＳＯＩウェーハの製造方法とその方法によって製造されたＳＯＩウェーハに係り、更に詳しくは、絶縁物上の単結晶半導体層に作製される電子デバイス、集積回路に適するＳＯＩウェーハの製造方法に関するものである。
【背景技術】
【０００２】
絶縁物上の単結晶Ｓｉ半導体層の形成は、シリコン・オン・インシュレーター（ＳＯＩ）技術として広く知られ、通常のＳｉ集積回路を作製するシリコン単結晶基板では到達しえない数々の優位点があることから、多くの研究が成されてきた。すなわち、ＳＯＩ技術を利用することで、
１．誘電体分離が容易で高集積化が可能、２．対放射線耐性に優れている、３．浮遊容量が低減され高速化が可能、４．ウエル工程が省略できる、５．ラッチアップを防止できる、６．薄膜化による完全空乏型電界効果トランジスタが可能、
等の優位点が得られる。
【０００３】
このようなデバイス特性上の多くの利点を実現するために、ここ数十年に渡り、ＳＯＩ構造の形成方法について数多くの研究がなされてきている。
また近年の環境問題、省エネルギーに対応した半導体素子が数多く開発されているが、この用途では高電圧を扱う必要があり、そのため厚い素子分離膜（埋め込み酸化膜（ＢＯＸ層））をもつＳＯＩウェーハの要求が非常に強くなってきている。
【０００４】
古くは、単結晶サファイア基板上に、シリコンをＣＶＤ（化学気相法）でヘテロエピタキシーさせて形成するＳＯＳ（シリコン・オン・サファイア）が知られており、最も成熟したＳＯＩ技術として一応の成功を収めはした。
しかし、シリコン層と下地サファイア基板界面の格子不整合による大量の結晶欠陥、サファイア基板からのアルミニウムのシリコン層への混入、そして何よりも基板の高価格と大面積化への遅れにより、その応用の広がりが妨げられている。
【０００５】
比較的近年には、サファイア基板を使用しないＳＯＩ構造が実現されている。
例えば、Ｖ型の溝が表面に異方性エッチングされたシリコン単結晶基板に酸化膜を形成し、該酸化膜上に多結晶シリコン層をシリコン単結晶基板と同じ程度厚く堆積させた後、シリコン単結晶基板を裏面から研磨して、厚い多結晶シリコン層上にＶ溝に囲まれて誘電分離されたシリコン単結晶領域を形成する方法がある。
この方法によれば、結晶性は良好なＳＯＩ構造とできるが、多結晶シリコンを数百μｍも厚く堆積する工程、シリコン単結晶基板を裏面より研磨して分離したシリコン活性層のみを残す工程に制御性と生産性の問題があり、またデバイス工程よりも前の基板作製時にＶ溝を作製するため、その上に作製される素子設計に自由度がないという問題点がある。
【０００６】
そして、サイモックス（ＳＩＭＯＸ：Ｓｅｐｅｒａｔｉｏｎ ｂｙ ｉｏｎ ｉｍｐｌａｎｔｅｄ ｏｘｙｇｅｎ）と称される、シリコン単結晶基板中に酸素イオン注入によりＳｉＯ２層を形成する方法は、シリコンプロセスと整合性は良い。しかしＳｉＯ２層を形成するためには、酸素イオンを１０１８ｉｏｎｓ／ｃｍ２以上も注入する必要があり、その注入時間は極めて長く、生産性が高いとはいえない。また、ウエハコストが高く、更には、結晶欠陥が多く残存するので、工業的に見て少数キャリアデバイスを作製できる程度に充分な品質を達成できない。そして、イオン注入によって分離酸化膜を形成するために、高電圧用途に要求される厚い分離酸化膜を形成することが実質上不可能であるという問題点がある。
【０００７】
また、上記のようなＳＯＩウェーハの製造方法とは別に、多孔質シリコン上に単結晶シリコンを形成して、その上に酸化膜付シリコン基板を貼り合わせ、多孔質層から分離するＥＬＴＲＡＮ基板がある（例えば特許文献１等参照）。
更に、熱酸化膜を形成したシリコン基板に、もうひとつのシリコン基板を貼り合わせ、研磨によって薄膜化する方法、選択エッチングによって薄膜化する方法、イオン注入によりダメージ層を作製しておき、貼り合わせ後にダメージ層で分離して薄膜化する方法（スマートカット法（登録商標））がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許２６０８３５１号公報
【非特許文献】
【０００９】
【非特許文献１】Ｂ．Ｅ．Ｄｅａｌ ｅｔ． ａｌ．， Ｊ．Ａｐｐｌ． Ｐｈｙｓ．，３６， ３７７０ （１９６５）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
このように、ＳＯＩウェーハの作製方法は数多く知られているが、分離酸化膜（ＢＯＸ層）はＳＩＭＯＸを除いて熱酸化膜であり、高電圧用途で使用されるような厚い分離酸化膜の形成には限界がある。何故なら熱酸化膜の厚さは酸化時間の１／２乗に比例するため、実用的には１μｍ程度が限界である。そして前述のようにＳＩＭＯＸはイオン注入により分離酸化膜を形成する方法のため、厚い酸化膜の形成には不適である。
【００１１】
ここで、実際に熱酸化膜単膜で厚さを変えてどのくらいの電圧まで破壊されないかを調べた。その結果（絶縁破壊耐圧）を図４に示す。横軸が酸化膜厚、縦軸が絶縁破壊電圧値（Ｖｂｄ）である。
この図４から判るように、酸化膜厚が１μｍであれば、絶縁破壊電圧値は９００Ｖである。また、もっと大きな絶縁破壊電圧値、例えば約５０００Ｖであれば、１０μｍという厚い酸化膜が最低でも要求されることになる。
【００１２】
ところで、今後は電気自動車等のように高い電圧を扱うデバイスが増えてくることが予想され、電圧もますます大きくなってくることが考えられる。そのため、それに伴い酸化膜厚が数μｍ以上に厚くする要求が増えてくると考えられる。
しかしながら実際の酸化工程を考慮すると、酸化膜厚が酸化時間の１／２乗に比例することを考えると通常の熱処理炉では１μｍ程度が限界である。そして、これ以上は高温炉の中にシリコン基板をかなりの長時間の間投入しておくしかなく、生産性等を考慮すると問題が多い。例えば、１１５０℃でパイロ酸化を行う場合、１０μｍまで成長させるには２０００分以上必要となる（例えば非特許文献１等参照）。
【００１３】
また、高電圧にも耐えられるＳＯＩウェーハを作製することは、分離のための酸化膜の絶縁破壊耐圧を向上させることが必須である。そこでシリコン酸化膜に変わる誘電率をもつ材料を採用することも考えられるが、シリコンプロセスとの適合性等を考慮すると厚いシリコン酸化膜を採用することが最も適した方法である。
しかし先ほど述べたように、厚い酸化膜を熱酸化法で形成するには長時間が必要であり、生産性の問題がある。そして、厚い熱酸化膜を成長させるには高温の熱処理が必要であり、シリコン基板への熱的ダメージ（スリップなど）、不純物汚染等も発生しやすくなる。このため、その後に作製されるデバイス性能への影響も懸念されるなど問題も多く、熱酸化法で厚い酸化膜を形成する方法を採用するのは困難である。
【００１４】
そこで熱酸化膜に変えて、ＣＶＤ酸化膜を使うことが考えられるが、図４に示したようにＣＶＤ酸化膜は熱酸化膜と比べて絶縁耐圧が悪く、またＨＦエッチングレートも熱酸化膜より大きい。そして、熱酸化膜とは構造的にも異なり、また性質上、分離酸化膜の形成には適していない。
ところで特開平９−２０５１４０号公報や特開２００７−２７５５７号公報には、分離構造として、Ｖ溝を使ったトレンチを使い、これをＣＶＤ酸化膜で埋める技術が公開されている。しかしこれらの技術は、いずれも縦方向の分離である。しかも、特開平９−２０５１４０号公報に記載の技術において、トレンチ構造を採用する場合は、ＳＯＩウェーハを利用することが前提であり、ＢＯＸ層としての使用はしていない。
【００１５】
そこで、本発明は、上記問題に鑑みなされたものであって、高電圧用途に適応できる例えば１μｍ以上と非常に厚いシリコン酸化膜（ＢＯＸ層）を持ったＳＯＩウェーハの製造方法及びＳＯＩウェーハを提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するため、本発明では、少なくとも、第１のシリコン基板上に１μｍ以上の厚さのＣＶＤ酸化膜を形成する工程と、前記第１のシリコン基板と第２のシリコン基板とを、前記ＣＶＤ酸化膜を介して貼り合わせる工程とを具備し、前記ＣＶＤ酸化膜形成工程後、前記貼り合わせ工程の前後の少なくとも一方で、１１００℃〜１３００℃のアニールを行うアニール工程を有することを特徴とするＳＯＩウェーハの製造方法を提供する。
【００１７】
このように、熱酸化膜の代わりにＣＶＤ酸化膜を形成することによって、その厚さが１μｍ以上、例えば１０μｍ以上と厚い酸化膜であっても容易に形成することができる。また、ＣＶＤ酸化膜の形成後に１１００℃〜１３００℃のアニールを行うことによって、ＣＶＤ酸化膜を改質することができ、熱酸化膜と同等の品質を持った酸化膜とすることができる。
そしてこのような非常に厚く、熱酸化膜と同等の品質のＣＶＤ酸化膜を介して第１のシリコン基板と第２のシリコン基板を貼り合わせることによって、高品質かつ高絶縁性の高電圧用途に好適なＢＯＸ層の厚さが例えば１μｍ以上、好ましくは２μｍ以上と厚いＳＯＩウェーハを容易かつ高歩留りで製造することができる。
【００１８】
ここで、前記ＣＶＤ酸化膜を形成する工程では、予め前記第１のシリコン基板の表面に熱酸化膜を形成しておくことが好ましい。
予め第１のシリコン基板の表面に熱酸化膜を形成し、その後にＣＶＤ酸化膜をデポジッションすることによって、第１のシリコン基板と酸化膜との界面に緻密で高品質の熱酸化膜が形成されたものとなり、作製したＳＯＩウェーハの界面準位密度を低くでき、また絶縁破壊強度を改善することができる。よって、より高品質なＢＯＸ層の厚さが例えば１μｍ以上、好ましくは２μｍ以上と厚いＳＯＩウェーハを製造することができる。
【００１９】
また、前記熱酸化膜は、厚さを５ｎｍ以上１００ｎｍ以下とすることが好ましい。
予め形成する熱酸化膜が５ｎｍよりも薄いと、熱酸化膜は単体として直接トンネル電流が流れやすくなり、５ｎｍ以上の厚さの酸化膜と電気的特性が異なってしまうことや、酸化膜厚均一性などに問題がないわけではない。そこで熱酸化膜の厚さを５ｎｍ以上とすることがよい。また、１００ｎｍ以下とすることによって、この熱酸化膜の形成時間が長時間になることを防ぐことができるため、生産効率が低下することもなく、好適である。
【００２０】
そして、前記熱酸化膜を形成する温度を、７００℃以上１０００℃以下とすることが好ましい。
このように、熱酸化膜を形成する温度を７００℃以上１０００℃以下とすることによって、例えば５−１００ｎｍの薄くて高品質の熱酸化膜を再現性良く形成することができ、高品質厚膜ＢＯＸ層のＳＯＩウェーハを更に効率的に製造することができる。
【００２１】
更に、前記アニール工程は、前記貼り合わせ工程の前だけで行うことが好ましい。
このように、貼り合わせ工程の前のみにアニール工程を行うことによって、予めアニール処理によって改質したＣＶＤ酸化膜を介して第１のシリコン基板と第２のシリコン基板を貼り合わせることができ、貼り合わせ界面が安定した、より高品質のＳＯＩウェーハを製造することができる。
【００２２】
また、前記アニール工程は、Ａｒ雰囲気下で、２０〜８０分間行うことが好ましい。
このように、アニール工程として、Ａｒ雰囲気下で２０〜８０分間のアニール処理を行うことによって、ＣＶＤ酸化膜をより高品質に改質することができ、更に高品質なＳＯＩウェーハを製造することができる。
【００２３】
そして、前記貼り合わせ工程の後、前記第１のシリコン基板または前記第２のシリコン基板を、研磨によって薄膜化することができる。
このように、研磨によって第１のシリコン基板または第２のシリコン基板の薄膜化を行うことによって、厚膜のＳＯＩ層およびＢＯＸ層を有するＳＯＩウェーハを容易に製造することができる。
【００２４】
更に、前記貼り合わせ工程の前に、前記第２のシリコン基板に多孔質層を形成し、前記貼り合わせ工程の後、前記第２のシリコン基板を前記多孔質層で剥離して薄膜化することができる。
このように、第２のシリコン基板に多孔質層を形成し、第２のシリコン基板を多孔質層で剥離して薄膜化することによって、ＳＯＩ層の膜厚が均一で、かつ結晶性の高いＳＯＩウェーハを得ることができる。
【００２５】
また、前記貼り合わせ工程の前に、前記第２のシリコン基板の表面から水素イオンまたは希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、前記貼り合わせ工程の後、前記第２のシリコン基板を前記イオン注入層で剥離して薄膜化することができる。
このような、所謂イオン注入剥離法によって第２のシリコン基板の薄膜化を行うことで、薄膜化するＳＯＩ層の膜厚を均一なものとすることができ、また剥離面の表面粗さを低いものとすることができ、よって高い平坦性を有したＳＯＩウェーハを得ることができる。
【００２６】
そして、前記薄膜化後の第２のシリコン基板上に、シリコン単結晶膜をエピタキシャル成長させることが好ましい。
このように、薄膜化後の第２のシリコン基板上に、シリコン単結晶膜をエピタキシャル成長させることによって、例えば１μｍ以上、好ましくは２μｍ以上の厚さの厚いＢＯＸ層と厚くて均一なＳＯＩ層を有するＳＯＩウェーハを容易に製造することができる。
【００２７】
また、本発明では、本発明に記載のＳＯＩウェーハの製造方法で作製されたものであることを特徴とするＳＯＩウェーハを提供する。
上述のように、本発明のＳＯＩウェーハの製造方法によれば、ＣＶＤ法で作製された厚く高品質なＢＯＸ層を有するＳＯＩウェーハを製造することができる。
【発明の効果】
【００２８】
以上説明したように、本発明によれば、従来作製することが非常に困難であった高い絶縁性を維持した厚い（例えば１μｍ以上、好ましくは２μｍ以上）ＢＯＸ膜を備えた高品質ＳＯＩウェーハが安価で容易に作製可能になる。
【図面の簡単な説明】
【００２９】
【図１】本発明のＳＯＩウェーハの製造方法の一例を示した工程フローである。
【図２】本発明のＳＯＩウェーハの製造方法の他の一例を示した工程フローである。
【図３】本発明のＳＯＩウェーハの製造方法のその他の一例を示した工程フローである。
【図４】様々な酸化膜の、酸化膜厚と絶縁破壊電圧の関係を示したグラフである。
【図５】様々な酸化膜の、屈折率や膜厚の関係を示したグラフである。
【図６】ＣＶＤ酸化膜のアニール温度と破壊電界強度の関係を示したグラフである。
【図７】ＣＶＤ酸化膜のアニール温度と２％ＨＦに対するエッチング速度の関係を示したグラフである。
【図８】膜厚１μｍのＣＶＤ酸化膜を１２００℃でアニールした時のアニール時間と絶縁破壊電界強度の関係を示したグラフである。
【図９】様々な酸化膜の、酸化膜形成方法と界面準位密度との関係を示したグラフである。
【図１０】様々な酸化膜の、酸化膜形成方法と絶縁破壊強度との関係を示したグラフである。
【発明を実施するための形態】
【００３０】
以下、本発明についてより具体的に説明する。
前述のように、高電圧用途に適応できる数μｍ以上の厚いシリコン酸化膜（ＢＯＸ層）を持ったＳＯＩウェーハの製造方法及びＳＯＩウェーハの開発が待たれていた。
【００３１】
そこで、本発明者らは鋭意検討を重ねた結果、シリコン基板上に厚膜堆積に適したＣＶＤ法によって酸化膜を１μｍ以上厚く堆積させ、そしてそのＣＶＤ酸化膜を有するシリコン基板に高温アニールを行うことによってＣＶＤ酸化膜を改質させ、熱酸化膜と同等の品質のＢＯＸ層として用いることを発想した。
【００３２】
そして、そのアニールの条件について更に鋭意検討を重ねた。
そこで、高温アニールの温度を変えてアニール処理されたＣＶＤ酸化膜や処理前のＣＶＤ酸化膜、熱酸化膜の絶縁破壊電圧や光学定数、ＨＦエッチングレートを比較し、最適なアニール条件について更なる検討を行った。
【００３３】
まず、酸化膜の形成条件やアニール温度と、膜厚や光学定数（ここでは屈折率）を評価した。その結果を図５に示す。
図５に示す様に、ＣＶＤ酸化膜をアニールすると、アニール温度が高くなるほど膜厚が薄くなる傾向になった。これに対し、屈折率はアニール温度が高くなるほど熱酸化膜に近づいていった。
【００３４】
また、酸化膜の形成条件やアニール温度と、絶縁破壊に至る電圧との関係を評価するために、絶縁破壊電界強度を評価した。その結果を図６に示す。
図６に示す様に、アニール温度が高くなればなるほど、絶縁破壊に至る電界の強さは強くなり、熱酸化膜に近くなっていった。
【００３５】
更に、酸化膜の形成条件やアニール温度と、ＨＦに対するエッチングレートとの関係を評価した。その結果を図７に示す。
図７に示す様に、アニール温度にさほど関係なく、ＣＶＤ酸化膜をアニールすることで熱酸化膜と略同等のエッチングレートとなることが判った。
【００３６】
従って、アニール温度が高くなるほど、酸化膜の光学定数、破壊電圧、ＨＦエッチングレートの特性が熱酸化膜に近づき、これはＣＶＤ酸化膜が熱酸化膜に対して膜密度が小さく、膜中に有機不純物等を含んでいるためと考えられる。
そしてＣＶＤ酸化膜をアニールすることで、ＣＶＤ膜の形成中に生じた有機不純物をアニールアウトすることができ、膜質が改善し、性質が熱酸化膜に近づくものと考えられる。
【００３７】
また、ＣＶＤ酸化膜や１２００℃アニールＣＶＤ酸化膜の膜厚と絶縁破壊電圧の関係も評価した。その結果を図４に示す。
図４に示す様にアニール前のＣＶＤ酸化膜は熱酸化膜には絶縁破壊電圧は及ばない。しかしアニールしたＣＶＤ酸化膜は熱酸化膜とほぼ互角で、非常に良好な絶縁破壊電圧であることが判った。
【００３８】
更に、様々な酸化膜の、酸化膜の形成方法と、界面準位密度及び絶縁破壊強度との関係について検討を行った。その詳細について以下説明する。
まず以下に示す様な７種類のシリコン基板を準備した。
サンプルＡ：熱酸化膜のみ（リファレンス）、
サンプルＢ：熱酸化膜＋ＣＶＤ酸化膜、
サンプルＣ：熱酸化膜＋ＣＶＤ酸化膜＋１０００℃アニール、
サンプルＤ：熱酸化膜＋ＣＶＤ酸化膜＋１２００℃アニール、
サンプルＥ：ＣＶＤ酸化膜のみ、
サンプルＦ：ＣＶＤ酸化膜＋１０００℃アニール、
サンプルＧ：ＣＶＤ酸化膜＋１２００℃アニール、
尚、サンプルＢ〜Ｇのシリコン基板に形成した酸化膜は、熱酸化膜は厚さ１０ｎｍ（形成温度７００℃、パイロジェニック酸化）、ＣＶＤ酸化膜の厚さは１μｍとした。またサンプルＡのリファレンスの熱酸化膜の厚さは１μｍ（１１００℃、パイロジェニック酸化）とした。
【００３９】
そして準備したサンプルＡ−Ｇの７種類のシリコン基板の界面準位密度、絶縁破壊強度を評価した。界面準位密度の評価結果を図９に、絶縁破壊強度の評価結果を図１０にそれぞれ示す。
【００４０】
図９に示すように、熱酸化膜＋ＣＶＤ酸化膜＋１２００℃アニールを行ったサンプルＤの場合、リファレンスであるサンプルＡ（熱酸化膜のみ）と同等の界面準位を持っていることが判った。また、薄い熱酸化膜が形成されていなくても、高温アニール（１２００℃）が行われた（サンプルＧ）ことによって、１０００℃アニール（サンプルＣ，Ｆ）に比べて界面準位密度を改善できることが判った。
【００４１】
また、図１０に示すように、絶縁破壊特性についても、熱酸化膜＋ＣＶＤ酸化膜＋１２００℃アニールを行ったサンプルＤの場合、サンプルＡ（熱酸化膜のみ）と同等の絶縁破壊強度であることが判った。また、１２００℃のアニールを行ったサンプルＧも、熱酸化膜が形成されたサンプルＤや熱酸化のみにサンプルＡには及ばないものの、１０００℃アニール（サンプルＣ，Ｆ）のシリコン基板に比べて、十分な破壊絶縁強度を有していることが判った。
【００４２】
以上の結果から、アニール温度が１１００℃以上であれば、破壊電界強度は熱酸化膜に完全には追いつかないものの、エッチングレートは熱酸化膜と略同等の数値になるため、アニール温度の下限は１１００℃がよいことが判った。
また、温度を高くするほど熱酸化膜の特性に近くなるが、１３００℃より高温のアニールを行うには、設備的にも対応が難しくなってしまい、またシリコン基板の熱的ダメージや不純物汚染が大きくなって問題があるため、上限は１３００℃がよいことが判った。
そして、ＣＶＤ酸化膜を形成する前に、予め熱酸化膜を形成することによって、より高品質のＢＯＸ層となる酸化膜が得られることが判った。
【００４３】
すなわち、好適には予め熱酸化膜を形成した後に、ＣＶＤ酸化膜形成後の高温アニールの温度の温度範囲を１１００℃〜１３００℃とすることによって、熱酸化膜と同等の品質で厚い酸化膜が得られ、この酸化膜をＢＯＸ層として利用することによって、高電圧用途に好適な例えば１μｍ以上の厚いシリコン酸化膜を有し、欠陥や金属不純物等の問題が少ない高品質ＳＯＩウェーハを容易に製造できることを知見し、本発明を完成させた。
【００４４】
以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。
図１は、本発明のＳＯＩウェーハの製造方法の一例を示した工程フローである。
【００４５】
まず、図１の工程（ａ）に示す様に、第１のシリコン基板１と、第２のシリコン基板２を準備する。
この時準備するシリコン基板は、一般的に用いられているものであれば良く、例えばＣＺ法で育成したシリコン単結晶棒からスライスして作製したものを用いればよい。またその導電型や抵抗率などの電気特性値や結晶方位、結晶径等は、製造したＳＯＩウェーハに作製される素子に適したものとなるように適宜選択することができる。
【００４６】
ここで、この図１の工程（ａ）のＣＶＤ酸化膜を形成する工程では、予め第１のシリコン基板１の表面に、熱酸化膜を形成しておくことができる。
このようにＣＶＤ酸化膜を形成する前に予め熱酸化膜を形成しておくことによって、熱酸化膜の上にＣＶＤ酸化膜が形成され、第１のシリコン基板と酸化膜との界面には高品質な熱酸化膜がくることになり、作製したＳＯＩウェーハは、界面準位密度がより低く、また絶縁破壊強度がより改善されることになる。そして後のアニール工程によってＣＶＤ酸化膜を改質するので、より高品質な厚膜ＢＯＸ層を有するＳＯＩウェーハを高歩留りで製造することができるようになる。
【００４７】
また、この工程（ａ）において予め形成しておく熱酸化膜は、厚さを５ｎｍ以上１００ｎｍ以下とすることができる。
第１のシリコン基板に予め形成する酸化膜の厚さを５ｎｍ以上とすることによって、電気特性や膜厚均一性に優れた酸化膜となり、更に高品質ＢＯＸ層のＳＯＩウェーハを得ることができる。また厚さを１００ｎｍ以下とすることによって、熱酸化膜の形成に必要以上の時間がかかることを防止でき、高い生産性で高品質ＳＯＩウェーハを製造することができる。
【００４８】
そして、この工程（ａ）において予め形成する熱酸化膜を、形成温度を７００℃以上１０００℃以下とすることができる。
このように、熱酸化膜を形成する温度を７００℃以上１０００℃以下とすることによって、電気特性や膜厚均一性、生産性に優れた例えば膜厚５−１００ｎｍ程度の高品質な熱酸化膜を効率よく第１のシリコン基板上に形成することができ、高品質厚膜ＢＯＸ層のＳＯＩウェーハが更に効率的に得られる。
【００４９】
次に、図１の工程（ｂ）に示す様に、第１のシリコン基板１又は予め熱酸化膜が形成された第１のシリコン基板上に、厚さ１μｍ以上の酸化膜をＣＶＤ法によって堆積させ、ＣＶＤ酸化膜３を形成する。
このＣＶＤ酸化膜の形成方法であるが、熱分解であっても、プラズマ成長であっても良
いが、生産性を考慮するとバッチ処理が可能な熱分解ＣＶＤ法が最も好適である。
尚、ＣＶＤ酸化膜は、堆積直後と比べてアニール後には膜厚が減少するために、あらかじめ減少分を見込んで厚めにＣＶＤ法で堆積させることが望ましい。
【００５０】
そして、図１の工程（ｃ）に示す様に、ＣＶＤ酸化膜３形成後の第１のシリコン基板１に対し、１１００℃〜１３００℃のアニールを行う。
尚、上述のように、アニール温度が１１００℃未満の場合、作製した酸化膜の絶縁破壊強度が低く、ＨＦに対するエッチングレートが高く、ＣＶＤ酸化膜とさほど変わらない水準となるため、アニール温度の下限は１１００℃とする。また１３００℃超となると、シリコン基板へのダメージ（スリップの発生や、アニール炉からの金属不純物の汚染）の影響が大きく、また設備負担が大きく非経済的であるため、上限は１３００℃とする。
【００５１】
その後、図１の工程（ｄ）に示す様に、第１のシリコン基板１と第２のシリコン基板２とを、ＣＶＤ酸化膜３を介して貼り合わせ、貼り合わせたウェーハ４とする。
【００５２】
更に、図１の工程（ｅ）に示す様に、貼り合わせたウェーハ４に対して、１１００℃〜１３００℃のアニールを行う。
尚、アニール工程（ｃ）、（ｅ）は、貼り合わせ工程（ｄ）の前後の少なくとも一方で行うものである。従って、工程（ｃ）のアニールのみであってもよいし、工程（ｅ）のみであってもよく、更には工程（ｃ）、（ｅ）ともに行ってもよい。
【００５３】
ここで、上述のように、この工程（ｅ）のアニール処理は省略することができ、この場合、工程（ｃ）のアニール処理のみを行うものとなる。
これによって、貼り合わせ前に、ＢＯＸ層となるＣＶＤ酸化膜の膜質を改善することができ、貼り合わせ界面の結合状態を良好なものとすることができる。またアニールを複数回行う必要がなく、工程数を削減することができ、製造コストの低減を図ることができる。
【００５４】
尚、このアニール工程（ｃ）、（ｅ）は、Ａｒ雰囲気下で、２０〜８０分間行うものとすることができる。アニール処理を工程（ｃ）、（ｅ）の一方のみを行う場合は、アニール時間を各々で２０〜８０分とすることが望ましい。また、工程（ｃ）、（ｅ）の両方を行う場合は、その熱処理時間の和が２０〜８０分となるようにすることが望ましい。
工程（ｃ）、（ｅ）の両方のタイミングで行うことによって、貼り合わせ前のアニールである工程（ｃ）によってＣＶＤ酸化膜の膜質を改質し、貼り合わせ後のアニール工程（ｅ）で更なる膜質の改質を図るとともに、２枚のシリコン基板の貼り合わせ強度を強いものとすることができる。
このアニール工程は、より好適には、温度は１１５０〜１２５０℃、時間は６０分程度がより望ましい。
【００５５】
アニール工程をこのような条件で行うことによって、ＣＶＤ酸化膜の形成中に膜中に生じた有機不純物を膜外へ確実に放出することができ、ＣＶＤ酸化膜の膜質をより確実に改善することができる。
尚、ここで、ＣＶＤ酸化膜厚が１μｍ、アニール温度が１２００℃の時のアニール時間と絶縁破壊電圧の関係を図８に示す。図８は膜厚１μｍのＣＶＤ酸化膜を１２００℃でアニールした時のアニール時間と破壊電界強度の関係を示したグラフである。
図８に示す様に、熱処理時間が長くなるほど、絶縁破壊電界強度が強くなり、膜質が改善するが、長時間になるほどスリップの発生や金属不純物汚染などの問題が発生する可能性が高くなるため、アニール時間は、破壊電界強度が高くなり始める２０分から、飽和傾向にある８０分までとすることがよい。
【００５６】
その後、図１の工程（ｆ）に示す様に、貼り合わせ工程の後、第２のシリコン基板２を研磨によって薄膜化することができ、これによって、（第２のシリコン基板を薄膜化した）ＳＯＩウェーハ５を得ることができる。または第１のシリコン基板１を研磨によって薄膜化することができ、（第１のシリコン基板を薄膜化した）ＳＯＩウェーハ６を得ることができる。
このように、研磨によって第１のシリコン基板または第２のシリコン基板を薄膜化することによって、ＳＯＩ層が特に厚いＳＯＩウェーハを安定かつ容易に製造することができる。
尚、薄膜化の方法は研磨に限られず、エッチング等の他の手法であってもよい。
【００５７】
このような本発明のＳＯＩウェーハの製造方法によって、熱酸化ではほぼ実現不可能なＢＯＸ層の厚さが例えば１μｍ以上と厚いＳＯＩウェーハであっても、安定かつ容易に製造することができる。またその品質は熱酸化膜とほぼ同品質で非常に高品質であり、特に高電圧用途に好適なＳＯＩウェーハを製造することができる。尚、前述のように、アニール後のＢＯＸ層の厚さを１μｍ以上とするためには、予め形成するＣＶＤ酸化膜の厚さを１μｍより厚く堆積するようにする。
【００５８】
また、本発明のＳＯＩウェーハの製造方法は、上述の図１に示した方法に限られず、図２に示すＳＯＩウェーハの製造方法によっても製造することができる。以下、図２を参照して、本発明のＳＯＩウェーハの製造方法の他の一例について説明する。
【００５９】
まず、図２の工程（ａ’）に示す様に、第１のシリコン基板１と、第２のシリコン基板２’を準備する。
この時準備するシリコン基板は、図１と同様に、ＳＯＩウェーハ上に作製される素子に適したものとなるように適宜選択することができる。
また、図１と同様に、予め、例えば厚さ５−１００ｎｍの熱酸化膜を、例えば７００−１０００℃の温度で形成しておくことができる。
【００６０】
次に、図２の工程（ｂ’）に示す様に、第１のシリコン基板１上に、厚さ１μｍ以上の酸化膜をＣＶＤ法によって堆積させ、ＣＶＤ酸化膜３を形成する。
【００６１】
そして、図２の工程（ｃ’）に示す様に、ＣＶＤ酸化膜３形成後の第１のシリコン基板１に対し、１１００℃〜１３００℃のアニールを行う。
【００６２】
尚、本実施形態では、工程（ａ’）〜（ｃ’）のいずれかの段階で、準備した第２のシリコン基板２’に対して、その表面から水素イオンまたは希ガスイオンの少なくとも一種類のガスイオンをイオン注入して、イオン注入層７の形成を行う。
【００６３】
その後、図２の工程（ｄ’）に示す様に、第１のシリコン基板１と第２のシリコン基板２’とを、ＣＶＤ酸化膜３を介して貼り合わせ、貼り合わせたウェーハ４’とする。
【００６４】
その後、図２の工程（ｆ’）に示す様に、貼り合わせ工程の後、第２のシリコン基板２’を、イオン注入層７で剥離することによって薄膜化を行うことができ、ＳＯＩウェーハ５’を得ることができる。
【００６５】
ここで、図２の工程（ｆ’）の前に、貼り合わせたウェーハ４’に対して、１１００℃〜１３００℃のアニールを行うことができ、またその条件としてはＡｒ雰囲気下で、２０〜８０分間行うものとすることができる。この場合、貼り合わせ後のＣＶＤ酸化膜の改質熱処理とイオン注入層７での剥離熱処理とを兼ねるものとすることができる。
【００６６】
また、図２の工程（ｆ’）の後に、薄膜化後の第２のシリコン基板上に、シリコン単結晶膜をエピタキシャル成長することができ、これによって、ＳＯＩ層の膜厚が均一で、かつＳＯＩ層及びＢＯＸ層が厚い厚膜ＳＯＩウェーハを得ることができる。
【００６７】
この図２に示す様なＳＯＩウェーハの製造方法によって、ＳＯＩ層の膜厚が均一なＢＯＸ層の厚さの厚いＳＯＩウェーハを安定して製造することができる。
【００６８】
更に、本発明のＳＯＩウェーハの製造方法は、上述の図１，２に示した方法に限られず、図３に示すＳＯＩウェーハの製造方法によっても製造することができる。以下、図３を参照して、本発明のＳＯＩウェーハの製造方法のその他の一例について説明する。
【００６９】
まず、図３の工程（ａ’’）に示す様に、第１のシリコン基板１と、第２のシリコン基板２’’を準備する。
この時準備するシリコン基板は、図１，２の時と同様に、ＳＯＩウェーハ上に作製される素子に適したものとなるように適宜選択することができる。
また、図１，２と同様に、予め、例えば厚さ５−１００ｎｍの熱酸化膜を、例えば７００−１０００℃の温度で形成しておくことができる。
【００７０】
次に、図３の工程（ｂ’’）に示す様に、第１のシリコン基板１上に、厚さ１μｍ以上の酸化膜をＣＶＤ法によって堆積させ、ＣＶＤ酸化膜３を形成する。
【００７１】
そして、図３の工程（ｃ’’）に示す様に、ＣＶＤ酸化膜３形成後の第１のシリコン基板１に対し、１１００℃〜１３００℃のアニールを行う。
【００７２】
尚、本実施形態では、工程（ａ’’）〜（ｃ’’）のいずれかの段階で、準備した第２のシリコン基板２’’に対して、陽極酸化等の方法によって多孔質層８を形成し、その表面上にエピタキシャル層９を形成する。
【００７３】
その後、図３の工程（ｄ’’）に示す様に、第１のシリコン基板１と第２のシリコン基板２’’とを、ＣＶＤ酸化膜３を介して貼り合わせ、貼り合わせたウェーハ４’’とする。
【００７４】
更に、ここで、図３の工程（ｆ’’）の前に、貼り合わせたウェーハ４’’に対して、１１００℃〜１３００℃のアニールを行うことができ、またその条件としてはＡｒ雰囲気下で、２０〜８０分間行うものとすることができる。更に、このアニール工程は省略することもできる。
【００７５】
その後、図３の工程（ｆ’’）に示す様に、貼り合わせ工程の後、第２のシリコン基板２’’を、多孔質層８で剥離することによって薄膜化を行うことができ、ＳＯＩウェーハ５’’を得ることができる。
【００７６】
また、図３の工程（ｇ’’）に示すように、薄膜化後の第２のシリコン基板上に、シリコン単結晶膜１０をエピタキシャル成長することができ、ＳＯＩ層の膜厚が均一で、かつＳＯＩ層及びＢＯＸ層が厚いＳＯＩウェーハを得ることができる。
【００７７】
この図３に示す様なＳＯＩウェーハの製造方法によっても、ＳＯＩ層の膜厚が均一なＢＯＸ層の厚さの厚いＳＯＩウェーハを安定して製造することができる。
【実施例】
【００７８】
以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１，２）
まず第１のシリコン基板として、導電型がＮ型で直径２００ｍｍ、抵抗率１０Ω・ｃｍのシリコン単結晶ウェーハを３枚準備した。そのうち１枚は、予め７００℃、１８０分のパイロジェニック酸化を行い、その表面に１０ｎｍの熱酸化膜が形成されたシリコン単結晶ウェーハ（実施例２）であり、残り２枚は熱酸化膜は形成されていない（実施例１）ものとした。
この第１のシリコン基板３枚をＲＣＡ洗浄し、その後、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置に投入して、ＴＥＯＳ（テトラエトキシシラン）を原料ガスとして、７５０℃／１２０ｍｉｎの条件で、ＣＶＤ酸化膜を１２μｍ堆積させた。
そして、ＣＶＤ酸化膜付きの第１のシリコン基板３枚をアニール炉に入れて、１２００℃／１ｈｒｓ、Ａｒガス雰囲気でアニールした。その後、ＣＶＤ酸化膜の厚さを測定すると、１０μｍまで減少していた。
【００７９】
また、アニール前後のＣＶＤ酸化膜の特性を評価するため、アニールまで行った実施例１，２の第１のシリコン基板の内の１枚に対して、光学定数、絶縁破壊電圧、ＨＦエッチングレートの評価を行った。その特性の変化を以下の表１にまとめて示すが、表１に示す様に、アニールによってＣＶＤ酸化膜の膜質を改質できることが確認できた。
【００８０】
【表１】
【００８１】
その後、第２のシリコン基板（第１のシリコン基板と同規格のシリコン単結晶ウェーハ）を２枚準備した。
そして、ＣＶＤ酸化膜を介して、実施例１と実施例２の第１のシリコン基板と第２のシリコン基板とを各々貼り合わせた。
その後、第２のシリコン基板を研磨して１０μｍの厚さまで研磨することでＳＯＩウェーハを製造した。
【００８２】
この製造したＳＯＩウェーハのＢＯＸ耐圧を測定したところ、実施例１のＳＯＩウェーハでは５２００Ｖ、実施例２のＳＯＩウェーハでは５４００Ｖであり、実施例１，２ともにＳＯＩ構造とする前のアニール後ＣＶＤ膜と同等の絶縁破壊電圧であり、また熱酸化膜と同レベルであった。
また、実施例２のＳＯＩウェーハのほうが、光学定数・絶縁破壊電圧・界面準位密度が実施例１のＳＯＩウェーハよりも優れており、予め熱酸化膜を形成することによって、より高品質の厚膜ＳＯＩウェーハが得られることが判った。
【００８３】
（実施例３，４）
実施例１，２において、貼り合わせ前のアニール処理の条件を１２００℃／０．５ｈｒｓとし、また貼り合わせ後に１２００℃／０．５ｈｒｓ、Ａｒガス雰囲気の条件でアニール処理を行った以外は同様の方法でＳＯＩウェーハを製造（実施例１に対応するのが実施例３、実施例２に対応するのが実施例４）し、同様の評価を行った。
【００８４】
【表２】
【００８５】
実施例３，４のＳＯＩウェーハのＢＯＸ膜特性を測定したところ、表２に示すように、実施例３は実施例１と、実施例４は実施例２とほぼ同程度の評価結果となり、同等の膜質が得られることが判った。
また、実施例１，２と同様に、予め熱酸化膜を形成した実施例４のほうが、実施例３に比べて光学定数・絶縁破壊電圧・界面準位密度が優れており、より高品質の厚膜ＳＯＩウェーハであることが判った。
【００８６】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００８７】
１…第１のシリコン基板、
２，２’、２’’…第２のシリコン基板、
３…ＣＶＤ酸化膜、
４，４’，４’’…貼り合わせたウェーハ、
５，５’，５’’…（第２のシリコン基板を薄膜化した）ＳＯＩウェーハ、
６…（第１のシリコン基板を薄膜化した）ＳＯＩウェーハ、
７…イオン注入層、
８…多孔質層、
９…（多孔質層上の）エピタキシャル層、
１０…シリコン単結晶膜。
【特許請求の範囲】
【請求項１】
少なくとも、
第１のシリコン基板上に１μｍ以上の厚さのＣＶＤ酸化膜を形成する工程と、
前記第１のシリコン基板と第２のシリコン基板とを、前記ＣＶＤ酸化膜を介して貼り合わせる工程とを具備し、
前記ＣＶＤ酸化膜形成工程後、前記貼り合わせ工程の前後の少なくとも一方で、１１００℃〜１３００℃のアニールを行うアニール工程を有することを特徴とするＳＯＩウェーハの製造方法。
【請求項２】
前記ＣＶＤ酸化膜を形成する工程では、予め前記第１のシリコン基板の表面に熱酸化膜を形成しておくことを特徴とする請求項１に記載のＳＯＩウェーハの製造方法。
【請求項３】
前記熱酸化膜は、厚さを５ｎｍ以上１００ｎｍ以下とすることを特徴とする請求項２に記載のＳＯＩウェーハの製造方法。
【請求項４】
前記熱酸化膜を形成する温度を、７００℃以上１０００℃以下とすることを特徴とする請求項２または請求項３に記載のＳＯＩウェーハの製造方法。
【請求項５】
前記アニール工程は、前記貼り合わせ工程の前だけで行うことを特徴とする請求項１ないし請求項４のいずれか１項に記載のＳＯＩウェーハの製造方法。
【請求項６】
前記アニール工程は、Ａｒ雰囲気下で、２０〜８０分間行うものとすることを特徴とする請求項１ないし請求項５のいずれか１項に記載のＳＯＩウェーハの製造方法。
【請求項７】
前記貼り合わせ工程の後、前記第１のシリコン基板または前記第２のシリコン基板を、研磨によって薄膜化することを特徴とする請求項１ないし請求項６のいずれか１項に記載のＳＯＩウェーハの製造方法。
【請求項８】
前記貼り合わせ工程の前に、前記第２のシリコン基板に多孔質層を形成し、前記貼り合わせ工程の後、前記第２のシリコン基板を前記多孔質層で剥離して薄膜化することを特徴とする請求項１ないし請求項６のいずれか１項に記載のＳＯＩウェーハの製造方法。
【請求項９】
前記貼り合わせ工程の前に、前記第２のシリコン基板の表面から水素イオンまたは希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、前記貼り合わせ工程の後、前記第２のシリコン基板を前記イオン注入層で剥離して薄膜化することを特徴とする請求項１ないし請求項６のいずれか１項に記載のＳＯＩウェーハの製造方法。
【請求項１０】
前記薄膜化後の第２のシリコン基板上に、シリコン単結晶膜をエピタキシャル成長することを特徴とする請求項８または請求項９に記載のＳＯＩウェーハの製造方法。
【請求項１１】
請求項１ないし請求項１０のいずれか１項に記載のＳＯＩウェーハの製造方法で作製されたものであることを特徴とするＳＯＩウェーハ。
【請求項１】
少なくとも、
第１のシリコン基板上に１μｍ以上の厚さのＣＶＤ酸化膜を形成する工程と、
前記第１のシリコン基板と第２のシリコン基板とを、前記ＣＶＤ酸化膜を介して貼り合わせる工程とを具備し、
前記ＣＶＤ酸化膜形成工程後、前記貼り合わせ工程の前後の少なくとも一方で、１１００℃〜１３００℃のアニールを行うアニール工程を有することを特徴とするＳＯＩウェーハの製造方法。
【請求項２】
前記ＣＶＤ酸化膜を形成する工程では、予め前記第１のシリコン基板の表面に熱酸化膜を形成しておくことを特徴とする請求項１に記載のＳＯＩウェーハの製造方法。
【請求項３】
前記熱酸化膜は、厚さを５ｎｍ以上１００ｎｍ以下とすることを特徴とする請求項２に記載のＳＯＩウェーハの製造方法。
【請求項４】
前記熱酸化膜を形成する温度を、７００℃以上１０００℃以下とすることを特徴とする請求項２または請求項３に記載のＳＯＩウェーハの製造方法。
【請求項５】
前記アニール工程は、前記貼り合わせ工程の前だけで行うことを特徴とする請求項１ないし請求項４のいずれか１項に記載のＳＯＩウェーハの製造方法。
【請求項６】
前記アニール工程は、Ａｒ雰囲気下で、２０〜８０分間行うものとすることを特徴とする請求項１ないし請求項５のいずれか１項に記載のＳＯＩウェーハの製造方法。
【請求項７】
前記貼り合わせ工程の後、前記第１のシリコン基板または前記第２のシリコン基板を、研磨によって薄膜化することを特徴とする請求項１ないし請求項６のいずれか１項に記載のＳＯＩウェーハの製造方法。
【請求項８】
前記貼り合わせ工程の前に、前記第２のシリコン基板に多孔質層を形成し、前記貼り合わせ工程の後、前記第２のシリコン基板を前記多孔質層で剥離して薄膜化することを特徴とする請求項１ないし請求項６のいずれか１項に記載のＳＯＩウェーハの製造方法。
【請求項９】
前記貼り合わせ工程の前に、前記第２のシリコン基板の表面から水素イオンまたは希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、前記貼り合わせ工程の後、前記第２のシリコン基板を前記イオン注入層で剥離して薄膜化することを特徴とする請求項１ないし請求項６のいずれか１項に記載のＳＯＩウェーハの製造方法。
【請求項１０】
前記薄膜化後の第２のシリコン基板上に、シリコン単結晶膜をエピタキシャル成長することを特徴とする請求項８または請求項９に記載のＳＯＩウェーハの製造方法。
【請求項１１】
請求項１ないし請求項１０のいずれか１項に記載のＳＯＩウェーハの製造方法で作製されたものであることを特徴とするＳＯＩウェーハ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１１−２９５９４（Ｐ２０１１−２９５９４Ａ）
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願番号】特願２０１０−９１２１０（Ｐ２０１０−９１２１０）
【出願日】平成２２年４月１２日（２０１０．４．１２）
【出願人】（０００１９０１４９）信越半導体株式会社 (867)
【出願人】（５９１０３７４９８）長野電子工業株式会社 (51)
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願日】平成２２年４月１２日（２０１０．４．１２）
【出願人】（０００１９０１４９）信越半導体株式会社 (867)
【出願人】（５９１０３７４９８）長野電子工業株式会社 (51)
[ Back to top ]