【課題】互いに多層膜の周期長の異なる複数のマスクブランクに対しても、検出感度の高い検査を実現する。
【解決手段】マスクブランクＭＢに関する情報に基づいてマスクブランクＭＢの表面に照射するＥＵＶ光ＢＭの入射角度を調整し、照明光学系を介して取り込まれたＥＵＶ光ＢＭをマスクブランクＭＢの被検査領域に照射する。ＥＵＶ光ＢＭの入射角度は、ミラー姿勢制御手段２３を用いて多層膜ミラーＰＭ１,ＰＭ２の位置および角度を制御することにより調整する。 （もっと読む）

【課題】データ保持特性に対する信頼性を回復させることができる半導体記憶装置を提供することである。
【解決手段】実施形態に係る半導体記憶装置は、それぞれ複数の絶縁膜及び電極膜が交互に積層された積層体と、前記積層体を貫く半導体ピラーと、前記電極膜と前記半導体ピラーとの間に設けられた電荷蓄積層と、前記電荷蓄積層と前記半導体ピラーとの間に設けられたトンネル層と、前記積層体の積層方向に対して直交する一の方向において、前記半導体ピラー同士の間に設けられた前記電極膜を分離する分離溝と、前記分離溝の内部に設けられた加熱部と、を備えている。 （もっと読む）

【課題】選択ゲートの閾値電圧の変動が抑制する。
【解決手段】実施形態によれば、不揮発性半導体記憶装置は、交互に積層された複数の電極層と複数の第１絶縁層とを有する第１積層体と、第１積層体を貫通する第１ホールの側壁に設けられたメモリ膜と、第１ホール内に設けられたメモリ膜の内側に設けられた第１チャネルボディ層と、第１積層体の上に設けられた層間絶縁膜と、層間絶縁膜の上に設けられた選択ゲート電極層と、選択ゲート電極層の上に設けられた第２絶縁層と、を有する第２の積層体と、第１ホールに連通し第２積層体および層間絶縁膜を貫通する第２ホールの側壁に設けられたゲート絶縁膜と、第２ホール内におけるゲート絶縁膜の内側に設けられ、第１チャネルボディ層とつながった第２チャネルボディ層と、を備える。選択ゲート電極層と第２絶縁層との界面における第２ホールの径は選択ゲート電極層と層間絶縁膜との界面における第２ホールの径よりも小さい。 （もっと読む）

【課題】 マスク作製にかかるコストや時間の増大を極力抑えつつ、多層膜の位相欠陥等であってもウエハ上の共通欠陥を消失させることができ、パターン寸法精度の向上をはかる。
【解決手段】 反射型マスクを用いた露光方法であって、所望パターンが形成された第１の反射型マスクＡを用いて、試料上にパターン露光を行う工程と、第１の反射型マスクＡの欠陥１３に相当する位置に反射膜のパターン１５を形成した第２の反射型マスクＢを用いて、試料上に補正露光を行う工程と、を含む。 （もっと読む）

【課題】色ずれの抑制を図ることができる固体撮像素子を提供することである。
【解決手段】実施形態に係る固体撮像素子は、複数の光電変換部が設けられた基板と、前記複数の光電変換部毎に設けられ、特定の波長帯域の光を選択的に透過させるカラーフィルタと、を備えている。そして、前記カラーフィルタは、屈折率の異なる層が積層された積層構造部と、複数の要素が前記特定の波長帯域および光の入射角度に応じて異なる周期で設けられた周期構造部と、を有する。 （もっと読む）

【課題】十分な消去速度が得られる半導体記憶装置を提供することである。
【解決手段】実施形態に係る半導体記憶装置は、基板と、前記基板上にそれぞれ交互に積層された複数の電極層と複数の第１の絶縁層とを有する第１の積層体と、前記第１の積層体上に設けられ、選択ゲートとその上に設けられた第２の絶縁層とを有する第２の積層体と、前記第１の積層体を積層方向に貫通して形成された第１のホールの側壁に設けられたメモリ膜と、前記第１のホールと連通し、前記第２の積層体を積層方向に貫通して形成された第２のホールの側壁に設けられたゲート絶縁膜と、前記メモリ膜の内側および前記ゲート絶縁膜の内側に設けられたチャネルボディと、を備えている。そして、前記選択ゲートの側面と前記第２の絶縁層との間に段差部が形成され、前記チャネルボディの前記選択ゲートの上端近傍に位置する領域は、シリサイド化されている。 （もっと読む）

【課題】チップ分割時の残留歪みが少ない半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１０の製造方法では、対向する第１の面１１ａと第２の１１ｂ面を有する半導体基板１１の第１の面１１ａに、ダイシングライン１４、１５に沿って円柱状のトレンチ２２を形成する。半導体基板１１を熱処理し、円柱状のトレンチ２２の回りの半導体基板材のマイグレーションにより、半導体基板１１の内部に中空部１６を形成する。中空部１６が形成された半導体基板１１の第１の面１１ａであって、ダイシングライン１４、１５で囲まれた矩形状領域に半導体素子１２を形成する。半導体素子１２が形成された半導体基板１１を、第２の面１１ｂ側から所定の厚さになるまで除去する。中空部１６を起点として、ダイシングライン１４、１５に沿って半導体素子１２が形成された半導体基板１１をチップ２５に分割する。 （もっと読む）

【課題】凹凸パターン内への光硬化性有機材料の充填速度が低下することを防止し、インプリント処理に要する時間の増加を抑制する。
【解決手段】本実施形態によれば、インプリント用テンプレート１０は、１面に凹凸パターンを有するインプリント用テンプレートであって、光透過性を有する基材１２と、基材１２上に設けられ、複数の粒子１４を含んだ第１層１６と、第１層１６上に設けられ、前記凹凸パターンが形成されており、光透過性及びガス透過性を有する第２層１８と、を備える。粒子１４は、所定波長の光を吸収して熱を放出する。 （もっと読む）

【課題】半導体基板上の金属材料やポリシリコンのエッチングを抑制し、半導体デバイスの電気的特性の劣化を防止することができる半導体基板の超臨界乾燥方法を提供する。
【解決手段】半導体基板の超臨界乾燥方法は、半導体基板を洗浄・リンスした後に、表面が水溶性有機溶媒で濡れた半導体基板をチャンバ内に導入する工程と、前記チャンバを密閉し、前記水溶性有機溶媒を超臨界状態にする工程と、前記チャンバ内の圧力を下げ、超臨界状態の前記水溶性有機溶媒を気体に変化させて、前記水溶性有機溶媒を前記チャンバから排出する工程と、前記チャンバ内の圧力が大気圧まで下がるに伴い、前記チャンバ内へ不活性ガスを供給する工程と、前記半導体基板を冷却する工程と、を備える。 （もっと読む）

【課題】電極端部への電界集中を抑えるとともに、ゲート電極の変形や、ゲート−フィールドプレート間に生じる容量による特性劣化を抑える。
【解決手段】半導体装置において、第１の基板と、第１の基板表面に形成された素子領域と、素子領域と接続され、第１の基板上に形成されたゲート電極、ソース電極及びドレイン電極と、第１の基板と、第１の面で積層される第２の基板と、第２の基板を貫通し、電極上に配置されるビアホールと、ビアホール内に形成され、電極と接続される金属層と、第２の基板に設けられ、ゲート電極、ソース電極及びドレイン電極のいずれかと接続されるフィールドプレート電極と、を備える。 （もっと読む）