【課題】 印刷配線板から生じるＥＭＩを低減する。
【解決手段】 印刷配線板１の領域を印刷配線板の中央部の分割領域３とその周辺の分割領域３´に分割し、絶縁層２を間にした層面には同じ分割領域でグランド面パターン５と電源面パターン４とが対向し合い、かつ同じ層面で隣接する分割領域間ではグランド面パターン５と電源面パターン４とが交互になるように形成し、かつ、中央部の分割領域３における電源面パターン４は複数の電源面パターンに分割して形成し、異なる分割領域に存在し隣接するが異なる層面に存在する電源面パターン４同士を電源接続部６で電気接続するとともに、異なる分割領域３に存在し隣接するが異なる層面に存在するグランド面パターン５同士をグランド接続部７で電気接続した構造と、印刷配線板の上下両面における各分割領域内に形成された電気配線パターン１０とを含む。 （もっと読む）

【課題】
波形シミュレーションシステムの負荷を軽減する。
【解決手段】
回路の指定位置の信号波形データを計算する複数のシミュレーションシステム毎に異なるフォーマットを有する信号波形データをフォーマット識別データを加えた暗号化された波形データを作成し、波形データベースに記憶させる。そして、クライアントシステムがその波形データベースから複数のフォーマットの暗号化された波形データを読み出し、解読し、複数のフォーマットの信号波形データに由来する複数の波形の軌跡のデータを表示部に拡大縮小して表示させる。 （もっと読む）

【課題】
大容量の電荷蓄積を可能とし、製造の容易化、コストの低減、信頼性の向上を図るコンデンサ内蔵型の印刷配線板およびその製造方法の提供。
【解決手段】
印刷配線板１０は、コア基板をなす金属板１１の第一の面に形成され、誘電体膜１２と、誘電体膜１２の第一の面に形成された導電性高分子層１３と、導電性高分子層１３の第一に面に形成され銅めっきよりなる導電層１４を備えたキャパシタ素子を内蔵し、金属板１１の第一の面と反対側の第二の面に導電層１４を備え、第一の面の導電層１４の適切な箇所から印刷配線板の第一の面側の陰極電極２５が引き出され、金属板１１の第二の面の導電層１４の適切な箇所から印刷配線板の第二の面の陽極電極２６が引き出される。 （もっと読む）

【課題】大容量の電荷蓄積を可能とし、製造の容易化、コストの低減、信頼性の向上を図るコンデンサ、およびその製造方法の提供。
【解決手段】金属板１１の第一の面に形成された誘電体膜１２と、誘電体膜の第一の面に形成された導電性高分子層１３と、導電性高分子層１３の第一の面に銅めっき等で形成された導電層１４とを備え、導電性高分子層１３側の導電層１４から陰極電極２０が引き出される。 （もっと読む）

【課題】 印刷配線板から生じるＥＭＩを低減する。
【解決手段】 印刷配線板１の領域を複数の分割領域３に分割し、絶縁層２の層面には同じ分割領域でグランド面パターン５と電源面パターン４とが対向し合い、かつ同じ層面で隣接する分割領域間ではグランド面パターン５と電源面パターン４とが交互になるように形成し、絶縁層２を間にして隣接する分割領域の電源面パターン４同士を電源接続部６で電気接続するとともに、絶縁層２を間にして隣接する分割領域のグランド面パターン５同士をグランド接続部７で電気接続した構造と、電源面パターン４及びグランド面パターン５の全体を覆う２つの第２の絶縁層１４と、第２の絶縁層１４上に形成されグランド面パターン５と接続される全体グランド面１３と、全体グランド面１３を覆うように形成された絶縁層１６と、絶縁層１６の表面に形成された電気配線パターン１０と、任意の分割領域における電気配線パターン上に実装された電子素子８とを含む。 （もっと読む）

【課題】大寸法の印刷配線板にビルドアップ層を形成する場合の製造コストを低減し、かつ、多層化に適した印刷配線板、その製造方法及び半導体装置を提供すること。
【解決手段】複数の配線層及び絶縁層２３、２５、２７が交互に積層されるとともに、前記配線層間がビアホールによって接続され、かつ、前記ビアホールの径が半導体素子５０が配される絶縁層の第１の面側の径が絶縁層で、第１の面の反対側の第２の面側の径より狭くなるように構成されたビルドアップ層２０を有し、このビルドアップ層２０の、半導体素子が配される面の反対面には接合用金属材料層を有し、この接合用金属材料層をコア基板４０のスルホール４１に接合する。 （もっと読む）

【課題】 グランド層と電源層から成る平行平板部を有する印刷配線板において、その平行平板を横切るビアホールに流れる電流により平行平板間に生じる電磁界が共振することによって生じるＥＭＩを低減した印刷配線板を得る。
【解決手段】 平行平板部の少なくとも片面の導体面を、厚さが１μｍ以上で１００μｍ以下の導体から成る電子部品電流供給パターン１１と、同電位の前記電子部品電流供給パターン１１間の領域を、表面抵抗率が最適な値に設計された抵抗性導体膜１２で連結した導体面を形成することで、平行平板共振を抑制しＥＭＩを低減する。 （もっと読む）

【課題】 多層プリント基板の設計に際し、埋め込み部品を持つ場合、埋め込み部品に必要なテストポイントを漏れなく設定することのできるテストポイント設定方式を提供する。
【解決手段】多層プリント基板を構成しているすべての構成要素に関してあらかじめ用意されているデータファイルを参照して構成要素の配置面が内層となる部品の接続端子をすべて抽出することにより埋め込み部品端子テーブルの作成処理を実行するステップ１ａと、作成された埋め込み部品端子テーブルから最初の構成要素となる接続端子名を選択するステップ１ｂと、選択された接続端子名に対するテストポイント検索処埋を実行するステップ１ｃと、検索処理の結果についてテストポイント設定が可能かの判定を行うステップ１ｄと、テストポイント設定が可能と判定された場合にテストポイント設定処理１ｅを実行し、設定されたテストポイントをテストポイントリストとして出力するステップと含む。 （もっと読む）

【課題】
半導体素子を印刷配線板にフリップチップ実装したときの信頼性が高い印刷配線板、半導体装置、及びそれらの製造方法を提供すること。
【解決手段】
半導体素子３０を実装するための開口部１１ａを有する金属板１１と、複数の配線層及び絶縁層が交互に積層され、かつ、配線層間がビア接続された多層配線層２３と、金属板が配された多層配線層の第１の面における前記金属板の開口部内に形成されるとともに、前記第１の面から突出した柱状に形成された第１の導電性パッド１５と、第２の導電性パッド２１と、を備え、金属板と多層配線層の境界面から第１の導電性パッドの頂部までの高さが、金属板の厚さと略同一に構成されることを特徴とする。 （もっと読む）

【課題】微細なフリップ接合方式に適し、放熱対策を兼ね備えたた極薄の半導体装置用基板及びその製造方法並びに半導体装置を提供する。
【解決手段】金属基板等からなるヒートスラグ１１上に絶縁層２１、２３、２５及び２７を介して配線層４１、４２、４３が、サーマルビア５１、５３、５５及び５７が、ビア５４、５６、５８がそれぞれ形成されており、最上層に半導体実装パッド４４及びはんだボール用パッド４５が形成された半導体チップ搭載用基板１００であって、ヒートスラグ１１からはサーマルビア５１、５３、５５及び５７を介して最上層の半導体実装パッド４４に接続され、半導体チップの熱をヒートスラグ１１に導きヒートスラグ１１より放熱するようになっている放熱対応の半導体チップ搭載用基板である。 （もっと読む）