【課題】単独の装置において、電子的な印影を使用した処理を可能とし、かつ、電子的な印影の真偽の判定が可能な電子押印装置および電子押印プログラムを提供する。
【解決手段】電子押印装置が、電子印影データを、押印対象データに付加し（Ｓ１１７）、押印対象データに付加された電子印影データの数を、付加情報として、押印対象データに付加する（Ｓ１２０）。電子押印装置が、押印対象データに付加された付加情報である電子印影データの数と、押印対象データに付加された電子印影データの数とを比較することにより、押印対象データに付加された電子印影データの真偽を判定する。 （もっと読む）

【課題】オン抵抗とゲート抵抗の両方を低減したパワーＭＩＳＦＥＴ（ＭＯＳＦＥＴ）等の半導体装置を提供する。
【解決手段】パワーＭＩＳＦＥＴが形成された半導体装置において、半導体基板１に形成されたドレイン領域の主面の第１方向に延在する溝を形成し、この溝内の絶縁膜上にゲート電極６を形成し、このゲート電極６上にゲート電極６より導電率が高いシリサイド膜７を形成し、ドレイン領域内にドレイン領域と逆の導電型を持つチャネル形成領域を形成し、このチャネル形成領域内にドレイン領域と同一導電型のソース領域を形成する、各工程を有し、溝を形成する工程の後に、チャネル形成領域を形成する工程と、ソース領域を形成する工程とを実施する。これにより、チャネル形成領域とソース領域を浅接合化でき、オン抵抗とゲート抵抗が低減できる。 （もっと読む）

【課題】ＲＦモジュールを構成する半導体装置において、第１半導体チップの電力制御部と第２半導体チップのアンテナスイッチとを接続する配線基板上のボンディング配線の占有面積を低減する。
【解決手段】ＲＦモジュール５において、配線基板２５の中央領域に並んで半導体チップＣＨＰ１と半導体チップＣＨＰ２が搭載されている。半導体チップＣＨＰ１には、増幅回路と制御回路が形成されており、シリコン基板もしくは化合物半導体基板から構成されている。一方、半導体チップＣＨＰ２には、アンテナスイッチが形成されており、シリコン基板もしくは化合物半導体基板から構成されている。半導体チップＣＨＰ１のパッドＰＤ１と半導体チップＣＨＰ２のパッドＰＤ２とは電気的に接続されている。この接続を、配線基板２５の表面に形成されているボンディング配線ＢＬ１と、配線基板２５の内部に形成されているボンディング配線ＢＬ２により実施する。 （もっと読む）

【課題】コストをかけずに作製してチップに加わった磁場を不揮発に記録することによって、チップに加わる磁場の大きさや向きを推定することが可能なスピントロニクスチップを提供することを目的とする。
【解決手段】本発明の一実施形態によるスピントロニクスチップ１は、スピントロニクスを用いた素子を含む回路部２と、フリー層５とピン層６をトンネル膜７を介して積層してなるＴＭＲ素子３とが同一チップ上に配置され、ＴＭＲ素子３によりチップに加わった磁場を不揮発に記録することが可能であることを特徴とする。 （もっと読む）

【課題】位相誤差検出精度を向上させる。
【解決手段】記録媒体の記録情報を読み取る情報読み取り部と、その出力信号をディジタル信号に変換するＡＤコンバータ（１２２）と、位相誤差を求める位相誤差検出回路（１２６）とを設ける。上記位相誤差検出回路は、位相誤差検出ポイントでの位相誤差を求める位相誤差検出部（２６２）と、上記位相誤差検出ポイントの直前及び直後のサンプリングポイントよりも上記位相誤差検出ポイントに近い位置でのデータを補完する補間部（２６３）とを含む。上記補間により位相誤差検出精の向上を図る。 （もっと読む）

【課題】磁気記憶素子に対するデータの書き換え時間を低減することが可能な技術を提供する。
【解決手段】“０”を記憶する磁気記憶素子１の自由層に対して、第１磁場印加シーケンスに従って、Ｘ軸方向、Ｙ軸方向及びＺ軸方向に沿った磁場が組み合わされて印加されると、自由層の下層側の磁化ＬＭと上層側の磁化ＵＭが反転する。“１”を記憶する磁気記憶素子の自由層に対して、第２磁場印加シーケンスに従って、Ｘ軸方向、Ｙ軸方向及びＺ軸方向に沿った磁場が組み合わされて印加されると、磁化ＬＭ，ＵＭが反転する。“０”を記憶する磁気記憶素子１の自由層に対して第２磁場印加シーケンスに従って磁場が印加されても磁化ＬＭ，ＵＭは反転せず、“１”を記憶する磁気記憶素子１の自由層に対して第１磁場印加シーケンスに従って磁場が印加されても磁化ＬＭ，ＵＭは反転しない。 （もっと読む）

【課題】一般に電子タグの構成は、アンテナにRFIDチップを搭載した構造から成る。しかし、このRFIDチップは、アンテナ上に搭載されていることから、たとえ封止樹脂で固定していたとしても外力により剥離する可能性がある。そこで、例えばキャリアテープとして穴を有するＰＥＴフィルム等の樹脂フィルムを用いて、この穴にRFIDチップが位置するように製造することで、RFIDチップを外力から守ることが可能である。しかし、この穴は相対的に小さく、RFIDチップを配置させるためには、高精度の位置あわせが要求される。
【解決手段】本願発明は個片化された電子タグ用インレットをテープに貼り付けるに際して、テープの取り付け位置への送りをローラ搬送で行い、その位置を画像認識して、再度ローラにより補正搬送を行って、正確に貼り付け位置を確保するものである。 （もっと読む）

【課題】入力デバイスの操作に依存することなく表示に先行して電子番組表の情報を読み込むことができる番組情報処理装置を提供する。
【解決手段】番組情報処理装置は、電子番組表の情報の取得速度と、取得した電子番組表の利用頻度を示す電子番組表の情報の供給速度とが所定の関係を維持するように、表示に先行してデータベースに格納する電子番組表の情報量を制御する。この番組表処理装置は、ディスプレイに表示している電子番組表を更新する指示があると、新たな電子番組表の情報を供給し、当該電子番組表の情報に関連する別の番組表の情報を次の表示に先行してデータベースに格納する。先行してデータベースに格納された情報量は取得速度と供給速度とが所定の関係を維持できるように決定されるから、取得された供給速度に相関する電子番組表の利用頻度が増せば先行して格納される情報量が増し、利用頻度が減れば先行して格納される情報量が減少される。 （もっと読む）

【課題】ＰＩＮダイオードを有する半導体装置において、ＰＩＮダイオードの順方向特性を低抵抗化させる。
【解決手段】Ｎ型のＮ型カソード基板ＮＣと、Ｐ型のＰ型アノード層ＰＡと、これらの間に各々に接触した状態で設けられ、真性半導体であるＮ型のＮ型真性半導体層ＩＬとを含むＰＩＮダイオード１Ａを有し、Ｐ型アノード層ＰＡは、Ｎ型真性半導体層ＩＬの主面ＳＩＬから所望の深さに渡って形成され、Ｐ型アノード層ＰＡの外周は、Ｎ型真性半導体層ＩＬの主面ＳＩＬ内においてＮ型真性半導体層ＩＬのＮ型真性導通部分ＩＤの外周から内側に離れた位置で終端している。 （もっと読む）

【課題】投入計画に起因するボトルネックの発生工程と発生タイミングを予測し、ボトルネック工程のロット脈流が低減するように投入計画を自動調整することで、着工数ばらつきを低減する半導体デバイス製造ラインの投入計画調整技術を提供する。
【解決手段】半導体デバイス製造ラインの投入計画調整方法において、初期投入計画の入力に基づいて、着工シミュレーションを行うステップと、装置群別の着工ロット数の推移を計算するステップと、着工ロット数のばらつきが最大の装置群を選択するステップと、投入時期を調整するロットを選択するステップと、他の装置群の着工ロット数の変化をシミュレーションするステップと、全装置群の着工数ばらつきの評価値を計算するステップと、着工数ばらつきの評価値を判定ステップと、ロットの投入時期を変更するステップとを実行することにより、装置群間での着工数のばらつきを低減することができる。 （もっと読む）