【課題】ＴＭＲ素子間の特性のばらつきを低減でき、かつ製造歩留まりの高い不揮発性磁気メモリの製造方法およびその構造を提供する。
【解決手段】ＴＭＲ素子を含む磁気記憶装置の製造方法が、配線層が設けられた層間絶縁膜の上に、絶縁膜を形成する工程と、絶縁膜に、配線層が露出するように開口部を形成する開口工程と、開口部を埋めるように、絶縁膜上に金属層を形成する金属層形成工程と、ＣＭＰ法を用いて絶縁膜上の金属層を研磨除去し、開口部内に残った金属層を下部電極とするＣＭＰ工程と、下部電極上にＴＭＲ素子を形成する工程とを含む。 （もっと読む）

【課題】磁気メモリに用い得る磁気素子を作製するための方法及びシステムを提供する。
【解決手段】磁気素子には、固定層と、非磁性スペーサ層と、自由層とが含まれる。スペーサ層は固定層と自由層との間にある。自由層は、書き込み電流が磁気素子を通過する時にスピン転移を用いて切換え得る。磁気素子には更に、バリア層と第２固定層とを含み得る。他の選択肢として、第２固定層と第２スペーサ層と自由層に静磁気的に結合された第２自由層とが含まれる。少なくとも１つの自由層が高垂直異方性を有する。高垂直異方性は、面外減磁エネルギの少なくとも２０％であり且つ１００パーセント未満である垂直異方性エネルギを有する。 （もっと読む）

【課題】メモリ書込みエラー訂正回路を提供すること。
【解決手段】メモリ回路は、アレイ、行デコーダ、列デコーダ、データビットのアドレスを受信するためのアドレス指定回路、コマンドを受信し制御信号をメモリシステムブロックに送信する制御ロジック、ならびに選択された列に結合された検知および書込みドライバ回路を含む。隠し読出し比較回路は、検知回路と書込みドライバとの間に結合され、入力ラッチ内のデータビットとメモリアレイから読み出されたデータアウトとの間の比較に応答してエラーフラグを制御ロジック回路に結合する。書込みエラーアドレスタグメモリは、エラーフラグに応答し、双方向バスを介してアドレス指定回路に結合される。前記データビットを送受信するための第1の双方向バスおよび第2の双方向バスを有するデータ入力出力回路が提供される。書込みエラーアドレスタグメモリは、エラーフラグがセットされた場合はアドレスを記憶し、再書込み動作中にアドレスを提供する。 （もっと読む）

【課題】スイッチングが改良されたハイブリッド磁気トンネル接合要素を提供するための方法およびシステムを提供すること。
【解決手段】磁気デバイスで有用な磁気接合を提供するための方法およびシステムを説明する。磁気接合は、ピンド層、非磁性スペーサ層、および自由層を含む。非磁性スペーサ層は、ピンド層と自由層の間にある。自由層は、円錐状の容易磁気異方性を有する。磁気接合は、磁気接合に書き込み電流が流されるときに自由層が複数の安定な磁気状態間で切替え可能であるように構成される。 （もっと読む）

【課題】より低いスイッチング電流密度で磁気素子に書き込みを行うこと。
【解決手段】磁気素子１００は、固定層１１０と、非磁性であるスペーサ層１２０と、自由層磁化を有する自由層１３０とを備える。スペーサ層１２０は、固定層１１０と自由層１３０との間に存在する。自由層１３０は、被ドープ強磁性材料を含む。被ドープ強磁性材料は、自由層１３０が室温で１４３０ｅｍｕ／ｃｍ^３以下の低飽和磁化を有するように、少なくとも１つの非磁性材料で希釈された少なくとも１つの強磁性材料か、フェリ磁性的にドープされた少なくとも１つの強磁性材料か、又は、少なくとも１つの非磁性材料で希釈され且つフェリ磁性的にドープされた少なくとも１つの強磁性材料を含む。書き込み電流が磁気素子１００を通過する時、自由層磁化がスピン転移を用いて切換えられる。 （もっと読む）

【課題】MRAMメモリにより、DRAMのコストメリット、SRAMの高速の読み書き性能、およびフラッシュメモリの不揮発性を提供すること。
【解決手段】不揮発性メモリアレイが、複数のワード線と複数の列を備える。その列のうちの1つが、第1、第2、第3および第4の信号線に結合される双安定再生回路をさらに備える。その列は、第1および第2の信号線に結合される導電端子と、複数のワード線のうちの1つに結合される制御端子とを有する不揮発性メモリセルも備える。その列は、第1のトランジスタと第2のトランジスタをさらに備える。第1のトランジスタは、双安定再生回路の第1の端子と第5の信号線に結合されている。第2のトランジスタは、双安定再生回路の第2の端子に結合される第1の導電端子と、第6の信号線に結合される第2の導電端子とを有する。第1および第2のトランジスタのゲート端子は、第7の信号線に結合されている。 （もっと読む）

磁気メモリを提供する方法およびシステムについて記載する。本方法およびシステムは、メモリアレイタイル(MAT)、中間回路要素、グローバルビット線、グローバルワード線、およびグローバル回路要素を提供することを含む。各MATは、磁気記憶セル、ビット線、およびワード線を含む。磁気記憶セルはそれぞれ、少なくとも1つの磁気素子および少なくとも1つの選択デバイスを含む。磁気素子は、磁気素子を通して駆動される書込み電流を使ってプログラム可能である。ビット線およびワード線は、磁気記憶セルに対応する。中間回路要素は、MAT内の読取りおよび書込み動作を制御する。各グローバルビット線は、複数のMATの第1の部分に対応する。各グローバルワード線は、MATの第2の部分に対応する。グローバル回路要素は、読取りおよび書込み動作のために、グローバルビット線の一部およびグローバルワード線の一部を選択し駆動する。
（もっと読む）

【課題】スピン注入による磁化反転方式の磁気記憶装置において、書き換え電流が低く、かつ良好な磁気特性を有する磁気記憶素子を提供する。
【解決手段】磁化方向が一定方向に固定された固着層（ＰＬ）と、固着層（ＰＬ）と接する非磁性誘電体層（ＴＮ１）と、非磁性誘電体層（ＴＮ１）と接する第１面と、第１面と対向する第２面とを備え磁化方向が反転可能な記憶層（ＦＬ）との積層構造からなり、積層構造を流れる電流により記憶層（ＦＬ）の磁化方向を反転させる磁気抵抗素子において、記憶層（ＦＬ）の第１面の全面が非磁性誘電体層（ＴＮ１）に覆われ、非磁性誘電体層（ＴＮ１）と固着層（ＰＬ）との接合面において、接合面を囲むように非磁性誘電体層（ＴＮ１）の第１面が露出する。 （もっと読む）

【課題】ＴＭＲ素子の書き込み電流のばらつきを低減でき、信頼性が高く、かつ小型化が可能な磁気記憶装置を提供する。
【解決手段】ＴＭＲ素子を含む磁気記憶装置の製造方法が、下層配線層を形成する工程と、下層配線層上に層間絶縁層を形成する工程と、層間絶縁層に下層配線層が露出するように開口部を形成する工程と、層間絶縁層および開口部の内面を覆うようにバリアメタル層を形成する工程と、開口部を埋め込むようにバリアメタル層上に金属層を形成する工程と、バリアメタル層をストッパに用いてバリアメタル層上の金属層を研磨除去し、開口部に埋め込まれた金属層とバリアメタル層とを含む配線層を形成する研磨工程と、配線層上にＴＭＲ素子を作製する素子作製工程とを含む。 （もっと読む）

【課題】スイッチング電流を低減することによってセルトランジスタのサイズを小さくし、小型の半導体記憶装置を提供する。
【解決手段】複数の磁気抵抗素子Ｒ０１等と、複数のスイッチング素子とを含むメモリセルアレイを有する半導体記憶装置において、ディジット線ＤＬ００等を有する。複数の磁気抵抗素子は、互いに実質的に平行に配置されたソース線ＳＬ００等及びビット線ＢＬ００等に接続され、ＳＴＴ（Spin Torque Transfer）書き込み方式によりデータを書き込まれる。複数のスイッチング素子は、それぞれ複数の磁気抵抗素子に直列に接続され、ソース線及びビット線に対して実質的に垂直に配置されたワード線ＷＬ４ｎ等により制御される。ディジット線は、所定の磁界が磁気抵抗素子に対して発生するように磁気抵抗素子に近接し、かつ、ソース線に実質的に平行に配置される。 （もっと読む）