【課題】スルーホールの底部における突起の形成を防止して、半導体装置の品質を安定させる手段を提供する。
【解決手段】配線層５と、該配線層上に形成された金属窒化膜８とを覆う層間絶縁膜９とを形成した半導体ウェハに、層間絶縁膜を貫通し金属窒化膜に達するスルーホール１０を形成する工程を備えた半導体装置の製造方法において、スルーホールを形成する工程は、層間絶縁膜上に、レジストマスク１８を形成する工程と、半導体ウェハを第１の温度とし、異方性エッチングにより層間絶縁膜をエッチングする第１のエッチング工程と、半導体ウェハを、第１の温度より高い第２の温度とし、レジストマスクをそのまま用いて、異方性エッチングにより金属窒化膜の上表面をエッチングする第２のエッチング工程と、レジストマスクを除去する工程と、を備え、第１のエッチング工程と、第２のエッチング工程で用いるエッチングガスとを同一とする。 （もっと読む）

【課題】ワードラインとビットラインのショートを防止することができる半導体装置を提供する。
【解決手段】半導体装置は、メモリセルアレイ部ＭＣＡ及びメモリセルアレイ部ＭＣＡの外周に位置するメモリセルアレイ外側部ＥＭＣＡからなり、メモリセルアレイ部ＭＣＡがメモリセルアレイ外側部ＥＭＣＡに近接する最外周領域を有する半導体基板と、その上の中間絶縁膜上において１段目のコンタクト部ＣＴ１の群のダミーコンタクトプラグＤＣＴ１の上方に延在するとともに２段目のコンタクト部の群の第２コンタクト部ＣＴ２と接続し、メモリセルアレイ部ＭＣＡから最外周領域を越えメモリセルアレイ外側部ＥＭＣＡまで延在するビットラインＢＬと、を有する。 （もっと読む）

【課題】ＳＯＩ構造の半導体記憶装置に電気的に書換え可能な不揮発性メモリを形成する手段を提供する。
【解決手段】第１の拡散層１６、第２の拡散層１７、前記第１および第２の拡散層間に配置された第３の拡散層、および第４の拡散層２１と、前記第１および第２の拡散層とそれぞれ一部がオーバーラップし、前記第３の拡散層上から前記第４の拡散層にかけて延在するフローティングゲート電極１３と、前記第１の拡散層および前記第３の拡散層に、共通の第１の電位を与える第１の制御線３１と、前記第２の拡散層に、第２の電位を与える第２の制御線３７と、前記第４の拡散層に、第３の電位を与える第３の制御線３３と、を備え、前記フローティングゲート電極が前記第４の拡散層とオーバーラップした面積が、前記第２の拡散層とオーバーラップした面積よりも大きく、前記第１および第３の拡散層とオーバーラップした合計の面積よりも小さい。 （もっと読む）

【課題】データ書き込み時に、電流値が低下して、電荷保持特性が著しく低下することを防止する。
【解決手段】第１の方向に延在した複数の活性領域列と、第１の方向と実質的に直交する第２の方向に延在する複数の活性領域行からなる活性領域１０１を形成する工程と、活性領域列上に浮遊電極及び制御電極を形成するとともに、活性領域行に低面及び底面を囲む側面を備えた凹部１０５を形成する工程と、活性領域１０１および制御電極の上に、上部配線１１０の下層となる層間絶縁膜１０９を形成する工程と、上部配線１１０と活性領域１０１との電気的接続をとり、底面及び側面に接続する導電部１０６を活性領域行の凹部１０５上に形成する工程とを備える。 （もっと読む）

【課題】複数の計測器に対してプラズマ装置からのノイズ対策を構築し、精度の良いモニタ結果を得る。
【解決手段】プラズマ計測器は、各計測器類が収納された筐体３０と各計測器類を制御するパソコン５０等からなる。チャージアップ用センサ２１の出力電圧の測定を行う場合、入力電圧を降圧する抵抗素子と、プラズマ装置１０から誘導されるＡＣ信号を取り除くフィルタと、その出力電圧を電圧計で測定する。ＵＶ用センサ２２の出力電流の測定を行う場合、シールド線で接続され、センサ２２に印加する電圧源と、センサ２２からの入力電流はインダクタを介して電流計で測定する。電圧計や電流計は、パソコン５０からＧＰＩＢケーブル５１を介して制御され、各測定値はリアルタイムでパソコン５０のモニタに表示される。 （もっと読む）

【課題】、製造工程数を低減させると共に、複数の独立したウェルにそれぞれ形成される半導体素子（例えばトランジスタ）が同じ特性となる半導体装置の製造方法を提供すること。
【解決手段】半導体基板１００上に、第１伝導型の領域としてＰ型のウェル１００Ａを形成する。次に、Ｐ型のウェル１００Ａ内に且つ互いに離間した領域に、２つの第２伝導型の領域として第２ウェル１０２及び第４ウェル１０４を形成する。そして、第２ウェル１０２及び第４ウェル１０４に挟まれた第３ウェル１０３（第１伝導型の領域）の底部に、第２ウェル１０２及び第４ウェル１０４をつなぐ第２伝道型の第１埋め込み領域としてＮ型の第１埋め込みウェル１０５を形成する。このようにして、３重ウェルを半導体基板１００に形成する。 （もっと読む）

【課題】ゲート電極における寸法ばらつきの発生を抑制し、且つ寸法の細いゲート電極を形成し得る半導体装置の製造方法を提供する。
【解決手段】基板５にゲート電極膜６０を形成する工程と、前記ゲート電極膜表面に反射防止膜８を形成する工程と、前記反射防止膜の表面にレジストパターン７を形成する工程と、前記レジストパターンにおけるエッチングレートが１００Å／分以下となるようにプラズマ中のイオンを引き込むための電極にバイアスパワーを印加し、且つ前記レジストパターンとは非反応性のガスを用いてプラズマを発生させて前記レジストパターンに照射する工程と、前記レジストパターンをマスクとして、前記反射防止膜および前記ゲート電極をエッチングする工程と、前記レジストパターンおよび反射防止膜を除去する工程と、を有する。 （もっと読む）

【課題】コンタクトホール側壁に付着した有機膜の抵抗値を簡単且つ的確に測定する。
【解決手段】基板２０上に形成された下部電極であるポリＳｉ膜２２ａと、このポリＳｉ膜２２ａ上にＢＰＳＧ膜２３を介して形成された中間電極であるポリＳｉ膜２４ａと、このポリＳｉ膜２４ａ上にＢＰＳＧ膜２５を介して選択的に形成されたホトレジスト膜からなるホールパターン２６ａと、このホールパターン２６ａをマスクにしてプラズマエッチングにより形成され、ポリＳｉ膜２４ａ，２２ａを貫通するコンタクトホール２７と、このコンタクトホール２７の形成時に、コンタクトホール側壁に付着する有機膜２８と、を有する半導体装置を用意する。そして、ポリＳｉ膜２２ａ，２４ａ上に有機膜・レジスト膜２６ｂが被着された状態で、ポリＳｉ膜２２ａ，２４ａ上から、プローブ針３１により複数回コンタクトを実施し、有機膜２８の抵抗値を測定する。 （もっと読む）

【課題】マスクデータ作図工数の軽減、マスクデータ容量の圧縮、及びマスク占有面積縮小を可能にする。
【解決手段】少ない種類のＴＥＧパターンチップ３１（＝３１ａ〜３１ｆ）を有するフォトマスク３０を用いて、そのＴＥＧパターンチップ３１の種類よりも多い種類の、且つそれぞれ異なるパターンレシオの単位ブロックＢＫのフォトレジストパターン４０（＝４０−１〜４０−９）をウェハ上に形成するようにしている。即ち、フォトマスク３０に形成されたパターンレシオ比の異なる複数のＴＥＧパターンチップ３１を組み合わせることで、各ウェハの任意領域に対して様々なパターンレシオ比のフォトレジストパターン４０を形成するようにしているので、予めフォトマスク３０上に形成する必要チップ数を抑えられる。 （もっと読む）

【目的】下層工程をスキャナ型の露光装置で行い、上層工程を一括型露光装置で行うハイブリッド処理において、ショット形状歪みの直交成分や面内方向の倍率差を補正することが可能であり、重ね合わせ精度の高いアライメント方法を提供する。
【解決手段】レチクルの回路パターンの周囲の、走査露光によって二重露光される領域内であって回路パターンに関して互いに対応する位置に、各々が第１及び第２のマークからなる複数のマーク対を設け、上記レチクルを用いて第１露光工程を行い、形成された複数のマーク対から線形歪みを算出して記憶する予備的ステップと、上記レチクルを用い、当該記憶された上記線形歪みに応じて、上記走査露光における露光ショットの線形度を変化させて上記第１露光工程を実行する第１露光ステップと、上記第２露光工程を実行する第２露光ステップと、を有している。 （もっと読む）