【課題】 製造誤差を低減可能な集積回路装置等を提供する。
【解決手段】 集積回路装置は、ラッチ信号に基づき第１の画素データをラッチする第１のラッチＬＴ_１と、ラッチ信号及びストローブ信号に基づき合成信号を生成する合成回路ＬＧと、第１のラッチにラッチされた第１の画素データを合成信号に基づきラッチする第１の後段ラッチＬＴ_１Ｄと、合成信号及び第１の後段ラッチにラッチされた第１の画素データに基づき第１の出力制御信号を生成する第１の出力制御回路ＯＣ_１と、ラッチ信号に基づき第２の画素データをラッチする第２のラッチＬＴ_２と、合成信号を遅延させた遅延合成信号を生成する遅延回路ＤＬ_２と、第２のラッチにラッチされた第２の画素データを遅延合成信号に基づきラッチする第２の後段ラッチＬＴ_２Ｄと、遅延合成信号及び第２の後段ラッチにラッチされた第２の画素データに基づき第２の出力制御信号を出力する第２の出力制御回路ＯＣ_２とを含む。 （もっと読む）

【課題】 サージの発生を低減しつつ、小型化を図ることが可能な記録ヘッドおよび記録装置を提供する。
【解決手段】 本発明のサーマルヘッド１０は、ヘッド基板上に配列されている複数の発熱部４０ａ、該発熱部４０ａの発熱をタイミング信号に基づいて制御する複数の制御ＩＣ７０、複数の発熱部４０ａと複数の制御ＩＣ７０とを電気的に接続している複数の第１導電層５１、および複数の制御ＩＣ７０のうち一の制御ＩＣ７０と他の制御ＩＣ７０とを接続している、タイミング信号を伝送する第４導電層５４を備えており、第４導電層５４が、一の制御ＩＣ７０と他の制御ＩＣ７０との間に電気的に直列に接続されている積分回路８０を有している。 （もっと読む）

【課題】 簡易な構造を有する出力回路等を提供する。
【解決手段】 出力回路（１４）は、ゲートを有する出力トランジスタ（ＯＤ）と、画素データ（ＬＴ）に応じて、第１のストローブ信号（ＳＴＢ）の波形をゲートに伝えるスイッチング素子（４２）と、を備える。出力回路（１４）は、第２のストローブ信号（ＸＳＴＢ）を入力し、第２のストローブ信号に基づく第３のストローブ信号（ＳＴＢ）を生成する信号生成回路（４４）を、さらに備えることができる。第３のストローブ信号（ＳＴＢ）の立ち上がり時間（７２）は、第２のストローブ信号（ＸＳＴＢ）の立ち上がり時間より長く、かつ／または、第３のストローブ信号（ＳＴＢ）の立ち下がり時間（７４）は、第２のストローブ信号（ＸＳＴＢ）の立ち下がり時間より長い。スイッチング素子（４２）は、画素データ（ＬＴ）に応じて、第３のストローブ信号（ＳＴＢ）の波形をゲートに伝えることができる。 （もっと読む）

【課題】 騒音を少なくできるサーマルプリンタを提供する。
【解決手段】 感熱紙を送り出すモータとこの感熱紙に熱を与える発熱素子とを備え、感熱紙に文字等を印刷するサーマルプリンタにおいて、
前記発熱素子が過熱されるまでの時間と、前記モータが回転を開始するまでの時間の時間差を求め、その時間差分、前記発熱素子に対する加熱開始時間を遅延させる。 （もっと読む）

【課題】 チップサイズを増大させることなくサージ電圧を低減させ、高密度プロセスで製造可能なサーマルヘッドドライバ等を提供する。
【解決手段】 発熱素子を駆動するためのサーマルヘッドドライバ（３０）は、ストローブ信号の変化タイミングに同期して第１の画素データに基づいて第１の発熱素子を駆動する第１の出力ドライバ（ＯＤ１）と、ストローブ信号を遅延させ、かつ反転させた遅延反転ストローブ信号を出力する遅延反転回路（ＤＬ２）と、遅延反転ストローブ信号の変化タイミングに同期して第２の画素データに基づいて第２の発熱素子を駆動する第２の出力ドライバ（ＯＤ２）と、を備える。遅延反転回路（ＤＬ２）は、１つのインバータで構成される。 （もっと読む）

【課題】 小さいサイズを有する多出力回路等を提供する。
【解決手段】 多出力回路は、シリアルデータを受け取るシフトレジスタ（２２）を含む。シフトレジスタ（２２）は、シリアルデータを第１の方向（ＳＤＲ、ＤＲ１）の一端より他端に転送するＮ個のフリップフロップを含む。Ｊ番目のフリップフロップ（２２−１）とＪ＋１番目のフリップフロップ（２２−１）とは、第１の方向（ＤＲ１）にて隣接する第１の列（Ｒ１）に配置される。Ｎ個のフリップフロップの中の少なくとも１つであるＫ番目のフリップフロップ（２２−２）は、第１の列（Ｒ１）と平行な第２の列（Ｒ２）に配置される。Ｋ番目のフリップフロップ（２２−２）と、該Ｋ番目のフリップフロップに対して第１の方向（ＤＲ１）と直交する第２の方向（ＤＲ２）にて隣接する第１列中の他のフリップフロップ（２２−１）との間では、第２の方向（ＤＲ２）にてデータが転送される。 （もっと読む）

【課題】 小さいサイズを有するドライバ回路等を提供する。
【解決手段】 ドライバ回路（２０）は、シリアルデータ（ＳＩ）を受け取るシフトレジスタ（２２）を含む多出力回路（２２）と、Ｍ個の出力ドライバ（１４）と、を備える。シフトレジスタ（２２）は、シリアルデータ（ＳＩ）を第１の方向（ＳＤＲ、ＤＲ１）の一端より他端に転送するＮ個のフリップフロップを含み、Ｎ個のフリップフロップのそれぞれは、対応する１つの単位回路（２２−１、２２−２）に含まれる。第１の列（Ｒ１）に配置されるＬ個の単位回路（２２−１）および第２列（Ｒ２）に配置される（Ｎ−Ｌ）個の単位回路（２２−２）中の各１つの単位回路（２２−１、２２−２）と、各１つの単位回路に対応する各１つの出力ドライバ（１４）とは、それぞれ、１つの信号線で接続される。Ｎ個の信号線のそれぞれは、各１つの信号線を含む方形の領域内に配置され、Ｎ個の方形の領域は、互いに重ならない。 （もっと読む）

【課題】 小さいサイズを有する、あるいは、電源電圧の変化に影響を受け難い出力回路等を提供する。
【解決手段】 出力回路（１０；２０；４０；６０）は、入力信号（ＩＮ）を入力し、第１の電位（ＶＤＤ）および第２の電位（ＧＮＤ）に接続される第１のインバータ回路（１２；２２）と、第１のインバータ回路（１２；２２）からの信号を入力する第２のインバータ回路（１４；２４）と、第２のインバータ回路（１４；２４）からの信号を入力する出力トランジスタ（１６；２６；４６）と、少なくとも１つの電流制限トランジスタ（１８；２８；４８；６８−１、６８−２；１０８−１、１１８−２）と、を備える。少なくとも１つの電流制限トランジスタ（１８；２８；４８；６８−１、６８−２；１０８−１、１１８−２）は、第１の電位（ＶＤＤ）と第２の電位（ＧＮＤ）との間に、第１のインバータ回路（１２；２２）と直列に接続される。 （もっと読む）

【課題】ドライバＩＣチップを通過するデータ信号に対する遅延時間を短くすることができ、フリップフロップの動作周波数を高めることを可能にする。
【解決手段】アレイを構成する被駆動素子（１０１〜１０４、１０５〜１０８）を、駆動データ信号に基づいて駆動する駆動部（ＤＲＶ）と、駆動データ信号を転送するためのシフトレジスタ（ＳＦＲａ〜ＳＦＲｄ）とを有するドライバＩＣチップ（ＤＩＣ１、ＤＩＣ２）において、シフトレジスタの段数を切り替える選択回路（ＳＥＬ）が、シフトレジスタの最終段のフリップフロップ（ＦＦＡ２５）と、その前の段のフリップフロップ（ＦＦＡ２４）との間に挿入されている。補正データの転送の際は選択回路（ＳＥＬ）によりシフトレジスタの段数がより多くされる。 （もっと読む）

【課題】記録時間を長くしなくても尾引き現象の発生を防止することのできる昇華型サーマルプリンタを提供する。
【解決手段】階調データに含まれる階調レベル１，２，・・・，２５５のデータが、この順番でそれぞれシフトレジスタ２０を介して一定の周期でラッチ回路２１にセットされる。階調レベルｍのデータでは、階調レベルｍ以上の画素に対応するビットが１であり、階調レベルｍ未満の画素に対応するビットが０である。この結果、「１」がセットされた系統のドライバ回路２２に接続された発熱抵抗素子Ｒが通電する。最初は発熱抵抗素子Ｒに２２Ｖを供給する。発熱抵抗素子Ｒの通電時間が所定時間を超えると、サーマルヘッド６の蓄熱の影響を解消するために発熱抵抗素子Ｒに１５Ｖを供給する。 （もっと読む）

【課題】従来のサーマルプリントヘッド装置では、多数の発熱素子は直接、個々の配線で発熱駆動用集積回路に結ばれていた。この配線は駆動用集積回路の昇温を避けるため、発熱素子から十分離す必要があり、長さ数ミリ以上である。このような長い配線を数十ミクロン以下のピッチで高密度に形成することは困難であった。
【解決手段】本発明では、発熱素子への電流供給制御を、高温動作が可能なワイドギャップ半導体の多結晶材料を用いた三端子スイッチング素子により行う。各々の発熱素子と隣接して直列に形成されたスイッチング素子でペアを構成し、その数組を１ブロックとすることで電流供給線をブロック毎に１本にまとめる。ブロック内の異なるスイッチング素子の制御電極には時間分割した制御信号を与えて発熱駆動電流を制御し、発熱を順次行う。これにより、長距離配線の本数の低減化が図れ、高精細サーマルプリントヘッドの製作が可能となる。 （もっと読む）

【課題】 サーマルヘッドによる記録紙の搬送負荷変動に起因して発生する濃度むらの発生を抑える。
【解決手段】余剰エリア印画熱エネルギ演算部２３により、記録エリアを印画するときの１ライン分の記録エリア最大印画熱エネルギＥｐmaxから記録エリア内の１ライン分の印画熱エネルギＥｐｉを引いて、この差ＥＳｉを余剰エリア印画熱エネルギとする。この余剰エリア印画熱エネルギＥＳｉを余剰エリアに位置する発熱素子数で割って、共通印画熱エネルギを求める。そして、この共通印画熱エネルギを発生するための仮想画像データを求める。この仮想画像データと記録エリアの画像データに基づき記録紙２に印画する。各ラインの総印画熱エネルギが常に一定になり、各ライン記録時の印画熱エネルギ変動がなくなる。印画熱エネルギ変動に起因する搬送負荷変動が抑えられて、濃度むらの発生がなくなる。 （もっと読む）

【課題】多ビットのデータに基づいて複数の信号を連続的に出力する際にデータの履歴を各ビットについて保持する機能を有する半導体集積回路において、回路面積を低減する。
【解決手段】この半導体集積回路は、クロック信号が第１のレベルにあるときに入力データを出力し、クロック信号が第２のレベルにあるときに出力データを保持することにより、複数のビットを有するデータの履歴を各ビットについて保持する複数群のハーフラッチ回路ＨＬ１〜ＨＬ５と、各群のハーフラッチ回路に保持されているデータを順次シフトさせるために、各群のハーフラッチ回路に１群のクロック信号を供給するクロック信号供給回路１０と、複数群のハーフラッチ回路に保持されているデータの履歴に基づいて、出力すべき信号の特性をそれぞれ制御する複数の制御回路１３とを具備する。 （もっと読む）