【課題】 熱抵抗測定の際の半導体の温度ができるだけ均一となるような発熱手段を用いる半導体の熱抵抗の測定方法を提供する。
【解決手段】 本発明による半導体装置における熱抵抗の測定方法は、複数の回路ブロックを有し、該回路ブロックは複数のｐｎ接合の並列する構造が存在している半導体装置にて、該半導体装置の温度を変化させるとともに、前記複数のｐｎ接合のうち、所定の第１のｐｎ接合に発熱に影響しない順方向の微小な電流を流して発生する発生電圧を測定し、該発生電圧から半導体装置の熱抵抗を算出する、半導体装置における熱抵抗の測定方法において、前記半導体装置の温度を変化させる方法は、前記複数のｐｎ接合のうち、前記第１のｐｎ接合以外の第２のｐｎ接合が降伏状態になるように電流を流して発熱させる方法であることを特徴とする。そのため、半導体装置の熱抵抗を精度よく測定できる。 （もっと読む）

【課題】搭載不良の問題を解決し、半導体素子の品質を向上させ、スループットを向上させることができる半導体テスト装置を提供する。
【解決手段】半導体テスト装置であって、カスタムトレーが取り付けられるプレートと、前記プレートと連結され、前記プレートを移送させる移送器と、前記プレートが移送される間に前記プレートを振動させる振動器とを有する （もっと読む）

【課題】コンタクト不良の発生を抑制しつつ端子の位置精度を確保することが可能な試験用キャリアを提供する。
【解決手段】試験用キャリア１０は、ダイ９０の電極パッド９１に接触するバンプ４３を有するベースフィルム４０と、ベースフィルム４０に重ねられ、ダイ９０を覆うカバーフィルム７０と、ベースフィルム４０とカバーフィルム７０との間に介装され、ダイ９０の周囲に配置されたスペーサ４５と、を備えている。 （もっと読む）

【課題】低コスト化を図ることが可能な試験用キャリアを提供する。
【解決手段】試験用キャリア１０は、ダイ９０を保持するベースフィルム４０と、ベースフィルム４０に重ねられてダイ９０を覆うフィルム状のカバーフィルム７０と、を備えており、カバーフィルム７０は自己粘着性を有すると共にベースフィルム４０よりも柔軟となっている。 （もっと読む）

【課題】コンタクト不良の発生を抑制しつつ端子の位置精度を確保することが可能な試験用キャリアを提供する。
【解決手段】試験用キャリア１０は、ダイ９０の電極パッド９１にそれぞれ接触する複数のバンプ４３を有するフィルム状のベースフィルム４０と、ベースフィルム４０に重ねられて、ダイ９０を覆うカバーフィルム７０と、を備えており、複数のバンプ４３は、第１のバンプ４３ａと、第１のバンプ４３ａよりも相対的に高い第２のバンプ４３ｂと、を含んでいる。 （もっと読む）

【課題】コンタクト不良の発生を抑制しつつ端子の位置精度を確保することが可能な試験用キャリアを提供する。
【解決手段】試験用キャリア１０は、ダイ９０の電極９１に接触するバンプ４４を一方の主面に有するベースフィルム４０と、ベースフィルム４０に重ねられたカバーフィルム７０と、を備え、ベースフィルム４０とカバーフィルム７０との間にダイ９０が収容され、ベースフィルム４０は、第１の厚さｔ_１を有する第１の領域４０ａと、第１の厚さｔ_１よりも薄い第２の厚さｔ_２を有する第２の領域４０ｂと、を有しており、第２の領域４０ｂは、少なくともダイ９０のエッジ９２の一部に対向している。 （もっと読む）

【課題】他の装置を用いなくても、ＩＣソケットに実装されたＩＣを所望の温度に制御するとともに、温度制御中でも外部からＩＣの特性を測定することが可能な技術を提供することを目的とする。
【解決手段】ＩＣソケット５１は、ＩＣ（Integrated Circuit）２１〜２３を実装可能なＩＣソケット５１であって、ＩＣソケット５１に実装されたＩＣたる実装ＩＣ２１〜２３の底部と対向配置される底板部１と、底板部１上に載置され、実装ＩＣ２１〜２３の側部を覆い、実装ＩＣ２１〜２３の上部を露出する開口穴２ａが設けられた蓋部２と、底板部１に組み込まれ、実装ＩＣ２１〜２３の底部と接触して加熱／吸熱する第１加熱／吸熱部３，４ａ，４ｂ，５ａ，５ｂ，５ｃとを備える。 （もっと読む）

【課題】検査対象とする電子部品を検査用ソケットに対して適正な圧力で迅速に当接させることのできる電子部品の押圧装置、及び該押圧装置を備えるＩＣハンドラを提供する。
【解決手段】制御装置はＩＣチップを検査用ソケットに配置させるＩＣ配置工程を行う（ステップＳ１１）。このときＩＣチップの各外部端子と各検査用プローブとの間は微小な隙間を有している。次に低圧押圧工程が実行される（ステップＳ１２）。低圧押圧工程は、検査に好適な適正押圧力よりも低圧の当接押圧力で空気圧ピストンが各外部端子を各検査用プローブに当接させる。これにより当接される瞬間、当接押圧力とピストン自身の慣性力と検査用プローブの慣性力からなる押圧力が過大になることが緩和される。その後、押圧力が当接押圧力に静定されたことが圧力静定検出工程（ステップＳ１４）により検出され、検査用押圧工程（ステップＳ１５）にて当接押圧力が適正押圧力に変更される。 （もっと読む）

【課題】ハンドが保持可能な搬送対象物の数を維持しつつ、基台に設けられた開口部に配置される搬送対象物の個数を増やすとともに多数の搬送対象物の搬送を効率よく行なうことが可能なハンドラーを提供する。
【解決手段】開口部４５を有した基台１１と、搬送対象物を搬送する第１ハンドと、第１ハンドを開口部４５の上方に搬送して下ろす第１搬送部と、搬送対象物を搬送する第２ハンドと、第２ハンドを開口部４５の上方に搬送して下ろす第２搬送部と、第１搬送部の動作と第２搬送部の動作とを制御する制御部とを備えるハンドラーであって、第１ハンドと第２ハンドとが開口部４５の上方に向けて互いに近づき開口部４５に並んで配置される状態を有する。 （もっと読む）

【課題】過電圧がＬＳＩの電源端子に印加されたことを確認できるようにする。
【解決手段】半導体集積回路装置（１０）は、内部回路（１１）と、上記内部回路に電源電圧を供給するための電源端子（１５，１６）とを含む。このとき、上記内部回路の電源電圧として想定されるレベルを越える電圧（過電圧）が上記電源端子に印加された事実を記録するための過電圧印加情報記録回路（１２）を設ける。過電圧印加情報記録回路には、過電圧が上記電源端子に印加された事実が記録されているため、それに基づいて、過電圧がＬＳＩの電源端子に印加されたことを確認することができる。 （もっと読む）

【課題】バーンイン試験に要する時間を短縮する。
【解決手段】バーンイン試験装置（１）は、ストップモードを備えるマイクロコンピュータ（５）のバーンイン試験を行う。バーンイン試験中に、マイクロコンピュータは、動作状態を経て、ストップモードを実行した後、リセットを実行する。測定部（３２）は、複数のマイクロコンピュータの各々が待機モードを実行した後、リセットを実行する前に、電源電流（Ｉ）を測定する。検出部（３３１）は、測定部によってリセットの実行前に測定された電源電流値を用いて、不良率の上昇を検出する。指示部（３３２）は、検出部によって不良率の上昇が検出された場合、バーンイン試験の停止を恒温槽（２）に指示する。 （もっと読む）

【課題】複数の半導体素子が積層された半導体装置を、非破壊で適正に検査する。
【解決手段】半導体装置１００Ａは、積層された半導体素子１１１〜１１３を含む。各半導体素子１１１〜１１３は、対応して配設されたＴＳＶ１２９ａ〜１２９ｃ、及び各ＴＳＶ１２９ａ〜１２９ｃ上に配設されたパッド１２５ａ〜１２５ｃを備える。半導体素子１１３側から見て、パッド１２５ｂはその上層のパッド１２５ｃからはみ出し、パッド１２５ａはその上層のパッド１２５ｂ，１２５ｃからはみ出す。各パッド１２５ａ〜１２５ｃに対する半導体素子１１３側からのエネルギービーム照射が可能になり、半導体装置１００Ａのエネルギービーム照射工程を含む検査が非破壊で実施可能になる。 （もっと読む）

【課題】電子部品パッケージ等の電子装置を端子コンタクトユニットに接続する際に、その電子装置の変形や破損を防止することが可能なソケットを提供する。
【解決手段】本発明によるソケット１００は、電子部品２が実装され、且つ、例えばケース４を有する電子装置１を、本体１０１及び蓋１０２によって画成されるキャビティ１０内に収納するものである。本体１０１には、電子装置１が載置される台座１１３、及び、電子装置１の端子５に接続する端子コンタクトユニットとしてのプローブピン１１５が設けられている。また、蓋１０２は、蓋上部部材１２０にバネＢ１を介して接続された第１ヘッド１２１と、その第１ヘッド１２１にバネＢ２を介して接続された第２ヘッド１２２を有しており、第１ヘッド１２１が電子装置１の回路基板３の周縁部を押圧する一方、第２ヘッド１２２がケース４の上壁面４ａを押圧するように構成されている。 （もっと読む）

【課題】測定試験時のハンドリング時間を短縮すると共に、一旦、不良と判定したデバイスをも救済可能となって、歩留まりを向上させる。
【解決手段】ハンドラー装置５で測定試験した測定試験結果として、良否識別情報の他に複数のランク情報が付加されてデータベース６にテープマップデータとして格納される。この場合に、不良デバイスの打ち抜きに代えて、複数のランク情報のうちの一のランク情報の半導体デバイスを残して、それ以外のランク情報の半導体デバイスが、集中パンチ装置７によりデータベース６のテープマップデータに基づいて打ち抜かれ、打ち抜かれたランク情報のうちの全部または一部の半導体デバイスは当該ランク情報毎にテープ再編成される。 （もっと読む）

【課題】半導体メモリを含む半導体装置におけるメモリテストを低コストで、効率よく行う。
【解決手段】テストバーンイン装置において、２４枚のテストボードは順次時間差を持って処理されることになり、各々のテストボードは１枚単位で循環する。この場合、半導体装置を詰め終わったテストボードからテストスタート、テスト終了したテストボードから半導体装置を払い出すという枚葉処理のシーケンスによってメモリテストが実行される。 （もっと読む）

【課題】一般的な構造を有するＩＣソケットに、信号観測機能を容易に追加可能にする。
【解決手段】ＩＣソケットは、ＩＣが挿入されるソケット本体１０３と、挿入されたＩＣと外部の回路基板１０１との導通を取るためのコンタクト部１０４とを有している。ＩＣソケットのコンタクト部１０４に、信号観測装置１１５を間に挟んで、コンタクト部１０４と同一構造の第２のコンタクト部１１４を装着する。 （もっと読む）

【課題】被試験電子部品の品種切替時における作業性の向上を図ることが可能な電子部品試験装置を提供する。
【解決手段】電子部品試験装置１は、ＤＵＴ９０が電気的に接続されるＤＳＡ１０と、ＤＳＡ１０が着脱可能に装着されるハイフィックス３０と、ハイフィックス３０が着脱可能に装着されるテストヘッド６０と、を備えており、ハイフィックス３０は、ＤＳＡ１０に係合するフック４３１を有し、ＤＳＡ１０は、フック４３１が係合するフック受け部２２２と、ハイフィックス３０に向かって進退可能なプッシュピン２４と、を有し、フック４３１には、プッシュピン２４が当接するピン受け部４３３が形成されており、プッシュピン２４がピン受け部４３３を押圧することで、フック４３１の係合が解除される。 （もっと読む）

【課題】高い気密性を確保することが可能な試験用キャリアを提供する。
【解決手段】ダイ９０を保持するベース基板２１Ａと、ダイ９０を覆うように、ベース基板２１Ａに重ねられたカバー基板３１Ａと、を備えた試験用キャリア１０Ａは、ベース基板２１Ａとカバー基板３１Ａとの間に介在すると共にダイ９０を取り囲むシール部材２４を備えている。 （もっと読む）