【課題】試験装置のハードウェア仕様および試験装置用のプログラム言語に詳しくないユーザでも、試験プログラムを容易に作成させる装置を提供する。
【解決手段】被試験デバイスの試験モジュールを生成する試験モジュール生成装置であって、試験条件を入力し、入力された前記試験条件を定義する条件ファイルを生成する条件ファイル生成部と、試験メソッドを記憶する試験メソッド記憶部と、生成すべき試験モジュールに応じた試験メソッドの選択指示をユーザから受け取る試験手順選択部と、選択された試験メソッドが要求するパラメータに対応する条件ファイルの選択指示をユーザから受け取る条件ファイル選択部と、選択された試験メソッドに応じた試験を選択された条件ファイルにより定義されたパラメータで実行する試験モジュールを生成する試験モジュール生成部と、を備える試験モジュール生成装置を提供する。 （もっと読む）

【課題】装置構成を小さくする。
【解決手段】フェイルデータ及びアドレスデータをバッファリングする第１バッファ部および第２バッファ部と、第１バッファ部にバッファリングされたフェイルデータを、内部メモリにおける当該フェイルデータに対応するアドレスデータに示されたアドレスにＲＭＷ処理により書き込むアドレスフェイルメモリ部と、試験部から出力されたフェイルデータ及びアドレスデータを第１バッファ部に供給している状態において、第１バッファ部の空き容量が予め定められた第１閾値以下となった場合に、試験部から出力されたフェイルデータ及びアドレスデータを第１バッファ部に代えて第２バッファ部に供給する制御部とを備える試験装置を提供する。 （もっと読む）

【課題】既存のパフォーマンスボードに対しても効果が得られる落下防止機構を備えたテストヘッドを提供する。
【解決手段】補強枠を備えたパフォーマンスボードを装着するテストヘッドであって、パフォーマンスボード装着面側の、パフォーマンスボードの補強枠の対向する辺の対角位置付近に対応して配置され、補強枠を保持するロック状態／補強枠を保持しないアンロック状態を手動で切り替える２つのパフォーマンスボード落下防止機構を備えたテストヘッド。パフォーマンスボードの補強枠の対向する辺は、パフォーマンスボードの長手方向に対応する辺とすることができる。 （もっと読む）

【課題】マッチ検出にもとづく条件分岐と、論理比較にもとづく条件判定を動的に制御可能な試験装置を提供する。
【解決手段】マッチ制御回路ＭＣは、マッチフラグがアサートされたとき、ピンの値と期待値と比較結果を示すマッチ信号を生成する。フェイルスタックレジスタ１０は、論理比較器ＤＣの出力値を保持する。フラッシュホールドレジスタ１４は、過去にフェイルが発生していないときにアサートされるスタックパス信号と、マッチ信号とを受け、パターンプログラムに記述される第１制御命令の実行サイクルにおいて生成される第１パターン制御信号に応じた一方を保持し、ホールドマッチ信号として出力する。マッチホールドセレクタ１６は、マッチ信号とホールドマッチ信号とを受け、パターンプログラムに記述される第２制御命令の実行サイクルにおいて生成される第２パターン制御信号に応じた一方をピンマッチ信号として出力する。 （もっと読む）

【課題】テスタコントローラと測定モジュールとの間のデータ転送を高速且つ正確に行うことを目的とする。
【解決手段】ＤＵＴの試験を行う測定モジュール２と測定モジュール２の制御を行うテスタコントローラ３との間でデータの転送を行う半導体試験装置１は、測定モジュール２を試験するためのテストアプリケーションの要求に基づいて、測定モジュール２に転送して制御を行うための転送データを順次記憶するキューである転送データキュー１３と、転送データキュー１３から転送データを取り出すことが可能になったときに転送データを取り出して測定モジュール２に転送させる制御を行う転送制御部１６と、測定モジュール２から転送の処理が終了した旨の転送終了通知を入力したときに、その旨を転送制御部１６に通知するための割込みを行う割り込みハンドラ１５と、を備えている。 （もっと読む）

【課題】 厚みが薄い試験対象ウエハであっても撓みなく支持できるとともに、簡単な構造で試験対象ウエハの裏面電極にプローブ針を確実かつ簡便に接触させることができる半導体測定装置を提供することを課題とする。
【解決手段】 試験対象ウエハを支持する支持面を備えたウエハチャックと；
前記ウエハチャックを上下方向に貫通する少なくとも３本のチャックピンと；前記チャックピンを上下方向に移動させる第１移動機構と；前記チャックピンの内側に内挿される少なくとも１本の下プローブ針と；前記下プローブ針を上下方向に移動させる第２移動機構と；前記ウエハチャックを上下方向及び水平方向に移動させる第３移動機構と；前記上プローブ針及び前記下プローブ針と電気的に接続されるテスタ装置とを有している半導体測定装置を提供することによって解決する。 （もっと読む）

【課題】作業者に重量的負荷が加わらないと共に、プローブカードの検査針部にダメージを与えることのないプローブカード移載装置を提供する。
【解決手段】プローブカード搬送手段２からプローブカード１を取り出すプローブカード取り出し手段４を有し、プローブカード１の上下動駆動部１０と、プローブカード１の直径方向に対向する２個所の吊下部７に夫々一端を接続し、他端を上下動駆動部１０の、プローブカード１の吊下部７間の間隔より大きく離間した直径方向に対向する２個所に固定した２本の線状体８と、線状体８をその走行路の内側からガイドするガイド体と、このガイド体を支持する支台と、この支台を上下動駆動部１０に相対的に上下動せしめる支台駆動手段とより成り、線状体８を上記ガイド体により外方に抑制せしめることによって吊下されるプローブカード１の中心を上下動駆動部１０の中心に一致せしめる。 （もっと読む）

【課題】３相以上の多相交流電源に瞬時電圧低下を生じたときに行う復旧処理を迅速に行い、且つシステム全体のコンパクト化を図ることを目的とする。
【解決手段】本発明の半導体試験システムは、３相以上の多相交流電源２から電源の供給を受けて動作する複数の半導体試験装置３を備える半導体試験システム１であって、多相交流電源２の全ての相について瞬時電圧低下が生じているか否かを１または複数個で検出する瞬低検出装置１５と、瞬時電圧低下を検出した瞬低検出装置１５から瞬時電圧低下を検出していない半導体試験装置３に対して瞬時電圧低下が発生したことを示す瞬低発生通知を出力するためのネットワーク４と、を備える構成としている。 （もっと読む）

【課題】ソース電極を共通とするトランジスタ対の、各ドレイン電極から出力される電圧の差を評価するトランジスタ対の特性評価装置であって、その特性差を高精度でかつ簡便に測定できる特性評価装置および特性評価方法を提供することを課題とする。
【解決手段】２つの可変抵抗を有し、各可変抵抗の一方の端部は共通に接続され、他端部はそれぞれ各ドレイン電極に接続するドレイン端子を有し、各ドレイン端子の出力を測定する測定装置を有することを特徴とする。 （もっと読む）

【課題】必要な記憶部の容量を削減しつつ、検査対象回路の不具合を検知することができる。
【解決手段】画像生成回路１１は、画像処理回路１２に入力する入力画像データを生成する。メモリ１４は、画像処理回路１２が入力画像データの処理を行い出力する出力画像データが正常であるか否かを判定するための期待値データを記憶する。画像データ変換回路１３は、出力画像データを、期待値データの形式と同一の形式に変換し、比較用データとして出力する。比較回路１５は、比較用データと期待値データとが一致するか否かの比較を行う。検査結果通知回路１６は、比較回路１５が比較した結果に基づいて、画像処理回路１２が正常に動作しているか否かを通知する通知信号を生成する。 （もっと読む）

【課題】プローブ装置−測定部間の高い絶縁性による安全性と、広い周波数帯域に渡って同相信号除去比を確保するための低い対接地容量を確保しつつ、連続動作時間の制約を受けない、または連続動作時間を延ばしたプローブ装置およびこれを用いた信号測定装置を実現する。
【解決手段】入力信号が変調された変調信号を光信号に変換して出力するプローブ装置において、外部から入射される入射光を変調信号に応じて光変調し出射光として出射する光変調部を備える。 （もっと読む）

【課題】制御チップに占める制御回路の面積を低減し、且つ、制御信号を出力する出力部の数を低減しつつ、複数の命令信号の処理時間の増大を抑制する。
【解決手段】複数チャネルの被制御回路を制御する制御信号を生成する信号処理装置であって、それぞれの被制御回路に対する命令信号を共通の入力部で受け取り、受け取った命令信号に応じて制御信号を生成し、それぞれの被制御回路への制御信号を共通の出力部から出力する制御チップと、制御チップが出力するそれぞれの制御信号を、対応する被制御回路に分配する分配回路とを備える信号処理装置を提供する。 （もっと読む）

【課題】消費電力を低減させると共に小型化およびコスト低減が可能な信号出力装置およびこれを用いた半導体試験装置を実現する。
【解決手段】信号出力装置において、ドライバから出力される出力信号のハイレベル側の設定電圧を生成する第１のＤ／Ａ変換器と、ハイレベル側の設定電圧に正側バイアス電圧を加算した正側電源電圧を前記ドライバの正側電源端子に供給する正側電源供給部と、ドライバから出力される出力信号のローレベル側の設定電圧を生成する第２のＤ／Ａ変換器と、ローレベル側の設定電圧から負側バイアス電圧を減算した負側電源電圧を前記ドライバの負側電源端子に供給する負側電源供給部と、第１のＤ／Ａ変換器へハイレベル側の設定電圧の設定、正側電源供給部へ正側電源電圧の設定、第２のＤ／Ａ変換器へローレベル側の設定電圧の設定、および、負側電源供給部へ負側電源電圧の設定をそれぞれ行う制御部とを備える。 （もっと読む）

【課題】ユーザの使い勝手を向上することが可能な半導体試験装置を実現する。
【解決手段】異なる速度の低速レート信号と高速レート信号を用いて被試験対象デバイスの試験を行う半導体試験装置において、高速レート信号のレート長が設定されるレート長設定レジスタと、パターンプログラムに設定されている高速レート番号の組み合わせを抽出し、この組み合わせの中の１つの高速レート番号を調整レート番号に置き換え、低速レート信号のレート長の時間分解能に基づいて調整レート番号のレート長を算出して調整レート番号のレート長設定レジスタに設定する演算制御部とを備える。 （もっと読む）

【課題】プログラマブル回路の構成を効率よくプログラムできる試験装置を提供する。
【解決手段】 被試験デバイスを試験する試験装置であって、プログラマブル回路を搭載し、プログラマブル回路の動作により被試験デバイスを試験する試験ボードと、プログラマブル回路の回路構成をプログラムするためのコンフィギュレーションデータを記憶するコンフィギュレーションメモリを搭載する制御ボードと、を備える試験装置を提供する。プログラマブル回路は、制御ボードのコンフィギュレーションメモリから読み出されたコンフィギュレーションデータに応じて内部の回路を構成してよい。 （もっと読む）

【課題】集積回路デバイスの内部の電源容量を大きくすることなく、電流供給能力を高くする。
【解決手段】集積回路デバイスと、駆動電圧を発生して集積回路デバイスに供給する電圧供給部と、を備え、集積回路デバイスは、複数の回路と、複数の回路のうち対応する回路を駆動するための駆動電圧を外部から受け取る複数の電圧入力端子と、外部から受け取る駆動電圧の基準となる基準電圧を出力する基準端子とを有し、電圧供給部は、基準電圧を電力増幅した駆動電圧を発生する、装置を提供する。 （もっと読む）

【課題】被試験メモリの試験を被試験メモリの容量よりも少ない内部メモリで試験する。
【解決手段】被試験メモリを試験する試験装置であって、被試験メモリの一部のメモリ領域に対応する試験データおよび試験結果の少なくとも一方の試験情報を記憶する内部メモリを有し、被試験メモリを試験する試験用集積回路デバイスと、被試験メモリの全メモリ領域に対応する試験情報を記憶する外部メモリと、外部メモリに接続され、試験対象のメモリ領域に応じた試験情報を外部メモリおよび内部メモリの間で転送するメモリコントローラと、を備える試験装置および試験方法を提供する。 （もっと読む）

【課題】 プローブカードと接続装置との接続及びその解除の作業を、人手によることなく、短時間で確実に行うことができ、省スペースにすることにある。
【解決手段】 検査装置は、プローブカードを着脱可能に受けるカード受け部を有するカード台と、前記カード受け部に配置されたプローブカードと電気的に接続可能に前記カード台の上方に配置された接続装置と、前記カード台と前記接続装置とを相寄り相離れる方向へ移動させて、前記カード台と前記接続装置との電気的な接続及びその切り離しを行う駆動装置とを含む。前記駆動装置は、前記カード台に支持されたシリンダ及び該シリンダに対し昇降される昇降ロッドを備える昇降機構と、前記昇降ロッドに取り付けられて、前記ヘッド装置の前記下面を解除可能に吸着する吸着具とを含む。 （もっと読む）

【課題】
高周波パワーアンプの試験工程のコストを低減する。
【解決手段】
高周波パワーアンプは，インダクタを有する入力整合回路と，前記入力整合回路を通過した入力信号を増幅する増幅トランジスタと，入力整合回路内のインダクタに第１の試験スイッチにより接続されるキャパシタと，インダクタに第２の試験スイッチを介して第１の基準電圧との間に設けられた負性抵抗用トランジスタと，第２の基準電圧とインダクタとの間に設けられた電流源トランジスタとを含む試験用回路とを有し，試験時に第１，第２の試験スイッチ及び電流源トランジスタが導通してインダクタと試験用回路とで高周波発振器が構成され，通常動作時に第１，第２の試験スイッチ及び前記電流源トランジスタが非導通になる。 （もっと読む）

【課題】接触方式及び非接触方式の両方式を用いて供給することが可能な半導体装置の検査において、異なる種類の半導体装置を検査する際の検査に要するコストが増大し、さらに、微細ピッチで配置された半導体装置を検査できない。
【解決手段】本発明のプローブカードは、基板と、基板上に、第１の方向に第１の間隔で配置された複数の接触端子部と、基板上に、第１の方向に第２の間隔で配置された複数の非接触インタフェースと、を備え、非接触インタフェースが第１の方向に第２の間隔で配置された領域に含まれる有効プローブカード領域であって、有効プローブカード領域の両端に配置された非接触インタフェース間の距離である有効プローブカード長さが、第１の間隔と第２の間隔の最小公倍数の整数倍である。 （もっと読む）