この発明は、基板と半導体本体（１）とを有する半導体装置（１０）に関し、半導体本体（１）がソース（２）及びドレイン（３）を有する第一のＦＥＴ（３）を備え、ソース（２）及びドレイン（３）は、金属シリサイドを含む接続領域（２Ｂ，３Ｂ）が設けられ、そして、ゲート（６）下部のチャネル領域（４）と境界を成し且つソース（２）及びドレイン（３）より厚みが薄く且つドーピング濃度が低いソース及びドレイン領域拡張部（２Ａ，３Ａ）に接続されている。ソース（２）及びドレイン（３）とソース及びドレイン領域拡張部（２Ａ，３Ａ）とは、第一の導電型で且つ厚み及びドーピング濃度がソース（２）及びドレイン（３）とソース及びドレイン領域拡張部（２Ａ，３Ａ）との間の中間領域（２Ｃ，３Ｃ）により互いに接続されている。このようにして、接続領域（２Ｂ，３Ｂ）と基板と間にリーク電流並びに短絡が起きるのが抑制され、一方で、ソース及びドレイン領域拡張部（２Ａ，３Ａ）を用いることの効果が維持される。好ましくは、中間領域（２Ｃ，３Ｃ）がゲート（６）直近のスペーサ（７）下部に位置し、好ましくは、これらは、なるべく傾けられたイオン注入により形成される。
（もっと読む）

集積回路（１００）の形成方法（９００）およびその構造を提供する。半導体基板（１０２）上にゲート誘電体（１０４）が形成され、ゲート誘電体（１０４）上にゲート（１０６）が形成される。半導体基板（１０２）に浅いソース／ドレイン接合部（３０４）（３０６）が形成される。ゲート（１０６）の周りに側壁スペーサ（４０２）を形成する。この側壁スペーサ（４０２）を使用して、半導体基板（１０２）中に深いソース／ドレイン接合部（５０４）（５０６）が形成される。浅いソース／ドレイン接合部および深いソース／ドレイン接合部（５０４）（５０６）を形成した後、側壁スペーサ（４０２）上にシリサイドスペーサ（６１０）を形成する。シリサイドスペーサ（６１０）に隣接する深いソース／ドレイン接合部（５０４）（５０６）上にシリサイド（６０４）（６０６）を形成し、半導体基板（１０２）上に誘電体層（７０２）をたい積する。その後、誘電体層（７０２）においてシリサイド（６０４）（６０６）へのコンタクトを形成する。
（もっと読む）

【課題】 物理的に接着力が向上し、電気的には接触抵抗が良好な特性を有する表示素子用配線及びこれを利用した薄膜トランジスタ基板並びにその製造方法を提供することを目的とする。
【解決手段】 表示素子用配線を、低融点金属の合金元素が少なくとも一つ以上合金されているＡｇ合金で形成する。液晶表示パネルにおいて、このような表示素子用配線を用いてゲート配線２２，２４，２６及びデータ配線６５，６６，６８を形成すれば、接触部で他の導電物質と連結される過程で腐食が発生して素子の特性を低下させるのを防止できる。 （もっと読む）