例えば電子デバイスなどで使用するために、導電性の線状構造を準備する方法、およびこのような方法によって形成するデバイスについて述べる。前記構造を準備するこのような方法の一例は、線状構造の形成を補助するために、表面テンプレートを使用した導電粒子の集合を使用する。前記構造はナノ規模で準備してよいが、最大でマイクロ規模でも準備してよい。
（もっと読む）

【課題】複数の異なる半導体チップ間を貫通電極を用いて最短の配線長で三次元的に接続し、低ノイズな高速動作を可能とする方法を提供する。
【解決手段】異なる上下の半導体チップ１ａ〜ｆの中間に上下チップ間を接続するためのインターポーザチップ１１を配した三次元のチップ積層構造において、デバイス側（表層側）外部電極部に相当する裏面位置に、ドライエッチングにより表層電極に達するまでの孔を形成し、孔の側壁及び裏面側周囲に金属製のメッキ膜を施し、前記金属製のメッキ膜が施された貫通孔内部に、上段側に積層される別の半導体チップの金属製バンプを圧接によって変形注入させ、半導体チップ内に形成された貫通孔内部に前記金属製バンプを幾何学的にかしめて電気的に接続させる。
【効果】非常に低コスト・短ＴＡＴなプロセスで接続が可能であり、常温接合が可能で、高い信頼性の接続構造を実現する。 （もっと読む）

【課題】
本発明は、アルミ二ウム配線で発生するヒールロックを減少させる、薄膜トランジスタ基板及びその製造方法を提供する。
【解決手段】
本発明による薄膜トランジスタ基板は、下部アルミ二ウム層と、前記下部アルミ二ウム層の上に形成されている窒化アルミ二ウム層と、前記窒化アルミ二ウム層の上に形成されている上部アルミ二ウム層を含むことを特徴とする。 （もっと読む）

【課題】本発明は、シリサイドプロセスを適用したＭＯＳＦＥＴにおいて、シリサイド膜をより大きく形成できるようにする。
【解決手段】たとえば、シリコン基板１１の表面上に設けられたゲート電極１６の側面には、それぞれ、内側ゲート側壁膜１８および外側ゲート側壁膜２１が形成されている。一方、ゲート電極１６の形成位置を除く、シリコン基板１１の表面部には、浅い低濃度拡散層１７、および、二段構造の浅い高濃度拡散層１９と深い高濃度拡散層２２とが形成されている。そして、浅い高濃度拡散層１９および深い高濃度拡散層２２に対応するシリコン基板１１の表面部には、それぞれの高濃度拡散層１９，２２の深さに応じて厚さの異なる二段構造のシリサイド膜２３が形成されている。 （もっと読む）

【課題】 半導体チップの表面に形成された電極に配線接続手段を十分な強度で接続するのに最適な構造を有する半導体装置を提供することを目的とする。
【解決手段】 半導体チップ１４の主面にＡｌ電極１１とＣｕ電極１２が積層された積層電極１３を形成し、積層電極１３の一部にＡｌ電極１１が露出した接続パッド１９、２２を設ける。
接続パッド１９、２２を少なくとも表面がＣｕを主に含まない材料で構成された接続導体１７、２０を介してリードフレームのリード端子１８、２１に接続する。 （もっと読む）

ショットキーのような動作を有するモノリシック集積パンチスルー・ダイオード。これは、ショットキー金属領域（１６）が第１のｐドープ・ウェル（９）の表面の少なくとも一部に堆積されるときに実現される。ショットキー金属領域（１６）およびｐドープ・ウェル（９）は、ショットキー・ダイオードの金属−半導体−遷移を形成する。順方向特性が０．５Ｖ未満の電圧降下を有するので、発明のＰＴダイオードの過電圧保護は改善される。
（もっと読む）