【課題】狭いゲート電極間であっても隣接するコンタクト間で短絡することなくコンタクトホールを形成する。
【解決手段】層間絶縁膜を形成する前に、ゲート電極間かつ拡散層間の一部領域のアスペクト比を、このゲート電極間のこの一部領域以外の領域のアスペクト比より低減させる低減工程を備える。これにより、アスペクト比が低減したこの一部領域にはボイドが発生せず、コンタクトホールを形成してもその間がボイドによって連通することを防止できるのである。ここで、上記低減工程は、上記一部領域に、マスクパターンを用いて上記ゲート電極に垂直な突出部を設ける工程とすることなどができる。 （もっと読む）

【課題】縦型ＭＯＳトランジスタの高集積化、高性能化。
【解決手段】基板上の絶縁膜上に平面状半導体層及び複数の平面状半導体層上の柱状半導体層を形成し、平面状半導体層を素子に分離し、平面状半導体層に不純物領域を形成し、その後に表面の少なくとも一部に絶縁膜を形成し、絶縁膜上に導電膜を形成し、絶縁膜及び前記導電膜をエッチバックし、柱状半導体層側面の絶縁膜及び導電膜を所望の長さに形成し、ゲート電極を形成し、導電膜及び絶縁膜を選択的にエッチングにより除去し、ゲート電極及び前記ゲート電極から延在するゲート配線を形成し、複数の柱状半導体層の各々に対応する複数のＭＯＳトランジスタのうち、第１のＭＯＳトランジスタの平面状半導体層に形成された不純物領域の表面の少なくとも一部と第２のＭＯＳトランジスタの平面状半導体層に形成された不純物領域の表面の少なくとも一部とを接続する第１のシリサイド層を形成する。 （もっと読む）

【課題】デュアル・ストレス・ライナ・プロセスと共存できる逆テーパ・コンタクト構造を提供する。
【解決手段】半導体デバイスは、シリコン層と、該シリコン層中に電気的接続領域を有するトランジスタと、該電気的接続領域上に形成されかつ該領域と電気的に接触する導電性プラグとを有し、該プラグは該シリコン層から離れると内側に傾斜する側壁を有する。 （もっと読む）

【課題】効率的なパターン形成方法を用いて形成される電子部品、特に表示装置の提供。
【解決手段】ゲートパターン上にゲート絶縁膜５と半導体膜６と接触膜７と上層金属膜８とが積層された基板に対して、第１のレジストパターン９をマスクとした第１のエッチングで、上層金属膜８及び接触膜７を除去し、ドレイン電極１０とソース電極１１とデータ端子１２とデータ配線１３と含むデータパターン及びトランジスタのチャネル部を形成し、第２のレジストパターン１４を、チャネル部両側の第１のレジストパターン９と少なくとも一部が重なり、かつ、チャネル部を被覆するように転写し、第１のレジストパターン９及び第２のレジストパターン１４をマスクとした第２のエッチングで、半導体膜６を除去してゲート絶縁膜５を露出し、半導体膜６をアイランド状に加工する薄膜トランジスタの製造方法を用いる。 （もっと読む）

【課題】半導体素子の電気的特性を向上することができる半導体装置を提供する。更に、製造上の歩留まりを向上することができる半導体装置を提供する。
【解決手段】半導体装置１において、方形状の平面を有する基板２と、基板２の一表面の中央部に配設され、基板２に比べて硬い導電性材料により構成された第１の電極６１と、基板２の一表面の少なくとも周縁の一部に沿って配設され、第１の電極６１と同一導電性材料により一体に構成されるとともに、第１の電極６１の膜厚に比べて薄い膜厚を有する第２の電極６２とを備える。 （もっと読む）

【課題】ゲート電極下の絶縁膜の実装時のストレスによるクラックの発生を防止できるようにした半導体装置及びその製造方法、半導体装置の設計方法を提供する。
【解決手段】シリコン基板１に設けられたトランジスタと、このトランジスタを覆うようにシリコン基板１上に設けられた層間絶縁膜２１と、層間絶縁膜２１上にＡｌパッド３１を介して設けられたバンプ電極４１とを有し、バンプ電極４１下方の領域のシリコン基板１には、トランジスタとしてゲート電極１１の周縁部下のシリコン酸化膜が当該ゲート電極１１の中央部下のシリコン酸化膜よりも厚いＭＯＳトランジスタ１０のみが設けられ、それ以外の領域のシリコン基板１には、トランジスタとしてゲート電極の中央部下からその周縁部下にかけてのシリコン酸化膜の厚さが均一なＭＯＳトランジスタ７０が設けられている。 （もっと読む）

【課題】バリアメタル層を省略しても優れたＴＦＴ特性を発揮し得、ソース−ドレイン配線をＴＦＴの半導体層に直接かつ確実に接続することができる技術を提供する。
【解決手段】薄膜トランジスタの半導体層３３と、ソース−ドレイン電極２８，２９とを有する薄膜トランジスタ基板において、ソース−ドレイン電極２８，２９は、窒素を含有する窒素含有層、または窒素及び酸素を含有する酸素窒素含有層２８ａ、２９ａと、純Ｃｕ又はＣｕ合金の薄膜２８ｂ、２９ｂとからなっている。窒素含有層を構成する窒素の一部若しくは全部、または、酸素窒素含有層を構成する窒素または酸素の一部若しくは全部は、薄膜トランジスタの半導体層３３のＳｉと結合している。また、純ＣｕまたはＣｕ合金の薄膜２８ｂ、２９ｂは、窒素含有層または酸素窒素含有層２８ａ、２９ａを介して薄膜トランジスタの半導体層３３と接続している。 （もっと読む）

【課題】ＩＧＢＴおよびフリーホイールダイオードで構成される電力用半導体装置の小型化を実現するとともに、ＩＧＢＴに内蔵されるフリーホイールダイオードの動作時に電流集中による素子破壊を防止した構成を提供する。
【解決手段】シリコン基板１の上主面側にはエミッタ側構造２が形成され、下主面側にはｎ型バッファ層３が形成され、ｎ型バッファ層３の主面内にはｐ型コレクタ層４が形成され、ｐ型コレクタ層４と間隔を開けてｎ型カソード領域６が選択的に形成され、ｐ型コレクタ層４に接触するように金属のコレクタ電極５ｐが形成され、ｎ型カソード領域６およびｎ型バッファ層３の一部に接触するように金属のカソード電極５ｎが形成され、カソード電極５ｎとコレクタ端子Ｃとの間には、ダイオード１３が電流抑制用素子として配設されている。 （もっと読む）

【課題】 動作時のオン抵抗を充分に小さくすることが可能な高耐圧のＦＥＴ及びその製造方法を提供することを目的とする。
【解決手段】 ｐ型ＧａＮチャネル層１６がその上下をｎ型ＧａＮソース層１８及びｎ型ＧａＮドレイン層１４によって挟まれた積層構造をメサ形状に加工してその側面に傾斜面を形成し、この傾斜面におけるｐ型ＧａＮチャネル層１６の傾斜した側面上にＳｉＯ_２ ゲート絶縁膜２４を介してゲート電極４０Ｇａ、４０Ｇｂを設けている。即ち、ｐ型ＧａＮチャネル層１６の傾斜した側面をチャネル領域としている。このため、そのチャネル長をｐ型ＧａＮチャネル層１６の厚さによって制御することが可能となり、容易かつ高精度に短チャネル長化を達成することができる。 （もっと読む）

【課題】絶縁膜の開口に形成する電極の被覆性を向上させること。
【解決手段】本発明は、化合物半導体層１６の上に第１絶縁膜２０を形成する工程と、第１絶縁膜２０を熱処理する工程と、第１絶縁膜２０上に第２絶縁膜２２を形成する工程と、第２絶縁膜２２及び第１絶縁膜２０を同一マスク４０を用い選択的にエッチングし化合物半導体層１６が露出する開口部４４、４６を形成する工程と、開口部４４、４６の内壁に接する電極を形成する工程と、を有することを特徴とする半導体装置の製造方法である。 （もっと読む）

【課題】低コストで製造できる、高周波数、高電圧で、漏れ電流が低く、小型化されたＤＭＯＳＴを実現する。
【解決手段】本発明は、段状のチャネル厚さを有するＳＯＩ ＤＭＯＳＴの製造方法であり、外面を有するＳｉトップ層を含むＳＯＩ基板を準備する工程と、Ｓｉトップ層に薄膜化した領域を形成する工程と、薄膜化したＳｉトップ層領域にソース領域を形成する工程と、薄膜化していないＳｉトップ層の領域にドレイン領域を形成する工程と、第一の種類のドーパントを含むソース領域近傍の第一の厚さ領域と、第一の種類のドーパントと反対の第二の種類のドーパントを含む、第一の厚さよりその厚さが厚い、ドレイン領域近傍の第二の厚さ領域と、第二の種類のドーパントを含む、第一の厚さと第二の厚さとの間の傾斜した厚さ領域とを含むチャネルを形成する工程と、チャネル上に段状のゲートを形成する工程とを含む。 （もっと読む）

【課題】結晶の面方位が制御された結晶性半導体膜を用いることで、均一なシリサイド膜を作製する方法及び、該シリサイド膜を用いた絶縁基板に形成された電気的特性のばらつきの小さい薄膜トランジスタの作製方法に関する。
【解決手段】キャップ膜を有する半導体膜を所定の条件でレーザ結晶化することにより結晶の面方位が一方向に制御された大粒径結晶からなる結晶性半導体膜を形成し、その結晶性半導体膜をシリサイドに用いることで、均一なシリサイド膜を形成することができる。 （もっと読む）

【課題】半導体装置の製造方法に関し、ゲート電極のトリミングを良好に実施できるように、また、レジストトリミングを行ってもレジスト倒れやレジスト変形が発生しないように、更に、従来のトリミングがプラズマエッチングで実施されていることに起因する問題を解消し、更にまた、ゲート電極のトリミングに関連してサイドウォールの形成時にＳＴＩ部が過剰に損傷されないようにしようとする。
【解決手段】金属を含む材料である金属シリサイド或いは金属単体から成るゲート電極をもつ半導体装置を作製する工程に於いて、ゲート電極１４Ｇのエッチング後にゲート部の表面を酸化させ、ゲート部を有機酸を含むガス状物質に曝露すると共に加熱して金属と有機酸との反応生成物を揮発させてゲート電極１４Ｇのトリミングを行う。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。
【解決手段】チューブを絶縁層の開口形成領域上に絶縁層に接して配置し、そのチューブを通して処理剤（エッチングガス又はエッチング液）を絶縁層に吐出する。吐出（された処理剤（エッチングガス又はエッチング液）によって、絶縁層を選択的に除去し、絶縁層に開口を形成する。従って、導電層上に開口を有する絶縁層が形成され、絶縁層下の導電層が開口の底面に露出する。露出された導電層と接するように開口に導電膜を形成し、導電層と導電膜を絶縁層に設けられた開口において電気的に接続する。 （もっと読む）

【課題】
低消費電力、低費用化が実現可能で、マイクロ波電力応用に適合したガリウムナイトライドを基盤とする高電子移動度トランジスタを提供する。
【解決手段】
高電子移動度トランジスタ1は、ガリウムナイトライド(GaN)バッファ層10、該バッファ層10上のアルミニウムガリウムナイトライド(GaAlN)バリア層20、該バリア層20上に位置す
るソース電極30、前記バリア層20上に前記ソース電極30と離隔して位置するドレイン電極40、前記バリア層20の上面に前記ソース電極30及びドレイン電極40と離隔して位置するゲート電極50、前記バリア層20上面に蒸着された誘電体層60、前記ゲート電極50の上方で誘電体層60上に形成される電界電極70、及び前記誘電体層60内部に前記ゲート電極50及びドレイン電極40間に離隔するように形成される内部電界電極80を含む。このように、高電子移動度トランジスタのゲート電極50とドレイン電極40間に内部電界電極80を挿入することで、上記課題が達成される。 （もっと読む）

【課題】 トランジスタの寄生容量の変動を抑制し、表示装置の画質均一化に寄与する構
造を提供する。
【解決手段】 ゲート電極５に半導体層７を介在してソース電極９とドレイン電極１０を
対向配置したトランジスタ１であって、前記ドレイン電極１０は棒状に形成し、前記ソー
ス電極９は細長形状とするとともに前記ドレイン電極１０と対向する側に前記ドレイン電
極１０の先端１０ａを受け入れる凹部９ａを形成している。さらに半導体層７は一部分が
ゲート電極５からはみ出し、そのはみ出し部分は平面的に見てゲート電極５と重なってい
ないソース電極９及びドレイン電極１０に位置すると共にソース電極９に位置するはみ出
し部分とドレイン電極１０に位置するはみ出し部分がゲート電極５に遮られて互いに独立
する。 （もっと読む）

【課題】終端部での局所的な電界集中を抑えることで、高信頼性、高耐量が得られる半導体装置を提供する。
【解決手段】第１導電型の第１の半導体層と、第１の半導体層の主面上に設けられた第１導電型の第１の半導体ピラー領域と、第１の半導体層の前記主面に対して略平行な方向に第１の半導体ピラー領域と共に周期的配列構造を形成するように、第１の半導体ピラー領域に隣接して第１の半導体層の主面上に設けられた第２導電型の第２の半導体ピラー領域と、第１の半導体ピラー領域及び第２の半導体ピラー領域の周期的配列構造が形成された素子部の外側の終端部における第１の半導体層の上に設けられ、第１の半導体ピラー領域よりも不純物濃度が低い第１導電型の第２の半導体層と、第２の半導体層中に選択的に埋め込まれた第２導電型半導体の埋め込みガードリング層と、を備えている。 （もっと読む）

【課題】高耐圧を保持する半導体装置において、安価で、安定的に高耐圧を保持する。
【解決手段】ガードリング領域３において、第１導電型の半導体基板５の主面に、ガードリングとなる第２導電型の第２拡散層３ａ、３ｂ、３ｃが設けられている。これらの第２拡散層の上に、絶縁膜８が設けられている。絶縁膜８の上面で、第１表面電極１１ａ、第２表面電極１１ｃ、１１ｄ、１１ｅ、第３表面電極１１ｂの各電極のうち、隣接する電極間に、導電膜１２を設けた構造とする。これにより、半導体基板５の導電膜１２の下の部分で、空乏層の伸びが助長され、耐圧を向上させることができる。 （もっと読む）

【目的】低抵抗なコンタクトを歩留まり良く形成することができる半導体装置及びその製造方法を提供する。
【解決手段】ニッケルシリサイド層７が十分な膜厚を有する領域にコンタクトホール１１を形成するとともに、金属シリサイド層７のエッチングを行い金属シリサイド層７に凹部を形成する。次いで、コンタクトホール１１を所望のコンタクト径まで拡大する。これにより、コンタクトホールの底部を占めるシリサイド面積率を下げることなく、所望のコンタクトホール１１のボトム面積を確保することができ、コンタクト抵抗上昇に起因する製造歩留まり低下を抑制することができる。 （もっと読む）

【課題】エッチング工程において絶縁膜の径を広げることなく、設計通りの配線寸法と、かつ良好なステップカバレージとを得ることができる、テーパー部を有した酸化物系層間絶縁膜の開口部を持つ半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法であって、開口部５を形成するためのマスク３を、酸化物系層間絶縁膜２上に形成する工程と、前記マスク３を形成した後、異方性エッチングによって前記酸化物系層間絶縁膜２に開口部５を形成する工程と、前記開口部５を形成した後、マスク３をエッチングすることで前記酸化物系層間絶縁膜２の開口部５周囲上面５３を露出させる工程と、露出させた後、少なくとも前記酸化物系層間絶縁膜２の開口部５の側壁部５１に、保護膜４を形成する工程と、前記保護膜４を形成した後、前記酸化物系層間絶縁膜２の開口部５周囲上面５３を所定の深さまで異方性エッチングする工程とを有する。 （もっと読む）