電界効果トランジスタ
【課題】 動作時のオン抵抗を充分に小さくすることが可能な高耐圧のFET及びその製造方法を提供することを目的とする。
【解決手段】 p型GaNチャネル層16がその上下をn型GaNソース層18及びn型GaNドレイン層14によって挟まれた積層構造をメサ形状に加工してその側面に傾斜面を形成し、この傾斜面におけるp型GaNチャネル層16の傾斜した側面上にSiO2 ゲート絶縁膜24を介してゲート電極40Ga、40Gbを設けている。即ち、p型GaNチャネル層16の傾斜した側面をチャネル領域としている。このため、そのチャネル長をp型GaNチャネル層16の厚さによって制御することが可能となり、容易かつ高精度に短チャネル長化を達成することができる。
【解決手段】 p型GaNチャネル層16がその上下をn型GaNソース層18及びn型GaNドレイン層14によって挟まれた積層構造をメサ形状に加工してその側面に傾斜面を形成し、この傾斜面におけるp型GaNチャネル層16の傾斜した側面上にSiO2 ゲート絶縁膜24を介してゲート電極40Ga、40Gbを設けている。即ち、p型GaNチャネル層16の傾斜した側面をチャネル領域としている。このため、そのチャネル長をp型GaNチャネル層16の厚さによって制御することが可能となり、容易かつ高精度に短チャネル長化を達成することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、FET(Field Effect Transistor;電界効果トランジスタ)及びその製造方法に係り、特に、チャネル層にワイドギャップ半導体を用いたMIS(Metal-Insulator-Semiconductor)FET及びその製造方法に関する。
【背景技術】
【0002】
GaNやAlGaN等のワイドギャップ半導体をチャネル層に用いたMISFETは、SiやGaAs等を用いたMISFETに比べ、動作時のオン抵抗が1桁以上も小さく、高耐圧で高温動作や大電流動作が可能となるデバイスとして注目されている。
【0003】
従来のGaN系MISFETの一例を、図15を用いて説明する。サファイア基板50上に、GaNバッファ層(図示せず)、アンドープGaN層(図示せず)、Mg(マグネシウム)不純物がドープされたp型GaNチャネル層52が順に積層されている。また、このp型GaNチャネル層52の表面には、p型GaNチャネル層52上にフォトリソグラフィ技術を用いて形成したレジストパターンをマスクとして例えばSi(シリコン)等のn型不純物を添加することにより、n型GaNソース領域54及びn型GaNドレイン領域56がn型不純物を添加しない中央部の両側に相対して形成されている。
【0004】
また、n型GaNソース領域54及びn型GaNドレイン領域56の上には、例えばAl(アルミニウム)及びTi(チタン)を順に蒸着して積層したAl/Ti積層構造のソース電極58及びドレイン電極60がそれぞれ形成されている。また、n型GaNソース領域54とn型GaNドレイン領域56とに挟まれた中央部のp型GaNチャネル層52上には、例えばSiO2膜からなるゲート絶縁膜62を介して、Al/Ti積層構造のゲート電極64が形成されている。
【0005】
ここで、相対するn型GaNソース領域54とn型GaNドレイン領域56とに挟まれたp型GaNチャネル層52がこのMISFETのチャネル領域となり、その長さがチャネル長Lとなる。このように従来のGaN系MISFETにおいては、SiやGaAsを用いるMISFETの場合と略同様のプレーナ構造をなしている。
【0006】
また、ソース領域及びドレイン領域の形成に関しては、上記した方法の代わりに、p型GaNチャネル層52上にフォトリソグラフィ技術を用いてレジストパターンを形成し、このレジストパターンをマスクとしてp型GaNチャネル層52を選択的にエッチングして2つの凹部を相対して形成し、この凹部内にn型GaN層を選択的に埋め込み成長させる方法もある。
【0007】
何れの場合においても、n型GaNソース領域54とn型GaNドレイン領域56とに挟まれたp型GaNチャネル層52の長さ、即ちチャネル長Lは、p型GaNチャネル層52上に形成されるレジストパターンの寸法精度に規定されるので、余り短くすることできず、通常の場合、GaN系MISFETのチャネル長Lは6μm程度であった。
【特許文献1】特開2001−230410号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
上記のように従来のGaN系のMISFETにおいては、チャネル長Lがフォトリソグラフィ技術による加工精度に規定されるため、充分な短チャネル長化を図ることには限界があった。このために、p型GaNチャネル層52はSiやGaAs等よりも広いバンドギャップをもっているにも拘らず、MISFETの動作時のオン抵抗を充分に小さくすることができないという問題があった。
【0009】
また、Al/Ti積層構造のソース電極58及びドレイン電極60を用いているため、n型GaNソース領域54及びn型GaNドレイン領域56とのコンタクト抵抗は、例えば平均で2×10-4Ωcm2と非常に高くなるという問題もあった。このようにGaNやAlGaN等のワイドギャップ半導体をチャネル層に用いる従来のMISFETは、SiやGaAsを用いるMISFETと比較して、理論的に動作時のオン抵抗を1桁以上も小さくすることが可能であるにも拘らず、このようなワイドギャップ半導体の利点を活用するための好適なデバイス構造は未だ不明であった。
【0010】
本発明は、上記事情を考慮してなされたものであって、動作時のオン抵抗を充分に小さくすることが可能な高耐圧のFET及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0011】
上記した目的を達成するために、本発明においては、ワイドギャップ半導体からなるチャネル層の上下にソース層及びドレイン層が配置されている積層構造を有し、この積層構造の側面は、所定の角度をもつ傾斜面又は垂直面になっており、この傾斜面又は垂直面におけるチャネル層の側面を含む箇所に、ゲート絶縁膜を介してゲート電極が設けられていることを特徴とするFETが提供される。
【0012】
また、本発明においては、上記のFETにおいて、傾斜面又は垂直面が、積層構造をメサ形状に加工した側面であり、このメサ形状の複数の側面のそれぞれの傾斜面又は垂直面におけるチャネル層の側面を含む箇所に、ゲート絶縁膜を介してゲート電極が設けられているFETが提供される。なお、本明細書において、「メサ形状」という用語は、台形形状のみならず、矩形形状を含むものとして用いる。
【0013】
また、本発明においては、基板上に、連続的な結晶成長を行って、ワイドギャップ半導体からなるチャネル層の上下にソース層及びドレイン層が配置された積層構造を形成する第1の工程と、この積層構造を選択的にエッチング除去して、積層構造の側面に所定の角度をもつ傾斜面又は垂直面を表出させると共に、ソース層及びドレイン層の表面を表出させる第2の工程と、これらソース層及びドレイン層並びに傾斜面又は垂直面の全面に、ゲート絶縁膜を形成した後、このゲート絶縁膜上に、絶縁膜を形成する第3の工程と、この絶縁膜を選択的にエッチング除去して、傾斜面又は垂直面におけるチャネル層の箇所にゲート絶縁膜が露出するコンタクトホールを開口した後、このコンタクトホール内に所定の導電性材料を充填して、ゲート電極を形成する第4の工程と、を有することを特徴とするFETの製造方法が提供される。
【発明の効果】
【0014】
本発明によれば、ワイドギャップ半導体からなるチャネル層の上下をソース層及びドレイン層によって挟まれた積層構造に設けられた傾斜面又は垂直面におけるチャネル層側面上にゲート絶縁膜を介してゲート電極が設けられているため、この傾斜面又は垂直面におけるチャネル層の側面がチャネル領域となり、そのチャネル長をチャネル層の厚さによって制御することが可能となる。従って、容易かつ高精度に短チャネル長化を達成することができ、オン抵抗の充分に小さいスイッチング動作が可能なMISFETを実現することができる。
【発明を実施するための最良の形態】
【0015】
以下、本発明の一実施の形態について添付図面を参照しつつ説明する。図1に示されるように、本実施形態に係るGaN系MISFETの一例においては、例えば半絶縁性のサファイア基板10上に、GaNバッファ層(図示せず)、アンドープGaN層12、n型GaNドレイン層14、例えば厚さ30nmのp型GaNチャネル層16、及びn型GaNソース層18が順に積層されている。即ち、p型GaNチャネル層16の上下にn型GaNソース層18及びn型GaNドレイン層14が配置された積層構造を有している。
【0016】
また、これらn型GaNソース層18、p型GaNチャネル層16、及びn型GaNドレイン層14からなる積層構造は、両側面がそれぞれ積層方向に所定の角度をもった傾斜面となるメサ形状に加工されている。即ち、p型GaNチャネル層16の両側面がそれぞ
れこのメサ形状の傾斜面の一部をなしている。また、このメサ形状の全面にSiO2ゲート絶縁膜24が形成されており、このSiO2ゲート絶縁膜24によって、p型GaNチャネル層16の傾斜した両側面が被覆されている。また、このSiO2ゲート絶縁膜24上には、前述した積層構造の傾斜面以外の箇所と後述するゲート電極、ソース電極、及びドレイン電極の箇所を除いた部分に、耐圧・耐熱性樹脂としてのポリイミドからなる層間絶縁膜26が形成されている。
【0017】
そして、層間絶縁膜26及びSiO2ゲート絶縁膜24に開口されたコンタクトホールを介して、n型GaNソース層18及びn型GaNドレイン層14にそれぞれオーミック接続するソース電極32S及び2つのドレイン電極32Da、32Dbが形成されており、また層間絶縁膜26及びSiO2ゲート絶縁膜24に開口されたコンタクトホールを介して、p型GaNチャネル層16の傾斜した両側面上のSiO2ゲート絶縁膜24にそれぞれ接触する2つのゲート電極40Ga、40Gbが形成されている。
【0018】
そして、ソース電極32S及びドレイン電極32Da、32Dbは、SiO2ゲート絶縁膜24との密着性が良好でn型GaNソース層18及びn型GaNドレイン層14とのコンタクト抵抗の小さい電極材料であるTaSi及びAu(金)が下から順に積層されたTaSi/Au積層構造となっている。また、ゲート電極40Ga、40Gbは、Ni(ニッケル)及びAuが順に積層されたNi/Au積層構造となっている。
【0019】
ここで、ソース電極32S及びドレイン電極32Da、32Db、ゲート電極40Ga、40Gb、並びに層間絶縁膜26からなる表面は面一の平坦面となっている。こうして、n型GaNソース層18及びn型GaNドレイン層14にそれぞれソース電極32S及びドレイン電極32Daがオーミック接続し、n型GaNソース層18及びn型GaNドレイン層14によって上下を挟まれたp型GaNチャネル層16の傾斜した一方の側面上にSiO2ゲート絶縁膜24を介してゲート電極40Gaが設けられ、エンハンスメント型の第1のMISFET42aを構成している。
【0020】
同様に、n型GaNソース層18及びn型GaNドレイン層14にそれぞれソース電極32S及びドレイン電極32Dbがオーミック接続し、p型GaNチャネル層16の傾斜した他方の側面上にSiO2ゲート絶縁膜24を介してゲート電極40Gbが設けられ、エンハンスメント型の第2のMISFET42bを構成している。そして、これら第1及び第2のMISFET42a、42bは、メサ形状の相対する両側に隣接して配置されている。
【0021】
このFET構造において、n型GaNソース層18及びn型GaNドレイン層14により上下を挟まれた厚さ30nmのp型GaNチャネル層16の傾斜した両側面の近傍が、図で示したチャネル長Lを有するチャネル領域となる。このチャネル長Lは、チャネル層16の厚さと積層構造に形成した傾斜面の立ち上がり角度との関数である。例えばこの傾斜面の立ち上がり角度をθ、チャネル層16の厚さをdとすると、d・sin-1θとなる。
【0022】
それ故、このFET構造におけるチャネル長Lは、積層構造の傾斜面の立ち上がり角度θが同じであるとすれば、p型GaNチャネル層16の厚さによって制御することが可能となるため、従来のレジストパターンの寸法精度で制御していたμmオーダーからnmオーダーへの飛躍的な短チャネル長化を容易かつ高精度に達成することができる。従って、オン抵抗の充分に小さいスイッチング動作が可能なMISFETを実現することができる。
【0023】
このように本実施形態によれば、SiやGaAs等と比較してバンドギャップが充分に大きいp型GaNチャネル層16を用いるため、高温動作が可能になると共に、ゲート耐圧を大幅に高くすることができる。因みに、本発明者らが図1に示されるようなGaN系MISFETを試作し、その特性を測定したところ、ゲート・ソース間電圧VGS=0Vのときのオン抵抗は、従来の場合よりも1桁程度小さくなり、10mΩ/cm2となった。また、ゲート耐圧は400Vを超える値が得られた。
【0024】
また、メサ形状の相対する2つの傾斜面を利用して第1及び第2のMISFET42a、42bを形成しているため、これら2個のMISFETを組み合わせることにより、大電流動作が容易に可能になる。また、これらのMISFETから構成される集積回路の高密度化・高集積化に寄与することができる。なお、上記実施形態においては、厚さ30nmのp型GaNチャネル層16を用い、このp型GaNチャネル層16の傾斜面に沿ったチャネル長Lが40nmとなる場合について説明したが、p型GaNチャネル層16の厚さ及びこの厚さ及び傾斜角度に規定されるチャネル長Lは上記の場合に限定されるものではなく、要求されるMISFET特性に応じて種々の値をとることが可能である。
【0025】
因みに、本発明者らがp型GaNチャネル層16の厚さを変化させた場合のオン抵抗の変化を計算したところ、図2のグラフに示されるような結果になった。このグラフから明らかなように、p型GaNチャネル層16の厚さが薄くなるにつれてオン抵抗が小さくなることが確認される。但し、p型GaNチャネル層16が余り薄くなり過ぎると、ゲートのコントロールが効かなくなり、良好なFET動作が困難になるという点にも留意する必要がある。
【0026】
また、上記実施形態のようにメサ形状の相対する2つの傾斜面を利用して第1及び第2のMISFET42a、42bを隣接して形成する代わりに、一方の傾斜面のみを利用して1個のMISFETを形成することも当然に可能である。また、この場合と逆に、メサ形状が多角錐台、例えば四角錐台形状であれば、その4つの傾斜面を利用して4個のMISFETを隣接して形成することが可能になる。この場合、更なる大電流動作が可能になると共に、集積回路の更なる高密度化・高集積化に寄与することができる。
【0027】
また、メサ形状として矩形形状を採用して、メサ形状の側面を垂直面にし、上記実施形態における傾斜面の代わりに、この垂直面を利用してMISFETを形成することも可能である。この場合のFET構造においては、n型GaNソース層及びn型GaNドレイン層により上下を挟まれたp型GaNチャネル層の垂直側面の近傍がチャネル領域となり、p型GaNチャネル層の厚さが、即チャネル長Lとなる。
【0028】
また、半絶縁性のサファイア基板10の代わりに、例えばSiC、Si、GaAs、GaP等からなる導電性の半導体基板を用いてもよい。また、p型GaNチャネル層16の代わりに、Mg不純物をドープしたGaN、InGaN、AlGaN、InGaNAs、InGaNP、若しくはAlInGaNP、又はAl不純物若しくはB(硼素)不純物をドープしたSiCからなるp型チャネル層を用いてもよい。
【0029】
更に、n型GaNソース層18及びn型GaNドレイン層14の代わりに、Si不純物をドープしたInGaN、AlGaN、InGaNAs、InGaNP、若しくはAlInGaNP、又はN(窒素)不純物若しくはP(リン)不純物をドープしたSiCからなるn型ソース層及びn型ドレイン層を用いてもよい。
【0030】
上記実施形態に係るGaN系MISFETの製造方法の一例について、図3〜図14を用いて説明する。先ず、半絶縁性のサファイア基板10上に、例えば超真空成長装置を用いたガスソースMBE(Molecular Beam Epitaxy;分子線エピタキシャル成長)法により、一連の結晶成長を行った。
【0031】
即ち、成長温度640℃において、原料ガスとして分圧4×10-5PaのGa(ガリウム)とラジカル化した分圧4×10-4PaのNを用い、GaNバッァ層(図示せず)を厚さ50nmに成長させた。連続して、成長温度850℃において、分圧1.33×10-3PaのGaと分圧6.65×10-3PaのNを用い、アンドープGaN層12を厚さ1000nmに成長させた。
【0032】
また連続して、成長温度850℃において、分圧6.65×10-4PaのGaと分圧6.65×10-3PaのNを用い、分圧6.65×10-6PaのSiをドーパントとして加え、キャリア濃度1×1019cm-3程度のn型GaNドレイン層14を厚さ200nmに成長させた。更に連続して、成長温度850℃において、分圧6.65×10-7PaのGaと分圧6.65×10-3PaのNを用い、分圧6.65×10-6PaのMgをドーパントとして加えて、キャリア濃度5×1018cm-3程度のp型GaNチャネル層16を厚さ30nmに成長させた。
【0033】
更に連続して、成長温度850℃において、分圧6.65×10-4PaのGaと分圧6.65×10-3PaのNを用い、分圧6.65×10-4PaのSiをドーパントとして加え、キャリア濃度1×1019cm-3程度のn型GaNソース層18を厚さ200nmに成長させた。こうして、p型GaNチャネル層16がその上下をn型GaNソース層18及びn型GaNドレイン層14によって挟まれた積層構造を形成した(図3参照)。
【0034】
なお、このとき、Ga源には、例えばTEG(Ga(C2H5)3;トリエチルガリウム)やTMG(Ga(CH3)3;トリメチルガリウム)等の有機金属ガスを用いた。また、N源には、例えば(CH3)3・N2H4;ジメチルヒドラジン)や(CH3)2・N2H4;ジメチルヒドラジン)やNH3(アンモニア)等を用いた。また、Si源には、SiH4(モノシラン)等を用いた。また、Mg源には、例えばジシクロペンタジエニエルMg等の有機系Mgを用いた。
【0035】
また、ガスソースMBE法の代わりに、MOCVD(Metal Organic Chemical Vapor Deposition;有機金属化学気相成長)法を用いて一連の結晶成長を行ってもよい。次いで、n型GaNソース層18上に、例えばプラズマCVD(Chemical Vapor Deposition;化学的気相成長)法により、SiO2膜20を厚さ200nmに形成した。なお、このSiO2膜20の代わりに、SiNX膜やAlN膜を形成してもよい。続いて、SiO2膜20上にレジスト膜を塗布した後、リソグラフィ技術を用いてパターニングし、所定の形状のレジストパターン22を形成した(図4参照)。
【0036】
次いで、このレジストパターン22をマスクとして、例えばBHFを用いたウエットエッチング法又はCF4を用いたドライエッチング法により、SiO2膜20を選択的にエッチング除去して、所定の形状にパターニングした。その後、例えばアセトンやメタノールを用いた方法やO2アッシング法により、レジストパターン22を除去した。
【0037】
続いて、メタン系ガスを用いたECR(Electron Cyclotron Resonance;電子サイクロトロン共鳴)プラズマエッチング法又はRIBE(Reactive IonBeamEtching;反応性イオンビームエッチング)法により、パターニングされたSiO2膜20をマスクとして、n型GaNソース層18、p型GaNチャネル層16、及びn型GaNドレイン層14の一部を順に選択的にエッチング除去し、メサ形状を形成した。このメサ形状の相対する両側面は、n型GaNソース層18、p型GaNチャネル層16、及びn型GaNドレイン層14の一部が露出した傾斜面となった。即ち、p型GaNチャネル層16の傾斜した側面が、メサ形状の傾斜面の一部をなした。
【0038】
このとき、n型GaNソース層18及びn型GaNドレイン層14によって上下を挟まれたp型GaNチャネル層16の傾斜した両側面が、作製予定のMISFETのチャネル領域となり、このチャネル領域の傾斜面に沿った長さがチャネル長Lとなった。このチャネル長Lは、p型GaNチャネル層16の厚さとメサ加工の条件によって規定され、主要にはp型GaNチャネル層16の厚さによって規定され、ここでは40nmとなった(図5参照)。
【0039】
次いで、SiO2膜20を除去した後、メサ形状の全面に、例えば熱CVD法やプラズマCVD法により、SiO2ゲート絶縁膜24を厚さ50nmに形成した。こうしてp型GaNチャネル層16の傾斜した両側面をSiO2ゲート絶縁膜24によって被覆した。続いて、SiO2ゲート絶縁膜24の全面に、耐圧・耐熱性樹脂としてのポリイミドから構成される層間絶縁膜26を厚さ3000nmに形成した(図6および7参照)。
【0040】
次いで、この層間絶縁膜26上にEB(Electron Beam;電子線)レジスト膜を塗布した後、EBリソグラフィ技術を用いてパターニングし、ソース及びドレイン形成予定領域を開口するレジストパターン28を形成した(図7参照)。次いで、このレジストパターン28をマスクとして、ドライエッチング装置を用いたRIBE法により、層間絶縁膜26及びSiO2ゲート絶縁膜24を選択的に順にエッチング除去して、n型GaNソース層18が露出するコンタクトホール30Sを開口すると同時に、n型GaNドレイン層14が露出する2つのコンタクトホール30Da、30Dbを開口した。その後、例えばアセトンやメタノールを用いた方法やO2アッシング法により、レジストパターン28を除去した(図8参照)。
【0041】
次いで、コンタクトホール30S、30Da、30Dbが開口された層間絶縁膜26全面に、例えばArプラズマを用いたスパッタ蒸着法により、SiO2ゲート絶縁膜24との密着性が良好でn型GaNソース層18及びn型GaNドレイン層14とのコンタクト抵抗の小さい電極材料であるTaSi及びAuを下から順に積層して、TaSi/Au層32を形成すると共に、このTaSi/Au層32によってコンタクトホール30S、30Da、30Db内を充填した。なお、このTaSi/Au層32の代わりに、例えばWSi/Au層やTaSi層やAlSi/Au層やNiSi/Au層等を形成してもよい(図9参照)。
【0042】
次いで、例えばCMP(Chemical Mechanical Polishing;化学的機械研磨)法により、TaSi/Au層32及び層間絶縁膜26を研磨し、コンタクトホール30S、30Da、30Db内のみにTaSi/Au層32を分離して残存させると共に、このTaSi/Au層32及び層間絶縁膜26からなる表面を面一の平坦面とした。
【0043】
こうして、n型GaNソース層18にオーミック接続するコンタクトホール30S内のTaSi/Au層32からなるソース電極32Sを形成した。同時に、n型GaNドレイン層14にオーミック接続するコンタクトホール30Da、30Db内のTaSi/Au層32からなる2つのドレイン電極32Da、32Dbを形成した(図10参照)。
【0044】
次いで、層間絶縁膜26並びにソース電極32S及びドレイン電極32Da、32Dbの全面に、例えばプラズマCVD法により、SiO2膜34を厚さ200nmに形成した。続いて、このSiO2膜34上にEBレジスト膜を塗布した後、EBリソグラフィ技術を用いてパターニングし、ゲート形成予定領域を開口するレジストパターン36を形成した(図11参照)。
【0045】
次いで、このレジストパターン36をマスクとして、ドライエッチング装置を用いたRIBE法により、SiO2膜34及び層間絶縁膜26を選択的に順にエッチング除去して、p型GaNチャネル層16の傾斜した両側面を被覆するSiO2ゲート絶縁膜24が露出する2つのコンタクトホール38Ga、38Gbを開口した。その後、例えばアセトンやメタノールを用いた方法やO2アッシング法により、レジストパターン36を除去した。(図12参照)。
【0046】
次いで、コンタクトホール38Ga、38Gbが開口されたSiO2膜34の全面に、例えばArプラズマを用いたスパッタ蒸着法により、Ni及びAuを下から順に積層して、Ni/Au層40を形成すると共に、このNi/Au層40によってコンタクトホール38Ga、38Gb内を充填する(図13参照)。次いで、例えばCMP法により、Ni/Au層40及びSiO2 膜34をソース電極32S及びドレイン電極32Da、32Db等の表面が露出するまで研磨して、コンタクトホール38Ga、38Gb内のみにNi/Au層40を分離して残存させると共に、このNi/Au層40、ソース電極32S及びドレイン電極32Da、32Db、並びに層間絶縁膜26からなる表面を面一の平坦面とした。そして、SiO2 ゲート絶縁膜24に接触するコンタクトホール38Ga、38Gb内のNi/Au層40からなる2つのゲート電極40Ga、40Gbを形成した。
【0047】
こうして、n型GaNソース層18及びn型GaNドレイン層14にそれぞれソース電極32S及びドレイン電極32Da、32Dbがオーミック接続し、n型GaNソース層18及びn型GaNドレイン層14によって上下を挟まれたp型GaNチャネル層16の傾斜した両方の側面上にSiO2ゲート絶縁膜24を介してゲート電極40Ga、40Gbが設けられたエンハンスメント型の第1及び第2のMISFET42a、42bを隣接して形成した(図14参照)。
【0048】
次いで、図示は省略するが、多層配線技術を用いて、これらの各電極及び層間絶縁膜26の上に例えばポリイミドからなる層間絶縁膜を形成し、この層間絶縁膜に開口したコンタクトホールを介して、ソース電極32S及びドレイン電極32Da、32Db並びにゲート電極40Ga、40Gbに適宜接続する配線層を形成した。こうして配線層によって互いに接続される第1及び第2のMISFET42a、42b等から構成される所定の集積回路を形成した。
【0049】
以上のような一連の工程を経て、図1に示されるようなGaN系MISFETを作製した。このように本実施例に係る製造方法よれば、ソース電極32S、ドレイン電極32Da、32Db、及びゲート電極40Ga、40Gbの形成の際にCMP法を用いているため、各電極が接触しているn型GaNソース層18、n型GaNドレイン層14、及びSiO2 ゲート絶縁膜24の高さは互いに異なるものの、これらの電極及び層間絶縁膜26からなる表面を面一の平坦面とすることが可能になる。従って、第1及び第2のMISFET42a、42bの形成後の多層配線工程を容易にすることができる。
【0050】
また、チャネル層にワイドギャップ半導体を用いるため、高温動作が可能になると共に、ゲート耐圧を大幅に高くすることができる。
【図面の簡単な説明】
【0051】
【図1】本発明の一実施形態に係るGaN系MISFETを示す概略断面図である。
【図2】図1のGaN系MISFETにおけるp型GaNチャネル層の厚さとオン抵抗との関係を示すグラフである。
【図3】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その1)である。
【図4】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その2)である。
【図5】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その3)である。
【図6】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その4)である。
【図7】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その5)である。
【図8】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その6)である。
【図9】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その7)である。
【図10】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その8)である。
【図11】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その9)である。
【図12】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その10)である。
【図13】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その11)である。
【図14】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その12)である。
【図15】従来のGaN系MISFETを示す概略断面図である。
【符号の説明】
【0052】
10 サファイア基板
12 アンドープGaN層
14 n型GaNドレイン層
16 p型GaNチャネル層
18 n型GaNソース層
20 SiO2膜
22 レジストパターン
24 SiO2ゲート絶縁膜
26 層間絶縁膜
28 レジストパターン
30S、30Da、30Db コンタクトホール
32 TaSi/Au層
32S ソース電極
32Da、32Db ドレイン電極
34 SiO2膜
36 レジストパターン
38Ga、38Gb コンタクトホール
40 Ni/Au層
40Ga、40Gb ゲート電極
42a 第1のMISFET
42b 第2のMISFET
L チャネル長
【技術分野】
【0001】
本発明は、FET(Field Effect Transistor;電界効果トランジスタ)及びその製造方法に係り、特に、チャネル層にワイドギャップ半導体を用いたMIS(Metal-Insulator-Semiconductor)FET及びその製造方法に関する。
【背景技術】
【0002】
GaNやAlGaN等のワイドギャップ半導体をチャネル層に用いたMISFETは、SiやGaAs等を用いたMISFETに比べ、動作時のオン抵抗が1桁以上も小さく、高耐圧で高温動作や大電流動作が可能となるデバイスとして注目されている。
【0003】
従来のGaN系MISFETの一例を、図15を用いて説明する。サファイア基板50上に、GaNバッファ層(図示せず)、アンドープGaN層(図示せず)、Mg(マグネシウム)不純物がドープされたp型GaNチャネル層52が順に積層されている。また、このp型GaNチャネル層52の表面には、p型GaNチャネル層52上にフォトリソグラフィ技術を用いて形成したレジストパターンをマスクとして例えばSi(シリコン)等のn型不純物を添加することにより、n型GaNソース領域54及びn型GaNドレイン領域56がn型不純物を添加しない中央部の両側に相対して形成されている。
【0004】
また、n型GaNソース領域54及びn型GaNドレイン領域56の上には、例えばAl(アルミニウム)及びTi(チタン)を順に蒸着して積層したAl/Ti積層構造のソース電極58及びドレイン電極60がそれぞれ形成されている。また、n型GaNソース領域54とn型GaNドレイン領域56とに挟まれた中央部のp型GaNチャネル層52上には、例えばSiO2膜からなるゲート絶縁膜62を介して、Al/Ti積層構造のゲート電極64が形成されている。
【0005】
ここで、相対するn型GaNソース領域54とn型GaNドレイン領域56とに挟まれたp型GaNチャネル層52がこのMISFETのチャネル領域となり、その長さがチャネル長Lとなる。このように従来のGaN系MISFETにおいては、SiやGaAsを用いるMISFETの場合と略同様のプレーナ構造をなしている。
【0006】
また、ソース領域及びドレイン領域の形成に関しては、上記した方法の代わりに、p型GaNチャネル層52上にフォトリソグラフィ技術を用いてレジストパターンを形成し、このレジストパターンをマスクとしてp型GaNチャネル層52を選択的にエッチングして2つの凹部を相対して形成し、この凹部内にn型GaN層を選択的に埋め込み成長させる方法もある。
【0007】
何れの場合においても、n型GaNソース領域54とn型GaNドレイン領域56とに挟まれたp型GaNチャネル層52の長さ、即ちチャネル長Lは、p型GaNチャネル層52上に形成されるレジストパターンの寸法精度に規定されるので、余り短くすることできず、通常の場合、GaN系MISFETのチャネル長Lは6μm程度であった。
【特許文献1】特開2001−230410号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
上記のように従来のGaN系のMISFETにおいては、チャネル長Lがフォトリソグラフィ技術による加工精度に規定されるため、充分な短チャネル長化を図ることには限界があった。このために、p型GaNチャネル層52はSiやGaAs等よりも広いバンドギャップをもっているにも拘らず、MISFETの動作時のオン抵抗を充分に小さくすることができないという問題があった。
【0009】
また、Al/Ti積層構造のソース電極58及びドレイン電極60を用いているため、n型GaNソース領域54及びn型GaNドレイン領域56とのコンタクト抵抗は、例えば平均で2×10-4Ωcm2と非常に高くなるという問題もあった。このようにGaNやAlGaN等のワイドギャップ半導体をチャネル層に用いる従来のMISFETは、SiやGaAsを用いるMISFETと比較して、理論的に動作時のオン抵抗を1桁以上も小さくすることが可能であるにも拘らず、このようなワイドギャップ半導体の利点を活用するための好適なデバイス構造は未だ不明であった。
【0010】
本発明は、上記事情を考慮してなされたものであって、動作時のオン抵抗を充分に小さくすることが可能な高耐圧のFET及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0011】
上記した目的を達成するために、本発明においては、ワイドギャップ半導体からなるチャネル層の上下にソース層及びドレイン層が配置されている積層構造を有し、この積層構造の側面は、所定の角度をもつ傾斜面又は垂直面になっており、この傾斜面又は垂直面におけるチャネル層の側面を含む箇所に、ゲート絶縁膜を介してゲート電極が設けられていることを特徴とするFETが提供される。
【0012】
また、本発明においては、上記のFETにおいて、傾斜面又は垂直面が、積層構造をメサ形状に加工した側面であり、このメサ形状の複数の側面のそれぞれの傾斜面又は垂直面におけるチャネル層の側面を含む箇所に、ゲート絶縁膜を介してゲート電極が設けられているFETが提供される。なお、本明細書において、「メサ形状」という用語は、台形形状のみならず、矩形形状を含むものとして用いる。
【0013】
また、本発明においては、基板上に、連続的な結晶成長を行って、ワイドギャップ半導体からなるチャネル層の上下にソース層及びドレイン層が配置された積層構造を形成する第1の工程と、この積層構造を選択的にエッチング除去して、積層構造の側面に所定の角度をもつ傾斜面又は垂直面を表出させると共に、ソース層及びドレイン層の表面を表出させる第2の工程と、これらソース層及びドレイン層並びに傾斜面又は垂直面の全面に、ゲート絶縁膜を形成した後、このゲート絶縁膜上に、絶縁膜を形成する第3の工程と、この絶縁膜を選択的にエッチング除去して、傾斜面又は垂直面におけるチャネル層の箇所にゲート絶縁膜が露出するコンタクトホールを開口した後、このコンタクトホール内に所定の導電性材料を充填して、ゲート電極を形成する第4の工程と、を有することを特徴とするFETの製造方法が提供される。
【発明の効果】
【0014】
本発明によれば、ワイドギャップ半導体からなるチャネル層の上下をソース層及びドレイン層によって挟まれた積層構造に設けられた傾斜面又は垂直面におけるチャネル層側面上にゲート絶縁膜を介してゲート電極が設けられているため、この傾斜面又は垂直面におけるチャネル層の側面がチャネル領域となり、そのチャネル長をチャネル層の厚さによって制御することが可能となる。従って、容易かつ高精度に短チャネル長化を達成することができ、オン抵抗の充分に小さいスイッチング動作が可能なMISFETを実現することができる。
【発明を実施するための最良の形態】
【0015】
以下、本発明の一実施の形態について添付図面を参照しつつ説明する。図1に示されるように、本実施形態に係るGaN系MISFETの一例においては、例えば半絶縁性のサファイア基板10上に、GaNバッファ層(図示せず)、アンドープGaN層12、n型GaNドレイン層14、例えば厚さ30nmのp型GaNチャネル層16、及びn型GaNソース層18が順に積層されている。即ち、p型GaNチャネル層16の上下にn型GaNソース層18及びn型GaNドレイン層14が配置された積層構造を有している。
【0016】
また、これらn型GaNソース層18、p型GaNチャネル層16、及びn型GaNドレイン層14からなる積層構造は、両側面がそれぞれ積層方向に所定の角度をもった傾斜面となるメサ形状に加工されている。即ち、p型GaNチャネル層16の両側面がそれぞ
れこのメサ形状の傾斜面の一部をなしている。また、このメサ形状の全面にSiO2ゲート絶縁膜24が形成されており、このSiO2ゲート絶縁膜24によって、p型GaNチャネル層16の傾斜した両側面が被覆されている。また、このSiO2ゲート絶縁膜24上には、前述した積層構造の傾斜面以外の箇所と後述するゲート電極、ソース電極、及びドレイン電極の箇所を除いた部分に、耐圧・耐熱性樹脂としてのポリイミドからなる層間絶縁膜26が形成されている。
【0017】
そして、層間絶縁膜26及びSiO2ゲート絶縁膜24に開口されたコンタクトホールを介して、n型GaNソース層18及びn型GaNドレイン層14にそれぞれオーミック接続するソース電極32S及び2つのドレイン電極32Da、32Dbが形成されており、また層間絶縁膜26及びSiO2ゲート絶縁膜24に開口されたコンタクトホールを介して、p型GaNチャネル層16の傾斜した両側面上のSiO2ゲート絶縁膜24にそれぞれ接触する2つのゲート電極40Ga、40Gbが形成されている。
【0018】
そして、ソース電極32S及びドレイン電極32Da、32Dbは、SiO2ゲート絶縁膜24との密着性が良好でn型GaNソース層18及びn型GaNドレイン層14とのコンタクト抵抗の小さい電極材料であるTaSi及びAu(金)が下から順に積層されたTaSi/Au積層構造となっている。また、ゲート電極40Ga、40Gbは、Ni(ニッケル)及びAuが順に積層されたNi/Au積層構造となっている。
【0019】
ここで、ソース電極32S及びドレイン電極32Da、32Db、ゲート電極40Ga、40Gb、並びに層間絶縁膜26からなる表面は面一の平坦面となっている。こうして、n型GaNソース層18及びn型GaNドレイン層14にそれぞれソース電極32S及びドレイン電極32Daがオーミック接続し、n型GaNソース層18及びn型GaNドレイン層14によって上下を挟まれたp型GaNチャネル層16の傾斜した一方の側面上にSiO2ゲート絶縁膜24を介してゲート電極40Gaが設けられ、エンハンスメント型の第1のMISFET42aを構成している。
【0020】
同様に、n型GaNソース層18及びn型GaNドレイン層14にそれぞれソース電極32S及びドレイン電極32Dbがオーミック接続し、p型GaNチャネル層16の傾斜した他方の側面上にSiO2ゲート絶縁膜24を介してゲート電極40Gbが設けられ、エンハンスメント型の第2のMISFET42bを構成している。そして、これら第1及び第2のMISFET42a、42bは、メサ形状の相対する両側に隣接して配置されている。
【0021】
このFET構造において、n型GaNソース層18及びn型GaNドレイン層14により上下を挟まれた厚さ30nmのp型GaNチャネル層16の傾斜した両側面の近傍が、図で示したチャネル長Lを有するチャネル領域となる。このチャネル長Lは、チャネル層16の厚さと積層構造に形成した傾斜面の立ち上がり角度との関数である。例えばこの傾斜面の立ち上がり角度をθ、チャネル層16の厚さをdとすると、d・sin-1θとなる。
【0022】
それ故、このFET構造におけるチャネル長Lは、積層構造の傾斜面の立ち上がり角度θが同じであるとすれば、p型GaNチャネル層16の厚さによって制御することが可能となるため、従来のレジストパターンの寸法精度で制御していたμmオーダーからnmオーダーへの飛躍的な短チャネル長化を容易かつ高精度に達成することができる。従って、オン抵抗の充分に小さいスイッチング動作が可能なMISFETを実現することができる。
【0023】
このように本実施形態によれば、SiやGaAs等と比較してバンドギャップが充分に大きいp型GaNチャネル層16を用いるため、高温動作が可能になると共に、ゲート耐圧を大幅に高くすることができる。因みに、本発明者らが図1に示されるようなGaN系MISFETを試作し、その特性を測定したところ、ゲート・ソース間電圧VGS=0Vのときのオン抵抗は、従来の場合よりも1桁程度小さくなり、10mΩ/cm2となった。また、ゲート耐圧は400Vを超える値が得られた。
【0024】
また、メサ形状の相対する2つの傾斜面を利用して第1及び第2のMISFET42a、42bを形成しているため、これら2個のMISFETを組み合わせることにより、大電流動作が容易に可能になる。また、これらのMISFETから構成される集積回路の高密度化・高集積化に寄与することができる。なお、上記実施形態においては、厚さ30nmのp型GaNチャネル層16を用い、このp型GaNチャネル層16の傾斜面に沿ったチャネル長Lが40nmとなる場合について説明したが、p型GaNチャネル層16の厚さ及びこの厚さ及び傾斜角度に規定されるチャネル長Lは上記の場合に限定されるものではなく、要求されるMISFET特性に応じて種々の値をとることが可能である。
【0025】
因みに、本発明者らがp型GaNチャネル層16の厚さを変化させた場合のオン抵抗の変化を計算したところ、図2のグラフに示されるような結果になった。このグラフから明らかなように、p型GaNチャネル層16の厚さが薄くなるにつれてオン抵抗が小さくなることが確認される。但し、p型GaNチャネル層16が余り薄くなり過ぎると、ゲートのコントロールが効かなくなり、良好なFET動作が困難になるという点にも留意する必要がある。
【0026】
また、上記実施形態のようにメサ形状の相対する2つの傾斜面を利用して第1及び第2のMISFET42a、42bを隣接して形成する代わりに、一方の傾斜面のみを利用して1個のMISFETを形成することも当然に可能である。また、この場合と逆に、メサ形状が多角錐台、例えば四角錐台形状であれば、その4つの傾斜面を利用して4個のMISFETを隣接して形成することが可能になる。この場合、更なる大電流動作が可能になると共に、集積回路の更なる高密度化・高集積化に寄与することができる。
【0027】
また、メサ形状として矩形形状を採用して、メサ形状の側面を垂直面にし、上記実施形態における傾斜面の代わりに、この垂直面を利用してMISFETを形成することも可能である。この場合のFET構造においては、n型GaNソース層及びn型GaNドレイン層により上下を挟まれたp型GaNチャネル層の垂直側面の近傍がチャネル領域となり、p型GaNチャネル層の厚さが、即チャネル長Lとなる。
【0028】
また、半絶縁性のサファイア基板10の代わりに、例えばSiC、Si、GaAs、GaP等からなる導電性の半導体基板を用いてもよい。また、p型GaNチャネル層16の代わりに、Mg不純物をドープしたGaN、InGaN、AlGaN、InGaNAs、InGaNP、若しくはAlInGaNP、又はAl不純物若しくはB(硼素)不純物をドープしたSiCからなるp型チャネル層を用いてもよい。
【0029】
更に、n型GaNソース層18及びn型GaNドレイン層14の代わりに、Si不純物をドープしたInGaN、AlGaN、InGaNAs、InGaNP、若しくはAlInGaNP、又はN(窒素)不純物若しくはP(リン)不純物をドープしたSiCからなるn型ソース層及びn型ドレイン層を用いてもよい。
【0030】
上記実施形態に係るGaN系MISFETの製造方法の一例について、図3〜図14を用いて説明する。先ず、半絶縁性のサファイア基板10上に、例えば超真空成長装置を用いたガスソースMBE(Molecular Beam Epitaxy;分子線エピタキシャル成長)法により、一連の結晶成長を行った。
【0031】
即ち、成長温度640℃において、原料ガスとして分圧4×10-5PaのGa(ガリウム)とラジカル化した分圧4×10-4PaのNを用い、GaNバッァ層(図示せず)を厚さ50nmに成長させた。連続して、成長温度850℃において、分圧1.33×10-3PaのGaと分圧6.65×10-3PaのNを用い、アンドープGaN層12を厚さ1000nmに成長させた。
【0032】
また連続して、成長温度850℃において、分圧6.65×10-4PaのGaと分圧6.65×10-3PaのNを用い、分圧6.65×10-6PaのSiをドーパントとして加え、キャリア濃度1×1019cm-3程度のn型GaNドレイン層14を厚さ200nmに成長させた。更に連続して、成長温度850℃において、分圧6.65×10-7PaのGaと分圧6.65×10-3PaのNを用い、分圧6.65×10-6PaのMgをドーパントとして加えて、キャリア濃度5×1018cm-3程度のp型GaNチャネル層16を厚さ30nmに成長させた。
【0033】
更に連続して、成長温度850℃において、分圧6.65×10-4PaのGaと分圧6.65×10-3PaのNを用い、分圧6.65×10-4PaのSiをドーパントとして加え、キャリア濃度1×1019cm-3程度のn型GaNソース層18を厚さ200nmに成長させた。こうして、p型GaNチャネル層16がその上下をn型GaNソース層18及びn型GaNドレイン層14によって挟まれた積層構造を形成した(図3参照)。
【0034】
なお、このとき、Ga源には、例えばTEG(Ga(C2H5)3;トリエチルガリウム)やTMG(Ga(CH3)3;トリメチルガリウム)等の有機金属ガスを用いた。また、N源には、例えば(CH3)3・N2H4;ジメチルヒドラジン)や(CH3)2・N2H4;ジメチルヒドラジン)やNH3(アンモニア)等を用いた。また、Si源には、SiH4(モノシラン)等を用いた。また、Mg源には、例えばジシクロペンタジエニエルMg等の有機系Mgを用いた。
【0035】
また、ガスソースMBE法の代わりに、MOCVD(Metal Organic Chemical Vapor Deposition;有機金属化学気相成長)法を用いて一連の結晶成長を行ってもよい。次いで、n型GaNソース層18上に、例えばプラズマCVD(Chemical Vapor Deposition;化学的気相成長)法により、SiO2膜20を厚さ200nmに形成した。なお、このSiO2膜20の代わりに、SiNX膜やAlN膜を形成してもよい。続いて、SiO2膜20上にレジスト膜を塗布した後、リソグラフィ技術を用いてパターニングし、所定の形状のレジストパターン22を形成した(図4参照)。
【0036】
次いで、このレジストパターン22をマスクとして、例えばBHFを用いたウエットエッチング法又はCF4を用いたドライエッチング法により、SiO2膜20を選択的にエッチング除去して、所定の形状にパターニングした。その後、例えばアセトンやメタノールを用いた方法やO2アッシング法により、レジストパターン22を除去した。
【0037】
続いて、メタン系ガスを用いたECR(Electron Cyclotron Resonance;電子サイクロトロン共鳴)プラズマエッチング法又はRIBE(Reactive IonBeamEtching;反応性イオンビームエッチング)法により、パターニングされたSiO2膜20をマスクとして、n型GaNソース層18、p型GaNチャネル層16、及びn型GaNドレイン層14の一部を順に選択的にエッチング除去し、メサ形状を形成した。このメサ形状の相対する両側面は、n型GaNソース層18、p型GaNチャネル層16、及びn型GaNドレイン層14の一部が露出した傾斜面となった。即ち、p型GaNチャネル層16の傾斜した側面が、メサ形状の傾斜面の一部をなした。
【0038】
このとき、n型GaNソース層18及びn型GaNドレイン層14によって上下を挟まれたp型GaNチャネル層16の傾斜した両側面が、作製予定のMISFETのチャネル領域となり、このチャネル領域の傾斜面に沿った長さがチャネル長Lとなった。このチャネル長Lは、p型GaNチャネル層16の厚さとメサ加工の条件によって規定され、主要にはp型GaNチャネル層16の厚さによって規定され、ここでは40nmとなった(図5参照)。
【0039】
次いで、SiO2膜20を除去した後、メサ形状の全面に、例えば熱CVD法やプラズマCVD法により、SiO2ゲート絶縁膜24を厚さ50nmに形成した。こうしてp型GaNチャネル層16の傾斜した両側面をSiO2ゲート絶縁膜24によって被覆した。続いて、SiO2ゲート絶縁膜24の全面に、耐圧・耐熱性樹脂としてのポリイミドから構成される層間絶縁膜26を厚さ3000nmに形成した(図6および7参照)。
【0040】
次いで、この層間絶縁膜26上にEB(Electron Beam;電子線)レジスト膜を塗布した後、EBリソグラフィ技術を用いてパターニングし、ソース及びドレイン形成予定領域を開口するレジストパターン28を形成した(図7参照)。次いで、このレジストパターン28をマスクとして、ドライエッチング装置を用いたRIBE法により、層間絶縁膜26及びSiO2ゲート絶縁膜24を選択的に順にエッチング除去して、n型GaNソース層18が露出するコンタクトホール30Sを開口すると同時に、n型GaNドレイン層14が露出する2つのコンタクトホール30Da、30Dbを開口した。その後、例えばアセトンやメタノールを用いた方法やO2アッシング法により、レジストパターン28を除去した(図8参照)。
【0041】
次いで、コンタクトホール30S、30Da、30Dbが開口された層間絶縁膜26全面に、例えばArプラズマを用いたスパッタ蒸着法により、SiO2ゲート絶縁膜24との密着性が良好でn型GaNソース層18及びn型GaNドレイン層14とのコンタクト抵抗の小さい電極材料であるTaSi及びAuを下から順に積層して、TaSi/Au層32を形成すると共に、このTaSi/Au層32によってコンタクトホール30S、30Da、30Db内を充填した。なお、このTaSi/Au層32の代わりに、例えばWSi/Au層やTaSi層やAlSi/Au層やNiSi/Au層等を形成してもよい(図9参照)。
【0042】
次いで、例えばCMP(Chemical Mechanical Polishing;化学的機械研磨)法により、TaSi/Au層32及び層間絶縁膜26を研磨し、コンタクトホール30S、30Da、30Db内のみにTaSi/Au層32を分離して残存させると共に、このTaSi/Au層32及び層間絶縁膜26からなる表面を面一の平坦面とした。
【0043】
こうして、n型GaNソース層18にオーミック接続するコンタクトホール30S内のTaSi/Au層32からなるソース電極32Sを形成した。同時に、n型GaNドレイン層14にオーミック接続するコンタクトホール30Da、30Db内のTaSi/Au層32からなる2つのドレイン電極32Da、32Dbを形成した(図10参照)。
【0044】
次いで、層間絶縁膜26並びにソース電極32S及びドレイン電極32Da、32Dbの全面に、例えばプラズマCVD法により、SiO2膜34を厚さ200nmに形成した。続いて、このSiO2膜34上にEBレジスト膜を塗布した後、EBリソグラフィ技術を用いてパターニングし、ゲート形成予定領域を開口するレジストパターン36を形成した(図11参照)。
【0045】
次いで、このレジストパターン36をマスクとして、ドライエッチング装置を用いたRIBE法により、SiO2膜34及び層間絶縁膜26を選択的に順にエッチング除去して、p型GaNチャネル層16の傾斜した両側面を被覆するSiO2ゲート絶縁膜24が露出する2つのコンタクトホール38Ga、38Gbを開口した。その後、例えばアセトンやメタノールを用いた方法やO2アッシング法により、レジストパターン36を除去した。(図12参照)。
【0046】
次いで、コンタクトホール38Ga、38Gbが開口されたSiO2膜34の全面に、例えばArプラズマを用いたスパッタ蒸着法により、Ni及びAuを下から順に積層して、Ni/Au層40を形成すると共に、このNi/Au層40によってコンタクトホール38Ga、38Gb内を充填する(図13参照)。次いで、例えばCMP法により、Ni/Au層40及びSiO2 膜34をソース電極32S及びドレイン電極32Da、32Db等の表面が露出するまで研磨して、コンタクトホール38Ga、38Gb内のみにNi/Au層40を分離して残存させると共に、このNi/Au層40、ソース電極32S及びドレイン電極32Da、32Db、並びに層間絶縁膜26からなる表面を面一の平坦面とした。そして、SiO2 ゲート絶縁膜24に接触するコンタクトホール38Ga、38Gb内のNi/Au層40からなる2つのゲート電極40Ga、40Gbを形成した。
【0047】
こうして、n型GaNソース層18及びn型GaNドレイン層14にそれぞれソース電極32S及びドレイン電極32Da、32Dbがオーミック接続し、n型GaNソース層18及びn型GaNドレイン層14によって上下を挟まれたp型GaNチャネル層16の傾斜した両方の側面上にSiO2ゲート絶縁膜24を介してゲート電極40Ga、40Gbが設けられたエンハンスメント型の第1及び第2のMISFET42a、42bを隣接して形成した(図14参照)。
【0048】
次いで、図示は省略するが、多層配線技術を用いて、これらの各電極及び層間絶縁膜26の上に例えばポリイミドからなる層間絶縁膜を形成し、この層間絶縁膜に開口したコンタクトホールを介して、ソース電極32S及びドレイン電極32Da、32Db並びにゲート電極40Ga、40Gbに適宜接続する配線層を形成した。こうして配線層によって互いに接続される第1及び第2のMISFET42a、42b等から構成される所定の集積回路を形成した。
【0049】
以上のような一連の工程を経て、図1に示されるようなGaN系MISFETを作製した。このように本実施例に係る製造方法よれば、ソース電極32S、ドレイン電極32Da、32Db、及びゲート電極40Ga、40Gbの形成の際にCMP法を用いているため、各電極が接触しているn型GaNソース層18、n型GaNドレイン層14、及びSiO2 ゲート絶縁膜24の高さは互いに異なるものの、これらの電極及び層間絶縁膜26からなる表面を面一の平坦面とすることが可能になる。従って、第1及び第2のMISFET42a、42bの形成後の多層配線工程を容易にすることができる。
【0050】
また、チャネル層にワイドギャップ半導体を用いるため、高温動作が可能になると共に、ゲート耐圧を大幅に高くすることができる。
【図面の簡単な説明】
【0051】
【図1】本発明の一実施形態に係るGaN系MISFETを示す概略断面図である。
【図2】図1のGaN系MISFETにおけるp型GaNチャネル層の厚さとオン抵抗との関係を示すグラフである。
【図3】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その1)である。
【図4】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その2)である。
【図5】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その3)である。
【図6】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その4)である。
【図7】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その5)である。
【図8】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その6)である。
【図9】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その7)である。
【図10】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その8)である。
【図11】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その9)である。
【図12】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その10)である。
【図13】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その11)である。
【図14】図1に示されるGaN系MISFETの製造方法を説明するための工程断面図(その12)である。
【図15】従来のGaN系MISFETを示す概略断面図である。
【符号の説明】
【0052】
10 サファイア基板
12 アンドープGaN層
14 n型GaNドレイン層
16 p型GaNチャネル層
18 n型GaNソース層
20 SiO2膜
22 レジストパターン
24 SiO2ゲート絶縁膜
26 層間絶縁膜
28 レジストパターン
30S、30Da、30Db コンタクトホール
32 TaSi/Au層
32S ソース電極
32Da、32Db ドレイン電極
34 SiO2膜
36 レジストパターン
38Ga、38Gb コンタクトホール
40 Ni/Au層
40Ga、40Gb ゲート電極
42a 第1のMISFET
42b 第2のMISFET
L チャネル長
【特許請求の範囲】
【請求項1】
窒化物系III−V族化合物半導体からなるチャネル層の上下にソース層及びドレイン層が配置されている積層構造を有し、
前記積層構造のうち少なくとも前記チャネル層及び前記ソース層の側面は、所定の角度をもつ傾斜面又は垂直面になっており、
前記傾斜面又は前記垂直面における前記チャネル層の側面を含む箇所に、ゲート絶縁膜を介してゲート電極が設けられ、
前記チャネル層の厚さによってオン抵抗が制御されることを特徴とする電界効果トランジスタ。
【請求項2】
前記チャネル層は、厚さが20nm以上100nm以下である、請求項1記載の電界効果トランジスタ。
【請求項3】
前記窒化物系III−V族化合物半導体が、GaN、InGaN、AlGaN、InGaNAs、InGaNP、又はAlInGaNPである、請求項1又は2記載の電界効果トランジスタ。
【請求項4】
前記ソース層及び前記ドレイン層が、窒化物系III−V族化合物半導体からなり、前記ソース層及び前記ドレイン層にそれぞれ接続して設けられているソース電極及びドレイン電極が、下から順に形成された金属シリサイド層とAu層との積層構造を有する、請求項1〜3のいずれかに記載の電界効果トランジスタ。
【請求項5】
前記金属シリサイド層が、Ta、W、Al、又はNiのシリサイド合金からなる、請求項4記載の電界効果トランジスタ。
【請求項6】
前記ゲート絶縁膜が、SiO2、SiNX、又はAlNからなる、請求項1〜5のいずれかに記載の電界効果トランジスタ。
【請求項1】
窒化物系III−V族化合物半導体からなるチャネル層の上下にソース層及びドレイン層が配置されている積層構造を有し、
前記積層構造のうち少なくとも前記チャネル層及び前記ソース層の側面は、所定の角度をもつ傾斜面又は垂直面になっており、
前記傾斜面又は前記垂直面における前記チャネル層の側面を含む箇所に、ゲート絶縁膜を介してゲート電極が設けられ、
前記チャネル層の厚さによってオン抵抗が制御されることを特徴とする電界効果トランジスタ。
【請求項2】
前記チャネル層は、厚さが20nm以上100nm以下である、請求項1記載の電界効果トランジスタ。
【請求項3】
前記窒化物系III−V族化合物半導体が、GaN、InGaN、AlGaN、InGaNAs、InGaNP、又はAlInGaNPである、請求項1又は2記載の電界効果トランジスタ。
【請求項4】
前記ソース層及び前記ドレイン層が、窒化物系III−V族化合物半導体からなり、前記ソース層及び前記ドレイン層にそれぞれ接続して設けられているソース電極及びドレイン電極が、下から順に形成された金属シリサイド層とAu層との積層構造を有する、請求項1〜3のいずれかに記載の電界効果トランジスタ。
【請求項5】
前記金属シリサイド層が、Ta、W、Al、又はNiのシリサイド合金からなる、請求項4記載の電界効果トランジスタ。
【請求項6】
前記ゲート絶縁膜が、SiO2、SiNX、又はAlNからなる、請求項1〜5のいずれかに記載の電界効果トランジスタ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2008−311672(P2008−311672A)
【公開日】平成20年12月25日(2008.12.25)
【国際特許分類】
【出願番号】特願2008−192369(P2008−192369)
【出願日】平成20年7月25日(2008.7.25)
【分割の表示】特願2001−361183(P2001−361183)の分割
【原出願日】平成13年11月27日(2001.11.27)
【出願人】(000005290)古河電気工業株式会社 (4,457)
【Fターム(参考)】
【公開日】平成20年12月25日(2008.12.25)
【国際特許分類】
【出願日】平成20年7月25日(2008.7.25)
【分割の表示】特願2001−361183(P2001−361183)の分割
【原出願日】平成13年11月27日(2001.11.27)
【出願人】(000005290)古河電気工業株式会社 (4,457)
【Fターム(参考)】
[ Back to top ]