【課題】狭スペースへのシリコン膜の埋め込み性の向上を図る。
【解決手段】実施形態によれば、シリコン膜の形成方法は、凹部２０の開口側からボトム側に向けてくぼんだくぼみ４０を有するアンドープの第１のシリコン膜３２を凹部２０に形成する工程を含む。また、前記シリコン膜の形成方法は、凹部２０内の第１のシリコン膜３２の一部を塩素を含むガスを用いてエッチングし、第１のシリコン膜３２に凹部２０のボトム側よりも開口側で幅が広い隙間４１を形成する工程を含む。また、前記シリコン膜の形成方法は、隙間４１に面する第１のシリコン膜３２の内壁に不純物を添加する工程を含む。また、前記シリコン膜の形成方法は、不純物の添加後、隙間４１を埋める第２のシリコン膜３３を形成する工程を含む。 （もっと読む）

【課題】導電性または半導体性を示す、新規な環状シロキサン重合体を含む半導体装置を提供する。
【解決手段】この半導体装置は、中心金属に遷移金属を有する構造単位（Ａ）と、隣り合う構造単位（Ａ）の間に位置し、環状シロキサン骨格を含む構造単位（Ｂ）と、を含むプラズマ重合体からなる電荷輸送層を備えている。なお、中心金属に遷移金属を有する有機金属化合物と、環状シロキサン化合物と、を反応炉でプラズマ重合させることにより、当該電荷輸送層を形成する。 （もっと読む）

【課題】結晶性の優れた炭化シリコン膜を形成することができる炭化シリコンからなる半導体装置の製造方法を提供する。
【解決手段】基板１上に、絶縁膜２を介してシリコン膜３が形成された半導体基板を用意し、炭化シリコン膜６形成予定領域を選択的に被覆するマスク膜５を形成する。このマスク膜５で被覆されない領域のシリコン膜３を酸化し、酸化シリコン膜４を形成する。マスク膜５を除去し、シリコン膜３を露出させ、露出したシリコン膜３を炭化し、炭化シリコン膜６を形成する。その後、炭化シリコン膜６上に炭化シリコンのエピタキシャル成長膜８を形成する。 （もっと読む）

【課題】堆積速度が速く、好ましくは約７００℃以下のような低いプロセス温度を維持し、置換型炭素濃度が高い、ＳｉとＣを含有する選択エピタキシャル層を得る方法を提供する。
【解決手段】基板上にＳｉとＣを含有するエピタキシャル層を形成する方法であって、単結晶表面と、アモルファス表面、多結晶表面及びこれらの組み合わせより選ばれる少なくとも一つの第二表面とを含む基板をプロセスチャンバ内に配置するステップと、プロセスチャンバ内の圧力を少なくとも３００トールに維持しつつ、該基板をシリコン源と、炭素源と、リン源にさらして、該基板の少なくとも一部にリンがドープされたＳｉ：Ｃエピタキシャル膜を形成するステップと、７００℃以下のプロセスチャンバ内の温度の下で、ＨＣｌを含むエッチングガスに該基板をさらすことにより該基板を更に処理するステップと、を含む。 （もっと読む）

【課題】耐圧が高く、かつ、リーク電流が効果的に低減された窒化物半導体素子及びその製造方法を提供する。
【解決手段】ベース基板２１０と、ベース基板の上方に形成されたバッファ層２８０と、バッファ層２８０上に形成された活性層２９０と、活性層の上方に形成された少なくとも２つの電極２９２および２９４とを備え、バッファ層２８０は格子定数の異なる複数の窒化物半導体層を含む複合層を１層以上有し、複合層の少なくとも１層は、複数の窒化物半導体層のうち格子定数が最も大きい窒化物半導体層のキャリア領域に予め定められた濃度の炭素原子及び予め定められた濃度の酸素原子が意図的にドープされている窒化物半導体素子。 （もっと読む）

【課題】ＨＥＭＴ及びその他の高速スイッチングデバイスにおいて、意図しない不純物のドープはを防ぎ高性能なデバイスを提供する。
【解決手段】半導体構造は、基板、基板上方の遷移体、及び遷移体上方に底面を有するＩＩＩ−Ｖ族中間体を備える。半導体構造はさらに、ＩＩＩ−Ｖ族中間体の頂面上方にＩＩＩ−Ｖ族デバイス層を備える。ＩＩＩ−Ｖ族中間体２１３は、前記底面２１１において高く、前記頂面２１３において低くなる形で連続的に減少された不純物濃度を有する。 （もっと読む）

【課題】ヒ素（Ａｓ）を高濃度にドーピングした状態でエクステンション領域のエピタキシャル成長膜表面に凹凸を発生させることなく、平滑な面に形成することを可能とする。
【解決手段】半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３を備え、前記ゲート電極１３の両側の前記半導体基板１１上に形成された不純物を含有してなるエクステンション領域１７、１８を備えた半導体装置１であって、前記エクステンション領域１７、１８は、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなり、このエピタキシャル成長膜は、ヒ素をドーピングしながらシリコンとゲルマニウムとを前記半導体基板１１上に選択的にエピタキシャル成長させて形成される。 （もっと読む）

【課題】リフレクタからの熱線を調節してシリコン単結晶基板を面内均一に加熱し、膜厚が均一なエピタキシャル層を成長させることができる装置を提供することを目的とする。
【解決手段】サセプタの上下に各々配置され、放射状に円形に並べられた複数の棒状の単体ヒータを有するヒータと、上のヒータの上側及び前記下のヒータの下側に各々配置された上下のドーナツ状リフレクタとを備え、上下のドーナツ状リフレクタの少なくとも一つは、ヒータの熱放射を収束させる収束反射板部と熱放射を分散させる分散反射板部とを有し、収束反射板部は棒状の単体ヒータに沿って形成された円筒凹面を有し、かつ該円筒凹面はドーナツ状リフレクタの径方向で異なった曲率半径の断面の部分を有するものであるエピタキシャル成長装置。 （もっと読む）

【課題】高品質かつ高信頼性の素子を作製できるＳｉＣエピタキシャルウエハ、およびそれを用いて得られるＳｉＣ半導体素子を提供すること
【解決手段】（０００１）面に対して４°以下のオフ角θ_１で傾斜したＳｉ面が主面４とされたＳｉＣ基板２と、ＳｉＣ基板２の主面４に形成されたＳｉＣエピタキシャル層３とを含むＳｉＣエピタキシャルウエハ１において、ＳｉＣ基板２の主面４のオフ方向Ｄを、［１１−２０］軸方向および［０１−１０］軸方向に対して１５°＋／−１０°の角度θ_２で傾斜した方向にする。 （もっと読む）

【課題】シリコン酸化膜の除去後、シリコンゲルマニウム膜の形成までのＱタイムを長くするとともに、シリコンゲルマニウム膜の形成におけるプリベイクの温度を低くする。
【解決手段】基板処理装置１では、酸化膜除去部４にて基板９の一の主面上のシリコン酸化膜が除去された後、シリル化処理部６にてシリル化材料を付与して、当該主面に対してシリル化処理が施される。これにより、シリコン酸化膜の除去後、シリコンゲルマニウム膜の形成までのＱタイムを長くするとともに、シリコンゲルマニウム膜の形成におけるプリベイクの温度を低くすることができる。 （もっと読む）

【課題】ｐ型のＧａＮ系半導体装置を提供する。
【解決手段】第１導電型のキャリアガスが発生した第１チャネル層１０６と、第１チャネル層１０６上に、第１チャネル層１０６よりバンドギャップが大きいＧａＮ系半導体で形成されたバリア層１１０と、バリア層１１０上に、バリア層１１０よりバンドギャップが小さいＧａＮ系半導体で形成され、第２導電型のキャリアガスが発生した第２チャネル層１１２と、第２チャネル層１１２にオーミック接続する第１ソース電極１１８と、第２チャネル層にオーミック接続する第１ドレイン電極１２０と、第１ソース電極１１８及び第１ドレイン電極１２０の間に形成された第１ゲート電極１２２と、を備え、第２導電型のキャリアガスのキャリア濃度が、第１ゲート電極１２２の下の領域で、第１ソース電極１１８及び第１ドレイン電極１２０の間の他の領域より低く、かつ、第１ゲート電極１２２により制御されるＧａＮ系半導体装置。 （もっと読む）

【課題】 イオン分布を制御してイオンを含むマイクロプラズマにより面内均一性の高いプラズマ処理を実現することができるマイクロ波プラズマ処理装置を提供すること。
【解決手段】 誘電体からなるマイクロ波透過板２８で天壁が構成されたチャンバー１内に、被処理体Ｗを載置する載置台２を設け、マイクロ波透過板２８を透過したマイクロ波によってプラズマを形成し、該プラズマにより載置台２に載置された被処理体Ｗにプラズマ処理を施すマイクロ波プラズマ処理装置において、マイクロ波透過板２８は、載置台２と対向して設けられ、そのマイクロ波透過面の少なくとも載置台２に載置された被処理体Ｗの周縁部における被処理体Ｗのエッジまでの領域に対応する部分に凹凸状部４２を有し、被処理体Ｗの中央部に対応する部分は平坦部４３となっている。 （もっと読む）

【課題】オフ電流を低減した優れた特性を有する薄膜トランジスタを作製する。
【解決手段】ｐ型の逆スタガ型の薄膜トランジスタにおいて、ゲート絶縁膜側から、微結晶半導体領域、非晶質半導体領域、及び不純物半導体領域が積層される半導体膜と、一対の配線とが接する領域が、ゲート絶縁膜を介してゲート電極と重畳し、一対の配線の仕事関数と、微結晶半導体領域を構成する微結晶半導体の電子親和力の差である電子のショットキーバリアφＢｎは０．６５ｅＶ以上である。 （もっと読む）

【課題】大きなチャネル移動度を有する半導体装置及びその製造方法を提供する。
【解決手段】基板は、ポリタイプ４Ｈの六方晶の単結晶構造を有する半導体からなる表面ＳＲを有する。基板の表面ＳＲは、面方位（０−３３−８）を有する第１の面Ｓ１と、第１の面Ｓ１につながりかつ第１の面Ｓ１の面方位と異なる面方位を有する第２の面Ｓ２とが交互に設けられることによって構成されている。ゲート絶縁膜は基板の表面ＳＲ上に設けられている。ゲート電極はゲート絶縁膜上に設けられている。 （もっと読む）

【課題】半導体装置の特性を向上させることができる半導体装置の製造方法を提供する。
【解決手段】ＨＤＰ−ＣＶＤ装置（１）の処理室内に半導体基板（１００）を搬入し、半導体基板上に化学気相成長法により第１膜（例えば、酸化シリコン膜）を形成する。その後、リモートプラズマ装置（２０）内から、Ａｌを含有する材料よりなる配管であって、その内壁にコーティング材料層を有する配管（１０）を通して、処理室内にラジカル化されたガス（例えば、フッ素ラジカル）を導入することにより処理室の内壁に付着した第１膜（例えば、酸化シリコン膜）を除去（クリーニング）する。かかる方法によれば、コーティング材料層により、発塵を低減し、クリーニング効率を向上することができる。 （もっと読む）

【課題】ウルツ鉱型結晶構造の半導体を用いた電界効果トランジスタで、電極との接触抵抗を高くすることなく、バンドギャップエネルギーのより大きな半導体から障壁層が構成できるようにする。
【解決手段】ゲート電極１０４を挟んで各々離間して障壁層１０３の上に接して形成された２つの電流トンネル層１０５と、各々の電流トンネル層１０５の上に形成された２つのキャップ層１０６とを備える。電流トンネル層１０５の分極電荷は、障壁層１０３の分極電荷よりも大きい。 （もっと読む）

【課題】二酸化シリコン層及びシリコン基板を窒素イオンで過剰にダメージを生じさせることのないプラズマ窒化プロセスのための方法及び装置を提供する。
【解決手段】窒化ゲート誘電体層を形成するための方法及び装置。この方法は、電子温度スパイクを減少するために、滑らかに変化する変調のＲＦ電源により処理チャンバー内に窒素含有プラズマを発生することを含む。電源が滑らかに変化する変調のものであるときには、方形波変調のものに比して、電界効果トランジスタのチャンネル移動度及びゲート漏洩電流の結果が改善される。 （もっと読む）

【課題】本発明は、結晶欠陥が少なく、キャリア時定数が十分大きい高品質なエピタキシャルウエハの製造方法と、当該エピタキシャルウエハを用いた半導体装置の製造方法の提供を目的とする。
【解決手段】本発明のエピタキシャルウエハの製造方法は、（ａ）３×１０¹⁸ｃｍ^-3以下の不純物濃度を有するＳｉＣ基板１２上に、１×１０¹⁴ｃｍ^-3以上１０¹⁶ｃｍ^-3台以下の不純物濃度を有するエピタキシャル層１３をエピタキシャル成長により形成する工程と、（ｂ）前記工程（ａ）により得られた構造のＳｉＣ基板１２の側から、エピタキシャル層１３のうち所定の厚みを残して、ＳｉＣ基板１２の全部とエピタキシャル層１３の一部とを連続的に除去する工程とを備える。 （もっと読む）

【課題】Ｐ型、Ｎ型（Ｉ型）結晶を別々に形成する２チャンバ方式により、Ｍｇのドーピングに伴う遅延効果およびメモリ効果を抑制し、エピタキシャル成長時間を短縮したＭＯＣＶＤ装置およびその成長方法、上記のＭＯＣＶＤ装置を適用して形成した半導体装置およびその製造方法を提供する。
【解決手段】水冷機構を備えるコールドウォール構造を備え、ガスの流れはウェハ８の表面に対して水平方向であり、Ｐ型層成長とＮ型（Ｉ型）層成長ではそれぞれ別のＮ型（Ｉ型）層成長用チャンバ１４・Ｐ型層成長用チャンバ１６で成長するように構成され、ウェハ８を保持するサセプタも別々のＮ型層成長用サセプタ３・Ｐ型層成長用サセプタ５を使用するＭＯＣＶＤ装置およびその成長方法、上記のＭＯＣＶＤ装置を適用して形成した半導体装置およびその製造方法。 （もっと読む）