半導体装置の製造方法および成膜装置
【課題】半導体装置の特性を向上させることができる半導体装置の製造方法を提供する。
【解決手段】ＨＤＰ−ＣＶＤ装置（１）の処理室内に半導体基板（１００）を搬入し、半導体基板上に化学気相成長法により第１膜（例えば、酸化シリコン膜）を形成する。その後、リモートプラズマ装置（２０）内から、Ａｌを含有する材料よりなる配管であって、その内壁にコーティング材料層を有する配管（１０）を通して、処理室内にラジカル化されたガス（例えば、フッ素ラジカル）を導入することにより処理室の内壁に付着した第１膜（例えば、酸化シリコン膜）を除去（クリーニング）する。かかる方法によれば、コーティング材料層により、発塵を低減し、クリーニング効率を向上することができる。
【解決手段】ＨＤＰ−ＣＶＤ装置（１）の処理室内に半導体基板（１００）を搬入し、半導体基板上に化学気相成長法により第１膜（例えば、酸化シリコン膜）を形成する。その後、リモートプラズマ装置（２０）内から、Ａｌを含有する材料よりなる配管であって、その内壁にコーティング材料層を有する配管（１０）を通して、処理室内にラジカル化されたガス（例えば、フッ素ラジカル）を導入することにより処理室の内壁に付着した第１膜（例えば、酸化シリコン膜）を除去（クリーニング）する。かかる方法によれば、コーティング材料層により、発塵を低減し、クリーニング効率を向上することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および成膜装置に関するものである。
【背景技術】
【０００２】
半導体装置の製造過程においては、半導体基板（ウエハ）上に、パターニングされた導電性膜と絶縁膜とを積層する工程を繰り返すことにより各素子が形成される。絶縁膜などの成膜に際しては、ＣＶＤ（Chemical Vapor Deposition；化学気相成長）法が用いられる。このＣＶＤ法においては、成膜材料を構成する元素またはその化合物を含有するガス（原料ガス）を半導体基板上に供給し、化学反応により所望の膜を形成する。この原料ガスに対し、熱や光などのエネルギーを与えたり、高周波でプラズマ化したりすることにより、原料ガスが活性化して反応性に富むようになる。
【０００３】
しかしながら、このＣＶＤ法においては、成膜装置内の半導体基板上のみならず、その処理室内に、原料ガスが供給されるため、処理室の内壁にも膜が成長してしまう。この処理室の内壁に成長した膜が剥離すると異物となり、半導体装置の特性の劣化や歩留まりの低下の要因となる。
【０００４】
そこで、処理室の内壁に成長した膜を除去する、いわゆる、クリーニング処理が必要となる。
【０００５】
例えば、下記特許文献１には、反応炉（２）と、反応炉から遠隔配置された遠隔プラズマ放電室（１３）とを配管（１４）で連結し、遠隔プラズマ放電室のプラズマ放電エネルギーでクリーニングガスを活性化し、配管により活性化クリーニングガスを反応炉内に導入し、ＣＶＤ法による成膜処理に伴い反応炉内に付着した固体物質を気化させて、反応炉内をクリーニングする技術が開示されている。なお、カッコ内は、当該文献に記載の符号を示す。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−３２３４６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明者らは、上記ＣＶＤ法を用いた成膜工程を有する半導体装置の研究開発に従事している。本発明者らの検討によれば、異物を防御するための、クリーニング装置であるリモートプラズマ装置を用いてクリーニング処理を行ったにも関わらず、発塵が認められた。これについて、詳細に検討したところ、追って説明するように、リモートプラズマ装置とＣＶＤ装置とを接続する配管に起因する発塵であることが判明した。
【０００８】
そこで、本発明の目的は、半導体装置の特性を向上させることができる半導体装置の製造方法を提供することにある。特に、発塵を低減することができる半導体装置の製造方法を提供することにある。また、クリーニング効率を向上することができる半導体装置の製造方法を提供することにある。
【０００９】
また、本発明の他の目的は、性能の良好な成膜装置を提供することにある。特に、発塵を低減することができる成膜装置を提供することにある。
【００１０】
本発明の上記目的およびその他の目的と新規な特徴は、本願明細書の記載および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的な実施の形態に示される半導体装置の製造方法は、以下の（ａ）および（ｂ）工程を有する。（ａ）は、成膜装置の処理室内に第１半導体基板を搬入し、上記第１半導体基板上に化学気相成長法により第１膜を形成する工程である。（ｂ）は、プラズマ装置内から、Ａｌを含有する材料よりなる配管であって、その内壁にコーティング材料層を有する配管を通して、上記処理室内にラジカル化されたガスを導入することにより上記処理室の内壁に付着した上記第１膜を除去する工程である。
【００１２】
本願において開示される発明のうち、代表的な実施の形態に示される成膜装置は、成膜成分を含有する原料ガスを供給するノズルと、半導体基板の搭載台と、上記成膜成分を除去するラジカル化されたガスを供給する供給孔と、を有し、上記供給孔に接続され、Ａｌを含有する材料よりなる配管であって、その内壁にコーティング材料層を有する配管が接続される。
【００１３】
本願において開示される発明のうち、代表的な実施の形態に示される半導体装置の製造方法は、以下の（ａ）および（ｂ）工程を有する。（ａ）は、成膜装置の処理室内の搭載台であって、Ａｌを含有する材料よりなる部材よりなり、その表面にコーティング材料層を有する部材を有する搭載台上に、第１半導体基板を搭載し、上記第１半導体基板上に化学気相成長法により第１膜を形成する工程である。（ｂ）は、プラズマ装置内から、上記処理室内にラジカル化されたガスを導入することにより上記処理室の内壁に付着した上記第１膜を除去する工程である。
【００１４】
本願において開示される発明のうち、代表的な実施の形態に示される成膜装置は、成膜成分を含有する原料ガスを供給するノズルと、半導体基板の搭載台と、上記成膜成分を除去するラジカル化されたガスを供給する供給孔と、を有し、上記搭載台は、Ａｌを含有する材料よりなる部材であって、その表面にコーティング材料層を有する部材を有する。
【発明の効果】
【００１５】
本願において開示される発明のうち、以下に示す代表的な実施の形態に示される半導体装置の製造方法によれば、半導体装置の特性を向上させることができる。また、半導体装置の製造コストを低減することができる。
【００１６】
本願において開示される発明のうち、以下に示す代表的な実施の形態に示される成膜装置によれば、特性の良好な半導体装置を製造することができる。また、ランニングコストを低減することができる。
【図面の簡単な説明】
【００１７】
【図１】実施の形態１の半導体装置の製造に用いられるＨＤＰ−ＣＶＤ装置の構成を示す断面図である。
【図２】実施の形態１のＨＤＰ−ＣＶＤ装置に用いられる配管の断面図である。
【図３】実施の形態１のＨＤＰ−ＣＶＤ装置に用いられる他の配管の構成例を示す斜視図ある。
【図４】実施の形態１の比較例の配管のクリーニング工程時における温度を示すグラフである。
【図５】実施の形態１の冷却機構およびコーティング材料層を有する配管のクリーニング工程時における温度を示すグラフである。
【図６】図４および図５に示すＡ〜Ｄと配管の部位との対応関係を示す配管の断面図である。
【図７】実施の形態１の半導体装置の製造工程を示す基板の要部断面図である。
【図８】実施の形態１の半導体装置の製造工程に用いて好適なマルチチャンバ型のＨＤＰ−ＣＶＤ装置の構成の一例を示す平面図である。
【図９】実施の形態１の半導体装置の製造工程を示す基板の要部断面図であって、図７に続く半導体装置の製造工程を示す基板の要部断面図である。
【図１０】実施の形態１の半導体装置の製造工程を示す基板の要部断面図であって、図９に続く半導体装置の製造工程を示す基板の要部断面図である。
【図１１】実施の形態１の半導体装置の製造工程を示す基板の要部断面図であって、図１０に続く半導体装置の製造工程を示す基板の要部断面図である。
【図１２】実施の形態１の半導体装置の製造工程を示す基板の要部断面図であって、図１１に続く半導体装置の製造工程を示す基板の要部断面図である。
【図１３】実施の形態１の半導体装置の製造工程を示す基板の要部断面図であって、図１２に続く半導体装置の製造工程を示す基板の要部断面図である。
【図１４】実施の形態１の半導体装置の製造工程を示す基板の要部断面図であって、図１３に続く半導体装置の製造工程を示す基板の要部断面図である。
【図１５】実施の形態１の半導体装置の製造工程を示す基板の要部断面図であって、図１４に続く半導体装置の製造工程を示す基板の要部断面図である。
【図１６】実施の形態１の半導体装置の製造工程を示す基板の要部断面図であって、図１５に続く半導体装置の製造工程を示す基板の要部断面図である。
【図１７】実施の形態２の半導体装置の製造に用いられるＣＶＤ装置の構成を示す断面図である。
【図１８】実施の形態２のＣＶＤ装置に用いられる配管の断面図である。
【図１９】実施の形態３の成膜装置に用いられるステージの構成を示す断面図である。
【図２０】実施の形態３の成膜装置に用いられるステージの構成を示す上面図である。
【図２１】実施の形態３の成膜装置に用いられるステージの構成を示す上面図である。
【図２２】実施の形態３の成膜装置に用いられるステージの構成を示す上面図である。
【発明を実施するための形態】
【００１８】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１９】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【００２０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２１】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００２２】
（実施の形態１）
以下、図面を参照しながら本実施の形態の半導体装置の製造方法に用いられるＨＤＰ−ＣＶＤ装置およびＨＤＰ−ＣＶＤ装置を用いた半導体装置の製造方法について説明する。
【００２３】
［ＨＤＰ−ＣＶＤ装置の構成説明］
図１は、本実施の形態の半導体装置の製造に用いられるＨＤＰ−ＣＶＤ装置の構成を示す断面図である。
【００２４】
図１に示すＨＤＰ−ＣＶＤ装置１（以下、単に「装置１」と示す場合がある）は、セラミック製のドーム（チャンバ蓋）３２ａとステンレスまたはＡｌ（アルミニウム）を主要な材料とする筐体（チャンバ外壁）３２ｂとで構成される処理室（反応室、チャンバ）を有する。処理室の中央部には、ステージ（半導体基板の搭載台）３３が配置され、処理基板（成膜対象の半導体基板１００）は、筐体３２ｂに設けられた扉（ゲート、搬入・搬出口、図示せず）から搬入され、ステージ３３上に搭載される。ステージ３３の周囲には、原料ガスの供給ノズル（ノズル）３６が配置される。また、筐体３２ｂには、減圧ポンプ３７として、例えば、ターボ分子ポンプが接続されている。この減圧ポンプ３７により、処理室内を減圧状態とすることができる。なお、減圧ポンプ３７の後段に粗引きポンプなどを配置し、複数のポンプにより処理室内の圧力を制御してもよい。
【００２５】
ドーム３２ａの外側には、原料ガスのプラズマ化用の高周波電源３５が配置され、高周波（例えば、４００ＫＨｚ）が印加されることにより、処理室内の原料ガスが高密度にプラズマ化する。例えば、プラズマ密度を１０１０〜１０１２個／ｃｍ３とすることができる。このプラズマ化により成膜反応が促進され、成膜効率が向上する。また、ステージ３３には、バイアス用の高周波電源３４が配置され、成膜処理時に、ステージ３３を介して半導体基板（基板、半導体ウエハ）１００に高周波（例えば、１３．５６ＭＨｚ）を印加することにより、処理室内のイオン種（例えば、Ａｒなど）を引き寄せ、成膜成分をスパッタするように作用させる。このように、成膜とスパッタを同時に進行させながら成膜することにより、微細な凹凸を有する下地上にも、成膜成分を埋め込むように良好に膜を形成することができ、また、膜の表面の平坦性も向上する。
【００２６】
ここで、本実施の形態のＨＤＰ−ＣＶＤ装置１は、接続孔（接続口、繋ぎ口）３９を有し、配管１０を介してリモートプラズマ装置（リモートプラズマシステム装置、Remort Plasma System;ＲＰＳ、プラズマ装置）２０と接続されている。リモートプラズマ装置２０は、処理室の内壁に成長した成膜成分を分解し除去するためのクリーニングガス（エッチングガス、分解ガス、除去ガス）をプラズマ化するための装置である。リモートプラズマ装置２０の構成に制限はないが、クリーニングガスの供給孔を有し、プラズマ励起室の内部に高周波を印加することにより、クリーニングガスをプラズマ化（励起、活性化）する。このプラズマ化されたクリーニングガスは、配管１０を通過して、接続孔３９からＨＤＰ−ＣＶＤ装置１の処理室内に導入され、処理室の内壁に成長した成膜成分を分解し除去する。例えば、成膜成分が酸化シリコン（ＳｉＯ２）である場合には、ＮＦ３などのフッ素系のガスがクリーニングガスとして用いられ、フッ素ラジカル（Ｆ＊）によりＳｉＯ２が分解される。この分解反応式は、ＳｉＯ２（ｓ）＋４Ｆ＊→ＳｉＦ４（ｇ）＋Ｏ２（ｇ）で表される。カッコ内のｓは固体を、ｇは、気体を表す。
【００２７】
図２は、本実施の形態のＨＤＰ−ＣＶＤ装置に用いられる配管の断面図である。本実施の形態の配管１０は、Ａｌ製（Ａｌを含有する材料製）であり、その内部が、コーティングされている。言い換えれば、配管１０は、Ａｌを含有する材料よりなる配管であって、外枠を構成する金属部（Ａｌ部）１０ａと、その内壁のコーティング材料層１０ｂとを有する。コーティング材料層１０ｂとしては、酸化アルミニウム（Ａｌ２Ｏ３、アルマイト（登録商標））を用いることができる。酸化アルミニウムは、例えば、Ａｌ製の金属部１０ａを陽極酸化することにより形成することができる。例えば、金属部１０ａの厚さは２〜４ｍｍ、コーティング材料層１０ｂとしての酸化アルミニウムの厚さは１０〜３０μｍ程度とする。
【００２８】
また、酸化アルミニウムに変えて、酸化イットリウム（Ｙ２Ｏ３、イットリア）または窒化アルミニウム（ＡｌＮ）などを用いてもよい。また、ポリテトラフルオロエチレン（polytetrafluoroethylene、ＰＴＦＥ）、いわゆるテフロン（登録商標）を用いてもよい。
【００２９】
酸化イットリウムは、ＣＶＤ法により、配管１０（金属部１０ａ）の内壁に形成することができる。例えば、その膜厚は、０．５〜５０μｍ程度である。また、窒化アルミニウムは、ＣＶＤ法により、配管１０（金属部１０ａ）の内壁に形成することができる。例えば、その膜厚は、１０〜５０μｍ程度である。ポリテトラフルオロエチレンは、塗装および焼成することにより、配管１０（金属部１０ａ）の内壁に形成することができる。例えば、その膜厚は、５０〜５００μｍ程度である。
【００３０】
ここでは、Ａｌ製の配管１０を用いたが、金属部１０ａにステンレス（ＣｒやＮｉを含有する合金鋼、ステンレス鋼、ＳＵＳ）を用いてもよい。この場合、酸化アルミニウムをＣＶＤ法により、配管１０（金属部１０ａ）の内壁に形成することができる。また、酸化イットリウム、窒化アルミニウム、ポリテトラフルオロエチレンについては、上記と同様の方法で、ステンレス製の配管１０（金属部１０ａ）の内壁に形成することができる。
【００３１】
また、図２に示すように、上記配管１０は、屈曲部１０ｃを有する。特に、ＨＤＰ−ＣＶＤ装置１の下方には、ステージ３３の支持部材が配置され、また、ＨＤＰ−ＣＶＤ装置１の上部は、そのメンテナンスのため、取り外し可能なドーム３２ａが配置されているため、ＨＤＰ−ＣＶＤ装置１の略横側にリモートプラズマ装置２０を配置し、これらの装置間を配管１０で接続することが多く、この場合、配管１０を屈曲せざるを得ない場合が多い。このように、配管１０に、屈曲部１０ｃが生じる場合がある。
【００３２】
ここで、本実施の形態においては、配管１０の内壁にコーティング材料層１０ｂを設けたので、発塵を低減し、さらに、フッ素ラジカルの導入効率を向上させることができる。
【００３３】
例えば、配管１０にコーティング材料層１０ｂが形成されていない場合、即ち、Ａｌの無垢管を用いた場合、フッ素ラジカルが、金属部１０ａに直接作用し、金属部１０ａの削れによる金属粒や金属化合物（例えば、フッ化物）などの異物を生じさせる。特に、Ａｌなどの金属製の異物は、半導体装置の金属汚染（メタル汚染）の要因となり、その特性を著しく劣化させる。さらに、フッ化物の生成により、本来、処理室内のクリーニングに寄与すべきフッ素ラジカルが消費され、その量が低減する。これにより、フッ素ラジカルの導入効率が低減し、クリーニング効率が低下する。また、クリーニングレートの変動により、その制御が困難となる。
【００３４】
特に、配管１０に屈曲部１０ｃを有する場合には、直線的に飛び出したフッ素ラジカルが衝突し、作用しやすく、この屈曲部１０ｃにおいて、異物が生じやすく、また、フッ素ラジカルが消費されやすい。
【００３５】
これに対し、本実施の形態によれば、コーティング材料層１０ｂにより、金属部１０ａへのフッ素ラジカルの作用を低減し、金属粒や金属化合物（例えば、フッ化物）などの異物を低減することができる。その結果、異物による半導体装置の特性の劣化を防止することができる。また、フッ素ラジカル量を確保することができ、クリーニング効率を向上させることができる。このように、半導体装置の特性を向上させることができる。また、半導体装置の製造歩留まりを向上させ、また、半導体装置の製造コストを低減することができる。また、配管１０の長寿命化を図ることができ、その取替え頻度を低減することができる。また、部品管理の簡素化を図ることができる。このように、成膜装置のランニングコストの低減を図ることができる。
【００３６】
また、本実施の形態において、配管１０に屈曲部１０ｃを有する場合には、屈曲部１０ｃのコーティング材料層１０ｂの膜厚を、他の直線部の膜厚と比較して大きくしてもよい。
【００３７】
ここで、上記配管１０において、フッ素ラジカルと金属部１０ａとの作用を更に低減するため、配管１０に冷却機構（冷却手段）を設けていもよい。図３は、本実施の形態のＨＤＰ−ＣＶＤ装置に用いられる他の配管の構成例を示す斜視図である。
【００３８】
冷却手段としては、例えば、冷却管１０ｄを用い、配管１０の近傍に、冷却管１０ｄを配置する。この冷却管１０ｄの内部に冷却溶媒を流すことによって配管１０を冷却する。
【００３９】
図３においては、冷却管１０ｄを配管１０に巻きつけ、内部に冷却溶媒として水を流すことにより、配管１０を冷却している。このように、配管１０を冷却することで、フッ素ラジカルと金属部１０ａとの作用を更に低減することができ、異物を低減することができる。また、フッ素ラジカルの導入効率を向上させ、クリーニング効率を向上させることができる。
【００４０】
なお、冷却管１０ｄの配置状態は図３に示すものに限られるものではなく、また、冷却溶媒も水以外の物質を用いてもよい。また、前述したように、屈曲部１０ｃにおいてフッ素ラジカルの作用が大きいため、屈曲部１０ｃにのみ冷却管１０ｄを設けてもよい。また、冷却管１０ｄを巻く付ける際、屈曲部１０ｃにおいて他の直線部と比較して、冷却管１０ｄの巻数を大きくし、屈曲部１０ｃにおいて、冷却効率を向上させてもよい。
【００４１】
次いで、本発明者らの検討事項（実験例）を説明する。図４は、本実施の形態の比較例の配管のクリーニング工程時における温度を示すグラフである。図５は、本実施の形態の冷却機構およびコーティング材料層を有する配管のクリーニング工程時における温度を示すグラフである。図４および図５において、縦軸は温度（Ｔｅｍｐ；℃）を、横軸は時間（Ｔｉｍｅ；ｓｅｃ）を示す。図６は、図４および図５に示すＡ〜Ｄと配管の部位との対応関係を示す配管の断面図である。即ち、上記図４および図５は、配管のＡ〜Ｄの部位の温度を示す。
【００４２】
図６に示すように、Ａは、配管のフッ素ラジカル供給側（リモートプラズマ装置２０側）の第１の屈曲部の温度変化を示す。また、Ｂは、第１の屈曲部から第２の屈曲部までの直線部（ストレート部）の温度変化を示す。また、Ｃは、配管のフッ素ラジカル排出側（ＨＤＰ−ＣＶＤ装置１側）の第２の屈曲部の温度変化を示す。また、Ｄは、ＨＤＰ−ＣＶＤ装置１の処理室筺体部の温度変化を示す。
【００４３】
図４に示す比較例においては、内部にコーティングを施していない配管（Ａｌの無垢管）を用いている。この場合、直線部（Ｂ）より、屈曲部（Ａ、Ｃ）の温度が高い事が確認される。これは、フッ素ラジカルが配管（金属部１０ａ）に衝突、反応することに起因するものと考えられる。このような、配管の高温化により、フッ素ラジカルと金属部１０ａとの作用（反応）が更に促進され、異物の発生が懸念される。
【００４４】
これに対し、図５に示す内部にコーティングを施した配管を冷却した場合、屈曲部（Ａ、Ｃ）の温度が直線部（Ｂ）より高くなるという傾向は見られるものの、その温度は、図４に示す場合より低下している。例えば、図４において、屈曲部（Ａ、Ｃ）の温度は、７０℃近辺まで上昇しているのに対し、図５の場合は、屈曲部（Ａ、Ｃ）の温度は、５０℃程度までしか上昇していない。よって、上記異物の低減を図ることができる。
【００４５】
さらに、内部にコーティングを施していない配管を用いた場合（比較例）およびコーティングを施した配管を冷却した場合（本実施の形態）について、クリーニングレート（クリーニング速度）を比較した。前者（比較例）のクリーニングレートを１とした場合、後者（本実施の形態）のクリーニングレートは、１．１となり、１０％程度のクリーニング効率の向上が確認できた。なお、後者において、配管のコーティング材料として膜厚１５μｍ程度の酸化アルミニウムを用い、冷却溶媒として２５℃の水を用いた。
【００４６】
上記クリーニング効率の向上は、フッ素ラジカルと金属部１０ａとの作用（反応）が抑制され、処理室まで到達するフッ素ラジカルの量が増加し、クリーニングに寄与するフッ素ラジカルの量が増加したためと考察される。
【００４７】
このように、本実施の形態によれば、コーティング材料層１０ｂまたは冷却機構（１０ｄ）により、金属部１０ａへのフッ素ラジカルの作用を低減し、金属粒や金属化合物（例えば、フッ化物）などの異物を低減することができる。その結果、異物による半導体装置の特性の劣化を防止することができる。また、フッ素ラジカル量を確保することができ、クリーニング効率を向上させることができる。
【００４８】
[半導体装置の製造方法]
続いて、上記ＨＤＰ−ＣＶＤ装置１を用いた半導体装置の製造方法について説明する。具体的には、上記ＨＤＰ−ＣＶＤ装置１を用いて、１）処理室をプリコートする工程（プリコート工程）、２）半導体基板を搬入し半導体基板上に膜を形成する工程（成膜工程）、および３）処理室内の膜をクリーニングする工程（クリーニング工程）、について詳細に説明する。
【００４９】
図７および図９〜図１６は、本実施の形態の半導体装置の製造工程を示す基板の要部断面図である。
【００５０】
図７に示すように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１を複数枚（例えば、１ロット）準備する。次いで、図７に示すように、素子分離領域以外の領域に形成された膜（図示せず）をマスクに、半導体基板１００をエッチングすることにより素子分離溝２ｇを形成する。この素子分離溝２ｇの形成工程を複数枚（例えば、１ロット）の半導体基板１００について行い、素子分離溝２ｇが形成された半導体基板１００を複数枚準備する。
【００５１】
図８は、本実施の形態の半導体装置の製造工程に用いて好適なマルチチャンバ型のＨＤＰ−ＣＶＤ装置１の構成の一例を示す平面図である。図８に示す装置５１には、ロードポート（保管室）５２およびウエハロード／アンロード室（自動搬送装置）５４が配置されている。また、真空搬送室５６を略中心として、３つのＣＶＤチャンバ５７ａ、５７ｂ、５７ｃが配置されている。ウエハロード／アンロード室（自動搬送装置）５４と真空搬送室５６との間には、ロードロック室５５が配置されている。
【００５２】
複数枚の半導体基板（被処理基板）１００は、フープ（密閉型ウエハ搬送容器）５３に内蔵され、このフープ５３がロードポート５２にセットされる。各装置や各部屋（室）間には、開閉自在な扉が設けられ、連続する領域を減圧状態とした後、扉を開けて半導体基板１００を搬送入する。
【００５３】
例えば、ロードポート５２にセットされた半導体基板１００は、ウエハロード／アンロード室５４のロボット（ロボットアーム）５９により、ロードロック室５５を通るように搬送され、真空搬送室５６のロボット（ロボットアーム）５８に受け渡される。真空搬送室５６のロボット５８は、受け取った半導体基板１００を３つのＣＶＤチャンバ５７ａ、５７ｂ、５７ｃのいずれかに順次搬送する。
【００５４】
各ＣＶＤチャンバ５７ａ、５７ｂ、５７ｃは、図１等を参照しながら説明したＨＤＰ−ＣＶＤ装置１と同様の構成である。即ち、各ＣＶＤチャンバ５７ａ、５７ｂ、５７ｃは、セラミック製のドーム（チャンバ蓋）３２ａとステンレスまたはＡｌ（アルミニウム）を主要な材料とする筐体（チャンバ外壁）３２ｂとで構成される処理室（反応室）を有する。処理室の中央部には、ステージ（半導体基板の搭載台）３３が配置され、処理基板（成膜対象の半導体基板１００）は、筐体３２ｂに設けられた扉（ゲート、搬入・搬出口、図示せず）から搬入され、ステージ３３上に搭載される。ステージ３３の周囲には、原料ガスの供給ノズル３６が配置される。ドーム３２ａの外側には、原料ガスのプラズマ化用の高周波電源３５が配置され、ステージ３３には、バイアス用の高周波電源３４が配置される。
【００５５】
また、筐体３２ｂには、減圧ポンプ３７として、例えば、ターボ分子ポンプが接続されている（図１参照）。
【００５６】
また、各ＣＶＤチャンバ５７ａ、５７ｂ、５７ｃには、配管１０を介してリモートプラズマ装置２０が接続されている。これらの接続状態は、図１および図２等を参照しながら説明したとおりである。具体的には、リモートプラズマ装置２０は、前述したとおり、ＮＦ３などのクリーニングガス（エッチングガス、分解ガス、除去ガス）をプラズマ化し配管１０を介してＣＶＤチャンバ（５７ａ、５７ｂ、５７ｃ）に導入するための装置である。配管１０は、Ａｌ製であり、その内部にコーティング材料層１０ｂを有する（図２参照）。コーティング材料層１０ｂとしては、酸化アルミニウム、酸化イットリウム、窒化アルミニウムまたはポリテトラフルオロエチレンなどが用いられる。
【００５７】
１）プリコート工程
上記マルチチャンバ型のＨＤＰ−ＣＶＤ装置を用いて酸化シリコン膜（２）を成膜するのであるが、この成膜工程に先立って、各ＣＶＤチャンバ５７ａ、５７ｂ、５７ｃにプリコートを施す。言い換えれば、各ＣＶＤチャンバ５７ａ、５７ｂ、５７ｃの内壁にプリコート膜を形成する。
【００５８】
即ち、半導体基板１００を搬入する前に（半導体基板１００がステージ３３上に無い状態で）、ＣＶＤチャンバに原料ガスを導入し、ＣＶＤチャンバの内壁に薄い被膜（この場合、薄い酸化シリコン膜）を形成する。例えば、導入ガス（原料ガス、プロセスガス）として、ＳｉＨ４、Ｏ２およびＨｅを、それぞれ５０〜５００ｓｃｃｍ（例えば、１３０ｓｃｃｍ）、１０〜１０００ｓｃｃｍ（例えば、１９０ｓｃｃｍ）、０〜２０００ｓｃｃｍ（例えば、５００ｓｃｃｍ）の流量でＣＶＤチャンバ内に導入し、その内壁に成膜を施す。なお、上記導入ガスに加え、Ｈ２を、０〜２０００ｓｃｃｍ（例えば、２００ｓｃｃｍ）の範囲で添加してもよい。また、原料ガスのプラズマ化用の高周波電源３５の２つの電極には、それぞれ、２０００〜８０００Ｗ（例えば、４０００Ｗ）の高周波および０〜５０００Ｗ（例えば、２０００Ｗ）の高周波が印加される。また、ＣＶＤチャンバ内の圧力は、例えば、０．１〜１．３Ｐａとする。「ｓｃｃｍ」は、Standard Cubic Centimeter per Minutesを意味し、標準状態のときの1分あたりの流量（ｃｃ＝ｍｌ）を示す。
【００５９】
このように、予めＣＶＤチャンバの内壁にプリコート処理を施すことにより、後述する半導体基板への成膜工程での異物低減を図ることができる。また、クリーニング工程により、フッ素ラジカルとＣＶＤチャンバの内壁、特に、Ａｌを主要な材料とする筐体３２ｂとの作用（反応）が抑制され、異物の低減を図ることができる。また、筐体３２ｂには、配管１０のようなコーティング処理を施す必要がなくなる。また、クリーニングに寄与するフッ素ラジカルの量を確保でき、クリーニング効率を向上させることができる。
【００６０】
２）成膜工程
次いで、素子分離溝２ｇが形成された複数枚の半導体基板１００を、図８に示すロードポート５２にセットし、ロボット５９および５８により、３つのＣＶＤチャンバ５７ａ、５７ｂ、５７ｃのいずれかに順次搬送し、成膜する。即ち、図９に示すように、半導体基板１００上に、素子分離溝２ｇを埋め込む程度の膜厚で、酸化シリコン膜２をＨＤＰ−ＣＶＤ法を用いて堆積する。
【００６１】
例えば、導入ガス（原料ガス）として、ＳｉＨ４、Ｏ２、ＨｅおよびＨ２を、それぞれ１０〜５００ｓｃｃｍ（例えば、１００ｓｃｃｍ）、１０〜１０００ｓｃｃｍ（例えば、１４５ｓｃｃｍ）、５０〜２０００ｓｃｃｍ（例えば、３００ｓｃｃｍ）、５０〜４０００ｓｃｃｍ（例えば、４００ｓｃｃｍ）、の流量でＣＶＤチャンバ内に導入し、半導体基板１００上に酸化シリコン膜２を形成する。なお、原料ガスのプラズマ化用の高周波電源３５の２つの電極には、それぞれ０〜５０００Ｗ（例えば、５００Ｗ）の高周波、１０００〜８０００Ｗ（例えば、４５００Ｗ）の高周波が印加され、ステージ３３のバイアス用の高周波電源３４には、１０００〜８０００Ｗ（例えば、３８００Ｗ）の高周波が印加される。また、ＣＶＤチャンバ内の圧力は、例えば、０．１〜１．３Ｐａとする。
【００６２】
このようなＨＤＰ−ＣＶＤ法によれば、微細な素子分離溝２ｇの内部にも精度好く酸化シリコン膜２を埋め込むことができる。
【００６３】
このような成膜工程について、各ＣＶＤチャンバ５７ａ、５７ｂ、５７ｃにおいて所定の枚数（例えば、１〜６枚程度）の半導体基板１００の成膜工程を終えた後、半導体基板１００を装置５１から搬出する。
【００６４】
このように、マルチチャンバを用いることにより、処理速度を向上させることができる。
【００６５】
３）クリーニング工程
その後、処理室の内壁に成長した成膜成分を分解し除去するためのクリーニングを行う。即ち、図８に示すリモートプラズマ装置２０に、ＮＦ３などのクリーニングガス（エッチングガス、分解ガス、除去ガス）を導入し、プラズマ化することにより、フッ素ラジカルを生成する。生成されたフッ素ラジカルは、配管１０を介してＣＶＤチャンバ（５７ａ、５７ｂ、５７ｃ）に導入される。このフッ素ラジカルにより酸化シリコン膜（ＳｉＯ２、成膜成分）が分解され、除去される。
【００６６】
例えば、導入ガス（クリーニングガス）として、ＮＦ３を、５００〜４０００ｓｃｃｍ（例えば、２０００ｓｃｃｍ）の流量でリモートプラズマ装置２０内に導入し、高周波電源をオン状態とする。即ち、ＮＦ３のプラズマ化を行う。この際、ＣＶＤチャンバ内の圧力は、例えば、１００〜１５００Ｐａ（例えば、４００Ｐａ）とする。
【００６７】
このように、半導体基板１００の１〜６枚程度の処理毎に、１）プリコート工程、２）成膜工程、および３）クリーニング工程を繰り返すことにより、準備した複数枚（例えば、１ロット）の半導体基板１００の全てに酸化シリコン膜２を形成する。
【００６８】
次いで、図１０に示すように、素子分離溝２ｇ以外の酸化シリコン膜２を化学的機械的研磨（ＣＭＰ；chemical mechanical polishing）法やエッチバック法などを用いて除去する。これにより、素子分離溝２ｇ内に酸化シリコン膜２を埋め込む。このような素子分離方法を、ＳＴＩ（shallow trench isolation）法という。以上の工程により、素子分離領域が形成される。この素子分離領域により、ｎチャネル型ＭＩＳＦＥＴが形成されるｎＭＩＳ形成領域１Ｂおよびｐチャネル型ＭＩＳＦＥＴが形成されるｐＭＩＳ形成領域１Ａが区画（分離）される。この素子分離領域で区画された素子形成領域を活性領域ということがある。
【００６９】
次いで、半導体基板１００のｎＭＩＳ形成領域１Ｂにホウ素（Ｂ）などのｐ型不純物をイオン打ち込みした後、熱処理により不純物を拡散させることにより、ｐ型ウエル３を形成する。また、半導体基板１００のｐＭＩＳ形成領域１Ａにリン（Ｐ）またはヒ素（Ａｓ）などのｎ型不純物をイオン打ち込みした後、熱処理により不純物を拡散させることにより、ｎ型ウエル４を形成する。この後、必要に応じて、半導体基板１００（ｐ型ウエル３またはｎ型ウエル）の上層部に対して、ＭＩＳＦＥＴの閾値調整用のイオン注入（いわゆるチャネルドープイオン注入）を行なってもよい。
【００７０】
次いで、図１１に示すように、半導体基板１００（ｐ型ウエル３およびｎ型ウエル４）の表面を酸素雰囲気中で熱酸化することにより、ゲート絶縁膜５として酸化シリコン膜を形成する。熱処理温度は、例えば、１０００℃程度である。なお、熱酸化法に代えて、ＣＶＤ法などで酸化シリコン膜を形成してもよい。
【００７１】
次いで、半導体基板１００の表面（すなわちゲート絶縁膜５の表面）上に、シリコン膜９を形成する。シリコン膜９は、多結晶シリコン膜または非晶質シリコン膜とすることができるが、成膜時には非晶質シリコン膜であった場合でも、成膜後の熱処理（例えばソース・ドレイン用に導入した不純物の活性化アニール）で多結晶シリコン膜となる。
【００７２】
次に、図１２に示すように、シリコン膜９を、例えば、フォトリソグラフィ技術およびドライエッチング技術を用いてパターニングすることで、シリコン膜９よりなるゲート電極ＧＥ１、ＧＥ２を形成する。なお、ゲート電極をシリコン膜９に代えてＡｌなどの金属膜で構成してもよい。また、ゲート電極ＧＥ１、ＧＥ２をＴｉＮ膜などの金属膜とシリコン膜９との積層膜で構成してもよい。このような構成のゲート電極をメタルゲートということがある。なお、このメタルゲート用の金属膜は、金属伝導を示す導電膜を言い、単体の金属や合金だけでなく、金属伝導を示す金属化合物膜（窒化金属膜や炭化金属膜など）も含むものである。
【００７３】
次いで、図１３に示すように、ｎＭＩＳ形成領域１Ｂを開口したフォトレジスト膜（図示せず）をマスクに、ゲート電極ＧＥ１の両側のｐ型ウエル３に、リン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、ｎ−型半導体領域（エクステンション領域、ＬＤＤ（Lightly doped Drain）領域）１１ｂを形成する。また、ｐＭＩＳ形成領域１Ａを開口したフォトレジスト膜（図示せず）をマスクに、ゲート電極ＧＥ２の両側のｎ型ウエル４に、ホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより、ｐ−型半導体領域（エクステンション領域、ＬＤＤ領域）１１ａを形成する。
【００７４】
次いで、ゲート電極ＧＥ１、ＧＥ２の側壁上に、絶縁体からなるサイドウォール（側壁スペーサ、側壁絶縁膜）１３を形成する。例えば、半導体基板１００上にゲート電極ＧＥ１、ＧＥ２を覆うように窒化シリコン膜を形成した後、この窒化シリコン膜を異方性エッチング（エッチバック）することにより、ゲート電極ＧＥ１、ＧＥ２のそれぞれの側壁に窒化シリコン膜を自己整合的に残存させることにより、サイドウォール（側壁スペーサ、側壁絶縁膜）１３を形成する。
【００７５】
次いで、ｎＭＩＳ形成領域１Ｂを開口したフォトレジスト膜（図示せず）をマスクに、ゲート電極ＧＥ１およびサイドウォール１３の両側のｐ型ウエル３に、リン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、ｎ＋型半導体領域１２ｂを形成する。ｎ＋型半導体領域１２ｂは、ｎ−型半導体領域１１ｂよりも不純物濃度が高くかつ接合深さが深い領域である。また、ｐＭＩＳ形成領域１Ａを開口したフォトレジスト膜（図示せず）をマスクに、ゲート電極ＧＥ２およびサイドウォール１３の両側のｎ型ウエル４に、ホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより、ｐ＋型半導体領域１２ａを形成する。ｐ＋型半導体領域１２ａは、ｐ−型半導体領域１１ａよりも不純物濃度が高くかつ接合深さが深い領域である。
【００７６】
この後、導入した不純物の活性化のために、１０００℃程度のアニール処理（活性化アニール、熱処理）を行う。これにより、ｎ−型半導体領域１１ｂ、ｐ−型半導体領域１１ａ、ｎ＋型半導体領域１２ｂおよびｐ＋型半導体領域１２ａなどに導入された不純物を活性化することができる。この工程により、ｎ−型半導体領域１１ｂおよびｎ＋型半導体領域１２ｂよりなるＬＤＤ構成のｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）のソース、ドレイン領域が形成される。また、ｐ−型半導体領域１１ａおよびｐ＋型半導体領域１２ａよりなるＬＤＤ構成のｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）のソース、ドレイン領域が形成される。
【００７７】
ここで、本実施の形態においては、上記クリーニング工程において、コーティング材料層１０ｂを有する配管１０を介してフッ素ラジカルをＣＶＤチャンバ内に導入したので、フッ素ラジカルと配管１０の金属部１０ａとの作用を抑制でき、異物の発生が低減できる。特に、Ａｌなどの金属製の異物を低減することができ、上記ＭＩＳＦＥＴなどの半導体装置の特性の劣化を低減することができる。
【００７８】
次いで、図１４に示すように、サリサイド技術により、ｎ＋型半導体領域１２ｂ、ｐ＋型半導体領域１２ａ、ゲート電極ＧＥ１およびＧＥ２のそれぞれの上面にシリサイド層１４を形成する。シリサイド層１４としては、ＮｉＳｉ（ニッケルシリサイド）またはＣｏＳｉ（コバルトシリサイド）などを用いることができる。
【００７９】
続いて、ＭＩＳＦＥＴ（Ｑｎ、Ｑｐ）上に、層間絶縁膜１８として、酸化シリコン膜を形成する。この酸化シリコン膜の形成に際しても、上記酸化シリコン膜２の形成工程と同様に、１）プリコート工程、２）成膜工程、および３）クリーニング工程を繰り返すことにより形成してもよい。
【００８０】
これにより、前述したように異物による半導体装置の特性の劣化を防止することができる。また、フッ素ラジカル量を確保することができ、クリーニング効率を向上させることができる。また、ＨＤＰ−ＣＶＤ法を用いることで、微細なピッチで配置されたゲート電極ＧＥ１、ＧＥ２間を精度好く埋め込むことができる。
【００８１】
この後、層間絶縁膜１８の表面を、例えばＣＭＰ法を使用して平坦化してもよい。次いで、図１５に示すように、ＭＩＳＦＥＴ（Ｑｎ、Ｑｐ）のソース・ドレイン領域（１２ａ、１２ｂ）上の層間絶縁膜１８をドライエッチングすることにより、コンタクトホール（貫通孔、孔、穴）を形成する。なお、ゲート電極ＧＥ１およびＧＥ２上にコンタクトホールを形成してもよい。
【００８２】
次いで、コンタクトホール内に、タングステン（Ｗ）などからなる導電性膜を埋め込むことによりプラグ（接続用導体部）Ｐ１を形成する。例えば、コンタクトホールの内部を含む層間絶縁膜１８上に、バリア膜（例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜）を堆積した後、Ｗ膜を堆積する。この後、層間絶縁膜１８上の不要なバリア膜およびＷ膜をＣＭＰ法またはエッチバック法などによって除去することにより、プラグＰ１を形成する。
【００８３】
次いで、プラグＰ１上を含む層間絶縁膜１８上に、導電性膜として例えば金属膜を形成し、パターニングすることにより第１層配線Ｍ１を形成する。
【００８４】
次いで、図１６に示すように、第１層配線Ｍ１上を含む層間絶縁膜１８上に、層間絶縁膜１９として、酸化シリコン膜を形成する。この酸化シリコン膜の形成に際しても、上記酸化シリコン膜２の形成工程と同様に、１）プリコート工程、２）成膜工程、および３）クリーニング工程を繰り返すことにより形成してもよい。
【００８５】
これにより、前述したように異物による半導体装置の特性の劣化を防止することができる。また、フッ素ラジカル量を確保することができ、クリーニング効率を向上させることができる。また、ＨＤＰ−ＣＶＤ法を用いることで、微細なピッチで配置された第１層配線Ｍ１間を精度好く埋め込むことができる。
【００８６】
この後、プラグ、配線および層間絶縁膜の形成工程を繰り返すことにより、多層の配線を形成してもよい。
【００８７】
ここで、上記実施の形態の３）クリーニング工程において、図３を参照しながら説明したように、冷却機構により配管１０を冷却してもよい。
【００８８】
なお、上記実施の形態においては、１）プリコート工程、２）成膜工程および３）クリーニング工程の一連の工程を例に説明したが、２）成膜工程および３）クリーニング工程だけでも十分な効果し、１）プリコート工程は必ずしも必須ではない。
【００８９】
また、上記実施の形態においては、素子分離領域の酸化シリコン膜２の形成、層間絶縁膜１８および１９の形成に際して、上記１）プリコート工程、２）成膜工程および３）クリーニング工程を適用したが、他の膜、例えば、サイドウォール１３を構成する絶縁膜の成膜時や、層間絶縁膜１９より上部に位置する層間絶縁膜の成膜時に、上記１）〜３）の工程を適用してもよい。また、最上層配線上に形成される保護絶縁膜（パッシベーション膜）の成膜時に、上記１）〜３）の工程を適用してもよい。また、上記実施の形態においては、金属膜のパターニングにより配線を形成したが、絶縁膜に配線用の溝を形成し、Ｃｕ（銅）などの金属膜を埋め込む、いわゆるダマシン配線を用いてもよい。この場合も、上記配線溝が形成される絶縁膜やダマシン配線間に位置する層間絶縁膜の形成に際して、上記１）プリコート工程、２）成膜工程および３）クリーニング工程を適用してもよい。
【００９０】
また、上記実施の形態においては、酸化シリコン膜の形成に際して、上記１）プリコート工程、２）成膜工程および３）クリーニング工程を適用したが、他の膜、例えば、窒化シリコン膜や酸窒化シリコン膜などの成膜時に、上記１）〜３）の工程を適用してもよい。窒化シリコン膜を形成する際には、クリーニングガスとしてＮＦ３を用いることができる。また、酸窒化シリコン膜を形成する際には、クリーニングガスとしてＮＦ３を用いることができる。
【００９１】
また、上記実施の形態においては、半導体素子としてＭＩＳＦＥＴ（Ｑｎ、Ｑｐ）を形成したが、他の半導体素子を形成してもよい。
【００９２】
また、上記実施の形態においては、筐体（チャンバ外壁）３２ｂの横側にリモートプラズマ装置２０を配置し、これらの間を配管１０ａを屈曲させながら接続したが（図１参照）、後述する実施の形態２（図１７）に示すように、装置１の上部にリモートプラズマ装置２０を配置し、配管１０をほぼ直線上に配置してもよい。
【００９３】
また、上記実施の形態においては、ＨＤＰ−ＣＶＤ装置１による成膜を例に説明したが、単なる、ＣＶＤ装置（いわゆる並行平板型のＣＶＤ装置）による成膜時にも、上記１）プリコート工程、２）成膜工程および３）クリーニング工程を適用することができる。これについては、実施の形態２において詳細に説明する。
【００９４】
（実施の形態２）
以下、図面を参照しながら本実施の形態の半導体装置の製造方法に用いられるＣＶＤ装置およびＣＶＤ装置を用いた半導体装置の製造方法について説明する。
【００９５】
［ＣＶＤ装置の構成説明］
図１７は、本実施の形態の半導体装置の製造に用いられるＣＶＤ装置の構成を示す断面図である。
【００９６】
図１７に示す並行平板型のＣＶＤ装置１ａは、筐体（チャンバ外壁）３２で囲まれる処理室（反応室、チャンバ）を有する。処理室の中央部には、ステージ（半導体基板の搭載台）３３が配置され、処理基板（成膜対象の半導体基板１００）は、筐体３２に設けられた扉（ゲート、搬入・搬出口、図示せず）から搬入され、ステージ３３上に搭載される。ステージ３３の上部には、シャワーヘッド３６ａが配置され、その孔から処理室内へ原料ガス（プロセスガス）が供給される。この原料ガスは、配管１１を介してシャワーヘッド３６ａに接続されている。また、筐体３２には、減圧ポンプ３７ａとして、例えば、粗引きポンプが接続され、処理室内の圧力を制御している。
【００９７】
シャワーヘッド３６ａには、高周波電源３５が配置され、シャワーヘッド３６ａに高周波が印加される。また、ステージ３３および筐体（チャンバ外壁）３２は、接地されている。
【００９８】
ここで、本実施の形態のＣＶＤ装置１ａは、配管１０を介してリモートプラズマ装置２０が接続されている。リモートプラズマ装置２０は、実施の形態１で説明したように、処理室の内壁に成長した成膜成分を分解し除去するためのクリーニングガス（エッチングガス、分解ガス、除去ガス）をプラズマ化するための装置である。リモートプラズマ装置２０の構成に制限はないが、クリーニングガスの供給孔を有し、プラズマ励起室の内部に高周波を印加することにより、クリーニングガスをプラズマ化（励起、活性化）する。このプラズマ化されたクリーニングガスは、配管１０を通過して、シャワーヘッド３６ａからＣＶＤ装置１ａの処理室内に導入され、処理室の内壁に成長した成膜成分を分解し除去する。例えば、成膜成分が酸化シリコン（ＳｉＯ２）である場合には、ＮＦ３などのフッ素系のガスがクリーニングガスとして用いられ、フッ素ラジカル（Ｆ＊）によりＳｉＯ２が分解される。この分解反応式は、ＳｉＯ２（ｓ）＋４Ｆ＊→ＳｉＦ４（ｇ）＋Ｏ２（ｇ）で表される。カッコ内のｓは固体を、ｇは、気体を表す。
【００９９】
図１８は、本実施の形態のＣＶＤ装置に用いられる配管の断面図である。本実施の形態の配管１０は、Ａｌ製（Ａｌを含有する材料製）であり、その内部が、コーティングされている。言い換えれば、配管１０は、Ａｌを含有する材料よりなる配管であって、外枠を構成する金属部１０ａと、その内壁のコーティング材料層１０ｂとを有する。コーティング材料層１０ｂとしては、酸化アルミニウム（Ａｌ２Ｏ３、アルマイト（登録商標））を用いることができる。酸化アルミニウムは、例えば、Ａｌ製の金属部１０ａを陽極酸化することにより形成することができる。また、酸化アルミニウムに変えて、酸化イットリウム（Ｙ２Ｏ３、イットリア）または窒化アルミニウム（ＡｌＮ）などを用いてもよい。また、ポリテトラフルオロエチレン（polytetrafluoroethylene、ＰＴＦＥ）を用いてもよい。これらの材料のコーティング方法は、実施の形態１と同様である。また、実施の形態１と同様に、配管１０の材料としてＡｌに代えてステンレスを用い、その内部にコーティング材料層１０ｂを形成してもよい。
【０１００】
なお、図１７においては、筐体（チャンバ外壁）３２上にリモートプラズマ装置２０を配置し、配管１０をほぼ直線上に配置しているが、実施の形態１と同様に、筐体（チャンバ外壁）３２の横側にリモートプラズマ装置２０を配置し、配管１０を屈曲させながら接続してもよい（図１参照）。また、図１７においては、配管１１の途中に配管１０を接続しているため、配管１１の内壁を配管１０と同様にコーティングしてもよい。また、配管１１の途中に配管１０を接続せず、配管１０を直接シャワーヘッド３６ｂに接続してもよい。
【０１０１】
また、図１７に示す配管１０に冷却機構を設けても良い。この冷却機構については、実施の形態１において図３を参照しながら説明した構成を採用することができる。
【０１０２】
このように、本実施の形態においても、コーティング材料層１０ｂを有する配管１０を設け、この配管１０を介してフッ素ラジカルを導入することで、金属部１０ａへのフッ素ラジカルの作用を低減し、金属粒や金属化合物（例えば、フッ化物）などの異物を低減することができる。その結果、異物による半導体装置の特性の劣化を防止することができる。また、フッ素ラジカル量を確保することができ、クリーニング効率を向上させることができる。このように、半導体装置の特性を向上させることができる。また、半導体装置の製造歩留まりを向上させ、また、半導体装置の製造コストを低減することができる。また、配管１０の取替え頻度を低減することができる。また、部品管理の簡素化を図ることができる。
【０１０３】
[半導体装置の製造方法]
続いて、上記ＣＶＤ装置１ａを用いた半導体装置の製造方法について説明する。具体的には、上記ＣＶＤ装置１ａを用いて、１）処理室をプリコートする工程（プリコート工程）、２）半導体基板を搬入し半導体基板上に膜を形成する工程（成膜工程）、および３）処理室内の膜をクリーニングする工程（クリーニング工程）について説明する。なお、本実施の形態の半導体装置の製造工程は、図７〜図１６を参照しながら説明した実施の形態１の工程と同様であるため、その詳細な説明を省略し、簡易に説明する。
【０１０４】
実施の形態１と同様に、複数枚（例えば、１ロット）の半導体基板１００を準備し、それぞれの半導体基板１００に素子分離溝２ｇを形成する（図７参照）。
【０１０５】
次いで、マルチチャンバ型のＣＶＤ装置を用いて酸化シリコン膜を成膜するのであるが、この成膜工程に先立って、各ＣＶＤチャンバにプリコートを施す。本実施の形態のマルチチャンバ型のＣＶＤ装置は、図８に示すＣＶＤチャンバ（５７ａ、５７ｂ、５７ｃ）、リモートプラズマ装置２０および配管１０に、図１７に示すＣＶＤ装置１ａ、リモートプラズマ装置２０および配管１０を適用した構成となる。
【０１０６】
１）プリコート工程
上記マルチチャンバ型のＣＶＤ装置の各ＣＶＤチャンバ（５７ａ、５７ｂ、５７ｃ）にプリコートを施す。
【０１０７】
即ち、図８および図１７において、半導体基板１００を搬入する前に（半導体基板１００がステージ３３上に無い状態で）、ＣＶＤチャンバに原料ガスを導入し、ＣＶＤチャンバの内壁に薄い被膜（この場合、薄い酸化シリコン膜）を形成する。例えば、導入ガス（原料ガス）として、ＴＥＯＳ（テトラエトキシシラン；Ｓｉ（ＯＣ２Ｈ５）４）を、１０００〜８０００ｍｇ／ｍ（例えば、５２５０ｍｇ／ｍ）となるよう、ＨｅおよびＯ２と混合し、ＣＶＤチャンバ内に導入する。Ｈｅは、１０００〜８０００ｓｃｃｍ（例えば、４０００ｓｃｃｍ）の流量、Ｏ２は、１０００〜８０００ｓｃｃｍ（例えば、４２００ｓｃｃｍ）の流量とする。また、高周波電源３５の電極には、５００〜５０００Ｗ（例えば、１２５０Ｗ）の高周波が印加される。また、ＣＶＤチャンバ内の圧力は、２〜１５Ｔｏｒｒ（例えば、８．２Ｔｏｒｒ；１Ｔｏｒｒ＝約１３３．３２２Ｐａ）とし、ＣＶＤチャンバ内の温度は、３００〜４５０℃（例えば、４００℃）とする。
【０１０８】
このように、予めＣＶＤチャンバの内壁にプリコート処理を施すことにより、後述するクリーニング工程により、フッ素ラジカルとＣＶＤチャンバの内壁材料との作用（反応）が抑制され、異物の低減を図ることができる。また、クリーニングに寄与するフッ素ラジカルの量を確保でき、クリーニング効率を向上させることができる。
【０１０９】
２）成膜工程
次いで、素子分離溝２ｇが形成された複数枚の半導体基板１００を、実施の形態１と同様に、ＣＶＤチャンバ（５７ａ、５７ｂ、５７ｃ）のいずれかに搬送し、成膜する（図８）。
【０１１０】
例えば、導入ガス（原料ガス）として、ＴＥＯＳを、１０００〜８０００ｍｇ／ｍ（例えば、５２５０ｍｇ／ｍ）となるよう、ＨｅおよびＯ２と混合し、ＣＶＤチャンバ内に導入する。Ｈｅは、１０００〜８０００ｓｃｃｍ（例えば、４０００ｓｃｃｍ）の流量、Ｏ２は、１０００〜８０００ｓｃｃｍ（例えば、４２００ｓｃｃｍ）の流量とする。また、高周波電源３５の電極には、５００〜５０００Ｗ（例えば、１２５０Ｗ）の高周波が印加される。また、ＣＶＤチャンバ内の圧力は、２〜１５Ｔｏｒｒ（例えば、８．２Ｔｏｒｒ）とし、ＣＶＤチャンバ内の温度は、３００〜４５０℃（例えば、４００℃）とする。
【０１１１】
上記ＣＶＤ法により素子分離溝２ｇ内に、酸化シリコン膜２を埋め込む（図９）。各ＣＶＤチャンバ（５７ａ、５７ｂ、５７ｃ）において数枚（例えば、１〜６枚程度）の半導体基板１００の成膜工程を終えた後、半導体基板１００をマルチチャンバ型のＣＶＤ装置から搬出する。
【０１１２】
３）クリーニング工程
その後、処理室の内壁に成長した成膜成分を分解し除去するためのクリーニングを行う。即ち、リモートプラズマ装置２０に、ＮＦ３などのクリーニングガス（エッチングガス、分解ガス、除去ガス）を導入し、プラズマ化することにより、フッ素ラジカルを生成する。生成されたフッ素ラジカルは、配管１０を介してＣＶＤチャンバ（５７ａ、５７ｂ、５７ｃ）に導入される。このフッ素ラジカルにより酸化シリコン膜（ＳｉＯ２、成膜成分）が分解され、除去される。
【０１１３】
例えば、導入ガス（クリーニングガス）として、ＮＦ３を、５００〜７０００ｓｃｃｍ（例えば、２８００ｓｃｃｍ）の流量、さらに、Ａｒ（アルゴン）を、５００〜９０００ｓｃｃｍ（例えば、５６００ｓｃｃｍ）の流量で、リモートプラズマ装置２０内に導入し、高周波電源をオン状態とする。即ち、ＮＦ３のプラズマ化を行う。この際、ＣＶＤチャンバ内の圧力は、例えば、０．５〜５Ｔｏｒｒ（例えば、４．０Ｔｏｒｒ）とし、ＣＶＤチャンバ内の温度は、例えば、３００〜４５０℃（例えば、４００℃）とする。
【０１１４】
このように、半導体基板１００の１〜６枚程度の処理毎に、１）プリコート工程、２）成膜工程、および３）クリーニング工程を繰り返すことにより、準備した複数枚（例えば、１ロット）の半導体基板１００の全てに酸化シリコン膜２を形成する。
【０１１５】
次いで、実施の形態１と同様に、素子分離溝２ｇ以外の酸化シリコン膜２を化学的機械的研磨法やエッチバック法などを用いて除去する（図１０）。
【０１１６】
次いで、実施の形態１と同様に、ｐ型ウエル３およびｎ型ウエル４を形成する。次いで、ゲート絶縁膜５およびゲート電極ＧＥ１、ＧＥ２を形成する（図１１、図１２）。次いで、ｎ−型半導体領域１１ｂ、ｐ−型半導体領域１１ａを形成した後、絶縁体からなるサイドウォール（側壁スペーサ、側壁絶縁膜）１３を形成し、さらに、ｎ＋型半導体領域１２ｂおよびｐ＋型半導体領域１２ａを形成する（図１３）。この後、導入した不純物の活性化のために、１０００℃程度のアニール処理を行い、ＬＤＤ構成のｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）およびＬＤＤ構成のｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）を形成する。
【０１１７】
次いで、シリサイド層１４を形成した後、ＭＩＳＦＥＴ（Ｑｎ、Ｑｐ）に、層間絶縁膜１８として、酸化シリコン膜を形成する（図１４）。この酸化シリコン膜の形成に際しても、上記酸化シリコン膜２の形成工程と同様に、１）プリコート工程、２）成膜工程、および３）クリーニング工程を繰り返すことにより形成してもよい。
【０１１８】
この後、プラグＰ１および第１層配線Ｍ１を形成し（図１５）、第１層配線Ｍ１上を含む層間絶縁膜１８上に、層間絶縁膜１９として、酸化シリコン膜を形成する（図１６）。この酸化シリコン膜の形成に際しても、上記酸化シリコン膜２の形成工程と同様に、１）プリコート工程、２）成膜工程、および３）クリーニング工程を繰り返すことにより形成してもよい。
【０１１９】
この後、プラグ、配線および層間絶縁膜の形成工程を繰り返すことにより、多層の配線を形成してもよい。
【０１２０】
このように、ＣＶＤ法を用いた成膜においても、実施の形態１と同様の効果を奏する。なお、実施の形態１と同様に、冷却機構により配管１０を冷却するなど、実施の形態１で詳細に説明した種々の適用例が本実施の形態においても適用可能であることは言うまでもない。
【０１２１】
なお、上記実施の形態１および２において、配管１０は、装置（１、１ａ）の付随物（部品）として販売されることが多い。よって、配管１０は、装置（１、１ａ）の一部として取り扱ってもよいし、また、装置（１、１ａ）とは、別部品として取り扱ってもよい。また、リモートプラズマ装置２０の付随物（部品）として取り扱ってもよい。
【０１２２】
（実施の形態３）
上記実施の形態１および２においては、処理室（チャンバ）とリモートプラズマ装置２０との接続を図る配管１０の内側のコーティングについて説明したが、処理室（チャンバ）内においても配管１０と同様な金属材料から構成されている部材が存在する。例えば、ステージの外周に配置されるＡｌなどの金属材料よりなるリング（リング状の部材）である。かかる部材についても、コーティングを施すことにより、異物の発生を抑え、また、クリーニング効率を向上させることができる。
【０１２３】
以下、図面を参照しながら本実施の形態の成膜装置に用いられるステージの構成およびこの成膜装置を用いた半導体装置の製造方法について説明する。
【０１２４】
［成膜装置のステージ部の構成説明］
図１９は、本実施の形態の成膜装置に用いられるステージの構成を示す断面図であり、図２０〜図２２は、本実施の形態の成膜装置に用いられるステージの構成を示す上面図である。
【０１２５】
図１９に示すように、ステージ３３は、静電チャック（ＥＳＣ；Electrostatic Chuck）の機能を有する円板部位（静電チャックの表面部）３３ｂと、その外周に配置されたガードリング３３ｃと、このガードリング３３ｃの内側に配置され、ガードリング３３ｃよりも薄く（低く）構成されたリング（Ａｌリング、内部リング）３３ａとを有する。
【０１２６】
リング３３ａは、Ａｌを含有する材料よりなるリング状の部材であって、図２０に示すように、外側に３箇所の切り欠き部（貫通孔）ａ１を有する。この切り欠き部ａ１の内部に、ステージ３３の下側から突き上げ針（ウエハピン、リフトピン、ピン）を突出させることにより、円板部位３３ｂ上に配置された半導体基板１００を持ち上げることができる。よって、円板部位（静電チャックの表面部）３３ｂは、上記切り欠き部ａ１に対応する位置に切り欠き部ｂ１が配置され、突き上げ針の通過を阻害しない構成となっている（図２２）。上記リング３３ａは、ガードリング３３ｃの内部に嵌め込まれ（図２１）、リング３３ａの上部には、円板部位（静電チャックの表面部）３３ｂが配置される。この際、前述したように、切り欠き部ａ１とｂ１とが重なり、ガードリング３３ｃとの間に、突き上げ針が通る穴が形成される。この円板部位（静電チャックの表面部）３３ｂおよびガードリング３３ｃは、例えば、セラミック製である。
【０１２７】
ここで、本実施の形態においては、リング３３ａの外周、切り欠き部ａ１の内部表面も含む領域にコーティング材料層が設けられている。コーティング材料層としては、酸化アルミニウムを用いることができる。酸化アルミニウムは、例えば、Ａｌ製のリング３３ａを陽極酸化することにより形成することができる。また、酸化アルミニウムに変えて、酸化イットリウム（Ｙ２Ｏ３、イットリア）または窒化アルミニウム（ＡｌＮ）などを用いてもよい。また、ポリテトラフルオロエチレン（polytetrafluoroethylene、ＰＴＦＥ）を用いてもよい。これらの材料のコーティング方法は、実施の形態１と同様である。なお、実施の形態１と同様に、リング３３ａの材料としてＡｌに代えてステンレスなどの他の金属を用い、その内部にコーティング材料層を形成してもよい。
【０１２８】
このように、ステージ３３を構成するリング３３ａの外周にコーティング材料層を設け、当該ステージ３３を実施の形態１のＨＤＰ−ＣＶＤ装置（図１）や実施の形態２のＣＶＤ装置（図１７）に適用する。かかる装置を用いて、実施の形態１および２で詳細に説明した、１）プリコート工程、２）成膜工程、および３）クリーニング工程により半導体基板１００上に成膜を行う。
【０１２９】
このように、本実施の形態によれば、リング３３ａの外周にコーティング材料層を設けたので、フッ素ラジカルなどのプラズマ化されたクリーニングガスがリング３３ａと接触しても、フッ素ラジカルの作用を低減することができる。その結果、異物による半導体装置の特性の劣化を防止することができる。
【０１３０】
特に、実施の形態１のＨＤＰ−ＣＶＤ装置１（図１）においては、ステージ３３にバイアス用の高周波電源３４が接続され、成膜時にステージ３３自身に高周波が印加される。よって、ステージ３３の近傍のクリーニングガスは、上記高周波によりプラズマ化し、リング３３ａとの作用が大きくなり、異物が生じやすい。また、ステージ３３は、半導体基板１００と近接しており、異物が半導体基板１００に影響を与えやすい。
【０１３１】
さらに、実施の形態１のＡｌ製の筐体３２ｂの内壁などにはプリコート工程によるプリコート膜が形成されやすいが、上記リング３３ａなどの小さな構造物にはプリコートは施され難い。特に、微細な切り欠き部ａ１などには、プリコートは施され難い。
【０１３２】
これに対し、本実施の形態においては、リング３３ａの外周にコーティング材料層を設けたので、異物による半導体装置の特性の劣化を防止することができる。
【０１３３】
[半導体装置の製造方法]
続いて、上記ステージ３３（図１９〜図２２）が用いられた成膜装置を用いた半導体装置の製造方法について説明する。具体的には、上記ステージ３３を適用した実施の形態１のＨＤＰ−ＣＶＤ装置（図１）や実施の形態２のＣＶＤ装置（図１７）を用いて、１）処理室をプリコートする工程（プリコート工程）、２）半導体基板を搬入し半導体基板上に膜を形成する工程（成膜工程）、および３）処理室内の膜をクリーニングする工程（クリーニング工程）を行う。なお、本実施の形態の半導体装置の製造工程は、図７〜図１７を参照しながら説明した実施の形態１および実施の形態２の[半導体装置の製造方法]と同様であるため、その詳細な説明を省略する。
【０１３４】
実施の形態１等と同様に、複数枚（例えば、１ロット）の半導体基板１００を準備し、１）プリコート工程の後、装置（１、１ａ）内のステージ３３上に搭載し、２）成膜工程により、半導体基板１００上に成膜を行う。次いで、３）クリーニング工程を行う。以上の１）〜３）の工程により、実施の形態１と同様に、素子分離領域の酸化シリコン膜（２）や、ゲート電極（ＧＥ１、ＧＥ２）上の層間絶縁膜（１８）や、第１層配線（Ｍ１）上の層間絶縁膜（１９）の形成などを行う（図７、図９〜図１６参照）。
【０１３５】
このように、本実施の形態の半導体装置の製造工程においては、実施の形態１および２で説明した効果に加え、リング３３ａによる異物の発生を低減することができ、半導体装置の特性の向上を図ることができる。
【０１３６】
なお、本実施の形態においては、実施の形態１のＨＤＰ−ＣＶＤ装置（図１）や実施の形態２のＣＶＤ装置（図１７）に上記ステージ３３を適用したが、リング３３ａのコーティングによる異物の低減と、配管１０のコーティングによる異物の低減とは個別に生じる効果である。よって、本実施の形態においては、配管１０をＡｌの無垢管としてもよい。もちろん、リング３３ａと配管１０との双方にコーティングを施した方が、効果が大きいことは言うまでもない。
【０１３７】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【産業上の利用可能性】
【０１３８】
本発明は、半導体装置の製造方法および成膜装置に適用して有効である。
【符号の説明】
【０１３９】
１ ＨＤＰ−ＣＶＤ装置（装置）
１ａ ＣＶＤ装置（装置）
１Ａ ｐＭＩＳ形成領域
１Ｂ ｎＭＩＳ形成領域
２ 酸化シリコン膜
２ｇ 素子分離溝
３ ｐ型ウエル
４ ｎ型ウエル
５ ゲート絶縁膜
９ シリコン膜
１０ 配管
１０ａ 金属部
１０ｂ コーティング材料層
１０ｃ 屈曲部
１０ｄ 冷却管
１１ 配管
１１ａ ｐ−型半導体領域
１１ｂ ｎ−型半導体領域
１２ａ ｐ＋型半導体領域
１２ｂ ｎ＋型半導体領域
１３ サイドウォール
１４ シリサイド層
１８ 層間絶縁膜
１９ 層間絶縁膜
２０ リモートプラズマ装置
３２ 筐体
３２ａ ドーム
３２ｂ 筐体
３３ ステージ
３３ａ リング
３３ｂ 円板部位（静電チャックの表面部）
３３ｃ ガードリング
３４ 高周波電源
３５ 高周波電源
３６ 供給ノズル
３６ａ シャワーヘッド
３７ 減圧ポンプ
３７ａ 減圧ポンプ
３９ 接続孔
５１ 装置
５２ ロードポート
５３ フープ
５４ ウエハロード／アンロード室
５５ ロードロック室
５６ 真空搬送室
５７ａ、５７ｂ、５７ｃ ＣＶＤチャンバ
５８ ロボット
５９ ロボット
１００ 半導体基板
ＧＥ１ ゲート電極
ＧＥ２ ゲート電極
Ｍ１ 第１層配線
Ｐ１ プラグ
ａ１ 切り欠き部
ｂ１ 切り欠き部
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および成膜装置に関するものである。
【背景技術】
【０００２】
半導体装置の製造過程においては、半導体基板（ウエハ）上に、パターニングされた導電性膜と絶縁膜とを積層する工程を繰り返すことにより各素子が形成される。絶縁膜などの成膜に際しては、ＣＶＤ（Chemical Vapor Deposition；化学気相成長）法が用いられる。このＣＶＤ法においては、成膜材料を構成する元素またはその化合物を含有するガス（原料ガス）を半導体基板上に供給し、化学反応により所望の膜を形成する。この原料ガスに対し、熱や光などのエネルギーを与えたり、高周波でプラズマ化したりすることにより、原料ガスが活性化して反応性に富むようになる。
【０００３】
しかしながら、このＣＶＤ法においては、成膜装置内の半導体基板上のみならず、その処理室内に、原料ガスが供給されるため、処理室の内壁にも膜が成長してしまう。この処理室の内壁に成長した膜が剥離すると異物となり、半導体装置の特性の劣化や歩留まりの低下の要因となる。
【０００４】
そこで、処理室の内壁に成長した膜を除去する、いわゆる、クリーニング処理が必要となる。
【０００５】
例えば、下記特許文献１には、反応炉（２）と、反応炉から遠隔配置された遠隔プラズマ放電室（１３）とを配管（１４）で連結し、遠隔プラズマ放電室のプラズマ放電エネルギーでクリーニングガスを活性化し、配管により活性化クリーニングガスを反応炉内に導入し、ＣＶＤ法による成膜処理に伴い反応炉内に付着した固体物質を気化させて、反応炉内をクリーニングする技術が開示されている。なお、カッコ内は、当該文献に記載の符号を示す。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−３２３４６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明者らは、上記ＣＶＤ法を用いた成膜工程を有する半導体装置の研究開発に従事している。本発明者らの検討によれば、異物を防御するための、クリーニング装置であるリモートプラズマ装置を用いてクリーニング処理を行ったにも関わらず、発塵が認められた。これについて、詳細に検討したところ、追って説明するように、リモートプラズマ装置とＣＶＤ装置とを接続する配管に起因する発塵であることが判明した。
【０００８】
そこで、本発明の目的は、半導体装置の特性を向上させることができる半導体装置の製造方法を提供することにある。特に、発塵を低減することができる半導体装置の製造方法を提供することにある。また、クリーニング効率を向上することができる半導体装置の製造方法を提供することにある。
【０００９】
また、本発明の他の目的は、性能の良好な成膜装置を提供することにある。特に、発塵を低減することができる成膜装置を提供することにある。
【００１０】
本発明の上記目的およびその他の目的と新規な特徴は、本願明細書の記載および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的な実施の形態に示される半導体装置の製造方法は、以下の（ａ）および（ｂ）工程を有する。（ａ）は、成膜装置の処理室内に第１半導体基板を搬入し、上記第１半導体基板上に化学気相成長法により第１膜を形成する工程である。（ｂ）は、プラズマ装置内から、Ａｌを含有する材料よりなる配管であって、その内壁にコーティング材料層を有する配管を通して、上記処理室内にラジカル化されたガスを導入することにより上記処理室の内壁に付着した上記第１膜を除去する工程である。
【００１２】
本願において開示される発明のうち、代表的な実施の形態に示される成膜装置は、成膜成分を含有する原料ガスを供給するノズルと、半導体基板の搭載台と、上記成膜成分を除去するラジカル化されたガスを供給する供給孔と、を有し、上記供給孔に接続され、Ａｌを含有する材料よりなる配管であって、その内壁にコーティング材料層を有する配管が接続される。
【００１３】
本願において開示される発明のうち、代表的な実施の形態に示される半導体装置の製造方法は、以下の（ａ）および（ｂ）工程を有する。（ａ）は、成膜装置の処理室内の搭載台であって、Ａｌを含有する材料よりなる部材よりなり、その表面にコーティング材料層を有する部材を有する搭載台上に、第１半導体基板を搭載し、上記第１半導体基板上に化学気相成長法により第１膜を形成する工程である。（ｂ）は、プラズマ装置内から、上記処理室内にラジカル化されたガスを導入することにより上記処理室の内壁に付着した上記第１膜を除去する工程である。
【００１４】
本願において開示される発明のうち、代表的な実施の形態に示される成膜装置は、成膜成分を含有する原料ガスを供給するノズルと、半導体基板の搭載台と、上記成膜成分を除去するラジカル化されたガスを供給する供給孔と、を有し、上記搭載台は、Ａｌを含有する材料よりなる部材であって、その表面にコーティング材料層を有する部材を有する。
【発明の効果】
【００１５】
本願において開示される発明のうち、以下に示す代表的な実施の形態に示される半導体装置の製造方法によれば、半導体装置の特性を向上させることができる。また、半導体装置の製造コストを低減することができる。
【００１６】
本願において開示される発明のうち、以下に示す代表的な実施の形態に示される成膜装置によれば、特性の良好な半導体装置を製造することができる。また、ランニングコストを低減することができる。
【図面の簡単な説明】
【００１７】
【図１】実施の形態１の半導体装置の製造に用いられるＨＤＰ−ＣＶＤ装置の構成を示す断面図である。
【図２】実施の形態１のＨＤＰ−ＣＶＤ装置に用いられる配管の断面図である。
【図３】実施の形態１のＨＤＰ−ＣＶＤ装置に用いられる他の配管の構成例を示す斜視図ある。
【図４】実施の形態１の比較例の配管のクリーニング工程時における温度を示すグラフである。
【図５】実施の形態１の冷却機構およびコーティング材料層を有する配管のクリーニング工程時における温度を示すグラフである。
【図６】図４および図５に示すＡ〜Ｄと配管の部位との対応関係を示す配管の断面図である。
【図７】実施の形態１の半導体装置の製造工程を示す基板の要部断面図である。
【図８】実施の形態１の半導体装置の製造工程に用いて好適なマルチチャンバ型のＨＤＰ−ＣＶＤ装置の構成の一例を示す平面図である。
【図９】実施の形態１の半導体装置の製造工程を示す基板の要部断面図であって、図７に続く半導体装置の製造工程を示す基板の要部断面図である。
【図１０】実施の形態１の半導体装置の製造工程を示す基板の要部断面図であって、図９に続く半導体装置の製造工程を示す基板の要部断面図である。
【図１１】実施の形態１の半導体装置の製造工程を示す基板の要部断面図であって、図１０に続く半導体装置の製造工程を示す基板の要部断面図である。
【図１２】実施の形態１の半導体装置の製造工程を示す基板の要部断面図であって、図１１に続く半導体装置の製造工程を示す基板の要部断面図である。
【図１３】実施の形態１の半導体装置の製造工程を示す基板の要部断面図であって、図１２に続く半導体装置の製造工程を示す基板の要部断面図である。
【図１４】実施の形態１の半導体装置の製造工程を示す基板の要部断面図であって、図１３に続く半導体装置の製造工程を示す基板の要部断面図である。
【図１５】実施の形態１の半導体装置の製造工程を示す基板の要部断面図であって、図１４に続く半導体装置の製造工程を示す基板の要部断面図である。
【図１６】実施の形態１の半導体装置の製造工程を示す基板の要部断面図であって、図１５に続く半導体装置の製造工程を示す基板の要部断面図である。
【図１７】実施の形態２の半導体装置の製造に用いられるＣＶＤ装置の構成を示す断面図である。
【図１８】実施の形態２のＣＶＤ装置に用いられる配管の断面図である。
【図１９】実施の形態３の成膜装置に用いられるステージの構成を示す断面図である。
【図２０】実施の形態３の成膜装置に用いられるステージの構成を示す上面図である。
【図２１】実施の形態３の成膜装置に用いられるステージの構成を示す上面図である。
【図２２】実施の形態３の成膜装置に用いられるステージの構成を示す上面図である。
【発明を実施するための形態】
【００１８】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１９】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【００２０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２１】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００２２】
（実施の形態１）
以下、図面を参照しながら本実施の形態の半導体装置の製造方法に用いられるＨＤＰ−ＣＶＤ装置およびＨＤＰ−ＣＶＤ装置を用いた半導体装置の製造方法について説明する。
【００２３】
［ＨＤＰ−ＣＶＤ装置の構成説明］
図１は、本実施の形態の半導体装置の製造に用いられるＨＤＰ−ＣＶＤ装置の構成を示す断面図である。
【００２４】
図１に示すＨＤＰ−ＣＶＤ装置１（以下、単に「装置１」と示す場合がある）は、セラミック製のドーム（チャンバ蓋）３２ａとステンレスまたはＡｌ（アルミニウム）を主要な材料とする筐体（チャンバ外壁）３２ｂとで構成される処理室（反応室、チャンバ）を有する。処理室の中央部には、ステージ（半導体基板の搭載台）３３が配置され、処理基板（成膜対象の半導体基板１００）は、筐体３２ｂに設けられた扉（ゲート、搬入・搬出口、図示せず）から搬入され、ステージ３３上に搭載される。ステージ３３の周囲には、原料ガスの供給ノズル（ノズル）３６が配置される。また、筐体３２ｂには、減圧ポンプ３７として、例えば、ターボ分子ポンプが接続されている。この減圧ポンプ３７により、処理室内を減圧状態とすることができる。なお、減圧ポンプ３７の後段に粗引きポンプなどを配置し、複数のポンプにより処理室内の圧力を制御してもよい。
【００２５】
ドーム３２ａの外側には、原料ガスのプラズマ化用の高周波電源３５が配置され、高周波（例えば、４００ＫＨｚ）が印加されることにより、処理室内の原料ガスが高密度にプラズマ化する。例えば、プラズマ密度を１０１０〜１０１２個／ｃｍ３とすることができる。このプラズマ化により成膜反応が促進され、成膜効率が向上する。また、ステージ３３には、バイアス用の高周波電源３４が配置され、成膜処理時に、ステージ３３を介して半導体基板（基板、半導体ウエハ）１００に高周波（例えば、１３．５６ＭＨｚ）を印加することにより、処理室内のイオン種（例えば、Ａｒなど）を引き寄せ、成膜成分をスパッタするように作用させる。このように、成膜とスパッタを同時に進行させながら成膜することにより、微細な凹凸を有する下地上にも、成膜成分を埋め込むように良好に膜を形成することができ、また、膜の表面の平坦性も向上する。
【００２６】
ここで、本実施の形態のＨＤＰ−ＣＶＤ装置１は、接続孔（接続口、繋ぎ口）３９を有し、配管１０を介してリモートプラズマ装置（リモートプラズマシステム装置、Remort Plasma System;ＲＰＳ、プラズマ装置）２０と接続されている。リモートプラズマ装置２０は、処理室の内壁に成長した成膜成分を分解し除去するためのクリーニングガス（エッチングガス、分解ガス、除去ガス）をプラズマ化するための装置である。リモートプラズマ装置２０の構成に制限はないが、クリーニングガスの供給孔を有し、プラズマ励起室の内部に高周波を印加することにより、クリーニングガスをプラズマ化（励起、活性化）する。このプラズマ化されたクリーニングガスは、配管１０を通過して、接続孔３９からＨＤＰ−ＣＶＤ装置１の処理室内に導入され、処理室の内壁に成長した成膜成分を分解し除去する。例えば、成膜成分が酸化シリコン（ＳｉＯ２）である場合には、ＮＦ３などのフッ素系のガスがクリーニングガスとして用いられ、フッ素ラジカル（Ｆ＊）によりＳｉＯ２が分解される。この分解反応式は、ＳｉＯ２（ｓ）＋４Ｆ＊→ＳｉＦ４（ｇ）＋Ｏ２（ｇ）で表される。カッコ内のｓは固体を、ｇは、気体を表す。
【００２７】
図２は、本実施の形態のＨＤＰ−ＣＶＤ装置に用いられる配管の断面図である。本実施の形態の配管１０は、Ａｌ製（Ａｌを含有する材料製）であり、その内部が、コーティングされている。言い換えれば、配管１０は、Ａｌを含有する材料よりなる配管であって、外枠を構成する金属部（Ａｌ部）１０ａと、その内壁のコーティング材料層１０ｂとを有する。コーティング材料層１０ｂとしては、酸化アルミニウム（Ａｌ２Ｏ３、アルマイト（登録商標））を用いることができる。酸化アルミニウムは、例えば、Ａｌ製の金属部１０ａを陽極酸化することにより形成することができる。例えば、金属部１０ａの厚さは２〜４ｍｍ、コーティング材料層１０ｂとしての酸化アルミニウムの厚さは１０〜３０μｍ程度とする。
【００２８】
また、酸化アルミニウムに変えて、酸化イットリウム（Ｙ２Ｏ３、イットリア）または窒化アルミニウム（ＡｌＮ）などを用いてもよい。また、ポリテトラフルオロエチレン（polytetrafluoroethylene、ＰＴＦＥ）、いわゆるテフロン（登録商標）を用いてもよい。
【００２９】
酸化イットリウムは、ＣＶＤ法により、配管１０（金属部１０ａ）の内壁に形成することができる。例えば、その膜厚は、０．５〜５０μｍ程度である。また、窒化アルミニウムは、ＣＶＤ法により、配管１０（金属部１０ａ）の内壁に形成することができる。例えば、その膜厚は、１０〜５０μｍ程度である。ポリテトラフルオロエチレンは、塗装および焼成することにより、配管１０（金属部１０ａ）の内壁に形成することができる。例えば、その膜厚は、５０〜５００μｍ程度である。
【００３０】
ここでは、Ａｌ製の配管１０を用いたが、金属部１０ａにステンレス（ＣｒやＮｉを含有する合金鋼、ステンレス鋼、ＳＵＳ）を用いてもよい。この場合、酸化アルミニウムをＣＶＤ法により、配管１０（金属部１０ａ）の内壁に形成することができる。また、酸化イットリウム、窒化アルミニウム、ポリテトラフルオロエチレンについては、上記と同様の方法で、ステンレス製の配管１０（金属部１０ａ）の内壁に形成することができる。
【００３１】
また、図２に示すように、上記配管１０は、屈曲部１０ｃを有する。特に、ＨＤＰ−ＣＶＤ装置１の下方には、ステージ３３の支持部材が配置され、また、ＨＤＰ−ＣＶＤ装置１の上部は、そのメンテナンスのため、取り外し可能なドーム３２ａが配置されているため、ＨＤＰ−ＣＶＤ装置１の略横側にリモートプラズマ装置２０を配置し、これらの装置間を配管１０で接続することが多く、この場合、配管１０を屈曲せざるを得ない場合が多い。このように、配管１０に、屈曲部１０ｃが生じる場合がある。
【００３２】
ここで、本実施の形態においては、配管１０の内壁にコーティング材料層１０ｂを設けたので、発塵を低減し、さらに、フッ素ラジカルの導入効率を向上させることができる。
【００３３】
例えば、配管１０にコーティング材料層１０ｂが形成されていない場合、即ち、Ａｌの無垢管を用いた場合、フッ素ラジカルが、金属部１０ａに直接作用し、金属部１０ａの削れによる金属粒や金属化合物（例えば、フッ化物）などの異物を生じさせる。特に、Ａｌなどの金属製の異物は、半導体装置の金属汚染（メタル汚染）の要因となり、その特性を著しく劣化させる。さらに、フッ化物の生成により、本来、処理室内のクリーニングに寄与すべきフッ素ラジカルが消費され、その量が低減する。これにより、フッ素ラジカルの導入効率が低減し、クリーニング効率が低下する。また、クリーニングレートの変動により、その制御が困難となる。
【００３４】
特に、配管１０に屈曲部１０ｃを有する場合には、直線的に飛び出したフッ素ラジカルが衝突し、作用しやすく、この屈曲部１０ｃにおいて、異物が生じやすく、また、フッ素ラジカルが消費されやすい。
【００３５】
これに対し、本実施の形態によれば、コーティング材料層１０ｂにより、金属部１０ａへのフッ素ラジカルの作用を低減し、金属粒や金属化合物（例えば、フッ化物）などの異物を低減することができる。その結果、異物による半導体装置の特性の劣化を防止することができる。また、フッ素ラジカル量を確保することができ、クリーニング効率を向上させることができる。このように、半導体装置の特性を向上させることができる。また、半導体装置の製造歩留まりを向上させ、また、半導体装置の製造コストを低減することができる。また、配管１０の長寿命化を図ることができ、その取替え頻度を低減することができる。また、部品管理の簡素化を図ることができる。このように、成膜装置のランニングコストの低減を図ることができる。
【００３６】
また、本実施の形態において、配管１０に屈曲部１０ｃを有する場合には、屈曲部１０ｃのコーティング材料層１０ｂの膜厚を、他の直線部の膜厚と比較して大きくしてもよい。
【００３７】
ここで、上記配管１０において、フッ素ラジカルと金属部１０ａとの作用を更に低減するため、配管１０に冷却機構（冷却手段）を設けていもよい。図３は、本実施の形態のＨＤＰ−ＣＶＤ装置に用いられる他の配管の構成例を示す斜視図である。
【００３８】
冷却手段としては、例えば、冷却管１０ｄを用い、配管１０の近傍に、冷却管１０ｄを配置する。この冷却管１０ｄの内部に冷却溶媒を流すことによって配管１０を冷却する。
【００３９】
図３においては、冷却管１０ｄを配管１０に巻きつけ、内部に冷却溶媒として水を流すことにより、配管１０を冷却している。このように、配管１０を冷却することで、フッ素ラジカルと金属部１０ａとの作用を更に低減することができ、異物を低減することができる。また、フッ素ラジカルの導入効率を向上させ、クリーニング効率を向上させることができる。
【００４０】
なお、冷却管１０ｄの配置状態は図３に示すものに限られるものではなく、また、冷却溶媒も水以外の物質を用いてもよい。また、前述したように、屈曲部１０ｃにおいてフッ素ラジカルの作用が大きいため、屈曲部１０ｃにのみ冷却管１０ｄを設けてもよい。また、冷却管１０ｄを巻く付ける際、屈曲部１０ｃにおいて他の直線部と比較して、冷却管１０ｄの巻数を大きくし、屈曲部１０ｃにおいて、冷却効率を向上させてもよい。
【００４１】
次いで、本発明者らの検討事項（実験例）を説明する。図４は、本実施の形態の比較例の配管のクリーニング工程時における温度を示すグラフである。図５は、本実施の形態の冷却機構およびコーティング材料層を有する配管のクリーニング工程時における温度を示すグラフである。図４および図５において、縦軸は温度（Ｔｅｍｐ；℃）を、横軸は時間（Ｔｉｍｅ；ｓｅｃ）を示す。図６は、図４および図５に示すＡ〜Ｄと配管の部位との対応関係を示す配管の断面図である。即ち、上記図４および図５は、配管のＡ〜Ｄの部位の温度を示す。
【００４２】
図６に示すように、Ａは、配管のフッ素ラジカル供給側（リモートプラズマ装置２０側）の第１の屈曲部の温度変化を示す。また、Ｂは、第１の屈曲部から第２の屈曲部までの直線部（ストレート部）の温度変化を示す。また、Ｃは、配管のフッ素ラジカル排出側（ＨＤＰ−ＣＶＤ装置１側）の第２の屈曲部の温度変化を示す。また、Ｄは、ＨＤＰ−ＣＶＤ装置１の処理室筺体部の温度変化を示す。
【００４３】
図４に示す比較例においては、内部にコーティングを施していない配管（Ａｌの無垢管）を用いている。この場合、直線部（Ｂ）より、屈曲部（Ａ、Ｃ）の温度が高い事が確認される。これは、フッ素ラジカルが配管（金属部１０ａ）に衝突、反応することに起因するものと考えられる。このような、配管の高温化により、フッ素ラジカルと金属部１０ａとの作用（反応）が更に促進され、異物の発生が懸念される。
【００４４】
これに対し、図５に示す内部にコーティングを施した配管を冷却した場合、屈曲部（Ａ、Ｃ）の温度が直線部（Ｂ）より高くなるという傾向は見られるものの、その温度は、図４に示す場合より低下している。例えば、図４において、屈曲部（Ａ、Ｃ）の温度は、７０℃近辺まで上昇しているのに対し、図５の場合は、屈曲部（Ａ、Ｃ）の温度は、５０℃程度までしか上昇していない。よって、上記異物の低減を図ることができる。
【００４５】
さらに、内部にコーティングを施していない配管を用いた場合（比較例）およびコーティングを施した配管を冷却した場合（本実施の形態）について、クリーニングレート（クリーニング速度）を比較した。前者（比較例）のクリーニングレートを１とした場合、後者（本実施の形態）のクリーニングレートは、１．１となり、１０％程度のクリーニング効率の向上が確認できた。なお、後者において、配管のコーティング材料として膜厚１５μｍ程度の酸化アルミニウムを用い、冷却溶媒として２５℃の水を用いた。
【００４６】
上記クリーニング効率の向上は、フッ素ラジカルと金属部１０ａとの作用（反応）が抑制され、処理室まで到達するフッ素ラジカルの量が増加し、クリーニングに寄与するフッ素ラジカルの量が増加したためと考察される。
【００４７】
このように、本実施の形態によれば、コーティング材料層１０ｂまたは冷却機構（１０ｄ）により、金属部１０ａへのフッ素ラジカルの作用を低減し、金属粒や金属化合物（例えば、フッ化物）などの異物を低減することができる。その結果、異物による半導体装置の特性の劣化を防止することができる。また、フッ素ラジカル量を確保することができ、クリーニング効率を向上させることができる。
【００４８】
[半導体装置の製造方法]
続いて、上記ＨＤＰ−ＣＶＤ装置１を用いた半導体装置の製造方法について説明する。具体的には、上記ＨＤＰ−ＣＶＤ装置１を用いて、１）処理室をプリコートする工程（プリコート工程）、２）半導体基板を搬入し半導体基板上に膜を形成する工程（成膜工程）、および３）処理室内の膜をクリーニングする工程（クリーニング工程）、について詳細に説明する。
【００４９】
図７および図９〜図１６は、本実施の形態の半導体装置の製造工程を示す基板の要部断面図である。
【００５０】
図７に示すように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１を複数枚（例えば、１ロット）準備する。次いで、図７に示すように、素子分離領域以外の領域に形成された膜（図示せず）をマスクに、半導体基板１００をエッチングすることにより素子分離溝２ｇを形成する。この素子分離溝２ｇの形成工程を複数枚（例えば、１ロット）の半導体基板１００について行い、素子分離溝２ｇが形成された半導体基板１００を複数枚準備する。
【００５１】
図８は、本実施の形態の半導体装置の製造工程に用いて好適なマルチチャンバ型のＨＤＰ−ＣＶＤ装置１の構成の一例を示す平面図である。図８に示す装置５１には、ロードポート（保管室）５２およびウエハロード／アンロード室（自動搬送装置）５４が配置されている。また、真空搬送室５６を略中心として、３つのＣＶＤチャンバ５７ａ、５７ｂ、５７ｃが配置されている。ウエハロード／アンロード室（自動搬送装置）５４と真空搬送室５６との間には、ロードロック室５５が配置されている。
【００５２】
複数枚の半導体基板（被処理基板）１００は、フープ（密閉型ウエハ搬送容器）５３に内蔵され、このフープ５３がロードポート５２にセットされる。各装置や各部屋（室）間には、開閉自在な扉が設けられ、連続する領域を減圧状態とした後、扉を開けて半導体基板１００を搬送入する。
【００５３】
例えば、ロードポート５２にセットされた半導体基板１００は、ウエハロード／アンロード室５４のロボット（ロボットアーム）５９により、ロードロック室５５を通るように搬送され、真空搬送室５６のロボット（ロボットアーム）５８に受け渡される。真空搬送室５６のロボット５８は、受け取った半導体基板１００を３つのＣＶＤチャンバ５７ａ、５７ｂ、５７ｃのいずれかに順次搬送する。
【００５４】
各ＣＶＤチャンバ５７ａ、５７ｂ、５７ｃは、図１等を参照しながら説明したＨＤＰ−ＣＶＤ装置１と同様の構成である。即ち、各ＣＶＤチャンバ５７ａ、５７ｂ、５７ｃは、セラミック製のドーム（チャンバ蓋）３２ａとステンレスまたはＡｌ（アルミニウム）を主要な材料とする筐体（チャンバ外壁）３２ｂとで構成される処理室（反応室）を有する。処理室の中央部には、ステージ（半導体基板の搭載台）３３が配置され、処理基板（成膜対象の半導体基板１００）は、筐体３２ｂに設けられた扉（ゲート、搬入・搬出口、図示せず）から搬入され、ステージ３３上に搭載される。ステージ３３の周囲には、原料ガスの供給ノズル３６が配置される。ドーム３２ａの外側には、原料ガスのプラズマ化用の高周波電源３５が配置され、ステージ３３には、バイアス用の高周波電源３４が配置される。
【００５５】
また、筐体３２ｂには、減圧ポンプ３７として、例えば、ターボ分子ポンプが接続されている（図１参照）。
【００５６】
また、各ＣＶＤチャンバ５７ａ、５７ｂ、５７ｃには、配管１０を介してリモートプラズマ装置２０が接続されている。これらの接続状態は、図１および図２等を参照しながら説明したとおりである。具体的には、リモートプラズマ装置２０は、前述したとおり、ＮＦ３などのクリーニングガス（エッチングガス、分解ガス、除去ガス）をプラズマ化し配管１０を介してＣＶＤチャンバ（５７ａ、５７ｂ、５７ｃ）に導入するための装置である。配管１０は、Ａｌ製であり、その内部にコーティング材料層１０ｂを有する（図２参照）。コーティング材料層１０ｂとしては、酸化アルミニウム、酸化イットリウム、窒化アルミニウムまたはポリテトラフルオロエチレンなどが用いられる。
【００５７】
１）プリコート工程
上記マルチチャンバ型のＨＤＰ−ＣＶＤ装置を用いて酸化シリコン膜（２）を成膜するのであるが、この成膜工程に先立って、各ＣＶＤチャンバ５７ａ、５７ｂ、５７ｃにプリコートを施す。言い換えれば、各ＣＶＤチャンバ５７ａ、５７ｂ、５７ｃの内壁にプリコート膜を形成する。
【００５８】
即ち、半導体基板１００を搬入する前に（半導体基板１００がステージ３３上に無い状態で）、ＣＶＤチャンバに原料ガスを導入し、ＣＶＤチャンバの内壁に薄い被膜（この場合、薄い酸化シリコン膜）を形成する。例えば、導入ガス（原料ガス、プロセスガス）として、ＳｉＨ４、Ｏ２およびＨｅを、それぞれ５０〜５００ｓｃｃｍ（例えば、１３０ｓｃｃｍ）、１０〜１０００ｓｃｃｍ（例えば、１９０ｓｃｃｍ）、０〜２０００ｓｃｃｍ（例えば、５００ｓｃｃｍ）の流量でＣＶＤチャンバ内に導入し、その内壁に成膜を施す。なお、上記導入ガスに加え、Ｈ２を、０〜２０００ｓｃｃｍ（例えば、２００ｓｃｃｍ）の範囲で添加してもよい。また、原料ガスのプラズマ化用の高周波電源３５の２つの電極には、それぞれ、２０００〜８０００Ｗ（例えば、４０００Ｗ）の高周波および０〜５０００Ｗ（例えば、２０００Ｗ）の高周波が印加される。また、ＣＶＤチャンバ内の圧力は、例えば、０．１〜１．３Ｐａとする。「ｓｃｃｍ」は、Standard Cubic Centimeter per Minutesを意味し、標準状態のときの1分あたりの流量（ｃｃ＝ｍｌ）を示す。
【００５９】
このように、予めＣＶＤチャンバの内壁にプリコート処理を施すことにより、後述する半導体基板への成膜工程での異物低減を図ることができる。また、クリーニング工程により、フッ素ラジカルとＣＶＤチャンバの内壁、特に、Ａｌを主要な材料とする筐体３２ｂとの作用（反応）が抑制され、異物の低減を図ることができる。また、筐体３２ｂには、配管１０のようなコーティング処理を施す必要がなくなる。また、クリーニングに寄与するフッ素ラジカルの量を確保でき、クリーニング効率を向上させることができる。
【００６０】
２）成膜工程
次いで、素子分離溝２ｇが形成された複数枚の半導体基板１００を、図８に示すロードポート５２にセットし、ロボット５９および５８により、３つのＣＶＤチャンバ５７ａ、５７ｂ、５７ｃのいずれかに順次搬送し、成膜する。即ち、図９に示すように、半導体基板１００上に、素子分離溝２ｇを埋め込む程度の膜厚で、酸化シリコン膜２をＨＤＰ−ＣＶＤ法を用いて堆積する。
【００６１】
例えば、導入ガス（原料ガス）として、ＳｉＨ４、Ｏ２、ＨｅおよびＨ２を、それぞれ１０〜５００ｓｃｃｍ（例えば、１００ｓｃｃｍ）、１０〜１０００ｓｃｃｍ（例えば、１４５ｓｃｃｍ）、５０〜２０００ｓｃｃｍ（例えば、３００ｓｃｃｍ）、５０〜４０００ｓｃｃｍ（例えば、４００ｓｃｃｍ）、の流量でＣＶＤチャンバ内に導入し、半導体基板１００上に酸化シリコン膜２を形成する。なお、原料ガスのプラズマ化用の高周波電源３５の２つの電極には、それぞれ０〜５０００Ｗ（例えば、５００Ｗ）の高周波、１０００〜８０００Ｗ（例えば、４５００Ｗ）の高周波が印加され、ステージ３３のバイアス用の高周波電源３４には、１０００〜８０００Ｗ（例えば、３８００Ｗ）の高周波が印加される。また、ＣＶＤチャンバ内の圧力は、例えば、０．１〜１．３Ｐａとする。
【００６２】
このようなＨＤＰ−ＣＶＤ法によれば、微細な素子分離溝２ｇの内部にも精度好く酸化シリコン膜２を埋め込むことができる。
【００６３】
このような成膜工程について、各ＣＶＤチャンバ５７ａ、５７ｂ、５７ｃにおいて所定の枚数（例えば、１〜６枚程度）の半導体基板１００の成膜工程を終えた後、半導体基板１００を装置５１から搬出する。
【００６４】
このように、マルチチャンバを用いることにより、処理速度を向上させることができる。
【００６５】
３）クリーニング工程
その後、処理室の内壁に成長した成膜成分を分解し除去するためのクリーニングを行う。即ち、図８に示すリモートプラズマ装置２０に、ＮＦ３などのクリーニングガス（エッチングガス、分解ガス、除去ガス）を導入し、プラズマ化することにより、フッ素ラジカルを生成する。生成されたフッ素ラジカルは、配管１０を介してＣＶＤチャンバ（５７ａ、５７ｂ、５７ｃ）に導入される。このフッ素ラジカルにより酸化シリコン膜（ＳｉＯ２、成膜成分）が分解され、除去される。
【００６６】
例えば、導入ガス（クリーニングガス）として、ＮＦ３を、５００〜４０００ｓｃｃｍ（例えば、２０００ｓｃｃｍ）の流量でリモートプラズマ装置２０内に導入し、高周波電源をオン状態とする。即ち、ＮＦ３のプラズマ化を行う。この際、ＣＶＤチャンバ内の圧力は、例えば、１００〜１５００Ｐａ（例えば、４００Ｐａ）とする。
【００６７】
このように、半導体基板１００の１〜６枚程度の処理毎に、１）プリコート工程、２）成膜工程、および３）クリーニング工程を繰り返すことにより、準備した複数枚（例えば、１ロット）の半導体基板１００の全てに酸化シリコン膜２を形成する。
【００６８】
次いで、図１０に示すように、素子分離溝２ｇ以外の酸化シリコン膜２を化学的機械的研磨（ＣＭＰ；chemical mechanical polishing）法やエッチバック法などを用いて除去する。これにより、素子分離溝２ｇ内に酸化シリコン膜２を埋め込む。このような素子分離方法を、ＳＴＩ（shallow trench isolation）法という。以上の工程により、素子分離領域が形成される。この素子分離領域により、ｎチャネル型ＭＩＳＦＥＴが形成されるｎＭＩＳ形成領域１Ｂおよびｐチャネル型ＭＩＳＦＥＴが形成されるｐＭＩＳ形成領域１Ａが区画（分離）される。この素子分離領域で区画された素子形成領域を活性領域ということがある。
【００６９】
次いで、半導体基板１００のｎＭＩＳ形成領域１Ｂにホウ素（Ｂ）などのｐ型不純物をイオン打ち込みした後、熱処理により不純物を拡散させることにより、ｐ型ウエル３を形成する。また、半導体基板１００のｐＭＩＳ形成領域１Ａにリン（Ｐ）またはヒ素（Ａｓ）などのｎ型不純物をイオン打ち込みした後、熱処理により不純物を拡散させることにより、ｎ型ウエル４を形成する。この後、必要に応じて、半導体基板１００（ｐ型ウエル３またはｎ型ウエル）の上層部に対して、ＭＩＳＦＥＴの閾値調整用のイオン注入（いわゆるチャネルドープイオン注入）を行なってもよい。
【００７０】
次いで、図１１に示すように、半導体基板１００（ｐ型ウエル３およびｎ型ウエル４）の表面を酸素雰囲気中で熱酸化することにより、ゲート絶縁膜５として酸化シリコン膜を形成する。熱処理温度は、例えば、１０００℃程度である。なお、熱酸化法に代えて、ＣＶＤ法などで酸化シリコン膜を形成してもよい。
【００７１】
次いで、半導体基板１００の表面（すなわちゲート絶縁膜５の表面）上に、シリコン膜９を形成する。シリコン膜９は、多結晶シリコン膜または非晶質シリコン膜とすることができるが、成膜時には非晶質シリコン膜であった場合でも、成膜後の熱処理（例えばソース・ドレイン用に導入した不純物の活性化アニール）で多結晶シリコン膜となる。
【００７２】
次に、図１２に示すように、シリコン膜９を、例えば、フォトリソグラフィ技術およびドライエッチング技術を用いてパターニングすることで、シリコン膜９よりなるゲート電極ＧＥ１、ＧＥ２を形成する。なお、ゲート電極をシリコン膜９に代えてＡｌなどの金属膜で構成してもよい。また、ゲート電極ＧＥ１、ＧＥ２をＴｉＮ膜などの金属膜とシリコン膜９との積層膜で構成してもよい。このような構成のゲート電極をメタルゲートということがある。なお、このメタルゲート用の金属膜は、金属伝導を示す導電膜を言い、単体の金属や合金だけでなく、金属伝導を示す金属化合物膜（窒化金属膜や炭化金属膜など）も含むものである。
【００７３】
次いで、図１３に示すように、ｎＭＩＳ形成領域１Ｂを開口したフォトレジスト膜（図示せず）をマスクに、ゲート電極ＧＥ１の両側のｐ型ウエル３に、リン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、ｎ−型半導体領域（エクステンション領域、ＬＤＤ（Lightly doped Drain）領域）１１ｂを形成する。また、ｐＭＩＳ形成領域１Ａを開口したフォトレジスト膜（図示せず）をマスクに、ゲート電極ＧＥ２の両側のｎ型ウエル４に、ホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより、ｐ−型半導体領域（エクステンション領域、ＬＤＤ領域）１１ａを形成する。
【００７４】
次いで、ゲート電極ＧＥ１、ＧＥ２の側壁上に、絶縁体からなるサイドウォール（側壁スペーサ、側壁絶縁膜）１３を形成する。例えば、半導体基板１００上にゲート電極ＧＥ１、ＧＥ２を覆うように窒化シリコン膜を形成した後、この窒化シリコン膜を異方性エッチング（エッチバック）することにより、ゲート電極ＧＥ１、ＧＥ２のそれぞれの側壁に窒化シリコン膜を自己整合的に残存させることにより、サイドウォール（側壁スペーサ、側壁絶縁膜）１３を形成する。
【００７５】
次いで、ｎＭＩＳ形成領域１Ｂを開口したフォトレジスト膜（図示せず）をマスクに、ゲート電極ＧＥ１およびサイドウォール１３の両側のｐ型ウエル３に、リン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、ｎ＋型半導体領域１２ｂを形成する。ｎ＋型半導体領域１２ｂは、ｎ−型半導体領域１１ｂよりも不純物濃度が高くかつ接合深さが深い領域である。また、ｐＭＩＳ形成領域１Ａを開口したフォトレジスト膜（図示せず）をマスクに、ゲート電極ＧＥ２およびサイドウォール１３の両側のｎ型ウエル４に、ホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより、ｐ＋型半導体領域１２ａを形成する。ｐ＋型半導体領域１２ａは、ｐ−型半導体領域１１ａよりも不純物濃度が高くかつ接合深さが深い領域である。
【００７６】
この後、導入した不純物の活性化のために、１０００℃程度のアニール処理（活性化アニール、熱処理）を行う。これにより、ｎ−型半導体領域１１ｂ、ｐ−型半導体領域１１ａ、ｎ＋型半導体領域１２ｂおよびｐ＋型半導体領域１２ａなどに導入された不純物を活性化することができる。この工程により、ｎ−型半導体領域１１ｂおよびｎ＋型半導体領域１２ｂよりなるＬＤＤ構成のｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）のソース、ドレイン領域が形成される。また、ｐ−型半導体領域１１ａおよびｐ＋型半導体領域１２ａよりなるＬＤＤ構成のｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）のソース、ドレイン領域が形成される。
【００７７】
ここで、本実施の形態においては、上記クリーニング工程において、コーティング材料層１０ｂを有する配管１０を介してフッ素ラジカルをＣＶＤチャンバ内に導入したので、フッ素ラジカルと配管１０の金属部１０ａとの作用を抑制でき、異物の発生が低減できる。特に、Ａｌなどの金属製の異物を低減することができ、上記ＭＩＳＦＥＴなどの半導体装置の特性の劣化を低減することができる。
【００７８】
次いで、図１４に示すように、サリサイド技術により、ｎ＋型半導体領域１２ｂ、ｐ＋型半導体領域１２ａ、ゲート電極ＧＥ１およびＧＥ２のそれぞれの上面にシリサイド層１４を形成する。シリサイド層１４としては、ＮｉＳｉ（ニッケルシリサイド）またはＣｏＳｉ（コバルトシリサイド）などを用いることができる。
【００７９】
続いて、ＭＩＳＦＥＴ（Ｑｎ、Ｑｐ）上に、層間絶縁膜１８として、酸化シリコン膜を形成する。この酸化シリコン膜の形成に際しても、上記酸化シリコン膜２の形成工程と同様に、１）プリコート工程、２）成膜工程、および３）クリーニング工程を繰り返すことにより形成してもよい。
【００８０】
これにより、前述したように異物による半導体装置の特性の劣化を防止することができる。また、フッ素ラジカル量を確保することができ、クリーニング効率を向上させることができる。また、ＨＤＰ−ＣＶＤ法を用いることで、微細なピッチで配置されたゲート電極ＧＥ１、ＧＥ２間を精度好く埋め込むことができる。
【００８１】
この後、層間絶縁膜１８の表面を、例えばＣＭＰ法を使用して平坦化してもよい。次いで、図１５に示すように、ＭＩＳＦＥＴ（Ｑｎ、Ｑｐ）のソース・ドレイン領域（１２ａ、１２ｂ）上の層間絶縁膜１８をドライエッチングすることにより、コンタクトホール（貫通孔、孔、穴）を形成する。なお、ゲート電極ＧＥ１およびＧＥ２上にコンタクトホールを形成してもよい。
【００８２】
次いで、コンタクトホール内に、タングステン（Ｗ）などからなる導電性膜を埋め込むことによりプラグ（接続用導体部）Ｐ１を形成する。例えば、コンタクトホールの内部を含む層間絶縁膜１８上に、バリア膜（例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜）を堆積した後、Ｗ膜を堆積する。この後、層間絶縁膜１８上の不要なバリア膜およびＷ膜をＣＭＰ法またはエッチバック法などによって除去することにより、プラグＰ１を形成する。
【００８３】
次いで、プラグＰ１上を含む層間絶縁膜１８上に、導電性膜として例えば金属膜を形成し、パターニングすることにより第１層配線Ｍ１を形成する。
【００８４】
次いで、図１６に示すように、第１層配線Ｍ１上を含む層間絶縁膜１８上に、層間絶縁膜１９として、酸化シリコン膜を形成する。この酸化シリコン膜の形成に際しても、上記酸化シリコン膜２の形成工程と同様に、１）プリコート工程、２）成膜工程、および３）クリーニング工程を繰り返すことにより形成してもよい。
【００８５】
これにより、前述したように異物による半導体装置の特性の劣化を防止することができる。また、フッ素ラジカル量を確保することができ、クリーニング効率を向上させることができる。また、ＨＤＰ−ＣＶＤ法を用いることで、微細なピッチで配置された第１層配線Ｍ１間を精度好く埋め込むことができる。
【００８６】
この後、プラグ、配線および層間絶縁膜の形成工程を繰り返すことにより、多層の配線を形成してもよい。
【００８７】
ここで、上記実施の形態の３）クリーニング工程において、図３を参照しながら説明したように、冷却機構により配管１０を冷却してもよい。
【００８８】
なお、上記実施の形態においては、１）プリコート工程、２）成膜工程および３）クリーニング工程の一連の工程を例に説明したが、２）成膜工程および３）クリーニング工程だけでも十分な効果し、１）プリコート工程は必ずしも必須ではない。
【００８９】
また、上記実施の形態においては、素子分離領域の酸化シリコン膜２の形成、層間絶縁膜１８および１９の形成に際して、上記１）プリコート工程、２）成膜工程および３）クリーニング工程を適用したが、他の膜、例えば、サイドウォール１３を構成する絶縁膜の成膜時や、層間絶縁膜１９より上部に位置する層間絶縁膜の成膜時に、上記１）〜３）の工程を適用してもよい。また、最上層配線上に形成される保護絶縁膜（パッシベーション膜）の成膜時に、上記１）〜３）の工程を適用してもよい。また、上記実施の形態においては、金属膜のパターニングにより配線を形成したが、絶縁膜に配線用の溝を形成し、Ｃｕ（銅）などの金属膜を埋め込む、いわゆるダマシン配線を用いてもよい。この場合も、上記配線溝が形成される絶縁膜やダマシン配線間に位置する層間絶縁膜の形成に際して、上記１）プリコート工程、２）成膜工程および３）クリーニング工程を適用してもよい。
【００９０】
また、上記実施の形態においては、酸化シリコン膜の形成に際して、上記１）プリコート工程、２）成膜工程および３）クリーニング工程を適用したが、他の膜、例えば、窒化シリコン膜や酸窒化シリコン膜などの成膜時に、上記１）〜３）の工程を適用してもよい。窒化シリコン膜を形成する際には、クリーニングガスとしてＮＦ３を用いることができる。また、酸窒化シリコン膜を形成する際には、クリーニングガスとしてＮＦ３を用いることができる。
【００９１】
また、上記実施の形態においては、半導体素子としてＭＩＳＦＥＴ（Ｑｎ、Ｑｐ）を形成したが、他の半導体素子を形成してもよい。
【００９２】
また、上記実施の形態においては、筐体（チャンバ外壁）３２ｂの横側にリモートプラズマ装置２０を配置し、これらの間を配管１０ａを屈曲させながら接続したが（図１参照）、後述する実施の形態２（図１７）に示すように、装置１の上部にリモートプラズマ装置２０を配置し、配管１０をほぼ直線上に配置してもよい。
【００９３】
また、上記実施の形態においては、ＨＤＰ−ＣＶＤ装置１による成膜を例に説明したが、単なる、ＣＶＤ装置（いわゆる並行平板型のＣＶＤ装置）による成膜時にも、上記１）プリコート工程、２）成膜工程および３）クリーニング工程を適用することができる。これについては、実施の形態２において詳細に説明する。
【００９４】
（実施の形態２）
以下、図面を参照しながら本実施の形態の半導体装置の製造方法に用いられるＣＶＤ装置およびＣＶＤ装置を用いた半導体装置の製造方法について説明する。
【００９５】
［ＣＶＤ装置の構成説明］
図１７は、本実施の形態の半導体装置の製造に用いられるＣＶＤ装置の構成を示す断面図である。
【００９６】
図１７に示す並行平板型のＣＶＤ装置１ａは、筐体（チャンバ外壁）３２で囲まれる処理室（反応室、チャンバ）を有する。処理室の中央部には、ステージ（半導体基板の搭載台）３３が配置され、処理基板（成膜対象の半導体基板１００）は、筐体３２に設けられた扉（ゲート、搬入・搬出口、図示せず）から搬入され、ステージ３３上に搭載される。ステージ３３の上部には、シャワーヘッド３６ａが配置され、その孔から処理室内へ原料ガス（プロセスガス）が供給される。この原料ガスは、配管１１を介してシャワーヘッド３６ａに接続されている。また、筐体３２には、減圧ポンプ３７ａとして、例えば、粗引きポンプが接続され、処理室内の圧力を制御している。
【００９７】
シャワーヘッド３６ａには、高周波電源３５が配置され、シャワーヘッド３６ａに高周波が印加される。また、ステージ３３および筐体（チャンバ外壁）３２は、接地されている。
【００９８】
ここで、本実施の形態のＣＶＤ装置１ａは、配管１０を介してリモートプラズマ装置２０が接続されている。リモートプラズマ装置２０は、実施の形態１で説明したように、処理室の内壁に成長した成膜成分を分解し除去するためのクリーニングガス（エッチングガス、分解ガス、除去ガス）をプラズマ化するための装置である。リモートプラズマ装置２０の構成に制限はないが、クリーニングガスの供給孔を有し、プラズマ励起室の内部に高周波を印加することにより、クリーニングガスをプラズマ化（励起、活性化）する。このプラズマ化されたクリーニングガスは、配管１０を通過して、シャワーヘッド３６ａからＣＶＤ装置１ａの処理室内に導入され、処理室の内壁に成長した成膜成分を分解し除去する。例えば、成膜成分が酸化シリコン（ＳｉＯ２）である場合には、ＮＦ３などのフッ素系のガスがクリーニングガスとして用いられ、フッ素ラジカル（Ｆ＊）によりＳｉＯ２が分解される。この分解反応式は、ＳｉＯ２（ｓ）＋４Ｆ＊→ＳｉＦ４（ｇ）＋Ｏ２（ｇ）で表される。カッコ内のｓは固体を、ｇは、気体を表す。
【００９９】
図１８は、本実施の形態のＣＶＤ装置に用いられる配管の断面図である。本実施の形態の配管１０は、Ａｌ製（Ａｌを含有する材料製）であり、その内部が、コーティングされている。言い換えれば、配管１０は、Ａｌを含有する材料よりなる配管であって、外枠を構成する金属部１０ａと、その内壁のコーティング材料層１０ｂとを有する。コーティング材料層１０ｂとしては、酸化アルミニウム（Ａｌ２Ｏ３、アルマイト（登録商標））を用いることができる。酸化アルミニウムは、例えば、Ａｌ製の金属部１０ａを陽極酸化することにより形成することができる。また、酸化アルミニウムに変えて、酸化イットリウム（Ｙ２Ｏ３、イットリア）または窒化アルミニウム（ＡｌＮ）などを用いてもよい。また、ポリテトラフルオロエチレン（polytetrafluoroethylene、ＰＴＦＥ）を用いてもよい。これらの材料のコーティング方法は、実施の形態１と同様である。また、実施の形態１と同様に、配管１０の材料としてＡｌに代えてステンレスを用い、その内部にコーティング材料層１０ｂを形成してもよい。
【０１００】
なお、図１７においては、筐体（チャンバ外壁）３２上にリモートプラズマ装置２０を配置し、配管１０をほぼ直線上に配置しているが、実施の形態１と同様に、筐体（チャンバ外壁）３２の横側にリモートプラズマ装置２０を配置し、配管１０を屈曲させながら接続してもよい（図１参照）。また、図１７においては、配管１１の途中に配管１０を接続しているため、配管１１の内壁を配管１０と同様にコーティングしてもよい。また、配管１１の途中に配管１０を接続せず、配管１０を直接シャワーヘッド３６ｂに接続してもよい。
【０１０１】
また、図１７に示す配管１０に冷却機構を設けても良い。この冷却機構については、実施の形態１において図３を参照しながら説明した構成を採用することができる。
【０１０２】
このように、本実施の形態においても、コーティング材料層１０ｂを有する配管１０を設け、この配管１０を介してフッ素ラジカルを導入することで、金属部１０ａへのフッ素ラジカルの作用を低減し、金属粒や金属化合物（例えば、フッ化物）などの異物を低減することができる。その結果、異物による半導体装置の特性の劣化を防止することができる。また、フッ素ラジカル量を確保することができ、クリーニング効率を向上させることができる。このように、半導体装置の特性を向上させることができる。また、半導体装置の製造歩留まりを向上させ、また、半導体装置の製造コストを低減することができる。また、配管１０の取替え頻度を低減することができる。また、部品管理の簡素化を図ることができる。
【０１０３】
[半導体装置の製造方法]
続いて、上記ＣＶＤ装置１ａを用いた半導体装置の製造方法について説明する。具体的には、上記ＣＶＤ装置１ａを用いて、１）処理室をプリコートする工程（プリコート工程）、２）半導体基板を搬入し半導体基板上に膜を形成する工程（成膜工程）、および３）処理室内の膜をクリーニングする工程（クリーニング工程）について説明する。なお、本実施の形態の半導体装置の製造工程は、図７〜図１６を参照しながら説明した実施の形態１の工程と同様であるため、その詳細な説明を省略し、簡易に説明する。
【０１０４】
実施の形態１と同様に、複数枚（例えば、１ロット）の半導体基板１００を準備し、それぞれの半導体基板１００に素子分離溝２ｇを形成する（図７参照）。
【０１０５】
次いで、マルチチャンバ型のＣＶＤ装置を用いて酸化シリコン膜を成膜するのであるが、この成膜工程に先立って、各ＣＶＤチャンバにプリコートを施す。本実施の形態のマルチチャンバ型のＣＶＤ装置は、図８に示すＣＶＤチャンバ（５７ａ、５７ｂ、５７ｃ）、リモートプラズマ装置２０および配管１０に、図１７に示すＣＶＤ装置１ａ、リモートプラズマ装置２０および配管１０を適用した構成となる。
【０１０６】
１）プリコート工程
上記マルチチャンバ型のＣＶＤ装置の各ＣＶＤチャンバ（５７ａ、５７ｂ、５７ｃ）にプリコートを施す。
【０１０７】
即ち、図８および図１７において、半導体基板１００を搬入する前に（半導体基板１００がステージ３３上に無い状態で）、ＣＶＤチャンバに原料ガスを導入し、ＣＶＤチャンバの内壁に薄い被膜（この場合、薄い酸化シリコン膜）を形成する。例えば、導入ガス（原料ガス）として、ＴＥＯＳ（テトラエトキシシラン；Ｓｉ（ＯＣ２Ｈ５）４）を、１０００〜８０００ｍｇ／ｍ（例えば、５２５０ｍｇ／ｍ）となるよう、ＨｅおよびＯ２と混合し、ＣＶＤチャンバ内に導入する。Ｈｅは、１０００〜８０００ｓｃｃｍ（例えば、４０００ｓｃｃｍ）の流量、Ｏ２は、１０００〜８０００ｓｃｃｍ（例えば、４２００ｓｃｃｍ）の流量とする。また、高周波電源３５の電極には、５００〜５０００Ｗ（例えば、１２５０Ｗ）の高周波が印加される。また、ＣＶＤチャンバ内の圧力は、２〜１５Ｔｏｒｒ（例えば、８．２Ｔｏｒｒ；１Ｔｏｒｒ＝約１３３．３２２Ｐａ）とし、ＣＶＤチャンバ内の温度は、３００〜４５０℃（例えば、４００℃）とする。
【０１０８】
このように、予めＣＶＤチャンバの内壁にプリコート処理を施すことにより、後述するクリーニング工程により、フッ素ラジカルとＣＶＤチャンバの内壁材料との作用（反応）が抑制され、異物の低減を図ることができる。また、クリーニングに寄与するフッ素ラジカルの量を確保でき、クリーニング効率を向上させることができる。
【０１０９】
２）成膜工程
次いで、素子分離溝２ｇが形成された複数枚の半導体基板１００を、実施の形態１と同様に、ＣＶＤチャンバ（５７ａ、５７ｂ、５７ｃ）のいずれかに搬送し、成膜する（図８）。
【０１１０】
例えば、導入ガス（原料ガス）として、ＴＥＯＳを、１０００〜８０００ｍｇ／ｍ（例えば、５２５０ｍｇ／ｍ）となるよう、ＨｅおよびＯ２と混合し、ＣＶＤチャンバ内に導入する。Ｈｅは、１０００〜８０００ｓｃｃｍ（例えば、４０００ｓｃｃｍ）の流量、Ｏ２は、１０００〜８０００ｓｃｃｍ（例えば、４２００ｓｃｃｍ）の流量とする。また、高周波電源３５の電極には、５００〜５０００Ｗ（例えば、１２５０Ｗ）の高周波が印加される。また、ＣＶＤチャンバ内の圧力は、２〜１５Ｔｏｒｒ（例えば、８．２Ｔｏｒｒ）とし、ＣＶＤチャンバ内の温度は、３００〜４５０℃（例えば、４００℃）とする。
【０１１１】
上記ＣＶＤ法により素子分離溝２ｇ内に、酸化シリコン膜２を埋め込む（図９）。各ＣＶＤチャンバ（５７ａ、５７ｂ、５７ｃ）において数枚（例えば、１〜６枚程度）の半導体基板１００の成膜工程を終えた後、半導体基板１００をマルチチャンバ型のＣＶＤ装置から搬出する。
【０１１２】
３）クリーニング工程
その後、処理室の内壁に成長した成膜成分を分解し除去するためのクリーニングを行う。即ち、リモートプラズマ装置２０に、ＮＦ３などのクリーニングガス（エッチングガス、分解ガス、除去ガス）を導入し、プラズマ化することにより、フッ素ラジカルを生成する。生成されたフッ素ラジカルは、配管１０を介してＣＶＤチャンバ（５７ａ、５７ｂ、５７ｃ）に導入される。このフッ素ラジカルにより酸化シリコン膜（ＳｉＯ２、成膜成分）が分解され、除去される。
【０１１３】
例えば、導入ガス（クリーニングガス）として、ＮＦ３を、５００〜７０００ｓｃｃｍ（例えば、２８００ｓｃｃｍ）の流量、さらに、Ａｒ（アルゴン）を、５００〜９０００ｓｃｃｍ（例えば、５６００ｓｃｃｍ）の流量で、リモートプラズマ装置２０内に導入し、高周波電源をオン状態とする。即ち、ＮＦ３のプラズマ化を行う。この際、ＣＶＤチャンバ内の圧力は、例えば、０．５〜５Ｔｏｒｒ（例えば、４．０Ｔｏｒｒ）とし、ＣＶＤチャンバ内の温度は、例えば、３００〜４５０℃（例えば、４００℃）とする。
【０１１４】
このように、半導体基板１００の１〜６枚程度の処理毎に、１）プリコート工程、２）成膜工程、および３）クリーニング工程を繰り返すことにより、準備した複数枚（例えば、１ロット）の半導体基板１００の全てに酸化シリコン膜２を形成する。
【０１１５】
次いで、実施の形態１と同様に、素子分離溝２ｇ以外の酸化シリコン膜２を化学的機械的研磨法やエッチバック法などを用いて除去する（図１０）。
【０１１６】
次いで、実施の形態１と同様に、ｐ型ウエル３およびｎ型ウエル４を形成する。次いで、ゲート絶縁膜５およびゲート電極ＧＥ１、ＧＥ２を形成する（図１１、図１２）。次いで、ｎ−型半導体領域１１ｂ、ｐ−型半導体領域１１ａを形成した後、絶縁体からなるサイドウォール（側壁スペーサ、側壁絶縁膜）１３を形成し、さらに、ｎ＋型半導体領域１２ｂおよびｐ＋型半導体領域１２ａを形成する（図１３）。この後、導入した不純物の活性化のために、１０００℃程度のアニール処理を行い、ＬＤＤ構成のｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）およびＬＤＤ構成のｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）を形成する。
【０１１７】
次いで、シリサイド層１４を形成した後、ＭＩＳＦＥＴ（Ｑｎ、Ｑｐ）に、層間絶縁膜１８として、酸化シリコン膜を形成する（図１４）。この酸化シリコン膜の形成に際しても、上記酸化シリコン膜２の形成工程と同様に、１）プリコート工程、２）成膜工程、および３）クリーニング工程を繰り返すことにより形成してもよい。
【０１１８】
この後、プラグＰ１および第１層配線Ｍ１を形成し（図１５）、第１層配線Ｍ１上を含む層間絶縁膜１８上に、層間絶縁膜１９として、酸化シリコン膜を形成する（図１６）。この酸化シリコン膜の形成に際しても、上記酸化シリコン膜２の形成工程と同様に、１）プリコート工程、２）成膜工程、および３）クリーニング工程を繰り返すことにより形成してもよい。
【０１１９】
この後、プラグ、配線および層間絶縁膜の形成工程を繰り返すことにより、多層の配線を形成してもよい。
【０１２０】
このように、ＣＶＤ法を用いた成膜においても、実施の形態１と同様の効果を奏する。なお、実施の形態１と同様に、冷却機構により配管１０を冷却するなど、実施の形態１で詳細に説明した種々の適用例が本実施の形態においても適用可能であることは言うまでもない。
【０１２１】
なお、上記実施の形態１および２において、配管１０は、装置（１、１ａ）の付随物（部品）として販売されることが多い。よって、配管１０は、装置（１、１ａ）の一部として取り扱ってもよいし、また、装置（１、１ａ）とは、別部品として取り扱ってもよい。また、リモートプラズマ装置２０の付随物（部品）として取り扱ってもよい。
【０１２２】
（実施の形態３）
上記実施の形態１および２においては、処理室（チャンバ）とリモートプラズマ装置２０との接続を図る配管１０の内側のコーティングについて説明したが、処理室（チャンバ）内においても配管１０と同様な金属材料から構成されている部材が存在する。例えば、ステージの外周に配置されるＡｌなどの金属材料よりなるリング（リング状の部材）である。かかる部材についても、コーティングを施すことにより、異物の発生を抑え、また、クリーニング効率を向上させることができる。
【０１２３】
以下、図面を参照しながら本実施の形態の成膜装置に用いられるステージの構成およびこの成膜装置を用いた半導体装置の製造方法について説明する。
【０１２４】
［成膜装置のステージ部の構成説明］
図１９は、本実施の形態の成膜装置に用いられるステージの構成を示す断面図であり、図２０〜図２２は、本実施の形態の成膜装置に用いられるステージの構成を示す上面図である。
【０１２５】
図１９に示すように、ステージ３３は、静電チャック（ＥＳＣ；Electrostatic Chuck）の機能を有する円板部位（静電チャックの表面部）３３ｂと、その外周に配置されたガードリング３３ｃと、このガードリング３３ｃの内側に配置され、ガードリング３３ｃよりも薄く（低く）構成されたリング（Ａｌリング、内部リング）３３ａとを有する。
【０１２６】
リング３３ａは、Ａｌを含有する材料よりなるリング状の部材であって、図２０に示すように、外側に３箇所の切り欠き部（貫通孔）ａ１を有する。この切り欠き部ａ１の内部に、ステージ３３の下側から突き上げ針（ウエハピン、リフトピン、ピン）を突出させることにより、円板部位３３ｂ上に配置された半導体基板１００を持ち上げることができる。よって、円板部位（静電チャックの表面部）３３ｂは、上記切り欠き部ａ１に対応する位置に切り欠き部ｂ１が配置され、突き上げ針の通過を阻害しない構成となっている（図２２）。上記リング３３ａは、ガードリング３３ｃの内部に嵌め込まれ（図２１）、リング３３ａの上部には、円板部位（静電チャックの表面部）３３ｂが配置される。この際、前述したように、切り欠き部ａ１とｂ１とが重なり、ガードリング３３ｃとの間に、突き上げ針が通る穴が形成される。この円板部位（静電チャックの表面部）３３ｂおよびガードリング３３ｃは、例えば、セラミック製である。
【０１２７】
ここで、本実施の形態においては、リング３３ａの外周、切り欠き部ａ１の内部表面も含む領域にコーティング材料層が設けられている。コーティング材料層としては、酸化アルミニウムを用いることができる。酸化アルミニウムは、例えば、Ａｌ製のリング３３ａを陽極酸化することにより形成することができる。また、酸化アルミニウムに変えて、酸化イットリウム（Ｙ２Ｏ３、イットリア）または窒化アルミニウム（ＡｌＮ）などを用いてもよい。また、ポリテトラフルオロエチレン（polytetrafluoroethylene、ＰＴＦＥ）を用いてもよい。これらの材料のコーティング方法は、実施の形態１と同様である。なお、実施の形態１と同様に、リング３３ａの材料としてＡｌに代えてステンレスなどの他の金属を用い、その内部にコーティング材料層を形成してもよい。
【０１２８】
このように、ステージ３３を構成するリング３３ａの外周にコーティング材料層を設け、当該ステージ３３を実施の形態１のＨＤＰ−ＣＶＤ装置（図１）や実施の形態２のＣＶＤ装置（図１７）に適用する。かかる装置を用いて、実施の形態１および２で詳細に説明した、１）プリコート工程、２）成膜工程、および３）クリーニング工程により半導体基板１００上に成膜を行う。
【０１２９】
このように、本実施の形態によれば、リング３３ａの外周にコーティング材料層を設けたので、フッ素ラジカルなどのプラズマ化されたクリーニングガスがリング３３ａと接触しても、フッ素ラジカルの作用を低減することができる。その結果、異物による半導体装置の特性の劣化を防止することができる。
【０１３０】
特に、実施の形態１のＨＤＰ−ＣＶＤ装置１（図１）においては、ステージ３３にバイアス用の高周波電源３４が接続され、成膜時にステージ３３自身に高周波が印加される。よって、ステージ３３の近傍のクリーニングガスは、上記高周波によりプラズマ化し、リング３３ａとの作用が大きくなり、異物が生じやすい。また、ステージ３３は、半導体基板１００と近接しており、異物が半導体基板１００に影響を与えやすい。
【０１３１】
さらに、実施の形態１のＡｌ製の筐体３２ｂの内壁などにはプリコート工程によるプリコート膜が形成されやすいが、上記リング３３ａなどの小さな構造物にはプリコートは施され難い。特に、微細な切り欠き部ａ１などには、プリコートは施され難い。
【０１３２】
これに対し、本実施の形態においては、リング３３ａの外周にコーティング材料層を設けたので、異物による半導体装置の特性の劣化を防止することができる。
【０１３３】
[半導体装置の製造方法]
続いて、上記ステージ３３（図１９〜図２２）が用いられた成膜装置を用いた半導体装置の製造方法について説明する。具体的には、上記ステージ３３を適用した実施の形態１のＨＤＰ−ＣＶＤ装置（図１）や実施の形態２のＣＶＤ装置（図１７）を用いて、１）処理室をプリコートする工程（プリコート工程）、２）半導体基板を搬入し半導体基板上に膜を形成する工程（成膜工程）、および３）処理室内の膜をクリーニングする工程（クリーニング工程）を行う。なお、本実施の形態の半導体装置の製造工程は、図７〜図１７を参照しながら説明した実施の形態１および実施の形態２の[半導体装置の製造方法]と同様であるため、その詳細な説明を省略する。
【０１３４】
実施の形態１等と同様に、複数枚（例えば、１ロット）の半導体基板１００を準備し、１）プリコート工程の後、装置（１、１ａ）内のステージ３３上に搭載し、２）成膜工程により、半導体基板１００上に成膜を行う。次いで、３）クリーニング工程を行う。以上の１）〜３）の工程により、実施の形態１と同様に、素子分離領域の酸化シリコン膜（２）や、ゲート電極（ＧＥ１、ＧＥ２）上の層間絶縁膜（１８）や、第１層配線（Ｍ１）上の層間絶縁膜（１９）の形成などを行う（図７、図９〜図１６参照）。
【０１３５】
このように、本実施の形態の半導体装置の製造工程においては、実施の形態１および２で説明した効果に加え、リング３３ａによる異物の発生を低減することができ、半導体装置の特性の向上を図ることができる。
【０１３６】
なお、本実施の形態においては、実施の形態１のＨＤＰ−ＣＶＤ装置（図１）や実施の形態２のＣＶＤ装置（図１７）に上記ステージ３３を適用したが、リング３３ａのコーティングによる異物の低減と、配管１０のコーティングによる異物の低減とは個別に生じる効果である。よって、本実施の形態においては、配管１０をＡｌの無垢管としてもよい。もちろん、リング３３ａと配管１０との双方にコーティングを施した方が、効果が大きいことは言うまでもない。
【０１３７】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【産業上の利用可能性】
【０１３８】
本発明は、半導体装置の製造方法および成膜装置に適用して有効である。
【符号の説明】
【０１３９】
１ ＨＤＰ−ＣＶＤ装置（装置）
１ａ ＣＶＤ装置（装置）
１Ａ ｐＭＩＳ形成領域
１Ｂ ｎＭＩＳ形成領域
２ 酸化シリコン膜
２ｇ 素子分離溝
３ ｐ型ウエル
４ ｎ型ウエル
５ ゲート絶縁膜
９ シリコン膜
１０ 配管
１０ａ 金属部
１０ｂ コーティング材料層
１０ｃ 屈曲部
１０ｄ 冷却管
１１ 配管
１１ａ ｐ−型半導体領域
１１ｂ ｎ−型半導体領域
１２ａ ｐ＋型半導体領域
１２ｂ ｎ＋型半導体領域
１３ サイドウォール
１４ シリサイド層
１８ 層間絶縁膜
１９ 層間絶縁膜
２０ リモートプラズマ装置
３２ 筐体
３２ａ ドーム
３２ｂ 筐体
３３ ステージ
３３ａ リング
３３ｂ 円板部位（静電チャックの表面部）
３３ｃ ガードリング
３４ 高周波電源
３５ 高周波電源
３６ 供給ノズル
３６ａ シャワーヘッド
３７ 減圧ポンプ
３７ａ 減圧ポンプ
３９ 接続孔
５１ 装置
５２ ロードポート
５３ フープ
５４ ウエハロード／アンロード室
５５ ロードロック室
５６ 真空搬送室
５７ａ、５７ｂ、５７ｃ ＣＶＤチャンバ
５８ ロボット
５９ ロボット
１００ 半導体基板
ＧＥ１ ゲート電極
ＧＥ２ ゲート電極
Ｍ１ 第１層配線
Ｐ１ プラグ
ａ１ 切り欠き部
ｂ１ 切り欠き部
【特許請求の範囲】
【請求項１】
（ａ）成膜装置の処理室内に第１半導体基板を搬入し、前記第１半導体基板上に化学気相成長法により第１膜を形成する工程と、
（ｂ）プラズマ装置内から、Ａｌを含有する材料よりなる配管であって、その内壁にコーティング材料層を有する配管を通して、前記処理室内にラジカル化されたガスを導入することにより前記処理室の内壁に付着した前記第１膜を除去する工程と、
を有するとを特徴とする半導体装置の製造方法。
【請求項２】
前記配管は、前記成膜装置と前記プラズマ装置とを接続する配管であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記ラジカル化されたガスは、フッ素ラジカルを含有するガスであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記コーティング材料層は、酸化アルミニウム、酸化イットリウム、窒化アルミニウムおよびポリテトラフルオロエチレンから選択された材料を含有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
（ｃ）前記（ｂ）工程の後、前記成膜装置内に第２半導体基板を搬入し、前記第２半導体基板上に化学気相成長法により前記第１膜を形成する工程を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記（ｂ）工程は、前記配管を冷却しながら行われることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項７】
前記配管は、前記成膜装置と前記プラズマ装置とを接続する配管であって、屈曲部を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項８】
前記プラズマ装置は、前記成膜装置の内部に配置された半導体基板の搭載台より下方に配置されていることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項９】
前記（ａ）工程は、高密度プラズマ下における化学気相成長法により行われることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１０】
前記（ａ）工程の前に、
（ｄ）前記処理室の内壁に前記化学気相成長法により第３膜を形成する工程を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１１】
前記（ａ）工程において、前記第１半導体基板を含む複数枚の半導体基板上にそれぞれ前記第１膜を形成した後、前記（ｂ）工程を行うことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１２】
前記第１膜は、酸化シリコン膜であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１３】
前記酸化シリコン膜は、前記第１半導体基板に形成された素子分離溝上に形成されることを特徴とする請求項１２記載の半導体装置の製造方法。
【請求項１４】
前記酸化シリコン膜は、前記第１半導体基板の上部に形成された導電性膜上に形成されることを特徴とする請求項１２記載の半導体装置の製造方法。
【請求項１５】
前記半導体装置の製造方法は、ＭＩＳＦＥＴを有する半導体装置の製造方法であって、
前記酸化シリコン膜は、前記第１半導体基板上にゲート絶縁膜を介して形成されたゲート電極上に形成されることを特徴とする請求項１２記載の半導体装置の製造方法。
【請求項１６】
成膜成分を含有する原料ガスを供給するノズルと、
半導体基板の搭載台と、
前記成膜成分を除去するラジカル化されたガスを供給する供給孔と、を有し、
前記供給孔に接続され、Ａｌを含有する材料よりなる配管であって、その内壁にコーティング材料層を有する配管が接続されることを特徴とする成膜装置。
【請求項１７】
前記コーティング材料層は、酸化アルミニウム、酸化イットリウム、窒化アルミニウムおよびポリテトラフルオロエチレンから選択された材料を含有することを特徴とする請求項１６記載の成膜装置。
【請求項１８】
前記配管は、冷却機構が備え付けられていることを特徴とする請求項１６記載の成膜装置。
【請求項１９】
前記配管は、その一端が前記供給孔に接続され、その他端がプラズマ装置に接続されるものであり、屈曲部を有することを特徴とする請求項１６記載の成膜装置。
【請求項２０】
前記プラズマ装置は、前記搭載台より下方に配置されることを特徴とする請求項１９記載の成膜装置。
【請求項２１】
（ａ）成膜装置の処理室内の搭載台であって、Ａｌを含有する材料よりなる部材よりなり、その表面にコーティング材料層を有する部材を有する搭載台上に、第１半導体基板を搭載し、前記第１半導体基板上に化学気相成長法により第１膜を形成する工程と、
（ｂ）プラズマ装置内から、前記処理室内にラジカル化されたガスを導入することにより前記処理室の内壁に付着した前記第１膜を除去する工程と、
を有するとを特徴とする半導体装置の製造方法。
【請求項２２】
前記コーティング材料層は、酸化アルミニウム、酸化イットリウム、窒化アルミニウムおよびポリテトラフルオロエチレンから選択された材料を含有することを特徴とする請求項２１記載の半導体装置の製造方法。
【請求項２３】
（ｃ）前記（ｂ）工程の後、前記成膜装置内に第２半導体基板を搬入し、前記第２半導体基板上に化学気相成長法により前記第１膜を形成する工程を有することを特徴とする請求項２１記載の半導体装置の製造方法。
【請求項２４】
前記（ａ）工程において、前記部材に、高周波が印加されていることを特徴とする請求項２１記載の半導体装置の製造方法。
【請求項２５】
前記（ｂ）工程において、前記ガスは、前記プラズマ装置内から、Ａｌを含有する材料よりなる配管であって、その内壁にコーティング材料層を有する配管を通して、前記処理室内に導入されることを特徴とする請求項２１記載の半導体装置の製造方法。
【請求項２６】
成膜成分を含有する原料ガスを供給するノズルと、
半導体基板の搭載台と、
前記成膜成分を除去するラジカル化されたガスを供給する供給孔と、を有し、
前記搭載台は、Ａｌを含有する材料よりなる部材であって、その表面にコーティング材料層を有する部材を有することを特徴とする成膜装置。
【請求項２７】
前記部材は、リング状の部材であることを特徴とする請求項２６記載の成膜装置。
【請求項２８】
前記リング状の部材は、前記半導体基板の突き上げ用の針を内蔵するための孔を有することを特徴とする請求項２７記載の成膜装置。
【請求項２９】
前記部材は、高周波電源と接続されていることを特徴とする請求項２６記載の成膜装置。
【請求項１】
（ａ）成膜装置の処理室内に第１半導体基板を搬入し、前記第１半導体基板上に化学気相成長法により第１膜を形成する工程と、
（ｂ）プラズマ装置内から、Ａｌを含有する材料よりなる配管であって、その内壁にコーティング材料層を有する配管を通して、前記処理室内にラジカル化されたガスを導入することにより前記処理室の内壁に付着した前記第１膜を除去する工程と、
を有するとを特徴とする半導体装置の製造方法。
【請求項２】
前記配管は、前記成膜装置と前記プラズマ装置とを接続する配管であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記ラジカル化されたガスは、フッ素ラジカルを含有するガスであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記コーティング材料層は、酸化アルミニウム、酸化イットリウム、窒化アルミニウムおよびポリテトラフルオロエチレンから選択された材料を含有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
（ｃ）前記（ｂ）工程の後、前記成膜装置内に第２半導体基板を搬入し、前記第２半導体基板上に化学気相成長法により前記第１膜を形成する工程を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記（ｂ）工程は、前記配管を冷却しながら行われることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項７】
前記配管は、前記成膜装置と前記プラズマ装置とを接続する配管であって、屈曲部を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項８】
前記プラズマ装置は、前記成膜装置の内部に配置された半導体基板の搭載台より下方に配置されていることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項９】
前記（ａ）工程は、高密度プラズマ下における化学気相成長法により行われることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１０】
前記（ａ）工程の前に、
（ｄ）前記処理室の内壁に前記化学気相成長法により第３膜を形成する工程を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１１】
前記（ａ）工程において、前記第１半導体基板を含む複数枚の半導体基板上にそれぞれ前記第１膜を形成した後、前記（ｂ）工程を行うことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１２】
前記第１膜は、酸化シリコン膜であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１３】
前記酸化シリコン膜は、前記第１半導体基板に形成された素子分離溝上に形成されることを特徴とする請求項１２記載の半導体装置の製造方法。
【請求項１４】
前記酸化シリコン膜は、前記第１半導体基板の上部に形成された導電性膜上に形成されることを特徴とする請求項１２記載の半導体装置の製造方法。
【請求項１５】
前記半導体装置の製造方法は、ＭＩＳＦＥＴを有する半導体装置の製造方法であって、
前記酸化シリコン膜は、前記第１半導体基板上にゲート絶縁膜を介して形成されたゲート電極上に形成されることを特徴とする請求項１２記載の半導体装置の製造方法。
【請求項１６】
成膜成分を含有する原料ガスを供給するノズルと、
半導体基板の搭載台と、
前記成膜成分を除去するラジカル化されたガスを供給する供給孔と、を有し、
前記供給孔に接続され、Ａｌを含有する材料よりなる配管であって、その内壁にコーティング材料層を有する配管が接続されることを特徴とする成膜装置。
【請求項１７】
前記コーティング材料層は、酸化アルミニウム、酸化イットリウム、窒化アルミニウムおよびポリテトラフルオロエチレンから選択された材料を含有することを特徴とする請求項１６記載の成膜装置。
【請求項１８】
前記配管は、冷却機構が備え付けられていることを特徴とする請求項１６記載の成膜装置。
【請求項１９】
前記配管は、その一端が前記供給孔に接続され、その他端がプラズマ装置に接続されるものであり、屈曲部を有することを特徴とする請求項１６記載の成膜装置。
【請求項２０】
前記プラズマ装置は、前記搭載台より下方に配置されることを特徴とする請求項１９記載の成膜装置。
【請求項２１】
（ａ）成膜装置の処理室内の搭載台であって、Ａｌを含有する材料よりなる部材よりなり、その表面にコーティング材料層を有する部材を有する搭載台上に、第１半導体基板を搭載し、前記第１半導体基板上に化学気相成長法により第１膜を形成する工程と、
（ｂ）プラズマ装置内から、前記処理室内にラジカル化されたガスを導入することにより前記処理室の内壁に付着した前記第１膜を除去する工程と、
を有するとを特徴とする半導体装置の製造方法。
【請求項２２】
前記コーティング材料層は、酸化アルミニウム、酸化イットリウム、窒化アルミニウムおよびポリテトラフルオロエチレンから選択された材料を含有することを特徴とする請求項２１記載の半導体装置の製造方法。
【請求項２３】
（ｃ）前記（ｂ）工程の後、前記成膜装置内に第２半導体基板を搬入し、前記第２半導体基板上に化学気相成長法により前記第１膜を形成する工程を有することを特徴とする請求項２１記載の半導体装置の製造方法。
【請求項２４】
前記（ａ）工程において、前記部材に、高周波が印加されていることを特徴とする請求項２１記載の半導体装置の製造方法。
【請求項２５】
前記（ｂ）工程において、前記ガスは、前記プラズマ装置内から、Ａｌを含有する材料よりなる配管であって、その内壁にコーティング材料層を有する配管を通して、前記処理室内に導入されることを特徴とする請求項２１記載の半導体装置の製造方法。
【請求項２６】
成膜成分を含有する原料ガスを供給するノズルと、
半導体基板の搭載台と、
前記成膜成分を除去するラジカル化されたガスを供給する供給孔と、を有し、
前記搭載台は、Ａｌを含有する材料よりなる部材であって、その表面にコーティング材料層を有する部材を有することを特徴とする成膜装置。
【請求項２７】
前記部材は、リング状の部材であることを特徴とする請求項２６記載の成膜装置。
【請求項２８】
前記リング状の部材は、前記半導体基板の突き上げ用の針を内蔵するための孔を有することを特徴とする請求項２７記載の成膜装置。
【請求項２９】
前記部材は、高周波電源と接続されていることを特徴とする請求項２６記載の成膜装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２０１３−４７７７（Ｐ２０１３−４７７７Ａ）
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願番号】特願２０１１−１３５０７７（Ｐ２０１１−１３５０７７）
【出願日】平成２３年６月１７日（２０１１．６．１７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願日】平成２３年６月１７日（２０１１．６．１７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]