半導体装置の製造方法
【課題】ヒ素（Ａｓ）を高濃度にドーピングした状態でエクステンション領域のエピタキシャル成長膜表面に凹凸を発生させることなく、平滑な面に形成することを可能とする。
【解決手段】半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３を備え、前記ゲート電極１３の両側の前記半導体基板１１上に形成された不純物を含有してなるエクステンション領域１７、１８を備えた半導体装置１であって、前記エクステンション領域１７、１８は、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなり、このエピタキシャル成長膜は、ヒ素をドーピングしながらシリコンとゲルマニウムとを前記半導体基板１１上に選択的にエピタキシャル成長させて形成される。
【解決手段】半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３を備え、前記ゲート電極１３の両側の前記半導体基板１１上に形成された不純物を含有してなるエクステンション領域１７、１８を備えた半導体装置１であって、前記エクステンション領域１７、１８は、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなり、このエピタキシャル成長膜は、ヒ素をドーピングしながらシリコンとゲルマニウムとを前記半導体基板１１上に選択的にエピタキシャル成長させて形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンゲルマニウムを用いたソース・ドレイン・エクステンションもしくはソース・ドレインを有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
トランジスタの高集積化、高速化は、スケーリング則基づき、トランジスタの微細化によって実現してきている。近年、微細化に伴う短チャネル効果がロールオフ（Roll-off）特性の劣化等デバイス特性に悪影響を与えている。短チャネル効果の抑制には不純物の拡散深さ（Ｘｊ）を浅くする必要があるが、従来のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）構造では寄生抵抗の増大が課題となっていた。そこで、ソース・ドレインのエクステンション領域を選択エピタキシャル成長によって積み上げるように形成するRaised Source Drain Extension構造（以下、ＲＳＤＥ構造という）が提案されている。このＲＳＤＥ構造は、Ｘｊを浅く抑えることができ、かつ寄生抵抗の増大も抑制できるため、短チャネル効果の抑制に必要な構造として検討されている。
【０００３】
ＲＳＤＥ構造の形成には、Ｘｊ深さ抑制するため、従来の選択シリコンエピタキシャル成長による成膜、イオンインプラおよびＲＴＡを用いたプロセスに代わって、In−situ ドープトシリコン選択エピタキシャル成長が検討されている。例えば、ジクロロシラン（Ｓｉ2Ｈ2Ｃｌ2）、塩化水素(ＨＣｌ)、アルシン（ＡｓＨ3）を用いた選択エピタキシャル成膜技術が検討されてきた（例えば、非特許文献１参照。）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】生田、宮波、藤田、岩元著 ２４ａ−Ｗ−１ 「大気圧 In−situ As doped Si 選択エピタキシャル成長プロセスにおける高活性化検討」 第５３回応用物理学関係連合講演会 講演予講集 ｐ．９０３ ２００６年
【発明の概要】
【発明が解決しようとする課題】
【０００５】
解決しようとする問題点は、In−situ ドープトシリコン選択エピタキシャル成長技術を用いた場合に、ヒ素（Ａｓ）の濃度を高くすると、エクステンション領域に表面に凹凸が発生するため、ヒ素（Ａｓ）濃度を高くすることができない点である。
【０００６】
本発明は、ヒ素（Ａｓ）を高濃度にドーピングした状態でエクステンション領域のエピタキシャル成長膜表面に凹凸を発生させることなく、平滑な面に形成することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の半導体装置（第１半導体装置）は、半導体基板上にゲート絶縁膜を介してゲート電極を備え、前記ゲート電極の両側の前記半導体基板上に形成された不純物を含有してなるエクステンション領域を備えた半導体装置であって、前記エクステンション領域は、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなることを特徴とする。
【０００８】
本発明の半導体装置（第１半導体装置）では、エクステンション領域が、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長された膜からなることから、このエピタキシャル成長膜は、成長表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば５×１０19ａｔｏｍｓ／ｃｍ3程度もしくはそれ以上のヒ素（Ａｓ）を含むことができる。
【０００９】
本発明の半導体装置（第２半導体装置）は、半導体基板上にゲート絶縁膜を介してゲート電極を備え、前記ゲート電極の両側の前記半導体基板上に形成された不純物を含有してなるソース・ドレイン領域を備えた半導体装置であって、前記ソース・ドレイン領域は、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなることを特徴とする。
【００１０】
本発明の半導体装置（第２半導体装置）では、ソース・ドレイン領域が、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長された膜からなることから、このエピタキシャル成長膜は、成長表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば５×１０19ａｔｏｍｓ／ｃｍ3程度もしくはそれ以上のヒ素（Ａｓ）を含むことができる。
【００１１】
本発明の半導体装置の製造方法（第１製造方法）は、半導体基板上にゲート絶縁膜を介してゲート電極を形成し、前記ゲート電極の両側の前記半導体基板上に不純物を含有してなるエクステンション領域を選択エピタキシャル成長によって形成する工程を備えた半導体装置の製造方法であって、前記選択エピタキシャル成長は、ヒ素をドーピングしながらシリコンとゲルマニウムとを前記半導体基板上に選択的にエピタキシャル成長させることを特徴とする。
【００１２】
本発明の半導体装置の製造方法（第１製造方法）では、ヒ素をドーピングしながらシリコンとゲルマニウムとを半導体基板上に選択的にエピタキシャル成長させてエクステンション領域を形成することから、エクステンション領域表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば５×１０19ａｔｏｍｓ／ｃｍ3程度もしくはそれ以上濃度のヒ素（Ａｓ）を、エピタキシャル成長により形成されたシリコンゲルマニウム層に含むことができる。これは、シリコンゲルマニウムの格子内部にヒ素が取り込まれるため、ドーピングされたヒ素による凹凸の発生が抑制されるためと考えられる。
【００１３】
本発明の半導体装置の製造方法（第２製造方法）は、半導体基板上にゲート絶縁膜を介してゲート電極を形成し、前記ゲート電極の両側の前記半導体基板上に不純物を含有してなるソース・ドレイン領域を選択エピタキシャル成長によって形成する工程を備えた半導体装置の製造方法であって、前記選択エピタキシャル成長は、ヒ素をドーピングしながらシリコンとゲルマニウムとを前記半導体基板上に選択的にエピタキシャル成長させることを特徴とする。
【００１４】
本発明の半導体装置の製造方法（第２製造方法）では、ヒ素をドーピングしながらシリコンとゲルマニウムとを半導体基板上に選択的にエピタキシャル成長させてソース・ドレイン領域を形成することから、ソース・ドレイン領域表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば５×１０19ａｔｏｍｓ／ｃｍ3程度もしくはそれ以上濃度のヒ素（Ａｓ）を、エピタキシャル成長により形成されたシリコンゲルマニウム層に含むことができる。これは、シリコンゲルマニウムの格子内部にヒ素が取り込まれるため、ドーピングされたヒ素による凹凸の発生が抑制されるためと考えられる。
【発明の効果】
【００１５】
本発明の半導体装置（第１半導体装置）によれば、エクステンション領域を形成するエピタキシャル成長膜にシリコンゲルマニウムを用いたことから、高濃度のヒ素を含ませても、エクステンション領域の表面が凹凸になることが無くなるという利点がある。
【００１６】
本発明の半導体装置（第２半導体装置）によれば、ソース・ドレイン領域を形成するエピタキシャル成長膜にシリコンゲルマニウムを用いたことから、高濃度のヒ素を含ませても、ソース・ドレイン領域の表面が凹凸になることが無くなるという利点がある。
【００１７】
本発明の半導体装置の製造方法（第１製造方法）によれば、ヒ素をドーピングしながらシリコンとゲルマニウムとを半導体基板上に選択的にエピタキシャル成長させてエクステンション領域を形成するため、表面が凹凸に形成されることなく、エクステンション領域表面を平滑な面にエピタキシャル成長できるという利点がある。
【００１８】
本発明の半導体装置の製造方法（第２製造方法）によれば、ヒ素をドーピングしながらシリコンとゲルマニウムとを半導体基板上に選択的にエピタキシャル成長させてソース・ドレイン領域を形成するため、表面が凹凸に形成されることなく、ソース・ドレイン領域表面を平滑な面にエピタキシャル成長できるという利点がある。
【図面の簡単な説明】
【００１９】
【図１】本発明の半導体装置に係る一実施の形態（第１実施例）を示した概略構成断面図である。
【図２】本発明の半導体装置に係る一実施の形態（第２実施例）を示した概略構成断面図である。
【図３】本発明の半導体装置の製造方法に係る一実施の形態（第１実施例）を示した製造工程断面図である。
【図４】本発明に係わる選択エピタキシャル成長におけるヒ素濃度およびゲルマニウム濃度とゲルマン流量との関係を示した図である。
【図５】本発明に係わる選択エピタキシャル成長における比抵抗および成長速度とゲルマン流量との関係を示した図である。
【図６】本発明の半導体装置の製造方法に係る一実施の形態（第２実施例）を示した製造工程断面図である。
【発明を実施するための形態】
【００２０】
本発明の半導体装置の一実施の形態（第１実施例）を、図１の概略構成断面図によって説明する。
【００２１】
図１に示すように、半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３が形成されている。このゲート電極１３上には絶縁膜１４が形成されている。この絶縁膜１４は、例えば酸化シリコン膜もしくは窒化シリコン膜で形成されている。さらに、ゲート電極１３の両側には、サイドウォール絶縁膜１５、１６が形成されている。このサイドウォール絶縁膜１５、１６は、例えば酸化シリコン膜もしくは窒化シリコン膜で形成されている。また、上記半導体基板１１には、トランジスタ領域を分離する素子分離領域３１が形成されている。この素子分離領域３１は、例えばＳＴＩ（Shallow Trench Isolation）構造をなす。
【００２２】
上記ゲート電極１３の両側の半導体基板１１上には、選択エピタキシャル成長によって形成された、ヒ素（Ａｓ）をドーピングしたシリコンゲルマニウム層からなるソース・ドレインのエクステンション領域１７、１８が形成されている。このエクステンション領域１７、１８の構造は、Raised Source Drain Extension構造（ＲＳＤＥ構造）もしくはエレベーテッド・ソース・ドレイン・エクステンション構造と呼ばれるものである。
【００２３】
上記半導体装置１によれば、ソース・ドレインのエクステンション領域１７、１８がシリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなることから、エクステンション領域１７、１８表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば５×１０19ａｔｏｍｓ／ｃｍ3程度もしくはそれ以上のヒ素（Ａｓ）を含むことができるという利点がある。
【００２４】
本発明の半導体装置の一実施の形態（第２実施例）を、図２の概略構成断面図によって説明する。
【００２５】
図２に示すように、半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３が形成されている。このゲート電極１３上には絶縁膜１４が形成されている。この絶縁膜１４は、例えば酸化シリコン膜もしくは窒化シリコン膜で形成されている。また、ゲート電極１３の両側の半導体基板１１上にはエクステンション領域１７、１８が形成されている。このエクステンション領域は、前記第１実施例と同様にエピタキシャル成長によって形成することができる。さらに、ゲート電極１３の両側におけるエクステンション領域１７、１８上には、サイドウォール絶縁膜１５、１６が形成されている。このサイドウォール絶縁膜１５、１６は、例えば酸化シリコン膜もしくは窒化シリコン膜で形成されている。また、上記半導体基板１１には、トランジスタ領域を分離する素子分離領域（図示せず）が形成されている。この素子分離領域は、例えばＳＴＩ（Shallow Trench Isolation）構造をなす。
【００２６】
上記ゲート電極１３の両側で上記サイドウォール絶縁膜１５、１６を介したエクステンション領域１７、１８上には、選択エピタキシャル成長によって形成された、ヒ素（Ａｓ）をドーピングしたシリコンゲルマニウム層からなるソース・ドレイン領域１９、２０が形成されている。このソース・ドレイン領域１９、２０の構造は、Raised Source Drain構造（ＲＳＤ構造）もしくはエレベーテッド・ソース・ドレイン構造と呼ばれるものである。
【００２７】
上記半導体装置２によれば、ソース・ドレイン領域１９、２０がシリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなることから、ソース・ドレイン領域１９、２０表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば５×１０19ａｔｏｍｓ／ｃｍ3程度もしくはそれ以上のヒ素（Ａｓ）を含むことができるという利点がある。
【００２８】
次に、本発明の半導体装置の製造方法に係る一実施の形態（製造方法の第１実施例）を、図３の製造工程断面図によって説明する。
【００２９】
図３（１）に示すように、半導体基板（例えば、シリコン基板）１１に素子形成領域（トランジスタ形成領域）を分離する素子分離領域３１が、例えば酸化シリコン系絶縁膜で形成されている。この素子形成領域の半導体基板１１上にはゲート絶縁膜１２を介してゲート電極１３が形成されている。このゲート電極１３上には絶縁膜１４が形成され、同ゲート電極１３の側壁にはサイドウォール１５、１６が形成されている。上記絶縁膜１４、サイドウォール１５、１６は、後の工程でソース・ドレイン領域上に選択エピタキシャル成長によってヒ素を高濃度にドーピングしたシリコンゲルマニウムエピタキシャル成長層を形成するため、エピタキシャル成長のマスクとなるような材料、例えば、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）等の材料で形成されている。また上記素子分離領域３１は、例えばＳＴＩ（Shallow Trench Isolation）構造で形成することができる。
【００３０】
次に、図３（２）に示すように、選択エピタキシャル成長技術によって、半導体基板１１上にヒ素（Ａｓ）をドーピングしたシリコンゲルマニウム層を選択的に形成する。このシリコンゲルマニウム層がエクステンション領域１７、１８となる。この選択エピタキシャル成長では、絶縁膜１４、サイドウォール絶縁膜１５、１６、素子分離領域３１等がマスクとなり、半導体基板１１上のみにヒ素（Ａｓ）をドーピングしたシリコンゲルマニウム層を選択的にエピタキシャル成長させることができる。このエクステンション領域１７、１８の構造は、Raised Source Drain Extension構造（ＲＳＤＥ構造）もしくはエレベーテッド・ソース・ドレイン・エクステンション構造と呼ばれるもので、半導体基板１１上に選択的にエピタキシャル層を形成することで形成される。
【００３１】
具体的には、常圧エピタキシャル気相成長装置（図示せず）を用い、チャンバの容積が一例として５Ｌ−２０Ｌの場合、エピタキシャル成長雰囲気の圧力を大気圧（ここでいう大気圧は通常の地上での大気圧とする。例えば１気圧＝１０１３ｈＰａとする。）、成長温度（例えば基板温度）を７５０℃、原料ガスに、一例として、シリコン原料ガスとしてジクロロシラン（ＳｉＨ2Ｃｌ2）、ゲルマニウム原料ガスとしてゲルマン（ＧｅＨ4）、ドーピング原料ガスとしてアルシン（ＡｓＨ3）（例えば１体積％に水素（Ｈ2）で希釈）、選択成長させるためのガスとして塩化水素（ＨＣｌ）、ドーピング物質を均一分布させるためのガスとして水素（Ｈ2）を用いる。
【００３２】
そして、各ガスの流量は、ジクロロシラン（ＳｉＨ2Ｃｌ2）を５０ｃｍ3／ｍｉｎ、ゲルマン（ＧｅＨ4）を５ｃｍ3／ｍｉｎ−２００ｃｍ3／ｍｉｎ、アルシン（ＡｓＨ3）（１体積％に水素（Ｈ2）で希釈）を１０ｃｍ3／ｍｉｎ、塩化水素（ＨＣｌ）を２５ｃｍ3／ｍｉｎ、水素（Ｈ2）を２０Ｌ／ｍｉｎ−３０Ｌ／ｍｉｎに設定する。このような条件でエピタキシャル成長させることで、ソース・ドレイン領域に選択エピタキシャル成長が可能になる。
【００３３】
上記基板温度は６５０℃−７５０℃の範囲で適宜決定することができる。また、上記原料ガスの供給量は、ジクロロシラン（ＳｉＨ2Ｃｌ2）を５０ｃｍ3／ｍｉｎ−５００ｃｍ3／ｍｉｎ、アルシン（ＡｓＨ3）（１体積％に水素（Ｈ2）で希釈）を５ｃｍ3／ｍｉｎ−２００ｃｍ3／ｍｉｎ、塩化水素（ＨＣｌ）を１５ｃｍ3／ｍｉｎ−２００ｃｍ3／ｍｉｎ、ゲルマン（ＧｅＨ4）を５ｃｍ3／ｍｉｎ−２００ｃｍ3／ｍｉｎ、水素（Ｈ2）を１０Ｌ／ｍｉｎ−３０Ｌ／ｍｉｎの範囲で適宜決定することができる。
【００３４】
また、ＧｅＨ4の供給流量を増加させることにより、ヒ素（Ａｓ）濃度およびゲルマニウム濃度を高くすることができる。それを図４によって説明する。図４は、ＨＣｌを２５ｃｍ3／ｍｉｎ、ＡｓＨ3を１０ｃｍ3／ｍｉｎ、Ｈ2を２０Ｌ／ｍｉｎにて供給し、ＧｅＨ4の流量を変えた場合のヒ素（Ａｓ）のドーピング濃度およびゲルマニウム濃度を示したものである。図４に示すように、ＧｅＨ4流量の増加に伴いＡｓ濃度およびゲルマニウム濃度が増加することが判る。
【００３５】
また、ＧｅＨ4の供給流量を増加させることにより、成膜レートを高くすることができ、膜の比抵抗を低くすることができる。それを図５によって説明する。図５は、ＧｅＨ4の流量を変えた場合の比抵抗および成長速度を示したものである。図５に示すように、ＧｅＨ4流量の増加に伴いエピタキシャル成長の成長速度が増加することが判る。また、ＧｅＨ4流量の増加に伴い、比抵抗が減少することが判る。
【００３６】
上記実施例では、原料ガスの一つにジクロロシランを用いたが、このかわりにトリクロロシラントリクロロシラン（ＳｉＨＣｌ3）を用いることもできる。また、ジクロロシランのかわりにモノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）もしくはトリシラン（Ｓｉ3Ｈ8）を用いることもできる。この場合には、塩素の供給源として併せて塩化水素ガスもしくは塩素ガスを用いる。またエピタキシャル成長の選択性を高めるために塩素ガスを添加することも好ましい。
【００３７】
上記第１実施例の製造方法では、ヒ素をドーピングしながらシリコンゲルマニウムを半導体基板１１上に選択的にエピタキシャル成長させることから、エクステンション領域１７、１８表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば５×１０19／ｃｍ3程度もしくはそれ以上濃度のヒ素（Ａｓ）を、エピタキシャル成長により形成されたシリコンゲルマニウム層に含むことができる。これは、シリコンゲルマニウムの格子内部にヒ素が取り込まれるため、ドーピングされたヒ素による凹凸の発生が抑制されるためと考えられる。よって、エクステンション領域１７、１８表面が平滑な面となるように、高濃度のヒ素を含んだシリコンゲルマニウム層をエピタキシャル成長できるという利点がある。
【００３８】
上記第１実施例の製造方法では、ドーピング物質にヒ素（Ａｓ）を用いたが、ｐ型のエクステンション領域を形成する場合には、ドーピング物質にジボラン（Ｂ2Ｈ6）を用い、上記同様の選択エピタキシャル成長法によって、ホウ素（Ｂ）を含むシリコンゲルマニウムからなるエクステンション領域を形成することができる。また、ｎ型のエピタキシャル領域を形成する場合には、ドーピング物質にホスフィン（ＰＨ3）を用い、上記同様の選択エピタキシャル成長法によって、リン（Ｐ）を含むシリコンゲルマニウムからなるエクステンション領域を形成することができる。
【００３９】
次に、本発明の半導体装置の製造方法に係る一実施の形態（製造方法の第２実施例）を、図６の製造工程断面図によって説明する。
【００４０】
図６（１）に示すように、半導体基板（例えば、シリコン基板）１１に素子形成領域（トランジスタ形成領域）を分離する素子分離領域（図示せず）を、例えば酸化シリコン系絶縁膜で形成する。この素子形成領域の半導体基板１１上にはゲート絶縁膜１２を介してゲート電極１３を形成する。このゲート電極１３上には絶縁膜１４が形成されてもよい。また、ゲート電極１３の両側の半導体基板１１上にはエクステンション領域１７、１８を形成する。このエクステンション領域１７、１８は、前記第１実施例と同様にエピタキシャル成長によって形成することができる。さらに、ゲート電極１３の両側におけるエクステンション領域１７、１８上には、サイドウォール絶縁膜１５、１６を形成する。上記絶縁膜１４、サイドウォール１５、１６は、後の工程でエクステンション領域１７、１８上に選択エピタキシャル成長によってヒ素を高濃度にドーピングしたシリコンゲルマニウムエピタキシャル成長層を形成するため、エピタキシャル成長のマスクとなるような材料、例えば、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）等の材料で形成されている。また上記素子分離領域（図示せず）は、例えばＳＴＩ（Shallow Trench Isolation）構造で形成することができる。
【００４１】
次に、図６（２）に示すように、選択エピタキシャル成長技術によって、上記エクステンション領域１７、１８上にヒ素（Ａｓ）をドーピングしたシリコンゲルマニウム層を選択的に形成する。このシリコンゲルマニウム層がソース・ドレイン領域１９、２０となる。この選択エピタキシャル成長では、絶縁膜１４、サイドウォール絶縁膜１５、１６、素子分離領域（図示せず）等がマスクとなり、上記エクステンション領域１７、１８上のみにヒ素（Ａｓ）をドーピングしたシリコンゲルマニウム層を選択的にエピタキシャル成長させることができる。このソース・ドレイン領域１９、２０の構造は、Raised Source Drain構造（ＲＳＤ構造）もしくはエレベーテッド・ソース・ドレイン構造と呼ばれるもので、選択的にエピタキシャル層を形成することで形成される。
【００４２】
具体的には、常圧エピタキシャル気相成長装置（図示せず）を用い、チャンバの容積が一例として５Ｌ−２０Ｌの場合、エピタキシャル成長雰囲気の圧力を大気圧（ここでいう大気圧は通常の地上での大気圧とする。例えば１気圧＝１０１３ｈＰａとする。）、成長温度（例えば基板温度）を７５０℃、原料ガスに、一例として、シリコン原料ガスとしてジクロロシラン（ＳｉＨ2Ｃｌ2）、ゲルマニウム原料ガスとしてゲルマン（ＧｅＨ4）、ドーピング原料ガスとしてアルシン（ＡｓＨ3）（例えば１体積％に水素（Ｈ2）で希釈）、選択成長させるためのガスとして塩化水素（ＨＣｌ）、ドーピング物質を均一分布させるためのガスとして水素（Ｈ2）を用いる。
【００４３】
そして、各ガスの流量は、ジクロロシラン（ＳｉＨ2Ｃｌ2）を５０ｃｍ3／ｍｉｎ、ゲルマン（ＧｅＨ4）を５ｃｍ3／ｍｉｎ−２００ｃｍ3／ｍｉｎ、アルシン（ＡｓＨ3）（１体積％に水素（Ｈ2）で希釈）を１０ｃｍ3／ｍｉｎ、塩化水素（ＨＣｌ）を２５ｃｍ3／ｍｉｎ、水素（Ｈ2）を２０Ｌ／ｍｉｎ−３０Ｌ／ｍｉｎに設定する。このような条件でエピタキシャル成長させることで、ソース・ドレインの形成領域に選択エピタキシャル成長が可能になる。
【００４４】
上記基板温度は６５０℃−７５０℃の範囲で適宜決定することができる。また、上記原料ガスの供給量は、ジクロロシラン（ＳｉＨ2Ｃｌ2）を５０ｃｍ3／ｍｉｎ−５００ｃｍ3／ｍｉｎ、アルシン（ＡｓＨ3）（１体積％に水素（Ｈ2）で希釈）を５ｃｍ3／ｍｉｎ−２００ｃｍ3／ｍｉｎ、塩化水素（ＨＣｌ）を１５ｃｍ3／ｍｉｎ−２００ｃｍ3／ｍｉｎ、ゲルマン（ＧｅＨ4）を５ｃｍ3／ｍｉｎ−２００ｃｍ3／ｍｉｎ、水素（Ｈ2）を１０Ｌ／ｍｉｎ−３０Ｌ／ｍｉｎの範囲で適宜決定することができる。
【００４５】
また、前記図４によって説明したように、ＧｅＨ4流量の増加に伴いＡｓ濃度およびゲルマニウム濃度が増加することが判る。さらに、前記図５によって説明したように、ＧｅＨ4流量の増加に伴いエピタキシャル成長の成長速度が増加することが判る。また、ＧｅＨ4流量の増加に伴い、比抵抗が減少することが判る。
【００４６】
上記実施例では、原料ガスの一つにジクロロシランを用いたが、このかわりにトリクロロシラントリクロロシラン（ＳｉＨＣｌ3）を用いることもできる。また、ジクロロシランのかわりにモノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）もしくはトリシラン（Ｓｉ3Ｈ8）を用いることもできる。この場合には、塩素の供給源として併せて塩化水素ガスもしくは塩素ガスを用いる。またエピタキシャル成長の選択性を高めるために塩素ガスを添加することも好ましい。
【００４７】
上記第２実施例の製造方法では、ヒ素をドーピングしながらシリコンゲルマニウムを選択的にエピタキシャル成長させることから、ソース・ドレイン領域１９、２０表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば５×１０19／ｃｍ3程度もしくはそれ以上濃度のヒ素（Ａｓ）を、エピタキシャル成長により形成されたシリコンゲルマニウム層に含むことができる。これは、シリコンゲルマニウムの格子内部にヒ素が取り込まれるため、ドーピングされたヒ素による凹凸の発生が抑制されるためと考えられる。よって、ソース・ドレイン領域１９、２０表面が平滑な面となるように、高濃度のヒ素を含んだシリコンゲルマニウム層をエピタキシャル成長できるという利点がある。
【００４８】
上記第２実施例の製造方法では、ドーピング物質にヒ素（Ａｓ）を用いたが、ｐ型のエクステンション領域を形成する場合には、ドーピング物質にジボラン（Ｂ2Ｈ6）を用い、上記同様の選択エピタキシャル成長法によって、ホウ素（Ｂ）を含むシリコンゲルマニウムからなるソース・ドレイン領域を形成することができる。また、ｎ型のエピタキシャル領域を形成する場合には、ドーピング物質にホスフィン（ＰＨ3）を用い、上記同様の選択エピタキシャル成長法によって、リン（Ｐ）を含むシリコンゲルマニウムからなるソース・ドレイン領域を形成することができる。
【符号の説明】
【００４９】
１、２…半導体装置、１１…半導体基板、１２…ゲート絶縁膜、１３…ゲート電極、１７，１８…エクステンション領域、１９，２０…ソース・ドレイン領域
【技術分野】
【０００１】
本発明は、シリコンゲルマニウムを用いたソース・ドレイン・エクステンションもしくはソース・ドレインを有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
トランジスタの高集積化、高速化は、スケーリング則基づき、トランジスタの微細化によって実現してきている。近年、微細化に伴う短チャネル効果がロールオフ（Roll-off）特性の劣化等デバイス特性に悪影響を与えている。短チャネル効果の抑制には不純物の拡散深さ（Ｘｊ）を浅くする必要があるが、従来のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）構造では寄生抵抗の増大が課題となっていた。そこで、ソース・ドレインのエクステンション領域を選択エピタキシャル成長によって積み上げるように形成するRaised Source Drain Extension構造（以下、ＲＳＤＥ構造という）が提案されている。このＲＳＤＥ構造は、Ｘｊを浅く抑えることができ、かつ寄生抵抗の増大も抑制できるため、短チャネル効果の抑制に必要な構造として検討されている。
【０００３】
ＲＳＤＥ構造の形成には、Ｘｊ深さ抑制するため、従来の選択シリコンエピタキシャル成長による成膜、イオンインプラおよびＲＴＡを用いたプロセスに代わって、In−situ ドープトシリコン選択エピタキシャル成長が検討されている。例えば、ジクロロシラン（Ｓｉ2Ｈ2Ｃｌ2）、塩化水素(ＨＣｌ)、アルシン（ＡｓＨ3）を用いた選択エピタキシャル成膜技術が検討されてきた（例えば、非特許文献１参照。）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】生田、宮波、藤田、岩元著 ２４ａ−Ｗ−１ 「大気圧 In−situ As doped Si 選択エピタキシャル成長プロセスにおける高活性化検討」 第５３回応用物理学関係連合講演会 講演予講集 ｐ．９０３ ２００６年
【発明の概要】
【発明が解決しようとする課題】
【０００５】
解決しようとする問題点は、In−situ ドープトシリコン選択エピタキシャル成長技術を用いた場合に、ヒ素（Ａｓ）の濃度を高くすると、エクステンション領域に表面に凹凸が発生するため、ヒ素（Ａｓ）濃度を高くすることができない点である。
【０００６】
本発明は、ヒ素（Ａｓ）を高濃度にドーピングした状態でエクステンション領域のエピタキシャル成長膜表面に凹凸を発生させることなく、平滑な面に形成することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の半導体装置（第１半導体装置）は、半導体基板上にゲート絶縁膜を介してゲート電極を備え、前記ゲート電極の両側の前記半導体基板上に形成された不純物を含有してなるエクステンション領域を備えた半導体装置であって、前記エクステンション領域は、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなることを特徴とする。
【０００８】
本発明の半導体装置（第１半導体装置）では、エクステンション領域が、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長された膜からなることから、このエピタキシャル成長膜は、成長表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば５×１０19ａｔｏｍｓ／ｃｍ3程度もしくはそれ以上のヒ素（Ａｓ）を含むことができる。
【０００９】
本発明の半導体装置（第２半導体装置）は、半導体基板上にゲート絶縁膜を介してゲート電極を備え、前記ゲート電極の両側の前記半導体基板上に形成された不純物を含有してなるソース・ドレイン領域を備えた半導体装置であって、前記ソース・ドレイン領域は、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなることを特徴とする。
【００１０】
本発明の半導体装置（第２半導体装置）では、ソース・ドレイン領域が、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長された膜からなることから、このエピタキシャル成長膜は、成長表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば５×１０19ａｔｏｍｓ／ｃｍ3程度もしくはそれ以上のヒ素（Ａｓ）を含むことができる。
【００１１】
本発明の半導体装置の製造方法（第１製造方法）は、半導体基板上にゲート絶縁膜を介してゲート電極を形成し、前記ゲート電極の両側の前記半導体基板上に不純物を含有してなるエクステンション領域を選択エピタキシャル成長によって形成する工程を備えた半導体装置の製造方法であって、前記選択エピタキシャル成長は、ヒ素をドーピングしながらシリコンとゲルマニウムとを前記半導体基板上に選択的にエピタキシャル成長させることを特徴とする。
【００１２】
本発明の半導体装置の製造方法（第１製造方法）では、ヒ素をドーピングしながらシリコンとゲルマニウムとを半導体基板上に選択的にエピタキシャル成長させてエクステンション領域を形成することから、エクステンション領域表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば５×１０19ａｔｏｍｓ／ｃｍ3程度もしくはそれ以上濃度のヒ素（Ａｓ）を、エピタキシャル成長により形成されたシリコンゲルマニウム層に含むことができる。これは、シリコンゲルマニウムの格子内部にヒ素が取り込まれるため、ドーピングされたヒ素による凹凸の発生が抑制されるためと考えられる。
【００１３】
本発明の半導体装置の製造方法（第２製造方法）は、半導体基板上にゲート絶縁膜を介してゲート電極を形成し、前記ゲート電極の両側の前記半導体基板上に不純物を含有してなるソース・ドレイン領域を選択エピタキシャル成長によって形成する工程を備えた半導体装置の製造方法であって、前記選択エピタキシャル成長は、ヒ素をドーピングしながらシリコンとゲルマニウムとを前記半導体基板上に選択的にエピタキシャル成長させることを特徴とする。
【００１４】
本発明の半導体装置の製造方法（第２製造方法）では、ヒ素をドーピングしながらシリコンとゲルマニウムとを半導体基板上に選択的にエピタキシャル成長させてソース・ドレイン領域を形成することから、ソース・ドレイン領域表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば５×１０19ａｔｏｍｓ／ｃｍ3程度もしくはそれ以上濃度のヒ素（Ａｓ）を、エピタキシャル成長により形成されたシリコンゲルマニウム層に含むことができる。これは、シリコンゲルマニウムの格子内部にヒ素が取り込まれるため、ドーピングされたヒ素による凹凸の発生が抑制されるためと考えられる。
【発明の効果】
【００１５】
本発明の半導体装置（第１半導体装置）によれば、エクステンション領域を形成するエピタキシャル成長膜にシリコンゲルマニウムを用いたことから、高濃度のヒ素を含ませても、エクステンション領域の表面が凹凸になることが無くなるという利点がある。
【００１６】
本発明の半導体装置（第２半導体装置）によれば、ソース・ドレイン領域を形成するエピタキシャル成長膜にシリコンゲルマニウムを用いたことから、高濃度のヒ素を含ませても、ソース・ドレイン領域の表面が凹凸になることが無くなるという利点がある。
【００１７】
本発明の半導体装置の製造方法（第１製造方法）によれば、ヒ素をドーピングしながらシリコンとゲルマニウムとを半導体基板上に選択的にエピタキシャル成長させてエクステンション領域を形成するため、表面が凹凸に形成されることなく、エクステンション領域表面を平滑な面にエピタキシャル成長できるという利点がある。
【００１８】
本発明の半導体装置の製造方法（第２製造方法）によれば、ヒ素をドーピングしながらシリコンとゲルマニウムとを半導体基板上に選択的にエピタキシャル成長させてソース・ドレイン領域を形成するため、表面が凹凸に形成されることなく、ソース・ドレイン領域表面を平滑な面にエピタキシャル成長できるという利点がある。
【図面の簡単な説明】
【００１９】
【図１】本発明の半導体装置に係る一実施の形態（第１実施例）を示した概略構成断面図である。
【図２】本発明の半導体装置に係る一実施の形態（第２実施例）を示した概略構成断面図である。
【図３】本発明の半導体装置の製造方法に係る一実施の形態（第１実施例）を示した製造工程断面図である。
【図４】本発明に係わる選択エピタキシャル成長におけるヒ素濃度およびゲルマニウム濃度とゲルマン流量との関係を示した図である。
【図５】本発明に係わる選択エピタキシャル成長における比抵抗および成長速度とゲルマン流量との関係を示した図である。
【図６】本発明の半導体装置の製造方法に係る一実施の形態（第２実施例）を示した製造工程断面図である。
【発明を実施するための形態】
【００２０】
本発明の半導体装置の一実施の形態（第１実施例）を、図１の概略構成断面図によって説明する。
【００２１】
図１に示すように、半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３が形成されている。このゲート電極１３上には絶縁膜１４が形成されている。この絶縁膜１４は、例えば酸化シリコン膜もしくは窒化シリコン膜で形成されている。さらに、ゲート電極１３の両側には、サイドウォール絶縁膜１５、１６が形成されている。このサイドウォール絶縁膜１５、１６は、例えば酸化シリコン膜もしくは窒化シリコン膜で形成されている。また、上記半導体基板１１には、トランジスタ領域を分離する素子分離領域３１が形成されている。この素子分離領域３１は、例えばＳＴＩ（Shallow Trench Isolation）構造をなす。
【００２２】
上記ゲート電極１３の両側の半導体基板１１上には、選択エピタキシャル成長によって形成された、ヒ素（Ａｓ）をドーピングしたシリコンゲルマニウム層からなるソース・ドレインのエクステンション領域１７、１８が形成されている。このエクステンション領域１７、１８の構造は、Raised Source Drain Extension構造（ＲＳＤＥ構造）もしくはエレベーテッド・ソース・ドレイン・エクステンション構造と呼ばれるものである。
【００２３】
上記半導体装置１によれば、ソース・ドレインのエクステンション領域１７、１８がシリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなることから、エクステンション領域１７、１８表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば５×１０19ａｔｏｍｓ／ｃｍ3程度もしくはそれ以上のヒ素（Ａｓ）を含むことができるという利点がある。
【００２４】
本発明の半導体装置の一実施の形態（第２実施例）を、図２の概略構成断面図によって説明する。
【００２５】
図２に示すように、半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３が形成されている。このゲート電極１３上には絶縁膜１４が形成されている。この絶縁膜１４は、例えば酸化シリコン膜もしくは窒化シリコン膜で形成されている。また、ゲート電極１３の両側の半導体基板１１上にはエクステンション領域１７、１８が形成されている。このエクステンション領域は、前記第１実施例と同様にエピタキシャル成長によって形成することができる。さらに、ゲート電極１３の両側におけるエクステンション領域１７、１８上には、サイドウォール絶縁膜１５、１６が形成されている。このサイドウォール絶縁膜１５、１６は、例えば酸化シリコン膜もしくは窒化シリコン膜で形成されている。また、上記半導体基板１１には、トランジスタ領域を分離する素子分離領域（図示せず）が形成されている。この素子分離領域は、例えばＳＴＩ（Shallow Trench Isolation）構造をなす。
【００２６】
上記ゲート電極１３の両側で上記サイドウォール絶縁膜１５、１６を介したエクステンション領域１７、１８上には、選択エピタキシャル成長によって形成された、ヒ素（Ａｓ）をドーピングしたシリコンゲルマニウム層からなるソース・ドレイン領域１９、２０が形成されている。このソース・ドレイン領域１９、２０の構造は、Raised Source Drain構造（ＲＳＤ構造）もしくはエレベーテッド・ソース・ドレイン構造と呼ばれるものである。
【００２７】
上記半導体装置２によれば、ソース・ドレイン領域１９、２０がシリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなることから、ソース・ドレイン領域１９、２０表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば５×１０19ａｔｏｍｓ／ｃｍ3程度もしくはそれ以上のヒ素（Ａｓ）を含むことができるという利点がある。
【００２８】
次に、本発明の半導体装置の製造方法に係る一実施の形態（製造方法の第１実施例）を、図３の製造工程断面図によって説明する。
【００２９】
図３（１）に示すように、半導体基板（例えば、シリコン基板）１１に素子形成領域（トランジスタ形成領域）を分離する素子分離領域３１が、例えば酸化シリコン系絶縁膜で形成されている。この素子形成領域の半導体基板１１上にはゲート絶縁膜１２を介してゲート電極１３が形成されている。このゲート電極１３上には絶縁膜１４が形成され、同ゲート電極１３の側壁にはサイドウォール１５、１６が形成されている。上記絶縁膜１４、サイドウォール１５、１６は、後の工程でソース・ドレイン領域上に選択エピタキシャル成長によってヒ素を高濃度にドーピングしたシリコンゲルマニウムエピタキシャル成長層を形成するため、エピタキシャル成長のマスクとなるような材料、例えば、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）等の材料で形成されている。また上記素子分離領域３１は、例えばＳＴＩ（Shallow Trench Isolation）構造で形成することができる。
【００３０】
次に、図３（２）に示すように、選択エピタキシャル成長技術によって、半導体基板１１上にヒ素（Ａｓ）をドーピングしたシリコンゲルマニウム層を選択的に形成する。このシリコンゲルマニウム層がエクステンション領域１７、１８となる。この選択エピタキシャル成長では、絶縁膜１４、サイドウォール絶縁膜１５、１６、素子分離領域３１等がマスクとなり、半導体基板１１上のみにヒ素（Ａｓ）をドーピングしたシリコンゲルマニウム層を選択的にエピタキシャル成長させることができる。このエクステンション領域１７、１８の構造は、Raised Source Drain Extension構造（ＲＳＤＥ構造）もしくはエレベーテッド・ソース・ドレイン・エクステンション構造と呼ばれるもので、半導体基板１１上に選択的にエピタキシャル層を形成することで形成される。
【００３１】
具体的には、常圧エピタキシャル気相成長装置（図示せず）を用い、チャンバの容積が一例として５Ｌ−２０Ｌの場合、エピタキシャル成長雰囲気の圧力を大気圧（ここでいう大気圧は通常の地上での大気圧とする。例えば１気圧＝１０１３ｈＰａとする。）、成長温度（例えば基板温度）を７５０℃、原料ガスに、一例として、シリコン原料ガスとしてジクロロシラン（ＳｉＨ2Ｃｌ2）、ゲルマニウム原料ガスとしてゲルマン（ＧｅＨ4）、ドーピング原料ガスとしてアルシン（ＡｓＨ3）（例えば１体積％に水素（Ｈ2）で希釈）、選択成長させるためのガスとして塩化水素（ＨＣｌ）、ドーピング物質を均一分布させるためのガスとして水素（Ｈ2）を用いる。
【００３２】
そして、各ガスの流量は、ジクロロシラン（ＳｉＨ2Ｃｌ2）を５０ｃｍ3／ｍｉｎ、ゲルマン（ＧｅＨ4）を５ｃｍ3／ｍｉｎ−２００ｃｍ3／ｍｉｎ、アルシン（ＡｓＨ3）（１体積％に水素（Ｈ2）で希釈）を１０ｃｍ3／ｍｉｎ、塩化水素（ＨＣｌ）を２５ｃｍ3／ｍｉｎ、水素（Ｈ2）を２０Ｌ／ｍｉｎ−３０Ｌ／ｍｉｎに設定する。このような条件でエピタキシャル成長させることで、ソース・ドレイン領域に選択エピタキシャル成長が可能になる。
【００３３】
上記基板温度は６５０℃−７５０℃の範囲で適宜決定することができる。また、上記原料ガスの供給量は、ジクロロシラン（ＳｉＨ2Ｃｌ2）を５０ｃｍ3／ｍｉｎ−５００ｃｍ3／ｍｉｎ、アルシン（ＡｓＨ3）（１体積％に水素（Ｈ2）で希釈）を５ｃｍ3／ｍｉｎ−２００ｃｍ3／ｍｉｎ、塩化水素（ＨＣｌ）を１５ｃｍ3／ｍｉｎ−２００ｃｍ3／ｍｉｎ、ゲルマン（ＧｅＨ4）を５ｃｍ3／ｍｉｎ−２００ｃｍ3／ｍｉｎ、水素（Ｈ2）を１０Ｌ／ｍｉｎ−３０Ｌ／ｍｉｎの範囲で適宜決定することができる。
【００３４】
また、ＧｅＨ4の供給流量を増加させることにより、ヒ素（Ａｓ）濃度およびゲルマニウム濃度を高くすることができる。それを図４によって説明する。図４は、ＨＣｌを２５ｃｍ3／ｍｉｎ、ＡｓＨ3を１０ｃｍ3／ｍｉｎ、Ｈ2を２０Ｌ／ｍｉｎにて供給し、ＧｅＨ4の流量を変えた場合のヒ素（Ａｓ）のドーピング濃度およびゲルマニウム濃度を示したものである。図４に示すように、ＧｅＨ4流量の増加に伴いＡｓ濃度およびゲルマニウム濃度が増加することが判る。
【００３５】
また、ＧｅＨ4の供給流量を増加させることにより、成膜レートを高くすることができ、膜の比抵抗を低くすることができる。それを図５によって説明する。図５は、ＧｅＨ4の流量を変えた場合の比抵抗および成長速度を示したものである。図５に示すように、ＧｅＨ4流量の増加に伴いエピタキシャル成長の成長速度が増加することが判る。また、ＧｅＨ4流量の増加に伴い、比抵抗が減少することが判る。
【００３６】
上記実施例では、原料ガスの一つにジクロロシランを用いたが、このかわりにトリクロロシラントリクロロシラン（ＳｉＨＣｌ3）を用いることもできる。また、ジクロロシランのかわりにモノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）もしくはトリシラン（Ｓｉ3Ｈ8）を用いることもできる。この場合には、塩素の供給源として併せて塩化水素ガスもしくは塩素ガスを用いる。またエピタキシャル成長の選択性を高めるために塩素ガスを添加することも好ましい。
【００３７】
上記第１実施例の製造方法では、ヒ素をドーピングしながらシリコンゲルマニウムを半導体基板１１上に選択的にエピタキシャル成長させることから、エクステンション領域１７、１８表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば５×１０19／ｃｍ3程度もしくはそれ以上濃度のヒ素（Ａｓ）を、エピタキシャル成長により形成されたシリコンゲルマニウム層に含むことができる。これは、シリコンゲルマニウムの格子内部にヒ素が取り込まれるため、ドーピングされたヒ素による凹凸の発生が抑制されるためと考えられる。よって、エクステンション領域１７、１８表面が平滑な面となるように、高濃度のヒ素を含んだシリコンゲルマニウム層をエピタキシャル成長できるという利点がある。
【００３８】
上記第１実施例の製造方法では、ドーピング物質にヒ素（Ａｓ）を用いたが、ｐ型のエクステンション領域を形成する場合には、ドーピング物質にジボラン（Ｂ2Ｈ6）を用い、上記同様の選択エピタキシャル成長法によって、ホウ素（Ｂ）を含むシリコンゲルマニウムからなるエクステンション領域を形成することができる。また、ｎ型のエピタキシャル領域を形成する場合には、ドーピング物質にホスフィン（ＰＨ3）を用い、上記同様の選択エピタキシャル成長法によって、リン（Ｐ）を含むシリコンゲルマニウムからなるエクステンション領域を形成することができる。
【００３９】
次に、本発明の半導体装置の製造方法に係る一実施の形態（製造方法の第２実施例）を、図６の製造工程断面図によって説明する。
【００４０】
図６（１）に示すように、半導体基板（例えば、シリコン基板）１１に素子形成領域（トランジスタ形成領域）を分離する素子分離領域（図示せず）を、例えば酸化シリコン系絶縁膜で形成する。この素子形成領域の半導体基板１１上にはゲート絶縁膜１２を介してゲート電極１３を形成する。このゲート電極１３上には絶縁膜１４が形成されてもよい。また、ゲート電極１３の両側の半導体基板１１上にはエクステンション領域１７、１８を形成する。このエクステンション領域１７、１８は、前記第１実施例と同様にエピタキシャル成長によって形成することができる。さらに、ゲート電極１３の両側におけるエクステンション領域１７、１８上には、サイドウォール絶縁膜１５、１６を形成する。上記絶縁膜１４、サイドウォール１５、１６は、後の工程でエクステンション領域１７、１８上に選択エピタキシャル成長によってヒ素を高濃度にドーピングしたシリコンゲルマニウムエピタキシャル成長層を形成するため、エピタキシャル成長のマスクとなるような材料、例えば、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）等の材料で形成されている。また上記素子分離領域（図示せず）は、例えばＳＴＩ（Shallow Trench Isolation）構造で形成することができる。
【００４１】
次に、図６（２）に示すように、選択エピタキシャル成長技術によって、上記エクステンション領域１７、１８上にヒ素（Ａｓ）をドーピングしたシリコンゲルマニウム層を選択的に形成する。このシリコンゲルマニウム層がソース・ドレイン領域１９、２０となる。この選択エピタキシャル成長では、絶縁膜１４、サイドウォール絶縁膜１５、１６、素子分離領域（図示せず）等がマスクとなり、上記エクステンション領域１７、１８上のみにヒ素（Ａｓ）をドーピングしたシリコンゲルマニウム層を選択的にエピタキシャル成長させることができる。このソース・ドレイン領域１９、２０の構造は、Raised Source Drain構造（ＲＳＤ構造）もしくはエレベーテッド・ソース・ドレイン構造と呼ばれるもので、選択的にエピタキシャル層を形成することで形成される。
【００４２】
具体的には、常圧エピタキシャル気相成長装置（図示せず）を用い、チャンバの容積が一例として５Ｌ−２０Ｌの場合、エピタキシャル成長雰囲気の圧力を大気圧（ここでいう大気圧は通常の地上での大気圧とする。例えば１気圧＝１０１３ｈＰａとする。）、成長温度（例えば基板温度）を７５０℃、原料ガスに、一例として、シリコン原料ガスとしてジクロロシラン（ＳｉＨ2Ｃｌ2）、ゲルマニウム原料ガスとしてゲルマン（ＧｅＨ4）、ドーピング原料ガスとしてアルシン（ＡｓＨ3）（例えば１体積％に水素（Ｈ2）で希釈）、選択成長させるためのガスとして塩化水素（ＨＣｌ）、ドーピング物質を均一分布させるためのガスとして水素（Ｈ2）を用いる。
【００４３】
そして、各ガスの流量は、ジクロロシラン（ＳｉＨ2Ｃｌ2）を５０ｃｍ3／ｍｉｎ、ゲルマン（ＧｅＨ4）を５ｃｍ3／ｍｉｎ−２００ｃｍ3／ｍｉｎ、アルシン（ＡｓＨ3）（１体積％に水素（Ｈ2）で希釈）を１０ｃｍ3／ｍｉｎ、塩化水素（ＨＣｌ）を２５ｃｍ3／ｍｉｎ、水素（Ｈ2）を２０Ｌ／ｍｉｎ−３０Ｌ／ｍｉｎに設定する。このような条件でエピタキシャル成長させることで、ソース・ドレインの形成領域に選択エピタキシャル成長が可能になる。
【００４４】
上記基板温度は６５０℃−７５０℃の範囲で適宜決定することができる。また、上記原料ガスの供給量は、ジクロロシラン（ＳｉＨ2Ｃｌ2）を５０ｃｍ3／ｍｉｎ−５００ｃｍ3／ｍｉｎ、アルシン（ＡｓＨ3）（１体積％に水素（Ｈ2）で希釈）を５ｃｍ3／ｍｉｎ−２００ｃｍ3／ｍｉｎ、塩化水素（ＨＣｌ）を１５ｃｍ3／ｍｉｎ−２００ｃｍ3／ｍｉｎ、ゲルマン（ＧｅＨ4）を５ｃｍ3／ｍｉｎ−２００ｃｍ3／ｍｉｎ、水素（Ｈ2）を１０Ｌ／ｍｉｎ−３０Ｌ／ｍｉｎの範囲で適宜決定することができる。
【００４５】
また、前記図４によって説明したように、ＧｅＨ4流量の増加に伴いＡｓ濃度およびゲルマニウム濃度が増加することが判る。さらに、前記図５によって説明したように、ＧｅＨ4流量の増加に伴いエピタキシャル成長の成長速度が増加することが判る。また、ＧｅＨ4流量の増加に伴い、比抵抗が減少することが判る。
【００４６】
上記実施例では、原料ガスの一つにジクロロシランを用いたが、このかわりにトリクロロシラントリクロロシラン（ＳｉＨＣｌ3）を用いることもできる。また、ジクロロシランのかわりにモノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）もしくはトリシラン（Ｓｉ3Ｈ8）を用いることもできる。この場合には、塩素の供給源として併せて塩化水素ガスもしくは塩素ガスを用いる。またエピタキシャル成長の選択性を高めるために塩素ガスを添加することも好ましい。
【００４７】
上記第２実施例の製造方法では、ヒ素をドーピングしながらシリコンゲルマニウムを選択的にエピタキシャル成長させることから、ソース・ドレイン領域１９、２０表面に凹凸を生じることなく、従来のシリコンエピタキシャル成長膜よりも高い濃度、例えば５×１０19／ｃｍ3程度もしくはそれ以上濃度のヒ素（Ａｓ）を、エピタキシャル成長により形成されたシリコンゲルマニウム層に含むことができる。これは、シリコンゲルマニウムの格子内部にヒ素が取り込まれるため、ドーピングされたヒ素による凹凸の発生が抑制されるためと考えられる。よって、ソース・ドレイン領域１９、２０表面が平滑な面となるように、高濃度のヒ素を含んだシリコンゲルマニウム層をエピタキシャル成長できるという利点がある。
【００４８】
上記第２実施例の製造方法では、ドーピング物質にヒ素（Ａｓ）を用いたが、ｐ型のエクステンション領域を形成する場合には、ドーピング物質にジボラン（Ｂ2Ｈ6）を用い、上記同様の選択エピタキシャル成長法によって、ホウ素（Ｂ）を含むシリコンゲルマニウムからなるソース・ドレイン領域を形成することができる。また、ｎ型のエピタキシャル領域を形成する場合には、ドーピング物質にホスフィン（ＰＨ3）を用い、上記同様の選択エピタキシャル成長法によって、リン（Ｐ）を含むシリコンゲルマニウムからなるソース・ドレイン領域を形成することができる。
【符号の説明】
【００４９】
１、２…半導体装置、１１…半導体基板、１２…ゲート絶縁膜、１３…ゲート電極、１７，１８…エクステンション領域、１９，２０…ソース・ドレイン領域
【特許請求の範囲】
【請求項１】
半導体基板上にゲート絶縁膜を介してゲート電極を備え、前記ゲート電極の両側の前記半導体基板上に形成された不純物を含有してなるエクステンション領域を備えた半導体装置であって、
前記エクステンション領域は、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなる
ことを特徴とする半導体装置。
【請求項２】
前記半導体基板はシリコン基板からなり、
前記エピタキシャル成長膜は前記半導体基板に対して歪みを有する
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
半導体基板上にゲート絶縁膜を介してゲート電極を備え、前記ゲート電極の両側の前記半導体基板上に形成された不純物を含有してなるソース・ドレイン領域を備えた半導体装置であって、
前記ソース・ドレイン領域は、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなる
ことを特徴とする半導体装置。
【請求項４】
前記半導体基板はシリコン基板からなり、
前記エピタキシャル成長膜は前記半導体基板に対して歪みを有する
ことを特徴とする請求項３記載の半導体装置。
【請求項５】
半導体基板上にゲート絶縁膜を介してゲート電極を形成し、前記ゲート電極の両側の前記半導体基板上に不純物を含有してなるエクステンション領域を選択エピタキシャル成長によって形成する工程を備えた半導体装置の製造方法であって、
前記選択エピタキシャル成長は、
ヒ素をドーピングしながらシリコンとゲルマニウムとを前記半導体基板上に選択的にエピタキシャル成長させる
ことを特徴とする半導体装置の製造方法。
【請求項６】
前記選択エピタキシャル成長は、
前記ゲート電極の周囲を絶縁膜で被覆した後に行う
ことを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記選択エピタキシャル成長では、
シリコン原料にシリコンと水素と塩素とを含むガスを用い、
ゲルマニウム原料にゲルマニウムと水素とからなるガスを用い、
ヒ素原料にヒ素と水素とからなるガスを用いる
ことを特徴とする請求項５記載の半導体装置の製造方法。
【請求項８】
前記選択エピタキシャル成長では、
エピタキシャル成長雰囲気に塩素ガスおよび塩化水素ガスの少なくとも一方を添加する
ことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
半導体基板上にゲート絶縁膜を介してゲート電極を形成し、前記ゲート電極の両側の前記半導体基板上に不純物を含有してなるソース・ドレイン領域を選択エピタキシャル成長によって形成する工程を備えた半導体装置の製造方法であって、
前記選択エピタキシャル成長は、
ヒ素をドーピングしながらシリコンとゲルマニウムとを前記半導体基板上に選択的にエピタキシャル成長させる
ことを特徴とする半導体装置の製造方法。
【請求項１０】
前記選択エピタキシャル成長は、
前記ゲート電極の周囲を絶縁膜で被覆した後に行う
ことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
前記選択エピタキシャル成長では、
シリコン原料にシリコンと水素と塩素とを含むガスを用い、
ゲルマニウム原料にゲルマニウムと水素とからなるガスを用い、
ヒ素原料にヒ素と水素とからなるガスを用いる
ことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１２】
前記選択エピタキシャル成長では、
エピタキシャル成長雰囲気に塩素ガスおよび塩化水素ガスの少なくとも一方を添加する
ことを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１】
半導体基板上にゲート絶縁膜を介してゲート電極を備え、前記ゲート電極の両側の前記半導体基板上に形成された不純物を含有してなるエクステンション領域を備えた半導体装置であって、
前記エクステンション領域は、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなる
ことを特徴とする半導体装置。
【請求項２】
前記半導体基板はシリコン基板からなり、
前記エピタキシャル成長膜は前記半導体基板に対して歪みを有する
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
半導体基板上にゲート絶縁膜を介してゲート電極を備え、前記ゲート電極の両側の前記半導体基板上に形成された不純物を含有してなるソース・ドレイン領域を備えた半導体装置であって、
前記ソース・ドレイン領域は、シリコンゲルマニウムにヒ素を含む状態でエピタキシャル成長されたエピタキシャル成長膜からなる
ことを特徴とする半導体装置。
【請求項４】
前記半導体基板はシリコン基板からなり、
前記エピタキシャル成長膜は前記半導体基板に対して歪みを有する
ことを特徴とする請求項３記載の半導体装置。
【請求項５】
半導体基板上にゲート絶縁膜を介してゲート電極を形成し、前記ゲート電極の両側の前記半導体基板上に不純物を含有してなるエクステンション領域を選択エピタキシャル成長によって形成する工程を備えた半導体装置の製造方法であって、
前記選択エピタキシャル成長は、
ヒ素をドーピングしながらシリコンとゲルマニウムとを前記半導体基板上に選択的にエピタキシャル成長させる
ことを特徴とする半導体装置の製造方法。
【請求項６】
前記選択エピタキシャル成長は、
前記ゲート電極の周囲を絶縁膜で被覆した後に行う
ことを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記選択エピタキシャル成長では、
シリコン原料にシリコンと水素と塩素とを含むガスを用い、
ゲルマニウム原料にゲルマニウムと水素とからなるガスを用い、
ヒ素原料にヒ素と水素とからなるガスを用いる
ことを特徴とする請求項５記載の半導体装置の製造方法。
【請求項８】
前記選択エピタキシャル成長では、
エピタキシャル成長雰囲気に塩素ガスおよび塩化水素ガスの少なくとも一方を添加する
ことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
半導体基板上にゲート絶縁膜を介してゲート電極を形成し、前記ゲート電極の両側の前記半導体基板上に不純物を含有してなるソース・ドレイン領域を選択エピタキシャル成長によって形成する工程を備えた半導体装置の製造方法であって、
前記選択エピタキシャル成長は、
ヒ素をドーピングしながらシリコンとゲルマニウムとを前記半導体基板上に選択的にエピタキシャル成長させる
ことを特徴とする半導体装置の製造方法。
【請求項１０】
前記選択エピタキシャル成長は、
前記ゲート電極の周囲を絶縁膜で被覆した後に行う
ことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
前記選択エピタキシャル成長では、
シリコン原料にシリコンと水素と塩素とを含むガスを用い、
ゲルマニウム原料にゲルマニウムと水素とからなるガスを用い、
ヒ素原料にヒ素と水素とからなるガスを用いる
ことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１２】
前記選択エピタキシャル成長では、
エピタキシャル成長雰囲気に塩素ガスおよび塩化水素ガスの少なくとも一方を添加する
ことを特徴とする請求項１１記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−６２５２４（Ｐ２０１３−６２５２４Ａ）
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願番号】特願２０１２−２５０７２９（Ｐ２０１２−２５０７２９）
【出願日】平成２４年１１月１４日（２０１２．１１．１４）
【分割の表示】特願２００６−１８４０１５（Ｐ２００６−１８４０１５）の分割
【原出願日】平成１８年７月４日（２００６．７．４）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願日】平成２４年１１月１４日（２０１２．１１．１４）
【分割の表示】特願２００６−１８４０１５（Ｐ２００６−１８４０１５）の分割
【原出願日】平成１８年７月４日（２００６．７．４）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]